--- /srv/rebuilderd/tmp/rebuilderdoIGAWD/inputs/qemu-user_10.0.11+ds-0+deb13u1+b1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdoIGAWD/out/qemu-user_10.0.11+ds-0+deb13u1+b1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-07-13 08:54:26.000000 debian-binary │ -rw-r--r-- 0 0 0 2296 2026-07-13 08:54:26.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29459596 2026-07-13 08:54:26.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 29456356 2026-07-13 08:54:26.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x11801 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x84807c 0x0085807c 0x0085807c 0x00d88 0x00d88 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x848e28 0x848e28 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x848094 0x00858094 0x00858094 0x00d88 0x00d88 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x848e40 0x848e40 R E 0x10000 │ │ │ │ LOAD 0x84c6cc 0x0086c6cc 0x0086c6cc 0xe7ce4 0x20f5ecc RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x848e08 0x00858e08 0x00858e08 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x848e20 0x00858e20 0x00858e20 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6cc 0x0086c6cc 0x0086c6cc 0x00044 0x000f0 R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6cc 0x0086c6cc 0x0086c6cc 0xa3934 0xa3934 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2cad5a 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002daf1c 2caf1c 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002daf28 2caf28 57cb4c 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 00857a74 847a74 000608 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 0085807c 84807c 000d88 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 00858e04 848e04 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 00858e08 848e08 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2cad78 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002daf38 2caf38 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002daf40 2caf40 57cb4c 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 00857a8c 847a8c 000608 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 00858094 848094 000d88 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 00858e1c 848e1c 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 00858e20 848e20 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0086c6cc 84c6cc 000044 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0086c710 84c710 0000ac 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0086c710 84c710 000084 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0086c794 84c794 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0086c798 84c798 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0090fa98 8efa98 000564 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00910000 8f0000 0443b0 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 5380794813228e708dfeb684b8d32e4ae0ba6751 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: bc4a0009a34dc4bdce18d0efb00ac092dbdae46b │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -1074,15 +1074,15 @@ │ │ │ │ HyDzDP1xD │ │ │ │ #I#J$HyDzDxDh1 │ │ │ │ I J!HyDzDh1xD │ │ │ │ HyDzDh1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ -K{DXmpGver │ │ │ │ +K{DXmpG>er │ │ │ │ tKuJuI{DuHzDyD │ │ │ │ qKqH{DxDS │ │ │ │ zD3F%!(F │ │ │ │ ;F2F!F(F │ │ │ │ F&H2F!FxD │ │ │ │ F H*F!FxD │ │ │ │ AIAJBHyDzD │ │ │ │ @@ -1593,14 +1593,15 @@ │ │ │ │ jjjjj~jj │ │ │ │ %**** ***** │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ 9N:M:O~D}D │ │ │ │ +K{DXhpGF │ │ │ │ dF2FXF)F │ │ │ │ MF2F9F F │ │ │ │ IFMFoHxD │ │ │ │ .I/J@FyD │ │ │ │ +I@F+JyD │ │ │ │ r I H{DyDxD │ │ │ │ CF"F)F(F │ │ │ │ @@ -1654,14 +1655,15 @@ │ │ │ │ 9l*F3F F │ │ │ │ ch@F3Dc` │ │ │ │ +j2FAF F │ │ │ │ ;j2F)F F │ │ │ │ &I'K'JyD{D │ │ │ │ SD:FAF0F │ │ │ │ pG@kpGpG │ │ │ │ +`K`pGdTh │ │ │ │ #i0F+Dca │ │ │ │ JIJH{DyDxD │ │ │ │ "HIIH{DyDxD │ │ │ │ rFIGH{DyDxD │ │ │ │ 22DIEH{DyDxD │ │ │ │ rBICH{DyDxD │ │ │ │ Vr@IAH{DyDxD │ │ │ │ @@ -22298,16 +22300,16 @@ │ │ │ │ glibc.pthread.stack_cache_size │ │ │ │ glibc.pthread.stack_hugetlb │ │ │ │ glibc.rtld.dynamic_sort │ │ │ │ glibc.rtld.enable_secure │ │ │ │ glibc.rtld.execstack │ │ │ │ glibc.rtld.nns │ │ │ │ glibc.rtld.optional_static_tls │ │ │ │ -+T,@+T,@p │ │ │ │ -,T,@,T,@x │ │ │ │ ++T,@+T,@ │ │ │ │ +,T,@,T,@ │ │ │ │ -T,@-T,@ │ │ │ │ /usr/lib/debug/.dwz/arm-linux-gnueabihf/qemu-user.debug │ │ │ │ .shstrtab │ │ │ │ .note.gnu.build-id │ │ │ │ .rel.dyn │ │ │ │ .ARM.extab │ │ │ │ .ARM.exidx │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -4,607 +4,607 @@ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ 000101c0 <.text>: │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s32 d23, d18, d27 │ │ │ │ - andeq pc, r0, r9, lsl #23 │ │ │ │ + andeq pc, r0, r9, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0x902c8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - blx 0x1d4cba6 │ │ │ │ - eorseq r8, r3, r4, lsl sp │ │ │ │ + blx 0xfe54cba6 │ │ │ │ + eorseq r8, r3, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0x902f4 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - blx 0x17ccbd2 │ │ │ │ - eorseq sl, r3, ip, lsl r0 │ │ │ │ + blx 0x1fccbd2 │ │ │ │ + eorseq sl, r3, r4, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vrsra.s64 q8, q12, #64 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d19 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ vhsub.s32 d18, d18, d19 │ │ │ │ - andeq pc, r0, r5, asr #22 │ │ │ │ + andeq pc, r0, r5, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ blmi 0x90354 │ │ │ │ andne pc, sp, #64, 4 │ │ │ │ - blx 0xc4cc2e │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ + blx 0x144cc2e │ │ │ │ + eorseq sp, r3, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ vcge.s8 d16, d8, d19 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ eorscs r0, r1, #46 @ 0x2e │ │ │ │ - blx 0x64cc5e │ │ │ │ + blx 0xe4cc5e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ blmi 0x903b0 │ │ │ │ vhsub.s32 d18, d18, d1 │ │ │ │ - svclt 0x0000fb05 │ │ │ │ - eorseq r2, r4, r8, lsr #23 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ + eorseq r2, r4, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d16, d28, #64 │ │ │ │ + vshr.s64 q8, q2, #64 │ │ │ │ blmi 0x903dc │ │ │ │ vqsub.s32 d18, d18, d23 │ │ │ │ - svclt 0x0000faef │ │ │ │ - eorseq r2, r4, r4, ror #23 │ │ │ │ + svclt 0x0000fb0f │ │ │ │ + ldrshteq r2, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ blmi 0x90408 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff64ccdc │ │ │ │ - eorseq r2, r4, r0, lsl #31 │ │ │ │ + blx 0xffe4ccdc │ │ │ │ + mlaseq r4, r8, pc, r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ blmi 0x90434 │ │ │ │ vhsub.s32 d18, d2, d31 │ │ │ │ - svclt 0x0000fac3 │ │ │ │ - eorseq r3, r4, r0, lsl #6 │ │ │ │ + svclt 0x0000fae3 │ │ │ │ + eorseq r3, r4, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vsubw.s8 q10, q0, d0 │ │ │ │ @ instruction: 0xf6420334 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ vst4.8 {d16-d19}, [pc :128] │ │ │ │ vhsub.s32 d23, d18, d14 │ │ │ │ - strlt pc, [r8, #-2729] @ 0xfffff557 │ │ │ │ + strlt pc, [r8, #-2761] @ 0xfffff537 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - tstpcs r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs R8_usr, r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, r1, asr #12 │ │ │ │ + eorscs pc, ip, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - blx 0xfe5ccd60 │ │ │ │ - ldrshteq r3, [r4], -ip │ │ │ │ + blx 0xfedccd60 │ │ │ │ + eorseq r3, r4, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ blmi 0x904b8 │ │ │ │ vqsub.s32 d18, d18, d20 │ │ │ │ - svclt 0x0000fa81 │ │ │ │ - eorseq r3, r4, ip, lsr #8 │ │ │ │ + svclt 0x0000faa1 │ │ │ │ + eorseq r3, r4, r4, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ blmi 0x904e4 │ │ │ │ sbcsvs pc, lr, #64, 4 │ │ │ │ - blx 0x1accdb8 │ │ │ │ - eorseq r3, r4, r0, asr r4 │ │ │ │ + blx 0xfe2ccdb8 │ │ │ │ + eorseq r3, r4, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0x90510 │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000fa55 │ │ │ │ - eorseq r3, r4, r4, asr #16 │ │ │ │ + svclt 0x0000fa75 │ │ │ │ + eorseq r3, r4, ip, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x9053c │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000fa3f │ │ │ │ - eorseq r3, r4, r4, asr r8 │ │ │ │ + svclt 0x0000fa5f │ │ │ │ + eorseq r3, r4, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ blmi 0x90564 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - blx 0xa4ce3c │ │ │ │ - eorseq r3, r4, r4, lsr lr │ │ │ │ + blx 0x124ce3c │ │ │ │ + eorseq r3, r4, ip, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ blmi 0x90590 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - blx 0x4cce68 │ │ │ │ - eorseq r3, r4, r0, asr #28 │ │ │ │ + blx 0xccce68 │ │ │ │ + eorseq r3, r4, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ blmi 0x905bc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf9fcf262 │ │ │ │ - eorseq r3, r4, ip, asr #28 │ │ │ │ + blx 0x74ce94 │ │ │ │ + eorseq r3, r4, r4, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vrsra.s64 q11, q0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[6] │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9e4f262 │ │ │ │ + blx 0x14cec4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9cef262 │ │ │ │ + @ instruction: 0xf9eef262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ - @ instruction: 0xf646012f │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ + vrhadd.s8 d16, d7, d31 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ blmi 0x90644 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9baf262 │ │ │ │ - mlaseq r4, ip, r1, r8 │ │ │ │ + @ instruction: 0xf9daf262 │ │ │ │ + ldrhteq r8, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x90670 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f9a5 │ │ │ │ - ldrhteq r8, [r4], -r0 │ │ │ │ + svclt 0x0000f9c5 │ │ │ │ + eorseq r8, r4, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0x9069c │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000f98f │ │ │ │ - eorseq r8, r4, ip, ror r4 │ │ │ │ + svclt 0x0000f9af │ │ │ │ + mlaseq r4, r4, r4, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ blmi 0x906d0 │ │ │ │ vqsub.s32 d18, d2, d26 │ │ │ │ - svclt 0x0000f979 │ │ │ │ - ldrhteq r8, [r4], -r8 │ │ │ │ + svclt 0x0000f999 │ │ │ │ + ldrsbteq r8, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vqdmlal.s , d0, d0[3] │ │ │ │ + vqdmlal.s , d0, d0[5] │ │ │ │ vcge.s8 d16, d7, d20 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf960f262 │ │ │ │ + @ instruction: 0xf980f262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vrsra.s64 d23, d8, #64 │ │ │ │ + vrsra.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf94af262 │ │ │ │ + @ instruction: 0xf96af262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf934f262 │ │ │ │ + @ instruction: 0xf954f262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0x90778 │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000f921 │ │ │ │ - eorseq r8, r4, r4, ror #16 │ │ │ │ + svclt 0x0000f941 │ │ │ │ + eorseq r8, r4, ip, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x907a4 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f90b │ │ │ │ - eorseq r8, r4, r4, ror r8 │ │ │ │ + svclt 0x0000f92b │ │ │ │ + eorseq r8, r4, ip, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x907d0 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f8f5 │ │ │ │ - eorseq r8, r4, r0, lsr #19 │ │ │ │ + svclt 0x0000f915 │ │ │ │ + ldrhteq r8, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vmla.f d21, d0, d0[3] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x907fc │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8def262 │ │ │ │ - mlaseq r4, r0, sl, r8 │ │ │ │ + @ instruction: 0xf8fef262 │ │ │ │ + eorseq r8, r4, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vmla.f d21, d0, d0[3] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vshr.s64 d21, d20, #64 │ │ │ │ blmi 0x90828 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf8c8f262 │ │ │ │ - mlaseq r4, ip, sl, r8 │ │ │ │ + @ instruction: 0xf8e8f262 │ │ │ │ + ldrhteq r8, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vrsra.s64 d20, d28, #64 │ │ │ │ + vrsra.s64 q10, q2, #64 │ │ │ │ vcge.s8 d16, d8, d20 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmla.f d17, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf8b0f262 │ │ │ │ + @ instruction: 0xf8d0f262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmla.f d17, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ blmi 0x90880 │ │ │ │ vhsub.s32 q9, q1, q12 │ │ │ │ - svclt 0x0000f89d │ │ │ │ - ldrsbteq r8, [r4], -r0 │ │ │ │ + svclt 0x0000f8bd │ │ │ │ + eorseq r8, r4, r8, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmla.f d17, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x908ac │ │ │ │ vhsub.s32 q9, q9, q0 │ │ │ │ - svclt 0x0000f887 │ │ │ │ - eorseq r8, r4, r8, ror #25 │ │ │ │ + svclt 0x0000f8a7 │ │ │ │ + eorseq r8, r4, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmla.f d17, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x908d8 │ │ │ │ vhsub.s32 q9, q9, │ │ │ │ - svclt 0x0000f871 │ │ │ │ - ldrshteq r8, [r4], -ip │ │ │ │ + svclt 0x0000f891 │ │ │ │ + eorseq r8, r4, r4, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x90904 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f85b │ │ │ │ - eorseq r9, r4, r0, lsr r0 │ │ │ │ + svclt 0x0000f87b │ │ │ │ + eorseq r9, r4, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0x90930 │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000f845 │ │ │ │ - eorseq r9, r4, ip, asr #1 │ │ │ │ + svclt 0x0000f865 │ │ │ │ + eorseq r9, r4, r4, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 d18, d0, #64 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf82cf262 │ │ │ │ + @ instruction: 0xf84cf262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x90988 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f819 │ │ │ │ - eorseq r9, r4, r8, lsl #5 │ │ │ │ + svclt 0x0000f839 │ │ │ │ + eorseq r9, r4, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vaddw.s8 q9, q8, d12 │ │ │ │ + vaddw.s8 q9, q8, d20 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ blmi 0x909b0 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f803 │ │ │ │ - eorseq r9, r4, ip, ror #14 │ │ │ │ + svclt 0x0000f823 │ │ │ │ + eorseq r9, r4, r4, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d7, d20 │ │ │ │ - vmla.f d21, d0, d0[1] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - @ instruction: 0xffeaf261 │ │ │ │ + @ instruction: 0xf80af262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d21, d0, d0[1] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000ffd7 │ │ │ │ - eorseq r9, r4, ip, asr #18 │ │ │ │ + svclt 0x0000fff7 │ │ │ │ + eorseq r9, r4, r4, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d21, d0, d0[1] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000ffc1 │ │ │ │ - eorseq r9, r4, r8, asr r9 │ │ │ │ + svclt 0x0000ffe1 │ │ │ │ + eorseq r9, r4, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmla.i d18, d0, d0[5] │ │ │ │ blmi 0x90a78 │ │ │ │ vhsub.s32 d18, d1, d17 │ │ │ │ - svclt 0x0000ffa1 │ │ │ │ - eorseq lr, r4, r4, lsl #13 │ │ │ │ + svclt 0x0000ffc1 │ │ │ │ + mlaseq r4, ip, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ + vrsra.s64 q8, q2, #64 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xff88f261 │ │ │ │ + @ instruction: 0xffa8f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x90ad0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000ff75 │ │ │ │ - eorseq pc, r4, ip, asr #17 │ │ │ │ + svclt 0x0000ff95 │ │ │ │ + eorseq pc, r4, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a10 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000ff61 │ │ │ │ - rsbseq r1, lr, r4, asr #25 │ │ │ │ - eorseq sl, r0, sl, lsl #31 │ │ │ │ - ldrhteq sl, [r0], -r0 │ │ │ │ + svclt 0x0000ff81 │ │ │ │ + ldrsbteq r1, [lr], #-204 @ 0xffffff34 │ │ │ │ + eorseq sl, r0, r2, lsr #31 │ │ │ │ + eorseq sl, r0, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a40 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000ff49 │ │ │ │ - @ instruction: 0x007e1c96 │ │ │ │ - ldrsbteq sl, [r0], -r0 │ │ │ │ - eorseq sl, r0, ip, ror #31 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ + rsbseq r1, lr, lr, lsr #25 │ │ │ │ + eorseq sl, r0, r8, ror #31 │ │ │ │ + eorseq fp, r0, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000ff31 │ │ │ │ - addeq r5, r3, sl, lsr r6 │ │ │ │ - ldrsbteq r5, [r1], -ip │ │ │ │ - eorseq r5, r1, r4, asr #20 │ │ │ │ + svclt 0x0000ff51 │ │ │ │ + addeq r5, r3, r2, asr r6 │ │ │ │ + ldrshteq r5, [r1], -r4 │ │ │ │ + eorseq r5, r1, ip, asr sl │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s32 d16, d5, d0 │ │ │ │ - andcs pc, r0, pc, lsr #24 │ │ │ │ - cdp2 2, 6, cr15, cr14, cr5, {3} │ │ │ │ + andcs pc, r0, pc, asr #24 │ │ │ │ + cdp2 2, 8, cr15, cr14, cr5, {3} │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldcl 2, cr15, [r6], #-532 @ 0xfffffdec │ │ │ │ + ldc 2, cr15, [r6], {133} @ 0x85 │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s32 d19, d5, d3 │ │ │ │ - andcs pc, r6, r7, lsl #25 │ │ │ │ - ldc2 2, cr15, [ip], {124} @ 0x7c │ │ │ │ + andcs pc, r6, r7, lsr #25 │ │ │ │ + ldc2 2, cr15, [ip], #-496 @ 0xfffffe10 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10c50 │ │ │ │ - blx 0x17cd47e │ │ │ │ + blx 0x1fcd47e │ │ │ │ svclt 0x0000deff │ │ │ │ ldrdeq lr, [pc], r6 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e236c │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -616,165 +616,165 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s q5, d4, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - mcr2 2, 3, pc, cr8, cr3, {3} @ │ │ │ │ + mcr2 2, 4, pc, cr8, cr3, {3} @ │ │ │ │ blmi 0x2233b0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s16 , d6, d1 │ │ │ │ - @ instruction: 0xf20dfe5f │ │ │ │ + @ instruction: 0xf20dfe7f │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addeq lr, pc, r6, ror #30 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ - eorseq r0, r1, r2, asr r0 │ │ │ │ - eoreq ip, lr, ip, lsl lr │ │ │ │ - eoreq ip, lr, r4, lsl lr │ │ │ │ - ldrhteq fp, [r1], -lr │ │ │ │ + eorseq r0, r1, sl, rrx │ │ │ │ + eoreq ip, lr, r4, lsr lr │ │ │ │ + eoreq ip, lr, ip, lsr #28 │ │ │ │ + ldrsbteq fp, [r1], -r6 │ │ │ │ addeq lr, pc, ip, lsl pc @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vmla.i d27, d21, d11 │ │ │ │ - mcrrne 14, 8, pc, r1, cr13 @ │ │ │ │ + mcrrne 14, 10, pc, r1, cr13 @ │ │ │ │ vaddl.s8 , d15, d13 │ │ │ │ - @ instruction: 0x4606fc31 │ │ │ │ + @ instruction: 0x4606fc51 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - stc2l 2, cr15, [r4], #-464 @ 0xfffffe30 │ │ │ │ + stc2 2, cr15, [r4], {116} @ 0x74 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf28f4630 │ │ │ │ - ldmdavs r8!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r8!, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vqadd.s64 d22, d4, d3 │ │ │ │ - svclt 0x0000bb53 │ │ │ │ + svclt 0x0000bb73 │ │ │ │ addeq lr, pc, lr, asr pc @ │ │ │ │ ldrdeq lr, [pc], r6 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - ldrsbteq r6, [r1], -lr │ │ │ │ + ldrshteq r6, [r1], -r6 │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ subsmi pc, sp, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be1d │ │ │ │ + svclt 0x0000be39 │ │ │ │ rscsvs pc, r1, r1, asr #4 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be15 │ │ │ │ + svclt 0x0000be31 │ │ │ │ andvc pc, r5, r2, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be0d │ │ │ │ + svclt 0x0000be29 │ │ │ │ sbcscc pc, r9, pc, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be05 │ │ │ │ - eorspl pc, r9, r6, asr #4 │ │ │ │ + svclt 0x0000be21 │ │ │ │ + rsbspl pc, r1, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bdfd │ │ │ │ - rscsvc pc, r5, r6, asr #4 │ │ │ │ + svclt 0x0000be19 │ │ │ │ + eoreq pc, sp, r6, asr #12 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bdf5 │ │ │ │ + svclt 0x0000be11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84efe4 │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [pc], -r9, ror #22 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ strls r4, [r6, -r1, lsl #13] │ │ │ │ vadd.i8 d26, d2, d30 │ │ │ │ vmls.f d16, d0, d0[6] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x1f4d6f0 │ │ │ │ + bl 0xfe74d6f0 │ │ │ │ smlabbcs r0, r8, r2, r2 │ │ │ │ vadd.i8 d26, d4, d12 │ │ │ │ vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf2850695 │ │ │ │ - @ instruction: 0xf44feb74 │ │ │ │ + @ instruction: 0xf44feb94 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d5, d0[0] │ │ │ │ - ldmdavs r8!, {r1, r2, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [r8], #-264 @ 0xfffffef8 │ │ │ │ + ldmdavs r8!, {r1, r2, r3, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + ldc2 1, cr15, [r4], {66} @ 0x42 │ │ │ │ @ instruction: 0xf13f2004 │ │ │ │ - @ instruction: 0xf002fe25 │ │ │ │ + @ instruction: 0xf002fe41 │ │ │ │ andcs pc, r3, r3, asr #18 │ │ │ │ - mcr2 1, 1, pc, cr0, cr15, {1} @ │ │ │ │ - blx 0xff8cd212 │ │ │ │ + mrc2 1, 1, pc, cr12, cr15, {1} │ │ │ │ + blx 0xfffcd212 │ │ │ │ teqvs r0, #2818048 @ 0x2b0000 │ │ │ │ cmnlt sl, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c934 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf8546b30 │ │ │ │ @ instruction: 0xf13f1d04 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , q1, d10 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ bichi pc, r2, r0 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbne pc, [r8], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ subsvs pc, r8, r2, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ rscsvs r2, r3, #0, 6 │ │ │ │ - @ instruction: 0xf82af143 │ │ │ │ + @ instruction: 0xf846f143 │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - blx 0x74d720 │ │ │ │ + blx 0xf4d720 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2bf0 │ │ │ │ blcs 0x1ddf4 │ │ │ │ blls 0x1c5568 │ │ │ │ @ instruction: 0x4620681c │ │ │ │ - @ instruction: 0xfff2f285 │ │ │ │ + @ instruction: 0xf812f286 │ │ │ │ stmdble r9, {r0, r3, fp, sp} │ │ │ │ vadd.i8 d19, d7, d9 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - stc2 2, cr15, [r0], #-532 @ 0xfffffdec │ │ │ │ + mcrr2 2, 8, pc, r0, cr5 @ │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ bleq 0x8cef8 │ │ │ │ - bcs 0xfe38e6d8 │ │ │ │ + bcs 0xff18e6d8 │ │ │ │ beq 0x3cd8c4 │ │ │ │ ldrbmi r9, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd46d3 │ │ │ │ ldrmi sl, [r1, #24]! │ │ │ │ cmpphi fp, #64, 6 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r6, sl, asr r8 @ │ │ │ │ stmeq r6, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @@ -782,146 +782,146 @@ │ │ │ │ msrhi SPSR_fsxc, r0, asr #32 │ │ │ │ ldclne 8, cr7, [r2], #-356 @ 0xfffffe9c │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r3, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ cmpphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ vtst.8 , q7, │ │ │ │ - vqdmlsl.s , d0, d0[0] │ │ │ │ + vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0x465d0733 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ @ instruction: 0x37186a7d │ │ │ │ ldmdavs r9!, {r0, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ vsubhn.i16 d4, , q8 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xe855f8 │ │ │ │ blls 0x17d588 │ │ │ │ vqrshl.u8 d20, d9, d16 │ │ │ │ ldrbmi r8, [r0], #800 @ 0x320 │ │ │ │ @ instruction: 0xf8d83602 │ │ │ │ strmi r0, [r8, r4]! │ │ │ │ blcs 0x2b224 │ │ │ │ @ instruction: 0xf643d1c9 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vsubl.s8 q8, d0, d4 │ │ │ │ + vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0xe4d8ae │ │ │ │ + blx 0x164d8ae │ │ │ │ vhadd.s32 d18, d6, d1 │ │ │ │ - strmi pc, [r8, r9, lsr #19]! │ │ │ │ + strmi pc, [r8, r9, asr #19]! │ │ │ │ strb r9, [r9, r5, lsl #28]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rschi pc, pc, #64, 6 │ │ │ │ strcs r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ ldmdavs r3, {r1, r8, sl, sp}^ │ │ │ │ mvnsvs r6, #144, 16 @ 0x900000 │ │ │ │ - cdp2 2, 11, cr15, cr0, cr5, {4} │ │ │ │ + cdp2 2, 13, cr15, cr0, cr5, {4} │ │ │ │ bvs 0xfece9440 │ │ │ │ subsvs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ - cdp2 1, 3, cr15, cr4, cr6, {2} │ │ │ │ - ldc2 1, cr15, [r6, #320]! @ 0x140 │ │ │ │ + cdp2 1, 5, cr15, cr0, cr6, {2} │ │ │ │ + ldc2l 1, cr15, [r2, #320] @ 0x140 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1508104 │ │ │ │ - subcs pc, r8, #10176 @ 0x27c0 │ │ │ │ + subcs pc, r8, #11968 @ 0x2ec0 │ │ │ │ stmdage lr!, {r8, sp} │ │ │ │ - b 0xfe54d8c0 │ │ │ │ + b 0xfed4d8c0 │ │ │ │ smlabbcs r0, r8, r2, r2 │ │ │ │ vmlal.s8 q5, d5, d12 │ │ │ │ - vst1.32 {d30-d31}, [pc :64], r0 │ │ │ │ + vst1.32 {d30-d31}, [pc :256], r0 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d5, d0[0] │ │ │ │ - @ instruction: 0xf64cea8a │ │ │ │ + @ instruction: 0xf64ceaaa │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf04f0394 │ │ │ │ ldmdavs r8, {r9, fp} │ │ │ │ - stc2 1, cr15, [r8], #-252 @ 0xffffff04 │ │ │ │ - @ instruction: 0xf8dcf0f5 │ │ │ │ - @ instruction: 0xf980f259 │ │ │ │ + mcrr2 1, 3, pc, r4, cr15 @ │ │ │ │ + @ instruction: 0xf8f8f0f5 │ │ │ │ + @ instruction: 0xf9a0f259 │ │ │ │ @ instruction: 0xf8c04680 │ │ │ │ andcs sl, r2, r0 │ │ │ │ - ldc2l 1, cr15, [r8, #276] @ 0x114 │ │ │ │ + ldc2l 1, cr15, [r4, #276]! @ 0x114 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blvs 0xffc312a4 │ │ │ │ @ instruction: 0xf2914651 │ │ │ │ - @ instruction: 0x1e03f927 │ │ │ │ + @ instruction: 0x1e03f947 │ │ │ │ @ instruction: 0xf2c0469b │ │ │ │ vhadd.s8 q12, q10, q2 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ blvs 0xffc11560 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [ip], #-600 @ 0xfffffda8 │ │ │ │ + mcrr2 2, 9, pc, ip, cr6 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 0, cr8, [r0], {243} @ 0xf3 │ │ │ │ rscshi pc, fp, r0 │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ bichi pc, sl, r0 │ │ │ │ - cdp2 0, 9, cr15, cr12, cr2, {6} │ │ │ │ + cdp2 0, 11, cr15, cr8, cr2, {6} │ │ │ │ @ instruction: 0xa3a4f8df │ │ │ │ @ instruction: 0xf03063b0 │ │ │ │ @ instruction: 0x4604fb5f │ │ │ │ - @ instruction: 0xff54f0fd │ │ │ │ + @ instruction: 0xff70f0fd │ │ │ │ movtcc pc, #62016 @ 0xf240 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - rsbseq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + addseq pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 96), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - mrc2 0, 3, pc, cr8, cr13, {7} │ │ │ │ + mrc2 0, 4, pc, cr4, cr13, {7} │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - blvc 0xccfccc │ │ │ │ + blvc 0xccfd3c │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d22, d5 │ │ │ │ - vaddw.s8 q8, q0, d0 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ movwls r0, #20782 @ 0x512e │ │ │ │ - @ instruction: 0xf95cf0ff │ │ │ │ + @ instruction: 0xf978f0ff │ │ │ │ movwls r9, #2821 @ 0xb05 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ - orrsvc pc, r8, r5, asr #12 │ │ │ │ + asrsvc pc, r5, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0ff6b72 │ │ │ │ - @ instruction: 0xf8d8f9ed │ │ │ │ + @ instruction: 0xf8d8fa09 │ │ │ │ andcs r3, r0, r4, lsr r0 │ │ │ │ vqshl.s64 d4, d8, #18 │ │ │ │ - strmi pc, [r0], r3, ror #24 │ │ │ │ + strmi pc, [r0], r3, lsl #25 │ │ │ │ @ instruction: 0xf0a0fa90 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - @ instruction: 0xffbef0c2 │ │ │ │ - @ instruction: 0xffbef0c2 │ │ │ │ + @ instruction: 0xffdaf0c2 │ │ │ │ + @ instruction: 0xffdaf0c2 │ │ │ │ @ instruction: 0xf0016bb0 │ │ │ │ @ instruction: 0x4604f8b7 │ │ │ │ @ instruction: 0xf94ef001 │ │ │ │ @ instruction: 0xee1d49c5 │ │ │ │ @ instruction: 0xf10a2f70 │ │ │ │ strtmi r0, [r0], -r8, lsl #6 │ │ │ │ vhadd.s8 d21, d29, d12 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0fd231b │ │ │ │ - @ instruction: 0xf500fd7f │ │ │ │ + @ instruction: 0xf500fd9b │ │ │ │ @ instruction: 0xf8d6534f │ │ │ │ @ instruction: 0xf853a024 │ │ │ │ @ instruction: 0xf4133c08 │ │ │ │ svclt 0x000c7f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ @ instruction: 0xf1ba9305 │ │ │ │ rsble r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf10a4641 │ │ │ │ vhadd.s16 d16, d7, d1 │ │ │ │ - blls 0x18f518 │ │ │ │ + blls 0x18f588 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ ldrmi r8, [sl, #141] @ 0x8d │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ @ instruction: 0xf64ad857 │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ @@ -938,30 +938,30 @@ │ │ │ │ stmdale r8, {r0, r1, r3, r4, r6}^ │ │ │ │ vtst.8 q11, , q8 │ │ │ │ vsubl.s8 , d16, d24 │ │ │ │ mulsvs r3, r5, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r0, r2, r5, r8, pc} │ │ │ │ - @ instruction: 0xf8bef14a │ │ │ │ + @ instruction: 0xf8daf14a │ │ │ │ blcs 0x37c94 │ │ │ │ @ instruction: 0x4618d072 │ │ │ │ - @ instruction: 0x01bcf647 │ │ │ │ + bicseq pc, r4, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 1, cr15, cr14, cr1, {2} │ │ │ │ + cdp2 1, 3, cr15, cr10, cr1, {2} │ │ │ │ vhadd.s32 d18, d6, d1 │ │ │ │ - @ instruction: 0xf8d8f891 │ │ │ │ + @ instruction: 0xf8d8f8b1 │ │ │ │ blvs 0xffd11090 │ │ │ │ - ldc2 2, cr15, [r6, #532]! @ 0x214 │ │ │ │ - cmppeq r4, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 2, cr15, [r6, #532] @ 0x214 │ │ │ │ + cmppeq ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s16 q1, d6, d1 │ │ │ │ - andcs pc, r1, r7, ror sl @ │ │ │ │ - @ instruction: 0xf880f266 │ │ │ │ + mulcs r1, r7, sl │ │ │ │ + @ instruction: 0xf8a0f266 │ │ │ │ cdpls 13, 0, cr9, cr7, cr5, {0} │ │ │ │ vrshl.u8 d20, d25, d16 │ │ │ │ blls 0x1b1860 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ mvnsvs r3, #37 @ 0x25 │ │ │ │ ssatmi lr, #20, sp, asr #13 │ │ │ │ ldrbmi r9, [sp], -r7, lsl #28 │ │ │ │ @@ -975,337 +975,337 @@ │ │ │ │ vst4.8 {d22-d25}, [pc :64], r9 │ │ │ │ ldr r0, [r3, r0, lsl #7]! │ │ │ │ ldrbmi pc, [ip], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ addsmi r6, r9, #6356992 @ 0x610000 │ │ │ │ svclt 0x00384190 │ │ │ │ ldrt r6, [r3], -r3, rrx │ │ │ │ - msreq (UNDEF: 96), r7 │ │ │ │ + cmnpeq r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strdcs r6, [r1], -r2 │ │ │ │ - blx 0x10cdb68 │ │ │ │ + blx 0x18cdb68 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ andcs sl, r8, r5, lsl #30 │ │ │ │ - ldc2 1, cr15, [lr], #276 @ 0x114 │ │ │ │ + ldc2l 1, cr15, [sl], {69} @ 0x45 │ │ │ │ strbmi r1, [sl, #-3178] @ 0xfffff396 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ usat r4, #25, sp, lsl #8 │ │ │ │ @ instruction: 0xf6434640 │ │ │ │ vmls.f d19, d0, d0[1] │ │ │ │ bfine r0, r5, (invalid: 11:1) │ │ │ │ - blx 0xfe0cd62e │ │ │ │ + blx 0xfe7cd62e │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ @ instruction: 0xf6474604 │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ + vsubl.s8 q8, d16, d20 │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf9baf296 │ │ │ │ + @ instruction: 0xf9daf296 │ │ │ │ vmax.s16 d4, d11, d16 │ │ │ │ - andcs pc, r1, r9, lsl #31 │ │ │ │ - @ instruction: 0xf828f266 │ │ │ │ + andcs pc, r1, r5, lsr #31 │ │ │ │ + @ instruction: 0xf848f266 │ │ │ │ blvs 0xc229c4 │ │ │ │ @ instruction: 0xf13f9307 │ │ │ │ - @ instruction: 0x9005fab3 │ │ │ │ + andls pc, r5, pc, asr #21 │ │ │ │ @ instruction: 0xf13f6b30 │ │ │ │ - vmla.i8 , , │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vmla.i8 , , │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vshr.s64 q8, q8, #64 │ │ │ │ vhadd.s d16, d5, d30 │ │ │ │ - strmi pc, [r2], r1, ror #21 │ │ │ │ + strmi pc, [r2], r1, lsl #22 │ │ │ │ blls 0x1fd748 │ │ │ │ @ instruction: 0xf647aa08 │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ movwls r0, #33070 @ 0x812e │ │ │ │ - stc2 2, cr15, [r0, #428] @ 0x1ac │ │ │ │ + stc2 2, cr15, [r0, #428]! @ 0x1ac │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0x46508138 │ │ │ │ - @ instruction: 0xf896f274 │ │ │ │ + @ instruction: 0xf8b6f274 │ │ │ │ blcs 0x2c274 │ │ │ │ addshi pc, r6, r0 │ │ │ │ stmdbeq r5, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1092104 │ │ │ │ vhadd.s16 d0, d11, d1 │ │ │ │ - strmi pc, [r0], r3, lsr #31 │ │ │ │ + selmi pc, r0, pc @ │ │ │ │ stmdacs r0, {r4, r5, r6, r8, fp, sp, lr} │ │ │ │ msrhi CPSR_xc, r0 │ │ │ │ beq 0x8d304 │ │ │ │ - stc2 2, cr15, [r8, #-532] @ 0xfffffdec │ │ │ │ + stc2 2, cr15, [r8, #-532]! @ 0xfffffdec │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldcle 5, cr4, [r3, #-836] @ 0xfffffcbc │ │ │ │ movweq lr, #43781 @ 0xab05 │ │ │ │ @ instruction: 0xf1039a06 │ │ │ │ bl 0x221fe0 │ │ │ │ blcc 0x53c0c │ │ │ │ streq lr, [r9, #2824] @ 0xb08 │ │ │ │ streq lr, [r3, r2, lsl #22] │ │ │ │ svceq 0x0004f857 │ │ │ │ - ldc2l 2, cr15, [r4], #532 @ 0x214 │ │ │ │ + ldc2 2, cr15, [r4, #-532] @ 0xfffffdec │ │ │ │ bleq 0x14f320 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ @ instruction: 0xf8483070 │ │ │ │ vhadd.s16 d3, d11, d25 │ │ │ │ - strmi pc, [r5], -r7, ror #29 │ │ │ │ - mrc2 0, 3, pc, cr14, cr5, {6} │ │ │ │ + strmi pc, [r5], -r3, lsl #30 │ │ │ │ + mrc2 0, 4, pc, cr10, cr5, {6} │ │ │ │ @ instruction: 0xf8c5ab0c │ │ │ │ blge 0x101d538 │ │ │ │ sbccc pc, ip, r5, asr #17 │ │ │ │ addspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ blcs 0x2b2d0 │ │ │ │ mrshi pc, (UNDEF: 10) @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf8c4f13e │ │ │ │ + @ instruction: 0xf8e0f13e │ │ │ │ vstrls d10, [r5, #-256] @ 0xffffff00 │ │ │ │ movwls r4, #9794 @ 0x2642 │ │ │ │ movwls sl, #6924 @ 0x1b0c │ │ │ │ movwls sl, #2862 @ 0xb2e │ │ │ │ @ instruction: 0x462b4658 │ │ │ │ @ instruction: 0xf0d56bf1 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ and r3, r1, r4, lsl #26 │ │ │ │ - @ instruction: 0xff06f21b │ │ │ │ + @ instruction: 0xff22f21b │ │ │ │ svceq 0x0004f855 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vadd.i16 d9, d11, d5 │ │ │ │ - @ instruction: 0xf24efeff │ │ │ │ + vrecps.f32 d31, d14, d11 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r1], #-1115 @ 0xfffffba5 │ │ │ │ @ instruction: 0xf5049813 │ │ │ │ @ instruction: 0xf0eb5408 │ │ │ │ - ldrcc pc, [r0], #-3459 @ 0xfffff27d │ │ │ │ - stc2l 0, cr15, [r6, #940]! @ 0x3ac │ │ │ │ + ldrcc pc, [r0], #-3487 @ 0xfffff261 │ │ │ │ + cdp2 0, 0, cr15, cr2, cr11, {7} │ │ │ │ @ instruction: 0xf0d868b0 │ │ │ │ - @ instruction: 0xf111fdc1 │ │ │ │ - strtmi pc, [r0], -r3, asr #24 │ │ │ │ + @ instruction: 0xf111fddd │ │ │ │ + @ instruction: 0x4620fc5f │ │ │ │ @ instruction: 0xf031a92e │ │ │ │ bvs 0xc508e0 │ │ │ │ vrhadd.s8 d27, d14, d24 │ │ │ │ vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf1052195 │ │ │ │ - @ instruction: 0xf0c2fc69 │ │ │ │ - strtmi pc, [r0], -r1, asr #28 │ │ │ │ + @ instruction: 0xf0c2fc85 │ │ │ │ + @ instruction: 0x4620fe5d │ │ │ │ blx 0x34d37a │ │ │ │ @ instruction: 0xf150a808 │ │ │ │ - @ instruction: 0xe6d9f873 │ │ │ │ + ldrb pc, [r9], pc, lsl #17 @ │ │ │ │ @ instruction: 0xf0d34658 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ rscsvs r0, r0, #45 @ 0x2d │ │ │ │ svclt 0x0000e62c │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - ldrhteq lr, [r3], -r0 │ │ │ │ + eorseq lr, r3, r8, asr #7 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subhi pc, r0, r6, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ @ instruction: 0xf6474641 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf146002e │ │ │ │ - @ instruction: 0xe757fb9b │ │ │ │ - blx 0x164d81a │ │ │ │ + @ instruction: 0xe757fbb7 │ │ │ │ + blx 0x1d4d81a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ ldmibvs r3!, {r3, r4, r5, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmvn.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - @ instruction: 0x462bf8d7 │ │ │ │ + @ instruction: 0x462bf8f7 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - subne pc, ip, r7, asr #12 │ │ │ │ + rsbne pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 2, cr15, [sl], {116} @ 0x74 │ │ │ │ + ldc2 2, cr15, [sl], #464 @ 0x1d0 │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - blls 0x44ff9c │ │ │ │ + blls 0x45000c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsbsne pc, r8, #74448896 @ 0x4700000 │ │ │ │ + addsne pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf8c2f296 │ │ │ │ + @ instruction: 0xf8e2f296 │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - blls 0x48f638 │ │ │ │ + blls 0x48f6b8 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcne pc, r0, #74448896 @ 0x4700000 │ │ │ │ + adcsne pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf8b0f296 │ │ │ │ + @ instruction: 0xf8d0f296 │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - blls 0x54f614 │ │ │ │ + blls 0x54f694 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbcne pc, r8, #74448896 @ 0x4700000 │ │ │ │ + rscne pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf89ef296 │ │ │ │ + @ instruction: 0xf8bef296 │ │ │ │ tstcs r1, r3, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - blls 0x60f5f0 │ │ │ │ + blls 0x60f670 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rscsne pc, r0, #74448896 @ 0x4700000 │ │ │ │ + andcs pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf88cf296 │ │ │ │ + @ instruction: 0xf8acf296 │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - blls 0x80f5cc │ │ │ │ + blls 0x80f64c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - andscs pc, r8, #74448896 @ 0x4700000 │ │ │ │ + eorscs pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf87af296 │ │ │ │ + @ instruction: 0xf89af296 │ │ │ │ tstcs r1, sl, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 q9, d0, d28 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - @ instruction: 0x4628f871 │ │ │ │ - blx 0xff9cd900 │ │ │ │ + @ instruction: 0x4628f891 │ │ │ │ + blx 0xcd902 │ │ │ │ @ instruction: 0xf643e746 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ eorcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - stc2 2, cr15, [ip], #-464 @ 0xfffffe30 │ │ │ │ + mcrr2 2, 7, pc, ip, cr4 @ │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - pkhtbmi pc, r2, r1, asr #29 @ │ │ │ │ + @ instruction: 0x4682fef1 │ │ │ │ stmdbls r8, {r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vceq.f32 q13, q15, q2 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ strbmi r2, [r1, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0x4641bf38 │ │ │ │ ldmdavs fp, {r0, r4, r5, sl, sp, lr} │ │ │ │ @ instruction: 0xf57f0458 │ │ │ │ @ instruction: 0xf647aeb8 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf146002e │ │ │ │ - @ instruction: 0xe6b0fafb │ │ │ │ + ssat pc, #17, r7, lsl #22 @ │ │ │ │ vmla.i16 d2, d18, d0[2] │ │ │ │ - eorvs pc, r8, r9, ror lr @ │ │ │ │ + mlavs r8, r9, lr, pc @ │ │ │ │ submi lr, r0, #240, 12 @ 0xf000000 │ │ │ │ @ instruction: 0xf643e621 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0x46230095 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf830f296 │ │ │ │ + @ instruction: 0xf850f296 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643fea1 │ │ │ │ + @ instruction: 0xf643fec1 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0x46230095 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf820f296 │ │ │ │ + @ instruction: 0xf840f296 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643fe91 │ │ │ │ + @ instruction: 0xf643feb1 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - blx 0xff74de76 │ │ │ │ + blx 0xfff4de76 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - svclt 0x0000fe81 │ │ │ │ - rsccs pc, r1, r8, asr #4 │ │ │ │ + svclt 0x0000fea1 │ │ │ │ + andscc pc, r9, r8, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9e9 │ │ │ │ - subvc pc, r1, r9, asr #12 │ │ │ │ + svclt 0x0000ba05 │ │ │ │ + rsbsvc pc, r9, r9, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9e1 │ │ │ │ - sbcsmi pc, r5, fp, asr #4 │ │ │ │ + svclt 0x0000b9fd │ │ │ │ + andpl pc, sp, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9d9 │ │ │ │ - adcvs pc, r1, fp, asr #4 │ │ │ │ + svclt 0x0000b9f5 │ │ │ │ + sbcsvs pc, r9, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9d1 │ │ │ │ - rsbsmi pc, sp, ip, asr #4 │ │ │ │ + svclt 0x0000b9ed │ │ │ │ + adcsmi pc, r5, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9c9 │ │ │ │ - addsmi pc, r9, ip, asr #4 │ │ │ │ + svclt 0x0000b9e5 │ │ │ │ + sbcsmi pc, r1, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9c1 │ │ │ │ - addsvc pc, r9, ip, asr #4 │ │ │ │ + svclt 0x0000b9dd │ │ │ │ + sbcsvc pc, r1, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9b9 │ │ │ │ - rscspl pc, r9, sp, asr #4 │ │ │ │ + svclt 0x0000b9d5 │ │ │ │ + eorsvs pc, r1, sp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9b1 │ │ │ │ - sbcne pc, r1, lr, asr #4 │ │ │ │ + svclt 0x0000b9cd │ │ │ │ + rscsne pc, r9, lr, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9a9 │ │ │ │ - rsbscs pc, r5, r2, asr #4 │ │ │ │ + svclt 0x0000b9c5 │ │ │ │ + adccs pc, sp, r2, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b9a1 │ │ │ │ - sbcpl pc, r1, r2, asr #12 │ │ │ │ + svclt 0x0000b9bd │ │ │ │ + rscspl pc, r9, r2, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b999 │ │ │ │ - addcs pc, r5, r2, asr #4 │ │ │ │ + svclt 0x0000b9b5 │ │ │ │ + adcscs pc, sp, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b991 │ │ │ │ - addscs pc, r1, r2, asr #4 │ │ │ │ + svclt 0x0000b9ad │ │ │ │ + sbccs pc, r9, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b989 │ │ │ │ - addscs pc, sp, r2, asr #4 │ │ │ │ + svclt 0x0000b9a5 │ │ │ │ + sbcscs pc, r5, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b981 │ │ │ │ - adccs pc, r9, r2, asr #4 │ │ │ │ + svclt 0x0000b99d │ │ │ │ + rsccs pc, r1, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b979 │ │ │ │ - adcscs pc, r5, r2, asr #4 │ │ │ │ + svclt 0x0000b995 │ │ │ │ + rsccs pc, sp, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b971 │ │ │ │ - sbccs pc, r1, r2, asr #4 │ │ │ │ + svclt 0x0000b98d │ │ │ │ + rscscs pc, r9, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b969 │ │ │ │ + svclt 0x0000b985 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vaddhn.i16 d20, q8, q8 │ │ │ │ umulllt r2, fp, r5, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s8 q3, d12, d19 │ │ │ │ - bllt 0x124fa90 │ │ │ │ + bllt 0x124fb10 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s8 , q6, d6 │ │ │ │ - blls 0x14fa78 │ │ │ │ + blls 0x14faf8 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f762e │ │ │ │ blx 0x5de22 │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x1097790 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1317,36 +1317,36 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmib r0, {r2, r8, ip, pc}^ │ │ │ │ sbcvs r1, r1, r1, lsl #2 │ │ │ │ - blx 0xfe24e07c │ │ │ │ + blx 0xfea4e07c │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ cdpvc 4, 7, cr15, cr10, cr15, {2} │ │ │ │ blx 0xfe8f8a86 │ │ │ │ stmdals r7, {r2, r3, r9, ip, sp} │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x3977ee │ │ │ │ bl 0x10c1684 │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - @ instruction: 0xf8e2f296 │ │ │ │ + @ instruction: 0xf902f296 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r8 │ │ │ │ - blx 0x54e0dc │ │ │ │ + blx 0xd4e0dc │ │ │ │ @ instruction: 0xf04f1e04 │ │ │ │ stcle 0, cr0, [r4, #-760]! @ 0xfffffd08 │ │ │ │ - blx 0x3ce0e8 │ │ │ │ + blx 0xbce0e8 │ │ │ │ svclt 0x00cc2800 │ │ │ │ strtmi r4, [r2], -r2, lsl #12 │ │ │ │ eormi r1, r3, #1584 @ 0x630 │ │ │ │ cdpne 1, 5, cr13, cr3, cr4, {1} │ │ │ │ teqle r0, r3, lsl r2 │ │ │ │ movtvs pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -1357,73 +1357,73 @@ │ │ │ │ andmi lr, r0, r3, asr #19 │ │ │ │ smlabtcs r2, r3, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28ebd10 │ │ │ │ - @ instruction: 0x1e04f9e9 │ │ │ │ + vmlane.f32 s30, s8, s18 │ │ │ │ strtmi sp, [r2], -r1, lsl #26 │ │ │ │ subcs lr, r0, #57147392 @ 0x3680000 │ │ │ │ bfi r4, r4, #12, #18 │ │ │ │ - cmppvc r0, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + msrvc SPSR_f, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscc pc, r8, r8, asr #4 │ │ │ │ + asrscc pc, r8, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, , q2 │ │ │ │ - @ instruction: 0xf648f8ef │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf648f90f │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ vcge.s8 d16, d8, d20 │ │ │ │ - vsra.s64 d19, d8, #64 │ │ │ │ + vsra.s64 d19, d16, #64 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf8e0f261 │ │ │ │ + @ instruction: 0xf900f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6894c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmov.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf6460215 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vorr.i32 d20, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf6460115 │ │ │ │ - vmvn.i32 d20, #9 @ 0x00000009 │ │ │ │ + vmvn.i32 q10, #1 @ 0x00000001 │ │ │ │ vqadd.s64 d16, d9, d5 │ │ │ │ - pop {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1454008 │ │ │ │ - svclt 0x0000bc89 │ │ │ │ + svclt 0x0000bca5 │ │ │ │ @ instruction: 0xf13d4801 │ │ │ │ - svclt 0x0000be1f │ │ │ │ + svclt 0x0000be3b │ │ │ │ addseq lr, r5, #212, 14 @ 0x3500000 │ │ │ │ - adcvc pc, sp, r7, asr #12 │ │ │ │ + rscvc pc, r5, r7, asr #12 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b87d │ │ │ │ - adcsvc pc, r9, r7, asr #12 │ │ │ │ + svclt 0x0000b899 │ │ │ │ + rscsvc pc, r1, r7, asr #12 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b875 │ │ │ │ - andcc pc, sp, r9, asr #4 │ │ │ │ + svclt 0x0000b891 │ │ │ │ + subcc pc, r5, r9, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b86d │ │ │ │ + svclt 0x0000b889 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157a4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - @ instruction: 0xf910f212 │ │ │ │ - @ instruction: 0xf8b8f212 │ │ │ │ - mcr2 2, 1, pc, cr4, cr15, {0} @ │ │ │ │ + @ instruction: 0xf92cf212 │ │ │ │ + @ instruction: 0xf8d4f212 │ │ │ │ + mcr2 2, 2, pc, cr0, cr15, {0} @ │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - blt 0x11ce114 │ │ │ │ + blt 0x18ce114 │ │ │ │ addseq sp, r4, #48, 4 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d20c8 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1433,15 +1433,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - blx 0x10ce18e │ │ │ │ + blx 0x17ce18e │ │ │ │ @ instruction: 0xf946f7ff │ │ │ │ addeq lr, pc, ip, ror #4 │ │ │ │ @ instruction: 0x000003b0 │ │ │ │ ldr r3, [pc, #20] @ 0x11850 │ │ │ │ ldr r2, [pc, #20] @ 0x11854 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1473,25 +1473,25 @@ │ │ │ │ vqrshl.s8 d27, d0, d4 │ │ │ │ @ instruction: 0xf2c034b0 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - andvs pc, r4, r8, asr #12 │ │ │ │ + andsvs pc, ip, r8, asr #12 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ @ instruction: 0x31b4f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - andvs pc, r4, r8, asr #12 │ │ │ │ + andsvs pc, ip, r8, asr #12 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1539,15 +1539,15 @@ │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ ldmdblt r8, {r2, r8} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf1021d18 │ │ │ │ - mulcs r1, r3, r8 │ │ │ │ + andcs pc, r1, pc, lsr #17 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb621ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1564,33 +1564,33 @@ │ │ │ │ vmls.f d19, d16, d0[3] │ │ │ │ movtcs r0, #26005 @ 0x6595 │ │ │ │ andls sl, r6, #16, 20 @ 0x10000 │ │ │ │ smlabteq r4, r5, r8, pc @ │ │ │ │ stmdavc r3!, {r0, r1, r3, r5, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf64a808f │ │ │ │ - @ instruction: 0xf2c076dc │ │ │ │ + @ instruction: 0xf2c076f4 │ │ │ │ strcc r0, [r5, #-1581] @ 0xfffff9d3 │ │ │ │ strtmi lr, [r8], -r6 │ │ │ │ @ instruction: 0xf8003401 │ │ │ │ strmi r3, [r5], -r1, lsl #22 │ │ │ │ orrslt r7, fp, r3, lsr #16 │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r7], #396 @ 0x18c │ │ │ │ subsle r2, fp, r3, ror fp │ │ │ │ suble r2, r4, r8, ror fp │ │ │ │ eorle r2, r0, ip, ror #22 │ │ │ │ ldrtmi r1, [ip], -r3, ror #24 │ │ │ │ @ instruction: 0x4639461f │ │ │ │ @ instruction: 0xf1414630 │ │ │ │ - stmdavc r3!, {r0, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdami r9!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf105702b │ │ │ │ - blmi 0xdd144c │ │ │ │ + blmi 0xdd14bc │ │ │ │ blls 0x1ebaec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r3], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -1603,48 +1603,48 @@ │ │ │ │ strbmi r4, [r4], -sl, lsr #18 │ │ │ │ @ instruction: 0xf0233307 │ │ │ │ blne 0x12526dc │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ ldmib r3, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - orrcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + orrscc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vrsra.s64 , , #43 │ │ │ │ - strmi pc, [r5], #-3661 @ 0xfffff1b3 │ │ │ │ + strmi pc, [r5], #-3693 @ 0xfffff193 │ │ │ │ blls 0x1cb9a8 │ │ │ │ ldmdbmi sp, {r3, r5, r9, sl, lr} │ │ │ │ ldcne 6, cr4, [sl, #-240] @ 0xffffff10 │ │ │ │ ldmdavs fp, {r1, r2, r9, ip, pc} │ │ │ │ movwls r1, #6985 @ 0x1b49 │ │ │ │ @ instruction: 0xf6412201 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - mrc2 2, 1, pc, cr8, cr5, {4} │ │ │ │ + mrc2 2, 2, pc, cr8, cr5, {4} │ │ │ │ ldr r4, [fp, r5, lsl #8] │ │ │ │ strtmi r9, [r8], -r6, lsl #24 │ │ │ │ @ instruction: 0xf04f4912 │ │ │ │ strcc r3, [r7], #-1023 @ 0xfffffc01 │ │ │ │ @ instruction: 0xf0242201 │ │ │ │ blne 0x1252b40 │ │ │ │ @ instruction: 0xf64a46a0 │ │ │ │ - @ instruction: 0xf2c07cd4 │ │ │ │ + vqdmulh.s d23, d16, d0[7] │ │ │ │ strcc r0, [ip], #-3117 @ 0xfffff3d3 │ │ │ │ stc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ blvc 0x4d198 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blvc 0xcd178 │ │ │ │ vaddhn.i32 d9, , q3 │ │ │ │ - @ instruction: 0x463cfe19 │ │ │ │ + @ instruction: 0x463cfe39 │ │ │ │ ldrb r4, [fp, -r5, lsl #8]! │ │ │ │ str r3, [pc, r5, lsl #10] │ │ │ │ - mrc2 2, 3, pc, cr12, cr5, {4} │ │ │ │ + mrc2 2, 4, pc, cr12, cr5, {4} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0x009543d0 │ │ │ │ @ instruction: 0x009544d0 │ │ │ │ blcs 0x2bc74 │ │ │ │ ldrblt sp, [r0, #-98]! @ 0xffffff9e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -1690,174 +1690,174 @@ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ stmdavs r3!, {r2, r8, ip, sp}^ │ │ │ │ stmdble r4, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf8936823 │ │ │ │ blcs 0x10ddca4 │ │ │ │ andlt sp, r2, r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 1, cr15, [r4], #-20 @ 0xffffffec │ │ │ │ - stclt 1, cr15, [r2], #-20 @ 0xffffffec │ │ │ │ - andeq pc, r4, fp, asr #4 │ │ │ │ + mcrrlt 1, 0, pc, r0, cr5 @ │ │ │ │ + ldclt 1, cr15, [lr], #-20 @ 0xffffffec │ │ │ │ + andseq pc, ip, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1014070 │ │ │ │ - tstcs r6, #356 @ 0x164 │ │ │ │ + tstcs r6, #468 @ 0x1d4 │ │ │ │ @ instruction: 0x2324e7d9 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - subsmi pc, r4, lr, asr #4 │ │ │ │ + rsbmi pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - ldcllt 0, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldcllt 0, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbmi pc, [r4], #580 @ 0x244 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r5!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2854691 │ │ │ │ - strmi pc, [r6], -r7, asr #27 │ │ │ │ + strmi pc, [r6], -r7, ror #27 │ │ │ │ cmple r0, r0, lsl #26 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf648b3b0 │ │ │ │ - vmov.i16 d17, #4 @ 0x0004 │ │ │ │ + vmlal.s8 , d0, d28 │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ @ instruction: 0xf04f2010 │ │ │ │ vpmax.s16 d0, d11, d0 │ │ │ │ - strmi pc, [r5], -sp, lsl #19 │ │ │ │ + strmi pc, [r5], -r9, lsr #19 │ │ │ │ blge 0x8fcd4 │ │ │ │ eorvs r4, pc, r0, lsr r6 @ │ │ │ │ - @ instruction: 0xf936f222 │ │ │ │ + @ instruction: 0xf952f222 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vhadd.s32 q3, q1, │ │ │ │ - @ instruction: 0x4603f931 │ │ │ │ + strmi pc, [r3], -sp, asr #18 │ │ │ │ adcvs r4, fp, r8, lsr #12 │ │ │ │ - mcr2 0, 4, pc, cr10, cr7, {7} @ │ │ │ │ + mcr2 0, 5, pc, cr6, cr7, {7} @ │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2 2, cr15, [r2, #532]! @ 0x214 │ │ │ │ + stc2l 2, cr15, [r2, #532] @ 0x214 │ │ │ │ @ instruction: 0xb1a84606 │ │ │ │ @ instruction: 0x4630213d │ │ │ │ - blx 0xffa4e706 │ │ │ │ + stc2 2, cr15, [r8], {132} @ 0x84 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ vand , , q6 │ │ │ │ - vmvn.i32 d16, #786432 @ 0x000c0000 │ │ │ │ + vmov.i32 q8, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vaddw.s8 q8, q0, d16 │ │ │ │ blmi 0x5521c0 │ │ │ │ adcscs r4, r2, #72, 12 @ 0x4800000 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff14f140 │ │ │ │ + @ instruction: 0xff30f140 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r5, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, , q8 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vaddw.s8 q8, q0, d16 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ blmi 0xd1e0c │ │ │ │ vhsub.s32 d18, d16, d20 │ │ │ │ - svclt 0x0000fdd3 │ │ │ │ - eorseq lr, r2, r4, lsr #9 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + svclt 0x0000fdf3 │ │ │ │ + ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [sl], #-4 │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - @ instruction: 0xf9f2f207 │ │ │ │ + blx 0x3ce5a4 │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - stc2l 1, cr15, [r2], {74} @ 0x4a │ │ │ │ + ldc2l 1, cr15, [lr], {74} @ 0x4a │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - blx 0xbce28e │ │ │ │ + blx 0x12ce28e │ │ │ │ @ instruction: 0xf13d6f60 │ │ │ │ - svcvs 0x0060fe0d │ │ │ │ - @ instruction: 0xf962f21b │ │ │ │ + svcvs 0x0060fe29 │ │ │ │ + @ instruction: 0xf97ef21b │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s16 d4, d11, d0 │ │ │ │ - svclt 0x0000b95d │ │ │ │ + svclt 0x0000b979 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf0f94604 │ │ │ │ - vtst.8 d31, d27, d13 │ │ │ │ - vsra.s64 d21, d20, #64 │ │ │ │ + vtst.8 d31, d27, d25 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - mcr2 0, 3, pc, cr10, cr12, {7} @ │ │ │ │ + mcr2 0, 4, pc, cr6, cr12, {7} @ │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - @ instruction: 0xf804f0fd │ │ │ │ + @ instruction: 0xf820f0fd │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - @ instruction: 0x51b4f24b │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc2318 │ │ │ │ - tstplt r8, r9, lsr #30 @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r5, asr #30 @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1504620 │ │ │ │ - strtmi pc, [r0], -r7, lsl #16 │ │ │ │ + strtmi pc, [r0], -r3, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d04030 │ │ │ │ - svclt 0x0000bfdd │ │ │ │ - eorseq lr, r2, r0, asr #9 │ │ │ │ + svclt 0x0000bff9 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6903c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - ldrbmi pc, [r4, #-590] @ 0xfffffdb2 @ │ │ │ │ + strbmi pc, [ip, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1054606 │ │ │ │ movtcs r0, #53888 @ 0xd280 │ │ │ │ @ instruction: 0xf64a9200 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ vand d16, d11, d18 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf105feef │ │ │ │ + @ instruction: 0xf105ff0b │ │ │ │ @ instruction: 0x46040290 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vrshr.s64 d16, d8, #64 │ │ │ │ + vrshr.s64 d16, d16, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0x4602fedf │ │ │ │ + @ instruction: 0x4602fefb │ │ │ │ movtcs r3, #9636 @ 0x25a4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #10 │ │ │ │ vmin.s8 d20, d13, d5 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vrshr.s64 q8, q4, #64 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf641fecf │ │ │ │ + @ instruction: 0xf641feeb │ │ │ │ vmlal.s q10, d0, d1[6] │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ vorr.i32 q10, #1280 @ 0x00000500 │ │ │ │ strvs r0, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6416743 │ │ │ │ vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ @@ -1882,65 +1882,65 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vmax.f32 d20, d11, d23 │ │ │ │ - vmlsl.s q8, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c006d8 │ │ │ │ vmax.s8 d16, d13, d29 │ │ │ │ - vmls.f d16, d16, d0[7] │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ strmi r0, [r4], -sp, lsr #10 │ │ │ │ - @ instruction: 0xff52f0fc │ │ │ │ + @ instruction: 0xff6ef0fc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r0, -r2, asr #6] │ │ │ │ - mrc2 0, 3, pc, cr14, cr12, {7} │ │ │ │ + mrc2 0, 4, pc, cr10, cr12, {7} │ │ │ │ blx 0xffc4e00c │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - strtmi pc, [r9], -r7, asr #30 │ │ │ │ + strtmi pc, [r9], -r3, ror #30 │ │ │ │ movtcs r4, #9778 @ 0x2632 │ │ │ │ strcs r9, [r0, #-1792] @ 0xfffff900 │ │ │ │ - mrc2 0, 3, pc, cr2, cr12, {7} │ │ │ │ + mcr2 0, 4, pc, cr14, cr12, {7} @ │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf1036623 │ │ │ │ - andcs pc, r1, #187392 @ 0x2dc00 │ │ │ │ + andcs pc, r1, #216064 @ 0x34c00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmib r4, {r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0x200433b1 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - @ instruction: 0xf82af21b │ │ │ │ + @ instruction: 0xf846f21b │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s16 d6, d27, d19 │ │ │ │ - strbvs pc, [r0, -r5, lsr #16]! @ │ │ │ │ - ldc2l 1, cr15, [r2], {61} @ 0x3d │ │ │ │ + strbvs pc, [r0, -r1, asr #16]! @ │ │ │ │ + stc2l 1, cr15, [lr], #244 @ 0xf4 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - blx 0x44e490 │ │ │ │ + blx 0xb4e490 │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - blx 0xfecce4ce │ │ │ │ + blx 0xff3ce4ce │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r3, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ blt 0xfedce084 │ │ │ │ - eorseq lr, r2, r4, lsl #10 │ │ │ │ + eorseq lr, r2, ip, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb691d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xffc4e09c │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f89f │ │ │ │ - blx 0xfe84e2fe │ │ │ │ + blx 0xfef4e2fe │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000bf1d │ │ │ │ + svclt 0x0000bf39 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ @@ -1956,31 +1956,31 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8812001 │ │ │ │ strtmi r0, [r0], -ip, lsl #4 │ │ │ │ sbcscs pc, r4, #196, 16 @ 0xc40000 │ │ │ │ rsbscc pc, lr, r4, lsl #17 │ │ │ │ addcs pc, r4, r4, asr #17 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mcrlt 0, 6, pc, cr12, cr0, {6} @ │ │ │ │ + mcrlt 0, 7, pc, cr8, cr0, {6} @ │ │ │ │ sbcne pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - sbcseq pc, r8, fp, asr #4 │ │ │ │ + rscseq pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2l 1, cr15, [r4], #276 @ 0x114 │ │ │ │ + stc2 1, cr15, [r0, #-276] @ 0xfffffeec │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf14560ac │ │ │ │ - @ instruction: 0x4605fc9f │ │ │ │ + @ instruction: 0x4605fcbb │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ strtmi fp, [r0], -r3, asr #2 │ │ │ │ - cdp2 1, 13, cr15, cr2, cr15, {2} │ │ │ │ + cdp2 1, 14, cr15, cr14, cr15, {2} │ │ │ │ ldrtmi r6, [r2], -r3, lsr #28 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47986edb │ │ │ │ @ instruction: 0xf1454628 │ │ │ │ - ldr pc, [lr, pc, lsl #25]! │ │ │ │ + ldr pc, [lr, fp, lsr #25]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb692ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -2014,99 +2014,99 @@ │ │ │ │ bl 0xfeb69328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0, #-2843] @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0fd9502 │ │ │ │ - bmi 0x650d10 │ │ │ │ + bmi 0x650d80 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc4604 │ │ │ │ - bge 0xd145c │ │ │ │ + bge 0xd14cc │ │ │ │ @ instruction: 0xf0f84629 │ │ │ │ - orrlt pc, r0, sp, ror ip @ │ │ │ │ + stllt r9, [r0] │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfebce692 │ │ │ │ + blx 0xff2ce692 │ │ │ │ @ instruction: 0xf0fd4620 │ │ │ │ - andcs pc, r1, r7, asr r8 @ │ │ │ │ - @ instruction: 0xf808f265 │ │ │ │ - blx 0x164ebf6 │ │ │ │ + andcs pc, r1, r3, ror r8 @ │ │ │ │ + @ instruction: 0xf828f265 │ │ │ │ + blx 0x1e4ebf6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r4, lsl r5 │ │ │ │ + eorseq lr, r2, ip, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb693b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ mvnmi r4, #5242880 @ 0x500000 │ │ │ │ - ldc2 1, cr15, [ip, #-316] @ 0xfffffec4 │ │ │ │ + ldc2 1, cr15, [r8, #-316]! @ 0xfffffec4 │ │ │ │ @ instruction: 0xf8d5b160 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vrhadd.s8 q9, , q5 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vaddl.s8 q8, d0, d16 │ │ │ │ @ instruction: 0xf14f002d │ │ │ │ - @ instruction: 0xf8d5fd19 │ │ │ │ + @ instruction: 0xf8d5fd35 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldclt 1, cr15, [r2, #-316] @ 0xfffffec4 │ │ │ │ + stclt 1, cr15, [lr, #-316]! @ 0xfffffec4 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0xf64f307f │ │ │ │ @ instruction: 0xf50073ff │ │ │ │ vaddl.u , d15, d0 │ │ │ │ @ instruction: 0xf8a08f5b │ │ │ │ andcs r3, r0, sl, lsl #4 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {0} │ │ │ │ ldrblt fp, [r0, #-411]! @ 0xfffffe65 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf14f4616 │ │ │ │ - @ instruction: 0x4632fdf9 │ │ │ │ + @ instruction: 0x4632fe15 │ │ │ │ cdpvs 6, 2, cr4, cr3, cr9, {1} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ mrcvs 0, 6, r4, cr11, cr0, {3} │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6945c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4a36 │ │ │ │ movtcs ip, #53468 @ 0xd0dc │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vhsub.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d4, #64 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - stc2 0, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ - blx 0xff84e676 │ │ │ │ + mcrr2 0, 15, pc, r2, cr12 @ │ │ │ │ + blx 0xfff4e676 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmiblt r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, asr #2 │ │ │ │ @@ -2125,82 +2125,82 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ ldmdavc fp, {r2, r6, r7, r9, lr} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ vaddw.s8 , , d4 │ │ │ │ - @ instruction: 0xf13bfc37 │ │ │ │ - blls 0x151dc0 │ │ │ │ + @ instruction: 0xf13bfc57 │ │ │ │ + blls 0x151e30 │ │ │ │ bls 0xa3b0c │ │ │ │ - rsceq pc, ip, fp, asr #4 │ │ │ │ + andne pc, r4, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1459400 │ │ │ │ - strb pc, [r3, sp, lsl #23] @ │ │ │ │ + strb pc, [r3, r9, lsr #23] @ │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r1], -r9, lsl #2 │ │ │ │ - andne pc, r8, fp, asr #4 │ │ │ │ + eorne pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1454010 │ │ │ │ - @ instruction: 0xf295bb7b │ │ │ │ - svclt 0x0000fa89 │ │ │ │ - eorseq lr, r2, r4, lsl r5 │ │ │ │ + @ instruction: 0xf295bb97 │ │ │ │ + svclt 0x0000faa9 │ │ │ │ + eorseq lr, r2, ip, lsr #10 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #28 │ │ │ │ @ instruction: 0xf0fc4605 │ │ │ │ - movtcs pc, #11597 @ 0x2d4d @ │ │ │ │ + movtcs pc, #11625 @ 0x2d69 @ │ │ │ │ vmax.s8 d25, d11, d0 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vrshr.s64 q8, q4, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - stclvs 12, cr15, [r3, #412] @ 0x19c │ │ │ │ + stclvs 12, cr15, [r3, #524] @ 0x20c │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - blx 0xff4ce77c │ │ │ │ + blx 0xffbce77c │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - stc2 0, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ + stc2l 0, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - tstpeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r8, fp, asr #4 │ │ │ │ + eorsne pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ msreq CPSR_s, #-2147483647 @ 0x80000001 │ │ │ │ vqsub.s32 d18, d16, d0 │ │ │ │ - vpmin.s8 d31, d27, d5 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vpmin.s8 d31, d27, d21 │ │ │ │ + vaddw.s8 q8, q0, d16 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ @ instruction: 0xf106002d │ │ │ │ addscs r0, r1, #36, 6 @ 0x90000000 │ │ │ │ - blx 0xfe24ed74 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + blx 0xfea4ed74 │ │ │ │ + eorseq lr, r2, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb69600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - @ instruction: 0xf956f0c4 │ │ │ │ + @ instruction: 0xf972f0c4 │ │ │ │ @ instruction: 0xb1284604 │ │ │ │ @ instruction: 0xf0004628 │ │ │ │ @ instruction: 0x4628fe15 │ │ │ │ @ instruction: 0xf88ef02f │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -2208,99 +2208,99 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8c0f02f │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ strtmi pc, [r0], -pc, ror #28 │ │ │ │ - @ instruction: 0xf970f0c4 │ │ │ │ + @ instruction: 0xf98cf0c4 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000bced │ │ │ │ + svclt 0x0000bd09 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf0fc4606 │ │ │ │ - bmi 0xf5175c │ │ │ │ + bmi 0xf517cc │ │ │ │ vcge.s8 d18, d11, d8 │ │ │ │ - vsra.s64 d21, d20, #64 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbeq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff84e87a │ │ │ │ + blx 0xfff4e87a │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf83ef224 │ │ │ │ + @ instruction: 0xf85af224 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde76c │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - asrsne pc, fp, #4 @ │ │ │ │ + bicne pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffc8f224 │ │ │ │ + @ instruction: 0xffe4f224 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde79c │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ vmax.s8 d20, d11, d16 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - @ instruction: 0x4620ffb5 │ │ │ │ + @ instruction: 0x4620ffd1 │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - tstpcs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffacf224 │ │ │ │ + @ instruction: 0xffc8f224 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s32 q2, , q8 │ │ │ │ - @ instruction: 0xf8d6bdcf │ │ │ │ + @ instruction: 0xf8d6bdeb │ │ │ │ vqadd.s8 d18, d27, d24 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - @ instruction: 0xf895ff9d │ │ │ │ + @ instruction: 0xf895ffb9 │ │ │ │ blcs 0x1e7dc │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - asrne pc, fp, #4 @ │ │ │ │ + @ instruction: 0x11b8f24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff90f224 │ │ │ │ + @ instruction: 0xffacf224 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - mvnne pc, fp, asr #4 │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff86f224 │ │ │ │ + @ instruction: 0xffa2f224 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - bicsne pc, r0, fp, asr #4 │ │ │ │ + mvnne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff7cf224 │ │ │ │ + @ instruction: 0xff98f224 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - bicne pc, r0, fp, asr #4 │ │ │ │ + bicsne pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff72f224 │ │ │ │ + @ instruction: 0xff8ef224 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq lr, r2, r4, asr #10 │ │ │ │ + eorseq lr, r2, ip, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ pkhbtmi r4, r1, r2, lsl #13 │ │ │ │ - ldc2 0, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ + mcrr2 0, 15, pc, lr, cr12 @ │ │ │ │ movwls r4, #2996 @ 0xbb4 │ │ │ │ - rsbeq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcge.s8 d18, d11, d8 │ │ │ │ - vsra.s64 d21, d20, #64 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0xf894fb57 │ │ │ │ + @ instruction: 0xf894fb73 │ │ │ │ strmi fp, [r0], r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ movwls r6, #34979 @ 0x88a3 │ │ │ │ muls r0, r4, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @@ -2429,32 +2429,32 @@ │ │ │ │ addsmi r3, sl, #100 @ 0x64 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ ldrsbcs pc, [r8], #137 @ 0x89 @ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldrbmi r9, [r0], -r3, lsl #6 │ │ │ │ vqdmulh.s d20, d11, d23 │ │ │ │ - vaddhn.i16 d20, q8, q2 │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ @ instruction: 0xf8d8042d │ │ │ │ stmib sp, {r2, r4, r5, ip}^ │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r1 │ │ │ │ vhsub.s8 d23, d27, d0 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf9b2f140 │ │ │ │ + @ instruction: 0xf9cef140 │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r0, #30478 @ 0x770e │ │ │ │ svcge 0x0045f47f │ │ │ │ - ldrcs pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ + strtcs pc, [ip], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ - @ instruction: 0xf99ef140 │ │ │ │ + @ instruction: 0xf9baf140 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdals r5, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ str r9, [ip, -r6] │ │ │ │ andls r9, r7, r4, lsl #16 │ │ │ │ @@ -2467,16 +2467,16 @@ │ │ │ │ @ instruction: 0xe6c7c038 │ │ │ │ eors pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cde6bc │ │ │ │ ldrt fp, [r1], r0, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, ip, lsr #30] │ │ │ │ - eorseq lr, r2, r4, asr #10 │ │ │ │ - eorseq lr, r2, r8, asr r5 │ │ │ │ + eorseq lr, r2, ip, asr r5 │ │ │ │ + eorseq lr, r2, r0, ror r5 │ │ │ │ stmdbls r8, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blcs 0x240cc │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ blx 0x38c7e │ │ │ │ andls pc, r6, #402653184 @ 0x18000000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ @ instruction: 0xf103fb0b │ │ │ │ @@ -2492,15 +2492,15 @@ │ │ │ │ blx 0x370be │ │ │ │ blls 0x14ecb0 │ │ │ │ blx 0x1b88c2 │ │ │ │ blx 0x10ecb2 │ │ │ │ blx 0x30ecb6 │ │ │ │ blx 0xcecba │ │ │ │ vrhadd.s16 d31, d5, d1 │ │ │ │ - @ instruction: 0x900afbbd │ │ │ │ + ldrdls pc, [sl], -r9 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ blx 0x390da │ │ │ │ blx 0xcf4ce │ │ │ │ bls 0x20f4d8 │ │ │ │ vqdmulh.s d15, d3, d2 │ │ │ │ blcs 0x394ec │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ @@ -2519,69 +2519,69 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ andls r9, r4, #8, 26 @ 0x200 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r8], -r0, asr #30 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r1, #3358720 @ 0x334000 │ │ │ │ vpadd.i8 d20, d27, d11 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ ldrbmi r0, [r0], -sp, lsr #4 │ │ │ │ rscscs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf1409503 │ │ │ │ - @ instruction: 0x4620f8fd │ │ │ │ + @ instruction: 0x4620f919 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ vrecps.f16 q2, q13, q8 │ │ │ │ - blls 0x281780 │ │ │ │ + blls 0x2817f0 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 0x2b2c78 │ │ │ │ blcs 0x7897c │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ svclt 0x00382801 │ │ │ │ andls r2, r7, r1 │ │ │ │ ldrmi r9, [r0], -sl, lsl #6 │ │ │ │ @ instruction: 0xf103fb01 │ │ │ │ blx 0xf9596 │ │ │ │ vrhadd.s16 d31, d5, d1 │ │ │ │ - andls pc, r9, fp, asr fp @ │ │ │ │ + andls pc, r9, r7, ror fp @ │ │ │ │ movwls lr, #14236 @ 0x379c │ │ │ │ blmi 0xfe1a42c8 │ │ │ │ - strbmi pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrbmi pc, [r8], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrsbtne pc, [r4], -r8 @ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ vqsub.s8 q9, , q12 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf8ccf140 │ │ │ │ + @ instruction: 0xf8e8f140 │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs r2, {r1, r3, r4, r9, ip} │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ mcrge 6, 4, pc, cr7, cr15, {7} @ │ │ │ │ rsbscs r4, lr, #123904 @ 0x1e400 │ │ │ │ vmin.s8 q10, , q0 │ │ │ │ - vmov.i32 q9, #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf8b6f140 │ │ │ │ + @ instruction: 0xf8d2f140 │ │ │ │ ldmib r4, {r1, r2, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b634 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 3, APSR_nzcv, cr13, cr15, {7} │ │ │ │ addcs r4, r6, #112640 @ 0x1b800 │ │ │ │ vmin.s8 q10, , q0 │ │ │ │ - @ instruction: 0xf2c02498 │ │ │ │ + @ instruction: 0xf2c024b0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf8a0f140 │ │ │ │ + @ instruction: 0xf8bcf140 │ │ │ │ andls lr, r6, #0, 14 │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1202cc │ │ │ │ blcc 0xccd134 │ │ │ │ stmdbls r6, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r9, asr #17 │ │ │ │ addmi r9, sl, #7168 @ 0x1c00 │ │ │ │ @@ -2593,84 +2593,84 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x15e4254 │ │ │ │ smlabtmi r1, sp, r9, lr │ │ │ │ ldrbmi r2, [r0], -r7, ror #5 │ │ │ │ - orrcc pc, r0, fp, asr #4 │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf140012d │ │ │ │ - ldrb pc, [r0, -pc, ror #16]! @ │ │ │ │ + ldrb pc, [r0, -fp, lsl #17]! @ │ │ │ │ tstcs r2, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x12fe37c │ │ │ │ ldrbmi r2, [r0], -lr, lsl #5 │ │ │ │ - ldrbcs pc, [r4], #587 @ 0x24b @ │ │ │ │ + strbtcs pc, [ip], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1409400 │ │ │ │ - ssat pc, #26, r9, asr #16 @ │ │ │ │ + sxtah pc, r9, r5, ror #16 @ │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x103e380 │ │ │ │ @ instruction: 0x46502296 │ │ │ │ - strcc pc, [ip], #-587 @ 0xfffffdb5 │ │ │ │ + strtcc pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1409400 │ │ │ │ - strt pc, [r3], r3, asr #16 │ │ │ │ + ssat pc, #4, pc, asr #16 @ │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0xd7e384 │ │ │ │ @ instruction: 0x4650229e │ │ │ │ - strbcc pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrbcc pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1409400 │ │ │ │ - str pc, [sp], sp, lsr #16 │ │ │ │ + str pc, [sp], r9, asr #16 │ │ │ │ bllt 0xef9714 │ │ │ │ bls 0x139714 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00382b01 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0xfe44f468 │ │ │ │ + blx 0xfeb4f468 │ │ │ │ ldrb r9, [r1], sl │ │ │ │ ldmdblt fp!, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r5, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blx 0x5d72e │ │ │ │ svclt 0x0038f102 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0x1fcf48c │ │ │ │ + blx 0xfe6cf48c │ │ │ │ ldrt r9, [pc], r9 │ │ │ │ blcs 0x3975c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {3} │ │ │ │ blx 0x3976e │ │ │ │ blls 0x14ef58 │ │ │ │ blx 0x1b8b6a │ │ │ │ blx 0x10ef5a │ │ │ │ blls 0x2cef5c │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0x1a4f4b8 │ │ │ │ + blx 0xfe14f4b8 │ │ │ │ strt r9, [r9], r7 │ │ │ │ blcs 0x3978c │ │ │ │ svcge 0x0049f43f │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x120438 │ │ │ │ blcc 0xccd2a0 │ │ │ │ @ instruction: 0xf8c99b0a │ │ │ │ @@ -2678,31 +2678,31 @@ │ │ │ │ sbcscc pc, r4, r9, asr #17 │ │ │ │ stmib r9, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8c9572e │ │ │ │ @ instruction: 0xf8c930b4 │ │ │ │ @ instruction: 0xf89420d8 │ │ │ │ @ instruction: 0xf8883050 │ │ │ │ @ instruction: 0xe6b730b3 │ │ │ │ - eorseq lr, r2, r8, asr r5 │ │ │ │ + eorseq lr, r2, r0, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe43edd4 │ │ │ │ @ instruction: 0x460c4f90 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf90cf0fc │ │ │ │ + @ instruction: 0xf928f0fc │ │ │ │ smladls r0, r8, r3, r2 │ │ │ │ - rsbeq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x51b4f24b │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf832f0fc │ │ │ │ + @ instruction: 0xf84ef0fc │ │ │ │ strmi r2, [r0], r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2715,69 +2715,69 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - andpl pc, r8, r7, asr #4 │ │ │ │ + eorpl pc, r0, r7, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf968f130 │ │ │ │ + @ instruction: 0xf984f130 │ │ │ │ strmi r4, [r4], -pc, ror #22 │ │ │ │ - sbcmi pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rscmi pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d18, d0, d11 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf13f1229 │ │ │ │ - subs pc, r5, pc, ror #30 │ │ │ │ - msreq SPSR_s, #-1342177276 @ 0xb0000004 │ │ │ │ + subs pc, r5, fp, lsl #31 │ │ │ │ + cmnpeq ip, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - blpl 0xfed4f59c │ │ │ │ + blpl 0xff34f59c │ │ │ │ bleq 0xb8f774 │ │ │ │ strtmi r9, [r9], r3, lsl #12 │ │ │ │ beq 0x84f090 │ │ │ │ @ instruction: 0xf8d9461e │ │ │ │ stccs 0, cr4, [r8], {224} @ 0xe0 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrsbne pc, [ip], #137 @ 0x89 @ │ │ │ │ movweq lr, #6920 @ 0x1b08 │ │ │ │ umlalscc pc, r7, r3, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stccs 0, cr8, [r0], {132} @ 0x84 │ │ │ │ strtmi sp, [r8], -r7, rrx │ │ │ │ - @ instruction: 0xf8a0f0fc │ │ │ │ + @ instruction: 0xf8bcf0fc │ │ │ │ @ instruction: 0x46322318 │ │ │ │ smlsdls r0, r9, r6, r4 │ │ │ │ - @ instruction: 0xffccf0fb │ │ │ │ + @ instruction: 0xffe8f0fb │ │ │ │ andsle r2, r0, r2, lsl #24 │ │ │ │ suble r2, r6, r3, lsl #24 │ │ │ │ eorsle r2, fp, r4, lsl #24 │ │ │ │ cmple fp, r6, lsl #24 │ │ │ │ umlalscc pc, r4, r0, r8 @ │ │ │ │ @ instruction: 0xf109b15b │ │ │ │ ldrbmi r0, [r1, #2312] @ 0x908 │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ adcseq pc, fp, r8, lsl #17 │ │ │ │ @ instruction: 0xf890e01d │ │ │ │ blcs 0x1efb4 │ │ │ │ mcrls 1, 0, sp, cr3, cr3, {7} │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf1300034 │ │ │ │ - vmul.i8 d31, d11, d1 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vmla.i8 d31, d11, d29 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ blmi 0xfe45c8 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xff18f13f │ │ │ │ + @ instruction: 0xff34f13f │ │ │ │ blmi 0xe5ad14 │ │ │ │ blls 0x16cd80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r9, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2795,51 +2795,51 @@ │ │ │ │ @ instruction: 0xd1b42c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ stmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r8, r1] │ │ │ │ cdpls 7, 0, cr14, cr3, cr15, {5} │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf1300034 │ │ │ │ - blmi 0x8510a4 │ │ │ │ + blmi 0x851114 │ │ │ │ vmax.s8 d20, d11, d4 │ │ │ │ - vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #4 │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subne pc, r5, #64, 4 │ │ │ │ - mrc2 1, 6, pc, cr0, cr15, {1} │ │ │ │ + mcr2 1, 7, pc, cr12, cr15, {1} @ │ │ │ │ mcrls 7, 0, lr, cr3, cr6, {5} │ │ │ │ - andpl pc, r8, r7, asr #4 │ │ │ │ + eorpl pc, r0, r7, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - strpl pc, [ip], #-587 @ 0xfffffdb5 │ │ │ │ + strtpl pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf8acf130 │ │ │ │ + @ instruction: 0xf8c8f130 │ │ │ │ @ instruction: 0x46024b11 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r1, lsl #4 │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - @ instruction: 0xe79dfeb7 │ │ │ │ - ldc2 2, cr15, [ip, #-592]! @ 0xfffffdb0 │ │ │ │ + @ instruction: 0xe79dfed3 │ │ │ │ + ldc2l 2, cr15, [ip, #-592] @ 0xfffffdb0 │ │ │ │ @ instruction: 0xf0fc4628 │ │ │ │ - tstpcs r8, #196608 @ p-variant is OBSOLETE @ 0x30000 │ │ │ │ + tstpcs r8, #2031616 @ p-variant is OBSOLETE @ 0x1f0000 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmlal.s q8, d0, d0[5] │ │ │ │ + vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d21, d20, #64 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - strb pc, [r6, -r9, lsr #30]! @ │ │ │ │ + strb pc, [r6, -r5, asr #30]! @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r4, asr #10 │ │ │ │ - eorseq lr, r2, r4, ror r5 │ │ │ │ + eorseq lr, r2, ip, asr r5 │ │ │ │ eorseq lr, r2, ip, lsl #11 │ │ │ │ + eorseq lr, r2, r4, lsr #11 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2877,94 +2877,94 @@ │ │ │ │ ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ svclt 0x0098429a │ │ │ │ stmdale r0!, {r0, sp} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blx 0x151032 │ │ │ │ - adcspl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcspl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3d78f8 │ │ │ │ - mrc2 1, 1, pc, cr4, cr15, {1} │ │ │ │ + mrc2 1, 2, pc, cr0, cr15, {1} │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ blmi 0x251b00 │ │ │ │ - andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + eorvs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpne r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13f1291 │ │ │ │ - @ instruction: 0xe7e5fe1b │ │ │ │ + @ instruction: 0xe7e5fe37 │ │ │ │ @ instruction: 0xf95af7fd │ │ │ │ - eorseq lr, r2, r8, lsr #11 │ │ │ │ + eorseq lr, r2, r0, asr #11 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d11, d11 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - msrvs (UNDEF: 108), fp │ │ │ │ + orrvs pc, r4, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13c2238 │ │ │ │ - svclt 0x0000bbaf │ │ │ │ + svclt 0x0000bbcb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ - ldreq pc, [r0], -fp, asr #4 │ │ │ │ + strteq pc, [r8], -fp, asr #4 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ strvc pc, [ip, -r0, lsl #10] │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrmi r2, [r8, r7, lsl #5] │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8d4228a │ │ │ │ eorsvs r6, r5, r0, asr r2 │ │ │ │ subspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf13c73ab │ │ │ │ - strtmi pc, [r0], -r9, lsl #23 │ │ │ │ + strtmi pc, [r0], -r5, lsr #23 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x00a0f0d3 │ │ │ │ + svclt 0x00bcf0d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ @ instruction: 0xf2c044d8 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf13c3b04 │ │ │ │ - @ instruction: 0xf104fa05 │ │ │ │ + @ instruction: 0xf104fa21 │ │ │ │ @ instruction: 0xf13c0020 │ │ │ │ - @ instruction: 0xf104fcbf │ │ │ │ + @ instruction: 0xf104fcdb │ │ │ │ @ instruction: 0xf13c0058 │ │ │ │ - @ instruction: 0xf104fcbb │ │ │ │ + @ instruction: 0xf104fcd7 │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf13c4010 │ │ │ │ - svclt 0x0000bcb5 │ │ │ │ + svclt 0x0000bcd1 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d11, d11 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ - tstpeq r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - bllt 0x13cf4ec │ │ │ │ + bllt 0x1acf4ec │ │ │ │ @ instruction: 0x009544dc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #196, 4 @ 0x4000000c │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2984,15 +2984,15 @@ │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vshl.s64 q10, q4, #0 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d11, d24 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -3013,41 +3013,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #196, 4 @ 0x4000000c │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - bicpl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + bicspl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addvs pc, r8, fp, asr #4 │ │ │ │ + adcvs pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf8c4fc05 │ │ │ │ + @ instruction: 0xf8c4fc25 │ │ │ │ strb r3, [r3, r4, asr #5] │ │ │ │ - bicpl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + bicspl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvs pc, r0, fp, asr #4 │ │ │ │ + sbcvs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fbf3 │ │ │ │ + svclt 0x0000fc13 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vtst.8 d20, d11, d7 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d4, d3 │ │ │ │ @@ -3085,15 +3085,15 @@ │ │ │ │ blmi 0x9a4a5c │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - mrc2 0, 2, pc, cr10, cr3, {6} │ │ │ │ + mrc2 0, 3, pc, cr6, cr3, {6} │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3109,32 +3109,32 @@ │ │ │ │ mrc2 7, 3, pc, cr12, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ subvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - andseq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + eoreq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscs r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ bcs 0x3fdbc │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - blx 0xffacfccc │ │ │ │ + blx 0x2cfcce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r4, r5, r8, ror #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - @ instruction: 0x4601fe9b │ │ │ │ + @ instruction: 0x4601feb7 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #6 │ │ │ │ strpl lr, [r1], #-2497 @ 0xfffff63f │ │ │ │ pop {r0, r1, r3, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xe6434070 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3155,20 +3155,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vshl.s64 q10, q4, #0 │ │ │ │ sbccs r0, ip, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d11, d24 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ strbvs pc, [ip], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - beq 0x44fc58 │ │ │ │ + beq 0xa4fc58 │ │ │ │ beq 0xb8fe30 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94935 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d3f0 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3180,54 +3180,54 @@ │ │ │ │ sub fp, r3, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b17c │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf0d39071 │ │ │ │ - @ instruction: 0xf108fdab │ │ │ │ + @ instruction: 0xf108fdc7 │ │ │ │ @ instruction: 0xf8d40801 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf108d1ef │ │ │ │ @ instruction: 0xf8c50801 │ │ │ │ stmdavs fp!, {pc} │ │ │ │ vldrle d2, [r2, #-4] │ │ │ │ strbvs pc, [ip], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - ldmdbeq r0, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdbeq r8!, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ bicscs r4, pc, #1638400 @ 0x190000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ bfimi r0, ip, (invalid: 2:0) │ │ │ │ blcs 0x6d464 │ │ │ │ ldmdami r4, {r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ vhsub.s8 q9, , │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf13c012d │ │ │ │ - ldmibpl r3!, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r3!, {r0, r1, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ andlt r2, r2, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strb r4, [lr, r8, asr #13] │ │ │ │ - strbvs pc, [ip], #587 @ 0x24b @ │ │ │ │ + strbtvs pc, [r4], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpeq r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbccs r4, r5, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf84af228 │ │ │ │ + @ instruction: 0xf866f228 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ @ instruction: 0x009544f8 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x6173e8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ stccc 0, cr4, [r1], {128} @ 0x80 │ │ │ │ @@ -3238,24 +3238,24 @@ │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vshl.s64 q10, q4, #0 │ │ │ │ rscscs r0, r2, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d11, d24 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0xf8404628 │ │ │ │ @ instruction: 0xf13c4b58 │ │ │ │ - vstmdbne r8!, {s30-s252} │ │ │ │ - tstpeq r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + vstmdbne r8!, {s30-s280} │ │ │ │ + msreq R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ @ instruction: 0xf13c22f5 │ │ │ │ - svclt 0x0000b909 │ │ │ │ + svclt 0x0000b925 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ vqadd.s8 , q2, q8 │ │ │ │ @@ -3267,25 +3267,25 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460581f0 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vadd.f32 d17, d11, d16 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xf885e520 │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d18, d3 │ │ │ │ vmul.i d22, d0, d0[3] │ │ │ │ vtst.8 d16, d27, d5 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vabdl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf8d8072d │ │ │ │ stmdami r7, {sp, lr} │ │ │ │ @ instruction: 0x463a23b9 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @@ -3305,34 +3305,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vadd.f32 d17, d11, d16 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ stmdami r7, {r4, r5, r6, lr} │ │ │ │ stmdavs r3!, {r2, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ rsbsvs pc, r1, r5, lsl #17 │ │ │ │ eorvs r3, r3, r1, lsl #22 │ │ │ │ blcs 0x6d61c │ │ │ │ @ instruction: 0xf104d1f3 │ │ │ │ @ instruction: 0xf13c0020 │ │ │ │ - strb pc, [lr, pc, lsr #20]! @ │ │ │ │ + strb pc, [lr, fp, asr #20]! @ │ │ │ │ @ instruction: 0x009544dc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - strmi pc, [r1], -pc, lsl #26 │ │ │ │ + strmi pc, [r1], -fp, lsr #26 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ stmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ orrhi r5, fp, r1, lsl #8 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e4b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7d8 │ │ │ │ @@ -3345,96 +3345,96 @@ │ │ │ │ orrlt r0, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf8c46803 │ │ │ │ blcs 0x1ff2c │ │ │ │ @ instruction: 0xf8c4d1f4 │ │ │ │ andvs r6, r5, r0, asr r2 │ │ │ │ blcs 0x32214 │ │ │ │ vqadd.s16 , , │ │ │ │ - @ instruction: 0xf8d4fd2d │ │ │ │ + @ instruction: 0xf8d4fd49 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andcs sp, r0, lr, ror #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r8!, {r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - tstpeq r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ vqadd.s8 , , q2 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d16, q0, q12 │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r0, lsl #18 │ │ │ │ - ldc2l 2, cr15, [ip], #100 @ 0x64 │ │ │ │ + ldc2 2, cr15, [r8, #-100] @ 0xffffff9c │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r5, r8, r9, ip, sp, pc} │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ - @ instruction: 0xf804f13c │ │ │ │ + @ instruction: 0xf820f13c │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e550c │ │ │ │ blcs 0x24f30 │ │ │ │ movwcs sp, #4572 @ 0x11dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d573a3 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - tstpeq r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffe2f13b │ │ │ │ + @ instruction: 0xfffef13b │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf13c47f0 │ │ │ │ - @ instruction: 0xf14eb9a9 │ │ │ │ - @ instruction: 0xf7fffa9f │ │ │ │ + @ instruction: 0xf14eb9c5 │ │ │ │ + @ instruction: 0xf7fffabb │ │ │ │ strtmi pc, [r8], -r7, ror #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe93 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - blx 0xfe44fc34 │ │ │ │ + blx 0xfeb4fc34 │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ vmin.s8 d20, d11, d24 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf13b47f0 │ │ │ │ - svclt 0x0000bfbf │ │ │ │ + svclt 0x0000bfdb │ │ │ │ addseq r4, r5, r8, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fb8 │ │ │ │ addlt r4, sp, r2, asr #22 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ cdpvs 3, 0, cr0, cr3, cr0, {0} │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ ldrdcc pc, [r8], r3 │ │ │ │ ldrmi fp, [r8, fp, lsl #2] │ │ │ │ andscs r4, r0, r5, lsl #12 │ │ │ │ - stc2 2, cr15, [r2], #-100 @ 0xffffff9c │ │ │ │ + ldc2 2, cr15, [lr], #-100 @ 0xffffff9c │ │ │ │ tstpeq r0, #22 @ p-variant is OBSOLETE │ │ │ │ strpl lr, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf8d4d024 │ │ │ │ addvs r3, r3, ip, ror r2 │ │ │ │ @ instruction: 0xf100b353 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ tstpvc pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ @@ -3470,29 +3470,29 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ strcs r7, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9b4f286 │ │ │ │ - stc2 1, cr15, [ip], #-232 @ 0xffffff18 │ │ │ │ + @ instruction: 0xf9d4f286 │ │ │ │ + mcrr2 1, 3, pc, r8, cr10 @ │ │ │ │ strmi r9, [r1], -r8, lsl #22 │ │ │ │ strls r9, [r4], -r6, lsl #20 │ │ │ │ - rscvs pc, r4, fp, asr #4 │ │ │ │ + rscsvs pc, ip, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1449700 │ │ │ │ - ldr pc, [r0, r7, lsl #18]! │ │ │ │ + ldr pc, [r0, r3, lsr #18]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - eorvc pc, r0, fp, asr #4 │ │ │ │ + eorsvc pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1449600 │ │ │ │ - @ instruction: 0xe7a6f8fd │ │ │ │ - @ instruction: 0xf80af294 │ │ │ │ + @ instruction: 0xe7a6f919 │ │ │ │ + @ instruction: 0xf82af294 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r1, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @@ -3507,15 +3507,15 @@ │ │ │ │ ldmdavs fp, {r1, r8, sl, ip, lr} │ │ │ │ blmi 0x9c1e6c │ │ │ │ blls 0x2ed8ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 115) │ │ │ │ andlt r4, ip, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xffa500fc │ │ │ │ + stclt 2, cr15, [r4], {25} │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vqdmlal.s , d16, d0[3] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -3525,29 +3525,29 @@ │ │ │ │ @ instruction: 0xf8d02395 │ │ │ │ ldmib r4, {r2, r6, r7, r9, ip, sp, lr}^ │ │ │ │ ldmdavc fp, {r9, sl, pc} │ │ │ │ strtmi fp, [r9], -r3, asr #3 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ vabal.s8 , d6, d8 │ │ │ │ - @ instruction: 0xf13af947 │ │ │ │ - blls 0x2527e0 │ │ │ │ + @ instruction: 0xf13af967 │ │ │ │ + blls 0x252850 │ │ │ │ bls 0x1a50ec │ │ │ │ vmax.s8 d25, d11, d4 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ strls r8, [r3, #-8] │ │ │ │ @ instruction: 0xf1449700 │ │ │ │ - @ instruction: 0xe7bef899 │ │ │ │ + @ instruction: 0xe7bef8b5 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ vmax.s8 d25, d11, d0 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf144002d │ │ │ │ - ldr pc, [r4, pc, lsl #17]! │ │ │ │ - @ instruction: 0xff9cf293 │ │ │ │ + ldr pc, [r4, fp, lsr #17]! │ │ │ │ + @ instruction: 0xffbcf293 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6ab24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3633,66 +3633,66 @@ │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa52c8 │ │ │ │ blcs 0x147b58 │ │ │ │ strbmi sp, [r2, #-24] @ 0xffffffe8 │ │ │ │ ldrcc sp, [r1], #-2574 @ 0xfffff5f2 │ │ │ │ strbmi r3, [r5], #-1297 @ 0xfffffaef │ │ │ │ vshl.s8 d20, d12, d11 │ │ │ │ - vmul.i d23, d16, d0[3] │ │ │ │ + vmul.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf814082d │ │ │ │ strbmi r2, [r1], -r1, lsl #30 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs 0x2e0c0 │ │ │ │ strbmi sp, [r2, #-333] @ 0xfffffeb3 │ │ │ │ vpmin.s8 , , q9 │ │ │ │ - @ instruction: 0xf2c079bc │ │ │ │ + @ instruction: 0xf2c079d4 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ blt 0x49bb18 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ strbmi fp, [r2, #-2507] @ 0xfffff635 │ │ │ │ vpmin.s8 , , q3 │ │ │ │ - vmul.f d23, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c079dc │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b0c │ │ │ │ addslt fp, r2, #335872 @ 0x52000 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ vpmin.s8 d29, d27, d28 │ │ │ │ - vmul.f d23, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c079dc │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b40 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ vpmax.s8 d29, d27, d20 │ │ │ │ - @ instruction: 0xf2c079bc │ │ │ │ + @ instruction: 0xf2c079d4 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ @ instruction: 0x47b02012 │ │ │ │ ldclle 5, cr4, [r6], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3703,52 +3703,52 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - bicsvc pc, r4, fp, asr #4 │ │ │ │ + mvnvc pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5a90 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3e00 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s16 q8, q2, q10 │ │ │ │ - vqdmulh.s , , │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + vqdmulh.s d31, d27, d5 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ blx 0x1148aa │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ vmin.s8 d20, d27, d28 │ │ │ │ - vmla.f d23, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - mvnvc pc, fp, asr #4 │ │ │ │ + mvnsvc pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ vadd.f32 d29, d11, d20 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ ldrbmi sl, [ip], -r0 │ │ │ │ @ instruction: 0xf64c468a │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ andls r0, r1, r2, lsr r0 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ ssatmi r4, #2, r1, asr #12 │ │ │ │ stmiane r2!, {r6, r9, sl, lr} │ │ │ │ mvnvc lr, #68608 @ 0x10c00 │ │ │ │ sbfxmi r4, ip, #8, #25 │ │ │ │ ldrtmi r4, [r3], -r6, lsr #5 │ │ │ │ @@ -3770,46 +3770,46 @@ │ │ │ │ stmibvs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [lr], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8d04604 │ │ │ │ ldmdbeq fp, {r2, r7}^ │ │ │ │ bicvc lr, r3, r1, lsl #22 │ │ │ │ - @ instruction: 0xffeaf169 │ │ │ │ + @ instruction: 0xf806f16a │ │ │ │ cmplt r0, r5, lsl #12 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r5, -r8] │ │ │ │ andcs r6, r3, #48, 16 @ 0x300000 │ │ │ │ - @ instruction: 0xf872f16a │ │ │ │ + @ instruction: 0xf88ef16a │ │ │ │ ldrdne pc, [r4], r4 │ │ │ │ eorle r2, r0, r3, lsl #18 │ │ │ │ andsle r2, r0, r6, lsl #18 │ │ │ │ mrc 15, 0, r4, cr13, cr5, {0} │ │ │ │ ldmdbpl fp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf16a6830 │ │ │ │ - teqppl r8, r3, ror #18 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, pc, ror r9 @ p-variant is OBSOLETE │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ strcs r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xf828f16a │ │ │ │ + @ instruction: 0xf844f16a │ │ │ │ svcmi 0x000de7da │ │ │ │ svcmi 0x0070ee1d │ │ │ │ vtst.8 d22, d14, d16 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf16a0232 │ │ │ │ - ldmdbpl fp!, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ svcmi 0x0006e7e6 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ andcs r6, r2, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf16a2101 │ │ │ │ - ldmdbpl fp!, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ svclt 0x0000e7da │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 0xfec5207c │ │ │ │ @@ -3820,15 +3820,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ stmdb r5, {r8, sp}^ │ │ │ │ strbmi r2, [r8], -r2, lsl #6 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbhi pc, [r0], #-2269 @ 0xfffff723 @ │ │ │ │ - bl 0xb50784 │ │ │ │ + bl 0x1350784 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ eorvs r2, ip, r0, lsl #8 │ │ │ │ andmi pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xff7ef7ff │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a36 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @@ -3847,47 +3847,47 @@ │ │ │ │ ldrbmi r0, [r3], #-2058 @ 0xfffff7f6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdavs r8!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sl, [sl], -r4, lsl #22 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - blx 0xfeb50392 │ │ │ │ + blx 0xff250392 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmiblt r2!, {r0, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf1694628 │ │ │ │ - andcs pc, r1, r9, lsr #31 │ │ │ │ + andcs pc, r1, r5, asr #31 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ strtcc pc, [r4], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1290300 │ │ │ │ stcmi 2, cr15, [ip, #-52]! @ 0xffffffcc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r6, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ - vhadd.s8 d19, d11, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf64b3000 │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r0, ror #15 │ │ │ │ bcs 0x4ddc4 │ │ │ │ stmdbls r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blx 0xfe2d089a │ │ │ │ + blx 0xfead089a │ │ │ │ str r9, [r5, r3, lsl #20]! │ │ │ │ @ instruction: 0xf64b6834 │ │ │ │ - vmla.f d16, d0, d0[4] │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r8}^ │ │ │ │ movwcs lr, #10581 @ 0x2955 │ │ │ │ strb r4, [r9, r0, lsr #15] │ │ │ │ - ldc2l 2, cr15, [r4], #588 @ 0x24c │ │ │ │ + ldc2 2, cr15, [r4, #-588] @ 0xfffffdb4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3905,48 +3905,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9ed4 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf16a9400 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10869c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff3af169 │ │ │ │ + @ instruction: 0xff56f169 │ │ │ │ blmi 0x39bee4 │ │ │ │ blls 0x26df4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf64b3000 │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s16 q7, d19, d5[2] │ │ │ │ - svclt 0x0000fc9d │ │ │ │ + svclt 0x0000fcbd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c7c4 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, q1, d0 │ │ │ │ - stmdbge r4, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf8dd4603 │ │ │ │ @@ -3963,23 +3963,23 @@ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x947b8 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - blx 0xff150560 │ │ │ │ + blx 0xff850560 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s16 q2, d3, d2[1] │ │ │ │ - @ instruction: 0xf1c9fac5 │ │ │ │ + @ instruction: 0xf1c9fae5 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x656fe4 │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -3990,97 +3990,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf64bd0c1 │ │ │ │ - vmla.f d16, d0, d0[4] │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf169a804 │ │ │ │ - andcs pc, r1, sp, lsl #29 │ │ │ │ + andcs pc, r1, r9, lsr #29 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s16 q7, d19, d4[3] │ │ │ │ - @ instruction: 0xf64bfbf7 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + @ instruction: 0xf64bfc17 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ blmi 0x114128 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - mcrr2 2, 5, pc, r4, cr14 @ │ │ │ │ + stc2l 2, cr15, [r4], #-376 @ 0xfffffe88 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq lr, r2, ip, ror #11 │ │ │ │ + eorseq lr, r2, r4, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr4, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, q1, d0 │ │ │ │ - stmdbge r6, {r4, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r4, r5, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff6505 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548598 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -r5, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 4, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr8, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2419 @ 0x973 │ │ │ │ @ instruction: 0xf16aab02 │ │ │ │ - ldmiblt r8, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf169a806 │ │ │ │ - andcs pc, r1, sp, lsr #28 │ │ │ │ + andcs pc, r1, r9, asr #28 │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64b5972 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ ldrb r4, [pc, r8, lsr #15] │ │ │ │ strb r4, [r1, r8, lsr #12]! │ │ │ │ - blx 0xfe350b86 │ │ │ │ - mvneq pc, fp, asr #12 │ │ │ │ + blx 0xfeb50b86 │ │ │ │ + tstpne r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andne pc, ip, fp, asr #12 │ │ │ │ + eorne pc, r4, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s16 , q7, │ │ │ │ - svclt 0x0000fbd9 │ │ │ │ + svclt 0x0000fbf9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq lr, r2, r0, lsl #12 │ │ │ │ + eorseq lr, r2, r8, lsl r6 │ │ │ │ ldrlt r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ vmax.s8 d20, d13, d2 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ strtmi r4, [r3], -r0 │ │ │ │ blmi 0x1522ec │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4112,70 +4112,70 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r5, lsr fp │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmia r4!, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb r4, {r1, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4642f999 │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ cmnpne r9, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ cmppne sp, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54544 @ 0xd510 │ │ │ │ ldrls r2, [r2, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls r3, #-2080374784 @ 0x84000000 │ │ │ │ - movwmi pc, #5708 @ 0x164c @ │ │ │ │ + movtmi pc, #5708 @ 0x164c @ │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnlt fp, #14336 @ 0x3800 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64bd01a │ │ │ │ - vmvn.i32 d17, #67108864 @ 0x04000000 │ │ │ │ + vmlsl.s , d0, d0[3] │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ bl 0xfee25300 │ │ │ │ andsle r0, r1, r4, lsl #16 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf924f293 │ │ │ │ + @ instruction: 0xf944f293 │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r8], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r4, lsl #12 │ │ │ │ - blx 0x11d0c5a │ │ │ │ + blx 0x19d0c5a │ │ │ │ ble 0xffa5f294 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ bicsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [r9, lr, lsl #6] │ │ │ │ - blx 0xff150d14 │ │ │ │ + blx 0xff950d14 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c56880 │ │ │ │ - stmdacs r0, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r5, ip, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -4184,47 +4184,47 @@ │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, sp, lsr fp │ │ │ │ strmi r2, [r0], r0, lsl #14 │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ - @ instruction: 0xf904f0c5 │ │ │ │ + @ instruction: 0xf920f0c5 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - stmda lr, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda lr!, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf928f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vqdmlal.s q9, d16, d1[2] │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - movwmi pc, #5708 @ 0x164c @ │ │ │ │ + movtmi pc, #5708 @ 0x164c @ │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ac50 │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - stmdbne r0, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbne r8, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s16 , d3, d0 │ │ │ │ - blls 0x4525f4 │ │ │ │ + blls 0x452674 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vhadd.s d18, d2, d10 │ │ │ │ - @ instruction: 0x2c00fab9 │ │ │ │ + @ instruction: 0x2c00fad9 │ │ │ │ blmi 0x5caf44 │ │ │ │ blls 0xaee41c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4235,104 +4235,104 @@ │ │ │ │ tstls r0, #67108864 @ 0x4000000 │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ - vrhadd.s8 d18, d11, d1 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf64b2101 │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ vhadd.s d16, d1, d29 │ │ │ │ - ldrb pc, [r4, sp, lsr #24] @ │ │ │ │ - blx 0x950e54 │ │ │ │ + ldrb pc, [r4, sp, asr #24] @ │ │ │ │ + blx 0x1150e54 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbhi pc, [r0], #-130 @ 0xffffff7e @ │ │ │ │ ldrmi fp, [r4], -r5, lsl #1 │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ - ldc2 2, cr15, [r4, #96]! @ 0x60 │ │ │ │ + ldc2l 2, cr15, [r0, #96] @ 0x60 │ │ │ │ strmi r9, [r2], r0, lsl #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ strbmi r6, [r3], -r5, ror #21 │ │ │ │ sbfxmi r4, r2, #12, #9 │ │ │ │ @ instruction: 0xf1b8bbb8 │ │ │ │ stcle 15, cr0, [r6, #-0] │ │ │ │ ldrbcc pc, [pc, r8, lsl #2]! @ │ │ │ │ - subne pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + rsbne pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbcc pc, [pc, #266]! @ 0x14562 @ │ │ │ │ @ instruction: 0xf1ca4457 │ │ │ │ @ instruction: 0xf6460901 │ │ │ │ - @ instruction: 0xf2c02bb0 │ │ │ │ + vqdmull.s q9, d16, d0[2] │ │ │ │ @ instruction: 0xf8cd0b31 │ │ │ │ strbmi sl, [r2], ip │ │ │ │ bl 0x265eb0 │ │ │ │ ldrtmi r0, [r2], -r5, lsl #6 │ │ │ │ ldrbeq r4, [fp], r1, asr #12 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f815 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ strhle r4, [lr, #45]! @ 0x2d │ │ │ │ @ instruction: 0xf8dd46d0 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ - stc2l 2, cr15, [r6, #96]! @ 0x60 │ │ │ │ + mcr2 2, 0, pc, cr2, cr8, {0} @ │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64b3000 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s16 q2, q4, q0 │ │ │ │ - @ instruction: 0x4640fdd1 │ │ │ │ + strbmi pc, [r0], -sp, ror #27 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - msrne SPSR_fs, #78643200 @ 0x4b00000 │ │ │ │ + orrne pc, r4, #78643200 @ 0x4b00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ - cmnpne r4, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + orrne pc, ip, #78643200 @ 0x4b00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e78c │ │ │ │ ldrlt r4, [r0], #-1684 @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - msrcc (UNDEF: 100), r4 │ │ │ │ + cmnpcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdmi lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46a4 │ │ │ │ strbmi r4, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ stmdacs r5, {r4, r5, sl, ip, sp, pc} │ │ │ │ andle r9, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf64b4684 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 d17, d4, #64 │ │ │ │ strbtmi r0, [r2], -sp, lsr #2 │ │ │ │ ldrdcc lr, [r0], -r4 │ │ │ │ @ instruction: 0x4718bc30 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ - orrsne pc, r0, fp, asr #12 │ │ │ │ + @ instruction: 0x11a8f64b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldclt 6, cr4, [r0], #-688 @ 0xfffffd50 │ │ │ │ svclt 0x00004760 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ smlatbcs r0, r0, r2, r2 │ │ │ │ - svc 0x003cf281 │ │ │ │ + svc 0x005cf281 │ │ │ │ @ instruction: 0xf04f2104 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0xf8c40301 │ │ │ │ stmib r4, {r2, r7}^ │ │ │ │ @@ -4344,15 +4344,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - svc 0x0014f281 │ │ │ │ + svc 0x0034f281 │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ andspl pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4368,45 +4368,45 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbne pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strbtne pc, [r4], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpvs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + msrvs CPSR_fs, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x11b4f64b │ │ │ │ + bicne pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - svclt 0x0000ff39 │ │ │ │ + svclt 0x0000ff55 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ blmi 0x43ee58 │ │ │ │ ldmdavs fp, {r0, r2, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf8520300 │ │ │ │ andls r1, r0, #4, 22 @ 0x1000 │ │ │ │ - cdp2 2, 1, cr15, cr10, cr2, {1} │ │ │ │ + cdp2 2, 3, cr15, cr6, cr2, {1} │ │ │ │ blmi 0x2ae7dc │ │ │ │ ldmdavs sl, {r6, r8, r9, fp, ip} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #3 │ │ │ │ - svclt 0x0000f8e7 │ │ │ │ + svclt 0x0000f907 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vrsra.s64 d21, d24, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ @@ -4417,15 +4417,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - rsbne pc, ip, sp, asr #12 │ │ │ │ + addne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcc lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @@ -4832,28 +4832,28 @@ │ │ │ │ blx 0x8d55b0 │ │ │ │ sbcsmi pc, r3, r5, lsl #10 │ │ │ │ stmib r0, {r0, r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ bvc 0x12b2144 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ ldrbmi sl, [r4], -sp, asr #30 │ │ │ │ andcs lr, r0, lr, lsl #14 │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - @ instruction: 0xf64bfb9d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64bfbb9 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ blmi 0x94e28 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - stc2l 2, cr15, [r4, #372] @ 0x174 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ + stc2l 2, cr15, [r4, #372]! @ 0x174 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6bf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100fa4 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4884,39 +4884,39 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd30 │ │ │ │ svclt 0x00010f01 │ │ │ │ andcs r6, r0, #68 @ 0x44 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ rscle r2, lr, r2, lsl #6 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x5952d4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q11, │ │ │ │ - vmovvc.s16 pc, d3[0] │ │ │ │ + mrcvc 11, 0, APSR_nzcv, cr3, cr5, {2} │ │ │ │ ldmvs r1, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ ldrb r2, [sl, r2, lsl #6] │ │ │ │ - strbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrbcs pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0a │ │ │ │ @ instruction: 0x462072de │ │ │ │ vrshl.s32 d9, d0, d6 │ │ │ │ - @ instruction: 0xf64bfb21 │ │ │ │ - vmls.f d18, d0, d0[0] │ │ │ │ + @ instruction: 0xf64bfb3d │ │ │ │ + vorr.i32 q9, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64b052d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xd5320 │ │ │ │ sbcsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x4d1712 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ + blx 0xbd1712 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #572 @ 0x23c │ │ │ │ @ instruction: 0xf04f0bc6 │ │ │ │ stmdavs r4!, {sl, fp} │ │ │ │ @@ -5324,20 +5324,20 @@ │ │ │ │ stmib r1, {r8, sl, sp}^ │ │ │ │ blls 0xe68ec │ │ │ │ subsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf0467a94 │ │ │ │ strtmi r0, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ @ instruction: 0xf64bae83 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ blmi 0xfec555bc │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf9faf25d │ │ │ │ + blx 0x6d1e84 │ │ │ │ str r7, [ip, #2125]! @ 0x84d │ │ │ │ strble r0, [lr], #664 @ 0x298 │ │ │ │ @ instruction: 0xf64f3d01 │ │ │ │ vshr.s64 , , #64 │ │ │ │ bl 0x10d55a0 │ │ │ │ strb r0, [r6, r0, lsl #6] │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ @@ -5505,15 +5505,15 @@ │ │ │ │ b 0x1053bd8 │ │ │ │ blx 0x557dc │ │ │ │ @ instruction: 0xf04ff108 │ │ │ │ tstls sl, r8, lsl #18 │ │ │ │ @ instruction: 0xf1c8900b │ │ │ │ tstls r9, r7, lsr #2 │ │ │ │ bllt 0xfead37c8 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ @ instruction: 0xf1c02403 │ │ │ │ @ instruction: 0xf1000e00 │ │ │ │ blx 0x1d8860 │ │ │ │ @ instruction: 0xf88df000 │ │ │ │ blx 0x9e5828 │ │ │ │ b 0x1055024 │ │ │ │ @@ -5532,89 +5532,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144f0c4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - @ instruction: 0xf85af25d │ │ │ │ + @ instruction: 0xf87af25d │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ - @ instruction: 0xf291e611 │ │ │ │ - @ instruction: 0xf1befffb │ │ │ │ + @ instruction: 0xf292e611 │ │ │ │ + @ instruction: 0xf1bef81b │ │ │ │ andle r0, r6, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r4], -r5, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ ldmib sp, {r1, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe750af5c │ │ │ │ @ instruction: 0xf4bf4566 │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ - addscs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + adcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d5, d7 │ │ │ │ - stccs 13, cr15, [r1], {247} @ 0xf7 │ │ │ │ + stccs 14, cr15, [r1], {19} │ │ │ │ blge 0x1b529b0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x995d74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0xf64bfde9 │ │ │ │ - vsubl.s8 q9, d16, d4 │ │ │ │ + @ instruction: 0xf64bfe05 │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r3, #64, 4 │ │ │ │ vpadd.i32 d4, d5, d12 │ │ │ │ - @ instruction: 0xf64bfddb │ │ │ │ - @ instruction: 0xf2c024b4 │ │ │ │ + @ instruction: 0xf64bfdf7 │ │ │ │ + vmls.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x5d5dac │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1608 @ 0xfffff9b8 │ │ │ │ - stc2l 2, cr15, [ip, #148] @ 0x94 │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + stc2l 2, cr15, [r8, #148]! @ 0x94 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [lr, #148]! @ 0x94 │ │ │ │ + ldc2l 2, cr15, [sl, #148] @ 0x94 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r0, #148]! @ 0x94 │ │ │ │ + stc2l 2, cr15, [ip, #148] @ 0x94 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x195dfc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2 2, cr15, [r6, #148]! @ 0x94 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, ip, lsl #13 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + stc2l 2, cr15, [r2, #148] @ 0x94 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r4, lsr #13 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #572 @ 0x23c │ │ │ │ strcs r0, [r0], -r7, asr #31 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -6016,21 +6016,21 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldrcs r4, [r0, #-1282] @ 0xfffffafe │ │ │ │ stmdacs r0, {r0, r1, fp, ip, pc} │ │ │ │ bvc 0xfe54a11c │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stccs 6, cr4, [r0], {35} @ 0x23 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d30 │ │ │ │ vqsub.s16 d17, d28, d9 │ │ │ │ - stmdavc r8, {r0, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavc r8, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq lr, [r8, #1460] @ 0x5b4 │ │ │ │ stccc 4, cr13, [r1, #-824] @ 0xfffffcc8 │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ movwmi lr, #47050 @ 0xb7ca │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r0, fp, lsl #12]! │ │ │ │ @@ -6195,15 +6195,15 @@ │ │ │ │ tstpls sl, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ streq lr, [r9], #-2628 @ 0xfffff5bc │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstls r9, fp, lsl #8 │ │ │ │ bllt 0xfee14290 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ vst3.32 @ instruction: 0xf485fab5 │ │ │ │ @ instruction: 0xf1c42603 │ │ │ │ @ instruction: 0xf1040c00 │ │ │ │ blx 0x159b28 │ │ │ │ @ instruction: 0xf88df404 │ │ │ │ blx 0x96e2f0 │ │ │ │ b 0x11552e4 │ │ │ │ @@ -6223,89 +6223,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144fba4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - blx 0xffd52c8c │ │ │ │ + blx 0x552c8e │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf291e616 │ │ │ │ - @ instruction: 0xf1befa95 │ │ │ │ + @ instruction: 0xf1befab5 │ │ │ │ andle r0, r6, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r6], -r1, lsl #3 │ │ │ │ @ instruction: 0x2e04a908 │ │ │ │ ldmib sp, {r0, r1, r2, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ smlsld sl, r8, r4, pc @ │ │ │ │ - addscs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + adcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d5, d7 │ │ │ │ - mcrcs 8, 0, pc, cr1, cr1, {4} @ │ │ │ │ + cdpcs 8, 0, cr15, cr1, cr13, {5} │ │ │ │ blge 0x1e1347c │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x996840 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0xf64bf883 │ │ │ │ - vsubl.s8 q9, d16, d4 │ │ │ │ + @ instruction: 0xf64bf89f │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r3, #64, 4 │ │ │ │ vpadd.i32 d4, d5, d12 │ │ │ │ - @ instruction: 0xf64bf875 │ │ │ │ - @ instruction: 0xf2c024b4 │ │ │ │ + @ instruction: 0xf64bf891 │ │ │ │ + vmls.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x5d6878 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf866f225 │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + @ instruction: 0xf882f225 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf858f225 │ │ │ │ + @ instruction: 0xf874f225 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf84af225 │ │ │ │ + @ instruction: 0xf866f225 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x1968c8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf840f225 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, ip, lsl #13 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + @ instruction: 0xf85cf225 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r4, lsr #13 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2500] @ 0xfffff63c │ │ │ │ strdls r0, [r6], -r7 │ │ │ │ @@ -6726,21 +6726,21 @@ │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ stmdbls r3, {r1, r8} │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d29 │ │ │ │ vqsub.s16 d17, d27, d9 │ │ │ │ - ldmdavc lr, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc lr, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq lr, [r1, #-1440] @ 0xfffffa60 │ │ │ │ vshl.s8 , q6, q8 │ │ │ │ ldmdane r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf148460a │ │ │ │ strb r0, [r5, r0, lsl #16] │ │ │ │ @ instruction: 0xf04f4313 │ │ │ │ svclt 0x00140200 │ │ │ │ @@ -6904,15 +6904,15 @@ │ │ │ │ bicsle r2, sp, r5, lsl #18 │ │ │ │ @ instruction: 0xf0002a05 │ │ │ │ @ instruction: 0xf0158087 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab04 │ │ │ │ ldrb sl, [sp], -fp, lsl #30 │ │ │ │ ldrbt r2, [pc], r0, lsl #14 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ blx 0xfecc5200 │ │ │ │ eorcc pc, r0, r2, lsl #1 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ blx 0xa6fcc │ │ │ │ b 0x1114de4 │ │ │ │ @ instruction: 0xf1c00308 │ │ │ │ @@ -6954,88 +6954,88 @@ │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ mvnsmi pc, r1 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r9, #3244032 @ 0x318000 │ │ │ │ andeq pc, r0, r0, asr #6 │ │ │ │ blvc 0x1850660 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - ldc2 2, cr15, [lr, #-364]! @ 0xfffffe94 │ │ │ │ + ldc2l 2, cr15, [lr, #-364] @ 0xfffffe94 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ bcs 0x1d0638 │ │ │ │ bcs 0x18aeb4 │ │ │ │ svcge 0x0075f47f │ │ │ │ blge 0x2286e0 │ │ │ │ ldrb r2, [sp, #2564] @ 0xa04 │ │ │ │ - ldc2l 2, cr15, [r6], {144} @ 0x90 │ │ │ │ + ldc2l 2, cr15, [r6], #576 @ 0x240 │ │ │ │ movwvs lr, #27101 @ 0x69dd │ │ │ │ ldrdpl lr, [sl], -sp │ │ │ │ svclt 0x00084283 │ │ │ │ andle r4, r4, lr, lsr #5 │ │ │ │ orrmi r4, r3, lr, lsr #5 │ │ │ │ svcge 0x0048f4ff │ │ │ │ ldrmi lr, [lr, #1852]! @ 0x73c │ │ │ │ svcge 0x0044f67f │ │ │ │ @ instruction: 0xf64be738 │ │ │ │ - vrshr.s64 d18, d8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xadeedc │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0xff753774 │ │ │ │ - ldrtcs pc, [r4], #1611 @ 0x64b @ │ │ │ │ + blx 0xffe53774 │ │ │ │ + strbcs pc, [ip], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b24 │ │ │ │ strls r7, [r0], #-518 @ 0xfffffdfa │ │ │ │ - blx 0xff3d3790 │ │ │ │ + blx 0xffad3790 │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ andcs sl, r0, r8, lsr #22 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - blx 0xff0537ac │ │ │ │ - addcs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + blx 0xff7537ac │ │ │ │ + addscs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f780 │ │ │ │ - blx 0xfecd37c8 │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + blx 0xff3d37c8 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfe9537e4 │ │ │ │ + blx 0xff0537e4 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe5d3800 │ │ │ │ + blx 0xfecd3800 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x197430 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xfe353814 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, ip, lsl #13 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + blx 0xfea53814 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r4, lsr #13 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ strcs r0, [r0, #-3014] @ 0xfffff43a │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -7439,21 +7439,21 @@ │ │ │ │ stmib r1, {sp}^ │ │ │ │ ldrcs r4, [r0, #-1282] @ 0xfffffafe │ │ │ │ blcs 0x3e200 │ │ │ │ bvc 0xfe54b758 │ │ │ │ movteq pc, #69 @ 0x45 @ │ │ │ │ stccs 6, cr4, [r0], {32} │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d30 │ │ │ │ vqsub.s16 d17, d27, d9 │ │ │ │ - @ instruction: 0xf891f973 │ │ │ │ + @ instruction: 0xf891f993 │ │ │ │ ldr ip, [r4, #1]! │ │ │ │ strble r0, [sp], #472 @ 0x1d8 │ │ │ │ @ instruction: 0xf1633d01 │ │ │ │ @ instruction: 0xe7c9437f │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @@ -7618,15 +7618,15 @@ │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ @ instruction: 0xf7ff0e08 │ │ │ │ svclt 0x0000bbb3 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ submi r2, r4, #12582912 @ 0xc00000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0xf000fa07 │ │ │ │ andspl pc, r0, sp, lsl #17 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r7 │ │ │ │ andls r4, r7, r0, lsr #6 │ │ │ │ @@ -7645,88 +7645,88 @@ │ │ │ │ streq fp, [r3], -r0, ror #2 │ │ │ │ andeq pc, r0, #64, 6 │ │ │ │ mvnsmi pc, #3 │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ tstmi r3, #192, 18 @ 0x300000 │ │ │ │ blvc 0x14511e4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - @ instruction: 0xffd8f25a │ │ │ │ + @ instruction: 0xfff8f25a │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf28fe618 │ │ │ │ - stccs 15, cr15, [r6], {121} @ 0x79 │ │ │ │ + stccs 15, cr15, [r6], {153} @ 0x99 │ │ │ │ stccs 0, cr13, [r5], {5} │ │ │ │ strtmi sp, [r5], -r5, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ ldmib sp, {r0, r1, r3, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr, pc}^ │ │ │ │ addmi r7, fp, #-2147483646 @ 0x80000002 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ ldrmi sp, [ip, #4]! │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe751af5d │ │ │ │ @ instruction: 0xf67f42b0 │ │ │ │ smlsld sl, sp, r9, pc @ │ │ │ │ - addscs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + adcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d3, d7 │ │ │ │ - stccs 13, cr15, [r1, #-476] @ 0xfffffe24 │ │ │ │ + stccs 13, cr15, [r1, #-588] @ 0xfffffdb4 │ │ │ │ blge 0x1e54ab0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x997e74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0xf64bfd69 │ │ │ │ - vsubl.s8 q9, d16, d4 │ │ │ │ + @ instruction: 0xf64bfd85 │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r3, #64, 4 │ │ │ │ vpadd.i32 d4, d3, d12 │ │ │ │ - @ instruction: 0xf64bfd5b │ │ │ │ - @ instruction: 0xf2c024b4 │ │ │ │ + @ instruction: 0xf64bfd77 │ │ │ │ + vmls.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x5d7eac │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1648 @ 0xfffff990 │ │ │ │ - stc2l 2, cr15, [ip, #-140] @ 0xffffff74 │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + stc2l 2, cr15, [r8, #-140]! @ 0xffffff74 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [lr, #-140]! @ 0xffffff74 │ │ │ │ + ldc2l 2, cr15, [sl, #-140] @ 0xffffff74 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r0, #-140]! @ 0xffffff74 │ │ │ │ + stc2l 2, cr15, [ip, #-140] @ 0xffffff74 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x197efc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2 2, cr15, [r6, #-140]! @ 0xffffff74 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, ip, lsl #13 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + stc2l 2, cr15, [r2, #-140] @ 0xffffff74 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r4, lsr #13 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6ec6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ addlt r4, r2, sp, lsr sl │ │ │ │ @ instruction: 0xf982f7fd │ │ │ │ blcc 0x75b0c │ │ │ │ @@ -7780,21 +7780,21 @@ │ │ │ │ b 0x102fccc │ │ │ │ beq 0xff26bc48 │ │ │ │ smlabteq r2, r4, r9, lr │ │ │ │ andcs lr, r0, #45875200 @ 0x2bc0000 │ │ │ │ addsvs pc, r0, #805306380 @ 0x3000000c │ │ │ │ msrcc SPSR_fc, #64, 4 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - mvncs pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscvs pc, sp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8], {35} @ 0x23 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldc2 2, cr15, [r4], #140 @ 0x8c │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ + eorseq lr, r2, r8, lsl #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ andls sl, r3, r8, lsr #18 │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -8900,20 +8900,20 @@ │ │ │ │ ldmib sp, {r3, sl, sp, lr, pc}^ │ │ │ │ andls r1, r8, r8 │ │ │ │ strpl lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svcls 0x00069005 │ │ │ │ @ instruction: 0xf89be4e3 │ │ │ │ stccs 0, cr4, [r0], {13} │ │ │ │ @ instruction: 0xf64bd1e0 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xfeb58d9c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - strcs pc, [r0], -fp, lsl #28 │ │ │ │ + strcs pc, [r0], -fp, lsr #28 │ │ │ │ streq lr, [r3], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r2, #-2633] @ 0xfffff5b7 │ │ │ │ @ instruction: 0x46b64631 │ │ │ │ @ instruction: 0xf7ff46b1 │ │ │ │ blx 0xfed07384 │ │ │ │ ldmdblt fp, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr6, cr6, {5} @ │ │ │ │ @@ -9004,15 +9004,15 @@ │ │ │ │ @ instruction: 0xf7ff4380 │ │ │ │ vstrls d11, [r8, #-672] @ 0xfffffd60 │ │ │ │ movwmi r9, #55556 @ 0xd904 │ │ │ │ ldrdvc lr, [r5, -sp] │ │ │ │ tstcs r0, pc, lsl #6 │ │ │ │ tstls r8, ip, lsl #12 │ │ │ │ str r9, [lr], #-261 @ 0xfffffefb │ │ │ │ - stc2l 2, cr15, [sl], #568 @ 0x238 │ │ │ │ + stc2 2, cr15, [sl, #-568] @ 0xfffffdc8 │ │ │ │ andle r2, r7, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ ldmdbge r6, {r0, r1, r2, r3, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ movwls r2, #31492 @ 0x7b04 │ │ │ │ bllt 0xfe396e8c │ │ │ │ andspl lr, r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x4118e9dd │ │ │ │ @@ -9023,75 +9023,75 @@ │ │ │ │ ldmib sp, {r0, r5, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r9, ip, lr}^ │ │ │ │ addmi r4, sl, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [ip, #498]! @ 0x1f2 │ │ │ │ mcrge 6, 1, pc, cr4, cr15, {3} @ │ │ │ │ @ instruction: 0xf64be615 │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0xcd9388 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d2 │ │ │ │ - @ instruction: 0xf64bfadf │ │ │ │ - vshl.s64 d18, d20, #0 │ │ │ │ + @ instruction: 0xf64bfafb │ │ │ │ + vmls.f d18, d16, d0[3] │ │ │ │ @ instruction: 0xf64b052d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xb593a4 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0xff455784 │ │ │ │ - addscs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + blx 0xffb55784 │ │ │ │ + adcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d20 │ │ │ │ vqsub.s32 d2, d2, d7 │ │ │ │ - blls 0x217a20 │ │ │ │ + blls 0x217a90 │ │ │ │ @ instruction: 0xf43e2b01 │ │ │ │ andcs sl, r0, sl, lsl #30 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - blx 0xfecd57c0 │ │ │ │ - strcs pc, [r4], #1611 @ 0x64b │ │ │ │ + blx 0xff3d57c0 │ │ │ │ + ldrcs pc, [ip], #1611 @ 0x64b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46504b16 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d2, d3 │ │ │ │ - andcs pc, r0, r3, lsr #21 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + @ instruction: 0x2000fabf │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b12 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe6557f4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + blx 0xfed557f4 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d12 │ │ │ │ vqsub.s16 d17, d25, d9 │ │ │ │ - @ instruction: 0x2000fcbf │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + ldrdcs pc, [r0], -pc @ │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #8, 22 @ 0x2000 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - svclt 0x0000fa81 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsl r7 │ │ │ │ - eorseq lr, r2, r4, ror #14 │ │ │ │ - eorseq lr, r2, r4, lsr r7 │ │ │ │ + svclt 0x0000fa9d │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r8, lsr #14 │ │ │ │ + eorseq lr, r2, ip, ror r7 │ │ │ │ eorseq lr, r2, ip, asr #14 │ │ │ │ - eorseq lr, r2, r0, lsr #14 │ │ │ │ + eorseq lr, r2, r4, ror #14 │ │ │ │ + eorseq lr, r2, r8, lsr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeec5210 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vqrdmlsh.s q8, q8, d2[1] │ │ │ │ @@ -9142,15 +9142,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2l 2, cr15, [r4, #-316]! @ 0xfffffec4 │ │ │ │ + ldc2 2, cr15, [r0, #316] @ 0x13c │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96a9ce │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x567cbc │ │ │ │ @@ -9164,15 +9164,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ bl 0xfec2aa44 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - strmi pc, [r3], -r9, asr #26 │ │ │ │ + strmi pc, [r3], -r5, ror #26 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96ab4e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d3ed8 │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -9390,21 +9390,21 @@ │ │ │ │ blcs 0x92fb4 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x14da38 │ │ │ │ @ instruction: 0xf64bd04d │ │ │ │ - @ instruction: 0xf2c024f4 │ │ │ │ + vaddhn.i16 d19, q0, q6 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xfea59944 │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf800f222 │ │ │ │ + @ instruction: 0xf81cf222 │ │ │ │ stmdale r6!, {r1, r2, r9, fp, sp}^ │ │ │ │ ldmdale r0!, {r2, r9, fp, sp} │ │ │ │ rsble r2, r4, r0, lsl #20 │ │ │ │ streq lr, [r5, #-2846] @ 0xfffff4e2 │ │ │ │ movweq lr, #15180 @ 0x3b4c │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @ instruction: 0xe7b72210 │ │ │ │ @@ -9417,21 +9417,21 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ andscs r2, r0, #134217728 @ 0x8000000 │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe846240 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d14 │ │ │ │ vqsub.s16 d17, d25, d9 │ │ │ │ - ldrbeq pc, [sl, #2559] @ 0x9ff @ │ │ │ │ + ldrbeq pc, [sl, #2591] @ 0xa1f @ │ │ │ │ stccc 4, cr13, [r1, #-840] @ 0xfffffcb8 │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ blls 0x15344c │ │ │ │ teqle sp, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [sl], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ @@ -9563,16 +9563,16 @@ │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwcs r0, #26656 @ 0x6820 │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ @ instruction: 0xf88d9b04 │ │ │ │ ldrbt r3, [r0], #-24 @ 0xffffffe8 │ │ │ │ - eorseq lr, r2, r8, ror r7 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ + mlaseq r2, r0, r7, lr │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #864026624 @ 0x33800000 │ │ │ │ blx 0xfecd3334 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -9609,26 +9609,26 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22442 @ 0x57aa │ │ │ │ blls 0xd3450 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [ip], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf880f259 │ │ │ │ + @ instruction: 0xf8a0f259 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x153348 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r1, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r4, #2125] @ 0x84d │ │ │ │ - @ instruction: 0xf81af28e │ │ │ │ + @ instruction: 0xf83af28e │ │ │ │ andle r2, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmdbge sl, {r1, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrt r9, [r7], r4, lsl #6 │ │ │ │ andgt lr, r8, #3620864 @ 0x374000 │ │ │ │ ldrdpl lr, [ip], -sp │ │ │ │ svclt 0x00084282 │ │ │ │ @@ -9643,45 +9643,45 @@ │ │ │ │ svcge 0x0037f43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [fp], r4, lsl #6 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24331 @ 0x5f0b │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ mulcs r0, r4, r6 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - cdp2 2, 0, cr15, cr10, cr1, {1} │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + cdp2 2, 2, cr15, cr6, cr1, {1} │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #19456 @ 0x4c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [ip, #132]! @ 0x84 │ │ │ │ + cdp2 2, 1, cr15, cr8, cr1, {1} │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ svceq 0x00cd0210 │ │ │ │ ldr r4, [r7, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x319d70 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2l 2, cr15, [ip, #132]! @ 0x84 │ │ │ │ + cdp2 2, 0, cr15, cr8, cr1, {1} │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [lr, #132] @ 0x84 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + ldc2l 2, cr15, [sl, #132]! @ 0x84 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r0, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d2[3] │ │ │ │ andls r5, r8, sl, lsl #14 │ │ │ │ @@ -9738,15 +9738,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8ccf24f │ │ │ │ + @ instruction: 0xf8e8f24f │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96b31e │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x56860c │ │ │ │ @@ -9760,15 +9760,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ bl 0xfec2b394 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - strmi pc, [r3], -r1, lsr #17 │ │ │ │ + @ instruction: 0x4603f8bd │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96b49e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d4828 │ │ │ │ bls 0x20e6ec │ │ │ │ svclt 0x000845d6 │ │ │ │ @@ -9999,21 +9999,21 @@ │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf88d8822 │ │ │ │ vst4.8 {d17-d20}, [r2 :64], r9 │ │ │ │ eorhi r4, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ blcs 0x13a014 │ │ │ │ @ instruction: 0xf64bd055 │ │ │ │ - @ instruction: 0xf2c024f4 │ │ │ │ + vaddhn.i16 d19, q0, q6 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xfec9a2c8 │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfd66a6 │ │ │ │ + blx 0x16d66a6 │ │ │ │ ldmdale ip!, {r1, r2, fp, sp}^ │ │ │ │ ldmdale r4!, {r2, fp, sp} │ │ │ │ rsbsle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r8, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ vmax.u32 q10, , q9 │ │ │ │ ldrcs r0, [r0, #-522] @ 0xfffffdf6 │ │ │ │ @@ -10028,21 +10028,21 @@ │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ stmdbls r2, {r1, r8} │ │ │ │ eorsle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d5 │ │ │ │ vqsub.s16 d17, d24, d9 │ │ │ │ - ldreq pc, [r6, #-3385] @ 0xfffff2c7 │ │ │ │ + ldreq pc, [r6, #-3417] @ 0xfffff2a7 │ │ │ │ vshl.s8 , , q8 │ │ │ │ ldmdane r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf148460a │ │ │ │ strb r0, [r8, r0, lsl #16] │ │ │ │ bcs 0x806b8 │ │ │ │ @ instruction: 0xf893d14f │ │ │ │ andcs ip, r0, r1 │ │ │ │ @@ -10181,16 +10181,16 @@ │ │ │ │ bcs 0x1808d4 │ │ │ │ blcs 0x18e830 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ svceq 0x000cf018 │ │ │ │ blge 0x1c9cf4 │ │ │ │ svcge 0x0011f47f │ │ │ │ svclt 0x0000e741 │ │ │ │ - eorseq lr, r2, r8, ror r7 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ + mlaseq r2, r0, r7, lr │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ b 0x115ac9c │ │ │ │ sbceq r5, r0, #80, 10 @ 0x14000000 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0xfe84e6b0 │ │ │ │ svcvc 0x0095ebb0 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @@ -10250,27 +10250,27 @@ │ │ │ │ @ instruction: 0xf04f2005 │ │ │ │ andls r0, r4, r0, lsr #16 │ │ │ │ bls 0xd4038 │ │ │ │ addsle r2, sl, r0, lsl #20 │ │ │ │ ldrt r2, [pc], -r0, lsl #10 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ ldclge 4, cr15, [pc, #-508]! @ 0x19ff4 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #59392 @ 0xe800 │ │ │ │ - blx 0x1fd6b6a │ │ │ │ + blx 0xfe7d6b6a │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ blls 0x153cb4 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ blge 0x1c5c14 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ vshl.s8 d14, d19, #5 │ │ │ │ - blcs 0x1d8e80 │ │ │ │ + blcs 0x1d8f00 │ │ │ │ blcs 0x18e23c │ │ │ │ svcge 0x0044f47f │ │ │ │ blge 0x2bee40 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r7, r2, #12 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ @@ -10285,46 +10285,46 @@ │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ ldrbt sl, [r4], -sl, lsl #22 │ │ │ │ blcs 0x1c0e7c │ │ │ │ svcge 0x0022f43f │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ strbt sl, [ip], -r6, lsl #22 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x6da738 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - subsmi pc, r9, r7, lsl #18 │ │ │ │ + subsmi pc, r9, r3, lsr #18 │ │ │ │ @ instruction: 0xf0484613 │ │ │ │ b 0x13daad8 │ │ │ │ @ instruction: 0x46617cd1 │ │ │ │ @ instruction: 0xf64be4d2 │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0x45a764 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - strdcs pc, [r0], -r1 │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, sp, lsl #18 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - andcs pc, r0, r3, ror #17 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + strdcs pc, [r0], -pc @ │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000f8d9 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + svclt 0x0000f8f5 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de2ac │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r2, r7, asr #9 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ @@ -10427,28 +10427,28 @@ │ │ │ │ ldrbeq pc, [r5], #-111 @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425a │ │ │ │ blx 0x1bd24 │ │ │ │ blne 0xfe9570b4 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ adcsmi r4, r0, r3, lsl r3 │ │ │ │ @ instruction: 0xf64be73c │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x25a578 │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - andcs pc, r0, sp, lsl sl @ │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, sp, lsr sl @ │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000ffdb │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fff7 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb716f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcc 0x86708 │ │ │ │ ldmdale r8!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @@ -10476,20 +10476,20 @@ │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs lr, r0, lr, asr #15 │ │ │ │ - mvncs pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adccs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff88f220 │ │ │ │ - eorseq lr, r2, r4, lsl #15 │ │ │ │ + @ instruction: 0xffa4f220 │ │ │ │ + mlaseq r2, ip, r7, lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf6cf2400 │ │ │ │ adcmi r7, r2, #-16777216 @ 0xff000000 │ │ │ │ svclt 0x00b8b083 │ │ │ │ @@ -10588,26 +10588,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ strb r0, [r3, r0, lsl #28] │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svclt 0x00144313 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ mulcs r0, r8, r7 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ subsmi pc, r9, #64, 4 │ │ │ │ - cdp2 2, 10, cr15, cr8, cr0, {1} │ │ │ │ + cdp2 2, 12, cr15, cr4, cr0, {1} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xdac0c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d16, d6 │ │ │ │ - svclt 0x0000fe9d │ │ │ │ - mlaseq r2, r8, r7, lr │ │ │ │ + svclt 0x0000feb9 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavc r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf90 │ │ │ │ stmdals sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10662,20 +10662,20 @@ │ │ │ │ andeq lr, r4, #121856 @ 0x1dc00 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d25 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xdad1c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d5, d0, d1 │ │ │ │ - svclt 0x0000fe15 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ + eorseq lr, r2, ip, asr #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x1a8c4 │ │ │ │ @@ -10742,20 +10742,20 @@ │ │ │ │ @ instruction: 0xf0880e02 │ │ │ │ svclt 0x00180201 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ addslt r4, fp, #64, 4 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addspl pc, r2, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4, #-128]! @ 0xffffff80 │ │ │ │ - eorseq lr, r2, ip, asr #15 │ │ │ │ + ldc2 2, cr15, [r0, #128] @ 0x80 │ │ │ │ + eorseq lr, r2, r4, ror #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r7, [r4], -r3, lsl #16 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ svcls 0x000a6508 │ │ │ │ @@ -10800,20 +10800,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r2, r1, lsl #12]! │ │ │ │ ldr r4, [sp, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [ip, r1, lsl #12] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xdaf44 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q0, q3 │ │ │ │ - svclt 0x0000fd01 │ │ │ │ - eorseq lr, r2, ip, ror #15 │ │ │ │ + svclt 0x0000fd1d │ │ │ │ + eorseq lr, r2, r4, lsl #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r2, r2, r4, lsl #13 │ │ │ │ andeq pc, r9, r0, asr #7 │ │ │ │ @@ -10903,22 +10903,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - andscc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d24 │ │ │ │ vqsub.s32 q3, q0, q14 │ │ │ │ - bvc 0xff559cf8 │ │ │ │ + bvc 0xff559d68 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -10965,15 +10965,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf1c640b0 │ │ │ │ strbt r0, [r2], r7, lsr #12 │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ @ instruction: 0xf041e6df │ │ │ │ andcs r0, r2, r4, lsl #2 │ │ │ │ svclt 0x0000e750 │ │ │ │ - eorseq lr, r2, r4, lsl #16 │ │ │ │ + eorseq lr, r2, ip, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vqrdmlsh.s q8, q8, d1[1] │ │ │ │ addlt r5, r3, r7, asr #13 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -11063,22 +11063,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - andscc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s32 q3, q0, q14 │ │ │ │ - bvc 0xff559a78 │ │ │ │ + bvc 0xff559ae8 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11127,15 +11127,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq lr, r2, r4, lsl #16 │ │ │ │ + eorseq lr, r2, ip, lsl r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svceq 0x00cdb082 │ │ │ │ strpl pc, [sl, -r1, asr #7] │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11247,21 +11247,21 @@ │ │ │ │ stmdahi r2!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ blcs 0x14f800 │ │ │ │ @ instruction: 0xf1bed0a3 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf64baf55 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xe63198 │ │ │ │ rsbsvs pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf97ef220 │ │ │ │ + @ instruction: 0xf99af220 │ │ │ │ movwlt r7, #2784 @ 0xae0 │ │ │ │ @ instruction: 0xf04a8823 │ │ │ │ @ instruction: 0xf01a0002 │ │ │ │ @ instruction: 0xf0430f60 │ │ │ │ eorhi r0, r2, r0, lsr #4 │ │ │ │ @ instruction: 0xf1bed1ce │ │ │ │ @ instruction: 0xf47f0f03 │ │ │ │ @@ -11309,15 +11309,15 @@ │ │ │ │ blx 0x81cee4 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ strmi pc, [sp, -pc, asr #12] │ │ │ │ ldrbvc pc, [pc, pc, asr #13]! @ │ │ │ │ @ instruction: 0xe6bc1bbf │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ strb r2, [fp, -r2, lsl #6] │ │ │ │ - eorseq lr, r2, r4, lsl #16 │ │ │ │ + eorseq lr, r2, ip, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r1, r3, r7, asr #13 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ @@ -11407,22 +11407,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - andscc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s32 q3, q0, q14 │ │ │ │ - bvc 0xff559518 │ │ │ │ + bvc 0xff559588 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11471,15 +11471,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq lr, r2, r4, lsl #16 │ │ │ │ + eorseq lr, r2, ip, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcge 0, cr11, [ip], {141} @ 0x8d │ │ │ │ andeq lr, pc, r4, lsl #18 │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ @@ -11637,21 +11637,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x0076f47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1b9af76 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf64baf19 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5a37b0 │ │ │ │ rsbsvs pc, ip, #64, 4 │ │ │ │ - mrc2 2, 3, pc, cr2, cr15, {0} │ │ │ │ + mcr2 2, 4, pc, cr14, cr15, {0} @ │ │ │ │ bvc 0xff4c2024 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0xf04b9b1a │ │ │ │ ldmdbls sl, {r1, r9, sl, fp} │ │ │ │ svceq 0x0060f01b │ │ │ │ @ instruction: 0xf043881b │ │ │ │ andhi r0, sl, r0, lsr #4 │ │ │ │ @@ -11792,15 +11792,15 @@ │ │ │ │ tstpeq r1, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ adcmi r4, ip, r8, lsl r3 │ │ │ │ andls r1, r2, #74752 @ 0x12400 │ │ │ │ @ instruction: 0xf04ee732 │ │ │ │ movwcs r0, #11780 @ 0x2e04 │ │ │ │ svclt 0x0000e678 │ │ │ │ - eorseq lr, r2, r4, lsl r8 │ │ │ │ + eorseq lr, r2, ip, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svceq 0x00c30fe8 │ │ │ │ sbcpl pc, r7, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x1ba80 │ │ │ │ @@ -11812,15 +11812,15 @@ │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x1409e80 │ │ │ │ vfma.f32 q8, q7, q6 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xdc728 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -11932,36 +11932,36 @@ │ │ │ │ andeq r7, r0, #206848 @ 0x32800 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcle r2, lr, r0, lsl #24 │ │ │ │ blcs 0x3a960 │ │ │ │ @ instruction: 0xf64bd1c2 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x45bcfc │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - stmdahi sl, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b1 │ │ │ │ str r4, [lr, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r8], {31} │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + stc2 2, cr15, [r4], #-124 @ 0xffffff84 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfee87ef8 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiavc r0, {s29-s107} │ │ │ │ @@ -12003,15 +12003,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xf89ef135 │ │ │ │ + @ instruction: 0xf8baf135 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402988 │ │ │ │ blls 0x3acdcc │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12238,21 +12238,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #14] │ │ │ │ blcs 0x42cf8 │ │ │ │ rscshi pc, r3, r0 │ │ │ │ bvc 0xfe8640f4 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr5, cr15, {1} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vqsub.s16 d17, d22, d9 │ │ │ │ - strcs pc, [r1, #-3061] @ 0xfffff40b │ │ │ │ + strcs pc, [r1, #-3093] @ 0xfffff3eb │ │ │ │ bcs 0x1e4d20 │ │ │ │ svcge 0x0075f47f │ │ │ │ andeq pc, r8, #201326595 @ 0xc000003 │ │ │ │ tstmi r5, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ bl 0xe4934 │ │ │ │ strb r1, [lr, -r2, asr #7]! │ │ │ │ @@ -12361,19 +12361,19 @@ │ │ │ │ movweq pc, #16454 @ 0x4046 @ │ │ │ │ andcs lr, r0, ip, lsl r6 │ │ │ │ svccs 0x0001e6e2 │ │ │ │ svccs 0x0004d060 │ │ │ │ @ instruction: 0xf89cbf08 │ │ │ │ @ instruction: 0xf43f2001 │ │ │ │ @ instruction: 0xf64baee5 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xf5c7a8 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf8cef21f │ │ │ │ + @ instruction: 0xf8eaf21f │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ subsmi r2, sp, #786432 @ 0xc0000 │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andsvc pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ movwls r4, #29483 @ 0x732b │ │ │ │ @@ -12382,73 +12382,73 @@ │ │ │ │ strcs r9, [r8], -r6, lsl #4 │ │ │ │ ldrb r9, [pc], #773 @ 0x1c32c │ │ │ │ ldrb r2, [sl, -r5]! │ │ │ │ strcs r2, [r5, -r0, lsr #12] │ │ │ │ blvc 0x18d6060 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf64baf17 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x9dc404 │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - @ instruction: 0xf041fad7 │ │ │ │ + @ instruction: 0xf041faf7 │ │ │ │ ldrt r4, [r4], r0, lsl #3 │ │ │ │ andle r2, r6, r6, lsl #16 │ │ │ │ @ instruction: 0xd1a52805 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ vsubhn.i16 d14, , │ │ │ │ - ldmib sp, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r1, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, sp, #8, 30 │ │ │ │ addmi sp, sp, #8 │ │ │ │ movwle r4, #29075 @ 0x7193 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ @ instruction: 0xe77dae9a │ │ │ │ ldmle r7!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf47f2806 │ │ │ │ @ instruction: 0xe775ae92 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0xf64be5c2 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r6, #64, 4 │ │ │ │ vqdmulh.s16 d4, d15, d12 │ │ │ │ - @ instruction: 0xf64bf86d │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64bf889 │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0x21c888 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - @ instruction: 0x4618f85f │ │ │ │ + @ instruction: 0x4618f87b │ │ │ │ svclt 0x0000e723 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ eorseq lr, r2, r8, ror #12 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, r8, lsr #18 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r0, asr #18 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf844f21f │ │ │ │ + @ instruction: 0xf860f21f │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x9c8d4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf83af21f │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + @ instruction: 0xf856f21f │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldcmi 0, cr11, [fp, #596]! @ 0x254 │ │ │ │ vldmiavc r1, {s29-s107} │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ @@ -12496,15 +12496,15 @@ │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ movweq pc, #16438 @ 0x4036 @ │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1342306 │ │ │ │ - ldmib sp, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r4, r9, ip, sp} │ │ │ │ blls 0x26d160 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12743,20 +12743,20 @@ │ │ │ │ stccs 13, cr9, [r0, #-12] │ │ │ │ mrshi pc, (UNDEF: 11) @ │ │ │ │ bvc 0xfe8260d4 │ │ │ │ strbeq pc, [r0, -r6, asr #32] @ │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf64baea8 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ blmi 0xfecdc9a8 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf804f256 │ │ │ │ + @ instruction: 0xf824f256 │ │ │ │ tsteq r3, ip, lsl fp │ │ │ │ tsteq r9, lr, asr fp │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ movwcs lr, #5943 @ 0x1737 │ │ │ │ stmdacs r7, {r8, sl, sp} │ │ │ │ @@ -12877,19 +12877,19 @@ │ │ │ │ andeq pc, r4, r6, asr #32 │ │ │ │ @ instruction: 0x2700e5fd │ │ │ │ svccs 0x0001e6c2 │ │ │ │ addhi pc, sl, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7852 │ │ │ │ @ instruction: 0xf64baec8 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xc1cfb8 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - stc2l 2, cr15, [r6], {30} │ │ │ │ + stc2l 2, cr15, [r2], #120 @ 0x78 │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec4af6c │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ blx 0x2cdf8 │ │ │ │ teqpmi sp, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ @@ -12902,71 +12902,71 @@ │ │ │ │ @ instruction: 0xf88d9507 │ │ │ │ andls r7, r5, r0, lsl r0 │ │ │ │ smlatbcs r5, r2, r4, lr │ │ │ │ @ instruction: 0x2620e73c │ │ │ │ strb r2, [r0, r5, lsl #14] │ │ │ │ blcs 0x3b8e8 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #21504 @ 0x5400 │ │ │ │ - mcr2 2, 6, pc, cr6, cr5, {2} @ │ │ │ │ + mcr2 2, 7, pc, cr6, cr5, {2} @ │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdbcs r6, {r4, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdbcs r5, {r1, r2, ip, lr, pc} │ │ │ │ svcge 0x0066f47f │ │ │ │ str sl, [r7], r8, lsl #20 │ │ │ │ - cdp2 2, 6, cr15, cr0, cr10, {4} │ │ │ │ + cdp2 2, 8, cr15, cr0, cr10, {4} │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andeq lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrsmi r4, r3, r5, lsl #5 │ │ │ │ bge 0x2513c0 │ │ │ │ @ instruction: 0xf47f2906 │ │ │ │ @ instruction: 0xe73eae77 │ │ │ │ ldmible r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ svccs 0x0006aa04 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr0, cr15, {3} │ │ │ │ svclt 0x0000e737 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ eorseq lr, r2, r8, ror #12 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorcc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + subcc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56553c │ │ │ │ - mrrc2 2, 1, pc, sl, cr14 @ │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + ldc2l 2, cr15, [r6], #-120 @ 0xffffff88 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mcrr2 2, 1, pc, ip, cr14 @ │ │ │ │ + stc2l 2, cr15, [r8], #-120 @ 0xffffff88 │ │ │ │ ldrb r7, [sl, #-2130]! @ 0xfffff7ae │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [ip], #-120 @ 0xffffff88 │ │ │ │ + mrrc2 2, 1, pc, r8, cr14 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x11d0e4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [r2], #-120 @ 0xffffff88 │ │ │ │ - eorseq lr, r2, r8, lsr #18 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + mcrr2 2, 1, pc, lr, cr14 @ │ │ │ │ + eorseq lr, r2, r0, asr #18 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmibmi pc!, {r0, r1, r3, r9, sl, lr} @ │ │ │ │ strmi fp, [r7], -sl, lsl #1 │ │ │ │ @ instruction: 0xf3c30fdc │ │ │ │ @@ -12990,15 +12990,15 @@ │ │ │ │ @ instruction: 0xf00580f2 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf0826145 │ │ │ │ b 0x105ccb8 │ │ │ │ ldmdblt sl, {r7, r8, ip} │ │ │ │ b 0x11deeb8 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - eorsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + subsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8b2a904 │ │ │ │ @ instruction: 0x463a41f0 │ │ │ │ blx 0xfe91dd6a │ │ │ │ blx 0xfe94ccea │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ @@ -13009,27 +13009,27 @@ │ │ │ │ @ instruction: 0x4c0cfba0 │ │ │ │ mcrrmi 1, 12, pc, r0, cr12 @ │ │ │ │ stmdagt r0, {r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bl 0x746d18 │ │ │ │ strls r0, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ stmdaeq r8, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf8c2f134 │ │ │ │ + @ instruction: 0xf8def134 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8baf134 │ │ │ │ + @ instruction: 0xf8d6f134 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1342304 │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc r2, {r2, r8, r9} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ b 0x101f64c │ │ │ │ beq 0x16f105c │ │ │ │ @ instruction: 0xf1431c41 │ │ │ │ blx 0x5fd5a │ │ │ │ blx 0xfe89956a │ │ │ │ @@ -13168,54 +13168,54 @@ │ │ │ │ blvc 0x8585f0 │ │ │ │ blvc 0xd85ac │ │ │ │ blvc 0x1585b0 │ │ │ │ blvc 0x1d85b4 │ │ │ │ addsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ @ instruction: 0xf64bd188 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x61d050 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - ldc 12, cr15, [pc, #708] @ 0x1d268 │ │ │ │ + ldc 12, cr15, [pc, #836] @ 0x1d2e8 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd85e4 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x1585ec │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e771 │ │ │ │ strb r4, [lr, -r0, lsl #7]! │ │ │ │ - ldc2 2, cr15, [ip], #-552 @ 0xfffffdd8 │ │ │ │ + mrrc2 2, 8, pc, ip, cr10 @ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x155986c │ │ │ │ + blx 0x1c5986c │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xe598a4 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + blx 0x15598a4 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ mrcvc 4, 2, fp, cr5, cr0, {3} │ │ │ │ stmdbvc sp, {r0, r2, r4, r8, ip, sp, pc} │ │ │ │ strne pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ mvnslt r6, r3, asr #17 │ │ │ │ adcmi r6, ip, #13959168 @ 0xd50000 │ │ │ │ tstcs r2, r2, lsr #20 │ │ │ │ @@ -13464,21 +13464,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007bf43f │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ @ instruction: 0xf64baee0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xbe5444 │ │ │ │ rsbsvs pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf828f21e │ │ │ │ + @ instruction: 0xf844f21e │ │ │ │ @ instruction: 0xf681fab1 │ │ │ │ blx 0xfec4b898 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ @ instruction: 0xf5a740b1 │ │ │ │ @ instruction: 0xf1a6537f │ │ │ │ blcc 0xfdf0e8 │ │ │ │ @@ -13511,21 +13511,21 @@ │ │ │ │ stmdahi r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf4432e01 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ ldr sp, [lr, -r4, lsr #3] │ │ │ │ tstcs r2, r2, lsl #22 │ │ │ │ streq pc, [r4, -r3, asr #32] │ │ │ │ andcs lr, r0, pc, lsr #14 │ │ │ │ - mvncs pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xffcef21d │ │ │ │ - eorseq lr, r2, r4, lsl r8 │ │ │ │ - eorseq lr, r2, r4, lsr r9 │ │ │ │ + @ instruction: 0xffeaf21d │ │ │ │ + eorseq lr, r2, ip, lsr #16 │ │ │ │ + eorseq lr, r2, ip, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi ip, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ andcs r4, r0, r3, lsl #13 │ │ │ │ @ instruction: 0x91216809 │ │ │ │ @@ -13685,15 +13685,15 @@ │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ strbeq r8, [r6], r8, lsl #13 │ │ │ │ andhi pc, ip, #64, 2 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strthi pc, [r6], -r0, asr #32 │ │ │ │ @ instruction: 0xf0012b04 │ │ │ │ eorcs r8, r8, #111 @ 0x6f │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #23298 @ 0x5b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ tst fp, r3, lsl #6 │ │ │ │ b 0x1401810 │ │ │ │ stmib sp, {r3, r4, r6, r7, fp, ip, sp}^ │ │ │ │ @@ -13820,22 +13820,22 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ strbhi pc, [r0, #64] @ 0x40 @ │ │ │ │ @ instruction: 0xf0012b05 │ │ │ │ @ instruction: 0xf8dd813a │ │ │ │ ldmib r8, {r2, r3, pc}^ │ │ │ │ @ instruction: 0xf8984202 │ │ │ │ strtmi r0, [r1], -r1 │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0422428 │ │ │ │ blx 0x12e1d6 │ │ │ │ @ instruction: 0xf9b33305 │ │ │ │ strt r3, [sl], r4, lsr #6 │ │ │ │ vhsub.s8 d18, d14, d24 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8980332 │ │ │ │ blx 0x9d9f2 │ │ │ │ @ instruction: 0xf8d33305 │ │ │ │ movwls r3, #13092 @ 0x3324 │ │ │ │ mulcs r4, sl, r8 │ │ │ │ @ instruction: 0xf9bd2100 │ │ │ │ bicsmi r3, r2, #12 │ │ │ │ @@ -13902,15 +13902,15 @@ │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r6 │ │ │ │ tsteq r9, r1, asr #20 │ │ │ │ @ instruction: 0x432140fe │ │ │ │ @ instruction: 0x7018e9dd │ │ │ │ ldmda lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrne lr, [ip], -sp, asr #19 │ │ │ │ eorcs lr, r8, #40632320 @ 0x26c0000 │ │ │ │ - cdpvs 2, 3, cr15, cr8, cr14, {2} │ │ │ │ + cdpvs 2, 5, cr15, cr0, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdmi pc, [r8], -r8 │ │ │ │ movwne lr, #18904 @ 0x49d8 │ │ │ │ and pc, r5, #2048 @ 0x800 │ │ │ │ muleq r1, r8, r8 │ │ │ │ @ instruction: 0xf8d8430b │ │ │ │ svclt 0x0018300c │ │ │ │ @@ -14653,21 +14653,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fac32 │ │ │ │ @ instruction: 0xf89a0810 │ │ │ │ @ instruction: 0xf048100a │ │ │ │ strmi r0, [sl], -r0, asr #16 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r7], #-252 @ 0xffffff04 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 q10, q8, │ │ │ │ vqsub.s16 d17, d20, d9 │ │ │ │ - pkhbtmi pc, lr, r1, lsl #18 @ │ │ │ │ + @ instruction: 0x468ef931 │ │ │ │ @ instruction: 0x463946b0 │ │ │ │ @ instruction: 0xf7ff463e │ │ │ │ @ instruction: 0xf89aba07 │ │ │ │ strbeq r1, [r9], r4 │ │ │ │ mcrge 5, 1, pc, cr9, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @@ -14845,20 +14845,20 @@ │ │ │ │ tstmi r9, #12, 2 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ streq lr, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ @ instruction: 0x0c06eb4c │ │ │ │ @ instruction: 0xf89ae656 │ │ │ │ stccs 0, cr4, [r0], {13} │ │ │ │ svcge 0x0067f47f │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xff92f253 │ │ │ │ + @ instruction: 0xffb2f253 │ │ │ │ @ instruction: 0xf04f990e │ │ │ │ blls 0xe0a38 │ │ │ │ @ instruction: 0xf7ff460a │ │ │ │ @ instruction: 0xf04fba94 │ │ │ │ smlald r0, r0, r0, r8 @ │ │ │ │ @ instruction: 0xc604e9d8 │ │ │ │ tstpmi pc, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @@ -14867,16 +14867,16 @@ │ │ │ │ @ instruction: 0xf0400506 │ │ │ │ @ instruction: 0xf8ba808f │ │ │ │ @ instruction: 0xf8984000 │ │ │ │ @ instruction: 0xf0440001 │ │ │ │ @ instruction: 0xf8aa0408 │ │ │ │ @ instruction: 0xf7ff4000 │ │ │ │ svclt 0x0000ba29 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ msrne CPSR_, #216, 16 @ 0xd80000 │ │ │ │ strmi r9, [fp], #-3332 @ 0xfffff2fc │ │ │ │ tsteq r9, r4, lsl #20 │ │ │ │ vmlaeq.f32 s28, s12, s10 │ │ │ │ tsteq lr, r1, asr sl │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf43f0808 │ │ │ │ @@ -14974,24 +14974,24 @@ │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ blx 0xeeefc │ │ │ │ msrmi CPSR_c, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d19 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r3 │ │ │ │ strb r4, [r8, #-801]! @ 0xfffffcdf │ │ │ │ - cdp2 2, 4, cr15, cr0, cr8, {4} │ │ │ │ + cdp2 2, 6, cr15, cr0, cr8, {4} │ │ │ │ eorle r2, sl, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ @ instruction: 0x4688acb3 │ │ │ │ mcrlt 7, 7, pc, cr13, cr14, {7} @ │ │ │ │ - mvncs pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s q10, q0, q14 │ │ │ │ andls r7, r0, ip, lsl #4 │ │ │ │ - mrrc2 2, 1, pc, r4, cr12 @ │ │ │ │ + ldc2l 2, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0x4000f8ba │ │ │ │ b 0x1060da0 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldreq pc, [r8], #-68 @ 0xffffffbc │ │ │ │ muleq r1, r8, r8 │ │ │ │ andmi pc, r0, #66 @ 0x42 │ │ │ │ msrmi CPSR_, #29360128 @ 0x1c00000 │ │ │ │ @@ -15032,79 +15032,79 @@ │ │ │ │ @ instruction: 0xf43f0f06 │ │ │ │ @ instruction: 0xf89dac51 │ │ │ │ @ instruction: 0xf7fe0051 │ │ │ │ smlabbcs r0, lr, lr, fp │ │ │ │ strmi r2, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff9103 │ │ │ │ @ instruction: 0xf64bbaea │ │ │ │ - @ instruction: 0xf2c024b4 │ │ │ │ + vmls.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xddf178 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d12 │ │ │ │ - @ instruction: 0xf64bfbe7 │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64bfc03 │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0xc5f194 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d12 │ │ │ │ - @ instruction: 0xf64bfbd9 │ │ │ │ - vrshr.s64 d18, d8, #64 │ │ │ │ + @ instruction: 0xf64bfbf5 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa26d00 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0xff2db57a │ │ │ │ - addcs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + blx 0xff9db57a │ │ │ │ + addscs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x82756c │ │ │ │ - blx 0xfef5b596 │ │ │ │ + blx 0xff65b596 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x79f1e4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xfecdb5aa │ │ │ │ + blx 0xff3db5aa │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe95b5c6 │ │ │ │ + blx 0xff05b5c6 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ blmi 0x4df214 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , q6, │ │ │ │ - mulcs r0, r9, fp │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + @ instruction: 0x2000fbb5 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0e │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe3db5f2 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + blx 0xfeadb5f2 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s16 d17, d19, d9 │ │ │ │ - svclt 0x0000fdb5 │ │ │ │ - eorseq lr, r2, r4, lsr r9 │ │ │ │ - eorseq lr, r2, r0, lsl r7 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsr #14 │ │ │ │ - eorseq lr, r2, r8, asr #19 │ │ │ │ - eorseq lr, r2, r4, lsr r7 │ │ │ │ + svclt 0x0000fdd5 │ │ │ │ + eorseq lr, r2, ip, asr #18 │ │ │ │ + eorseq lr, r2, r8, lsr #14 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r8, lsr r7 │ │ │ │ + eorseq lr, r2, r0, ror #19 │ │ │ │ eorseq lr, r2, ip, asr #14 │ │ │ │ + eorseq lr, r2, r4, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpvc 6, 5, cr4, cr5, cr12, {4} │ │ │ │ tstlt r5, r3, lsl #1 │ │ │ │ @ instruction: 0xf3c5790d │ │ │ │ ldmib r0, {r8, sl, ip}^ │ │ │ │ ldmib r0, {r0, r9, sl, ip, sp, lr}^ │ │ │ │ stmdbvs r3, {r0, r1, sl, ip}^ │ │ │ │ @@ -15331,21 +15331,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r6, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi sl, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ @ instruction: 0x7003d1b1 │ │ │ │ andcs lr, r0, sp, asr #15 │ │ │ │ - mvncs pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf994f21c │ │ │ │ - eorseq lr, r2, r0, asr r9 │ │ │ │ - eorseq lr, r2, r4, lsr r9 │ │ │ │ + @ instruction: 0xf9b0f21c │ │ │ │ + eorseq lr, r2, r8, ror #18 │ │ │ │ + eorseq lr, r2, ip, asr #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs ip, {r1, r2, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0x0c04eba6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib r0, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ cmple r7, r2, lsl #4 │ │ │ │ strmi lr, [r2, #-2513] @ 0xfffff62f │ │ │ │ @@ -15546,21 +15546,21 @@ │ │ │ │ subvs r0, r1, r0, lsl #8 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ strmi lr, [r4], #-2496 @ 0xfffff640 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd10 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x9f580 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fa19 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fa39 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ bcs 0x17d4e4 │ │ │ │ ldrlt sp, [r0, #-22] @ 0xffffffea │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb6f8 │ │ │ │ blvc 0x3539e4 │ │ │ │ @@ -15591,20 +15591,20 @@ │ │ │ │ andeq lr, r2, #3194880 @ 0x30c000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ str r7, [r1, r9, asr #22] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xdfa2c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xff8ef21b │ │ │ │ + @ instruction: 0xffaaf21b │ │ │ │ ldc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ - eorseq lr, r2, r8, ror #19 │ │ │ │ + eorseq lr, r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ andle r2, pc, r6, lsl #22 │ │ │ │ blcs 0x1bd5d0 │ │ │ │ @@ -15671,19 +15671,19 @@ │ │ │ │ svclt 0x000842b5 │ │ │ │ ldrhle r4, [r2, #92]! @ 0x5c │ │ │ │ stmdavc sp, {r1, r2, r5, r6, fp, ip, sp, lr}^ │ │ │ │ mvnsle r4, #-536870902 @ 0xe000000a │ │ │ │ ldr r4, [pc, r8, lsl #12] │ │ │ │ stc2 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x9fb6c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - mcr2 2, 7, pc, cr14, cr11, {0} @ │ │ │ │ - eorseq lr, r2, r0, lsr #14 │ │ │ │ + @ instruction: 0xff0af21b │ │ │ │ + eorseq lr, r2, r8, lsr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb768cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cb8ec │ │ │ │ @@ -15765,19 +15765,19 @@ │ │ │ │ stmdale r1!, {r0, r1, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf63f2d01 │ │ │ │ svclt 0x0004af79 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x1f820 @ │ │ │ │ svcge 0x0072f43f │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x7dfce4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 d6, d11, d17 │ │ │ │ - stccs 14, cr15, [r4, #-196] @ 0xffffff3c │ │ │ │ + stccs 14, cr15, [r4, #-308] @ 0xfffffecc │ │ │ │ stmdavc sl, {r0, r1, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r0!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale fp, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf64fbf08 │ │ │ │ @ instruction: 0xf43f72ff │ │ │ │ ubfx sl, sp, #30, #8 │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -15793,20 +15793,20 @@ │ │ │ │ strb r0, [r9, -r1, lsl #8] │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159588 │ │ │ │ svcge 0x0062f43f │ │ │ │ ldrbeq lr, [sl, sl, asr #15] │ │ │ │ svcge 0x0047f53f │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andsvs pc, r4, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r8, #108]! @ 0x6c │ │ │ │ - ldrshteq lr, [r2], -ip │ │ │ │ + mrc2 2, 0, pc, cr4, cr11, {0} │ │ │ │ + eorseq lr, r2, r4, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdad70 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15875,20 +15875,20 @@ │ │ │ │ sbcshi pc, r1, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1069547520 @ 0x3fc00000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - @ instruction: 0xf8d4f249 │ │ │ │ + @ instruction: 0xf8f0f249 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r3], -r7 │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1314500 │ │ │ │ - svcls 0x0004fa4f │ │ │ │ + svcls 0x0004fa6b │ │ │ │ @ instruction: 0x301ce9dd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ bl 0x1ee65f4 │ │ │ │ svclt 0x00380000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -15908,33 +15908,33 @@ │ │ │ │ strls sp, [r3, -lr, ror #23] │ │ │ │ bl 0x1c69a50 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s8 d18, d9, d0 │ │ │ │ - pkhbtmi pc, r8, r3, lsl #17 @ │ │ │ │ + strmi pc, [r8], pc, lsr #17 │ │ │ │ stmdaeq r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1782804 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ strcs fp, [r4, #-3900] @ 0xfffff0c4 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1483d04 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r8, {fp, ip, lr} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1318b1c │ │ │ │ - stmib sp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r5, [r3], -r0, lsl #16 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1319807 │ │ │ │ - bls 0x6de27c │ │ │ │ + bls 0x6de2ec │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -15999,20 +15999,20 @@ │ │ │ │ stccs 2, cr13, [r0, #-332] @ 0xfffffeb4 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ movwls r3, #13311 @ 0x33ff │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - ldrdls pc, [r3], -fp │ │ │ │ + strdls pc, [r3], -r7 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldrdne lr, [r7], -sp │ │ │ │ ldrtmi r9, [r3], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf954f131 │ │ │ │ + @ instruction: 0xf970f131 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, #3620864 @ 0x374000 │ │ │ │ ldrne lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ andeq lr, r2, #191488 @ 0x2ec00 │ │ │ │ andeq lr, r3, sl, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1a62c0c │ │ │ │ @@ -16061,19 +16061,19 @@ │ │ │ │ stmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r8, {sl, ip, sp} │ │ │ │ movwcs lr, #39389 @ 0x99dd │ │ │ │ blvc 0x65b2f4 │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1317b1c │ │ │ │ - blls 0x15e05c │ │ │ │ + blls 0x15e0cc │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #8 │ │ │ │ stmdals r7, {r2, r3, r8, fp, ip, pc} │ │ │ │ - @ instruction: 0xf8daf131 │ │ │ │ + @ instruction: 0xf8f6f131 │ │ │ │ ldmib sp, {r1, r3, r4, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f041c │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmdane r8, {r3, r4, r8, r9, sp} │ │ │ │ cmpmi ip, fp, lsl r9 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bne 0xfeaa3500 │ │ │ │ @@ -16337,25 +16337,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38be80 │ │ │ │ blcs 0x7e188 │ │ │ │ svcge 0x0055f43f │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rsbcc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, q9 │ │ │ │ vhsub.s16 , , │ │ │ │ - strbmi pc, [pc], -pc, lsr #19 @ │ │ │ │ + strbmi pc, [pc], -fp, asr #19 @ │ │ │ │ strb r4, [sp], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - stc2 2, cr15, [r0, #-288]! @ 0xfffffee0 │ │ │ │ + ldc2 2, cr15, [ip, #-288]! @ 0xfffffee0 │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ movwcs sp, #639 @ 0x27f │ │ │ │ andeq pc, r0, #1073741874 @ 0x40000032 │ │ │ │ movwls r4, #17948 @ 0x461c │ │ │ │ movwls r9, #13075 @ 0x3313 │ │ │ │ @@ -16440,16 +16440,16 @@ │ │ │ │ addsmi r4, r8, r4, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67f4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r6, r3 │ │ │ │ - blx 0xff25ccdc │ │ │ │ - eorseq lr, r2, ip, lsl #20 │ │ │ │ + blx 0xffa5ccdc │ │ │ │ + eorseq lr, r2, r4, lsr #20 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, asr #16 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @@ -16665,25 +16665,25 @@ │ │ │ │ ldrbtmi r4, [r0], -sl, lsl #12 │ │ │ │ strbmi r4, [r6], r1, ror #12 │ │ │ │ stmiavs r2!, {r1, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r0], ip, lsl #13 │ │ │ │ stmiavs r2!, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xe7bf4696 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x220afc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d26, d6 │ │ │ │ - andcs pc, r0, r5, lsr #30 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r1, asr #30 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff1af21a │ │ │ │ - eorseq lr, r2, ip, lsl sl │ │ │ │ + @ instruction: 0xff36f21a │ │ │ │ + eorseq lr, r2, r4, lsr sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890b083 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf10c4690 │ │ │ │ @@ -16739,20 +16739,20 @@ │ │ │ │ andeq lr, r4, #120832 @ 0x1d800 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d17 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xe0c24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 d5, d10, d1 │ │ │ │ - svclt 0x0000fe91 │ │ │ │ - eorseq lr, r2, ip, lsr sl │ │ │ │ + svclt 0x0000fead │ │ │ │ + eorseq lr, r2, r4, asr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ addlt ip, r3, r0 │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x207cc │ │ │ │ @@ -16801,20 +16801,20 @@ │ │ │ │ ldrb r2, [sl, r1, lsl #8]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ strmi r0, [r1], -r1, lsl #8 │ │ │ │ strmi lr, [r3], -r2, ror #15 │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ @ instruction: 0x46012410 │ │ │ │ ldrdcs lr, [r0], -ip │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subpl pc, r6, #64, 4 │ │ │ │ - mrc2 2, 0, pc, cr4, cr10, {0} │ │ │ │ - eorseq lr, r2, r4, asr sl │ │ │ │ + mrc2 2, 1, pc, cr0, cr10, {0} │ │ │ │ + eorseq lr, r2, ip, ror #20 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r8, lsr #31 │ │ │ │ ldmdbge r6, {r2, r9, sl, lr} │ │ │ │ ldcls 8, cr10, [fp, #-16] │ │ │ │ @@ -16931,24 +16931,24 @@ │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ adcsmi r4, lr, #0, 14 │ │ │ │ addsmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xf8bdbf08 │ │ │ │ @ instruction: 0xf47f200c │ │ │ │ ldr sl, [r5, r9, asr #30] │ │ │ │ - cdp2 2, 15, cr15, cr2, cr6, {4} │ │ │ │ + @ instruction: 0xff12f286 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ blmi 0x160f2c │ │ │ │ subvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000fd0d │ │ │ │ + svclt 0x0000fd29 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ - mlaseq r2, r8, sl, lr │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ cdpls 8, 1, cr10, cr9, cr2, {0} │ │ │ │ @@ -17048,23 +17048,23 @@ │ │ │ │ bfi r4, ip, #13, #4 │ │ │ │ andscs r2, r0, #0, 6 │ │ │ │ @ instruction: 0x461f461d │ │ │ │ bfi r4, ip, (invalid: 13:10) │ │ │ │ strmi r4, [sp], -r3, asr #12 │ │ │ │ @ instruction: 0x46cc4657 │ │ │ │ vqshl.s64 d14, d27, #6 │ │ │ │ - andcs pc, r0, r9, lsl #28 │ │ │ │ - mvncs pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r9, lsr #28 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbsvs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [r4], #-104 @ 0xffffff98 │ │ │ │ + mcrr2 2, 1, pc, r0, cr10 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ + eorseq lr, r2, ip, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strvs lr, [r8, #-2514] @ 0xfffff62e │ │ │ │ ldmvs r3, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1164604 │ │ │ │ @@ -17481,28 +17481,28 @@ │ │ │ │ stmdaeq r8, {r0, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r9, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ strls fp, [r4, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0xf43f46b2 │ │ │ │ @ instruction: 0xf04fae6d │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ @ instruction: 0xe667a010 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d7 │ │ │ │ vqsub.s16 d17, d17, d9 │ │ │ │ - strdcs pc, [r0], -r5 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r5, lsl fp @ │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8b6f21a │ │ │ │ + @ instruction: 0xf8d2f21a │ │ │ │ + eorseq lr, r2, r4, ror #14 │ │ │ │ eorseq lr, r2, ip, asr #14 │ │ │ │ - eorseq lr, r2, r4, lsr r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, asr #22 │ │ │ │ mulhi r3, r2, r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -17510,15 +17510,15 @@ │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46054617 │ │ │ │ blcs 0x16ff68 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorsvs r3, r0, r0, ror r0 │ │ │ │ eorcs r0, r8, #201326592 @ 0xc000000 │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib r1, {r1, sl, fp, sp, pc}^ │ │ │ │ blx 0xa178e │ │ │ │ @ instruction: 0xf0413308 │ │ │ │ @ instruction: 0xf9b34100 │ │ │ │ ldmdavc r2!, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ biccc lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -17550,45 +17550,45 @@ │ │ │ │ movwls r4, #17977 @ 0x4639 │ │ │ │ @ instruction: 0xf8cd7873 │ │ │ │ @ instruction: 0xf88dc008 │ │ │ │ @ instruction: 0xf7f33009 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0xe1820 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ - eorsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + subsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andcs pc, r8, #12, 22 @ 0x3000 │ │ │ │ msrcs CPSR_s, #13762560 @ 0xd20000 │ │ │ │ mulle fp, sl, r2 │ │ │ │ @ instruction: 0xe7b0b21b │ │ │ │ vhsub.s8 d18, d14, d24 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ stcge 3, cr0, [r2], {50} @ 0x32 │ │ │ │ movwcc pc, #35586 @ 0x8b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ andslt r7, fp, #933888 @ 0xe4000 │ │ │ │ bicmi r2, r9, #0 │ │ │ │ str r0, [r0, r9, asr #15]! │ │ │ │ stcge 3, cr2, [r2], {-0} │ │ │ │ @ instruction: 0x46194618 │ │ │ │ @ instruction: 0x4639e79b │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stcge 12, cr15, [r2], {1} │ │ │ │ ldrdeq lr, [r2, -r6] │ │ │ │ @ instruction: 0xe7d36873 │ │ │ │ - @ instruction: 0xf9f2f286 │ │ │ │ + blx 0x4dde84 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ blmi 0x16192c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , q5, │ │ │ │ - svclt 0x0000f80d │ │ │ │ + svclt 0x0000f829 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, asr r9 │ │ │ │ - eorseq lr, r2, r8, asr #19 │ │ │ │ + eorseq lr, r2, r8, ror #18 │ │ │ │ + eorseq lr, r2, r0, ror #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ addsmi r7, r3, r2, lsr #16 │ │ │ │ @@ -17637,21 +17637,21 @@ │ │ │ │ smlabteq r4, r4, r9, lr │ │ │ │ stmib r4, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ ldrmi r6, [r0], -r3, rrx │ │ │ │ @ instruction: 0xe7ac4613 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x121a2c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , , │ │ │ │ - svclt 0x0000ff8d │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ - eorseq lr, r2, r4, ror #14 │ │ │ │ + svclt 0x0000ffa9 │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ + eorseq lr, r2, ip, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d7a8 │ │ │ │ blcs 0x1d5644 │ │ │ │ blvc 0x2d5b20 │ │ │ │ @@ -17699,27 +17699,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd10 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x261b24 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xff12f219 │ │ │ │ + @ instruction: 0xff2ef219 │ │ │ │ stc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf938f251 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + @ instruction: 0xf958f251 │ │ │ │ + eorseq lr, r2, r8, ror #21 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb788a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cd8bc │ │ │ │ stmdavc fp, {r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17792,27 +17792,27 @@ │ │ │ │ @ instruction: 0x41b545bc │ │ │ │ strtmi sp, [r3], -r1, ror #7 │ │ │ │ stmdavc r6, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r7, lr, #5046272 @ 0x4d0000 │ │ │ │ @ instruction: 0x4608d3f9 │ │ │ │ @ instruction: 0xf7fbe7a8 │ │ │ │ @ instruction: 0xf64bfc13 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x1e18a0 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - andcs pc, r0, r9, lsl #17 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r9, lsr #17 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fe4b │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + svclt 0x0000fe67 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r7, [r4], -sl, asr #16 │ │ │ │ subsmi r7, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf04f780a │ │ │ │ @@ -17877,44 +17877,44 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ sxth r4, r0 │ │ │ │ @ instruction: 0xd1ba2802 │ │ │ │ stmdacs r2, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe79fd1df │ │ │ │ @ instruction: 0xf0104090 │ │ │ │ orrsle r0, fp, ip │ │ │ │ - addcs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + addscs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x5aa194 │ │ │ │ - stc2 2, cr15, [r8, #100]! @ 0x64 │ │ │ │ - addscs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stc2l 2, cr15, [r4, #100] @ 0x64 │ │ │ │ + adcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d2, d9, d7 │ │ │ │ - @ instruction: 0xf64bfd99 │ │ │ │ - @ instruction: 0xf2c024b4 │ │ │ │ + @ instruction: 0xf64bfdb5 │ │ │ │ + vmls.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x261e30 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d9 │ │ │ │ - @ instruction: 0xf64bfd8b │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bfda7 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xe1a4c │ │ │ │ vqsub.s16 q9, q0, │ │ │ │ - svclt 0x0000ffb3 │ │ │ │ - eorseq lr, r2, ip, lsl #13 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000ffd3 │ │ │ │ + eorseq lr, r2, r4, lsr #13 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cdbd0 │ │ │ │ @@ -17991,19 +17991,19 @@ │ │ │ │ stccs 8, cr7, [r3, #-52] @ 0xffffffcc │ │ │ │ stccs 8, cr13, [r1, #-128] @ 0xffffff80 │ │ │ │ svclt 0x0004d882 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x21af0 @ │ │ │ │ svcge 0x007cf43f │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x7a1fb4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 d6, d9, d17 │ │ │ │ - stccs 12, cr15, [r4, #-804] @ 0xfffffcdc │ │ │ │ + stccs 12, cr15, [r4, #-916] @ 0xfffffc6c │ │ │ │ stmdavc sl, {r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r1!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale ip, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf003d1ec │ │ │ │ @ instruction: 0xf64f0501 │ │ │ │ @ instruction: 0xe76772ff │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -18018,20 +18018,20 @@ │ │ │ │ andcs sl, r1, #92, 30 @ 0x170 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e752 │ │ │ │ @ instruction: 0xe74972ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ strb sl, [r9, r9, ror #30] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xe2020 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d9, d4 │ │ │ │ - svclt 0x0000fc93 │ │ │ │ - eorseq lr, r2, r4, ror #21 │ │ │ │ + svclt 0x0000fcaf │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18074,17 +18074,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdp2 2, 0, cr15, cr4, cr5, {4} │ │ │ │ + cdp2 2, 2, cr15, cr4, cr5, {4} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18127,17 +18127,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldc2 2, cr15, [sl, #532] @ 0x214 │ │ │ │ + ldc2 2, cr15, [sl, #532]! @ 0x214 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18180,17 +18180,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vsra.s64 q4, q8, #59 │ │ │ │ - svclt 0x0000fd31 │ │ │ │ + svclt 0x0000fd51 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -sp, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s27 │ │ │ │ @@ -18233,17 +18233,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf285bdf0 │ │ │ │ - svclt 0x0000fcc7 │ │ │ │ + svclt 0x0000fce7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd38c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi fp, [r4], r5, lsr #1 │ │ │ │ ldrdcs r4, [r0], -r3 │ │ │ │ @@ -18386,29 +18386,29 @@ │ │ │ │ blhi 0x45d740 │ │ │ │ blhi 0x4dd744 │ │ │ │ blhi 0x55d748 │ │ │ │ blhi 0x5dd74c │ │ │ │ blhi 0x65d750 │ │ │ │ blhi 0x6dd754 │ │ │ │ blhi 0x75d758 │ │ │ │ - cdp2 1, 11, cr15, cr6, cr14, {1} │ │ │ │ + cdp2 1, 13, cr15, cr2, cr14, {1} │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - cdp2 1, 10, cr15, cr14, cr14, {1} │ │ │ │ + cdp2 1, 12, cr15, cr10, cr14, {1} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - cdp2 1, 10, cr15, cr6, cr14, {1} │ │ │ │ + cdp2 1, 12, cr15, cr2, cr14, {1} │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 9, cr15, cr10, cr14, {1} │ │ │ │ + cdp2 1, 11, cr15, cr6, cr14, {1} │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18448,15 +18448,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r4, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf12e8004 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r5], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ bleq 0x5e378 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18533,28 +18533,28 @@ │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ stmdahi r3!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac8023 │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x2a2830 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d25, d30 │ │ │ │ - vmlal.s8 , d21, d11 │ │ │ │ - @ instruction: 0xf64bfa63 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmlal.s8 , d21, d23 │ │ │ │ + @ instruction: 0xf64bfa83 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xe2450 │ │ │ │ vqsub.s16 q9, q0, │ │ │ │ - svclt 0x0000fab1 │ │ │ │ - eorseq lr, r2, r0, ror fp │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fad1 │ │ │ │ + eorseq lr, r2, r8, lsl #23 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd86c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2062 @ 0xfffff7f2 │ │ │ │ @@ -18600,19 +18600,19 @@ │ │ │ │ addhi pc, r2, r0, lsl #1 │ │ │ │ bl 0x1e6e06c │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22474 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, q3, │ │ │ │ - strmi pc, [r4], -r5, lsl #23 │ │ │ │ + strmi pc, [r4], -r1, lsr #23 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - stc2 1, cr15, [r0, #-184] @ 0xffffff48 │ │ │ │ + ldc2 1, cr15, [ip, #-184] @ 0xffffff48 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e654b4 │ │ │ │ @@ -18632,24 +18632,24 @@ │ │ │ │ blle 0xffb660e8 │ │ │ │ bl 0x1c6ccec │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 6 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s8 d20, d6, d26 │ │ │ │ - strmi pc, [fp], -r5, asr #22 │ │ │ │ + strmi pc, [fp], -r1, ror #22 │ │ │ │ stmdacs r2, {r0, r1, r5, r8, r9, lr} │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ andcs fp, r2, ip, lsr pc │ │ │ │ stmdacc r2, {r8, r9, sp} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ movweq lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - ldc2 1, cr15, [r6], #184 @ 0xb8 │ │ │ │ + ldc2l 1, cr15, [r2], {46} @ 0x2e │ │ │ │ ldmib sp, {sp}^ │ │ │ │ bls 0x2a7160 │ │ │ │ bl 0x1e28e38 │ │ │ │ svclt 0x00380303 │ │ │ │ bne 0xfeeaa540 │ │ │ │ stmeq pc, {r1, r4, r9, fp, ip} @ │ │ │ │ strvc lr, [r3, r7, asr #20] │ │ │ │ @@ -18756,20 +18756,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d1 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0x12df010 │ │ │ │ + blx 0x19df010 │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - blx 0xff15ebc6 │ │ │ │ + blx 0xff85ebc6 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee5f2c │ │ │ │ @@ -18791,27 +18791,27 @@ │ │ │ │ blle 0xffaa6368 │ │ │ │ bl 0x1c6c76c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800b02 │ │ │ │ movwcs r8, #131 @ 0x83 │ │ │ │ vmax.s8 d20, d6, d26 │ │ │ │ - b 0x10a0f98 │ │ │ │ + b 0x10a1008 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5eeb8 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - blx 0x1c5ec6e │ │ │ │ + blx 0xfe35ec6e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -18893,22 +18893,22 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldmdavc lr, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ blls 0x18e3ec │ │ │ │ blcs 0x80980 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rsbcc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d21 │ │ │ │ vhsub.s16 , q4, │ │ │ │ - b 0x1522004 │ │ │ │ + b 0x1522074 │ │ │ │ suble r0, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf1a2b178 │ │ │ │ blx 0x22dc8 │ │ │ │ blx 0x11fd54 │ │ │ │ movwmi pc, #53505 @ 0xd101 @ │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ @@ -18941,28 +18941,28 @@ │ │ │ │ bls 0x19237c │ │ │ │ andsvc r2, r3, r1, lsl #6 │ │ │ │ cmplt r9, sl, asr r6 │ │ │ │ ldrbmi sl, [r9], sl, lsl #22 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ blge 0x3249d4 │ │ │ │ ldrbt r9, [r0], -r4, lsl #6 │ │ │ │ - @ instruction: 0xff3af284 │ │ │ │ + @ instruction: 0xff5af284 │ │ │ │ @ instruction: 0x41ab42b2 │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @ instruction: 0xf04f0b01 │ │ │ │ ldrb r0, [r4, #2816] @ 0xb00 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xff80f24f │ │ │ │ - eorseq lr, r2, r0, lsl #23 │ │ │ │ + @ instruction: 0xffa0f24f │ │ │ │ + mlaseq r2, r8, fp, lr │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mul r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -18990,15 +18990,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4b94 │ │ │ │ b 0x110118c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d6, d0 │ │ │ │ - @ instruction: 0x4606f877 │ │ │ │ + @ instruction: 0x4606f893 │ │ │ │ @ instruction: 0x46484696 │ │ │ │ movwgt pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x174232 │ │ │ │ bl 0x1caf6b4 │ │ │ │ andsle r0, r6, #-1073741824 @ 0xc0000000 │ │ │ │ bcc 0x1ef10 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -19011,15 +19011,15 @@ │ │ │ │ strbmi r0, [r8], -r1, lsl #2 │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ cmple r3, r0, lsl #18 │ │ │ │ bl 0xfec3443c │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d6, d0 │ │ │ │ - strmi pc, [r3], -sp, asr #16 │ │ │ │ + strmi pc, [r3], -r9, ror #16 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe974546 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3dd8d0 │ │ │ │ pkhbtmi sp, r1, r9, lsl #4 │ │ │ │ blcc 0x1ef5c │ │ │ │ @@ -19097,30 +19097,30 @@ │ │ │ │ ldmibeq r8, {r8, lr}^ │ │ │ │ vhadd.u8 q11, , q9 │ │ │ │ rsbvc r0, r0, r0, lsl #6 │ │ │ │ movwne lr, #6596 @ 0x19c4 │ │ │ │ mullt r5, r3, r7 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - ldrbtcs pc, [r4], #1611 @ 0x64b @ │ │ │ │ + strcc pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ ldrbtmi r7, [r0], -r8, asr #4 │ │ │ │ vshl.s16 d9, d0, d8 │ │ │ │ - @ instruction: 0xf64bfc1b │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bfc37 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xe2d2c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fe43 │ │ │ │ - eorseq lr, r2, r8, ror r7 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fe63 │ │ │ │ + mlaseq r2, r0, r7, lr │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1666b98 │ │ │ │ stmdavc pc, {r0, r1, r3, r7, ip, sp, pc} @ │ │ │ │ ldmdavs fp, {r0, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @@ -19138,15 +19138,15 @@ │ │ │ │ svclt 0x00447704 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf8d2f12e │ │ │ │ + @ instruction: 0xf8eef12e │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3af94 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19171,21 +19171,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - eorcc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + subcc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab6e0 │ │ │ │ - blx 0xfe25f5ee │ │ │ │ + blx 0xfe95f5ee │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19199,24 +19199,24 @@ │ │ │ │ blmi 0x39cc78 │ │ │ │ blls 0x27ce3c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vmov.i32 , #20479 @ 0x00004fff │ │ │ │ - @ instruction: 0xf64bfd37 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bfd57 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x122ea8 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fd85 │ │ │ │ + svclt 0x0000fda5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + eorseq lr, r2, r0, asr #18 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ strcs r7, [r1, #-2048] @ 0xfffff800 │ │ │ │ ldrmi r7, [r1], fp, lsl #16 │ │ │ │ @@ -19254,15 +19254,15 @@ │ │ │ │ movwcc r6, #6242 @ 0x1862 │ │ │ │ movwls r4, #29715 @ 0x7413 │ │ │ │ movwcs lr, #10705 @ 0x29d1 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdavc r3!, {r3, r8, fp, sp, pc}^ │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xffeaf12d │ │ │ │ + @ instruction: 0xf806f12e │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ bcs 0x4aae4 │ │ │ │ ldmib sp, {r1, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ svccc 0x0001100a │ │ │ │ stmdane r9, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r6, r8, lr}^ │ │ │ │ svclt 0x0028100a │ │ │ │ @@ -19542,32 +19542,32 @@ │ │ │ │ mulcc r0, r9, r8 │ │ │ │ addsmi r2, r8, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ blcs 0x97898 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf64baf4f │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r2, #64, 4 │ │ │ │ vpadd.i16 d4, d8, d23 │ │ │ │ - @ instruction: 0xf899f8a3 │ │ │ │ + @ instruction: 0xf899f8bf │ │ │ │ blcs 0x16f35c │ │ │ │ @ instruction: 0x4648bf18 │ │ │ │ @ instruction: 0xf89ad1c4 │ │ │ │ blcs 0x2f39c │ │ │ │ svcge 0x0022f47f │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #46080 @ 0xb400 │ │ │ │ - blx 0xff05fcc0 │ │ │ │ + blx 0xff85fcc0 │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -19575,46 +19575,46 @@ │ │ │ │ orreq pc, r0, #34 @ 0x22 │ │ │ │ sbcsle r2, sl, r2, lsl #22 │ │ │ │ sbcsle r2, r2, r3, lsl #22 │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8994648 │ │ │ │ addsle r3, r7, r0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x72387c │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xf866f218 │ │ │ │ + @ instruction: 0xf882f218 │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ blls 0x1219f0 │ │ │ │ ldrmi r2, [pc], -r0, lsl #2 │ │ │ │ ldrb r4, [lr], -fp, lsl #12 │ │ │ │ muleq pc, r9, r8 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf043e5ea │ │ │ │ str r4, [sp, r0, lsl #7] │ │ │ │ - blx 0xb5fe08 │ │ │ │ - eorcc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + blx 0x135fe08 │ │ │ │ + subcc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x22be64 │ │ │ │ - @ instruction: 0xf844f218 │ │ │ │ + @ instruction: 0xf860f218 │ │ │ │ ldc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, r0, fp, asr #12 │ │ │ │ + addscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - blx 0x1adfd6c │ │ │ │ - eorseq lr, r2, r0, asr #23 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - mlaseq r2, r0, fp, lr │ │ │ │ + blx 0xfe2dfd6c │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ eorseq lr, r2, r8, lsr #23 │ │ │ │ + eorseq lr, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7430 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19625,21 +19625,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xa354c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fa33 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fa53 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ @ instruction: 0xf647b410 │ │ │ │ strcs r7, [r0], #-3327 @ 0xfffff301 │ │ │ │ addlt r7, r5, r2, lsl r9 │ │ │ │ biccc lr, r1, ip, lsl #22 │ │ │ │ ldrbeq r4, [r2, r4, lsl #13] │ │ │ │ @ instruction: 0xf1029402 │ │ │ │ strls r4, [r0], #-512 @ 0xfffffe00 │ │ │ │ @@ -19902,21 +19902,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64b4770 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ blmi 0xa39a0 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf808f24f │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + @ instruction: 0xf828f24f │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ @ instruction: 0x4606b470 │ │ │ │ stcge 0, cr11, [r4, #-532] @ 0xfffffdec │ │ │ │ stmdb r5, {r3, sl, fp, ip, pc} │ │ │ │ strmi r0, [sp], -pc │ │ │ │ bllt 0x64288c │ │ │ │ stmdblt r1!, {r0, r5, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -20321,17 +20321,17 @@ │ │ │ │ blls 0x27dfb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2l 2, cr15, [r2], #-524 @ 0xfffffdf4 │ │ │ │ + ldc2 2, cr15, [r2], {131} @ 0x83 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -r4, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s9 │ │ │ │ @@ -20365,17 +20365,17 @@ │ │ │ │ blls 0x27e068 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [sl], {131} @ 0x83 │ │ │ │ + ldc2 2, cr15, [sl], #-524 @ 0xfffffdf4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000bfb7 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000bfb3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20401,15 +20401,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #805306368 @ 0x30000000 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fbf3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcge 0, cr11, [ip], {138} @ 0x8a │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20432,15 +20432,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #805306368 @ 0x30000000 │ │ │ │ - svclt 0x0000fb95 │ │ │ │ + svclt 0x0000fbb5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20461,15 +20461,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x16e0baa │ │ │ │ + blx 0x1ee0baa │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20490,15 +20490,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x860c1e │ │ │ │ + blx 0x1060c1e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfefd047c │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @@ -20542,15 +20542,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0373310 │ │ │ │ cmple r2, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - ldc2l 1, cr15, [sl, #176] @ 0xb0 │ │ │ │ + ldc2l 1, cr15, [r6, #176]! @ 0xb0 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40af10 │ │ │ │ blls 0x3b5354 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20784,21 +20784,21 @@ │ │ │ │ ldrb r0, [r9, -r1, lsl #14] │ │ │ │ blcs 0x4b29c │ │ │ │ rscshi pc, ip, r0 │ │ │ │ bvc 0xfe8aca98 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ bcs 0x35eec │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {1} @ │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vqsub.s8 d17, d30, d9 │ │ │ │ - strcs pc, [r1, #-2339] @ 0xfffff6dd │ │ │ │ + strcs pc, [r1, #-2371] @ 0xfffff6bd │ │ │ │ bcs 0x1ed2c4 │ │ │ │ svcge 0x006ff47f │ │ │ │ andseq pc, r5, #201326595 @ 0xc000003 │ │ │ │ addne pc, r0, #679477248 @ 0x28800000 │ │ │ │ svclt 0x00144315 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwpl lr, #11011 @ 0x2b03 │ │ │ │ @@ -20912,20 +20912,20 @@ │ │ │ │ str r0, [ip], -r4 │ │ │ │ ldrb r2, [r4], r0, lsl #2 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d063 │ │ │ │ svclt 0x00080f04 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46384b35 │ │ │ │ vabd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q11, │ │ │ │ - blx 0xfece4080 │ │ │ │ + blx 0xfece40f0 │ │ │ │ @ instruction: 0xf04ff382 │ │ │ │ subsmi r0, lr, #196608 @ 0x30000 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae4f0 │ │ │ │ @ instruction: 0xf88df606 │ │ │ │ adcmi r8, sl, r0, lsl r0 │ │ │ │ @@ -20934,73 +20934,73 @@ │ │ │ │ strls r9, [r5, #-518] @ 0xfffffdfa │ │ │ │ andcs lr, r5, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0x2720e771 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blvc 0x19de5f4 │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ @ instruction: 0xf64baf0c │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x7e49c0 │ │ │ │ - vqsub.s8 q9, , │ │ │ │ - @ instruction: 0xf042fff9 │ │ │ │ + vqsub.s8 q9, q7, │ │ │ │ + @ instruction: 0xf042f819 │ │ │ │ strt r4, [r8], r0, lsl #5 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ lslle r2, r5, #20 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf282e69f │ │ │ │ - ldmib sp, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #9 │ │ │ │ movwle r4, #33163 @ 0x818b │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 4, pc, cr13, cr15, {3} @ │ │ │ │ ldrbmi lr, [r4, #1910]! @ 0x776 │ │ │ │ @ instruction: 0xf10dd3f6 │ │ │ │ bcs 0x1a79d8 │ │ │ │ mcrge 4, 4, pc, cr5, cr15, {3} @ │ │ │ │ @ instruction: 0xf89ce76e │ │ │ │ str r6, [lr, #1]! │ │ │ │ - eorcc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + subcc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x12d2d4 │ │ │ │ - stc2 2, cr15, [lr, #88] @ 0x58 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ + stc2 2, cr15, [sl, #88]! @ 0x58 │ │ │ │ eorseq lr, r2, r8, ror #12 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, r8, lsr #18 │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r0, asr #18 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #15360 @ 0x3c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [r8, #-88]! @ 0xffffffa8 │ │ │ │ + ldc2 2, cr15, [r4, #88] @ 0x58 │ │ │ │ @ instruction: 0xe710461a │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [r8, #-88]! @ 0xffffffa8 │ │ │ │ + stc2 2, cr15, [r4, #88] @ 0x58 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xe4e8c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2l 2, cr15, [lr, #-88] @ 0xffffffa8 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + ldc2l 2, cr15, [sl, #-88]! @ 0xffffffa8 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-99 @ 0xffffff9d │ │ │ │ bllt 0xfe742c48 │ │ │ │ @ instruction: 0x2c007ad4 │ │ │ │ ldcleq 1, cr13, [r8, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf0103001 │ │ │ │ @@ -21179,17 +21179,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf282bdf0 │ │ │ │ - svclt 0x0000fdbf │ │ │ │ + svclt 0x0000fddf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfef10f44 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiacc r0, {s29-s107} │ │ │ │ @@ -21231,15 +21231,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xf878f12c │ │ │ │ + @ instruction: 0xf894f12c │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40b9d4 │ │ │ │ blls 0x3b5e18 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21467,21 +21467,21 @@ │ │ │ │ strb r0, [r1, -r1, lsl #14]! │ │ │ │ blcs 0x4bd48 │ │ │ │ rscshi pc, r4, r0 │ │ │ │ bvc 0xfe86d144 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vqsub.s8 d17, d29, d9 │ │ │ │ - strcs pc, [r1, #-3021] @ 0xfffff433 │ │ │ │ + strcs pc, [r1, #-3053] @ 0xfffff413 │ │ │ │ bcs 0x1edd70 │ │ │ │ svcge 0x0077f47f │ │ │ │ rsbsmi pc, lr, #35 @ 0x23 │ │ │ │ andeq pc, r0, #679477248 @ 0x28800000 │ │ │ │ svclt 0x00144315 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ bicpl lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -21590,20 +21590,20 @@ │ │ │ │ @ instruction: 0xf046e6f7 │ │ │ │ ldr r0, [sp], -r4, lsl #6 │ │ │ │ strbt r2, [r1], r0 │ │ │ │ rsble r2, r0, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46304b3c │ │ │ │ vmax.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q11, │ │ │ │ - blx 0xfece35e8 │ │ │ │ + blx 0xfece3658 │ │ │ │ strcs pc, [r3, -r2, lsl #7] │ │ │ │ @ instruction: 0xf103425d │ │ │ │ blx 0xa6be0 │ │ │ │ @ instruction: 0xf88df303 │ │ │ │ blx 0x8c13a8 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf06f9307 │ │ │ │ @@ -21611,73 +21611,73 @@ │ │ │ │ andls r1, r6, #158720 @ 0x26c00 │ │ │ │ movwls r2, #22024 @ 0x5608 │ │ │ │ ldrdcs lr, [r5], -ip │ │ │ │ @ instruction: 0x2620e77a │ │ │ │ strb r2, [sl, -r5, lsl #14] │ │ │ │ bcs 0x44114 │ │ │ │ svcge 0x0017f47f │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #38912 @ 0x9800 │ │ │ │ - blx 0xfebe1cdc │ │ │ │ + blx 0xff3e1cdc │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdacs r6, {r0, r1, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf10dd1a5 │ │ │ │ strt r0, [sl], r0, lsr #24 │ │ │ │ - blx 0x1261dc8 │ │ │ │ + blx 0x1a61dc8 │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r8, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ @ instruction: 0xf10dd307 │ │ │ │ svccs 0x00060c10 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr9, cr15, {3} │ │ │ │ strbmi lr, [r6, #1917]! @ 0x77d │ │ │ │ @ instruction: 0xf10dd8f7 │ │ │ │ stmdacs r6, {r5, sl, fp} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr1, cr15, {3} │ │ │ │ @ instruction: 0xf89ce775 │ │ │ │ strb r2, [r3, #1] │ │ │ │ - eorcc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + subcc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x32dd68 │ │ │ │ - @ instruction: 0xf844f216 │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + @ instruction: 0xf860f216 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf836f216 │ │ │ │ + @ instruction: 0xf852f216 │ │ │ │ @ instruction: 0xe7234618 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ eorseq lr, r2, r8, ror #12 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, r8, lsr #18 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r0, asr #18 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf81cf216 │ │ │ │ + @ instruction: 0xf838f216 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xa5924 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf812f216 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + @ instruction: 0xf82ef216 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8809c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r0 │ │ │ │ stmdbge r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21738,15 +21738,15 @@ │ │ │ │ eorls r4, r6, r0, lsl #4 │ │ │ │ @ instruction: 0xf04f9227 │ │ │ │ strls r0, [r8, #-514]! @ 0xfffffdfe │ │ │ │ addscs pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf0409305 │ │ │ │ eorcs r8, r8, #-520093696 @ 0xe1000000 │ │ │ │ vadd.i64 d26, d0, d26 │ │ │ │ - blls 0x121220 │ │ │ │ + blls 0x1212a0 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ rscshi pc, sl, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r8, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21757,27 +21757,27 @@ │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4642231c │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - @ instruction: 0x4632fc5d │ │ │ │ + @ instruction: 0x4632fc79 │ │ │ │ ldmdbge sl, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - @ instruction: 0x4642fc55 │ │ │ │ + @ instruction: 0x4642fc71 │ │ │ │ ldmdbge r4, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - ldrtmi pc, [fp], -sp, asr #24 @ │ │ │ │ + ldrtmi pc, [fp], -r9, ror #24 @ │ │ │ │ ldmdbge r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - ldcls 12, cr15, [ip], {69} @ 0x45 │ │ │ │ + ldcls 12, cr15, [ip], {97} @ 0x61 │ │ │ │ @ instruction: 0x2618e9dd │ │ │ │ @ instruction: 0x871ae9dd │ │ │ │ ldmib sp, {r1, r4, r8, fp, ip}^ │ │ │ │ ldmdals sp, {r1, r2, r4, r8, ip, sp} │ │ │ │ bl 0x15cc670 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00280600 │ │ │ │ @@ -21865,15 +21865,15 @@ │ │ │ │ eorls r4, r5, #89 @ 0x59 │ │ │ │ @ instruction: 0xf88d2203 │ │ │ │ svceq 0x00cb2090 │ │ │ │ movwls r9, #22787 @ 0x5903 │ │ │ │ tstpeq ip, r1, lsr r0 @ p-variant is OBSOLETE │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - mcr 2, 1, pc, cr4, cr0, {3} @ │ │ │ │ + mcr 2, 2, pc, cr4, cr0, {3} @ │ │ │ │ @ instruction: 0x3000f8bb │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ svclt 0x0000e6fe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ bhi 0x62f3a8 │ │ │ │ @ instruction: 0xf5b02400 │ │ │ │ @@ -22367,20 +22367,20 @@ │ │ │ │ ldrbt r0, [r6], #-3026 @ 0xfffff42e │ │ │ │ @ instruction: 0xf0419903 │ │ │ │ strbt r0, [fp], #4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ bcs 0x146460 │ │ │ │ ldmdavc fp, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mrcge 4, 2, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -lr, lsr #23 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , , │ │ │ │ - mulcs r8, r3, sl │ │ │ │ + andcs pc, r8, pc, lsr #21 │ │ │ │ @ instruction: 0x2320e7da │ │ │ │ movwcs r9, #21251 @ 0x5303 │ │ │ │ ldr r9, [sl, r6, lsl #6] │ │ │ │ ldr r2, [r7, -r5, lsl #4] │ │ │ │ movweq lr, #2645 @ 0xa55 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ movweq lr, #19026 @ 0x4a52 │ │ │ │ @@ -22408,20 +22408,20 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ ldmib sp, {r1, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r8, [pc], -r3, lsl #10 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89be561 │ │ │ │ stmdbcs r0, {r0, r2, r3, ip} │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {3} @ │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - ldc2l 2, cr15, [r4], #-304 @ 0xfffffed0 │ │ │ │ + ldc2 2, cr15, [r4], {76} @ 0x4c │ │ │ │ mcr2 10, 4, pc, cr8, cr8, {5} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ blx 0xfedda434 │ │ │ │ @ instruction: 0xf10efe86 │ │ │ │ blx 0x2298b0 │ │ │ │ @ instruction: 0xf1aef20e │ │ │ │ @ instruction: 0xf1ce0820 │ │ │ │ @@ -22495,15 +22495,15 @@ │ │ │ │ strbtmi r0, [r6], r0, lsl #24 │ │ │ │ @ instruction: 0xf8cd46e0 │ │ │ │ ldrt ip, [r6], #20 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951b58 │ │ │ │ vmls.f d14, d1, d0[5] │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1ccd94 │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22512,53 +22512,53 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r0, r1, r2, r5, r6, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d0e2c │ │ │ │ stclge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xf64be644 │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0x7a6668 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d5 │ │ │ │ - @ instruction: 0xf64bf96f │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + @ instruction: 0xf64bf98b │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r6, #64, 4 │ │ │ │ vpadd.i16 d4, d5, d6 │ │ │ │ - ldmdavc fp, {r0, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc fp, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bllt 0xfece41dc │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ vqsub.s8 d17, d28, d9 │ │ │ │ - andcs pc, r0, r5, lsl #23 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r5, lsr #23 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - andcs pc, r0, r7, asr #18 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r3, ror #18 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf93cf215 │ │ │ │ + @ instruction: 0xf958f215 │ │ │ │ + eorseq lr, r2, ip, ror r7 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r8, lsl #24 │ │ │ │ eorseq lr, r2, r4, ror #14 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsr r7 │ │ │ │ eorseq lr, r2, ip, asr #14 │ │ │ │ - eorseq lr, r2, r0, lsr #14 │ │ │ │ - eorseq lr, r2, r4, lsr r7 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ svcge 0x0024a942 │ │ │ │ @@ -22643,15 +22643,15 @@ │ │ │ │ b 0x13f6664 │ │ │ │ ldrdls r3, [r7, -r2]! │ │ │ │ @ instruction: 0xf0332202 │ │ │ │ @ instruction: 0xf88d010c │ │ │ │ @ instruction: 0xf0412090 │ │ │ │ eorcs r8, r8, #163 @ 0xa3 │ │ │ │ vadd.i64 d26, d0, d26 │ │ │ │ - mcrcs 8, 0, lr, cr3, cr2, {0} │ │ │ │ + mcrcs 8, 0, lr, cr3, cr2, {1} │ │ │ │ @ instruction: 0xf8bbd105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8ab4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r8, [r0], #-2854 @ 0xfffff4da │ │ │ │ stmdbhi r0!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r0, lsl #10 │ │ │ │ @@ -22661,27 +22661,27 @@ │ │ │ │ stmib sp, {r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf12a451c │ │ │ │ - strbmi pc, [r2], -sp, asr #26 @ │ │ │ │ + strbmi pc, [r2], -r9, ror #26 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge sl, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa81c │ │ │ │ - strtmi pc, [r2], -r5, asr #26 │ │ │ │ + strtmi pc, [r2], -r1, ror #26 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r4, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa832 │ │ │ │ - @ instruction: 0x4642fd3d │ │ │ │ + @ instruction: 0x4642fd59 │ │ │ │ ldmdbge r0, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - ldcls 13, cr15, [ip, #-212] @ 0xffffff2c │ │ │ │ + ldcls 13, cr15, [ip, #-324] @ 0xfffffebc │ │ │ │ @ instruction: 0xf04f9a18 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmdbne r2, {r1, r2, r4, r8, ip, sp}^ │ │ │ │ @ instruction: 0xc71ae9dd │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f981d │ │ │ │ ldcls 8, cr0, [r9], {-0} │ │ │ │ @@ -22758,15 +22758,15 @@ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf0c045c4 │ │ │ │ stmdbcs r6, {r1, r2, r4, r7, r8, r9, sl, pc} │ │ │ │ adcshi pc, r9, #0 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ mulge r1, r7, r8 │ │ │ │ vrhadd.s8 d18, d14, d24 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x76d8a │ │ │ │ @ instruction: 0xf9b33304 │ │ │ │ stmib sp, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ bge 0xabae3c │ │ │ │ biccc lr, sl, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22781,15 +22781,15 @@ │ │ │ │ ldc 0, cr11, [sp], #220 @ 0xdc │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhsub.s8 d18, d14, d24 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8970332 │ │ │ │ blx 0xce5ea │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89b7324 │ │ │ │ strcs r2, [r0, #-4] │ │ │ │ bicsmi fp, r2, #-1342177277 @ 0xb0000003 │ │ │ │ @ instruction: 0xe7ca07d2 │ │ │ │ @@ -22839,21 +22839,21 @@ │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ tstpeq r0, #16 @ p-variant is OBSOLETE │ │ │ │ subshi pc, pc, #64 @ 0x40 │ │ │ │ andeq pc, r2, r0, lsl r0 @ │ │ │ │ sadd16mi fp, sp, ip │ │ │ │ @ instruction: 0xf47f461a │ │ │ │ @ instruction: 0xf64baf68 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r6, #64, 4 │ │ │ │ vpadd.i16 q2, q2, │ │ │ │ - vqrdmlah.s , q8, d1[4] │ │ │ │ + @ instruction: 0xf3c0fefd │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ @ instruction: 0x9324e5f1 │ │ │ │ ldmcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ @ instruction: 0x3e25e9cd │ │ │ │ movweq lr, #6750 @ 0x1a5e │ │ │ │ @@ -22868,15 +22868,15 @@ │ │ │ │ vqshl.u64 d30, d23, #0 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ movwcs lr, #1562 @ 0x61a │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ eorcs lr, r8, #11796480 @ 0xb40000 │ │ │ │ - cdpvs 2, 3, cr15, cr8, cr14, {2} │ │ │ │ + cdpvs 2, 5, cr15, cr0, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdls pc, [ip], -r7 │ │ │ │ movwne lr, #18903 @ 0x49d7 │ │ │ │ blx 0xb827a │ │ │ │ @ instruction: 0xf897e204 │ │ │ │ movwmi sl, #45057 @ 0xb001 │ │ │ │ svclt 0x001868b9 │ │ │ │ @@ -22968,15 +22968,15 @@ │ │ │ │ movwcs r4, #4202 @ 0x106a │ │ │ │ bcc 0xff4e11ec │ │ │ │ adcsmi r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ @ instruction: 0xf88d0010 │ │ │ │ usat r2, #4, r0, lsl #1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsl #24 │ │ │ │ @ instruction: 0xf04f787d │ │ │ │ @ instruction: 0x460130ff │ │ │ │ andcs fp, r0, r5, lsl r1 │ │ │ │ strmi r2, [r1], -r1, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r7 │ │ │ │ cmnppl pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ blcs 0x335e0 │ │ │ │ @@ -23139,15 +23139,15 @@ │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ orrmi pc, r0, #12, 10 @ 0x3000000 │ │ │ │ strbvc lr, [r2], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ adcsvs r4, ip, r0, lsl #4 │ │ │ │ andscs r6, r0, #250 @ 0xfa │ │ │ │ eorcs lr, r8, #216, 12 @ 0xd800000 │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ msrvc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21811 @ 0x5533 │ │ │ │ @ instruction: 0xf89be629 │ │ │ │ @ instruction: 0xf1baa011 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @@ -23393,21 +23393,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fad7d │ │ │ │ @ instruction: 0xf89b0810 │ │ │ │ @ instruction: 0xf048500a │ │ │ │ strtmi r0, [sl], -r0, asr #16 │ │ │ │ stccs 6, cr4, [r0, #-172] @ 0xffffff54 │ │ │ │ ldclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q8, │ │ │ │ vqsub.s8 d17, d27, d9 │ │ │ │ - @ instruction: 0xf1c3fcc1 │ │ │ │ + @ instruction: 0xf1c3fce1 │ │ │ │ ldrt r0, [r0], -r1, lsl #6 │ │ │ │ mulmi r4, fp, r8 │ │ │ │ @ instruction: 0xf57f06e1 │ │ │ │ @ instruction: 0xf1c3aeef │ │ │ │ blcs 0x2a798 │ │ │ │ eorshi pc, r4, #0 │ │ │ │ strcs r2, [r0], #-257 @ 0xfffffeff │ │ │ │ @@ -23451,15 +23451,15 @@ │ │ │ │ blx 0xbcb0d0 │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0x91272301 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #76, 4 @ 0xc0000004 │ │ │ │ vadd.i32 d26, d15, d26 │ │ │ │ - @ instruction: 0xf7ffe9c2 │ │ │ │ + @ instruction: 0xf7ffe9e2 │ │ │ │ blls 0x3d5718 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mvnsmi r8, #235 @ 0xeb │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf04f43c5 │ │ │ │ blx 0x1a90bc │ │ │ │ sbcsmi pc, r5, r3, lsl #6 │ │ │ │ @@ -23541,20 +23541,20 @@ │ │ │ │ blls 0x3c7480 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf04faed6 │ │ │ │ movwcs r0, #6168 @ 0x1818 │ │ │ │ @ instruction: 0xf89be44e │ │ │ │ stccs 0, cr5, [r0, #-52] @ 0xffffffcc │ │ │ │ mcrge 4, 2, pc, cr10, cr15, {3} @ │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #55296 @ 0xd800 │ │ │ │ - blx 0xfe6e3afe │ │ │ │ + blx 0xfeee3afe │ │ │ │ blcs 0x20dde8 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr2, cr15, {3} │ │ │ │ b 0xfe1cd5ec │ │ │ │ blls 0x328738 │ │ │ │ stmdbls sp, {r0, r1, r3, lr} │ │ │ │ streq lr, [ip], #-2561 @ 0xfffff5ff │ │ │ │ adcmi r9, r5, #147456 @ 0x24000 │ │ │ │ @@ -23599,16 +23599,16 @@ │ │ │ │ b 0x14039b8 │ │ │ │ @ instruction: 0xf04c0c5c │ │ │ │ b 0x87a290 │ │ │ │ b 0xb27694 │ │ │ │ @ instruction: 0xf04f0c06 │ │ │ │ tstls r4, r8, lsl r8 │ │ │ │ bllt 0xff1e529c │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ @ instruction: 0xe604e9d7 │ │ │ │ tstpmi pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ b 0x17b42b4 │ │ │ │ cmnle r5, r6, lsl #8 │ │ │ │ @ instruction: 0x1000f8bb │ │ │ │ mulge r1, r7, r8 │ │ │ │ @@ -23679,20 +23679,20 @@ │ │ │ │ stmdbcs r0, {r0, r8, sp} │ │ │ │ @ instruction: 0xf8bbd145 │ │ │ │ @ instruction: 0xf8971000 │ │ │ │ @ instruction: 0xf041a001 │ │ │ │ @ instruction: 0xf8ab0118 │ │ │ │ @ instruction: 0xf7ff1000 │ │ │ │ vmlsl.s8 , d16, d31 │ │ │ │ - @ instruction: 0xf64bfa37 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + @ instruction: 0xf64bfa57 │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ blmi 0x1b678a0 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - stmdbcs r6, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r6, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r0, r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ blge 0xfe4245fc │ │ │ │ ldmlt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ b 0x28e018 │ │ │ │ andmi r0, r3, r6, lsl #8 │ │ │ │ @ instruction: 0xf43f4323 │ │ │ │ @ instruction: 0xf8cdae9b │ │ │ │ @@ -23750,61 +23750,61 @@ │ │ │ │ @ instruction: 0xf013e67a │ │ │ │ tstle sp, r0, ror #30 │ │ │ │ andeq pc, r8, r3, asr #32 │ │ │ │ ldmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r4, r3, asr #32 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf64bb8cb │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0x9a79c0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d3 │ │ │ │ - strcs pc, [r0, #-4035] @ 0xfffff03d │ │ │ │ + strcs pc, [r0, #-4063] @ 0xfffff021 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ bllt 0xff365520 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ mulcs r0, ip, r9 │ │ │ │ - mvncs pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl fp │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xffaef213 │ │ │ │ + @ instruction: 0xffcaf213 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xffa0f213 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + @ instruction: 0xffbcf213 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s8 d17, d27, d9 │ │ │ │ - andcs pc, r0, r7, asr #19 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r7, ror #19 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #11264 @ 0x2c00 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - andcs pc, r0, r9, lsl #31 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r5, lsr #31 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xff7ef213 │ │ │ │ - eorseq lr, r2, r4, lsr r9 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, asr #19 │ │ │ │ + @ instruction: 0xff9af213 │ │ │ │ + eorseq lr, r2, ip, asr #18 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #19 │ │ │ │ + eorseq lr, r2, r4, ror #14 │ │ │ │ + eorseq lr, r2, r8, lsr r7 │ │ │ │ eorseq lr, r2, ip, asr #14 │ │ │ │ - eorseq lr, r2, r0, lsr #14 │ │ │ │ - eorseq lr, r2, r4, lsr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ strcs fp, [r0, #-165] @ 0xffffff5b │ │ │ │ streq pc, [r9], #-960 @ 0xfffffc40 │ │ │ │ movwls r0, #19398 @ 0x4bc6 │ │ │ │ @@ -23878,15 +23878,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf129230e │ │ │ │ - ldmib sp, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2b778 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x27744 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -24409,40 +24409,40 @@ │ │ │ │ ldclge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ blcs 0x14eb4c │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ blcc 0x18eb54 │ │ │ │ blcs 0x94aac │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xff1e8404 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , , │ │ │ │ - vstrcs s30, [r0, #-644] @ 0xfffffd7c │ │ │ │ + vstrcs s30, [r0, #-756] @ 0xfffffd0c │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d20-d23}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f42f8 │ │ │ │ svclt 0x00080014 │ │ │ │ str r2, [r2, #-768]! @ 0xfffffd00 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {138} @ 0x8a │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ - adccc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + adcscc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vhsub.s16 d2, d19, d18 │ │ │ │ - stmdacs r6, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r6, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ teqphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ stmdale lr, {r2, fp, sp}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmiane r3!, {r1, r2, r4, r5, r8, pc}^ │ │ │ │ andeq lr, r2, #76, 22 @ 0x13000 │ │ │ │ andseq pc, r4, #-1140850687 @ 0xbc000001 │ │ │ │ ssat r2, #9, r0 │ │ │ │ @@ -24457,34 +24457,34 @@ │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ blcs 0x4ec00 │ │ │ │ sbchi pc, sl, r0 │ │ │ │ mulcc sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ blcs 0x3986c │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d6 │ │ │ │ vqsub.s8 d17, d26, d9 │ │ │ │ - blls 0x1e71e8 │ │ │ │ + blls 0x1e7268 │ │ │ │ orrle r2, r3, r4, lsl #22 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ strb r4, [r9], #760 @ 0x2f8 │ │ │ │ teqle r3, r5, lsl #24 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64badff │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xfe2a8104 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - addseq pc, r0, #22272 @ 0x5700 │ │ │ │ + addseq pc, r0, #30464 @ 0x7700 │ │ │ │ blcc 0x9d32c │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf99ae7ac │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @@ -24610,18 +24610,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e45e │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r8, ror #12 │ │ │ │ - eorseq lr, r2, r0, asr #23 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2808c │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -24816,56 +24816,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x19e6590 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x103119c │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vqshl.s64 q15, q8, │ │ │ │ - strcs pc, [r0, #-2389] @ 0xfffff6ab │ │ │ │ + strcs pc, [r0, #-2421] @ 0xfffff68b │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ ldrdcs lr, [r0], -r2 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - @ instruction: 0xf64bff67 │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64bff83 │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0x628a94 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - @ instruction: 0xf64bff59 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + @ instruction: 0xf64bff75 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 d4, d2, d0 │ │ │ │ - andcs pc, r0, fp, asr #30 │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, r7, ror #30 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - @ instruction: 0xf64bff3d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64bff59 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ blmi 0x1686e8 │ │ │ │ vhsub.s8 d18, d26, d22 │ │ │ │ - svclt 0x0000f965 │ │ │ │ - mlaseq r2, r0, fp, lr │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, asr #23 │ │ │ │ + svclt 0x0000f985 │ │ │ │ eorseq lr, r2, r8, lsr #23 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb7f854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blls 0x139ed0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @@ -24951,15 +24951,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230e │ │ │ │ - ldmib sp, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2c83c │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x28808 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -25479,39 +25479,39 @@ │ │ │ │ stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ blcs 0x14fc04 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ blcc 0x18fc0c │ │ │ │ blcs 0x95b64 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xff1294bc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q9, │ │ │ │ - vstrcs s30, [r0, #-276] @ 0xfffffeec │ │ │ │ + vstrcs s30, [r0, #-388] @ 0xfffffe7c │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf15 │ │ │ │ @ instruction: 0xf04f43fe │ │ │ │ @ instruction: 0xf06f43ff │ │ │ │ tstcs r0, pc, ror r1 │ │ │ │ @ instruction: 0xf013e528 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01c8338 │ │ │ │ @ instruction: 0xf0400c0c │ │ │ │ stccs 1, cr8, [r1], {7} │ │ │ │ stcge 4, cr15, [fp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf64badae │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfec3a9dc │ │ │ │ adccs pc, r2, #64, 4 │ │ │ │ - blx 0x7658ac │ │ │ │ + blx 0xe658ac │ │ │ │ vadd.i8 d2, d0, d6 │ │ │ │ stmdacs r4, {r2, r4, r5, r8, pc} │ │ │ │ stmdacs r0, {r1, r2, r3, r6, fp, ip, lr, pc} │ │ │ │ teqphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ bl 0x13af1fc │ │ │ │ @ instruction: 0xf0230303 │ │ │ │ @ instruction: 0x201003ff │ │ │ │ @@ -25527,33 +25527,33 @@ │ │ │ │ stmdbls r3, {r4, sp} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf89a80c6 │ │ │ │ @ instruction: 0xf040100a │ │ │ │ strmi r0, [fp], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64bacdf │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ blmi 0xfe529184 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - ldc2 2, cr15, [r6], {73} @ 0x49 │ │ │ │ + ldc2 2, cr15, [r6], #-292 @ 0xfffffedc │ │ │ │ blcs 0x14fcf4 │ │ │ │ smlabbcs r0, r4, r1, sp │ │ │ │ mvnsmi pc, #79 @ 0x4f │ │ │ │ stccs 4, cr14, [r5], {207} @ 0xcf │ │ │ │ @ instruction: 0xf89ad12f │ │ │ │ blcs 0x35124 │ │ │ │ mcrge 4, 0, pc, cr0, cr15, {3} @ │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #138240 @ 0x21c00 │ │ │ │ - blx 0xfff65a32 │ │ │ │ + ldc2 2, cr15, [ip], {73} @ 0x49 │ │ │ │ ldrtle r0, [r4], #1496 @ 0x5d8 │ │ │ │ @ instruction: 0xf1433901 │ │ │ │ @ instruction: 0xe7b003ff │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcc r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ @@ -25677,18 +25677,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e464 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r8, ror #12 │ │ │ │ - eorseq lr, r2, r0, asr #23 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -25886,56 +25886,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x19e7648 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x1032254 │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vqshl.s64 q15, q8, q7 │ │ │ │ - strcs pc, [r0, #-2297] @ 0xfffff707 │ │ │ │ + strcs pc, [r0, #-2329] @ 0xfffff6e7 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ andcs lr, r0, sp, asr #11 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64bff0b │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64bff27 │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0x629b4c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - @ instruction: 0xf64bfefd │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + @ instruction: 0xf64bff19 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 d4, d1, d0 │ │ │ │ - andcs pc, r0, pc, ror #29 │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, fp, lsl #30 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64bfee1 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64bfefd │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ blmi 0x1697a0 │ │ │ │ vhsub.s8 d18, d25, d22 │ │ │ │ - svclt 0x0000f909 │ │ │ │ - mlaseq r2, r0, fp, lr │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, asr #23 │ │ │ │ + svclt 0x0000f929 │ │ │ │ eorseq lr, r2, r8, lsr #23 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r9], #660 @ 0x294 │ │ │ │ strpl pc, [sl, #-961] @ 0xfffffc3f │ │ │ │ ldreq pc, [r3], -r1, asr #7 │ │ │ │ @@ -26019,15 +26019,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf127230e │ │ │ │ - ldmib sp, {r0, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2d8ec │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x298b8 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -26575,37 +26575,37 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ @ instruction: 0xf1b9ac4a │ │ │ │ vmax.f32 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a980b7 │ │ │ │ sbcslt r0, r2, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, r8, asr #28 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, asr #23 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf9b4f211 │ │ │ │ + @ instruction: 0xf9d0f211 │ │ │ │ @ instruction: 0xf5a16898 │ │ │ │ @ instruction: 0xf04661c0 │ │ │ │ ldrb r0, [r4], #1540 @ 0x604 │ │ │ │ andeq pc, r2, #18 │ │ │ │ cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {67} @ 0x43 │ │ │ │ stclge 4, cr15, [r7, #-252]! @ 0xffffff04 │ │ │ │ - adccc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + adcscc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d28 │ │ │ │ vhsub.s16 d2, d17, d18 │ │ │ │ - @ instruction: 0x2c06f991 │ │ │ │ + @ instruction: 0x2c06f9ad │ │ │ │ mrshi pc, (UNDEF: 109) @ │ │ │ │ ldmdale r0, {r2, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ bl 0x74a6b8 │ │ │ │ bl 0x13ad190 │ │ │ │ strbtmi r0, [r0], -r1, lsl #2 │ │ │ │ andeq pc, sl, pc, ror #6 │ │ │ │ @@ -26620,35 +26620,35 @@ │ │ │ │ bls 0xea5c4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf89a80db │ │ │ │ @ instruction: 0xf046000a │ │ │ │ strmi r0, [r2], -r0, asr #12 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ ldcge 4, cr15, [r1], {63} @ 0x3f │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d16 │ │ │ │ vqsub.s8 d17, d24, d9 │ │ │ │ - @ instruction: 0xf1b9fb8b │ │ │ │ + @ instruction: 0xf1b9fbab │ │ │ │ orrle r0, sl, r4, lsl #30 │ │ │ │ strmi r2, [r4], -r0 │ │ │ │ @ instruction: 0xf6c74602 │ │ │ │ ldrbt r7, [pc], #-1264 @ 0x2a200 │ │ │ │ teqle r2, r5, lsl #24 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64badbd │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xfe4ea2d4 │ │ │ │ vqsub.s8 q9, q4, │ │ │ │ - streq pc, [r2, #-2927] @ 0xfffff491 │ │ │ │ + streq pc, [r2, #-2959] @ 0xfffff471 │ │ │ │ vqshl.s8 d29, d20, d16 │ │ │ │ stmne r2, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf1414610 │ │ │ │ str r0, [sp, r0, lsl #2]! │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @@ -26783,18 +26783,18 @@ │ │ │ │ strcs r0, [r0], #-0 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf0404516 │ │ │ │ @ instruction: 0xf8aa0020 │ │ │ │ andcs r0, r1, r0 │ │ │ │ subseq pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e405 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r8, ror #12 │ │ │ │ - eorseq lr, r2, r0, asr #23 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ mulne lr, sl, r8 │ │ │ │ svcvc 0x0094ebb1 │ │ │ │ ldcge 4, cr15, [fp], {127} @ 0x7f │ │ │ │ strcs r9, [r6], #-2307 @ 0xfffff6fd │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r1, r3, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @@ -27014,58 +27014,58 @@ │ │ │ │ svclt 0x00189706 │ │ │ │ strls r2, [r4, -r1, lsl #8] │ │ │ │ ldmiblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ streq lr, [r3, #-2625] @ 0xfffff5bf │ │ │ │ b 0x10333f4 │ │ │ │ ldrmi r0, [sl], -r2, lsl #24 │ │ │ │ vshl.s64 d30, d4, d13 │ │ │ │ - strcs pc, [r0, #-2089] @ 0xfffff7d7 │ │ │ │ + strcs pc, [r0, #-2121] @ 0xfffff7b7 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x103c0c4 │ │ │ │ strtmi r0, [sl], -r2, lsl #6 │ │ │ │ strtmi r9, [fp], -r6, lsl #6 │ │ │ │ svclt 0x0000e590 │ │ │ │ ... │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mrc2 2, 1, pc, cr2, cr0, {0} │ │ │ │ + mcr2 2, 2, pc, cr14, cr0, {0} @ │ │ │ │ @ instruction: 0xf64b4610 │ │ │ │ - vaddhn.i16 d19, q0, q14 │ │ │ │ + vmls.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x5aad00 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d2, d16, d5 │ │ │ │ - andcs pc, r0, r3, lsr #28 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, pc, lsr lr @ │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #17408 @ 0x4400 │ │ │ │ vhadd.s16 d9, d0, d0 │ │ │ │ - andcs pc, r0, r9, lsl lr @ │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, r5, lsr lr @ │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d0, d0 │ │ │ │ - @ instruction: 0xf64bfe0b │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64bfe27 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ blmi 0x16a94c │ │ │ │ vhsub.s8 d18, d24, d22 │ │ │ │ - svclt 0x0000f833 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, asr #23 │ │ │ │ - mlaseq r2, r0, fp, lr │ │ │ │ + svclt 0x0000f853 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r8, lsr #23 │ │ │ │ + eorseq lr, r2, r0, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmdahi r3!, {r3, r9, sl, fp, ip, pc} │ │ │ │ ldrle r0, [r8, #-1752] @ 0xfffff928 │ │ │ │ @@ -27119,15 +27119,15 @@ │ │ │ │ blcs 0x3d1cc │ │ │ │ strbeq sp, [r8, r8, asr #2]! │ │ │ │ bcs 0x466198 │ │ │ │ bne 0xfe466198 │ │ │ │ svclt 0x00489203 │ │ │ │ bne 0x10a6464 │ │ │ │ @ instruction: 0xf1ed9102 │ │ │ │ - cdp 14, 1, cr15, cr0, cr5, {5} │ │ │ │ + cdp 14, 1, cr15, cr0, cr1, {6} │ │ │ │ ldmib sp, {r4, r9, fp}^ │ │ │ │ @ instruction: 0xf0201202 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00024fff │ │ │ │ @ instruction: 0xf0438833 │ │ │ │ eorshi r0, r3, r4, lsl #6 │ │ │ │ mrc 0, 5, sp, cr0, cr3, {6} │ │ │ │ @@ -27228,15 +27228,15 @@ │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ svceq 0x0001f018 │ │ │ │ blvs 0x4e5c64 │ │ │ │ blcs 0x465c58 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ mrc 15, 5, fp, cr1, cr8, {0} │ │ │ │ @ instruction: 0xf1ed2b42 │ │ │ │ - vstr s30, [sp, #292] @ 0x124 │ │ │ │ + vstr s30, [sp, #404] @ 0x194 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf04f0106 │ │ │ │ @ instruction: 0xf6c70c00 │ │ │ │ @ instruction: 0xf0217cf0 │ │ │ │ strbmi r4, [r6, #3584]! @ 0xe00 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27339,17 +27339,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, #17 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s q12, q14, q8 │ │ │ │ - svclt 0x0000fd9d │ │ │ │ + svclt 0x0000fdbd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsr #1 │ │ │ │ @ instruction: 0x26004b9b │ │ │ │ ldrbteq pc, [pc], #-0 @ 0x2ad3c @ │ │ │ │ @@ -27423,15 +27423,15 @@ │ │ │ │ mlasls r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r9, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf126230e │ │ │ │ - ldmib sp, {r0, r1, r2, r4, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r8, sp}^ │ │ │ │ stmdbcs r0, {r2, r3, r4, sl} │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r0, {r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2aeac │ │ │ │ @ instruction: 0xf8cd4164 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -27960,39 +27960,39 @@ │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2b4b4 │ │ │ │ blcs 0x1522c4 │ │ │ │ adcshi pc, r7, r0, asr #4 │ │ │ │ blcc 0x1922cc │ │ │ │ blcs 0x9822c │ │ │ │ mrcge 6, 2, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xff16bb84 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - stccs 14, cr15, [r0, #-900] @ 0xfffffc7c │ │ │ │ + stccs 14, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf44fbf15 │ │ │ │ vst2. {d20-d23}, [pc :256], lr │ │ │ │ ldrshcs r4, [pc, #63] @ 0x2b72b │ │ │ │ ldrbt r2, [r4], #256 @ 0x100 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ streq pc, [ip], #-20 @ 0xffffffec │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr8, {2} │ │ │ │ ldclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ - adccc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + adcscc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d17 │ │ │ │ vhsub.s8 d2, d31, d18 │ │ │ │ - stmdacs r6, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r6, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ teqphi r9, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ stmdale lr, {r2, fp, sp}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdane r1!, {r0, r1, r2, r4, r5, r8, pc}^ │ │ │ │ movweq lr, #15182 @ 0x3b4e │ │ │ │ cmnpmi pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xe6702010 │ │ │ │ @@ -28007,34 +28007,34 @@ │ │ │ │ andscs r0, r0, r2, lsl #2 │ │ │ │ stmdbcs r0, {r1, r8, fp, ip, pc} │ │ │ │ sbchi pc, ip, r0 │ │ │ │ mulne sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d5 │ │ │ │ vqsub.s8 d17, d23, d9 │ │ │ │ - blls 0x169a6c │ │ │ │ + blls 0x169aec │ │ │ │ orrle r2, r5, r4, lsl #22 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ ldr r4, [fp], #1023 @ 0x3ff │ │ │ │ @ instruction: 0xd12f2e05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64badca │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xfe26b880 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - @ instruction: 0x01d8f899 │ │ │ │ + ldrheq pc, [r8, #137] @ 0x89 @ │ │ │ │ stmdbcc r1, {r2, r4, r5, r7, sl, ip, lr, pc} │ │ │ │ cmnpmi pc, #-1073741800 @ p-variant is OBSOLETE @ 0xc0000018 │ │ │ │ @ instruction: 0xf99ae7b0 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @@ -28159,18 +28159,18 @@ │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ ldrvs lr, [r6, -sp, asr #19] │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ strt r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r8, ror #12 │ │ │ │ - eorseq lr, r2, r0, asr #23 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldcge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ stmib sp, {r1, r2, r9, sl, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, ip}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf88d111c │ │ │ │ @@ -28363,56 +28363,56 @@ │ │ │ │ strbmi r2, [r3], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd46c1 │ │ │ │ @ instruction: 0xf7ff800c │ │ │ │ b 0x105a5ec │ │ │ │ andcs r0, r0, #134217728 @ 0x8000000 │ │ │ │ streq lr, [r1], -r4, asr #20 │ │ │ │ strb r4, [r7], #-1553 @ 0xfffff9ef │ │ │ │ - ldc2 2, cr15, [ip, #492] @ 0x1ec │ │ │ │ + ldc2 2, cr15, [ip, #492]! @ 0x1ec │ │ │ │ b 0x103551c │ │ │ │ ldrtmi r0, [r7], -r2, lsl #24 │ │ │ │ andeq lr, r1, #68, 20 @ 0x44000 │ │ │ │ andls r4, r5, #51380224 @ 0x3100000 │ │ │ │ ldrb r4, [r9, #1586] @ 0x632 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x76c1ec │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - blx 0xfebe857e │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + blx 0xff2e857e │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfe86859a │ │ │ │ - eorcc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + blx 0xfef6859a │ │ │ │ + subcc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x4347c8 │ │ │ │ - blx 0xfe4e85b6 │ │ │ │ + blx 0xfebe85b6 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe1685d2 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + blx 0xfe8685d2 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, r0, fp, asr #12 │ │ │ │ + addscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - stc2 2, cr15, [ip, #280]! @ 0x118 │ │ │ │ - mlaseq r2, r0, fp, lr │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, asr #23 │ │ │ │ + stc2l 2, cr15, [ip, #280] @ 0x118 │ │ │ │ eorseq lr, r2, r8, lsr #23 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, asr #23 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8e9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ smulllt r0, sp, r8, lr │ │ │ │ ldmdbge sl, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -28493,15 +28493,15 @@ │ │ │ │ @ instruction: 0x973a03ff │ │ │ │ strcs r2, [r2], #-1796 @ 0xfffff8fc │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf88d9237 │ │ │ │ ldrsbtls r4, [r8], -r8 │ │ │ │ eorcs r9, r8, #-335544320 @ 0xec000000 │ │ │ │ ldmdage ip!, {r8, sp} │ │ │ │ - b 0x16e88c8 │ │ │ │ + b 0x1ee88c8 │ │ │ │ b 0x1112b3c │ │ │ │ b 0x102bf3c │ │ │ │ movwls r0, #37639 @ 0x9307 │ │ │ │ msreq SPSR_, #16 │ │ │ │ @ instruction: 0xf0409307 │ │ │ │ blls 0x19cd238 │ │ │ │ streq lr, [r8], -r6, lsl #21 │ │ │ │ @@ -28532,27 +28532,27 @@ │ │ │ │ tstcs lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x2320e9cd │ │ │ │ @ instruction: 0x2322e9cd │ │ │ │ @ instruction: 0x2324e9cd │ │ │ │ @ instruction: 0x2326e9cd │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ - @ instruction: 0xff6cf124 │ │ │ │ + @ instruction: 0xff88f124 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage r8!, {r1, r2, r5, r8, fp, sp, pc} │ │ │ │ blls 0x675fc │ │ │ │ - @ instruction: 0xff64f124 │ │ │ │ + @ instruction: 0xff80f124 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stmdage r4, {r5, r8, fp, sp, pc}^ │ │ │ │ blls 0x6760c │ │ │ │ - @ instruction: 0xff5cf124 │ │ │ │ + @ instruction: 0xff78f124 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage lr, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x6761c │ │ │ │ - @ instruction: 0xff54f124 │ │ │ │ + @ instruction: 0xff70f124 │ │ │ │ bls 0x953890 │ │ │ │ ldmib sp, {r2, r3, r5, r7, r9, sl, lr}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9} │ │ │ │ @ instruction: 0x5726e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r5!, {r0, r3, r5, r9, sl, fp, ip, pc} │ │ │ │ mcrls 1, 1, r4, cr0, cr1, {3} │ │ │ │ @@ -29480,44 +29480,44 @@ │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01786ee │ │ │ │ @ instruction: 0xf040070c │ │ │ │ stccs 1, cr8, [r1], {246} @ 0xf6 │ │ │ │ orrhi pc, r8, r0 │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf64baee6 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeebe77c │ │ │ │ adccs pc, r2, #64, 4 │ │ │ │ - blx 0xfff696dc │ │ │ │ + blx 0x6696de │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ bls 0x11bab8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ stccs 7, cr14, [r5], {167} @ 0xa7 │ │ │ │ blls 0x121408 │ │ │ │ blcs 0x4bc2c │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #172, 22 @ 0x2b000 │ │ │ │ - ldc2 2, cr15, [r4, #-276] @ 0xfffffeec │ │ │ │ + ldc2 2, cr15, [r4, #-276]! @ 0xfffffeec │ │ │ │ bcc 0x193718 │ │ │ │ bcs 0x99a2c │ │ │ │ ldcge 6, cr15, [sp, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xfe9ad3a8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , q15, │ │ │ │ - ldmdacs pc!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdacs pc!, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ ldrhi pc, [r0], -r0, lsl #6 │ │ │ │ eorseq pc, pc, r0, lsl r0 @ │ │ │ │ ldrbhi pc, [r0], #0 @ │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strmi r9, [sl], -r9, lsl #22 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r1], r4, lsl #2 │ │ │ │ @@ -29671,17 +29671,17 @@ │ │ │ │ bls 0x37d524 │ │ │ │ movwmi r9, #43279 @ 0xa90f │ │ │ │ @ instruction: 0xf047bf18 │ │ │ │ tstcs r0, r1, lsl #14 │ │ │ │ tstls r2, sp, lsl r6 │ │ │ │ tstne r0, sp, asr #19 │ │ │ │ bllt 0x5eb180 │ │ │ │ - eorseq lr, r2, r8, lsr ip │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, r4, ror #14 │ │ │ │ + eorseq lr, r2, r0, asr ip │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, ip, ror r7 │ │ │ │ @ instruction: 0xf89d9a66 │ │ │ │ @ instruction: 0x071030d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1211c4 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfeceddb0 │ │ │ │ @@ -29840,15 +29840,15 @@ │ │ │ │ @ instruction: 0xf7ff2332 │ │ │ │ blvc 0xfecdbcbc │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ sbchi pc, sl, r0, asr #32 │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - svc 0x00d4f268 │ │ │ │ + svc 0x00f4f268 │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ bls 0xfeca8 │ │ │ │ ldmdahi r3, {r6, r8, sp} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ @ instruction: 0x9c03ba3e │ │ │ │ @@ -29941,15 +29941,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ svcge 0x0031f43f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - svc 0x000af268 │ │ │ │ + svc 0x002af268 │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ @ instruction: 0xf043461d │ │ │ │ movwls r0, #37664 @ 0x9320 │ │ │ │ ldmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vqrdmlah.s q1, q8, │ │ │ │ @ instruction: 0xf013826a │ │ │ │ svclt 0x00040280 │ │ │ │ @@ -30318,15 +30318,15 @@ │ │ │ │ movwls r9, #35596 @ 0x8b0c │ │ │ │ tstls r6, #18432 @ 0x4800 │ │ │ │ tstls r2, #17408 @ 0x4400 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ movwls r9, #43787 @ 0xab0b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strb r3, [r5, #-779] @ 0xfffffcf5 │ │ │ │ - mrc2 2, 2, pc, cr6, cr9, {3} │ │ │ │ + mrc2 2, 3, pc, cr6, cr9, {3} │ │ │ │ teqmi sl, #53248 @ 0xd000 │ │ │ │ bls 0x4123e0 │ │ │ │ @ instruction: 0xf8cd9f04 │ │ │ │ @ instruction: 0x46dee010 │ │ │ │ bleq 0x69cf4 │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @@ -30350,57 +30350,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46be4332 │ │ │ │ @ instruction: 0x46bb46b9 │ │ │ │ tstls sp, lr, lsr r6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7704 │ │ │ │ @ instruction: 0xf64bbaa6 │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0x86e0e4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s8 d9, d0, d13 │ │ │ │ - andcs pc, r0, r1, lsr ip @ │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, sp, asr #24 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - @ instruction: 0xf64bfc27 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + @ instruction: 0xf64bfc43 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ vpadd.i8 d4, d13, d5 │ │ │ │ - @ instruction: 0xf64bfc19 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64bfc35 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ blmi 0x46dd30 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - cdp2 2, 4, cr15, cr0, cr4, {2} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + cdp2 2, 6, cr15, cr0, cr4, {2} │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, r0, fp, asr #12 │ │ │ │ + addscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #11264 @ 0x2c00 │ │ │ │ - cdp2 2, 3, cr15, cr4, cr4, {2} │ │ │ │ + cdp2 2, 5, cr15, cr4, cr4, {2} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x22e15c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsl #24 │ │ │ │ - eorseq lr, r2, r8, lsr ip │ │ │ │ + svclt 0x0000fc11 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r8, lsl ip │ │ │ │ + eorseq lr, r2, r0, asr ip │ │ │ │ + eorseq lr, r2, r4, ror #14 │ │ │ │ + eorseq lr, r2, r4, lsr ip │ │ │ │ eorseq lr, r2, ip, asr #14 │ │ │ │ - eorseq lr, r2, ip, lsl ip │ │ │ │ - eorseq lr, r2, r4, lsr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb84ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -fp, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -30441,17 +30441,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd61 │ │ │ │ + svclt 0x0000fd81 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-88 @ 0xffffffa8 │ │ │ │ bllt 0xfe54bff8 │ │ │ │ bllt 0xfeb4c8fc │ │ │ │ ldrdcc r0, [r1], -r8 │ │ │ │ svceq 0x00fef010 │ │ │ │ @@ -30620,17 +30620,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fbfb │ │ │ │ + svclt 0x0000fc1b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeeda2bc │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @ instruction: 0xf0000bc6 │ │ │ │ @@ -30681,15 +30681,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2 2, cr15, [lr, #-232] @ 0xffffff18 │ │ │ │ + ldc2 2, cr15, [sl, #-232]! @ 0xffffff18 │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe97fa7a │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x57cd68 │ │ │ │ @@ -30703,15 +30703,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r9, r0, asr #32 │ │ │ │ bl 0xfec3faf0 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s d2, d10, d0 │ │ │ │ - @ instruction: 0x4603fcf3 │ │ │ │ + strmi pc, [r3], -pc, lsl #26 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe97fbfa │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3e8f84 │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -30928,21 +30928,21 @@ │ │ │ │ blcs 0xa8064 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x162ae0 │ │ │ │ @ instruction: 0xf64bd04d │ │ │ │ - @ instruction: 0xf2c024f4 │ │ │ │ + vaddhn.i16 d19, q0, q6 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0xfeaae9ec │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xffacf20c │ │ │ │ + @ instruction: 0xffc8f20c │ │ │ │ stmdale r6!, {r1, r2, r9, fp, sp}^ │ │ │ │ ldmdale r0!, {r2, r9, fp, sp} │ │ │ │ rsble r2, r4, r0, lsl #20 │ │ │ │ streq lr, [r5, #-2846] @ 0xfffff4e2 │ │ │ │ movweq lr, #15180 @ 0x3b4c │ │ │ │ cmnpmi pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xe7b92210 │ │ │ │ @@ -30955,21 +30955,21 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ andscs r2, r0, #134217728 @ 0x8000000 │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe85b2e8 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d15 │ │ │ │ vqsub.s8 d17, d20, d9 │ │ │ │ - bicseq pc, sl, fp, lsr #19 │ │ │ │ + bicseq pc, sl, fp, asr #19 │ │ │ │ stccc 4, cr13, [r1, #-840] @ 0xfffffcb8 │ │ │ │ cmnpmi pc, #-1073741800 @ p-variant is OBSOLETE @ 0xc0000018 │ │ │ │ blls 0x1684f4 │ │ │ │ teqle lr, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [ip], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ @@ -31102,16 +31102,16 @@ │ │ │ │ svclt 0x000b7f93 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ blls 0x1533e8 │ │ │ │ andscc pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e471 │ │ │ │ - eorseq lr, r2, r8, ror r7 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ + mlaseq r2, r0, r7, lr │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #864026624 @ 0x33800000 │ │ │ │ blx 0xfece83d8 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -31148,26 +31148,26 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22441 @ 0x57a9 │ │ │ │ blls 0xe84f8 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [sl], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf82af244 │ │ │ │ + @ instruction: 0xf84af244 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x1683f0 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r4, #2125] @ 0x84d │ │ │ │ - @ instruction: 0xffc4f278 │ │ │ │ + @ instruction: 0xffe4f278 │ │ │ │ andle r2, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmdbge sl, {r0, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrt r9, [r6], r4, lsl #6 │ │ │ │ andgt lr, r8, #3620864 @ 0x374000 │ │ │ │ ldrdpl lr, [ip], -sp │ │ │ │ svclt 0x00084282 │ │ │ │ @@ -31182,45 +31182,45 @@ │ │ │ │ svcge 0x0036f43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [sl], r4, lsl #6 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24330 @ 0x5f0a │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ mulcs r0, r3, r6 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - ldc2 2, cr15, [r4, #48]! @ 0x30 │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + ldc2l 2, cr15, [r0, #48] @ 0x30 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #19456 @ 0x4c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r6, #48]! @ 0x30 │ │ │ │ + stc2l 2, cr15, [r2, #48] @ 0x30 │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ bleq 0xff36f198 │ │ │ │ ldr r4, [r7, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x32ee1c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [r6, #48] @ 0x30 │ │ │ │ + ldc2 2, cr15, [r2, #48]! @ 0x30 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r8, #48] @ 0x30 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, ip, r6, lr │ │ │ │ + stc2 2, cr15, [r4, #48]! @ 0x30 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb915b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ @ instruction: 0x9c37a934 │ │ │ │ @@ -31310,22 +31310,22 @@ │ │ │ │ movwls r2, #58113 @ 0xe301 │ │ │ │ strmi r2, [r8, #1280]! @ 0x500 │ │ │ │ movweq lr, #43897 @ 0xab79 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4652 │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf834f23a │ │ │ │ + @ instruction: 0xf850f23a │ │ │ │ blge 0x640338 │ │ │ │ @ instruction: 0x4618a916 │ │ │ │ movwls r4, #42586 @ 0xa65a │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ strcs r5, [r0, -r0, lsl #8] │ │ │ │ @ instruction: 0xf1229109 │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x1b43a0 │ │ │ │ blls 0x2f55b4 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31342,30 +31342,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a38c │ │ │ │ bl 0x1c78b90 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xfff4f239 │ │ │ │ + @ instruction: 0xf810f23a │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a22c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2314] @ 0xfffff6f6 │ │ │ │ blhi 0x56a1f8 │ │ │ │ blhi 0x5ea1fc │ │ │ │ blhi 0x66a200 │ │ │ │ - @ instruction: 0xf962f122 │ │ │ │ + @ instruction: 0xf97ef122 │ │ │ │ ldrbmi r9, [sl], -r9, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf95af122 │ │ │ │ + @ instruction: 0xf976f122 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31423,22 +31423,22 @@ │ │ │ │ mvnhi pc, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d801f4 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -ip, lsl #4 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ - @ instruction: 0xff52f239 │ │ │ │ + @ instruction: 0xff6ef239 │ │ │ │ and r4, r5, r0, lsl #13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8c6f122 │ │ │ │ + @ instruction: 0xf8e2f122 │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2018 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ bne 0xfecb3970 │ │ │ │ andeq lr, r0, r7, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1872528 │ │ │ │ @@ -31460,28 +31460,28 @@ │ │ │ │ blle 0xffab2964 │ │ │ │ bl 0x1c78d68 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s d2, d9, d0 │ │ │ │ - strmi pc, [r9], r7, lsl #30 │ │ │ │ + strmi pc, [r9], r3, lsr #30 │ │ │ │ stmdbeq r8, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldmdage r2, {r1, r8, r9, sp} │ │ │ │ stmib sp, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ vstr d8, [sp, #88] @ 0x58 │ │ │ │ @ instruction: 0xf1228b18 │ │ │ │ - stmdals r9, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa914 │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1228900 │ │ │ │ - bls 0x5ecf78 │ │ │ │ + bls 0x5ecfe8 │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ @ instruction: 0x9c179b18 │ │ │ │ bls 0x67510c │ │ │ │ @ instruction: 0x0114e9dd │ │ │ │ svclt 0x00244162 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ bl 0xfed55de8 │ │ │ │ @@ -31860,22 +31860,22 @@ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0xf88d9907 │ │ │ │ stmdahi fp, {r0, r3, r5, r6, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0], {11} │ │ │ │ adchi pc, r0, r0, asr #32 │ │ │ │ suble r2, r6, r4, lsl #20 │ │ │ │ - ldrbtcs pc, [r4], #1611 @ 0x64b @ │ │ │ │ + strcc pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bac │ │ │ │ andcs r7, r0, r8, asr #4 │ │ │ │ vshl.s8 d9, d0, d12 │ │ │ │ - ldmdbcs pc!, {r0, r5, r6, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ @ │ │ │ │ rsbhi pc, r8, #0, 6 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ subhi pc, sp, #0 │ │ │ │ beq 0x6b528 │ │ │ │ eoreq pc, r0, #1073741864 @ 0x40000028 │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ @@ -32037,15 +32037,15 @@ │ │ │ │ bls 0x40fdd4 │ │ │ │ @ instruction: 0xe7f2ab1a │ │ │ │ blcs 0x1562ac │ │ │ │ blcs 0x1e5e2c │ │ │ │ movwcs sp, #20513 @ 0x5021 │ │ │ │ blge 0x6d42b8 │ │ │ │ svclt 0x0000e771 │ │ │ │ - eorseq lr, r2, r0, asr ip │ │ │ │ + eorseq lr, r2, r8, ror #24 │ │ │ │ rscle r2, fp, r0, lsl #18 │ │ │ │ mvnle r2, r6, lsl #20 │ │ │ │ stmdbls r7, {r5, r8, r9, fp, sp, pc} │ │ │ │ andpl lr, r2, #3457024 @ 0x34c000 │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ bicshi pc, r2, r0, asr #32 │ │ │ │ blvc 0xfe295abc │ │ │ │ @@ -32171,20 +32171,20 @@ │ │ │ │ streq pc, [r1], #-64 @ 0xffffffc0 │ │ │ │ pkhbtmi lr, sl, r0, lsl #11 │ │ │ │ @ instruction: 0xf8cd46dc │ │ │ │ tstls r2, r0, lsl r0 │ │ │ │ blls 0x228c4c │ │ │ │ blcs 0x4e600 │ │ │ │ stcge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - @ instruction: 0xf82af243 │ │ │ │ + @ instruction: 0xf84af243 │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq lr, lr, #299008 @ 0x49000 │ │ │ │ strbmi r4, [r6], r2, asr #13 │ │ │ │ @ instruction: 0xf8cd9204 │ │ │ │ ldrb r8, [r2], #8 │ │ │ │ stc2 10, cr15, [r2], {178} @ 0xb2 @ │ │ │ │ @@ -32271,57 +32271,57 @@ │ │ │ │ @ instruction: 0xf0139b08 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab1a │ │ │ │ str sl, [r8, #3444]! @ 0xd74 │ │ │ │ bcs 0x1da6a0 │ │ │ │ stcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ vmin.s d30, d7, d19 │ │ │ │ - andcs pc, r0, r3, lsl pc @ │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r3, lsr pc @ │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsr #22 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - stc2 2, cr15, [lr, #-44]! @ 0xffffffd4 │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + stc2l 2, cr15, [sl, #-44] @ 0xffffffd4 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r0, #-44]! @ 0xffffffd4 │ │ │ │ + ldc2 2, cr15, [ip, #-44]! @ 0xffffffd4 │ │ │ │ bcs 0x1d629c │ │ │ │ mcrge 4, 1, pc, cr11, cr15, {1} @ │ │ │ │ blge 0x6d46a4 │ │ │ │ bls 0x428e10 │ │ │ │ @ instruction: 0xf43f2a06 │ │ │ │ movwls sl, #65060 @ 0xfe24 │ │ │ │ ldrb sl, [r0, #-2842]! @ 0xfffff4e6 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x46ff38 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d11, d0 │ │ │ │ - andcs pc, r0, r7, lsl #26 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r3, lsr #26 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s8 d9, d11, d0 │ │ │ │ - @ instruction: 0xf64bfcfd │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64bfd19 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ blmi 0x1efb68 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff24f242 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, r4, ror #14 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r4, lsr r7 │ │ │ │ - eorseq lr, r2, r0, lsr #14 │ │ │ │ + @ instruction: 0xff44f242 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, ip, ror r7 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ eorseq lr, r2, ip, asr #14 │ │ │ │ + eorseq lr, r2, r8, lsr r7 │ │ │ │ + eorseq lr, r2, r4, ror #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb926ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r8, lsr pc │ │ │ │ andls sl, r3, r2, lsr r9 │ │ │ │ @@ -32411,21 +32411,21 @@ │ │ │ │ andshi pc, ip, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xff98f238 │ │ │ │ + @ instruction: 0xffb4f238 │ │ │ │ blge 0x5c1470 │ │ │ │ @ instruction: 0x4618a914 │ │ │ │ movwls r4, #38482 @ 0x9652 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ - @ instruction: 0xf910f121 │ │ │ │ + @ instruction: 0xf92cf121 │ │ │ │ tstne r4, #3620864 @ 0x374000 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ bls 0x5d5ca8 │ │ │ │ ldmdals r7, {r1, r7, r9, fp, ip} │ │ │ │ andeq lr, r0, r9, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e73494 │ │ │ │ @@ -32446,30 +32446,30 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrtmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s d2, d8, d0 │ │ │ │ - pkhtbmi pc, r3, r3, asr #30 @ │ │ │ │ + strmi pc, [r3], pc, ror #30 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ ldc 3, cr9, [pc, #24] @ 0x2fd08 │ │ │ │ stmdage lr, {r0, r1, r6, r7, r8, r9, fp, pc} │ │ │ │ bls 0xd6d10 │ │ │ │ stmdbls r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8cd9401 │ │ │ │ stc 0, cr11, [sp] │ │ │ │ vstr d8, [sp, #72] @ 0x48 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1218b16 │ │ │ │ - stmdals r8, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmib sp, {r1, r4, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf121b400 │ │ │ │ - blls 0x56e008 │ │ │ │ + blls 0x56e078 │ │ │ │ ldrcs lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldreq lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ ldmdbls r7, {r0, r1, r3, r4, r8, fp, ip} │ │ │ │ svclt 0x0028414a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldmib sp, {r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -32524,19 +32524,19 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d81338 │ │ │ │ svclt 0x00280306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - @ instruction: 0x4680feb7 │ │ │ │ + pkhtbmi pc, r0, r3, asr #29 @ │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf832f121 │ │ │ │ + @ instruction: 0xf84ef121 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2016e9dd │ │ │ │ @ instruction: 0x1c14e9dd │ │ │ │ blls 0x1f6928 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1873650 │ │ │ │ @@ -32559,28 +32559,28 @@ │ │ │ │ @ instruction: 0xf8dddbeb │ │ │ │ stmdacs r0, {r3, r5, ip, sp, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ andle r0, r4, #0, 18 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - mrc2 2, 3, pc, cr0, cr8, {1} │ │ │ │ + mcr2 2, 4, pc, cr12, cr8, {1} @ │ │ │ │ b 0x12818d4 │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ ldmdage r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ blls 0x1966c4 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x4eb4f8 │ │ │ │ blhi 0x56b4fc │ │ │ │ blhi 0x5eb500 │ │ │ │ - @ instruction: 0xffe2f120 │ │ │ │ + @ instruction: 0xfffef120 │ │ │ │ ldmdbge r2, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffdaf120 │ │ │ │ + @ instruction: 0xfff6f120 │ │ │ │ andcs sl, r0, #1179648 @ 0x120000 │ │ │ │ bls 0x5d4708 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39445 @ 0x9a15 │ │ │ │ cmpmi sl, r7, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed54b1c │ │ │ │ @@ -32659,22 +32659,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x1640d0 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r5, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - ldrbtcs pc, [r4], #1611 @ 0x64b @ │ │ │ │ + strcc pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andcs r7, r0, r8, asr #4 │ │ │ │ vshl.s8 d9, d0, d11 │ │ │ │ - stmdacs r0, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {178} @ 0xb2 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r5, fp]! │ │ │ │ @@ -32693,16 +32693,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a530 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ strmi pc, [r1], -r5, ror #20 │ │ │ │ vabd.s d30, d23, d1 │ │ │ │ - svclt 0x0000fbc5 │ │ │ │ - eorseq lr, r2, r0, asr ip │ │ │ │ + svclt 0x0000fbe5 │ │ │ │ + eorseq lr, r2, r8, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb872d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -sl, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -32742,17 +32742,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x18ecb6a │ │ │ │ + blx 0xfe0ecb6a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8739c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -ip, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s25 │ │ │ │ @@ -32794,17 +32794,17 @@ │ │ │ │ blls 0x28a2a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xffeecc38 │ │ │ │ + blx 0x6ecc3a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strcs fp, [r0], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0x4606a914 │ │ │ │ strls r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32847,17 +32847,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfe46cd0c │ │ │ │ + blx 0xfec6cd0c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4604b091 │ │ │ │ stmdage r2, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ stm r1, {r5, r8, sl, fp, ip, pc} │ │ │ │ @@ -32898,15 +32898,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xaecdd8 │ │ │ │ + blx 0x12ecdd8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb813cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ ldmdbge r8, {r0, r2, r9, sl, lr} │ │ │ │ @@ -32947,15 +32947,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, , q8 │ │ │ │ - svclt 0x0000f9c9 │ │ │ │ + svclt 0x0000f9e9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ blvc 0xaebb58 │ │ │ │ @@ -32996,15 +32996,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf966f277 │ │ │ │ + @ instruction: 0xf986f277 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @@ -33045,18 +33045,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffa8f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f903 │ │ │ │ - eorseq lr, r2, r0, ror #24 │ │ │ │ + svclt 0x0000f923 │ │ │ │ + eorseq lr, r2, r8, ror ip │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b086 │ │ │ │ strcs r7, [r0], #-692 @ 0xfffffd4c │ │ │ │ @@ -33096,18 +33096,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff42f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f89d │ │ │ │ - eorseq lr, r2, r0, ror #24 │ │ │ │ + svclt 0x0000f8bd │ │ │ │ + eorseq lr, r2, r8, ror ip │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8792c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r4, [lr], -sl, lsr #20 │ │ │ │ movwls r0, #4036 @ 0xfc4 │ │ │ │ @@ -33147,19 +33147,19 @@ │ │ │ │ cdp2 7, 9, cr15, cr2, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 6, pc, cr12, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f837 │ │ │ │ + svclt 0x0000f857 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, ror #24 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ + eorseq lr, r2, r8, ror ip │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c2e4 │ │ │ │ blvc 0x6be40 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33217,19 +33217,19 @@ │ │ │ │ cdp2 7, 0, cr15, cr6, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ @ instruction: 0x46684631 │ │ │ │ mrc2 7, 2, pc, cr0, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulpl r1, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000ffab │ │ │ │ + svclt 0x0000ffcb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, ror #24 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ + eorseq lr, r2, r8, ror ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r7, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r6, lsr #20 │ │ │ │ @@ -33265,18 +33265,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfdef │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - @ instruction: 0xff4af276 │ │ │ │ + @ instruction: 0xff6af276 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9b95dc │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33311,18 +33311,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd93 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - mcr2 2, 7, pc, cr14, cr6, {3} @ │ │ │ │ + @ instruction: 0xff0ef276 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9694 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33358,18 +33358,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd35 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - mrc2 2, 4, pc, cr0, cr6, {3} │ │ │ │ + mrc2 2, 5, pc, cr0, cr6, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9750 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33405,18 +33405,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8], {240} @ 0xf0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ - svclt 0x0000fe33 │ │ │ │ + svclt 0x0000fe53 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r8, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r7, lsr #20 │ │ │ │ @@ -33453,18 +33453,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8], #-960 @ 0xfffffc40 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ - svclt 0x0000fdd3 │ │ │ │ + svclt 0x0000fdf3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33517,18 +33517,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r2, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fd53 │ │ │ │ + svclt 0x0000fd73 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r0, r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33582,18 +33582,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r0, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fcd1 │ │ │ │ + svclt 0x0000fcf1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb880c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33632,16 +33632,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfab5 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - stc2l 2, cr15, [ip], #-472 @ 0xfffffe28 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + stc2 2, cr15, [ip], {118} @ 0x76 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33681,17 +33681,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfa53 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - stc2 2, cr15, [sl], {118} @ 0x76 │ │ │ │ + stc2 2, cr15, [sl], #-472 @ 0xfffffe28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8824c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {72} @ 0x48 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33754,24 +33754,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89dfa21 │ │ │ │ bfi r4, r9, #0, #18 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d22, d25 │ │ │ │ - @ instruction: 0xf64bfb79 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bfb99 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x131224 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fbc7 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8838c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {73} @ 0x49 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33835,24 +33835,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89df97f │ │ │ │ bfi r4, r9, #0, #16 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d22, d23 │ │ │ │ - @ instruction: 0xf64bfad7 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bfaf7 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x131368 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fb25 │ │ │ │ + svclt 0x0000fb45 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -33897,23 +33897,23 @@ │ │ │ │ stmdahi fp!, {r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strb r8, [r9, fp, lsr #32] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7ee │ │ │ │ mulcc r8, sp, r8 │ │ │ │ vabd.s q15, q11, q0 │ │ │ │ - @ instruction: 0xf64bfa5b │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bfa7b │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xf1460 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000faa9 │ │ │ │ + svclt 0x0000fac9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb885c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33952,16 +33952,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df835 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - @ instruction: 0xf9ecf276 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + blx 0x36de50 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -34001,17 +34001,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eda804 │ │ │ │ @ instruction: 0xf89dffd3 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - @ instruction: 0xf98af276 │ │ │ │ + @ instruction: 0xf9aaf276 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x9d10a90c │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34046,17 +34046,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff7af7ed │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vaba.s q15, q11, │ │ │ │ - svclt 0x0000f931 │ │ │ │ + svclt 0x0000f951 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a20c │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34096,24 +34096,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf8ccf276 │ │ │ │ + @ instruction: 0xf8ecf276 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x171b78 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fee7 │ │ │ │ + svclt 0x0000ff03 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, lsl #25 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ + eorseq lr, r2, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a2f0 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34153,23 +34153,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ @ instruction: 0xff04f7e8 │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, q11, q1 │ │ │ │ - andcs pc, r0, fp, asr r8 @ │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, fp, ror r8 @ │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbcmi pc, r1, #64, 4 │ │ │ │ - cdp2 2, 7, cr15, cr6, cr9, {0} │ │ │ │ + cdp2 2, 9, cr15, cr2, cr9, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ - eorseq lr, r2, r8, lsl #25 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ + eorseq lr, r2, r0, lsr #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb889c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x460b4c32 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r1, lsr sl │ │ │ │ @@ -34210,24 +34210,24 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ teqcs r4, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 9, cr15, cr0, cr8, {7} │ │ │ │ sbcsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ - vaba.s q15, , q0 │ │ │ │ - andcs pc, r0, r7, ror #31 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + vaba.s q15, q11, q0 │ │ │ │ + andcs pc, r0, r7, lsl #16 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbcmi pc, r1, #64, 4 │ │ │ │ - cdp2 2, 0, cr15, cr2, cr9, {0} │ │ │ │ + cdp2 2, 1, cr15, cr14, cr9, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ - eorseq lr, r2, r8, lsl #25 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ + eorseq lr, r2, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a4b8 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34267,24 +34267,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xff76f275 │ │ │ │ + @ instruction: 0xff96f275 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x171e24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fd91 │ │ │ │ + svclt 0x0000fdad │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ - eorseq lr, r2, r8, lsl #25 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ + eorseq lr, r2, r0, lsr #25 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d12a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34323,24 +34323,24 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbscs r7, r0, #11075584 @ 0xa90000 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r5, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [ip, fp, lsr #32] │ │ │ │ - @ instruction: 0xff06f275 │ │ │ │ + @ instruction: 0xff26f275 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x171f04 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fd21 │ │ │ │ + svclt 0x0000fd3d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ - eorseq lr, r2, r0, lsr #25 │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -34371,35 +34371,35 @@ │ │ │ │ strtmi sp, [r0], -r4, lsr #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x212878ea │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0x9bb16 │ │ │ │ stmiavc r9!, {r1, r8, r9, ip, sp} │ │ │ │ msrcs CPSR_f, #13828096 @ 0xd30000 │ │ │ │ blx 0xff66fad2 │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ @ instruction: 0x4629e7d3 │ │ │ │ @ instruction: 0xf7f14620 │ │ │ │ ldrb pc, [r3, r9, lsl #25] @ │ │ │ │ - mcr2 2, 4, pc, cr14, cr5, {3} @ │ │ │ │ + mcr2 2, 5, pc, cr14, cr5, {3} @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x131ff4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fca9 │ │ │ │ + svclt 0x0000fcc5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #25 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31c44 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34426,22 +34426,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 1, pc, cr8, cr5, {3} │ │ │ │ + mrc2 2, 2, pc, cr8, cr5, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31cec │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34468,22 +34468,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r4, #468]! @ 0x1d4 │ │ │ │ + mcr2 2, 0, pc, cr4, cr5, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31d94 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34510,22 +34510,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd91 │ │ │ │ + svclt 0x0000fdb1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31e3c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34551,21 +34551,21 @@ │ │ │ │ blls 0x30be20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [lr, #-468]! @ 0xfffffe2c │ │ │ │ + ldc2l 2, cr15, [lr, #-468] @ 0xfffffe2c │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31edc │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34592,22 +34592,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [ip], #468 @ 0x1d4 │ │ │ │ + stc2 2, cr15, [ip, #-468] @ 0xfffffe2c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8909c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31f84 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34634,22 +34634,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fc99 │ │ │ │ + svclt 0x0000fcb9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3202c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34675,21 +34675,21 @@ │ │ │ │ blls 0x30c010 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcrr2 2, 7, pc, r6, cr5 @ │ │ │ │ + stc2l 2, cr15, [r6], #-468 @ 0xfffffe2c │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb891e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ svcls 0x00124a20 │ │ │ │ @@ -34719,17 +34719,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fbef │ │ │ │ + svclt 0x0000fc0f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34757,17 +34757,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe8eeae2 │ │ │ │ + blx 0xff0eeae2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8931c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34795,17 +34795,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fb57 │ │ │ │ + svclt 0x0000fb77 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb893b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3229c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34832,22 +34832,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x36ec0e │ │ │ │ + blx 0xb6ec0e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8945c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32344 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34874,22 +34874,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfee6ecb4 │ │ │ │ + blx 0xff66ecb4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x323ec │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34916,22 +34916,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa65 │ │ │ │ + svclt 0x0000fa85 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb895ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32494 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34957,21 +34957,21 @@ │ │ │ │ blls 0x30c478 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x4eee00 │ │ │ │ + blx 0xceee00 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8964c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6334 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -34998,17 +34998,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f9c1 │ │ │ │ + svclt 0x0000f9e1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8363c8 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35036,17 +35036,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf974f275 │ │ │ │ + @ instruction: 0xf994f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6460 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35073,17 +35073,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f92b │ │ │ │ + svclt 0x0000f94b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8980c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b64f4 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35109,17 +35109,17 @@ │ │ │ │ blls 0x30c6d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8e2f275 │ │ │ │ + @ instruction: 0xf902f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8989c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836584 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35147,17 +35147,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf896f275 │ │ │ │ + @ instruction: 0xf8b6f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f661c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35184,17 +35184,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f84d │ │ │ │ + svclt 0x0000f86d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b66b0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35220,17 +35220,17 @@ │ │ │ │ blls 0x30c894 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf804f275 │ │ │ │ + @ instruction: 0xf824f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x804094 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35259,16 +35259,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000ffb7 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + svclt 0x0000ffd7 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x784130 │ │ │ │ @@ -35296,16 +35296,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff6cf274 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + @ instruction: 0xff8cf274 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7841c4 │ │ │ │ @@ -35333,16 +35333,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000ff23 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + svclt 0x0000ff43 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35374,17 +35374,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 6, pc, cr0, cr4, {3} │ │ │ │ + mrc2 2, 7, pc, cr0, cr4, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35415,17 +35415,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fe7f │ │ │ │ + svclt 0x0000fe9f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b2ba8 │ │ │ │ @@ -35443,15 +35443,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcr2 2, 2, pc, cr6, cr4, {3} @ │ │ │ │ + mcr2 2, 3, pc, cr6, cr4, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -35491,23 +35491,23 @@ │ │ │ │ @ instruction: 0xf06f3021 │ │ │ │ andls r4, sl, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ mrsls r0, (UNDEF: 59) │ │ │ │ movwls r9, #54028 @ 0xd30c │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r0, lsr #32] │ │ │ │ - stc2l 2, cr15, [r6, #464]! @ 0x1d0 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mcr2 2, 0, pc, cr6, cr4, {3} @ │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - mrc2 2, 1, pc, cr4, cr15, {1} │ │ │ │ + mrc2 2, 2, pc, cr4, cr15, {1} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -35546,23 +35546,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #37386 @ 0x920a │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwls r9, #49419 @ 0xc10b │ │ │ │ movwcs r9, #21261 @ 0x530d │ │ │ │ eorcc pc, r0, sp, lsl #17 │ │ │ │ vabd.s q15, q10, q4 │ │ │ │ - @ instruction: 0xf64bfd79 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bfd99 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xf2e24 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fdc7 │ │ │ │ + svclt 0x0000fde7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x83bd94 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32da4 │ │ │ │ stmdage r6, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35589,19 +35589,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r2, #-464]! @ 0xfffffe30 │ │ │ │ + stc2l 2, cr15, [r2, #-464] @ 0xfffffe30 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbe30 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32e40 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35627,19 +35627,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fcd7 │ │ │ │ + svclt 0x0000fcf7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbec8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32ed8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35664,20 +35664,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fc8d │ │ │ │ + svclt 0x0000fcad │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87bf60 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f70 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35704,20 +35704,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [ip], #-464 @ 0xfffffe30 │ │ │ │ + mrrc2 2, 7, pc, ip, cr4 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc000 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33010 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35743,19 +35743,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fbef │ │ │ │ + svclt 0x0000fc0f │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc098 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330a8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35780,20 +35780,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fba5 │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x82e7ac │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35821,19 +35821,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fb73 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae84c │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35859,19 +35859,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1efc16 │ │ │ │ + blx 0x9efc16 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae8e4 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35896,20 +35896,20 @@ │ │ │ │ blls 0x30d324 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfef6fca8 │ │ │ │ + blx 0xff76fca8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35940,17 +35940,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x196fd58 │ │ │ │ + blx 0xfe16fd58 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35981,17 +35981,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d4, d16 │ │ │ │ - svclt 0x0000fa13 │ │ │ │ + svclt 0x0000fa33 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -36009,15 +36009,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, q2, q8 │ │ │ │ - svclt 0x0000f9db │ │ │ │ + svclt 0x0000f9fb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36057,23 +36057,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vabd.s q15, q10, │ │ │ │ - @ instruction: 0xf64bf97b │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bf99b │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xf3620 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000f9c9 │ │ │ │ + svclt 0x0000f9e9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36111,23 +36111,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - @ instruction: 0xf90ef274 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf92ef274 │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf95cf23f │ │ │ │ + @ instruction: 0xf97cf23f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7544 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36154,17 +36154,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000f8b9 │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8375d8 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36192,17 +36192,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf86cf274 │ │ │ │ + @ instruction: 0xf88cf274 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7670 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36229,17 +36229,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000f823 │ │ │ │ + svclt 0x0000f843 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b7704 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36265,17 +36265,17 @@ │ │ │ │ blls 0x30d8e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xffdaf273 │ │ │ │ + @ instruction: 0xfffaf273 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc8b8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x338c8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36301,19 +36301,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff92f273 │ │ │ │ + @ instruction: 0xffb2f273 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87c950 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33960 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36340,20 +36340,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff44f273 │ │ │ │ + @ instruction: 0xff64f273 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc9f0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a00 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36379,19 +36379,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fef7 │ │ │ │ + svclt 0x0000ff17 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fca88 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a98 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36416,20 +36416,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fead │ │ │ │ + svclt 0x0000fecd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645388 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36451,17 +36451,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 3, pc, cr6, cr3, {3} @ │ │ │ │ + mcr2 2, 4, pc, cr6, cr3, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645408 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36483,17 +36483,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fe27 │ │ │ │ + svclt 0x0000fe47 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ae14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d1c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36518,20 +36518,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r0, #460]! @ 0x1cc │ │ │ │ + mcr2 2, 0, pc, cr0, cr3, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aeac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33db4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36556,20 +36556,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r4, #460] @ 0x1cc │ │ │ │ + ldc2 2, cr15, [r4, #460]! @ 0x1cc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8af44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33e4c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36594,20 +36594,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd49 │ │ │ │ + svclt 0x0000fd69 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8afdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ee4 │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36631,19 +36631,19 @@ │ │ │ │ blls 0x28dea0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2l 2, cr15, [lr], #460 @ 0x1cc │ │ │ │ + ldc2 2, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33f74 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36668,20 +36668,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r4], #460 @ 0x1cc │ │ │ │ + ldc2l 2, cr15, [r4], {115} @ 0x73 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3400c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36706,20 +36706,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fc69 │ │ │ │ + svclt 0x0000fc89 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x340a4 │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36743,19 +36743,19 @@ │ │ │ │ blls 0x28e060 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [lr], {115} @ 0x73 │ │ │ │ + ldc2 2, cr15, [lr], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1c │ │ │ │ svcls 0x00104a1c │ │ │ │ @@ -36781,17 +36781,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fbf3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36816,17 +36816,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe370b06 │ │ │ │ + blx 0xfeb70b06 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36851,17 +36851,17 @@ │ │ │ │ blls 0x28e210 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x11f0b92 │ │ │ │ + blx 0x19f0b92 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x342dc │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36886,20 +36886,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x70c1e │ │ │ │ + blx 0x870c1e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x34374 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36924,20 +36924,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfed70cb4 │ │ │ │ + blx 0xff570cb4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3440c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36962,20 +36962,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa69 │ │ │ │ + svclt 0x0000fa89 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x344a4 │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36999,19 +36999,19 @@ │ │ │ │ blls 0x28e460 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x7f0de0 │ │ │ │ + blx 0xff0de0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738334 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37035,17 +37035,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f9d7 │ │ │ │ + svclt 0x0000f9f7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7383bc │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37069,17 +37069,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf992f273 │ │ │ │ + @ instruction: 0xf9b2f273 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738444 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37103,17 +37103,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f94f │ │ │ │ + svclt 0x0000f96f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7384cc │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37137,17 +37137,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f90b │ │ │ │ + svclt 0x0000f92b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738554 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37171,17 +37171,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8c6f273 │ │ │ │ + @ instruction: 0xf8e6f273 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7385dc │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37205,17 +37205,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f883 │ │ │ │ + svclt 0x0000f8a3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738664 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37239,17 +37239,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f83f │ │ │ │ + svclt 0x0000f85f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x706020 │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37273,17 +37273,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fff9 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + vmls.f16 , , q8 │ │ │ │ + svclt 0x0000f819 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c60ac │ │ │ │ @@ -37308,16 +37308,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xffb4f272 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + @ instruction: 0xffd4f272 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8baf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c6134 │ │ │ │ @@ -37342,16 +37342,16 @@ │ │ │ │ blls 0x28e9bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff70f272 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + @ instruction: 0xff90f272 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37380,17 +37380,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff24f272 │ │ │ │ + @ instruction: 0xff44f272 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37418,17 +37418,17 @@ │ │ │ │ blmi 0x234480 │ │ │ │ blls 0x48eaf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 6, pc, cr8, cr2, {3} │ │ │ │ + mrc2 2, 7, pc, cr8, cr2, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b4af4 │ │ │ │ @@ -37446,15 +37446,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcr2 2, 5, pc, cr0, cr2, {3} @ │ │ │ │ + mcr2 2, 6, pc, cr0, cr2, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77db28 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34b38 │ │ │ │ @@ -37478,20 +37478,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 3, pc, cr0, cr2, {3} @ │ │ │ │ + mcr2 2, 4, pc, cr0, cr2, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bdac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dbb8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34bc8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37514,20 +37514,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fe19 │ │ │ │ + svclt 0x0000fe39 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fdc48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34c58 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37549,19 +37549,19 @@ │ │ │ │ blls 0x28ecf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r2, #456] @ 0x1c8 │ │ │ │ + ldc2l 2, cr15, [r2, #456]! @ 0x1c8 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dcd0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34ce0 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37584,20 +37584,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [ip, #456] @ 0x1c8 │ │ │ │ + stc2 2, cr15, [ip, #456]! @ 0x1c8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dd60 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34d70 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37620,20 +37620,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fd45 │ │ │ │ + svclt 0x0000fd65 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fddf0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34e00 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37655,19 +37655,19 @@ │ │ │ │ blls 0x28eea0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [lr], #456 @ 0x1c8 │ │ │ │ + ldc2 2, cr15, [lr, #-456] @ 0xfffffe38 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7304f4 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ bmi 0x6fe280 │ │ │ │ @@ -37691,18 +37691,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fcb7 │ │ │ │ + svclt 0x0000fcd7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x730584 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37726,19 +37726,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r0], #-456 @ 0xfffffe38 │ │ │ │ + ldc2 2, cr15, [r0], {114} @ 0x72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x730614 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37762,19 +37762,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fc29 │ │ │ │ + svclt 0x0000fc49 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37803,17 +37803,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xff5f1a6e │ │ │ │ + blx 0xffdf1a6e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37841,17 +37841,17 @@ │ │ │ │ blmi 0x233de4 │ │ │ │ blls 0x48f18c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #19 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xfe2f1b06 │ │ │ │ + blx 0xfeaf1b06 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -37869,15 +37869,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, q1, q8 │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fb73 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7390c0 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -37902,17 +37902,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fb11 │ │ │ │ + svclt 0x0000fb31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739148 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37936,17 +37936,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xff371c80 │ │ │ │ + blx 0xffb71c80 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7391d0 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37970,17 +37970,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fa89 │ │ │ │ + svclt 0x0000faa9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739258 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38004,17 +38004,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000fa65 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x73e3e4 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x353f4 │ │ │ │ stmdage r4, {r0, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38037,19 +38037,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xf1e14 │ │ │ │ + blx 0x8f1e14 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e470 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35480 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38072,20 +38072,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9bcf272 │ │ │ │ + @ instruction: 0xf9dcf272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e500 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35510 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38108,20 +38108,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000f975 │ │ │ │ + svclt 0x0000f995 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fe590 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x355a0 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38143,19 +38143,19 @@ │ │ │ │ blls 0x28f640 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf92ef272 │ │ │ │ + @ instruction: 0xf94ef272 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38207,17 +38207,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, q9, q14 │ │ │ │ - svclt 0x0000f8af │ │ │ │ + svclt 0x0000f8cf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38270,17 +38270,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, q9, q14 │ │ │ │ - svclt 0x0000f831 │ │ │ │ + svclt 0x0000f851 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ca00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38333,17 +38333,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000ffb3 │ │ │ │ + svclt 0x0000ffd3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38388,17 +38388,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fd9bc │ │ │ │ blx 0xfecf66c8 │ │ │ │ blcs 0x74bcc │ │ │ │ @ instruction: 0xe7ecd1bc │ │ │ │ - @ instruction: 0xff44f271 │ │ │ │ + @ instruction: 0xff64f271 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39960 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38442,17 +38442,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fda94 │ │ │ │ blx 0xfecf67a0 │ │ │ │ blcs 0x724a4 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - mrc2 2, 6, pc, cr8, cr1, {3} │ │ │ │ + mrc2 2, 7, pc, cr8, cr1, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ccb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39a38 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38496,17 +38496,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdb6c │ │ │ │ blx 0xfecf6878 │ │ │ │ blcs 0x7257c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - mcr2 2, 3, pc, cr12, cr1, {3} @ │ │ │ │ + mcr2 2, 4, pc, cr12, cr1, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39b10 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38550,29 +38550,29 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc44 │ │ │ │ blx 0xfecf6950 │ │ │ │ blcs 0x72654 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - mcr2 2, 0, pc, cr0, cr1, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr0, cr1, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ ldmiblt r2!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r0, r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xd7585c │ │ │ │ + blmi 0xd758cc │ │ │ │ blls 0x18fcf4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38616,17 +38616,17 @@ │ │ │ │ @ instruction: 0xf822f7df │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d17, d9 │ │ │ │ - svclt 0x0000fd7d │ │ │ │ + svclt 0x0000fd9d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38637,15 +38637,15 @@ │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xb75738 │ │ │ │ + blmi 0xb757a8 │ │ │ │ blls 0x18fe18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_hyp │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38681,17 +38681,17 @@ │ │ │ │ @ instruction: 0xffa0f7de │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d17, d25 │ │ │ │ - svclt 0x0000fcfb │ │ │ │ + svclt 0x0000fd1b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9df4 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38737,17 +38737,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141f2c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - stc2 2, cr15, [sl], {113} @ 0x71 │ │ │ │ + stc2 2, cr15, [sl], #452 @ 0x1c4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9ed4 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38793,29 +38793,29 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe14200c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - ldc2 2, cr15, [sl], {113} @ 0x71 │ │ │ │ + ldc2 2, cr15, [sl], #-452 @ 0xfffffe3c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ stmiblt sl!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d4 │ │ │ │ - blmi 0xdb5098 │ │ │ │ + blmi 0xdb5108 │ │ │ │ blls 0x1900c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -38860,17 +38860,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c11c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d17, d7 │ │ │ │ - svclt 0x0000fb95 │ │ │ │ + svclt 0x0000fbb5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38927,17 +38927,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c230 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d17, d15 │ │ │ │ - svclt 0x0000fb0f │ │ │ │ + svclt 0x0000fb2f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38994,30 +38994,30 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c33c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d17, d15 │ │ │ │ - svclt 0x0000fa89 │ │ │ │ + svclt 0x0000faa9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r5, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d4 │ │ │ │ - blmi 0xbb4d70 │ │ │ │ + blmi 0xbb4de0 │ │ │ │ blls 0x1903e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39054,17 +39054,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c424 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d17, d23 │ │ │ │ - svclt 0x0000fa11 │ │ │ │ + svclt 0x0000fa31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a3a8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39112,17 +39112,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - @ instruction: 0xf99cf271 │ │ │ │ + @ instruction: 0xf9bcf271 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a490 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39170,17 +39170,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - @ instruction: 0xf928f271 │ │ │ │ + @ instruction: 0xf948f271 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39232,17 +39232,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000f8ad │ │ │ │ + svclt 0x0000f8cd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7f │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf79 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39374,15 +39374,15 @@ │ │ │ │ stmdaeq r7, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf700fa25 │ │ │ │ streq lr, [r7, -r8, asr #20] │ │ │ │ addmi r4, sp, r8, lsr #13 │ │ │ │ blx 0xfed30710 │ │ │ │ smlawbcc r0, r3, r1, pc @ │ │ │ │ vabd.s q15, q8, q11 │ │ │ │ - svclt 0x0000ff91 │ │ │ │ + svclt 0x0000ffb1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39424,15 +39424,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f69ec │ │ │ │ blx 0xfecf76f8 │ │ │ │ blcs 0x75bfc │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - @ instruction: 0xff2cf270 │ │ │ │ + @ instruction: 0xff4cf270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dc04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488228 │ │ │ │ @@ -39472,15 +39472,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6aac │ │ │ │ blx 0xfecf77b8 │ │ │ │ blcs 0x73cbc │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - mcr2 2, 6, pc, cr12, cr0, {3} @ │ │ │ │ + mcr2 2, 7, pc, cr12, cr0, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dcc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39522,15 +39522,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6b74 │ │ │ │ blx 0xfecf7880 │ │ │ │ blcs 0x75d84 │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - mcr2 2, 3, pc, cr8, cr0, {3} @ │ │ │ │ + mcr2 2, 4, pc, cr8, cr0, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x14883b0 │ │ │ │ @@ -39570,15 +39570,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6c34 │ │ │ │ blx 0xfecf7940 │ │ │ │ blcs 0x73e44 │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - mcr2 2, 0, pc, cr8, cr0, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr8, cr0, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8de4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @@ -39619,17 +39619,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s d30, d16, d28 │ │ │ │ - svclt 0x0000fda7 │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8df14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8568 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39665,17 +39665,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - stc2l 2, cr15, [sl, #-448] @ 0xfffffe40 │ │ │ │ + stc2l 2, cr15, [sl, #-448]! @ 0xfffffe40 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8620 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39711,17 +39711,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - stc2l 2, cr15, [lr], #448 @ 0x1c0 │ │ │ │ + stc2 2, cr15, [lr, #-448] @ 0xfffffe40 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi r4!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39754,17 +39754,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66354 │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s q15, q8, │ │ │ │ - svclt 0x0000fc99 │ │ │ │ + svclt 0x0000fcb9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39790,17 +39790,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mrrc2 2, 7, pc, r0, cr0 @ │ │ │ │ + ldc2l 2, cr15, [r0], #-448 @ 0xfffffe40 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39826,17 +39826,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r8], {112} @ 0x70 │ │ │ │ + stc2 2, cr15, [r8], #-448 @ 0xfffffe40 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39862,30 +39862,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff073a92 │ │ │ │ + blx 0xff873a92 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiblt r2, {r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d14 │ │ │ │ - blmi 0xa363b8 │ │ │ │ + blmi 0xa36428 │ │ │ │ blls 0x191178 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39916,17 +39916,17 @@ │ │ │ │ strls r4, [r3], #-2568 @ 0xfffff5f8 │ │ │ │ ldc2l 7, cr15, [r8, #884]! @ 0x374 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vaba.s d30, d16, d19 │ │ │ │ - svclt 0x0000fb55 │ │ │ │ + svclt 0x0000fb75 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -39967,17 +39967,17 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, q12 │ │ │ │ - svclt 0x0000faef │ │ │ │ + svclt 0x0000fb0f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40018,29 +40018,29 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, q12 │ │ │ │ - svclt 0x0000fa89 │ │ │ │ + svclt 0x0000faa9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xabb2b8 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r3, r0, lsl pc │ │ │ │ stmiblt sp, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - blx 0x1d73c3e │ │ │ │ + blx 0xfe473c3e │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40066,17 +40066,17 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, (invalid: 6:1) │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r8, r0, lsr #10] │ │ │ │ - blx 0xa73dc0 │ │ │ │ + blx 0x1273dc0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b378 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40108,17 +40108,17 @@ │ │ │ │ bmi 0x23f4ac │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - @ instruction: 0xf9d4f270 │ │ │ │ + @ instruction: 0xf9f4f270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b420 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40150,30 +40150,30 @@ │ │ │ │ bmi 0x23f554 │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r1, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - @ instruction: 0xf980f270 │ │ │ │ + @ instruction: 0xf9a0f270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmiblt sl!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d6 │ │ │ │ - blmi 0xa75b40 │ │ │ │ + blmi 0xa75bb0 │ │ │ │ blls 0x1915f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -40205,17 +40205,17 @@ │ │ │ │ stmdbls r3, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x945d8 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7a6c │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vaba.s d30, d16, d17 │ │ │ │ - svclt 0x0000f913 │ │ │ │ + svclt 0x0000f933 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40258,17 +40258,17 @@ │ │ │ │ bls 0x1146a4 │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7b38 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, │ │ │ │ - svclt 0x0000f8a9 │ │ │ │ + svclt 0x0000f8c9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40311,29 +40311,29 @@ │ │ │ │ bls 0x114778 │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7c0c │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, │ │ │ │ - svclt 0x0000f83f │ │ │ │ + svclt 0x0000f85f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xafb74c │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r2, r0, lsl pc │ │ │ │ stmiblt r5, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf82cf231 │ │ │ │ + @ instruction: 0xf848f231 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, ip, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40360,17 +40360,17 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bf4319 │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r5, r0, lsr #10] │ │ │ │ - @ instruction: 0xffdcf26f │ │ │ │ + @ instruction: 0xfffcf26f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb810 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40404,17 +40404,17 @@ │ │ │ │ blx 0xaf58a0 │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - @ instruction: 0xff84f26f │ │ │ │ + @ instruction: 0xffa4f26f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb8c0 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40448,17 +40448,17 @@ │ │ │ │ @ instruction: 0xf9d2f7dd │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - @ instruction: 0xff2cf26f │ │ │ │ + @ instruction: 0xff4cf26f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ec08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -40498,17 +40498,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s32 d30, d31, d28 │ │ │ │ - svclt 0x0000fec9 │ │ │ │ + svclt 0x0000fee9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf97 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40550,17 +40550,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66fc4 │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fe61 │ │ │ │ + svclt 0x0000fe81 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40586,17 +40586,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 1, cr15, cr8, cr15, {3} │ │ │ │ + cdp2 2, 3, cr15, cr8, cr15, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ee30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40622,17 +40622,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r0, #444] @ 0x1bc │ │ │ │ + ldc2l 2, cr15, [r0, #444]! @ 0x1bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40658,17 +40658,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r8, #444] @ 0x1bc │ │ │ │ + stc2 2, cr15, [r8, #444]! @ 0x1bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ef50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9097ac │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -40700,15 +40700,15 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfef6721c │ │ │ │ smlawbcc r0, ip, r1, pc @ │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000fd35 │ │ │ │ + svclt 0x0000fd55 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r0, asr #31 │ │ │ │ ldmdbge r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ @@ -40786,15 +40786,15 @@ │ │ │ │ blx 0x888c1c │ │ │ │ b 0x1173f28 │ │ │ │ addsmi r0, r9, lr, lsl #8 │ │ │ │ @ instruction: 0xf1c34304 │ │ │ │ @ instruction: 0xe792037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r5, r0, lsr #6]! │ │ │ │ - stc2 2, cr15, [r8], {111} @ 0x6f │ │ │ │ + stc2 2, cr15, [r8], #444 @ 0x1bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000be19 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000be15 │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000be11 │ │ │ │ @@ -40981,17 +40981,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ + svclt 0x0000fb23 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41041,17 +41041,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000fa8b │ │ │ │ + svclt 0x0000faab │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41101,17 +41101,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000fa13 │ │ │ │ + svclt 0x0000fa33 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41161,17 +41161,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000f99b │ │ │ │ + svclt 0x0000f9bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41221,17 +41221,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000f923 │ │ │ │ + svclt 0x0000f943 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41281,17 +41281,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000f8ab │ │ │ │ + svclt 0x0000f8cb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb896d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41341,17 +41341,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000f833 │ │ │ │ + svclt 0x0000f853 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb897c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41401,17 +41401,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000ffbb │ │ │ │ + svclt 0x0000ffdb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ @ instruction: 0xf7e22300 │ │ │ │ svclt 0x0000b8db │ │ │ │ @ instruction: 0xf7e22301 │ │ │ │ svclt 0x0000b8d7 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41635,24 +41635,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfc89 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - stc2l 2, cr15, [r6, #440]! @ 0x1b8 │ │ │ │ + cdp2 2, 0, cr15, cr6, cr14, {3} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x179144 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fc01 │ │ │ │ + svclt 0x0000fc1d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8feb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ svceq 0x00c44a33 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41696,23 +41696,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [r0], {232} @ 0xe8 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q4 │ │ │ │ - andcs pc, r0, sp, ror #26 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, sp, lsl #27 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r9, #64, 4 │ │ │ │ - blx 0xfe275596 │ │ │ │ + blx 0xfe975596 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ffa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ blmi 0xd8a614 │ │ │ │ andls r4, r4, r7, lsl r6 │ │ │ │ @@ -41758,23 +41758,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ blx 0xfe576e06 │ │ │ │ mulpl r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q3 │ │ │ │ - strdcs pc, [r0], -r1 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r1, lsl sp @ │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r9, #64, 4 │ │ │ │ - blx 0x37568e │ │ │ │ + blx 0xa7568e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ bleq 0xff14b778 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41818,24 +41818,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb1b │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - ldc2l 2, cr15, [r8], #-440 @ 0xfffffe48 │ │ │ │ + ldc2 2, cr15, [r8], {110} @ 0x6e │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x179420 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fa93 │ │ │ │ + svclt 0x0000faaf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #22 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d13a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -41878,24 +41878,24 @@ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ strb pc, [r3, r7, asr #20]! @ │ │ │ │ - stc2 2, cr15, [r0], {110} @ 0x6e │ │ │ │ + stc2 2, cr15, [r0], #-440 @ 0xfffffe48 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x179510 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fa1b │ │ │ │ + svclt 0x0000fa37 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sl │ │ │ │ - eorseq lr, r2, r8, asr #25 │ │ │ │ + eorseq lr, r2, r8, lsl #21 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-138 @ 0xffffff76 │ │ │ │ strmi sl, [r5], -lr, lsl #18 │ │ │ │ cdpls 8, 1, cr10, cr3, cr2, {0} │ │ │ │ @@ -41938,23 +41938,23 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46314770 │ │ │ │ @ instruction: 0xf7ea4628 │ │ │ │ strb pc, [r8, r9, lsl #19]! @ │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9d0f7e6 │ │ │ │ ldrb r9, [ip, r3, lsl #24] │ │ │ │ - blx 0xfe275afa │ │ │ │ + blx 0xfea75afa │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ blmi 0x139600 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000f9a3 │ │ │ │ + svclt 0x0000f9bf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #25 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bleq 0xff0fd110 │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x391a0 │ │ │ │ @@ -41966,15 +41966,15 @@ │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x14275d4 │ │ │ │ vfma.f32 q8, q7, q6 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xf9e7c │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -42087,36 +42087,36 @@ │ │ │ │ strbeq r7, [r0, #-3018] @ 0xfffff436 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcsle r2, r1, r0, lsl #24 │ │ │ │ blcs 0x580b8 │ │ │ │ @ instruction: 0xf64bd1c5 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x479454 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - stmdahi sl, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b4 │ │ │ │ ldr r4, [r1, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf85cf202 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + @ instruction: 0xf878f202 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb905f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42138,15 +42138,15 @@ │ │ │ │ @ instruction: 0xf010bae5 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1dfe7d9 │ │ │ │ - mrc 9, 7, APSR_nzcv, cr0, cr3, {1} │ │ │ │ + @ instruction: 0xeef0f94f │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9066c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [pc, #-1756] @ 0x38d9c │ │ │ │ stmiblt ip!, {r2, r4, r7, fp, ip, sp, lr}^ │ │ │ │ @@ -42172,15 +42172,15 @@ │ │ │ │ bicsle r2, r9, r0, lsl #24 │ │ │ │ strmi pc, [r0, #-33] @ 0xffffffdf │ │ │ │ sbcsle r4, fp, r5, lsl #6 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ tstpmi r0, r1 @ p-variant is OBSOLETE │ │ │ │ andshi r4, r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf1dee7d4 │ │ │ │ - cdp 13, 11, cr15, cr0, cr11, {3} │ │ │ │ + cdp 13, 11, cr15, cr0, cr7, {4} │ │ │ │ ldrb r7, [sl, r0, asr #22] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r5], {142} @ 0x8e │ │ │ │ ldrmi r4, [r5], -fp, lsl #12 │ │ │ │ @@ -42208,15 +42208,15 @@ │ │ │ │ andeq pc, r1, #6 │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ orrne lr, r0, r1, asr #20 │ │ │ │ ldmdaeq pc!, {r1, r3, r4, r8, fp, ip, sp, pc}^ @ │ │ │ │ strbvc lr, [r3, r7, asr #20] │ │ │ │ vtst.8 q8, q7, │ │ │ │ - vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xb9e44 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ ldrheq pc, [r0, #130]! @ 0x82 @ │ │ │ │ streq r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ strgt pc, [r3], #-2976 @ 0xfffff460 │ │ │ │ strgt pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ strbmi pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ @@ -42226,27 +42226,27 @@ │ │ │ │ blx 0xfe9695b2 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe8496ae │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x12635cc │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - stc2l 1, cr15, [sl], #-92 @ 0xffffffa4 │ │ │ │ + stc2 1, cr15, [r6], {23} │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r2], #-92 @ 0xffffffa4 │ │ │ │ + ldc2l 1, cr15, [lr], #-92 @ 0xffffffa4 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1172304 │ │ │ │ - blls 0x17873c │ │ │ │ + blls 0x1787ac │ │ │ │ blcc 0xdfe08 │ │ │ │ rscscc pc, pc, #-2147483632 @ 0x80000010 │ │ │ │ b 0x10fbf68 │ │ │ │ beq 0x14ce508 │ │ │ │ @ instruction: 0xf1421c58 │ │ │ │ blx 0x3a60a │ │ │ │ blx 0xfe875a16 │ │ │ │ @@ -42316,30 +42316,30 @@ │ │ │ │ @ instruction: 0x4629e7b9 │ │ │ │ @ instruction: 0xf7e7a808 │ │ │ │ @ instruction: 0xe7b4ff3d │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ rsbscc pc, sp, #64, 4 │ │ │ │ - cdp2 2, 11, cr15, cr2, cr1, {0} │ │ │ │ - @ instruction: 0xf88af26e │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 12, cr15, cr14, cr1, {0} │ │ │ │ + @ instruction: 0xf8aaf26e │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xf8d8f239 │ │ │ │ + @ instruction: 0xf8f8f239 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9096c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff13a574 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42351,15 +42351,15 @@ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf00280af │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103a7ac │ │ │ │ stmdblt fp, {r2, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ ldrheq pc, [r0, #131]! @ 0x83 @ │ │ │ │ blx 0xfe83a7c6 │ │ │ │ blx 0xfe84a3fa │ │ │ │ @ instruction: 0xf1c34303 │ │ │ │ blx 0xfe90a4d2 │ │ │ │ @@ -42468,37 +42468,37 @@ │ │ │ │ blvc 0xff3b35c8 │ │ │ │ blvc 0x2bb1d0 │ │ │ │ blvc 0xfe327de8 │ │ │ │ addsmi r0, sp, #532 @ 0x214 │ │ │ │ bcs 0x6d9bc │ │ │ │ blvc 0x136dcb8 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #17408 @ 0x4400 │ │ │ │ - @ instruction: 0xffb4f238 │ │ │ │ + @ instruction: 0xffd4f238 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf020b125 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r1, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ andcs lr, r0, lr, lsr #15 │ │ │ │ - teqpvs r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmppvs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fd61 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fd7d │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9c5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ andls sl, r2, #52, 18 @ 0xd0000 │ │ │ │ @@ -42546,60 +42546,60 @@ │ │ │ │ blls 0xe8010 │ │ │ │ b 0x10fbc14 │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq sp!, {r0, r1, r3, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r4, #2629] @ 0xa45 │ │ │ │ bleq 0x17343c4 │ │ │ │ vadd.i8 q8, q7, q10 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xfa78c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #168] @ 0x39b74 │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462361f0 │ │ │ │ blx 0xfe9babb2 │ │ │ │ blx 0xfe9e9aee │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849be6 │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - @ instruction: 0xf9cef117 │ │ │ │ + @ instruction: 0xf9eaf117 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf9c4f117 │ │ │ │ + @ instruction: 0xf9e0f117 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b414 │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dbf48 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1178900 │ │ │ │ - blls 0x2f8200 │ │ │ │ + blls 0x2f8270 │ │ │ │ stmdbge ip, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1174623 │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf117230c │ │ │ │ - bls 0x2781d0 │ │ │ │ + bls 0x278240 │ │ │ │ blls 0x2a3f98 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf990f117 │ │ │ │ + @ instruction: 0xf9acf117 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x748c8 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42614,27 +42614,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1178b24 │ │ │ │ - strtmi pc, [sl], -r3, ror #18 │ │ │ │ + @ instruction: 0x462af97f │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf117a824 │ │ │ │ - @ instruction: 0x465bf95b │ │ │ │ + @ instruction: 0x465bf977 │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf117a816 │ │ │ │ - @ instruction: 0x462af953 │ │ │ │ + strtmi pc, [sl], -pc, ror #18 │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf117a81a │ │ │ │ - svcls 0x0024f94b │ │ │ │ + svcls 0x0024f967 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -42675,27 +42675,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6752e0 │ │ │ │ blhi 0x7752e4 │ │ │ │ blhi 0x7f52e8 │ │ │ │ blhi 0x8752ec │ │ │ │ blhi 0x8f52f0 │ │ │ │ blhi 0x9752f4 │ │ │ │ - @ instruction: 0xf8e8f117 │ │ │ │ + @ instruction: 0xf904f117 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8e0f117 │ │ │ │ + @ instruction: 0xf8fcf117 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8d8f117 │ │ │ │ + @ instruction: 0xf8f4f117 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8d0f117 │ │ │ │ + @ instruction: 0xf8ecf117 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba188 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87bd0c │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -42747,28 +42747,28 @@ │ │ │ │ ldrtmi r0, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ @ instruction: 0xf1178b1c │ │ │ │ - svcls 0x0007f857 │ │ │ │ + svcls 0x0007f873 │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strtmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1179701 │ │ │ │ - blls 0x177f30 │ │ │ │ + blls 0x177fa0 │ │ │ │ ldmdbge ip, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwls sl, #2070 @ 0x816 │ │ │ │ strtmi r9, [r3], -r1, lsl #14 │ │ │ │ - @ instruction: 0xf844f117 │ │ │ │ + @ instruction: 0xf860f117 │ │ │ │ strtmi r4, [fp], -r2, asr #12 │ │ │ │ blge 0x74548 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf83cf117 │ │ │ │ + @ instruction: 0xf858f117 │ │ │ │ stmdals r0!, {r2, r5, r9, sl, fp, ip, pc} │ │ │ │ ldmib sp, {sl, sp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ @ instruction: 0xf04f9f25 │ │ │ │ cdpls 14, 2, cr0, cr1, cr0, {0} │ │ │ │ bls 0x7cb9f8 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -42808,15 +42808,15 @@ │ │ │ │ b 0x11c0a74 │ │ │ │ b 0x140b9d4 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1160800 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7e730 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1402aec │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43057,39 +43057,39 @@ │ │ │ │ blvc 0x445abc │ │ │ │ ldmdahi r3, {r2, r6, r8, ip, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmdacs r0, {r0, r1, r4, pc} │ │ │ │ blvc 0x14ae3ec │ │ │ │ orrle r2, sl, r0, lsl #18 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #43008 @ 0xa800 │ │ │ │ - blx 0x676bb6 │ │ │ │ + blx 0xe76bb6 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ andcs sl, r0, #456 @ 0x1c8 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [lr], -fp, lsl #12 │ │ │ │ strmi r4, [ip], -sp, lsl #12 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ ldmdahi r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ andcs fp, r0, #200, 22 @ 0x32000 │ │ │ │ @ instruction: 0x46164613 │ │ │ │ @ instruction: 0x46144615 │ │ │ │ andcs lr, r0, r9, asr #13 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl fp │ │ │ │ rsbscc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf8bef201 │ │ │ │ + @ instruction: 0xf8daf201 │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0x462c72ff │ │ │ │ strtmi r4, [lr], -fp, lsr #12 │ │ │ │ ssat r2, #18, r4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a60a4 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43104,16 +43104,16 @@ │ │ │ │ blvc 0xfe720f74 │ │ │ │ eorsle r2, r7, r0, lsl #22 │ │ │ │ strmi pc, [r0], #36 @ 0x24 │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x2605e73e │ │ │ │ bllt 0x1db8370 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ - eorseq lr, r2, r8, ror #25 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ andeq lr, r3, #352256 @ 0x56000 │ │ │ │ bls 0xee82c │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2e520 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece0ba4 │ │ │ │ @@ -43164,29 +43164,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f05c │ │ │ │ ldr r9, [sl, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [ip], -r2, lsl #26 │ │ │ │ ldr r9, [r2, r3, lsl #6]! │ │ │ │ - @ instruction: 0xf9f2f26d │ │ │ │ - strbcs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + blx 0x4f6e20 │ │ │ │ + strbtcs pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d1 │ │ │ │ - andcs pc, r0, fp, lsl #16 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + andcs pc, r0, r7, lsr #16 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf800f201 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r4, lsr r7 │ │ │ │ + @ instruction: 0xf81cf201 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, ip, asr #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ andls sl, r2, sl, lsr r9 │ │ │ │ @@ -43231,60 +43231,60 @@ │ │ │ │ bicvc lr, sl, #274432 @ 0x43000 │ │ │ │ b 0x141f170 │ │ │ │ b 0x1417488 │ │ │ │ b 0x127cacc │ │ │ │ b 0x1118c8c │ │ │ │ b 0x13fced8 │ │ │ │ vtst.8 q8, q7, q4 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xfb244 │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ ldc 6, cr4, [pc, #256] @ 0x3a688 │ │ │ │ @ instruction: 0xf8b38ba9 │ │ │ │ @ instruction: 0x464341f0 │ │ │ │ blx 0xfe93b626 │ │ │ │ blx 0xfe94e5ba │ │ │ │ @ instruction: 0xf1c05000 │ │ │ │ blx 0xfe84a6a2 │ │ │ │ stmdane r0, {r2, sl} │ │ │ │ cmnmi r4, r0 │ │ │ │ strls r9, [r1], #-10 │ │ │ │ strls sl, [fp], #-2070 @ 0xfffff7ea │ │ │ │ - ldc2l 1, cr15, [r0], #-88 @ 0xffffffa8 │ │ │ │ + stc2 1, cr15, [ip], {22} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - stc2l 1, cr15, [r6], #-88 @ 0xffffffa8 │ │ │ │ + stc2 1, cr15, [r2], {22} │ │ │ │ stmdbge sl, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ ldmib sp, {r1, r4, r6, r9, lr}^ │ │ │ │ bl 0x19cba00 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1164500 │ │ │ │ - blls 0x2f9748 │ │ │ │ + blls 0x2f97b8 │ │ │ │ stmdbge ip, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1164643 │ │ │ │ - stmdbge r8, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf116230c │ │ │ │ - bls 0x279718 │ │ │ │ + bls 0x279788 │ │ │ │ blls 0x2a4a50 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r4, r2, #41943040 @ 0x2800000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 1, cr15, [r4], #-88 @ 0xffffffa8 │ │ │ │ + mrrc2 1, 1, pc, r0, cr6 @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x465a417f │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @@ -43297,27 +43297,27 @@ │ │ │ │ blhi 0x675c98 │ │ │ │ blhi 0x6f5c9c │ │ │ │ blhi 0x775ca0 │ │ │ │ blhi 0x7f5ca4 │ │ │ │ blhi 0x875ca8 │ │ │ │ blhi 0x8f5cac │ │ │ │ blhi 0x975cb0 │ │ │ │ - stc2 1, cr15, [sl], {22} │ │ │ │ + stc2 1, cr15, [r6], #-88 @ 0xffffffa8 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - stc2 1, cr15, [r2], {22} │ │ │ │ + ldc2 1, cr15, [lr], {22} │ │ │ │ @ instruction: 0x465a4653 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xffef6afa │ │ │ │ + ldc2 1, cr15, [r6], {22} │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xffcf6b0a │ │ │ │ + stc2 1, cr15, [lr], {22} │ │ │ │ blls 0x860744 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmdane fp, {r1, r2, r3, r4, r8, r9, sl, lr} │ │ │ │ eorvs lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdals r1!, {r0, r2, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x8e18e9dd │ │ │ │ @@ -43356,27 +43356,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1168b24 │ │ │ │ - @ instruction: 0x4622fb95 │ │ │ │ + @ instruction: 0x4622fbb1 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - ldrtmi pc, [sl], -sp, lsl #23 @ │ │ │ │ + ldrtmi pc, [sl], -r9, lsr #23 @ │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - strtmi pc, [r2], -r5, lsl #23 │ │ │ │ + strtmi pc, [r2], -r1, lsr #23 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, pc} │ │ │ │ @ instruction: 0xf116a81a │ │ │ │ - ldmdage lr, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage lr, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f9c24 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf04f5222 │ │ │ │ stmdagt fp, {r9, fp} │ │ │ │ blhi 0x8f5de4 │ │ │ │ blhi 0x7f5de8 │ │ │ │ stmdaeq r4, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -43429,27 +43429,27 @@ │ │ │ │ blls 0x17cc84 │ │ │ │ beq 0x76e24 │ │ │ │ stmdage r0!, {r1, r3, r5, r9, sl, lr} │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ stc 6, cr4, [sp, #268] @ 0x10c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ @ instruction: 0xf1168b1a │ │ │ │ - strbmi pc, [sl], -r1, lsl #22 @ │ │ │ │ + @ instruction: 0x464afb1d │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x462afaf9 │ │ │ │ + @ instruction: 0x462afb15 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - blls 0x1b9478 │ │ │ │ + blls 0x1b94e8 │ │ │ │ ldmdbge r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls sl, #2074 @ 0x81a │ │ │ │ ldrbmi r9, [r3], -r1, lsl #8 │ │ │ │ - blx 0xffa76d1c │ │ │ │ + blx 0x176d1e │ │ │ │ bls 0x862158 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9, sl, ip, lr} │ │ │ │ tstmi lr, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r9, [r0], r5, lsr #28 │ │ │ │ @ instruction: 0xf04f9821 │ │ │ │ @@ -43491,15 +43491,15 @@ │ │ │ │ bleq 0x1b8bc84 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x46230b7f │ │ │ │ strls r4, [r1], #-1586 @ 0xfffff9ce │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blx 0x1e0186 │ │ │ │ @ instruction: 0xf116f807 │ │ │ │ - blls 0x1793a0 │ │ │ │ + blls 0x179410 │ │ │ │ stmdahi r4, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0xfe9e0de6 │ │ │ │ strbmi r2, [r8], -r5, lsl #28 │ │ │ │ vstmiaeq r3, {s28-s106} │ │ │ │ strbmi r9, [r6], #2834 @ 0xb12 │ │ │ │ bl 0x13c0bec │ │ │ │ ldmne r2, {r1, r2, r3, r9, sl, fp}^ │ │ │ │ @@ -43617,22 +43617,22 @@ │ │ │ │ ldc2 7, cr15, [r8], #912 @ 0x390 │ │ │ │ @ instruction: 0xf89de7b0 │ │ │ │ blcs 0x46dd4 │ │ │ │ bls 0x12f31c │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbscc pc, sp, #64, 4 │ │ │ │ - stc2 2, cr15, [r4], {0} │ │ │ │ - cdp2 2, 5, cr15, cr12, cr12, {3} │ │ │ │ + stc2 2, cr15, [r0] │ │ │ │ + cdp2 2, 7, cr15, cr12, cr12, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, ror #25 │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb91da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x8437b4 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -43661,17 +43661,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d0 │ │ │ │ - svclt 0x0000fe0f │ │ │ │ + svclt 0x0000fe2f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrmi r4, [r4], -r2, lsr #26 │ │ │ │ bmi 0x8cc480 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @@ -43702,17 +43702,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d16 │ │ │ │ - svclt 0x0000fdbd │ │ │ │ + svclt 0x0000fddd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fecd0 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43720,21 +43720,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cb8ec │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xbade0 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fde9 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fe09 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed28 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43742,21 +43742,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cb960 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xbae38 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fdbd │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fddd │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed80 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -43767,21 +43767,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fb944 │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xbae9c │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fd8b │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fdab │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb91ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12fedc4 │ │ │ │ ldmibeq sl, {r0, r1, r3, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ vmlsvs.f32 s28, s6, s30 │ │ │ │ @@ -43796,39 +43796,39 @@ │ │ │ │ andvs r4, r2, r1, asr #4 │ │ │ │ b 0x10bbf60 │ │ │ │ stmib r0, {r0, r4, r6, r7, r9, ip, sp}^ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd38 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0xbaf10 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fd51 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fd71 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103ee58 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, fp, asr #12 │ │ │ │ + addcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [ip, #-220]! @ 0xffffff24 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + stc2l 2, cr15, [ip, #-220] @ 0xffffff24 │ │ │ │ + mlaseq r2, r0, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb920b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2beea0 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmiblt sl, {r0, r3, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmdblt r9, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44055,15 +44055,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdbge r8, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e4a802 │ │ │ │ @ instruction: 0x462af99f │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf872f7e6 │ │ │ │ vabd.s32 q15, q14, q9 │ │ │ │ - svclt 0x0000fafb │ │ │ │ + svclt 0x0000fb1b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ @ instruction: 0x9e182901 │ │ │ │ @@ -44460,26 +44460,26 @@ │ │ │ │ @ instruction: 0xf04f460b │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ ldrb r4, [sp], r0, lsl #2 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r5], -sp, asr #12 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ blmi 0x27bd68 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff32b0 │ │ │ │ - b 0x143b07c │ │ │ │ + b 0x143b0ec │ │ │ │ stmdaeq r9!, {r0, r3, r4, r6}^ │ │ │ │ sbcvc lr, r5, r0, asr #20 │ │ │ │ stmdaeq lr, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ svcge 0x0023f47f │ │ │ │ @ instruction: 0xf7d5e6c1 │ │ │ │ svclt 0x0000f8f3 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ stmdavs r4!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -44535,15 +44535,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.32 @ instruction: 0xf487fab7 │ │ │ │ str r3, [sp, r0, lsr #8]! │ │ │ │ @ instruction: 0x46054637 │ │ │ │ @ instruction: 0x468446b2 │ │ │ │ ldrb r2, [r9, r0, asr #8] │ │ │ │ - @ instruction: 0xff3af26b │ │ │ │ + @ instruction: 0xff5af26b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4606b095 │ │ │ │ stcge 12, cr10, [lr, #-24] @ 0xffffffe8 │ │ │ │ @@ -44648,29 +44648,29 @@ │ │ │ │ b 0xfe10bcac │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - mvncs pc, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ adcmi pc, fp, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 1, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ - cdp2 2, 4, cr15, cr14, cr11, {3} │ │ │ │ + ldc2 1, cr15, [r2], {255} @ 0xff │ │ │ │ + cdp2 2, 6, cr15, cr14, cr11, {3} │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #13 │ │ │ │ - eorseq lr, r2, r8, lsl sp │ │ │ │ - eorseq lr, r2, r8, asr #22 │ │ │ │ - eorseq lr, r2, r0, lsl sp │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ + eorseq lr, r2, r0, ror #22 │ │ │ │ + eorseq lr, r2, r8, lsr #26 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -44695,15 +44695,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e8fbf5 │ │ │ │ - ldc2l 2, cr15, [sl, #428]! @ 0x1ac │ │ │ │ + cdp2 2, 1, cr15, cr10, cr11, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ mcrne 0, 0, r4, cr8, cr9, {0} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ @@ -44732,80 +44732,80 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vhsub.s32 d17, d11, d12 │ │ │ │ - svclt 0x0000fc1b │ │ │ │ + svclt 0x0000fc3b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d4 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0x4620b911 │ │ │ │ @ instruction: 0xffd6f7ff │ │ │ │ - ldc2 0, cr15, [r4, #-624] @ 0xfffffd90 │ │ │ │ + ldc2 0, cr15, [r0, #-624]! @ 0xfffffd90 │ │ │ │ svclt 0x0000e7f9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb92f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ @ instruction: 0xf64bb182 │ │ │ │ - @ instruction: 0xf2c034f4 │ │ │ │ + vaddhn.i16 d20, q0, q6 │ │ │ │ @ instruction: 0xf64e042d │ │ │ │ - vrsra.s64 d21, d8, #64 │ │ │ │ + vrsra.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfe67856a │ │ │ │ + blx 0xfed7856a │ │ │ │ vsubl.s8 q9, d0, d5 │ │ │ │ @ instruction: 0xf8c00201 │ │ │ │ @ instruction: 0xf7ff22d4 │ │ │ │ svclt 0x0000ffc9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - smlabbcs r0, pc, sl, pc @ │ │ │ │ + smlatbcs r0, fp, sl, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strmi pc, [r8], -r9, asr #23 │ │ │ │ + strmi pc, [r8], -r5, ror #23 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - tstpcs r0, r1, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strmi pc, [r8], -pc, asr #20 │ │ │ │ + strmi pc, [r8], -fp, ror #20 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x4c054 │ │ │ │ @@ -44835,40 +44835,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #784 @ 0x310 │ │ │ │ + andcs pc, r0, #1232 @ 0x4d0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - ldrmi pc, [r0], -r1, lsr #28 │ │ │ │ + @ instruction: 0x4610fe3d │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #1520 @ 0x5f0 │ │ │ │ + andcs pc, r0, #1968 @ 0x7b0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - ldrmi pc, [r0], -pc, asr #28 │ │ │ │ + ldrmi pc, [r0], -fp, ror #28 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -44879,25 +44879,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf7568 │ │ │ │ blvc 0x17756c │ │ │ │ - @ instruction: 0xffacf114 │ │ │ │ + @ instruction: 0xffc8f114 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a0d6 │ │ │ │ - ldc2l 2, cr15, [r6], #-428 @ 0xfffffe54 │ │ │ │ + ldc2 2, cr15, [r6], {107} @ 0x6b │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x577600 │ │ │ │ @@ -44906,25 +44906,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf75d8 │ │ │ │ blvc 0x1775dc │ │ │ │ - @ instruction: 0xffa0f114 │ │ │ │ + @ instruction: 0xffbcf114 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a146 │ │ │ │ - ldc2 2, cr15, [lr], #-428 @ 0xfffffe54 │ │ │ │ + mrrc2 2, 6, pc, lr, cr11 @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ blx 0xfec68404 │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe468450 │ │ │ │ blx 0xfecb8674 │ │ │ │ @@ -44961,31 +44961,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strbne pc, [r1, r1, ror #27] @ │ │ │ │ + @ instruction: 0x17c1fdfd │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - movwcs pc, #3481 @ 0xd99 @ │ │ │ │ + movwcs pc, #3509 @ 0xdb5 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - bfine pc, sp, (invalid: 27:1) @ │ │ │ │ + @ instruction: 0x17c1fdb9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -46001,15 +46001,15 @@ │ │ │ │ bl 0xfe96b208 │ │ │ │ @ instruction: 0xf1060408 │ │ │ │ ldmibne r8!, {r3, r8, r9} │ │ │ │ rsceq r2, r2, r0, lsl #2 │ │ │ │ svclt 0x00d8429d │ │ │ │ pop {r3, r9, sp} │ │ │ │ vsra.s64 q2, q8, #35 │ │ │ │ - svclt 0x0000bef3 │ │ │ │ + svclt 0x0000bf13 │ │ │ │ vorr.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, ip, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ b 0x1400924 │ │ │ │ svclt 0x001404c4 │ │ │ │ @@ -50321,103 +50321,103 @@ │ │ │ │ @ instruction: 0xf1a78ff0 │ │ │ │ strcs r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ strmi r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ stmib r3!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ andscc r4, r0, #8388608 @ 0x800000 │ │ │ │ ldrmi r1, [r0, #2578] @ 0xa12 │ │ │ │ @ instruction: 0xe7eadcf8 │ │ │ │ - asrspl pc, lr, #12 @ │ │ │ │ + bicpl pc, r8, lr, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c82201 │ │ │ │ - svclt 0x0000bb93 │ │ │ │ + svclt 0x0000bbaf │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56604 @ 0xdd1c │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ - blx 0xfef7d898 │ │ │ │ - @ instruction: 0xf838f0c9 │ │ │ │ + blx 0xff67d898 │ │ │ │ + @ instruction: 0xf854f0c9 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfeb7d8b8 │ │ │ │ - @ instruction: 0xf828f0c9 │ │ │ │ + blx 0xff27d8b8 │ │ │ │ + @ instruction: 0xf844f0c9 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msreq R12_usr, sp │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorseq pc, r8, sp, asr #4 │ │ │ │ + subseq pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ vhsub.s d2, d1, d26 │ │ │ │ - svclt 0x0000f9a5 │ │ │ │ - eorseq lr, r2, r0, ror #27 │ │ │ │ + svclt 0x0000f9c5 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb987cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0cf0ff8 │ │ │ │ - vpmin.s8 d31, d11, d19 │ │ │ │ - vsra.s64 d21, d20, #64 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - vtst.8 d31, d13, d3 │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ + vadd.i8 d31, d13, d31 │ │ │ │ + vsra.s64 d16, d24, #64 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0cc4008 │ │ │ │ - svclt 0x0000b80b │ │ │ │ + svclt 0x0000b827 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb987fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.i d21, d16, d0[0] │ │ │ │ umulllt r0, r2, r5, r4 │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vaddl.s8 q8, d16, d28 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ @ instruction: 0xf094002d │ │ │ │ - ldrexblt pc, [r8] @ │ │ │ │ - @ instruction: 0xf87af0ce │ │ │ │ + ldrhlt pc, [r8, #251] @ 0xfb @ │ │ │ │ + @ instruction: 0xf896f0ce │ │ │ │ @ instruction: 0xf64e2315 │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ vand d16, d13, d18 │ │ │ │ - vrshr.s64 d16, d16, #64 │ │ │ │ + vmlal.s q8, d16, d0[2] │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - cmppeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 96), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x11fd984 │ │ │ │ + blx 0x18fd984 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbeq pc, [r4], #589 @ 0x24d @ │ │ │ │ + ldrbeq pc, [ip], #589 @ 0x24d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - movwvs pc, #1614 @ 0x64e @ │ │ │ │ + tstpvs r8, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrseq pc, sp, #4 @ │ │ │ │ + biceq pc, r8, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-532 @ 0xfffffdec │ │ │ │ - @ instruction: 0xff0cf1f9 │ │ │ │ + @ instruction: 0xff28f1f9 │ │ │ │ mov ip, sp │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r8, r0 │ │ │ │ mov r7, r1 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, r3 │ │ │ │ ldm ip, {r2, r3, r4, r5, r6} │ │ │ │ @@ -50427,51 +50427,51 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x416c0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2daef0 │ │ │ │ + b 0x2daf30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb988d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - ldc2l 2, cr15, [lr, #-160]! @ 0xffffff60 │ │ │ │ + ldc2 2, cr15, [lr, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb988fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff0 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d22, q0, q12 │ │ │ │ @ instruction: 0xf1040432 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf0033410 │ │ │ │ adcmi pc, ip, #8128 @ 0x1fc0 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0x14ed948 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, #12, 22 @ 0x3000 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bpl 0xfe0bd894 │ │ │ │ - @ instruction: 0xf9c0f0cd │ │ │ │ + @ instruction: 0xf9dcf0cd │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r8, #-1280] @ 0xfffffb00 @ │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ cdppl 5, 5, cr15, cr9, cr0, {0} │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ @@ -50538,60 +50538,60 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r1, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, ror lr │ │ │ │ + eorseq lr, r2, r8, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrvs pc, [r0], #-1614 @ 0xfffff9b2 │ │ │ │ + strtvs pc, [r8], #-1614 @ 0xfffff9b2 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460e │ │ │ │ vcgt.s8 q8, , q12 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4607231b │ │ │ │ - @ instruction: 0xf9c4f0cd │ │ │ │ + @ instruction: 0xf9e0f0cd │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46380378 │ │ │ │ vcgt.s8 d25, d11, d0 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vrshr.s64 q8, q4, #64 │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9b4f0cd │ │ │ │ + @ instruction: 0xf9d0f0cd │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ vqadd.s8 d22, d29, d24 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf8c0032d │ │ │ │ @ instruction: 0xf8c040a4 │ │ │ │ andlt r3, r3, ip, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #208896 @ 0x33000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strvc pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0cd022d │ │ │ │ - @ instruction: 0xf500f8d1 │ │ │ │ + @ instruction: 0xf500f8ed │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 1, cr5, [pc, #352] @ 0x41aa4 │ │ │ │ @ instruction: 0xf8527b26 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8427302 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ stc 2, cr5, [r1, #340] @ 0x154 │ │ │ │ @@ -50626,26 +50626,26 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mrsmi ip, R12_fiq │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r0, ror lr │ │ │ │ + eorseq lr, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #56, 20 @ 0x38000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0cd022d │ │ │ │ - @ instruction: 0xf500f861 │ │ │ │ + @ instruction: 0xf500f87d │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41b84 │ │ │ │ @ instruction: 0xf8527b2c │ │ │ │ @ instruction: 0xf8523c08 │ │ │ │ @ instruction: 0xf4434c04 │ │ │ │ @ instruction: 0xf8427308 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @@ -50686,26 +50686,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstmi pc, r1, lsr r2 @ │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r0, ror lr │ │ │ │ + eorseq lr, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #270336 @ 0x42000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ - @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500ffe5 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ + @ instruction: 0xf0cd022d │ │ │ │ + @ instruction: 0xf500f801 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41c7c │ │ │ │ @ instruction: 0xf8537b36 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50757,26 +50757,26 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi pc, r2, ror r2 @ │ │ │ │ ... │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ - eorseq lr, r2, r0, ror lr │ │ │ │ + eorseq lr, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #60, 20 @ 0x3c000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500ff55 │ │ │ │ + @ instruction: 0xf500ff71 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 5, cr5, [pc, #352] @ 0x41d9c │ │ │ │ @ instruction: 0xf8537b32 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50823,26 +50823,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ tstmi pc, r0, asr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, ror lr │ │ │ │ + eorseq lr, r2, r8, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fed1 │ │ │ │ + @ instruction: 0xf500feed │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @ instruction: 0xf5005558 │ │ │ │ @ instruction: 0xf5005255 │ │ │ │ @ instruction: 0xf5005455 │ │ │ │ @ instruction: 0xf8515e59 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ strtmi r5, [ip], r0, asr #32 │ │ │ │ @@ -50905,28 +50905,28 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r3, lsl r2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, ror lr │ │ │ │ + eorseq lr, r2, r8, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r2, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi fp, [sp], #-133 @ 0xffffff7b │ │ │ │ strmi r6, [lr], -sp, lsr #16 │ │ │ │ andls r4, r2, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf0a100c8 │ │ │ │ - @ instruction: 0xf1b0fd61 │ │ │ │ + @ instruction: 0xf1b0fd7d │ │ │ │ ldmib r6, {fp}^ │ │ │ │ svclt 0x00127500 │ │ │ │ beq 0xbdfd4 │ │ │ │ beq 0x7dfd8 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @@ -50993,19 +50993,19 @@ │ │ │ │ rsceq pc, ip, #13172736 @ 0xc90000 │ │ │ │ hvceq 13952 @ 0x3680 │ │ │ │ svclt 0x00489b02 │ │ │ │ strhtvs r6, [r3], -r2 │ │ │ │ movwcs lr, #6085 @ 0x17c5 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - @ instruction: 0xb190fdf7 │ │ │ │ + orrslt pc, r0, r3, lsl lr @ │ │ │ │ ldcne 3, cr2, [r9, #-4]! │ │ │ │ stmdavs r7, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - cmpplt r0, pc, ror #27 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, fp, lsl #28 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #14339 @ 0x3803 │ │ │ │ rsbscs lr, r7, lr, ror #14 │ │ │ │ addsvc pc, r0, lr, asr #13 │ │ │ │ ldrbeq pc, [r7, #-583]! @ 0xfffffdb9 @ │ │ │ │ strcc pc, [r0, #718]! @ 0x2ce │ │ │ │ ldrdcs lr, [r1], -sl │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -51024,15 +51024,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subvs r4, r4, pc, lsl #12 │ │ │ │ andvs r4, r4, r1, lsl r6 │ │ │ │ addvs r4, r4, r5, lsl r6 │ │ │ │ smlabtvs r4, r4, r0, r6 │ │ │ │ stmib sp, {r3, r5, r6, r9, sl, lr}^ │ │ │ │ strls r4, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - stc2l 0, cr15, [r6, #668] @ 0x29c │ │ │ │ + stc2l 0, cr15, [r2, #668]! @ 0x29c │ │ │ │ blgt 0x2139e4 │ │ │ │ adcsvs r6, r0, r2, lsr r1 │ │ │ │ rscsvs r4, r1, r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ eorsvs r6, r3, #2818048 @ 0x2b0000 │ │ │ │ rsbsvs r6, r3, #7012352 @ 0x6b0000 │ │ │ │ adcsvs r6, r3, #11206656 @ 0xab0000 │ │ │ │ @@ -51116,30 +51116,30 @@ │ │ │ │ @ instruction: 0xf8d53c10 │ │ │ │ @ instruction: 0xf84c3f2c │ │ │ │ @ instruction: 0xf8d53c0c │ │ │ │ @ instruction: 0xf84c3f30 │ │ │ │ @ instruction: 0xf8d53c08 │ │ │ │ @ instruction: 0xf84c3f34 │ │ │ │ str r3, [r9, r4, lsl #24] │ │ │ │ - blx 0x15feb3a │ │ │ │ + blx 0x1dfeb3a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb993b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x19c5f58 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb r2, {r2, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdb r2!, {r2, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf0a7a801 │ │ │ │ - stmdage r1, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ + stmdage r1, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -51186,15 +51186,15 @@ │ │ │ │ @ instruction: 0xf8c43094 │ │ │ │ @ instruction: 0xf8de3f2c │ │ │ │ @ instruction: 0xf8c43098 │ │ │ │ @ instruction: 0xf8de3f30 │ │ │ │ @ instruction: 0xf8c4309c │ │ │ │ qasxmi r3, r1, r4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - stc2l 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ + ldc2l 0, cr15, [lr], {167} @ 0xa7 │ │ │ │ blmi 0x94a2c0 │ │ │ │ blls 0x89c32c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -51223,35 +51223,35 @@ │ │ │ │ svccc 0x0028f8c4 │ │ │ │ ldrsbcc pc, [ip, #133]! @ 0x85 @ │ │ │ │ svccc 0x002cf8c4 │ │ │ │ andcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ svccc 0x0030f8c4 │ │ │ │ andcs lr, r1, lr, ror r7 │ │ │ │ vaba.s32 d30, d21, d25 │ │ │ │ - svclt 0x0000fa81 │ │ │ │ + svclt 0x0000faa1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi 0x1053bdc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blvs 0x1a53d98 │ │ │ │ @ instruction: 0xf0a74691 │ │ │ │ - @ instruction: 0xf64efc05 │ │ │ │ + @ instruction: 0xf64efc21 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5a02395 │ │ │ │ @ instruction: 0xf024743e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2971 @ 0xb9b │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r2], {195} @ 0xc3 │ │ │ │ + ldc2 0, cr15, [lr], {195} @ 0xc3 │ │ │ │ mvnlt r4, r6, lsl #12 │ │ │ │ strtmi r4, [sl], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ @ instruction: 0x46414633 │ │ │ │ ldrtmi r4, [sl], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -51266,63 +51266,63 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a843f0 │ │ │ │ - vpmin.s8 , q7, │ │ │ │ + vpmax.s8 d27, d30, d13 │ │ │ │ vsubw.s8 q10, q0, d18 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d29, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - blx 0xfe77ed92 │ │ │ │ - cdp2 1, 1, cr15, cr4, cr11, {0} │ │ │ │ + blx 0xfef7ed92 │ │ │ │ + cdp2 1, 3, cr15, cr0, cr11, {0} │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d13, d2 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ strls r0, [r0, #-45] @ 0xffffffd3 │ │ │ │ - blx 0xffc7e8a4 │ │ │ │ + blx 0x37e8a6 │ │ │ │ @ instruction: 0x4622e79f │ │ │ │ vmax.s8 d20, d13, d25 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf115002d │ │ │ │ - ldr pc, [r6, r7, ror #21] │ │ │ │ - @ instruction: 0xf9f4f265 │ │ │ │ + ldr pc, [r6, r3, lsl #22] │ │ │ │ + blx 0x57edfc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], sl, lsl #1 │ │ │ │ strmi r4, [r7], -r5, asr #22 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ ldmdavs fp, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ blvs 0x1c43094 │ │ │ │ - blx 0x1e7e736 │ │ │ │ + blx 0xfe57e736 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ blcs 0x5c518 │ │ │ │ movwcs sp, #317 @ 0x13d │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0x1d7e7ca │ │ │ │ + blx 0xfe47e7ca │ │ │ │ teqlt r8, #5242880 @ 0x500000 │ │ │ │ addcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7cd3580 │ │ │ │ @ instruction: 0x4649ee5a │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r1], -fp, lsr #12 │ │ │ │ @@ -51342,69 +51342,69 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a847f0 │ │ │ │ - vmul.i8 , q15, │ │ │ │ + vmul.i8 , q15, │ │ │ │ vsubw.s8 q10, q0, d16 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d19, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ strcs r2, [r0, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x17eec2 │ │ │ │ - ldc2l 1, cr15, [ip, #-44]! @ 0xffffffd4 │ │ │ │ + blx 0x97eec2 │ │ │ │ + ldc2 1, cr15, [r8, #44] @ 0x2c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d2, d13 │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - blx 0x167e9d4 │ │ │ │ + blx 0x1d7e9d4 │ │ │ │ @ instruction: 0x4622e795 │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ @ instruction: 0xf115002d │ │ │ │ - str pc, [ip, pc, asr #20] │ │ │ │ - @ instruction: 0xf95cf265 │ │ │ │ + str pc, [ip, fp, ror #20] │ │ │ │ + @ instruction: 0xf97cf265 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb997a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fc8 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ bmi 0xd4b408 │ │ │ │ blvs 0x11ae7e0 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb33 │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - cdp2 0, 14, cr15, cr12, cr7, {5} │ │ │ │ + @ instruction: 0xff08f0a7 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc] │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - @ instruction: 0x4601fad1 │ │ │ │ + strmi pc, [r1], -sp, ror #21 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7dad0de │ │ │ │ tstpmi ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ blcs 0x6468c │ │ │ │ @@ -51415,55 +51415,55 @@ │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, sp, lr}^ │ │ │ │ vmax.s16 d22, d7, d6 │ │ │ │ - @ instruction: 0xf10bfa8f │ │ │ │ - blls 0x201a70 │ │ │ │ + @ instruction: 0xf10bfaaf │ │ │ │ + blls 0x201ae0 │ │ │ │ bls 0x153e5c │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ - andscs pc, ip, sp, asr #4 │ │ │ │ + eorscs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1159400 │ │ │ │ - str pc, [ip, r3, ror #19]! │ │ │ │ + @ instruction: 0xe7acf9ff │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - subscs pc, r8, sp, asr #4 │ │ │ │ + rsbscs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9daf115 │ │ │ │ + @ instruction: 0xf9f6f115 │ │ │ │ vabd.s32 d30, d21, d19 │ │ │ │ - svclt 0x0000f8e7 │ │ │ │ + svclt 0x0000f907 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fc8 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ bmi 0xd4b4f4 │ │ │ │ blvs 0x11ae8cc │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb3b │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - cdp2 0, 7, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr7, {5} │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc :64], r0 │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4629725e │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e1 │ │ │ │ strtmi r0, [r0], -r0, lsl #3 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ sbcsle r2, sp, r0, lsl #16 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vorr.i32 d20, #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -51474,36 +51474,36 @@ │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - blx 0x67f098 │ │ │ │ - ldc2 1, cr15, [r0], {11} │ │ │ │ + blx 0xe7f098 │ │ │ │ + stc2 1, cr15, [ip], #44 @ 0x2c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d21, d13, d2 │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ strls r0, [r0], #-45 @ 0xffffffd3 │ │ │ │ - @ instruction: 0xf96cf115 │ │ │ │ + @ instruction: 0xf988f115 │ │ │ │ strmi lr, [r1], -fp, lsr #15 │ │ │ │ vmax.s8 d20, d13, d26 │ │ │ │ - vmla.i d18, d16, d0[0] │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf115002d │ │ │ │ - str pc, [r2, r3, ror #18]! │ │ │ │ - @ instruction: 0xf870f265 │ │ │ │ + @ instruction: 0xe7a2f97f │ │ │ │ + @ instruction: 0xf890f265 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9997c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ andcs r2, r3, r0, ror #4 │ │ │ │ - blx 0x2fea9c │ │ │ │ + blx 0x9fea9c │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0x21770295 │ │ │ │ orrsvc pc, r0, lr, asr #13 │ │ │ │ stceq 0, cr15, [sp], #316 @ 0x13c │ │ │ │ ldcvc 6, cr15, [r0], {206} @ 0xce │ │ │ │ @@ -51539,49 +51539,49 @@ │ │ │ │ ldrvs r6, [r9, #-1180] @ 0xfffffb64 │ │ │ │ ldrvs r6, [sl, #1368] @ 0x558 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd10 │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ + vrsra.s64 q11, q2, #64 │ │ │ │ vcge.s8 d16, d13, d18 │ │ │ │ - vsra.s64 q9, q8, #64 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s64 q1, q0, │ │ │ │ - svclt 0x0000f855 │ │ │ │ + svclt 0x0000f875 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcc r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ andmi r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf098d113 │ │ │ │ - @ instruction: 0xf000f8e9 │ │ │ │ + @ instruction: 0xf000f905 │ │ │ │ blcs 0x6834e0 │ │ │ │ vand d29, d4, d11 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ tstcs r0, r0, lsr #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4602bd10 │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ - ldc2 0, cr15, [lr, #668]! @ 0x29c │ │ │ │ + ldc2l 0, cr15, [sl, #668] @ 0x29c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf010bd10 │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - stc2 0, cr15, [ip, #668]! @ 0x29c │ │ │ │ + stc2l 0, cr15, [r8, #668] @ 0x29c │ │ │ │ svclt 0x0000e7ec │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a0b08d │ │ │ │ vst3.8 {d21-d23}, [pc], r8 │ │ │ │ @@ -51591,15 +51591,15 @@ │ │ │ │ strmi r0, [r5], -r0, lsl #20 │ │ │ │ @ instruction: 0xf44f3c10 │ │ │ │ @ instruction: 0xf6cf6b7e │ │ │ │ @ instruction: 0xf8cd7bff │ │ │ │ strtmi fp, [r0], -r4, lsr #32 │ │ │ │ stc2l 7, cr15, [r2, #832] @ 0x340 │ │ │ │ @ instruction: 0xf0954620 │ │ │ │ - strmi pc, [r6], -r5, lsr #18 │ │ │ │ + strmi pc, [r6], -r1, asr #18 │ │ │ │ @ instruction: 0xf7d04620 │ │ │ │ strtmi pc, [r0], -r9, lsl #28 │ │ │ │ mcr2 7, 4, pc, cr2, cr0, {6} @ │ │ │ │ vacge.f32 d2, d0, d2 │ │ │ │ mcrcs 1, 0, r8, cr0, cr2, {0} │ │ │ │ eorshi pc, r9, #64, 6 │ │ │ │ blcs 0x48a2f8 │ │ │ │ @@ -51612,30 +51612,30 @@ │ │ │ │ eorseq r0, r3, #179 @ 0xb3 │ │ │ │ eorseq r0, r3, #805306371 @ 0x30000003 │ │ │ │ eorseq r0, r3, #805306371 @ 0x30000003 │ │ │ │ adceq r0, r6, r3, lsr r2 │ │ │ │ andseq r0, r2, r2, lsl r0 │ │ │ │ blvs 0xffa8b560 │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - @ instruction: 0xf920f0c3 │ │ │ │ + @ instruction: 0xf93cf0c3 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58107 │ │ │ │ stmdavs r0, {r3, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0x7117c │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r6 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5a5d056 │ │ │ │ @ instruction: 0xf8d35308 │ │ │ │ @ instruction: 0xf1066280 │ │ │ │ @ instruction: 0xf0c40108 │ │ │ │ - stmdacs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, r0, r0 │ │ │ │ submi sp, r2, #7680 @ 0x1e00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svclt 0x00480791 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ svclt 0x00480750 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ @@ -51657,43 +51657,43 @@ │ │ │ │ blx 0x102e78 │ │ │ │ andsmi pc, r0, #1 │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ adceq pc, r0, r0, lsl r0 @ │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004299 │ │ │ │ @ instruction: 0xf64e810b │ │ │ │ - vqdmlal.s q11, d16, d0[3] │ │ │ │ + vqdmlal.s q11, d16, d0[5] │ │ │ │ vcge.s8 d16, d13, d18 │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, r3, ror #5 │ │ │ │ - ldc2 1, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2l 1, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0xf64db282 │ │ │ │ ldrbmi r6, [r0, #-769] @ 0xfffffcff │ │ │ │ addsmi fp, sl, #24, 30 @ 0x60 │ │ │ │ adchi pc, r4, r0, asr #32 │ │ │ │ smlattcs r1, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72005 │ │ │ │ - strtmi pc, [r8], -sp, ror #25 │ │ │ │ - @ instruction: 0xf94cf0a8 │ │ │ │ + strtmi pc, [r8], -r9, lsl #26 │ │ │ │ + @ instruction: 0xf968f0a8 │ │ │ │ @ instruction: 0xf505e759 │ │ │ │ movwcs r5, #5760 @ 0x1680 │ │ │ │ andcc pc, r0, #8781824 @ 0x860000 │ │ │ │ @ instruction: 0x214df895 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ stmibvs r9!, {r0, r4, r5, r7, pc}^ │ │ │ │ svccs 0x0070f5b1 │ │ │ │ addshi pc, r2, r0, asr #4 │ │ │ │ cmnpcs r0, #675282944 @ p-variant is OBSOLETE @ 0x28400000 │ │ │ │ blcs 0x191678 │ │ │ │ ldm pc, {r0, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [sl, #-12] │ │ │ │ eorsmi r5, r1, r4, asr r4 │ │ │ │ @ instruction: 0xf0924620 │ │ │ │ - @ instruction: 0xf895fd23 │ │ │ │ + @ instruction: 0xf895fd3f │ │ │ │ blvs 0xffb0afc0 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ mvnvs r4, #318767104 @ 0x13000000 │ │ │ │ blvs 0xffb3c9f0 │ │ │ │ @ instruction: 0xf00042bb │ │ │ │ vhadd.s8 q4, q8, │ │ │ │ @@ -51708,22 +51708,22 @@ │ │ │ │ blvs 0xfeb26834 │ │ │ │ svclt 0x004407da │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ mvnvs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf885bf48 │ │ │ │ ldr r2, [r4, sp, asr #2]! │ │ │ │ stmdavs lr!, {r3, r5, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r4, #364]! @ 0x16c │ │ │ │ + mrc2 0, 0, pc, cr0, cr11, {2} │ │ │ │ stmdacs r0, {r8, r9, sp} │ │ │ │ msrhi CPSR_sxc, r0, asr #32 │ │ │ │ ldrbvs pc, [r0, #-2245] @ 0xfffff73b @ │ │ │ │ ldrbeq pc, [r4, #-2245] @ 0xfffff73b @ │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ strtmi lr, [r8], -r5, lsr #15 │ │ │ │ - stc2l 0, cr15, [r6, #364]! @ 0x16c │ │ │ │ + mcr2 0, 0, pc, cr2, cr11, {2} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58117 │ │ │ │ eorvs r3, fp, r8, asr #10 │ │ │ │ @ instruction: 0xf895e79b │ │ │ │ blcs 0x4f048 │ │ │ │ svclt 0x000c6beb │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @@ -51746,109 +51746,109 @@ │ │ │ │ andeq r2, r4, r3, asr #20 │ │ │ │ muleq r4, r7, sp │ │ │ │ andeq r2, r4, r9, lsr sl │ │ │ │ muleq r4, r7, sp │ │ │ │ andeq r2, r4, r3, asr #20 │ │ │ │ andeq r2, r4, r1, ror fp │ │ │ │ @ instruction: 0xf0944620 │ │ │ │ - strb pc, [r4, -r3, lsr #29]! @ │ │ │ │ + @ instruction: 0xe764febf │ │ │ │ blcs 0x543e0 │ │ │ │ svcge 0x0005f43f │ │ │ │ smlattcs r2, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72004 │ │ │ │ - ldrb pc, [sl, -r9, asr #24] @ │ │ │ │ + ldrb pc, [sl, -r5, ror #24] @ │ │ │ │ strtmi r6, [r8], -fp, ror #18 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r1, r8, r9, ip, pc}^ │ │ │ │ stmiavs fp!, {r0, r8, r9, ip, pc} │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ - mrc2 0, 5, pc, cr0, cr10, {5} │ │ │ │ + mcr2 0, 6, pc, cr12, cr10, {5} @ │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r0, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ strb r6, [r0, -r8, lsr #32] │ │ │ │ ldrmi r6, [r8], -r9, ror #23 │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - @ instruction: 0xffeaf0c2 │ │ │ │ + @ instruction: 0xf806f0c3 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8d5af46 │ │ │ │ stmdavs r1, {r3, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061b │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf8860110 │ │ │ │ @ instruction: 0xf47f3200 │ │ │ │ @ instruction: 0xe734af37 │ │ │ │ addsmi r9, r3, #36864 @ 0x9000 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrbcc pc, [r0, #-2261] @ 0xfffff72b @ │ │ │ │ ldrb r6, [r8, -fp, lsr #32] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0], #852 @ 0x354 │ │ │ │ - stc2 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ + ldc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ tstcs r2, r1, lsl r7 │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ stmdbvs r0, {r0, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [ip], {164} @ 0xa4 │ │ │ │ + stc2l 0, cr15, [r8], #656 @ 0x290 │ │ │ │ tstcs r4, r0, asr #12 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vaddl.u q4, d31, d23 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r0, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ blcs 0x67858 │ │ │ │ vsra.u64 , , #1 │ │ │ │ @ instruction: 0xf0a48f5b │ │ │ │ - bl 0xfea01f98 │ │ │ │ + bl 0xfea02008 │ │ │ │ submi r0, r1, #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00b0749 │ │ │ │ bl 0xfee02838 │ │ │ │ svclt 0x00180608 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ ldr r6, [lr, -lr, lsr #32] │ │ │ │ movwcs r6, #6190 @ 0x182e │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c24631 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r5, r6, ip, lr, pc} │ │ │ │ stmdavs lr!, {r3, r9, sp}^ │ │ │ │ stmdavs r3, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r4, #30257 @ 0x7631 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ - @ instruction: 0xff7af0c2 │ │ │ │ + @ instruction: 0xff96f0c2 │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ movwls r6, #43011 @ 0xa803 │ │ │ │ movwls r6, #47171 @ 0xb843 │ │ │ │ - stc2 0, cr15, [r8], {164} @ 0xa4 │ │ │ │ + stc2 0, cr15, [r4], #656 @ 0x290 │ │ │ │ smlatbcs r8, r8, r8, r6 │ │ │ │ stc2l 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ rsble r2, r3, r0, lsl #16 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xbc0ae9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084599 │ │ │ │ @ instruction: 0xd1034590 │ │ │ │ ldcllt 8, cr14, [r6], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r0, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - stc2 0, cr15, [r4], {164} @ 0xa4 │ │ │ │ + stc2 0, cr15, [r0], #656 @ 0x290 │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ bls 0x207514 │ │ │ │ strbmi r4, [sl, #-1547] @ 0xfffff9f5 │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sadd16mi fp, r9, r4 │ │ │ │ @ instruction: 0xf04f2101 │ │ │ │ @@ -51866,39 +51866,39 @@ │ │ │ │ @ instruction: 0xf8c56548 │ │ │ │ ldrb r3, [r7], ip, asr #10 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffacb15c │ │ │ │ blcs 0x54570 │ │ │ │ movwcs fp, #20236 @ 0x4f0c │ │ │ │ bne 0xff4cb960 │ │ │ │ - blx 0x18feffa │ │ │ │ + blx 0x1ffeffa │ │ │ │ @ instruction: 0x4630e673 │ │ │ │ - mrc2 0, 3, pc, cr2, cr7, {4} │ │ │ │ + mcr2 0, 4, pc, cr14, cr7, {4} @ │ │ │ │ svceq 0x0008f010 │ │ │ │ svclt 0x000c4632 │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf0a7200b │ │ │ │ - ssat pc, #7, r5, asr #22 @ │ │ │ │ + @ instruction: 0xe6a6fb71 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d980 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b590 │ │ │ │ ldrb r6, [ip], -fp, ror #7 │ │ │ │ @ instruction: 0xf0a72008 │ │ │ │ - ldrb pc, [r8], -fp, lsl #22 @ │ │ │ │ - ldc2 0, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ + ldrb pc, [r8], -r7, lsr #22 @ │ │ │ │ + mcrr2 0, 10, pc, lr, cr4 @ │ │ │ │ @ instruction: 0x4632e695 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0ba012d │ │ │ │ - @ instruction: 0xf7cdfcf1 │ │ │ │ + @ instruction: 0xf7cdfd0d │ │ │ │ vceq.f32 d31, d29, d7 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe6c1fe3b │ │ │ │ + @ instruction: 0xe6c1fe57 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ @@ -51974,68 +51974,68 @@ │ │ │ │ subcc pc, ip, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf8c06893 │ │ │ │ ldmdbvs r3, {r4, r5, sl, ip, sp} │ │ │ │ @ instruction: 0xf8c0035b │ │ │ │ @ instruction: 0x20003eb8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - sbcsvs pc, r8, lr, asr #12 │ │ │ │ + rscsvs pc, r0, lr, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - stclt 0, cr15, [r2], {203} @ 0xcb │ │ │ │ + ldclt 0, cr15, [lr], {203} @ 0xcb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf64eb082 │ │ │ │ - vshl.s64 q11, q4, #0 │ │ │ │ + vshl.s64 q11, q8, #0 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - cdp2 0, 7, cr15, cr14, cr11, {6} │ │ │ │ + cdp2 0, 9, cr15, cr10, cr11, {6} │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - sbceq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcseq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcgt.s8 d25, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0xf105fe6f │ │ │ │ + @ instruction: 0xf105fe8b │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 q9, , │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cb0132 │ │ │ │ - @ instruction: 0xf105fe5f │ │ │ │ + @ instruction: 0xf105fe7b │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcge.s8 d18, d11, d5 │ │ │ │ - vrshr.s64 d16, d8, #64 │ │ │ │ + vrshr.s64 d16, d16, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf106fe4f │ │ │ │ + @ instruction: 0xf106fe6b │ │ │ │ @ instruction: 0x468002bc │ │ │ │ mvnspl pc, r3, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - shadd8mi pc, r8, r1 @ │ │ │ │ + ldrtmi pc, [r8], -sp, lsr #31 @ │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c62206 │ │ │ │ - movwcs pc, #3653 @ 0xe45 @ │ │ │ │ + movwcs pc, #3681 @ 0xe61 @ │ │ │ │ @ instruction: 0x36c04619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ eorne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ - blx 0xd7f304 │ │ │ │ + blx 0x147f304 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d3, d1 │ │ │ │ vmlal.s q8, d0, d1[4] │ │ │ │ @ instruction: 0xf6420204 │ │ │ │ vsubw.s8 q11, q0, d17 │ │ │ │ strbvs r0, [r2, #772]! @ 0x304 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -52065,34 +52065,34 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff54f1f1 │ │ │ │ + @ instruction: 0xff70f1f1 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - orrcc pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x31a4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s16 d20, d3, d24 │ │ │ │ - @ instruction: 0xf64afab1 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf64afad1 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - addscc pc, r0, sp, asr #4 │ │ │ │ + adccc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf81ef1f1 │ │ │ │ + @ instruction: 0xf83af1f1 │ │ │ │ @ instruction: 0xf0cb4605 │ │ │ │ - strmi pc, [r3], -r5, lsr #29 │ │ │ │ + strmi pc, [r3], -r1, asr #29 │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf87af1f2 │ │ │ │ + @ instruction: 0xf896f1f2 │ │ │ │ @ instruction: 0xf1e94628 │ │ │ │ - @ instruction: 0x4620ffd3 │ │ │ │ + strtmi pc, [r0], -pc, ror #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -52111,21 +52111,21 @@ │ │ │ │ ldrtmi r4, [r0], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r1, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr12, cr15, {7} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xffbaf007 │ │ │ │ svclt 0x0008428d │ │ │ │ rscle r4, r0, r6, lsl #5 │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscc pc, r0, sp, asr #4 │ │ │ │ + sbccc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcscs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xff87fa02 │ │ │ │ - mlaseq r2, r8, r0, pc @ │ │ │ │ + stc2 2, cr15, [r0], {47} @ 0x2f │ │ │ │ + ldrhteq pc, [r2], -r0 @ │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -52136,120 +52136,120 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #6400 @ 0x1900 │ │ │ │ vmax.s8 d20, d13, d13 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0cb3410 │ │ │ │ - strls pc, [r0], #-3409 @ 0xfffff2af │ │ │ │ + strls pc, [r0], #-3437 @ 0xfffff293 │ │ │ │ movtcs r4, #9732 @ 0x2604 │ │ │ │ - sbceq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcseq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [r4, #-812] @ 0xfffffcd4 │ │ │ │ + stc2l 0, cr15, [r0, #-812]! @ 0xfffffcd4 │ │ │ │ adcspl pc, r8, r4, asr #17 │ │ │ │ - biccc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + mvncc pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ addcc pc, ip, r0, asr #17 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ tstlt fp, fp, asr r8 │ │ │ │ addscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, ip, lsl #30 │ │ │ │ + eorseq lr, r2, r4, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #53248 @ 0xd000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fc5f │ │ │ │ + @ instruction: 0xf500fc7b │ │ │ │ @ instruction: 0xf8905040 │ │ │ │ andlt r0, r3, r2, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fc39 │ │ │ │ + @ instruction: 0xf500fc55 │ │ │ │ vhsub.s8 , , │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ vcgt.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf852002d │ │ │ │ @ instruction: 0xf0122c08 │ │ │ │ svclt 0x00080f04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #20, 20 @ 0x14000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fc07 │ │ │ │ + @ instruction: 0xf500fc23 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt fp, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x181466 │ │ │ │ subeq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x18147e │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff4ff666 │ │ │ │ + blx 0xffbff666 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -52263,143 +52263,143 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe47f6ea │ │ │ │ + blx 0xfeb7f6ea │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ andne lr, r2, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmdb r3, {r6, ip, lr}^ │ │ │ │ @ instruction: 0xf8801202 │ │ │ │ andlt r4, r2, r2, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #151552 @ 0x25000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - andcs pc, r0, #97280 @ 0x17c00 │ │ │ │ + andcs pc, r0, #125952 @ 0x1ec00 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vqdmlal.s q8, d0, d1[5] │ │ │ │ + vrsra.s64 d16, d13, #64 │ │ │ │ vcgt.s8 d16, d3, d18 │ │ │ │ - vaddw.s8 , q0, d13 │ │ │ │ + vmla.f d23, d0, d1[1] │ │ │ │ @ instruction: 0xf6410122 │ │ │ │ - vmla.i d19, d16, d1[0] │ │ │ │ + vshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1de0022 │ │ │ │ - vrecps.f32 , q2, │ │ │ │ + vrecps.f32 d31, d20, d1 │ │ │ │ vrshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf5040295 │ │ │ │ vcgt.s8 , , q0 │ │ │ │ bl 0x15f890 │ │ │ │ ldmdavc r2, {r0, sl, fp} │ │ │ │ strteq pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00080200 │ │ │ │ @ instruction: 0xf84c2001 │ │ │ │ svclt 0x00182c04 │ │ │ │ andne pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04f5062 │ │ │ │ vand , , │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf8c31524 │ │ │ │ @ instruction: 0xf8c324f4 │ │ │ │ strdlt r0, [r2], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fb09 │ │ │ │ + @ instruction: 0xf500fb25 │ │ │ │ @ instruction: 0xf8d65640 │ │ │ │ @ instruction: 0xf1df0420 │ │ │ │ - @ instruction: 0xf8d6fdb7 │ │ │ │ + @ instruction: 0xf8d6fdd3 │ │ │ │ biclt r0, r0, ip, lsl #14 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - @ instruction: 0x4620fdbb │ │ │ │ + @ instruction: 0x4620fdd7 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e92202 │ │ │ │ - @ instruction: 0xf8d6fdad │ │ │ │ + @ instruction: 0xf8d6fdc9 │ │ │ │ bicslt r0, r8, r0, lsl r7 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - @ instruction: 0x4620fd9f │ │ │ │ + @ instruction: 0x4620fdbb │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 1, cr15, [lr, #932] @ 0x3a4 │ │ │ │ + stclt 1, cr15, [sl, #932]! @ 0x3a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #167936 @ 0x29000 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe9ff8bc │ │ │ │ + blx 0xff0ff8bc │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andcs fp, r4, #-2147483598 @ 0x80000032 │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ @@ -52427,49 +52427,49 @@ │ │ │ │ vmlal.u q9, d1, d0[0] │ │ │ │ b 0x141bc08 │ │ │ │ b 0x10c7f14 │ │ │ │ svclt 0x000c1281 │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ strb r2, [ip, r8, lsl #1] │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ cdpmi 0, 11, cr11, cr12, cr11, {4} │ │ │ │ @ instruction: 0x460d231b │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d8 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - blx 0x11ff97c │ │ │ │ + blx 0x18ff97c │ │ │ │ strpl pc, [r0, -r0, lsl #10] │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ movwls r3, #37648 @ 0x9310 │ │ │ │ cmppmi ip, #9895936 @ p-variant is OBSOLETE @ 0x970000 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf5008152 │ │ │ │ vmax.s8 d21, d13, d8 │ │ │ │ - vorr.i16 d20, #2048 @ 0x0800 │ │ │ │ + vbic.i16 d20, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf64b0b2d │ │ │ │ - vmvn.i16 d17, #12 @ 0x000c │ │ │ │ + vmov.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0xf64c082d │ │ │ │ - vmlsl.s8 , d16, d4 │ │ │ │ + @ instruction: 0xf2c05a9c │ │ │ │ @ instruction: 0x46810a32 │ │ │ │ ldrbmi r3, [r9], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8564622 │ │ │ │ strtmi r3, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf862f110 │ │ │ │ + @ instruction: 0xf87ef110 │ │ │ │ movweq pc, #12292 @ 0x3004 @ │ │ │ │ strtmi r2, [r8], -r3, lsl #22 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strcc r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ - @ instruction: 0xf858f110 │ │ │ │ + @ instruction: 0xf874f110 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ strbpl pc, [pc], -r9, lsl #10 @ │ │ │ │ tstcc r2, r6, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d780d7 │ │ │ │ @ instruction: 0xf8d73420 │ │ │ │ @ instruction: 0xf0030e50 │ │ │ │ @@ -52490,91 +52490,91 @@ │ │ │ │ andseq r0, fp, #98566144 @ 0x5e00000 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strbvs pc, [r0], r6 @ │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ stmdbeq r0, {r1, r4, r5, r8, r9, lr}^ │ │ │ │ smladeq fp, sl, r3, r4 │ │ │ │ @ instruction: 0xf64dbf58 │ │ │ │ - b 0x10c84cc │ │ │ │ + b 0x10c852c │ │ │ │ svclt 0x00587280 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf8d7d50c │ │ │ │ vceq.f32 q8, , q12 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 q10, q0, d12 │ │ │ │ vcgt.s8 d16, d13, d29 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x460bbf18 │ │ │ │ smlabteq r8, r2, r3, pc @ │ │ │ │ cmnle pc, r0, lsl #18 │ │ │ │ mcrne 8, 3, pc, cr8, cr7, {6} @ │ │ │ │ - rscscc pc, ip, sp, asr #4 │ │ │ │ + andsmi pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ orreq lr, r1, r7, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr4, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - tstpmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R12_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - msrmi R12_usr, sp │ │ │ │ + teqpmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ ldrbcs r2, [r6], -sp, lsr #12 │ │ │ │ svcvc 0x0080f012 │ │ │ │ andls r9, r1, r2, lsl #12 │ │ │ │ strbcs fp, [r1], -ip, lsl #30 │ │ │ │ @ instruction: 0x46282654 │ │ │ │ @ instruction: 0xf10f9603 │ │ │ │ - blls 0x2836fc │ │ │ │ + blls 0x28376c │ │ │ │ strble r0, [sl, #-922] @ 0xfffffc66 │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbcc pc, [r0, #-2265]! @ 0xfffff727 @ │ │ │ │ svceq 0x000ef013 │ │ │ │ addshi pc, sp, r0, asr #32 │ │ │ │ andsle r0, sl, fp, lsl r7 │ │ │ │ - bmi 0x1880108 │ │ │ │ + bmi 0x1e80108 │ │ │ │ beq 0xbc02d8 │ │ │ │ @ instruction: 0xf5062600 │ │ │ │ rsbseq r7, r2, lr, asr #25 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ bl 0x21512c │ │ │ │ strtmi r0, [r8], -ip, asr #25 │ │ │ │ @ instruction: 0x3c84e9dc │ │ │ │ strgt lr, [r1], -sp, asr #19 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf10f3c04 │ │ │ │ - adcsmi pc, r4, #684 @ 0x2ac │ │ │ │ + adcsmi pc, r4, #796 @ 0x31c │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf914f00c │ │ │ │ - orrmi pc, r8, sp, asr #4 │ │ │ │ + asrmi pc, sp, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff9ef10f │ │ │ │ + @ instruction: 0xffbaf10f │ │ │ │ strbcc pc, [r8, #-2265]! @ 0xfffff727 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d9d015 │ │ │ │ @ instruction: 0xf4133574 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ mrccs 8, 5, APSR_nzcv, cr4, cr7, {6} │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsra.s64 d20, d8, #64 │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ andlt r0, fp, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - svclt 0x0088f10f │ │ │ │ - orreq pc, ip, r8, asr #4 │ │ │ │ + svclt 0x00a4f10f │ │ │ │ + @ instruction: 0x01a4f248 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt lr, fp, ip, lsl #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -52582,20 +52582,20 @@ │ │ │ │ @ instruction: 0xf856f8b9 │ │ │ │ strmi r3, [r2], -r8, lsl #24 │ │ │ │ ble 0x48e478 │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ andle r2, sp, r6, lsl fp │ │ │ │ strbcc pc, [r8, #2263] @ 0x8d7 @ │ │ │ │ svclt 0x004407de │ │ │ │ - mvnscc pc, #-805306364 @ 0xd0000004 │ │ │ │ + movwmi pc, #49741 @ 0xc24d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vshl.s8 d29, d8, d13 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ and r0, r3, sp, lsr #6 │ │ │ │ - msrne SPSR_fs, #80740352 @ 0x4d00000 │ │ │ │ + orrne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwls r2, #18944 @ 0x4a00 │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ cmpcs sl, sp, lsr #2 │ │ │ │ svcpl 0x0000f012 │ │ │ │ @@ -52610,65 +52610,65 @@ │ │ │ │ orreq lr, r0, r1, lsl #22 │ │ │ │ svclt 0x000c9105 │ │ │ │ cmpcs r4, r1, asr #2 │ │ │ │ svceq 0x0010f012 │ │ │ │ strtmi r9, [r8], -r3, lsl #2 │ │ │ │ tstcs sl, ip, lsl #30 │ │ │ │ tstls r6, r0, lsr #2 │ │ │ │ - cmppmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff2af10f │ │ │ │ + @ instruction: 0xff46f10f │ │ │ │ strtcs lr, [r0], #-1879 @ 0xfffff8a9 │ │ │ │ andcs lr, r0, r2, ror #14 │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movweq pc, #33030 @ 0x8106 @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f75261 │ │ │ │ - svclt 0x0000fdbd │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ - eorseq pc, r2, ip, asr #1 │ │ │ │ + svclt 0x0000fdd9 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ + eorseq pc, r2, r4, ror #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stclmi 0, cr11, [r9], {137} @ 0x89 │ │ │ │ @ instruction: 0x4607231b │ │ │ │ vmax.s8 d20, d29, d8 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8c0f0cb │ │ │ │ + @ instruction: 0xf8dcf0cb │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0cb3460 │ │ │ │ - tstpcs fp, #258048 @ p-variant is OBSOLETE @ 0x3f000 │ │ │ │ + tstpcs fp, #372736 @ p-variant is OBSOLETE @ 0x5b000 │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ @ instruction: 0xf0cb5608 │ │ │ │ - @ instruction: 0xf8d0f963 │ │ │ │ + @ instruction: 0xf8d0f97f │ │ │ │ ldrcc r3, [r0], -r4, asr #1 │ │ │ │ @ instruction: 0x4641b113 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ vrhadd.s8 d18, d1, d0 │ │ │ │ ldrtmi r1, [r0], -r4, lsr #5 │ │ │ │ - ldc 2, cr15, [sl, #-328] @ 0xfffffeb8 │ │ │ │ + ldc 2, cr15, [sl, #-328]! @ 0xfffffeb8 │ │ │ │ @ instruction: 0xf8d4462a │ │ │ │ @ instruction: 0xf6420420 │ │ │ │ vbic.i32 d22, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf1df0104 │ │ │ │ - @ instruction: 0xf8d4fc15 │ │ │ │ + @ instruction: 0xf8d4fc31 │ │ │ │ strtmi r0, [sl], -r0, lsr #8 │ │ │ │ bicseq pc, r1, r3, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [ip], {223} @ 0xdf │ │ │ │ + stc2 1, cr15, [r8], #-892 @ 0xfffffc84 │ │ │ │ @ instruction: 0x360cf8d4 │ │ │ │ tstpcc r8, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrbcc pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ teqpcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d49304 │ │ │ │ @ instruction: 0xf8c43574 │ │ │ │ @ instruction: 0xf8d43130 │ │ │ │ @@ -52808,61 +52808,61 @@ │ │ │ │ mvnlt r2, ip, lsl #10 │ │ │ │ stmvs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r5, r0, asr #32 │ │ │ │ ldrle r0, [r5, #-1667] @ 0xfffff97d │ │ │ │ @ instruction: 0x46410092 │ │ │ │ biceq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - bl 0xff88055c │ │ │ │ + stc 2, cr15, [r0], {82} @ 0x52 │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf8d44641 │ │ │ │ addseq r0, r2, r4, asr #7 │ │ │ │ - bl 0xff68056c │ │ │ │ + bl 0xffe8056c │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ biceq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addseq r4, r2, r1, asr #12 │ │ │ │ - bl 0xff48057c │ │ │ │ + bl 0xffc8057c │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ movwcs r8, #154 @ 0x9a │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf8539b03 │ │ │ │ @ instruction: 0xf01ccc04 │ │ │ │ andle r0, ip, r8, lsl #30 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ mul r1, r7, r0 │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43408 │ │ │ │ vshl.s8 d19, d12, d0 │ │ │ │ strcs r1, [r1, -r1, lsl #6] │ │ │ │ mvncc pc, r4, lsr #17 │ │ │ │ rsbvc pc, r8, r6, lsl #12 │ │ │ │ mvnvc pc, r4, lsl #17 │ │ │ │ andvc pc, r2, #132, 16 @ 0x840000 │ │ │ │ - stc2 0, cr15, [sl, #-564] @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [r6, #-564]! @ 0xfffffdcc │ │ │ │ rsbsvc pc, sl, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [r2, #-564]! @ 0xfffffdcc │ │ │ │ sbcsvc pc, r4, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 0, cr15, [lr, #-564] @ 0xfffffdcc │ │ │ │ addvc pc, ip, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr], #564 @ 0x234 │ │ │ │ + ldc2 0, cr15, [sl, #-564] @ 0xfffffdcc │ │ │ │ addsvc pc, lr, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl], #564 @ 0x234 │ │ │ │ + ldc2 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ rscvc pc, r6, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6], #564 @ 0x234 │ │ │ │ + ldc2 0, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ subpl pc, r7, r5, lsl #10 │ │ │ │ - stc2 0, cr15, [r4, #-564] @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [r0, #-564]! @ 0xfffffdcc │ │ │ │ sbcvc pc, r2, r6, lsl #12 │ │ │ │ bicvc pc, r9, r4, lsl #17 │ │ │ │ bicvc pc, fp, r4, lsl #17 │ │ │ │ - ldc2l 0, cr15, [ip], #564 @ 0x234 │ │ │ │ + ldc2 0, cr15, [r8, #-564] @ 0xfffffdcc │ │ │ │ @ instruction: 0x53bcf244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ blcs 0x61d44 │ │ │ │ andlt sp, r9, pc, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52896,73 +52896,73 @@ │ │ │ │ blge 0xfe25c │ │ │ │ @ instruction: 0x4628e6d1 │ │ │ │ @ instruction: 0xf9c2f002 │ │ │ │ @ instruction: 0xf0024628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #18 @ │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf05a4ff0 │ │ │ │ - @ instruction: 0xf8d4bcc3 │ │ │ │ + @ instruction: 0xf8d4bcdf │ │ │ │ addseq r0, r2, r4, ror #7 │ │ │ │ vrhadd.s16 d18, d2, d0 │ │ │ │ - @ instruction: 0xf8d4eb2c │ │ │ │ + @ instruction: 0xf8d4eb4c │ │ │ │ @ instruction: 0xf8d42510 │ │ │ │ smlattcs r0, r8, r3, r0 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - ldrb lr, [r6, -r4, lsr #22] │ │ │ │ + ldrb lr, [r6, -r4, asr #22] │ │ │ │ streq pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - bl 0x7806e4 │ │ │ │ + bl 0xf806e4 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ streq pc, [r4], #-2260 @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - bl 0x5806f4 │ │ │ │ + bl 0xd806f4 │ │ │ │ addseq lr, r2, ip, asr r7 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ vcge.s16 q8, q9, q2 │ │ │ │ - @ instruction: 0xf8d4eb0e │ │ │ │ + @ instruction: 0xf8d4eb2e │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ ldrdcs r0, [r0, -ip] │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - blls 0x13e9e4 │ │ │ │ + blls 0x13ea64 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4af2f │ │ │ │ tstcs r0, ip, lsl #10 │ │ │ │ bicseq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - @ instruction: 0xf8d4eaf8 │ │ │ │ + @ instruction: 0xf8d4eb18 │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ smlattcs r0, r0, r3, r0 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - @ instruction: 0xe71deaf0 │ │ │ │ + @ instruction: 0xe71deb10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcmi 0x00acb08f │ │ │ │ tstcs fp, #172, 20 @ 0xac000 │ │ │ │ vmax.s8 d20, d29, d9 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ strls r0, [r0, -sp, lsr #2] │ │ │ │ ldmdavs r2, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0x4605fe55 │ │ │ │ + @ instruction: 0x4605fe71 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - tstpcs fp, #844 @ p-variant is OBSOLETE @ 0x34c │ │ │ │ + tstpcs fp, #956 @ p-variant is OBSOLETE @ 0x3bc │ │ │ │ rsbeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - movwcs pc, #3831 @ 0xef7 @ │ │ │ │ + movwcs pc, #3859 @ 0xf13 @ │ │ │ │ @ instruction: 0xf894930c │ │ │ │ blcs 0x51308 │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ cmpppl sp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ tstcc r0, #137363456 @ 0x8300000 │ │ │ │ tstcs r2, r3, asr r9 │ │ │ │ @ instruction: 0xf000430a │ │ │ │ @@ -53069,55 +53069,55 @@ │ │ │ │ ldmib r1, {r3, r5, r8, sp, pc}^ │ │ │ │ stmdb r3, {r8}^ │ │ │ │ ldr r0, [r2, -r2, lsl #2]! │ │ │ │ streq pc, [r3, #-2196] @ 0xfffff76c │ │ │ │ @ instruction: 0xf43f4560 │ │ │ │ blmi 0xaafd44 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vrshr.s64 q10, q6, #64 │ │ │ │ + vrshr.s64 q10, q10, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ eorseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [r2, #56] @ 0x38 │ │ │ │ + ldc2 1, cr15, [lr, #56] @ 0x38 │ │ │ │ tstge sp, pc │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ tsteq r2, r3, asr #18 │ │ │ │ ldrtmi sl, [r0], -ip, lsl #18 │ │ │ │ @ instruction: 0xf9d4f7ce │ │ │ │ stmdbcs r0, {r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x0019f43f │ │ │ │ @ instruction: 0xf10e4648 │ │ │ │ - blmi 0x683c94 │ │ │ │ + blmi 0x683d04 │ │ │ │ blls 0x39e0cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andlt r8, pc, fp, ror #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cmnpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vsubl.s8 q10, d16, d20 │ │ │ │ + vrshr.s64 d20, d28, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcvc pc, r2, #64, 4 │ │ │ │ - stc2l 1, cr15, [lr, #-56] @ 0xffffffc8 │ │ │ │ + stc2l 1, cr15, [sl, #-56]! @ 0xffffffc8 │ │ │ │ svclt 0x0000e7db │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f68b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq pc, r2, r0, lsr #2 │ │ │ │ + eorseq pc, r2, r8, lsr r1 @ │ │ │ │ bcs 0x6a8e0 │ │ │ │ rsbshi pc, r0, #64 @ 0x40 │ │ │ │ ldrbge pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ ldmdapl r6, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ cdppl 5, 5, cr15, cr6, cr5, {0} │ │ │ │ cdpeq 1, 3, cr15, cr0, cr14, {0} │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -53275,49 +53275,49 @@ │ │ │ │ @ instruction: 0xf1bc8093 │ │ │ │ teqle r9, r0, lsr #31 │ │ │ │ svceq 0x00fff1ba │ │ │ │ cmpphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf140015b │ │ │ │ @ instruction: 0xf1e88140 │ │ │ │ - ldrdcs pc, [r4, -r1] │ │ │ │ + smlattcs r4, sp, lr, pc @ │ │ │ │ bicseq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4fecb │ │ │ │ + @ instruction: 0xf8c4fee7 │ │ │ │ @ instruction: 0xf85703dc │ │ │ │ ldreq r3, [r9, -r4, lsl #24] │ │ │ │ cmpphi r1, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - cdp2 1, 12, cr15, cr0, cr8, {7} │ │ │ │ + cdp2 1, 13, cr15, cr12, cr8, {7} │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0x465003d8 │ │ │ │ - cdp2 1, 11, cr15, cr10, cr8, {7} │ │ │ │ + cdp2 1, 13, cr15, cr6, cr8, {7} │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ mvneq pc, #196, 16 @ 0xc40000 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r4, asr #2 │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - cdp2 1, 10, cr15, cr14, cr8, {7} │ │ │ │ + cdp2 1, 12, cr15, cr10, cr8, {7} │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d403e4 │ │ │ │ @ instruction: 0xf1e80510 │ │ │ │ - @ instruction: 0xf8c4fea7 │ │ │ │ + @ instruction: 0xf8c4fec3 │ │ │ │ ldmdb r7, {r3, r5, r6, r7, r8, r9}^ │ │ │ │ andls r3, r3, #536870912 @ 0x20000000 │ │ │ │ ldreq r9, [r2, -r3, lsl #20] │ │ │ │ @ instruction: 0xf8d4d517 │ │ │ │ @ instruction: 0xf1baa514 │ │ │ │ vrecps.f32 q0, q8, │ │ │ │ @ instruction: 0xf1ba80f4 │ │ │ │ andle r0, lr, r0, lsl #30 │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - cdp2 1, 9, cr15, cr2, cr8, {7} │ │ │ │ + cdp2 1, 10, cr15, cr14, cr8, {7} │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #8 │ │ │ │ - cdp2 1, 8, cr15, cr12, cr8, {7} │ │ │ │ + cdp2 1, 10, cr15, cr8, cr8, {7} │ │ │ │ streq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ blcs 0x68c00 │ │ │ │ @ instruction: 0xf847bfb8 │ │ │ │ strtmi r3, [r8], -r8, lsl #24 │ │ │ │ blls 0x1342f8 │ │ │ │ andeq pc, r4, #67 @ 0x43 │ │ │ │ @@ -53337,15 +53337,15 @@ │ │ │ │ svcvs 0x0060f412 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ blcs 0x80cc44 │ │ │ │ @ instruction: 0xf042bfc8 │ │ │ │ bcs 0x44c50 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xf09e4630 │ │ │ │ - ldrtmi pc, [r0], -fp, asr #25 @ │ │ │ │ + ldrtmi pc, [r0], -r7, ror #25 @ │ │ │ │ cdp2 7, 15, cr15, cr12, cr13, {6} │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrb r4, [sl, #1944]! @ 0x798 │ │ │ │ andspl pc, r0, r3, asr #4 │ │ │ │ vmlaeq.f64 d14, d0, d5 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ @@ -53355,46 +53355,46 @@ │ │ │ │ @ instruction: 0xe798d19c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ str sl, [r6, -pc, asr #30]! │ │ │ │ @ instruction: 0xf57f0791 │ │ │ │ strtmi sl, [r8], -r9, ror #29 │ │ │ │ @ instruction: 0xffa4f006 │ │ │ │ @ instruction: 0xf1e82010 │ │ │ │ - movwcs pc, #3485 @ 0xd9d @ │ │ │ │ + movwcs pc, #3513 @ 0xdb9 @ │ │ │ │ @ instruction: 0xf64b6043 │ │ │ │ vqdmlal.s q8, d16, d1[7] │ │ │ │ andvs r0, r3, r4, lsl #6 │ │ │ │ @ instruction: 0x370cf8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c4535c │ │ │ │ movwcc r0, #50956 @ 0xc70c │ │ │ │ andscs r6, r0, r3, asr #1 │ │ │ │ - stc2 1, cr15, [r6, #928] @ 0x3a0 │ │ │ │ + stc2 1, cr15, [r2, #928]! @ 0x3a0 │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ movtne pc, #5707 @ 0x164b @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8d46003 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ cmpppl ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldreq pc, [r0, -r4, asr #17] │ │ │ │ sbcvs r3, r3, r0, lsl r3 │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ strb r9, [sp], r3, lsl #4 │ │ │ │ strbmi r4, [r8], -ip, ror #22 │ │ │ │ - andspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorpl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10e0243 │ │ │ │ - str pc, [r0, #2835]! @ 0xb13 │ │ │ │ + str pc, [r0, #2863]! @ 0xb2f │ │ │ │ @ instruction: 0xf8479a03 │ │ │ │ @ instruction: 0xf0223c08 │ │ │ │ @ instruction: 0xf8470201 │ │ │ │ andls r2, r3, #4, 24 @ 0x400 │ │ │ │ sbcvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrne pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ vld1.8 {d9-d12}, [r1], r4 │ │ │ │ @@ -53428,83 +53428,83 @@ │ │ │ │ @ instruction: 0xf1bca578 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strt sl, [sp], #3360 @ 0xd20 │ │ │ │ mcrrcs 3, 12, pc, r0, cr3 @ │ │ │ │ blmi 0xffda10 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ vqsub.s8 d22, d13, d13 │ │ │ │ - vmvn.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vmls.i d22, d0, d0[3] │ │ │ │ vshl.s8 d16, d29, d13 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ strls sl, [r0], #-4 │ │ │ │ - blx 0xfed80a10 │ │ │ │ + blx 0xff480a10 │ │ │ │ @ instruction: 0xf1e8e541 │ │ │ │ - @ instruction: 0x2104fd91 │ │ │ │ + smlatbcs r4, sp, sp, pc @ │ │ │ │ biceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - smlabbcs r4, fp, sp, pc @ │ │ │ │ + smlatbcs r4, r7, sp, pc @ │ │ │ │ biceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4fd85 │ │ │ │ + @ instruction: 0xf8c4fda1 │ │ │ │ @ instruction: 0xf8d403c8 │ │ │ │ @ instruction: 0xe6c92510 │ │ │ │ strbmi r4, [r8], -fp, lsr #22 │ │ │ │ - rscspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bcs 0x7ed4c │ │ │ │ adcne pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe480a58 │ │ │ │ + blx 0xfeb80a58 │ │ │ │ blmi 0x93da98 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d22, q0, q12 │ │ │ │ vshl.s8 d16, d29, d13 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf10e12bf │ │ │ │ - str pc, [ip, #-2687] @ 0xfffff581 │ │ │ │ - @ instruction: 0xf904f263 │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + str pc, [ip, #-2715] @ 0xfffff565 │ │ │ │ + @ instruction: 0xf924f263 │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsvs pc, r4, sp, asr #4 │ │ │ │ + addvs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b16 │ │ │ │ vhsub.s32 d2, d14, d22 │ │ │ │ - vmul.i8 , , │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vmul.i8 , , │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ blmi 0x444728 │ │ │ │ andscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf944f22e │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0xf964f22e │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcspl pc, ip, sp, asr #4 │ │ │ │ + sbcspl pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ vqsub.s32 , q7, │ │ │ │ - vmul.i8 d31, d13, d23 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vmul.i8 , , │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x10475c │ │ │ │ andvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf92af22e │ │ │ │ - eorseq pc, r2, r0, lsr #2 │ │ │ │ - eorseq pc, r2, r4, lsr r1 @ │ │ │ │ + @ instruction: 0xf94af22e │ │ │ │ + eorseq pc, r2, r8, lsr r1 @ │ │ │ │ + eorseq pc, r2, ip, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504fc83 │ │ │ │ + @ instruction: 0xf504fc9f │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, ip, lsl #14 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ streq pc, [ip, -r2, asr #17] │ │ │ │ @@ -53516,15 +53516,15 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504fc5b │ │ │ │ + @ instruction: 0xf504fc77 │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ ldreq pc, [r0, -r2, asr #17] │ │ │ │ @@ -53535,23 +53535,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf64eb083 │ │ │ │ - vshl.s64 q11, q4, #0 │ │ │ │ + vshl.s64 q11, q8, #0 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ rscvc pc, sl, #20971520 @ 0x1400000 │ │ │ │ andls r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9a6f0ca │ │ │ │ + @ instruction: 0xf9c2f0ca │ │ │ │ subpl pc, pc, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdb r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1411fa8 │ │ │ │ b 0x14212f0 │ │ │ │ b 0x10e15f4 │ │ │ │ b 0x11050c4 │ │ │ │ @@ -53659,33 +53659,33 @@ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a4ff0 │ │ │ │ @ instruction: 0xf8d1b887 │ │ │ │ @ instruction: 0xf8d125c8 │ │ │ │ vst3. {d28,d30,d32}, [r2], ip │ │ │ │ ldr r7, [pc, r0, lsl #5]! │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ vst2.8 {d23-d26}, [pc :128], r3 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - ldc2 1, cr15, [r6, #984] @ 0x3d8 │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + ldc2 1, cr15, [r2, #984]! @ 0x3d8 │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvs pc, r4, sp, asr #4 │ │ │ │ + adcvs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xffbcf22d │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0xffdcf22d │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvs pc, r0, sp, asr #4 │ │ │ │ + adcsvs pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xffaef22d │ │ │ │ + @ instruction: 0xffcef22d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9bbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -r8, lsl #10 │ │ │ │ @ instruction: 0x46283510 │ │ │ │ @ instruction: 0xf80cf007 │ │ │ │ @@ -53694,15 +53694,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ subeq pc, r0, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1627] @ 0xfffff9a5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r6, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - cmnlt r2, r5, lsr #30 │ │ │ │ + cmnlt r2, r1, asr #30 │ │ │ │ cmpcs r0, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xff68292c │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601fff5 │ │ │ │ @ instruction: 0xf8d4d4e2 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #1 │ │ │ │ @@ -53723,15 +53723,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r7, #-1435] @ 0xfffffa65 │ │ │ │ @ instruction: 0x4620b9ba │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mcrlt 0, 7, pc, cr10, cr5, {4} @ │ │ │ │ + svclt 0x0006f095 │ │ │ │ @ instruction: 0x4620b17a │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xfe7829a4 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ strbeq pc, [r1, #4025] @ 0xfb9 @ │ │ │ │ @ instruction: 0xf8d4d4e0 │ │ │ │ @@ -53753,15 +53753,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1819] @ 0xfffff8e5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r3, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - cmnlt r2, pc, lsr #29 │ │ │ │ + cmnlt r2, fp, asr #29 │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0x1902a18 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601ff7f │ │ │ │ @ instruction: 0xf8d4d5e2 │ │ │ │ ldreq r3, [sl, -r8, lsl #1] │ │ │ │ @@ -53787,15 +53787,15 @@ │ │ │ │ @ instruction: 0xff52f006 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ vst3. {d0,d2,d4}, [r3], r2 │ │ │ │ strle r6, [r7, #-768] @ 0xfffffd00 │ │ │ │ strtmi fp, [r0], -r3, asr #18 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mcrlt 0, 3, pc, cr10, cr5, {4} @ │ │ │ │ + mcrlt 0, 4, pc, cr6, cr5, {4} @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ tstppl r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -53803,25 +53803,25 @@ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ orrvc pc, r0, r3, lsl #8 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ mulle r8, sl, r2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [pc :64], r9 │ │ │ │ @ instruction: 0xf0957180 │ │ │ │ - @ instruction: 0xf44fbe4b │ │ │ │ + @ instruction: 0xf44fbe67 │ │ │ │ @ instruction: 0xf7cd7180 │ │ │ │ andcs fp, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9bdbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - @ instruction: 0x460bfcbd │ │ │ │ + @ instruction: 0x460bfcd9 │ │ │ │ andcs lr, r0, r3, asr #20 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ subspl pc, r9, r0, lsl #10 │ │ │ │ ldmib r0, {r4, ip, sp}^ │ │ │ │ @@ -53834,33 +53834,33 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ movwcs lr, #10704 @ 0x29d0 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - @ instruction: 0xffb8f223 │ │ │ │ + @ instruction: 0xffd4f223 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f7430 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0xff1f0e54 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf500ff3d │ │ │ │ + @ instruction: 0xf500ff59 │ │ │ │ strmi r5, [r6], -pc, asr #8 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ @ instruction: 0xf140059f │ │ │ │ @ instruction: 0xf04380cf │ │ │ │ cmpeq r8, r0, lsl #3 │ │ │ │ @ instruction: 0x460bbf55 │ │ │ │ moveq pc, #67 @ 0x43 │ │ │ │ @@ -53890,31 +53890,31 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcc lr, r2, #68, 18 @ 0x110000 │ │ │ │ tstvc r3, r1, asr #20 │ │ │ │ svclt 0x005807c8 │ │ │ │ ldrle r4, [r3, #-3997] @ 0xfffff063 │ │ │ │ movtcs r4, #57244 @ 0xdf9c │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - cdp2 0, 14, cr15, cr8, cr9, {6} │ │ │ │ + @ instruction: 0xff04f0c9 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff4af0c4 │ │ │ │ + @ instruction: 0xff66f0c4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ ldrle r0, [r1], #-1433 @ 0xfffffa67 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmibmi ip, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff36f0c4 │ │ │ │ + stmibmi ip, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff52f0c4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ cps #24 │ │ │ │ @ instruction: 0x07918197 │ │ │ │ cmnphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1400118 │ │ │ │ @ instruction: 0xf8d88115 │ │ │ │ vst3.32 {d1,d3,d5}, [r1 :128], r8 │ │ │ │ @@ -53941,25 +53941,25 @@ │ │ │ │ @ instruction: 0xf1000618 │ │ │ │ ldreq r8, [r2, -r0, lsr #3] │ │ │ │ cmnphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf100059b │ │ │ │ @ instruction: 0xf506816b │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x46283218 │ │ │ │ - cmnpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8baf0cd │ │ │ │ + @ instruction: 0xf8d6f0cd │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 13, cr15, cr12, cr4, {6} │ │ │ │ + stmdbmi r0!, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 0, 15, cr15, cr8, cr4, {6} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ @ instruction: 0xf100035c │ │ │ │ andlt r8, r3, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54016,68 +54016,68 @@ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdapl r0, {r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d8d0b0 │ │ │ │ @ instruction: 0xf0111530 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvs pc, ip, sp, asr #4 │ │ │ │ + sbcvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d11 │ │ │ │ vhsub.s32 d6, d29, d15 │ │ │ │ - movtcs pc, #56573 @ 0xdcfd @ │ │ │ │ + movtcs pc, #56605 @ 0xdd1d @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 0, cr15, [ip, #804] @ 0x324 │ │ │ │ + ldc2l 0, cr15, [r8, #804]! @ 0x324 │ │ │ │ @ instruction: 0xf0c44913 │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [r9, #514] @ 0x202 │ │ │ │ svcge 0x002df57f │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ strcc pc, [r5, #-2184] @ 0xfffff778 │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strls r2, [r0, -sp, asr #6] │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [r4, #804] @ 0x324 │ │ │ │ + stc2l 0, cr15, [r0, #804]! @ 0x324 │ │ │ │ @ instruction: 0xf0c44908 │ │ │ │ - ldmdb r4, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r6, -r2, lsl #4] │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ - ldrhteq pc, [r2], -r8 @ │ │ │ │ - ldrshteq pc, [r2], -r0 @ │ │ │ │ - eorseq pc, r2, r0, asr #6 │ │ │ │ - mlaseq r2, r0, r1, pc @ │ │ │ │ - eorseq pc, r2, r0, lsr #4 │ │ │ │ - eorseq pc, r2, r0, lsl #5 │ │ │ │ + eorseq pc, r2, r4, asr #1 │ │ │ │ + ldrsbteq pc, [r2], -r0 @ │ │ │ │ + eorseq pc, r2, r8, lsl #4 │ │ │ │ + eorseq pc, r2, r8, asr r3 @ │ │ │ │ + eorseq pc, r2, r8, lsr #3 │ │ │ │ + eorseq pc, r2, r8, lsr r2 @ │ │ │ │ + mlaseq r2, r8, r2, pc @ │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ svcvs 0x007ff411 │ │ │ │ svcge 0x0000f43f │ │ │ │ ldmibpl ip!, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ @ instruction: 0xf8990503 │ │ │ │ stmdblt r8!, {} @ │ │ │ │ addeq pc, r0, lr, asr #12 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ orrslt r7, r8, r0, lsl #16 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi r8!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2l 0, cr15, [r0, #784]! @ 0x310 │ │ │ │ + ldmdbmi r8!, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 0, 0, cr15, cr12, cr4, {6} │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ svceq 0x000ef011 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ mulne r0, r9, r8 │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ ldmdblt r9!, {r2, r8, sl} │ │ │ │ @@ -54085,183 +54085,183 @@ │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ mcrge 4, 6, pc, cr10, cr15, {1} @ │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ @ instruction: 0xf57f0598 │ │ │ │ movtcs sl, #57029 @ 0xdec5 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [r2, #-804]! @ 0xfffffcdc │ │ │ │ + ldc2l 0, cr15, [lr, #-804]! @ 0xfffffcdc │ │ │ │ @ instruction: 0xf0c44963 │ │ │ │ - ldmdb r4, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrt r3, [r1], r2, lsl #4 │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi fp, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c443f0 │ │ │ │ - movwcs fp, #7599 @ 0x1daf │ │ │ │ + movwcs fp, #7627 @ 0x1dcb │ │ │ │ @ instruction: 0xf8884628 │ │ │ │ vrshl.s8 d19, d2, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vhsub.s8 d16, d3, d4 │ │ │ │ vsubw.s8 , q8, d13 │ │ │ │ vcgt.s8 d16, d13, d4 │ │ │ │ - vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbt r3, [fp], -r2, lsl #4 │ │ │ │ subspl pc, fp, #25165824 @ 0x1800000 │ │ │ │ eorscc r2, r0, #201326592 @ 0xc000000 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d23, d0, d0[3] │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [sl], -r2, lsl #4 │ │ │ │ subspl pc, r4, #25165824 @ 0x1800000 │ │ │ │ eorcc r2, r0, #201326592 @ 0xc000000 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmla.f d23, d0, d0[5] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - str pc, [r8], pc, asr #30 │ │ │ │ + str pc, [r8], fp, ror #30 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ - cmnpne r5, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + @ instruction: 0x13adf648 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5069300 │ │ │ │ teqcc r0, #1275068417 @ 0x4c000001 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf506fed9 │ │ │ │ + @ instruction: 0xf506fef5 │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x4628321c │ │ │ │ - cmppvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff2ef0cc │ │ │ │ + @ instruction: 0xff4af0cc │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ movtcs lr, #54882 @ 0xd662 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [sl], #804 @ 0x324 │ │ │ │ + stc2 0, cr15, [r6, #-804] @ 0xfffffcdc │ │ │ │ @ instruction: 0xf0c44929 │ │ │ │ - ldmdb r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r3, [r9], r2, lsl #4 │ │ │ │ mcrge 5, 2, pc, cr11, cr15, {3} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r8, #-784]! @ 0xfffffcf0 │ │ │ │ + stmdbmi r0!, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 0, cr15, [r4, #-784] @ 0xfffffcf0 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ b 0x10bea1c │ │ │ │ bfieq r7, r3, #2, #7 │ │ │ │ svcmi 0x001cbf58 │ │ │ │ ldclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdbcs r0, {r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf8d8e6c5 │ │ │ │ svceq 0x001b3534 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x31b4f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, sp, asr #4 │ │ │ │ + andvc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ vhsub.s32 d6, d29, d27 │ │ │ │ - movtcs pc, #56261 @ 0xdbc5 @ │ │ │ │ + movtcs pc, #56293 @ 0xdbe5 @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [r4], #804 @ 0x324 │ │ │ │ + stc2l 0, cr15, [r0], {201} @ 0xc9 │ │ │ │ @ instruction: 0xf0c4490a │ │ │ │ - ldmdb r4, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ str r3, [r3], -r2, lsl #4 │ │ │ │ @ instruction: 0xe6664618 │ │ │ │ - eorseq pc, r2, r0, lsr #4 │ │ │ │ - eorseq pc, r2, r0, asr r2 @ │ │ │ │ - eorseq pc, r2, r0, ror r3 @ │ │ │ │ - eorseq pc, r2, r0, ror #5 │ │ │ │ - eorseq pc, r2, r0, lsl r3 @ │ │ │ │ - ldrhteq pc, [r2], -r8 @ │ │ │ │ - mlaseq r2, r0, r1, pc @ │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + eorseq pc, r2, r8, lsr r2 @ │ │ │ │ + eorseq pc, r2, r8, ror #4 │ │ │ │ + eorseq pc, r2, r8, lsl #7 │ │ │ │ + ldrshteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, lsr #6 │ │ │ │ + ldrsbteq pc, [r2], -r0 @ │ │ │ │ + eorseq pc, r2, r8, lsr #3 │ │ │ │ + eorseq pc, r2, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0c94604 │ │ │ │ - bmi 0x3849f0 │ │ │ │ + bmi 0x384a60 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 0, cr15, [sl, #-804]! @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [r6, #-804] @ 0xfffffcdc │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ - eorseq pc, r2, ip, lsl #2 │ │ │ │ + eorseq pc, r2, r4, lsr #2 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x871460 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s16 d16, d1, d0 │ │ │ │ - stmiavs r3!, {r1, r2, r3, r6, r7, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r2, r3, r5, r6, r7, fp, sp, lr, pc}^ │ │ │ │ rsbsne pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ vadd.i8 d22, d13, d17 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blcs 0x45304 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ movwls r9, #37899 @ 0x940b │ │ │ │ - rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andne pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bicne pc, r1, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ movwls r9, #16897 @ 0x4201 │ │ │ │ - @ instruction: 0xff3cf1ee │ │ │ │ + @ instruction: 0xff58f1ee │ │ │ │ strbtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0c99300 │ │ │ │ - stmdals r0, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 15, cr15, cr4, cr7, {7} │ │ │ │ + stmdals r0, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff10f1e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d2, d0 │ │ │ │ - svclt 0x0000fad5 │ │ │ │ + svclt 0x0000faf5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -54348,15 +54348,15 @@ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d405c │ │ │ │ vtst.8 d29, d15, d5 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ @@ -54377,22 +54377,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xffc6f079 │ │ │ │ - teqpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffe2f079 │ │ │ │ + cmppeq ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subseq pc, r0, sp, asr #12 │ │ │ │ + rsbeq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, fp, #1024 @ 0x400 │ │ │ │ - blx 0xb01d64 │ │ │ │ - eorseq pc, r2, ip, asr #7 │ │ │ │ + blx 0x1301d64 │ │ │ │ + eorseq pc, r2, r4, ror #7 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3] │ │ │ │ ldrtle r0, [sp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x49010 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6728cc │ │ │ │ strtle r0, [ip], #-2009 @ 0xfffff827 │ │ │ │ @@ -54435,15 +54435,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d3db8 │ │ │ │ vtst.8 d29, d15, d1 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0xd1610 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r0 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -54461,15 +54461,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311b04 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d4220 │ │ │ │ vtst.8 d29, d15, d7 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9f4f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x455f8 │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54502,15 +54502,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311ba8 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d42c4 │ │ │ │ vtst.8 d29, d15, d7 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9a2f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x4569c │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54544,15 +54544,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d44b │ │ │ │ blcs 0x51c50 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4463a8 │ │ │ │ stmdale r3, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - adccc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + adcscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ @ instruction: 0x46200976 │ │ │ │ stmdavc r0!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f006 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ @@ -54618,15 +54618,15 @@ │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4464cc │ │ │ │ svclt 0x00882b0a │ │ │ │ stmdale r5, {r0, r8, r9, sl, sp} │ │ │ │ - strcc pc, [r0, pc, asr #4]! │ │ │ │ + ldrcc pc, [r8, pc, asr #4]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ eorvc pc, r3, r7, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d480a2 │ │ │ │ andcs ip, r0, #76, 4 @ 0xc0000004 │ │ │ │ orrvs pc, r9, #4194304 @ 0x400000 │ │ │ │ orreq lr, r3, #4, 22 @ 0x1000 │ │ │ │ @@ -54675,15 +54675,15 @@ │ │ │ │ addhi pc, r6, r0, lsl #2 │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4808e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4465b4 │ │ │ │ ldmdale r3, {r1, r3, r8, r9, fp, sp} │ │ │ │ - adccc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + adcscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ rsble r2, ip, r2, lsl #22 │ │ │ │ blcs 0x7ca84 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andvs pc, r0, r0 │ │ │ │ tstpeq r4, r1 @ p-variant is OBSOLETE │ │ │ │ @@ -54799,15 +54799,15 @@ │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdpcc 2, 10, cr15, cr0, cr15, {2} │ │ │ │ + cdpcc 2, 11, cr15, cr8, cr15, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eorvs pc, ip, lr, asr r8 @ │ │ │ │ b 0x1434234 │ │ │ │ bcs 0x60e88 │ │ │ │ mcrrne 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf01cdb3b │ │ │ │ rscle r0, r8, r1, lsl #30 │ │ │ │ @@ -54849,15 +54849,15 @@ │ │ │ │ strle r0, [r0, #82]! @ 0x52 │ │ │ │ orrpl pc, r0, #4194304 @ 0x400000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ orrsle r4, r8, fp, lsr #6 │ │ │ │ @ instruction: 0xf8d1b9a4 │ │ │ │ sbfx r5, r8, #2, #12 │ │ │ │ - adccc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + adcscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ blcs 0xb1968 │ │ │ │ svcge 0x0052f47f │ │ │ │ vst1.32 {d14}, [r3 :128], r3 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ @@ -54908,20 +54908,20 @@ │ │ │ │ strmi pc, [r8], -r4, lsl #22 │ │ │ │ svclt 0x0000e7f4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9ced4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #36, 20 @ 0x24000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500fef3 │ │ │ │ + @ instruction: 0xf500ff0f │ │ │ │ @ instruction: 0xf8d65600 │ │ │ │ ldreq r3, [sl], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54944,26 +54944,26 @@ │ │ │ │ @ instruction: 0xf8d6e7d5 │ │ │ │ addseq r3, fp, #88, 6 @ 0x60000001 │ │ │ │ ubfx sp, r1, #11, #8 │ │ │ │ cmppcc sp, #9830400 @ p-variant is OBSOLETE @ 0x960000 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ submi pc, ip, #14024704 @ 0xd60000 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ - eorseq pc, r2, r4, ror #7 │ │ │ │ + ldrshteq pc, [r2], -ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500fe9f │ │ │ │ + @ instruction: 0xf500febb │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ ldreq r3, [fp], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54974,26 +54974,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - eorseq pc, r2, r4, ror #7 │ │ │ │ + ldrshteq pc, [r2], -ip @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ bmi 0xf17618 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 6, cr15, cr2, cr8, {6} │ │ │ │ + cdp2 0, 7, cr15, cr14, cr8, {6} │ │ │ │ addpl pc, ip, #14024704 @ 0xd60000 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ ldrcc r4, [r0, -r4, lsl #12] │ │ │ │ stmdbvs fp!, {r0, r2, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtle r0, [sp], #-1690 @ 0xfffff966 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -55038,15 +55038,15 @@ │ │ │ │ stmiavs sl!, {r6, r7, r8, r9, ip} │ │ │ │ eorcs r6, r2, #34 @ 0x22 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x10de060 │ │ │ │ smlabbcs r4, r3, r2, r1 │ │ │ │ blx 0xff183ee0 │ │ │ │ ... │ │ │ │ - eorseq pc, r2, r4, ror #7 │ │ │ │ + ldrshteq pc, [r2], -ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0x1f83f00 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff460d │ │ │ │ @@ -55055,15 +55055,15 @@ │ │ │ │ stceq 8, cr15, [ip], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0500 │ │ │ │ svclt 0x00b80400 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ strmi lr, [r0, #-2508] @ 0xfffff634 │ │ │ │ - blx 0x1e82118 │ │ │ │ + blx 0xfe582118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa91 │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @@ -55072,15 +55072,15 @@ │ │ │ │ movwcs fp, #275 @ 0x113 │ │ │ │ cmnpcc r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subpl pc, sp, r0, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vshr.s16 d3, d16, #12 │ │ │ │ - svclt 0x0000bfbb │ │ │ │ + svclt 0x0000bfdb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ bl 0x461bc │ │ │ │ stmdbne r6, {r0, r6, r7, r9} │ │ │ │ msrpl CPSR_, #8388608 @ 0x800000 │ │ │ │ @@ -55106,32 +55106,32 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r0, #1370]! @ 0x55a │ │ │ │ - rsbeq pc, r4, sp, asr #12 │ │ │ │ + rsbseq pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 1, cr15, [r2, #-68] @ 0xffffffbc │ │ │ │ + stclt 1, cr15, [lr, #-68]! @ 0xffffffbc │ │ │ │ strbne pc, [r3, -r7, asr #7] @ │ │ │ │ rscle r2, r4, r0, lsl #30 │ │ │ │ movtpl pc, #50436 @ 0xc504 @ │ │ │ │ tstpeq r3, r8, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1032f0c │ │ │ │ strtmi r0, [fp], #-816 @ 0xfffffcd0 │ │ │ │ svclt 0x00084628 │ │ │ │ eorcs r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0x1e03f68 │ │ │ │ - addseq pc, ip, sp, asr #12 │ │ │ │ + adcseq pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 1, cr15, [r6], #68 @ 0x44 │ │ │ │ + ldclt 1, cr15, [r2, #-68] @ 0xffffffbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9d24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe0ca014 │ │ │ │ stmibvc sp, {r1, r6, sl, fp} │ │ │ │ mcrreq 0, 0, pc, r0, cr12 @ │ │ │ │ b 0xfe357870 │ │ │ │ @@ -55173,15 +55173,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ mcrr2 7, 12, pc, r0, cr13 @ │ │ │ │ subpl pc, ip, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s16 d19, d0, d16 │ │ │ │ - strtmi lr, [r1], -r6, ror #18 │ │ │ │ + strtmi lr, [r1], -r6, lsl #19 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -55231,28 +55231,28 @@ │ │ │ │ stmdavc r5, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1615 @ 0xfffff9b1 │ │ │ │ bleq 0x682618 │ │ │ │ vmin.s8 d20, d22, d9 │ │ │ │ vqrdmlah.s d16, d0, d1[0] │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d17, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8cd022d │ │ │ │ stmib sp, {r2, r3, sp, lr, pc}^ │ │ │ │ strtmi r1, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - strtmi pc, [r1], -sp, ror #30 │ │ │ │ + strtmi pc, [r1], -r9, lsl #31 │ │ │ │ stmdals r5, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff68f1ed │ │ │ │ + @ instruction: 0xff84f1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s16 d16, d0, d13 │ │ │ │ - blls 0x100588 │ │ │ │ + blls 0x100608 │ │ │ │ andcs r9, r0, #1543503872 @ 0x5c000000 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0x932f4650 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @@ -55279,41 +55279,41 @@ │ │ │ │ @ instruction: 0xf8cd0c80 │ │ │ │ strcc r8, [r8, -r4, asr #1] │ │ │ │ adcgt pc, r8, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r1, cr0 @ │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ cdp2 0, 6, cr15, cr14, cr5, {0} │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - @ instruction: 0x4628fedb │ │ │ │ - cdp2 1, 13, cr15, cr8, cr6, {7} │ │ │ │ + @ instruction: 0x4628fef7 │ │ │ │ + cdp2 1, 15, cr15, cr4, cr6, {7} │ │ │ │ addsmi r9, ip, #0, 22 │ │ │ │ strbmi sp, [pc], -r3, lsr #3 │ │ │ │ @ instruction: 0x33adf245 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vcgt.s8 d25, d5, d0 │ │ │ │ vqrdmlah.s d19, d0, d1[5] │ │ │ │ ldrtmi r0, [fp], -r4, lsl #28 │ │ │ │ - subne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64d464f │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ stmib sp, {r3, sp, pc}^ │ │ │ │ strcs fp, [r0], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0x469346f2 │ │ │ │ @ instruction: 0x46214699 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - @ instruction: 0x4621fef3 │ │ │ │ + strtmi pc, [r1], -pc, lsl #30 │ │ │ │ ldrbmi r4, [r8], -r6, lsl #12 │ │ │ │ - cdp2 1, 14, cr15, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xff0af1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s16 d16, d0, d13 │ │ │ │ - blls 0x80494 │ │ │ │ + blls 0x80514 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tstls r7, #0, 4 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ ldrls r9, [r2, -r1, lsr #6] │ │ │ │ @@ -55340,16 +55340,16 @@ │ │ │ │ adcsge pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ sbchi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [r4, #20]! │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - strtmi pc, [r8], -r1, ror #28 │ │ │ │ - cdp2 1, 5, cr15, cr14, cr6, {7} │ │ │ │ + @ instruction: 0x4628fe7d │ │ │ │ + cdp2 1, 7, cr15, cr10, cr6, {7} │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x47aa40 │ │ │ │ blls 0xe20420 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r5, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -55361,109 +55361,109 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6cf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq pc, r2, r0, lsl #8 │ │ │ │ + eorseq pc, r2, r8, lsl r4 @ │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ bleq 0x68283c │ │ │ │ - svc 0x00e4f24f │ │ │ │ + stmda r4, {r4, r6, r9, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, #-1296] @ 0xfffffaf0 │ │ │ │ ldrbmi r2, [r9], -lr, lsl #4 │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r2, sl, #16, 12 @ 0x1000000 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r6, [sl], -sl, lsl #4 │ │ │ │ - bicseq pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + mvneq pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldrbvs pc, [r5, r5, asr #4]! @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrls r9, [r5, -r6, lsl #6] │ │ │ │ blx 0x1902452 │ │ │ │ strcc pc, [r4, #2260] @ 0x8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2192 @ 0x890 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ vqadd.s8 d16, d15, d14 │ │ │ │ - @ instruction: 0xf8d4efc2 │ │ │ │ + @ instruction: 0xf8d4efe2 │ │ │ │ strtmi r3, [sl], -r8, lsl #11 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ @ instruction: 0x960a9310 │ │ │ │ ldrls r2, [r5, -r2, lsl #6] │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1, #-936] @ 0xfffffc58 │ │ │ │ @ instruction: 0xf64d930b │ │ │ │ - vrsra.s64 q8, q6, #64 │ │ │ │ + vrsra.s64 q8, q10, #64 │ │ │ │ movwls r0, #25389 @ 0x632d │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0x100249a │ │ │ │ ldrbcc pc, [ip, #-2260]! @ 0xfffff72c @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - svc 0x009af24f │ │ │ │ + svc 0x00baf24f │ │ │ │ strcc pc, [ip, #2260] @ 0x8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ @ instruction: 0xf64d001c │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf8ad032d │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [r5, r5, asr #4]! @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ - ldrbeq pc, [r4, #1613]! @ 0x64d @ │ │ │ │ + strne pc, [ip, #-1613] @ 0xfffff9b3 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x972d9715 │ │ │ │ @ instruction: 0xf005951e │ │ │ │ ldrt pc, [sl], -sp, asr #26 @ │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2l 0, cr15, [r6, #-20] @ 0xffffffec │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0054650 │ │ │ │ @ instruction: 0xe652fd3f │ │ │ │ - @ instruction: 0xf9a0f261 │ │ │ │ - teqpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf9c0f261 │ │ │ │ + cmppeq ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andne pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vqsub.s32 q2, q14, │ │ │ │ - svclt 0x0000f9ed │ │ │ │ - eorseq pc, r2, r0, lsl #23 │ │ │ │ - eorseq pc, r2, r0, lsr #22 │ │ │ │ - eorseq pc, r2, ip, ror #7 │ │ │ │ + svclt 0x0000fa0d │ │ │ │ + mlaseq r2, r8, fp, pc @ │ │ │ │ + eorseq pc, r2, r8, lsr fp @ │ │ │ │ + eorseq pc, r2, r4, lsl #8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + subsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfed82894 │ │ │ │ + blx 0xff482894 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ stmdavs sl!, {r8, r9, ip, lr} │ │ │ │ @@ -55474,55 +55474,55 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + subsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #24, 18 @ 0x60000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - orrlt pc, r4, fp, ror sl @ │ │ │ │ + @ instruction: 0xb184fa97 │ │ │ │ blmi 0x40e5ec │ │ │ │ blls 0x120658 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #0, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ mrccc 8, 5, APSR_nzcv, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf1d49302 │ │ │ │ - andcs pc, r4, pc, lsr r8 @ │ │ │ │ + andcs pc, r4, fp, asr r8 @ │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000f915 │ │ │ │ + svclt 0x0000f935 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + subsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x1002980 │ │ │ │ + blx 0x1702980 │ │ │ │ stccs 1, cr11, [r1], {164} @ 0xa4 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ @ instruction: 0xf500d107 │ │ │ │ stmdavs fp!, {r6, ip, lr} │ │ │ │ orrmi pc, r0, #3 │ │ │ │ teqpcc r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ andlt r2, r3, r4 │ │ │ │ @@ -55534,110 +55534,110 @@ │ │ │ │ @ instruction: 0xf8c0682b │ │ │ │ @ instruction: 0xe7ef3118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + subsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #491520 @ 0x78000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - mvnslt pc, r3, lsl #20 │ │ │ │ + mvnslt pc, pc, lsl sl @ │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 10) │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ movwls r3, #8504 @ 0x2138 │ │ │ │ - @ instruction: 0xffd4f1d3 │ │ │ │ + @ instruction: 0xfff0f1d3 │ │ │ │ blmi 0x3ce708 │ │ │ │ blls 0x120764 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #64, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ @ instruction: 0x3118f8d3 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - @ instruction: 0xe7e3ffb9 │ │ │ │ - @ instruction: 0xf890f261 │ │ │ │ + ubfx pc, r5, #31, #4 │ │ │ │ + @ instruction: 0xf8b0f261 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - submi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + subsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #40, 18 @ 0xa0000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - @ instruction: 0xf500f9b5 │ │ │ │ + @ instruction: 0xf500f9d1 │ │ │ │ strmi r5, [r4], -r0, asr #6 │ │ │ │ ldrbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ @ instruction: 0xf92af008 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ andscc r5, r0, r8 │ │ │ │ andsle r2, ip, r1, lsl #22 │ │ │ │ ldreq r6, [fp], fp, lsl #18 │ │ │ │ @ instruction: 0xf004d419 │ │ │ │ andcs pc, r4, #31488 @ 0x7b00 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ - @ instruction: 0xff76f1d3 │ │ │ │ + @ instruction: 0xff92f1d3 │ │ │ │ blmi 0x44e7c4 │ │ │ │ blls 0x1a0820 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf004bd70 │ │ │ │ andcs pc, r8, #24832 @ 0x6100 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ bl 0x3980a0 │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ @ instruction: 0xf1d34502 │ │ │ │ - andcs pc, r8, r9, asr pc @ │ │ │ │ + andcs pc, r8, r5, ror pc @ │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000f82f │ │ │ │ + svclt 0x0000f84f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9da00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ + vmov.i32 q10, #2048 @ 0x00000800 │ │ │ │ vqsub.s8 d16, d13, d18 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf958f0c8 │ │ │ │ + @ instruction: 0xf974f0c8 │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ ldrbcc pc, [r0, #-2259]! @ 0xfffff72d @ │ │ │ │ svceq 0x000ef013 │ │ │ │ andscs fp, r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r2, #32, 4 │ │ │ │ @ instruction: 0xf500dc29 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @@ -55674,25 +55674,25 @@ │ │ │ │ andcs pc, r4, r7, lsr #18 │ │ │ │ svclt 0x0000e7cd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + subsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #950272 @ 0xe8000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - @ instruction: 0xf500f8eb │ │ │ │ + @ instruction: 0xf500f907 │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ @ instruction: 0xf0133570 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ ldcle 2, cr4, [fp], #-648 @ 0xfffffd78 │ │ │ │ mcrrpl 5, 0, pc, pc, cr0 @ │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -55714,64 +55714,64 @@ │ │ │ │ andcs r3, r8, #-1375731712 @ 0xae000000 │ │ │ │ strtmi r0, [r1], #-292 @ 0xfffffedc │ │ │ │ ldmib r1, {r0, r1, r5, sl, lr}^ │ │ │ │ ldmib r3, {r1, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, r9, sl, sp, lr}^ │ │ │ │ bl 0x386d80 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ - mcr2 1, 4, pc, cr14, cr3, {6} @ │ │ │ │ + mcr2 1, 5, pc, cr10, cr3, {6} @ │ │ │ │ bl 0x38f1a4 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ - mcr2 1, 4, pc, cr6, cr3, {6} @ │ │ │ │ + mcr2 1, 5, pc, cr2, cr3, {6} @ │ │ │ │ bfi r2, r0, #0, #19 │ │ │ │ biceq lr, r4, #0, 22 │ │ │ │ @ instruction: 0xf5032208 │ │ │ │ @ instruction: 0x46285333 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ strmi lr, [ip, #2515] @ 0x9d3 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 1, 3, pc, cr6, cr3, {6} │ │ │ │ + mrc2 1, 4, pc, cr2, cr3, {6} │ │ │ │ strb r2, [r2, r8] │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ andcs pc, r4, #3997696 @ 0x3d0000 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - mcr2 1, 3, pc, cr10, cr3, {6} @ │ │ │ │ + mcr2 1, 4, pc, cr6, cr3, {6} @ │ │ │ │ ldr r2, [r6, r4]! │ │ │ │ - @ instruction: 0xff40f260 │ │ │ │ + @ instruction: 0xff60f260 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xf64f4615 │ │ │ │ - vmlsl.s q10, d0, d0[0] │ │ │ │ + vmov.i32 q10, #134217728 @ 0x08000000 │ │ │ │ bmi 0x13882b8 │ │ │ │ @ instruction: 0x9600231b │ │ │ │ vmax.s8 d20, d13, d15 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - strmi pc, [r4], -r5, ror #16 │ │ │ │ + strmi pc, [r4], -r1, lsl #17 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ stccs 0, cr3, [r3, #-64] @ 0xffffffc0 │ │ │ │ mcrne 8, 3, pc, cr8, cr3, {6} @ │ │ │ │ stmdbcc r0, {r0, r1, r2, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ mcrrne 0, 0, r4, r5, cr4 │ │ │ │ vstmdbcs r6!, {d21-} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - ldc2l 0, cr15, [lr, #364] @ 0x16c │ │ │ │ + ldc2l 0, cr15, [sl, #364]! @ 0x16c │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46a48 @ │ │ │ │ strbeq lr, [r5], r6, lsl #22 │ │ │ │ strcc lr, [r2], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf1c268f2 │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1552dc │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -55790,18 +55790,18 @@ │ │ │ │ @ instruction: 0xf854544f │ │ │ │ cmpeq lr, r8, lsl #24 │ │ │ │ vrshl.s8 , q12, │ │ │ │ bl 0x52f14 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - ldc2l 1, cr15, [r6, #844]! @ 0x34c │ │ │ │ + mrc2 1, 0, pc, cr2, cr3, {6} │ │ │ │ ldrb r2, [ip, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - stc2 0, cr15, [r2, #364]! @ 0x16c │ │ │ │ + ldc2 0, cr15, [lr, #364]! @ 0x16c │ │ │ │ @ instruction: 0xf504e7c2 │ │ │ │ @ instruction: 0xf854544f │ │ │ │ ldreq r3, [sp, #3080] @ 0xc08 │ │ │ │ vqrshl.s8 , q0, │ │ │ │ bl 0x52f14 │ │ │ │ strb r0, [r6, r1, lsl #1]! │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ad8 @ │ │ │ │ @@ -55817,33 +55817,33 @@ │ │ │ │ ldrb r0, [r0, r1, lsl #1] │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46b04 @ │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [pc, #347]! @ 0x46c67 │ │ │ │ tstpcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf05be7c5 │ │ │ │ - @ instruction: 0x4603fc55 │ │ │ │ + @ instruction: 0x4603fc71 │ │ │ │ vabd.s32 q15, q8, q1 │ │ │ │ - svclt 0x0000fe97 │ │ │ │ + svclt 0x0000feb7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64f460c │ │ │ │ - vmls.f d20, d0, d0[0] │ │ │ │ + vorr.i32 q10, #524288 @ 0x00080000 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ strmi r9, [r7], -r0, lsl #10 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vtst.8 d22, d13, d16 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stmdbvs r1!, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x0004f411 │ │ │ │ @ instruction: 0xf500d109 │ │ │ │ strmi r5, [r5], -pc, asr #6 │ │ │ │ @ instruction: 0xf85368e2 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ bcs 0xbbfac │ │ │ │ andlt sp, r2, r6, lsr #32 │ │ │ │ @@ -55859,52 +55859,52 @@ │ │ │ │ @ instruction: 0xf0118014 │ │ │ │ @ instruction: 0xf1060f20 │ │ │ │ svclt 0x00180004 │ │ │ │ @ instruction: 0xf1082240 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ eorcs fp, r0, #8, 30 │ │ │ │ stmdavs r1!, {r0, r1, r6, r9, sl, lr} │ │ │ │ - strbcs pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strbtcs pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ and r9, sp, r1, lsl #8 │ │ │ │ @ instruction: 0x8014f8d6 │ │ │ │ - movtcs pc, #34381 @ 0x864d @ │ │ │ │ + msrcs SPSR_, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf1089301 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ ldcne 2, cr2, [r0, #-256]! @ 0xffffff00 │ │ │ │ strbmi r6, [r3], -r1, lsr #16 │ │ │ │ - ldrbtvc pc, [r8], #578 @ 0x242 @ │ │ │ │ + ldreq pc, [r0], #-1602 @ 0xfffff9be │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf0ce9400 │ │ │ │ - @ instruction: 0xf505fbb3 │ │ │ │ + @ instruction: 0xf505fbcf │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ @ instruction: 0xf8433450 │ │ │ │ andlt r7, r2, r8, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9de20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + subsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #64, 18 @ 0x100000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stccs 15, cr15, [pc], {67} @ 0x43 │ │ │ │ + stccs 15, cr15, [pc], {95} @ 0x5f │ │ │ │ ldccs 13, cr13, [r9], {81} @ 0x51 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xdbaca0 │ │ │ │ blls 0x120cd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -55937,44 +55937,44 @@ │ │ │ │ sbcvs pc, r0, #2 │ │ │ │ tstmi r3, #-1879048192 @ 0x90000000 │ │ │ │ cmnpmi ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ movwmi r0, #47460 @ 0xb964 │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - ldrdcs pc, [r4], -r1 │ │ │ │ + andcs pc, r4, sp, ror #25 │ │ │ │ @ instruction: 0xf500e7b1 │ │ │ │ andcs r5, r4, #0 │ │ │ │ orreq lr, r4, #0, 22 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ andscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - ldrb pc, [r0, r3, asr #25]! @ │ │ │ │ + ubfx pc, pc, #25, #17 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ andcs pc, r4, #1520 @ 0x5f0 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - ldc2 1, cr15, [r6], #844 @ 0x34c │ │ │ │ + ldc2l 1, cr15, [r2], {211} @ 0xd3 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fd8d │ │ │ │ + svclt 0x0000fdad │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9df44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64f231b │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ + vmov.i32 q10, #2048 @ 0x00000800 │ │ │ │ vqsub.s8 d16, d13, d18 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 11, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 13, cr15, cr2, cr7, {6} │ │ │ │ stccs 8, cr6, [pc], {41} @ 0x29 │ │ │ │ @ instruction: 0xf021bf08 │ │ │ │ andsle r0, r7, r1, lsl #2 │ │ │ │ ldccs 13, cr13, [r9], {12} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r3, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -56015,35 +56015,35 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ bfi pc, sp, (invalid: 28:11) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9e028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1d20ff0 │ │ │ │ - strmi pc, [r4], -r1, lsl #26 │ │ │ │ - ldc2l 1, cr15, [lr], #840 @ 0x348 │ │ │ │ + @ instruction: 0x4604fd1d │ │ │ │ + ldc2 1, cr15, [sl, #-840] @ 0xfffffcb8 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - blx 0x1a035fe │ │ │ │ + blx 0xfe1035fe │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ef4630 │ │ │ │ - @ instruction: 0x4628f91f │ │ │ │ - @ instruction: 0xff56f1d2 │ │ │ │ + @ instruction: 0x4628f93b │ │ │ │ + @ instruction: 0xff72f1d2 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1d24070 │ │ │ │ - qsaxmi fp, r0, r1 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr14, {6} │ │ │ │ + strtmi fp, [r0], -sp, ror #30 │ │ │ │ + cdp2 0, 15, cr15, cr2, cr14, {6} │ │ │ │ blcs 0x6101c │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xff04f0ce │ │ │ │ blcs 0x61048 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - cdp2 0, 8, cr15, cr2, cr14, {6} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr14, {6} │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdapl pc, {r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb08b4bb8 │ │ │ │ @@ -56065,55 +56065,55 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8d68096 │ │ │ │ @ instruction: 0xf4133568 │ │ │ │ andle r6, r4, r0, ror pc │ │ │ │ ldrbcc pc, [r4, #-2262]! @ 0xfffff72a @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf64fd16f │ │ │ │ - vmls.f d20, d0, d0[0] │ │ │ │ + vorr.i32 q10, #524288 @ 0x00080000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsblt pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - stc2l 0, cr15, [r0, #796]! @ 0x31c │ │ │ │ + ldc2l 0, cr15, [ip, #796]! @ 0x31c │ │ │ │ stmdbpl r0, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0xf5069403 │ │ │ │ stmib sp, {r4, r6, r9, sl, ip, lr}^ │ │ │ │ ldrtcc r7, [ip], -r4, lsl #14 │ │ │ │ strvc lr, [r6, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d99708 │ │ │ │ @ instruction: 0xf1dc0420 │ │ │ │ - @ instruction: 0x4631fa13 │ │ │ │ + ldrtmi pc, [r1], -pc, lsr #20 @ │ │ │ │ @ instruction: 0xf8cd4682 │ │ │ │ stmdage r4, {ip, sp, pc} │ │ │ │ - @ instruction: 0x23a8f64d │ │ │ │ + biccs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - sbccs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + sbcscs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9a4f0ce │ │ │ │ + @ instruction: 0xf9c0f0ce │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf8a8f1e6 │ │ │ │ + @ instruction: 0xf8c4f1e6 │ │ │ │ @ instruction: 0xf8c9aa03 │ │ │ │ @ instruction: 0xf6460450 │ │ │ │ vaddw.s8 , q0, d21 │ │ │ │ @ instruction: 0xf8d90104 │ │ │ │ @ instruction: 0xf1dc0420 │ │ │ │ - stmdage r4, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x10832b8 │ │ │ │ + stmdage r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x17832b8 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ vabd.s8 d25, d6, d0 │ │ │ │ vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ vhsub.s8 d16, d6, d4 │ │ │ │ vbic.i32 d23, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858fc05 │ │ │ │ + @ instruction: 0xf858fc21 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ vrshl.s8 d29, d6, d4 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ @@ -56124,57 +56124,57 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addle r2, r8, r0, lsl #22 │ │ │ │ - addscs pc, r0, sp, asr #12 │ │ │ │ + adccs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1283328 │ │ │ │ + blx 0x1983328 │ │ │ │ strmi r2, [r3], -r0, lsl #2 │ │ │ │ strtmi r9, [r0], -r0, lsl #2 │ │ │ │ eorspl pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ @ instruction: 0x51a5f246 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - blx 0xff383346 │ │ │ │ + blx 0xffa83346 │ │ │ │ @ instruction: 0xf64de773 │ │ │ │ - vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf0ce002d │ │ │ │ - strls pc, [r0, #-2611] @ 0xfffff5cd │ │ │ │ + strls pc, [r0, #-2639] @ 0xfffff5b1 │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vsubl.s8 q11, d0, d25 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ orrsvs pc, r5, r6, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - blx 0xfee8336e │ │ │ │ + blx 0xff58336e │ │ │ │ strls lr, [r0, #-1877] @ 0xfffff8ab │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbvs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - stc2l 0, cr15, [r4, #-796] @ 0xfffffce4 │ │ │ │ + stc2l 0, cr15, [r0, #-796]! @ 0xfffffce4 │ │ │ │ ldmdbpl r1, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq ip!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x960046bb │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ - bicscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + mvnscs pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64da803 │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ stmib sp, {r0, r2, r3, r5, r9}^ │ │ │ │ - vabd.s8 d23, d2, d3 │ │ │ │ - @ instruction: 0xf2c078f8 │ │ │ │ + @ instruction: 0xf6427703 │ │ │ │ + vmov.i16 d16, #0 @ 0x0000 │ │ │ │ stmib sp, {r0, r4, r5, fp}^ │ │ │ │ ldrbmi r7, [sl], r5, lsl #14 │ │ │ │ strbpl pc, [pc, -r6, lsl #10] @ │ │ │ │ - @ instruction: 0xf90af0ce │ │ │ │ + @ instruction: 0xf926f0ce │ │ │ │ streq pc, [r8], -r5, lsl #2 │ │ │ │ and r3, r2, r8, asr #10 │ │ │ │ adcsmi r3, r5, #8, 12 @ 0x800000 │ │ │ │ ldmdb r7, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ ldmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ eoreq pc, r0, r1, asr #3 │ │ │ │ stmdbcc r0!, {r1, r3, r6, r7, lr} │ │ │ │ @@ -56182,59 +56182,59 @@ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ movwmi r4, #41730 @ 0xa302 │ │ │ │ strble r0, [sp, #2003]! @ 0x7d3 │ │ │ │ bhi 0x817f4 │ │ │ │ eorcs r4, r0, #95420416 @ 0x5b00000 │ │ │ │ ldmdavs r1!, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf0ce3608 │ │ │ │ - @ instruction: 0xf10bf947 │ │ │ │ + @ instruction: 0xf10bf963 │ │ │ │ adcsmi r0, r5, #1024 @ 0x400 │ │ │ │ stmdage r3, {r0, r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf0ce2500 │ │ │ │ - @ instruction: 0x464bf991 │ │ │ │ + strbmi pc, [fp], -sp, lsr #19 @ │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vsra.s64 , , #64 │ │ │ │ strls r0, [r0, #-260] @ 0xfffffefc │ │ │ │ - blx 0x1603432 │ │ │ │ + blx 0x1d03432 │ │ │ │ @ instruction: 0xf64de75a │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d18, d0, d0[6] │ │ │ │ @ instruction: 0xf0ce002d │ │ │ │ - strls pc, [r0, #-2493] @ 0xfffff643 │ │ │ │ + strls pc, [r0, #-2521] @ 0xfffff627 │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ biceq pc, r5, r6, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - blx 0x110345a │ │ │ │ + blx 0x180345a │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strbpl pc, [r0], -r4, lsl #10 @ │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76caed8 │ │ │ │ - rsbscs pc, r0, sp, asr #12 │ │ │ │ + addcs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9a0f0ce │ │ │ │ + @ instruction: 0xf9bcf0ce │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vmla.f d16, d16, d1[1] │ │ │ │ @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858fb25 │ │ │ │ + @ instruction: 0xf858fb41 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0xf64de751 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0ce002d │ │ │ │ - strls pc, [r0, -r5, lsl #19] │ │ │ │ + strls pc, [r0, -r1, lsr #19] │ │ │ │ strb r4, [r3, r3, lsl #12]! │ │ │ │ - blx 0x1a83b02 │ │ │ │ + blx 0xfe283b02 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf8513110 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ @@ -56325,15 +56325,15 @@ │ │ │ │ @ instruction: 0xf8c42a3c │ │ │ │ ldmdale r5, {r2, r3, r6, r9, fp, ip, sp} │ │ │ │ bicpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscs pc, r2, r3, lsr r8 @ │ │ │ │ andle r4, fp, sl, lsl #5 │ │ │ │ - orrmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + movmi pc, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldrvs pc, [r5], #-1284 @ 0xfffffafc │ │ │ │ @ instruction: 0x4798689b │ │ │ │ smlabteq r0, r4, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -56784,63 +56784,63 @@ │ │ │ │ andsmi r0, r3, r8, lsl r3 │ │ │ │ stmib r4, {r9, sp}^ │ │ │ │ ldmdblt r9!, {r2, r3, r5, r6, r7, r9, ip, sp} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8e0f11a │ │ │ │ + @ instruction: 0xf8fcf11a │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ strtmi pc, [r0], -r7, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf64db85b │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adcpl pc, fp, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1f34b01 │ │ │ │ - svclt 0x0000fd17 │ │ │ │ - eorseq pc, r2, r8, asr #25 │ │ │ │ + svclt 0x0000fd33 │ │ │ │ + eorseq pc, r2, r0, ror #25 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ - mrclt 0, 6, APSR_nzcv, cr10, cr2, {4} │ │ │ │ + mrclt 0, 7, APSR_nzcv, cr6, cr2, {4} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ec88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf804f11a │ │ │ │ + @ instruction: 0xf820f11a │ │ │ │ @ instruction: 0xf5a44605 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fd460c │ │ │ │ movwcs pc, #2211 @ 0x8a3 @ │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ vmax.s32 d4, d1, d24 │ │ │ │ - andcs pc, r0, #2031616 @ 0x1f0000 │ │ │ │ + andcs pc, r0, #3866624 @ 0x3b0000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ecc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ movwcs r5, #16544 @ 0x40a0 │ │ │ │ @ instruction: 0xf0016801 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0x98450 │ │ │ │ b 0x1117b34 │ │ │ │ @ instruction: 0xf09f0402 │ │ │ │ - @ instruction: 0x4621fd75 │ │ │ │ + @ instruction: 0x4621fd91 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - pop {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f4038 │ │ │ │ - svclt 0x0000bd83 │ │ │ │ + svclt 0x0000bd9f │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bfd9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9ed08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, fp, ror #30 @ p-variant is OBSOLETE │ │ │ │ @@ -56895,17 +56895,17 @@ │ │ │ │ @ instruction: 0xf2a2fa92 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ bcs 0x963f0 │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ movwls r9, #24324 @ 0x5f04 │ │ │ │ vmin.s8 d20, d15, d24 │ │ │ │ - strmi pc, [r3], r9, asr #17 │ │ │ │ + strmi pc, [r3], r9, ror #17 │ │ │ │ @ instruction: 0xf1e53061 │ │ │ │ - rsbcs pc, r0, #3391488 @ 0x33c000 │ │ │ │ + rsbcs pc, r0, #3850240 @ 0x3ac000 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ b 0xfef85b24 │ │ │ │ andeq pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0xf1044639 │ │ │ │ @ instruction: 0xf7c80060 │ │ │ │ bls 0xc26ec │ │ │ │ bls 0x11ffa0 │ │ │ │ @@ -56955,15 +56955,15 @@ │ │ │ │ @ instruction: 0xf0006f82 │ │ │ │ blls 0x67f10 │ │ │ │ stmdbls r2, {r1, r5, r9, sl, lr} │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1da4ff0 │ │ │ │ - mcrcs 13, 0, fp, cr0, cr3, {7} │ │ │ │ + cdpcs 14, 0, cr11, cr0, cr15, {0} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc}^ │ │ │ │ svclt 0x00182a02 │ │ │ │ eorle r0, lr, r2, lsr r4 │ │ │ │ tstmi sl, #232, 18 @ 0x3a0000 │ │ │ │ sbceq lr, r9, #270336 @ 0x42000 │ │ │ │ b 0x10c9520 │ │ │ │ b 0x10d0828 │ │ │ │ @@ -56971,26 +56971,26 @@ │ │ │ │ sbcne lr, r0, #270336 @ 0x42000 │ │ │ │ addpl pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf53f9202 │ │ │ │ movwls sl, #24404 @ 0x5f54 │ │ │ │ stmdbls r2, {r8, r9, fp, ip, pc} │ │ │ │ subpl pc, r0, #12582912 @ 0xc00000 │ │ │ │ strteq pc, [r0], #-2258 @ 0xfffff72e │ │ │ │ - ldc2l 1, cr15, [r6], {218} @ 0xda │ │ │ │ + ldc2l 1, cr15, [r2], #872 @ 0x368 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0047f43f │ │ │ │ ldreq r6, [r2], -r2, lsl #18 │ │ │ │ svcge 0x0043f53f │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q1, │ │ │ │ vhsub.s32 d3, d26, d18 │ │ │ │ - @ instruction: 0xf44ffddb │ │ │ │ + @ instruction: 0xf44ffdfb │ │ │ │ @ instruction: 0x26131298 │ │ │ │ @ instruction: 0xf011e7cc │ │ │ │ svclt 0x000c4f80 │ │ │ │ ldrshcs r2, [r0, #28]! │ │ │ │ svclt 0x00184211 │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ svcge 0x003ef47f │ │ │ │ @@ -57029,21 +57029,21 @@ │ │ │ │ blcs 0x62a7c │ │ │ │ svcge 0x006bf47f │ │ │ │ cmnlt r3, #58112 @ 0xe300 │ │ │ │ blcs 0x63088 │ │ │ │ svcge 0x0065f47f │ │ │ │ blcs 0x62e90 │ │ │ │ svcge 0x0061f47f │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscc pc, ip, sp, asr #12 │ │ │ │ + sbcscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d10 │ │ │ │ vqsub.s32 d4, d10, d20 │ │ │ │ - @ instruction: 0xf442fd71 │ │ │ │ + @ instruction: 0xf442fd91 │ │ │ │ @ instruction: 0x61224201 │ │ │ │ stmiavs sl!, {r0, r1, r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00062a02 │ │ │ │ vst1.8 {d18-d20}, [pc] │ │ │ │ andcs r2, r0, r0, ror r0 │ │ │ │ subeq lr, pc, sl, lsr #13 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @@ -57054,29 +57054,29 @@ │ │ │ │ stclvs 6, cr14, [r3], #-808 @ 0xfffffcd8 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stmdbcs r0, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbls r9, {r0, r1, r2, r3, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldrtle r0, [sl], #329 @ 0x149 │ │ │ │ @ instruction: 0xf64de7a1 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0xc7f30 │ │ │ │ sbcscc pc, r7, #536870916 @ 0x20000004 │ │ │ │ - stc2l 2, cr15, [r0, #-168] @ 0xffffff58 │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + stc2l 2, cr15, [r0, #-168]! @ 0xffffff58 │ │ │ │ + eorseq pc, r2, ip, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r5, [r4], -r0, asr #10 │ │ │ │ @ instruction: 0xf8d54601 │ │ │ │ @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d5d11d │ │ │ │ rsceq r1, r3, ip, lsr #8 │ │ │ │ strtcs pc, [r4], #-2261 @ 0xfffff72b │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf414d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -57111,21 +57111,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [lr], {42} @ 0x2a │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + stc2l 2, cr15, [lr], #168 @ 0xa8 │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30bf5c │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57135,21 +57135,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xc8074 │ │ │ │ vhsub.s32 d2, d10, d26 │ │ │ │ - svclt 0x0000fc9f │ │ │ │ - ldrshteq pc, [r2], -r8 @ │ │ │ │ + svclt 0x0000fcbf │ │ │ │ + eorseq pc, r2, r0, lsl sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ stmibvc fp, {r0, r1, r2, r3, r4, r7, r9, ip, lr} │ │ │ │ bvc 0x1294824 │ │ │ │ @ instruction: 0xf00100db │ │ │ │ @@ -57160,29 +57160,29 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ movwne pc, #45571 @ 0xb203 @ │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d19, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ blmi 0xc80d8 │ │ │ │ subsvs pc, r3, #64, 4 │ │ │ │ - stc2l 2, cr15, [ip], #-168 @ 0xffffff58 │ │ │ │ - eorseq pc, r2, r4, lsl #26 │ │ │ │ + stc2 2, cr15, [ip], {42} @ 0x2a │ │ │ │ + eorseq pc, r2, ip, lsl sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9f238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ @ instruction: 0xf5044601 │ │ │ │ @ instruction: 0xf8d45440 │ │ │ │ @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4bf02 │ │ │ │ movwcc r3, #5164 @ 0x142c │ │ │ │ strtcc pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -57290,15 +57290,15 @@ │ │ │ │ and r4, r8, r0, lsl #4 │ │ │ │ svceq 0x0000f1be │ │ │ │ blls 0xfc29c │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ stmib r0, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf11923ea │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -r0, rrx │ │ │ │ blx 0xff08621a │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4628fbf7 │ │ │ │ stc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x33a4f8d4 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -57340,22 +57340,22 @@ │ │ │ │ b 0x348824 │ │ │ │ andmi r0, fp, r2, lsl #4 │ │ │ │ blls 0x10211c │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ str r4, [r9, fp] │ │ │ │ - subscc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ blmi 0x98ed0 │ │ │ │ - @ instruction: 0xf8cef1f3 │ │ │ │ - eorseq pc, r2, r8, lsl sp @ │ │ │ │ + @ instruction: 0xf8eaf1f3 │ │ │ │ + eorseq pc, r2, r0, lsr sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9f50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x484d4 │ │ │ │ addlt r7, r3, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #672] @ 0x2a0 │ │ │ │ @@ -57605,21 +57605,21 @@ │ │ │ │ @ instruction: 0xf3c3bfa8 │ │ │ │ ble 0xffaa08f8 │ │ │ │ strbteq pc, [r8], #-2192 @ 0xfffff770 @ │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ blmi 0xc87d0 │ │ │ │ submi pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf8f0f22a │ │ │ │ - eorseq pc, r2, r8, lsr #26 │ │ │ │ + @ instruction: 0xf910f22a │ │ │ │ + eorseq pc, r2, r0, asr #26 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0x0151689a │ │ │ │ @ instruction: 0xf500d42b │ │ │ │ ldrlt r5, [r0], #-896 @ 0xfffffc80 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ movweq pc, #61460 @ 0xf014 @ │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ @@ -57680,15 +57680,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, sl, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000be37 │ │ │ │ + svclt 0x0000be53 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57713,15 +57713,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi sl, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bdf5 │ │ │ │ + svclt 0x0000be11 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57747,15 +57747,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, fp, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bdb1 │ │ │ │ + svclt 0x0000bdcd │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57781,15 +57781,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi fp, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bd6d │ │ │ │ + svclt 0x0000bd89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9fbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30c9c0 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57799,31 +57799,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xc8ad8 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000ff6d │ │ │ │ - ldrshteq pc, [r2], -r8 @ │ │ │ │ + svclt 0x0000ff8d │ │ │ │ + eorseq pc, r2, r0, lsl sp @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7690 │ │ │ │ @ instruction: 0xf64fd80e │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9324 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57836,15 +57836,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d76e4 │ │ │ │ @ instruction: 0xf64fd80e │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9378 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57857,15 +57857,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7738 │ │ │ │ @ instruction: 0xf64fd80e │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d16 │ │ │ │ bl 0x88fcc │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x114ddc │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @@ -57879,15 +57879,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7790 │ │ │ │ @ instruction: 0xf64fd812 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9424 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x94e34 │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -57902,15 +57902,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d77ec │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9480 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114e90 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf0000840 │ │ │ │ @@ -57925,15 +57925,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7448 │ │ │ │ @ instruction: 0xf64fd813 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vsubw.s8 q10, q8, d16 │ │ │ │ bl 0x1098dc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd4eec │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ blcs 0x557c4 │ │ │ │ andmi pc, r0, r3 │ │ │ │ @ instruction: 0x2007bfb8 │ │ │ │ @@ -57948,15 +57948,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d78a4 │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9538 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f48 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57971,15 +57971,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7900 │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9594 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114fa4 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57994,15 +57994,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d755c │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vsubw.s8 q10, q8, d16 │ │ │ │ bl 0x1099f0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ strhlt r3, [fp, r4]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -58022,15 +58022,15 @@ │ │ │ │ streq r1, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xc8d2b0 │ │ │ │ ldrsbne pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf64fd814 │ │ │ │ - vmull.s8 q10, d16, d8 │ │ │ │ + vmull.s8 q10, d16, d16 │ │ │ │ bl 0x34be60 │ │ │ │ @ instruction: 0xf8dc0c81 │ │ │ │ stmdbcs r3, {r2, r4, r5, r7, ip} │ │ │ │ @ instruction: 0xf8c0d10a │ │ │ │ @ instruction: 0xf8c02b88 │ │ │ │ andcs r3, r0, ip, lsl #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -58049,15 +58049,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x11531c │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7a38 │ │ │ │ @ instruction: 0xf64fd810 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc96cc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1150dc │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmdb r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -58082,21 +58082,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - ldc2 2, cr15, [r6, #-164]! @ 0xffffff5c │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + ldc2l 2, cr15, [r6, #-164] @ 0xffffff5c │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba00a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ce6c │ │ │ │ stmiavs sp, {r2, r4, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, fp, r1, lsl #26 │ │ │ │ @@ -58107,21 +58107,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r4, #-164] @ 0xffffff5c │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + stc2 2, cr15, [r4, #-164]! @ 0xffffff5c │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ced0 │ │ │ │ stmiavs sp, {r2, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andseq pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ @@ -58133,21 +58133,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - ldc2l 2, cr15, [r0], {41} @ 0x29 │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + ldc2l 2, cr15, [r0], #164 @ 0xa4 │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30cf38 │ │ │ │ stmiavs sp, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ bl 0x51f84 │ │ │ │ @@ -58160,30 +58160,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r8, lsr sp │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd38 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xc907c │ │ │ │ vqsub.s32 d2, d9, d20 │ │ │ │ - svclt 0x0000fc9b │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + svclt 0x0000fcbb │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ streq r6, [sl, #2201] @ 0x899 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7830 │ │ │ │ @ instruction: 0xf64fd80f │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vsubw.s8 q10, q8, d16 │ │ │ │ bl 0x109cc4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd52d4 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ @ instruction: 0x065b33bc │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -58199,15 +58199,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x111d40 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9c2 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ bcc 0x4498cc │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - orrmi pc, r8, pc, asr #12 │ │ │ │ + asrmi pc, pc, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf500b1d2 │ │ │ │ @ instruction: 0xf890605f │ │ │ │ tstmi r8, #246415360 @ 0xeb00000 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @@ -58230,15 +58230,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d0c │ │ │ │ @ instruction: 0xf64fd80c │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc99a0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58266,15 +58266,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d9c │ │ │ │ @ instruction: 0xf64fd80c │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9a30 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58306,15 +58306,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7e3c │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9ad0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58325,15 +58325,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrble r0, [r3], #1371 @ 0x55b │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -58349,15 +58349,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7ee8 │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9b7c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58368,15 +58368,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58390,15 +58390,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7f8c │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9c20 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58409,15 +58409,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058059b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58431,15 +58431,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8030 │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9cc4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58450,15 +58450,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58472,15 +58472,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d80d4 │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xc9d68 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58491,15 +58491,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58522,21 +58522,21 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x338d2c │ │ │ │ rscpl fp, sl, fp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbdf8 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xc9624 │ │ │ │ vqsub.s32 d2, d9, d20 │ │ │ │ - svclt 0x0000f9c7 │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + svclt 0x0000f9e7 │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0538d │ │ │ │ tstcc r0, #72, 2 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -58544,15 +58544,15 @@ │ │ │ │ @ instruction: 0xf890bbb3 │ │ │ │ bllt 0x1f15ad4 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d81f0 │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - orrmi pc, r8, pc, asr #12 │ │ │ │ + asrmi pc, pc, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ rsbmi r4, r2, r9, lsl r6 │ │ │ │ ldrle r0, [r2, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -58583,21 +58583,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strmi r0, [fp], -r1, lsl #2 │ │ │ │ @ instruction: 0xf64de7bb │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ blmi 0xc9718 │ │ │ │ eorscs pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf94cf229 │ │ │ │ - eorseq pc, r2, r8, ror #26 │ │ │ │ + @ instruction: 0xf96cf229 │ │ │ │ + eorseq pc, r2, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d640 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58605,21 +58605,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd38 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xc9770 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000f921 │ │ │ │ - ldrshteq pc, [r2], -r8 @ │ │ │ │ + svclt 0x0000f941 │ │ │ │ + eorseq pc, r2, r0, lsl sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba08d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d698 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58627,21 +58627,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd38 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xc97c8 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000f8f5 │ │ │ │ - ldrshteq pc, [r2], -r8 @ │ │ │ │ + svclt 0x0000f915 │ │ │ │ + eorseq pc, r2, r0, lsl sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r8], #-357 @ 0xfffffe9b │ │ │ │ @@ -58664,31 +58664,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ svclt 0x001a0fe3 │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [sl, r7, lsl #4] │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8aaf229 │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + @ instruction: 0xf8caf229 │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8414 │ │ │ │ @ instruction: 0xf64fd80c │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xca0a8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r2, r4, r5, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -58718,15 +58718,15 @@ │ │ │ │ ldreq sp, [fp, #1045] @ 0x415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d84ac │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xca140 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x95b50 │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :256], r8 │ │ │ │ @@ -58741,15 +58741,15 @@ │ │ │ │ @ instruction: 0xb1ab6380 │ │ │ │ ldrle r0, [r7], #-1427 @ 0xfffffa6d │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x44a544 │ │ │ │ stmdale sp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - addmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + adcmi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcc pc, [r4], r2 @ │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rsccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @@ -58783,39 +58783,39 @@ │ │ │ │ strble r5, [ip, #133]! @ 0x85 │ │ │ │ @ instruction: 0xf8cc5085 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - submi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldmdalt r6, {r1, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldmdalt r2!, {r1, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xffb4f228 │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + @ instruction: 0xffd4f228 │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ vmull.u8 , d2, d4 │ │ │ │ stccs 4, cr2, [r0], {64} @ 0x40 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0x414cf890 │ │ │ │ cmnle r2, r0, lsl #24 │ │ │ │ ldrsbmi pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ ldreq pc, [pc], #-4 @ 0x499cc │ │ │ │ stccs 12, cr3, [sl], {16} │ │ │ │ strcs fp, [r1], #-3983 @ 0xfffff071 │ │ │ │ - strmi pc, [r8, #1615] @ 0x64f │ │ │ │ + strmi pc, [r0, #1615]! @ 0x64f │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r4, #2821] @ 0xb05 │ │ │ │ @ instruction: 0xf8d5bf98 │ │ │ │ vshr.u64 d20, d20, #61 │ │ │ │ blcs 0x4a6ec │ │ │ │ vmla.i , q1, d1[5] │ │ │ │ stccs 5, cr7, [r0, #-512] @ 0xfffffe00 │ │ │ │ @@ -58942,15 +58942,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsble r2, r3, r0, lsl #18 │ │ │ │ strbtmi r2, [r9], -r1 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ vcgt.s16 d19, d3, d2 │ │ │ │ - stcls 14, cr15, [r0], {39} @ 0x27 │ │ │ │ + stcls 14, cr15, [r0], {71} @ 0x47 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ blx 0xfe970406 │ │ │ │ blx 0x11b412 │ │ │ │ blls 0xe3410 │ │ │ │ bl 0x11cff9c │ │ │ │ tstcs pc, r3, ror #13 │ │ │ │ @@ -58991,15 +58991,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstls r0, r8, ror #12 │ │ │ │ smlabtne r1, sp, r9, lr │ │ │ │ vrhadd.s8 d25, d15, d3 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst1.8 {d23-d25}, [pc], r2 │ │ │ │ @ instruction: 0xf6c3404a │ │ │ │ stcls 0, cr3, [r0], {154} @ 0x9a │ │ │ │ cmneq r1, r1, lsl #20 │ │ │ │ blne 0xff70a2b8 │ │ │ │ bicsvs lr, r7, r1, asr #20 │ │ │ │ tsteq r6, r1, ror #22 │ │ │ │ @@ -59022,17 +59022,17 @@ │ │ │ │ andle r0, fp, r0, ror #9 │ │ │ │ ldrcs pc, [r0], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0xf8d54013 │ │ │ │ b 0x352f74 │ │ │ │ b 0x150cd30 │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - blx 0xfef0603e │ │ │ │ + blx 0xff60603e │ │ │ │ vabd.s16 d30, d29, d16 │ │ │ │ - svclt 0x0000fd8b │ │ │ │ + svclt 0x0000fdab │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strbeq lr, [r1, #2816] @ 0xb00 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @@ -59040,15 +59040,15 @@ │ │ │ │ blcs 0xf58680 │ │ │ │ vtst.8 , q2, q1 │ │ │ │ vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf8320295 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf64fd048 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vsubw.s8 q10, q8, d16 │ │ │ │ bl 0x10aa48 │ │ │ │ @ instruction: 0xf5051302 │ │ │ │ ldmvs fp, {r0, r2, r4, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46074798 │ │ │ │ strtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -59106,15 +59106,15 @@ │ │ │ │ andle r0, sl, r0, ror #9 │ │ │ │ ldrcc pc, [r0], #2260 @ 0x8d4 │ │ │ │ tsteq r3, ip, lsl #20 │ │ │ │ ldrcc pc, [r4], #2260 @ 0x8d4 │ │ │ │ teqmi r1, #30 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - blx 0x50618e │ │ │ │ + blx 0xc0618e │ │ │ │ str r9, [lr, r1, lsl #20]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r7, [pc], -ip, lsl #19 │ │ │ │ rsceq r7, r4, fp, asr #20 │ │ │ │ @@ -59153,21 +59153,21 @@ │ │ │ │ @ instruction: 0xf8c80207 │ │ │ │ andcs r2, r0, r4, asr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64d83f8 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d19, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ blmi 0xca000 │ │ │ │ subvs pc, fp, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r8], {40} @ 0x28 │ │ │ │ - eorseq pc, r2, r8, ror sp @ │ │ │ │ + ldc2l 2, cr15, [r8], #160 @ 0xa0 │ │ │ │ + mlaseq r2, r0, sp, pc @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ mulsvc r8, sp, r8 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ bl 0x1db858 │ │ │ │ @@ -59178,15 +59178,15 @@ │ │ │ │ mulsle r8, sl, r2 │ │ │ │ ldmdale fp!, {r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ sbcpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ andscs pc, r3, r2, lsr r8 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ mlasle r1, sl, r2, r4 │ │ │ │ - orrmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + movmi pc, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldmvs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c44798 │ │ │ │ @ instruction: 0xf8c40950 │ │ │ │ vmul.p32 , , q2 │ │ │ │ movwcs r4, #1304 @ 0x518 │ │ │ │ @@ -59598,15 +59598,15 @@ │ │ │ │ tstpeq r1, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d7d009 │ │ │ │ mulsmi r8, r0, r4 │ │ │ │ ldrcc pc, [r4], #2263 @ 0x8d7 │ │ │ │ movwmi r4, #8218 @ 0x201a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff3af0c1 │ │ │ │ + @ instruction: 0xff56f0c1 │ │ │ │ svclt 0x0000e7bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0xf005fab3 │ │ │ │ @@ -59727,20 +59727,20 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x07dd3230 │ │ │ │ @ instruction: 0xf500d412 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ ldrbeq r3, [ip, ip, lsr #14] │ │ │ │ @ instruction: 0xf64dd40c │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ blmi 0x6ca900 │ │ │ │ addne pc, pc, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf85cf228 │ │ │ │ + @ instruction: 0xf87cf228 │ │ │ │ @ instruction: 0xf0026b0b │ │ │ │ strcs r0, [r0], #-527 @ 0xfffffdf1 │ │ │ │ stmiavs sp, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andsle r2, r5, r1, lsl #26 │ │ │ │ streq r6, [r9], r9, lsl #18 │ │ │ │ sbcpl fp, r2, r8, asr pc │ │ │ │ @@ -59751,22 +59751,22 @@ │ │ │ │ ldrbeq r3, [fp, ip, lsr #14] │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ strb r4, [sl, r4]! │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf82cf228 │ │ │ │ - eorseq pc, r2, ip, lsl #27 │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + @ instruction: 0xf84cf228 │ │ │ │ + eorseq pc, r2, r4, lsr #27 │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34e884 │ │ │ │ stmiavs sp, {r2, r4, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r3, r1, lsl #26 │ │ │ │ @@ -59783,33 +59783,33 @@ │ │ │ │ stmdbpl r5, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0008428b │ │ │ │ rscsle r4, r3, sl, lsr #5 │ │ │ │ andcs r5, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xffecf227 │ │ │ │ - ldrshteq pc, [r2], -r8 @ │ │ │ │ + @ instruction: 0xf80cf228 │ │ │ │ + eorseq pc, r2, r0, lsl sp @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq r9, r0, asr #4 │ │ │ │ bcs 0x7fdac │ │ │ │ @ instruction: 0xf890d13f │ │ │ │ blcs 0x56e7c │ │ │ │ @ instruction: 0xf8d0d166 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ blcc 0x44b5d4 │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - orrmi pc, r8, pc, asr #12 │ │ │ │ + asrmi pc, pc, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ streq r1, [r9, -r0, lsl #9] │ │ │ │ eor sp, r1, r7, lsl #10 │ │ │ │ @ instruction: 0xf890bbb2 │ │ │ │ @@ -59820,15 +59820,15 @@ │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf64f4770 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vsubw.s8 q10, q8, d16 │ │ │ │ bl 0x10b678 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ tstlt sl, #180 @ 0xb4 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -59879,15 +59879,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x56fb4 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - orrmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + movmi pc, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188c24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59911,15 +59911,15 @@ │ │ │ │ bl 0x51c5c │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #128, 8 @ 0x80000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - stcmi 6, cr15, [r8], {79} @ 0x4f │ │ │ │ + stcmi 6, cr15, [r0], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stceq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -59954,15 +59954,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x570e0 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - orrmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + movmi pc, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188d50 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59986,15 +59986,15 @@ │ │ │ │ bl 0x51d88 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - stcmi 6, cr15, [r8], {79} @ 0x4f │ │ │ │ + stcmi 6, cr15, [r0], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -60028,15 +60028,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf890b9ec │ │ │ │ blcs 0x57208 │ │ │ │ @ instruction: 0xf8d0d15e │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - orrmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + movmi pc, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf85dd1d9 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ @@ -60061,15 +60061,15 @@ │ │ │ │ ldrle r0, [r0, #2012]! @ 0x7dc │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf0134313 │ │ │ │ ldrshle r0, [r8, #63] @ 0x3f │ │ │ │ @ instruction: 0xe7ab4618 │ │ │ │ - strmi pc, [r8], #1615 @ 0x64f │ │ │ │ + strtmi pc, [r0], #1615 @ 0x64f │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r3], #2820 @ 0xb04 │ │ │ │ ldrsbtcc pc, [r4], r4 @ │ │ │ │ @ instruction: 0xd1ae2b00 │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -60119,21 +60119,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ ble 0x116644 │ │ │ │ strle r0, [r1, #-310] @ 0xfffffeca │ │ │ │ sbcsle r2, ip, r1, lsl #26 │ │ │ │ ldrble r0, [sl], #1673 @ 0x689 │ │ │ │ @ instruction: 0xf64de7ee │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xcaf18 │ │ │ │ vhsub.s32 d2, d7, d26 │ │ │ │ - svclt 0x0000fd4d │ │ │ │ - ldrshteq pc, [r2], -r8 @ │ │ │ │ + svclt 0x0000fd6d │ │ │ │ + eorseq pc, r2, r0, lsl sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba2078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r4, #-1572] @ 0xfffff9dc │ │ │ │ @@ -60172,29 +60172,29 @@ │ │ │ │ movpl pc, #13959168 @ 0xd50000 │ │ │ │ svcvs 0x0060f415 │ │ │ │ bvc 0x3bf368 │ │ │ │ svclt 0x00182d06 │ │ │ │ cmnpvs lr, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ vld4.8 {d13,d15,d17,d19}, [r3], lr │ │ │ │ stmdblt ip!, {r1, r4, r5, r8, r9, sp, lr}^ │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #9216 @ 0x2400 │ │ │ │ - stc2l 2, cr15, [r2], #156 @ 0x9c │ │ │ │ + stc2 2, cr15, [r2, #-156] @ 0xffffff64 │ │ │ │ rscsle r2, r1, r0, lsl #24 │ │ │ │ vmlaeq.f64 d14, d4, d0 │ │ │ │ @ instruction: 0xf8de5905 │ │ │ │ adcmi r4, r3, #4 │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xe7bcd1b2 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff3870ac │ │ │ │ - ldrshteq pc, [r2], -r8 @ │ │ │ │ + bllt 0xffa870ac │ │ │ │ + eorseq pc, r2, r0, lsl sp @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba216c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ blvs 0x3a01ac │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ vmull.u8 q10, d4, d8 │ │ │ │ @@ -60229,21 +60229,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsvs r5, r3, r2, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd70 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xcb0d0 │ │ │ │ vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000fc71 │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + svclt 0x0000fc91 │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbteq r6, [ip], sp, lsl #18 │ │ │ │ stclvs 4, cr13, [pc], {21} │ │ │ │ ssatmi fp, #29, pc, lsl #2 @ │ │ │ │ @@ -60257,21 +60257,21 @@ │ │ │ │ andle r5, r1, r6, asr #1 │ │ │ │ strle r0, [r0, #-1707] @ 0xfffff955 │ │ │ │ andcs r6, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64d81f0 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xcb140 │ │ │ │ vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000fc39 │ │ │ │ - eorseq pc, r2, ip, ror #25 │ │ │ │ + svclt 0x0000fc59 │ │ │ │ + eorseq pc, r2, r4, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba22a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strbteq r4, [r2], fp, lsl #12 │ │ │ │ ldmib r1, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r4], #-266 @ 0xfffffef6 │ │ │ │ @@ -60284,21 +60284,21 @@ │ │ │ │ ldmdane r5, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ blcs 0xa1114 │ │ │ │ @ instruction: 0xf014d002 │ │ │ │ andle r0, r0, r0, lsr #2 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r2], {39} @ 0x27 │ │ │ │ - ldrshteq pc, [r2], -r8 @ │ │ │ │ + stc2 2, cr15, [r2], #-156 @ 0xffffff64 │ │ │ │ + eorseq pc, r2, r0, lsl sp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strbpl pc, [r0], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x581d0 │ │ │ │ @@ -60333,15 +60333,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1d70420 │ │ │ │ - @ instruction: 0x4604fa91 │ │ │ │ + strmi pc, [r4], -sp, lsr #21 │ │ │ │ stmdbvs r3, {r4, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ strmi r4, [r8], r1, lsl #13 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -60406,15 +60406,15 @@ │ │ │ │ tstpmi r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstppl r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ strteq pc, [r0], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf853189c │ │ │ │ @ instruction: 0xf8d48002 │ │ │ │ @ instruction: 0xf1d7b004 │ │ │ │ - @ instruction: 0x4642f9ff │ │ │ │ + @ instruction: 0x4642fa1b │ │ │ │ ldrbmi r4, [fp], -r4, lsl #12 │ │ │ │ stccs 6, cr4, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1, #-1068] @ 0xfffffbd4 │ │ │ │ adcmi r4, fp, #169869312 @ 0xa200000 │ │ │ │ ldrbmi sp, [r0], -pc, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -60431,75 +60431,75 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ @ instruction: 0xf8d40800 │ │ │ │ @ instruction: 0xf1d80420 │ │ │ │ - vtst.8 d31, d8, d21 │ │ │ │ + vtst.8 , q4, │ │ │ │ vsra.s64 d21, d29, #64 │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - ldrtmi pc, [r2], -r3, ror #31 @ │ │ │ │ + shsub8mi pc, r2, pc @ │ │ │ │ strthi pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ msreq SP_fiq, r8 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d84607 │ │ │ │ - @ instruction: 0xf8d4ffb1 │ │ │ │ + @ instruction: 0xf8d4ffcd │ │ │ │ tstcs r8, ip, lsr #8 │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - smlatbcs r8, r9, lr, pc @ │ │ │ │ + smlabtcs r8, r5, lr, pc @ │ │ │ │ strteq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - smlatbcs r8, r3, lr, pc @ │ │ │ │ + @ instruction: 0x2108febf │ │ │ │ strteq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0x2108fe9d │ │ │ │ + @ instruction: 0x2108feb9 │ │ │ │ ldrteq pc, [r0], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0xf8d4fe97 │ │ │ │ + @ instruction: 0xf8d4feb3 │ │ │ │ @ instruction: 0xf8c4342c │ │ │ │ @ instruction: 0x46320434 │ │ │ │ ldrtcc pc, [r8], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf8c44638 │ │ │ │ @ instruction: 0xf647842c │ │ │ │ vaddw.s8 q11, q8, d5 │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - @ instruction: 0xf8d4ff89 │ │ │ │ + @ instruction: 0xf8d4ffa5 │ │ │ │ adcmi r3, fp, #44, 8 @ 0x2c000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 1, cr15, [r4], #-864 @ 0xfffffca0 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldclt 1, cr15, [r0], {216} @ 0xd8 │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #12 │ │ │ │ + addsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 d1, d7, d7 │ │ │ │ - svclt 0x0000fa99 │ │ │ │ - eorseq pc, r2, r0, lsr #27 │ │ │ │ + svclt 0x0000fab9 │ │ │ │ + ldrhteq pc, [r2], -r8 @ │ │ │ │ andsmi pc, r5, r0, asr #12 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ rsbscs r4, sl, #7340032 @ 0x700000 │ │ │ │ bpl 0x1688814 │ │ │ │ strpl pc, [r8, -r7, lsl #10] │ │ │ │ @ instruction: 0xf10a46d0 │ │ │ │ @ instruction: 0xf1080a20 │ │ │ │ mvnscs r0, r0, lsr r8 │ │ │ │ sbcpl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - strmi pc, [r8], #1615 @ 0x64f │ │ │ │ + strtmi pc, [r0], #1615 @ 0x64f │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmibpl r4, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrcc r2, [r0, -r0, lsl #12] │ │ │ │ - svc 0x00d6f24a │ │ │ │ + svc 0x00f6f24a │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #2506 @ 0x9ca │ │ │ │ movwcs lr, #10568 @ 0x2948 │ │ │ │ ldccs 8, cr8, [ip, #-148]! @ 0xffffff6c │ │ │ │ stmdavs r3!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x47984638 │ │ │ │ @ instruction: 0xf005b1d8 │ │ │ │ @@ -60525,22 +60525,22 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da87f0 │ │ │ │ tstmi sl, #0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca430b │ │ │ │ strb r3, [r6, r4]! │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcmi pc, r4, sp, asr #12 │ │ │ │ + adcsmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 , , q7 │ │ │ │ - svclt 0x0000fa1f │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000fa3f │ │ │ │ + eorseq pc, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba26d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ blx 0x1b094da │ │ │ │ ldrpl pc, [pc], r5, lsl #10 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ @@ -60751,15 +60751,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, r5, lsl #4 │ │ │ │ stmdb r2, {r8, sp}^ │ │ │ │ ldreq r0, [sl, r2, lsl #2]! │ │ │ │ @ instruction: 0xb12bd506 │ │ │ │ ldrdcs r0, [r0, -sl] │ │ │ │ subseq pc, r8, r5, lsl #12 │ │ │ │ - stcl 2, cr15, [lr, #296] @ 0x128 │ │ │ │ + stcl 2, cr15, [lr, #296]! @ 0x128 │ │ │ │ strbtcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ strbtcc pc, [r8], #-2245 @ 0xfffff73b @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ @@ -60849,22 +60849,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, sp, asr #12 │ │ │ │ + sbcsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ vhsub.s32 d5, d6, d19 │ │ │ │ - svclt 0x0000ff97 │ │ │ │ - ldrhteq pc, [r2], -ip @ │ │ │ │ + svclt 0x0000ffb7 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf4133390 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -60884,29 +60884,29 @@ │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ subsvs pc, pc, r0, lsl #10 │ │ │ │ @ instruction: 0x372cf8d0 │ │ │ │ strle r0, [ip], #-2011 @ 0xfffff825 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvs pc, r8, r8, asr #12 │ │ │ │ + sbcsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ vhsub.s32 d1, d22, d15 │ │ │ │ - ssaxmi pc, r0, r1 @ │ │ │ │ + ssub16mi pc, r0, r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq pc, r2, ip, lsl #27 │ │ │ │ + eorseq pc, r2, r4, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba2c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf5003230 │ │ │ │ @ instruction: 0xf013605f │ │ │ │ andle r0, lr, r1, lsl #6 │ │ │ │ @@ -60916,28 +60916,28 @@ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ tstcs r0, sp, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ ldrbeq r2, [r2, ip, lsr #14] │ │ │ │ @ instruction: 0xf64dd40c │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ blmi 0x28bb94 │ │ │ │ addne pc, pc, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xff12f226 │ │ │ │ + @ instruction: 0xff32f226 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - eorseq pc, r2, ip, lsl #27 │ │ │ │ + eorseq pc, r2, r4, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ stmibvc r9, {r2, r3, r9, sl, lr} │ │ │ │ blmi 0xfeef7dcc │ │ │ │ @ instruction: 0x460729ff │ │ │ │ @@ -60974,31 +60974,31 @@ │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ mvnle r2, r1, lsl #16 │ │ │ │ ldmdacs r3, {r5, r8, fp, ip, sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ vadd.f32 d2, d0, d7 │ │ │ │ @ instruction: 0xf64f815d │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vsubw.s8 q10, q8, d16 │ │ │ │ bl 0x10c880 │ │ │ │ stmdbvs r0!, {r0, r2, r7, r8, sl}^ │ │ │ │ @ instruction: 0x5198f8d5 │ │ │ │ streq lr, [r5, #-2608] @ 0xfffff5d0 │ │ │ │ bichi pc, lr, r0, asr #32 │ │ │ │ svceq 0x001ff01e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf140062b │ │ │ │ blvs 0x86c044 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrmi r8, [r2, #308] @ 0x134 │ │ │ │ sbchi pc, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x460b1c50 │ │ │ │ - ldclvs 6, cr15, [r8], #308 @ 0x134 │ │ │ │ + ldcvc 6, cr15, [r0], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - cdpvs 6, 12, cr15, cr0, cr13, {2} │ │ │ │ + cdpvs 6, 13, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ @ instruction: 0x46324659 │ │ │ │ vqsub.u8 d4, d16, d3 │ │ │ │ ldrmi r8, [r9], sp, lsr #1 │ │ │ │ @ instruction: 0xf1011c55 │ │ │ │ strls r0, [lr, #-2817] @ 0xfffff4ff │ │ │ │ movweq lr, #63949 @ 0xf9cd │ │ │ │ @@ -61049,15 +61049,15 @@ │ │ │ │ ldrb sp, [r1, -r2, lsl #1]! │ │ │ │ strtmi r2, [r1], -r0, ror #4 │ │ │ │ @ instruction: 0xf7c4a812 │ │ │ │ stmdbvc r3!, {r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ movwls r9, #38923 @ 0x980b │ │ │ │ @ instruction: 0xf1e89208 │ │ │ │ - ldmib sp, {r0, r2, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r3], r8, lsl #6 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ blcs 0x3ec144 │ │ │ │ msrhi R8_usr, r0 │ │ │ │ sbcslt r3, fp, #67108864 @ 0x4000000 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -61065,15 +61065,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x146444 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff18f7fb │ │ │ │ @ instruction: 0xf1e14658 │ │ │ │ - stmib sp, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ blls 0x24b958 │ │ │ │ @@ -61093,141 +61093,141 @@ │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e8980a │ │ │ │ - strbmi pc, [r2], -sp, lsr #19 @ │ │ │ │ + strbmi pc, [r2], -r9, asr #19 @ │ │ │ │ movwcs r4, #5763 @ 0x1683 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #3 │ │ │ │ @ instruction: 0x462b4638 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mrc2 7, 6, pc, cr0, cr11, {7} │ │ │ │ @ instruction: 0xf1e14658 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cd9602 │ │ │ │ strtmi sl, [fp], -r4 │ │ │ │ andls r6, r4, #2228224 @ 0x220000 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf64de756 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ blmi 0x3cc280 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ rscsmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ - blx 0x1908596 │ │ │ │ + blx 0x2008596 │ │ │ │ svceq 0x0001f1bc │ │ │ │ blcs 0x23bc00 │ │ │ │ svcge 0x006df67f │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d4 │ │ │ │ vqsub.s32 q2, q3, │ │ │ │ - svclt 0x0000fd83 │ │ │ │ + svclt 0x0000fda3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq pc, [r2], -ip @ │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r4, lsl lr @ │ │ │ │ + ldrshteq pc, [r2], -r0 @ │ │ │ │ @ instruction: 0xf57f0668 │ │ │ │ blvs 0x8779ac │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ blvs 0x18779a4 │ │ │ │ @ instruction: 0x6c60b9f0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf64daedc │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vaddl.s8 q11, d16, d0 │ │ │ │ blmi 0x14cbeec │ │ │ │ adcsmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ - stc2l 2, cr15, [r2, #-152]! @ 0xffffff68 │ │ │ │ + stc2 2, cr15, [r2, #152] @ 0x98 │ │ │ │ andls r4, ip, r3, lsl #13 │ │ │ │ blvs 0x18858dc │ │ │ │ blvs 0xfe8782ac │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stcvs 14, cr10, [r0], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0x066bb1f0 │ │ │ │ strb sp, [r0], r1, ror #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ ssat sp, #29, sp, asr #1 │ │ │ │ - ldc2l 2, cr15, [r4], #364 @ 0x16c │ │ │ │ + ldc2 2, cr15, [r4, #-364] @ 0xfffffe94 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ blmi 0x114c328 │ │ │ │ vhadd.s8 d25, d2, d0 │ │ │ │ @ instruction: 0xf1ef42a7 │ │ │ │ - andcs pc, r0, pc, lsl #22 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, lsr #22 │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ andls r5, r0, r2, lsl r2 │ │ │ │ - blx 0x188652 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x888652 │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsvs pc, r0, sp, asr #12 │ │ │ │ + eorvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d22 │ │ │ │ vqsub.s32 d4, d22, d19 │ │ │ │ - @ instruction: 0xf64dfd2b │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + @ instruction: 0xf64dfd4b │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ blmi 0xc4bf74 │ │ │ │ rsbsmi pc, r7, #536870916 @ 0x20000004 │ │ │ │ - ldc2 2, cr15, [lr, #-152] @ 0xffffff68 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2 2, cr15, [lr, #-152]! @ 0xffffff68 │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsmi pc, r4, sp, asr #12 │ │ │ │ + rscmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d25 │ │ │ │ vhsub.s32 q2, q3, q8 │ │ │ │ - @ instruction: 0xf64dfd11 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + @ instruction: 0xf64dfd31 │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x90bfa8 │ │ │ │ rsbmi pc, r2, #536870916 @ 0x20000004 │ │ │ │ - stc2 2, cr15, [r4, #-152] @ 0xffffff68 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2 2, cr15, [r4, #-152]! @ 0xffffff68 │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, ip, sp, asr #12 │ │ │ │ + subspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d12 │ │ │ │ vhsub.s32 q2, q3, q10 │ │ │ │ - @ instruction: 0xf64dfcf7 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + @ instruction: 0xf64dfd17 │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ blmi 0x5cbfdc │ │ │ │ sbcsmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ - stc2l 2, cr15, [sl], #152 @ 0x98 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2 2, cr15, [sl, #-152] @ 0xffffff68 │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscvs pc, r4, sp, asr #12 │ │ │ │ + rscsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d15 │ │ │ │ vqsub.s32 q2, q11, q3 │ │ │ │ - @ instruction: 0xf64dfcdd │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + @ instruction: 0xf64dfcfd │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d21, d16, d0[1] │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0x28c010 │ │ │ │ rsbsmi pc, sp, #536870916 @ 0x20000004 │ │ │ │ - ldc2l 2, cr15, [r0], {38} @ 0x26 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 2, cr15, [r0], #152 @ 0x98 │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscspl pc, r4, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x73a8f503 │ │ │ │ adcmi pc, sl, #536870916 @ 0x20000004 │ │ │ │ - stc2l 2, cr15, [r2], {38} @ 0x26 │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ - ldrshteq pc, [r2], -ip @ │ │ │ │ + stc2l 2, cr15, [r2], #152 @ 0x98 │ │ │ │ + ldrshteq pc, [r2], -r0 @ │ │ │ │ + eorseq pc, r2, r4, lsl lr @ │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfeba3194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -61259,31 +61259,31 @@ │ │ │ │ stccs 0, cr5, [r0, #-16] │ │ │ │ @ instruction: 0xb1a6d14e │ │ │ │ @ instruction: 0xf04f9c01 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ bllt 0x18eec4 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vadd.i8 d22, d10, d16 │ │ │ │ - cmpplt r8, #946176 @ p-variant is OBSOLETE @ 0xe7000 │ │ │ │ + cmpplt r8, #7168 @ p-variant is OBSOLETE @ 0x1c00 │ │ │ │ beq 0xc8454 │ │ │ │ ldrbmi r3, [r6, #-1120] @ 0xfffffba0 │ │ │ │ @ instruction: 0xb115d8f3 │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - blls 0x8bbb0 │ │ │ │ + blls 0x8bc20 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ bicsle r4, lr, r3, asr #10 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10ad0d8 │ │ │ │ stmib r4, {r0, r9, fp}^ │ │ │ │ vstr d7, [r4, #16] │ │ │ │ ldrmi r8, [r2, #2826]! @ 0xb0a │ │ │ │ strbteq pc, [r0], #-260 @ 0xfffffefc @ │ │ │ │ ldrb sp, [r8, pc, ror #7] │ │ │ │ @ instruction: 0x23aa6127 │ │ │ │ @@ -61294,15 +61294,15 @@ │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf8d9230a │ │ │ │ tstmi r1, #16 │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ tstmi r3, #268435466 @ 0x1000000a │ │ │ │ strb r6, [r2, r3, ror #5] │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - ldc2l 1, cr15, [lr, #-912] @ 0xfffffc70 │ │ │ │ + ldc2l 1, cr15, [sl, #-912]! @ 0xfffffc70 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr5, {0} │ │ │ │ ldr sp, [sl, sl, lsr #3]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ... │ │ │ │ @@ -61341,39 +61341,39 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r2], {255} @ 0xff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq r8, r8, lsl #24 │ │ │ │ @ instruction: 0x81b1f142 │ │ │ │ @ instruction: 0xf0844650 │ │ │ │ - blls 0x8a9e0 │ │ │ │ + blls 0x8aa50 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ sbceq pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50d87f1 │ │ │ │ @ instruction: 0xf50a63ac │ │ │ │ @ instruction: 0xf44f5b40 │ │ │ │ smlabtcs r0, r0, r2, r6 │ │ │ │ ldrcs r4, [r0], #-1560 @ 0xfffff9e8 │ │ │ │ - ldmdb lr, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdb lr!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64d4603 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ andvs r0, r1, sp, lsr #2 │ │ │ │ @ instruction: 0xf8db2202 │ │ │ │ vrshl.s8 , q10, q0 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf04f2403 │ │ │ │ stmib r0, {r0, fp}^ │ │ │ │ @ instruction: 0xf04f241b │ │ │ │ stmib r0, {r0, r1, r9, sl, fp}^ │ │ │ │ vqshl.s8 d18, d19, d8 │ │ │ │ vabal.s8 q10, d0, d1 │ │ │ │ sbchi r0, r6, r4, lsl #10 │ │ │ │ rsbvs pc, r6, r0, lsr #17 │ │ │ │ - strvc pc, [r8, -sp, asr #12] │ │ │ │ + strvc pc, [r0, -sp, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcvs pc, r6, r0, lsr #17 │ │ │ │ sbccs pc, r9, r0, lsl #17 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ msrvs CPSR_sx, r0, lsr #17 │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ smlawtcs ip, r0, r8, pc @ │ │ │ │ @@ -61382,18 +61382,18 @@ │ │ │ │ addne pc, r8, r3, asr #17 │ │ │ │ ldrbne pc, [ip, #-2267]! @ 0xfffff725 @ │ │ │ │ rscne pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0xf8832100 │ │ │ │ bicsvs r8, sp, #105 @ 0x69 │ │ │ │ rscspl pc, ip, r3, asr #17 │ │ │ │ @ instruction: 0xf64d661f │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vabdl.s8 , d0, d24 │ │ │ │ cmpvs r8, sp, lsr #14 │ │ │ │ sbcvc pc, r0, r3, asr #17 │ │ │ │ - ldrvc pc, [r8, -sp, asr #12] │ │ │ │ + ldrvc pc, [r0, -sp, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8c36758 │ │ │ │ @ instruction: 0xf8c37120 │ │ │ │ sbcsvs r0, r9, #212 @ 0xd4 │ │ │ │ addne pc, ip, r3, asr #17 │ │ │ │ rscne pc, ip, r3, asr #17 │ │ │ │ smlawb r9, r3, r8, pc @ │ │ │ │ @@ -61402,21 +61402,21 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ @ instruction: 0x71a8f8c3 │ │ │ │ ldrbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ andvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ subvc pc, r9, #8585216 @ 0x830000 │ │ │ │ - strvc pc, [r0, -sp, asr #12]! │ │ │ │ + ldrvc pc, [r8, -sp, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ orrvc pc, r0, r3, asr #17 │ │ │ │ - strvc pc, [ip, -sp, asr #12]! │ │ │ │ + strbvc pc, [r4, -sp, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ mvnvc pc, r3, asr #17 │ │ │ │ - ldrvc pc, [r8, -sp, asr #12]! │ │ │ │ + ldrbvc pc, [r0, -sp, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ subvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldrbvc pc, [r4, #-2267] @ 0xfffff725 @ │ │ │ │ strbtcs lr, [r3], #-2499 @ 0xfffff63d │ │ │ │ ldrbtcs lr, [fp], #-2499 @ 0xfffff63d │ │ │ │ ldrcs lr, [r3], #2499 @ 0x9c3 │ │ │ │ cmpppl ip, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -61430,15 +61430,15 @@ │ │ │ │ @ instruction: 0x11acf8c3 │ │ │ │ mvnseq pc, r3, asr #17 │ │ │ │ andne pc, ip, #12779520 @ 0xc30000 │ │ │ │ subseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ orrgt pc, r9, r3, lsl #17 │ │ │ │ mvnls pc, r3, lsl #17 │ │ │ │ rsbvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ - strbvc pc, [r4, -sp, asr #12] @ │ │ │ │ + ldrbvc pc, [ip, -sp, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcvs pc, r6, #10682368 @ 0xa30000 │ │ │ │ ldrbvs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ sbcvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ msrvs CPSR_f, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @@ -61450,23 +61450,23 @@ │ │ │ │ rsbspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ sbcspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ teqppl ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ orrvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ strcc pc, [r2], -r0, asr #4 │ │ │ │ adcvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldrbvc pc, [r0, -sp, asr #12] @ │ │ │ │ + strbvc pc, [r8, -sp, asr #12]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ rsbne pc, ip, #12779520 @ 0xc30000 │ │ │ │ movwvc pc, #2243 @ 0x8c3 @ │ │ │ │ - ldrbvc pc, [ip, -sp, asr #12] @ │ │ │ │ + ldrbvc pc, [r4, -sp, asr #12]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ msrvc SPSR_, #12779520 @ 0xc30000 │ │ │ │ - strbvc pc, [r8, -sp, asr #12]! @ │ │ │ │ + strvc pc, [r0, sp, asr #12] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcne pc, ip, #12779520 @ 0xc30000 │ │ │ │ bicvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ tstpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ msrne CPSR_fs, #12779520 @ 0xc30000 │ │ │ │ cmnpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrne pc, ip, #12779520 @ 0xc30000 │ │ │ │ @@ -61498,21 +61498,21 @@ │ │ │ │ ldrvc pc, [ip, #-2267]! @ 0xfffff725 │ │ │ │ ldrtpl pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtcs pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtvs pc, [r6], #2211 @ 0x8a3 @ │ │ │ │ stmibvc r8!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ bvc 0x28a718 │ │ │ │ - ldrbvc pc, [r4, -sp, asr #12]! @ │ │ │ │ + strvc pc, [ip, sp, asr #12] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strtvc pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ - strvc pc, [r0, sp, asr #12] │ │ │ │ + ldrvc pc, [r8, sp, asr #12] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strvc pc, [r0], #2243 @ 0x8c3 │ │ │ │ - strvc pc, [ip, sp, asr #12] │ │ │ │ + strvc pc, [r4, sp, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strbtvc pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ ldrbtmi pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ ldrpl pc, [ip, #-2243] @ 0xfffff73d │ │ │ │ ldrvs pc, [r6, #-1293]! @ 0xfffffaf3 │ │ │ │ strbvc pc, [r9, #-2179] @ 0xfffff77d @ │ │ │ │ @@ -61530,24 +61530,24 @@ │ │ │ │ ldrbeq pc, [r4, #-2243] @ 0xfffff73d @ │ │ │ │ ldreq pc, [r4, #2243]! @ 0x8c3 │ │ │ │ bcs 0x1a8a788 │ │ │ │ ldrbcs pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ bcs 0xff28a790 │ │ │ │ strbcs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ blcs 0xa8a798 │ │ │ │ - addsvc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + adcsvc pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bne 0xff38a7a4 │ │ │ │ blne 0xb8a7a8 │ │ │ │ strbcs pc, [r0, #-2243] @ 0xfffff73d @ │ │ │ │ andmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ ldrbcs pc, [ip, #-2243]! @ 0xfffff73d @ │ │ │ │ ldrbcs pc, [ip, #2243] @ 0x8c3 @ │ │ │ │ - adcvc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + adcsvc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strcs pc, [r0, #2243]! @ 0x8c3 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xc8a49e │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf5044c17 │ │ │ │ @@ -61561,25 +61561,25 @@ │ │ │ │ ldreq r8, [sl], #1625 @ 0x659 │ │ │ │ strbthi pc, [r7], -r0, lsl #2 @ │ │ │ │ @ instruction: 0xf140069b │ │ │ │ subscs r8, ip, #116, 12 @ 0x7400000 │ │ │ │ ldcge 1, cr2, [r8], {0} │ │ │ │ @ instruction: 0xf50da899 │ │ │ │ movwls r6, #5101 @ 0x13ed │ │ │ │ - svc 0x0078f249 │ │ │ │ + svc 0x0098f249 │ │ │ │ stcmi 6, cr4, [r8], {33} @ 0x21 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - movsvc pc, #80740352 @ 0x4d00000 │ │ │ │ + bicvc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d25, d16, d8 │ │ │ │ @ instruction: 0xf8ad1303 │ │ │ │ and r3, r5, r7, ror #4 │ │ │ │ - eorseq pc, r2, r0, asr #28 │ │ │ │ - eorseq r0, r3, r0, lsl #4 │ │ │ │ - eorseq r0, r3, r0, lsl #16 │ │ │ │ + eorseq pc, r2, r8, asr lr @ │ │ │ │ + eorseq r0, r3, r8, lsl r2 │ │ │ │ + eorseq r0, r3, r8, lsl r8 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ tstcs r0, #-1879048186 @ 0x90000006 │ │ │ │ orrsls lr, fp, #3358720 @ 0x334000 │ │ │ │ orrsls r2, sp, #168, 6 @ 0xa0000002 │ │ │ │ movwmi pc, #42560 @ 0xa640 @ │ │ │ │ @ instruction: 0xf50a939f │ │ │ │ @ instruction: 0xf5045359 │ │ │ │ @@ -61602,15 +61602,15 @@ │ │ │ │ ldmibeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ movwvs lr, #10579 @ 0x2953 │ │ │ │ ldrvs pc, [r5], #1445 @ 0x5a5 │ │ │ │ movwls r1, #14824 @ 0x39e8 │ │ │ │ vst1.8 {d25-d27}, [pc], r2 │ │ │ │ vmlal.u8 q11, d22, d13 │ │ │ │ strls r2, [r8, -r4, asr #15] │ │ │ │ - svc 0x0026f249 │ │ │ │ + svc 0x0046f249 │ │ │ │ @ instruction: 0xf8c446a4 │ │ │ │ subscs r8, ip, #48 @ 0x30 │ │ │ │ vaddw.s32 q1, , d0 │ │ │ │ movwcs r4, #49220 @ 0xc044 │ │ │ │ @ instruction: 0x71a39501 │ │ │ │ blne 0x449ea0 │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ @@ -61620,28 +61620,28 @@ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrbeq pc, [r5], #-1600 @ 0xfffff9c0 @ │ │ │ │ subvc pc, r0, ip, asr #17 │ │ │ │ teqpne r9, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ andsmi pc, ip, ip, asr #17 │ │ │ │ eorscc pc, ip, ip, asr #17 │ │ │ │ - ldrtvc pc, [r8], #1613 @ 0x64d @ │ │ │ │ + ldrbvc pc, [r0], #1613 @ 0x64d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ strbvc pc, [sp], fp, asr #4 @ │ │ │ │ streq pc, [r4], -r0, asr #5 │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ subvs pc, r4, ip, asr #17 │ │ │ │ strbvc pc, [r9, #-1607]! @ 0xfffff9b9 @ │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ strvc pc, [r5], #-1607 @ 0xfffff9b9 │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ subpl pc, r8, ip, asr #17 │ │ │ │ submi pc, ip, ip, asr #17 │ │ │ │ vcgt.s8 d25, d9, d4 │ │ │ │ - stmdals r1, {r1, r3, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdals r1, {r1, r3, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ cdpvc 4, 4, cr15, cr8, cr15, {3} │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ stcvs 5, cr15, [r9], {160} @ 0xa0 │ │ │ │ subseq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ eorcc pc, r8, ip, asr #17 │ │ │ │ stmib ip, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f380b │ │ │ │ @@ -61651,32 +61651,32 @@ │ │ │ │ ldrvs lr, [r1, #-2508] @ 0xfffff634 │ │ │ │ andscs pc, ip, ip, asr #17 │ │ │ │ @ instruction: 0xf8cc2259 │ │ │ │ strmi r4, [r4], -ip, asr #32 │ │ │ │ movwhi lr, #14796 @ 0x39cc │ │ │ │ @ instruction: 0xf8cc4470 │ │ │ │ @ instruction: 0xf64d9014 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf8cc032d │ │ │ │ @ instruction: 0xf6403000 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ @ instruction: 0xf8cc3303 │ │ │ │ @ instruction: 0xf5a43005 │ │ │ │ vshl.s8 , q5, │ │ │ │ - blls 0x88148 │ │ │ │ + blls 0x881c8 │ │ │ │ ldmibge r0!, {r9, sp} │ │ │ │ @ instruction: 0xf8a44650 │ │ │ │ @ instruction: 0xf853b004 │ │ │ │ @ instruction: 0xf8c43c08 │ │ │ │ @ instruction: 0xf0139014 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ @ instruction: 0x71a3030d │ │ │ │ movtmi pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf64d61e3 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vqdmlal.s , d16, d0[5] │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ msrcs CPSR_fsc, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 q11, q13, │ │ │ │ vbic.i32 d17, #2304 @ 0x00000900 │ │ │ │ strtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0x63b1f24a │ │ │ │ @@ -61713,44 +61713,44 @@ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 d25, d10, d12 │ │ │ │ vsubw.s8 q8, q0, d9 │ │ │ │ movwls r0, #37636 @ 0x9304 │ │ │ │ @ instruction: 0x23b9f247 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf64d930b │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ tstls r2, #-1275068416 @ 0xb4000000 │ │ │ │ - mvnvc pc, #80740352 @ 0x4d00000 │ │ │ │ + mvnsvc pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - @ instruction: 0xf64d9313 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vcge.s8 d25, d14, d3 │ │ │ │ + vsubw.s8 q8, q0, d8 │ │ │ │ tstls r4, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ ldmdals r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ - ldc2 1, cr15, [ip], #924 @ 0x39c │ │ │ │ + ldc2l 1, cr15, [r8], {231} @ 0xe7 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ ldmdals r3, {r0, r1, ip, pc} │ │ │ │ bleq 0x4088b8 │ │ │ │ - ldc2 1, cr15, [r4], #924 @ 0x39c │ │ │ │ + ldc2l 1, cr15, [r0], {231} @ 0xe7 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ ldmdals r4, {r2, ip, pc} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [ip], #924 @ 0x39c │ │ │ │ + stc2l 1, cr15, [r8], {231} @ 0xe7 │ │ │ │ strmi r4, [r7], -r9, asr #12 │ │ │ │ - @ instruction: 0xf64d9005 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vhadd.s8 d25, d14, d5 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf1e7002d │ │ │ │ - blls 0xcba30 │ │ │ │ + blls 0xcbaa0 │ │ │ │ vst1.8 {d20-d22}, [pc], r6 │ │ │ │ @ instruction: 0xf5a372c0 │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ vmin.s8 d20, d9, d8 │ │ │ │ - bls 0x4c7ff8 │ │ │ │ + bls 0x4c8078 │ │ │ │ @ instruction: 0x46039910 │ │ │ │ smlawtcs r7, r0, r9, lr │ │ │ │ cdpvc 4, 0, cr15, cr0, cr15, {2} │ │ │ │ strvs r6, [r1], #-962 @ 0xfffffc3e │ │ │ │ stmdbls r6, {r1, r2, r3, r9, fp, ip, pc} │ │ │ │ adccs pc, r8, r0, asr #17 │ │ │ │ bls 0x2f0bdc │ │ │ │ @@ -61807,34 +61807,34 @@ │ │ │ │ @ instruction: 0xf8c30164 │ │ │ │ strtmi r2, [r1], -ip, ror #2 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #671744 @ 0xa4000 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff60903e │ │ │ │ + blx 0xffd0903e │ │ │ │ @ instruction: 0xf1e09804 │ │ │ │ - stmdals r5, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff48904a │ │ │ │ + stmdals r5, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffb8904a │ │ │ │ @ instruction: 0xf1e04630 │ │ │ │ - blls 0x28b804 │ │ │ │ + blls 0x28b874 │ │ │ │ @ instruction: 0xf47f454b │ │ │ │ @ instruction: 0xf50aaf49 │ │ │ │ @ instruction: 0xf8db5b40 │ │ │ │ @ instruction: 0xf013357c │ │ │ │ suble r6, pc, r0, asr #30 │ │ │ │ cmnpvs r0, #3 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0070f1b3 │ │ │ │ blls 0xc0a18 │ │ │ │ strvc pc, [r0, #-1135] @ 0xfffffb91 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ vmul.i8 , , q4 │ │ │ │ - vadd.f32 q15, q7, q13 │ │ │ │ - vsubw.s8 q8, q0, d12 │ │ │ │ + vadd.f32 d30, d30, d10 │ │ │ │ + vsubw.s8 q8, q0, d20 │ │ │ │ andcs r0, r0, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf6406023 │ │ │ │ adchi r1, r3, pc, lsl #6 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ rsbcc pc, r4, r4, lsr #17 │ │ │ │ @ instruction: 0xf8842305 │ │ │ │ @ instruction: 0xf50a3069 │ │ │ │ @@ -61852,15 +61852,15 @@ │ │ │ │ cmnpmi sl, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ strbvs r6, [r3, r3, ror #3]! │ │ │ │ rsbvc r2, r3, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x03a9f249 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c463e3 │ │ │ │ vqadd.s8 d19, d30, d12 │ │ │ │ - vorr.i32 d16, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q8, q0, d28 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ @ instruction: 0xf8c4f7ff │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ @ instruction: 0x465061b8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ ldrbcc pc, [r8, #2267] @ 0x8db @ │ │ │ │ andseq pc, pc, #72, 4 @ 0x80000004 │ │ │ │ @@ -61915,27 +61915,27 @@ │ │ │ │ blls 0x8abb4 │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ mvnvs pc, #54525952 @ 0x3400000 │ │ │ │ moveq r9, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, r5, lsr r5 │ │ │ │ vqsub.s8 q1, , │ │ │ │ vhadd.s8 , , │ │ │ │ - @ instruction: 0x01a1ecb6 │ │ │ │ + ldrdeq lr, [r1, r6]! │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @ instruction: 0xf04f4650 │ │ │ │ @ instruction: 0xf88d0304 │ │ │ │ @ instruction: 0xf04f3566 │ │ │ │ @ instruction: 0xf8cd03fc │ │ │ │ vst3.16 {d19,d21,d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf8cd638b │ │ │ │ vst3.32 {d19,d21,d23}, [pc :64], r4 │ │ │ │ @ instruction: 0xf8cd6389 │ │ │ │ @ instruction: 0xf64e3598 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf8cd032d │ │ │ │ vrshl.s8 , q8, q0 │ │ │ │ @ instruction: 0xf8ad730f │ │ │ │ @ instruction: 0xf64a3564 │ │ │ │ vqdmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf8cd0304 │ │ │ │ svclt 0x004435a4 │ │ │ │ @@ -61965,29 +61965,29 @@ │ │ │ │ @ instruction: 0xfff4f7fe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ @ instruction: 0x01a24c08 │ │ │ │ ldrbthi pc, [r2], #-257 @ 0xfffffeff @ │ │ │ │ ldrcc pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ and r8, sp, r1, lsr r4 │ │ │ │ - eorseq r1, r3, r0, asr #9 │ │ │ │ - eorseq r3, r3, r0, lsl pc │ │ │ │ - mlaseq r3, r0, r0, r4 │ │ │ │ - eorseq r4, r3, r0, lsl fp │ │ │ │ - eorseq r4, r3, r0, lsr ip │ │ │ │ - mlaseq r3, r0, r2, r5 │ │ │ │ - eorseq r5, r3, r0, lsr r5 │ │ │ │ + ldrsbteq r1, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, lsr #30 │ │ │ │ + eorseq r4, r3, r8, lsr #1 │ │ │ │ + eorseq r4, r3, r8, lsr #22 │ │ │ │ + eorseq r4, r3, r8, asr #24 │ │ │ │ + eorseq r5, r3, r8, lsr #5 │ │ │ │ + eorseq r5, r3, r8, asr #10 │ │ │ │ @ instruction: 0xf50a9e01 │ │ │ │ vst3.16 {d21,d23,d25}, [pc :64], r8 │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ strvc pc, [r2], #-1446 @ 0xfffffa5a │ │ │ │ stmdbeq r6, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ vadd.i8 d16, d9, d7 │ │ │ │ - ldc 12, cr14, [r5, #216] @ 0xd8 │ │ │ │ + ldc 12, cr14, [r5, #344] @ 0x158 │ │ │ │ @ instruction: 0xf5a68b00 │ │ │ │ @ instruction: 0xf04f6389 │ │ │ │ @ instruction: 0xf04f0eff │ │ │ │ @ instruction: 0xf8840c0f │ │ │ │ @ instruction: 0xf884e009 │ │ │ │ vst4.16 {d30-d33}, [pc :128], r9 │ │ │ │ @ instruction: 0xf8847290 │ │ │ │ @@ -62014,22 +62014,22 @@ │ │ │ │ @ instruction: 0x63230503 │ │ │ │ movwvc pc, #22087 @ 0x5647 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ rsbpl pc, r6, r4, lsl #17 │ │ │ │ sbcvc pc, r6, r4, lsl #17 │ │ │ │ @ instruction: 0xf8842505 │ │ │ │ vrhadd.s8 d25, d30, d6 │ │ │ │ - vqdmlsl.s q10, d0, d0[4] │ │ │ │ + vbic.i32 q10, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf884072d │ │ │ │ eorvs r5, r7, r6, lsr #2 │ │ │ │ strbne pc, [sp, #1608] @ 0x648 @ │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ subgt pc, r4, r4, asr #17 │ │ │ │ vshl.s8 d22, d21, d14 │ │ │ │ - vqdmulh.s d20, d0, d0[6] │ │ │ │ + vmull.s8 q10, d16, d0 │ │ │ │ movwls r0, #44077 @ 0xac2d │ │ │ │ tstcs r0, #-486539264 @ 0xe3000000 │ │ │ │ rsbgt pc, r0, r4, asr #17 │ │ │ │ sbcgt pc, r0, r4, asr #17 │ │ │ │ blhi 0x308238 │ │ │ │ smlawtgt r0, r4, r8, pc @ │ │ │ │ orr pc, r9, r4, lsl #17 │ │ │ │ @@ -62037,26 +62037,26 @@ │ │ │ │ strbtcc lr, [r4], -r4, asr #19 │ │ │ │ ldrbtcc lr, [ip], -r4, asr #19 │ │ │ │ orrgt pc, r0, r4, asr #17 │ │ │ │ mvngt pc, r4, asr #17 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ mvnhi pc, r4, lsl #17 │ │ │ │ mvngt pc, r4, lsl #17 │ │ │ │ - bl 0xff089578 │ │ │ │ + bl 0xff889578 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf880020f │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrtcs lr, [r4], -r0, asr #19 │ │ │ │ @ instruction: 0x2608f8db │ │ │ │ tstpvc lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vst3.8 {d22-d24}, [pc], r5 │ │ │ │ movwvs r6, #5504 @ 0x1580 │ │ │ │ tstpeq r3, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ rsbhi pc, r9, r0, lsl #17 │ │ │ │ - ldclmi 2, cr15, [r0], #-312 @ 0xfffffec8 │ │ │ │ + stcmi 2, cr15, [r8], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ sbcls pc, r9, r0, lsl #17 │ │ │ │ @ instruction: 0xf04f71c1 │ │ │ │ cmpvs r6, r2, lsl #16 │ │ │ │ ldmibcc r9!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs r6, [r6, -r7, lsl #12] │ │ │ │ @@ -62073,31 +62073,31 @@ │ │ │ │ stcls 0, cr5, [r1, #-880] @ 0xfffffc90 │ │ │ │ @ instruction: 0xf5a59801 │ │ │ │ @ instruction: 0xf8c365d1 │ │ │ │ @ instruction: 0xf8c3c000 │ │ │ │ vshr.s64 , q14, #32 │ │ │ │ @ instruction: 0xf8c36083 │ │ │ │ vhadd.s8 d24, d14, d12 │ │ │ │ - vmvn.i32 q10, #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf2c04c94 │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c380cc │ │ │ │ vhadd.s8 q14, , q0 │ │ │ │ - eorvs lr, pc, r2, ror fp @ │ │ │ │ + mlavs pc, r2, fp, lr @ │ │ │ │ strtmi r9, [fp], -r1, lsl #30 │ │ │ │ @ instruction: 0xf04f616e │ │ │ │ stc 2, cr0, [r5, #60] @ 0x3c │ │ │ │ @ instruction: 0xf04f8b0a │ │ │ │ @ instruction: 0x712a0c04 │ │ │ │ @ instruction: 0xf8852100 │ │ │ │ @ instruction: 0xf5a7c009 │ │ │ │ vst3.16 {d23,d25,d27}, [pc], sl │ │ │ │ @ instruction: 0x46287290 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ - bl 0x1689648 │ │ │ │ + bl 0x1e89648 │ │ │ │ @ instruction: 0xf04f2210 │ │ │ │ @ instruction: 0x712b030f │ │ │ │ sbccc pc, r4, r5, lsl #17 │ │ │ │ cmpppl r8, #41943040 @ p-variant is OBSOLETE @ 0x2800000 │ │ │ │ stmib r5, {r0, r1, r4, sl, lr}^ │ │ │ │ stmib r5, {r2, r9, sl, sp}^ │ │ │ │ tstcs r0, r4, lsr r6 │ │ │ │ @@ -62113,68 +62113,68 @@ │ │ │ │ strbvs r4, [fp, lr, lsl #6]! │ │ │ │ bicvs pc, r5, #700448768 @ 0x29c00000 │ │ │ │ blvc 0x308384 │ │ │ │ blvc 0x908388 │ │ │ │ rscsls pc, ip, r5, asr #17 │ │ │ │ ldrmi r9, [pc], -r1, lsl #14 │ │ │ │ vcgt.s8 d25, d14, d2 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vsubw.s8 q10, q8, d16 │ │ │ │ @ instruction: 0xf885032d │ │ │ │ eorvs r8, fp, r9, asr #1 │ │ │ │ mvnsmi pc, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c563eb │ │ │ │ vqadd.s8 d19, d30, d12 │ │ │ │ - vsubw.s8 q10, q8, d12 │ │ │ │ + vsubw.s8 q10, q8, d20 │ │ │ │ strtvs r0, [fp], -sp, lsr #6 │ │ │ │ - orrsmi pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x43acf24e │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccc pc, r0, r5, asr #17 │ │ │ │ - bl 0x4896d8 │ │ │ │ + bl 0xc896d8 │ │ │ │ blls 0x9e69c │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ eorsls pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf04f713a │ │ │ │ subvc r0, pc, #786432 @ 0xc0000 │ │ │ │ cmpvs lr, pc, lsl #12 │ │ │ │ vrshr.s32 d2, d0, #29 │ │ │ │ smlabtvs sl, r3, r0, r5 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ ldmibvs r9!, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - orrsmi pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x43b4f24e │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vqadd.s8 d22, d9, d27 │ │ │ │ - @ instruction: 0xf8dbeaf6 │ │ │ │ + @ instruction: 0xf8dbeb16 │ │ │ │ @ instruction: 0xf8c9350c │ │ │ │ @ instruction: 0xf04f6014 │ │ │ │ @ instruction: 0xf889020f │ │ │ │ andscs r2, r0, #4 │ │ │ │ @ instruction: 0xf8c9021b │ │ │ │ blls 0x98ea4 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ andscs pc, r0, r9, asr #17 │ │ │ │ strtvs pc, [sp], r3, lsr #11 │ │ │ │ vrshr.s32 q1, , #29 │ │ │ │ @ instruction: 0xf04f5063 │ │ │ │ @ instruction: 0xf24e0c04 │ │ │ │ - vsubw.s8 q10, q8, d20 │ │ │ │ + vrsra.s64 d20, d28, #64 │ │ │ │ @ instruction: 0xf889032d │ │ │ │ @ instruction: 0xf8c9c009 │ │ │ │ vhadd.s8 d19, d9, d0 │ │ │ │ - @ instruction: 0xf8dbead4 │ │ │ │ + @ instruction: 0xf8dbeaf4 │ │ │ │ @ instruction: 0xf04f2510 │ │ │ │ adcsvs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ bmi 0xff115248 │ │ │ │ teqvc r3, r8, asr #17 │ │ │ │ @ instruction: 0xf04f4643 │ │ │ │ teqvs r7, r0, lsr #25 │ │ │ │ andsgt pc, r4, r6, asr #17 │ │ │ │ stcmi 2, cr15, [r4], {64} @ 0x40 │ │ │ │ andgt pc, r8, r6, lsr #17 │ │ │ │ - stcmi 2, cr15, [ip], #312 @ 0x138 │ │ │ │ + stclmi 2, cr15, [r4], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ svcge 0x00ca9b00 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ b 0x110febc │ │ │ │ bfieq r2, r2, #7, #21 │ │ │ │ @@ -62234,19 +62234,19 @@ │ │ │ │ @ instruction: 0x5606e9d3 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi ip, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ subscs r9, sl, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a34641 │ │ │ │ vaddhn.i64 d7, , q1 │ │ │ │ vhadd.s8 d18, d9, d2 │ │ │ │ - movwcs lr, #19000 @ 0x4a38 │ │ │ │ + movwcs lr, #19032 @ 0x4a58 │ │ │ │ strpl lr, [sl], -r4, asr #19 │ │ │ │ mvncs r7, #805306370 @ 0x30000002 │ │ │ │ vrhadd.s8 q11, q7, │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ vhadd.s8 d24, d16, d19 │ │ │ │ @ instruction: 0x63236304 │ │ │ │ tstcs r0, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8c421a8 │ │ │ │ stmib r4, {r4, r5, pc}^ │ │ │ │ @@ -62260,17 +62260,17 @@ │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ blls 0x8c64c │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ @ instruction: 0xf5a3754a │ │ │ │ vhadd.s8 , q7, │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ eorvs r0, fp, sp, lsr #6 │ │ │ │ - ldmib lr!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0x8098fc │ │ │ │ strbtvs r9, [fp], #2826 @ 0xb0a │ │ │ │ stcvc 4, cr15, [lr], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0x3618f8db │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ cdpmi 6, 1, cr15, cr13, cr0, {2} │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @@ -62355,21 +62355,21 @@ │ │ │ │ stmdbmi ip, {r0, r3, r4, r5, sl, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ ldcpl 5, cr15, [fp, #52]! @ 0x34 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bcdd │ │ │ │ - eorseq r5, r3, r0, ror r7 │ │ │ │ - eorseq r5, r3, r0, asr #17 │ │ │ │ - mlaseq r3, r8, ip, r5 │ │ │ │ - eorseq r6, r3, r8, asr r0 │ │ │ │ - eorseq r6, r3, r8, lsl r4 │ │ │ │ + eorseq r5, r3, r8, lsl #15 │ │ │ │ + ldrsbteq r5, [r3], -r8 │ │ │ │ + ldrhteq r5, [r3], -r0 │ │ │ │ + eorseq r6, r3, r0, ror r0 │ │ │ │ + eorseq r6, r3, r0, lsr r4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r6, r3, r8, asr r6 │ │ │ │ + eorseq r6, r3, r0, ror r6 │ │ │ │ @ instruction: 0x4650491e │ │ │ │ stc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ ldrbeq r3, [r9], r8, lsl #24 │ │ │ │ stmibge r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5044c1a │ │ │ │ @ instruction: 0x46217510 │ │ │ │ @@ -62393,24 +62393,24 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ blge 0xffc8a7d8 │ │ │ │ svclt 0x0000e00a │ │ │ │ - eorseq r0, r3, r0, lsr #9 │ │ │ │ - eorseq r0, r3, r0, lsl #10 │ │ │ │ - eorseq r0, r3, r0, asr #14 │ │ │ │ - eorseq r0, r3, r0, lsr #15 │ │ │ │ - eorseq r1, r3, r0, lsr #10 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ + eorseq r0, r3, r8, lsl r5 │ │ │ │ + eorseq r0, r3, r8, asr r7 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ + eorseq r1, r3, r8, lsr r5 │ │ │ │ stmibvs ip!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ addspl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - stmia r8!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - tstpeq ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + stmdb r8, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + teqpeq r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ andcc pc, r6, r9, lsr #17 │ │ │ │ rsbcc pc, r6, r9, lsr #17 │ │ │ │ @ instruction: 0xf8a92510 │ │ │ │ strtcs r3, [r8], r6, asr #1 │ │ │ │ @@ -62441,171 +62441,171 @@ │ │ │ │ vrhadd.s8 d20, d9, d28 │ │ │ │ vaddhn.i16 d16, q8, │ │ │ │ movwls r0, #17412 @ 0x4404 │ │ │ │ movwcs r9, #4618 @ 0x120a │ │ │ │ @ instruction: 0xf1009112 │ │ │ │ @ instruction: 0xf8c90120 │ │ │ │ vhadd.s8 d19, d14, d12 │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf889002d │ │ │ │ tstls r4, r9, rrx │ │ │ │ - msreq CPSR_fs, #-536870908 @ 0xe0000004 │ │ │ │ + movteq pc, #16974 @ 0x424e @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andspl pc, r0, r9, asr #17 │ │ │ │ rsbcc pc, r0, r9, asr #17 │ │ │ │ - teqpeq ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmppeq r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ rsbspl pc, r0, r9, asr #17 │ │ │ │ sbccc pc, r0, r9, asr #17 │ │ │ │ - cmppeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cmnpeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbcspl pc, r0, r9, asr #17 │ │ │ │ smlawtcc r0, r9, r8, pc @ │ │ │ │ - cmnpeq r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + orreq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ teqppl r0, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ addsvc pc, ip, r9, asr #17 │ │ │ │ - orreq pc, r4, lr, asr #4 │ │ │ │ + orrseq pc, ip, lr, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscsvc pc, ip, r9, asr #17 │ │ │ │ cmppvc ip, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ - sbcseq pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + rsceq pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ orrcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf50a1973 │ │ │ │ tstls lr, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0x03b4f24e │ │ │ │ + biceq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andls r9, r7, r5, lsl #2 │ │ │ │ - mvneq pc, lr, asr #4 │ │ │ │ + mvnseq pc, lr, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - rscseq pc, r0, lr, asr #4 │ │ │ │ + andne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andls r9, ip, fp, lsl #2 │ │ │ │ - movwne pc, #49742 @ 0xc24e @ │ │ │ │ + msrne CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - eorsne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + subsne pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, lr, #872415232 @ 0x34000000 │ │ │ │ - cmppne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r4, lr, asr #4 │ │ │ │ + rsbsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r0, pc, lsl #2 │ │ │ │ - orrne pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + orrsne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - addsne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + adcne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r3, #1140850688 @ 0x44000000 │ │ │ │ - @ instruction: 0x11a8f24e │ │ │ │ + bicne pc, r0, lr, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, ip, lr, asr #4 │ │ │ │ + sbcsne pc, r4, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r6, r5, lsl r1 │ │ │ │ - bicsne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + mvnsne pc, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rscsne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + andcs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r8, #1543503872 @ 0x5c000000 │ │ │ │ - tstpcs r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs R8_fiq, lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, ip, lr, asr #4 │ │ │ │ + subcs pc, r4, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, sl, r9, lsl r1 │ │ │ │ teqpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - movtcs pc, #33358 @ 0x824e @ │ │ │ │ + msrcs SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vand d25, d14, d18 │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ tstls fp, #-805306366 @ 0xd0000002 │ │ │ │ vqsub.s8 d25, d14, d12 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ vhadd.s8 d16, d14, d29 │ │ │ │ - vsubhn.i16 d18, q8, q2 │ │ │ │ + @ instruction: 0xf2c0269c │ │ │ │ andsls r0, sp, sp, lsr #12 │ │ │ │ vmin.s8 d25, d14, d15 │ │ │ │ - vqdmlal.s q9, d16, d0[7] │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ vcgt.s8 d16, d14, d29 │ │ │ │ - @ instruction: 0xf2c02698 │ │ │ │ + @ instruction: 0xf2c026b0 │ │ │ │ @ instruction: 0x9323062d │ │ │ │ vmax.s8 d25, d14, d16 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ vhsub.s8 d16, d14, d29 │ │ │ │ - @ instruction: 0xf2c026b4 │ │ │ │ + vmlsl.s q9, d16, d0[3] │ │ │ │ eorls r0, r4, #47185920 @ 0x2d00000 │ │ │ │ vmax.s8 d25, d14, d17 │ │ │ │ - vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - @ instruction: 0xf2c026d0 │ │ │ │ + vmlsl.s q9, d16, d0[6] │ │ │ │ @ instruction: 0x9125062d │ │ │ │ vmax.s8 d25, d14, d18 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ vhadd.s8 d16, d14, d29 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ eorls r0, r6, sp, lsr #6 │ │ │ │ vcgt.s8 d25, d14, d23 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ eorls r0, r8, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf6409401 │ │ │ │ vaddhn.i16 d20, q0, │ │ │ │ strls r3, [r2], #-1027 @ 0xfffffbfd │ │ │ │ strtcs pc, [sp], #-1610 @ 0xfffff9b6 │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ vqshl.s8 d25, d21, d10 │ │ │ │ vmvn.i32 d17, #589824 @ 0x00090000 │ │ │ │ ldrtls r0, [r6], #-1028 @ 0xfffffbfc │ │ │ │ ldrbeq pc, [r1], #586 @ 0x24a @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf04f9437 │ │ │ │ stcls 14, cr0, [r3], {4} │ │ │ │ - cmppcc ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 100), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ orr pc, r9, r9, lsl #17 │ │ │ │ vrhadd.s8 d25, d14, d25 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ ldc 0, cr9, [r4, #-96] @ 0xffffffa0 │ │ │ │ vqdmulh.s d23, d14, d2 │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ eorls r0, sl, sp, lsr #6 │ │ │ │ vcgt.s8 d25, d14, d27 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ stc 2, cr0, [r9, #180] @ 0xb4 │ │ │ │ vldr d7, [r4, #40] @ 0x28 │ │ │ │ vqdmulh.s d23, d14, d0 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ stcls 1, cr0, [r5], {45} @ 0x2d │ │ │ │ mvnmi pc, r9, asr #17 │ │ │ │ - strcc pc, [r8], lr, asr #4 │ │ │ │ + strtcc pc, [r0], lr, asr #4 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf8c99c07 │ │ │ │ vhsub.s8 q10, q7, q0 │ │ │ │ - vmlal.s8 , d0, d24 │ │ │ │ + vmul.i d17, d0, d0[0] │ │ │ │ stcls 8, cr0, [r8], {45} @ 0x2d │ │ │ │ adcmi pc, r0, #13172736 @ 0xc90000 │ │ │ │ blpl 0x108a8f4 │ │ │ │ @ instruction: 0xf50d9c09 │ │ │ │ @ instruction: 0xf8c95cab │ │ │ │ strcs r4, [r1], #-768 @ 0xfffffd00 │ │ │ │ blvc 0x908b00 │ │ │ │ eorls r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0x912d2312 │ │ │ │ @ instruction: 0x962e2130 │ │ │ │ - ldrcc pc, [r8], lr, asr #4 │ │ │ │ + ldrtcc pc, [r0], lr, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ vmax.s8 d25, d14, d31 │ │ │ │ - vsubhn.i16 d19, q8, q8 │ │ │ │ + @ instruction: 0xf2c036b8 │ │ │ │ ldrtls r0, [r0], -sp, lsr #12 │ │ │ │ - strtcc pc, [ip], lr, asr #4 │ │ │ │ + strbcc pc, [r4], lr, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ vmin.s8 d25, d14, d17 │ │ │ │ - @ instruction: 0xf2c036b4 │ │ │ │ + vmlsl.s , d16, d0[3] │ │ │ │ ldrtls r0, [r3], -sp, lsr #12 │ │ │ │ - strbvc pc, [ip], sp, asr #12 @ │ │ │ │ + strbtvc pc, [r4], sp, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ stmib r9, {r2, r4, r5, r9, sl, ip, pc}^ │ │ │ │ strtcs r4, [r8], r3, ror #10 │ │ │ │ strbvc pc, [r1], #-1103 @ 0xfffffbb1 @ │ │ │ │ orrsvs pc, r4, r9, asr #17 │ │ │ │ mvnmi pc, r9, lsr #17 │ │ │ │ streq pc, [r5], -pc, asr #32 │ │ │ │ @@ -62956,15 +62956,15 @@ │ │ │ │ @ instruction: 0xf8ce7e1c │ │ │ │ @ instruction: 0xf04f4000 │ │ │ │ @ instruction: 0xf8c90e04 │ │ │ │ strcs r6, [r2], #-3648 @ 0xfffff1c0 │ │ │ │ @ instruction: 0xf8c99e2b │ │ │ │ @ instruction: 0xf8896ea0 │ │ │ │ and lr, r1, r9, lsr #29 │ │ │ │ - eorseq r1, r3, r0, asr #15 │ │ │ │ + ldrsbteq r1, [r3], -r8 │ │ │ │ cdpeq 0, 0, cr15, cr5, cr15, {2} │ │ │ │ svc 0x0009f889 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ cdp 8, 4, cr15, cr6, cr9, {5} │ │ │ │ cdp 8, 10, cr15, cr6, cr9, {5} │ │ │ │ svc 0x0006f8a9 │ │ │ │ svc 0x0066f8a9 │ │ │ │ @@ -63108,34 +63108,34 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ @ instruction: 0xff04f7fd │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ strcc pc, [r8, #2267]! @ 0x8db │ │ │ │ svceq 0x00e0f013 │ │ │ │ strbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - ldmcc r4, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiacc ip!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf50d2504 │ │ │ │ strtmi r6, [r9], -r8, lsl #9 │ │ │ │ @ instruction: 0xf1e64640 │ │ │ │ - subscs pc, fp, #3719168 @ 0x38c000 │ │ │ │ + subscs pc, fp, #4177920 @ 0x3fc000 │ │ │ │ tstcs r0, r6, lsl #12 │ │ │ │ submi pc, r5, sp, lsl #4 │ │ │ │ - bl 0x150a650 │ │ │ │ + bl 0x1d0a650 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ movwcs r4, #63056 @ 0xf650 │ │ │ │ strcc r7, [r1, #-421] @ 0xfffffe5b │ │ │ │ mvnscs r7, #-1073741816 @ 0xc0000008 │ │ │ │ rsbvc r6, r3, #38 @ 0x26 │ │ │ │ mvnvs r2, #168, 6 @ 0xa0000002 │ │ │ │ movwgt lr, #18884 @ 0x49c4 │ │ │ │ mrc2 7, 6, pc, cr6, cr13, {7} │ │ │ │ @ instruction: 0xf1df4630 │ │ │ │ - @ instruction: 0x2d10f987 │ │ │ │ + @ instruction: 0x2d10f9a3 │ │ │ │ blls 0x824d4 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ addvc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ vceq.f32 d26, d3, d28 │ │ │ │ bl 0x2e66b4 │ │ │ │ @ instruction: 0xf50a0102 │ │ │ │ @@ -63145,28 +63145,28 @@ │ │ │ │ @ instruction: 0xf89bd506 │ │ │ │ blcs 0x5b22c │ │ │ │ ldrbhi pc, [fp, #-64]! @ 0xffffffc0 @ │ │ │ │ strmi pc, [r0, -r7, asr #32] │ │ │ │ @ instruction: 0x63acf50d │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - bl 0x68a6c4 │ │ │ │ + bl 0xe8a6c4 │ │ │ │ ldmdbpl r8, {r1, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ bls 0xdf5b8 │ │ │ │ strbtvs pc, [sp], #1293 @ 0x50d @ │ │ │ │ @ instruction: 0xf8c09401 │ │ │ │ ldrbcs r7, [r0, #232]! @ 0xe8 │ │ │ │ rsccs pc, ip, r0, asr #17 │ │ │ │ cdpvs 4, 3, cr15, cr5, cr15, {2} │ │ │ │ cmpvs sp, r1, lsl #12 │ │ │ │ @ instruction: 0xf5a4675d │ │ │ │ @ instruction: 0xf8c37049 │ │ │ │ strcs r5, [pc], #-212 @ 0x4ddd0 │ │ │ │ teqppl r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ - stclcc 2, cr15, [r4], #312 @ 0x138 │ │ │ │ + ldclcc 2, cr15, [ip], #312 @ 0x138 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf883711c │ │ │ │ vst4. {d20-d23}, [pc], r4 │ │ │ │ @ instruction: 0xf8c32480 │ │ │ │ subscs lr, ip, #240 @ 0xf0 │ │ │ │ tstcs r0, ip, lsl r7 │ │ │ │ teqpmi r0, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -63178,25 +63178,25 @@ │ │ │ │ vqadd.s8 d20, d16, d0 │ │ │ │ @ instruction: 0xf8c34403 │ │ │ │ @ instruction: 0xf04fc03c │ │ │ │ @ instruction: 0xf8a30850 │ │ │ │ @ instruction: 0xf8a34067 │ │ │ │ strcs r4, [r4], #-295 @ 0xfffffed9 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ - stclcc 2, cr15, [ip], #312 @ 0x138 │ │ │ │ + stcmi 2, cr15, [r4], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c3721c │ │ │ │ strcs ip, [r8], #96 @ 0x60 │ │ │ │ vmin.s8 q11, q15, q7 │ │ │ │ - @ instruction: 0xf2c03cf8 │ │ │ │ + vmov.i32 d20, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c34080 │ │ │ │ strcs ip, [r5], #-192 @ 0xffffff40 │ │ │ │ smlawtvs ip, r3, r8, pc @ │ │ │ │ - stcmi 2, cr15, [r0], {78} @ 0x4e │ │ │ │ + ldcmi 2, cr15, [r8], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ smlawbmi r9, r3, r8, pc @ │ │ │ │ smlawtgt r0, r3, r8, pc @ │ │ │ │ strpl pc, [r4], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r8, r3, lsr #17 │ │ │ │ strvc pc, [r0], #1103 @ 0x44f │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @@ -63206,26 +63206,26 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [sl], #-1444 @ 0xfffffa5c @ │ │ │ │ stmib r3, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stc 14, cr7, [r3, #332] @ 0x14c │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ @ instruction: 0xf8c37b22 │ │ │ │ vrhadd.s8 q12, q4, q0 │ │ │ │ - @ instruction: 0xf859eaa0 │ │ │ │ + @ instruction: 0xf859eac0 │ │ │ │ cmnvs r5, r8, lsl #24 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ vabal.u8 q9, d3, d2 │ │ │ │ rsbvc r2, r6, #196, 6 @ 0x10000003 │ │ │ │ ldrbmi r6, [r0], -r3, lsr #5 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ stmib r4, {r1, r5, r6, r7, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6405303 │ │ │ │ @ instruction: 0xf50d0338 │ │ │ │ @ instruction: 0x632365dc │ │ │ │ - movwmi pc, #49742 @ 0xc24e @ │ │ │ │ + msrmi CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ vhadd.s8 d19, d11, d5 │ │ │ │ vsubw.s8 , q8, d29 │ │ │ │ strbtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ @@ -63257,15 +63257,15 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ movwvc pc, #9635 @ 0x25a3 @ │ │ │ │ vmin.s8 d20, d8, d8 │ │ │ │ - @ instruction: 0xf8dbea3a │ │ │ │ + @ instruction: 0xf8dbea5a │ │ │ │ @ instruction: 0xf8c02618 │ │ │ │ strmi r2, [r3], -r8, asr #2 │ │ │ │ andmi lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf5022100 │ │ │ │ bls 0x6b668 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ sbcvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -63290,38 +63290,38 @@ │ │ │ │ addcs r2, r0, #208 @ 0xd0 │ │ │ │ vst4.16 {d22,d24,d26,d28}, [pc], r2 │ │ │ │ movwvs r6, #8860 @ 0x229c │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ vst4. {d18-d21}, [pc :128], ip │ │ │ │ @ instruction: 0xf8c0722e │ │ │ │ vand q9, q7, q0 │ │ │ │ - vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ andvs r0, r2, sp, lsr #4 │ │ │ │ - eormi pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + eorsmi pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d22, d14, d2 │ │ │ │ - vsubl.s8 q10, d0, d28 │ │ │ │ + vmlal.s q10, d0, d0[1] │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64020c0 │ │ │ │ @ instruction: 0xf8a0420f │ │ │ │ vhadd.s8 q9, q15, q2 │ │ │ │ - vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64a2120 │ │ │ │ vmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf8c00204 │ │ │ │ andcs r2, r1, r4, ror #2 │ │ │ │ andvc pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ smlawteq r2, r3, r9, lr │ │ │ │ msrcs SPSR_fs, r3, asr #17 │ │ │ │ svclt 0x0000e006 │ │ │ │ - eorseq r1, r3, r0, ror r9 │ │ │ │ - eorseq r2, r3, r0, asr sl │ │ │ │ - eorseq r3, r3, r0, ror r7 │ │ │ │ + eorseq r1, r3, r8, lsl #19 │ │ │ │ + eorseq r2, r3, r8, ror #20 │ │ │ │ + eorseq r3, r3, r8, lsl #15 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ blcs 0x5d07c │ │ │ │ ldcge 6, cr15, [sp], #760 @ 0x2f8 │ │ │ │ @@ -63392,31 +63392,31 @@ │ │ │ │ @ instruction: 0xf01335ac │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ rsb sl, r0, r2, ror #29 │ │ │ │ @ instruction: 0xf46f9b01 │ │ │ │ adcscs r7, r9, #0 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ ldmdane r8, {r1, sl, ip, sp, lr} │ │ │ │ - stmdb sl!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdb sl, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c40cab │ │ │ │ ldreq r6, [fp], #140 @ 0x8c │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ addpl pc, r8, r4, asr #17 │ │ │ │ adcvs r4, r3, #-872415232 @ 0xcc000000 │ │ │ │ eorvc r2, r3, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, #238026752 @ 0xe300000 │ │ │ │ strvs r6, [r3, -r3, lsr #2]! │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movwcs r6, #14179 @ 0x3763 │ │ │ │ vrhadd.s8 d23, d30, d19 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ vhadd.s8 d24, d30, d19 │ │ │ │ - vorr.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ rsbcc pc, r5, r4, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #-1677721597 @ 0x9c000003 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @@ -63451,25 +63451,25 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ mvneq r4, r2, lsl #6 │ │ │ │ mcrge 5, 3, pc, cr13, cr14, {3} @ │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ strcs r2, [r3, #-256] @ 0xffffff00 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andvc pc, r1, r3, lsr #11 │ │ │ │ - ldm r4!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldm r4, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ mvnvc r4, r1, ror #20 │ │ │ │ adcvs pc, ip, sp, lsl #10 │ │ │ │ strcs r2, [r2], -r5, lsl #10 │ │ │ │ vst1.16 {d23-d26}, [pc :128], r5 │ │ │ │ stmib r4, {r7, r8, sl, sp, lr}^ │ │ │ │ strcs r6, [r8, #1283]! @ 0x503 │ │ │ │ @ instruction: 0xf6406165 │ │ │ │ mvnvs r4, sl, lsl r5 │ │ │ │ - ldrbmi pc, [ip, #590] @ 0x24e @ │ │ │ │ + ldrbmi pc, [r4, #590]! @ 0x24e @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ vhadd.s8 d22, d8, d21 │ │ │ │ vabal.s8 q10, d0, d21 │ │ │ │ strtvs r0, [r5], #-1284 @ 0xfffffafc │ │ │ │ mrc2 7, 4, pc, cr8, cr13, {7} │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ ldrbmi r6, [r0], -ip, lsr #3 │ │ │ │ @@ -63477,15 +63477,15 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ strbeq r4, [r2, r2, lsl #6]! │ │ │ │ mrcge 5, 1, APSR_nzcv, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ @ instruction: 0xf5a32401 │ │ │ │ ldrmi r7, [r8], -r2, lsl #6 │ │ │ │ - stm r0, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmia r0!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf50d26e0 │ │ │ │ addvs r6, r2, #172, 2 @ 0x2b │ │ │ │ cmpvc ip, r0, lsl #4 │ │ │ │ subsvc r4, ip, #80, 12 @ 0x5000000 │ │ │ │ rsbmi pc, r5, r3, lsl #17 │ │ │ │ rsbmi pc, r9, r3, lsl #17 │ │ │ │ @@ -63502,23 +63502,23 @@ │ │ │ │ ldrbtcs r6, [r0], #540 @ 0x21c │ │ │ │ strbcs r6, [r0], #1884 @ 0x75c │ │ │ │ sbcsmi pc, r4, r3, asr #17 │ │ │ │ strmi pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ rsbmi pc, r7, r3, lsr #17 │ │ │ │ strvs pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r7, r3, lsr #17 │ │ │ │ - strbtmi pc, [r8], #590 @ 0x24e @ │ │ │ │ + strpl pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ vqadd.s8 d22, d8, d12 │ │ │ │ @ instruction: 0xf2c034f1 │ │ │ │ bicsvs r0, ip, #4, 8 @ 0x4000000 │ │ │ │ - ldrbtmi pc, [r4], #590 @ 0x24e @ │ │ │ │ + strpl pc, [ip], #-590 @ 0xfffffdb2 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ vmin.s8 d22, d14, d12 │ │ │ │ - vaddhn.i16 d21, q0, q0 │ │ │ │ + vmov.i32 d21, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf8c3042d │ │ │ │ @ instruction: 0xf7fd40c0 │ │ │ │ andcs pc, r0, #211968 @ 0x33c00 │ │ │ │ @ instruction: 0x61b8f50d │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ andcs pc, r0, #205824 @ 0x32400 │ │ │ │ bicvs pc, r4, sp, lsl #10 │ │ │ │ @@ -63534,35 +63534,35 @@ │ │ │ │ @ instruction: 0x4650fbb3 │ │ │ │ andcs r4, r0, #24, 18 @ 0x60000 │ │ │ │ blx 0xfec0c39a │ │ │ │ andcs r4, r0, #376832 @ 0x5c000 │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ @ instruction: 0xf7fefba9 │ │ │ │ svclt 0x0000bbcd │ │ │ │ - ldrsbteq r3, [r3], -r0 │ │ │ │ - eorseq r3, r3, r0, lsl pc │ │ │ │ - eorseq r4, r3, r0, asr r7 │ │ │ │ - eorseq r4, r3, r0, lsr r9 │ │ │ │ - ldrsbteq r6, [r3], -r8 │ │ │ │ - eorseq r6, r3, r8, lsr r2 │ │ │ │ - mlaseq r3, r8, r2, r6 │ │ │ │ - ldrshteq r6, [r3], -r8 │ │ │ │ - eorseq r6, r3, r8, asr r3 │ │ │ │ - ldrhteq r6, [r3], -r8 │ │ │ │ - eorseq r3, r3, r0, lsr r5 │ │ │ │ - eorseq r3, r3, r0, asr r6 │ │ │ │ - ldrhteq r3, [r3], -r0 │ │ │ │ - eorseq r3, r3, r0, lsl r7 │ │ │ │ - mlaseq r3, r0, lr, r3 │ │ │ │ - mlaseq r3, r0, r5, r3 │ │ │ │ - ldrshteq r3, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, asr #23 │ │ │ │ - eorseq r5, r3, r0, lsr #15 │ │ │ │ - eorseq r5, r3, r0, lsl #16 │ │ │ │ - eorseq r5, r3, r0, ror #16 │ │ │ │ + eorseq r3, r3, r8, ror #27 │ │ │ │ + eorseq r3, r3, r8, lsr #30 │ │ │ │ + eorseq r4, r3, r8, ror #14 │ │ │ │ + eorseq r4, r3, r8, asr #18 │ │ │ │ + ldrshteq r6, [r3], -r0 │ │ │ │ + eorseq r6, r3, r0, asr r2 │ │ │ │ + ldrhteq r6, [r3], -r0 │ │ │ │ + eorseq r6, r3, r0, lsl r3 │ │ │ │ + eorseq r6, r3, r0, ror r3 │ │ │ │ + ldrsbteq r6, [r3], -r0 │ │ │ │ + eorseq r3, r3, r8, asr #10 │ │ │ │ + eorseq r3, r3, r8, ror #12 │ │ │ │ + eorseq r3, r3, r8, asr #13 │ │ │ │ + eorseq r3, r3, r8, lsr #14 │ │ │ │ + eorseq r3, r3, r8, lsr #29 │ │ │ │ + eorseq r3, r3, r8, lsr #11 │ │ │ │ + eorseq r3, r3, r8, lsl #12 │ │ │ │ + ldrsbteq r5, [r3], -r8 │ │ │ │ + ldrhteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, lsl r8 │ │ │ │ + eorseq r5, r3, r8, ror r8 │ │ │ │ @ instruction: 0xf5044c60 │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, ip, #117760 @ 0x1cc00 │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ mrrcmi 11, 8, fp, fp, cr1 @ │ │ │ │ @@ -63652,32 +63652,32 @@ │ │ │ │ @ instruction: 0x4c17ba37 │ │ │ │ strvs pc, [r8, #1284]! @ 0x504 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xff00c578 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0x13cc584 │ │ │ │ - mlaseq r3, r0, r5, r5 │ │ │ │ - ldrshteq r5, [r3], -r8 │ │ │ │ - ldrsbteq r5, [r3], -r8 │ │ │ │ - eorseq r5, r3, r8, lsr pc │ │ │ │ - mlaseq r3, r8, pc, r5 @ │ │ │ │ - ldrshteq r5, [r3], -r8 │ │ │ │ - eorseq r4, r3, r0, asr sl │ │ │ │ - ldrhteq r4, [r3], -r0 │ │ │ │ - mlaseq r3, r0, r9, r4 │ │ │ │ - ldrshteq r4, [r3], -r0 │ │ │ │ - eorseq pc, r2, r0, asr #31 │ │ │ │ + eorseq r5, r3, r8, lsr #11 │ │ │ │ + eorseq r5, r3, r0, lsl sp │ │ │ │ ldrshteq r5, [r3], -r0 │ │ │ │ - eorseq r4, r3, r0, lsr pc │ │ │ │ - mlaseq r3, r0, ip, r4 │ │ │ │ - eorseq r4, r3, r0, ror fp │ │ │ │ - ldrsbteq r4, [r3], -r0 │ │ │ │ - eorseq r3, r3, r0, lsr lr │ │ │ │ - eorseq r4, r3, r0, lsl r2 │ │ │ │ + eorseq r5, r3, r0, asr pc │ │ │ │ + ldrhteq r5, [r3], -r0 │ │ │ │ + eorseq r6, r3, r0, lsl r0 │ │ │ │ + eorseq r4, r3, r8, ror #20 │ │ │ │ + eorseq r4, r3, r8, asr #21 │ │ │ │ + eorseq r4, r3, r8, lsr #19 │ │ │ │ + eorseq r4, r3, r8, lsl #20 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ + eorseq r5, r3, r8, lsl #6 │ │ │ │ + eorseq r4, r3, r8, asr #30 │ │ │ │ + eorseq r4, r3, r8, lsr #25 │ │ │ │ + eorseq r4, r3, r8, lsl #23 │ │ │ │ + eorseq r4, r3, r8, ror #23 │ │ │ │ + eorseq r3, r3, r8, asr #28 │ │ │ │ + eorseq r4, r3, r8, lsr #4 │ │ │ │ andcs r4, r0, #49664 @ 0xc200 │ │ │ │ ldrbmi sl, [r0], -r8, ror #18 │ │ │ │ strvc pc, [r8, #-1284]! @ 0xfffffafc │ │ │ │ blx 0xfe40c5d8 │ │ │ │ stmibge r0, {r9, sp} │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ strtmi pc, [r1], -r9, lsl #21 │ │ │ │ @@ -63691,32 +63691,32 @@ │ │ │ │ blge 0xfe657a10 │ │ │ │ stcne 2, cr15, [r1], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ msrvc (UNDEF: 101), r7 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ stmibvs r1!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdpmi 2, 11, cr15, cr4, cr14, {2} │ │ │ │ + cdpmi 2, 12, cr15, cr12, cr14, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ tstls r5, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cdabb0 │ │ │ │ stmib sp, {r2, r5, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd9c06 │ │ │ │ @ instruction: 0xf005e02c │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ strtvs pc, [r0], pc, ror #8 │ │ │ │ b 0x1434680 │ │ │ │ @ instruction: 0xf1e50983 │ │ │ │ - strmi pc, [r4], -r7, asr #26 │ │ │ │ + strmi pc, [r4], -r3, ror #26 │ │ │ │ andeq lr, r6, r8, lsl #22 │ │ │ │ strtvs pc, [r1], r8, lsr #11 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ strbeq pc, [r2, -r5, asr #7] @ │ │ │ │ - cdp 2, 11, cr15, cr2, cr7, {2} │ │ │ │ + cdp 2, 13, cr15, cr2, cr7, {2} │ │ │ │ bls 0x1b5290 │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf3c59906 │ │ │ │ eorsvs r1, r4, r7, lsl #22 │ │ │ │ bvs 0xfe88b7c0 │ │ │ │ mvnsvs r7, #-1073741779 @ 0xc000002d │ │ │ │ ldrtvs r2, [r2], #-1020 @ 0xfffffc04 │ │ │ │ @@ -63724,39 +63724,39 @@ │ │ │ │ movwge lr, #18886 @ 0x49c6 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, r3, r2, lsl #18 │ │ │ │ @ instruction: 0xf8869804 │ │ │ │ @ instruction: 0xf886b008 │ │ │ │ @ instruction: 0xf7fd9009 │ │ │ │ strtmi pc, [r0], -fp, lsr #20 │ │ │ │ - ldc2l 1, cr15, [ip], {222} @ 0xde │ │ │ │ + ldc2l 1, cr15, [r8], #888 @ 0x378 │ │ │ │ ldrvs pc, [r5], #1448 @ 0x5a8 │ │ │ │ vmax.s8 d20, d14, d25 │ │ │ │ - vshr.s64 d20, d28, #64 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ strcc r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - ldc2 1, cr15, [r2, #-916] @ 0xfffffc6c │ │ │ │ + stc2 1, cr15, [lr, #-916]! @ 0xfffffc6c │ │ │ │ ldcvs 4, cr15, [r4], {111} @ 0x6f │ │ │ │ subscs r4, r9, #6291456 @ 0x600000 │ │ │ │ andeq lr, ip, r8, lsl #22 │ │ │ │ vrhadd.s8 d18, d7, d0 │ │ │ │ - bls 0x1ca0d8 │ │ │ │ + bls 0x1ca158 │ │ │ │ vmla.i8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4169 @ 0x1049 @ │ │ │ │ blls 0x22b074 │ │ │ │ @ instruction: 0x71a763e3 │ │ │ │ strtvs r2, [r2], #-2044 @ 0xfffff804 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r6, r7, ror #2 │ │ │ │ @ instruction: 0xf9fcf7fd │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - blls 0x2cd9c4 │ │ │ │ + blls 0x2cda34 │ │ │ │ strcc pc, [ip, #-2259] @ 0xfffff72d │ │ │ │ svclt 0x00282b20 │ │ │ │ adcmi r2, fp, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ @ instruction: 0xf8dbb024 │ │ │ │ blcs 0x5bb6c │ │ │ │ @@ -63764,30 +63764,30 @@ │ │ │ │ stmibvs r1!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ blls 0x208e70 │ │ │ │ @ instruction: 0xf8dd2500 │ │ │ │ blge 0xfe672754 │ │ │ │ msrvc (UNDEF: 101), r7 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - stclmi 2, cr15, [r4], {78} @ 0x4e │ │ │ │ + ldclmi 2, cr15, [ip], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ blge 0xfec73360 │ │ │ │ stmib sp, {r0, r2, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd3a03 │ │ │ │ @ instruction: 0xf005c024 │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a99809 │ │ │ │ b 0x14281f4 │ │ │ │ @ instruction: 0xf1e50a83 │ │ │ │ - @ instruction: 0x4604fcb9 │ │ │ │ + @ instruction: 0x4604fcd5 │ │ │ │ adcvs pc, r0, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vmls.i q10, , d0[2] │ │ │ │ vadd.i8 q8, , q1 │ │ │ │ - vmull.p8 q15, d5, d22 │ │ │ │ + vqrdmlah.s q15, , d2[1] │ │ │ │ blls 0x1943ac │ │ │ │ stmdaeq r8, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0479a06 │ │ │ │ stmdbls r2, {r2, r8, r9, sl} │ │ │ │ blvs 0xfe08b8dc │ │ │ │ ldrtvs r6, [r3], #-52 @ 0xffffffcc │ │ │ │ ldrbtvs r2, [r2], #-1008 @ 0xfffffc10 │ │ │ │ @@ -63795,57 +63795,57 @@ │ │ │ │ vcgt.s8 d27, d0, d4 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ @ instruction: 0xf88680b3 │ │ │ │ eorsvc r8, r7, #6 │ │ │ │ andge pc, r9, r6, lsl #17 │ │ │ │ @ instruction: 0xf99ef7fd │ │ │ │ @ instruction: 0xf1de4620 │ │ │ │ - @ instruction: 0xf46ffc4f │ │ │ │ + @ instruction: 0xf46ffc6b │ │ │ │ @ instruction: 0x46296494 │ │ │ │ - sbcsmi pc, r0, lr, asr #4 │ │ │ │ + rscmi pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1e53501 │ │ │ │ - strmi pc, [r6], -r5, lsl #25 │ │ │ │ + strmi pc, [r6], -r1, lsr #25 │ │ │ │ andeq lr, r4, r9, lsl #22 │ │ │ │ ldrvs pc, [r5], #1449 @ 0x5a9 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ - ldcl 2, cr15, [r2, #284]! @ 0x11c │ │ │ │ + cdp 2, 1, cr15, cr2, cr7, {2} │ │ │ │ vpmax.s8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4170 @ 0x104a @ │ │ │ │ blls 0x1ab18c │ │ │ │ strtvs r2, [r3], #-496 @ 0xfffffe10 │ │ │ │ strbtvs r6, [r2], #-353 @ 0xfffffe9f │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf8841003 │ │ │ │ eorvc r8, r7, #6 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf7fd6026 │ │ │ │ @ instruction: 0x4630f971 │ │ │ │ - stc2 1, cr15, [r2], #-888 @ 0xfffffc88 │ │ │ │ + ldc2 1, cr15, [lr], #-888 @ 0xfffffc88 │ │ │ │ @ instruction: 0xf8d39b07 │ │ │ │ blcs 0x85bc6c │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r6, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dd9b00 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ ldmdb r3, {r2, r3, r4, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe4302 │ │ │ │ blls 0xbd614 │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andcs pc, r2, r3, lsr #5 │ │ │ │ - ldc 2, cr15, [lr, #284]! @ 0x11c │ │ │ │ + ldcl 2, cr15, [lr, #284] @ 0x11c │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ ldrbmi r7, [r0], -r3, lsr #4 │ │ │ │ strdvs r2, [r3, #-48]! @ 0xffffffd0 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ vcgt.s8 d22, d14, d19 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwcs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf7fd80a3 │ │ │ │ @ instruction: 0xf7fef93f │ │ │ │ @ instruction: 0xf047bbdf │ │ │ │ @ instruction: 0xf7ff4740 │ │ │ │ ldrbmi fp, [r0], -r3, lsl #21 │ │ │ │ @@ -63865,28 +63865,28 @@ │ │ │ │ @ instruction: 0xf50dba21 │ │ │ │ @ instruction: 0xf50a63ed │ │ │ │ movwls r5, #6976 @ 0x1b40 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ bllt 0xbcc8dc │ │ │ │ - eorseq r5, r3, r0, lsr #18 │ │ │ │ - ldrsbteq r5, [r3], -r8 │ │ │ │ - eorseq r5, r3, r8, lsr ip │ │ │ │ - eorseq r2, r3, r0, lsr r9 │ │ │ │ - mlaseq r3, r0, r9, r2 │ │ │ │ - ldrshteq r2, [r3], -r0 │ │ │ │ + eorseq r5, r3, r8, lsr r9 │ │ │ │ + ldrshteq r5, [r3], -r0 │ │ │ │ + eorseq r5, r3, r0, asr ip │ │ │ │ + eorseq r2, r3, r8, asr #18 │ │ │ │ + eorseq r2, r3, r8, lsr #19 │ │ │ │ + eorseq r2, r3, r8, lsl #20 │ │ │ │ @ instruction: 0xf50d9301 │ │ │ │ strbmi r6, [r1], -sp, ror #7 │ │ │ │ @ instruction: 0xf5a322bc │ │ │ │ vhadd.s8 , q7, │ │ │ │ - vqdmulh.s d19, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c03cd8 │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ vshl.s8 q14, q0, │ │ │ │ - @ instruction: 0xf04fed60 │ │ │ │ + @ instruction: 0xf04fed80 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ @ instruction: 0x23a83449 │ │ │ │ ldrbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ movweq pc, #49231 @ 0xc04f @ │ │ │ │ strtcc pc, [r5], #2189 @ 0x88d │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ strtcc pc, [r7], #2189 @ 0x88d │ │ │ │ @@ -63905,38 +63905,38 @@ │ │ │ │ ldrbtcc pc, [r0], #-2253 @ 0xfffff733 @ │ │ │ │ @ instruction: 0xf8cd23fc │ │ │ │ movwcs r3, #1204 @ 0x4b4 │ │ │ │ strbcc pc, [ip], #2253 @ 0x8cd @ │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ strbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ - biccc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + mvncc pc, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ strtcc pc, [r0], #2253 @ 0x8cd │ │ │ │ @ instruction: 0xf8b8f7fd │ │ │ │ @ instruction: 0xf50d4642 │ │ │ │ @ instruction: 0x46506194 │ │ │ │ @ instruction: 0xf8b2f7fd │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff56f258 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff76f258 │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, lr, asr #4 │ │ │ │ + eorspl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ vhsub.s32 d2, d19, d31 │ │ │ │ - @ instruction: 0xf64dffa3 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + @ instruction: 0xf64dffc3 │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xcea84 │ │ │ │ eorsne pc, ip, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xff96f223 │ │ │ │ - ldrshteq r3, [r3], -r0 │ │ │ │ - mrclt 1, 3, APSR_nzcv, cr8, cr3, {6} │ │ │ │ + @ instruction: 0xffb6f223 │ │ │ │ + eorseq r3, r3, r8, lsl #30 │ │ │ │ + mrclt 1, 4, APSR_nzcv, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf8d05208 │ │ │ │ @ instruction: 0xf0031158 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x111f258 │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -64073,29 +64073,29 @@ │ │ │ │ ldreq r2, [r2, #3080] @ 0xc08 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r4, r6, r7, pc} │ │ │ │ vmla.i8 d2, d0, d10 │ │ │ │ @ instruction: 0xf64f8085 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xcf4f0 │ │ │ │ @ instruction: 0xf8d20281 │ │ │ │ vqadd.s8 d28, d30, d20 │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf1bc2295 │ │ │ │ ldmdavs r1, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf5a4d154 │ │ │ │ strbeq r5, [r9], r8, lsl #4 │ │ │ │ andseq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ - bicsvs pc, ip, lr, asr #4 │ │ │ │ + mvnsvs pc, lr, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0854610 │ │ │ │ - vst2. {d15-d16}, [r5 :128]! │ │ │ │ + vst2.8 {d15,d17}, [r5], r9 │ │ │ │ @ instruction: 0xf8d473e0 │ │ │ │ b 0x8cf1c4 │ │ │ │ b 0x18f474 │ │ │ │ vst2.8 {d0-d3}, [r3], r6 │ │ │ │ tstmi sl, #224, 6 @ 0x80000003 │ │ │ │ eorcs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @@ -64131,93 +64131,93 @@ │ │ │ │ @ instruction: 0xd1212b03 │ │ │ │ ldreq r6, [fp, #-2067] @ 0xfffff7ed │ │ │ │ b 0xfe07ea68 │ │ │ │ eormi r0, sl, r6, lsl #4 │ │ │ │ blmi 0x1184400 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - addsvs pc, r0, lr, asr #4 │ │ │ │ + adcvs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - cdp2 1, 8, cr15, cr10, cr8, {0} │ │ │ │ + cdp2 1, 10, cr15, cr6, cr8, {0} │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [fp, sl, lsr #32]! │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq pc, [pc, #-37] @ 0x4ed0f │ │ │ │ stccc 8, cr15, [r8], {89} @ 0x59 │ │ │ │ svclt 0x00440159 │ │ │ │ strne pc, [r0, #1093] @ 0x445 │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @ instruction: 0x4620e7d4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f43f0 │ │ │ │ - vfma.f32 , q15, │ │ │ │ + sha1c.32 , q15, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r6], #-1755 @ 0xfffff925 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf5a4bf1c │ │ │ │ bcc 0x46358c │ │ │ │ svcge 0x006ef47f │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [r1, sl, lsr #32] │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ vrshl.s8 , q13, q15 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d21, d0, #64 │ │ │ │ blcs 0x8f650 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1b │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x10ede8 │ │ │ │ bl 0x10f7b8 │ │ │ │ blvs 0xff84fbb4 │ │ │ │ vhadd.s8 d25, d14, d0 │ │ │ │ - vmla.i d22, d16, d0[1] │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf108002d │ │ │ │ - @ instruction: 0xe7cdfe37 │ │ │ │ + @ instruction: 0xe7cdfe53 │ │ │ │ ldrdcs pc, [r8, #-132] @ 0xffffff7c │ │ │ │ stceq 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ vabd.s8 d30, d14, d31 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 d21, d0, #64 │ │ │ │ strb r0, [r3, sp, lsr #2]! │ │ │ │ - rscpl pc, r8, lr, asr #4 │ │ │ │ + andvs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14e67c │ │ │ │ + blls 0x14e6ec │ │ │ │ vmax.s8 q15, q15, q1 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ movwls r0, #12333 @ 0x302d │ │ │ │ - cdp2 1, 1, cr15, cr12, cr8, {0} │ │ │ │ + cdp2 1, 3, cr15, cr8, cr8, {0} │ │ │ │ strt r9, [r8], r3, lsl #22 │ │ │ │ - eorsvs pc, ip, lr, asr #4 │ │ │ │ + subsvs pc, r4, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14e658 │ │ │ │ + blls 0x14e6c8 │ │ │ │ svclt 0x0000e6c0 │ │ │ │ - ldrhteq r6, [r3], -r8 │ │ │ │ + ldrsbteq r6, [r3], -r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ blmi 0x10f2e8 │ │ │ │ eorvs pc, r9, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xf1ec9000 │ │ │ │ - svclt 0x0000fb2f │ │ │ │ - ldrshteq r6, [r3], -r8 │ │ │ │ + svclt 0x0000fb4b │ │ │ │ + eorseq r6, r3, r0, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba604c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ bl 0x17b33c │ │ │ │ ldmib r4, {r0, r6, r7, sl}^ │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @@ -64226,15 +64226,15 @@ │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r1], #-1435 @ 0xfffffa65 │ │ │ │ strb r2, [lr, r1, lsl #2]! │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0532101 │ │ │ │ - ldmdacs r1, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ ubfx sp, pc, #1, #14 │ │ │ │ stmdale r9, {r0, r2, r4, r9, fp, sp} │ │ │ │ stmdale fp, {r0, r1, r2, r3, r9, fp, sp} │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ @@ -64450,15 +64450,15 @@ │ │ │ │ ldrb r2, [r8, -r7, lsr #32] │ │ │ │ ldr r9, [r6, -r2] │ │ │ │ @ instruction: 0xf3c20f96 │ │ │ │ vmlacc.f32 s8, s2, s10 │ │ │ │ blcs 0xfe08c10c │ │ │ │ svclt 0x008f2e02 │ │ │ │ vmax.s8 d18, d6, d3 │ │ │ │ - vorr.i32 q9, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ bl 0x210ed8 │ │ │ │ svclt 0x00980786 │ │ │ │ strbvs pc, [r4], #2263 @ 0x8d7 @ │ │ │ │ strvc pc, [r1, -r2, asr #7] │ │ │ │ vrsubhn.i16 d25, q1, │ │ │ │ strls r5, [r4, -r0, asr #13] │ │ │ │ strvs pc, [r0, -r4, asr #7] │ │ │ │ @@ -64690,34 +64690,34 @@ │ │ │ │ @ instruction: 0x9607e6f6 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ ldrtmi r9, [r3], -r5, lsl #28 │ │ │ │ @ instruction: 0x9607e556 │ │ │ │ @ instruction: 0xf5002600 │ │ │ │ ldrtmi r5, [r3], -r0, lsl #29 │ │ │ │ andcs lr, r0, sp, ror r6 │ │ │ │ - tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xff62f1eb │ │ │ │ + @ instruction: 0xff7ef1eb │ │ │ │ strb r2, [r0, #-1794]! @ 0xfffff8fe │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvc pc, r0, lr, asr #4 │ │ │ │ + andsvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6424b03 │ │ │ │ vhsub.s32 , , q14 │ │ │ │ - svclt 0x0000f987 │ │ │ │ - eorseq r6, r3, r0, lsl r7 │ │ │ │ + svclt 0x0000f9a7 │ │ │ │ eorseq r6, r3, r8, lsr #14 │ │ │ │ + eorseq r6, r3, r0, asr #14 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - cmppcs r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + cmnpcs r0, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ strbteq pc, [r4], #2259 @ 0x8d3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -64725,31 +64725,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d4610 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ blmi 0x10fb0c │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ @ instruction: 0xf1eb4283 │ │ │ │ - svclt 0x0000ff1d │ │ │ │ - eorseq r6, r3, r4, ror #14 │ │ │ │ + svclt 0x0000ff39 │ │ │ │ + eorseq r6, r3, ip, ror r7 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f412 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r3, r4, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - svclt 0x00b4f052 │ │ │ │ + svclt 0x00d0f052 │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -64780,30 +64780,30 @@ │ │ │ │ @ instruction: 0x315af893 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6424b02 │ │ │ │ @ instruction: 0x900042bd │ │ │ │ - cdp2 1, 10, cr15, cr14, cr11, {7} │ │ │ │ - eorseq r6, r3, r8, ror r7 │ │ │ │ + cdp2 1, 12, cr15, cr10, cr11, {7} │ │ │ │ + mlaseq r3, r0, r7, r6 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c16899 │ │ │ │ ldmiblt r9, {r6, r8, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b993 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4503dc │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64f2101 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ bl 0xd0038 │ │ │ │ svclt 0x00980283 │ │ │ │ ldrsbtne pc, [r4], r2 @ │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -64817,15 +64817,15 @@ │ │ │ │ svclt 0x0000bf61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba69b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ldmib r4, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07d32054 │ │ │ │ @ instruction: 0xf8d4d51d │ │ │ │ eorsvs r3, fp, r0, asr #2 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ movne pc, #13828096 @ 0xd30000 │ │ │ │ streq r2, [r9, -r0, lsl #6] │ │ │ │ ldreq sp, [r7, ip, ror #2] │ │ │ │ @@ -64915,15 +64915,15 @@ │ │ │ │ @ instruction: 0xf4134620 │ │ │ │ @ instruction: 0xf8d64f70 │ │ │ │ svclt 0x0008338c │ │ │ │ streq pc, [r7, #-37] @ 0xffffffdb │ │ │ │ svcmi 0x0060f413 │ │ │ │ @ instruction: 0xf425bf08 │ │ │ │ strtmi r5, [r9], -r0, lsl #10 │ │ │ │ - @ instruction: 0xff4ef081 │ │ │ │ + @ instruction: 0xff6af081 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ vmov.i32 d29, #14614528 @ 0x00df0000 │ │ │ │ vsubl.u8 q10, d5, d2 │ │ │ │ @ instruction: 0xf8c45301 │ │ │ │ @ instruction: 0xf8c42ef0 │ │ │ │ @@ -64960,15 +64960,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ mrcpl 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ - cdp2 0, 7, cr15, cr4, cr1, {4} │ │ │ │ + cdp2 0, 9, cr15, cr0, cr1, {4} │ │ │ │ mcrcs 8, 7, pc, cr4, cr4, {6} @ │ │ │ │ mcrcc 8, 7, pc, cr0, cr4, {6} @ │ │ │ │ mcrne 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ movwmi r2, #48876 @ 0xbeec │ │ │ │ blcc 0x60664 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @@ -64989,15 +64989,15 @@ │ │ │ │ mrcvs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr4, cr0, {6} │ │ │ │ movwpl lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf081401d │ │ │ │ - @ instruction: 0xf8d4fe3b │ │ │ │ + @ instruction: 0xf8d4fe57 │ │ │ │ @ instruction: 0xf8d42ee4 │ │ │ │ tstmi r3, #224, 28 @ 0xe00 │ │ │ │ mcrcs 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ tstmi r3, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf6cf229f │ │ │ │ blcc 0x50290 │ │ │ │ @@ -65026,15 +65026,15 @@ │ │ │ │ @ instruction: 0xf8c03ee8 │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ andmi r2, fp, r0, lsl #8 │ │ │ │ cdpmi 8, 15, cr15, cr12, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr8, cr0, {6} │ │ │ │ blmi 0x18dc78 │ │ │ │ - cdplt 0, 5, cr15, cr12, cr1, {4} │ │ │ │ + cdplt 0, 7, cr15, cr8, cr1, {4} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf44f0ff0 │ │ │ │ vmov.i32 d20, #3840 @ 0x00000f00 │ │ │ │ @@ -65058,69 +65058,69 @@ │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ pop {r2, r3, r4, r5, r6, r7, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf0814038 │ │ │ │ - svclt 0x0000be1d │ │ │ │ + svclt 0x0000be39 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ vcge.s8 d16, d15, d19 │ │ │ │ - vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ andscs r0, r2, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1eb9000 │ │ │ │ - svclt 0x0000fc75 │ │ │ │ + svclt 0x0000fc91 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ blmi 0xd0084 │ │ │ │ andls r2, r0, r7, lsl r2 │ │ │ │ - stc2l 1, cr15, [r2], #-940 @ 0xfffffc54 │ │ │ │ - eorseq r6, r3, r0, lsr #15 │ │ │ │ + ldc2l 1, cr15, [lr], #-940 @ 0xfffffc54 │ │ │ │ + ldrhteq r6, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - adcsvc pc, r8, r6, asr #4 │ │ │ │ + sbcsvc pc, r0, r6, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - stc2 0, cr15, [lr, #760] @ 0x2f8 │ │ │ │ + stc2 0, cr15, [sl, #760]! @ 0x2f8 │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0x28dbda │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq r6, r3, ip, ror #15 │ │ │ │ + eorseq r6, r3, r4, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ vqadd.s8 d27, d22, d1 │ │ │ │ - @ instruction: 0xf2c074b8 │ │ │ │ + @ instruction: 0xf2c074d0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500ff45 │ │ │ │ + @ instruction: 0xf500ff61 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ vrhadd.s8 d23, d15, d12 │ │ │ │ - vmvn.i32 d18, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[3] │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ @ instruction: 0xf5009204 │ │ │ │ @ instruction: 0xf5005259 │ │ │ │ andscc r5, r0, #1476395009 @ 0x58000001 │ │ │ │ @@ -65234,20 +65234,20 @@ │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba703c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fe3f │ │ │ │ + @ instruction: 0xf500fe5b │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x4ffa0 │ │ │ │ @ instruction: 0xf8527b0e │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8421388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005258 │ │ │ │ cmncs r0, #64 @ 0x40 │ │ │ │ @@ -65257,29 +65257,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba70b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fe05 │ │ │ │ + @ instruction: 0xf500fe21 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q9, d0, d0[1] │ │ │ │ + vorr.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25058 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x502bc │ │ │ │ @ instruction: 0xf8517b0c │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8411388 │ │ │ │ cmncs r0, #8, 24 @ 0x800 │ │ │ │ @@ -65289,26 +65289,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #28, 20 @ 0x1c000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fdc5 │ │ │ │ + @ instruction: 0xf500fde1 │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x50094 │ │ │ │ @ instruction: 0xf8527b11 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8424388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005358 │ │ │ │ rsbscs r5, r0, #64 @ 0x40 │ │ │ │ @@ -65323,29 +65323,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba71b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fd81 │ │ │ │ + @ instruction: 0xf500fd9d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x503c4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65361,29 +65361,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fd35 │ │ │ │ + @ instruction: 0xf500fd51 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5045c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65399,29 +65399,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba72e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fce9 │ │ │ │ + @ instruction: 0xf500fd05 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x504f4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65437,29 +65437,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fc9d │ │ │ │ + @ instruction: 0xf500fcb9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5058c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65475,29 +65475,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fc51 │ │ │ │ + @ instruction: 0xf500fc6d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50624 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65513,29 +65513,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba74b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fc05 │ │ │ │ + @ instruction: 0xf500fc21 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x506bc │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65551,29 +65551,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fbb9 │ │ │ │ + @ instruction: 0xf500fbd5 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50754 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65589,29 +65589,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba75e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb6d │ │ │ │ + @ instruction: 0xf500fb89 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x507ec │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65627,29 +65627,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb21 │ │ │ │ + @ instruction: 0xf500fb3d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50884 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65665,29 +65665,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fad5 │ │ │ │ + @ instruction: 0xf500faf1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5091c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65703,29 +65703,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba77a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa89 │ │ │ │ + @ instruction: 0xf500faa5 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x509b4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65741,29 +65741,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa3d │ │ │ │ + @ instruction: 0xf500fa59 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q9, d0, d0[5] │ │ │ │ + vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50a4c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8410380 │ │ │ │ @@ -65779,31 +65779,31 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba78d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #68, 20 @ 0x44000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r2, r0, #0, 10 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strne pc, [r3], -r0, asr #4 │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ - @ instruction: 0xf9ecf0be │ │ │ │ + blx 0x28c9fc │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - rsbscs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addcs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbpl pc, [r8], #-1280 @ 0xfffffb00 @ │ │ │ │ blvc 0xd0bd98 │ │ │ │ ldrbtcs pc, [r4], #2243 @ 0x8c3 @ │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ addvc pc, r9, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ @@ -65853,31 +65853,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstmi pc, r2, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x1d192992 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x127ca18 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf04f022d │ │ │ │ @ instruction: 0xf0be0833 │ │ │ │ - @ instruction: 0xf500f959 │ │ │ │ + @ instruction: 0xf500f975 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ + vrshr.s64 d18, d8, #64 │ │ │ │ vhsub.s8 d16, d3, d29 │ │ │ │ @ instruction: 0xf8c35c50 │ │ │ │ andscs r2, r0, #244, 8 @ 0xf4000000 │ │ │ │ sbcseq pc, r2, #200, 4 @ 0x8000000c │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stcmi 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldmdbne r1, {r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -65931,31 +65931,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstmi pc, r7, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cb4c │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0be1811 │ │ │ │ - @ instruction: 0xf500f8bd │ │ │ │ + @ instruction: 0xf500f8d9 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vsubl.s8 q9, d16, d12 │ │ │ │ + vsubl.s8 q9, d16, d20 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66009,31 +66009,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r3, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cc84 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0be1811 │ │ │ │ - @ instruction: 0xf500f821 │ │ │ │ + @ instruction: 0xf500f83d │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vsubl.s8 q9, d16, d12 │ │ │ │ + vsubl.s8 q9, d16, d20 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66087,29 +66087,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r2, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff89 │ │ │ │ + @ instruction: 0xf500ffa5 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrsra.s64 d18, d8, #64 │ │ │ │ + vrsra.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldrshtcs r3, [r8], #-68 @ 0xffffffbc │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ blvc 0x70c268 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ movtne pc, #9283 @ 0x2443 @ │ │ │ │ @@ -66137,29 +66137,29 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ vhadd.s8 d27, d22, d5 │ │ │ │ - @ instruction: 0xf2c074b8 │ │ │ │ + @ instruction: 0xf2c074d0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff1f │ │ │ │ + @ instruction: 0xf500ff3b │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf5005e55 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ ldc 1, cr7, [pc, #144] @ 0x50d40 │ │ │ │ @ instruction: 0xf8537b35 │ │ │ │ @ instruction: 0xf2402c08 │ │ │ │ @ instruction: 0xf04f1b31 │ │ │ │ @@ -66220,50 +66220,50 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d13, d5 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mcr2 0, 4, pc, cr10, cr13, {5} @ │ │ │ │ + mcr2 0, 5, pc, cr6, cr13, {5} @ │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff4cf7ff │ │ │ │ subspl pc, r5, r4, lsl #10 │ │ │ │ ldmib r3, {r0, r1, r2, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ andlt r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ vhadd.s8 d27, d22, d11 │ │ │ │ - @ instruction: 0xf2c074b8 │ │ │ │ + @ instruction: 0xf2c074d0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fe53 │ │ │ │ + @ instruction: 0xf500fe6f │ │ │ │ @ instruction: 0xf5005c40 │ │ │ │ vmin.s8 , , │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vrshr.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc5358 │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ @ instruction: 0xf504524f │ │ │ │ ldrtcc r7, [r0], -ip, ror #2 │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf5009603 │ │ │ │ @@ -66358,25 +66358,25 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba81cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, ip, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r4, cr3 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0bd0400 │ │ │ │ - @ instruction: 0xf500fd71 │ │ │ │ + @ instruction: 0xf500fd8d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrsra.s64 d18, d20, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[3] │ │ │ │ strmi r0, [r4], -sp, lsr #6 │ │ │ │ blvc 0xccc68c │ │ │ │ ldrbtcc pc, [r4], #2242 @ 0x8c2 @ │ │ │ │ subspl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf85126fc │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431342 │ │ │ │ @@ -66399,18 +66399,18 @@ │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrne pc, [r4, #-2242]! @ 0xfffff73e │ │ │ │ ldrbcc pc, [r0, #-2242]! @ 0xfffff73e @ │ │ │ │ @ instruction: 0xf8c22100 │ │ │ │ @ instruction: 0xf10d56e0 │ │ │ │ subscs r0, sl, #14 │ │ │ │ - stmib r8!, {r0, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmib r8, {r0, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ vmla.i8 d26, d15, d2 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ vqadd.s8 d21, d0, d1 │ │ │ │ movwls r6, #9231 @ 0x240f │ │ │ │ tstpmi ip, #64, 4 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #58887 @ 0xe607 │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ stc2 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -66419,35 +66419,35 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, ip, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 , q3, q8 │ │ │ │ - svclt 0x0000fbbf │ │ │ │ + svclt 0x0000fbdf │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ vhadd.s8 d27, d22, d13 │ │ │ │ - @ instruction: 0xf2c074b8 │ │ │ │ + @ instruction: 0xf2c074d0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf504fcdd │ │ │ │ + @ instruction: 0xf504fcf9 │ │ │ │ @ instruction: 0xf50061e2 │ │ │ │ @ instruction: 0xf500544f │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ strcc r9, [r0, #-514]! @ 0xfffffdfe │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbpl pc, [r9], -r0, lsl #10 @ │ │ │ │ @@ -66557,24 +66557,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1d3d52c │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ vqdmull.s , d4, d3[0] │ │ │ │ andls r1, r0, #3072 @ 0xc00 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff90d60e │ │ │ │ + blx 0xd60e │ │ │ │ mcrrpl 5, 0, pc, r0, cr0 @ │ │ │ │ strbpl pc, [pc], #-1280 @ 0x51320 @ │ │ │ │ - sbccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + sbcscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmpppl r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldrbtcs pc, [r4], #2252 @ 0x8cc @ │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ andls r3, r5, #32, 4 │ │ │ │ subspl pc, r9, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -66671,33 +66671,33 @@ │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ andhi r8, r4, #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ and lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ - eorseq r7, r3, r8, lsl #23 │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ + eorseq r7, r3, r0, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ vqadd.s8 d27, d22, d1 │ │ │ │ - @ instruction: 0xf2c074b8 │ │ │ │ + @ instruction: 0xf2c074d0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500faed │ │ │ │ + @ instruction: 0xf500fb09 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ vrhadd.s8 d23, d15, d12 │ │ │ │ - vrshr.s64 q9, q0, #64 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ eorcc r5, r0, #1342177285 @ 0x50000005 │ │ │ │ ldrbpl pc, [r5], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf5009206 │ │ │ │ @ instruction: 0x36305258 │ │ │ │ @@ -66884,24 +66884,24 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1ffda48 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d1, d29 │ │ │ │ vorr.i16 d17, #4352 @ 0x1100 │ │ │ │ andls r2, r0, #17408 @ 0x4400 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf954f0bd │ │ │ │ + @ instruction: 0xf970f0bd │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - rsccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + rscscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ blvc 0x194cec4 │ │ │ │ ldrbtcs pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ subspl pc, r8, #0, 10 │ │ │ │ andls r3, r3, #16, 4 │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -67008,15 +67008,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andsvc lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, r2, lsl r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r6, [r3], -ip │ │ │ │ + ldrshteq r6, [r3], -r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba8c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -67025,15 +67025,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffa0dd9e │ │ │ │ + stc2 0, cr15, [r2], {210} @ 0xd2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67047,15 +67047,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfef0ddf6 │ │ │ │ + blx 0xff60ddf6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67069,15 +67069,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe40de4e │ │ │ │ + blx 0xfeb0de4e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67091,15 +67091,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x190dea6 │ │ │ │ + blx 0x200dea6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67113,15 +67113,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xe0defe │ │ │ │ + blx 0x150defe │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67135,15 +67135,15 @@ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x30df56 │ │ │ │ + blx 0xa0df56 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67157,15 +67157,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q11, q8, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff80dfac │ │ │ │ + blx 0xfff0dfac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67179,15 +67179,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfed0e004 │ │ │ │ + blx 0xff40e004 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67201,15 +67201,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe20e05c │ │ │ │ + blx 0xfe90e05c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67223,15 +67223,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 q9, q2, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x170e0b4 │ │ │ │ + blx 0x1e0e0b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67245,15 +67245,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xc0e10c │ │ │ │ + blx 0x130e10c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008be1be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67267,15 +67267,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x10e164 │ │ │ │ + blx 0x80e164 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67289,15 +67289,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9d6f0d2 │ │ │ │ + @ instruction: 0xf9f2f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67311,15 +67311,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9aaf0d2 │ │ │ │ + @ instruction: 0xf9c6f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strheq lr, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67333,15 +67333,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf97ef0d2 │ │ │ │ + @ instruction: 0xf99af0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67355,15 +67355,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf952f0d2 │ │ │ │ + @ instruction: 0xf96ef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67377,15 +67377,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf926f0d2 │ │ │ │ + @ instruction: 0xf942f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67399,15 +67399,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8faf0d2 │ │ │ │ + @ instruction: 0xf916f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67421,15 +67421,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8cef0d2 │ │ │ │ + @ instruction: 0xf8eaf0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67443,15 +67443,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d23, d28, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8a2f0d2 │ │ │ │ + @ instruction: 0xf8bef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67465,15 +67465,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf876f0d2 │ │ │ │ + @ instruction: 0xf892f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67487,15 +67487,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf84af0d2 │ │ │ │ + @ instruction: 0xf866f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67509,15 +67509,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf81ef0d2 │ │ │ │ + @ instruction: 0xf83af0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, lr, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67531,15 +67531,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfff2f0d1 │ │ │ │ + @ instruction: 0xf80ef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67553,15 +67553,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffc6f0d1 │ │ │ │ + @ instruction: 0xffe2f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67575,15 +67575,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff9af0d1 │ │ │ │ + @ instruction: 0xffb6f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r6, ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67597,15 +67597,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff6ef0d1 │ │ │ │ + @ instruction: 0xff8af0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67619,15 +67619,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff42f0d1 │ │ │ │ + @ instruction: 0xff5ef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67641,15 +67641,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff16f0d1 │ │ │ │ + @ instruction: 0xff32f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67663,15 +67663,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr10, cr1, {6} @ │ │ │ │ + @ instruction: 0xff06f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67685,15 +67685,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 5, pc, cr14, cr1, {6} │ │ │ │ + mrc2 0, 6, pc, cr10, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67707,15 +67707,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr2, cr1, {6} │ │ │ │ + mcr2 0, 5, pc, cr14, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67729,15 +67729,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 3, pc, cr6, cr1, {6} @ │ │ │ │ + mcr2 0, 4, pc, cr2, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67751,15 +67751,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 1, pc, cr10, cr1, {6} │ │ │ │ + mrc2 0, 2, pc, cr6, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67773,15 +67773,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 0, pc, cr14, cr1, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr10, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67795,15 +67795,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2, #836]! @ 0x344 │ │ │ │ + ldc2l 0, cr15, [lr, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67817,15 +67817,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6, #836]! @ 0x344 │ │ │ │ + ldc2l 0, cr15, [r2, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67839,15 +67839,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl, #836] @ 0x344 │ │ │ │ + stc2 0, cr15, [r6, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67861,15 +67861,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [lr, #-836] @ 0xfffffcbc │ │ │ │ + ldc2l 0, cr15, [sl, #-836]! @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67883,15 +67883,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r2, #-836]! @ 0xfffffcbc │ │ │ │ + stc2l 0, cr15, [lr, #-836] @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67904,15 +67904,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c05c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], #836 @ 0x344 │ │ │ │ + stc2l 0, cr15, [r6], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67925,15 +67925,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], {209} @ 0xd1 │ │ │ │ + ldc2 0, cr15, [ip], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67946,15 +67946,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q11, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 13, pc, r6, cr1 @ │ │ │ │ + ldc2l 0, cr15, [r2], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67967,15 +67967,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], #-836 @ 0xfffffcbc │ │ │ │ + mcrr2 0, 13, pc, r8, cr1 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67988,15 +67988,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], {209} @ 0xd1 │ │ │ │ + ldc2 0, cr15, [lr], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68009,15 +68009,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q10, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff68ecfa │ │ │ │ + blx 0xffd8ecfa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68030,15 +68030,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c04c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfec0ed4e │ │ │ │ + blx 0xff30ed4e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68051,15 +68051,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe18eda2 │ │ │ │ + blx 0xfe88eda2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68072,15 +68072,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x170edf6 │ │ │ │ + blx 0x1e0edf6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68093,15 +68093,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c01cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xc8ee4a │ │ │ │ + blx 0x138ee4a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68114,15 +68114,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x20ee9e │ │ │ │ + blx 0x90ee9e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68135,15 +68135,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff78eef0 │ │ │ │ + blx 0xffe8eef0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68156,15 +68156,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfed0ef44 │ │ │ │ + blx 0xff40ef44 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68177,15 +68177,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c05cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe28ef98 │ │ │ │ + blx 0xfe98ef98 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68198,15 +68198,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x180efec │ │ │ │ + blx 0x1f0efec │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68219,15 +68219,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xd8f040 │ │ │ │ + blx 0x148f040 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68240,15 +68240,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x30f094 │ │ │ │ + blx 0xa0f094 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68261,15 +68261,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e0f0d1 │ │ │ │ + @ instruction: 0xf9fcf0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68282,15 +68282,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b6f0d1 │ │ │ │ + @ instruction: 0xf9d2f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68303,15 +68303,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c00cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf98cf0d1 │ │ │ │ + @ instruction: 0xf9a8f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68324,15 +68324,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf962f0d1 │ │ │ │ + @ instruction: 0xf97ef0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68345,15 +68345,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf938f0d1 │ │ │ │ + @ instruction: 0xf954f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68366,15 +68366,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf90ef0d1 │ │ │ │ + @ instruction: 0xf92af0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68387,15 +68387,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e4f0d1 │ │ │ │ + @ instruction: 0xf900f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68408,15 +68408,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8baf0d1 │ │ │ │ + @ instruction: 0xf8d6f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68429,15 +68429,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf890f0d1 │ │ │ │ + @ instruction: 0xf8acf0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68450,15 +68450,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf866f0d1 │ │ │ │ + @ instruction: 0xf882f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68471,15 +68471,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf83cf0d1 │ │ │ │ + @ instruction: 0xf858f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq ip, fp, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68492,15 +68492,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf812f0d1 │ │ │ │ + @ instruction: 0xf82ef0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68513,15 +68513,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe8f0d0 │ │ │ │ + @ instruction: 0xf804f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68534,15 +68534,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffbef0d0 │ │ │ │ + @ instruction: 0xffdaf0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq ip, fp, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68555,15 +68555,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff94f0d0 │ │ │ │ + @ instruction: 0xffb0f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68576,15 +68576,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff6af0d0 │ │ │ │ + @ instruction: 0xff86f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68597,15 +68597,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff40f0d0 │ │ │ │ + @ instruction: 0xff5cf0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq ip, fp, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68618,15 +68618,15 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff16f0d0 │ │ │ │ + @ instruction: 0xff32f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68639,590 +68639,590 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 7, pc, cr12, cr0, {6} @ │ │ │ │ + @ instruction: 0xff08f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq ip, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf808f0d7 │ │ │ │ + @ instruction: 0xf824f0d7 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000bbed │ │ │ │ + svclt 0x0000bc09 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2 0, cr15, [ip], #-848 @ 0xfffffcb0 │ │ │ │ + mrrc2 0, 13, pc, r8, cr4 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000b8c7 │ │ │ │ + svclt 0x0000b8e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x1d8f794 │ │ │ │ + blx 0xfe48f794 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000ba8b │ │ │ │ + svclt 0x0000baa7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20eaac │ │ │ │ blvc 0x8ea70 │ │ │ │ - blx 0x20f7de │ │ │ │ + blx 0x90f7de │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000bb75 │ │ │ │ + svclt 0x0000bb91 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9fcf0e2 │ │ │ │ + blx 0x68f7f4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000ba43 │ │ │ │ + svclt 0x0000ba5f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff3ef0d6 │ │ │ │ + @ instruction: 0xff5af0d6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000bb81 │ │ │ │ + svclt 0x0000bb9d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x1d0f80e │ │ │ │ + blx 0xfe40f80e │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000b85b │ │ │ │ + svclt 0x0000b877 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf98ef0e2 │ │ │ │ + @ instruction: 0xf9aaf0e2 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000ba1f │ │ │ │ + svclt 0x0000ba3b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20eb84 │ │ │ │ blvc 0x8eb48 │ │ │ │ - blx 0xfe50f8b4 │ │ │ │ + blx 0xfec0f8b4 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000bb09 │ │ │ │ + svclt 0x0000bb25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf93ef0e2 │ │ │ │ + @ instruction: 0xf95af0e2 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000b9d7 │ │ │ │ + svclt 0x0000b9f3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr15, {6} │ │ │ │ + cdp2 0, 15, cr15, cr2, cr15, {6} │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - ldc2l 0, cr15, [r4], #-864 @ 0xfffffca0 │ │ │ │ + ldc2 0, cr15, [r0], {216} @ 0xd8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff22f0d6 │ │ │ │ + @ instruction: 0xff3ef0d6 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000bb07 │ │ │ │ + svclt 0x0000bb23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - cdp2 0, 11, cr15, cr4, cr15, {6} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr15, {6} │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - mrrc2 0, 13, pc, r2, cr8 @ │ │ │ │ + stc2l 0, cr15, [lr], #-864 @ 0xfffffca0 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - mcr2 0, 5, pc, cr2, cr6, {6} @ │ │ │ │ + mrc2 0, 5, pc, cr14, cr6, {6} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000bae5 │ │ │ │ + svclt 0x0000bb01 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr15, {6} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r5, lsl #29 │ │ │ │ + strtmi pc, [r9], -r1, lsr #29 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - strtmi pc, [r2], -fp, asr #27 │ │ │ │ + strtmi pc, [r2], -r7, ror #27 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - strtmi pc, [sl], -r9, ror #18 │ │ │ │ + strtmi pc, [sl], -r5, lsl #19 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmiblt ip, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - ldrtmi pc, [sl], -r9, ror #28 @ │ │ │ │ + ldrtmi pc, [sl], -r5, lsl #29 @ │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdblt r6!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r2, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 4, cr15, cr14, cr15, {6} │ │ │ │ + cdp2 0, 6, cr15, cr10, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r1, asr #28 │ │ │ │ + @ instruction: 0x4629fe5d │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -r7, lsl #27 │ │ │ │ + strtmi pc, [r2], -r3, lsr #27 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - @ instruction: 0x462af8dd │ │ │ │ + @ instruction: 0x462af8f9 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdblt r4!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r0, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - ldrtmi pc, [sl], -r5, lsr #28 @ │ │ │ │ + ldrtmi pc, [sl], -r1, asr #28 @ │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdblt sl, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r6!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 0, cr15, cr10, cr15, {6} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629fdfd │ │ │ │ + @ instruction: 0x4629fe19 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - strtmi pc, [r2], -r3, asr #26 │ │ │ │ + @ instruction: 0x4622fd5f │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - strtmi pc, [sl], -r7, ror #16 │ │ │ │ + strtmi pc, [sl], -r3, lsl #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmlt r8!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r4, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [r0, #828]! @ 0x33c │ │ │ │ + ldc2l 0, cr15, [ip, #828]! @ 0x33c │ │ │ │ tstpeq r0, #1073741865 @ p-variant is OBSOLETE @ 0x40000029 │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - @ instruction: 0x4641b8d9 │ │ │ │ + @ instruction: 0x4641b8f5 │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ - @ instruction: 0xf83cf0e2 │ │ │ │ + @ instruction: 0xf858f0e2 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - svclt 0x0000b8cd │ │ │ │ + svclt 0x0000b8e9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - ldc2 0, cr15, [r4, #828]! @ 0x33c │ │ │ │ + ldc2l 0, cr15, [r0, #828] @ 0x33c │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r7, lsr #27 │ │ │ │ + strtmi pc, [r9], -r3, asr #27 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -sp, ror #25 │ │ │ │ + strtmi pc, [r2], -r9, lsl #26 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf0e14643 │ │ │ │ - qsub8mi pc, sl, r1 @ │ │ │ │ + @ instruction: 0xf0e24643 │ │ │ │ + strtmi pc, [sl], -sp, lsl #16 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmlt sl, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmialt r6!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - stc2 0, cr15, [sl, #828] @ 0x33c │ │ │ │ + stc2 0, cr15, [r6, #828]! @ 0x33c │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - strbmi fp, [r1], -fp, ror #16 │ │ │ │ + strbmi fp, [r1], -r7, lsl #17 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - @ instruction: 0xffc6f0e1 │ │ │ │ + @ instruction: 0xffe2f0e1 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - svclt 0x0000b85f │ │ │ │ + svclt 0x0000b87b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - @ instruction: 0x4621fe11 │ │ │ │ + strtmi pc, [r1], -sp, lsr #28 │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - blx 0x1f8fbb6 │ │ │ │ + blx 0xfe68fbb6 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - @ instruction: 0xf8d8f0e7 │ │ │ │ + @ instruction: 0xf8f4f0e7 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr6, {7} │ │ │ │ + @ instruction: 0xff0af0e6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e7a004 │ │ │ │ - @ instruction: 0x4633f8d1 │ │ │ │ + ldrtmi pc, [r3], -sp, ror #17 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmdblt r0, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt ip, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x46084617 │ │ │ │ ldmib sp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf890a │ │ │ │ - @ instruction: 0x463afdd5 │ │ │ │ + @ instruction: 0x463afdf1 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -fp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmdblt lr, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdblt sl!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - @ instruction: 0x4621fdb3 │ │ │ │ + strtmi pc, [r1], -pc, asr #27 │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - blx 0x80fc72 │ │ │ │ + blx 0xf0fc72 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - @ instruction: 0xf87af0e7 │ │ │ │ + @ instruction: 0xf896f0e7 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 9, cr15, cr0, cr6, {7} │ │ │ │ + cdp2 0, 10, cr15, cr12, cr6, {7} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e7a004 │ │ │ │ - ldrtmi pc, [r3], -fp, ror #16 @ │ │ │ │ + ldrtmi pc, [r3], -r7, lsl #17 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmialt r2!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmlt lr!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - movwcs pc, #36215 @ 0x8d77 @ │ │ │ │ + movwcs pc, #36243 @ 0x8d93 @ │ │ │ │ adcmi r4, r3, r6, lsl #12 │ │ │ │ strbmi r1, [r9, #-2009] @ 0xfffff827 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf8cd9700 │ │ │ │ @ instruction: 0xf7ff9004 │ │ │ │ ldrtmi pc, [r3], -r3, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmlt r8!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt r4, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r1], -r1, lsl #30 │ │ │ │ mvnscc pc, #1073741842 @ 0x40000012 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ movwls r9, #5888 @ 0x1700 │ │ │ │ - @ instruction: 0xf82ef0e7 │ │ │ │ + @ instruction: 0xf84af0e7 │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - stc2l 0, cr15, [r2, #-828] @ 0xfffffcc4 │ │ │ │ + ldc2l 0, cr15, [lr, #-828] @ 0xfffffcc4 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffe31 │ │ │ │ + @ instruction: 0xf04ffe4d │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf812f0e7 │ │ │ │ + @ instruction: 0xf82ef0e7 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e78900 │ │ │ │ - strbmi pc, [r2], -fp, lsl #16 @ │ │ │ │ + strbmi pc, [r2], -r7, lsr #16 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - @ instruction: 0x4632fa95 │ │ │ │ + @ instruction: 0x4632fab1 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653fe13 │ │ │ │ + ldrbmi pc, [r3], -pc, lsr #28 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e74620 │ │ │ │ - @ instruction: 0x4633f871 │ │ │ │ + ldrtmi pc, [r3], -sp, lsl #17 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmdalt r8!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmlt r4, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr], #828 @ 0x33c │ │ │ │ + ldc2 0, cr15, [sl, #-828] @ 0xfffffcc4 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffded │ │ │ │ + @ instruction: 0xf04ffe09 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffc6f0e6 │ │ │ │ + @ instruction: 0xffe2f0e6 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642ffbf │ │ │ │ + @ instruction: 0x4642ffdb │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - @ instruction: 0x4632fa51 │ │ │ │ + ldrtmi pc, [r2], -sp, ror #20 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -pc, asr #27 @ │ │ │ │ + ldrbmi pc, [r3], -fp, ror #27 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e74620 │ │ │ │ - ldrtmi pc, [r3], -sp, lsr #16 @ │ │ │ │ + ldrtmi pc, [r3], -r9, asr #16 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmdalt r4!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt r0, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r4, lsl #8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -ip, lsr #1 │ │ │ │ @ instruction: 0xf0cf4690 │ │ │ │ - @ instruction: 0xf1c4fcb9 │ │ │ │ + @ instruction: 0xf1c4fcd5 │ │ │ │ strmi r0, [r7], -r0, asr #24 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r4, lsr #3 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924738 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x58fe84 │ │ │ │ + blx 0xc8fe84 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ strmi r9, [r4], -r1, lsl #8 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - qsub16mi pc, r3, r3 @ │ │ │ │ + strtmi pc, [r3], -pc, lsl #31 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - ldrtmi pc, [fp], -r9, lsl #27 @ │ │ │ │ + ldrtmi pc, [fp], -r5, lsr #27 @ │ │ │ │ @ instruction: 0x46314632 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x00e4f0e6 │ │ │ │ + stmdalt r0, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0cf460d │ │ │ │ - @ instruction: 0x4632fc7d │ │ │ │ + @ instruction: 0x4632fc99 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -sp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bfc9 │ │ │ │ + svclt 0x0000bfe5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaadb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strbeq pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ - blx 0xfe90ff26 │ │ │ │ + blx 0xff00ff26 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d79400 │ │ │ │ - andlt pc, r2, r5, asr #30 │ │ │ │ + andlt pc, r2, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaadf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, asr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff2af0d7 │ │ │ │ + @ instruction: 0xff46f0d7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaae2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strteq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ - @ instruction: 0xffaef0d3 │ │ │ │ + @ instruction: 0xffcaf0d3 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d49400 │ │ │ │ - mullt r2, fp, lr │ │ │ │ + @ instruction: 0xb002feb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaae70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, lsr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mcr2 0, 4, pc, cr0, cr4, {6} @ │ │ │ │ + mrc2 0, 4, pc, cr12, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -69242,164 +69242,164 @@ │ │ │ │ bl 0x766d0c │ │ │ │ bl 0x10d6cf0 │ │ │ │ ldreq r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ tstmi ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ streq lr, [r4], #-2844 @ 0xfffff4e4 │ │ │ │ stmdbeq r3, {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x510036 │ │ │ │ + blx 0xc10036 │ │ │ │ @ instruction: 0x46434632 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ - blx 0x21005e │ │ │ │ + blx 0x91005e │ │ │ │ strbmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1410068 │ │ │ │ + blx 0x1b10068 │ │ │ │ strtmi r4, [r9], -r2, ror #7 │ │ │ │ b 0x1c255b8 │ │ │ │ @ instruction: 0xf0d60309 │ │ │ │ - ldrtmi pc, [r2], -r7, asr #20 @ │ │ │ │ + ldrtmi pc, [r2], -r3, ror #20 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x00d4f0d5 │ │ │ │ + svclt 0x00f0f0d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x53e7c │ │ │ │ @ instruction: 0xf04f4699 │ │ │ │ ldrmi r3, [r6], -r1, lsl #6 │ │ │ │ stc2 10, cr15, [r2], {76} @ 0x4c @ │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @ instruction: 0xf70cfb03 │ │ │ │ andgt pc, r3, #172, 22 @ 0x2b000 │ │ │ │ strvc pc, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf0cf4414 │ │ │ │ - @ instruction: 0x4632fadb │ │ │ │ + @ instruction: 0x4632faf7 │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d64641 │ │ │ │ - ldrtmi pc, [sl], -pc, asr #21 @ │ │ │ │ + ldrtmi pc, [sl], -fp, ror #21 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d64630 │ │ │ │ - mvnsmi pc, #94208 @ 0x17000 │ │ │ │ + mvnsmi pc, #208896 @ 0x33000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d643e3 │ │ │ │ - @ instruction: 0x4632fa11 │ │ │ │ + ldrtmi pc, [r2], -sp, lsr #20 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x009ef0d5 │ │ │ │ + svclt 0x00baf0d5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaafa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfee100ec │ │ │ │ + blx 0xff5100ec │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -sp, lsl #31 │ │ │ │ + strtmi pc, [r1], -r9, lsr #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fd97 │ │ │ │ + @ instruction: 0x4629fdb3 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffd91 │ │ │ │ + @ instruction: 0xf04ffdad │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d61201 │ │ │ │ - strtmi pc, [sl], -r5, ror #19 │ │ │ │ + strtmi pc, [sl], -r1, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r2, #888]! @ 0x378 │ │ │ │ + ldc2 0, cr15, [lr, #888]! @ 0x378 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bd9b │ │ │ │ + svclt 0x0000bdb7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfe190150 │ │ │ │ + blx 0xfe890150 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - qsaxmi pc, r1, fp @ │ │ │ │ + qsub16mi pc, r1, r7 @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fd1d │ │ │ │ + @ instruction: 0x4629fd39 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffd17 │ │ │ │ + @ instruction: 0xf04ffd33 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d63201 │ │ │ │ - @ instruction: 0x462af9b3 │ │ │ │ + strtmi pc, [sl], -pc, asr #19 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r8, #-888] @ 0xfffffc88 │ │ │ │ + ldc2l 0, cr15, [r4, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bd51 │ │ │ │ + svclt 0x0000bd6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x15101b4 │ │ │ │ + blx 0x1c101b4 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -r9, lsr #30 │ │ │ │ + strtmi pc, [r1], -r5, asr #30 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fcb9 │ │ │ │ + @ instruction: 0x4629fcd5 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffcb3 │ │ │ │ + @ instruction: 0xf04ffccf │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d61201 │ │ │ │ - strtmi pc, [sl], -r1, lsl #19 │ │ │ │ + @ instruction: 0x462af99d │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [lr, #-888]! @ 0xfffffc88 │ │ │ │ + ldc2l 0, cr15, [sl, #-888] @ 0xfffffc88 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bd37 │ │ │ │ + svclt 0x0000bd53 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x890218 │ │ │ │ + blx 0xf90218 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - @ instruction: 0x4621fef7 │ │ │ │ + qadd16mi pc, r1, r3 @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -r7, ror #24 │ │ │ │ + strtmi pc, [r9], -r3, lsl #25 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffc61 │ │ │ │ + @ instruction: 0xf04ffc7d │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d63201 │ │ │ │ - strtmi pc, [sl], -pc, asr #18 │ │ │ │ + strtmi pc, [sl], -fp, ror #18 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r4], #888 @ 0x378 │ │ │ │ + ldc2 0, cr15, [r0, #-888] @ 0xfffffc88 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bced │ │ │ │ + svclt 0x0000bd09 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf690a │ │ │ │ - @ instruction: 0xf04ffa9f │ │ │ │ + @ instruction: 0xf04ffabb │ │ │ │ @ instruction: 0x46073cff │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ eoreq pc, r0, r6, lsr #3 │ │ │ │ @ instruction: 0xf1c62208 │ │ │ │ blx 0xb54be0 │ │ │ │ blx 0x39039c │ │ │ │ adcmi pc, r2, r0 │ │ │ │ @@ -69411,95 +69411,95 @@ │ │ │ │ stc2 10, cr15, [r2], {12} @ │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ b 0x136581c │ │ │ │ - @ instruction: 0xf0cf0303 │ │ │ │ - strbmi pc, [r2], -r7, ror #31 @ │ │ │ │ + @ instruction: 0xf0d00303 │ │ │ │ + strbmi pc, [r2], -r3, lsl #16 @ │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi r6, [r6], -r0, lsl #18 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -r7, asr #26 @ │ │ │ │ + ldrtmi pc, [r3], -r3, ror #26 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x463bfb5d │ │ │ │ + @ instruction: 0x463bfb79 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x2010364 │ │ │ │ + bllt 0xfe710364 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0x1410328 │ │ │ │ + blx 0x1b10328 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffb67 │ │ │ │ + @ instruction: 0xf04ffb83 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [lr, #-920] @ 0xfffffc68 │ │ │ │ + ldc2 0, cr15, [sl, #-920]! @ 0xfffffc68 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642fd17 │ │ │ │ + @ instruction: 0x4642fd33 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #31 @ │ │ │ │ + @ instruction: 0x4632ffbd │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653fb1f │ │ │ │ + @ instruction: 0x4653fb3b │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fd7d │ │ │ │ + @ instruction: 0x4633fd99 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldcllt 0, cr15, [r4, #-920]! @ 0xfffffc68 │ │ │ │ + ldclt 0, cr15, [r0, #920] @ 0x398 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0x3103b0 │ │ │ │ + blx 0xa103b0 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffb23 │ │ │ │ + @ instruction: 0xf04ffb3f │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r2], {230} @ 0xe6 │ │ │ │ + stc2l 0, cr15, [lr], #920 @ 0x398 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - strbmi pc, [r2], -fp, asr #25 @ │ │ │ │ + strbmi pc, [r2], -r7, ror #25 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - shsaxmi pc, r2, sp @ │ │ │ │ + shsub16mi pc, r2, r9 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653fadb │ │ │ │ + @ instruction: 0x4653faf7 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fd39 │ │ │ │ + @ instruction: 0x4633fd55 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldclt 0, cr15, [r0, #-920]! @ 0xfffffc68 │ │ │ │ + stcllt 0, cr15, [ip, #-920] @ 0xfffffc68 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldclvc 6, cr15, [pc], #316 @ 0x5422c │ │ │ │ blx 0x36594c │ │ │ │ ldrmi pc, [r8], r2, lsl #24 │ │ │ │ @@ -69514,166 +69514,166 @@ │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ b 0x1115190 │ │ │ │ b 0x1424d98 │ │ │ │ bl 0x76715c │ │ │ │ @ instruction: 0xf1430402 │ │ │ │ @ instruction: 0xf0cf0900 │ │ │ │ - @ instruction: 0x4632f8f3 │ │ │ │ + ldrtmi pc, [r2], -pc, lsl #18 @ │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4622f877 │ │ │ │ + @ instruction: 0x4622f893 │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d64630 │ │ │ │ - mvnmi pc, #3080192 @ 0x2f0000 │ │ │ │ + mvnmi pc, #4915200 @ 0x4b0000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movweq lr, #39535 @ 0x9a6f │ │ │ │ - @ instruction: 0xf828f0d6 │ │ │ │ + @ instruction: 0xf844f0d6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d543f8 │ │ │ │ - svclt 0x0000bdb5 │ │ │ │ + svclt 0x0000bdd1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f24ff │ │ │ │ ldrmi r3, [r6], -r1, lsl #24 │ │ │ │ addsmi r4, r4, r8, lsl #13 │ │ │ │ @ instruction: 0x46054699 │ │ │ │ blx 0x380d22 │ │ │ │ blx 0xfe991da6 │ │ │ │ bl 0x2271c8 │ │ │ │ @ instruction: 0xf0cf040c │ │ │ │ - @ instruction: 0x4632f8bf │ │ │ │ + @ instruction: 0x4632f8db │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d64641 │ │ │ │ - ldrtmi pc, [sl], -r3, asr #16 @ │ │ │ │ + @ instruction: 0x463af85f │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ - @ instruction: 0xf0d54630 │ │ │ │ - mvnsmi pc, #1004 @ 0x3ec │ │ │ │ + @ instruction: 0xf0d64630 │ │ │ │ + mvnsmi pc, #1507328 @ 0x170000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf0d543e3 │ │ │ │ - shsub8mi pc, r2, r5 @ │ │ │ │ + @ instruction: 0xf0d643e3 │ │ │ │ + @ instruction: 0x4632f811 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 0, cr15, [r2, #852] @ 0x354 │ │ │ │ + ldclt 0, cr15, [lr, #852] @ 0x354 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - @ instruction: 0xf04ff94b │ │ │ │ + @ instruction: 0xf04ff967 │ │ │ │ @ instruction: 0x460633ff │ │ │ │ mcrreq 1, 12, pc, r0, cr7 @ │ │ │ │ eoreq pc, r0, r7, lsr #3 │ │ │ │ eoreq pc, r0, #-1073741775 @ 0xc0000031 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924e14 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr15, {6} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr15, {6} │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ stmdbvc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - blx 0x105ca │ │ │ │ + ldc2 0, cr15, [sl], {230} @ 0xe6 │ │ │ │ @ instruction: 0x4622463b │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x7905d4 │ │ │ │ + blx 0xe905d4 │ │ │ │ @ instruction: 0x46224633 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e643f0 │ │ │ │ - svclt 0x0000ba3d │ │ │ │ + svclt 0x0000ba59 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r2, [r4], -r4, lsl #12 │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsr #1 │ │ │ │ @ instruction: 0xf0cf460f │ │ │ │ - b 0x14526a0 │ │ │ │ + b 0x1452710 │ │ │ │ strmi r7, [r5], -r6, ror #19 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #12 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - blx 0xff510622 │ │ │ │ + blx 0xffc10622 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e66900 │ │ │ │ - @ instruction: 0x462afbdb │ │ │ │ + @ instruction: 0x462afbf7 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf0e69004 │ │ │ │ - @ instruction: 0x462bfbd3 │ │ │ │ + strtmi pc, [fp], -pc, ror #23 │ │ │ │ @ instruction: 0x4639463a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mcrrlt 0, 14, pc, r2, cr6 @ │ │ │ │ + mrrclt 0, 14, pc, lr, cr6 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0cf460d │ │ │ │ - @ instruction: 0x4632f8db │ │ │ │ + @ instruction: 0x4632f8f7 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4633ffb9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bc27 │ │ │ │ + svclt 0x0000bc43 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [r8, #852] @ 0x354 │ │ │ │ + stc2l 0, cr15, [r4, #852]! @ 0x354 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000bc47 │ │ │ │ + svclt 0x0000bc63 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - mrc2 0, 6, pc, cr0, cr3, {6} │ │ │ │ + mcr2 0, 7, pc, cr12, cr3, {6} @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000b921 │ │ │ │ + svclt 0x0000b93d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d3ea4 │ │ │ │ + blmi 0x3d3f14 │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - cdp2 0, 11, cr15, cr12, cr15, {6} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, r0, lsl #24 │ │ │ │ ldrdeq fp, [fp], r8 │ │ │ │ @@ -69686,22 +69686,22 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d3e34 │ │ │ │ + blmi 0x3d3ea4 │ │ │ │ cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr15, {6} │ │ │ │ + cdp2 0, 10, cr15, cr0, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umulleq fp, fp, r0, fp @ │ │ │ │ addeq fp, fp, r8, ror #22 │ │ │ │ @@ -69713,15 +69713,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrspl pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - cdp2 0, 5, cr15, cr12, cr15, {6} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq fp, fp, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69732,243 +69732,243 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - cdp2 0, 3, cr15, cr6, cr15, {6} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq fp, [fp], r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e64611 │ │ │ │ - strtmi pc, [r3], -r1, ror #22 │ │ │ │ + @ instruction: 0x4623fb7d │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bb2d │ │ │ │ + svclt 0x0000bb49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [lr], {213} @ 0xd5 │ │ │ │ + stc2l 0, cr15, [sl], #852 @ 0x354 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000bb7d │ │ │ │ + svclt 0x0000bb99 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6, #844] @ 0x34c │ │ │ │ + ldc2l 0, cr15, [r2, #844]! @ 0x34c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000b885 │ │ │ │ + svclt 0x0000b8a1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e64611 │ │ │ │ - strtmi pc, [r3], -r3, lsr #22 │ │ │ │ + @ instruction: 0x4623fb3f │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bb05 │ │ │ │ + svclt 0x0000bb21 │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d6200d │ │ │ │ - svclt 0x0000b969 │ │ │ │ + svclt 0x0000b985 │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d3200d │ │ │ │ - svclt 0x0000bcf9 │ │ │ │ + svclt 0x0000bd15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebab788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ strbtmi r4, [r3], -sl, lsl #12 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf0e6200d │ │ │ │ - andlt pc, r2, r1, lsl #21 │ │ │ │ + mullt r2, sp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - cdp2 0, 7, cr15, cr0, cr14, {6} │ │ │ │ + cdp2 0, 8, cr15, cr12, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - strmi pc, [r7], -sp, ror #28 │ │ │ │ - cdp2 0, 6, cr15, cr10, cr14, {6} │ │ │ │ + strmi pc, [r7], -r9, lsl #29 │ │ │ │ + cdp2 0, 8, cr15, cr6, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - strmi pc, [r6], -r7, ror #28 │ │ │ │ + strmi pc, [r6], -r3, lsl #29 │ │ │ │ @ instruction: 0xf0cf2000 │ │ │ │ - pkhbtmi pc, r3, sp, lsl #22 @ │ │ │ │ + @ instruction: 0x4683fb39 │ │ │ │ @ instruction: 0xf0cf2020 │ │ │ │ - @ instruction: 0x4641fb19 │ │ │ │ + @ instruction: 0x4641fb35 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - ldc2 0, cr15, [lr, #-848] @ 0xfffffcb0 │ │ │ │ + ldc2 0, cr15, [sl, #-848]! @ 0xfffffcb0 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8b0f0d3 │ │ │ │ + @ instruction: 0xf8ccf0d3 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34648 │ │ │ │ - ldrtmi pc, [r2], -r5, asr #20 @ │ │ │ │ + ldrtmi pc, [r2], -r1, ror #20 @ │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - blx 0xfe810968 │ │ │ │ + blx 0xfef10968 │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ed5c │ │ │ │ - blx 0xfe89097e │ │ │ │ + blx 0xfef9097e │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe69098e │ │ │ │ + blx 0xfed9098e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -r3, lsr #28 @ │ │ │ │ + @ instruction: 0x4632fe3f │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffe2f0d2 │ │ │ │ + @ instruction: 0xfffef0d2 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - ldrdcs pc, [r2], -sp │ │ │ │ + strdcs pc, [r2], -r9 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - andlt pc, r3, sp, ror #22 │ │ │ │ + andlt pc, r3, r9, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fdf9 │ │ │ │ + @ instruction: 0x4632fe15 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffb8f0d2 │ │ │ │ + @ instruction: 0xffd4f0d2 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x200affb3 │ │ │ │ + andcs pc, sl, pc, asr #31 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - andlt pc, r3, r3, asr #22 │ │ │ │ + andlt pc, r3, pc, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - cdp2 0, 0, cr15, cr2, cr14, {6} │ │ │ │ + cdp2 0, 1, cr15, cr14, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - @ instruction: 0x4607fdff │ │ │ │ - ldc2l 0, cr15, [ip, #824]! @ 0x338 │ │ │ │ + @ instruction: 0x4607fe1b │ │ │ │ + cdp2 0, 1, cr15, cr8, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - strdcs pc, [r0, -r9] │ │ │ │ + tstpcs r0, r5, lsl lr @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0xfe590a70 │ │ │ │ + blx 0xfec90a70 │ │ │ │ strmi r2, [r3], r0, lsl #2 │ │ │ │ @ instruction: 0xf0cf2040 │ │ │ │ - strbmi pc, [r1], -pc, lsl #21 @ │ │ │ │ + strbmi pc, [r1], -fp, lsr #21 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x1e90aa0 │ │ │ │ + blx 0xfe590aa0 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [lr], #852 @ 0x354 │ │ │ │ + ldc2 0, cr15, [sl, #-852] @ 0xfffffcac │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d54648 │ │ │ │ - ldrtmi pc, [r2], -sp, lsr #22 @ │ │ │ │ + ldrtmi pc, [r2], -r9, asr #22 @ │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - blx 0x1410aba │ │ │ │ + blx 0x1b10aba │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8eea4 │ │ │ │ - stc2l 0, cr15, [r4, #860] @ 0x35c │ │ │ │ + stc2l 0, cr15, [r0, #860]! @ 0x35c │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 0, cr15, [ip, #860]! @ 0x35c │ │ │ │ + ldc2l 0, cr15, [r8, #860] @ 0x35c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fdb3 │ │ │ │ + ldrtmi pc, [r2], -pc, asr #27 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0x910b14 │ │ │ │ + blx 0x1010b14 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54620 │ │ │ │ - andcs pc, r2, sp, lsl sl @ │ │ │ │ + andcs pc, r2, r9, lsr sl @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - mullt r3, r1, sp │ │ │ │ + andlt pc, r3, sp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #27 @ │ │ │ │ + ldrtmi pc, [r2], -r5, lsr #27 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9f8f0d5 │ │ │ │ + blx 0x590b68 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54620 │ │ │ │ - strdcs pc, [sl], -r3 │ │ │ │ + andcs pc, sl, pc, lsl #20 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, r7, ror #26 │ │ │ │ + andlt pc, r3, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaba4c │ │ │ │ @@ -69980,15 +69980,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, lsr #25 │ │ │ │ + @ instruction: 0xb005fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq fp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70001,15 +70001,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, ror ip @ │ │ │ │ + mullt r5, r3, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70022,15 +70022,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, asr #24 │ │ │ │ + andlt pc, r5, r9, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70043,15 +70043,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, lsr #24 │ │ │ │ + andlt pc, r5, pc, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70064,15 +70064,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r5, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70085,15 +70085,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, asr #23 │ │ │ │ + andlt pc, r5, fp, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70106,15 +70106,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, lsr #23 │ │ │ │ + andlt pc, r5, r1, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70127,15 +70127,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, ror fp @ │ │ │ │ + mullt r5, r7, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb4b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70148,15 +70148,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, asr fp @ │ │ │ │ + andlt pc, r5, sp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70169,15 +70169,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, lsr #22 │ │ │ │ + andlt pc, r5, r3, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70190,15 +70190,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r9, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb3b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70211,15 +70211,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70232,15 +70232,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, lsr #21 │ │ │ │ + andlt pc, r5, r5, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70253,15 +70253,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, ror sl @ │ │ │ │ + mullt r5, fp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb2ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70274,15 +70274,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, asr sl @ │ │ │ │ + andlt pc, r5, r1, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70295,15 +70295,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, lsr #20 │ │ │ │ + andlt pc, r5, r7, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70316,15 +70316,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, lsl #20 │ │ │ │ + andlt pc, r5, sp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb1be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70337,15 +70337,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70358,15 +70358,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, lsr #19 │ │ │ │ + andlt pc, r5, r9, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70379,15 +70379,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, lsl #19 │ │ │ │ + mullt r5, pc, r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70400,15 +70400,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, asr r9 @ │ │ │ │ + andlt pc, r5, r5, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70421,15 +70421,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, lsr #18 │ │ │ │ + andlt pc, r5, fp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70442,15 +70442,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, lsl #18 │ │ │ │ + andlt pc, r5, r1, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70463,15 +70463,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70484,15 +70484,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - @ instruction: 0xb005f8b1 │ │ │ │ + andlt pc, r5, sp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70505,15 +70505,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, lsl #17 │ │ │ │ + andlt pc, r5, r3, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70526,15 +70526,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, asr r8 @ │ │ │ │ + andlt pc, r5, r9, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70547,15 +70547,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f249 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, lsr r8 @ │ │ │ │ + andlt pc, r5, pc, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70568,15 +70568,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, lsl #16 │ │ │ │ + andlt pc, r5, r5, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70589,15 +70589,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70610,15 +70610,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005ffb5 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70631,15 +70631,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsl #31 │ │ │ │ + andlt pc, r5, r7, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70652,15 +70652,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, ror #30 │ │ │ │ + andlt pc, r5, sp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70673,15 +70673,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsr pc @ │ │ │ │ + andlt pc, r5, r3, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70694,15 +70694,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsl #30 │ │ │ │ + andlt pc, r5, r9, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70715,15 +70715,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, ror #29 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70736,15 +70736,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005feb9 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70757,15 +70757,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 108), r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsl #29 │ │ │ │ + andlt pc, r5, fp, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70778,15 +70778,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, ror #28 │ │ │ │ + andlt pc, r5, r1, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70799,15 +70799,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsr lr @ │ │ │ │ + andlt pc, r5, r7, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70820,15 +70820,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsl lr @ │ │ │ │ + andlt pc, r5, sp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70841,15 +70841,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, ror #27 │ │ │ │ + andlt pc, r5, r3, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70862,15 +70862,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005fdbd │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70883,15 +70883,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r3, sp │ │ │ │ + andlt pc, r5, pc, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70904,15 +70904,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, ror #26 │ │ │ │ + andlt pc, r5, r5, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70925,15 +70925,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsr sp @ │ │ │ │ + andlt pc, r5, fp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70946,15 +70946,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsl sp @ │ │ │ │ + andlt pc, r5, r1, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70967,15 +70967,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, ror #25 │ │ │ │ + andlt pc, r5, r7, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70988,15 +70988,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, asr #25 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71009,15 +71009,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r7, ip │ │ │ │ + @ instruction: 0xb005fcb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71030,15 +71030,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, ror #24 │ │ │ │ + andlt pc, r5, r9, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71051,15 +71051,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, asr #24 │ │ │ │ + andlt pc, r5, pc, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71072,15 +71072,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsl ip @ │ │ │ │ + andlt pc, r5, r5, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71093,15 +71093,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, ror #23 │ │ │ │ + andlt pc, r5, fp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71114,15 +71114,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, asr #23 │ │ │ │ + andlt pc, r5, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71135,1176 +71135,1176 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, fp, fp │ │ │ │ + @ instruction: 0xb005fbb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - stc2l 0, cr15, [r2], #820 @ 0x334 │ │ │ │ + ldc2l 0, cr15, [lr], #820 @ 0x334 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr], {205} @ 0xcd │ │ │ │ + ldc2l 0, cr15, [sl], #820 @ 0x334 │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl], {205} @ 0xcd │ │ │ │ + ldc2l 0, cr15, [r6], #820 @ 0x334 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - ldc2l 0, cr15, [r6], {205} @ 0xcd │ │ │ │ + ldc2l 0, cr15, [r2], #820 @ 0x334 │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff70f0e4 │ │ │ │ + @ instruction: 0xff8cf0e4 │ │ │ │ ldrbmi fp, [r9], -r4, asr #23 │ │ │ │ @ instruction: 0xf0e44648 │ │ │ │ - ldrbmi pc, [r2], -r9, asr #24 @ │ │ │ │ + ldrbmi pc, [r2], -r5, ror #24 @ │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - ldrbmi pc, [r2], -sp, lsl #17 @ │ │ │ │ + ldrbmi pc, [r2], -r9, lsr #17 @ │ │ │ │ ldrtmi r4, [r9], -r3, asr #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4621f89d │ │ │ │ + @ instruction: 0x4621f8b9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - strtmi pc, [r1], -fp, lsr #20 │ │ │ │ + strtmi pc, [r1], -r7, asr #20 │ │ │ │ andcs r4, r8, #137363456 @ 0x8300000 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - blx 0x991e5c │ │ │ │ + blx 0x1091e5c │ │ │ │ strmi r4, [r2], fp, asr #12 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ stmib sp, {ip, pc}^ │ │ │ │ andcs fp, fp, r1, lsl #12 │ │ │ │ - @ instruction: 0xf964f0e5 │ │ │ │ + @ instruction: 0xf980f0e5 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, fp, r1, lsr #12 │ │ │ │ blge 0x90278 │ │ │ │ @ instruction: 0xf0e59702 │ │ │ │ - @ instruction: 0x463bf95b │ │ │ │ + @ instruction: 0x463bf977 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldclt 0, cr15, [r6, #912]! @ 0x390 │ │ │ │ + ldcllt 0, cr15, [r2, #912] @ 0x390 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #767 @ 0x2ff │ │ │ │ - blx 0x111ea0 │ │ │ │ + blx 0x811ea0 │ │ │ │ @ instruction: 0x4603465a │ │ │ │ andls r4, r5, r9, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - blls 0x1d5174 │ │ │ │ + blls 0x1d51e4 │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x464bfd79 │ │ │ │ + @ instruction: 0x464bfd95 │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - strbmi pc, [r3], -r5, asr #16 @ │ │ │ │ + strbmi pc, [r3], -r1, ror #16 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4621f855 │ │ │ │ + @ instruction: 0x4621f871 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - andcs pc, r8, #3719168 @ 0x38c000 │ │ │ │ + andcs pc, r8, #4177920 @ 0x3fc000 │ │ │ │ strtmi r4, [r1], -r3, lsl #13 │ │ │ │ strtmi r4, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0ce17d3 │ │ │ │ - @ instruction: 0x464bf9db │ │ │ │ + @ instruction: 0x464bf9f7 │ │ │ │ ldrtmi r4, [r2], -r2, lsl #13 │ │ │ │ andls r4, r0, r1, lsr #12 │ │ │ │ strlt lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf0e52003 │ │ │ │ - @ instruction: 0x4643f91b │ │ │ │ + @ instruction: 0x4643f937 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ strls sl, [r2, -r0, lsl #22] │ │ │ │ - @ instruction: 0xf912f0e5 │ │ │ │ + @ instruction: 0xf92ef0e5 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - blx 0x1791f32 │ │ │ │ + blx 0x1e91f32 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x4607fb59 │ │ │ │ - blx 0x1611f3e │ │ │ │ + @ instruction: 0x4607fb75 │ │ │ │ + blx 0x1d11f3e │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - @ instruction: 0x4606fb53 │ │ │ │ + strmi pc, [r6], -pc, ror #22 │ │ │ │ @ instruction: 0xf0ce2000 │ │ │ │ - strmi pc, [r0], r9, lsl #16 │ │ │ │ + strmi pc, [r0], r5, lsr #16 │ │ │ │ @ instruction: 0xf0ce201f │ │ │ │ - strbmi pc, [r9], -r5, lsl #16 @ │ │ │ │ + strbmi pc, [r9], -r1, lsr #16 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0x311f74 │ │ │ │ + blx 0xa11f74 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [ip, #836] @ 0x344 │ │ │ │ + ldc2 0, cr15, [r8, #836]! @ 0x344 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - @ instruction: 0x464aff31 │ │ │ │ + strbmi pc, [sl], -sp, asr #30 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xffe11f90 │ │ │ │ + blx 0x511f92 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - strbmi pc, [fp], -r3, ror #31 @ │ │ │ │ + @ instruction: 0x464bffff │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d35800 │ │ │ │ - strbmi pc, [r3], -r7, lsl #17 @ │ │ │ │ + strbmi pc, [r3], -r3, lsr #17 @ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d39700 │ │ │ │ - andlt pc, r3, pc, ror r8 @ │ │ │ │ + mullt r3, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - blx 0x1011fd6 │ │ │ │ + blx 0x1711fd6 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x4607fb3b │ │ │ │ - blx 0xe91fe2 │ │ │ │ + @ instruction: 0x4607fb57 │ │ │ │ + blx 0x1591fe2 │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - tstpcs r0, r5, lsr fp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, asr fp @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - @ instruction: 0xffd0f0cd │ │ │ │ + @ instruction: 0xffecf0cd │ │ │ │ strmi r2, [r0], r0, lsl #2 │ │ │ │ @ instruction: 0xf0cd203f │ │ │ │ - strbmi pc, [r9], -fp, asr #31 @ │ │ │ │ + strbmi pc, [r9], -r7, ror #31 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xffb4f0d4 │ │ │ │ + @ instruction: 0xffd0f0d4 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xf12028 │ │ │ │ + blx 0x1612028 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44628 │ │ │ │ - strbmi pc, [sl], -r9, ror #16 @ │ │ │ │ + strbmi pc, [sl], -r5, lsl #17 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [r2, #-856] @ 0xfffffca8 │ │ │ │ + ldc2 0, cr15, [lr, #-856] @ 0xfffffca8 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d44638 │ │ │ │ - strbmi pc, [fp], -fp, lsr #17 @ │ │ │ │ + strbmi pc, [fp], -r7, asr #17 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d65800 │ │ │ │ - @ instruction: 0x4643fafb │ │ │ │ + @ instruction: 0x4643fb17 │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d69700 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, pc, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - blx 0xfe812082 │ │ │ │ + blx 0xfef12082 │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - blx 0xfe71208a │ │ │ │ + blx 0xfee1208a │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blx 0xfe612092 │ │ │ │ + blx 0xfed12092 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ - blx 0xfe51209a │ │ │ │ + blx 0xfec1209a │ │ │ │ @ instruction: 0x4606465a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 2, cr15, cr12, cr4, {7} │ │ │ │ + cdp2 0, 4, cr15, cr8, cr4, {7} │ │ │ │ cmple r2, r0, lsl #24 │ │ │ │ @ instruction: 0x46404659 │ │ │ │ - blx 0x19210e │ │ │ │ + blx 0x89210e │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - @ instruction: 0xf8f2f0ce │ │ │ │ + @ instruction: 0xf90ef0ce │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4643f9b5 │ │ │ │ + @ instruction: 0x4643f9d1 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - shasxmi pc, r3, fp @ │ │ │ │ + shsaxmi pc, r3, r7 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r1, ror #30 │ │ │ │ + qsub16mi pc, r1, sp @ │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - @ instruction: 0x4643f8d9 │ │ │ │ + @ instruction: 0x4643f8f5 │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0701 │ │ │ │ andcs fp, r6, r0 │ │ │ │ - @ instruction: 0xf818f0e5 │ │ │ │ + @ instruction: 0xf834f0e5 │ │ │ │ strtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd9702 │ │ │ │ strls r9, [r0], -r4 │ │ │ │ - @ instruction: 0xf80ef0e5 │ │ │ │ + @ instruction: 0xf82af0e5 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r1, r0 │ │ │ │ rscscs r4, pc, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - @ instruction: 0x465af8b3 │ │ │ │ + ldrbmi pc, [sl], -pc, asr #17 @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r9, [r0], -r5 │ │ │ │ - ldc2 0, cr15, [r0], #-912 @ 0xfffffc70 │ │ │ │ + mcrr2 0, 14, pc, ip, cr4 @ │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - stc2 0, cr15, [sl], #-912 @ 0xfffffc70 │ │ │ │ + mcrr2 0, 14, pc, r6, cr4 @ │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ adcmi r4, r2, r8, lsr #12 │ │ │ │ ldrbne r3, [r3, r1, lsl #20] │ │ │ │ - @ instruction: 0xf89ef0ce │ │ │ │ + @ instruction: 0xf8baf0ce │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - strbmi pc, [r3], -r1, ror #18 @ │ │ │ │ + @ instruction: 0x4643f97d │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -r7, ror #29 @ │ │ │ │ + ldrtmi pc, [r3], -r3, lsl #30 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -sp, lsl #30 │ │ │ │ + strtmi pc, [r1], -r9, lsr #30 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - strbmi pc, [r3], -r5, lsl #17 @ │ │ │ │ + strbmi pc, [r3], -r1, lsr #17 @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ andlt lr, r0, sp, asr #19 │ │ │ │ strls r2, [r2, -r6] │ │ │ │ - @ instruction: 0xffc6f0e4 │ │ │ │ + @ instruction: 0xffe2f0e4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #640 @ 0x280 │ │ │ │ - @ instruction: 0xf876f0ce │ │ │ │ + @ instruction: 0xf892f0ce │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r9, [r1, -r8] │ │ │ │ @ instruction: 0xf0e49600 │ │ │ │ - @ instruction: 0xb007ffb5 │ │ │ │ + ldrdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebad0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blx 0xb121fc │ │ │ │ + blx 0x12121fc │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34604 │ │ │ │ - @ instruction: 0xf04ffe69 │ │ │ │ + @ instruction: 0xf04ffe85 │ │ │ │ @ instruction: 0xf04f31ff │ │ │ │ @ instruction: 0xf0cd30ff │ │ │ │ - @ instruction: 0x4633febf │ │ │ │ + @ instruction: 0x4633fedb │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0d6200a │ │ │ │ - strtmi pc, [sl], -r7, lsl #20 │ │ │ │ + strtmi pc, [sl], -r3, lsr #20 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff26f0d3 │ │ │ │ + @ instruction: 0xff42f0d3 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrlt 0, 7, pc, cr6, cr3, {6} @ │ │ │ │ + svclt 0x0002f0d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [pc], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x463af9fb │ │ │ │ + @ instruction: 0x463afa17 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - mcr2 0, 3, pc, cr10, cr3, {6} @ │ │ │ │ + mcr2 0, 4, pc, cr6, cr3, {6} @ │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr13, {6} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr13, {6} │ │ │ │ @ instruction: 0x4632463b │ │ │ │ andls r4, r0, r9, lsr #12 │ │ │ │ strls r2, [r1], #-10 │ │ │ │ - @ instruction: 0xf9daf0d6 │ │ │ │ + @ instruction: 0xf9f6f0d6 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622fef9 │ │ │ │ + qadd16mi pc, r2, r5 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d341f0 │ │ │ │ - svclt 0x0000beb9 │ │ │ │ + svclt 0x0000bed5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - strbmi pc, [fp], -r1, lsl #21 @ │ │ │ │ + @ instruction: 0x464bfa9d │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r4, #912] @ 0x390 │ │ │ │ + ldc2l 0, cr15, [r0, #912]! @ 0x390 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf952f0e5 │ │ │ │ + @ instruction: 0xf96ef0e5 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xfee9233e │ │ │ │ + blx 0xff59233e │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe21234c │ │ │ │ + bllt 0xfe91234c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cd4680 │ │ │ │ - strmi pc, [r4], -r1, lsr #19 │ │ │ │ - @ instruction: 0xf99ef0cd │ │ │ │ + @ instruction: 0x4604f9bd │ │ │ │ + @ instruction: 0xf9baf0cd │ │ │ │ @ instruction: 0xf0cd4606 │ │ │ │ - @ instruction: 0x464af99b │ │ │ │ + @ instruction: 0x464af9b7 │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464afdd9 │ │ │ │ + @ instruction: 0x464afdf5 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - mcr2 0, 5, pc, cr4, cr3, {6} @ │ │ │ │ + mcr2 0, 6, pc, cr0, cr3, {6} @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x4632fe9f │ │ │ │ + @ instruction: 0x4632febb │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf916f0d5 │ │ │ │ + @ instruction: 0xf932f0d5 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - @ instruction: 0xf9d8f0d4 │ │ │ │ + @ instruction: 0xf9f4f0d4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - @ instruction: 0xf8ecf0d4 │ │ │ │ + @ instruction: 0xf908f0d4 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - cdp2 0, 1, cr15, cr4, cr13, {6} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr13, {6} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf95cf0d6 │ │ │ │ + @ instruction: 0xf978f0d6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622fe7b │ │ │ │ + @ instruction: 0x4622fe97 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000be3b │ │ │ │ + svclt 0x0000be57 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - strbmi pc, [fp], -r3, lsl #20 @ │ │ │ │ + @ instruction: 0x464bfa1f │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6, #-912] @ 0xfffffc70 │ │ │ │ + ldc2l 0, cr15, [r2, #-912]! @ 0xfffffc70 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - ldc2 0, cr15, [r2, #912] @ 0x390 │ │ │ │ + stc2 0, cr15, [lr, #912]! @ 0x390 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xf1243a │ │ │ │ + blx 0x161243a │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x292448 │ │ │ │ + bllt 0x992448 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - @ instruction: 0x464bf9d7 │ │ │ │ + @ instruction: 0x464bf9f3 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2l 0, cr15, [r0, #-912] @ 0xfffffc70 │ │ │ │ + ldc2l 0, cr15, [ip, #-912] @ 0xfffffc70 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf866f0e5 │ │ │ │ + @ instruction: 0xf882f0e5 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x412492 │ │ │ │ + blx 0xb12492 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff7924a0 │ │ │ │ + blt 0xffe924a0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cd4680 │ │ │ │ - @ instruction: 0x4604f8f7 │ │ │ │ - @ instruction: 0xf8f4f0cd │ │ │ │ + @ instruction: 0x4604f913 │ │ │ │ + @ instruction: 0xf910f0cd │ │ │ │ @ instruction: 0xf0cd4606 │ │ │ │ - @ instruction: 0x464af8f1 │ │ │ │ + strbmi pc, [sl], -sp, lsl #18 @ │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464afd5f │ │ │ │ + @ instruction: 0x464afd7b │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - ldc2l 0, cr15, [sl, #844]! @ 0x34c │ │ │ │ + mrc2 0, 0, pc, cr6, cr3, {6} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x462afdf5 │ │ │ │ + @ instruction: 0x462afe11 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [r0, #844] @ 0x34c │ │ │ │ + ldc2 0, cr15, [ip, #844] @ 0x34c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - @ instruction: 0xf92ef0d4 │ │ │ │ + @ instruction: 0xf94af0d4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - @ instruction: 0xf842f0d4 │ │ │ │ + @ instruction: 0xf85ef0d4 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - stc2l 0, cr15, [sl, #-820]! @ 0xfffffccc │ │ │ │ + stc2 0, cr15, [r6, #820] @ 0x334 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf8b2f0d6 │ │ │ │ + @ instruction: 0xf8cef0d6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622fdd1 │ │ │ │ + strtmi pc, [r2], -sp, ror #27 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000bd91 │ │ │ │ + svclt 0x0000bdad │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf8a8f0cd │ │ │ │ + @ instruction: 0xf8c4f0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r7, asr #26 │ │ │ │ + strtmi pc, [r1], -r3, ror #26 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -r9, lsl #23 │ │ │ │ + strtmi pc, [r9], -r5, lsr #23 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffb83 │ │ │ │ + @ instruction: 0xf04ffb9f │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462affd7 │ │ │ │ + qsub8mi pc, sl, r3 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe59257a │ │ │ │ + blx 0xfec9257a │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bb8d │ │ │ │ + svclt 0x0000bba9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf876f0cd │ │ │ │ + @ instruction: 0xf892f0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621fd15 │ │ │ │ + @ instruction: 0x4621fd31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -pc, lsl #22 │ │ │ │ + strtmi pc, [r9], -fp, lsr #22 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffb09 │ │ │ │ + @ instruction: 0xf04ffb25 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r5, lsr #31 │ │ │ │ + strtmi pc, [sl], -r1, asr #31 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x13125de │ │ │ │ + blx 0x1a125de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bb43 │ │ │ │ + svclt 0x0000bb5f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf844f0cd │ │ │ │ + @ instruction: 0xf860f0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r3, ror #25 │ │ │ │ + @ instruction: 0x4621fcff │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -fp, lsr #21 │ │ │ │ + strtmi pc, [r9], -r7, asr #21 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffaa5 │ │ │ │ + @ instruction: 0xf04ffac1 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - qsub16mi pc, sl, r3 @ │ │ │ │ + strtmi pc, [sl], -pc, lsl #31 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xc92642 │ │ │ │ + blx 0x1392642 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bb29 │ │ │ │ + svclt 0x0000bb45 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf812f0cd │ │ │ │ + @ instruction: 0xf82ef0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621fcb1 │ │ │ │ + strtmi pc, [r1], -sp, asr #25 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0x4629fa59 │ │ │ │ + @ instruction: 0x4629fa75 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffa53 │ │ │ │ + @ instruction: 0xf04ffa6f │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r1, asr #30 │ │ │ │ + qsaxmi pc, sl, sp @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xffa126a4 │ │ │ │ + blx 0x1126a6 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000badf │ │ │ │ + svclt 0x0000bafb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf64fffe1 │ │ │ │ + @ instruction: 0xf64ffffd │ │ │ │ @ instruction: 0x460471ff │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - ldc2l 0, cr15, [sl], #-820 @ 0xfffffccc │ │ │ │ + ldc2 0, cr15, [r6], {205} @ 0xcd │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32210 │ │ │ │ - ldrtmi pc, [r2], -sp, asr #31 @ │ │ │ │ + ldrtmi pc, [r2], -r9, ror #31 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2l 0, cr15, [r2], #-844 @ 0xfffffcb4 │ │ │ │ + stc2 0, cr15, [lr], {211} @ 0xd3 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -sp, ror #24 │ │ │ │ + strtmi pc, [r2], -r9, lsl #25 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stclt 0, cr15, [r6], {211} @ 0xd3 │ │ │ │ + stclt 0, cr15, [r2], #-844 @ 0xfffffcb4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf04fffb7 │ │ │ │ + @ instruction: 0xf04fffd3 │ │ │ │ @ instruction: 0x460411ff │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - mrrc2 0, 12, pc, r0, cr13 @ │ │ │ │ + stc2l 0, cr15, [ip], #-820 @ 0xfffffccc │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32208 │ │ │ │ - ldrtmi pc, [r2], -r3, lsr #31 @ │ │ │ │ + @ instruction: 0x4632ffbf │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcrr2 0, 13, pc, r8, cr3 @ │ │ │ │ + stc2l 0, cr15, [r4], #-844 @ 0xfffffcb4 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -r3, asr #24 │ │ │ │ + @ instruction: 0x4622fc5f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff792738 │ │ │ │ + bllt 0xffe92738 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -sp, lsl #31 │ │ │ │ + strtmi pc, [r9], -r9, lsr #31 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r7, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xfe392788 │ │ │ │ + blt 0xfea92788 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - strbmi pc, [fp], -r7, lsr #16 @ │ │ │ │ + strbmi pc, [fp], -r3, asr #16 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfe4927da │ │ │ │ + blx 0xfeb927da │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xff3927e6 │ │ │ │ + blx 0xffa927e6 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf95ef0e4 │ │ │ │ + @ instruction: 0xf97af0e4 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmdblt ip!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r8, {r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ - @ instruction: 0xf0cc460d │ │ │ │ - @ instruction: 0x4643fffd │ │ │ │ + @ instruction: 0xf0cd460d │ │ │ │ + @ instruction: 0x4643f819 │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 0, cr15, cr2, cr4, {7} │ │ │ │ + cdp2 0, 1, cr15, cr14, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 5, cr15, cr12, cr4, {7} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr4, {7} │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1692848 │ │ │ │ + bllt 0x1d92848 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cc460d │ │ │ │ - @ instruction: 0x4643ffd9 │ │ │ │ + @ instruction: 0x4643fff5 │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 0, cr15, cr14, cr4, {7} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r8, #912]! @ 0x390 │ │ │ │ + stc2l 0, cr15, [r4, #912] @ 0x390 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xd92890 │ │ │ │ + bllt 0x1492890 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 12, cr15, cr14, cr12, {6} │ │ │ │ + cdp2 0, 14, cr15, cr10, cr12, {6} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - @ instruction: 0x4621f937 │ │ │ │ + @ instruction: 0x4621f953 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfe692872 │ │ │ │ + blx 0xfed92872 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631fb93 │ │ │ │ + ldrtmi pc, [r1], -pc, lsr #23 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf94cf0d1 │ │ │ │ + @ instruction: 0xf968f0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - @ instruction: 0x4632f81b │ │ │ │ + @ instruction: 0x4632f837 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdalt r4, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r0!, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 10, cr15, cr2, cr12, {6} │ │ │ │ + cdp2 0, 11, cr15, cr14, cr12, {6} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -fp, lsl #18 │ │ │ │ + strtmi pc, [r1], -r7, lsr #18 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x4128ca │ │ │ │ + blx 0xb128ca │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -r9, lsl #22 @ │ │ │ │ + ldrtmi pc, [r1], -r5, lsr #22 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf920f0d1 │ │ │ │ + @ instruction: 0xf93cf0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #31 @ │ │ │ │ + @ instruction: 0xf0d14638 │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #16 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x00e8f0d0 │ │ │ │ + stmdalt r4, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 7, cr15, cr6, cr12, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -r7, asr #30 │ │ │ │ + strtmi pc, [r1], -r3, ror #30 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x1092922 │ │ │ │ + blx 0x1792922 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631fb3b │ │ │ │ + @ instruction: 0x4631fb57 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf8f4f0d1 │ │ │ │ + @ instruction: 0xf910f0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #16 @ │ │ │ │ + @ instruction: 0x4632f83d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdalt sl, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r6!, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 4, cr15, cr10, cr12, {6} │ │ │ │ + cdp2 0, 6, cr15, cr6, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - qadd16mi pc, r1, fp @ │ │ │ │ + qasxmi pc, r1, r7 @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfee12978 │ │ │ │ + blx 0xff512978 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631fab1 │ │ │ │ + ldrtmi pc, [r1], -sp, asr #21 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf8c8f0d1 │ │ │ │ + @ instruction: 0xf8e4f0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0d04638 │ │ │ │ - shsub8mi pc, r2, r5 @ │ │ │ │ + @ instruction: 0xf0d14638 │ │ │ │ + @ instruction: 0x4632f811 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x00eef0d0 │ │ │ │ + stmdalt sl, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 5, cr15, cr2, cr12, {6} │ │ │ │ + cdp2 0, 6, cr15, cr14, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fddd │ │ │ │ + @ instruction: 0x4621fdf9 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0x4629f933 │ │ │ │ + strtmi pc, [r9], -pc, asr #18 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff92d │ │ │ │ + @ instruction: 0xf04ff949 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -r1, lsl #27 │ │ │ │ + @ instruction: 0x462afd9d │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffcef0de │ │ │ │ + @ instruction: 0xffeaf0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bfc7 │ │ │ │ + svclt 0x0000bfe3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 2, cr15, cr0, cr12, {6} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -fp, lsr #27 │ │ │ │ + strtmi pc, [r1], -r7, asr #27 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -r7, lsl #17 │ │ │ │ + strtmi pc, [r9], -r3, lsr #17 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff881 │ │ │ │ + @ instruction: 0xf04ff89d │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -pc, asr #26 │ │ │ │ + strtmi pc, [sl], -fp, ror #26 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff9cf0de │ │ │ │ + @ instruction: 0xffb8f0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bf95 │ │ │ │ + svclt 0x0000bfb1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr12, {6} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr12, {6} │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0xf04ff80d │ │ │ │ + @ instruction: 0xf04ff829 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf970f0e4 │ │ │ │ + @ instruction: 0xf98cf0e4 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e48900 │ │ │ │ - strbmi pc, [r2], -r9, ror #18 @ │ │ │ │ + strbmi pc, [r2], -r5, lsl #19 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0x4632fbf3 │ │ │ │ + ldrtmi pc, [r2], -pc, lsl #24 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - usub16mi pc, r3, r1 @ │ │ │ │ + ldrbmi pc, [r3], -sp, lsl #31 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -r5, ror #19 @ │ │ │ │ + ldrtmi pc, [r3], -r1, lsl #20 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmiblt ip, {r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - cdp2 0, 5, cr15, cr12, cr12, {6} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0xf04fffc9 │ │ │ │ + @ instruction: 0xf04fffe5 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf924f0e4 │ │ │ │ + @ instruction: 0xf940f0e4 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e48900 │ │ │ │ - @ instruction: 0x4642f91d │ │ │ │ + @ instruction: 0x4642f939 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - ldrtmi pc, [r2], -pc, lsr #23 @ │ │ │ │ + ldrtmi pc, [r2], -fp, asr #23 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrbmi pc, [r3], -sp, lsr #30 @ │ │ │ │ + ldrbmi pc, [r3], -r9, asr #30 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -r1, lsr #19 @ │ │ │ │ + @ instruction: 0x4633f9bd │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmiblt r8, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmiblt r4!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebada40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2l 0, cr15, [r6, #-816]! @ 0xfffffcd0 │ │ │ │ + stc2 0, cr15, [r2, #816] @ 0x330 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fcf1 │ │ │ │ + strtmi pc, [r1], -sp, lsl #26 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf0de2300 │ │ │ │ - qsub8mi pc, r9, pc @ │ │ │ │ + @ instruction: 0xf0df2300 │ │ │ │ + @ instruction: 0x4629f81b │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffff9 │ │ │ │ + @ instruction: 0xf0df2300 │ │ │ │ + @ instruction: 0xf04ff815 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462afc95 │ │ │ │ + @ instruction: 0x462afcb1 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 0, 6, pc, cr10, cr14, {6} @ │ │ │ │ + mcr2 0, 7, pc, cr6, cr14, {6} @ │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bec3 │ │ │ │ + svclt 0x0000bedf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadaa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2 0, cr15, [r4, #-816]! @ 0xfffffcd0 │ │ │ │ + ldc2l 0, cr15, [r0, #-816] @ 0xfffffcd0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fcbf │ │ │ │ + @ instruction: 0x4621fcdb │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - qsub16mi pc, r9, fp @ │ │ │ │ + qadd8mi pc, r9, r7 @ │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04fff75 │ │ │ │ + @ instruction: 0xf04fff91 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r3, ror #24 │ │ │ │ + @ instruction: 0x462afc7f │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 4, pc, cr8, cr14, {6} │ │ │ │ + mrc2 0, 5, pc, cr4, cr14, {6} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000be91 │ │ │ │ + svclt 0x0000bead │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2l 0, cr15, [lr], {204} @ 0xcc │ │ │ │ + stc2l 0, cr15, [sl], #816 @ 0x330 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - strtmi pc, [r1], -r3, asr #31 │ │ │ │ + @ instruction: 0x4621ffdf │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf998f0d1 │ │ │ │ + @ instruction: 0xf9b4f0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631f993 │ │ │ │ + ldrtmi pc, [r1], -pc, lsr #19 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xff4cf0d0 │ │ │ │ + @ instruction: 0xff68f0d0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fe1b │ │ │ │ + @ instruction: 0x4632fe37 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mrclt 0, 0, APSR_nzcv, cr4, cr0, {6} │ │ │ │ + mrclt 0, 1, APSR_nzcv, cr0, cr0, {6} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2 0, cr15, [r2], #816 @ 0x330 │ │ │ │ + ldc2 0, cr15, [lr], #816 @ 0x330 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - qadd8mi pc, r1, r7 @ │ │ │ │ + @ instruction: 0x4621ffb3 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf90ef0d1 │ │ │ │ + @ instruction: 0xf92af0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -r9, lsl #18 @ │ │ │ │ + ldrtmi pc, [r1], -r5, lsr #18 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xff20f0d0 │ │ │ │ + @ instruction: 0xff3cf0d0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #27 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #28 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stcllt 0, cr15, [r8, #832]! @ 0x340 │ │ │ │ + mcrlt 0, 0, pc, cr4, cr0, {6} @ │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccc 6, cr15, [ip], {68} @ 0x44 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb81 │ │ │ │ + svclt 0x0000bb9d │ │ │ │ umulleq r9, fp, r8, r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb69 │ │ │ │ + svclt 0x0000bb85 │ │ │ │ addeq r9, fp, r8, ror #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb51 │ │ │ │ + svclt 0x0000bb6d │ │ │ │ addeq r9, fp, r8, lsr r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb39 │ │ │ │ + svclt 0x0000bb55 │ │ │ │ addeq r9, fp, r8, lsl #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccs 6, cr15, [ip], {67} @ 0x43 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb21 │ │ │ │ + svclt 0x0000bb3d │ │ │ │ ldrdeq r9, [fp], r8 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb09 │ │ │ │ + svclt 0x0000bb25 │ │ │ │ addeq r9, fp, r8, lsr #9 │ │ │ │ @ instruction: 0xf0d12220 │ │ │ │ - svclt 0x0000bdb9 │ │ │ │ + svclt 0x0000bdd5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebadce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xfe492e3c │ │ │ │ + blx 0xfeb92e3c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x0018f0d4 │ │ │ │ + svclt 0x0034f0d4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r5, lsl #24 │ │ │ │ + strtmi pc, [r9], -r1, lsr #24 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4629f8f7 │ │ │ │ + @ instruction: 0x4629f913 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - @ instruction: 0x4632fc53 │ │ │ │ + ldrtmi pc, [r2], -pc, ror #24 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdalt r8!, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r4, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r9, ror #23 │ │ │ │ + strtmi pc, [r9], -r5, lsl #24 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ @ instruction: 0x462afbf9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - cdplt 0, 9, cr15, cr14, cr1, {7} │ │ │ │ + cdplt 0, 11, cr15, cr10, cr1, {7} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0x4629fbd3 │ │ │ │ + strtmi pc, [r9], -pc, ror #23 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r9], -pc, ror #18 │ │ │ │ + strtmi pc, [r9], -fp, lsl #19 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - ldrtmi pc, [r2], -r3, asr #23 @ │ │ │ │ + @ instruction: 0x4632fbdf │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdalt r6, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt r2!, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ andsle r2, sp, r0, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0xfe092ee6 │ │ │ │ + blx 0xfe792ee6 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - @ instruction: 0xff5af0d1 │ │ │ │ + @ instruction: 0xff76f0d1 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - ldrtmi pc, [sl], -r9, asr #16 @ │ │ │ │ + ldrtmi pc, [sl], -r5, ror #16 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r4], {208} @ 0xd0 │ │ │ │ + ldcllt 0, cr15, [r0], #832 @ 0x340 │ │ │ │ @ instruction: 0xf0d02100 │ │ │ │ - svclt 0x0000bcab │ │ │ │ + svclt 0x0000bcc7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadde8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0x1812f2a │ │ │ │ + blx 0x1f12f2a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -fp, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 0, cr15, [r8], #832 @ 0x340 │ │ │ │ + ldcllt 0, cr15, [r4], {208} @ 0xd0 │ │ │ │ andsle r2, lr, r0, lsr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - vnmulne.f64 d31, d2, d3 │ │ │ │ + vmovne.8 d2[6], pc │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d14607 │ │ │ │ - qadd16mi pc, r2, sp @ │ │ │ │ + qasxmi pc, r2, r9 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xffaef0d0 │ │ │ │ + @ instruction: 0xffcaf0d0 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - movwcs fp, #7319 @ 0x1c97 │ │ │ │ + movwcs fp, #7347 @ 0x1cb3 │ │ │ │ @ instruction: 0xf0d1221f │ │ │ │ - svclt 0x0000bf0d │ │ │ │ + svclt 0x0000bf29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebade64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - blmi 0x3d5588 │ │ │ │ + blmi 0x3d55f8 │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xc12fe4 │ │ │ │ + blx 0x1312fe4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, r4, ror #5 │ │ │ │ @ instruction: 0x008b92bc │ │ │ │ @@ -72317,420 +72317,420 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - blmi 0x3d5518 │ │ │ │ + blmi 0x3d5588 │ │ │ │ cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf9f6f0cd │ │ │ │ + blx 0x513054 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, r4, ror r2 │ │ │ │ addeq r9, fp, ip, asr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cc460e │ │ │ │ - blmi 0x3558e8 │ │ │ │ + blmi 0x355958 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R8_usr, r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - @ instruction: 0x4622f9b5 │ │ │ │ + @ instruction: 0x4622f9d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldcllt 0, cr15, [r8, #876] @ 0x36c │ │ │ │ + ldcllt 0, cr15, [r4, #876]! @ 0x36c │ │ │ │ strdeq r9, [fp], r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cc460e │ │ │ │ - blmi 0x3558a0 │ │ │ │ + blmi 0x355910 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscs pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - @ instruction: 0x4622f991 │ │ │ │ + strtmi pc, [r2], -sp, lsr #19 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stcllt 0, cr15, [sl, #-900]! @ 0xfffffc7c │ │ │ │ + stclt 0, cr15, [r6, #900] @ 0x384 │ │ │ │ @ instruction: 0x008b91b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - @ instruction: 0x4604fa9d │ │ │ │ - blx 0xfe713118 │ │ │ │ + @ instruction: 0x4604fab9 │ │ │ │ + blx 0xfee13118 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff8cf0d3 │ │ │ │ + @ instruction: 0xffa8f0d3 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xffa93148 │ │ │ │ + blx 0x19314a │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -pc, asr #29 │ │ │ │ + strtmi pc, [r2], -fp, ror #29 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrlt 0, 6, pc, cr8, cr2, {6} @ │ │ │ │ + mcrlt 0, 7, pc, cr4, cr2, {6} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebae01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - @ instruction: 0x4604fa79 │ │ │ │ - blx 0x1e13160 │ │ │ │ + @ instruction: 0x4604fa95 │ │ │ │ + blx 0xfe513160 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf812f0d4 │ │ │ │ + @ instruction: 0xf82ef0d4 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x1a13190 │ │ │ │ + blx 0xfe113190 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -fp, lsr #29 │ │ │ │ + strtmi pc, [r2], -r7, asr #29 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrlt 0, 5, pc, cr4, cr2, {6} @ │ │ │ │ + mcrlt 0, 6, pc, cr0, cr2, {6} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46074699 │ │ │ │ - blx 0x15131a8 │ │ │ │ + blx 0x1c131a8 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - vsubne.f32 s31, s4, s30 │ │ │ │ + vsubne.f32 s31, s4, s23 │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ - @ instruction: 0xf0d44680 │ │ │ │ - ldrtmi pc, [r2], -sp, ror #31 @ │ │ │ │ + @ instruction: 0xf0d54680 │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #16 @ │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4642fa9b │ │ │ │ + @ instruction: 0x4642fab7 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcr2 0, 4, pc, cr2, cr2, {6} @ │ │ │ │ + mrc2 0, 4, pc, cr14, cr2, {6} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000be7b │ │ │ │ + svclt 0x0000be97 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - @ instruction: 0xf9f4f0cc │ │ │ │ + blx 0x4931fc │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0x4632f9f1 │ │ │ │ + ldrtmi pc, [r2], -sp, lsl #20 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - blx 0xfec9321e │ │ │ │ + blx 0xff39321e │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - strtmi pc, [sl], -fp, lsr #23 │ │ │ │ + strtmi pc, [sl], -r7, asr #23 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - @ instruction: 0xff3af0d1 │ │ │ │ + @ instruction: 0xff56f0d1 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xf93248 │ │ │ │ + bllt 0x1693248 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - @ instruction: 0xf9c8f0cc │ │ │ │ + @ instruction: 0xf9e4f0cc │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - ldrtmi pc, [r2], -r5, asr #19 @ │ │ │ │ + ldrtmi pc, [r2], -r1, ror #19 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - blx 0xfe193276 │ │ │ │ + blx 0xfe893276 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - @ instruction: 0x462afb7f │ │ │ │ + @ instruction: 0x462afb9b │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - @ instruction: 0xff0ef0d1 │ │ │ │ + @ instruction: 0xff2af0d1 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x4932a0 │ │ │ │ + bllt 0xb932a0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - @ instruction: 0xf9d0f0cc │ │ │ │ + @ instruction: 0xf9ecf0cc │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - ldrtmi pc, [r2], -sp, asr #19 @ │ │ │ │ + ldrtmi pc, [r2], -r9, ror #19 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - mrc2 0, 1, pc, cr12, cr2, {6} │ │ │ │ + mrc2 0, 2, pc, cr8, cr2, {6} │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x462afe37 │ │ │ │ + @ instruction: 0x462afe53 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - @ instruction: 0xf9aaf0d5 │ │ │ │ + @ instruction: 0xf9c6f0d5 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r6, #840]! @ 0x348 │ │ │ │ + mrclt 0, 0, APSR_nzcv, cr2, cr2, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - @ instruction: 0xf9a4f0cc │ │ │ │ + @ instruction: 0xf9c0f0cc │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #19 @ │ │ │ │ + @ instruction: 0x4632f9bd │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr0, cr2, {6} │ │ │ │ + mcr2 0, 1, pc, cr12, cr2, {6} @ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [sl], -fp, lsl #28 │ │ │ │ + strtmi pc, [sl], -r7, lsr #28 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - @ instruction: 0xf97ef0d5 │ │ │ │ + @ instruction: 0xf99af0d5 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stcllt 0, cr15, [sl, #840] @ 0x348 │ │ │ │ + stcllt 0, cr15, [r6, #840]! @ 0x348 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cc4699 │ │ │ │ - strmi pc, [r5], -sp, lsr #20 │ │ │ │ - blx 0xb13364 │ │ │ │ + strmi pc, [r5], -r9, asr #20 │ │ │ │ + blx 0x1213364 │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [fp], -pc, lsr #16 @ │ │ │ │ + strbmi pc, [fp], -fp, asr #16 @ │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [fp], -r9, lsl #17 @ │ │ │ │ + ldrtmi pc, [fp], -r5, lsr #17 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strtmi pc, [fp], -r7, lsl #27 │ │ │ │ + strtmi pc, [fp], -r3, lsr #27 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000bd69 │ │ │ │ + svclt 0x0000bd85 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cc4699 │ │ │ │ - @ instruction: 0x4605f9ff │ │ │ │ - @ instruction: 0xf9fcf0cc │ │ │ │ + @ instruction: 0x4605fa1b │ │ │ │ + blx 0x6933c0 │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x464bf831 │ │ │ │ + strbmi pc, [fp], -sp, asr #16 @ │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrtmi pc, [fp], -fp, asr #31 @ │ │ │ │ + ldrtmi pc, [fp], -r7, ror #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x462bfd59 │ │ │ │ + @ instruction: 0x462bfd75 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000bd3b │ │ │ │ + svclt 0x0000bd57 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ strmi r4, [lr], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf91cf0cc │ │ │ │ + @ instruction: 0xf938f0cc │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ teqmi fp, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0ccd019 │ │ │ │ - @ instruction: 0x1e6af915 │ │ │ │ + @ instruction: 0x1e6af931 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d44681 │ │ │ │ - @ instruction: 0x462afeb3 │ │ │ │ + strtmi pc, [sl], -pc, asr #29 │ │ │ │ @ instruction: 0x4631463b │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strbmi pc, [sl], -r3, lsl #18 @ │ │ │ │ + @ instruction: 0x464af91f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ + stc2l 0, cr15, [r4, #-840]! @ 0xfffffcb8 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - ldrtmi fp, [r1], -r1, asr #26 │ │ │ │ + @ instruction: 0x4631bd5d │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - @ instruction: 0xf8f2f0d3 │ │ │ │ + @ instruction: 0xf90ef0d3 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000bd35 │ │ │ │ + svclt 0x0000bd51 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf0cc460e │ │ │ │ - stccs 8, cr15, [r0, #-700]! @ 0xfffffd44 │ │ │ │ + stccs 8, cr15, [r0, #-812]! @ 0xfffffcd4 │ │ │ │ andsle r4, r8, r4, lsl #12 │ │ │ │ - @ instruction: 0xf8aaf0cc │ │ │ │ + @ instruction: 0xf8c6f0cc │ │ │ │ cdpne 3, 6, cr2, cr10, cr1, {0} │ │ │ │ @ instruction: 0x46804631 │ │ │ │ - stc2 0, cr15, [r4], {209} @ 0xd1 │ │ │ │ + stc2 0, cr15, [r0], #836 @ 0x344 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - @ instruction: 0x4642fd15 │ │ │ │ + @ instruction: 0x4642fd31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x934c0 │ │ │ │ + blx 0x7934c0 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - @ instruction: 0x4631b9f9 │ │ │ │ + @ instruction: 0x4631ba15 │ │ │ │ @ instruction: 0xf0d0221f │ │ │ │ - strtmi pc, [r2], -r5, lsl #26 │ │ │ │ + strtmi pc, [r2], -r1, lsr #26 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmiblt lr!, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + blt 0x3134e4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ - movtmi pc, #34375 @ 0x8647 @ │ │ │ │ + msrmi SPSR_, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8534615 │ │ │ │ @ instruction: 0xf0cc8020 │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r7], -lr, ror #4 │ │ │ │ @ instruction: 0xf0d06819 │ │ │ │ - blls 0x3559b0 │ │ │ │ + blls 0x355a20 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - andlt pc, r4, r1, lsl r9 @ │ │ │ │ + andlt pc, r4, sp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [r4], -ip │ │ │ │ - @ instruction: 0xf8a2f0cc │ │ │ │ + @ instruction: 0xf8bef0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9baf0d0 │ │ │ │ + @ instruction: 0xf9d6f0d0 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - @ instruction: 0xf8d8f0df │ │ │ │ + @ instruction: 0xf8f4f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [ip], -ip │ │ │ │ - @ instruction: 0xf868f0cc │ │ │ │ + @ instruction: 0xf884f0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf980f0d0 │ │ │ │ + @ instruction: 0xf99cf0d0 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - @ instruction: 0xf89ef0df │ │ │ │ + @ instruction: 0xf8baf0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0x8014f8dc │ │ │ │ - @ instruction: 0xf82ef0cc │ │ │ │ + @ instruction: 0xf84af0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf946f0d0 │ │ │ │ + @ instruction: 0xf962f0d0 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - @ instruction: 0xf864f0df │ │ │ │ + @ instruction: 0xf880f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72740,15 +72740,15 @@ │ │ │ │ blvc 0x392a00 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #32] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r7, ror sp @ │ │ │ │ + mullt r4, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72758,15 +72758,15 @@ │ │ │ │ blvc 0x3d2a4c │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #28] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r1, asr sp @ │ │ │ │ + andlt pc, r4, sp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72777,15 +72777,15 @@ │ │ │ │ blvc 0x3d2a9c │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #12] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r9, lsr #26 │ │ │ │ + andlt pc, r4, r5, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72796,15 +72796,15 @@ │ │ │ │ blvc 0x3d2aec │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #8] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r1, lsl #26 │ │ │ │ + andlt pc, r4, sp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72815,15 +72815,15 @@ │ │ │ │ blvc 0x3d2b3c │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #24] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - ldrdlt pc, [r4], -r9 │ │ │ │ + strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72832,29 +72832,29 @@ │ │ │ │ blcc 0xa7714 │ │ │ │ b 0x1427f80 │ │ │ │ bl 0x1df489c │ │ │ │ svclt 0x00bc0c04 │ │ │ │ ldrtmi r4, [r4], -fp, lsr #12 │ │ │ │ strcc lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0e2bc70 │ │ │ │ - svclt 0x0000b821 │ │ │ │ + svclt 0x0000b83d │ │ │ │ @ instruction: 0xf04fb530 │ │ │ │ stcls 12, cr0, [r3, #-32] @ 0xffffffe0 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ stcls 5, cr4, [r4, #-404] @ 0xfffffe6c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ movwmi lr, #23005 @ 0x59dd │ │ │ │ vmoveq.16 d14[1], lr │ │ │ │ vldr d13, [pc, #32] @ 0x57564 │ │ │ │ strtmi r7, [r2], -r6, lsl #22 │ │ │ │ blvc 0x152b80 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdblt r4, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r0!, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x005af0e1 │ │ │ │ + svclt 0x0076f0e1 │ │ │ │ ... │ │ │ │ @ instruction: 0x4603b4f0 │ │ │ │ strmi r2, [r8], -r8, lsl #8 │ │ │ │ bmi 0x368db4 │ │ │ │ ldrcs r4, [ip, #-156] @ 0xffffff64 │ │ │ │ cdpls 12, 0, cr3, cr4, cr1, {0} │ │ │ │ blx 0x1bf192 │ │ │ │ @@ -72862,74 +72862,74 @@ │ │ │ │ strbvc lr, [r4, #2639]! @ 0xa4f │ │ │ │ bl 0x1e3dda0 │ │ │ │ movwls r0, #27653 @ 0x6c05 │ │ │ │ @ instruction: 0x4634bfbc │ │ │ │ blls 0x228e88 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf0dfbcf0 │ │ │ │ - svclt 0x0000bedb │ │ │ │ - eorseq r7, r3, r8, ror #24 │ │ │ │ + svclt 0x0000bef7 │ │ │ │ + eorseq r7, r3, r0, lsl #25 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #30 │ │ │ │ addsmi r4, pc, #20, 12 @ 0x1400000 │ │ │ │ b 0x143ddd0 │ │ │ │ blls 0x1f4d44 │ │ │ │ strmi r9, [lr], r8, lsl #28 │ │ │ │ streq lr, [r5, #-2931] @ 0xfffff48d │ │ │ │ strtmi sp, [r1], -ip, lsl #20 │ │ │ │ strmi r4, [r4], r9, lsl #24 │ │ │ │ @ instruction: 0x4633251c │ │ │ │ blx 0x1a8f92 │ │ │ │ strls r4, [r7], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mrclt 0, 5, APSR_nzcv, cr12, cr15, {6} │ │ │ │ + mrclt 0, 6, APSR_nzcv, cr8, cr15, {6} │ │ │ │ @ instruction: 0x96054613 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e040f0 │ │ │ │ - svclt 0x0000be81 │ │ │ │ - ldrsbteq r7, [r3], -r8 │ │ │ │ + svclt 0x0000be9d │ │ │ │ + ldrshteq r7, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x368e50 │ │ │ │ bls 0x296600 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ strbtvc lr, [ip], pc, asr #20 │ │ │ │ adcmi r9, r6, #9216 @ 0x2400 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ blx 0x1a8f22 │ │ │ │ strls r4, [r8], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 0, 4, APSR_nzcv, cr4, cr15, {6} │ │ │ │ + mrclt 0, 5, APSR_nzcv, cr0, cr15, {6} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmlt r0, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorseq r7, r3, r8, asr #26 │ │ │ │ + stmialt ip!, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + eorseq r7, r3, r0, ror #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x267858 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ stcls 7, cr1, [r9, #-888] @ 0xfffffc88 │ │ │ │ adcmi r4, r6, #148897792 @ 0x8e00000 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ @ instruction: 0x4641251c │ │ │ │ blx 0x1a902e │ │ │ │ strls r4, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 0, 3, pc, cr14, cr15, {6} @ │ │ │ │ + mcrlt 0, 4, pc, cr10, cr15, {6} @ │ │ │ │ strls r4, [r6, #-1555] @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e041f0 │ │ │ │ - svclt 0x0000be33 │ │ │ │ - ldrhteq r7, [r3], -r8 │ │ │ │ + svclt 0x0000be4f │ │ │ │ + ldrsbteq r7, [r3], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ @ instruction: 0x4607e9dd │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ movwls lr, #39389 @ 0x99dd │ │ │ │ strbvc lr, [ip, pc, asr #20]! │ │ │ │ svclt 0x000842b7 │ │ │ │ @@ -72937,40 +72937,40 @@ │ │ │ │ stcmi 6, cr4, [fp], {21} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ strmi pc, [lr], #-2821 @ 0xfffff4fb │ │ │ │ pop {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf0df43f0 │ │ │ │ - stccc 14, cr11, [r1], {69} @ 0x45 │ │ │ │ + stccc 14, cr11, [r1], {97} @ 0x61 │ │ │ │ @ instruction: 0xf1469407 │ │ │ │ @ instruction: 0x960836ff │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdplt 0, 9, cr15, cr10, cr1, {7} │ │ │ │ - eorseq r7, r3, r8, lsr #28 │ │ │ │ + cdplt 0, 11, cr15, cr6, cr1, {7} │ │ │ │ + eorseq r7, r3, r0, asr #28 │ │ │ │ tstcs ip, #16, 8 @ 0x10000000 │ │ │ │ blx 0x12a6fe │ │ │ │ strmi r4, [r8], -r0, lsl #8 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strls r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ blmi 0x19586c │ │ │ │ - mcrlt 0, 1, pc, cr12, cr15, {6} @ │ │ │ │ - mlaseq r3, r8, lr, r7 │ │ │ │ + mcrlt 0, 2, pc, cr8, cr15, {6} @ │ │ │ │ + ldrhteq r7, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120399c │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc 2, 2, APSR_nzcv, cr2, cr14, {1} │ │ │ │ + mrc 2, 3, APSR_nzcv, cr2, cr14, {1} │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x36a430 │ │ │ │ movwls pc, #39940 @ 0x9c04 @ │ │ │ │ tstls r0, #224, 10 @ 0x38000000 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ andeq lr, r2, #121856 @ 0x1dc00 │ │ │ │ @@ -73011,43 +73011,43 @@ │ │ │ │ bge 0x18e054 │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd3ee │ │ │ │ bls 0xae07fc │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - blmi 0x416eb8 │ │ │ │ + blmi 0x416f28 │ │ │ │ blls 0x8b1860 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ blls 0xafe8c8 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - strb pc, [r4, r3, ror #26]! @ │ │ │ │ - @ instruction: 0xf812f250 │ │ │ │ + @ instruction: 0xe7e4fd7f │ │ │ │ + @ instruction: 0xf832f250 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r7, r3, r8, lsl #30 │ │ │ │ + eorseq r7, r3, r0, lsr #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x10c3ad0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r8, #248]! @ 0xf8 │ │ │ │ + ldcl 2, cr15, [r8, #248] @ 0xf8 │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -73080,15 +73080,15 @@ │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ tstls ip, #335544320 @ 0x14000000 │ │ │ │ movweq lr, #31320 @ 0x7a58 │ │ │ │ @ instruction: 0x4620d119 │ │ │ │ blls 0xafe9a8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - blmi 0x4d6cd4 │ │ │ │ + blmi 0x4d6d44 │ │ │ │ blls 0x8b1974 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -73096,284 +73096,284 @@ │ │ │ │ bge 0x1780ec │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd542 │ │ │ │ bls 0xae0950 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - ldrb pc, [lr, r7, lsl #26] @ │ │ │ │ - @ instruction: 0xff82f24f │ │ │ │ + ldrb pc, [lr, r3, lsr #26] @ │ │ │ │ + @ instruction: 0xffa2f24f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r7, r3, r0, lsl pc │ │ │ │ + eorseq r7, r3, r8, lsr #30 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291d0 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x007cf0df │ │ │ │ - eorseq r7, r3, r8, lsl pc │ │ │ │ + svclt 0x0098f0df │ │ │ │ + eorseq r7, r3, r0, lsr pc │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291f8 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0068f0df │ │ │ │ - eorseq r7, r3, r8, lsl #31 │ │ │ │ + svclt 0x0084f0df │ │ │ │ + eorseq r7, r3, r0, lsr #31 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129220 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0054f0df │ │ │ │ - ldrshteq r7, [r3], -r8 │ │ │ │ + svclt 0x0070f0df │ │ │ │ + eorseq r8, r3, r0, lsl r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129248 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0040f0df │ │ │ │ - eorseq r8, r3, r8, rrx │ │ │ │ + svclt 0x005cf0df │ │ │ │ + eorseq r8, r3, r0, lsl #1 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129270 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x002cf0df │ │ │ │ - ldrsbteq r8, [r3], -r8 │ │ │ │ + svclt 0x0048f0df │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c48 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1280 @ 0x500 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0xffb93dce │ │ │ │ + stc2 0, cr15, [r8], {222} @ 0xde │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c94 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1296 @ 0x510 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0xff213e1a │ │ │ │ + blx 0xff913e1a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaecbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9310 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movtmi pc, #34375 @ 0x8647 @ │ │ │ │ + msrmi SPSR_, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - ldc2 0, cr15, [r4], {222} @ 0xde │ │ │ │ + ldc2 0, cr15, [r0], #888 @ 0x378 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9368 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movtmi pc, #34375 @ 0x8647 @ │ │ │ │ + msrmi SPSR_, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - stc2l 0, cr15, [r8], #-888 @ 0xfffffc88 │ │ │ │ + stc2 0, cr15, [r4], {222} @ 0xde │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e93c0 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movtmi pc, #34375 @ 0x8647 @ │ │ │ │ + msrmi SPSR_, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - ldc2 0, cr15, [ip], #-888 @ 0xfffffc88 │ │ │ │ + mrrc2 0, 13, pc, r8, cr14 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaedc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9418 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movtmi pc, #34375 @ 0x8647 @ │ │ │ │ + msrmi SPSR_, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - ldc2 0, cr15, [r0], {222} @ 0xde │ │ │ │ + stc2 0, cr15, [ip], #-888 @ 0xfffffc88 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6474611 │ │ │ │ - vmlal.s q10, d0, d0[2] │ │ │ │ + vmlal.s q10, d0, d0[4] │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000bbe9 │ │ │ │ + svclt 0x0000bc05 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6474611 │ │ │ │ - vmlal.s q10, d0, d0[2] │ │ │ │ + vmlal.s q10, d0, d0[4] │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000bbcd │ │ │ │ + svclt 0x0000bbe9 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6474611 │ │ │ │ - vmlal.s q10, d0, d0[2] │ │ │ │ + vmlal.s q10, d0, d0[4] │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000bbb1 │ │ │ │ + svclt 0x0000bbcd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - blx 0x89400a │ │ │ │ + blx 0xf9400a │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - movwcs pc, #36703 @ 0x8f5f @ │ │ │ │ + movwcs pc, #36731 @ 0x8f7b @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d9, d3 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ b 0x1069510 │ │ │ │ tstmi r8, #12 │ │ │ │ - @ instruction: 0xffa4f0cb │ │ │ │ + @ instruction: 0xffc0f0cb │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0d44628 │ │ │ │ - strtmi pc, [sl], -r9, ror #25 │ │ │ │ + strtmi pc, [sl], -r5, lsl #26 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf80ef0d2 │ │ │ │ + @ instruction: 0xf82af0d2 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d143f8 │ │ │ │ - svclt 0x0000bfcf │ │ │ │ + svclt 0x0000bfeb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaef40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e9576 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xf80af0e0 │ │ │ │ + @ instruction: 0xf826f0e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrsbteq r8, [r3], -r8 │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73384,87 +73384,87 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15ae34 │ │ │ │ blx 0x9949c0 │ │ │ │ blx 0x9965c0 │ │ │ │ b 0x1316dec │ │ │ │ b 0x12da5cc │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - blx 0xfeb140f4 │ │ │ │ + blx 0xff2140f4 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - strtmi pc, [r1], -r9, ror #29 │ │ │ │ + strtmi pc, [r1], -r5, lsl #30 │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - strtmi pc, [r9], -r1, asr #30 │ │ │ │ + qsaxmi pc, r9, sp @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [sl], #-848 @ 0xfffffcb0 │ │ │ │ + stc2 0, cr15, [r6], {212} @ 0xd4 │ │ │ │ b 0x1c28d6c │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - shasxmi pc, r1, r7 @ │ │ │ │ + shsaxmi pc, r1, r3 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r8], {212} @ 0xd4 │ │ │ │ + ldc2 0, cr15, [r4], #848 @ 0x350 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strtmi pc, [sl], -r1, lsr #31 │ │ │ │ + @ instruction: 0x462affbd │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - svclt 0x0062f0d1 │ │ │ │ + svclt 0x007ef0d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e964e │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xff9ef0df │ │ │ │ + @ instruction: 0xffbaf0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r8, asr #4 │ │ │ │ + eorseq r8, r3, r0, ror #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0x161419c │ │ │ │ + blx 0x1d1419c │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - smlabtcs r0, r5, lr, pc @ │ │ │ │ + smlattcs r0, r1, lr, pc @ │ │ │ │ @ instruction: 0xf0cb2000 │ │ │ │ - strtmi pc, [r1], -sp, ror #29 │ │ │ │ + strtmi pc, [r1], -r9, lsl #30 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcrr2 0, 13, pc, lr, cr4 @ │ │ │ │ + stc2l 0, cr15, [sl], #-848 @ 0xfffffcb0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14620 │ │ │ │ - qsaxmi pc, r2, r7 @ │ │ │ │ + qsub16mi pc, r2, r3 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0018f0d1 │ │ │ │ + svclt 0x0034f0d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e96e2 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xff54f0df │ │ │ │ + @ instruction: 0xff70f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + ldrsbteq r8, [r3], -r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73475,559 +73475,559 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15afa0 │ │ │ │ blx 0x994b2c │ │ │ │ blx 0x99672c │ │ │ │ b 0x1316f58 │ │ │ │ b 0x12da738 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - @ instruction: 0xf9f4f0cb │ │ │ │ + blx 0x494260 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - strtmi pc, [r1], -r3, ror #28 │ │ │ │ + @ instruction: 0x4621fe7f │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - strtmi pc, [r9], -fp, lsl #29 │ │ │ │ + strtmi pc, [r9], -r7, lsr #29 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfed942a2 │ │ │ │ + blx 0xff4942a2 │ │ │ │ b 0x1c28ed8 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - ldrtmi pc, [r1], -r1, lsl #29 @ │ │ │ │ + @ instruction: 0x4631fe9d │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xff9142b6 │ │ │ │ + blx 0x142b6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strtmi pc, [sl], -fp, ror #29 │ │ │ │ + strtmi pc, [sl], -r7, lsl #30 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - mcrlt 0, 5, pc, cr12, cr1, {6} @ │ │ │ │ + mcrlt 0, 6, pc, cr8, cr1, {6} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e97ba │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - mcr2 0, 7, pc, cr8, cr15, {6} @ │ │ │ │ + @ instruction: 0xff04f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r8, lsr #6 │ │ │ │ + eorseq r8, r3, r0, asr #6 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12983c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mcrrlt 0, 13, pc, r6, cr15 @ │ │ │ │ - mlaseq r3, r8, r3, r8 │ │ │ │ + stcllt 0, cr15, [r2], #-892 @ 0xfffffc84 │ │ │ │ + ldrhteq r8, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129864 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 0, cr15, [r2], #-892 @ 0xfffffc84 │ │ │ │ - eorseq r8, r3, r8, lsl #8 │ │ │ │ + mcrrlt 0, 13, pc, lr, cr15 @ │ │ │ │ + eorseq r8, r3, r0, lsr #8 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12988c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 0, cr15, [lr], {223} @ 0xdf │ │ │ │ - eorseq r8, r3, r8, ror r4 │ │ │ │ + ldclt 0, cr15, [sl], #-892 @ 0xfffffc84 │ │ │ │ + mlaseq r3, r0, r4, r8 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1298b4 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 0, cr15, [sl], {223} @ 0xdf │ │ │ │ - eorseq r8, r3, r8, ror #9 │ │ │ │ + stclt 0, cr15, [r6], #-892 @ 0xfffffc84 │ │ │ │ + eorseq r8, r3, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x38428c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2320 @ 0x910 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf8caf0de │ │ │ │ + @ instruction: 0xf8e6f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3842d8 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2336 @ 0x920 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf8a4f0de │ │ │ │ + @ instruction: 0xf8c0f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384324 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2352 @ 0x930 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf87ef0de │ │ │ │ + @ instruction: 0xf89af0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384370 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2368 @ 0x940 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf858f0de │ │ │ │ + @ instruction: 0xf874f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mcrrmi 6, 4, pc, r8, cr7 @ │ │ │ │ + stclmi 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3843bc │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2384 @ 0x950 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf832f0de │ │ │ │ + @ instruction: 0xf84ef0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a58 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xe9457c │ │ │ │ - eorseq r8, r3, r8, lsr #11 │ │ │ │ + bllt 0x159457c │ │ │ │ + eorseq r8, r3, r0, asr #11 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a80 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x9945a4 │ │ │ │ - ldrshteq r8, [r3], -ip │ │ │ │ + bllt 0x10945a4 │ │ │ │ + eorseq r8, r3, r4, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbaca │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x2145e0 │ │ │ │ - cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x9145e0 │ │ │ │ + cmppvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r0, pc, asr #4 │ │ │ │ + rsbsvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 q0, q5, q7 │ │ │ │ - svclt 0x0000fb43 │ │ │ │ - eorseq r8, r3, r0, ror #12 │ │ │ │ - eorseq r8, r3, r0, asr r6 │ │ │ │ + svclt 0x0000fb63 │ │ │ │ + eorseq r8, r3, r8, ror r6 │ │ │ │ + eorseq r8, r3, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb26 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xff69463c │ │ │ │ - cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blt 0xffd9463c │ │ │ │ + cmppvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r0, pc, asr #4 │ │ │ │ + rsbsvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 d0, d26, d22 │ │ │ │ - svclt 0x0000fb15 │ │ │ │ - eorseq r8, r3, r0, ror #13 │ │ │ │ - ldrsbteq r8, [r3], -r0 │ │ │ │ + svclt 0x0000fb35 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb82 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfeb14698 │ │ │ │ - cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blt 0xff214698 │ │ │ │ + cmppvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r0, pc, asr #4 │ │ │ │ + rsbsvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 q0, q13, q15 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ - eorseq r8, r3, r0, ror #14 │ │ │ │ - eorseq r8, r3, r0, asr r7 │ │ │ │ + svclt 0x0000fb07 │ │ │ │ + eorseq r8, r3, r8, ror r7 │ │ │ │ + eorseq r8, r3, r8, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbbde │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1f946f4 │ │ │ │ - cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blt 0xfe6946f4 │ │ │ │ + cmppvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r0, pc, asr #4 │ │ │ │ + rsbsvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 d1, d10, d22 │ │ │ │ - svclt 0x0000fab9 │ │ │ │ - eorseq r8, r3, r4, asr #15 │ │ │ │ - ldrhteq r8, [r3], -r4 │ │ │ │ + svclt 0x0000fad9 │ │ │ │ + ldrsbteq r8, [r3], -ip │ │ │ │ + eorseq r8, r3, ip, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf24fbe59 │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + @ instruction: 0xf24fbe75 │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ blmi 0x118494 │ │ │ │ subne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe414c50 │ │ │ │ - eorseq r8, r3, r8, lsr #16 │ │ │ │ - eorseq r8, r3, r8, lsl r8 │ │ │ │ + blx 0xfec14c50 │ │ │ │ + eorseq r8, r3, r0, asr #16 │ │ │ │ + eorseq r8, r3, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - vceq.f32 d27, d15, d31 │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vceq.f32 , , │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ blmi 0x1184e8 │ │ │ │ subsne pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1994ca4 │ │ │ │ - eorseq r8, r3, ip, lsl #17 │ │ │ │ - eorseq r8, r3, ip, ror r8 │ │ │ │ + blx 0xfe194ca4 │ │ │ │ + eorseq r8, r3, r4, lsr #17 │ │ │ │ + mlaseq r3, r4, r8, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vorr.i32 q9, #65536 @ 0x00010000 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd870 │ │ │ │ - mrc2 0, 3, pc, cr4, cr13, {6} │ │ │ │ + mrc2 0, 4, pc, cr0, cr13, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsvs pc, r0, pc, asr #4 │ │ │ │ + addvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vqsub.s16 d6, d10, d6 │ │ │ │ - svclt 0x0000fa33 │ │ │ │ - eorseq r8, r3, r0, ror #17 │ │ │ │ + svclt 0x0000fa53 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vabal.s8 q9, d16, d21 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd8d0 │ │ │ │ - mcr2 0, 2, pc, cr4, cr13, {6} @ │ │ │ │ + mcr2 0, 3, pc, cr0, cr13, {6} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsvs pc, r0, pc, asr #4 │ │ │ │ + addvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vhsub.s16 , q5, q12 │ │ │ │ - svclt 0x0000fa03 │ │ │ │ - ldrshteq r8, [r3], -r0 │ │ │ │ + svclt 0x0000fa23 │ │ │ │ + eorseq r8, r3, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r1, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stc 4, cr3, [sp, #8] │ │ │ │ @ instruction: 0xf0e17b00 │ │ │ │ - andlt pc, r4, r9, asr r8 @ │ │ │ │ + andlt pc, r4, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d16, d8 │ │ │ │ blmi 0x198604 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9d6f21a │ │ │ │ + @ instruction: 0xf9f6f21a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r0, lsl #18 │ │ │ │ + eorseq r8, r3, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ blls 0x269dec │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ andcs r4, r2, r2, lsl #6 │ │ │ │ strcs r2, [r0, #-1040] @ 0xfffffbf0 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf824f0e1 │ │ │ │ + @ instruction: 0xf840f0e1 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stcmi 6, cr4, [sl, #-600] @ 0xfffffda8 │ │ │ │ strtmi r4, [r2], -r8, lsl #12 │ │ │ │ strls r4, [r8, #-1649] @ 0xfffff98f │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4030 │ │ │ │ - andcs fp, r0, r1, ror #26 │ │ │ │ - cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs fp, r0, sp, ror sp │ │ │ │ + cmppvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff64f1e2 │ │ │ │ - eorseq r8, r3, r0, lsl r9 │ │ │ │ - eorseq r8, r3, ip, lsr #18 │ │ │ │ + @ instruction: 0xff80f1e2 │ │ │ │ + eorseq r8, r3, r8, lsr #18 │ │ │ │ + eorseq r8, r3, r4, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, ip, lsl #12 │ │ │ │ blls 0x1e25f8 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldc 1, cr13, [pc, #132] @ 0x58680 │ │ │ │ andcs r7, r3, r6, lsl fp │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ blvc 0x93c3c │ │ │ │ - @ instruction: 0xffe8f0e0 │ │ │ │ + @ instruction: 0xf804f0e1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46224696 │ │ │ │ strmi r4, [r8], -sp, lsl #24 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ blx 0x3dbea2 │ │ │ │ strls r4, [r6], #-1036 @ 0xfffffbf4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - andcs fp, r0, r1, lsr #26 │ │ │ │ - cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs fp, r0, sp, lsr sp │ │ │ │ + cmppvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff24f1e2 │ │ │ │ + @ instruction: 0xff40f1e2 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, ip, lsr r9 │ │ │ │ - eorseq r8, r3, r4, ror r9 │ │ │ │ + eorseq r8, r3, r4, asr r9 │ │ │ │ + eorseq r8, r3, ip, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - vfma.f32 , , │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vmla.f32 d27, d15, d1 │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ blmi 0x11875c │ │ │ │ sbcne pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf92af21a │ │ │ │ - mlaseq r3, r4, r9, r8 │ │ │ │ - eorseq r8, r3, r4, lsl #19 │ │ │ │ + @ instruction: 0xf94af21a │ │ │ │ + eorseq r8, r3, ip, lsr #19 │ │ │ │ + mlaseq r3, ip, r9, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - sha1c.32 , , │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + sha1c.32 , , │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ blmi 0x1187b0 │ │ │ │ andcs pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf900f21a │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ - eorseq r8, r3, r8, ror #19 │ │ │ │ + @ instruction: 0xf920f21a │ │ │ │ + eorseq r8, r3, r0, lsl sl │ │ │ │ + eorseq r8, r3, r0, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf24fbca1 │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vfma.f32 d27, d31, d29 │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ blmi 0x118804 │ │ │ │ subcs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8d6f21a │ │ │ │ - eorseq r8, r3, ip, asr sl │ │ │ │ - eorseq r8, r3, ip, asr #20 │ │ │ │ + @ instruction: 0xf8f6f21a │ │ │ │ + eorseq r8, r3, r4, ror sl │ │ │ │ + eorseq r8, r3, r4, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - vfma.f32 , , │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vfma.f32 d27, d31, d3 │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ blmi 0x118858 │ │ │ │ addcs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8acf21a │ │ │ │ - eorseq r8, r3, r0, asr #21 │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + @ instruction: 0xf8ccf21a │ │ │ │ + ldrsbteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -74038,15 +74038,15 @@ │ │ │ │ strls r0, [r0], #-801 @ 0xfffffcdf │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnscc pc, #76, 2 │ │ │ │ blls 0x1fd3fc │ │ │ │ @ instruction: 0xf0e09303 │ │ │ │ - andlt pc, r4, pc, lsl #25 │ │ │ │ + andlt pc, r4, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74058,15 +74058,15 @@ │ │ │ │ msreq CPSR_c, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ blls 0x1fd448 │ │ │ │ vst1.8 {d15-d16}, [r4], lr │ │ │ │ strls r9, [r0], #-771 @ 0xfffffcfd │ │ │ │ - ldc2l 0, cr15, [ip], {224} @ 0xe0 │ │ │ │ + ldc2l 0, cr15, [r8], #896 @ 0x380 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafa68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74074,51 +74074,51 @@ │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ @ instruction: 0xf2c024f9 │ │ │ │ blls 0x1d989c │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - andlt pc, r3, r5, ror #24 │ │ │ │ + andlt pc, r3, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d16 │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ blmi 0xd8968 │ │ │ │ addscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf824f21a │ │ │ │ - eorseq r8, r3, r4, lsl fp │ │ │ │ + @ instruction: 0xf844f21a │ │ │ │ + eorseq r8, r3, ip, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vmls.i d19, d0, d1[3] │ │ │ │ blls 0x1d98fc │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - andlt pc, r3, r5, lsr ip @ │ │ │ │ + andlt pc, r3, r1, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d16 │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ blmi 0xd89c8 │ │ │ │ adccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xfff4f219 │ │ │ │ - eorseq r8, r3, r4, lsr #22 │ │ │ │ + @ instruction: 0xf814f21a │ │ │ │ + eorseq r8, r3, ip, lsr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xf011b410 │ │ │ │ svclt 0x00140f01 │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x58a6c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0048078b │ │ │ │ ldclmi 4, cr15, [pc], #-304 @ 0x5880c │ │ │ │ @@ -74188,67 +74188,67 @@ │ │ │ │ stmibvs r2, {r2, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bicsmi pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + mvnmi pc, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrsvs pc, r0, pc, asr #4 │ │ │ │ + @ instruction: 0x61a8f24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvs pc, ip, pc, asr #4 │ │ │ │ + sbcvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff48f219 │ │ │ │ + @ instruction: 0xff68f219 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #992] @ 0x3e0 │ │ │ │ stclne 6, cr4, [r0], #-12 │ │ │ │ @ instruction: 0x4608d016 │ │ │ │ @ instruction: 0xf8d16819 │ │ │ │ ldclvs 0, cr12, [r9, #-80] @ 0xffffffb0 │ │ │ │ svccc 0x0000f41c │ │ │ │ andle r4, r9, r1, lsl r4 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pop {r1, r3, r8, r9, fp, ip} │ │ │ │ blvs 0xff6a8aec │ │ │ │ - stclt 0, cr15, [ip, #824] @ 0x338 │ │ │ │ + stclt 0, cr15, [r8, #824]! @ 0x338 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 0, cr15, [lr, #-824]! @ 0xfffffcc8 │ │ │ │ - bicvs pc, r4, pc, asr #4 │ │ │ │ + ldcllt 0, cr15, [sl, #-824] @ 0xfffffcc8 │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, pc, asr #4 │ │ │ │ + rscsvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d25, d4 │ │ │ │ - svclt 0x0000ff19 │ │ │ │ - eorseq r8, r3, r8, ror #25 │ │ │ │ + svclt 0x0000ff39 │ │ │ │ + eorseq r8, r3, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldmdavs sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf898f0cb │ │ │ │ + @ instruction: 0xf8b4f0cb │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf894f0cb │ │ │ │ + @ instruction: 0xf8b0f0cb │ │ │ │ vnmls.f32 s8, s26, s28 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ tstpcc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ stmib sp, {r2, r3, r4, sl, lr}^ │ │ │ │ strtmi r4, [fp], #-0 │ │ │ │ @ instruction: 0xf0cb6808 │ │ │ │ - andlt pc, r2, pc, lsl fp @ │ │ │ │ + andlt pc, r2, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ addeq r7, fp, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74261,15 +74261,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orreq pc, r4, r0, lsl #2 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ - blx 0xffd94ea8 │ │ │ │ + blx 0x494eaa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74282,15 +74282,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvc pc, r4, r0, lsl #10 │ │ │ │ ldrdeq pc, [r8, -r0] │ │ │ │ - blx 0xff314efc │ │ │ │ + blx 0xffa14efc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74303,15 +74303,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicvc pc, r6, r0, lsl #10 │ │ │ │ ldrdeq pc, [ip, r0] │ │ │ │ - blx 0xfe894f50 │ │ │ │ + blx 0xfef94f50 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74324,67 +74324,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - blx 0x1e14fa4 │ │ │ │ + blx 0xfe514fa4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsl #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafe98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbaf0ca │ │ │ │ + @ instruction: 0xffd6f0ca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-293 @ 0xfffffedb │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - blx 0x111500c │ │ │ │ + blx 0x181500c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq r7, fp, lr, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaff00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xff86f0ca │ │ │ │ + @ instruction: 0xffa2f0ca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-326 @ 0xfffffeba │ │ │ │ tstpeq r8, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ - blx 0x415074 │ │ │ │ + blx 0xb15074 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74397,15 +74397,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc SPSR_sxc, r0, lsl #10 │ │ │ │ orrseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf9e4f0cb │ │ │ │ + blx 0x950c8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74418,15 +74418,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvs pc, r4, r0, lsl #10 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - @ instruction: 0xf9baf0cb │ │ │ │ + @ instruction: 0xf9d6f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74439,15 +74439,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x41a4f200 │ │ │ │ strteq pc, [r4], #2256 @ 0x8d0 │ │ │ │ - @ instruction: 0xf990f0cb │ │ │ │ + @ instruction: 0xf9acf0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74460,67 +74460,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61a5f500 │ │ │ │ streq pc, [r8, #-2256]! @ 0xfffff730 │ │ │ │ - @ instruction: 0xf966f0cb │ │ │ │ + @ instruction: 0xf982f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb00b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - cdp2 0, 10, cr15, cr10, cr10, {6} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr10, {6} │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ vmul.i8 d1, d16, d3 │ │ │ │ strtmi r5, [sl], #-428 @ 0xfffffe54 │ │ │ │ streq pc, [ip, #2256]! @ 0x8d0 │ │ │ │ - @ instruction: 0xf932f0cb │ │ │ │ + @ instruction: 0xf94ef0cb │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb0120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - cdp2 0, 7, cr15, cr6, cr10, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr10, {6} │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r6, [sl], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0x0630f8d0 │ │ │ │ - @ instruction: 0xf8fef0cb │ │ │ │ + @ instruction: 0xf91af0cb │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74533,15 +74533,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61b4f200 │ │ │ │ ssateq pc, #21, r0, asr #17 @ │ │ │ │ - @ instruction: 0xf8d4f0cb │ │ │ │ + @ instruction: 0xf8f0f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74554,15 +74554,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0738f8d0 │ │ │ │ - @ instruction: 0xf8aaf0cb │ │ │ │ + @ instruction: 0xf8c6f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74575,15 +74575,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x71bcf200 │ │ │ │ sbfxeq pc, r0, #17, #29 │ │ │ │ - @ instruction: 0xf880f0cb │ │ │ │ + @ instruction: 0xf89cf0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74596,15 +74596,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf856f0cb │ │ │ │ + @ instruction: 0xf872f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74617,15 +74617,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ biceq pc, r4, r0, lsl #12 │ │ │ │ stmiaeq r4, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf82cf0cb │ │ │ │ + @ instruction: 0xf848f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74638,15 +74638,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppne r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf802f0cb │ │ │ │ + @ instruction: 0xf81ef0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74659,15 +74659,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicne pc, ip, r0, lsl #12 │ │ │ │ stmibeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffd8f0ca │ │ │ │ + @ instruction: 0xfff4f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74680,15 +74680,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs CPSR_sc, r0, lsl #10 │ │ │ │ beq 0x1497544 │ │ │ │ - @ instruction: 0xffaef0ca │ │ │ │ + @ instruction: 0xffcaf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74701,15 +74701,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscs pc, r4, r0, lsl #12 │ │ │ │ beq 0xff597598 │ │ │ │ - @ instruction: 0xff84f0ca │ │ │ │ + @ instruction: 0xffa0f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74722,15 +74722,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppcc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ bleq 0x16975ec │ │ │ │ - @ instruction: 0xff5af0ca │ │ │ │ + @ instruction: 0xff76f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74743,15 +74743,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscc pc, ip, r0, lsl #12 │ │ │ │ bleq 0xff797640 │ │ │ │ - @ instruction: 0xff30f0ca │ │ │ │ + @ instruction: 0xff4cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74764,15 +74764,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcleq 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - @ instruction: 0xff06f0ca │ │ │ │ + @ instruction: 0xff22f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74785,15 +74785,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnmi pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [r4], #832 @ 0x340 │ │ │ │ - cdp2 0, 13, cr15, cr12, cr10, {6} │ │ │ │ + cdp2 0, 15, cr15, cr8, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74806,15 +74806,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ stcleq 8, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr10, {6} │ │ │ │ + cdp2 0, 12, cr15, cr14, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74827,15 +74827,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnpl pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [ip, #832]! @ 0x340 │ │ │ │ - cdp2 0, 8, cr15, cr8, cr10, {6} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74848,69 +74848,69 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs SPSR_sxc, r0, lsl #10 │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr0, {6} │ │ │ │ - cdp2 0, 5, cr15, cr14, cr10, {6} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], r6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb06c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q4 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r5, r5, r3 │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0ca681f │ │ │ │ - strmi pc, [r4], -r3, lsr #23 │ │ │ │ + @ instruction: 0x4604fbbf │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - bmi 0x4d8368 │ │ │ │ + bmi 0x4d83d8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r2, #-1053] @ 0xfffffbe3 │ │ │ │ mvnsvs pc, r0, lsl #12 │ │ │ │ @ instruction: 0xf8d0443b │ │ │ │ @ instruction: 0xf0ca0ef4 │ │ │ │ - andlt pc, r5, r3, asr lr @ │ │ │ │ + andlt pc, r5, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addeq r6, fp, r8, ror #20 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #268435456 @ 0x10000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - blt 0x1715888 │ │ │ │ + blt 0x1e15888 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb0750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d26, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc7178 │ │ │ │ strls r0, [r0], #-3960 @ 0xfffff088 │ │ │ │ - stc2l 0, cr15, [r6, #808] @ 0x328 │ │ │ │ + stc2l 0, cr15, [r2, #808]! @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74922,15 +74922,15 @@ │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc71fc │ │ │ │ strls r0, [r0], #-4092 @ 0xfffff004 │ │ │ │ - ldc2 0, cr15, [lr, #808] @ 0x328 │ │ │ │ + ldc2 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74942,15 +74942,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf1ac182a │ │ │ │ @ instruction: 0xf85c0178 │ │ │ │ strls r0, [r0], #-3192 @ 0xfffff388 │ │ │ │ - ldc2l 0, cr15, [r6, #-808]! @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [r2, #808] @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74962,15 +74962,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc010c │ │ │ │ strls r0, [r0], #-12 │ │ │ │ - stc2l 0, cr15, [lr, #-808] @ 0xfffffcd8 │ │ │ │ + stc2l 0, cr15, [sl, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74982,15 +74982,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc0190 │ │ │ │ strls r0, [r0], #-144 @ 0xffffff70 │ │ │ │ - stc2 0, cr15, [r6, #-808]! @ 0xfffffcd8 │ │ │ │ + stc2l 0, cr15, [r2, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b68b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75002,15 +75002,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc718a │ │ │ │ strls r0, [r0], #-276 @ 0xfffffeec │ │ │ │ - ldc2l 0, cr15, [lr], #808 @ 0x328 │ │ │ │ + ldc2 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75022,15 +75022,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc71cc │ │ │ │ strls r0, [r0], #-408 @ 0xfffffe68 │ │ │ │ - ldc2l 0, cr15, [r6], {202} @ 0xca │ │ │ │ + ldc2l 0, cr15, [r2], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75042,15 +75042,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7107 │ │ │ │ strls r0, [r0], #-540 @ 0xfffffde4 │ │ │ │ - stc2 0, cr15, [lr], #808 @ 0x328 │ │ │ │ + stc2l 0, cr15, [sl], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75062,15 +75062,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7128 │ │ │ │ strls r0, [r0], #-672 @ 0xfffffd60 │ │ │ │ - stc2 0, cr15, [r6], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [r2], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75082,15 +75082,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7149 │ │ │ │ strls r0, [r0], #-804 @ 0xfffffcdc │ │ │ │ - mrrc2 0, 12, pc, lr, cr10 @ │ │ │ │ + ldc2l 0, cr15, [sl], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75102,15 +75102,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc716a │ │ │ │ strls r0, [r0], #-936 @ 0xfffffc58 │ │ │ │ - ldc2 0, cr15, [r6], #-808 @ 0xfffffcd8 │ │ │ │ + mrrc2 0, 12, pc, r2, cr10 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75122,15 +75122,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc412c │ │ │ │ strls r0, [r0], #-1068 @ 0xfffffbd4 │ │ │ │ - stc2 0, cr15, [lr], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [sl], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75142,15 +75142,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc6196 │ │ │ │ strls r0, [r0], #-1200 @ 0xfffffb50 │ │ │ │ - blx 0xffa15c6a │ │ │ │ + stc2 0, cr15, [r2], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75162,15 +75162,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc5134 │ │ │ │ strls r0, [r0], #-1332 @ 0xfffffacc │ │ │ │ - blx 0xff015cba │ │ │ │ + blx 0xff715cba │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75182,15 +75182,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61b7 │ │ │ │ strls r0, [r0], #-1464 @ 0xfffffa48 │ │ │ │ - blx 0xfe615d0a │ │ │ │ + blx 0xfed15d0a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75202,15 +75202,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc613c │ │ │ │ strls r0, [r0], #-1596 @ 0xfffff9c4 │ │ │ │ - blx 0x1c15d5a │ │ │ │ + blx 0xfe315d5a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75222,15 +75222,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61d8 │ │ │ │ strls r0, [r0], #-1728 @ 0xfffff940 │ │ │ │ - blx 0x1215daa │ │ │ │ + blx 0x1915daa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75242,15 +75242,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc7144 │ │ │ │ strls r0, [r0], #-1860 @ 0xfffff8bc │ │ │ │ - blx 0x815dfa │ │ │ │ + blx 0xf15dfa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75262,15 +75262,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61f9 │ │ │ │ strls r0, [r0], #-1992 @ 0xfffff838 │ │ │ │ - blx 0xffe15e48 │ │ │ │ + blx 0x515e4a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75282,15 +75282,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc014c │ │ │ │ strls r0, [r0], #-2124 @ 0xfffff7b4 │ │ │ │ - blx 0xff415e98 │ │ │ │ + blx 0xffb15e98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75302,15 +75302,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc610d │ │ │ │ strls r0, [r0], #-2256 @ 0xfffff730 │ │ │ │ - blx 0xfea15ee8 │ │ │ │ + blx 0xff115ee8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b63b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75322,15 +75322,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc1154 │ │ │ │ strls r0, [r0], #-2388 @ 0xfffff6ac │ │ │ │ - blx 0x2015f38 │ │ │ │ + blx 0xfe715f38 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75342,15 +75342,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc11d8 │ │ │ │ strls r0, [r0], #-2520 @ 0xfffff628 │ │ │ │ - blx 0x1615f88 │ │ │ │ + blx 0x1d15f88 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75362,15 +75362,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc215c │ │ │ │ strls r0, [r0], #-2652 @ 0xfffff5a4 │ │ │ │ - blx 0xc15fd8 │ │ │ │ + blx 0x1315fd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75388,47 +75388,47 @@ │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmpl r3, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdblt ip, {r0, r1, r3, sl, lr}^ │ │ │ │ msrcc (UNDEF: 100), r0 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ andlt r0, r3, r4, ror #22 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmiblt r2!, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt lr!, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ msrvs CPSR_fsx, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ andlt r0, r3, r0, ror #21 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmiblt r8, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r4!, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrsbteq pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf0c9460d │ │ │ │ - blmi 0x819b1c │ │ │ │ + blmi 0x819b8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 q8, q8, #64 │ │ │ │ ldrmi r2, [r8], #-661 @ 0xfffffd6b │ │ │ │ ldrmi r6, [r3], #-2066 @ 0xfffff7ee │ │ │ │ vmla.i8 d27, d27, d28 │ │ │ │ vshl.s64 , q12, #0 │ │ │ │ mulls r0, r1, r5 │ │ │ │ @ instruction: 0xf6054622 │ │ │ │ @ instruction: 0xf8d5416c │ │ │ │ @ instruction: 0xf0ca0c6c │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, sp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d11, d16 │ │ │ │ @ instruction: 0xf2c034f8 │ │ │ │ mulls r0, r1, r4 │ │ │ │ @ instruction: 0xf604462a │ │ │ │ @ instruction: 0xf8d431e8 │ │ │ │ @ instruction: 0xf0ca0be8 │ │ │ │ - @ instruction: 0xb003f9bb │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r6, fp, r8, ror #4 │ │ │ │ addeq r6, fp, ip, lsl r2 │ │ │ │ @@ -75438,249 +75438,249 @@ │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmppvs pc, ip, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r0], #880 @ 0x370 │ │ │ │ - ldmdblt lr!, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt sl, {r1, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ umulleq r6, fp, r4, r1 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmnppl r4, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r4, #-880]! @ 0xfffffc90 │ │ │ │ - stmdblt r6!, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r2, {r1, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ addeq r6, fp, r4, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb101c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0c90ff8 │ │ │ │ - bmi 0x518744 │ │ │ │ + bmi 0x5187b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6014604 │ │ │ │ @ instruction: 0xf85c51f8 │ │ │ │ ldcvs 0, cr2, [fp], {2} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0ca6808 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ rsceq pc, ip, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cf6819 │ │ │ │ - svclt 0x0000bb91 │ │ │ │ + svclt 0x0000bbad │ │ │ │ addeq r6, fp, r4, lsr #2 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf0cd461a │ │ │ │ - svclt 0x0000bbdf │ │ │ │ + svclt 0x0000bbfb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vmls.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46070495 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0cd6c60 │ │ │ │ - ldmib r4, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cd1011 │ │ │ │ - ldrtmi pc, [r3], -fp, lsr #22 @ │ │ │ │ + ldrtmi pc, [r3], -r7, asr #22 @ │ │ │ │ strtmi r6, [sl], -r1, ror #25 │ │ │ │ @ instruction: 0xf0cd200b │ │ │ │ - stclvs 15, cr15, [r1], #-700 @ 0xfffffd44 │ │ │ │ + stclvs 15, cr15, [r1], #-812 @ 0xfffffcd4 │ │ │ │ stcvs 6, cr4, [r0, #-168]! @ 0xffffff58 │ │ │ │ - stc2l 0, cr15, [sl, #-820]! @ 0xfffffccc │ │ │ │ - @ instruction: 0xf9f8f0c9 │ │ │ │ + stc2 0, cr15, [r6, #820] @ 0x334 │ │ │ │ + blx 0x5961e8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - stcvs 13, cr15, [r1, #-396]! @ 0xfffffe74 │ │ │ │ + stcvs 13, cr15, [r1, #-508]! @ 0xfffffe04 │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - mrrc2 0, 12, pc, ip, cr13 @ │ │ │ │ + ldc2l 0, cr15, [r8], #-820 @ 0xfffffccc │ │ │ │ ldrtmi r6, [r8], -r1, ror #24 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x416218 │ │ │ │ + bllt 0xb16218 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ bfi r4, sl, (invalid: 12:9) │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb10f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0x1096236 │ │ │ │ + blx 0x1796236 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cd6cda │ │ │ │ - svclt 0x0000bb35 │ │ │ │ + svclt 0x0000bb51 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf9c2f0c9 │ │ │ │ + @ instruction: 0xf9def0c9 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cd4621 │ │ │ │ - ldrtmi pc, [r1], -sp, lsr #26 @ │ │ │ │ + ldrtmi pc, [r1], -r9, asr #26 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - strtmi pc, [r1], -r9, asr #24 │ │ │ │ + strtmi pc, [r1], -r5, ror #24 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - strtmi pc, [r9], -r3, asr #24 │ │ │ │ + @ instruction: 0x4629fc5f │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - @ instruction: 0x462afc3d │ │ │ │ + @ instruction: 0x462afc59 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x39629e │ │ │ │ + blx 0xa9629e │ │ │ │ @ instruction: 0x46214632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cd40f8 │ │ │ │ - svclt 0x0000bd0f │ │ │ │ + svclt 0x0000bd2b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r7, lsl #12 │ │ │ │ strbvs pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf98cf0c9 │ │ │ │ + @ instruction: 0xf9a8f0c9 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ - blx 0xff2962d8 │ │ │ │ + blx 0xff9962d8 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stclvs 12, cr6, [r0], #-900 @ 0xfffffc7c │ │ │ │ - @ instruction: 0xff30f0ce │ │ │ │ + @ instruction: 0xff4cf0ce │ │ │ │ @ instruction: 0x1011e9d4 │ │ │ │ - blx 0xfe9162f0 │ │ │ │ + blx 0xff0162f0 │ │ │ │ ldrtmi r6, [r2], -r1, ror #24 │ │ │ │ @ instruction: 0xf0cd6d20 │ │ │ │ - ldrtmi pc, [sl], -r7, ror #25 @ │ │ │ │ + ldrtmi pc, [sl], -r3, lsl #26 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - stc2l 0, cr15, [r2], #820 @ 0x334 │ │ │ │ + ldc2l 0, cr15, [lr], #820 @ 0x334 │ │ │ │ strtmi r6, [sl], -r1, lsr #26 │ │ │ │ @ instruction: 0xf0ce4608 │ │ │ │ - @ instruction: 0x6c61fa43 │ │ │ │ + @ instruction: 0x6c61fa5f │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe39631c │ │ │ │ + blt 0xfea9631c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xf958f0c9 │ │ │ │ + @ instruction: 0xf974f0c9 │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ eorcs r4, r7, r1, lsl r6 │ │ │ │ - @ instruction: 0xffd0f0c9 │ │ │ │ + @ instruction: 0xffecf0c9 │ │ │ │ smlabbcs r0, r8, r3, fp │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ vmls.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf0cd0495 │ │ │ │ - strls pc, [r1, #-2697] @ 0xfffff577 │ │ │ │ + strls pc, [r1, #-2725] @ 0xfffff55b │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ smlattls r0, r1, ip, r6 │ │ │ │ @ instruction: 0xf0ce6c60 │ │ │ │ - stmib sp, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stclvs 5, cr7, [r2], #-0 │ │ │ │ ldrmi r6, [r0], -r3, ror #25 │ │ │ │ @ instruction: 0xf0ce4619 │ │ │ │ - ldmib r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cd1011 │ │ │ │ - @ instruction: 0x6c61fa5b │ │ │ │ + @ instruction: 0x6c61fa77 │ │ │ │ stcvs 6, cr4, [r0, #-200]! @ 0xffffff38 │ │ │ │ - stc2 0, cr15, [r0], #820 @ 0x334 │ │ │ │ + ldc2 0, cr15, [ip], #820 @ 0x334 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - stcvs 12, cr15, [r1, #-620]! @ 0xfffffd94 │ │ │ │ + stcvs 12, cr15, [r1, #-732]! @ 0xfffffd24 │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf9fcf0ce │ │ │ │ + blx 0x6963a0 │ │ │ │ strbmi r6, [r8], -r1, ror #24 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd47f0 │ │ │ │ - @ instruction: 0xf0c9ba45 │ │ │ │ - pkhtbmi pc, r0, r1, asr #18 @ │ │ │ │ + @ instruction: 0xf0c9ba61 │ │ │ │ + strmi pc, [r0], sp, ror #18 │ │ │ │ strbvs pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf94af0c9 │ │ │ │ + @ instruction: 0xf966f0c9 │ │ │ │ @ instruction: 0x46824631 │ │ │ │ @ instruction: 0xf0d24640 │ │ │ │ - ldrtmi pc, [r9], -pc, lsl #24 @ │ │ │ │ + ldrtmi pc, [r9], -fp, lsr #24 @ │ │ │ │ @ instruction: 0xf0d24650 │ │ │ │ - ldrbmi pc, [r2], -fp, lsl #24 @ │ │ │ │ + ldrbmi pc, [r2], -r7, lsr #24 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2 0, cr15, [r0, #828] @ 0x33c │ │ │ │ + ldc2 0, cr15, [ip, #828] @ 0x33c │ │ │ │ ldrbmi r6, [r0], -r1, ror #25 │ │ │ │ - stc2 0, cr15, [r2], {210} @ 0xd2 │ │ │ │ + ldc2 0, cr15, [lr], {210} @ 0xd2 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf0cf4640 │ │ │ │ - stclvs 13, cr15, [r1], #476 @ 0x1dc │ │ │ │ + stclvs 13, cr15, [r1], #588 @ 0x24c │ │ │ │ strbmi r6, [r2], -r0, ror #24 │ │ │ │ - ldc2 0, cr15, [lr], {210} @ 0xd2 │ │ │ │ + ldc2 0, cr15, [sl], #840 @ 0x348 │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb12cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xfed1640c │ │ │ │ + blx 0xff41640c │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd6cda │ │ │ │ - strtmi pc, [r1], -fp, asr #20 │ │ │ │ + strtmi pc, [r1], -r7, ror #20 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1642c │ │ │ │ + bllt 0x71642c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb1300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf8d2f0c9 │ │ │ │ + @ instruction: 0xf8eef0c9 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - stc2 0, cr15, [lr], #820 @ 0x334 │ │ │ │ + stc2l 0, cr15, [sl], {205} @ 0xcd │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7614070 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb132c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c94604 │ │ │ │ - @ instruction: 0x4605f8bd │ │ │ │ - @ instruction: 0xf8baf0c9 │ │ │ │ + @ instruction: 0x4605f8d9 │ │ │ │ + @ instruction: 0xf8d6f0c9 │ │ │ │ strmi r4, [r7], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #31 @ │ │ │ │ + ldrtmi pc, [r1], -r9, lsr #31 @ │ │ │ │ @ instruction: 0xf0ce4638 │ │ │ │ - ldrtmi pc, [sl], -r9, lsl #31 @ │ │ │ │ + ldrtmi pc, [sl], -r5, lsr #31 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffbaf0cd │ │ │ │ + @ instruction: 0xffd6f0cd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd2210 │ │ │ │ - @ instruction: 0x4631fd7b │ │ │ │ + @ instruction: 0x4631fd97 │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 0, cr15, [r6, #-820]! @ 0xfffffccc │ │ │ │ + ldc2 0, cr15, [r2, #820] @ 0x334 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cd4622 │ │ │ │ - strtmi pc, [r9], -fp, lsr #31 │ │ │ │ + strtmi pc, [r9], -r7, asr #31 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cd40f8 │ │ │ │ - svclt 0x0000b9bd │ │ │ │ + svclt 0x0000b9d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r3, lsl #16 │ │ │ │ ldmdbvs lr, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @@ -75762,18 +75762,18 @@ │ │ │ │ stmdbvs r2!, {r0, r1, r8, r9, ip, lr}^ │ │ │ │ tstpl r3, #454656 @ 0x6f000 │ │ │ │ ldmeq fp, {r0, r1, r3, r4, r6, r9, lr} │ │ │ │ svclt 0x00a84293 │ │ │ │ cmnvs r3, r3, lsl r6 │ │ │ │ strbvs pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf816f0c9 │ │ │ │ + @ instruction: 0xf832f0c9 │ │ │ │ @ instruction: 0xf0c96560 │ │ │ │ - strvs pc, [r0, #2067]! @ 0x813 │ │ │ │ - @ instruction: 0xf810f0c9 │ │ │ │ + strvs pc, [r0, #2095]! @ 0x82f │ │ │ │ + @ instruction: 0xf82cf0c9 │ │ │ │ andcs r6, r0, r0, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50181f0 │ │ │ │ @ instruction: 0xf858584f │ │ │ │ @@ -75802,37 +75802,37 @@ │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [lr, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb1580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ blmi 0xda848 │ │ │ │ strdls r2, [r0], -ip │ │ │ │ - @ instruction: 0xf880f1e1 │ │ │ │ - ldrshteq r8, [r3], -ip │ │ │ │ + @ instruction: 0xf89cf1e1 │ │ │ │ + eorseq r8, r3, r4, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb15a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ @ instruction: 0xf0c9681d │ │ │ │ - bmi 0x459494 │ │ │ │ + bmi 0x459504 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ cmnpvs ip, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dc181c │ │ │ │ strtmi r0, [fp], #-3708 @ 0xfffff184 │ │ │ │ @ instruction: 0xf0c99400 │ │ │ │ - mullt r3, r3, lr │ │ │ │ + andlt pc, r3, pc, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r5, fp, ip, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75844,150 +75844,150 @@ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ andeq r1, lr, #37888 @ 0x9400 │ │ │ │ suble r2, r1, r0, lsl #24 │ │ │ │ cmnle r1, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x1c16770 │ │ │ │ + blt 0xfe316770 │ │ │ │ blcs 0x8728c │ │ │ │ stccs 1, cr13, [r0], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0x4622d030 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - ldmiblt ip, {r0, r2, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmiblt ip, {r0, r5, sl, fp, ip, sp, pc}^ │ │ │ │ cmnle r6, r0, lsl #22 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - cmplt ip, r7, ror #16 │ │ │ │ + smlalbblt fp, ip, r3, r8 │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xd967b0 │ │ │ │ + bllt 0x14967b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmnle r4, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfe0967d4 │ │ │ │ + bllt 0xfe7967d4 │ │ │ │ teqle sl, r0, lsl #22 │ │ │ │ bfc r2, #8, #5 │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0c89301 │ │ │ │ - andscs pc, pc, #4080 @ 0xff0 │ │ │ │ + andscs pc, pc, #27, 30 @ 0x6c │ │ │ │ ldclvs 6, cr4, [r1], #28 │ │ │ │ - blx 0x5167f6 │ │ │ │ + blx 0xc167f6 │ │ │ │ stmdblt r3!, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd2201 │ │ │ │ - ldrtmi pc, [sl], -r9, ror #22 @ │ │ │ │ + ldrtmi pc, [sl], -r5, lsl #23 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - @ instruction: 0x6cf0b9e5 │ │ │ │ + vldmiavs r0!, {s23} │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0ce4629 │ │ │ │ - strb pc, [fp, r5, asr #21]! @ │ │ │ │ + strb pc, [fp, r1, ror #21]! @ │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - blx 0xfef16838 │ │ │ │ + blx 0xff616838 │ │ │ │ vaba.s8 d30, d20, d2 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - blx 0xfec16850 │ │ │ │ + blx 0xff316850 │ │ │ │ vabd.s8 d30, d20, d24 │ │ │ │ vmla.i d22, d0, d0[0] │ │ │ │ movwcs r0, #4245 @ 0x1095 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0ce6cc0 │ │ │ │ - ldr pc, [r9, r3, lsr #21]! │ │ │ │ + @ instruction: 0xe7b9fabf │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - blx 0xfe69687c │ │ │ │ + blx 0xfed9687c │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010395 │ │ │ │ ldclvs 2, cr2, [r8], {31} │ │ │ │ - blx 0x99688e │ │ │ │ + blx 0x109688e │ │ │ │ vaba.s8 q15, q2, q15 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ stclvs 14, cr1, [r8], {98} @ 0x62 │ │ │ │ @ instruction: 0xf0ce4629 │ │ │ │ - str pc, [pc, r3, lsl #21] │ │ │ │ + @ instruction: 0xe78ffa9f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ cmnlt fp, #22020096 @ 0x1500000 │ │ │ │ stmdale r4!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrlt r6, [r1], #3143 @ 0xc47 │ │ │ │ - cdp2 0, 8, cr15, cr14, cr8, {6} │ │ │ │ + cdp2 0, 10, cr15, cr10, cr8, {6} │ │ │ │ @ instruction: 0xf0c84680 │ │ │ │ - strmi pc, [r6], -fp, lsl #29 │ │ │ │ + strmi pc, [r6], -r7, lsr #29 │ │ │ │ @ instruction: 0xf0c92000 │ │ │ │ - andscs pc, pc, #66560 @ 0x10400 │ │ │ │ + andscs pc, pc, #95232 @ 0x17400 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd4630 │ │ │ │ - @ instruction: 0x4632f913 │ │ │ │ + ldrtmi pc, [r2], -pc, lsr #18 @ │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1c968f0 │ │ │ │ + blx 0xfe3968f0 │ │ │ │ rsccs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cd4630 │ │ │ │ - andcs pc, r9, r9, lsl #18 │ │ │ │ + andcs pc, r9, r5, lsr #18 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce7800 │ │ │ │ - andlt pc, r2, fp, asr #23 │ │ │ │ + andlt pc, r2, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmle r4!, {r0, r1, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f021 │ │ │ │ muleq r5, r1, r5 │ │ │ │ andeq sl, r5, fp, lsr r7 │ │ │ │ andeq sl, r5, r5, ror #14 │ │ │ │ andeq sl, r5, r1, lsl #12 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd221f │ │ │ │ - strtmi pc, [sl], -r5, ror #17 │ │ │ │ + strtmi pc, [sl], -r1, lsl #18 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ce41f0 │ │ │ │ - bmi 0x1808b7c │ │ │ │ + bmi 0x1808bec │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ vshl.s8 d20, d3, d11 │ │ │ │ vshr.s64 , q12, #64 │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf5002500 │ │ │ │ @ instruction: 0xf8d06170 │ │ │ │ @ instruction: 0xf0c90f00 │ │ │ │ - andlt pc, r2, r9, lsl #27 │ │ │ │ + andlt pc, r2, r5, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -75997,15 +75997,15 @@ │ │ │ │ ldmdbne sl, {r0, r1, r3, r7, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ rscscc pc, r8, fp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r4, r0, lsl #12 │ │ │ │ svceq 0x0084f8d0 │ │ │ │ - stc2l 0, cr15, [r4, #-804]! @ 0xfffffcdc │ │ │ │ + stc2 0, cr15, [r0, #804] @ 0x324 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ bmi 0xf3ae74 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @@ -76015,15 +76015,15 @@ │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf0c92500 │ │ │ │ - andlt pc, r2, r1, asr #26 │ │ │ │ + andlt pc, r2, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmls.f32 s8, s26, s21 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -76032,74 +76032,74 @@ │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdbne sl, {r0, r4, r7, r8} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 0, cr15, [lr, #-804] @ 0xfffffcdc │ │ │ │ + ldc2 0, cr15, [sl, #-804]! @ 0xfffffcdc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0c881f0 │ │ │ │ - @ instruction: 0x4680fdb9 │ │ │ │ - ldc2 0, cr15, [r6, #800]! @ 0x320 │ │ │ │ + pkhtbmi pc, r0, r5, asr #27 @ │ │ │ │ + ldc2l 0, cr15, [r2, #800] @ 0x320 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0x1b96a74 │ │ │ │ + blx 0xfe296a74 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - @ instruction: 0xf83ef0cd │ │ │ │ + @ instruction: 0xf85af0cd │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cd4640 │ │ │ │ - @ instruction: 0xe729f9f9 │ │ │ │ - stc2 0, cr15, [r4, #800]! @ 0x320 │ │ │ │ + @ instruction: 0xe729fa15 │ │ │ │ + stc2l 0, cr15, [r0, #800] @ 0x320 │ │ │ │ rscscs r4, pc, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - andscs pc, pc, r1, lsr r8 @ │ │ │ │ - blx 0x1616aa0 │ │ │ │ + andscs pc, pc, sp, asr #16 │ │ │ │ + blx 0x1d16aa0 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0x462afd55 │ │ │ │ + @ instruction: 0x462afd71 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd41f0 │ │ │ │ - svclt 0x0000ba3f │ │ │ │ + svclt 0x0000ba5b │ │ │ │ addeq r5, fp, ip, lsr #18 │ │ │ │ addeq r5, fp, r2, ror #17 │ │ │ │ umulleq r5, fp, r8, r8 │ │ │ │ addeq r5, fp, r2, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb19b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ svcvs 0x0043b90b │ │ │ │ andcs fp, r0, fp, ror #2 │ │ │ │ - blx 0xd16ae8 │ │ │ │ + blx 0x1416ae8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ce4008 │ │ │ │ - ldrdcs fp, [r0], -fp @ │ │ │ │ + strdcs fp, [r0], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb19f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r2, r9, sl, lr} │ │ │ │ svcvs 0x0085695b │ │ │ │ svclt 0x0048039b │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ @ instruction: 0x012db1b5 │ │ │ │ addcs r2, r1, r6, lsl #2 │ │ │ │ - @ instruction: 0xf8daf0cb │ │ │ │ + @ instruction: 0xf8f6f0cb │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ stmib r0, {r3, r8, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf884330a │ │ │ │ strdcs r3, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -76111,15 +76111,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ beq 0x111e834 │ │ │ │ subsne lr, r0, r3, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ eorscs sp, pc, r3 │ │ │ │ - cdp2 0, 0, cr15, cr14, cr12, {6} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr12, {6} │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ @@ -76129,15 +76129,15 @@ │ │ │ │ subsne lr, r3, r0, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ vhadd.s8 d29, d4, d11 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ @ instruction: 0xf04f0195 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ stclvs 3, cr3, [r8, #1020] @ 0x3fc │ │ │ │ - @ instruction: 0xff22f0ce │ │ │ │ + @ instruction: 0xff3ef0ce │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrbeq fp, [fp], r8, lsl #26 │ │ │ │ @ instruction: 0xe7ead5f7 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -76156,646 +76156,643 @@ │ │ │ │ ldrbtmi r2, [r8], #-917 @ 0xfffffc6b │ │ │ │ vadd.i8 d22, d12, d0 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ @ instruction: 0xf0c90f18 │ │ │ │ - svclt 0x0000bbe3 │ │ │ │ + svclt 0x0000bbff │ │ │ │ addeq r5, fp, lr, asr r6 │ │ │ │ ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ andeq pc, pc, #1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ - tstvs r3, r1, lsl #8 │ │ │ │ + tstvs r3, r3, lsl #8 │ │ │ │ movwpl pc, #961 @ 0x3c1 @ │ │ │ │ - vmla.f q11, , d0[1] │ │ │ │ - @ instruction: 0xf85d4103 │ │ │ │ - andvs r4, r3, r4, lsl #22 │ │ │ │ - andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + @ instruction: 0xf85d1101 │ │ │ │ + cmpvs r1, r4, lsl #22 │ │ │ │ + andvs r6, r3, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - bl 0xe6d7c │ │ │ │ - subseq r0, fp, ip, asr #4 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ vsubw.u8 q9, , d1 │ │ │ │ - bl 0x12b29c │ │ │ │ - subvs r0, r3, ip, asr #6 │ │ │ │ - vmlsl.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0031181 │ │ │ │ - subseq r0, r2, ip, lsl r3 │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + vqdmulh.s q9, , d2[0] │ │ │ │ + addsmi r3, sl, r3, lsl #2 │ │ │ │ + bl 0x132b78 │ │ │ │ + stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x181cde8 │ │ │ │ - bleq 0xff319bc4 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + andcs r2, r1, #134217729 @ 0x8000001 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + bl 0xeabe8 │ │ │ │ + beq 0xfe31b2a8 │ │ │ │ + orrne pc, r1, r1, asr #7 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + andmi lr, r0, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + addvs r4, r3, r4, lsl #22 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + blx 0x181cdec │ │ │ │ + bleq 0xff319bc8 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt fp, [r0], #-715 @ 0xfffffd35 │ │ │ │ andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - swpbvs r0, fp, [r4] │ │ │ │ + strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + umullvs r0, r4, fp, r0 │ │ │ │ vmla.i q11, , d2[0] │ │ │ │ - @ instruction: 0xf85d52c0 │ │ │ │ + @ instruction: 0xf85d2203 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - addvs r3, r2, r3, lsl #2 │ │ │ │ - smlabbvs r1, r3, r1, r6 │ │ │ │ + stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ + tstvs r1, r5, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #5136 @ 0x1410 │ │ │ │ + andcs fp, r1, #16, 8 @ 0x10000000 │ │ │ │ strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - sbcvs r2, r4, r0, lsl #4 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - vaddl.u8 q11, d17, d3 │ │ │ │ - tstvs r4, r1, lsl #6 │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - blmi 0x198bb4 │ │ │ │ - stmib r0, {r1, r6, r7, r8, sp, lr}^ │ │ │ │ - andcs r1, r0, r5, lsl #6 │ │ │ │ + stmib r0, {r8, r9, sp}^ │ │ │ │ + andvs r2, r2, r2, lsl #8 │ │ │ │ + streq pc, [pc], #-1 @ 0x5aa34 │ │ │ │ + andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ + vmla.f q11, , d0[1] │ │ │ │ + @ instruction: 0xf85d3103 │ │ │ │ + bicvs r4, r3, r4, lsl #22 │ │ │ │ + orrvs r6, r2, r3, asr #32 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - andcs r4, r1, #50331648 @ 0x3000000 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - subcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - stmib r0, {r0, r1, r3, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - vraddhn.i16 d18, , q1 │ │ │ │ - @ instruction: 0xf85d3103 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r1, r0, r4, lsl #6 │ │ │ │ + vmlal.u q9, d1, d0[0] │ │ │ │ + movwcs r2, #5248 @ 0x1480 │ │ │ │ + addvs r6, r2, r4 │ │ │ │ + vmlal.u , d17, d0[3] │ │ │ │ + cmpvs r4, r3, lsl #4 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + blmi 0x198be8 │ │ │ │ + subvs r6, r3, r2, asr #1 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ - b 0x111b4bc │ │ │ │ + b 0x111b4c0 │ │ │ │ vst2.8 {d0-d3}, [r2], ip │ │ │ │ subsmi r1, sl, r0, lsl #4 │ │ │ │ vst1.16 {d0-d3}, [r3], fp │ │ │ │ vcgt.u8 d16, d17, d0 │ │ │ │ subsmi r6, r3, r0, lsl #3 │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xfe347b88 │ │ │ │ - strmi pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ - andcs r2, r0, #16777216 @ 0x1000000 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - subvs r6, r2, r4 │ │ │ │ + beq 0xfe347b8c │ │ │ │ + streq pc, [pc], #-1 @ 0x5aad0 │ │ │ │ + @ instruction: 0xf0032500 │ │ │ │ + sbcvs r0, r4, ip, lsl r3 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ strne pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - andeq pc, pc, #1 │ │ │ │ orrne pc, r1, r1, asr #7 │ │ │ │ - addvs r4, r5, fp, lsl #6 │ │ │ │ - stmib r0, {r2, r6, r8, sp, lr}^ │ │ │ │ - ldclt 3, cr2, [r0], #-12 │ │ │ │ + movwmi r2, #45569 @ 0xb201 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + ldclt 4, cr3, [r0], #-16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - @ instruction: 0xf0012303 │ │ │ │ - vraddhn.i16 d16, , │ │ │ │ - stmib r0, {r9, ip, lr}^ │ │ │ │ - vsubw.u8 q10, , d2 │ │ │ │ - @ instruction: 0xf85d4303 │ │ │ │ + vsubw.u8 , , d3 │ │ │ │ + @ instruction: 0xf0015400 │ │ │ │ + andvs r0, r4, pc, lsl #4 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + @ instruction: 0xf85d2303 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ - mrsvs r2, SP_irq │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + subvs r2, r1, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - @ instruction: 0xf0014203 │ │ │ │ - movwcs r0, #1039 @ 0x40f │ │ │ │ - bicvs r6, r3, r2, asr #1 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - stmib r0, {r0, r1, r7, r8, sp, lr}^ │ │ │ │ - vraddhn.i16 d18, , q2 │ │ │ │ - andcs r5, r1, #64, 8 @ 0x40000000 │ │ │ │ - bicpl pc, r0, r1, asr #7 │ │ │ │ - strcs lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - @ instruction: 0xf85d6081 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + movwcs fp, #1040 @ 0x410 │ │ │ │ + sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicvs r2, r3, r1, lsl #8 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + addvs r3, r2, r3, lsl #8 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + tstvs r4, r0, asr #6 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + blmi 0x198ccc │ │ │ │ + subvs r6, r3, r2, asr #2 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0xf001b410 │ │ │ │ - vsubl.u8 q8, d1, d15 │ │ │ │ - movwcs r4, #1027 @ 0x403 │ │ │ │ - stmib r0, {r1, r6, r8, sp, lr}^ │ │ │ │ - vsubw.u8 , , d6 │ │ │ │ - stmib r0, {r0, r1, r9, ip, sp}^ │ │ │ │ - vsubw.u8 , , d0 │ │ │ │ - stmib r0, {r6, r7, r8, ip, lr}^ │ │ │ │ - addvs r4, r1, r3, lsl #4 │ │ │ │ - blmi 0x198d00 │ │ │ │ + movwcs fp, #1040 @ 0x410 │ │ │ │ + strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + orrvs r6, r3, r4, lsl #1 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vmla.f q11, , d3[0] │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + stmib r0, {r2, r9, lr}^ │ │ │ │ + @ instruction: 0xf85d3300 │ │ │ │ + sbcvs r4, r1, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ + ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - tstmi r3, #4194304 @ 0x400000 │ │ │ │ - vaddl.u8 q11, d1, d5 │ │ │ │ - sbcvs r5, r4, r0, asr #5 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - tstvs r4, r0, asr #2 │ │ │ │ - ldclt 0, cr6, [r0], #-260 @ 0xfffffefc │ │ │ │ - andcs r6, r0, r2, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ - streq pc, [pc], #-1 @ 0x5abd8 │ │ │ │ - mvnseq pc, #3 │ │ │ │ - strmi pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ - andcs r4, r0, #-1946157056 @ 0x8c000000 │ │ │ │ - strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - vmla.i q11, , d1[1] │ │ │ │ - addvs r3, r4, r3, lsl #2 │ │ │ │ - ldclt 1, cr6, [r0], #-4 │ │ │ │ - andcs lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3, asr #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x181d034 │ │ │ │ - ldrlt pc, [r0, #-3201]! @ 0xfffff37f │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - strcs pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ - strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - b 0x111db44 │ │ │ │ - vst2.8 {d0-d3}, [r1], ip │ │ │ │ - subsmi r6, r9, r0, lsl #2 │ │ │ │ - b 0x1447798 │ │ │ │ - @ instruction: 0xf1bc2c11 │ │ │ │ - ldmdale sl!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - @ instruction: 0x13260204 │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - addvs r2, r5, r0, lsl #2 │ │ │ │ - andmi lr, r0, #192, 18 @ 0x300000 │ │ │ │ - smlabtcc r3, r0, r9, lr │ │ │ │ + tstmi r3, #16777216 @ 0x1000000 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + vsubl.u8 , d1, d3 │ │ │ │ + smlalbtvs r5, r3, r0, r4 │ │ │ │ + movtpl pc, #961 @ 0x3c1 @ │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + @ instruction: 0xf85d4103 │ │ │ │ + tstvs r2, r4, lsl #22 │ │ │ │ + sbcvs r6, r1, r3, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf04fbd30 │ │ │ │ - addvs r3, r5, r1, lsl #2 │ │ │ │ - andmi lr, r0, #192, 18 @ 0x300000 │ │ │ │ - vqrdmulh.s d15, d3, d1 │ │ │ │ - stmib r0, {r8, sp}^ │ │ │ │ - andcs r3, r0, r3, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstpcs r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stmib r0, {r0, r2, r7, sp, lr}^ │ │ │ │ - blx 0xab492 │ │ │ │ - tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r0, r9, lr │ │ │ │ + svclt 0x00004770 │ │ │ │ + ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ + mvnseq pc, #3 │ │ │ │ + streq pc, [pc], #-1 @ 0x5abe4 │ │ │ │ + @ instruction: 0x43232200 │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + smlalbtvs r5, r3, r0, r4 │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + @ instruction: 0xf85d3303 │ │ │ │ + @ instruction: 0xf3c14b04 │ │ │ │ + tstvs r3, r3, lsl #2 │ │ │ │ + sbcvs r6, r1, r2, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf043bd30 │ │ │ │ - stmibeq r9, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7c7 │ │ │ │ + svclt 0x00004770 │ │ │ │ + ldrtlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + bleq 0xff30774c │ │ │ │ + vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ + subsmi r6, sl, r0, lsl #4 │ │ │ │ + strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + @ instruction: 0xf412b2db │ │ │ │ + andsle r6, r1, r0, asr #10 │ │ │ │ + ldrdvs r0, [r4], r2 │ │ │ │ + @ instruction: 0xf0436102 │ │ │ │ + vsubw.u8 q8, , d0 │ │ │ │ + sbcvs r4, r3, r3, lsl #4 │ │ │ │ + smlabtpl r0, r1, r3, pc @ │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs fp, r0, r0, lsr ip │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + tstvs r5, r2, lsl sl │ │ │ │ + bcs 0x132e6c │ │ │ │ + strge sp, [r1], #-2283 @ 0xfffff715 │ │ │ │ + @ instruction: 0xf022f854 │ │ │ │ + andeq sl, r5, r7, lsr ip │ │ │ │ + andeq sl, r5, r5, lsl #25 │ │ │ │ + andeq sl, r5, fp, ror ip │ │ │ │ + andeq sl, r5, r1, ror ip │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + @ instruction: 0xf04fe7dd │ │ │ │ + blx 0xe348a │ │ │ │ + ldrb pc, [r8, r3, lsl #6] @ │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + svclt 0x0000e7d5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1ebc │ │ │ │ + bl 0xfebb1e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r5, [r3], r5 @ │ │ │ │ @ instruction: 0xf890b125 │ │ │ │ @ instruction: 0x460460d6 │ │ │ │ strcs fp, [r0, #-326] @ 0xfffffeba │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blcs 0xb50f4 │ │ │ │ + blcs 0xb50d0 │ │ │ │ vrhadd.s8 d29, d7, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ mlacs r2, r5, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ @ instruction: 0xf0c8681f │ │ │ │ - ldmdbmi r5, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r5, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrtmi r1, [fp], #-2078 @ 0xfffff7e2 │ │ │ │ svceq 0x009cf851 │ │ │ │ @ instruction: 0xf0c99600 │ │ │ │ - movwcs pc, #10741 @ 0x29f5 @ │ │ │ │ + movwcs pc, #10787 @ 0x2a23 @ │ │ │ │ rscvs r4, r3, r8, lsr #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d23, d0, d0[0] │ │ │ │ - blmi 0x11ae00 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x11addc │ │ │ │ subsvs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - ldc2l 2, cr15, [r8, #92] @ 0x5c │ │ │ │ - addeq r5, fp, r2, asr r2 │ │ │ │ - eorseq r8, r3, r0, lsr #26 │ │ │ │ + mcr2 2, 0, pc, cr10, cr7, {0} @ │ │ │ │ + addeq r5, fp, r6, ror r2 │ │ │ │ + eorseq r8, r3, r8, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1f64 │ │ │ │ + bl 0xfebb1f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], r5 │ │ │ │ - bllt 0x172c584 │ │ │ │ + bllt 0x172c560 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ smullseq pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs lr!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - @ instruction: 0xff4cf0c8 │ │ │ │ + @ instruction: 0xff7af0c8 │ │ │ │ @ instruction: 0xee1d4a1c │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane sp, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0, #-3996] @ 0xfffff064 │ │ │ │ - @ instruction: 0xf9acf0c9 │ │ │ │ + @ instruction: 0xf9daf0c9 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf0c830d6 │ │ │ │ - vst1.16 {d31-d32}, [pc :128], fp │ │ │ │ + vst1.32 {d31-d32}, [pc :64], r9 │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #22 @ │ │ │ │ + @ instruction: 0x4631fb95 │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cc1200 │ │ │ │ - stmdavs r9!, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ce4630 │ │ │ │ - ldr pc, [fp, r7, asr #23]! │ │ │ │ - addeq r5, fp, r2, asr #3 │ │ │ │ + @ instruction: 0xe7bbfbf5 │ │ │ │ + addeq r5, fp, r6, ror #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2010 │ │ │ │ + bl 0xfebb1fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1317140 │ │ │ │ + blx 0x1e9711c │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - cdp2 0, 2, cr15, cr6, cr12, {6} │ │ │ │ + cdp2 0, 5, cr15, cr4, cr12, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ - svclt 0x0000b8d9 │ │ │ │ + svclt 0x0000b8eb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2040 │ │ │ │ + bl 0xfebb201c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c82595 │ │ │ │ - vpmin.s8 d31, d1, d17 │ │ │ │ + vpmin.s8 , , │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - strtmi pc, [r1], -sp, lsr #22 │ │ │ │ + @ instruction: 0x4621fb5b │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - stc2l 0, cr15, [r4, #-816] @ 0xfffffcd0 │ │ │ │ + ldc2l 0, cr15, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe3971b0 │ │ │ │ + bllt 0xfef1718c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2080 │ │ │ │ + bl 0xfebb205c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c82595 │ │ │ │ - vpmin.s8 d31, d1, d1 │ │ │ │ + vpmin.s8 d31, d1, d31 │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - strtmi pc, [r1], -sp, lsl #22 │ │ │ │ + @ instruction: 0x4621fb3b │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - stc2 0, cr15, [r4, #-816]! @ 0xfffffcd0 │ │ │ │ + ldc2l 0, cr15, [r2, #-816] @ 0xfffffcd0 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1b971f0 │ │ │ │ + bllt 0xfe7171cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb20c0 │ │ │ │ + bl 0xfebb209c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - vpadd.i8 d31, d20, d21 │ │ │ │ + vqdmulh.s , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46210395 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - blx 0x1417216 │ │ │ │ + blx 0x1f971f2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf0cc4010 │ │ │ │ - svclt 0x0000bc01 │ │ │ │ - bleq 0xff2dd324 │ │ │ │ + svclt 0x0000bc2f │ │ │ │ + bleq 0xff2dd300 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ sbclt fp, ip, #16, 8 @ 0x10000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ + strbvs pc, [r0], #-1042 @ 0xfffffbee @ │ │ │ │ + @ instruction: 0xd012b2db │ │ │ │ + strcs r0, [r0], #-2514 @ 0xfffff62e │ │ │ │ + addvs r6, r4, r2, lsl #2 │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ - b 0x1447a7c │ │ │ │ - @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r2!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [fp, #-516] @ 0xfffffdfc │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ - stmib r0, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ - tstcs r1, r1, lsl #8 │ │ │ │ - blmi 0x1990a8 │ │ │ │ - tstvs r2, r1 │ │ │ │ + @ instruction: 0xf85d2201 │ │ │ │ + sbcvs r4, r3, r4, lsl #22 │ │ │ │ + smlabtcs r0, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf04f4770 │ │ │ │ - andcs r3, r0, #16777216 @ 0x1000000 │ │ │ │ - vqrdmulh.s d15, d3, d4 │ │ │ │ - @ instruction: 0xf04fe7e9 │ │ │ │ - andcs r2, r0, #16777216 @ 0x1000000 │ │ │ │ - vqrdmulh.s d15, d3, d4 │ │ │ │ - @ instruction: 0xf043e7e3 │ │ │ │ - ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7df │ │ │ │ - bleq 0xff2dd398 │ │ │ │ + beq 0x4eccd4 │ │ │ │ + addvs r6, r4, r4, lsl #2 │ │ │ │ + stmiale fp!, {r0, r1, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf854a401 │ │ │ │ + svclt 0x0000f022 │ │ │ │ + strdeq sl, [r5], -r5 │ │ │ │ + andeq sl, r5, r5, asr #30 │ │ │ │ + andeq sl, r5, fp, lsr pc │ │ │ │ + andeq sl, r5, r1, lsr pc │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + @ instruction: 0xf04fe7dc │ │ │ │ + blx 0xe374a │ │ │ │ + ldrb pc, [r7, r3, lsl #6] @ │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + svclt 0x0000e7d4 │ │ │ │ + ldrtlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - sbclt fp, ip, #16, 10 @ 0x4000000 │ │ │ │ + bleq 0xff307a8c │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - vrshr.u64 , , #63 │ │ │ │ - b 0x142f388 │ │ │ │ - @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r1!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [sl], #-516 @ 0xfffffdfc │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - addvs r2, r4, r0, lsl #4 │ │ │ │ - stmib r0, {sl, sp}^ │ │ │ │ - stmib r0, {r0, r1, r9, ip, sp}^ │ │ │ │ - andcs r1, r0, r0, lsl #8 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - ldclt 14, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0xf412b2db │ │ │ │ + andsle r6, r0, r0, asr #10 │ │ │ │ + ldrdvs r0, [r4], r2 │ │ │ │ + @ instruction: 0xf0436102 │ │ │ │ + andcs r0, r0, #128, 6 │ │ │ │ + smlabtpl r0, r1, r3, pc @ │ │ │ │ + sbcvs fp, r3, r0, lsr ip │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + beq 0x4ecd54 │ │ │ │ + addvs r6, r4, r5, lsl #2 │ │ │ │ + stmiale ip!, {r0, r1, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf854a401 │ │ │ │ + svclt 0x0000f022 │ │ │ │ + andeq sl, r5, r7, ror pc │ │ │ │ + andeq sl, r5, r5, asr #31 │ │ │ │ + @ instruction: 0x0005afbb │ │ │ │ + @ instruction: 0x0005afb1 │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - strb r2, [sl, r0, lsl #4]! │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - strb r2, [r4, r0, lsl #4]! │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - ubfx r0, r2, #19, #1 │ │ │ │ + @ instruction: 0xf04fe7dd │ │ │ │ + blx 0xe37ca │ │ │ │ + ldrb pc, [r8, r3, lsl #6] @ │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + svclt 0x0000e7d5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb21e4 │ │ │ │ + bl 0xfebb21d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac820 │ │ │ │ + bne 0xfebac814 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r4, #-1012]! @ 0xfffffc0c │ │ │ │ andcs r6, sl, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb223c │ │ │ │ + bl 0xfebb2230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac878 │ │ │ │ + bne 0xfebac86c │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, r7, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2294 │ │ │ │ + bl 0xfebb2288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0004615 │ │ │ │ strbeq r0, [r3, #1039] @ 0x40f │ │ │ │ @ instruction: 0xf1a4d52a │ │ │ │ - blcs 0x11bccc │ │ │ │ + blcs 0x11bcc0 │ │ │ │ andcs fp, r1, r8, lsl #31 │ │ │ │ tstcs r0, r5, lsl #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c8bdf8 │ │ │ │ - vtst.8 , , │ │ │ │ + vmul.i8 d31, d7, d11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r4], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf9f0f0ce │ │ │ │ + blx 0x517404 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cc4620 │ │ │ │ - @ instruction: 0x4628fb7b │ │ │ │ + @ instruction: 0x4628fb9d │ │ │ │ @ instruction: 0xf0cc4621 │ │ │ │ - andcs pc, r0, fp, lsl #20 │ │ │ │ + andcs pc, r0, sp, lsr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - @ instruction: 0xf8daf0c8 │ │ │ │ + @ instruction: 0xf8fcf0c8 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #4, 4 @ 0x40000000 │ │ │ │ sbcseq r4, r2, r4, lsl #12 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - stc2l 0, cr15, [lr], #-824 @ 0xfffffcc8 │ │ │ │ + ldc2 0, cr15, [r0], {206} @ 0xce │ │ │ │ @ instruction: 0x46206d79 │ │ │ │ - blx 0xfe49746e │ │ │ │ + blx 0xfed17462 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2334 │ │ │ │ + bl 0xfebb2328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - @ instruction: 0xf866f07e │ │ │ │ + @ instruction: 0xf888f07e │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - mcr2 0, 0, pc, cr6, cr1, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr8, cr1, {6} @ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-532]! @ 0xfffffdec │ │ │ │ + stclvs 12, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - stc2l 0, cr15, [r8, #836]! @ 0x344 │ │ │ │ + mcr2 0, 0, pc, cr10, cr1, {6} @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q2, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6aca1c │ │ │ │ - stc2l 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ + blvs 0xff6aca10 │ │ │ │ + ldc2l 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #11747 @ 0x2de3 @ │ │ │ │ + movwcs pc, #11781 @ 0x2e05 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-324]! @ 0xfffffebc │ │ │ │ + stclvs 12, cr15, [r3, #-348]! @ 0xfffffea4 │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - strb pc, [r7, r3, asr #27] @ │ │ │ │ + strb pc, [r7, r5, ror #27] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb23e8 │ │ │ │ + bl 0xfebb23dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r3], r5 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmiavs r3, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andle r2, sl, r4, lsl #22 │ │ │ │ - blcs 0x151220 │ │ │ │ + blcs 0x151214 │ │ │ │ @ instruction: 0x4611d038 │ │ │ │ andlt r4, r3, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blcs 0x3d5044 │ │ │ │ + blcs 0x3d5038 │ │ │ │ vand d29, d4, d16 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6acaa4 │ │ │ │ - stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ + blvs 0xff6aca98 │ │ │ │ + stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #11679 @ 0x2d9f @ │ │ │ │ + movwcs pc, #11713 @ 0x2dc1 @ │ │ │ │ andlt r6, r3, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d4, d16 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x460a0395 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-52]! @ 0xffffffcc │ │ │ │ + stclvs 12, cr15, [r3, #-76]! @ 0xffffffb4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ - blmi 0x11b738 │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ + blmi 0x11b72c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1e02225 │ │ │ │ - svclt 0x0000f907 │ │ │ │ - eorseq r8, r3, r4, lsr sp │ │ │ │ + svclt 0x0000f929 │ │ │ │ + eorseq r8, r3, ip, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb249c │ │ │ │ + bl 0xfebb2490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ teqle r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf894460d │ │ │ │ ldrsblt r1, [r1, -r1] │ │ │ │ ldreq r6, [fp, fp, lsr #16] │ │ │ │ stmiavs r3!, {r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ vpmin.s8 d17, d20, d10 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ movwmi r0, #41877 @ 0xa395 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fbcf │ │ │ │ + @ instruction: 0xf894fbd5 │ │ │ │ @ instruction: 0xf08000d1 │ │ │ │ @ instruction: 0xf0c80001 │ │ │ │ - @ instruction: 0xf247fca3 │ │ │ │ + sha1c.32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d18, d16, d5 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf906f0ce │ │ │ │ + @ instruction: 0xf928f0ce │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ @ instruction: 0xf00200d1 │ │ │ │ stmdavs fp!, {r0, r1, r8} │ │ │ │ addsmi r2, r0, #0, 4 │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @@ -76812,216 +76809,216 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - beq 0x457364 │ │ │ │ + beq 0x457358 │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf0c76588 │ │ │ │ - ldrtmi pc, [r1], -r9, lsr #31 @ │ │ │ │ + ldrtmi pc, [r1], -fp, asr #31 @ │ │ │ │ @ instruction: 0xf0454681 │ │ │ │ @ instruction: 0xf0cc0503 │ │ │ │ - @ instruction: 0xf0c7f8c9 │ │ │ │ - svccs 0x000fffa1 │ │ │ │ + @ instruction: 0xf0c7f8eb │ │ │ │ + svccs 0x000fffc3 │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1d99382 │ │ │ │ - @ instruction: 0xff92f0c7 │ │ │ │ + blx 0x1f19376 │ │ │ │ + @ instruction: 0xffb4f0c7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x19993a2 │ │ │ │ - @ instruction: 0xffb6f0c7 │ │ │ │ + blx 0x1b19396 │ │ │ │ + @ instruction: 0xffd8f0c7 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46cbc8 │ │ │ │ + blcs 0x46cbbc │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf0d14631 │ │ │ │ - ldmdbmi r8, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r8, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {1} │ │ │ │ ldrbtmi r4, [r9], #-3952 @ 0xfffff090 │ │ │ │ strtmi r6, [fp], -r9, lsl #16 │ │ │ │ stmdapl r1!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0d44449 │ │ │ │ - andlt pc, r2, r5, ror sp @ │ │ │ │ + mullt r2, r7, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf87cf0cc │ │ │ │ - @ instruction: 0xff54f0c7 │ │ │ │ + @ instruction: 0xf89ef0cc │ │ │ │ + @ instruction: 0xff76f0c7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf86ef0cc │ │ │ │ + @ instruction: 0xf890f0cc │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r4, fp, sl, lsl #23 │ │ │ │ + umulleq r4, fp, r6, fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf0c74616 │ │ │ │ - svccs 0x000fff35 │ │ │ │ + svccs 0x000fff57 │ │ │ │ teqle ip, r5, lsl #12 │ │ │ │ smullscc pc, r1, r8, r8 @ │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x29945a │ │ │ │ + blx 0x41944e │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt r3, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - @ instruction: 0xf898f8a9 │ │ │ │ + @ instruction: 0xf898f8cb │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b550c │ │ │ │ + blcs 0x3b5500 │ │ │ │ strtmi sp, [r8], -ip, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1426ca4 │ │ │ │ + b 0x1426c98 │ │ │ │ svclt 0x00081353 │ │ │ │ - blcs 0x640a8 │ │ │ │ + blcs 0x6409c │ │ │ │ @ instruction: 0xf1c6d0e5 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ addseq r4, r2, r8, lsr #12 │ │ │ │ - @ instruction: 0xf888f0cc │ │ │ │ + @ instruction: 0xf8aaf0cc │ │ │ │ eorslt lr, r2, #57933824 @ 0x3740000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xf880f0cc │ │ │ │ + @ instruction: 0xf8a2f0cc │ │ │ │ vaba.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0cc1027 │ │ │ │ - bfi pc, r3, (invalid: 16:3) @ │ │ │ │ - blcs 0x7596c │ │ │ │ - bmi 0x3cf820 │ │ │ │ + @ instruction: 0xe7c3f835 │ │ │ │ + blcs 0x75960 │ │ │ │ + bmi 0x3cf814 │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ ldrdeq pc, [r0, -r0]! │ │ │ │ - ldc2l 0, cr15, [ip, #800]! @ 0x320 │ │ │ │ + cdp2 0, 1, cr15, cr14, cr8, {6} │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq r4, fp, r8, ror #20 │ │ │ │ + addeq r4, fp, r4, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2724 │ │ │ │ + bl 0xfebb2718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addcc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - cdp2 0, 11, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr7, {6} │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d130 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - movwcs pc, #14981 @ 0x3a85 @ │ │ │ │ + movwcs pc, #14987 @ 0x3a8b @ │ │ │ │ strdvs r6, [r3], #176 @ 0xb0 @ │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ @ instruction: 0xf0cc0201 │ │ │ │ - strtmi pc, [r9], -pc, lsr #18 │ │ │ │ + @ instruction: 0x4629f951 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf92af0cc │ │ │ │ + @ instruction: 0xf94cf0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xffb4f0cd │ │ │ │ + @ instruction: 0xffd6f0cd │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - @ instruction: 0xffa0f0cb │ │ │ │ + @ instruction: 0xffc2f0cb │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb27cc │ │ │ │ + bl 0xfebb27c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ sbccc pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - cdp2 0, 6, cr15, cr2, cr7, {6} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr7, {6} │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vstmdbvs r3!, {s31-s79} │ │ │ │ + vstmdbvs r3!, {s31-s85} │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0xff4f64e0 │ │ │ │ + bne 0xff4f64d4 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf7fd431a │ │ │ │ - movwcs pc, #14887 @ 0x3a27 @ │ │ │ │ + movwcs pc, #14893 @ 0x3a2d @ │ │ │ │ @ instruction: 0x46296bf0 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ @ instruction: 0xf0cc0201 │ │ │ │ - @ instruction: 0x4629f8d1 │ │ │ │ + @ instruction: 0x4629f8f3 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8ccf0cc │ │ │ │ + @ instruction: 0xf8eef0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xff56f0cd │ │ │ │ + @ instruction: 0xff78f0cd │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - @ instruction: 0xff42f0cb │ │ │ │ + @ instruction: 0xff64f0cb │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ suble r0, lr, fp, lsl pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -77031,70 +77028,70 @@ │ │ │ │ ldrtle r2, [r6], #-0 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdblt lr, {r7, r9, sl, sp, lr} │ │ │ │ strble r0, [r8], #-91 @ 0xffffffa5 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - ldc2l 0, cr15, [r8, #796]! @ 0x31c │ │ │ │ + cdp2 0, 1, cr15, cr10, cr7, {6} │ │ │ │ @ instruction: 0xf1b84605 │ │ │ │ teqle r3, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x6cee0 │ │ │ │ + blcs 0x6ced4 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9c6f7fd │ │ │ │ - blvs 0xffc642f8 │ │ │ │ + @ instruction: 0xf9ccf7fd │ │ │ │ + blvs 0xffc642ec │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf870f0cc │ │ │ │ + @ instruction: 0xf892f0cc │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - strtmi pc, [r8], -fp, ror #16 │ │ │ │ + strtmi pc, [r8], -sp, lsl #17 │ │ │ │ vtst.8 d22, d0, d25 │ │ │ │ @ instruction: 0xf0cd124d │ │ │ │ - strdcs pc, [r1], -r9 │ │ │ │ + andcs pc, r1, fp, lsl pc @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r8, r6, asr r8 @ │ │ │ │ - cdp2 0, 13, cr15, cr14, cr11, {6} │ │ │ │ + @ instruction: 0xff00f0cb │ │ │ │ @ instruction: 0xf8d4e7d0 │ │ │ │ - blcs 0xa7a3c │ │ │ │ + blcs 0xa7a30 │ │ │ │ @ instruction: 0xf894dcb2 │ │ │ │ vhadd.s8 d19, d23, d15 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ - blcs 0x655b0 │ │ │ │ + blcs 0x655a4 │ │ │ │ stmdavs r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - blx 0x1897a88 │ │ │ │ + blx 0xfe117a7c │ │ │ │ @ instruction: 0xee1d490a │ │ │ │ shsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ strbmi r7, [r3], #-466 @ 0xfffffe2e │ │ │ │ ldrdeq pc, [r4, r0]! │ │ │ │ - ldc2 0, cr15, [lr], #800 @ 0x320 │ │ │ │ + stc2l 0, cr15, [r0], #800 @ 0x320 │ │ │ │ svclt 0x0000e794 │ │ │ │ - addeq r4, fp, r8, ror #15 │ │ │ │ + strdeq r4, [fp], r4 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb29a0 │ │ │ │ + bl 0xfebb2994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x460d20d1 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182a00 │ │ │ │ @@ -77102,178 +77099,178 @@ │ │ │ │ strle r0, [r2], #-1417 @ 0xfffffa77 │ │ │ │ addsmi r6, r9, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf894d04b │ │ │ │ mvnlt r3, r8, ror #1 │ │ │ │ @ instruction: 0xf082882d │ │ │ │ andcs r0, r2, r1, lsl #4 │ │ │ │ strbvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0x997b00 │ │ │ │ + blx 0x1217af4 │ │ │ │ smullscc pc, r0, r4, r8 @ │ │ │ │ strmi pc, [r8, #69] @ 0x45 │ │ │ │ cmnlt r3, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - movwcs pc, #11877 @ 0x2e65 @ │ │ │ │ + movwcs pc, #11883 @ 0x2e6b @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r6!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfeded09c │ │ │ │ + bne 0xfeded090 │ │ │ │ @ instruction: 0x46326bd9 │ │ │ │ - @ instruction: 0xf928f7fd │ │ │ │ + @ instruction: 0xf92ef7fd │ │ │ │ movwcs r6, #28002 @ 0x6d62 │ │ │ │ strvs r4, [r2, #1074]! @ 0x432 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ strhtvs r2, [r3], #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0023bd70 │ │ │ │ vmla.i8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad0d8 │ │ │ │ - @ instruction: 0xf90cf7fd │ │ │ │ + blvs 0xff6ad0cc │ │ │ │ + @ instruction: 0xf912f7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0003e7c4 │ │ │ │ vmul.i8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6a4074 │ │ │ │ - @ instruction: 0xf8fef7fd │ │ │ │ + blvs 0xff6a4068 │ │ │ │ + @ instruction: 0xf904f7fd │ │ │ │ andscs r6, r0, r3, ror #26 │ │ │ │ @ instruction: 0xf7fe65a3 │ │ │ │ - ldr pc, [r8, pc, lsl #27]! │ │ │ │ + @ instruction: 0xe7b8fd95 │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf9ccf0c8 │ │ │ │ + @ instruction: 0xf9eef0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - @ instruction: 0xe7d2fe77 │ │ │ │ + bfi pc, r9, (invalid: 29:18) @ │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf9bcf0c8 │ │ │ │ + @ instruction: 0xf9def0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [r0, r7, ror #28] @ │ │ │ │ + ldrb pc, [r0, r9, lsl #29] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2acc │ │ │ │ + bl 0xfebb2ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r2, [r4], -r8, asr #1 │ │ │ │ vaddl.u8 , d18, d2 │ │ │ │ stmdacs r0, {r6, r7, ip, sp} │ │ │ │ movwcs sp, #4157 @ 0x103d │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ ldreq r6, [r2, #3878] @ 0xf26 │ │ │ │ strle r6, [r1, #-2061] @ 0xfffff7f3 │ │ │ │ suble r2, fp, fp, lsr #27 │ │ │ │ adclt r6, sp, #10616832 @ 0xa20000 │ │ │ │ - bne 0x14f6e80 │ │ │ │ + bne 0x14f6e74 │ │ │ │ svclt 0x00183a02 │ │ │ │ - b 0x11a4108 │ │ │ │ + b 0x11a40fc │ │ │ │ @ instruction: 0xf0456542 │ │ │ │ - bllt 0x1fece8c │ │ │ │ + bllt 0x1fece80 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 8, cr15, [r3, #-668]! @ 0xfffffd64 │ │ │ │ + stclvs 8, cr15, [r3, #-692]! @ 0xfffffd4c │ │ │ │ strvs r4, [r3, #1576]! @ 0x628 │ │ │ │ @ instruction: 0xf0c86835 │ │ │ │ - bmi 0xa59f20 │ │ │ │ + bmi 0xa59f9c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r3, r8, ip, sp, lr} │ │ │ │ - blx 0xff717c7a │ │ │ │ + blx 0xfff97c6e │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf954f0c8 │ │ │ │ + @ instruction: 0xf976f0c8 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - strb pc, [r3, r3, lsl #28] @ │ │ │ │ + strb pc, [r3, r5, lsr #28] @ │ │ │ │ vmla.i8 d27, d20, d6 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad21c │ │ │ │ - @ instruction: 0xf86af7fd │ │ │ │ + blvs 0xff6ad210 │ │ │ │ + @ instruction: 0xf870f7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ - movwcs pc, #11515 @ 0x2cfb @ │ │ │ │ + movwcs pc, #11521 @ 0x2d01 @ │ │ │ │ ldrb r6, [r5, r3, ror #1] │ │ │ │ tstmi lr, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ - @ instruction: 0xf936f0c8 │ │ │ │ + @ instruction: 0xf958f0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [lr, r1, ror #27] @ │ │ │ │ - addeq r4, fp, r0, lsr #12 │ │ │ │ + ldrb pc, [lr, r3, lsl #28] @ │ │ │ │ + addeq r4, fp, ip, lsr #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, asr #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - stc2l 0, cr15, [r2], #-796 @ 0xfffffce4 │ │ │ │ + stc2 0, cr15, [r4], {199} @ 0xc7 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d11c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6d2a0 │ │ │ │ + blcs 0x6d294 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf895f835 │ │ │ │ + @ instruction: 0xf895f83b │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5da0 │ │ │ │ + blcs 0x3b5d94 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0x4630b99b │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r0, #-812]! @ 0xfffffcd4 │ │ │ │ + stc2 0, cr15, [r2, #812] @ 0x32c │ │ │ │ @ instruction: 0xf8d4e7e3 │ │ │ │ @ instruction: 0xf0c78014 │ │ │ │ - @ instruction: 0x4607fc35 │ │ │ │ + @ instruction: 0x4607fc57 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d12e │ │ │ │ @ instruction: 0x462830d1 │ │ │ │ - blcs 0x6d340 │ │ │ │ + blcs 0x6d334 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r1, r2, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x124684 │ │ │ │ + ldmib r4, {r0, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x124678 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ subpl pc, r9, r3 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, fp, sp}^ │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @@ -77282,64 +77279,64 @@ │ │ │ │ ldmpl r2, {r4, r7, r8, ip, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @ instruction: 0xf0c80120 │ │ │ │ - ldr pc, [r2, pc, lsr #22]! │ │ │ │ + sbfx pc, r1, #22, #19 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r0, #-812]! @ 0xfffffcd4 │ │ │ │ - bcs 0x95a08 │ │ │ │ + stc2l 0, cr15, [r2, #-812] @ 0xfffffcd4 │ │ │ │ + bcs 0x959fc │ │ │ │ @ instruction: 0x4639d03d │ │ │ │ @ instruction: 0xf0cc4638 │ │ │ │ - and pc, r7, r3, lsr #30 │ │ │ │ + and pc, r7, r5, asr #30 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xf8bef0cc │ │ │ │ + @ instruction: 0xf8e0f0cc │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cbb1cb │ │ │ │ - ldrtmi pc, [r0], -r9, asr #26 @ │ │ │ │ + ldrtmi pc, [r0], -fp, ror #26 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscle r2, fp, r0, lsl #20 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffeaf0cb │ │ │ │ + @ instruction: 0xf80cf0cc │ │ │ │ stmiblt sl, {r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46384611 │ │ │ │ - stc2 0, cr15, [ip, #-812] @ 0xfffffcd4 │ │ │ │ + stc2 0, cr15, [lr, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf0cbe7e0 │ │ │ │ - ldrtmi pc, [r0], -sp, lsl #27 @ │ │ │ │ + ldrtmi pc, [r0], -pc, lsr #27 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf830f0cc │ │ │ │ + @ instruction: 0xf852f0cc │ │ │ │ @ instruction: 0xf0c7e7ce │ │ │ │ - vpadd.i8 d31, d20, d23 │ │ │ │ + vpadd.i8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andscs r0, pc, #1409286146 @ 0x54000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - @ instruction: 0xffc6f0cb │ │ │ │ + @ instruction: 0xffe8f0cb │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0cc2201 │ │ │ │ - @ instruction: 0x462af81f │ │ │ │ + strtmi pc, [sl], -r1, asr #16 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 0, 9, cr15, cr14, cr11, {6} │ │ │ │ + cdp2 0, 12, cr15, cr0, cr11, {6} │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - addeq r4, fp, lr, asr #9 │ │ │ │ + ldrdeq r4, [fp], sl │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble pc, {r1, r8, r9, fp, sp}^ @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77348,411 +77345,411 @@ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ strmi r6, [r5], -fp, asr #16 │ │ │ │ suble r2, r4, r4, lsl #22 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ eorsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ eorle r6, sp, r0, ror r3 │ │ │ │ - ldc2 0, cr15, [r0, #248]! @ 0xf8 │ │ │ │ + ldc2l 0, cr15, [lr, #248] @ 0xf8 │ │ │ │ stmdavs r6!, {r6, r8, r9, ip, sp, pc} │ │ │ │ - blx 0x1f17ede │ │ │ │ + blx 0xfe797ed2 │ │ │ │ cdpcs 6, 0, cr4, cr15, cr7, {0} │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf8d8ff49 │ │ │ │ + @ instruction: 0xf8d8ff4f │ │ │ │ @ instruction: 0x46390038 │ │ │ │ - stc2 0, cr15, [sl], {203} @ 0xcb │ │ │ │ + stc2 0, cr15, [ip], #812 @ 0x32c │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c8d00c │ │ │ │ - vtst.8 d31, d7, d9 │ │ │ │ + vtst.8 d31, d7, d27 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - stc2l 0, cr15, [r4], {205} @ 0xcd │ │ │ │ + stc2l 0, cr15, [r6], #820 @ 0x334 │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c74770 │ │ │ │ - strmi pc, [r7], -r1, asr #22 │ │ │ │ + strmi pc, [r7], -r3, ror #22 │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8584638 │ │ │ │ @ instruction: 0xf0cb1026 │ │ │ │ - @ instruction: 0xe7ccfc5d │ │ │ │ + @ instruction: 0xe7ccfc7f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2e50 │ │ │ │ + bl 0xfebb2e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle r7, r0, lsl #22 │ │ │ │ stccs 8, cr6, [fp, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - blcs 0x67fc0 │ │ │ │ + blcs 0x67fb4 │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vadd.f32 d2, d0, d13 │ │ │ │ ldm pc, {r1, r2, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, fp, r5, lsl r0 @ │ │ │ │ eorseq r0, r9, fp, rrx │ │ │ │ teqeq r9, r8, lsr #1 │ │ │ │ rsceq r0, fp, r7, ror r0 │ │ │ │ tsteq r4, r1, lsr #2 │ │ │ │ smlalbteq r0, r9, r6, r0 │ │ │ │ umullseq r0, r4, r4, r0 │ │ │ │ @ instruction: 0xf0c30099 │ │ │ │ - @ instruction: 0xf8d4fbc9 │ │ │ │ + @ instruction: 0xf8d4fbeb │ │ │ │ strmi r3, [r6], -ip, asr #1 │ │ │ │ rscsvc pc, lr, #82837504 @ 0x4f00000 │ │ │ │ rscsvs pc, pc, #217055232 @ 0xcf00000 │ │ │ │ svceq 0x0008f013 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x00084628 │ │ │ │ rsbsmi pc, pc, #79 @ 0x4f │ │ │ │ - blvs 0xff6b7354 │ │ │ │ + blvs 0xff6b7348 │ │ │ │ @ instruction: 0xf0cc4633 │ │ │ │ - @ instruction: 0xf894f853 │ │ │ │ + @ instruction: 0xf894f875 │ │ │ │ stmdbcs r0, {r0, r2, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -r8, asr #2 │ │ │ │ - @ instruction: 0xf83af0d1 │ │ │ │ + @ instruction: 0xf85cf0d1 │ │ │ │ @ instruction: 0xf0cb4630 │ │ │ │ - @ instruction: 0xf894fb9b │ │ │ │ + @ instruction: 0xf894fbbd │ │ │ │ strvs r3, [r5, #213]! @ 0xd5 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, sp, asr r1 │ │ │ │ - blx 0x1719ce6 │ │ │ │ + blx 0x1899cda │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldreq lr, [sl, #-2516] @ 0xfffff62c │ │ │ │ - blx 0xfe198036 │ │ │ │ + blx 0xfea1802a │ │ │ │ strvs r6, [r5, #3875]! @ 0xf23 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8948115 │ │ │ │ stmiavs r2!, {r0, r2, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x14f72a0 │ │ │ │ + bne 0x14f7294 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, lr, ror #2 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xff76f0c7 │ │ │ │ + @ instruction: 0xff98f0c7 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - str pc, [r7, r1, lsr #24] │ │ │ │ + str pc, [r7, r3, asr #24] │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7ff1ad2 │ │ │ │ strb pc, [r5, r7, ror #19] @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - @ instruction: 0xe7b5fffb │ │ │ │ + ldr pc, [r5, pc, ror #31]! │ │ │ │ vadd.f32 q11, , q9 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ stmiavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - @ instruction: 0xff56f0c7 │ │ │ │ + @ instruction: 0xff78f0c7 │ │ │ │ vnmls.f32 s8, s27, s19 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ msrvc CPSR_fxc, r1, lsl #10 │ │ │ │ @ instruction: 0xf0c86808 │ │ │ │ - @ instruction: 0x2100f9b5 │ │ │ │ + ldrdcs pc, [r0, -r7] │ │ │ │ @ instruction: 0xf0d04608 │ │ │ │ - ldr pc, [pc, pc, asr #31] │ │ │ │ + @ instruction: 0xe79ffff1 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad63c │ │ │ │ + bne 0xfebad630 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - mrc2 7, 2, pc, cr8, cr12, {7} │ │ │ │ + mrc2 7, 2, pc, cr14, cr12, {7} │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d065a3 │ │ │ │ - @ instruction: 0xe78dffd1 │ │ │ │ + @ instruction: 0xe78dfff3 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - vst1.16 {d31-d32}, [pc :128], r9 │ │ │ │ + vst1.32 {d31-d32}, [pc], fp │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0xf46ffb65 │ │ │ │ + @ instruction: 0xf46ffb87 │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - andcs pc, r3, r5, asr #23 │ │ │ │ - @ instruction: 0xff0ef0c7 │ │ │ │ + andcs pc, r3, r7, ror #23 │ │ │ │ + @ instruction: 0xff30f0c7 │ │ │ │ orrsmi pc, ip, pc, asr #32 │ │ │ │ andcs r4, sp, r2, lsl #12 │ │ │ │ - blx 0x1599e0e │ │ │ │ + blx 0x1719e02 │ │ │ │ vabd.s8 q15, , q12 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ sbcscc pc, r6, r4, lsl #17 │ │ │ │ - blx 0x1198148 │ │ │ │ + blx 0x1a1813c │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x109816e │ │ │ │ + blx 0x1918162 │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [sl], {203} @ 0xcb │ │ │ │ + stc2l 0, cr15, [ip], #812 @ 0x32c │ │ │ │ vst2.8 {d22-d23}, [pc :256], r1 │ │ │ │ strtmi r7, [r8], -r4, lsr #5 │ │ │ │ - blx 0xfe898186 │ │ │ │ + blx 0xff11817a │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf8b42002 │ │ │ │ @ instruction: 0xf08310b8 │ │ │ │ - b 0x109ca64 │ │ │ │ + b 0x109ca58 │ │ │ │ @ instruction: 0xf0416143 │ │ │ │ @ instruction: 0xf7fc4188 │ │ │ │ - @ instruction: 0xe73ffe37 │ │ │ │ + @ instruction: 0xe73ffe3d │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - vst1.8 {d31-d32}, [pc :64], fp │ │ │ │ + vst1.8 {d31-d32}, [pc :256]! │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0xf46ffb17 │ │ │ │ + @ instruction: 0xf46ffb39 │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0xf8b4fb77 │ │ │ │ + @ instruction: 0xf8b4fb99 │ │ │ │ strhcs r5, [r2], -r8 │ │ │ │ - cdp2 0, 11, cr15, cr14, cr7, {6} │ │ │ │ + cdp2 0, 14, cr15, cr0, cr7, {6} │ │ │ │ @ instruction: 0xf0454602 │ │ │ │ mulcs fp, r4, r5 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - ldr pc, [r7, -r3, lsl #22] │ │ │ │ + ldr pc, [r7, -r9, lsl #22] │ │ │ │ @ instruction: 0xee1d4a5a │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ ldrmi r0, [r3], #-816 @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf0c82200 │ │ │ │ - @ instruction: 0xe6fff8f9 │ │ │ │ + usat pc, #31, fp, lsl #18 @ │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad77c │ │ │ │ + bne 0xfebad770 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [sl, -r3, lsr #11] │ │ │ │ vnmla.f32 s8, s26, s14 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ ldrmi r0, [r3], #-948 @ 0xfffffc4c │ │ │ │ @ instruction: 0xf0c82200 │ │ │ │ - @ instruction: 0xe6d7f8d1 │ │ │ │ + @ instruction: 0xe6d7f8f3 │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 0, 7, cr15, cr0, cr7, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr7, {6} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - @ instruction: 0xe6dafb1b │ │ │ │ + @ instruction: 0xe6dafb3d │ │ │ │ stmdale sl, {r0, r2, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f025 │ │ │ │ - ldrdeq fp, [r5], -r5 │ │ │ │ - ldrdeq fp, [r5], -r5 │ │ │ │ - andeq fp, r5, r9, ror #25 │ │ │ │ - strdeq fp, [r5], -r3 │ │ │ │ - ldrdeq fp, [r5], -r5 │ │ │ │ - strdeq fp, [r5], -r3 │ │ │ │ - andeq fp, r5, r7, lsl lr │ │ │ │ - strdeq fp, [r5], -r3 │ │ │ │ - andeq fp, r5, r9, ror #28 │ │ │ │ - andeq fp, r5, sp, asr #27 │ │ │ │ - strdeq fp, [r5], -r3 │ │ │ │ - strdeq fp, [r5], -r3 │ │ │ │ - strdeq fp, [r5], -r3 │ │ │ │ - ldrdeq fp, [r5], -r5 │ │ │ │ + andeq fp, r5, r9, asr #31 │ │ │ │ + andeq fp, r5, r9, asr #31 │ │ │ │ + ldrdeq fp, [r5], -sp │ │ │ │ + andeq fp, r5, r7, ror #31 │ │ │ │ + andeq fp, r5, r9, asr #31 │ │ │ │ + andeq fp, r5, r7, ror #31 │ │ │ │ + andeq fp, r5, fp, lsl #28 │ │ │ │ + andeq fp, r5, r7, ror #31 │ │ │ │ + andeq fp, r5, sp, asr lr │ │ │ │ + andeq fp, r5, r1, asr #27 │ │ │ │ + andeq fp, r5, r7, ror #31 │ │ │ │ + andeq fp, r5, r7, ror #31 │ │ │ │ + andeq fp, r5, r7, ror #31 │ │ │ │ + andeq fp, r5, r9, asr #31 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - vst2.32 {d31,d33}, [pc], r1 │ │ │ │ + vst2.32 {d31,d33}, [pc :128], r3 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0x4629fa7d │ │ │ │ + @ instruction: 0x4629fa9f │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cb1200 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - pkhtb pc, r6, sp, asr #21 @ │ │ │ │ + @ instruction: 0xe686faff │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad868 │ │ │ │ + bne 0xfebad85c │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2l 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + stc2l 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strtmi r6, [r0], -r3, lsr #11 │ │ │ │ - mrc2 7, 5, pc, cr0, cr14, {7} │ │ │ │ + mcr2 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ vmin.s8 q15, q2, q11 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6c0818 │ │ │ │ - ldc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - bls 0x1375a0 │ │ │ │ + blvs 0xff6c080c │ │ │ │ + ldc2 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ + bls 0x137594 │ │ │ │ ldrmi r4, [r3], #-1568 @ 0xfffff9e0 │ │ │ │ andlt r6, r4, r3, lsr #11 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ - ldrdeq r4, [fp], r6 │ │ │ │ - addeq r4, fp, lr, lsl #1 │ │ │ │ - addeq r4, fp, lr, lsr r0 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr0, cr14, {7} │ │ │ │ + addeq r4, fp, r2, ror #3 │ │ │ │ + umulleq r4, fp, sl, r0 │ │ │ │ + addeq r4, fp, sl, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vrecps.f32 d20, d7, d17 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ ldcmi 6, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf0c66830 │ │ │ │ - strbmi pc, [r4, #-3815] @ 0xfffff119 @ │ │ │ │ + strbmi pc, [r4, #-3849] @ 0xfffff0f7 @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q10, │ │ │ │ vmls.i d22, d0, d0[0] │ │ │ │ vst3.32 {d16-d18}, [pc :64], r5 │ │ │ │ ldmdavs r0!, {r1, r8, ip, sp, lr} │ │ │ │ - subsvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbsvc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr6, {6} │ │ │ │ + cdp2 0, 15, cr15, cr8, cr6, {6} │ │ │ │ tstpvc r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d15, d3 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c664e3 │ │ │ │ - @ instruction: 0xf44ffecb │ │ │ │ + @ instruction: 0xf44ffeed │ │ │ │ strmi r7, [r3], -r3, lsl #2 │ │ │ │ - sbccs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + rsccs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - cdp2 0, 12, cr15, cr0, cr6, {6} │ │ │ │ + cdp2 0, 14, cr15, cr2, cr6, {6} │ │ │ │ tstpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d15, d3 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c66523 │ │ │ │ - @ instruction: 0xf44ffeb5 │ │ │ │ + @ instruction: 0xf44ffed7 │ │ │ │ strmi r5, [r3], -r2, lsl #3 │ │ │ │ - rsbvc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsbsvc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strtvs r6, [r3], #2096 @ 0x830 │ │ │ │ - @ instruction: 0xff0cf0c6 │ │ │ │ - rsbsvc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xff2ef0c6 │ │ │ │ + addvc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d1, d3 │ │ │ │ ldmdavs r0!, {r3, r6, r8} │ │ │ │ @ instruction: 0xf0c665e3 │ │ │ │ - strtvs pc, [r0], -r1, lsl #30 │ │ │ │ + strtvs pc, [r0], -r3, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - eorseq r8, r3, r0, asr #26 │ │ │ │ + eorseq r8, r3, r8, asr sp │ │ │ │ addseq r4, r5, ip, lsr r6 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x14291dc │ │ │ │ + b 0x14291d0 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0x5f530 │ │ │ │ + bcc 0x5f524 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe0eca84 │ │ │ │ + b 0xfe0eca78 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x1456110 │ │ │ │ + b 0x1456104 │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x1456104 │ │ │ │ + b 0x14560f8 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x113916c │ │ │ │ + b 0x1139160 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ streq fp, [r2], #-2522 @ 0xfffff626 │ │ │ │ andcs lr, r0, #270336 @ 0x42000 │ │ │ │ - b 0x10ecd88 │ │ │ │ + b 0x10ecd7c │ │ │ │ ldrb r6, [ip, r0] │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x144b014 │ │ │ │ - b 0x1434dc0 │ │ │ │ + b 0x144b008 │ │ │ │ + b 0x1434db4 │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ stmdacs r0, {r8, r9, lr} │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ @ instruction: 0x4618b570 │ │ │ │ ldrmi r2, [r9], -r1, lsl #12 │ │ │ │ - blx 0x1e59b8 │ │ │ │ - b 0x5189cc │ │ │ │ + blx 0x1e59ac │ │ │ │ + b 0x5189c0 │ │ │ │ andle r0, pc, ip, lsl #30 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strteq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ tstmi r1, #-2013265920 @ 0x88000000 │ │ │ │ - blcs 0x268dec │ │ │ │ + blcs 0x268de0 │ │ │ │ andcs sp, r0, #-1073741767 @ 0xc0000039 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ svceq 0x0080f01c │ │ │ │ cmnpne ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @@ -77766,80 +77763,80 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xb12b6e43 │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb3440 │ │ │ │ + bl 0xfebb3434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf8f0f0c3 │ │ │ │ + @ instruction: 0xf912f0c3 │ │ │ │ stcvs 3, cr2, [r2, #4]! │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ andcs r6, r0, r3, ror #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ andle r2, r8, r1, lsl #22 │ │ │ │ tstle sp, r4, lsl #22 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - vmla.i8 d27, d23, d7 │ │ │ │ + vmla.i8 d27, d23, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldmdblt r8!, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdblt sl, {r0, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb3498 │ │ │ │ + bl 0xfebb348c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ - blmi 0xdc760 │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ + blmi 0xdc754 │ │ │ │ @ instruction: 0x900022bb │ │ │ │ - @ instruction: 0xf8f4f1df │ │ │ │ - eorseq r8, r3, r0, lsl #27 │ │ │ │ + @ instruction: 0xf916f1df │ │ │ │ + mlaseq r3, r8, sp, r8 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bllt 0xff59a2bc │ │ │ │ + bllt 0xff71a2b0 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf0cb1022 │ │ │ │ - svclt 0x0000b911 │ │ │ │ + svclt 0x0000b933 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb34e8 │ │ │ │ + bl 0xfebb34dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - @ instruction: 0xffdef0c6 │ │ │ │ + @ instruction: 0xf800f0c7 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d118 │ │ │ │ @ instruction: 0x462820d1 │ │ │ │ ldrtmi r6, [r1], -fp, ror #26 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - bl 0xfe95cf1c │ │ │ │ + bl 0xfe95cf10 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ @ instruction: 0xf7fc441a │ │ │ │ - ldrtmi pc, [r0], -fp, lsr #23 @ │ │ │ │ + @ instruction: 0x4630fbb1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534622 │ │ │ │ @ instruction: 0xf0cb1027 │ │ │ │ - ldrtmi pc, [r0], -r3, asr #18 @ │ │ │ │ + ldrtmi pc, [r0], -r5, ror #18 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -77847,77 +77844,77 @@ │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r6, [ip], -lr, asr #18 │ │ │ │ stmdblt r7, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8954276 │ │ │ │ stmiavs r1!, {r1, r4, r5, r7, ip, sp}^ │ │ │ │ stmdbcs sp, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ stmdavs r2!, {r0, r3, ip, lr, pc} │ │ │ │ - bcs 0x6dc24 │ │ │ │ + bcs 0x6dc18 │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ stmdavs r3!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ - blmi 0x808b98 │ │ │ │ + blmi 0x808b8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r3, r6, r8, r9, fp, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ vhsub.s8 d18, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ @ instruction: 0xf8d07190 │ │ │ │ @ instruction: 0xf0c70120 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0c6e7d1 │ │ │ │ - vmax.f32 , q2, │ │ │ │ + vmax.f32 d31, d20, d13 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46320395 │ │ │ │ - blvs 0x16addec │ │ │ │ - @ instruction: 0xf8ecf0cb │ │ │ │ + blvs 0x16adde0 │ │ │ │ + @ instruction: 0xf90ef0cb │ │ │ │ vnmls.f64 d4, d13, d9 │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ - bl 0x124a5c │ │ │ │ + bl 0x124a50 │ │ │ │ andls r0, r0, r8 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - @ instruction: 0x008b3bb0 │ │ │ │ - addeq r3, fp, r0, ror #22 │ │ │ │ + @ instruction: 0x008b3bbc │ │ │ │ + addeq r3, fp, ip, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb3624 │ │ │ │ + bl 0xfebb3618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ andsle r2, r7, pc, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #18 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ pop {r2, r5} │ │ │ │ @ instruction: 0xf0cb4070 │ │ │ │ - @ instruction: 0xf8d0b859 │ │ │ │ + @ instruction: 0xf8d0b87b │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf06fd5f0 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - @ instruction: 0xe7e9f9bb │ │ │ │ + ubfx pc, sp, #19, #10 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0x46284611 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - @ instruction: 0xf9aef0cb │ │ │ │ + @ instruction: 0xf9d0f0cb │ │ │ │ @ instruction: 0xf04f2203 │ │ │ │ ldrshtvs r3, [r2], #63 @ 0x3f │ │ │ │ @ instruction: 0xe7d765b3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77929,116 +77926,116 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00b4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ - cdp2 0, 15, cr15, cr4, cr6, {6} │ │ │ │ + @ instruction: 0xff16f0c6 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ tstle r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff21a4d8 │ │ │ │ + blx 0xff39a4cc │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ - bleq 0x4a7d94 │ │ │ │ + bleq 0x4a7d88 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xfffcf0ca │ │ │ │ + @ instruction: 0xf81ef0cb │ │ │ │ @ instruction: 0xb3aae7ee │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x98844 │ │ │ │ + blx 0x918838 │ │ │ │ @ instruction: 0xf032e007 │ │ │ │ ldrtmi r0, [r9], -r0, lsr #6 │ │ │ │ andscs fp, pc, #8, 30 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xb1ab4628 │ │ │ │ - @ instruction: 0xf826f0cb │ │ │ │ + @ instruction: 0xf848f0cb │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ - bcs 0x8c2f8 │ │ │ │ + bcs 0x8c2ec │ │ │ │ ldrtmi sp, [r9], -pc, ror #1 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - strb pc, [sl, fp, asr #21]! @ │ │ │ │ + strb pc, [sl, sp, ror #21]! @ │ │ │ │ ldrmi fp, [r1], -sl, ror #18 │ │ │ │ - @ instruction: 0xf0ca4638 │ │ │ │ - strb pc, [r4, sp, ror #31]! @ │ │ │ │ - @ instruction: 0xf86ef0cb │ │ │ │ + @ instruction: 0xf0cb4638 │ │ │ │ + strb pc, [r4, pc, lsl #16]! @ │ │ │ │ + @ instruction: 0xf890f0cb │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ shsaxmi fp, r9, r7 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - bfi pc, r5, #22, #1 @ │ │ │ │ - cdp2 0, 9, cr15, cr12, cr6, {6} │ │ │ │ + @ instruction: 0xe7d6fb37 │ │ │ │ + cdp2 0, 11, cr15, cr14, cr6, {6} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pkhbtmi r2, r0, pc, lsl #4 @ │ │ │ │ @ instruction: 0xf0cb6cd9 │ │ │ │ - ldrtmi pc, [r9], -fp, lsr #21 @ │ │ │ │ + ldrtmi pc, [r9], -sp, asr #21 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0x1988c6 │ │ │ │ + blx 0xa188ba │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - strb pc, [r0, r3, lsl #19] @ │ │ │ │ + strb pc, [r0, r5, lsr #19] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldmdblt r0!, {r6, r7} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [lr], -r8 │ │ │ │ @ instruction: 0x461f4690 │ │ │ │ - cdp2 0, 6, cr15, cr12, cr6, {6} │ │ │ │ + cdp2 0, 8, cr15, cr14, cr6, {6} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ teqle r5, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x101a5e8 │ │ │ │ + blx 0x119a5dc │ │ │ │ @ instruction: 0x462168f2 │ │ │ │ sbcseq r4, r2, r0, lsr #12 │ │ │ │ - @ instruction: 0xf988f0cc │ │ │ │ + @ instruction: 0xf9aaf0cc │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8d647c0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ andle r0, lr, pc, lsl #30 │ │ │ │ - cdp2 0, 4, cr15, cr14, cr6, {6} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr6, {6} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534681 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - strbmi pc, [sl], -fp, ror #30 @ │ │ │ │ + strbmi pc, [sl], -sp, lsl #31 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x462847b8 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff50f0ca │ │ │ │ + @ instruction: 0xff72f0ca │ │ │ │ svclt 0x0000e7ca │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ tstpvc r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ @@ -78057,88 +78054,88 @@ │ │ │ │ rscpl pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4618e776 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb38cc │ │ │ │ + bl 0xfebb38c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r6], -r1, lsl #2 │ │ │ │ movwlt fp, #43361 @ 0xa961 │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr15, {7} │ │ │ │ svclt 0x00181e59 │ │ │ │ - bcs 0x64b04 │ │ │ │ + bcs 0x64af8 │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ rscsle r2, r0, r0, lsl #18 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca009a │ │ │ │ - stmdavs r1!, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr15, {7} │ │ │ │ @ instruction: 0x4629b21b │ │ │ │ addseq r4, sl, r8, lsr #12 │ │ │ │ @ instruction: 0xf0ca4252 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r3, r8, lsl #1 │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrmi r5, [r1], r4, lsl #1 │ │ │ │ - bleq 0x458770 │ │ │ │ + bleq 0x458764 │ │ │ │ @ instruction: 0xf0c64604 │ │ │ │ - ldrtmi pc, [r1], -r5, lsr #27 @ │ │ │ │ + ldrtmi pc, [r1], -r7, asr #27 @ │ │ │ │ vst1.32 {d20-d22}, [r5], r2 │ │ │ │ @ instruction: 0xf0ca6588 │ │ │ │ - @ instruction: 0xf045fec5 │ │ │ │ + @ instruction: 0xf045fee7 │ │ │ │ @ instruction: 0xf0c60503 │ │ │ │ - strmi pc, [r7], -pc, asr #27 │ │ │ │ - ldc2 0, cr15, [r8, #792] @ 0x318 │ │ │ │ + @ instruction: 0x4607fdf1 │ │ │ │ + ldc2 0, cr15, [sl, #792]! @ 0x318 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - ldmdbmi r3, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r5], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdapl r1, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ ldrbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xfe498af6 │ │ │ │ + blx 0xfed18aea │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46e098 │ │ │ │ + blcs 0x46e08c │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf0d04630 │ │ │ │ - @ instruction: 0x4632f91f │ │ │ │ + ldrtmi pc, [r2], -r1, asr #18 @ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ - addeq r3, fp, r8, asr #15 │ │ │ │ + ldrdeq r3, [fp], r4 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb39f0 │ │ │ │ + bl 0xfebb39e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -78148,28 +78145,28 @@ │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 0, 12, cr15, cr8, cr10, {6} │ │ │ │ + cdp2 0, 14, cr15, cr10, cr10, {6} │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ andcs pc, r1, sp, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7c8bc │ │ │ │ + blcs 0x7c8b0 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @@ -78179,111 +78176,111 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r3, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ - b 0x11248b4 │ │ │ │ + b 0x11248a8 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d5686f │ │ │ │ @ instruction: 0xf0c6800c │ │ │ │ - svccs 0x000ffcf5 │ │ │ │ + svccs 0x000ffd17 │ │ │ │ cmple r1, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c8f7fc │ │ │ │ + @ instruction: 0xf8cef7fc │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - stc2l 0, cr15, [r4], #792 @ 0x318 │ │ │ │ + stc2 0, cr15, [r6, #-792] @ 0xfffffce8 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8b6f7fc │ │ │ │ + @ instruction: 0xf8bcf7fc │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b8d03d │ │ │ │ ldrtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xf99cf0cb │ │ │ │ + @ instruction: 0xf9bef0cb │ │ │ │ @ instruction: 0x463a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf82af0cc │ │ │ │ + @ instruction: 0xf84cf0cc │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [lr, #808] @ 0x328 │ │ │ │ + ldc2l 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - stc2 0, cr15, [r4], #792 @ 0x318 │ │ │ │ + stc2l 0, cr15, [r6], {198} @ 0xc6 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcsle r0, pc, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [lr, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r2], -r1, asr #3 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8a6f0cb │ │ │ │ + @ instruction: 0xf8c8f0cb │ │ │ │ @ instruction: 0x464b2210 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xfff0f0cb │ │ │ │ + @ instruction: 0xf812f0cc │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb3bb4 │ │ │ │ + bl 0xfebb3ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0c6460d │ │ │ │ - strmi pc, [r6], -sp, ror #24 │ │ │ │ + strmi pc, [r6], -pc, lsl #25 │ │ │ │ @ instruction: 0xd1212f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf840f7fc │ │ │ │ + @ instruction: 0xf846f7fc │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1c98d2e │ │ │ │ + blx 0xfe518d22 │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ ldreq r4, [r2], #-1584 @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xff74f0ca │ │ │ │ + @ instruction: 0xff96f0ca │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r5, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r6, #-808]! @ 0xfffffcd8 │ │ │ │ + stc2 0, cr15, [r8, #808] @ 0x328 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @@ -78291,50 +78288,50 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [ip], -r4 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ @ instruction: 0xf0c64616 │ │ │ │ - @ instruction: 0xf1b9fc21 │ │ │ │ + @ instruction: 0xf1b9fc43 │ │ │ │ strmi r0, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf897d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e364 │ │ │ │ + blcs 0x6e358 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b383 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - @ instruction: 0xf8dcf0cb │ │ │ │ + @ instruction: 0xf8fef0cb │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8d368a0 │ │ │ │ @ instruction: 0xf0c78000 │ │ │ │ - @ instruction: 0x462af8b9 │ │ │ │ + @ instruction: 0x462af8db │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r9, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - stmdbvs r3!, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ - @ instruction: 0xf0ca4628 │ │ │ │ - @ instruction: 0xe7d1fff3 │ │ │ │ + @ instruction: 0xf0cb4628 │ │ │ │ + bfi pc, r5, #16, #2 @ │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ rsbsvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrmi lr, [r8], -lr, lsl #15 │ │ │ │ @@ -78364,62 +78361,62 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d79c │ │ │ │ + blcs 0x5d790 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c68004 │ │ │ │ - strmi pc, [r7], -r9, lsl #23 │ │ │ │ + strmi pc, [r7], -fp, lsr #23 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e434 │ │ │ │ + blcs 0x6e428 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5ff5b │ │ │ │ + @ instruction: 0xf8d5ff61 │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - @ instruction: 0x4680fb77 │ │ │ │ + pkhbtmi pc, r0, r9, lsl #23 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d139 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e458 │ │ │ │ + blcs 0x6e44c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf0c6ff49 │ │ │ │ - vqdmulh.s , , │ │ │ │ + @ instruction: 0xf0c6ff4f │ │ │ │ + vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ pkhbtmi r2, r1, r5, lsl #7 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - strbmi pc, [fp], -r7, ror #25 @ │ │ │ │ + strbmi pc, [fp], -r9, lsl #26 @ │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0xf8d5fc67 │ │ │ │ + @ instruction: 0xf8d5fc89 │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - @ instruction: 0x4680fb3d │ │ │ │ + pkhtbmi pc, r0, pc, asr #22 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vhadd.s8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - @ instruction: 0xe7c6fc57 │ │ │ │ + @ instruction: 0xe7c6fc79 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @ instruction: 0x461610d1 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @@ -78429,55 +78426,55 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d8a0 │ │ │ │ + blcs 0x5d894 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c68004 │ │ │ │ - strmi pc, [r7], -r7, lsl #22 │ │ │ │ + strmi pc, [r7], -r9, lsr #22 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e538 │ │ │ │ + blcs 0x6e52c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fed9 │ │ │ │ + @ instruction: 0xf8d5fedf │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - @ instruction: 0x4680faf5 │ │ │ │ + pkhbtmi pc, r0, r7, lsl #22 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e55c │ │ │ │ + blcs 0x6e550 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r2], -r7, asr #29 @ │ │ │ │ + strbmi pc, [r2], -sp, asr #29 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x462047b0 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ - blx 0xfe51acf6 │ │ │ │ + blx 0xfe51acea │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xffd19046 │ │ │ │ + ldc2 0, cr15, [r4], {202} @ 0xca │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - blx 0xff29903c │ │ │ │ + blx 0xffb19030 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ sbcsle r0, r2, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0xff919066 │ │ │ │ + stc2 0, cr15, [r4], {202} @ 0xca │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ @@ -78487,92 +78484,92 @@ │ │ │ │ cmnlt r2, ip, asr #1 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ orrlt r0, r0, r1 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bleq 0xff080d44 │ │ │ │ + bleq 0xff080d38 │ │ │ │ submi lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c68008 │ │ │ │ - strmi pc, [r1], sp, lsl #21 │ │ │ │ + strmi pc, [r1], pc, lsr #21 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d178 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e62c │ │ │ │ + blcs 0x6e620 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fe5f │ │ │ │ + @ instruction: 0xf8d5fe65 │ │ │ │ @ instruction: 0xf0c6a004 │ │ │ │ - @ instruction: 0x4680fa7b │ │ │ │ + pkhbtmi pc, r0, sp, lsl #21 @ │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e650 │ │ │ │ + blcs 0x6e644 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - svccs 0x0000fe4d │ │ │ │ + svccs 0x0000fe53 │ │ │ │ vand d29, d7, d29 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ vpmin.s8 d18, d28, d5 │ │ │ │ vqshl.s64 q10, q8, #0 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ - bmi 0xbccbb4 │ │ │ │ + bmi 0xbccba8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ tstls r1, r3, lsl r4 │ │ │ │ @ instruction: 0xb1ae444a │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ andls r4, r0, #622592 @ 0x98000 │ │ │ │ - @ instruction: 0xf9a6f0c7 │ │ │ │ + @ instruction: 0xf9c8f0c7 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff464a │ │ │ │ strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrteq pc, [ip], #2263 @ 0x8d7 @ │ │ │ │ andls r4, r0, #28, 18 @ 0x70000 │ │ │ │ - @ instruction: 0xf990f0c7 │ │ │ │ + @ instruction: 0xf9b2f0c7 │ │ │ │ vabd.s8 q15, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca102a │ │ │ │ - svccs 0x0000fb55 │ │ │ │ - blmi 0x611160 │ │ │ │ + svccs 0x0000fb77 │ │ │ │ + blmi 0x611154 │ │ │ │ svclt 0x0070ee1d │ │ │ │ - beq 0xffc99780 │ │ │ │ - bcs 0xfe5d9968 │ │ │ │ + beq 0xffc99774 │ │ │ │ + bcs 0xfe5d995c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbmi pc, [r0, ip, asr #4]! @ │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf507440b │ │ │ │ @ instruction: 0xf0c76187 │ │ │ │ - str pc, [lr, r9, ror #18]! │ │ │ │ + str pc, [lr, fp, lsl #19]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xc191ce │ │ │ │ + blx 0x14991c2 │ │ │ │ svclt 0x0000e787 │ │ │ │ - addeq r3, fp, r0, ror #2 │ │ │ │ + addeq r3, fp, ip, ror #2 │ │ │ │ addseq ip, r1, r8, lsr #18 │ │ │ │ addseq ip, r1, ip, lsr #19 │ │ │ │ - strdeq r3, [fp], r0 │ │ │ │ + strdeq r3, [fp], ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ ldmib r0, {r0, r4, r6, r7, ip}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ @@ -78580,410 +78577,410 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ - b 0x1124ef8 │ │ │ │ + b 0x1124eec │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c6686e │ │ │ │ - @ instruction: 0x4607f9d5 │ │ │ │ + @ instruction: 0x4607f9f7 │ │ │ │ cmple sp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ + stc2 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf9c4f0c6 │ │ │ │ + @ instruction: 0xf9e6f0c6 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ - @ instruction: 0xf9b4f0c6 │ │ │ │ + ldc2 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xf9d6f0c6 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r7, r9, sl, lr} │ │ │ │ - blx 0xfeb99290 │ │ │ │ + blx 0xff419284 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96014416 │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ @ instruction: 0x61a8f506 │ │ │ │ strbeq pc, [r0, #-2262] @ 0xfffff72a @ │ │ │ │ - @ instruction: 0xf8ecf0c7 │ │ │ │ + @ instruction: 0xf90ef0c7 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, asr #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0xfe9192e4 │ │ │ │ + blx 0xff1992d8 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf978f0c6 │ │ │ │ + @ instruction: 0xf99af0c6 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ adcsle r0, r3, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xfe519304 │ │ │ │ + blx 0xfed992f8 │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - strdeq r2, [fp], r2 @ │ │ │ │ + strdeq r2, [fp], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb41ec │ │ │ │ + bl 0xfebb41e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbccc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c6460e │ │ │ │ - @ instruction: 0x4605f951 │ │ │ │ + @ instruction: 0x4605f973 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ + stc2 7, cr15, [sl, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cb2220 │ │ │ │ - strtmi pc, [r0], -r9, lsl #22 │ │ │ │ + strtmi pc, [r0], -fp, lsr #22 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - strb pc, [r3, pc, asr #20]! @ │ │ │ │ + @ instruction: 0xe7e3fa71 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-124] @ 0xffffff84 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106958 │ │ │ │ tstle r7, r0, ror r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ @ instruction: 0xf0c64690 │ │ │ │ - @ instruction: 0x2c0ff90b │ │ │ │ + @ instruction: 0x2c0ff92d │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ + stc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf8faf0c6 │ │ │ │ + @ instruction: 0xf91cf0c6 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + ldc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - ldc2 0, cr15, [lr, #792] @ 0x318 │ │ │ │ + stc2l 0, cr15, [r0, #792] @ 0x318 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ stmib sp, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ ldrmi r4, [sl], -r0 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vqadd.s8 d13, d0, d5 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf0c705c4 │ │ │ │ - strtmi pc, [r8], -r3, lsr #16 │ │ │ │ + strtmi pc, [r8], -r5, asr #16 │ │ │ │ @ instruction: 0x464a6831 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50087f0 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf0c70648 │ │ │ │ - strb pc, [r8, sp, lsl #16]! @ │ │ │ │ + strb pc, [r8, pc, lsr #16]! @ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9d2f0ca │ │ │ │ + @ instruction: 0xf9f4f0ca │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffbaf0cb │ │ │ │ + @ instruction: 0xffdcf0cb │ │ │ │ vaba.s8 d30, d20, d28 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1024 │ │ │ │ - ldr pc, [sp, r3, asr #19] │ │ │ │ + ldr pc, [sp, r5, ror #19] │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff84f0cb │ │ │ │ + @ instruction: 0xffa6f0cb │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r2, fp, r6, ror #28 │ │ │ │ + addeq r2, fp, r2, ror lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ ldmdblt r0!, {r7, ip} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs pc, {r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ @ instruction: 0xf0c6460d │ │ │ │ - @ instruction: 0x4606f87b │ │ │ │ + @ instruction: 0x4606f89d │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, lr, cr11 @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr11 @ │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf86af0c6 │ │ │ │ + @ instruction: 0xf88cf0c6 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ cmple r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ + mcrr2 7, 15, pc, r2, cr11 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - @ instruction: 0xf8d5ff65 │ │ │ │ + @ instruction: 0xf8d5ff87 │ │ │ │ @ instruction: 0xf0c6800c │ │ │ │ - @ instruction: 0x4607f853 │ │ │ │ + @ instruction: 0x4607f875 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d136 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6eaa0 │ │ │ │ + blcs 0x6ea94 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #24 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsr #24 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx 0x19955c │ │ │ │ + blx 0xa19550 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - @ instruction: 0xf8d5f94f │ │ │ │ + @ instruction: 0xf8d5f971 │ │ │ │ @ instruction: 0xf0c68008 │ │ │ │ - strmi pc, [r7], -r5, lsr #16 │ │ │ │ + strmi pc, [r7], -r7, asr #16 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d26 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0xe7bbf93f │ │ │ │ + ldr pc, [fp, r1, ror #18]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf936f0ca │ │ │ │ + @ instruction: 0xf958f0ca │ │ │ │ svclt 0x0000e7c9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ mlaslt r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xfffcf0c5 │ │ │ │ + @ instruction: 0xf81ef0c6 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff41b2c6 │ │ │ │ + blx 0xff59b2ba │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xffeaf0c5 │ │ │ │ + @ instruction: 0xf80cf0c6 │ │ │ │ @ instruction: 0xf1ba4607 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf89580cb │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6eb94 │ │ │ │ + blcs 0x6eb88 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fbbb │ │ │ │ + @ instruction: 0xf1b9fbc1 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0ca4620 │ │ │ │ - @ instruction: 0xf1bbfca7 │ │ │ │ + @ instruction: 0xf1bbfcc9 │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - @ instruction: 0x463afc9f │ │ │ │ + ldrtmi pc, [sl], -r1, asr #25 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr10, {6} │ │ │ │ + cdp2 0, 15, cr15, cr6, cr10, {6} │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr11, {6} │ │ │ │ + cdp2 0, 10, cr15, cr6, cr11, {6} │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0x463afe7d │ │ │ │ + @ instruction: 0x463afe9f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 10, cr15, cr14, cr10, {6} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr10, {6} │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - @ instruction: 0x4607ff99 │ │ │ │ + @ instruction: 0x4607ffbb │ │ │ │ svceq 0x000ff1b8 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1b1b38e │ │ │ │ + blx 0x1c9b382 │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - cdp2 0, 12, cr15, cr8, cr6, {6} │ │ │ │ + cdp2 0, 14, cr15, cr10, cr6, {6} │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, lsl r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0c568f7 │ │ │ │ - pkhtbmi pc, r0, sp, asr #30 @ │ │ │ │ + @ instruction: 0x4680ff7f │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xc9b402 │ │ │ │ + blx 0xe1b3f6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff4cf0c5 │ │ │ │ + @ instruction: 0xff6ef0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x81b426 │ │ │ │ - @ instruction: 0xff3cf0c5 │ │ │ │ + blx 0x99b41a │ │ │ │ + @ instruction: 0xff5ef0c5 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0ca4681 │ │ │ │ - ldrtmi pc, [fp], -fp, lsl #24 @ │ │ │ │ + ldrtmi pc, [fp], -sp, lsr #24 @ │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cb4900 │ │ │ │ - ldmvs r1!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r1!, {r0, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xffdef7fe │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe463a │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf838f0ca │ │ │ │ + @ instruction: 0xf85af0ca │ │ │ │ vaba.s8 d30, d4, d21 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - ldr pc, [r9, -pc, lsr #16] │ │ │ │ + @ instruction: 0xe719f851 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf826f0ca │ │ │ │ + @ instruction: 0xf848f0ca │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - cdp2 0, 15, cr15, cr12, cr5, {6} │ │ │ │ + @ instruction: 0xff1ef0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcle r0, pc, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf816f0ca │ │ │ │ + @ instruction: 0xf838f0ca │ │ │ │ vaba.s8 d30, d20, d16 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - ldrb pc, [fp, -sp, lsl #16] @ │ │ │ │ - addeq r2, fp, sl, lsr #23 │ │ │ │ + ldrb pc, [fp, -pc, lsr #16] @ │ │ │ │ + @ instruction: 0x008b2bb6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb46f4 │ │ │ │ + bl 0xfebb46e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r7, [r3], r1 │ │ │ │ @ instruction: 0x4632e9d0 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ mvnsmi fp, #-1073741801 @ 0xc0000017 │ │ │ │ streq pc, [r1], #-6 │ │ │ │ andcs fp, r0, ip, ror r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bleq 0xff98cce4 │ │ │ │ + bleq 0xff98ccd8 │ │ │ │ strbmi lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf00443e4 │ │ │ │ stccs 4, cr0, [r0], {1} │ │ │ │ strls sp, [r0, #-495] @ 0xfffffe11 │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -78993,82 +78990,82 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - cdp2 0, 10, cr15, cr4, cr5, {6} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr5, {6} │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1e1b574 │ │ │ │ + blx 0x1f9b568 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr5, {6} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr5, {6} │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ee84 │ │ │ │ + blcs 0x6ee78 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fa63 │ │ │ │ + @ instruction: 0xf1b9fa69 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf1b8fdb3 │ │ │ │ + @ instruction: 0xf1b8fdb9 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr5, {6} │ │ │ │ + cdp2 0, 12, cr15, cr8, cr5, {6} │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - strtmi pc, [r9], -r3, lsr #29 │ │ │ │ + strtmi pc, [r9], -r5, asr #29 │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf9a0f0cf │ │ │ │ + @ instruction: 0xf9c2f0cf │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf99cf0cf │ │ │ │ + @ instruction: 0xf9bef0cf │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0cc4640 │ │ │ │ - ldmvs r3!, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a5 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x6eee4 │ │ │ │ + blcs 0x6eed8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4648fa33 │ │ │ │ + @ instruction: 0x4648fa39 │ │ │ │ @ instruction: 0xf0cf4621 │ │ │ │ - strbmi pc, [sl], -r5, lsl #19 @ │ │ │ │ + strbmi pc, [sl], -r7, lsr #19 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff019958 │ │ │ │ + blx 0xff89994c │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0xf0c5f9e5 │ │ │ │ - andscs pc, pc, #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf0c5fa07 │ │ │ │ + andscs pc, pc, #1552 @ 0x610 │ │ │ │ strmi r4, [r2], r9, lsr #12 │ │ │ │ - blx 0x41996a │ │ │ │ - cdp2 0, 3, cr15, cr8, cr5, {6} │ │ │ │ + blx 0xc9995e │ │ │ │ + cdp2 0, 5, cr15, cr10, cr5, {6} │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cb4680 │ │ │ │ - andcs pc, r1, r3, lsr pc @ │ │ │ │ - blx 0xffa99970 │ │ │ │ + andcs pc, r1, r5, asr pc @ │ │ │ │ + blx 0x319966 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrbmi r9, [r3], -r0 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf0cb8004 │ │ │ │ - @ instruction: 0xf8d9fb81 │ │ │ │ + @ instruction: 0xf8d9fba3 │ │ │ │ strbmi r1, [r0], -r0 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff8cf0cb │ │ │ │ + @ instruction: 0xffaef0cb │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, sp, asr #29 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79081,54 +79078,54 @@ │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r4, [r1], #-1044 @ 0xfffffbec │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - stc2l 0, cr15, [ip, #-792] @ 0xfffffce8 │ │ │ │ + stc2l 0, cr15, [lr, #-792]! @ 0xfffffce8 │ │ │ │ vaba.s8 q15, q10, q2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xf1b9ff11 │ │ │ │ + @ instruction: 0xf1b9ff33 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf912f0cb │ │ │ │ + @ instruction: 0xf934f0cb │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf8d6ff99 │ │ │ │ + @ instruction: 0xf8d6ffbb │ │ │ │ @ instruction: 0xf1b8800c │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ - stc2l 0, cr15, [lr, #788] @ 0x314 │ │ │ │ + ldc2l 0, cr15, [r0, #788]! @ 0x314 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - blmi 0x39d2d8 │ │ │ │ + blmi 0x39d354 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xe721fedf │ │ │ │ + str pc, [r1, -r1, lsl #30]! │ │ │ │ subvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf0c91023 │ │ │ │ - smmls sl, r5, lr, pc @ │ │ │ │ - @ instruction: 0x008b28be │ │ │ │ - addeq r2, fp, ip, lsr #16 │ │ │ │ + smmlsr sl, r7, lr, pc @ │ │ │ │ + addeq r2, fp, sl, asr #17 │ │ │ │ + addeq r2, fp, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb4968 │ │ │ │ + bl 0xfebb495c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79148,90 +79145,90 @@ │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - stccs 13, cr15, [pc], {111} @ 0x6f │ │ │ │ + stccs 13, cr15, [pc], {145} @ 0x91 │ │ │ │ cmnle pc, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf942f7fb │ │ │ │ + @ instruction: 0xf948f7fb │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - ldc2l 0, cr15, [lr, #-788] @ 0xfffffcec │ │ │ │ + stc2 0, cr15, [r0, #788] @ 0x314 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmnle r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf930f7fb │ │ │ │ + @ instruction: 0xf936f7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01d │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xffd8f0c9 │ │ │ │ + @ instruction: 0xfffaf0c9 │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0x1a99b62 │ │ │ │ + blx 0xfe319b56 │ │ │ │ strtmi fp, [r8], -r7, ror #19 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 14 @ 0x3c00000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf942f0ca │ │ │ │ + @ instruction: 0xf964f0ca │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0x1399b9a │ │ │ │ + blx 0x1c19b8e │ │ │ │ rscle r2, r2, r0, lsl #30 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ - ldc2 0, cr15, [lr, #-788] @ 0xfffffcec │ │ │ │ + stc2l 0, cr15, [r0, #-788] @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ teqle r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8f0f7fb │ │ │ │ + @ instruction: 0xf8f6f7fb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - mcrr2 0, 12, pc, lr, cr6 @ │ │ │ │ + ldc2l 0, cr15, [r0], #-792 @ 0xfffffce8 │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xe79bfe13 │ │ │ │ + @ instruction: 0xe79bfe35 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 0, 0, cr15, cr10, cr9, {6} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr9, {6} │ │ │ │ vabd.s8 d30, d20, d0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - strb pc, [r9, r1, lsl #28] @ │ │ │ │ - @ instruction: 0x008b26b6 │ │ │ │ + strb pc, [r9, r3, lsr #28] @ │ │ │ │ + addeq r2, fp, r2, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ addlt r0, r3, r8, asr #1 │ │ │ │ @@ -79246,182 +79243,182 @@ │ │ │ │ pop {sl, fp} │ │ │ │ stmiaeq r0, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ subvc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c59004 │ │ │ │ - strmi pc, [r0], fp, lsr #25 │ │ │ │ + strmi pc, [r0], sp, asr #25 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1f0 │ │ │ │ + blcs 0x6f1e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5f87d │ │ │ │ + @ instruction: 0xf8d5f883 │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - pkhbtmi pc, r1, r9, lsl #25 @ │ │ │ │ + @ instruction: 0x4681fcbb │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f214 │ │ │ │ + blcs 0x6f208 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [fp], -fp, ror #16 @ │ │ │ │ + @ instruction: 0x464bf871 │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cb4648 │ │ │ │ - @ instruction: 0xf8d5faad │ │ │ │ + @ instruction: 0xf8d5facf │ │ │ │ @ instruction: 0xf1baa00c │ │ │ │ andsle r0, r6, pc, lsl #30 │ │ │ │ - ldc2l 0, cr15, [lr], #-788 @ 0xfffffcec │ │ │ │ + stc2 0, cr15, [r0], #788 @ 0x314 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - msrlt SPSR_fsxc, #9920 @ 0x26c0 │ │ │ │ + msrlt SPSR_fsxc, #12096 @ 0x2f40 │ │ │ │ @ instruction: 0xf0c62000 │ │ │ │ - ldrbmi pc, [fp], -fp, lsr #18 @ │ │ │ │ + ldrbmi pc, [fp], -sp, asr #18 @ │ │ │ │ strbmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cb9800 │ │ │ │ - bllt 0x121c2f0 │ │ │ │ + bllt 0x121c36c │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, r7, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r6, #-804]! @ 0xfffffcdc │ │ │ │ + ldc2 0, cr15, [r8, #804] @ 0x324 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - str pc, [r8, sp, ror #26]! │ │ │ │ + str pc, [r8, pc, lsl #27]! │ │ │ │ @ instruction: 0x4641465a │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - cdpcs 13, 0, cr15, cr0, cr7, {5} │ │ │ │ + cdpcs 13, 0, cr15, cr0, cr9, {6} │ │ │ │ @ instruction: 0x4649d0d6 │ │ │ │ andscs r4, pc, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf8b0f0ca │ │ │ │ + @ instruction: 0xf8d2f0ca │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - bfi pc, fp, (invalid: 27:11) @ │ │ │ │ + @ instruction: 0xe7cbfdbd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs lr, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - @ instruction: 0x4607fc19 │ │ │ │ + @ instruction: 0x4607fc3b │ │ │ │ cmple fp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffecf7fa │ │ │ │ + @ instruction: 0xfff2f7fa │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - stc2 0, cr15, [r8], {197} @ 0xc5 │ │ │ │ + stc2 0, cr15, [sl], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple r0, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffdaf7fa │ │ │ │ + @ instruction: 0xffe0f7fa │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ @ instruction: 0xf506443b │ │ │ │ ldrmi r6, [sl], -sl, ror #3 │ │ │ │ smmlseq r0, r6, r8, pc @ │ │ │ │ - blx 0x519e02 │ │ │ │ + blx 0xd99df6 │ │ │ │ cdpcs 8, 0, cr6, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf0c5d00f │ │ │ │ - vqdmulh.s , q10, │ │ │ │ + @ instruction: 0xf244fc03 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [lr], #804 @ 0x324 │ │ │ │ + stc2 0, cr15, [r0, #-804]! @ 0xfffffcdc │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c94638 │ │ │ │ - @ instruction: 0x4620fd39 │ │ │ │ + @ instruction: 0x4620fd5b │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldr pc, [pc, r1, ror #25]! │ │ │ │ + ldr pc, [pc, r3, lsl #26]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r8], {201} @ 0xc9 │ │ │ │ + ldc2l 0, cr15, [sl], #804 @ 0x324 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - umulleq r2, fp, r2, r4 │ │ │ │ + umulleq r2, fp, lr, r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8904604 │ │ │ │ ldrdlt r0, [r3], r1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ stmdavs pc!, {r4, r5, r6, ip, lr, pc}^ @ │ │ │ │ - blx 0xfe619e9e │ │ │ │ + blx 0xfee99e92 │ │ │ │ svccs 0x000f4680 │ │ │ │ @ instruction: 0xf894d161 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f418 │ │ │ │ + blcs 0x6f40c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5ff69 │ │ │ │ + @ instruction: 0xf8d5ff6f │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - strmi pc, [r7], -r5, lsl #23 │ │ │ │ + strmi pc, [r7], -r7, lsr #23 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d146 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f43c │ │ │ │ + blcs 0x6f430 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0xa9d924 │ │ │ │ + blmi 0xa9d930 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ movwlt r2, #26368 @ 0x6700 │ │ │ │ bicsvc pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x07d4f8d0 │ │ │ │ - blx 0xfed99f14 │ │ │ │ + blx 0xff619f08 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, fp, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79430,135 +79427,135 @@ │ │ │ │ andlt sp, r3, pc, lsr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf60083f0 │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ @ instruction: 0xf0c60858 │ │ │ │ - bfi pc, r3, #21, #9 @ │ │ │ │ + @ instruction: 0xe7ddfab5 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - mrrc2 0, 12, pc, r8, cr9 @ │ │ │ │ + ldc2l 0, cr15, [sl], #-804 @ 0xfffffcdc │ │ │ │ vaba.s8 d30, d20, d25 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - ldr pc, [lr, pc, asr #24] │ │ │ │ + @ instruction: 0xe79efc71 │ │ │ │ bfi r4, r8, #12, #17 │ │ │ │ - addeq r2, fp, r4, lsl #7 │ │ │ │ + umulleq r2, fp, r0, r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r2], r5, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - @ instruction: 0x2c0ffb15 │ │ │ │ + @ instruction: 0x2c0ffb37 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f53c │ │ │ │ + blcs 0x6f530 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmvs r4!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x199fc2 │ │ │ │ + ldmvs r4!, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xa19fb6 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr6, cr10, {7} │ │ │ │ + mrc2 7, 6, pc, cr12, cr10, {7} │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xa1bcc8 │ │ │ │ - blx 0x899ff2 │ │ │ │ + blx 0xb9bcbc │ │ │ │ + blx 0x1119fe6 │ │ │ │ @ instruction: 0xf0c54604 │ │ │ │ - @ instruction: 0x4641fb1d │ │ │ │ + @ instruction: 0x4641fb3f │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - cdp2 0, 1, cr15, cr10, cr14, {6} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr14, {6} │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 0, 1, cr15, cr6, cr14, {6} │ │ │ │ + cdp2 0, 3, cr15, cr8, cr14, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf1b94620 │ │ │ │ subsle r0, r4, r0, lsl #30 │ │ │ │ - @ instruction: 0xff80f0cb │ │ │ │ + @ instruction: 0xffa2f0cb │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0xff51a024 │ │ │ │ + blx 0xffd9a018 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r5, r7, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr4, cr10, {7} @ │ │ │ │ - blx 0xff11a044 │ │ │ │ + mcr2 7, 5, pc, cr10, cr10, {7} @ │ │ │ │ + blx 0xff99a038 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple ip, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr4, cr10, {7} │ │ │ │ - blx 0xffa1a064 │ │ │ │ + mrc2 7, 4, pc, cr10, cr10, {7} │ │ │ │ + blx 0x29a05a │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4607 │ │ │ │ - @ instruction: 0x463afe1d │ │ │ │ + @ instruction: 0x463afe3f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff20f0cb │ │ │ │ + @ instruction: 0xff42f0cb │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ @ instruction: 0xf0c56837 │ │ │ │ - strtmi pc, [r1], -r3, lsr #21 │ │ │ │ + strtmi pc, [r1], -r5, asr #21 │ │ │ │ @ instruction: 0xf0ce4606 │ │ │ │ - ldrtmi pc, [r2], -r9, ror #26 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #27 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x141bd7a │ │ │ │ - blx 0xfe69a098 │ │ │ │ + blx 0x141bd6e │ │ │ │ + blx 0xfef1a08c │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r8, #-824]! @ 0xfffffcc8 │ │ │ │ + ldc2 0, cr15, [sl, #824] @ 0x338 │ │ │ │ strtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ andcs pc, r1, r3, asr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0cb87f0 │ │ │ │ - @ instruction: 0xe7a9fefb │ │ │ │ + @ instruction: 0xe7a9ff1d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0xfe89a0e6 │ │ │ │ + blx 0xff11a0da │ │ │ │ @ instruction: 0xf0c568b4 │ │ │ │ - @ instruction: 0x4607fa77 │ │ │ │ + @ instruction: 0x4607fa99 │ │ │ │ @ instruction: 0xf43f2c0f │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xf1bafb91 │ │ │ │ + @ instruction: 0xf1bafbb3 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ andscs sl, r0, #468 @ 0x1d4 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 0, cr15, [r2, #808] @ 0x328 │ │ │ │ + ldc2 0, cr15, [r4, #808]! @ 0x328 │ │ │ │ vabd.s8 q15, q2, q15 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - @ instruction: 0xe7a3fb7f │ │ │ │ + str pc, [r3, r1, lsr #23]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0x1e1a13a │ │ │ │ + blx 0xfe69a12e │ │ │ │ svclt 0x0000e78a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb5020 │ │ │ │ + bl 0xfebb5014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79579,808 +79576,808 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - b 0x1125e94 │ │ │ │ + b 0x1125e88 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c568ae │ │ │ │ - strmi pc, [r7], -r7, lsl #20 │ │ │ │ + strmi pc, [r7], -r9, lsr #20 │ │ │ │ cmnle lr, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ ldrdhi pc, [r4], -r5 │ │ │ │ - @ instruction: 0xf9f6f0c5 │ │ │ │ + blx 0x69a1d0 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmnle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xffe6f0ca │ │ │ │ + @ instruction: 0xf808f0cb │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - @ instruction: 0xf8d5fe99 │ │ │ │ + @ instruction: 0xf8d5febb │ │ │ │ strmi sl, [r0], ip │ │ │ │ - @ instruction: 0xf9daf0c5 │ │ │ │ + @ instruction: 0xf9fcf0c5 │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff74f0ca │ │ │ │ + @ instruction: 0xff96f0ca │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - @ instruction: 0xf9c0f0c5 │ │ │ │ + @ instruction: 0xf9e2f0c5 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff5af0ca │ │ │ │ + @ instruction: 0xff7cf0ca │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4620fa59 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x159bf6c │ │ │ │ + blx 0x159bf60 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91026 │ │ │ │ - @ instruction: 0xf8d5fab3 │ │ │ │ + @ instruction: 0xf8d5fad5 │ │ │ │ @ instruction: 0xf0c58004 │ │ │ │ - strmi pc, [r6], -r9, lsl #19 │ │ │ │ + strmi pc, [r6], -fp, lsr #19 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldr pc, [r3, r3, lsr #21] │ │ │ │ + ldr pc, [r3, r5, asr #21] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0xfe71a2f0 │ │ │ │ + blx 0xfef9a2e4 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xe79dfa91 │ │ │ │ + @ instruction: 0xe79dfab3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb51e8 │ │ │ │ + bl 0xfebb51dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460e │ │ │ │ - @ instruction: 0x4605f953 │ │ │ │ + @ instruction: 0x4605f975 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf88ef0cb │ │ │ │ + @ instruction: 0xf8b0f0cb │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x151a380 │ │ │ │ + blx 0x1d9a374 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdaeq r3, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf918f0c5 │ │ │ │ + @ instruction: 0xf93af0c5 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f914 │ │ │ │ + blcs 0x6f908 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf0c5fceb │ │ │ │ - strtmi pc, [r9], -r9, lsl #18 │ │ │ │ + @ instruction: 0xf0c5fcf1 │ │ │ │ + strtmi pc, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf0c94607 │ │ │ │ - @ instruction: 0xf8d6fa2b │ │ │ │ + @ instruction: 0xf8d6fa4d │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - strmi pc, [r5], -r1, lsl #18 │ │ │ │ + strmi pc, [r5], -r3, lsr #18 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f944 │ │ │ │ + blcs 0x6f938 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x61d41c │ │ │ │ + blmi 0x61d428 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ ldrtmi r8, [r9], #-0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strtmi r9, [sl], -r1, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - stc2 0, cr15, [lr], #-844 @ 0xfffffcb4 │ │ │ │ + mrrc2 0, 13, pc, r0, cr3 @ │ │ │ │ @ instruction: 0x462a6871 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9f6f0c9 │ │ │ │ + blx 0x69a42c │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - ldrb pc, [r2, sp, ror #19] @ │ │ │ │ - addeq r1, fp, r2, lsl #29 │ │ │ │ + ldrb pc, [r2, pc, lsl #20] @ │ │ │ │ + addeq r1, fp, lr, lsl #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - @ instruction: 0xf8b4f0c5 │ │ │ │ + @ instruction: 0xf8d6f0c5 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa1c │ │ │ │ + blcs 0x6fa10 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fc87 │ │ │ │ + @ instruction: 0xf8d4fc8d │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - strmi pc, [r5], -r3, lsr #17 │ │ │ │ + strmi pc, [r5], -r5, asr #17 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d179 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa40 │ │ │ │ + blcs 0x6fa34 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462bfc75 │ │ │ │ + @ instruction: 0x462bfc7b │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b94638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - cdp2 0, 9, cr15, cr0, cr10, {6} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr10, {6} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe47f0 │ │ │ │ @ instruction: 0xf0cab92d │ │ │ │ - @ instruction: 0xf1b8fe9f │ │ │ │ + @ instruction: 0xf1b8fec1 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0x9010f8d4 │ │ │ │ - @ instruction: 0xf870f0c5 │ │ │ │ + @ instruction: 0xf892f0c5 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r8, cr10 @ │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - @ instruction: 0xf85ef0c5 │ │ │ │ + @ instruction: 0xf880f0c5 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ cmple sp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r8, #808]! @ 0x328 │ │ │ │ - blcs 0x782b4 │ │ │ │ + cdp2 0, 1, cr15, cr10, cr10, {6} │ │ │ │ + blcs 0x782a8 │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46290895 │ │ │ │ ldrdeq pc, [r4], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf962f0c9 │ │ │ │ + @ instruction: 0xf984f0c9 │ │ │ │ ldrdeq pc, [r8], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - blx 0xc9a56e │ │ │ │ + blx 0x151a562 │ │ │ │ vabd.s8 d30, d20, d30 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91025 │ │ │ │ - @ instruction: 0xf8d4f953 │ │ │ │ + @ instruction: 0xf8d4f975 │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - strmi pc, [r5], -r9, lsr #16 │ │ │ │ + strmi pc, [r5], -fp, asr #16 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vhadd.s8 d29, d20, d5 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - str pc, [r6, r3, asr #18] │ │ │ │ + str pc, [r6, r5, ror #18] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf93af0c9 │ │ │ │ + @ instruction: 0xf95cf0c9 │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - @ instruction: 0xf810f0c5 │ │ │ │ + @ instruction: 0xf832f0c5 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf92af0c9 │ │ │ │ + @ instruction: 0xf94cf0c9 │ │ │ │ svclt 0x0000e7b2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [sp], -pc, lsl #17 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ - @ instruction: 0xfff4f0c4 │ │ │ │ + @ instruction: 0xf816f0c5 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fb9c │ │ │ │ + blcs 0x6fb90 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5fbc7 │ │ │ │ - @ instruction: 0xf0c4900c │ │ │ │ - strmi pc, [r7], -r3, ror #31 │ │ │ │ + @ instruction: 0xf8d5fbcd │ │ │ │ + @ instruction: 0xf0c5900c │ │ │ │ + strmi pc, [r7], -r5, lsl #16 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fbc0 │ │ │ │ + blcs 0x6fbb4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afbb5 │ │ │ │ + @ instruction: 0x463afbbb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 13, cr15, cr14, cr9, {6} │ │ │ │ + @ instruction: 0xff00f0c9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs fp!, {r0, r3, r5, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe43f8 │ │ │ │ vtst.8 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xf8d5f8e1 │ │ │ │ + @ instruction: 0xf8d5f903 │ │ │ │ @ instruction: 0xf0c4900c │ │ │ │ - @ instruction: 0x4607ffb7 │ │ │ │ + @ instruction: 0x4607ffd9 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - @ instruction: 0x463af8d1 │ │ │ │ + @ instruction: 0x463af8f3 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 11, cr15, cr4, cr9, {6} │ │ │ │ + cdp2 0, 13, cr15, cr6, cr9, {6} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d5d0d5 │ │ │ │ @ instruction: 0xf0c48010 │ │ │ │ - @ instruction: 0x4607ff9f │ │ │ │ + strmi pc, [r7], -r1, asr #31 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fc48 │ │ │ │ + blcs 0x6fc3c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afb71 │ │ │ │ + @ instruction: 0x463afb77 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8f2f0c9 │ │ │ │ - blcs 0x7844c │ │ │ │ + @ instruction: 0xf914f0c9 │ │ │ │ + blcs 0x78440 │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46210795 │ │ │ │ @ instruction: 0xf0c96c78 │ │ │ │ - ldcvs 8, cr15, [r8], #668 @ 0x29c │ │ │ │ + ldcvs 8, cr15, [r8], #804 @ 0x324 │ │ │ │ @ instruction: 0xf0c94621 │ │ │ │ - stmdavs r9!, {r0, r1, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf894f0c9 │ │ │ │ + @ instruction: 0xf8b6f0c9 │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb55e4 │ │ │ │ + bl 0xfebb55d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ andsle r2, r8, r1, lsl #22 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ ldrle r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - blvs 0x166fca0 │ │ │ │ + blvs 0x166fc94 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c94030 │ │ │ │ - @ instruction: 0xf890b86d │ │ │ │ + @ instruction: 0xf890b88f │ │ │ │ stmdblt sl!, {r0, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [sp], #-1682 @ 0xfffff96e │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf06fbfeb │ │ │ │ strtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0c94620 │ │ │ │ - ldrb pc, [sp, r3, asr #19] @ │ │ │ │ + ldrb pc, [sp, r5, ror #19] @ │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff28306c │ │ │ │ + blvs 0xff283060 │ │ │ │ @ instruction: 0xf0c94621 │ │ │ │ - blls 0xdcb44 │ │ │ │ + blls 0xdcbc0 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c9461a │ │ │ │ - vmla.i8 d31, d23, d31 │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0cb6819 │ │ │ │ - @ instruction: 0xf04ff839 │ │ │ │ + @ instruction: 0xf04ff85b │ │ │ │ strvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ svclt 0x0000e7b0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r0, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - cdp2 0, 15, cr15, cr12, cr4, {6} │ │ │ │ + @ instruction: 0xff1ef0c4 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fd8c │ │ │ │ + blcs 0x6fd80 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff8f │ │ │ │ + @ instruction: 0xf8d4ff95 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - strmi pc, [r5], -r5, ror #29 │ │ │ │ + strmi pc, [r5], -r7, lsl #30 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fdbc │ │ │ │ + blcs 0x6fdb0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afab7 │ │ │ │ + @ instruction: 0x463afabd │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ ldrbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ smmlsr fp, r0, pc, r4 @ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffe6f0c8 │ │ │ │ + @ instruction: 0xf808f0c9 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - @ instruction: 0x463affdd │ │ │ │ + shsub8mi pc, sl, pc @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0xffcef0c8 │ │ │ │ + @ instruction: 0xfff0f0c8 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - @ instruction: 0xffcaf0c8 │ │ │ │ + @ instruction: 0xffecf0c8 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -sp, asr #17 │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ @ instruction: 0xf0c44698 │ │ │ │ - stccs 14, cr15, [pc, #-580] @ 0x5e350 │ │ │ │ + stccs 14, cr15, [pc, #-716] @ 0x5e2bc │ │ │ │ tstle ip, r4, lsl #12 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x199c594 │ │ │ │ + blx 0x1b1c588 │ │ │ │ ldrdcs lr, [r4, -r6] │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff24f7fb │ │ │ │ + @ instruction: 0xff2af7fb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ @ instruction: 0x46536871 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vabd.s8 d30, d4, d4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - strb pc, [r3, pc, lsl #31]! @ │ │ │ │ + @ instruction: 0xe7e3ffb1 │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ stclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xff86f0c8 │ │ │ │ + @ instruction: 0xffa8f0c8 │ │ │ │ strtmi r6, [r1], -r8, lsr #25 │ │ │ │ - @ instruction: 0xff82f0c8 │ │ │ │ + @ instruction: 0xffa4f0c8 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r0, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ - cdp2 0, 4, cr15, cr8, cr4, {6} │ │ │ │ + cdp2 0, 6, cr15, cr10, cr4, {6} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fef4 │ │ │ │ + blcs 0x6fee8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fa1b │ │ │ │ + @ instruction: 0xf8d4fa21 │ │ │ │ @ instruction: 0xf0c4b00c │ │ │ │ - @ instruction: 0x4607fe37 │ │ │ │ + @ instruction: 0x4607fe59 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d140 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ff18 │ │ │ │ + blcs 0x6ff0c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -r9, lsl #20 │ │ │ │ + strtmi pc, [sl], -pc, lsl #20 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff81 │ │ │ │ + @ instruction: 0xf8d4ff87 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - @ instruction: 0x4605fe1f │ │ │ │ + strmi pc, [r5], -r1, asr #28 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ff48 │ │ │ │ + blcs 0x6ff3c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463af9f1 │ │ │ │ + @ instruction: 0x463af9f7 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrbmi r6, [r3], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xe6954ff0 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff20f0c8 │ │ │ │ + @ instruction: 0xff42f0c8 │ │ │ │ ldrdlt pc, [ip], -r4 │ │ │ │ - ldc2l 0, cr15, [r6, #784]! @ 0x310 │ │ │ │ + cdp2 0, 1, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf1bb4607 │ │ │ │ adcsle r0, lr, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff10f0c8 │ │ │ │ + @ instruction: 0xff32f0c8 │ │ │ │ vaba.s8 d30, d20, d31 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - ldrtmi pc, [sl], -r7, lsl #30 @ │ │ │ │ + ldrtmi pc, [sl], -r9, lsr #30 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcle r0, pc, r0, lsl #30 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - cdp2 0, 15, cr15, cr8, cr8, {6} │ │ │ │ + @ instruction: 0xff1af0c8 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - cdp2 0, 15, cr15, cr4, cr8, {6} │ │ │ │ + @ instruction: 0xff16f0c8 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r0, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - ldc2 0, cr15, [sl, #784]! @ 0x310 │ │ │ │ + ldc2l 0, cr15, [ip, #784] @ 0x310 │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70010 │ │ │ │ + blcs 0x70004 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5f98d │ │ │ │ + @ instruction: 0xf8d5f993 │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - strmi pc, [r4], -r9, lsr #27 │ │ │ │ + strmi pc, [r4], -fp, asr #27 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70034 │ │ │ │ + blcs 0x70028 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fb463b │ │ │ │ - @ instruction: 0x4621fef3 │ │ │ │ + @ instruction: 0x4621fef9 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4622465b │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vmin.s8 d30, d4, d12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81024 │ │ │ │ - @ instruction: 0xf8d5fea7 │ │ │ │ + @ instruction: 0xf8d5fec9 │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604fd7d │ │ │ │ + @ instruction: 0x4604fd9f │ │ │ │ svceq 0x000ff1ba │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - bfi pc, r7, (invalid: 29:20) @ │ │ │ │ + @ instruction: 0xe7d4feb9 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 0, 8, cr15, cr14, cr8, {6} │ │ │ │ + cdp2 0, 11, cr15, cr0, cr8, {6} │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - cdp2 0, 8, cr15, cr10, cr8, {6} │ │ │ │ + cdp2 0, 10, cr15, cr12, cr8, {6} │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ movwne lr, #14801 @ 0x39d1 │ │ │ │ ldrmi fp, [r1], r1, lsl #1 │ │ │ │ @ instruction: 0xf0034606 │ │ │ │ svccs 0x0000021f │ │ │ │ - blcs 0x8e478 │ │ │ │ + blcs 0x8e46c │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf802fa61 │ │ │ │ @ instruction: 0xf8d5d137 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - strmi pc, [r4], -r5, asr #26 │ │ │ │ + strmi pc, [r4], -r7, ror #26 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d119 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x700fc │ │ │ │ + blcs 0x700f0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4640f917 │ │ │ │ - @ instruction: 0xf9eef0c5 │ │ │ │ + @ instruction: 0x4640f91d │ │ │ │ + blx 0x49ab54 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46224653 │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqrshl.s8 d30, d26, d20 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - strb pc, [r6, r5, asr #28]! @ │ │ │ │ + strb pc, [r6, r7, ror #28]! @ │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 0, 3, cr15, cr12, cr8, {6} │ │ │ │ + cdp2 0, 5, cr15, cr14, cr8, {6} │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - cdp2 0, 3, cr15, cr8, cr8, {6} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr8, {6} │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - b 0x141f6f0 │ │ │ │ + b 0x141f6e4 │ │ │ │ ldclvs 1, cr7, [r8], {216} @ 0xd8 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr8, {6} │ │ │ │ + cdp2 0, 6, cr15, cr10, cr8, {6} │ │ │ │ svclt 0x0000e7bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ movwvc lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4680 │ │ │ │ ldrmi r9, [r2], r0, lsr #32 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182b00 │ │ │ │ - blx 0x1a2a0d4 │ │ │ │ + blx 0x1a2a0c8 │ │ │ │ tstple r0, r1, lsl #14 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [ip], #784 @ 0x310 │ │ │ │ + stc2 0, cr15, [lr, #-784] @ 0xfffffcf0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9a2f0c5 │ │ │ │ + @ instruction: 0xf9c4f0c5 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - bllt 0x1f082c │ │ │ │ + bllt 0x1f0820 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vqrshl.s8 q15, q8, q2 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ svceq 0x00f90695 │ │ │ │ @ instruction: 0xf0c86cf0 │ │ │ │ - @ instruction: 0xf0c4fe15 │ │ │ │ - @ instruction: 0x4605fcd3 │ │ │ │ + @ instruction: 0xf0c4fe37 │ │ │ │ + @ instruction: 0x4605fcf5 │ │ │ │ @ instruction: 0xf0c54638 │ │ │ │ - strmi pc, [r1], -r9, lsl #19 │ │ │ │ + strmi pc, [r1], -fp, lsr #19 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ @ instruction: 0x46296c70 │ │ │ │ - stc2l 0, cr15, [lr, #800]! @ 0x320 │ │ │ │ + cdp2 0, 1, cr15, cr0, cr8, {6} │ │ │ │ @ instruction: 0x46296cb0 │ │ │ │ - stc2l 0, cr15, [sl, #800]! @ 0x320 │ │ │ │ + cdp2 0, 0, cr15, cr12, cr8, {6} │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xe7f10695 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5b40 │ │ │ │ + bl 0xfebb5b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ - ldc2 0, cr15, [r2], #784 @ 0x310 │ │ │ │ + ldc2l 0, cr15, [r4], {196} @ 0xc4 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @ instruction: 0xf8941aed │ │ │ │ - blcs 0x6aca8 │ │ │ │ + blcs 0x6ac9c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ strtmi r2, [sl], #-516 @ 0xfffffdfc │ │ │ │ - @ instruction: 0xf882f7fa │ │ │ │ + @ instruction: 0xf888f7fa │ │ │ │ tstle r3, pc, lsl #30 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1691 @ 0xfffff965 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ vadd.f32 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - andcs pc, r1, #27, 30 @ 0x6c │ │ │ │ + andcs pc, r1, #61, 30 @ 0xf4 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff16f0c8 │ │ │ │ + @ instruction: 0xff38f0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - stc2 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [r2, #808] @ 0x328 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5be0 │ │ │ │ + bl 0xfebb5bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - @ instruction: 0x4605fc57 │ │ │ │ + @ instruction: 0x4605fc79 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf82af7fa │ │ │ │ + @ instruction: 0xf830f7fa │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca2204 │ │ │ │ - strtmi pc, [r0], -sp, ror #22 │ │ │ │ + strtmi pc, [r0], -pc, lsl #23 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - ubfx pc, r5, #26, #4 │ │ │ │ + @ instruction: 0xe7e3fd77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5c60 │ │ │ │ + bl 0xfebb5c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - @ instruction: 0x4605fc17 │ │ │ │ + @ instruction: 0x4605fc39 │ │ │ │ @ instruction: 0xd1292f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffeaf7f9 │ │ │ │ + @ instruction: 0xfff0f7f9 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ rscsmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf602442b │ │ │ │ @ instruction: 0xf8d201dc │ │ │ │ @ instruction: 0x461a08dc │ │ │ │ - blx 0x39adda │ │ │ │ + blx 0xc1adce │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r7, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r8, #-800] @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [sl, #-800]! @ 0xfffffce0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - @ instruction: 0x008b14b2 │ │ │ │ + @ instruction: 0x008b14be │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -80399,15 +80396,15 @@ │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ ldmiblt r7!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r2, #-800]! @ 0xfffffce0 │ │ │ │ + ldc2l 0, cr15, [r4, #-800] @ 0xfffffce0 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80420,15 +80417,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 2, 4, cr15, cr12, cr8, {2} │ │ │ │ + cdp2 2, 7, cr15, cr2, cr8, {2} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -80440,23 +80437,23 @@ │ │ │ │ ldrdge pc, [r8], -r1 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ stmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd7902 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf8cd8014 │ │ │ │ @ instruction: 0x9607b018 │ │ │ │ - blx 0xfea1cbfe │ │ │ │ + blx 0xfea1cbf2 │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ ldmiblt r7!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r0], {200} @ 0xc8 │ │ │ │ + ldc2l 0, cr15, [r2], #800 @ 0x320 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80469,155 +80466,155 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 2, cr15, [sl, #288]! @ 0x120 │ │ │ │ + cdp2 2, 1, cr15, cr0, cr8, {2} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb5e94 │ │ │ │ + bl 0xfebb5e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460781f0 │ │ │ │ - blx 0x139ccb2 │ │ │ │ + blx 0x139cca6 │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2l 0, cr15, [r6], #-800 @ 0xfffffce0 │ │ │ │ + ldc2 0, cr15, [r8], {200} @ 0xc8 │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ mulcs r1, fp, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7ed60 │ │ │ │ + blcs 0x7ed54 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb5f20 │ │ │ │ + bl 0xfebb5f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf0c4681d │ │ │ │ - bmi 0x45eb18 │ │ │ │ + bmi 0x45eb94 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - blx 0x9b078 │ │ │ │ + blx 0x91b06c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, fp, r8, lsl r2 │ │ │ │ + addeq r1, fp, r4, lsr #4 │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xff42f0c4 │ │ │ │ + @ instruction: 0xff64f0c4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - movwcs pc, #3053 @ 0xbed @ │ │ │ │ + movwcs pc, #3087 @ 0xc0f @ │ │ │ │ andcs r6, r0, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5fd4 │ │ │ │ + bl 0xfebb5fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c44607 │ │ │ │ - strmi pc, [r5], -r9, ror #20 │ │ │ │ + strmi pc, [r5], -fp, lsl #21 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xff1ef0c4 │ │ │ │ + @ instruction: 0xff40f0c4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 15, cr15, cr6, cr8, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - ldrtmi pc, [r2], -r7, asr #25 @ │ │ │ │ + ldrtmi pc, [r2], -r9, ror #25 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2], {200} @ 0xc8 │ │ │ │ + stc2l 0, cr15, [r4], #800 @ 0x320 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c82208 │ │ │ │ - strtmi pc, [sl], -r7, ror #28 │ │ │ │ + strtmi pc, [sl], -r9, lsl #29 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stcllt 0, cr15, [r2, #-800] @ 0xfffffce0 │ │ │ │ + stcllt 0, cr15, [r4, #-800]! @ 0xfffffce0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb602c │ │ │ │ + bl 0xfebb6020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - @ instruction: 0x4605fa31 │ │ │ │ + @ instruction: 0x4605fa53 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr4, cr9, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr10, cr9, {7} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, pc, asr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xc9b1c2 │ │ │ │ + blx 0x151b1b6 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb60ac │ │ │ │ + bl 0xfebb60a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdbcs pc, {r1, r2, r9, sl, lr} @ │ │ │ │ ldm pc, {r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r7, -r1] │ │ │ │ eorscc r2, r0, r9, lsr #18 │ │ │ │ mrccc 7, 1, r3, cr14, cr7, {1} │ │ │ │ @@ -80648,568 +80645,568 @@ │ │ │ │ ubfx r6, r5, #24, #6 │ │ │ │ subvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldcvs 3, cr2, [r5, #-8] │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf0c40795 │ │ │ │ - @ instruction: 0x4605f9b7 │ │ │ │ + @ instruction: 0x4605f9d9 │ │ │ │ @ instruction: 0xf0c86cf9 │ │ │ │ - ldcvs 12, cr15, [sl], #52 @ 0x34 │ │ │ │ + ldcvs 12, cr15, [sl], #188 @ 0xbc │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [ip], {200} @ 0xc8 │ │ │ │ + ldc2 0, cr15, [lr], #-800 @ 0xfffffce0 │ │ │ │ strb r2, [sp, r9, lsl #6] │ │ │ │ - @ instruction: 0xf9aaf0c4 │ │ │ │ + @ instruction: 0xf9ccf0c4 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mrrcvs 6, 0, r4, sl, cr5 │ │ │ │ @ instruction: 0xf0c86d19 │ │ │ │ - movwcs pc, #15633 @ 0x3d11 @ │ │ │ │ + movwcs pc, #15667 @ 0x3d33 @ │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf0c40795 │ │ │ │ - @ instruction: 0x4605f999 │ │ │ │ + @ instruction: 0x4605f9bb │ │ │ │ ldcvs 12, cr6, [r9, #-488]! @ 0xfffffe18 │ │ │ │ - stc2 0, cr15, [r4, #-800] @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [r6, #-800]! @ 0xfffffce0 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - ldcvs 14, cr15, [r9], #396 @ 0x18c │ │ │ │ + ldcvs 14, cr15, [r9], #532 @ 0x214 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0x189b2c4 │ │ │ │ + blx 0xfe11b2b8 │ │ │ │ str r2, [r9, r9, lsl #6]! │ │ │ │ subcc pc, r4, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vmax.s8 d20, d15, d11 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d23, d12, #64 │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ vadd.i8 d22, d8, d0 │ │ │ │ - @ instruction: 0xf7b1fa83 │ │ │ │ - svclt 0x0000fd7d │ │ │ │ + @ instruction: 0xf7b1faa9 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d0b087 │ │ │ │ - bmi 0x126b30c │ │ │ │ + bmi 0x126b300 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmdbvs fp, {r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - blcs 0x3b0828 │ │ │ │ + blcs 0x3b081c │ │ │ │ stmvs fp, {r1, r3, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ andle r2, r5, sp, lsl #22 │ │ │ │ - blcs 0x3b9034 │ │ │ │ + blcs 0x3b9028 │ │ │ │ stmiavs fp, {r1, ip, lr, pc}^ │ │ │ │ - vstrle d2, [pc, #-52] @ 0x5efdc │ │ │ │ - blmi 0xef08b4 │ │ │ │ - blls 0x1b9080 │ │ │ │ + vstrle d2, [pc, #-52] @ 0x5efd0 │ │ │ │ + blmi 0xef08a8 │ │ │ │ + blls 0x1b9074 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf940f0c4 │ │ │ │ + @ instruction: 0xf962f0c4 │ │ │ │ @ instruction: 0xf0c44607 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x430a40 │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x430a34 │ │ │ │ vhadd.s8 , q2, │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46380295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x161b374 │ │ │ │ - blcs 0x4394e4 │ │ │ │ + blx 0x1e9b368 │ │ │ │ + blcs 0x4394d8 │ │ │ │ vqadd.s8 d29, d4, d24 │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46400295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x131b38c │ │ │ │ - blcs 0x1391fc │ │ │ │ + blx 0x1b9b380 │ │ │ │ + blcs 0x1391f0 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ strcs pc, [r6, #-3] │ │ │ │ strbmi r2, [r1], -r2 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - stmiavs r1!, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stcls 15, cr15, [r3, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf0c42000 │ │ │ │ - ldrtmi pc, [r9], -r9, asr #27 @ │ │ │ │ + ldrtmi pc, [r9], -fp, ror #27 @ │ │ │ │ strbmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ strls r8, [r0, -r4] │ │ │ │ - cdp2 0, 6, cr15, cr2, cr9, {6} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr9, {6} │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd463a │ │ │ │ @ instruction: 0x2001f9b5 │ │ │ │ strbmi lr, [r1], -sp, lsr #15 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - ubfx pc, r5, #22, #1 │ │ │ │ + @ instruction: 0xe7e0fb77 │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - @ instruction: 0xe7dafa7f │ │ │ │ + ldrb pc, [sl, r1, lsr #21] @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xc9b3f4 │ │ │ │ + blx 0x151b3e8 │ │ │ │ strtmi lr, [r9], -sl, asr #15 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - ldr pc, [r9, fp, lsr #20]! │ │ │ │ - blx 0xfee1ba06 │ │ │ │ + ldr pc, [r9, sp, asr #20]! │ │ │ │ + blx 0xff79b9fa │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ - blmi 0x15f5a4 │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ + blmi 0x15f598 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1dc4286 │ │ │ │ - svclt 0x0000f9d1 │ │ │ │ + svclt 0x0000f9f3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, r4, sp, r8 │ │ │ │ + eorseq r8, r3, ip, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb630c │ │ │ │ + bl 0xfebb6300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5a3094 │ │ │ │ + blmi 0x5a3088 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ cdpvs 1, 8, cr11, cr6, cr11, {5} │ │ │ │ smlabbeq r1, r5, r0, pc @ │ │ │ │ @ instruction: 0xf7ffa801 │ │ │ │ - blmi 0x3dec18 │ │ │ │ - blls 0x1391a0 │ │ │ │ + blmi 0x3dec0c │ │ │ │ + blls 0x139194 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84070 │ │ │ │ - @ instruction: 0xf0c0be0d │ │ │ │ - @ instruction: 0x6da2f96b │ │ │ │ + @ instruction: 0xf0c0be2f │ │ │ │ + @ instruction: 0x6da2f98d │ │ │ │ strmi r2, [r6], -r1, lsl #6 │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ strb r6, [r1, r3, ror #12]! │ │ │ │ - blx 0x1d9ba8a │ │ │ │ + blx 0xfe71ba7e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - ldcllt 0, cr15, [sl, #800]! @ 0x320 │ │ │ │ + cdplt 0, 1, cr15, cr12, cr8, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6380 │ │ │ │ + bl 0xfebb6374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x423128 │ │ │ │ + blmi 0x42311c │ │ │ │ strmi fp, [r2], -r4, lsl #1 │ │ │ │ stmdage r1, {r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ - blmi 0x2debac │ │ │ │ - blls 0x13920c │ │ │ │ + blmi 0x2deba0 │ │ │ │ + blls 0x139200 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84010 │ │ │ │ - vmla.f32 , q12, │ │ │ │ - svclt 0x0000fb47 │ │ │ │ + vmla.f32 , q12, │ │ │ │ + svclt 0x0000fb6d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb63d0 │ │ │ │ + bl 0xfebb63c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - ldc2 0, cr15, [sl, #-784] @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [ip, #-784]! @ 0xfffffcf0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ca4008 │ │ │ │ - svclt 0x0000b9c3 │ │ │ │ + svclt 0x0000b9e5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6414 │ │ │ │ + bl 0xfebb6408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46040395 │ │ │ │ strtmi r4, [sl], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-140]! @ 0xffffff74 │ │ │ │ + stclvs 12, cr15, [r3, #-164]! @ 0xffffff5c │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - bicsmi pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + mvnmi pc, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbeq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb6470 │ │ │ │ + bl 0xfebb6464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - adcvc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + adcsvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicvs pc, r4, pc, asr #4 │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1dc328b │ │ │ │ - svclt 0x0000f903 │ │ │ │ - eorseq r8, r3, r0, lsr #27 │ │ │ │ + svclt 0x0000f925 │ │ │ │ + ldrhteq r8, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xfffcf0c3 │ │ │ │ + @ instruction: 0xf81ef0c4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf91ef0c8 │ │ │ │ + @ instruction: 0xf940f0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bdef │ │ │ │ - umulleq r0, fp, r4, ip │ │ │ │ + svclt 0x0000be11 │ │ │ │ + addeq r0, fp, r0, lsr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xffd6f0c3 │ │ │ │ + @ instruction: 0xfff8f0c3 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8f8f0c8 │ │ │ │ + @ instruction: 0xf91af0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bdcb │ │ │ │ - addeq r0, fp, r8, asr #24 │ │ │ │ + svclt 0x0000bded │ │ │ │ + addeq r0, fp, r4, asr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xffb0f0c3 │ │ │ │ + @ instruction: 0xffd2f0c3 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8d2f0c8 │ │ │ │ + @ instruction: 0xf8f4f0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bda7 │ │ │ │ - strdeq r0, [fp], ip │ │ │ │ + svclt 0x0000bdc9 │ │ │ │ + addeq r0, fp, r8, lsl #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xff8af0c3 │ │ │ │ + @ instruction: 0xffacf0c3 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8acf0c8 │ │ │ │ + @ instruction: 0xf8cef0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bd83 │ │ │ │ - @ instruction: 0x008b0bb0 │ │ │ │ + svclt 0x0000bda5 │ │ │ │ + @ instruction: 0x008b0bbc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - @ instruction: 0xff58f0c3 │ │ │ │ + @ instruction: 0xff7af0c3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf878f0c8 │ │ │ │ + @ instruction: 0xf89af0c8 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bd49 │ │ │ │ - addeq r0, fp, r8, asr #22 │ │ │ │ + svclt 0x0000bd6b │ │ │ │ + addeq r0, fp, r4, asr fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0c34691 │ │ │ │ - mcrcs 15, 0, pc, cr15, cr1, {1} @ │ │ │ │ + mcrcs 15, 0, pc, cr15, cr3, {2} @ │ │ │ │ cmple lr, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x9d45a │ │ │ │ + blx 0x21d44e │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8d8d158 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - @ instruction: 0x4606ff19 │ │ │ │ + @ instruction: 0x4606ff3b │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70d34 │ │ │ │ + blcs 0x70d28 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -fp, ror #21 │ │ │ │ + @ instruction: 0x4622faf1 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf86cf0c8 │ │ │ │ + @ instruction: 0xf88ef0c8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ strtmi pc, [r2], -r7, lsl #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf85cf0c8 │ │ │ │ + @ instruction: 0xf87ef0c8 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff39d4c0 │ │ │ │ + blx 0xff51d4b4 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - @ instruction: 0xf895f84d │ │ │ │ + @ instruction: 0xf895f86f │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x70d70 │ │ │ │ + blcs 0x70d64 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf0c80201 │ │ │ │ - movwcs pc, #14701 @ 0x396d @ │ │ │ │ + movwcs pc, #14735 @ 0x398f @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0c743f0 │ │ │ │ - vrecps.f32 , q10, │ │ │ │ + @ instruction: 0xf0c843f0 │ │ │ │ + vtst.8 d27, d4, d7 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8570795 │ │ │ │ - @ instruction: 0xf0c71026 │ │ │ │ - @ instruction: 0xf1b9ffed │ │ │ │ + @ instruction: 0xf0c81026 │ │ │ │ + @ instruction: 0xf1b9f80f │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - @ instruction: 0xf8d8f825 │ │ │ │ + @ instruction: 0xf8d8f847 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - @ instruction: 0x4606febb │ │ │ │ + @ instruction: 0x4606fedd │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf857d0a1 │ │ │ │ @ instruction: 0xf0c71028 │ │ │ │ - sbfx pc, r9, #31, #7 │ │ │ │ + @ instruction: 0xe7a6fffb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blcc 0x70d84 │ │ │ │ - beq 0x89b6b0 │ │ │ │ + blcc 0x70d78 │ │ │ │ + beq 0x89b6a4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aa8c │ │ │ │ + bne 0x173aa80 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r1], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4606fedd │ │ │ │ - cdp2 0, 8, cr15, cr10, cr3, {6} │ │ │ │ + cdp2 0, 10, cr15, cr12, cr3, {6} │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrbmi pc, [r2], -sp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x49d5a0 │ │ │ │ + blx 0x61d594 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ - @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0c84630 │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xff22f7fc │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0014f7fc │ │ │ │ - blcs 0x79784 │ │ │ │ + blcs 0x79778 │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - @ instruction: 0x4639f8df │ │ │ │ + ldrtmi pc, [r9], -r1, lsl #18 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - @ instruction: 0xf8daf0c8 │ │ │ │ + @ instruction: 0xf8fcf0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xff64f0c9 │ │ │ │ + @ instruction: 0xff86f0c9 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae370 │ │ │ │ + blcs 0x1ae364 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459424 │ │ │ │ + blcs 0x459418 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb689c │ │ │ │ + bl 0xfebb6890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28265 @ 0x6e69 @ │ │ │ │ + movwcs pc, #28271 @ 0x6e6f @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae3d4 │ │ │ │ + blcs 0x1ae3c8 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4593c0 │ │ │ │ + blcs 0x4593b4 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6900 │ │ │ │ + bl 0xfebb68f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28215 @ 0x6e37 @ │ │ │ │ + movwcs pc, #28221 @ 0x6e3d @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae438 │ │ │ │ + blcs 0x1ae42c │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x45935c │ │ │ │ + blcs 0x459350 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6964 │ │ │ │ + bl 0xfebb6958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28165 @ 0x6e05 @ │ │ │ │ + movwcs pc, #28171 @ 0x6e0b @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ - blcc 0x70fb0 │ │ │ │ - beq 0x89b8e0 │ │ │ │ + blcc 0x70fa4 │ │ │ │ + beq 0x89b8d4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173acbc │ │ │ │ + bne 0x173acb0 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r9], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ strmi pc, [r7], -r5, lsl #18 │ │ │ │ - ldc2l 0, cr15, [r2, #-780]! @ 0xfffffcf4 │ │ │ │ + ldc2 0, cr15, [r4, #780] @ 0x30c │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x4606463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4652fdf5 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8f8f7f9 │ │ │ │ + @ instruction: 0xf8fef7f9 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ stmdbvs r9!, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1051 @ 0xfffffbe5 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @@ -81217,22 +81214,22 @@ │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ vceq.f32 d27, d4, d5 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c76bd8 │ │ │ │ - @ instruction: 0x4631ffd7 │ │ │ │ + shsub8mi pc, r1, r9 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xffd2f0c7 │ │ │ │ + @ instruction: 0xfff4f0c7 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - cdp2 0, 5, cr15, cr12, cr9, {6} │ │ │ │ + cdp2 0, 7, cr15, cr14, cr9, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -81245,77 +81242,77 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - stc2 0, cr15, [ip, #-780] @ 0xfffffcf4 │ │ │ │ + stc2 0, cr15, [lr, #-780]! @ 0xfffffcf4 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - cdp2 0, 2, cr15, cr12, cr7, {6} │ │ │ │ + cdp2 0, 4, cr15, cr14, cr7, {6} │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000baff │ │ │ │ - @ instruction: 0x008b06b0 │ │ │ │ + svclt 0x0000bb21 │ │ │ │ + @ instruction: 0x008b06bc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994616 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ - bcc 0x710fc │ │ │ │ - beq 0xfe89ba2c │ │ │ │ + bcc 0x710f0 │ │ │ │ + beq 0xfe89ba20 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173ae08 │ │ │ │ + bne 0x173adfc │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09ba14 │ │ │ │ - bvc 0xff09ca18 │ │ │ │ + beq 0xfe09ba08 │ │ │ │ + bvc 0xff09ca0c │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorle r2, r8, r0 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f7fc │ │ │ │ @ instruction: 0xb010f8d5 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - @ instruction: 0xf1bbfcc1 │ │ │ │ + @ instruction: 0xf1bbfce3 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x711c4 │ │ │ │ + blcs 0x711b8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf893 │ │ │ │ + @ instruction: 0x464bf899 │ │ │ │ ldrtmi r4, [sl], -r1, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff84f7ff │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4620f83b │ │ │ │ + strtmi pc, [r0], -r1, asr #16 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ stc2 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - @ instruction: 0xe7dcfdb7 │ │ │ │ + @ instruction: 0xe7dcfdd9 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ str r0, [pc, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -81324,63 +81321,63 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994617 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ - bcc 0x711ec │ │ │ │ - beq 0xfe89bb18 │ │ │ │ + bcc 0x711e0 │ │ │ │ + beq 0xfe89bb0c │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aef4 │ │ │ │ + bne 0x173aee8 │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09bb00 │ │ │ │ - bvc 0xff09cb04 │ │ │ │ + beq 0xfe09baf4 │ │ │ │ + bvc 0xff09caf8 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorsle r2, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xb010f8d4 │ │ │ │ @ instruction: 0xf0c34606 │ │ │ │ - @ instruction: 0xf1bbfc4b │ │ │ │ + @ instruction: 0xf1bbfc6d │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x712d0 │ │ │ │ + blcs 0x712c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf81d │ │ │ │ + strbmi pc, [fp], -r3, lsr #16 @ │ │ │ │ ldrtmi r4, [r2], -r1, asr #12 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff0ef7ff │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46314252 │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - @ instruction: 0xe7d2fd37 │ │ │ │ - blcs 0x79c24 │ │ │ │ + @ instruction: 0xe7d2fd59 │ │ │ │ + blcs 0x79c18 │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -81388,31 +81385,31 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [r9, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae7e0 │ │ │ │ + blcs 0x1ae7d4 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459884 │ │ │ │ + blcs 0x459878 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6d0c │ │ │ │ + bl 0xfebb6d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27697 @ 0x6c31 @ │ │ │ │ + movwcs pc, #27703 @ 0x6c37 @ │ │ │ │ strb r2, [sp, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1866 @ 0x74a │ │ │ │ strb r2, [r7, -r1, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -81422,53 +81419,53 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - blx 0xfeb1be6e │ │ │ │ + blx 0xff39be62 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [sl], {199} @ 0xc7 │ │ │ │ + stc2l 0, cr15, [ip], #796 @ 0x31c │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b99f │ │ │ │ - addeq r0, fp, ip, ror #7 │ │ │ │ + svclt 0x0000b9c1 │ │ │ │ + strdeq r0, [fp], r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - blx 0x1e1bed6 │ │ │ │ + blx 0xfe69beca │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r6], {199} @ 0xc7 │ │ │ │ + ldc2 0, cr15, [r8], #796 @ 0x31c │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b96d │ │ │ │ - addeq r0, fp, r4, lsl #7 │ │ │ │ + svclt 0x0000b98f │ │ │ │ + umulleq r0, fp, r0, r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34605 │ │ │ │ @@ -81482,330 +81479,330 @@ │ │ │ │ tstmi r3, #112, 4 │ │ │ │ andspl pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382af │ │ │ │ vmax.f32 d6, d16, d0 │ │ │ │ @ instruction: 0xf5b383e8 │ │ │ │ vmax.f32 d7, d2, d6 │ │ │ │ - blcs 0x40b94 │ │ │ │ + blcs 0x40b88 │ │ │ │ adcshi pc, r4, #536870916 @ 0x20000004 │ │ │ │ orrvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ svcvc 0x008cf5b3 │ │ │ │ andge sp, r1, #14811136 @ 0xe20000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r2, r6, r9, lsr #2 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, fp, lsl #20 │ │ │ │ - andeq r0, r6, r1, asr pc │ │ │ │ - muleq r6, r3, fp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, asr #32 │ │ │ │ - andeq r1, r6, r5, lsr #6 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r9, lsr #8 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, lsr #7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, pc, ror r9 │ │ │ │ - strdeq r2, [r6], -r5 │ │ │ │ - andeq r2, r6, r7, asr r0 │ │ │ │ - andeq r1, r6, sp, lsl #4 │ │ │ │ - muleq r6, r3, fp │ │ │ │ - andeq r1, r6, r9, ror r1 │ │ │ │ - @ instruction: 0x000614bd │ │ │ │ - andeq r1, r6, r1, ror #1 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r9, ror r1 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq r1, r6, fp, lsl #20 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq r0, r6, r5, lsl sp │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq r1, r6, r3, ror #13 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq r1, r6, sp, ror #12 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq r1, r6, pc, ror r9 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq r0, r6, r5, lsl sp │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq r1, r6, r3, ror #11 │ │ │ │ - andeq r0, r6, r7, lsr #20 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ + andeq r2, r6, sp, lsl r1 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq r0, r6, r5, asr #30 │ │ │ │ + andeq r0, r6, r7, lsl #23 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsr r0 │ │ │ │ + andeq r1, r6, r9, lsl r3 │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, lsr #7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r3, ror r9 │ │ │ │ + andeq r2, r6, r9, ror #1 │ │ │ │ + andeq r2, r6, fp, asr #32 │ │ │ │ + andeq r1, r6, r1, lsl #4 │ │ │ │ + andeq r0, r6, r7, lsl #23 │ │ │ │ + andeq r1, r6, sp, ror #2 │ │ │ │ + @ instruction: 0x000614b1 │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, sp, ror #2 │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + andeq r0, r6, r9, lsl #26 │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + andeq r1, r6, r1, ror #12 │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + andeq r1, r6, r3, ror r9 │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + andeq r0, r6, r9, lsl #26 │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq r0, r6, fp, lsl sl │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vmlal.u8 q10, d1, d3 │ │ │ │ @ instruction: 0xf1b33903 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf0c380c2 │ │ │ │ - strmi pc, [r7], -r7, ror #17 │ │ │ │ - @ instruction: 0xf8e4f0c3 │ │ │ │ + strmi pc, [r7], -r9, lsl #18 │ │ │ │ + @ instruction: 0xf906f0c3 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404606 │ │ │ │ @ instruction: 0xf89580af │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x719a0 │ │ │ │ + blcs 0x71994 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmibeq r3!, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibeq r3!, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003b2e2 │ │ │ │ vst2.8 {d0-d3}, [r4], r2 │ │ │ │ vst1.8 {d1-d2}, [r4], r0 │ │ │ │ mvneq r0, r0, lsl #22 │ │ │ │ vpmax.s8 d15, d3, d2 │ │ │ │ sbchi pc, sl, r0, asr #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x131c450 │ │ │ │ + blx 0x1b9c444 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xf9e2f0c7 │ │ │ │ + blx 0x19c44c │ │ │ │ svceq 0x0000f1ba │ │ │ │ msrhi CPSR_f, r0, asr #32 │ │ │ │ rsceq r0, r1, #35, 30 @ 0x8c │ │ │ │ teqphi ip, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vst3.16 {d8-d10}, [r4 :64], r2 │ │ │ │ strbeq r0, [r2, #1664]! @ 0x680 │ │ │ │ @@ -81821,82 +81818,82 @@ │ │ │ │ @ instruction: 0xf7ff1040 │ │ │ │ vfma.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d2, d25, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c900d2 │ │ │ │ - ldrd pc, [r4], r1 │ │ │ │ + strd pc, [r4], r3 │ │ │ │ andsne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b38091 │ │ │ │ @ instruction: 0xf0826f10 │ │ │ │ vqadd.s8 q12, q8, │ │ │ │ addsmi r7, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x83bcf200 │ │ │ │ andvc pc, r1, #64, 4 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ vld1.32 {d24-d27}, [pc] │ │ │ │ strmi r6, [r3], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ - blcs 0x7cb67c │ │ │ │ + blcs 0x7cb670 │ │ │ │ stcge 6, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq r1, r6, fp, lsl #20 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsl sp │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #13 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq r1, r6, sp, ror #12 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - muleq r6, r3, sl │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsl sp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #11 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + ldrdeq r0, [r6], -r1 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r9, lsl #26 │ │ │ │ + ldrdeq r0, [r6], -r1 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + ldrdeq r0, [r6], -r1 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + ldrdeq r0, [r6], -r1 │ │ │ │ + andeq r1, r6, r1, ror #12 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsl #21 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r9, lsl #26 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf94ef0c7 │ │ │ │ + @ instruction: 0xf970f0c7 │ │ │ │ @ instruction: 0xf001e751 │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ rsceq r2, r4, #-1342177280 @ 0xb0000000 │ │ │ │ strbeq lr, [r2], pc, asr #20 │ │ │ │ @ instruction: 0xf1406d68 │ │ │ │ vhadd.s8 d24, d23, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46322395 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - fstmdbxvs r9!, {d31-d120} @ Deprecated │ │ │ │ + fstmdbxvs r9!, {d31-d137} @ Deprecated │ │ │ │ eoreq pc, r9, r5, asr r8 @ │ │ │ │ - blx 0xff61c5cc │ │ │ │ + blx 0xffe9c5c0 │ │ │ │ @ instruction: 0xf8556d69 │ │ │ │ @ instruction: 0xf0cc0028 │ │ │ │ - andcs pc, r0, fp, ror #21 │ │ │ │ + andcs pc, r0, sp, lsl #22 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1bbd15c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @@ -81907,975 +81904,975 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082e5 │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x81b5f202 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a3824f │ │ │ │ - blcs 0x768efc │ │ │ │ + blcs 0x768ef0 │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - ldrdeq r1, [r6], -r9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsl sp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #13 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, ror #12 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, pc, asr #15 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsl sp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #11 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + andeq r1, r6, sp, asr #17 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r9, lsl #26 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, ror #12 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r3, asr #15 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r9, lsl #26 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf0c79205 │ │ │ │ - bls 0x1de680 │ │ │ │ + bls 0x1de6fc │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf91af0c7 │ │ │ │ + @ instruction: 0xf93cf0c7 │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xe6d1f83f │ │ │ │ eorcs pc, r8, r5, asr r8 @ │ │ │ │ eorne pc, r9, r5, asr r8 @ │ │ │ │ - blx 0xffd9c6dc │ │ │ │ + blx 0x61c6d2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrtmi r6, [r2], -r8, ror #26 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - @ instruction: 0xf7fafbbf │ │ │ │ - @ instruction: 0xe770fd5b │ │ │ │ + @ instruction: 0xf7fafbe1 │ │ │ │ + ldrb pc, [r0, -pc, asr #26]! @ │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vqsub.s8 q12, , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ vmin.s8 d0, d25, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r0, lsr ip │ │ │ │ - blx 0x31c70e │ │ │ │ - @ instruction: 0xff64f0c2 │ │ │ │ + blx 0xb9c702 │ │ │ │ + @ instruction: 0xff86f0c2 │ │ │ │ @ instruction: 0x46806c31 │ │ │ │ streq pc, [r0], r4, lsl #8 │ │ │ │ @ instruction: 0xf14205e3 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr5, {5} │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrtmi r2, [sl], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xff01e412 │ │ │ │ + blx 0xff01e406 │ │ │ │ vld1.16 {d30}, [pc], r7 │ │ │ │ @ instruction: 0xf2406c80 │ │ │ │ strbtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -pc] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - @ instruction: 0x00060db5 │ │ │ │ - andeq r1, r6, fp, lsl #20 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r3, ror #24 │ │ │ │ - @ instruction: 0x00060db5 │ │ │ │ - andeq r1, r6, r1, asr r7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - @ instruction: 0x00060db5 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #13 │ │ │ │ - @ instruction: 0x00060db5 │ │ │ │ - andeq r1, r6, sp, ror #12 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - muleq r6, r3, sl │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r7, asr r0 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r3, ror #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #11 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r5, ror r8 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, fp, lsl #20 │ │ │ │ - andeq r0, r6, r1, asr pc │ │ │ │ - muleq r6, r3, fp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, asr #32 │ │ │ │ - andeq r1, r6, r5, lsr #6 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r9, lsr #8 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, lsr #7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - muleq r6, r3, sl │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r7, asr r0 │ │ │ │ - andeq r1, r6, sp, lsl #4 │ │ │ │ - muleq r6, r3, fp │ │ │ │ - andeq r1, r6, r9, ror r1 │ │ │ │ - @ instruction: 0x000614bd │ │ │ │ - andeq r1, r6, r1, ror #1 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + andeq r0, r6, r9, lsr #27 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r7, asr ip │ │ │ │ + andeq r0, r6, r9, lsr #27 │ │ │ │ + andeq r1, r6, r5, asr #14 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq r0, r6, r9, lsr #27 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq r0, r6, r9, lsr #27 │ │ │ │ + andeq r1, r6, r1, ror #12 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsl #21 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, fp, asr #32 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r7, asr ip │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r9, ror #16 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq r0, r6, r5, asr #30 │ │ │ │ + andeq r0, r6, r7, lsl #23 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsr r0 │ │ │ │ + andeq r1, r6, r9, lsl r3 │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, lsr #7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsl #21 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, fp, asr #32 │ │ │ │ + andeq r1, r6, r1, lsl #4 │ │ │ │ + andeq r0, r6, r7, lsl #23 │ │ │ │ + andeq r1, r6, sp, ror #2 │ │ │ │ + @ instruction: 0x000614b1 │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #3063808 @ 0x2ec000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r3, asr #31 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r1, asr pc │ │ │ │ - muleq r6, r3, fp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, asr #32 │ │ │ │ - andeq r1, r6, r5, lsr #6 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r9, lsr #8 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, lsr #7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, lsl #4 │ │ │ │ - muleq r6, r3, fp │ │ │ │ - andeq r1, r6, r9, ror r1 │ │ │ │ - @ instruction: 0x000614bd │ │ │ │ - andeq r1, r6, r1, ror #1 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + @ instruction: 0x00060fb7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r5, asr #30 │ │ │ │ + andeq r0, r6, r7, lsl #23 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsr r0 │ │ │ │ + andeq r1, r6, r9, lsl r3 │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, lsr #7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, lsl #4 │ │ │ │ + andeq r0, r6, r7, lsl #23 │ │ │ │ + andeq r1, r6, sp, ror #2 │ │ │ │ + @ instruction: 0x000614b1 │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x80af10 │ │ │ │ + blcs 0x80af04 │ │ │ │ ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, r3, asr #31 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - ldrdeq r1, [r6], -r9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r3, ror #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, asr r7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #13 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, ror #12 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, pc, asr #15 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r3, ror #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #11 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r5, ror r8 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ - ldc2l 0, cr15, [r6], #-776 @ 0xfffffcf8 │ │ │ │ + @ instruction: 0x00060fb7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, sp, asr #17 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r7, asr ip │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr #14 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, ror #12 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r3, asr #15 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r7, asr ip │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r9, ror #16 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ + ldc2 0, cr15, [r8], {194} @ 0xc2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addvs pc, r7, #37748736 @ 0x2400000 │ │ │ │ strcs r4, [r2], -r4, lsl #12 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - stc2l 0, cr15, [ip, #-800]! @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [lr, #800] @ 0x320 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff38f7fe │ │ │ │ @ instruction: 0xf0c2e457 │ │ │ │ - @ instruction: 0xf8d5fc5d │ │ │ │ + @ instruction: 0xf8d5fc7f │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ vfma.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf5092395 │ │ │ │ strtmi r6, [r0], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - ldc2 0, cr15, [r4, #800]! @ 0x320 │ │ │ │ + ldc2l 0, cr15, [r6, #800] @ 0x320 │ │ │ │ @ instruction: 0xf006e43d │ │ │ │ @ instruction: 0xf004060f │ │ │ │ @ instruction: 0xf1bb0b0f │ │ │ │ svclt 0x00180f0f │ │ │ │ @ instruction: 0xf43f2e0f │ │ │ │ @ instruction: 0xf3c4a8f3 │ │ │ │ vmla.i8 , , │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d2, d25, d5 │ │ │ │ vmla.i8 d18, d4, d11 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ - b 0x1422cac │ │ │ │ + b 0x1422ca0 │ │ │ │ ldmdavs r9!, {r0, r3, r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf8d8464a │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2ffcb │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #24 @ │ │ │ │ + @ instruction: 0xf0c2ffed │ │ │ │ + ldrtmi pc, [r2], -r7, asr #24 @ │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf0c2fc21 │ │ │ │ - pkhbtmi pc, r2, sp, lsl #24 @ │ │ │ │ + @ instruction: 0x4682fc3f │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf7fb4651 │ │ │ │ vmov.i32 d31, #51711 @ 0x0000c9ff │ │ │ │ - blcs 0x271698 │ │ │ │ + blcs 0x27168c │ │ │ │ ldrhi pc, [r4], #2 │ │ │ │ addhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff10adb0 │ │ │ │ + blmi 0xff10ada4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - bl 0x136e00 │ │ │ │ + bl 0x136df4 │ │ │ │ ldrmi r0, [lr], #-522 @ 0xfffffdf6 │ │ │ │ strls r9, [r0], -r1, lsl #4 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - bleq 0x49ee04 │ │ │ │ + bleq 0x49edf8 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - blx 0x139cdda │ │ │ │ + blx 0x1c1cdce │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf832f0c9 │ │ │ │ - @ instruction: 0xf9cef7fa │ │ │ │ - bllt 0xff95eadc │ │ │ │ + @ instruction: 0xf854f0c9 │ │ │ │ + @ instruction: 0xf9c2f7fa │ │ │ │ + bllt 0xff95ead0 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf0c2a89d │ │ │ │ - strmi pc, [r1], -r3, ror #23 │ │ │ │ + strmi pc, [r1], -r5, lsl #24 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strcs pc, [fp, #-517] @ 0xfffffdfb │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #6 │ │ │ │ @ instruction: 0xf7fb00ed │ │ │ │ ldmdavs r9!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - vqrdmlsh.s , q2, d1[7] │ │ │ │ - blcs 0xa592c │ │ │ │ + @ instruction: 0xf3c4ff8f │ │ │ │ + blcs 0xa5920 │ │ │ │ andhi pc, ip, #2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x81324 │ │ │ │ + blcs 0x81318 │ │ │ │ ldrthi pc, [r3], -r2, asr #32 @ │ │ │ │ strdeq r2, [r4], #15 @ │ │ │ │ - @ instruction: 0xf874f0c3 │ │ │ │ + @ instruction: 0xf896f0c3 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c30038 │ │ │ │ - strmi pc, [r2], -pc, ror #16 │ │ │ │ + @ instruction: 0x4602f891 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mrspl pc, (UNDEF: 108) @ │ │ │ │ ldrmi r4, [lr], #-1050 @ 0xfffffbe6 │ │ │ │ - bl 0x145374 │ │ │ │ + bl 0x145368 │ │ │ │ strls r0, [r1], -r9, lsl #4 │ │ │ │ @ instruction: 0xf8d89200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf0c3461a │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - @ instruction: 0xf7faffd7 │ │ │ │ - @ instruction: 0xf7fff973 │ │ │ │ + @ instruction: 0xf7fafff9 │ │ │ │ + @ instruction: 0xf7fff967 │ │ │ │ @ instruction: 0xf414bb88 │ │ │ │ @ instruction: 0xf43f0f40 │ │ │ │ vmul.i q13, q2, d3[0] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ sbcseq r0, r2, pc, lsl #20 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2ff1b │ │ │ │ - strbeq pc, [r2, #2933]! @ 0xb75 @ │ │ │ │ + @ instruction: 0xf0c2ff3d │ │ │ │ + strbeq pc, [r2, #2967]! @ 0xb97 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa8240 │ │ │ │ - blcs 0x1217f8 │ │ │ │ + blcs 0x1217ec │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x1b1ceea │ │ │ │ + blx 0xfe39cede │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #25856 @ 0x6500 │ │ │ │ + rscscs pc, pc, #34560 @ 0x8700 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - stc2l 0, cr15, [lr, #792]! @ 0x318 │ │ │ │ + cdp2 0, 1, cr15, cr0, cr6, {6} │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 0, cr15, [lr], #-792 @ 0xfffffce8 │ │ │ │ + stc2 0, cr15, [r0], #792 @ 0x318 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ strbhi pc, [r8], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 4, cr8, [r1], {206} @ 0xce │ │ │ │ stmdbmi r4!, {r0, r2, r4, r8, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6d2c │ │ │ │ + bl 0xb6d20 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf0c305dc │ │ │ │ - @ instruction: 0xf006fa8f │ │ │ │ + @ instruction: 0xf006fab1 │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7faff71 │ │ │ │ - @ instruction: 0xf7faf90d │ │ │ │ - @ instruction: 0xf7fff8eb │ │ │ │ + @ instruction: 0xf7faff93 │ │ │ │ + @ instruction: 0xf7faf901 │ │ │ │ + @ instruction: 0xf7fff8df │ │ │ │ @ instruction: 0xf414bb20 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf3c4afdb │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, fp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2feb3 │ │ │ │ - strbeq pc, [r1, #2829]! @ 0xb0d @ │ │ │ │ + @ instruction: 0xf0c2fed5 │ │ │ │ + strbeq pc, [r1, #2863]! @ 0xb2f @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa819e │ │ │ │ - blcs 0x1218c8 │ │ │ │ + blcs 0x1218bc │ │ │ │ svcge 0x00bcf63e │ │ │ │ - blx 0x11cfba │ │ │ │ + blx 0x99cfae │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #259072 @ 0x3f400 │ │ │ │ + rscscs pc, pc, #7936 @ 0x1f00 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - stc2 0, cr15, [r6, #792] @ 0x318 │ │ │ │ + stc2 0, cr15, [r8, #792]! @ 0x318 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r6], {198} @ 0xc6 │ │ │ │ + ldc2 0, cr15, [r8], #-792 @ 0xfffffce8 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ ldrthi pc, [r6], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 3, cr8, [r1], {245} @ 0xf5 │ │ │ │ ldmdbmi r1!, {r0, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6dfc │ │ │ │ + bl 0xb6df0 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf0c30450 │ │ │ │ - ldr pc, [r6, r7, lsr #20] │ │ │ │ + ldr pc, [r6, r9, asr #20] │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0082f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 5, cr15, cr12, cr8, {6} │ │ │ │ - blx 0xfee1d050 │ │ │ │ + cdp2 0, 7, cr15, cr14, cr8, {6} │ │ │ │ + blx 0xff69d044 │ │ │ │ @ instruction: 0x460521ff │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf99cf7fa │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vqrdmlsh.s q13, q2, d1[5] │ │ │ │ @ instruction: 0xf8d85481 │ │ │ │ ldmdavs fp!, {r6, sp} │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {121} @ 0x79 │ │ │ │ - ldrbhi pc, [pc], #-2 @ 0x60d70 @ │ │ │ │ + ldrbhi pc, [pc], #-2 @ 0x60d64 @ │ │ │ │ @ instruction: 0xf47f2c01 │ │ │ │ stmdbmi pc, {r3, r5, r6, r8, r9, sl, fp, sp, pc} @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q7, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmib sp, {r0, r2, r3, sl, lr}^ │ │ │ │ strmi r2, [fp], #-1280 @ 0xfffffb00 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf9e2f0c3 │ │ │ │ + blx 0x19d0a0 │ │ │ │ svclt 0x0000e751 │ │ │ │ - @ instruction: 0x008af4b0 │ │ │ │ - strdeq pc, [sl], lr │ │ │ │ - addeq pc, sl, r8, lsr r3 @ │ │ │ │ - addeq pc, sl, r8, ror #4 │ │ │ │ - ldrdeq pc, [sl], ip │ │ │ │ + @ instruction: 0x008af4bc │ │ │ │ + addeq pc, sl, sl, lsl #8 │ │ │ │ + addeq pc, sl, r4, asr #6 │ │ │ │ + addeq pc, sl, r4, ror r2 @ │ │ │ │ + addeq pc, sl, r8, ror #3 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ vrecps.f32 d26, d4, d17 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf0c20895 │ │ │ │ - @ instruction: 0xf006fa73 │ │ │ │ + @ instruction: 0xf006fa95 │ │ │ │ strmi r0, [r6], -pc, lsl #4 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x1b1edd0 │ │ │ │ + blx 0x1b1edc4 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {10} │ │ │ │ tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - blmi 0xfee0f428 │ │ │ │ + blmi 0xfee0f41c │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061ba │ │ │ │ @ instruction: 0xf0c305d0 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmla.i8 d31, d23, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d2, d23, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7fafe85 │ │ │ │ - @ instruction: 0xf7fff821 │ │ │ │ + @ instruction: 0xf7fafea7 │ │ │ │ + @ instruction: 0xf7fff815 │ │ │ │ vmvn.i16 d27, #50688 @ 0xc600 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - stccs 13, cr15, [fp], {201} @ 0xc9 │ │ │ │ + stccs 13, cr15, [fp], {235} @ 0xeb │ │ │ │ mrcge 6, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r2, r6, r1, lsl r0 │ │ │ │ - andeq r1, r6, fp, asr #31 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r5, lsl #31 │ │ │ │ - andeq r1, r6, pc, lsl #30 │ │ │ │ - andeq r1, r6, r9, asr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, lsl #29 │ │ │ │ - andeq r1, r6, sp, lsr lr │ │ │ │ - strdeq r1, [r6], -r7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, lsr #22 │ │ │ │ + andeq r2, r6, r5 │ │ │ │ + @ instruction: 0x00061fbf │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r9, ror pc │ │ │ │ + andeq r1, r6, r3, lsl #30 │ │ │ │ + @ instruction: 0x00061ebd │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, ror lr │ │ │ │ + andeq r1, r6, r1, lsr lr │ │ │ │ + andeq r1, r6, fp, ror #27 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsl fp │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aebb │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244aeb7 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d16, d23, d5 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vqshl.u64 d18, d5, #4 │ │ │ │ @ instruction: 0xf0064103 │ │ │ │ @ instruction: 0xf8d8060f │ │ │ │ @ instruction: 0xf0040040 │ │ │ │ @ instruction: 0xf7f8050f │ │ │ │ - @ instruction: 0xf3c4fb2d │ │ │ │ + vbic.i16 d31, #49920 @ 0xc300 │ │ │ │ ldmdavs r9!, {r0, r7, r8, r9, ip, lr} │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x141b1c │ │ │ │ + blcs 0x141b10 │ │ │ │ cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xd1232b01 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1421988 │ │ │ │ + b 0x142197c │ │ │ │ @ instruction: 0xf14202c2 │ │ │ │ @ instruction: 0xf0c883eb │ │ │ │ - blmi 0x1d604f4 │ │ │ │ + blmi 0x1d60570 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf916f0c3 │ │ │ │ + @ instruction: 0xf938f0c3 │ │ │ │ strcs pc, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ rscseq r0, r2, r0, asr #32 │ │ │ │ - ldc2l 0, cr15, [sl, #800]! @ 0x320 │ │ │ │ - @ instruction: 0xff96f7f9 │ │ │ │ - @ instruction: 0xff74f7f9 │ │ │ │ + cdp2 0, 1, cr15, cr12, cr8, {6} │ │ │ │ + @ instruction: 0xff8af7f9 │ │ │ │ + @ instruction: 0xff68f7f9 │ │ │ │ stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47e0722 │ │ │ │ @ instruction: 0xf404ae65 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244ae5f │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ vqshl.u64 d16, d5, #4 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ ldcvs 4, cr5, [r8], #-516 @ 0xfffffdfc │ │ │ │ - blx 0xff79ef5c │ │ │ │ - @ instruction: 0xf99af0c2 │ │ │ │ + blx 0xff91ef50 │ │ │ │ + @ instruction: 0xf9bcf0c2 │ │ │ │ strmi r2, [r0], r1, lsl #24 │ │ │ │ subhi pc, r8, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r4, r5, r9, pc} │ │ │ │ @ instruction: 0xee1d4a51 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf0c308e8 │ │ │ │ - @ instruction: 0x4642f893 │ │ │ │ + @ instruction: 0x4642f8b5 │ │ │ │ tstpeq pc, r6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffa2d │ │ │ │ vbic.i16 , #192 @ 0x00c0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf8d8fd05 │ │ │ │ + @ instruction: 0xf8d8fd27 │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1410262 │ │ │ │ - blcs 0x82230 │ │ │ │ + blcs 0x82224 │ │ │ │ ldrbthi pc, [r0], -r1 @ │ │ │ │ - blx 0xfe59efec │ │ │ │ + blx 0xfe71efe0 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c36808 │ │ │ │ - ldmdavs r9!, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vqdmulh.s , q10, d3[1] │ │ │ │ - blcs 0xf5e78 │ │ │ │ + vqdmulh.s , q10, d1[6] │ │ │ │ + blcs 0xf5e6c │ │ │ │ strbhi pc, [r7, #-1]! @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 q5, , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142bc90 │ │ │ │ + b 0x142bc84 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #243269632 @ 0xe800000 │ │ │ │ eorshi pc, lr, r2, asr #2 │ │ │ │ - ldc2 0, cr15, [r0], #800 @ 0x320 │ │ │ │ + ldc2l 0, cr15, [r2], {200} @ 0xc8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c36808 │ │ │ │ - ldr pc, [sl, #2123]! @ 0x84b │ │ │ │ - addeq pc, sl, r4, asr r1 @ │ │ │ │ - addeq pc, sl, r4, asr #32 │ │ │ │ - addeq lr, sl, r0, asr #31 │ │ │ │ - addeq lr, sl, lr, lsr pc │ │ │ │ - addeq lr, sl, lr, lsr #29 │ │ │ │ + ldr pc, [sl, #2157]! @ 0x86d │ │ │ │ + addeq pc, sl, r0, ror #2 │ │ │ │ + addeq pc, sl, r0, asr r0 @ │ │ │ │ + addeq lr, sl, ip, asr #31 │ │ │ │ + addeq lr, sl, sl, asr #30 │ │ │ │ + @ instruction: 0x008aeeba │ │ │ │ movweq pc, #33359 @ 0x824f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad97 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmla.f32 d26, d23, d1 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c22795 │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 , , │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ @ instruction: 0xf0c86839 │ │ │ │ - vmul.f , q10, d3[3] │ │ │ │ - blcs 0xb5f24 │ │ │ │ + @ instruction: 0xf3c4f9f1 │ │ │ │ + blcs 0xb5f18 │ │ │ │ @ instruction: 0x81b4f002 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r5, r7, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x4629fd33 │ │ │ │ + @ instruction: 0x4629fd55 │ │ │ │ @ instruction: 0x4628221c │ │ │ │ - ldc2l 0, cr15, [r0], {198} @ 0xc6 │ │ │ │ + ldc2l 0, cr15, [r2], #792 @ 0x318 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0c2683e │ │ │ │ - bmi 0xff660704 │ │ │ │ + bmi 0xff660780 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrmi r0, [r8], #-401 @ 0xfffffe6f │ │ │ │ ldrtmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf5012200 │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - @ instruction: 0xfff6f0c2 │ │ │ │ + @ instruction: 0xf818f0c3 │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vadd.f32 q13, , │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c22795 │ │ │ │ - vadd.i8 d31, d17, d7 │ │ │ │ + vadd.i8 d31, d17, d25 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c86839 │ │ │ │ - @ instruction: 0xf0c2f981 │ │ │ │ - @ instruction: 0x4629f87d │ │ │ │ + @ instruction: 0xf0c2f9a3 │ │ │ │ + @ instruction: 0x4629f89f │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - @ instruction: 0x2c01f99f │ │ │ │ + @ instruction: 0x2c01f9c1 │ │ │ │ cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r1, r3, r4, r5, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [r4], {198} @ 0xc6 │ │ │ │ + stc2 0, cr15, [r6], #792 @ 0x318 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x3c01fb61 │ │ │ │ + @ instruction: 0x3c01fb83 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - ldc2 0, cr15, [sl, #-776] @ 0xfffffcf8 │ │ │ │ + ldc2 0, cr15, [ip, #-776]! @ 0xfffffcf8 │ │ │ │ vnmls.f32 s8, s27, s29 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r4, [sp], #-1048 @ 0xfffffbe8 │ │ │ │ str r4, [fp, r3, lsr #8]! │ │ │ │ @@ -82885,34 +82882,34 @@ │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad01 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vfma.f32 q13, , │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c22795 │ │ │ │ - vtst.8 d31, d1, d29 │ │ │ │ + vtst.8 , , │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c86839 │ │ │ │ - @ instruction: 0xf0c2f937 │ │ │ │ - @ instruction: 0x4629f833 │ │ │ │ + @ instruction: 0xf0c2f959 │ │ │ │ + @ instruction: 0x4629f855 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - @ instruction: 0x2c01f955 │ │ │ │ + @ instruction: 0x2c01f977 │ │ │ │ orrshi pc, ip, r2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r0, r2, r3, r7, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 0, cr15, [sl], #-792 @ 0xfffffce8 │ │ │ │ + mrrc2 0, 12, pc, ip, cr6 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x3c01fa8b │ │ │ │ + @ instruction: 0x3c01faad │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - ldc2l 0, cr15, [r0], {194} @ 0xc2 │ │ │ │ + ldc2l 0, cr15, [r2], #776 @ 0x308 │ │ │ │ vnmls.f32 s8, s27, s20 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xe7b46812 │ │ │ │ strvc pc, [r6, -pc, ror #8] │ │ │ │ ldmibne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -82929,1850 +82926,1850 @@ │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - @ instruction: 0x2c0bfb89 │ │ │ │ + @ instruction: 0x2c0bfbab │ │ │ │ ldcge 6, cr15, [sl], {62} @ 0x3e │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r1, r6, fp, ror #26 │ │ │ │ - andeq r1, r6, r5, lsr #26 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #25 │ │ │ │ - muleq r6, sp, ip │ │ │ │ - andeq r1, r6, r9, asr ip │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r5, lsl ip │ │ │ │ - andeq r1, r6, pc, lsr #23 │ │ │ │ - andeq r1, r6, r9, ror #22 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x00061db1 │ │ │ │ + andeq r1, r6, pc, asr sp │ │ │ │ + andeq r1, r6, r9, lsl sp │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + muleq r6, r1, ip │ │ │ │ + andeq r1, r6, sp, asr #24 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r9, lsl #24 │ │ │ │ + andeq r1, r6, r3, lsr #23 │ │ │ │ + andeq r1, r6, sp, asr fp │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, lsr #27 │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43e2e0f │ │ │ │ @ instruction: 0xf404ac79 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmvn.i32 q13, #50175 @ 0x0000c3ff │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1fb4d │ │ │ │ - @ instruction: 0xf3c4ffa7 │ │ │ │ + @ instruction: 0xf0c1fb6f │ │ │ │ + vqrdmlsh.s , q10, d1[2] │ │ │ │ strmi r5, [r7], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x102e30 │ │ │ │ + blcs 0x102e24 │ │ │ │ ldrhi pc, [ip], r1 │ │ │ │ @ instruction: 0xf8d8b99b │ │ │ │ rsceq r1, r2, r0, asr #32 │ │ │ │ eorseq pc, r8, #2 │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8ffc3 │ │ │ │ + @ instruction: 0xf8d8ffe5 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - blx 0x171d6c0 │ │ │ │ + blx 0x1f9d6b4 │ │ │ │ @ instruction: 0xf1420723 │ │ │ │ @ instruction: 0x4639817e │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - ldrtmi pc, [sl], -sp, asr #28 @ │ │ │ │ + ldrtmi pc, [sl], -pc, ror #28 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf838f7fb │ │ │ │ svclt 0x007bf7fe │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x613c8 │ │ │ │ + streq pc, [pc, #-4] @ 0x613bc │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0x49d6fe │ │ │ │ + blx 0xd1d6f2 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {218} @ 0xda │ │ │ │ ldcge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ ldrthi pc, [r4], #1 @ │ │ │ │ - @ instruction: 0xf89ef7f8 │ │ │ │ + @ instruction: 0xf8a4f7f8 │ │ │ │ vnmls.f64 d4, d13, d31 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - str pc, [ip], #-3741 @ 0xfffff163 │ │ │ │ + str pc, [ip], #-3775 @ 0xfffff141 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x61444 │ │ │ │ + streq pc, [pc, #-4] @ 0x61438 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xff51d778 │ │ │ │ + blx 0xffd9d76c │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {10} │ │ │ │ - blge 0xff89e55c │ │ │ │ + blge 0xff89e550 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ mvnhi pc, #1 │ │ │ │ - @ instruction: 0xf860f7f8 │ │ │ │ + @ instruction: 0xf866f7f8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffe5f │ │ │ │ + @ instruction: 0xf7fffe81 │ │ │ │ svclt 0x0000bbce │ │ │ │ - addeq lr, sl, r4, lsl #28 │ │ │ │ - addeq lr, sl, lr, asr sp │ │ │ │ - addeq lr, sl, sl, asr #25 │ │ │ │ - addeq lr, sl, r2, asr fp │ │ │ │ + addeq lr, sl, r0, lsl lr │ │ │ │ + addeq lr, sl, sl, ror #26 │ │ │ │ ldrdeq lr, [sl], r6 │ │ │ │ + addeq lr, sl, lr, asr fp │ │ │ │ + addeq lr, sl, r2, ror #21 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x614d8 │ │ │ │ + streq pc, [pc, #-4] @ 0x614cc │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xfe31d808 │ │ │ │ + blx 0xfeb9d7fc │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x142008 │ │ │ │ - blge 0xfe61e5f0 │ │ │ │ + blcs 0x141ffc │ │ │ │ + blge 0xfe61e5e4 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ - blcs 0xa1664 │ │ │ │ + blcs 0xa1658 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addshi pc, r8, #1 │ │ │ │ @ instruction: 0xf14102a3 │ │ │ │ @ instruction: 0xf0c885b2 │ │ │ │ - blmi 0xff4dfee4 │ │ │ │ + blmi 0xff4dff60 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 0, cr15, cr14, cr2, {6} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr2, {6} │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - blx 0xffc9d87c │ │ │ │ - stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + blx 0x51d872 │ │ │ │ + stc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ mcrlt 7, 5, pc, cr1, cr14, {7} @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ andeq pc, pc, #8 │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c86c28 │ │ │ │ - @ instruction: 0xf004fa37 │ │ │ │ - b 0x12615d0 │ │ │ │ + @ instruction: 0xf004fa59 │ │ │ │ + b 0x12615c4 │ │ │ │ @ instruction: 0xf0c20000 │ │ │ │ - blmi 0xfece02b8 │ │ │ │ + blmi 0xfece0334 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ vhadd.s8 d25, d15, d1 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ stcvs 0, cr0, [sl], #-580 @ 0xfffffdbc │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - stc2l 0, cr15, [lr, #776] @ 0x308 │ │ │ │ + ldc2l 0, cr15, [r0, #776]! @ 0x308 │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ stcvs 2, cr2, [r8], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9fab1 │ │ │ │ - @ instruction: 0xf7f9fc4d │ │ │ │ - @ instruction: 0xf7fefc2b │ │ │ │ + @ instruction: 0xf7f9fad3 │ │ │ │ + @ instruction: 0xf7f9fc41 │ │ │ │ + @ instruction: 0xf7fefc1f │ │ │ │ vqrdmlah.s , q2, d0[4] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf3c4f9f7 │ │ │ │ - blcs 0xf6418 │ │ │ │ + vmov.i16 d31, #51456 @ 0xc900 │ │ │ │ + blcs 0xf640c │ │ │ │ ldrthi pc, [r6], #-1 @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vqdmulh.s d10, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142c230 │ │ │ │ + b 0x142c224 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #150994944 @ 0x9000000 │ │ │ │ strbhi pc, [r6], -r1, asr #2 @ │ │ │ │ - @ instruction: 0xf9e0f0c8 │ │ │ │ + blx 0x11d950 │ │ │ │ vnmls.f64 d4, d29, d9 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xe76bfd7b │ │ │ │ + @ instruction: 0xe76bfd9d │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf9b4f0c8 │ │ │ │ + @ instruction: 0xf9d6f0c8 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x14208c │ │ │ │ - bge 0xff09e79c │ │ │ │ + blcs 0x142080 │ │ │ │ + bge 0xff09e790 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blmi 0x1c41eec │ │ │ │ + blmi 0x1c41ee0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ vtst.8 d22, d13, d25 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adceq r9, r1, #0, 4 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf0c20e10 │ │ │ │ - @ instruction: 0xf7fffd15 │ │ │ │ + @ instruction: 0xf7fffd37 │ │ │ │ @ instruction: 0xf3c4bab0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vbic.i16 , #201 @ 0x00c9 │ │ │ │ - blcs 0xf6514 │ │ │ │ + @ instruction: 0xf3c4f99b │ │ │ │ + blcs 0xf6508 │ │ │ │ cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0xcc130 │ │ │ │ + blcs 0xcc124 │ │ │ │ cmpphi fp, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xee1d4b52 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-672 @ 0xfffffd60 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf851bf4c │ │ │ │ @ instruction: 0xf8510d54 │ │ │ │ andls r0, r0, #48, 30 @ 0xc0 │ │ │ │ - ldc2l 0, cr15, [lr], {194} @ 0xc2 │ │ │ │ - blt 0x1edf750 │ │ │ │ + stc2 0, cr15, [r0, #-776] @ 0xfffffcf8 │ │ │ │ + blt 0x1edf744 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x6176c │ │ │ │ + streq pc, [pc, #-4] @ 0x61760 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf93ef0c8 │ │ │ │ + @ instruction: 0xf960f0c8 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 1, cr8, [r3], {59} @ 0x3b │ │ │ │ - bge 0x139e884 │ │ │ │ + bge 0x139e878 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ tstphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 6, pc, cr12, cr7, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr2, cr7, {7} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffccb │ │ │ │ + @ instruction: 0xf7fffced │ │ │ │ @ instruction: 0xf004ba3a │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf3c4f901 │ │ │ │ + @ instruction: 0xf3c4f923 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9!, {r3, r4, r6} │ │ │ │ - b 0x1422298 │ │ │ │ + b 0x142228c │ │ │ │ @ instruction: 0xf14102c2 │ │ │ │ @ instruction: 0xf0c88068 │ │ │ │ - blmi 0x65fbe4 │ │ │ │ + blmi 0x65fc60 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4], #-776 @ 0xfffffcf8 │ │ │ │ + stc2 0, cr15, [r6], {194} @ 0xc2 │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - @ instruction: 0xf974f0c8 │ │ │ │ - blx 0x49f83e │ │ │ │ + @ instruction: 0xf996f0c8 │ │ │ │ + blx 0x19f832 │ │ │ │ stclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq lr, sl, r4, lsr sl │ │ │ │ - @ instruction: 0x008ae9b8 │ │ │ │ - addeq lr, sl, lr, lsl #18 │ │ │ │ - umulleq lr, sl, lr, r8 │ │ │ │ - addeq lr, sl, lr, lsr #16 │ │ │ │ - addeq lr, sl, lr, lsr #15 │ │ │ │ - addeq lr, sl, r8, lsr r7 │ │ │ │ + addeq lr, sl, r0, asr #20 │ │ │ │ + addeq lr, sl, r4, asr #19 │ │ │ │ + addeq lr, sl, sl, lsl r9 │ │ │ │ + addeq lr, sl, sl, lsr #17 │ │ │ │ + addeq lr, sl, sl, lsr r8 │ │ │ │ + @ instruction: 0x008ae7ba │ │ │ │ + addeq lr, sl, r4, asr #14 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf8aef0c8 │ │ │ │ + @ instruction: 0xf8d0f0c8 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 3, cr8, [r3], {44} @ 0x2c │ │ │ │ ldmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012c01 │ │ │ │ - blmi 0xff4c24f4 │ │ │ │ + blmi 0xff4c24e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ smmlseq ip, r0, r8, pc @ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - ldrt pc, [r5], -r1, lsl #24 @ │ │ │ │ + ldrt pc, [r5], -r3, lsr #24 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf87ef0c8 │ │ │ │ - ldc2l 0, cr15, [r8], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xf8a0f0c8 │ │ │ │ + ldc2l 0, cr15, [sl], #772 @ 0x304 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ addvs pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ addseq r1, r2, r0 │ │ │ │ - ldc2l 0, cr15, [r0, #796] @ 0x31c │ │ │ │ + ldc2l 0, cr15, [r2, #796]! @ 0x31c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0c52207 │ │ │ │ - @ instruction: 0xf004ff5b │ │ │ │ + @ instruction: 0xf004ff7d │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8] │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - blmi 0xfecdfac4 │ │ │ │ + blmi 0xfecdfb40 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x61950 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x61944 │ │ │ │ stcvs 7, cr9, [sl, #4]! │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ @ instruction: 0xf8d06c2a │ │ │ │ ldrmi r0, [r3], #-1224 @ 0xfffffb38 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - @ instruction: 0xf006fbff │ │ │ │ + @ instruction: 0xf006fc21 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8], #-0 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9f8e1 │ │ │ │ - @ instruction: 0xf7fefa7d │ │ │ │ + @ instruction: 0xf7f9f903 │ │ │ │ + @ instruction: 0xf7fefa71 │ │ │ │ @ instruction: 0xf3c4bc92 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf8d8f827 │ │ │ │ + @ instruction: 0xf8d8f849 │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf14002a2 │ │ │ │ - blcs 0x83794 │ │ │ │ + blcs 0x83788 │ │ │ │ cmnphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ + ldc2 7, cr15, [ip, #988]! @ 0x3dc │ │ │ │ vnmls.f64 d4, d29, d13 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - vqdmulh.s d15, d22, d11 │ │ │ │ + vqdmulh.s d15, d22, d29 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sl, sp} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c800f2 │ │ │ │ - @ instruction: 0xf7f9f89b │ │ │ │ - @ instruction: 0xf7fefa37 │ │ │ │ + @ instruction: 0xf7f9f8bd │ │ │ │ + @ instruction: 0xf7fefa2b │ │ │ │ vqdmulh.s , q2, d0[3] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xffe6f0c7 │ │ │ │ + @ instruction: 0xf808f0c8 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf3c4ffdd │ │ │ │ + @ instruction: 0xf3c4ffff │ │ │ │ @ instruction: 0xf8d55001 │ │ │ │ stcvs 0, cr8, [ip], #-352 @ 0xfffffea0 │ │ │ │ - @ instruction: 0xf8ecf0c2 │ │ │ │ + @ instruction: 0xf90ef0c2 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - blx 0x1d9dd86 │ │ │ │ + blx 0xfe61dd7a │ │ │ │ andeq pc, pc, #6 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9f857 │ │ │ │ - @ instruction: 0xf7fef9f3 │ │ │ │ + @ instruction: 0xf7f9f879 │ │ │ │ + @ instruction: 0xf7fef9e7 │ │ │ │ vmull.u8 , d4, d8 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004ff9f │ │ │ │ + @ instruction: 0xf004ffc1 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1422564 │ │ │ │ + b 0x1422558 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78741 │ │ │ │ - blmi 0x1361920 │ │ │ │ + blmi 0x136199c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - rsceq pc, r1, #3072 @ 0xc00 │ │ │ │ + rsceq pc, r1, #37888 @ 0x9400 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f74631 │ │ │ │ - @ instruction: 0xf8d8fd0f │ │ │ │ + @ instruction: 0xf8d8fd15 │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - @ instruction: 0xf840f0c8 │ │ │ │ + @ instruction: 0xf862f0c8 │ │ │ │ vmax.s8 d14, d21, d14 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xde18c4 │ │ │ │ + blmi 0xde1940 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x1de70 │ │ │ │ + blx 0x89de66 │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xff40f0c7 │ │ │ │ + @ instruction: 0xff62f0c7 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffadb │ │ │ │ + @ instruction: 0xf7fffafd │ │ │ │ vmla.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x5a1838 │ │ │ │ + blmi 0x5a18b4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfee9defc │ │ │ │ + blx 0xff71def0 │ │ │ │ stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - umulleq lr, sl, r8, r6 │ │ │ │ - addeq lr, sl, r4, lsl r6 │ │ │ │ - addeq lr, sl, r6, lsl #11 │ │ │ │ - addeq lr, sl, r2, lsl #10 │ │ │ │ - addeq lr, sl, r0, ror r4 │ │ │ │ - addeq lr, sl, r4, lsl r4 │ │ │ │ - addeq lr, sl, lr, asr #7 │ │ │ │ - addeq lr, sl, r8, lsl #7 │ │ │ │ + addeq lr, sl, r4, lsr #13 │ │ │ │ + addeq lr, sl, r0, lsr #12 │ │ │ │ + umulleq lr, sl, r2, r5 │ │ │ │ + addeq lr, sl, lr, lsl #10 │ │ │ │ + addeq lr, sl, ip, ror r4 │ │ │ │ + addeq lr, sl, r0, lsr #8 │ │ │ │ + ldrdeq lr, [sl], sl │ │ │ │ + umulleq lr, sl, r4, r3 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 14, cr15, cr10, cr7, {6} │ │ │ │ + @ instruction: 0xff0cf0c7 │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfe21df60 │ │ │ │ + blx 0xfea9df54 │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 12, cr15, cr8, cr7, {6} │ │ │ │ + cdp2 0, 14, cr15, cr10, cr7, {6} │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x199dfa4 │ │ │ │ + blx 0xfe21df98 │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 12, cr15, cr8, cr7, {6} │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x111dfe8 │ │ │ │ + blx 0x199dfdc │ │ │ │ stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr7, {6} │ │ │ │ + cdp2 0, 10, cr15, cr6, cr7, {6} │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmibcc ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x89e02c │ │ │ │ + blx 0x111e020 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 6, cr15, cr2, cr7, {6} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr7, {6} │ │ │ │ vnmls.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r5, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff9fd │ │ │ │ + @ instruction: 0xf7fffa1f │ │ │ │ vadd.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1f6167c │ │ │ │ + blmi 0x1f616f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R12_usr, r1 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf9daf0c2 │ │ │ │ + @ instruction: 0xf9fcf0c2 │ │ │ │ stmialt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 1, cr15, cr12, cr7, {6} │ │ │ │ + cdp2 0, 3, cr15, cr14, cr7, {6} │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r4, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff9b7 │ │ │ │ + @ instruction: 0xf7fff9d9 │ │ │ │ vtst.8 d11, d21, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x17215f0 │ │ │ │ + blmi 0x172166c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvs pc, lr, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf994f0c2 │ │ │ │ + @ instruction: 0xf9b6f0c2 │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - ldc2l 0, cr15, [r6, #796] @ 0x31c │ │ │ │ + ldc2l 0, cr15, [r8, #796]! @ 0x31c │ │ │ │ vnmla.f64 d4, d13, d9 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff971 │ │ │ │ + @ instruction: 0xf7fff993 │ │ │ │ vtst.8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xee1564 │ │ │ │ + blmi 0xee15e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61bdf501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf94ef0c2 │ │ │ │ + @ instruction: 0xf970f0c2 │ │ │ │ ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - ldc2 0, cr15, [r0, #796] @ 0x31c │ │ │ │ + ldc2 0, cr15, [r2, #796]! @ 0x31c │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r5, r6, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff92b │ │ │ │ + @ instruction: 0xf7fff94d │ │ │ │ vtst.8 d11, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x6a14d8 │ │ │ │ + blmi 0x6a1554 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, ip, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf908f0c2 │ │ │ │ + @ instruction: 0xf92af0c2 │ │ │ │ svclt 0x00f0f7fe │ │ │ │ - addeq lr, sl, r2, lsr #6 │ │ │ │ - ldrdeq lr, [sl], lr @ │ │ │ │ - umulleq lr, sl, sl, r2 │ │ │ │ - addeq lr, sl, r6, asr r2 │ │ │ │ - addeq lr, sl, r2, lsl r2 │ │ │ │ - addeq lr, sl, ip, asr #3 │ │ │ │ - addeq lr, sl, r6, lsl #3 │ │ │ │ - addeq lr, sl, r0, asr #2 │ │ │ │ - strdeq lr, [sl], sl │ │ │ │ - strheq lr, [sl], r4 │ │ │ │ - addeq lr, sl, lr, rrx │ │ │ │ - addeq lr, sl, r8, lsr #32 │ │ │ │ + addeq lr, sl, lr, lsr #6 │ │ │ │ + addeq lr, sl, sl, ror #5 │ │ │ │ + addeq lr, sl, r6, lsr #5 │ │ │ │ + addeq lr, sl, r2, ror #4 │ │ │ │ + addeq lr, sl, lr, lsl r2 │ │ │ │ + ldrdeq lr, [sl], r8 │ │ │ │ + umulleq lr, sl, r2, r1 │ │ │ │ + addeq lr, sl, ip, asr #2 │ │ │ │ + addeq lr, sl, r6, lsl #2 │ │ │ │ + addeq lr, sl, r0, asr #1 │ │ │ │ + addeq lr, sl, sl, ror r0 │ │ │ │ + addeq lr, sl, r4, lsr r0 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - ldc2 0, cr15, [r2, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r4, #-796] @ 0xfffffce4 │ │ │ │ @ instruction: 0xee1d4bdb │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r4, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fef8cd │ │ │ │ + @ instruction: 0xf7fef8ef │ │ │ │ vrecps.f32 d11, d21, d21 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xff36141c │ │ │ │ + blmi 0xff361498 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8aaf0c2 │ │ │ │ + @ instruction: 0xf8ccf0c2 │ │ │ │ svclt 0x0092f7fe │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - stc2l 0, cr15, [ip], #796 @ 0x31c │ │ │ │ + stc2 0, cr15, [lr, #-796] @ 0xfffffce4 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r4, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fef887 │ │ │ │ + @ instruction: 0xf7fef8a9 │ │ │ │ vqrdmlsh.s , q2, d3[7] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004fcbd │ │ │ │ + @ instruction: 0xf004fcdf │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1422a28 │ │ │ │ + b 0x1422a1c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78479 │ │ │ │ - blmi 0xfe7e135c │ │ │ │ + blmi 0xfe7e13d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ tstpvs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf820f0c2 │ │ │ │ + @ instruction: 0xf842f0c2 │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d8abb9 │ │ │ │ @ instruction: 0x46310058 │ │ │ │ - blx 0xba00b8 │ │ │ │ + blx 0xd200ac │ │ │ │ ldrsbne pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8febb │ │ │ │ + @ instruction: 0xf8d8fedd │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - ldc2l 0, cr15, [r8, #-796] @ 0xfffffce4 │ │ │ │ - bllt 0xfea200f4 │ │ │ │ + ldc2l 0, cr15, [sl, #-796]! @ 0xfffffce4 │ │ │ │ + bllt 0xfea200e8 │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf0c1ad93 │ │ │ │ - @ instruction: 0xf3c4f8d9 │ │ │ │ + @ instruction: 0xf3c4f8fb │ │ │ │ vshl.s8 d20, d3, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r7], -r7, lsl #9 │ │ │ │ adceq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xf9cef0c7 │ │ │ │ + @ instruction: 0xf9f0f0c7 │ │ │ │ @ instruction: 0xf006463a │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ @ instruction: 0xf97af7fa │ │ │ │ poplt {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - vmov.i32 , #51199 @ 0x0000c7ff │ │ │ │ + vmvn.i32 , #51711 @ 0x0000c9ff │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - mcrr2 0, 12, pc, lr, cr7 @ │ │ │ │ + ldc2l 0, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf7f7fded │ │ │ │ - @ instruction: 0xf006fe53 │ │ │ │ + @ instruction: 0xf7f7fe0f │ │ │ │ + @ instruction: 0xf006fe59 │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - blt 0xb60178 │ │ │ │ + blt 0xb6016c │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - vmull.u8 , d4, d31 │ │ │ │ + vmov.i32 , #49663 @ 0x0000c1ff │ │ │ │ ldmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - stc2 0, cr15, [r6], #-796 @ 0xfffffce4 │ │ │ │ + mcrr2 0, 12, pc, r8, cr7 @ │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xe7d6fd55 │ │ │ │ + @ instruction: 0xe7d6fd77 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d688 │ │ │ │ + blcs 0x80d67c │ │ │ │ stcge 6, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r3, asr #5 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, fp, lsl #20 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r3, ror #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, asr r7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #13 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, ror #12 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, pc, ror r9 │ │ │ │ - andeq r2, r6, r9, asr #4 │ │ │ │ - andeq r2, r6, r7, asr r0 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r3, ror #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #11 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r5, ror r8 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + @ instruction: 0x000622b7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r7, asr ip │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr #14 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, ror #12 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r3, ror r9 │ │ │ │ + andeq r2, r6, sp, lsr r2 │ │ │ │ + andeq r2, r6, fp, asr #32 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r7, asr ip │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r9, ror #16 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ vqdmulh.s q13, q10, d1[6] │ │ │ │ @ instruction: 0xf0064403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ stclge 6, cr15, [r2], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r0, r6, r3, lsr #5 │ │ │ │ - andeq r2, r6, r5, lsl r3 │ │ │ │ - andeq r2, r6, r9, lsl r3 │ │ │ │ - andeq r0, r6, r3, lsr #5 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - muleq r6, r5, r2 │ │ │ │ - muleq r6, r5, r2 │ │ │ │ - muleq r6, r5, r2 │ │ │ │ - muleq r6, r5, r2 │ │ │ │ - stc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + muleq r6, r7, r2 │ │ │ │ + andeq r2, r6, r9, lsl #6 │ │ │ │ + andeq r2, r6, sp, lsl #6 │ │ │ │ + muleq r6, r7, r2 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, r9, lsl #5 │ │ │ │ + andeq r2, r6, r9, lsl #5 │ │ │ │ + andeq r2, r6, r9, lsl #5 │ │ │ │ + andeq r2, r6, r9, lsl #5 │ │ │ │ + stc2l 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ - @ instruction: 0xf808f0c1 │ │ │ │ + @ instruction: 0xf82af0c1 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf804f7fa │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adceq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf0c76819 │ │ │ │ - @ instruction: 0xf7fdf967 │ │ │ │ + @ instruction: 0xf7fdf989 │ │ │ │ @ instruction: 0xf001bff0 │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - blx 0xfe31e606 │ │ │ │ + blx 0xfeb9e5fa │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0x6c29fb81 │ │ │ │ + @ instruction: 0x6c29fba3 │ │ │ │ strmi r6, [r8], -sl, lsr #27 │ │ │ │ - stc2l 0, cr15, [r8], #796 @ 0x31c │ │ │ │ + stc2 0, cr15, [sl, #-796] @ 0xfffffce4 │ │ │ │ svclt 0x0000e731 │ │ │ │ - @ instruction: 0x008adfb2 │ │ │ │ - addeq sp, sl, ip, ror #30 │ │ │ │ - addeq sp, sl, r6, lsr #30 │ │ │ │ - @ instruction: 0x008adeb0 │ │ │ │ - stc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + @ instruction: 0x008adfbe │ │ │ │ + addeq sp, sl, r8, ror pc │ │ │ │ + addeq sp, sl, r2, lsr pc │ │ │ │ + @ instruction: 0x008adebc │ │ │ │ + stc2 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffc4f0c0 │ │ │ │ + @ instruction: 0xffe6f0c0 │ │ │ │ strmi r0, [r7], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8d84622 │ │ │ │ @ instruction: 0xf0c71000 │ │ │ │ - @ instruction: 0xf0c0f8bf │ │ │ │ - @ instruction: 0x4632ffbb │ │ │ │ + @ instruction: 0xf0c0f8e1 │ │ │ │ + @ instruction: 0x4632ffdd │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f94631 │ │ │ │ @ instruction: 0x4632ffb7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf886f0c6 │ │ │ │ + @ instruction: 0xf8a8f0c6 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf918f0c7 │ │ │ │ + @ instruction: 0xf93af0c7 │ │ │ │ svclt 0x00a1f7fd │ │ │ │ tstpvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #23296 @ 0x5b00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r3, asr #31 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - ldrdeq r1, [r6], -r9 │ │ │ │ - andeq r0, r6, r1, asr pc │ │ │ │ - muleq r6, r3, fp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, asr #32 │ │ │ │ - andeq r1, r6, r5, lsr #6 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r9, lsr #8 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, lsr #7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, lsl #4 │ │ │ │ - muleq r6, r3, fp │ │ │ │ - andeq r1, r6, r9, ror r1 │ │ │ │ - @ instruction: 0x000614bd │ │ │ │ - andeq r1, r6, r1, ror #1 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + @ instruction: 0x00060fb7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, sp, asr #17 │ │ │ │ + andeq r0, r6, r5, asr #30 │ │ │ │ + andeq r0, r6, r7, lsl #23 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsr r0 │ │ │ │ + andeq r1, r6, r9, lsl r3 │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, lsr #7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, lsl #4 │ │ │ │ + andeq r0, r6, r7, lsl #23 │ │ │ │ + andeq r1, r6, sp, ror #2 │ │ │ │ + @ instruction: 0x000614b1 │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x004ef4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d448 │ │ │ │ + blcs 0x80d43c │ │ │ │ stcge 6, cr15, [lr], {61} @ 0x3d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r5, lsl r5 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, fp, lsl #20 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r9, lsl #9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, asr #32 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, pc, ror r9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r9, lsl #9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000614bd │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + andeq r2, r6, r9, lsl #10 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, sp, ror r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsr r0 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r3, ror r9 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, sp, ror r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + @ instruction: 0x000614b1 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xff29f588 │ │ │ │ + blge 0xff29f57c │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xfe91e7d4 │ │ │ │ - cdp2 0, 15, cr15, cr12, cr0, {6} │ │ │ │ + blx 0xff19e7c8 │ │ │ │ + @ instruction: 0xff1ef0c0 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blcs 0xf3cd8 │ │ │ │ + blcs 0xf3ccc │ │ │ │ ldrbhi pc, [r6, -r0] @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc4194 │ │ │ │ - blge 0xfeedf6cc │ │ │ │ + blcs 0xc4188 │ │ │ │ + blge 0xfeedf6c0 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f8210f │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe89f6d8 │ │ │ │ + blge 0xfe89f6cc │ │ │ │ vnmla.f64 d4, d29, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0768f8d0 │ │ │ │ - cdp2 0, 2, cr15, cr8, cr1, {6} │ │ │ │ - bllt 0xfe660510 │ │ │ │ + cdp2 0, 4, cr15, cr10, cr1, {6} │ │ │ │ + bllt 0xfe660504 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - @ instruction: 0x6c29fa61 │ │ │ │ + @ instruction: 0x6c29fa83 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - strt pc, [ip], -r5, lsl #28 │ │ │ │ + strt pc, [ip], -r7, lsr #28 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf0ca8113 │ │ │ │ - @ instruction: 0xf8d5f97d │ │ │ │ + @ instruction: 0xf8d5f99f │ │ │ │ strcs r3, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf003463a │ │ │ │ strbmi r0, [r1], -pc, lsl #6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf980f7fd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr15, cr13, {7} │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf6408159 │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0x159ff70 │ │ │ │ + blge 0x159ff64 │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #80896 @ 0x13c00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r5, lsl sp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #13 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, ror #12 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsl sp │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #11 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ - cdp2 0, 5, cr15, cr12, cr0, {6} │ │ │ │ + andeq r0, r6, r9, lsl #26 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, ror #12 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r9, lsl #26 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ + cdp2 0, 7, cr15, cr14, cr0, {6} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mrc2 7, 6, pc, cr12, cr12, {7} │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84621 │ │ │ │ @ instruction: 0xf0ca0040 │ │ │ │ - @ instruction: 0xf7fdf945 │ │ │ │ + @ instruction: 0xf7fdf967 │ │ │ │ @ instruction: 0xf0c0bdac │ │ │ │ - @ instruction: 0xf8d5fe43 │ │ │ │ + @ instruction: 0xf8d5fe65 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ smlattcs r1, r9, r0, r8 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr12, {7} @ │ │ │ │ @ instruction: 0xf5a3e7e2 │ │ │ │ - blcs 0x7fb354 │ │ │ │ - bge 0xffa1ff4c │ │ │ │ + blcs 0x7fb348 │ │ │ │ + bge 0xffa1ff40 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #929792 @ 0xe3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r3, asr #31 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r3, ror #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, asr r7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #13 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, sp, ror #12 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r3, ror #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, ror #11 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r5, ror r8 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + @ instruction: 0x00060fb7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r7, asr ip │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr #14 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r1, ror #12 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, r7, asr ip │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r9, ror #16 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #643072 @ 0x9d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, fp, lsl #20 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r9, lsl #9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, asr #32 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - muleq r6, r3, sl │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r9, lsl #9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000614bd │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ - @ instruction: 0xf870f0ca │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, sp, ror r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsr r0 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsl #21 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, sp, ror r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + @ instruction: 0x000614b1 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ + @ instruction: 0xf892f0ca │ │ │ │ @ instruction: 0xf8d52402 │ │ │ │ ldrbt r3, [r1], r8, lsl #1 │ │ │ │ - @ instruction: 0xf86af0ca │ │ │ │ + @ instruction: 0xf88cf0ca │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf86ef7fd │ │ │ │ stclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ movwcc pc, #9891 @ 0x26a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #290816 @ 0x47000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - ldrdeq r1, [r6], -r9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r9, lsl #9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, asr #32 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r9, lsl #9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000614bd │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + andeq r1, r6, sp, asr #17 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, sp, ror r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsr r0 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, sp, ror r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + @ instruction: 0x000614b1 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ svclt 0x0000e6fa │ │ │ │ - addeq sp, sl, r6, ror #20 │ │ │ │ + addeq sp, sl, r2, ror sl │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x70d01c │ │ │ │ + blcs 0x70d010 │ │ │ │ ldmibge r8!, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r9, lsl #9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r3, asr #32 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r5, lsr #29 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r2, r6, r9, lsl #9 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000614bd │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r0, r6, r7, lsr lr │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - @ instruction: 0x000612b7 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq pc, r5, r1, lsr #24 │ │ │ │ - andeq r1, r6, r1, ror #10 │ │ │ │ + andeq r2, r6, sp, ror r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r7, lsr r0 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + muleq r6, r9, lr │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r2, r6, sp, ror r4 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + @ instruction: 0x000614b1 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r0, r6, fp, lsr #28 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, fp, lsr #5 │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq pc, r5, r5, lsl ip @ │ │ │ │ + andeq r1, r6, r5, asr r5 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f6818e │ │ │ │ - blmi 0xff5621b8 │ │ │ │ + blmi 0xff5621c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf0c19400 │ │ │ │ - @ instruction: 0xf7fffc17 │ │ │ │ + @ instruction: 0xf7fffc39 │ │ │ │ @ instruction: 0xf0c7b88a │ │ │ │ - blmi 0xff260b14 │ │ │ │ + blmi 0xff260b90 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ msrcs (UNDEF: 104), r1 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfff9ec1a │ │ │ │ + ldc2 0, cr15, [lr], {193} @ 0xc1 │ │ │ │ svclt 0x0096f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f68202 │ │ │ │ - blmi 0xfeee2148 │ │ │ │ + blmi 0xfeee2154 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [r8], {193} @ 0xc1 │ │ │ │ - bllt 0x1d60950 │ │ │ │ - @ instruction: 0xf850f0c7 │ │ │ │ + stc2 0, cr15, [sl], #-772 @ 0xfffffcfc │ │ │ │ + bllt 0x1d60944 │ │ │ │ + @ instruction: 0xf872f0c7 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r2, {r3, r4, r6}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x00a8f851 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0xff11ec8e │ │ │ │ + blx 0xff99ec82 │ │ │ │ poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf836f0c7 │ │ │ │ + @ instruction: 0xf858f0c7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r3, r7, r8, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffba7 │ │ │ │ + @ instruction: 0xf7fffbc9 │ │ │ │ @ instruction: 0xf7f6bb85 │ │ │ │ - blmi 0xfe5620a4 │ │ │ │ + blmi 0xfe5620b0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfee1ecfe │ │ │ │ + blx 0xff69ecf2 │ │ │ │ stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f64629 │ │ │ │ - blmi 0xfe1a2064 │ │ │ │ + blmi 0xfe1a2070 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc sp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfe61ed3e │ │ │ │ + blx 0xfee9ed32 │ │ │ │ stmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c683cd │ │ │ │ - blmi 0x1de29b4 │ │ │ │ + blmi 0x1de2a30 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x1e1ed7e │ │ │ │ + blx 0xfe69ed72 │ │ │ │ stcllt 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - @ instruction: 0xffb4f0c6 │ │ │ │ + @ instruction: 0xffd6f0c6 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefb4f │ │ │ │ - blmi 0x1611fc8 │ │ │ │ + @ instruction: 0xf7fefb71 │ │ │ │ + blmi 0x1611fbc │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf6006194 │ │ │ │ @ instruction: 0xf8d07118 │ │ │ │ @ instruction: 0xf8d00e94 │ │ │ │ @ instruction: 0xf0c10f18 │ │ │ │ - @ instruction: 0xf7fefb05 │ │ │ │ + @ instruction: 0xf7fefb27 │ │ │ │ adceq fp, r5, #160, 16 @ 0xa00000 │ │ │ │ orrhi pc, r5, #64, 2 │ │ │ │ - @ instruction: 0xff76f0c6 │ │ │ │ + @ instruction: 0xff98f0c6 │ │ │ │ vnmla.f64 d4, d13, d5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefb11 │ │ │ │ + @ instruction: 0xf7fefb33 │ │ │ │ vadd.i8 d11, d21, d0 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x14235e4 │ │ │ │ + b 0x14235d8 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c68398 │ │ │ │ - blmi 0xd6289c │ │ │ │ + blmi 0xd62918 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xffb1ee94 │ │ │ │ + blx 0x39ee8a │ │ │ │ ldmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-676 @ 0xfffffd5c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adchi pc, r7, #64, 2 │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf0c10f9c │ │ │ │ - @ instruction: 0xf7fefaa3 │ │ │ │ + @ instruction: 0xf7fefac5 │ │ │ │ @ instruction: 0xf7f6b83e │ │ │ │ - blmi 0x6e1e9c │ │ │ │ + blmi 0x6e1ea8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r0, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0c19400 │ │ │ │ - @ instruction: 0xf7fefa89 │ │ │ │ + @ instruction: 0xf7fefaab │ │ │ │ svclt 0x0000befc │ │ │ │ - umulleq sp, sl, r8, r6 │ │ │ │ - addeq sp, sl, r8, ror #12 │ │ │ │ - addeq sp, sl, r8, lsr #12 │ │ │ │ - addeq sp, sl, lr, ror #11 │ │ │ │ - @ instruction: 0x008ad5be │ │ │ │ - addeq sp, sl, r4, lsl #11 │ │ │ │ - addeq sp, sl, r4, asr #10 │ │ │ │ - addeq sp, sl, r4, lsl #10 │ │ │ │ - @ instruction: 0x008ad4b6 │ │ │ │ - addeq sp, sl, r0, lsl #9 │ │ │ │ - addeq sp, sl, sl, lsr r4 │ │ │ │ - addeq sp, sl, ip, ror #7 │ │ │ │ - @ instruction: 0x008ad3ba │ │ │ │ - addeq sp, sl, ip, ror r3 │ │ │ │ - ldc2l 7, cr15, [ip], #-984 @ 0xfffffc28 │ │ │ │ + addeq sp, sl, r4, lsr #13 │ │ │ │ + addeq sp, sl, r4, ror r6 │ │ │ │ + addeq sp, sl, r4, lsr r6 │ │ │ │ + strdeq sp, [sl], sl │ │ │ │ + addeq sp, sl, sl, asr #11 │ │ │ │ + umulleq sp, sl, r0, r5 │ │ │ │ + addeq sp, sl, r0, asr r5 │ │ │ │ + addeq sp, sl, r0, lsl r5 │ │ │ │ + addeq sp, sl, r2, asr #9 │ │ │ │ + addeq sp, sl, ip, lsl #9 │ │ │ │ + addeq sp, sl, r6, asr #8 │ │ │ │ + strdeq sp, [sl], r8 │ │ │ │ + addeq sp, sl, r6, asr #7 │ │ │ │ + addeq sp, sl, r8, lsl #7 │ │ │ │ + stc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfa7b │ │ │ │ + @ instruction: 0xf7fdfa9d │ │ │ │ @ instruction: 0xf8d8bfea │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - mrrc2 7, 15, pc, ip, cr6 @ │ │ │ │ + stc2l 7, cr15, [r2], #-984 @ 0xfffffc28 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfa5b │ │ │ │ + @ instruction: 0xf7fdfa7d │ │ │ │ @ instruction: 0xf7f6bfca │ │ │ │ - blmi 0xfeba1db4 │ │ │ │ + blmi 0xfeba1dc0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ cmnpvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x59efe8 │ │ │ │ + blx 0xe1efdc │ │ │ │ mcrlt 7, 4, pc, cr7, cr14, {7} @ │ │ │ │ - stc2 7, cr15, [r4], #-984 @ 0xfffffc28 │ │ │ │ + stc2 7, cr15, [sl], #-984 @ 0xfffffc28 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefa23 │ │ │ │ + @ instruction: 0xf7fefa45 │ │ │ │ @ instruction: 0xf7f6b98e │ │ │ │ - blmi 0xfe521d44 │ │ │ │ + blmi 0xfe521d50 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x21f05c │ │ │ │ + blx 0xa9f050 │ │ │ │ ldmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xffb20d3a │ │ │ │ + blx 0xffca0d2e │ │ │ │ vnmls.f64 d4, d29, d4 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r4, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdf9e9 │ │ │ │ + @ instruction: 0xf7fdfa0b │ │ │ │ @ instruction: 0xf8d8bf58 │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - blx 0xff320d7a │ │ │ │ + blx 0xff4a0d6e │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdf9c9 │ │ │ │ - blmi 0x1ad2ab8 │ │ │ │ + @ instruction: 0xf7fdf9eb │ │ │ │ + blmi 0x1ad2aac │ │ │ │ svccs 0x0070ee1d │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf140440b │ │ │ │ vrhadd.s8 q12, q15, q12 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - @ instruction: 0xf984f0c1 │ │ │ │ + @ instruction: 0xf9a6f0c1 │ │ │ │ svclt 0x001ff7fd │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ svclt 0x004b440b │ │ │ │ bicsvc pc, lr, r0, lsl #10 │ │ │ │ tstpvc r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01bcf8d0 │ │ │ │ subeq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf966f0c1 │ │ │ │ + @ instruction: 0xf988f0c1 │ │ │ │ svclt 0x0001f7fd │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c68182 │ │ │ │ - blmi 0x13e25ac │ │ │ │ + blmi 0x13e2628 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf972f0c1 │ │ │ │ - bllt 0x1920e7c │ │ │ │ + @ instruction: 0xf994f0c1 │ │ │ │ + bllt 0x1920e70 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmnphi r8, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [r0, #792]! @ 0x318 │ │ │ │ + ldc2l 0, cr15, [r2, #792] @ 0x318 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef94b │ │ │ │ - blmi 0xc11bc0 │ │ │ │ + @ instruction: 0xf7fef96d │ │ │ │ + blmi 0xc11bb4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf7fef8f1 │ │ │ │ - blmi 0x991b94 │ │ │ │ + @ instruction: 0xf7fef913 │ │ │ │ + blmi 0x991b88 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msreq (UNDEF: 100), r0 │ │ │ │ stmdaeq r4!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf7fef8db │ │ │ │ + @ instruction: 0xf7fef8fd │ │ │ │ @ instruction: 0xf04fbb0f │ │ │ │ strdeq r3, [r4, #-15]! │ │ │ │ - cdp2 0, 7, cr15, cr10, cr0, {6} │ │ │ │ + cdp2 0, 9, cr15, cr12, cr0, {6} │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c00020 │ │ │ │ - @ instruction: 0x4602fe75 │ │ │ │ + @ instruction: 0x4602fe97 │ │ │ │ mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ @ instruction: 0xf64f0124 │ │ │ │ @ instruction: 0xf0c070ff │ │ │ │ - strmi pc, [r6], -sp, ror #28 │ │ │ │ + strmi pc, [r6], -pc, lsl #29 │ │ │ │ eorseq pc, r0, r4 │ │ │ │ - cdp2 0, 6, cr15, cr8, cr0, {6} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr0, {6} │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ - addeq sp, sl, lr, lsl #6 │ │ │ │ - addeq sp, sl, lr, asr #5 │ │ │ │ - umulleq sp, sl, r8, r2 │ │ │ │ - addeq sp, sl, lr, asr r2 │ │ │ │ - addeq sp, sl, r4, lsr #4 │ │ │ │ - addeq sp, sl, sl, ror #3 │ │ │ │ - addeq sp, sl, sl, lsr #3 │ │ │ │ - addeq sp, sl, r8, ror r1 │ │ │ │ - addeq sp, sl, r2, asr #2 │ │ │ │ - strdeq sp, [sl], ip │ │ │ │ - addeq sp, sl, lr, lsr #1 │ │ │ │ - addeq sp, sl, r8, ror r0 │ │ │ │ - addeq sp, sl, ip, asr #32 │ │ │ │ - blcs 0x131bc8 │ │ │ │ + addeq sp, sl, sl, lsl r3 │ │ │ │ + ldrdeq sp, [sl], sl │ │ │ │ + addeq sp, sl, r4, lsr #5 │ │ │ │ + addeq sp, sl, sl, ror #4 │ │ │ │ + addeq sp, sl, r0, lsr r2 │ │ │ │ + strdeq sp, [sl], r6 │ │ │ │ + @ instruction: 0x008ad1b6 │ │ │ │ + addeq sp, sl, r4, lsl #3 │ │ │ │ + addeq sp, sl, lr, asr #2 │ │ │ │ + addeq sp, sl, r8, lsl #2 │ │ │ │ + strheq sp, [sl], sl │ │ │ │ + addeq sp, sl, r4, lsl #1 │ │ │ │ + addeq sp, sl, r8, asr r0 │ │ │ │ + blcs 0x131bbc │ │ │ │ mcrge 6, 2, pc, cr4, cr12, {1} @ │ │ │ │ @ instruction: 0xf10003e2 │ │ │ │ @ instruction: 0x03a383f8 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ @ instruction: 0xee1d4bd5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @@ -84781,228 +84778,228 @@ │ │ │ │ ldmpl r2, {r3, r4, r8, lr}^ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ movwls r4, #5142 @ 0x1416 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf7fdf8c5 │ │ │ │ + @ instruction: 0xf7fdf8e7 │ │ │ │ @ instruction: 0xf0c0bd77 │ │ │ │ - vmla.i8 , q5, │ │ │ │ + vmla.i8 d15, d26, d11 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - stc2 0, cr15, [r4, #-792] @ 0xfffffce8 │ │ │ │ + stc2 0, cr15, [r6, #-792]! @ 0xfffffce8 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdfc25 │ │ │ │ - blmi 0xff09297c │ │ │ │ + @ instruction: 0xf7fdfc47 │ │ │ │ + blmi 0xff092970 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ vshl.s8 d4, d10, d0 │ │ │ │ @ instruction: 0xf8d06154 │ │ │ │ @ instruction: 0xf0c10654 │ │ │ │ - @ instruction: 0xf7fdf85b │ │ │ │ - blmi 0xfee52c0c │ │ │ │ + @ instruction: 0xf7fdf87d │ │ │ │ + blmi 0xfee52c00 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061db │ │ │ │ @ instruction: 0xf0c106d8 │ │ │ │ - @ instruction: 0xf7fdf847 │ │ │ │ + @ instruction: 0xf7fdf869 │ │ │ │ @ instruction: 0xf0c0bee4 │ │ │ │ - vmla.i8 d15, d10, d31 │ │ │ │ + vmul.i8 , q5, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - stc2l 0, cr15, [sl], {198} @ 0xc6 │ │ │ │ + stc2l 0, cr15, [ip], #792 @ 0x318 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdfbeb │ │ │ │ + @ instruction: 0xf7fdfc0d │ │ │ │ @ instruction: 0xf0c6bdbc │ │ │ │ - blmi 0xfe9a2380 │ │ │ │ + blmi 0xfe9a23fc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf85cf0c1 │ │ │ │ - blt 0x13a10a8 │ │ │ │ + @ instruction: 0xf87ef0c1 │ │ │ │ + blt 0x13a109c │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020162 │ │ │ │ movwcs r0, #544 @ 0x220 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf8d8f927 │ │ │ │ + @ instruction: 0xf8d8f949 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - blx 0xff01f3f2 │ │ │ │ + blx 0xff89f3e6 │ │ │ │ stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020122 │ │ │ │ movwcs r0, #560 @ 0x230 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf8d8f917 │ │ │ │ + @ instruction: 0xf8d8f939 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - blx 0xfec1f412 │ │ │ │ + blx 0xff49f406 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf1400724 │ │ │ │ @ instruction: 0xf0c582ca │ │ │ │ - @ instruction: 0xf7feffb5 │ │ │ │ + @ instruction: 0xf7feffd7 │ │ │ │ vmul.i8 , q7, q1 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #216, 26 @ 0x3600 │ │ │ │ - @ instruction: 0xfffef0c0 │ │ │ │ + @ instruction: 0xf820f0c1 │ │ │ │ ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ - ldc2l 0, cr15, [r2], #-792 @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [r4], {198} @ 0xc6 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdf80d │ │ │ │ + @ instruction: 0xf7fdf82f │ │ │ │ @ instruction: 0xf0c6bd7c │ │ │ │ - blmi 0x1ca22a8 │ │ │ │ + blmi 0x1ca2324 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xfff0f0c0 │ │ │ │ + @ instruction: 0xf812f0c1 │ │ │ │ stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldc2 0, cr15, [r8], #-792 @ 0xfffffce8 │ │ │ │ + mrrc2 0, 12, pc, sl, cr6 @ │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feffd3 │ │ │ │ + @ instruction: 0xf7fefff5 │ │ │ │ vmla.i8 , q15, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ andls r0, r0, #145 @ 0x91 │ │ │ │ orrsvc pc, ip, r0, lsl #10 │ │ │ │ teqpeq r8, r0 @ @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff9af0c0 │ │ │ │ + @ instruction: 0xffbcf0c0 │ │ │ │ ldclt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ - stc2 0, cr15, [lr], {198} @ 0xc6 │ │ │ │ + ldc2 0, cr15, [r0], #-792 @ 0xfffffce8 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feffa9 │ │ │ │ + @ instruction: 0xf7feffcb │ │ │ │ @ instruction: 0xf0c6b999 │ │ │ │ - blmi 0x10e21e0 │ │ │ │ + blmi 0x10e225c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff8cf0c0 │ │ │ │ + @ instruction: 0xffaef0c0 │ │ │ │ ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ - blx 0xff59f56e │ │ │ │ + blx 0xffe1f562 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feff6f │ │ │ │ + @ instruction: 0xf7feff91 │ │ │ │ @ instruction: 0xf0c6b95f │ │ │ │ - blmi 0xa2216c │ │ │ │ + blmi 0xa221e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff52f0c0 │ │ │ │ + @ instruction: 0xff74f0c0 │ │ │ │ stcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ - blx 0xfe71f5e2 │ │ │ │ + blx 0xfef9f5d6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r3, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feff35 │ │ │ │ + @ instruction: 0xf7feff57 │ │ │ │ svclt 0x0000b925 │ │ │ │ - addeq ip, sl, r2, lsr #31 │ │ │ │ - addeq ip, sl, r8, asr #30 │ │ │ │ - addeq ip, sl, r0, lsr #30 │ │ │ │ - ldrdeq ip, [sl], r0 │ │ │ │ - addeq ip, sl, r2, lsr lr │ │ │ │ - strdeq ip, [sl], r8 │ │ │ │ - @ instruction: 0x008acdbe │ │ │ │ - addeq ip, sl, sl, ror #26 │ │ │ │ - addeq ip, sl, r0, lsr sp │ │ │ │ - strdeq ip, [sl], r6 │ │ │ │ - @ instruction: 0x008accbc │ │ │ │ - addeq ip, sl, r2, lsl #25 │ │ │ │ + addeq ip, sl, lr, lsr #31 │ │ │ │ + addeq ip, sl, r4, asr pc │ │ │ │ + addeq ip, sl, ip, lsr #30 │ │ │ │ + ldrdeq ip, [sl], ip @ │ │ │ │ + addeq ip, sl, lr, lsr lr │ │ │ │ + addeq ip, sl, r4, lsl #28 │ │ │ │ + addeq ip, sl, sl, asr #27 │ │ │ │ + addeq ip, sl, r6, ror sp │ │ │ │ + addeq ip, sl, ip, lsr sp │ │ │ │ + addeq ip, sl, r2, lsl #26 │ │ │ │ + addeq ip, sl, r8, asr #25 │ │ │ │ + addeq ip, sl, lr, lsl #25 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7213f │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r2], #-496 @ 0xfffffe10 │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ @@ -85010,15 +85007,15 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ tstpvs r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 15, cr15, cr10, cr0, {6} │ │ │ │ + @ instruction: 0xff1cf0c0 │ │ │ │ stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7211f │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 7, pc, r0, cr12 @ │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ @@ -85027,364 +85024,364 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvc pc, r0, lsl #4 │ │ │ │ ubfxeq pc, r0, #17, #13 │ │ │ │ - cdp2 0, 13, cr15, cr8, cr0, {6} │ │ │ │ + cdp2 0, 15, cr15, cr10, cr0, {6} │ │ │ │ mcrrlt 7, 15, pc, r7, cr13 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf600681b │ │ │ │ ldmpl r3, {r2, r4, r7, r8, ip, sp}^ │ │ │ │ andeq lr, sl, #3072 @ 0xc00 │ │ │ │ andls r4, r1, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdfebd │ │ │ │ - bmi 0xfec921ac │ │ │ │ + @ instruction: 0xf7fdfedf │ │ │ │ + bmi 0xfec921a0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3131 @ 0xfffff3c5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 6, cr15, cr4, cr0, {6} │ │ │ │ - stcllt 7, cr15, [pc, #1012] @ 0x6380c │ │ │ │ + cdp2 0, 8, cr15, cr6, cr0, {6} │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0x63800 │ │ │ │ vnmls.f32 s8, s27, s13 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf0c0096c │ │ │ │ - @ instruction: 0xf7fdfe4f │ │ │ │ + @ instruction: 0xf7fdfe71 │ │ │ │ @ instruction: 0x4631bdba │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - blx 0x139f75e │ │ │ │ + blx 0x1c1f752 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c44628 │ │ │ │ - @ instruction: 0xf7fdfa29 │ │ │ │ + @ instruction: 0xf7fdfa4b │ │ │ │ strcs fp, [r3], #-3784 @ 0xfffff138 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c44630 │ │ │ │ - @ instruction: 0x4632fb3f │ │ │ │ + ldrtmi pc, [r2], -r1, ror #22 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x79f780 │ │ │ │ + blx 0x101f774 │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, lsr #2 │ │ │ │ andseq pc, r0, #2 │ │ │ │ andcc r4, ip, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xfe39f79a │ │ │ │ + blx 0xfec1f78e │ │ │ │ mrclt 7, 2, APSR_nzcv, cr7, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, ror #1 │ │ │ │ andseq pc, r8, #2 │ │ │ │ andcc r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xfe11f7ae │ │ │ │ + blx 0xfe99f7a2 │ │ │ │ mcrlt 7, 2, pc, cr13, cr13, {7} @ │ │ │ │ @ instruction: 0xee1d4985 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - cdp2 0, 4, cr15, cr12, cr0, {6} │ │ │ │ - bllt 0xfef614c4 │ │ │ │ + cdp2 0, 6, cr15, cr14, cr0, {6} │ │ │ │ + bllt 0xfef614b8 │ │ │ │ @ instruction: 0xee1d497a │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tsteq r9, r0, lsl #22 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - cdp2 0, 3, cr15, cr4, cr0, {6} │ │ │ │ - bllt 0xfe9614f4 │ │ │ │ + cdp2 0, 5, cr15, cr6, cr0, {6} │ │ │ │ + bllt 0xfe9614e8 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1423fa0 │ │ │ │ + b 0x1423f94 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c6811d │ │ │ │ - blmi 0x1b21ee4 │ │ │ │ + blmi 0x1b21f60 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 0, cr15, cr14, cr0, {6} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr0, {6} │ │ │ │ ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xee1d495d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicsmi pc, r4, r0, lsl #4 │ │ │ │ ldrbeq pc, [r4], #2256 @ 0x8d0 @ │ │ │ │ - ldc2l 0, cr15, [r6, #768]! @ 0x300 │ │ │ │ - bllt 0x19e1570 │ │ │ │ + cdp2 0, 1, cr15, cr8, cr0, {6} │ │ │ │ + bllt 0x19e1564 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c42210 │ │ │ │ - ldrtmi pc, [r2], -pc, lsr #21 @ │ │ │ │ + @ instruction: 0x4632fad1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf900f0c4 │ │ │ │ + @ instruction: 0xf922f0c4 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfe91f8b0 │ │ │ │ + blx 0xff19f8a4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c44628 │ │ │ │ - stccc 8, cr15, [r1], {243} @ 0xf3 │ │ │ │ + @ instruction: 0x3c01f915 │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ stmdbmi r5, {r1, r2, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x796c0 │ │ │ │ + bl 0x796b4 │ │ │ │ strmi r0, [r2], #-265 @ 0xfffffef7 │ │ │ │ vshl.s8 d20, d3, d14 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf0c006e4 │ │ │ │ - @ instruction: 0xf7fdfdc3 │ │ │ │ + @ instruction: 0xf7fdfde5 │ │ │ │ vpadd.i8 d11, d5, d18 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addhi pc, pc, r0, asr #2 │ │ │ │ - blx 0x11f910 │ │ │ │ + blx 0x99f904 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd9d │ │ │ │ + @ instruction: 0xf7fdfdbf │ │ │ │ stmdbmi r8!, {r0, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r2], #-2112 @ 0xfffff7c0 │ │ │ │ strmi r4, [r3], #-1029 @ 0xfffffbfb │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ biceq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - stc2 0, cr15, [r6, #768] @ 0x300 │ │ │ │ - blt 0xffde1650 │ │ │ │ + stc2 0, cr15, [r8, #768]! @ 0x300 │ │ │ │ + blt 0xffde1644 │ │ │ │ @ instruction: 0xee1d491d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strmi r4, [sp], #-1034 @ 0xfffffbf6 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07152 │ │ │ │ @ instruction: 0xf0c00348 │ │ │ │ - @ instruction: 0xf7fdfd6f │ │ │ │ + @ instruction: 0xf7fdfd91 │ │ │ │ @ instruction: 0xf64fbade │ │ │ │ @ instruction: 0xf0c472ff │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ + @ instruction: 0xf7fdf8c5 │ │ │ │ rscscs fp, pc, #2144 @ 0x860 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf89cf0c4 │ │ │ │ + @ instruction: 0xf8bef0c4 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr15, cr13, {7} │ │ │ │ - addeq ip, sl, sl, lsl #24 │ │ │ │ - addeq ip, sl, r6, asr #23 │ │ │ │ - umulleq ip, sl, r2, fp │ │ │ │ - addeq ip, sl, r2, ror #22 │ │ │ │ - addeq ip, sl, r8, lsr fp │ │ │ │ - @ instruction: 0x008acab2 │ │ │ │ - addeq ip, sl, r2, lsl #21 │ │ │ │ - addeq ip, sl, r4, lsr sl │ │ │ │ - addeq ip, sl, r6, lsl #20 │ │ │ │ - addeq ip, sl, r0, lsr #19 │ │ │ │ - addeq ip, sl, r2, asr r9 │ │ │ │ - addeq ip, sl, r4, lsr #18 │ │ │ │ - strdeq ip, [sl], r6 │ │ │ │ - @ instruction: 0xf990f0c6 │ │ │ │ + addeq ip, sl, r6, lsl ip │ │ │ │ + ldrdeq ip, [sl], r2 │ │ │ │ + umulleq ip, sl, lr, fp │ │ │ │ + addeq ip, sl, lr, ror #22 │ │ │ │ + addeq ip, sl, r4, asr #22 │ │ │ │ + @ instruction: 0x008acabe │ │ │ │ + addeq ip, sl, lr, lsl #21 │ │ │ │ + addeq ip, sl, r0, asr #20 │ │ │ │ + addeq ip, sl, r2, lsl sl │ │ │ │ + addeq ip, sl, ip, lsr #19 │ │ │ │ + addeq ip, sl, lr, asr r9 │ │ │ │ + addeq ip, sl, r0, lsr r9 │ │ │ │ + addeq ip, sl, r2, lsl #18 │ │ │ │ + @ instruction: 0xf9b2f0c6 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd2b │ │ │ │ + @ instruction: 0xf7fdfd4d │ │ │ │ @ instruction: 0xf0c6bc13 │ │ │ │ - blmi 0xaa1ce4 │ │ │ │ + blmi 0xaa1d60 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [lr, #-768] @ 0xfffffd00 │ │ │ │ - bllt 0xffe21740 │ │ │ │ - @ instruction: 0xf956f0c6 │ │ │ │ + ldc2 0, cr15, [r0, #-768]! @ 0xfffffd00 │ │ │ │ + bllt 0xffe21734 │ │ │ │ + @ instruction: 0xf978f0c6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfcf1 │ │ │ │ + @ instruction: 0xf7fdfd13 │ │ │ │ andscs fp, r0, #222208 @ 0x36400 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0x29faa0 │ │ │ │ + blx 0xb1fa94 │ │ │ │ andscs lr, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x11faac │ │ │ │ + blx 0x99faa0 │ │ │ │ andcs lr, r0, r1, lsl #8 │ │ │ │ - bicvs pc, r4, pc, asr #4 │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - mrc2 1, 3, pc, cr4, cr7, {6} │ │ │ │ - addeq ip, sl, lr, ror #16 │ │ │ │ - addeq ip, sl, r4, lsr r8 │ │ │ │ - strdeq ip, [sl], sl │ │ │ │ - eorseq r8, r3, r4, asr #27 │ │ │ │ + mrc2 1, 4, pc, cr6, cr7, {6} │ │ │ │ + addeq ip, sl, sl, ror r8 │ │ │ │ + addeq ip, sl, r0, asr #16 │ │ │ │ + addeq ip, sl, r6, lsl #16 │ │ │ │ + ldrsbteq r8, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0xf0c04615 │ │ │ │ - @ instruction: 0xf894fa23 │ │ │ │ + @ instruction: 0xf894fa45 │ │ │ │ @ instruction: 0x460730d0 │ │ │ │ ldrtmi fp, [sl], -r3, lsl #3 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mcr2 7, 3, pc, cr6, cr5, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr12, cr5, {7} @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f56bd9 │ │ │ │ - @ instruction: 0x6d63f929 │ │ │ │ + @ instruction: 0x6d63f92f │ │ │ │ strvs r4, [r3, #1091]! @ 0x443 │ │ │ │ svcvs 0x0063e7df │ │ │ │ - b 0x1067930 │ │ │ │ + b 0x1067924 │ │ │ │ @ instruction: 0xf0c01003 │ │ │ │ - vmul.i8 , , │ │ │ │ + vpmin.s8 d31, d7, d11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - cdp2 0, 10, cr15, cr4, cr5, {6} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr5, {6} │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebbaa64 │ │ │ │ + bl 0xfebbaa58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r0, sp, lsl #22 │ │ │ │ strmi r6, [r4], -r1, lsl #30 │ │ │ │ cmnle ip, r0, lsl #18 │ │ │ │ - blcs 0x17db30 │ │ │ │ - blvs 0xfe5578b4 │ │ │ │ + blcs 0x17db24 │ │ │ │ + blvs 0xfe5578a8 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 6, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d071 │ │ │ │ mcrcs 0, 0, r6, cr0, cr0, {4} │ │ │ │ @ instruction: 0xf0bbd174 │ │ │ │ - vadd.f32 , q10, │ │ │ │ + vadd.f32 , q10, │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r9, sl} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ andcs r4, r8, r3, lsl #12 │ │ │ │ - blx 0x161fbd0 │ │ │ │ + blx 0x1e9fbc4 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - ldc2l 0, cr15, [r6], #764 @ 0x2fc │ │ │ │ + ldc2 0, cr15, [r8, #-764] @ 0xfffffd04 │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c8f7f5 │ │ │ │ + @ instruction: 0xf8cef7f5 │ │ │ │ @ instruction: 0x46416bb0 │ │ │ │ - cdp2 0, 0, cr15, cr10, cr3, {6} │ │ │ │ - blcs 0x17db9c │ │ │ │ + cdp2 0, 2, cr15, cr12, cr3, {6} │ │ │ │ + blcs 0x17db90 │ │ │ │ @ instruction: 0x4620d010 │ │ │ │ - @ instruction: 0xff10f036 │ │ │ │ + @ instruction: 0xff3ef036 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf0c068a8 │ │ │ │ - vmul.i8 d31, d23, d3 │ │ │ │ + vmul.i8 d31, d23, d21 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - cdp2 0, 3, cr15, cr14, cr5, {6} │ │ │ │ + cdp2 0, 6, cr15, cr0, cr5, {6} │ │ │ │ andcs r6, r1, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [r0], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0x4638fc5f │ │ │ │ - ldc2l 0, cr15, [r4, #-780]! @ 0xfffffcf4 │ │ │ │ + ldc2 0, cr15, [r6, #780] @ 0x30c │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ mcrr2 7, 15, pc, lr, cr7 @ │ │ │ │ @@ -85400,64 +85397,64 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ @ instruction: 0xf856e7ee │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - @ instruction: 0xe7adfdbd │ │ │ │ + sbfx pc, pc, #27, #14 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x96002211 │ │ │ │ @ instruction: 0xff18f7ff │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ - blmi 0xe3a6c │ │ │ │ + vmla.i d17, d16, d0[7] │ │ │ │ + blmi 0xe3a60 │ │ │ │ rsbscs pc, r9, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffaaf20e │ │ │ │ - ldrsbteq r8, [r3], -r8 │ │ │ │ + @ instruction: 0xffd0f20e │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbabbc │ │ │ │ + bl 0xfebbabb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ smullscc pc, r0, r0, r8 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ @ instruction: 0x4631b173 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - movwcs pc, #10369 @ 0x2881 @ │ │ │ │ + movwcs pc, #10375 @ 0x2887 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strmi r6, [pc], -r0, lsl #30 │ │ │ │ vmla.i8 , q2, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x463a0395 │ │ │ │ - blvs 0xff6b5280 │ │ │ │ - @ instruction: 0xf838f7f5 │ │ │ │ + blvs 0xff6b5274 │ │ │ │ + @ instruction: 0xf83ef7f5 │ │ │ │ ldrtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [r0, r3, lsr #11]! │ │ │ │ subne r6, r0, r3, ror #30 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - @ instruction: 0xf908f0c0 │ │ │ │ + @ instruction: 0xf92af0c0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - @ instruction: 0xe7e2fdb3 │ │ │ │ + ubfx pc, r5, #27, #3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbac4c │ │ │ │ + bl 0xfebbac40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -85467,255 +85464,255 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble sl, {r1, r8, r9, fp, sp}^ │ │ │ │ strmi r6, [r4], -fp, lsl #16 │ │ │ │ - blcs 0x752c8 │ │ │ │ + blcs 0x752bc │ │ │ │ stmdavs r8, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ - blcs 0x7f72c │ │ │ │ + blcs 0x7f720 │ │ │ │ @ instruction: 0xf8d4d140 │ │ │ │ andcs r3, r1, #144 @ 0x90 │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ stmdavs lr!, {r8, r9, sp}^ │ │ │ │ @ instruction: 0x6d22b97e │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4026c52 │ │ │ │ - bcs 0x7c488 │ │ │ │ + bcs 0x7c47c │ │ │ │ movwcs fp, #3852 @ 0xf0c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r2, r5, r7, pc} │ │ │ │ eorsle r2, r3, r0, lsl #22 │ │ │ │ smullsne pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abf00 │ │ │ │ - blx 0x1e21ad2 │ │ │ │ + bne 0xff2abef4 │ │ │ │ + blx 0x1e21ac6 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r1, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0x7dcbc │ │ │ │ - blvs 0xfe557e30 │ │ │ │ + blcs 0x7dcb0 │ │ │ │ + blvs 0xfe557e24 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, r5, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf89483f8 │ │ │ │ - bcs 0x6be0c │ │ │ │ + bcs 0x6be00 │ │ │ │ @ instruction: 0xf894d1bb │ │ │ │ @ instruction: 0xf08330b4 │ │ │ │ ldr r0, [r6, r1, lsl #6]! │ │ │ │ - ldc2l 0, cr15, [r2], #-748 @ 0xfffffd14 │ │ │ │ + ldc2 0, cr15, [r4], {187} @ 0xbb │ │ │ │ @ instruction: 0xf8d4686b │ │ │ │ @ instruction: 0x46069058 │ │ │ │ vqdmulh.s , q2, │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46030795 │ │ │ │ andcs r2, pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf0c46bb9 │ │ │ │ - blvs 0xfeee1f74 │ │ │ │ + blvs 0xfeee1ff0 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0c34608 │ │ │ │ - @ instruction: 0xf894fd2b │ │ │ │ + @ instruction: 0xf894fd4d │ │ │ │ @ instruction: 0x462020d1 │ │ │ │ - bcs 0x7de28 │ │ │ │ + bcs 0x7de1c │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abf98 │ │ │ │ - blx 0xb21b6a │ │ │ │ + bne 0xff2abf8c │ │ │ │ + blx 0xb21b5e │ │ │ │ @ instruction: 0xf0c34630 │ │ │ │ - @ instruction: 0xf8c4fc3f │ │ │ │ + @ instruction: 0xf8c4fc61 │ │ │ │ stmdavs fp!, {r3, r4, r6, ip, pc}^ │ │ │ │ cmnle r5, r0, lsl #22 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0xe7a3fb1b │ │ │ │ - blx 0xfe11feae │ │ │ │ + blx 0xfe99fea2 │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vqdmulh.s d31, d23, d17 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r0], sl, asr #4 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - andcs pc, r4, r7, ror ip @ │ │ │ │ - @ instruction: 0xf82cf0c0 │ │ │ │ + mulcs r4, r9, ip │ │ │ │ + @ instruction: 0xf84ef0c0 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - andcs pc, r1, sp, lsr #26 │ │ │ │ - @ instruction: 0xf820f0c0 │ │ │ │ + andcs pc, r1, pc, asr #26 │ │ │ │ + @ instruction: 0xf842f0c0 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8d8ff55 │ │ │ │ + @ instruction: 0xf8d8ff77 │ │ │ │ @ instruction: 0x463a1038 │ │ │ │ andcs r4, pc, r3, lsr r6 @ │ │ │ │ - @ instruction: 0xf868f0c4 │ │ │ │ + @ instruction: 0xf88af0c4 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - ldc2 0, cr15, [r8, #-780] @ 0xfffffcf4 │ │ │ │ + ldc2 0, cr15, [sl, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf036e7b1 │ │ │ │ - stmdacs r0, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0045f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe769307c │ │ │ │ - stc2 0, cr15, [r4], {187} @ 0xbb │ │ │ │ + stc2 0, cr15, [r6], #-748 @ 0xfffffd14 │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vqdmulh.s , , │ │ │ │ + vqdmulh.s , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ pkhbtmi r2, r0, r5, lsl #7 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - @ instruction: 0x463bfc3b │ │ │ │ + @ instruction: 0x463bfc5d │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0c42008 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #17 @ │ │ │ │ + @ instruction: 0x4631f8b1 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46202212 │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8c4fbd7 │ │ │ │ + @ instruction: 0xf8c4fbf9 │ │ │ │ @ instruction: 0xe7369058 │ │ │ │ @ instruction: 0xf0bf2004 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vrecps.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - stc2 0, cr15, [r8], {197} @ 0xc5 │ │ │ │ + stc2 0, cr15, [sl], #788 @ 0x314 │ │ │ │ svclt 0x0000e78c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbae8c │ │ │ │ + bl 0xfebbae80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ stmdbcs sp, {r0, r3, fp, sp, lr} │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0006dc11 │ │ │ │ stmiblt r6!, {r2, r9, sl, lr} │ │ │ │ - blx 0xc21c94 │ │ │ │ + blx 0xc21c88 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe4a1c9c │ │ │ │ + blx 0xfe4a1c90 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd70 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r1, sp, ror #28]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ strhlt r3, [r7], ip │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0xb5554 │ │ │ │ + blcs 0xb5548 │ │ │ │ sbchi pc, r8, r0 │ │ │ │ vmul.i8 d2, d0, d15 │ │ │ │ andcs r8, r1, #187 @ 0xbb │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ @ instruction: 0xf040420a │ │ │ │ ldccs 0, cr8, [sl, #-700] @ 0xfffffd44 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0402d16 │ │ │ │ - blcs 0x143fd8 │ │ │ │ + blcs 0x143fcc │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - blx 0xff1a0028 │ │ │ │ + blx 0xffa2001c │ │ │ │ svcvs 0x00204680 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ vhadd.s8 q12, , q0 │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ vmul.i8 d18, d20, d5 │ │ │ │ vqdmull.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #152576 @ 0x25400 │ │ │ │ @ instruction: 0xf8db4620 │ │ │ │ @ instruction: 0xf7f4103c │ │ │ │ - stclvs 14, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ + stclvs 14, cr15, [r3, #-604]! @ 0xfffffda4 │ │ │ │ strtmi r6, [r8], -r3, lsr #11 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - @ instruction: 0xff64f0bf │ │ │ │ + @ instruction: 0xff86f0bf │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - bl 0xfa0b8 │ │ │ │ + bl 0xfa0ac │ │ │ │ vcgt.s8 d16, d15, d10 │ │ │ │ @ instruction: 0xf2c07ad8 │ │ │ │ ldrmi r0, [r0], #-2705 @ 0xfffff56f │ │ │ │ strbmi r9, [r2], #-0 │ │ │ │ orrsmi pc, ip, sl, lsl #12 │ │ │ │ ldceq 8, cr15, [ip], {218} @ 0xda │ │ │ │ - @ instruction: 0xf9c0f0c0 │ │ │ │ + @ instruction: 0xf9e2f0c0 │ │ │ │ vceq.f32 d2, d0, d3 │ │ │ │ @ instruction: 0xf64880d1 │ │ │ │ - vrsra.s64 q10, q0, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[6] │ │ │ │ movwls r0, #21299 @ 0x5333 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x2114f8d3 │ │ │ │ - stc2 0, cr15, [lr], {195} @ 0xc3 │ │ │ │ - blx 0xfe1200ac │ │ │ │ + ldc2 0, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ + blx 0xfe9a00a0 │ │ │ │ ldrsbtne pc, [r8], -fp @ │ │ │ │ @ instruction: 0xf0c34683 │ │ │ │ - @ instruction: 0xf8d4fba3 │ │ │ │ + @ instruction: 0xf8d4fbc5 │ │ │ │ ldrbmi r3, [r9], -r8, lsl #1 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0xf0030be2 │ │ │ │ strtmi r0, [r0], -pc, lsl #6 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ - blx 0x1c200d4 │ │ │ │ + blx 0xfe4a00c8 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ adcvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c59003 │ │ │ │ - andcs pc, r4, #107520 @ 0x1a400 │ │ │ │ + andcs pc, r4, #142336 @ 0x22c00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xffba00fe │ │ │ │ + stc2 0, cr15, [lr], {195} @ 0xc3 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r9, [r2], -r3, lsl #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ @ instruction: 0xf7fb030f │ │ │ │ msrlt CPSR_sxc, #3008 @ 0xbc0 │ │ │ │ strbmi r3, [r1], -r1, lsl #28 │ │ │ │ strbmi r2, [r0], -r2, lsl #28 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - blls 0x1a4634 │ │ │ │ + blls 0x1a4628 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [ip, -r3]! │ │ │ │ - blx 0xff520132 │ │ │ │ + blx 0xffda0126 │ │ │ │ @ instruction: 0xf8d94628 │ │ │ │ @ instruction: 0xf0bf5000 │ │ │ │ - bmi 0x12a3a24 │ │ │ │ - blls 0x175638 │ │ │ │ + bmi 0x12a3aa0 │ │ │ │ + blls 0x17562c │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-872]! @ 0xfffffc98 │ │ │ │ - bl 0x13a0ac │ │ │ │ + bl 0x13a0a0 │ │ │ │ ldrmi r0, [r9], #-520 @ 0xfffffdf8 │ │ │ │ strtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ andcs r9, r0, #0, 2 │ │ │ │ @ instruction: 0xf0c04941 │ │ │ │ - movwcs pc, #18825 @ 0x4989 @ │ │ │ │ + movwcs pc, #18859 @ 0x49ab @ │ │ │ │ andlt r6, r7, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @@ -85735,55 +85732,55 @@ │ │ │ │ stmiale r9!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ andcs r4, r0, #139 @ 0x8b │ │ │ │ addeq pc, pc, #200, 12 @ 0xc800000 │ │ │ │ rscle r4, r3, r3, lsl r2 │ │ │ │ svcvs 0x0063e738 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1067fc4 │ │ │ │ + b 0x1067fb8 │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - @ instruction: 0xf8d9feaf │ │ │ │ + @ instruction: 0xf8d9fed1 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c57208 │ │ │ │ - @ instruction: 0xe732fb5d │ │ │ │ + @ instruction: 0xe732fb7f │ │ │ │ @ instruction: 0xf0bf2003 │ │ │ │ - @ instruction: 0xf894fea5 │ │ │ │ + @ instruction: 0xf894fec7 │ │ │ │ @ instruction: 0x460530d0 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #10983 @ 0x2ae7 @ │ │ │ │ + movwcs pc, #10989 @ 0x2aed @ │ │ │ │ str r6, [lr, r3, ror #1]! │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-716]! @ 0xfffffd34 │ │ │ │ + stclvs 13, cr15, [r3, #-740]! @ 0xfffffd1c │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - mcr2 0, 4, pc, cr4, cr15, {5} @ │ │ │ │ + mcr2 0, 5, pc, cr6, cr15, {5} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - strb pc, [r3, pc, lsr #22]! @ │ │ │ │ + ubfx pc, r1, #22, #4 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ - blmi 0x1e43f4 │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ + blmi 0x1e43e8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d75285 │ │ │ │ - svclt 0x0000faa9 │ │ │ │ - strdeq ip, [sl], r2 │ │ │ │ - addeq ip, sl, r4, lsr #2 │ │ │ │ + svclt 0x0000facb │ │ │ │ + strdeq ip, [sl], lr │ │ │ │ + addeq ip, sl, r0, lsr r1 │ │ │ │ @ instruction: 0x009204f8 │ │ │ │ - ldrshteq r8, [r3], -r4 │ │ │ │ + eorseq r8, r3, ip, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb164 │ │ │ │ + bl 0xfebbb158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ smlabtlt fp, r0, r3, r0 │ │ │ │ strle r0, [r6, #-1427] @ 0xfffffa6d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -85794,15 +85791,15 @@ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb1b0 │ │ │ │ + bl 0xfebbb1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #7 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -85812,15 +85809,15 @@ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, fp, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb1f8 │ │ │ │ + bl 0xfebbb1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ @ instruction: 0xb3b31340 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ @@ -85835,15 +85832,15 @@ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ stmdavs fp, {r1, r3, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r5, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x3d3cb4 │ │ │ │ + bcs 0x3d3ca8 │ │ │ │ vqadd.s8 , q10, q7 │ │ │ │ vmla.i d22, d0, d0[0] │ │ │ │ vqadd.s8 d16, d23, d5 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf8502495 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ stmdavs r1!, {r0, r5, ip, sp} │ │ │ │ @@ -85856,97 +85853,97 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x4358dc │ │ │ │ + bcs 0x4358d0 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ andcs pc, r1, r7, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 15, 15, r8, r9, cr8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58490 │ │ │ │ + b 0x1c58484 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4cec │ │ │ │ + bcs 0x3a4ce0 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64cf4 │ │ │ │ + blcs 0x64ce8 │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ tstpeq r2, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0018429a │ │ │ │ sbcsle r2, fp, sp, lsl #18 │ │ │ │ addsmi r6, r3, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf0bfd0d8 │ │ │ │ - @ instruction: 0xf8d5f909 │ │ │ │ + @ instruction: 0xf8d5f92b │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - @ instruction: 0xf8d0f0bf │ │ │ │ + @ instruction: 0xf8f2f0bf │ │ │ │ svceq 0x000ff1b8 │ │ │ │ smlalbble r4, r2, r1, r6 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - bvs 0x10a0a34 │ │ │ │ - beq 0xfe5e0c28 │ │ │ │ - blcs 0x75930 │ │ │ │ + bvs 0x10a0a28 │ │ │ │ + beq 0xfe5e0c1c │ │ │ │ + blcs 0x75924 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ + stc2 7, cr15, [r4], #976 @ 0x3d0 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ - @ instruction: 0xf8baf0bf │ │ │ │ + @ instruction: 0xf8dcf0bf │ │ │ │ @ instruction: 0xf1bb4680 │ │ │ │ teqle r5, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ + ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - vfma.f32 d31, d7, d7 │ │ │ │ + vfma.f32 d31, d7, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x463a2395 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf85a68ab │ │ │ │ ldrmi r3, [r0, r3, lsr #32]! │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - blx 0x19204a6 │ │ │ │ + blx 0xfe1a049a │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x1ea04ae │ │ │ │ + blx 0xfe7204a2 │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf93ef7f8 │ │ │ │ vaba.s8 d30, d20, d1 │ │ │ │ vmull.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf85a0a95 │ │ │ │ @ instruction: 0xf0c31028 │ │ │ │ - strb pc, [r1, r7, lsr #19] @ │ │ │ │ + strb pc, [r1, r9, asr #19] @ │ │ │ │ eorne pc, fp, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf9a2f0c3 │ │ │ │ + @ instruction: 0xf9c4f0c3 │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb3c8 │ │ │ │ + bl 0xfebbb3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ cmnlt r3, #64, 6 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xff9221ee │ │ │ │ + blx 0xff9221e2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcvs 13, 3, fp, fp, cr8 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ @@ -85967,105 +85964,105 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x435a98 │ │ │ │ + bcs 0x435a8c │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ mulcs r1, r9, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 7, 15, r8, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c5864c │ │ │ │ + b 0x1c58640 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4ea8 │ │ │ │ + bcs 0x3a4e9c │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64eb0 │ │ │ │ + blcs 0x64ea4 │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x2320b90b │ │ │ │ @ instruction: 0xf0bf60ab │ │ │ │ - @ instruction: 0xf8d5f831 │ │ │ │ + @ instruction: 0xf8d5f853 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - @ instruction: 0xfff8f0be │ │ │ │ + @ instruction: 0xf81af0bf │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle r8, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff3222b2 │ │ │ │ + blx 0xff4a22a6 │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - @ instruction: 0xffe6f0be │ │ │ │ + @ instruction: 0xf808f0bf │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ @ instruction: 0xd12f0f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfeea22d6 │ │ │ │ + blx 0xff0222ca │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - stmiavs sl!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r1, r3, #15, #17 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - blx 0xfe5a0640 │ │ │ │ + blx 0xfee20634 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xfeb20648 │ │ │ │ + blx 0xff3a063c │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vabd.s8 d30, d20, d17 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c31028 │ │ │ │ - @ instruction: 0xe7c7f8d9 │ │ │ │ + @ instruction: 0xe7c7f8fb │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8d0f0c3 │ │ │ │ + @ instruction: 0xf8f2f0c3 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, ip, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [ip], -lr, asr #17 │ │ │ │ ldrdls pc, [r8], -r1 │ │ │ │ - bl 0x1f1b90 │ │ │ │ - blcs 0x864fb4 │ │ │ │ + bl 0x1f1b84 │ │ │ │ + blcs 0x864fa8 │ │ │ │ @ instruction: 0xf8d1dc2b │ │ │ │ strmi sl, [r5], -r4 │ │ │ │ @ instruction: 0xf0be4690 │ │ │ │ - @ instruction: 0xf1baff8b │ │ │ │ + @ instruction: 0xf1baffad │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x75c50 │ │ │ │ + blcs 0x75c44 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x4633fb5d │ │ │ │ + ldrtmi pc, [r3], -r3, ror #22 @ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ - blx 0x15a06de │ │ │ │ + blx 0x1e206d2 │ │ │ │ stmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f8463a │ │ │ │ andcs pc, r1, r3, lsr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -86077,117 +86074,117 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1aa072e │ │ │ │ + blx 0xfe320722 │ │ │ │ vaba.s8 q15, q10, q3 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - strb pc, [r4, r9, ror #16] @ │ │ │ │ + strb pc, [r4, fp, lsl #17] @ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, r8, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blle 0x1435964 │ │ │ │ + blle 0x1435958 │ │ │ │ movwcc r6, #6222 @ 0x184e │ │ │ │ - bl 0xfe935c74 │ │ │ │ + bl 0xfe935c68 │ │ │ │ cdpcs 7, 0, cr0, cr15, cr8, {0} │ │ │ │ @ instruction: 0xf0bed043 │ │ │ │ - vmax.f32 d31, d4, d21 │ │ │ │ + vmax.f32 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ pkhbtmi r0, r1, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf842f0c3 │ │ │ │ + @ instruction: 0xf864f0c3 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ - @ instruction: 0xff18f0be │ │ │ │ + @ instruction: 0xff3af0be │ │ │ │ @ instruction: 0xf1ba4606 │ │ │ │ @ instruction: 0xd1270f0f │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffb22470 │ │ │ │ + blx 0xffca2464 │ │ │ │ strbmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c49700 │ │ │ │ - strtmi pc, [r8], -sp, ror #20 │ │ │ │ + strtmi pc, [r8], -pc, lsl #21 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xffb2f7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf80af0c3 │ │ │ │ + @ instruction: 0xf82cf0c3 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - blx 0xfe7207f2 │ │ │ │ + blx 0xfefa07e6 │ │ │ │ strb r4, [r1, r1, lsl #13] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x16a2500 │ │ │ │ + blx 0x16a24f4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbb724 │ │ │ │ + bl 0xfebbb718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ stmdavs fp!, {r0, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strmi fp, [r4], -r3, asr #22 │ │ │ │ - mrc2 0, 5, pc, cr10, cr14, {5} │ │ │ │ + mrc2 0, 6, pc, cr12, cr14, {5} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46062f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - ldc2 0, cr15, [r6, #764]! @ 0x2fc │ │ │ │ + ldc2l 0, cr15, [r8, #764] @ 0x2fc │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ andcs pc, r1, r1, asr pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ ldrb pc, [r0, pc, lsl #20]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq fp, sl, r0, lsl sl │ │ │ │ + addeq fp, sl, ip, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb7b4 │ │ │ │ + bl 0xfebbb7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -86265,29 +86262,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904617 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x6f5f1c │ │ │ │ + blls 0x6f5f10 │ │ │ │ ldrdge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, fp, #274432 @ 0x43000 │ │ │ │ bicne lr, sl, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r0], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1149b3c │ │ │ │ + b 0x1149b30 │ │ │ │ @ instruction: 0xf89d33c7 │ │ │ │ - b 0x11448e0 │ │ │ │ - b 0x1135338 │ │ │ │ - blls 0x780c40 │ │ │ │ - blls 0x7c934c │ │ │ │ + b 0x11448d4 │ │ │ │ + b 0x113532c │ │ │ │ + blls 0x780c34 │ │ │ │ + blls 0x7c9340 │ │ │ │ movwls r9, #33031 @ 0x8107 │ │ │ │ - @ instruction: 0xf94cf7ea │ │ │ │ + @ instruction: 0xf952f7ea │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480cf │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #25344 @ 0x6300 │ │ │ │ @@ -86298,50 +86295,50 @@ │ │ │ │ cmpeq r2, r8, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r6, r0, asr #2 │ │ │ │ smullscc pc, pc, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0x7f73c │ │ │ │ + blcs 0x7f730 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r0, #64 @ 0x40 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - @ instruction: 0x6d63f95f │ │ │ │ + @ instruction: 0x6d63f965 │ │ │ │ @ instruction: 0xf0be65a3 │ │ │ │ - strmi pc, [r6], -r3, ror #27 │ │ │ │ + strmi pc, [r6], -r5, lsl #28 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0bfb000 │ │ │ │ - strmi pc, [r1], pc, lsr #20 │ │ │ │ + pkhtbmi pc, r1, r1, asr #20 @ │ │ │ │ @ instruction: 0xf0bf9806 │ │ │ │ - strmi pc, [r2], fp, lsr #20 │ │ │ │ + strmi pc, [r2], sp, asr #20 │ │ │ │ @ instruction: 0xf0bf4640 │ │ │ │ - bmi 0xfeba3078 │ │ │ │ + bmi 0xfeba30f4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ vhadd.s8 d25, d15, d2 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe4a38 │ │ │ │ + bl 0xe4a2c │ │ │ │ tstls r1, sl, lsl #2 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ - bl 0x108c00 │ │ │ │ + bl 0x108bf4 │ │ │ │ @ instruction: 0xf500030b │ │ │ │ ldrtmi r6, [r2], #-371 @ 0xfffffe8d │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - ldc2l 0, cr15, [r8], {191} @ 0xbf │ │ │ │ + ldc2l 0, cr15, [sl], #764 @ 0x2fc │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xa5054 │ │ │ │ - bcs 0x118998 │ │ │ │ + bcs 0xa5048 │ │ │ │ + bcs 0x11898c │ │ │ │ sbchi pc, r1, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf413844f │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038190 │ │ │ │ @ instruction: 0xf1b80310 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @@ -86352,61 +86349,61 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 3, 0, r8, cr0, cr0, {4} │ │ │ │ ldrhi pc, [r5], #-0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0xfe323dd4 │ │ │ │ + bmi 0xfe323e50 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stcleq 8, cr15, [r0, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0bf9600 │ │ │ │ - @ instruction: 0xf0befc3f │ │ │ │ - @ instruction: 0x4629fd11 │ │ │ │ + @ instruction: 0xf0befc61 │ │ │ │ + @ instruction: 0x4629fd33 │ │ │ │ @ instruction: 0xf0c74606 │ │ │ │ - @ instruction: 0x4632ffd7 │ │ │ │ + shsub8mi pc, r2, r9 @ │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [ip, #988]! @ 0x3dc │ │ │ │ - stc2 0, cr15, [r6, #-760] @ 0xfffffd08 │ │ │ │ + stc2 0, cr15, [r8, #-760]! @ 0xfffffd08 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffe6f0c7 │ │ │ │ + @ instruction: 0xf808f0c8 │ │ │ │ strtmi r9, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ @ instruction: 0xf1bafdb1 │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6bfe58 │ │ │ │ + blvs 0xff6bfe4c │ │ │ │ @ instruction: 0xf7f41aaa │ │ │ │ - movwcs pc, #51407 @ 0xc8cf @ │ │ │ │ + movwcs pc, #51413 @ 0xc8d5 @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x144b504 │ │ │ │ + b 0x144b4f8 │ │ │ │ @ instruction: 0xf894014a │ │ │ │ ldrsbeq r2, [fp, #-15] │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ stmdals r5, {r0, r7, pc} │ │ │ │ orrcs lr, r0, #274432 @ 0x43000 │ │ │ │ - b 0x114a930 │ │ │ │ - b 0x1125530 │ │ │ │ - b 0x1135614 │ │ │ │ + b 0x114a924 │ │ │ │ + b 0x1125524 │ │ │ │ + b 0x1135608 │ │ │ │ movwmi r3, #45963 @ 0xb38b │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x89538 │ │ │ │ + bcs 0x8952c │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-124] @ 0xffffff84 │ │ │ │ svcge 0x0019f47f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ @@ -86414,117 +86411,117 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x144b570 │ │ │ │ + b 0x144b564 │ │ │ │ cmpeq fp, sl, asr #4 │ │ │ │ eorsle r2, fp, r0, lsl #30 │ │ │ │ - b 0x110ad8c │ │ │ │ + b 0x110ad80 │ │ │ │ tstmi r3, #268435464 @ 0x10000008 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949306 │ │ │ │ - blcs 0x70d04 │ │ │ │ + blcs 0x70cf8 │ │ │ │ stmdacs r0, {r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d051 │ │ │ │ - bl 0x270c84 │ │ │ │ + bl 0x270c78 │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1b8e7d2 │ │ │ │ bicle r0, pc, r0, lsl #30 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebb6238 │ │ │ │ + bne 0xfebb622c │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - @ instruction: 0xf85af7f4 │ │ │ │ + @ instruction: 0xf860f7f4 │ │ │ │ andcs r6, r5, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andlt r6, pc, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x114adf8 │ │ │ │ + b 0x114adec │ │ │ │ stmdbls r9, {r0, r7, r8, r9, sp} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ orrcc lr, fp, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #25535 @ 0x63bf │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe799aeb4 │ │ │ │ - b 0x10caa28 │ │ │ │ + b 0x10caa1c │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0x89634 │ │ │ │ + bcs 0x89628 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x2cb638 │ │ │ │ - blcs 0x111594 │ │ │ │ + blcc 0x2cb62c │ │ │ │ + blcs 0x111588 │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf24eae9c │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r3, #1369] @ 0x559 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - strpl pc, [r8, #-1612]! @ 0xfffff9b4 │ │ │ │ - streq pc, [pc, #-704]! @ 0x6478c │ │ │ │ - teqppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strbpl pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x64780 │ │ │ │ + cmpppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf1b84632 │ │ │ │ svclt 0x00080f00 │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - @ instruction: 0xf2c076bc │ │ │ │ + @ instruction: 0xf2c076d4 │ │ │ │ vmax.s8 d16, d15, d29 │ │ │ │ - vmls.f d23, d16, d0[0] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svccs 0x0000052d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - vmin.s8 q10, , │ │ │ │ - vmla.i d23, d16, d0[7] │ │ │ │ + @ instruction: 0xf64f465b │ │ │ │ + vaddl.s8 q8, d0, d4 │ │ │ │ strls r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - @ instruction: 0xffd4f0f2 │ │ │ │ + @ instruction: 0xfff6f0f2 │ │ │ │ svclt 0x0000e75e │ │ │ │ - addeq fp, sl, r8, ror r7 │ │ │ │ - addeq fp, sl, r8, ror #13 │ │ │ │ + addeq fp, sl, r4, lsl #15 │ │ │ │ + strdeq fp, [sl], r4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ svccs 0x0000af20 │ │ │ │ msrhi CPSR_fsx, r0 │ │ │ │ - ldc2 0, cr15, [ip], #-760 @ 0xfffffd08 │ │ │ │ + mrrc2 0, 11, pc, lr, cr14 @ │ │ │ │ @ instruction: 0xf0be4607 │ │ │ │ - blls 0x1a3ac0 │ │ │ │ - blcs 0x4364b0 │ │ │ │ + blls 0x1a3b3c │ │ │ │ + blcs 0x4364a4 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffd6f7f3 │ │ │ │ - blx 0xffda0dc6 │ │ │ │ + @ instruction: 0xffdcf7f3 │ │ │ │ + ldc2 0, cr15, [r6], {190} @ 0xbe │ │ │ │ strmi r9, [r1], r8, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481e3 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76360 │ │ │ │ + blcs 0x76354 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - strbmi pc, [sl], -r5, asr #31 @ │ │ │ │ + strbmi pc, [sl], -fp, asr #31 @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xff50f0c7 │ │ │ │ - blcs 0x7fca4 │ │ │ │ + @ instruction: 0xff72f0c7 │ │ │ │ + blcs 0x7fc98 │ │ │ │ subhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ mrc 2, 0, r8, cr13, cr11, {4} │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0x469b2995 │ │ │ │ @ instruction: 0xf8d94ab5 │ │ │ │ @@ -86533,66 +86530,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf0bf6700 │ │ │ │ - stmdbvs r9!, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ @ instruction: 0xf3c1aebc │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8bef7f5 │ │ │ │ + @ instruction: 0xf8c4f7f5 │ │ │ │ @ instruction: 0x4620e6b8 │ │ │ │ - blx 0x1420d26 │ │ │ │ + blx 0x1ca0d1a │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e669 │ │ │ │ - blls 0x1ace50 │ │ │ │ + blls 0x1ace44 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x2c4d80 │ │ │ │ - blcs 0x1116d8 │ │ │ │ + blcc 0x2c4d74 │ │ │ │ + blcs 0x1116cc │ │ │ │ rscshi pc, fp, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - bicsmi pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + mvnmi pc, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28afa5f │ │ │ │ teqpcc r6, r3 @ @ p-variant is OBSOLETE │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ stclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xc51f0 │ │ │ │ + bcs 0xc51e4 │ │ │ │ stclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d99806 │ │ │ │ @ instruction: 0xf0bf9000 │ │ │ │ - blmi 0xfe422ca0 │ │ │ │ + blmi 0xfe422d1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d0444b │ │ │ │ @ instruction: 0xf0bf0eac │ │ │ │ - strb pc, [r3, #2713] @ 0xa99 @ │ │ │ │ + strb pc, [r3, #2747] @ 0xabb @ │ │ │ │ vmax.f32 q11, , │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ umaalne r2, r0, r5, r9 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - @ instruction: 0xf81cf0bf │ │ │ │ + @ instruction: 0xf83ef0bf │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 0, cr15, [sl], {196} @ 0xc4 │ │ │ │ + stc2l 0, cr15, [ip], #784 @ 0x310 │ │ │ │ stmibvs fp!, {r1, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0x70fa4 │ │ │ │ + blcs 0x70f98 │ │ │ │ stclge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -86600,331 +86597,331 @@ │ │ │ │ svcvs 0x0023adf4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vrhadd.s8 d24, d20, d0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-92]! @ 0xffffffa4 │ │ │ │ + stclvs 15, cr15, [r3, #-116]! @ 0xffffff8c │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e1 │ │ │ │ - bcs 0xacf44 │ │ │ │ - blls 0x1d8c88 │ │ │ │ + bcs 0xacf38 │ │ │ │ + blls 0x1d8c7c │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], r4, lsl #27 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ strbt sl, [r3], -r2, ror #29 │ │ │ │ - blcs 0x1765c0 │ │ │ │ - blcs 0x4148d8 │ │ │ │ - blls 0x1d9260 │ │ │ │ + blcs 0x1765b4 │ │ │ │ + blcs 0x4148cc │ │ │ │ + blls 0x1d9254 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ ldrb sl, [r3, -pc, ror #26]! │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr15, {2} │ │ │ │ orrhi pc, r9, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0x14a38bc │ │ │ │ + bmi 0x14a3938 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0bf9600 │ │ │ │ - blls 0x1a3544 │ │ │ │ + blls 0x1a35c0 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x184fb4 │ │ │ │ + blls 0x184fa8 │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x185150 │ │ │ │ + bls 0x185144 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf0c20022 │ │ │ │ - ldrb pc, [lr, #3075] @ 0xc03 @ │ │ │ │ - blx 0xff720ff8 │ │ │ │ + ldrb pc, [lr, #3109] @ 0xc25 @ │ │ │ │ + blx 0xfffa0fec │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76594 │ │ │ │ + blcs 0x76588 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 14, cr15, [fp], #-684 @ 0xfffffd54 │ │ │ │ + stclvs 14, cr15, [fp], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr10, {1} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xbf67a8 │ │ │ │ + bmi 0xbf679c │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r2, fp, asr r8 @ │ │ │ │ - ldrmi r2, [pc], #-512 @ 0x64d4c │ │ │ │ + ldrmi r2, [pc], #-512 @ 0x64d40 │ │ │ │ strmi r4, [fp], #-1054 @ 0xfffffbe2 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x00ccf851 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - blx 0xa1060 │ │ │ │ + blx 0x921054 │ │ │ │ stccs 6, cr14, [r0, #-932] @ 0xfffffc5c │ │ │ │ stcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ vrshl.s8 q15, q10, │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ movwls r2, #55701 @ 0xd995 │ │ │ │ - blx 0x16a1066 │ │ │ │ + blx 0x1f2105a │ │ │ │ movwls r6, #52643 @ 0xcda3 │ │ │ │ @ instruction: 0xf0be900b │ │ │ │ - @ instruction: 0xf8d9fa97 │ │ │ │ + @ instruction: 0xf8d9fab9 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ andls r6, sl, r7, lsl #5 │ │ │ │ - blx 0xfe5210a6 │ │ │ │ + blx 0xfeda109a │ │ │ │ @ instruction: 0xf04f9b0d │ │ │ │ stmdbls sl, {r0, r8, fp} │ │ │ │ vpmax.s8 d15, d3, d9 │ │ │ │ @ instruction: 0xf0c24608 │ │ │ │ - andcs pc, r0, #1600 @ 0x640 │ │ │ │ + andcs pc, r0, #3776 @ 0xec0 │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ @ instruction: 0xf0c22008 │ │ │ │ - @ instruction: 0x464affdd │ │ │ │ + @ instruction: 0x464affff │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ movwcs pc, #3329 @ 0xd01 @ │ │ │ │ rscvs r9, r3, fp, lsl #16 │ │ │ │ - blx 0x9210d6 │ │ │ │ + blx 0x11a10ca │ │ │ │ strvs r9, [r3, #2828]! @ 0xb0c │ │ │ │ - bvs 0xfea9eb20 │ │ │ │ - @ instruction: 0xff28f0be │ │ │ │ + bvs 0xfea9eb14 │ │ │ │ + @ instruction: 0xff4af0be │ │ │ │ ldrb r4, [ip, -r5, lsl #12]! │ │ │ │ ldrdeq lr, [sl, -r5] │ │ │ │ - @ instruction: 0xff3cf0be │ │ │ │ + @ instruction: 0xff5ef0be │ │ │ │ ldrb r4, [r2, #-1541] @ 0xfffff9fb │ │ │ │ - addeq fp, sl, r2, asr #8 │ │ │ │ - addeq fp, sl, r0, lsr #7 │ │ │ │ - addeq fp, sl, r0, lsr #5 │ │ │ │ - addeq fp, sl, r8, lsl r2 │ │ │ │ + addeq fp, sl, lr, asr #8 │ │ │ │ + addeq fp, sl, ip, lsr #7 │ │ │ │ + addeq fp, sl, ip, lsr #5 │ │ │ │ + addeq fp, sl, r4, lsr #4 │ │ │ │ @ instruction: 0xf64c9b09 │ │ │ │ - vabal.s8 , d0, d24 │ │ │ │ + vmls.f d21, d0, d0[0] │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r5, r8, sl} │ │ │ │ movwge lr, #6605 @ 0x19cd │ │ │ │ tstls r0, r2, lsr r6 │ │ │ │ - teqppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldrtvc pc, [ip], pc, asr #4 @ │ │ │ │ + ldrbvc pc, [r4], pc, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - strbvc pc, [r0, #591] @ 0x24f @ │ │ │ │ + ldrbvc pc, [r8, #591] @ 0x24f @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ svccs 0x0000465b │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - subeq pc, r0, pc, asr #12 │ │ │ │ + subseq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0f29503 │ │ │ │ - ldrb pc, [pc, #-3573]! @ 0x64053 @ │ │ │ │ + ldrb pc, [pc, #-3607]! @ 0x64025 @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0be681e │ │ │ │ - bmi 0xfea249f8 │ │ │ │ + bmi 0xfea24a74 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf0bf0960 │ │ │ │ - ldr pc, [r8, #-2415] @ 0xfffff691 │ │ │ │ + ldr pc, [r8, #-2449] @ 0xfffff66f │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - smlaldx pc, r0, r3, fp @ │ │ │ │ + smlsld pc, r0, r5, fp @ │ │ │ │ vpmax.s8 d25, d4, d8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - ldr pc, [ip], -r9, lsr #22 │ │ │ │ + ldr pc, [ip], -fp, asr #22 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - @ instruction: 0xe601fb1f │ │ │ │ + str pc, [r1], -r1, asr #22 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0x3094f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r4, cr15 @ │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r9, sl, #393216 @ 0x60000 │ │ │ │ ldrdls pc, [r0], -r9 │ │ │ │ - mrc2 0, 4, pc, cr12, cr14, {5} │ │ │ │ + mrc2 0, 5, pc, cr14, cr14, {5} │ │ │ │ vnmls.f64 d4, d29, d1 │ │ │ │ - bls 0x2eccb8 │ │ │ │ + bls 0x2eccac │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ strbmi r6, [fp], #-296 @ 0xfffffed8 │ │ │ │ mcreq 8, 1, pc, cr8, cr0, {6} @ │ │ │ │ - @ instruction: 0xf8faf0bf │ │ │ │ + @ instruction: 0xf91cf0bf │ │ │ │ @ instruction: 0xf8d4e424 │ │ │ │ ldreq r3, [r9, #200] @ 0xc8 │ │ │ │ mcrge 5, 7, pc, cr1, cr15, {3} @ │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - mrrc2 0, 12, pc, r4, cr2 @ │ │ │ │ + ldc2l 0, cr15, [r6], #-776 @ 0xfffffcf8 │ │ │ │ svcvs 0x0060e6d9 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x11290ac │ │ │ │ + b 0x11290a0 │ │ │ │ @ instruction: 0xf0be1000 │ │ │ │ - @ instruction: 0xf8d9fe71 │ │ │ │ + @ instruction: 0xf8d9fe93 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c47208 │ │ │ │ - @ instruction: 0xe66efb1f │ │ │ │ + strbt pc, [lr], -r1, asr #22 @ │ │ │ │ @ instruction: 0xf0be6b2d │ │ │ │ - vmla.i8 d31, d23, d29 │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x462a2395 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0xfea2127c │ │ │ │ + blx 0xff2a1270 │ │ │ │ @ instruction: 0xf0bee6b3 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - blvs 0xaeddd0 │ │ │ │ + blvs 0xaeddc4 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [ip, #-784]! @ 0xfffffcf0 │ │ │ │ + ldc2l 0, cr15, [lr, #-784] @ 0xfffffcf0 │ │ │ │ vshl.s8 d30, d3, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - blvs 0xaedde4 │ │ │ │ + blvs 0xaeddd8 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r2, #784] @ 0x310 │ │ │ │ + ldc2l 0, cr15, [r4, #784]! @ 0x310 │ │ │ │ vrshl.s8 q15, , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - blvs 0xaeddf8 │ │ │ │ + blvs 0xaeddec │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffd212bc │ │ │ │ + blx 0x5a12b2 │ │ │ │ vrshl.s8 q15, , │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0be2995 │ │ │ │ - strmi pc, [r6], -r5, ror #19 │ │ │ │ + strmi pc, [r6], -r7, lsl #20 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - bmi 0x13e488c │ │ │ │ + bmi 0x13e4908 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1691 @ 0xfffff965 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - @ instruction: 0xf88ef0bf │ │ │ │ + @ instruction: 0xf8b0f0bf │ │ │ │ vmin.s8 q15, , │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0be2995 │ │ │ │ - strmi pc, [r6], -r3, asr #19 │ │ │ │ + strmi pc, [r6], -r5, ror #19 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be8000 │ │ │ │ - blmi 0xfe4848 │ │ │ │ + blmi 0xfe48c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf0bf0fb4 │ │ │ │ - str pc, [r0], fp, ror #16 │ │ │ │ + str pc, [r0], sp, lsl #17 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9a0f0be │ │ │ │ + @ instruction: 0xf9c2f0be │ │ │ │ stmdals r7, {r1, r2, r9, sl, lr} │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ - stc2l 0, cr15, [ip, #760]! @ 0x2f8 │ │ │ │ + mcr2 0, 0, pc, cr14, cr14, {5} @ │ │ │ │ vnmls.f64 d4, d13, d28 │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe52b0 │ │ │ │ + bl 0xe52a4 │ │ │ │ @ instruction: 0xf6000308 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - @ instruction: 0xf848f0bf │ │ │ │ + @ instruction: 0xf86af0bf │ │ │ │ vrshl.s8 q15, q4, │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0be2995 │ │ │ │ - @ instruction: 0x4606f97d │ │ │ │ + @ instruction: 0x4606f99f │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - blmi 0x7a47bc │ │ │ │ + blmi 0x7a4838 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - @ instruction: 0xf826f0bf │ │ │ │ - bllt 0xff4630c0 │ │ │ │ + @ instruction: 0xf848f0bf │ │ │ │ + bllt 0xff4630b4 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ - blmi 0x425584 │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ + blmi 0x425578 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d6421c │ │ │ │ - vmla.i8 , , │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vpmax.s8 d31, d15, d3 │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ - blmi 0x2a51a0 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ + blmi 0x2a5194 │ │ │ │ adccc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [r8], {13} │ │ │ │ - strdeq fp, [sl], r8 │ │ │ │ - addeq fp, sl, r0, rrx │ │ │ │ - addeq sl, sl, sl, lsl #31 │ │ │ │ - addeq sl, sl, r6, asr #30 │ │ │ │ - addeq sl, sl, r0, lsl #30 │ │ │ │ - @ instruction: 0x008aaeba │ │ │ │ + stc2 2, cr15, [lr], #-52 @ 0xffffffcc │ │ │ │ + addeq fp, sl, r4, lsl #2 │ │ │ │ + addeq fp, sl, ip, rrx │ │ │ │ + umulleq sl, sl, r6, pc @ │ │ │ │ + addeq sl, sl, r2, asr pc │ │ │ │ + addeq sl, sl, ip, lsl #30 │ │ │ │ + addeq sl, sl, r6, asr #29 │ │ │ │ + eorseq r8, r3, r8, lsr lr │ │ │ │ eorseq r8, r3, r0, lsr #28 │ │ │ │ - eorseq r8, r3, r8, lsl #28 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ stmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ svceq 0x0002f013 │ │ │ │ stmdbcs r1, {r0, ip, lr, pc} │ │ │ │ @ instruction: 0xf013d92b │ │ │ │ andle r6, r2, r0, lsl #31 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf1a1b31b │ │ │ │ - blcs 0x1a5d58 │ │ │ │ + blcs 0x1a5d4c │ │ │ │ ldrlt sp, [r0, #-2337]! @ 0xfffff6df │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib r2, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strcs r3, [r0], #-1028 @ 0xfffffbfc │ │ │ │ @@ -86939,34 +86936,34 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs sp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbc394 │ │ │ │ + bl 0xfebbc388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ strmi r2, [ip], r8, asr #1 │ │ │ │ stmdavs r9, {r1, r2, r7, ip, sp, pc} │ │ │ │ strle r0, [r1, #-1940] @ 0xfffff86c │ │ │ │ stmdble r5!, {r0, r8, fp, sp} │ │ │ │ strle r0, [r2, #-339] @ 0xfffffead │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1a1b1f2 │ │ │ │ - blcs 0x1a5ddc │ │ │ │ + blcs 0x1a5dd0 │ │ │ │ @ instruction: 0xf8dcd91c │ │ │ │ strcs r3, [r1], #-16 │ │ │ │ @ instruction: 0xf8dc9305 │ │ │ │ movwls r3, #16396 @ 0x400c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #1026 @ 0x402 │ │ │ │ andcc lr, r1, #220, 18 @ 0x370000 │ │ │ │ strtmi r9, [r2], -r1, lsl #4 │ │ │ │ - blx 0xfe2231dc │ │ │ │ + blx 0xfe2231d0 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xdce2290d │ │ │ │ andlt r2, r6, r0 │ │ │ │ @@ -86976,255 +86973,255 @@ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [r6, #-1435] @ 0xfffffa65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebbc428 │ │ │ │ + bl 0xfebbc41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0x1da320a │ │ │ │ + blx 0x1f231fe │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ - @ instruction: 0xf838f0be │ │ │ │ + @ instruction: 0xf85af0be │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d11d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76ad4 │ │ │ │ + blcs 0x76ac8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stmdavs sp!, {r0, r1, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi fp, [r0], -r5, ror #3 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xfe92326a │ │ │ │ + blx 0xfe92325e │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21026 │ │ │ │ - stmdavs sp!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs lr, {r6, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [lr], #760 @ 0x2f8 │ │ │ │ + stc2l 0, cr15, [r0], #760 @ 0x2f8 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, sl, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d1 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ - ldrmi r0, [pc], #-145 @ 0x652c8 │ │ │ │ + ldrmi r0, [pc], #-145 @ 0x652bc │ │ │ │ ldrtmi r9, [r3], #-1792 @ 0xfffff900 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff46f0be │ │ │ │ + @ instruction: 0xff68f0be │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stclvs 8, cr6, [r2, #-660]! @ 0xfffffd6c │ │ │ │ - blvs 0xff6b6b68 │ │ │ │ + blvs 0xff6b6b5c │ │ │ │ @ instruction: 0xf7f31aaa │ │ │ │ - movwcs pc, #52163 @ 0xcbc3 @ │ │ │ │ + movwcs pc, #52169 @ 0xcbc9 @ │ │ │ │ rscvs r2, r3, r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq sl, sl, r4, lsr #25 │ │ │ │ + @ instruction: 0x008aacb0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbc514 │ │ │ │ + bl 0xfebbc508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ ldrdvs lr, [r0, -r1] │ │ │ │ subseq r4, fp, r4, lsl #12 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf503fa62 │ │ │ │ @ instruction: 0xf7f34632 │ │ │ │ - @ instruction: 0x4607faf7 │ │ │ │ - @ instruction: 0xffbcf0bd │ │ │ │ + @ instruction: 0x4607fafd │ │ │ │ + @ instruction: 0xffdef0bd │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8f8f0c2 │ │ │ │ + @ instruction: 0xf91af0c2 │ │ │ │ @ instruction: 0xf04fb14e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vqdmulh.s d27, d7, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46382395 │ │ │ │ @ instruction: 0xf0be681f │ │ │ │ - ldmdbmi r6, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r6, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d06116 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - vceq.f32 , q10, │ │ │ │ + vmax.f32 d31, d4, d9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfeb0030c │ │ │ │ - blx 0x19a337a │ │ │ │ + bne 0xfeb00300 │ │ │ │ + blx 0x1b2336e │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq sl, sl, r6, ror #23 │ │ │ │ + strdeq sl, [sl], r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ strmi r6, [sp], -pc, lsl #16 │ │ │ │ eorsle r2, pc, pc, lsl #30 │ │ │ │ - blcs 0x43f520 │ │ │ │ + blcs 0x43f514 │ │ │ │ vqadd.s8 d29, d4, d28 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46160895 │ │ │ │ - @ instruction: 0xff58f0bd │ │ │ │ + @ instruction: 0xff7af0bd │ │ │ │ @ instruction: 0xf8584681 │ │ │ │ @ instruction: 0xf0c21027 │ │ │ │ - @ instruction: 0xf8d5f879 │ │ │ │ + @ instruction: 0xf8d5f89b │ │ │ │ @ instruction: 0xf0bda004 │ │ │ │ - strmi pc, [r7], -pc, asr #30 │ │ │ │ + @ instruction: 0x4607ff71 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76ca8 │ │ │ │ + blcs 0x76c9c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, r1, lsr #22 │ │ │ │ - @ instruction: 0xf824f0c2 │ │ │ │ + eorcs pc, pc, r7, lsr #22 │ │ │ │ + @ instruction: 0xf846f0c2 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0x323438 │ │ │ │ + blx 0x32342c │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - @ instruction: 0x2001fabf │ │ │ │ + andcs pc, r1, r5, asr #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ mulcs r1, fp, sl │ │ │ │ @ instruction: 0xf858e7ee │ │ │ │ @ instruction: 0xf0c2102a │ │ │ │ - @ instruction: 0xe7d2f83b │ │ │ │ + @ instruction: 0xe7d2f85d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ stmdavs pc, {r3, r7, r8, r9, ip, sp, pc} @ │ │ │ │ svccs 0x000f460d │ │ │ │ stmdavs fp, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r2, pc, lsl #22 │ │ │ │ @ instruction: 0xf0bd4616 │ │ │ │ - @ instruction: 0xf244fefb │ │ │ │ + vrecps.f32 d31, d4, d13 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf818f0c2 │ │ │ │ - mrc2 0, 7, pc, cr0, cr13, {5} │ │ │ │ + @ instruction: 0xf83af0c2 │ │ │ │ + @ instruction: 0xff12f0bd │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r4, [r7], -r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - blx 0x1ca34c8 │ │ │ │ + blx 0x1e234bc │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ eorcs pc, pc, fp, lsl #31 │ │ │ │ - @ instruction: 0xffbaf0c1 │ │ │ │ + @ instruction: 0xffdcf0c1 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x11a3524 │ │ │ │ + blx 0x11a3518 │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, lr, asr #17 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf8d1d15d │ │ │ │ pkhbtmi r9, r8, r4 │ │ │ │ @ instruction: 0xf089fa1f │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ - blcs 0x43f588 │ │ │ │ + blcs 0x43f57c │ │ │ │ vqadd.s8 , , │ │ │ │ - movwcs pc, #6973 @ 0x1b3d @ │ │ │ │ + movwcs pc, #7007 @ 0x1b5f @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7f54634 │ │ │ │ @ instruction: 0xf8d7ff5b │ │ │ │ strmi r3, [r2], r8, lsl #1 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x12ca194 │ │ │ │ + blx 0x12ca188 │ │ │ │ ldrbeq pc, [sl, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf0bdd54f │ │ │ │ - mvncs pc, #2320 @ 0x910 │ │ │ │ + mvncs pc, #2864 @ 0xb30 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ - blls 0x136db0 │ │ │ │ + blls 0x136da4 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ @ instruction: 0xff14f7f9 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcmi r3, r3, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0x462ad035 │ │ │ │ cmple r0, pc, lsl #24 │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ strble r0, [fp], #-1051 @ 0xfffffbe5 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff2cf7f6 │ │ │ │ @ instruction: 0xd00445b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ - @ instruction: 0xf0c14650 │ │ │ │ - @ instruction: 0xf8d8fffb │ │ │ │ + @ instruction: 0xf0c24650 │ │ │ │ + @ instruction: 0xf8d8f81d │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf870f7f7 │ │ │ │ - blcs 0x8c1f8 │ │ │ │ + blcs 0x8c1ec │ │ │ │ svcvs 0x00bbd155 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -87232,53 +87229,53 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ ldrmi fp, [r3, #2509]! @ 0x9cd │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xffd0f0c1 │ │ │ │ + @ instruction: 0xfff2f0c1 │ │ │ │ strls r2, [r5, #-769] @ 0xfffffcff │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a82c10 │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ ldrmi pc, [r3, #3823]! @ 0xeef │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #159 @ 0x9f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0c13401 │ │ │ │ - @ instruction: 0xe798ffbb │ │ │ │ + @ instruction: 0xe798ffdd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff665e6c │ │ │ │ - @ instruction: 0xf8b6f0c2 │ │ │ │ + blvs 0xff665e60 │ │ │ │ + @ instruction: 0xf8d8f0c2 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c24628 │ │ │ │ - vtst.8 d31, d23, d17 │ │ │ │ + vtst.8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46282395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - @ instruction: 0xf04fff3b │ │ │ │ + @ instruction: 0xf04fff5d │ │ │ │ ldrmi r3, [r3, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09e65bb │ │ │ │ @ instruction: 0xf8d8e798 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfebd │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0xf0be2000 │ │ │ │ - vpmin.s8 d31, d23, d29 │ │ │ │ + vpmin.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xff68f0c3 │ │ │ │ + @ instruction: 0xff8af0c3 │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -87288,81 +87285,81 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ stccs 6, cr4, [r0], {6} │ │ │ │ @ instruction: 0xf8d1d159 │ │ │ │ pkhbtmi r8, sl, r4 │ │ │ │ @ instruction: 0xf088fa1f │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - blcs 0x43f734 │ │ │ │ + blcs 0x43f728 │ │ │ │ vhadd.s8 , , │ │ │ │ - movwcs pc, #6759 @ 0x1a67 @ │ │ │ │ + movwcs pc, #6793 @ 0x1a89 @ │ │ │ │ @ instruction: 0xf8864602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xf7f54627 │ │ │ │ @ instruction: 0xf8d6fe85 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vcgt.s8 d25, d4, d2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ vpmax.u8 , q2, q4 │ │ │ │ ldrle r0, [lr, #-2011]! @ 0xfffff825 │ │ │ │ - ldc2 0, cr15, [r8, #756]! @ 0x2f4 │ │ │ │ + ldc2l 0, cr15, [sl, #756] @ 0x2f4 │ │ │ │ strmi r3, [r5], -r1, lsl #14 │ │ │ │ teqle ip, pc, lsl #24 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf98af7f3 │ │ │ │ - blls 0xedaec │ │ │ │ + @ instruction: 0xf990f7f3 │ │ │ │ + blls 0xedae0 │ │ │ │ andls r4, r0, sl, asr #12 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf87af7fa │ │ │ │ @ instruction: 0xd00445bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14648 │ │ │ │ - @ instruction: 0xf8daff25 │ │ │ │ + @ instruction: 0xf8daff47 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xff9af7f6 │ │ │ │ - bllt 0xfe141660 │ │ │ │ + bllt 0xfe141654 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0xd1b92c10 │ │ │ │ - blls 0x15f734 │ │ │ │ + blls 0x15f728 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 0, 9, cr15, cr8, cr1, {6} │ │ │ │ + cdp2 0, 11, cr15, cr10, cr1, {6} │ │ │ │ strtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf842f7fa │ │ │ │ svclt 0x000845bb │ │ │ │ adcle r3, r7, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - cdp2 0, 14, cr15, cr10, cr1, {6} │ │ │ │ + @ instruction: 0xff0cf0c1 │ │ │ │ andcs lr, r0, r0, lsr #15 │ │ │ │ - blx 0x621af4 │ │ │ │ + blx 0xea1ae8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - movwcs pc, #3777 @ 0xec1 @ │ │ │ │ + movwcs pc, #3811 @ 0xee3 @ │ │ │ │ @ instruction: 0xb00567b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -87372,135 +87369,135 @@ │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ strmi r3, [pc], -r8, asr #1 │ │ │ │ umulllt r4, r7, r1, r6 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ strle r0, [r1, #-345] @ 0xfffffea7 │ │ │ │ strble r0, [r4, #-1435]! @ 0xfffffa65 │ │ │ │ rsble r2, pc, pc, lsl #20 │ │ │ │ - blcs 0x43fa44 │ │ │ │ + blcs 0x43fa38 │ │ │ │ @ instruction: 0xf894d06c │ │ │ │ - bcs 0x6dba4 │ │ │ │ - blcs 0x3d99e4 │ │ │ │ + bcs 0x6db98 │ │ │ │ + blcs 0x3d99d8 │ │ │ │ @ instruction: 0xf1b9d066 │ │ │ │ tstle r6, r3, lsl #30 │ │ │ │ addsmi r6, sl, #12189696 @ 0xba0000 │ │ │ │ - bcs 0x4554d4 │ │ │ │ - bcs 0x3d99f0 │ │ │ │ + bcs 0x4554c8 │ │ │ │ + bcs 0x3d99e4 │ │ │ │ @ instruction: 0xf0bdd05c │ │ │ │ - ldmdavs fp!, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x437098 │ │ │ │ + ldmdavs fp!, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x43708c │ │ │ │ @ instruction: 0xf894d160 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - ldmvs sl!, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs sl!, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 0, 8, cr15, cr14, cr1, {6} │ │ │ │ - blge 0xe000c │ │ │ │ - stc2 0, cr15, [r0, #-756] @ 0xfffffd0c │ │ │ │ + cdp2 0, 11, cr15, cr0, cr1, {6} │ │ │ │ + blge 0xe0000 │ │ │ │ + stc2 0, cr15, [r2, #-756]! @ 0xfffffd0c │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ sbcscs pc, r7, r4, lsl #17 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ movwls sp, #69 @ 0x45 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8d44620 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7f9030f │ │ │ │ @ instruction: 0xf8d8fd75 │ │ │ │ ldrtmi r0, [r9], -r0, rrx │ │ │ │ - @ instruction: 0xffe2f0c6 │ │ │ │ + @ instruction: 0xf804f0c7 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0xf8d8fd93 │ │ │ │ @ instruction: 0x4629005c │ │ │ │ - @ instruction: 0xffd8f0c6 │ │ │ │ + @ instruction: 0xfffaf0c6 │ │ │ │ cmple pc, r0, lsl #28 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bcs 0x4498dc │ │ │ │ + bcs 0x4498d0 │ │ │ │ ldmdavs fp!, {r1, r3, ip, lr, pc}^ │ │ │ │ andle r2, r7, pc, lsl #22 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ ldmvs sl!, {r0, r1, r2, r5, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xd1a2429a │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r4, #772] @ 0x304 │ │ │ │ + ldc2l 0, cr15, [r6, #772]! @ 0x304 │ │ │ │ movwls lr, #22435 @ 0x57a3 │ │ │ │ - stc2 0, cr15, [sl], #756 @ 0x2f4 │ │ │ │ + stc2l 0, cr15, [ip], {189} @ 0xbd │ │ │ │ @ instruction: 0xf0bd9003 │ │ │ │ - pkhtbmi pc, r1, fp, asr #25 @ │ │ │ │ - stc2 0, cr15, [r4], #756 @ 0x2f4 │ │ │ │ + @ instruction: 0x4681fcfd │ │ │ │ + stc2l 0, cr15, [r6], {189} @ 0xbd │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r6, #772] @ 0x304 │ │ │ │ + stc2l 0, cr15, [r8, #772]! @ 0x304 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x16973c │ │ │ │ + bls 0x169730 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r2, [r1], #-0 │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ strbmi r9, [r8], -r0 │ │ │ │ andeq pc, pc, #2 │ │ │ │ - blx 0xfe6a1cc0 │ │ │ │ + blx 0xfef21cb4 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c34649 │ │ │ │ - @ instruction: 0xf8d4fe3f │ │ │ │ + @ instruction: 0xf8d4fe61 │ │ │ │ strbmi r3, [sl], -r4, lsl #1 │ │ │ │ svclt 0x000b2b10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ stmdbls r3, {r0, r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xf822f0c7 │ │ │ │ + @ instruction: 0xf844f0c7 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #20 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ ldr pc, [r3, sp, lsr #26] │ │ │ │ andlt r2, r7, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldcllt 0, cr15, [r8, #-772] @ 0xfffffcfc │ │ │ │ - ldrdeq sl, [sl], ip │ │ │ │ + ldcllt 0, cr15, [sl, #-772]! @ 0xfffffcfc │ │ │ │ + addeq sl, sl, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcbdc │ │ │ │ + bl 0xfebbcbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127f5c │ │ │ │ + b 0x1127f50 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127e78 │ │ │ │ + b 0x1127e6c │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r5, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcc38 │ │ │ │ + bl 0xfebbcc2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87508,38 +87505,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcc78 │ │ │ │ + bl 0xfebbcc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127ff8 │ │ │ │ + b 0x1127fec │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127f14 │ │ │ │ + b 0x1127f08 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbccd4 │ │ │ │ + bl 0xfebbccc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87547,15 +87544,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r7, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcd14 │ │ │ │ + bl 0xfebbcd08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87563,15 +87560,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r7, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcd54 │ │ │ │ + bl 0xfebbcd48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87586,203 +87583,203 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ teqcs r2, r0 @ │ │ │ │ addlt r4, fp, r4, lsl #12 │ │ │ │ addvs pc, r0, r2, asr #7 │ │ │ │ - beq 0x1512050 │ │ │ │ + beq 0x1512044 │ │ │ │ sbcpl lr, r1, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ @ instruction: 0xf8d80001 │ │ │ │ stmdbcs pc, {r2, ip} @ │ │ │ │ @ instruction: 0xf8d8d010 │ │ │ │ - bcs 0x42dbc8 │ │ │ │ + bcs 0x42dbbc │ │ │ │ @ instruction: 0xf8d8d00c │ │ │ │ cdpcs 0, 0, cr6, cr15, cr8, {0} │ │ │ │ addsmi fp, r1, #24, 30 @ 0x60 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ adcsmi r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf042bf08 │ │ │ │ cmplt sl, r1, lsl #4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf89480a2 │ │ │ │ - bcs 0x6df48 │ │ │ │ + bcs 0x6df3c │ │ │ │ addshi pc, sp, r0 │ │ │ │ svclt 0x0018290d │ │ │ │ rscle r2, r9, sp, lsl #28 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ - blcs 0x8601c │ │ │ │ + blcs 0x86010 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - blx 0x1321f16 │ │ │ │ + blx 0x1ba1f0a │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - blcs 0x437444 │ │ │ │ + blcs 0x437438 │ │ │ │ addshi pc, r9, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x77440 │ │ │ │ + blcs 0x77434 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff16f7f2 │ │ │ │ + @ instruction: 0xff1cf7f2 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 0, cr15, [sl], #772 @ 0x304 │ │ │ │ + ldc2l 0, cr15, [ip], {193} @ 0xc1 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - bls 0xe03bc │ │ │ │ + bls 0xe03b0 │ │ │ │ @ instruction: 0xf043432b │ │ │ │ movwls r0, #25568 @ 0x63e0 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf0b99308 │ │ │ │ - ldrdls pc, [r5], -pc @ │ │ │ │ - blx 0xff7a1f5a │ │ │ │ + andls pc, r5, r1, lsl #24 │ │ │ │ + blx 0x21f4e │ │ │ │ @ instruction: 0xf0bd4680 │ │ │ │ - @ instruction: 0x4639fb51 │ │ │ │ + @ instruction: 0x4639fb73 │ │ │ │ @ instruction: 0xf0c64683 │ │ │ │ - blls 0x1e54e0 │ │ │ │ + blls 0x1e555c │ │ │ │ @ instruction: 0x46596df2 │ │ │ │ @ instruction: 0xf0c42009 │ │ │ │ - @ instruction: 0xf0bdfbff │ │ │ │ - @ instruction: 0x4639fb11 │ │ │ │ + @ instruction: 0xf0bdfc21 │ │ │ │ + @ instruction: 0x4639fb33 │ │ │ │ @ instruction: 0xf0c19007 │ │ │ │ - @ instruction: 0xf0bdfc33 │ │ │ │ - strmi pc, [r7], -fp, lsl #22 │ │ │ │ - blx 0x2a1f9a │ │ │ │ + @ instruction: 0xf0bdfc55 │ │ │ │ + strmi pc, [r7], -sp, lsr #22 │ │ │ │ + blx 0xb21f8e │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r5, r3, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr10, cr2, {7} │ │ │ │ + mcr2 7, 7, pc, cr0, cr2, {7} @ │ │ │ │ subsle r2, lr, r3, lsl #26 │ │ │ │ - blx 0xffe21fbc │ │ │ │ + blx 0x6a1fb2 │ │ │ │ @ instruction: 0x46056e31 │ │ │ │ - ldc2 0, cr15, [ip, #792]! @ 0x318 │ │ │ │ + ldc2l 0, cr15, [lr, #792] @ 0x318 │ │ │ │ @ instruction: 0xee1d4958 │ │ │ │ @ instruction: 0xf8d40f70 │ │ │ │ ldrbmi r2, [fp], -r8, lsl #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r6, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ - bls 0x2375d0 │ │ │ │ + bls 0x2375c4 │ │ │ │ andcs r4, r0, #285212672 @ 0x11000000 │ │ │ │ strtmi r9, [sl], -r2, lsl #4 │ │ │ │ - cdp2 0, 8, cr15, cr0, cr10, {6} │ │ │ │ + cdp2 0, 10, cr15, cr2, cr10, {6} │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andcs r4, r9, r9, lsr r6 │ │ │ │ - @ instruction: 0xf886f0c2 │ │ │ │ + @ instruction: 0xf8a8f0c2 │ │ │ │ @ instruction: 0xf8564639 │ │ │ │ @ instruction: 0xf0c10029 │ │ │ │ - @ instruction: 0x4640fbf7 │ │ │ │ - blx 0xfe12201e │ │ │ │ + @ instruction: 0x4640fc19 │ │ │ │ + blx 0xfe9a2012 │ │ │ │ @ instruction: 0xf0c19805 │ │ │ │ - @ instruction: 0xf856fb79 │ │ │ │ + @ instruction: 0xf856fb9b │ │ │ │ tstcs r1, r9, lsr #32 │ │ │ │ - stc2 0, cr15, [r6], {193} @ 0xc1 │ │ │ │ + stc2 0, cr15, [r8], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf0c14640 │ │ │ │ - @ instruction: 0x6df0fb71 │ │ │ │ + @ instruction: 0x6df0fb93 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c34ff0 │ │ │ │ - stccs 12, cr11, [r3, #-860] @ 0xfffffca4 │ │ │ │ + stccs 12, cr11, [r3, #-996] @ 0xfffffc1c │ │ │ │ svcge 0x0067f47f │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - blcs 0x91a74 │ │ │ │ + blcs 0x91a68 │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d30, d4, d8 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8560695 │ │ │ │ @ instruction: 0xf0c11023 │ │ │ │ - strb pc, [fp, -r9, asr #23]! @ │ │ │ │ + strb pc, [fp, -fp, ror #23]! @ │ │ │ │ @ instruction: 0xf0c1202f │ │ │ │ - ldrb pc, [r1, -r5, lsl #23] @ │ │ │ │ + ldrb pc, [r1, -r7, lsr #23] @ │ │ │ │ eorne pc, sl, r6, asr r8 @ │ │ │ │ - blx 0xff0a2086 │ │ │ │ + blx 0xff92207a │ │ │ │ @ instruction: 0xf0bde79e │ │ │ │ - strmi pc, [r5], -fp, asr #21 │ │ │ │ - blx 0xff2a2080 │ │ │ │ + strmi pc, [r5], -sp, ror #21 │ │ │ │ + blx 0xffb22074 │ │ │ │ @ instruction: 0xf0bd4682 │ │ │ │ - bls 0x2a47d8 │ │ │ │ + bls 0x2a4854 │ │ │ │ teqle r7, pc, lsl #20 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ andls r4, r8, r1, lsl #12 │ │ │ │ - bcs 0x77624 │ │ │ │ + bcs 0x77618 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - blls 0x2a573c │ │ │ │ + blls 0x2a5748 │ │ │ │ ldrdcs pc, [r4], r4 │ │ │ │ - bcs 0x4776f8 │ │ │ │ + bcs 0x4776ec │ │ │ │ ldrmi fp, [r9], -fp, lsl #30 │ │ │ │ @ instruction: 0x465a461a │ │ │ │ @ instruction: 0xf0c64659 │ │ │ │ - ldmdbmi ip, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi ip, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0024653 │ │ │ │ stmdapl r1, {r0, r1, r2, r3, r9}^ │ │ │ │ stmib sp, {r1, r2, fp, ip, pc}^ │ │ │ │ strtmi r2, [r8], -r0 │ │ │ │ ldrmi r9, [r1], #-2567 @ 0xfffff5f9 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ @ instruction: 0xf0ca6e32 │ │ │ │ - strtmi pc, [r9], -r9, lsl #28 │ │ │ │ + strtmi pc, [r9], -fp, lsr #28 │ │ │ │ andcs r6, r9, r3, lsr lr │ │ │ │ @ instruction: 0xf0c4462a │ │ │ │ - strtmi pc, [r9], -r3, lsl #24 │ │ │ │ + strtmi pc, [r9], -r5, lsr #24 │ │ │ │ @ instruction: 0xf0c64638 │ │ │ │ - ldrb pc, [pc, -r1, lsr #26]! @ │ │ │ │ + ldrb pc, [pc, -r3, asr #26]! @ │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - blx 0x1e2211a │ │ │ │ + blx 0xfe6a210e │ │ │ │ strb r9, [fp, r9, lsl #22] │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - bcs 0x3d19a4 │ │ │ │ + bcs 0x3d1998 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xe79daef5 │ │ │ │ - addeq sl, sl, ip, ror r2 │ │ │ │ - addeq sl, sl, r8, lsl #3 │ │ │ │ + addeq sl, sl, r8, lsl #5 │ │ │ │ + umulleq sl, sl, r4, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd044 │ │ │ │ + bl 0xfebbd038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x11283c4 │ │ │ │ + b 0x11283b8 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x11282e0 │ │ │ │ + b 0x11282d4 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r3, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd0a0 │ │ │ │ + bl 0xfebbd094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87790,38 +87787,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd0e0 │ │ │ │ + bl 0xfebbd0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1128460 │ │ │ │ + b 0x1128454 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x112837c │ │ │ │ + b 0x1128370 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd13c │ │ │ │ + bl 0xfebbd130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87829,15 +87826,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r5, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd17c │ │ │ │ + bl 0xfebbd170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87845,15 +87842,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1bc │ │ │ │ + bl 0xfebbd1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87861,15 +87858,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1fc │ │ │ │ + bl 0xfebbd1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87878,15 +87875,15 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd240 │ │ │ │ + bl 0xfebbd234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, lsl #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -87899,79 +87896,79 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ cmplt sl, sl, lsl #18 │ │ │ │ stmdbvs sl, {r4, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4122680c │ │ │ │ strle r0, [r5], #-2002 @ 0xfffff82e │ │ │ │ + blmi 0x1a41fc │ │ │ │ + bllt 0x924088 │ │ │ │ + bllt 0x8a408c │ │ │ │ blmi 0x1a4208 │ │ │ │ - bllt 0x924094 │ │ │ │ - bllt 0x8a4098 │ │ │ │ - blmi 0x1a4214 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd2b4 │ │ │ │ + bl 0xfebbd2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs fp, {r1, r7, ip, sp, pc} │ │ │ │ - bcs 0x437ad4 │ │ │ │ - bcs 0x3da11c │ │ │ │ + bcs 0x437ac8 │ │ │ │ + bcs 0x3da110 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ vshl.s8 d25, d0, d7 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd314 │ │ │ │ + bl 0xfebbd308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r0, lsl #4 │ │ │ │ - bcs 0x437b34 │ │ │ │ - bcs 0x3da17c │ │ │ │ + bcs 0x437b28 │ │ │ │ + bcs 0x3da170 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ vshl.s8 d25, d0, d7 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd374 │ │ │ │ + bl 0xfebbd368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs ip, {r0, r1, r7, ip, sp, pc} │ │ │ │ - blcs 0x437b94 │ │ │ │ - blcs 0x3da214 │ │ │ │ + blcs 0x437b88 │ │ │ │ + blcs 0x3da208 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vqadd.s8 d29, d7, d9 │ │ │ │ - vmvn.i32 d22, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vbic.i32 q11, #3328 @ 0x00000d00 │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r1, lsr #22 │ │ │ │ @@ -87979,32 +87976,32 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs fp, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmvn.i32 d22, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd3f8 │ │ │ │ + bl 0xfebbd3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r3, r0, lsl #6 │ │ │ │ - blcs 0x437c18 │ │ │ │ - blcs 0x3da298 │ │ │ │ + blcs 0x437c0c │ │ │ │ + blcs 0x3da28c │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vqadd.s8 d29, d7, d9 │ │ │ │ - vmvn.i32 d22, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vbic.i32 q11, #3328 @ 0x00000d00 │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r3, lsr r9 @ │ │ │ │ @@ -88012,1409 +88009,1411 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmvs fp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmvn.i32 d22, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bba1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd47c │ │ │ │ + bl 0xfebbd470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, lsr #31 │ │ │ │ addslt r4, r1, r6, lsr #23 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ stmdage r6, {r1, r6, r9, sl, sp, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldm sl, {r4, r5, r9, ip, sp, lr, pc} │ │ │ │ - blcs 0x1edc70 │ │ │ │ - ldrbhi pc, [fp, #513]! @ 0x201 @ │ │ │ │ + stmia r0, {r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x1edc64 │ │ │ │ + ldrbhi pc, [pc, #513]! @ 0x6649d @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rsbeq r0, r2, fp, asr #32 │ │ │ │ smlaleq r0, r0, r0, r0 @ │ │ │ │ tsteq ip, r8, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ - strhi pc, [r2], #-256 @ 0xffffff00 │ │ │ │ + strhi pc, [r3], #-256 @ 0xffffff00 │ │ │ │ vnmlacs.f32 s28, s8, s30 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - strbne pc, [r2, -r4, asr #7] @ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ tstpeq pc, lr @ p-variant is OBSOLETE │ │ │ │ - andls r2, fp, r0, lsl sl │ │ │ │ - strcc lr, [r7], -sp, asr #19 │ │ │ │ - @ instruction: 0xf8cd970a │ │ │ │ - tstls r6, r4, lsr #32 │ │ │ │ - bichi pc, r7, #0 │ │ │ │ + subne pc, r2, r4, asr #7 │ │ │ │ + strcc pc, [r3, -r4, asr #7] │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + @ instruction: 0x96092a10 │ │ │ │ + andls r9, sl, r6, lsl #2 │ │ │ │ + @ instruction: 0xf8cd970b │ │ │ │ + movwls ip, #28704 @ 0x7020 │ │ │ │ + bichi pc, r8, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ tstphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ svceq 0x0002f012 │ │ │ │ @ instruction: 0xf414d003 │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ cmpeq r4, r1, lsl #2 │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ strhi pc, [ip], -r0, asr #2 │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #243 @ 0xf3 │ │ │ │ - andls r2, r4, r1, lsl #8 │ │ │ │ - strls r4, [r2, -r8, lsr #12] │ │ │ │ - @ instruction: 0x6c00e9cd │ │ │ │ + andls r2, r2, r1, lsl #8 │ │ │ │ + strls r4, [r4, -r8, lsr #12] │ │ │ │ + strgt lr, [r0], -sp, asr #19 │ │ │ │ strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ @ instruction: 0xf9d6f7fe │ │ │ │ vaddl.u8 q15, d20, d28 │ │ │ │ - blcc 0xbb054 │ │ │ │ + blcc 0xbb048 │ │ │ │ vqdmulh.s d2, d1, d14 │ │ │ │ - ldm pc, {r0, r1, r2, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ - eorseq pc, r8, #19 │ │ │ │ - sbcseq r0, r4, #1610612751 @ 0x6000000f │ │ │ │ - addeq r0, sl, #172, 4 @ 0xc000000a │ │ │ │ - ldrdeq r0, [lr, r0]! @ │ │ │ │ - cmpeq r5, lr, lsl r2 │ │ │ │ - cmneq r9, ip, lsl #4 │ │ │ │ - teqeq r4, r2 @ │ │ │ │ - subseq r0, r2, #112, 4 │ │ │ │ + ldm pc, {r0, r1, r6, r9, sl, pc}^ @ │ │ │ │ + eorseq pc, r9, #19 │ │ │ │ + sbcseq r0, r5, #1879048207 @ 0x7000000f │ │ │ │ + addeq r0, fp, #-805306358 @ 0xd000000a │ │ │ │ + ldrdeq r0, [pc, r1]! │ │ │ │ + cmpeq r7, pc, lsl r2 │ │ │ │ + cmneq fp, sp, lsl #4 │ │ │ │ + teqeq r4, r3 @ │ │ │ │ + subseq r0, r3, #268435463 @ 0x10000007 │ │ │ │ @ instruction: 0x73a8f004 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ - strthi pc, [r0], #-0 │ │ │ │ - rscshi pc, r3, #0, 4 │ │ │ │ + strthi pc, [r1], #-0 │ │ │ │ + rscshi pc, r4, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ - @ instruction: 0x83a4f200 │ │ │ │ + @ instruction: 0x83a5f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vsri.64 q12, , #60 │ │ │ │ - vsubw.u8 q8, q2, d11 │ │ │ │ - movwls r4, #45315 @ 0xb103 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vaddw.u8 , q2, d9 │ │ │ │ - adceq r3, r7, #3145728 @ 0x300000 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - strbhi pc, [fp, #256] @ 0x100 @ │ │ │ │ - andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ + vaddw.u8 q8, q2, d11 │ │ │ │ + vmla.i , q10, d0[0] │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + tstls fp, r3, lsl #6 │ │ │ │ + @ instruction: 0xf10002a7 │ │ │ │ + movwls r8, #38350 @ 0x95ce │ │ │ │ + @ instruction: 0xf8d5a906 │ │ │ │ + strcs r3, [r0], -r8, lsl #1 │ │ │ │ + strtmi r9, [r8], -r8 │ │ │ │ + @ instruction: 0xf003920a │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ - strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f94506 │ │ │ │ + stmib sp, {r8, r9, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f96706 │ │ │ │ rsb pc, r7, r3, asr #17 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x16acd4 │ │ │ │ + b 0x16acc8 │ │ │ │ @ instruction: 0xf1b30302 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 d8, d10, d0 │ │ │ │ - @ instruction: 0xf5b382e9 │ │ │ │ + vshl.s8 d8, d11, d0 │ │ │ │ + @ instruction: 0xf5b382ea │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ vqadd.s8 d8, d16, d13 │ │ │ │ - blcs 0x87240 │ │ │ │ - ldrhi pc, [r6], #0 │ │ │ │ + blcs 0x87238 │ │ │ │ + ldrhi pc, [r7], #0 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x166e7c │ │ │ │ + b 0x166e70 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ - vrhadd.s8 d8, d16, d28 │ │ │ │ + vand d8, d16, d16 │ │ │ │ @ instruction: 0xf5b38565 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - vhsub.s8 d8, d0, d7 │ │ │ │ - blcs 0x881c0 │ │ │ │ - eorhi pc, pc, #1 │ │ │ │ + vhsub.s8 d8, d0, d11 │ │ │ │ + blcs 0x881bc │ │ │ │ + eorshi pc, r3, #1 │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r6 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ addmi r4, fp, #3 │ │ │ │ - streq pc, [pc], #-4 @ 0x66440 │ │ │ │ + streq pc, [pc], #-4 @ 0x66434 │ │ │ │ strls r9, [r8], #-7 │ │ │ │ - @ instruction: 0x83acf001 │ │ │ │ + movshi pc, #1 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst2. {d24-d27}, [pc], r7 │ │ │ │ + vst2. {d24-d27}, [pc], fp │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ stmdbge r6, {r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ ands pc, r8, r3, ror fp @ │ │ │ │ - movwvs pc, #964 @ 0x3c4 @ │ │ │ │ - addpl pc, r0, r4, asr #7 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - movwls fp, #33442 @ 0x82a2 │ │ │ │ + orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d20, d18 │ │ │ │ + movwls r4, #37123 @ 0x9103 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + mrsls r6, LR_und │ │ │ │ + movwls r0, #33504 @ 0x82e0 │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - rsceq r9, r0, #9 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ - tstls r6, r0, asr #6 │ │ │ │ - movwls r9, #41483 @ 0xa20b │ │ │ │ - rschi pc, r7, #0, 2 │ │ │ │ + movwls r5, #41792 @ 0xa340 │ │ │ │ + rschi pc, r8, #0, 2 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf920f7ff │ │ │ │ - blmi 0x86e4a4 │ │ │ │ - blls 0x44050c │ │ │ │ + blmi 0x86e498 │ │ │ │ + blls 0x440500 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ - andslt r8, r1, r8, asr #7 │ │ │ │ + andslt r8, r1, ip, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldreq pc, [r7], -r4, asr #6 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ addvc pc, r0, #20 │ │ │ │ streq lr, [r6], pc, asr #20 │ │ │ │ @ instruction: 0xf0409606 │ │ │ │ - blcs 0x86f94 │ │ │ │ + blcs 0x86f8c │ │ │ │ svclt 0x000c4628 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44431 │ │ │ │ @ instruction: 0xe7dbfe7f │ │ │ │ movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r9, #4, 22 @ 0x1000 │ │ │ │ andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ - adcshi pc, r6, #0 │ │ │ │ + andls r2, r7, #4, 22 @ 0x1000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x664f8 │ │ │ │ + strls r9, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + adcshi pc, r7, #0 │ │ │ │ andle r2, r1, r5, lsl #22 │ │ │ │ strb r2, [r4, r0] │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mrc2 7, 1, pc, cr8, cr14, {7} │ │ │ │ svclt 0x0000e7bf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ strbne pc, [r4], r4, asr #7 @ │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + smlalbtne pc, r1, r4, r3 @ │ │ │ │ + strbpl pc, [r0, r4, asr #7] @ │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0042b02 │ │ │ │ - strls r0, [r9, -pc, lsl #8] │ │ │ │ - strne lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - ldrbhi pc, [r4, #0]! @ │ │ │ │ + strls r0, [r8, -pc, lsl #8] │ │ │ │ + smlabtvs ip, sp, r9, lr │ │ │ │ + ldrbhi pc, [r5, #0]! @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc7c80 │ │ │ │ + blcs 0xc7c78 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andvs lr, ip, sp, asr #19 │ │ │ │ - streq pc, [r0, -pc, asr #32] │ │ │ │ streq pc, [r0], -pc, asr #32 │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ + streq pc, [r0, -pc, asr #32] │ │ │ │ + streq lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + andls sl, r9, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0030200 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ @ instruction: 0xf0006706 │ │ │ │ - @ instruction: 0xf7f985b3 │ │ │ │ + @ instruction: 0xf7f985b4 │ │ │ │ str pc, [lr, r7, lsr #19] │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, fp, r4, asr #7 │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0xf0409009 │ │ │ │ - stmib sp, {r0, r3, r4, r5, r6, r7, sl, pc}^ │ │ │ │ - strtmi r3, [r8], -sl, lsl #2 │ │ │ │ + tstls r8, fp │ │ │ │ + ldrbthi pc, [fp], #64 @ 0x40 @ │ │ │ │ + stmdbge r6, {r0, r3, r8, r9, ip, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - strcs sl, [r0], #-2310 @ 0xfffff6fa │ │ │ │ + strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf0032500 │ │ │ │ - strls r0, [r8], -pc, lsl #6 │ │ │ │ + strls r0, [sl], -pc, lsl #6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xa459c │ │ │ │ + blx 0xa4590 │ │ │ │ vbic.i32 q15, #-1056964608 @ 0xc1000000 │ │ │ │ - movwcs r2, #515 @ 0x203 │ │ │ │ - movwls fp, #29409 @ 0x72e1 │ │ │ │ - vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ - andls r5, sl, #0, 6 │ │ │ │ - svccs 0x0070f414 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf4145300 │ │ │ │ + movwls r2, #28528 @ 0x6f70 │ │ │ │ + subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ + rsclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ + @ instruction: 0xf04f9209 │ │ │ │ + andls r0, r7, #0, 4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ - orrsle r9, r9, r9, lsl #2 │ │ │ │ + orrsle r9, r7, r8, lsl #4 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ bcs 0x3c70b4 │ │ │ │ strcs fp, [r2], -r8, lsl #30 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + eorspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f89600 │ │ │ │ - smlsld pc, pc, r7, r9 @ │ │ │ │ + smlsld pc, sp, r5, r9 @ │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b38614 │ │ │ │ + @ instruction: 0xf5b38613 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #8061 @ 0x1f7d │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ - andls r4, sl, #154 @ 0x9a │ │ │ │ - andls r2, r0, #0, 4 │ │ │ │ - @ instruction: 0xf6479208 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r4, #25859 @ 0x6503 │ │ │ │ - strls fp, [r7, #-740] @ 0xfffffd1c │ │ │ │ - @ instruction: 0xf7f89409 │ │ │ │ - @ instruction: 0xe72bf8d7 │ │ │ │ + movwcs sl, #8059 @ 0x1f7b │ │ │ │ + andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ + strtmi r2, [r8], -r0, lsl #4 │ │ │ │ + andls r9, r8, #0, 4 │ │ │ │ + sbcne pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + movwls r4, #24732 @ 0x609c │ │ │ │ + @ instruction: 0xf7f8940a │ │ │ │ + @ instruction: 0xe729f8d5 │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ @ instruction: 0xf5b3863a │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - tstcs r1, r9, asr pc │ │ │ │ + tstcs r1, r7, asr pc │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ + vmlal.u , d20, d3[5] │ │ │ │ addmi r4, fp, r3, lsl #8 │ │ │ │ - strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x190b29c │ │ │ │ - andls pc, r9, #3145728 @ 0x300000 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - mrc2 0, 0, pc, cr10, cr12, {5} │ │ │ │ - strmi r2, [r7], -pc, lsl #24 │ │ │ │ - msrhi CPSR_sx, r1, asr #32 │ │ │ │ - smullscc pc, r1, r5, r8 @ │ │ │ │ - strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9ecf7f2 │ │ │ │ - @ instruction: 0xf0bd4630 │ │ │ │ - ldrtmi pc, [r9], -r3, asr #21 @ │ │ │ │ - ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ - vqshlu.s64 q15, q11, #4 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf64a005b │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ - movwls r0, #41477 @ 0xa205 │ │ │ │ + movwls r9, #42761 @ 0xa709 │ │ │ │ + ldrdls r4, [r6, -pc] │ │ │ │ + strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf0bc9308 │ │ │ │ + stccs 14, cr15, [pc], {59} @ 0x3b │ │ │ │ + @ instruction: 0xf0414606 │ │ │ │ + @ instruction: 0xf8958129 │ │ │ │ + @ instruction: 0x460130d1 │ │ │ │ + blcs 0x77f28 │ │ │ │ + andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ + @ instruction: 0xf7f22204 │ │ │ │ + @ instruction: 0x4638f9f1 │ │ │ │ + blx 0xff9a298c │ │ │ │ + @ instruction: 0x46024631 │ │ │ │ + @ instruction: 0xf7f34630 │ │ │ │ + ldrbt pc, [r5], fp, ror #24 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf64a9308 │ │ │ │ - vrsra.s64 d22, d21, #64 │ │ │ │ - rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ - svclt 0x00082e00 │ │ │ │ - strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - strls r9, [r6], -r0, lsl #8 │ │ │ │ - @ instruction: 0xf880f7f8 │ │ │ │ - vqshlu.s64 q15, q2, #4 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - vqadd.s8 q8, q5, │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - movwls r0, #41477 @ 0xa205 │ │ │ │ + subseq r9, r2, r8, lsl #6 │ │ │ │ + andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ + rscpl pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf64a9309 │ │ │ │ + vrsra.s64 d22, d1, #64 │ │ │ │ + vsubw.u8 q8, q2, d5 │ │ │ │ + cdpcs 4, 0, cr4, cr0, cr3, {0} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r6, {r0, r1, r2, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7f89606 │ │ │ │ + @ instruction: 0xe6d3f87f │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vcgt.s8 d25, d10, d8 │ │ │ │ + subseq r9, r2, r8, lsl #6 │ │ │ │ + andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ + rscseq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + vcgt.s8 d25, d10, d9 │ │ │ │ vqdmlal.s q8, d16, d1[0] │ │ │ │ - rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ - svclt 0x00082e00 │ │ │ │ - strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - strls r9, [r6], -r0, lsl #8 │ │ │ │ - @ instruction: 0xf85ef7f8 │ │ │ │ - vqshlu.s64 d30, d18, #4 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adceq pc, r5, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - rsclt r9, r4, #402653184 @ 0x18000000 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf844f7f8 │ │ │ │ - stceq 6, cr14, [r3], #-608 @ 0xfffffda0 │ │ │ │ - @ instruction: 0xf10002e6 │ │ │ │ - tsteq fp, #-1694498816 @ 0x9b000000 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - vrshr.u64 d27, d11, #60 │ │ │ │ - tstmi r3, #50331648 @ 0x3000000 │ │ │ │ - movwmi lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf910f7f6 │ │ │ │ - stceq 6, cr14, [r3], #-540 @ 0xfffffde4 │ │ │ │ - @ instruction: 0xf10002e2 │ │ │ │ - tsteq r8, #1828716544 @ 0x6d000000 │ │ │ │ - ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 q8, q2, d5 │ │ │ │ + cdpcs 4, 0, cr4, cr0, cr3, {0} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r6, {r0, r1, r2, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7f89606 │ │ │ │ + ssat pc, #18, sp, asr #16 @ │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ + rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + @ instruction: 0xf6479200 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + rsbeq r4, sp, r3, lsl #8 │ │ │ │ + strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf7f8950a │ │ │ │ + ldr pc, [r7], r3, asr #16 │ │ │ │ + rsceq r0, r0, #8960 @ 0x2300 │ │ │ │ + ldrhi pc, [fp], #256 @ 0x100 │ │ │ │ + vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls fp, [r6], #-640 @ 0xfffffd80 │ │ │ │ - @ instruction: 0x065f4310 │ │ │ │ - @ instruction: 0xf57f9007 │ │ │ │ - @ instruction: 0xf0bdaeaf │ │ │ │ - @ instruction: 0x4621fa39 │ │ │ │ - strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 7, 1, pc, cr14, cr5, {7} @ │ │ │ │ - vmlsl.u q15, d4, d0[7] │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - addsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - rsclt r9, r4, #402653184 @ 0x18000000 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xfffef7f7 │ │ │ │ - vmov.i32 q15, #-1040187392 @ 0xc2000000 │ │ │ │ - movwcs r2, #515 @ 0x203 │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f64306 │ │ │ │ + str pc, [r6], pc, lsl #18 │ │ │ │ + rsceq r0, r7, #8704 @ 0x2200 │ │ │ │ + strbthi pc, [sp], #-256 @ 0xffffff00 @ │ │ │ │ + @ instruction: 0xf8d50310 │ │ │ │ + vmla.i , q10, d0[2] │ │ │ │ + vsubl.u8 q8, d4, d11 │ │ │ │ + addlt r3, r0, #50331648 @ 0x3000000 │ │ │ │ + tstmi r0, #100663296 @ 0x6000000 │ │ │ │ + andls r0, r7, lr, asr r6 │ │ │ │ + mcrge 5, 5, pc, cr14, cr15, {3} @ │ │ │ │ + blx 0x1722aa0 │ │ │ │ + strmi r4, [r2], -r1, lsr #12 │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + strbt pc, [fp], -sp, lsr #28 @ │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ + rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + @ instruction: 0xf6479200 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + rsbeq r4, sp, r3, lsl #8 │ │ │ │ + strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf7f7950a │ │ │ │ + usub8 pc, r1, sp @ │ │ │ │ + andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ + andls r2, r7, #0, 4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ svccs 0x0070f414 │ │ │ │ - b 0x144b420 │ │ │ │ - vmlal.u q8, d4, d2[0] │ │ │ │ - andls r5, sl, #0, 6 │ │ │ │ + b 0x144b41c │ │ │ │ + andls r0, sl, #536870916 @ 0x20000004 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ - andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf83cf7f8 │ │ │ │ - vmvn.i32 d30, #-1006632960 @ 0xc4000000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - subsmi pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0xf47f9208 │ │ │ │ + strcs sl, [r1], #-3705 @ 0xfffff187 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adccs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - rsclt r9, r4, #402653184 @ 0x18000000 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xffc6f7f7 │ │ │ │ - vmov.i32 d30, #-905969664 @ 0xca000000 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf649005b │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - movwls r0, #41477 @ 0xa205 │ │ │ │ + @ instruction: 0xf7f89400 │ │ │ │ + @ instruction: 0xe633f83b │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ + rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + vhsub.s8 d25, d8, d0 │ │ │ │ + vrshr.s64 d20, d5, #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + rsbeq r4, sp, r3, lsl #8 │ │ │ │ + strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf7f7950a │ │ │ │ + ldr pc, [r9], -r5, asr #31 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf6499308 │ │ │ │ + subseq r9, r2, r8, lsl #6 │ │ │ │ + andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ + rscvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf6499309 │ │ │ │ vqdmlal.s q11, d16, d1[6] │ │ │ │ - rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ - svclt 0x00082e00 │ │ │ │ - strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - strls r9, [r6], -r0, lsl #8 │ │ │ │ - @ instruction: 0xffa4f7f7 │ │ │ │ - vsli.64 q15, q12, #4 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - blcs 0x3b30c0 │ │ │ │ - bcs 0x3d64d8 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - stmib sp, {r9, sl, ip, lr}^ │ │ │ │ - svclt 0x000c6306 │ │ │ │ + vsubw.u8 q8, q2, d5 │ │ │ │ + cdpcs 4, 0, cr4, cr0, cr3, {0} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r6, {r0, r1, r2, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7f79606 │ │ │ │ + ldrb pc, [r7, #4003]! @ 0xfa3 @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svclt 0x00082b0d │ │ │ │ + andls r2, r8, #53248 @ 0xd000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svclt 0x000c9307 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - movwcc fp, #4836 @ 0x12e4 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + rsclt r3, r4, #67108864 @ 0x4000000 │ │ │ │ movwls r0, #82 @ 0x52 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ - ldrbtpl pc, [sp], #-583 @ 0xfffffdb9 @ │ │ │ │ + ldrtpl pc, [r5], #583 @ 0x247 @ │ │ │ │ ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf649920a │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ addsmi r4, lr, #40, 12 @ 0x2800000 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff7cf7f7 │ │ │ │ - vsli.64 q15, q0, #4 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf649005b │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - movwls r0, #41477 @ 0xa205 │ │ │ │ + @ instruction: 0xf7f79606 │ │ │ │ + strb pc, [pc, #3963] @ 0x6786b @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf6499308 │ │ │ │ + subseq r9, r2, r8, lsl #6 │ │ │ │ + andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ + rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf6499309 │ │ │ │ vbic.i32 q11, #256 @ 0x00000100 │ │ │ │ - rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ - svclt 0x00082e00 │ │ │ │ - strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - strls r9, [r6], -r0, lsl #8 │ │ │ │ - @ instruction: 0xff5af7f7 │ │ │ │ - vabal.u8 q15, d20, d30 │ │ │ │ - stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - subseq r4, fp, r3, lsl #4 │ │ │ │ - movwls r9, #41479 @ 0xa207 │ │ │ │ + vsubw.u8 q8, q2, d5 │ │ │ │ + cdpcs 4, 0, cr4, cr0, cr3, {0} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r6, {r0, r1, r2, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7f79606 │ │ │ │ + str pc, [sp, #3929]! @ 0xf59 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r4, #1610612736 @ 0x60000000 │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ - @ instruction: 0xf1b3e59a │ │ │ │ - @ instruction: 0xf0007fa0 │ │ │ │ - @ instruction: 0xf1b38227 │ │ │ │ - @ instruction: 0xf0007fa8 │ │ │ │ - @ instruction: 0xf1b38163 │ │ │ │ - @ instruction: 0xf47f7f88 │ │ │ │ - @ instruction: 0xf8d5adc9 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ + andls r0, r6, #91 @ 0x5b │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + rsclt r4, r4, #201326592 @ 0xc000000 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7ff2408 │ │ │ │ + ldr pc, [r9, #3075] @ 0xc03 │ │ │ │ + svcvc 0x00a0f1b3 │ │ │ │ + eorhi pc, r6, #0 │ │ │ │ + svcvc 0x00a8f1b3 │ │ │ │ + msrhi SPSR_xc, r0 │ │ │ │ + svcvc 0x0088f1b3 │ │ │ │ + stclge 4, cr15, [r8, #508] @ 0x1fc │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + strcs r0, [r1, #-783] @ 0xfffffcf1 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - strcs r9, [r1, #-1287] @ 0xfffffaf9 │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - vabal.u8 q8, d4, d11 │ │ │ │ - strls r5, [fp, #-1216] @ 0xfffffb40 │ │ │ │ - @ instruction: 0xf7f89408 │ │ │ │ - ldrb pc, [r3, #-3535]! @ 0xfffff231 @ │ │ │ │ - svcvc 0x00a0f1b3 │ │ │ │ - orrhi pc, sp, r0 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - andscs r8, r0, #88, 2 │ │ │ │ - andne pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - cmncs r0, #10304 @ 0x2840 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - blcs 0x1876a64 │ │ │ │ - strhi pc, [sp, #-0] │ │ │ │ - andhi pc, sl, #0, 4 │ │ │ │ - @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x1087da0 │ │ │ │ - ldrbhi pc, [r0], #0 @ │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - orrcs sl, r0, #9152 @ 0x23c0 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x76a88 │ │ │ │ - subhi pc, fp, r1 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - stcge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ + stc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + @ instruction: 0xf1b3e572 │ │ │ │ + @ instruction: 0xf0007fa0 │ │ │ │ + addsmi r8, r3, #1073741859 @ 0x40000023 │ │ │ │ + cmpphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r1, r3, #0, 4 │ │ │ │ + stcge 4, cr15, [r0, #508]! @ 0x1fc │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ + eormi r0, r3, r0, lsr #7 │ │ │ │ + @ instruction: 0xf0002b60 │ │ │ │ + vrshl.s8 d8, d15, d0 │ │ │ │ + blcs 0x8871fc │ │ │ │ + ldrbthi pc, [r0], #0 @ │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + blcs 0x87d2c │ │ │ │ + stcge 4, cr15, [lr, #508] @ 0x1fc │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + @ instruction: 0xf5b3804e │ │ │ │ + @ instruction: 0xf47f1f80 │ │ │ │ + @ instruction: 0xf404ad83 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + andls r4, r7, #112, 30 @ 0x1c0 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - @ instruction: 0xf47f2407 │ │ │ │ - andcs sl, r0, #7488 @ 0x1d40 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-518 @ 0xfffffdfa │ │ │ │ + ldclge 4, cr15, [r4, #-508]! @ 0xfffffe04 │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + ldr pc, [r4, #-2195]! @ 0xfffff76d │ │ │ │ + strtmi r6, [r8], -r9, ror #26 │ │ │ │ + bne 0x1500cd8 │ │ │ │ + cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r5, r0, asr #5 │ │ │ │ + blvs 0xfe2b76a4 │ │ │ │ + @ instruction: 0xf81af7f2 │ │ │ │ + smullscc pc, r1, r5, r8 @ │ │ │ │ + strtmi r2, [r8], -r0, lsl #4 │ │ │ │ + svclt 0x000c4293 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f44431 │ │ │ │ + ldr pc, [fp, #-3007] @ 0xfffff441 │ │ │ │ + ldrdeq pc, [r8], #133 @ 0x85 │ │ │ │ + cmpne r0, #77824 @ 0x13000 │ │ │ │ + addshi pc, fp, r0, asr #32 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf894f7f7 │ │ │ │ - stclvs 5, cr14, [r9, #-212]! @ 0xffffff2c │ │ │ │ - stmiavs sl!, {r3, r5, r9, sl, lr} │ │ │ │ - vpmin.s8 , q2, q1 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ - tstmi sl, #1073741861 @ 0x40000025 │ │ │ │ - @ instruction: 0xf7f26b89 │ │ │ │ - @ instruction: 0xf895f815 │ │ │ │ - andcs r3, r0, #209 @ 0xd1 │ │ │ │ - addsmi r4, r3, #40, 12 @ 0x2800000 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - blx 0xff0a4a32 │ │ │ │ - @ instruction: 0xf8d5e51c │ │ │ │ - b 0x526d88 │ │ │ │ - @ instruction: 0xf0401350 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r7, pc} │ │ │ │ + ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + stmdbge r6, {r4, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - ldr pc, [r1, #-3421] @ 0xfffff2a3 │ │ │ │ + str pc, [ip, #-2889] @ 0xfffff4b7 │ │ │ │ + ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ + strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ + svceq 0x000ef01e │ │ │ │ + ldcge 4, cr15, [lr, #-252]! @ 0xffffff04 │ │ │ │ + strle r0, [r2, #-340] @ 0xfffffeac │ │ │ │ + @ instruction: 0xf1400594 │ │ │ │ + @ instruction: 0xf1a1824f │ │ │ │ + bcs 0x1a72b8 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + bcs 0x6f2a4 │ │ │ │ + ldcge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ + andls r2, r2, r0, lsl #4 │ │ │ │ + strtmi r9, [r8], -r4, lsl #14 │ │ │ │ + strgt lr, [r0], -sp, asr #19 │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + mrc2 7, 0, pc, cr4, cr13, {7} │ │ │ │ + stmdbge r6, {r1, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0244628 │ │ │ │ + strls r4, [r6], #-1151 @ 0xfffffb81 │ │ │ │ + mcr2 7, 3, pc, cr2, cr4, {7} @ │ │ │ │ + @ instruction: 0xf5b3e4e2 │ │ │ │ + @ instruction: 0xf47f0fa0 │ │ │ │ + vmov.i32 d26, #13238271 @ 0x00c9ffff │ │ │ │ + vaddl.u8 q8, d4, d11 │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + vrsubhn.i16 d19, q2, │ │ │ │ + @ instruction: 0xf4144303 │ │ │ │ + andls r1, fp, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0409108 │ │ │ │ + movwls r8, #37527 @ 0x9297 │ │ │ │ + @ instruction: 0xf8d54628 │ │ │ │ + stmdbge r6, {r3, r7, ip, sp} │ │ │ │ + strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f84506 │ │ │ │ + strb pc, [r1], #3357 @ 0xd1d @ │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + ldclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x1675a0 │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0001f20 │ │ │ │ + vqshl.s8 d8, d11, d16 │ │ │ │ + blcs 0x8871c8 │ │ │ │ + ldrhi pc, [pc, #-0]! @ 0x66b34 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + strhi pc, [r9, #-0] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf44face1 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91064293 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc], #-4 @ 0x66b64 │ │ │ │ + strls r9, [r8], #-263 @ 0xfffffef9 │ │ │ │ + eorhi pc, ip, r1 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst4.8 {d24-d27}, [pc :64], fp │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + ldcge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1324a7a │ │ │ │ - @ instruction: 0xf8d5e50d │ │ │ │ - ldreq r2, [r4, r8, asr #1] │ │ │ │ - @ instruction: 0xf01ed503 │ │ │ │ - @ instruction: 0xf43f0f0e │ │ │ │ - cmpeq r4, pc, lsr sp │ │ │ │ - ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - subshi pc, r0, #64, 2 │ │ │ │ - andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ - svclt 0x00942a05 │ │ │ │ - andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - andcs sl, r0, #3136 @ 0xc40 │ │ │ │ - strls r9, [r2, -r4] │ │ │ │ - stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - andls r6, r5, #0, 24 │ │ │ │ - @ instruction: 0xf7fd9203 │ │ │ │ - strbt pc, [fp], #3605 @ 0xe15 @ │ │ │ │ + andscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffd6f7f5 │ │ │ │ + tstmi sl, fp, ror r4 │ │ │ │ + @ instruction: 0xf57f07d7 │ │ │ │ + @ instruction: 0xf04faf61 │ │ │ │ + andcs r7, r1, #0, 6 │ │ │ │ + strtmi r2, [r8], -r0, lsl #2 │ │ │ │ + mrc2 7, 7, pc, cr12, cr12, {7} │ │ │ │ + @ instruction: 0xf8d5e46e │ │ │ │ + andcs r3, r2, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-36 @ 0x66acc @ │ │ │ │ - @ instruction: 0xf7f49406 │ │ │ │ - strbt pc, [r3], #3683 @ 0xe63 @ │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0xf0409009 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r7, r9, pc}^ │ │ │ │ - strtmi r3, [r8], -sl, lsl #2 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - strcs sl, [r0], #-2310 @ 0xfffff6fa │ │ │ │ - @ instruction: 0xf0032500 │ │ │ │ - strls r0, [r8], -pc, lsl #6 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ - andscs lr, r0, #-1040187392 @ 0xc2000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - eorcs sl, r0, #63232 @ 0xf700 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svcne 0x0020f1b3 │ │ │ │ - ldrhi pc, [r9], #0 │ │ │ │ - @ instruction: 0x81a7f200 │ │ │ │ - @ instruction: 0xf0002b20 │ │ │ │ - @ instruction: 0xf5b3853d │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - blcs 0x87f64 │ │ │ │ - stclge 4, cr15, [r2], #508 @ 0x1fc │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d6 │ │ │ │ - @ instruction: 0xf0044103 │ │ │ │ - tstls r7, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0019408 │ │ │ │ - vst4.8 {d24-d27}, [pc :128], r9 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, r8, r1 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - ldrbt pc, [ip], #-4055 @ 0xfffff029 @ │ │ │ │ - ldrbeq r4, [r7, sl, lsl #2] │ │ │ │ - svcge 0x0061f57f │ │ │ │ - movwvc pc, #79 @ 0x4f @ │ │ │ │ - tstcs r0, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - strbt pc, [pc], #-3837 @ 0x66bbc @ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ - mcr2 7, 7, pc, cr4, cr8, {7} @ │ │ │ │ - @ instruction: 0xf8d5e455 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r9, lr} │ │ │ │ - @ instruction: 0xf0039209 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + vmls.f , q2, d0[0] │ │ │ │ + strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f89409 │ │ │ │ + ldrb pc, [r4], #-3811 @ 0xfffff11d @ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ strtmi r1, [r8], -r1, asr #4 │ │ │ │ - @ instruction: 0xf004920d │ │ │ │ - andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r5, r8, #192, 4 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r5, r7, #64, 4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, r9, #228, 4 @ 0x4000000e │ │ │ │ + andeq pc, r2, #79 @ 0x4f │ │ │ │ + rscshi pc, r5, #0, 2 │ │ │ │ + mcr2 7, 2, pc, cr8, cr8, {7} @ │ │ │ │ + @ instruction: 0xf8d5e42f │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + vmls.f , q2, d0[0] │ │ │ │ + strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f89409 │ │ │ │ + ldr pc, [r3], #-3183 @ 0xfffff391 │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + b 0x1676f0 │ │ │ │ + blcs 0x186787c │ │ │ │ + bicshi pc, r7, #0 │ │ │ │ + rschi pc, r0, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + blcs 0x1088108 │ │ │ │ + strhi pc, [r0, #-0] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #15104 @ 0x3b00 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ - rsceq r5, r4, #192, 4 │ │ │ │ - @ instruction: 0xf04f9208 │ │ │ │ - @ instruction: 0xf1000202 │ │ │ │ - @ instruction: 0xf7f882f5 │ │ │ │ - ldrt pc, [r0], #-3657 @ 0xfffff1b7 @ │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + blcs 0x774cc │ │ │ │ + ldrhi pc, [r9, -r0] │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + mrc2 7, 0, pc, cr8, cr6, {7} │ │ │ │ + bllt 0xff964cc8 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ - strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ - ldc2l 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ - rsbcs lr, r0, #20, 8 @ 0x14000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - @ instruction: 0xf0002b60 │ │ │ │ - vcge.s8 q4, q8, │ │ │ │ - blcs 0x88700c │ │ │ │ - ldrhi pc, [lr, #-0] │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x88088 │ │ │ │ - ldcge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r3, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b38716 │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #3109 @ 0xc25 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffe19 │ │ │ │ - @ instruction: 0xf8d5bbe4 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf004920d │ │ │ │ - andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ andls r5, r8, #192, 4 │ │ │ │ - addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - addhi pc, sl, #64 @ 0x40 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ - bllt 0xff064d1c │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - strbne pc, [r4, r4, asr #7] @ │ │ │ │ - strbne pc, [r1], -r4, asr #7 @ │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - @ instruction: 0xf0042a02 │ │ │ │ - @ instruction: 0xf8cd040f │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf000140a │ │ │ │ - bcs 0x147660 │ │ │ │ - andshi pc, ip, #0 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r5, r7, #64, 4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4149209 │ │ │ │ + @ instruction: 0xf0401280 │ │ │ │ + stmdbge r6, {r1, r3, r7, r9, pc} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffdd7 │ │ │ │ + @ instruction: 0xf3c4bbbe │ │ │ │ + vsubl.u8 , d4, d1 │ │ │ │ + @ instruction: 0xf3c417c4 │ │ │ │ + vmla.f , q2, d1[0] │ │ │ │ + vqdmulh.s , q10, d0[0] │ │ │ │ + vrsubhn.i16 d19, q2, │ │ │ │ + bcs 0xf6d3c │ │ │ │ + streq pc, [pc], #-4 @ 0x66d34 │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + smlabtvc ip, sp, r9, lr │ │ │ │ + subhi pc, r5, #0 │ │ │ │ + @ instruction: 0xf0002a03 │ │ │ │ + @ instruction: 0xf8d5821c │ │ │ │ + strcs r3, [r0, -r8, lsl #1] │ │ │ │ stmib sp, {r0, r9, fp, sp}^ │ │ │ │ - stmdbge r6, {r2, r3, r9, sl, ip, sp, lr} │ │ │ │ + andls r6, r9, sl, lsl #8 │ │ │ │ streq pc, [r0], -pc, asr #32 │ │ │ │ - streq pc, [r0, -pc, asr #32] │ │ │ │ - @ instruction: 0xf04f9008 │ │ │ │ - strtmi r0, [r8], -r2, lsl #4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andeq pc, r2, #79 @ 0x4f │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ - andhi pc, r4, #0 │ │ │ │ + andhi pc, r5, #0 │ │ │ │ stc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ - bllt 0xfe464d7c │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + bllt 0xfe464d70 │ │ │ │ smlabteq fp, r4, r3, pc @ │ │ │ │ - vaddl.u8 , d4, d9 │ │ │ │ - vmlal.u , d20, d0[0] │ │ │ │ - adceq r3, r0, #3145728 @ 0x300000 │ │ │ │ - msrhi CPSR_, r0, lsl #2 │ │ │ │ + strbpl pc, [r0], r4, asr #7 @ │ │ │ │ + vaddw.u8 , q2, d11 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + adceq r4, r1, #3 │ │ │ │ + msrhi CPSR_x, r0, lsl #2 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - tstls fp, r8, lsr #12 │ │ │ │ - andls sl, r8, #98304 @ 0x18000 │ │ │ │ + andls sl, sl, #98304 @ 0x18000 │ │ │ │ + andls r2, r9, r2, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ - strls r2, [sl], -r0, lsl #10 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strcs r4, [r0, -r8, lsr #12] │ │ │ │ + strcs r9, [r0], -r8, lsl #12 │ │ │ │ + strvs lr, [r6, -sp, asr #19] │ │ │ │ mcr2 7, 0, pc, cr0, cr8, {7} @ │ │ │ │ - bllt 0x1ce4db8 │ │ │ │ + bllt 0x1ce4dac │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ - strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ + strcs r0, [r1, #-783] @ 0xfffffcf1 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ - bllt 0x15e4df0 │ │ │ │ + bllt 0x15e4de4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - ldrhi pc, [r8], #0 │ │ │ │ + ldrhi pc, [ip], #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - ldrbthi pc, [pc], #-0 @ 0x66e08 @ │ │ │ │ + strhi pc, [r3], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0xfe0a400c │ │ │ │ + blge 0xfe0a4000 │ │ │ │ orreq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049106 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls r7, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d7 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r6, r3, lsl #8 │ │ │ │ @ instruction: 0xf47f9408 │ │ │ │ andcs sl, r1, #109568 @ 0x1ac00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mcr2 7, 4, pc, cr10, cr6, {7} @ │ │ │ │ - bllt 0xb64e44 │ │ │ │ + bllt 0xb64e38 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #160, 2 @ 0x28 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383d9 │ │ │ │ + @ instruction: 0xf5b383dc │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ stmdbge r6, {r0, r1, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - vmlal.u , d20, d0[1] │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ + vsubl.u8 q10, d4, d4 │ │ │ │ + andls r3, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf0049306 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r4, #29700 @ 0x7404 │ │ │ │ - @ instruction: 0xf7fd9409 │ │ │ │ + stmib sp, {r2, r6, r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fffad7 │ │ │ │ @ instruction: 0xf5b3bb0c │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #671088641 @ 0x28000001 │ │ │ │ - tstphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ + addsmi r8, r3, #872415233 @ 0x34000001 │ │ │ │ + tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - blge 0xea409c │ │ │ │ + blge 0xea4090 │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - blcs 0x106f8b4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x66ec0 │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - blge 0x9a40c4 │ │ │ │ + blcs 0x10736b0 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + blge 0x9a40b8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff924ea6 │ │ │ │ - blt 0xff9e4ed0 │ │ │ │ + blx 0xff924e9a │ │ │ │ + blt 0xff9e4ec4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - strhi pc, [r9], #0 │ │ │ │ + strhi pc, [sp], #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #1442840576 @ 0x56000000 │ │ │ │ + eorcs r8, r0, #1509949440 @ 0x5a000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf44fab11 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - @ instruction: 0xf5b3862b │ │ │ │ + @ instruction: 0xf5b3862f │ │ │ │ @ instruction: 0xf47f7f60 │ │ │ │ @ instruction: 0xf404ab05 │ │ │ │ @ instruction: 0xf3c46340 │ │ │ │ @ instruction: 0xf5b33203 │ │ │ │ andls r6, r6, #64, 30 @ 0x100 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x66f1c │ │ │ │ + streq pc, [pc], #-4 @ 0x66f10 │ │ │ │ strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - bge 0xffe24120 │ │ │ │ + bge 0xffe24114 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xffc6f7f5 │ │ │ │ - blt 0xfee64f2c │ │ │ │ + blt 0xfee64f20 │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ ldmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0x2000e5b0 │ │ │ │ - blcs 0x6af34c │ │ │ │ - andls r9, r8, #10485760 @ 0xa00000 │ │ │ │ + movwls lr, #38321 @ 0x95b1 │ │ │ │ + @ instruction: 0xf8d52100 │ │ │ │ + andls r3, r8, r8, lsl #1 │ │ │ │ + blcs 0x6aef48 │ │ │ │ + stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ + vrhadd.s8 d16, d0, d6 │ │ │ │ + @ instruction: 0xf1a3838a │ │ │ │ + bcs 0x227858 │ │ │ │ + andhi pc, r4, #0, 4 │ │ │ │ + blcs 0x1b5c68 │ │ │ │ + strhi pc, [r7, #-512] @ 0xfffffe00 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffae5 │ │ │ │ + movwcs fp, #27273 @ 0x6a89 │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + movwls lr, #38900 @ 0x97f4 │ │ │ │ + @ instruction: 0xf8d52000 │ │ │ │ + smlabbcs r0, r8, r0, r3 │ │ │ │ + blcs 0x6cc7bc │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, r9, #64, 4 │ │ │ │ + cmpphi r4, #64, 4 @ p-variant is OBSOLETE │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107774 │ │ │ │ + blcc 0x1107724 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r1, r2, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a3a8 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xffaa4f60 │ │ │ │ - blt 0xfe3a4f80 │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - mrsls r2, (UNDEF: 11) │ │ │ │ - bcs 0x6af398 │ │ │ │ - strls r9, [r8], -sl, lsl #6 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - cmpphi r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ - vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1107728 │ │ │ │ - vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r5, r6, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a3f4 │ │ │ │ + bleq 0x32a3ec │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ - blt 0x1a64fcc │ │ │ │ + ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + blt 0x19e4fc4 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - smlabtvs sl, sp, r9, lr │ │ │ │ - @ instruction: 0xf8d52700 │ │ │ │ - strcs r1, [r0], -r8, lsl #1 │ │ │ │ - ldmdbcs r9, {r3, r9, ip, pc} │ │ │ │ + ldrdne pc, [r8], r5 │ │ │ │ + stmib sp, {r8, r9, sl, sp}^ │ │ │ │ + strcs r6, [r0], -r8 │ │ │ │ + andls r2, sl, #409600 @ 0x64000 │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ - @ instruction: 0x81bff240 │ │ │ │ + bichi pc, r0, r0, asr #4 │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - stmdbcc r2, {r3, r4, r5, r7, r8, pc}^ │ │ │ │ + stmdbcc r2, {r0, r3, r4, r5, r7, r8, pc}^ │ │ │ │ vmla.i8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ movweq pc, #12289 @ 0x3001 @ │ │ │ │ - bleq 0x32a440 │ │ │ │ + bleq 0x32a438 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ - blt 0x10e5018 │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - mrsls r2, (UNDEF: 11) │ │ │ │ - bcs 0x6af430 │ │ │ │ - strls r9, [r8], -sl, lsl #6 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, r9, r0, asr #4 │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ - vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1107690 │ │ │ │ - vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r4, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a48c │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1e25044 │ │ │ │ - blt 0x725064 │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - andeq pc, pc, #3 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ - andcs r9, r0, #402653184 @ 0x18000000 │ │ │ │ - andls r4, r8, #153 @ 0x99 │ │ │ │ - rsclt r9, r2, #-2147483646 @ 0x80000002 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - @ instruction: 0xf47f9209 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0xfea25082 │ │ │ │ - ldmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - vaddw.u8 q9, q2, d1 │ │ │ │ - @ instruction: 0xf0032203 │ │ │ │ - tstls r6, pc, lsl #6 │ │ │ │ - movwls r4, #28810 @ 0x708a │ │ │ │ - rsclt r9, r3, #-1610612736 @ 0xa0000000 │ │ │ │ - stmib sp, {r9, sp}^ │ │ │ │ - @ instruction: 0xf4142308 │ │ │ │ - @ instruction: 0xf47f4370 │ │ │ │ - stmdbge r6, {r0, r1, r5, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - blx 0xfe3250ba │ │ │ │ - ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x14250c6 │ │ │ │ - ldmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - andcs r6, r0, ip │ │ │ │ - andls r2, r8, #25600 @ 0x6400 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - strthi pc, [r7], #-576 @ 0xfffffdc0 │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x11075cc │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r4, r5, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a550 │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xba510a │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - andcs r6, r0, ip │ │ │ │ - andls r2, r8, #25600 @ 0x6400 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - mvnshi pc, #64, 4 │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107580 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r3, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a59c │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfeba5156 │ │ │ │ - ldmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + blt 0x1065010 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - blx 0x25164 │ │ │ │ - stmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andcs r9, r0, r9, lsl #6 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - strvc lr, [ip], -sp, asr #19 │ │ │ │ - strcs r2, [r0, -r0, lsl #12] │ │ │ │ - andls r2, r8, r9, lsl fp │ │ │ │ - strvs lr, [r6, -sp, asr #19] │ │ │ │ - @ instruction: 0x83a4f240 │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x110752c │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a5f0 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strls r2, [sl], -r0, lsl #2 │ │ │ │ + stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ + vrhadd.s8 d16, d0, d6 │ │ │ │ + @ instruction: 0xf1a3818a │ │ │ │ + bcs 0x227938 │ │ │ │ + orrshi pc, r4, r0, lsl #4 │ │ │ │ + blcs 0x1b5d48 │ │ │ │ + ldrhi pc, [r4], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffa75 │ │ │ │ + movwcs fp, #27161 @ 0x6a19 │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + movwcs lr, #6132 @ 0x17f4 │ │ │ │ + andeq pc, pc, #2 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r2, #25091 @ 0x6203 │ │ │ │ + andls r4, sl, #154 @ 0x9a │ │ │ │ + andls r2, r8, #0, 4 │ │ │ │ + @ instruction: 0xf414b2e2 │ │ │ │ + andls r4, r9, #112, 8 @ 0x70000000 │ │ │ │ + bge 0x1024284 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff7a51a8 │ │ │ │ - stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - andls r2, r8, r0, lsl #2 │ │ │ │ - bcs 0x6af1e0 │ │ │ │ - strls r9, [sp], -ip, lsl #14 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, pc, #64, 4 │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ - vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x11074e0 │ │ │ │ - vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r1, r8, r9, sl, pc}^ @ │ │ │ │ - movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a63c │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + sbcvc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f79400 │ │ │ │ + @ instruction: 0xf7fffba5 │ │ │ │ + @ instruction: 0xf003b9f9 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ + subseq fp, fp, r2, ror #5 │ │ │ │ + movwls r9, #41481 @ 0xa209 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + bge 0x9242bc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x17a51f6 │ │ │ │ - stmdblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - blx 0xfec25204 │ │ │ │ - ldmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + rsbsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f79300 │ │ │ │ + @ instruction: 0xf7fffb89 │ │ │ │ + @ instruction: 0xf7f8b9dd │ │ │ │ + @ instruction: 0xf7fffb4d │ │ │ │ + @ instruction: 0xf8d5b9d9 │ │ │ │ + smlabbcs r0, r8, r0, r3 │ │ │ │ + streq lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + blcs 0x6af0ec │ │ │ │ + stmib sp, {r0, r3, r9, ip, pc}^ │ │ │ │ + vrhadd.s8 d16, d0, d6 │ │ │ │ + @ instruction: 0xf1a3842a │ │ │ │ + bcs 0x2279fc │ │ │ │ + teqphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x1b5e0c │ │ │ │ + ldrthi pc, [r4], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffaa7 │ │ │ │ - @ instruction: 0xf414b933 │ │ │ │ - @ instruction: 0xf0402f70 │ │ │ │ - @ instruction: 0xf0148476 │ │ │ │ - @ instruction: 0xf47f0fec │ │ │ │ - @ instruction: 0xf004a92b │ │ │ │ - blcc 0xa7e98 │ │ │ │ - @ instruction: 0xf63f2b0f │ │ │ │ - andge sl, r1, #606208 @ 0x94000 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000672bd │ │ │ │ - @ instruction: 0x000672b3 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - muleq r6, r5, r2 │ │ │ │ + @ instruction: 0xf7fffb2b │ │ │ │ + movwcs fp, #27063 @ 0x69b7 │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + @ instruction: 0xf8d5e7f4 │ │ │ │ + smlabbcs r0, r8, r0, r3 │ │ │ │ + streq lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + blcs 0x6af138 │ │ │ │ + stmib sp, {r0, r3, r9, ip, pc}^ │ │ │ │ + vrhadd.s8 d16, d0, d6 │ │ │ │ + @ instruction: 0xf1a383f3 │ │ │ │ + bcs 0x227a48 │ │ │ │ + mrshi pc, R12_fiq @ │ │ │ │ + blcs 0x1b5e58 │ │ │ │ + strhi pc, [fp], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffbab │ │ │ │ + movwcs fp, #27026 @ 0x6992 │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + @ instruction: 0xf7f8e7f4 │ │ │ │ + @ instruction: 0xf7fffafd │ │ │ │ + @ instruction: 0xf8d5b989 │ │ │ │ + strcs r3, [r0, -r8, lsl #1] │ │ │ │ + strvs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + blcs 0x6b098c │ │ │ │ + stmib sp, {r0, r3, ip, pc}^ │ │ │ │ + vabd.s8 d22, d0, d6 │ │ │ │ + @ instruction: 0xf1a383a7 │ │ │ │ + bcs 0x227a9c │ │ │ │ + rschi pc, r2, r0, lsl #4 │ │ │ │ + blcs 0x1b5eac │ │ │ │ + strhi pc, [r8], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffadb │ │ │ │ + movwcs fp, #26983 @ 0x6967 │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + @ instruction: 0xf8d5e7f4 │ │ │ │ + smlabbcs r0, r8, r0, r2 │ │ │ │ + streq lr, [r9], -sp, asr #19 │ │ │ │ + bcs 0x6af1d8 │ │ │ │ + stmib sp, {r0, r1, r3, sl, ip, pc}^ │ │ │ │ + vrhadd.s8 d16, d0, d6 │ │ │ │ + @ instruction: 0xf1a28392 │ │ │ │ + blcs 0x227ee8 │ │ │ │ + adcshi pc, ip, r0, lsl #4 │ │ │ │ + bcs 0x1b5af8 │ │ │ │ + strhi pc, [r5, -r0, lsl #4] │ │ │ │ + @ instruction: 0xf002e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffb5b │ │ │ │ + movwcs fp, #26946 @ 0x6942 │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + @ instruction: 0xf7f8e7f4 │ │ │ │ + @ instruction: 0xf7fffaad │ │ │ │ + andcs fp, r0, #933888 @ 0xe4000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfea25208 │ │ │ │ + ldmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svccs 0x0070f414 │ │ │ │ + ldrbthi pc, [r9], #-64 @ 0xffffffc0 @ │ │ │ │ + svceq 0x00ecf014 │ │ │ │ + stmdbge sl!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x435e48 │ │ │ │ + stmdbge r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + @ instruction: 0x000672b5 │ │ │ │ + andeq r7, r6, fp, lsr #5 │ │ │ │ + muleq r6, r7, r2 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r6, r6, sp, lsl #9 │ │ │ │ + andeq r7, r6, sp, lsl #5 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffb11 │ │ │ │ - stclvs 8, cr11, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf7fffb15 │ │ │ │ + stclvs 8, cr11, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ - movwcs pc, #24495 @ 0x5faf @ │ │ │ │ + movwcs pc, #24493 @ 0x5fad @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - @ instruction: 0x4628b8f3 │ │ │ │ - mrc2 7, 5, pc, cr12, cr3, {7} │ │ │ │ - stmialt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x4628b8f1 │ │ │ │ + mrc2 7, 5, pc, cr10, cr3, {7} │ │ │ │ + stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffe8b │ │ │ │ - stmdbge r6, {r0, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffe89 │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7fe3406 │ │ │ │ - @ instruction: 0xf7fff813 │ │ │ │ - @ instruction: 0xf1b3b8d9 │ │ │ │ + rsclt r4, r3, #805306368 @ 0x30000000 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r2, #37891 @ 0x9403 │ │ │ │ + strls r2, [r8], #-769 @ 0xfffffcff │ │ │ │ + @ instruction: 0xf7fe9306 │ │ │ │ + @ instruction: 0xf7fff811 │ │ │ │ + @ instruction: 0xf1b3b8d7 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2.8 {d26,d28}, [pc] │ │ │ │ + vst2.8 {d26,d28}, [pc]! │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x17370c │ │ │ │ + b 0x173704 │ │ │ │ tstls r6, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf004428b │ │ │ │ andls r0, r7, pc, lsl #8 │ │ │ │ @ instruction: 0xf0009408 │ │ │ │ - vrshl.s8 d8, d18, d16 │ │ │ │ - @ instruction: 0xf5b383d0 │ │ │ │ + vrshl.s8 d8, d20, d16 │ │ │ │ + @ instruction: 0xf5b383d2 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b385b0 │ │ │ │ + @ instruction: 0xf5b385b2 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ - @ instruction: 0xf5b385a2 │ │ │ │ + @ instruction: 0xf5b385a4 │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vsubl.s8 q11, d16, d5 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fffc85 │ │ │ │ - bcs 0x4555f0 │ │ │ │ - movwcs sp, #6411 @ 0x190b │ │ │ │ - @ instruction: 0xf4134093 │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138309 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xf7f3ae78 │ │ │ │ - stmdbcs pc, {r0, r2, fp, ip, sp, lr, pc} @ │ │ │ │ - andcs sp, r1, #4112384 @ 0x3ec000 │ │ │ │ - @ instruction: 0xf412408a │ │ │ │ - @ instruction: 0xf47f0faa │ │ │ │ - @ instruction: 0xf012ae48 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - strb sl, [lr, r2, asr #28]! │ │ │ │ + @ instruction: 0xf7fffc83 │ │ │ │ + blcs 0x4555e0 │ │ │ │ + andcs sp, r1, #12, 18 @ 0x30000 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + movwhi pc, #41024 @ 0xa040 @ │ │ │ │ + svcvc 0x0060f013 │ │ │ │ + movwcs fp, #36632 @ 0x8f18 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr6, cr15, {3} │ │ │ │ + @ instruction: 0xf808f7f3 │ │ │ │ + ldmible fp!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ + addmi r2, sl, r1, lsl #4 │ │ │ │ + svceq 0x00aaf412 │ │ │ │ + mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ + svcvc 0x0060f012 │ │ │ │ + movwcs fp, #36632 @ 0x8f18 │ │ │ │ + mcrge 4, 2, pc, cr1, cr15, {3} @ │ │ │ │ + orrcs lr, r0, #62390272 @ 0x3b80000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + blcs 0x77bc4 │ │ │ │ + stmiage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf9cef7f6 │ │ │ │ + stmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r3, r3, r3, lsl #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x673d8 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6319 @ 0x18af │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff9d1 │ │ │ │ - orrcs fp, r0, #7208960 @ 0x6e0000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0x70400 │ │ │ │ - ldmge r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff9b7 │ │ │ │ - orrcs fp, r0, #84, 16 @ 0x540000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0x70434 │ │ │ │ - ldmdage sl!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf99cf7f6 │ │ │ │ - ldmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andcs sl, r1, #9502720 @ 0x910000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf9b4f7f6 │ │ │ │ + ldmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + eormi r3, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #28 │ │ │ │ - adcshi pc, sl, #0 │ │ │ │ - @ instruction: 0xf47f429c │ │ │ │ - movwcs sl, #6237 @ 0x185d │ │ │ │ + streq pc, [pc], #-4 @ 0x6740c │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + movwcs sl, #6263 @ 0x1877 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffa51 │ │ │ │ - vst2.8 {d27-d28}, [pc :64], ip │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x173880 │ │ │ │ - tstls r6, r2, lsl #6 │ │ │ │ - cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf004428b │ │ │ │ - andls r0, r7, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009408 │ │ │ │ - vqshl.s8 q4, q13, q0 │ │ │ │ - @ instruction: 0xf5b382c0 │ │ │ │ - @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b38488 │ │ │ │ - @ instruction: 0xf0006f7c │ │ │ │ - @ instruction: 0xf5b3847a │ │ │ │ - @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r6, {r0, r4, r5, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmlal.s q9, d0, d1[1] │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefbcb │ │ │ │ - @ instruction: 0xf44fbfee │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ - subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - bichi pc, pc, #0 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - subhi pc, pc, #0, 4 │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - @ instruction: 0xf5b383ac │ │ │ │ - @ instruction: 0xf47f7f40 │ │ │ │ - vst2.8 {d10-d11}, [r4] │ │ │ │ - movwcs r6, #576 @ 0x240 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf5b21308 │ │ │ │ - @ instruction: 0xf0046f40 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf47e4306 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefb05 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r4, #33540 @ 0x8304 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strne pc, [r0], #964 @ 0x3c4 │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1da5524 │ │ │ │ - svclt 0x00a5f7fe │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + @ instruction: 0xf7fff999 │ │ │ │ + orrcs fp, r0, #3538944 @ 0x360000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d6 │ │ │ │ - @ instruction: 0xf0044103 │ │ │ │ - tstls r7, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009408 │ │ │ │ - vst2. {d24-d27}, [pc :256], r0 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - adcshi pc, r7, #0, 4 │ │ │ │ - svcvs 0x0074f5b3 │ │ │ │ - ldrbhi pc, [r3], #-0 @ │ │ │ │ - svcvs 0x0078f5b3 │ │ │ │ - strbhi pc, [r5], #-0 @ │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - svcge 0x00b6f47e │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcne pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - blx 0x14a558a │ │ │ │ - svclt 0x0073f7fe │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andsmi r0, ip, pc, lsl #4 │ │ │ │ + @ instruction: 0xf0009207 │ │ │ │ + addsmi r8, ip, #-1342177269 @ 0xb000000b │ │ │ │ + ldmdage sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + blx 0x1425434 │ │ │ │ + ldmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r6 │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ addmi r4, fp, #3 │ │ │ │ - streq pc, [pc], #-4 @ 0x675dc │ │ │ │ + streq pc, [pc], #-4 @ 0x67484 │ │ │ │ strls r9, [r8], #-7 │ │ │ │ - tstphi r0, #0 @ p-variant is OBSOLETE │ │ │ │ + ldrbthi pc, [fp], #-0 @ │ │ │ │ + sbchi pc, r1, #0, 4 │ │ │ │ + svcvs 0x0074f5b3 │ │ │ │ + strhi pc, [r9], #0 │ │ │ │ + svcvs 0x007cf5b3 │ │ │ │ + ldrbthi pc, [fp], #-0 @ │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + stmdage lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + subcs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + blx 0xff2a548e │ │ │ │ + svclt 0x00ebf7fe │ │ │ │ + cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst2.8 {d24-d27}, [pc], r3 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - svcge 0x008cf47e │ │ │ │ + subcs r8, r0, #208, 6 @ 0x40000003 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + vqsub.s8 d4, d16, d3 │ │ │ │ + blcs 0x1087e20 │ │ │ │ + @ instruction: 0x83adf000 │ │ │ │ + svcvc 0x0040f5b3 │ │ │ │ + stmdage ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d3-d6}, [r4], r9 │ │ │ │ + @ instruction: 0xf3c46340 │ │ │ │ + @ instruction: 0xf5b34203 │ │ │ │ + andls r6, r8, #64, 30 @ 0x100 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + svcge 0x00faf47e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbcc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + blx 0x1254ee │ │ │ │ + svclt 0x00bbf7fe │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rsbseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0xfe9a55dc │ │ │ │ - svclt 0x0049f7fe │ │ │ │ - vsubw.s8 q9, , d0 │ │ │ │ - addcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ - andseq pc, r0, #-536870900 @ 0xe000000c │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - svcge 0x0078f47e │ │ │ │ - blt 0xff1a5620 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r1, #33732 @ 0x83c4 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r1, #37828 @ 0x93c4 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f54306 │ │ │ │ + @ instruction: 0xf7fefa71 │ │ │ │ + @ instruction: 0xf44fbfa2 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91064293 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc], #-4 @ 0x67570 │ │ │ │ + strls r9, [r8], #-263 @ 0xfffffef9 │ │ │ │ + mvnshi pc, #0 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + vqsub.s8 d4, d16, d3 │ │ │ │ + @ instruction: 0xf5b382b8 │ │ │ │ + @ instruction: 0xf0006f74 │ │ │ │ + @ instruction: 0xf5b38454 │ │ │ │ + @ instruction: 0xf0006f78 │ │ │ │ + @ instruction: 0xf5b38446 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fefb4d │ │ │ │ + @ instruction: 0xf44fbf70 │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x1739cc │ │ │ │ + tstls r6, r2, lsl #6 │ │ │ │ + cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf004428b │ │ │ │ + andls r0, r7, pc, lsl #8 │ │ │ │ + @ instruction: 0xf0009408 │ │ │ │ + addsmi r8, r3, #1140850688 @ 0x44000000 │ │ │ │ + movwhi pc, #16384 @ 0x4000 @ │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r0, r3, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ + orrcs fp, r0, #280 @ 0x118 │ │ │ │ + tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ + vsubl.s8 q9, d30, d0 │ │ │ │ + eormi r0, r3, r0, lsl r2 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + @ instruction: 0xf7ffaf75 │ │ │ │ + andcs fp, r1, #794624 @ 0xc2000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf0049306 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r4, #29700 @ 0x7404 │ │ │ │ - @ instruction: 0xf7fc9409 │ │ │ │ - @ instruction: 0xf7fefe8f │ │ │ │ - bcs 0x4572f4 │ │ │ │ - mcrge 6, 4, pc, cr13, cr15, {3} @ │ │ │ │ - addsmi r2, r3, r1, lsl #6 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + mcr2 7, 4, pc, cr12, cr12, {7} @ │ │ │ │ + svclt 0x0027f7fe │ │ │ │ + @ instruction: 0xf67f2b0f │ │ │ │ + andcs sl, r1, #2256 @ 0x8d0 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ orrshi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [sp], #508 @ 0x1fc │ │ │ │ - blcs 0x461068 │ │ │ │ - mrcge 6, 3, APSR_nzcv, cr13, cr15, {3} │ │ │ │ - blx 0xefe78 │ │ │ │ + stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ + blcs 0x461060 │ │ │ │ + mrcge 6, 3, APSR_nzcv, cr12, cr15, {3} │ │ │ │ + blx 0xefe74 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf013817c │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xe66eac76 │ │ │ │ + @ instruction: 0xe66dac75 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x58becc │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + b 0x58bec4 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ - svcge 0x002cf47e │ │ │ │ + svcge 0x0028f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf920f7f6 │ │ │ │ - mcrlt 7, 7, pc, cr11, cr14, {7} @ │ │ │ │ + @ instruction: 0xf91cf7f6 │ │ │ │ + mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r3, r3, r3, lsl #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x676e0 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b381cd │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - movwcs sl, #3853 @ 0xf0d │ │ │ │ + movwcs sl, #3849 @ 0xf09 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef901 │ │ │ │ - andcs fp, r0, #204, 28 @ 0xcc0 │ │ │ │ + @ instruction: 0xf7fef8fd │ │ │ │ + andcs fp, r0, #200, 28 @ 0xc80 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - mrc2 7, 0, pc, cr14, cr12, {7} │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr9, cr14, {7} │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + mrc2 7, 0, pc, cr10, cr12, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr5, cr14, {7} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r3, r3, r3, lsl #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x67744 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef979 │ │ │ │ - vmull.p8 , d20, d16 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - rsceq r0, r6, #1006632960 @ 0x3c000000 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - andls r1, r6, #128, 6 │ │ │ │ - @ instruction: 0xf53e930a │ │ │ │ - stmdbge r6, {r0, r1, r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fef975 │ │ │ │ + @ instruction: 0xf3c4be9c │ │ │ │ + vmlal.u , d20, d0[1] │ │ │ │ + andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ + vmlal.u q8, d20, d2[5] │ │ │ │ + movwls r1, #29312 @ 0x7280 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + movwls r0, #33551 @ 0x830f │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf53e9306 │ │ │ │ + stmdbge r6, {r0, r1, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef875 │ │ │ │ - @ instruction: 0xf44fbe88 │ │ │ │ + @ instruction: 0xf7fef871 │ │ │ │ + @ instruction: 0xf44fbe84 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ addhi pc, r3, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ @ instruction: 0xf5b38294 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ - @ instruction: 0xf404aea9 │ │ │ │ - movwcs r6, #576 @ 0x240 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf5b21308 │ │ │ │ - @ instruction: 0xf0046f40 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ + movwcs sl, #3749 @ 0xea5 │ │ │ │ + movwcc lr, #39373 @ 0x99cd │ │ │ │ + movtvs pc, #1028 @ 0x404 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf47e4306 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf47e4206 │ │ │ │ + stmdbge r6, {r0, r1, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef98b │ │ │ │ - stmdbge r6, {r3, r4, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef987 │ │ │ │ + stmdbge r6, {r2, r4, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r1, #41856 @ 0xa380 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ movwls r4, #33540 @ 0x8304 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strne pc, [r0], #964 @ 0x3c4 │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf90ef7f5 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr15, cr14, {7} │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ + @ instruction: 0xf90af7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr11, cr14, {7} │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ vaddw.u8 , q2, d6 │ │ │ │ @@ -89424,2040 +89423,2042 @@ │ │ │ │ vqsub.s8 q4, q8, q0 │ │ │ │ @ instruction: 0xf5b380f8 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b382c0 │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b382b2 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r0, r2, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef9ef │ │ │ │ - @ instruction: 0xf44fbe12 │ │ │ │ + @ instruction: 0xf7fef9eb │ │ │ │ + @ instruction: 0xf44fbe0e │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @ instruction: 0x91064293 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6789c │ │ │ │ + streq pc, [pc], #-4 @ 0x67898 │ │ │ │ strls r9, [r8], #-263 @ 0xfffffef9 │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mcrge 4, 1, pc, cr8, cr14, {3} @ │ │ │ │ + mcrge 4, 1, pc, cr4, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ eorne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf940f7f5 │ │ │ │ - stcllt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xf93cf7f5 │ │ │ │ + stcllt 7, cr15, [r1, #1016]! @ 0x3f8 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - mcr2 0, 0, pc, cr14, cr15, {5} @ │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr10, cr14, {7} │ │ │ │ + mcr2 0, 1, pc, cr12, cr15, {5} @ │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #3968 @ 0xf80 │ │ │ │ + andcs sl, r1, #3904 @ 0xf40 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ - bcs 0x460dc8 │ │ │ │ - stcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xafd18 │ │ │ │ + mrrcge 4, 7, pc, r8, cr15 @ │ │ │ │ + bcs 0x460dc0 │ │ │ │ + stcge 6, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ + blx 0xafd14 │ │ │ │ pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ @ instruction: 0xf47f0faa │ │ │ │ - @ instruction: 0xf012ac76 │ │ │ │ + @ instruction: 0xf012ac73 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldr sl, [lr, #-3184] @ 0xfffff390 │ │ │ │ + ldr sl, [sp, #-3181] @ 0xfffff393 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #28, 26 @ 0x700 │ │ │ │ + andcs sl, r1, #1728 @ 0x6c0 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ addshi pc, r7, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ - blcs 0x460d84 │ │ │ │ - stcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blx 0xf015c │ │ │ │ + stcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ + blcs 0x460d7c │ │ │ │ + stcge 6, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + blx 0xf0158 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf0138089 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [ip], #3032 @ 0xbd8 │ │ │ │ + ldrbt sl, [fp], #3029 @ 0xbd5 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2930 @ 0xb72 │ │ │ │ - blt 0xfffe5978 │ │ │ │ + movwcs fp, #2927 @ 0xb6f │ │ │ │ + blt 0xfffa5974 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb20 │ │ │ │ + @ instruction: 0xf44fbb1e │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ bichi pc, r1, r0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fadb9 │ │ │ │ + @ instruction: 0xf44fadb5 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf00443a3 │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - stcge 4, cr15, [ip, #504]! @ 0x1f8 │ │ │ │ + stcge 4, cr15, [r8, #504]! @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf80cf7f7 │ │ │ │ - stcllt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf808f7f7 │ │ │ │ + stcllt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0x9a59a8 │ │ │ │ - stcllt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0x8a59a4 │ │ │ │ + stcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :128], fp │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [r0, #504] @ 0x1f8 │ │ │ │ + stcge 4, cr15, [ip, #504] @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0x43a39206 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf47e9207 │ │ │ │ - stmdbge r6, {r0, r1, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fefa09 │ │ │ │ - @ instruction: 0xf44fbd44 │ │ │ │ + @ instruction: 0xf7fefa05 │ │ │ │ + @ instruction: 0xf44fbd40 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef90d │ │ │ │ - @ instruction: 0xf44fbd30 │ │ │ │ + @ instruction: 0xf7fef909 │ │ │ │ + @ instruction: 0xf44fbd2c │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ mvnhi pc, r0 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vrshr.s64 d21, d5, #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef8f5 │ │ │ │ - movwcs fp, #3352 @ 0xd18 │ │ │ │ - bllt 0x1f65a70 │ │ │ │ + @ instruction: 0xf7fef8f1 │ │ │ │ + movwcs fp, #3348 @ 0xd14 │ │ │ │ + bllt 0x1ea5a6c │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #6994 @ 0x1b52 │ │ │ │ + movwcs fp, #6991 @ 0x1b4f │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9caf7f6 │ │ │ │ - stclt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf9c6f7f6 │ │ │ │ + stclt 7, cr15, [r7, #-1016] @ 0xfffffc08 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9c3 │ │ │ │ - @ instruction: 0xf3c4bd04 │ │ │ │ + @ instruction: 0xf7fef9bf │ │ │ │ + @ instruction: 0xf3c4bd00 │ │ │ │ stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ strtmi r9, [r8], -r9, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r2, [r8], #-1027 @ 0xfffffbfd │ │ │ │ - mrc2 7, 2, pc, cr4, cr5, {7} │ │ │ │ - ldcllt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ + strls r0, [r7], #-1039 @ 0xfffffbf1 │ │ │ │ + mrc2 7, 2, pc, cr0, cr5, {7} │ │ │ │ + stcllt 7, cr15, [sp], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb7e │ │ │ │ + @ instruction: 0xf44fbb7b │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef8b7 │ │ │ │ - movwcs fp, #3290 @ 0xcda │ │ │ │ + @ instruction: 0xf7fef8b3 │ │ │ │ + movwcs fp, #3286 @ 0xcd6 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef991 │ │ │ │ - @ instruction: 0xf44fbcd2 │ │ │ │ + @ instruction: 0xf7fef98d │ │ │ │ + @ instruction: 0xf44fbcce │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ @ instruction: 0x81a3f000 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef897 │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef893 │ │ │ │ + stmdbge r6, {r1, r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7fd3406 │ │ │ │ - @ instruction: 0xf7fefbe3 │ │ │ │ - blcs 0x96df0 │ │ │ │ - stclge 4, cr15, [ip, #-248] @ 0xffffff08 │ │ │ │ - stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + rsclt r4, r3, #805306368 @ 0x30000000 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r2, #37891 @ 0x9403 │ │ │ │ + strls r2, [r8], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7fd9306 │ │ │ │ + @ instruction: 0xf7fefbdf │ │ │ │ + blcs 0x96ddc │ │ │ │ + stclge 4, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ + stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #25097 @ 0x6209 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x67b6c │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r8, #-976]! @ 0xfffffc30 │ │ │ │ - ldclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + ldc2l 7, cr15, [r4, #-976]! @ 0xfffffc30 │ │ │ │ + stclt 7, cr15, [pc], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ sbceq pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffe4f7f4 │ │ │ │ - stclt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ + @ instruction: 0xffe0f7f4 │ │ │ │ + stclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rsbscs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffdaf7f4 │ │ │ │ - ldcllt 7, cr15, [pc], #-1016 @ 0x677a8 │ │ │ │ + @ instruction: 0xffd6f7f4 │ │ │ │ + ldcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ andscs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffd0f7f4 │ │ │ │ - ldcllt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xffccf7f4 │ │ │ │ + ldcllt 7, cr15, [r1], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ sbccs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffc6f7f4 │ │ │ │ - stcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xffc2f7f4 │ │ │ │ + stcllt 7, cr15, [r7], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rsbmi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffbcf7f4 │ │ │ │ - stcllt 7, cr15, [r1], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xffb8f7f4 │ │ │ │ + mrrclt 7, 15, pc, sp, cr14 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ sbcne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffb2f7f4 │ │ │ │ - mrrclt 7, 15, pc, r7, cr14 @ │ │ │ │ + @ instruction: 0xffaef7f4 │ │ │ │ + mrrclt 7, 15, pc, r3, cr14 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ sbccc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffa8f7f4 │ │ │ │ - mcrrlt 7, 15, pc, sp, cr14 @ │ │ │ │ + @ instruction: 0xffa4f7f4 │ │ │ │ + mcrrlt 7, 15, pc, r9, cr14 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ andsmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff9ef7f4 │ │ │ │ - mcrrlt 7, 15, pc, r3, cr14 @ │ │ │ │ + @ instruction: 0xff9af7f4 │ │ │ │ + ldclt 7, cr15, [pc], #-1016 @ 0x6781c │ │ │ │ movwvc pc, #63055 @ 0xf64f @ │ │ │ │ movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ vsubl.s8 q9, d0, d14 │ │ │ │ eormi r0, r3, r0, asr #4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - blmi 0xff552df4 │ │ │ │ - blls 0x441c9c │ │ │ │ + blmi 0xff552de0 │ │ │ │ + blls 0x441c98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0010300 │ │ │ │ - vrshl.s64 d8, d5, d31 │ │ │ │ - stmdbge r6, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vrshl.s64 d8, d9, d31 │ │ │ │ + stmdbge r6, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d21, d21, #64 │ │ │ │ vcge.s8 d16, d9, d2 │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ + vmlal.s q8, d16, d1[0] │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fefc99 │ │ │ │ - stmdbge r6, {r2, r4, sl, fp, ip, sp, pc} │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049507 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r2, [r8, #-1153] @ 0xfffffb7f │ │ │ │ + @ instruction: 0xf7f49409 │ │ │ │ + @ instruction: 0xf7fefc95 │ │ │ │ + stmdbge r6, {r4, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d21, d21, #64 │ │ │ │ vcge.s8 d16, d9, d2 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fefc7f │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049507 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r2, [r8, #-1153] @ 0xfffffb7f │ │ │ │ + @ instruction: 0xf7f49409 │ │ │ │ + @ instruction: 0xf7fefc7b │ │ │ │ + stmdbge r6, {r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d21, d21, #64 │ │ │ │ vcge.s8 d16, d9, d2 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + vrshr.s64 d16, d9, #64 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fefc65 │ │ │ │ - stmdbge r6, {r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049507 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r2, [r8, #-1153] @ 0xfffffb7f │ │ │ │ + @ instruction: 0xf7f49409 │ │ │ │ + @ instruction: 0xf7fefc61 │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d21, d21, #64 │ │ │ │ vcge.s8 d16, d9, d2 │ │ │ │ - vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fefc4b │ │ │ │ - @ instruction: 0xf44fbbc6 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049507 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r2, [r8, #-1153] @ 0xfffffb7f │ │ │ │ + @ instruction: 0xf7f49409 │ │ │ │ + @ instruction: 0xf7fefc47 │ │ │ │ + @ instruction: 0xf44fbbc2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf00443a3 │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - blge 0xffd24f24 │ │ │ │ + blge 0xffc24f20 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 4, pc, cr2, cr6, {7} │ │ │ │ - bllt 0xfed65d30 │ │ │ │ + mcr2 7, 4, pc, cr14, cr6, {7} @ │ │ │ │ + bllt 0xfec65d2c │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0x43a39206 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf47e9207 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef943 │ │ │ │ - stmdbge r6, {r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef93f │ │ │ │ + stmdbge r6, {r2, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff73 │ │ │ │ - stmdbge r6, {r1, r2, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff6f │ │ │ │ + stmdbge r6, {r1, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff69 │ │ │ │ - stmdbge r6, {r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff65 │ │ │ │ + stmdbge r6, {r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vrshr.s64 d18, d5, #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff5f │ │ │ │ - stmdbge r6, {r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff5b │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmlal.s q9, d16, d1[5] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff55 │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff51 │ │ │ │ + stmdbge r6, {r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vsubl.s8 , d16, d5 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff4b │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff47 │ │ │ │ + stmdbge r6, {r1, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff41 │ │ │ │ - stmdbge r6, {r2, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff3d │ │ │ │ + stmdbge r6, {r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmlal.s q8, d0, d1[5] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff37 │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff33 │ │ │ │ + stmdbge r6, {r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff2d │ │ │ │ - stmdbge r6, {r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff29 │ │ │ │ + stmdbge r6, {r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff23 │ │ │ │ - stmdbge r6, {r1, r2, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff1f │ │ │ │ + stmdbge r6, {r1, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vrshr.s64 d16, d21, #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff19 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff15 │ │ │ │ + stmdbge r6, {r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff0f │ │ │ │ - stmdbge r6, {r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff0b │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vsubl.s8 q10, d0, d21 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff05 │ │ │ │ - stmdbge r6, {r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff01 │ │ │ │ + stmdbge r6, {r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefefb │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefef7 │ │ │ │ + stmdbge r6, {r1, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefef1 │ │ │ │ - stmdbge r6, {r2, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefeed │ │ │ │ + stmdbge r6, {r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vsubl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefee7 │ │ │ │ - stmdbge r6, {r1, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefee3 │ │ │ │ + stmdbge r6, {r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefedd │ │ │ │ - tstcs r0, #0, 22 │ │ │ │ + @ instruction: 0xf7fefed9 │ │ │ │ + tstcs r0, #252, 20 @ 0xfc000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ vhadd.s8 , q0, │ │ │ │ - bcs 0x88160 │ │ │ │ + bcs 0x8815c │ │ │ │ rschi pc, lr, r0 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x168840 │ │ │ │ + b 0x16883c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ - vand q4, q0, q6 │ │ │ │ - @ instruction: 0xf5b381a1 │ │ │ │ + vand q4, q0, │ │ │ │ + @ instruction: 0xf5b381a2 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - vrhadd.s8 q4, q8, q6 │ │ │ │ + vrhadd.s8 q4, q8, │ │ │ │ blcs 0x887c4 │ │ │ │ - subshi pc, r6, #0 │ │ │ │ + subshi pc, r7, #0 │ │ │ │ strbne pc, [r1], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ - cdpcs 2, 0, cr8, cr3, cr11, {4} │ │ │ │ - adchi pc, r7, #0 │ │ │ │ + cdpcs 2, 0, cr8, cr3, cr12, {4} │ │ │ │ + adchi pc, r8, #0 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ - @ instruction: 0xf41482be │ │ │ │ - @ instruction: 0xf0410200 │ │ │ │ - @ instruction: 0xf004807d │ │ │ │ - andls r0, sl, #1006632960 @ 0x3c000000 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - andls r5, r9, #0, 6 │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ - vmvn.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - movwls r4, #29443 @ 0x7303 │ │ │ │ - bge 0xffea5118 │ │ │ │ + @ instruction: 0xf41482bf │ │ │ │ + @ instruction: 0xf0410300 │ │ │ │ + vmvn.i32 q12, #201 @ 0x000000c9 │ │ │ │ + movwls r5, #41472 @ 0xa200 │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r2, #33283 @ 0x8203 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf4144303 │ │ │ │ + movwls r4, #29296 @ 0x7270 │ │ │ │ + bge 0xffda5114 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9c4f7f6 │ │ │ │ - blt 0xfeea5f24 │ │ │ │ + @ instruction: 0xf9c0f7f6 │ │ │ │ + blt 0xfeda5f20 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - vst2.16 {d11-d12}, [r4 :128], lr │ │ │ │ + vst2.16 {d11-d12}, [r4 :128], ip │ │ │ │ @ instruction: 0xf5b30320 │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ - rscshi pc, fp, #0, 4 │ │ │ │ + rscshi pc, ip, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stmdbeq r3!, {r0, r1, r2, r3, r7, r8, r9, pc}^ │ │ │ │ + stmdbeq r3!, {r4, r7, r8, r9, pc}^ │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf0038164 │ │ │ │ - blcc 0xa8b70 │ │ │ │ + @ instruction: 0xf0038163 │ │ │ │ + blcc 0xa8b6c │ │ │ │ vqdmulh.s d2, d1, d6 │ │ │ │ - andge r8, r1, #104, 6 @ 0xa0000001 │ │ │ │ + andge r8, r1, #-1543503871 @ 0xa4000001 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - strdeq r9, [r6], -sp │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ andeq r9, r6, r3, asr #13 │ │ │ │ - andeq r7, r6, r5, lsl ip │ │ │ │ + andeq r7, r6, r1, lsl ip │ │ │ │ strdeq r9, [r6], -fp │ │ │ │ - andeq r9, r6, r1, asr #11 │ │ │ │ - andeq r9, r6, sp, lsl #3 │ │ │ │ - andeq r9, r6, r3, asr #2 │ │ │ │ + @ instruction: 0x000695bf │ │ │ │ + andeq r9, r6, r5, lsl #3 │ │ │ │ + andeq r9, r6, r9, lsr r1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svceq 0x0080f414 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf04f9207 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + stmdbge r6, {r0, r1, r9, lr} │ │ │ │ + @ instruction: 0xf04f9208 │ │ │ │ svclt 0x000b0401 │ │ │ │ - adceq pc, r5, #74448896 @ 0x4700000 │ │ │ │ - subsmi pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + sbcseq pc, sp, #74448896 @ 0x4700000 │ │ │ │ + addsmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwls r9, #25600 @ 0x6400 │ │ │ │ - blx 0x1aa5fa0 │ │ │ │ - blt 0x1aa5fc4 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ - andls r0, sl, #82 @ 0x52 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + blx 0x19a5f9c │ │ │ │ + blt 0x19a5fc0 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ + rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r4, #25859 @ 0x6503 │ │ │ │ - strls fp, [r7, #-740] @ 0xfffffd1c │ │ │ │ - @ instruction: 0xf7f69409 │ │ │ │ - @ instruction: 0xf7fefbf9 │ │ │ │ - movwcs fp, #2637 @ 0xa4d │ │ │ │ - stmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + rsbeq r4, sp, r3, lsl #8 │ │ │ │ + strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf7f6950a │ │ │ │ + @ instruction: 0xf7fefbf5 │ │ │ │ + movwcs fp, #2633 @ 0xa49 │ │ │ │ + ldmlt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #528384 @ 0x81000 │ │ │ │ + addcs sl, r0, #512000 @ 0x7d000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - sbcshi pc, sl, #0 │ │ │ │ + sbcshi pc, fp, #0 │ │ │ │ strhi pc, [r3, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :128], r0 │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ ldrbhi pc, [lr, #-0] @ │ │ │ │ - ldrbhi pc, [fp, #576] @ 0x240 @ │ │ │ │ + ldrbhi pc, [sl, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmin.s8 d8, d16, d6 │ │ │ │ - subcs r8, r0, #267386880 @ 0xff00000 │ │ │ │ + vmin.s8 d8, d16, d4 │ │ │ │ + subcs r8, r0, #265289728 @ 0xfd00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #96, 14 @ 0x1800000 │ │ │ │ + rsbcs r8, r0, #92, 14 @ 0x1700000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #29097984 @ 0x1bc0000 │ │ │ │ + eorcs r8, r0, #28049408 @ 0x1ac0000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -sp, asr #20 │ │ │ │ + strtmi sl, [r1], -r9, asr #20 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf8d5fd57 │ │ │ │ + @ instruction: 0xf8d5fd5b │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1ea606e │ │ │ │ - blt 0x1a608c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - subpl pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - vmlsl.u8 , d4, d1 │ │ │ │ - vmla.f , q10, d0[1] │ │ │ │ - tstls sl, r0, lsl #12 │ │ │ │ - vrsubhn.i16 d25, q2, q3 │ │ │ │ - vmla.f , q2, d1[0] │ │ │ │ - tstls fp, r3, lsl #8 │ │ │ │ - bcs 0x20d0dc │ │ │ │ - rsbshi pc, r5, #0, 4 │ │ │ │ - @ instruction: 0xf012e8df │ │ │ │ - addeq r0, r0, #1610612742 @ 0x60000006 │ │ │ │ - strdeq r0, [r3], #-20 @ 0xffffffec │ │ │ │ + blx 0x1da606a │ │ │ │ + blt 0xa6088 │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + bicne pc, r4, r4, asr #7 │ │ │ │ + @ instruction: 0xf3c43b01 │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + tstls sl, r3, lsl #4 │ │ │ │ + andvs lr, r6, #3358720 @ 0x334000 │ │ │ │ + smlalbtne pc, r1, r4, r3 @ │ │ │ │ + @ instruction: 0xf004910b │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls r9, r3, lsl #8 │ │ │ │ + blcs 0x20d0dc │ │ │ │ + rsbshi pc, r6, #0, 4 │ │ │ │ + @ instruction: 0xf013e8df │ │ │ │ + addeq r0, r1, #1879048198 @ 0x70000006 │ │ │ │ + strdeq r0, [r3], #-21 @ 0xffffffeb │ │ │ │ andseq r0, fp, pc, lsr #32 │ │ │ │ @ instruction: 0xf64a0007 │ │ │ │ - vrshr.s64 d22, d21, #64 │ │ │ │ + vrshr.s64 d22, d1, #64 │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vsubw.s8 q11, q0, d5 │ │ │ │ + vqdmlal.s , d16, d1[4] │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9cf │ │ │ │ - vmla.i8 , q13, │ │ │ │ + @ instruction: 0xf7fef9cb │ │ │ │ + vmla.i8 , q13, │ │ │ │ vmlal.s q8, d16, d1[0] │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9bb │ │ │ │ - @ instruction: 0xf649b9bb │ │ │ │ + @ instruction: 0xf7fef9b7 │ │ │ │ + @ instruction: 0xf649b9b7 │ │ │ │ vmlal.s q11, d16, d1[6] │ │ │ │ @ instruction: 0xf6490205 │ │ │ │ vqdmlal.s , d16, d1[5] │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9a7 │ │ │ │ - blcs 0x3d67ec │ │ │ │ - stccs 15, cr11, [sp], {8} │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - movwcs fp, #7948 @ 0x1f0c │ │ │ │ - vcgt.s8 d18, d7, d0 │ │ │ │ - vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ - movwcc r0, #5138 @ 0x1412 │ │ │ │ - movwcs r9, #768 @ 0x300 │ │ │ │ + @ instruction: 0xf7fef9a3 │ │ │ │ + @ instruction: 0x2c0db9a3 │ │ │ │ + bcs 0x3d7d70 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ + vshl.s8 d18, d0, d7 │ │ │ │ + vqshl.s64 d21, d21, #0 │ │ │ │ + @ instruction: 0xf6490712 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + strcc r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ svclt 0x0008429e │ │ │ │ - @ instruction: 0xf7f64622 │ │ │ │ - @ instruction: 0xf7fef98d │ │ │ │ - @ instruction: 0xf004b98d │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - vaddw.u8 , q2, d0 │ │ │ │ - movwls r2, #36867 @ 0x9003 │ │ │ │ - vsubl.u8 q8, d4, d23 │ │ │ │ - andls r1, r7, #67108865 @ 0x4000001 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - tstls r6, r3, lsl #6 │ │ │ │ - andls r9, sl, r8, lsl #6 │ │ │ │ - blcs 0x45d200 │ │ │ │ - blcs 0x3dc24c │ │ │ │ - bcs 0x3d7dd4 │ │ │ │ - movwcs fp, #7948 @ 0x1f0c │ │ │ │ - mrrcne 3, 0, r2, ip, cr0 │ │ │ │ - @ instruction: 0xf649b319 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ - movwcs r0, #517 @ 0x205 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fefa17 │ │ │ │ - vmla.i8 , q5, │ │ │ │ - vmlal.s q8, d16, d1[0] │ │ │ │ - vhsub.s8 d16, d10, d5 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ - stmdbcs r0, {r0, r2, r8, r9} │ │ │ │ - sadd16mi fp, sl, r8 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fefa03 │ │ │ │ - stmdbcs r0, {r0, r1, r2, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ - ldclge 4, cr15, [r4], {126} @ 0x7e │ │ │ │ - vshl.s8 d18, d1, d7 │ │ │ │ - vmvn.i32 d22, #2304 @ 0x00000900 │ │ │ │ - bfi r0, r2, #4, #23 │ │ │ │ - svceq 0x00c0f5b3 │ │ │ │ - addsmi sp, r3, #95 @ 0x5f │ │ │ │ - cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - ldmdbge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbne pc, [r1], -r4, asr #7 @ │ │ │ │ - @ instruction: 0xf0002e02 │ │ │ │ - cdpcs 6, 0, cr8, cr3, cr15, {7} │ │ │ │ - strhi pc, [pc, -r0] │ │ │ │ - @ instruction: 0xf0002e01 │ │ │ │ - eoreq r8, r6, #24, 14 @ 0x600000 │ │ │ │ - ldrhi pc, [r7, -r0, lsl #2]! │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsceq r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf53e2307 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefdf5 │ │ │ │ - vorr.i16 d27, #200 @ 0x00c8 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - andls r0, r7, #1006632960 @ 0x3c000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - andls r5, fp, #0, 6 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ + strls r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ + @ instruction: 0xf988f7f6 │ │ │ │ + stmiblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eoreq r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ - strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ + smlabtpl r0, r4, r3, pc @ │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + tstls r6, sl, lsl #4 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + eoreq r9, r0, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0xf004920b │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldrle r9, [r5], #-519 @ 0xfffffdf9 │ │ │ │ + eorle r2, r7, pc, lsl #22 │ │ │ │ + svclt 0x00082b0d │ │ │ │ + svclt 0x000c2a0d │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + tstlt r9, #92, 24 @ 0x5c00 │ │ │ │ + rsbsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + blx 0x5261a8 │ │ │ │ + ldmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + sbceq pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + mvnseq pc, #-1610612732 @ 0xa0000004 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + svclt 0x00182900 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf9fef7f6 │ │ │ │ + stmdblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf47e2900 │ │ │ │ + strcs sl, [r1], #-3280 @ 0xfffff330 │ │ │ │ + rsbsvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9ab │ │ │ │ - @ instruction: 0xf649b8f7 │ │ │ │ - vmla.f d22, d16, d1[6] │ │ │ │ - @ instruction: 0xf6490105 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - blcs 0x68ad4 │ │ │ │ - strmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef997 │ │ │ │ - @ instruction: 0xf004b8e3 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - movwls r5, #38400 @ 0x9600 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - strls r1, [r6], -r1, asr #6 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf414930a │ │ │ │ - tstle r2, r0, lsl #6 │ │ │ │ - ldrbvs pc, [r1, -r9, asr #12]! @ │ │ │ │ - streq pc, [r5, -r0, asr #5] │ │ │ │ - rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ - ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef96f │ │ │ │ - @ instruction: 0xf64ab8bb │ │ │ │ - vrshr.s64 d22, d21, #64 │ │ │ │ - @ instruction: 0xf64a0205 │ │ │ │ - vsubw.s8 q11, q0, d5 │ │ │ │ - cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ - sadd16mi fp, sl, r8 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef95b │ │ │ │ - addcs fp, r0, #10944512 @ 0xa70000 │ │ │ │ - eoreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b3e7da │ │ │ │ + subsle r0, pc, r0, asr #31 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + addcs r8, r0, #-2147483625 @ 0x80000017 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf3c4a8db │ │ │ │ - strtmi r1, [r1], -r1, asr #12 │ │ │ │ - cdpcs 8, 0, cr10, cr2, cr6, {0} │ │ │ │ - rsbshi pc, sp, #0 │ │ │ │ + vmul.f q13, q2, d3[7] │ │ │ │ + cdpcs 6, 0, cr1, cr2, cr1, {2} │ │ │ │ + strbthi pc, [sl], r0 @ │ │ │ │ @ instruction: 0xf0002e03 │ │ │ │ - mcrcs 2, 0, r8, cr1, cr7, {4} │ │ │ │ - adcshi pc, r0, #0 │ │ │ │ - blx 0xff126342 │ │ │ │ - @ instruction: 0xf1000223 │ │ │ │ - andcs r8, r1, #40, 6 @ 0xa0000000 │ │ │ │ + cdpcs 7, 0, cr8, cr1, cr10, {0} │ │ │ │ + ldrhi pc, [r3, -r0] │ │ │ │ + @ instruction: 0xf1000227 │ │ │ │ + vbic.i32 d24, #-1040187392 @ 0xc2000000 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ + vmlal.u q8, d20, d2[5] │ │ │ │ + movwls r2, #25091 @ 0x6203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + ldmdbge r2, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff94f7f5 │ │ │ │ - stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andcs pc, r3, r4, asr #7 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, sl, r1, asr #4 │ │ │ │ - andls r0, fp, #32, 4 │ │ │ │ + ldc2l 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ + ldmdblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strls r9, [r6], -r7, lsl #2 │ │ │ │ - strle r9, [ip], #-520 @ 0xfffffdf8 │ │ │ │ - ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + eoreq r9, r6, #8, 4 @ 0x80000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, sl, #402653184 @ 0x18000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004920b │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strle r9, [fp], #-519 @ 0xfffffdf9 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf9a6f7f6 │ │ │ │ + ldmlt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mvnvs pc, r9, asr #12 │ │ │ │ + smlabteq r5, r0, r2, pc @ │ │ │ │ + rscvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x00082b00 │ │ │ │ + strcs r4, [r1], #-1546 @ 0xfffff9f6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addvc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef91b │ │ │ │ - bcs 0x3d656c │ │ │ │ - stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldrbtpl pc, [sp], #-583 @ 0xfffffdb9 @ │ │ │ │ - ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ - andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf992f7f6 │ │ │ │ + ldmlt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + strls r2, [r6], -r3, lsl #6 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r1, #45889 @ 0xb341 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ + movweq pc, #1044 @ 0x414 @ │ │ │ │ + @ instruction: 0xf649d112 │ │ │ │ + vbic.i32 q11, #16777216 @ 0x01000000 │ │ │ │ + @ instruction: 0xf6490705 │ │ │ │ + vmlal.s q11, d16, d1[4] │ │ │ │ + strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + svclt 0x00082e00 │ │ │ │ + strls r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ + @ instruction: 0xf96af7f6 │ │ │ │ + ldmlt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addsvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf902f7f6 │ │ │ │ - stmdalt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + svclt 0x00182e00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf956f7f6 │ │ │ │ + stmialt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldmge r6, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strbne pc, [r1], -r4, asr #7 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfec263d2 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andle r4, lr, r3, lsr #32 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - ldmdage sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef9a9 │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fef8dd │ │ │ │ - @ instruction: 0x4621b830 │ │ │ │ - @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb8f │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - addshi pc, sl, r0 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - ldmdage sl, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef989 │ │ │ │ - @ instruction: 0x4621b815 │ │ │ │ + @ instruction: 0xf0002e02 │ │ │ │ + mcrcs 2, 0, r8, cr3, cr12, {3} │ │ │ │ + addshi pc, r6, #0 │ │ │ │ + @ instruction: 0xf0002e01 │ │ │ │ + @ instruction: 0xf7f282af │ │ │ │ + eoreq pc, r4, #201728 @ 0x31400 │ │ │ │ + msrhi CPSR_sxc, #0, 2 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7feff8f │ │ │ │ + vmlal.u8 , d20, d3 │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + tstls sl, r3, lsl #4 │ │ │ │ + vrsubhn.i16 d25, q2, q3 │ │ │ │ + andls r1, r8, #1073741840 @ 0x40000010 │ │ │ │ + tstls fp, r7, lsr #4 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + vaddw.u8 , q2, d9 │ │ │ │ + tstls r7, r3, lsl #2 │ │ │ │ + strcs sp, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ + vmax.s8 d20, d7, d24 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf916f7f6 │ │ │ │ + stmdalt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00082a0d │ │ │ │ + vmla.i8 d18, d7, d13 │ │ │ │ + @ instruction: 0xf2c054b5 │ │ │ │ + svclt 0x000c0412 │ │ │ │ + andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ + andcc sl, r1, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf6499200 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + strtmi r0, [r8], -r5, lsl #4 │ │ │ │ + svclt 0x00082e00 │ │ │ │ + @ instruction: 0xf7f64622 │ │ │ │ + @ instruction: 0xf7fef8fd │ │ │ │ + strtmi fp, [r1], -r9, asr #16 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb75 │ │ │ │ + @ instruction: 0xf44ffbb1 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d00e │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a841 │ │ │ │ - ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ + @ instruction: 0xf8d5a875 │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf970f7f7 │ │ │ │ - svclt 0x00fcf7fd │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1f26488 │ │ │ │ - svclt 0x00f7f7fd │ │ │ │ - rsbsvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - svclt 0x00182e00 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + @ instruction: 0xf9a4f7f7 │ │ │ │ + ldmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xffe2f7f5 │ │ │ │ - svclt 0x00e2f7fd │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andsle r2, sp, r2, lsl #22 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc99e8 │ │ │ │ - strbhi pc, [sl, #-0] @ │ │ │ │ - @ instruction: 0xf1000227 │ │ │ │ - vorr.i32 q12, #13041664 @ 0x00c70000 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf00402e6 │ │ │ │ - movwls r0, #25103 @ 0x620f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - stmdage r0, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8d8f7fc │ │ │ │ + stmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xfe52640e │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0004023 │ │ │ │ + @ instruction: 0xf5b3809a │ │ │ │ + @ instruction: 0xf47e1f80 │ │ │ │ + @ instruction: 0xf8d5a855 │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr10, cr4, {7} │ │ │ │ - svclt 0x00c1f7fd │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf984f7f7 │ │ │ │ + ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x16264ee │ │ │ │ - @ instruction: 0xf57d02e4 │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + blx 0x1ea6442 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andle r4, lr, r3, lsr #32 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + ldmdage ip!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + @ instruction: 0xf7f7030f │ │ │ │ + @ instruction: 0xf7fdf96b │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf8c3 │ │ │ │ - @ instruction: 0xf5b3bfb3 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf004afe9 │ │ │ │ - andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - movwls r9, #25098 @ 0x620a │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - @ instruction: 0xf4143203 │ │ │ │ - andls r0, r7, #-1644167168 @ 0x9e000000 │ │ │ │ - strhi pc, [r8, #-0]! │ │ │ │ - svceq 0x0080f5b4 │ │ │ │ - svcge 0x00d0f47d │ │ │ │ + @ instruction: 0xf7fdfa75 │ │ │ │ + @ instruction: 0xf649bff2 │ │ │ │ + vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf6490205 │ │ │ │ + vqdmlal.s q11, d16, d1[4] │ │ │ │ + cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ + sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ - @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xfff6f7f5 │ │ │ │ - svclt 0x008af7fd │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdffdd │ │ │ │ + @ instruction: 0xf3c4bfdd │ │ │ │ + blcs 0xed1e0 │ │ │ │ + blcs 0x15c554 │ │ │ │ + ldrhi pc, [fp, #-0]! │ │ │ │ + @ instruction: 0xf0002b01 │ │ │ │ + eoreq r8, r2, #289406976 @ 0x11400000 │ │ │ │ + ldrbhi pc, [r2, #-256] @ 0xffffff00 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #25091 @ 0x6203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf53d02e3 │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7fdfe35 │ │ │ │ + @ instruction: 0x4621bfbc │ │ │ │ + @ instruction: 0xf7f2a806 │ │ │ │ + rsceq pc, r6, #93184 @ 0x16c00 │ │ │ │ + svcge 0x00eef57d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf870f7fc │ │ │ │ - svclt 0x0085f7fd │ │ │ │ - ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ + @ instruction: 0xf8bef7f7 │ │ │ │ + svclt 0x00aef7fd │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + svcge 0x00e4f47d │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r2, #25088 @ 0x6200 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldreq pc, [lr], #1044 @ 0x414 │ │ │ │ + @ instruction: 0xf0009207 │ │ │ │ + @ instruction: 0xf5b48523 │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + strcs sl, [r1], #-4043 @ 0xfffff035 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ + adccs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdff77 │ │ │ │ - strcs fp, [r1], #-3959 @ 0xfffff089 │ │ │ │ + @ instruction: 0xf7fdfff1 │ │ │ │ + stmdbge r6, {r0, r2, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdf86b │ │ │ │ + strcs fp, [r1], #-3968 @ 0xfffff080 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xff6af7f5 │ │ │ │ - svclt 0x006af7fd │ │ │ │ + @ instruction: 0xff72f7f5 │ │ │ │ + svclt 0x0072f7fd │ │ │ │ + ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr0, cr13, {7} │ │ │ │ - svclt 0x0064f7fd │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0x89bb4 │ │ │ │ - ldrhi pc, [r6] │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - vst1.16 {d8-d10}, [r4 :256], sl │ │ │ │ - blcs 0x18813cc │ │ │ │ - ldrhi pc, [r4], r0 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - strthi pc, [r5], r0 │ │ │ │ - @ instruction: 0xf47d2b40 │ │ │ │ - movwcs sl, #8069 @ 0x1f85 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6861c │ │ │ │ - strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - blx 0xfe4265f6 │ │ │ │ - svclt 0x003bf7fd │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r6, {r1, r2, r9, ip, sp} │ │ │ │ + sbcvc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdff65 │ │ │ │ + stmdbge r6, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fd4628 │ │ │ │ + @ instruction: 0xf7fdfe0b │ │ │ │ + @ instruction: 0xf404bf5f │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + eorle r0, r4, r0, lsl #30 │ │ │ │ + strbhi pc, [pc, #-512]! @ 0x683e0 @ │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + rsceq r8, r3, #612368384 @ 0x24800000 │ │ │ │ + ldrbthi pc, [r8], -r0, lsl #2 @ │ │ │ │ + cmnpvs r6, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + @ instruction: 0xf0002b60 │ │ │ │ + @ instruction: 0xf5b38692 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + blcs 0x108a08c │ │ │ │ + svcge 0x0080f47d │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f49408 │ │ │ │ + @ instruction: 0xf7fdfb89 │ │ │ │ + @ instruction: 0xf3c4bf36 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ + strtmi r9, [r8], -r8, lsl #4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ vhsub.s8 d25, d8, d0 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d20, d5, #64 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r1, [fp, #-1345] @ 0xfffffabf │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xffd0f7f5 │ │ │ │ - svclt 0x001cf7fd │ │ │ │ - rsceq r0, r1, #1605632 @ 0x188000 │ │ │ │ - @ instruction: 0xf002d418 │ │ │ │ - bcs 0x228e8c │ │ │ │ - svcge 0x004ef63d │ │ │ │ - @ instruction: 0xf853a301 │ │ │ │ - svclt 0x0000f022 │ │ │ │ - andeq r8, r6, r1, lsr #16 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - ldrdeq r8, [r6], -sp │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r8, r6, pc, ror r7 │ │ │ │ - andeq r8, r6, r5, asr #14 │ │ │ │ - andeq r8, r6, r7, lsl r7 │ │ │ │ - andeq r8, r6, r5, ror #13 │ │ │ │ + movwls r4, #25603 @ 0x6403 │ │ │ │ + @ instruction: 0xf7f59407 │ │ │ │ + @ instruction: 0xf7fdffcb │ │ │ │ + stmdbeq r2!, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + ldrle r0, [r7], #-736 @ 0xfffffd20 │ │ │ │ + andeq pc, r7, #2 │ │ │ │ + @ instruction: 0xf63d2a07 │ │ │ │ + movwge sl, #8009 @ 0x1f49 │ │ │ │ + @ instruction: 0xf022f853 │ │ │ │ + andeq r8, r6, sp, lsl r8 │ │ │ │ + andeq r6, r6, r1, lsl #10 │ │ │ │ + ldrdeq r8, [r6], -r9 │ │ │ │ + andeq r6, r6, r1, lsl #10 │ │ │ │ + andeq r8, r6, fp, ror r7 │ │ │ │ + andeq r8, r6, r1, asr #14 │ │ │ │ + andeq r8, r6, r3, lsl r7 │ │ │ │ + andeq r8, r6, r1, ror #13 │ │ │ │ andeq pc, r3, #2 │ │ │ │ - vst1.8 {d25-d28}, [pc], fp │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmlal.u q8, d4, d0[0] │ │ │ │ - andcs r4, r1, r3, lsl #2 │ │ │ │ - @ instruction: 0xf0049108 │ │ │ │ - tstls r9, pc, lsl #2 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ bicne pc, r4, r4, asr #7 │ │ │ │ - tstls sl, r4, lsl r0 │ │ │ │ + tstls sl, r1 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + tstls r9, r4, lsl r0 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ @ instruction: 0xf5b4d074 │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - mrc2 7, 6, pc, cr10, cr5, {7} │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr10, cr13, {7} │ │ │ │ + mrc2 7, 6, pc, cr6, cr5, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr6, cr13, {7} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - movwls r0, #25103 @ 0x620f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - rsbeq r2, r7, #67108864 @ 0x4000000 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #25091 @ 0x6203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x00594628 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfeeb │ │ │ │ - vqrdmlah.s , q10, d2[0] │ │ │ │ + @ instruction: 0xf7fdfee7 │ │ │ │ + @ instruction: 0xf3c4bebe │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf4142307 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + @ instruction: 0xf4143207 │ │ │ │ smlalbble r0, r9, r0, r3 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - mrc2 7, 6, pc, cr4, cr4, {7} │ │ │ │ - mcrlt 7, 5, pc, cr11, cr13, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr0, cr4, {7} │ │ │ │ + mcrlt 7, 5, pc, cr7, cr13, {7} @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - movwls r0, #25103 @ 0x620f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #25091 @ 0x6203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ streq pc, [r0], #1044 @ 0x414 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ movwcs fp, #7945 @ 0x1f09 │ │ │ │ stmdbge r6, {sl, sp} │ │ │ │ svclt 0x001e461a │ │ │ │ andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfeb7 │ │ │ │ - vmull.p8 , d20, d14 │ │ │ │ + @ instruction: 0xf7fdfeb3 │ │ │ │ + vmull.p8 , d20, d10 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf4142307 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + @ instruction: 0xf4143207 │ │ │ │ svclt 0x00160380 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ - mrc2 7, 4, pc, cr14, cr4, {7} │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ + mrc2 7, 4, pc, cr10, cr4, {7} │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr1, cr13, {7} │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - mcr2 7, 3, pc, cr8, cr5, {7} @ │ │ │ │ - mcrlt 7, 3, pc, cr8, cr13, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr4, cr5, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr4, cr13, {7} @ │ │ │ │ movwcs r2, #1025 @ 0x401 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 4, pc, cr8, cr4, {7} @ │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr15, cr13, {7} │ │ │ │ + mcr2 7, 4, pc, cr4, cr4, {7} @ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr11, cr13, {7} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ @ instruction: 0xf5b33203 │ │ │ │ andls r0, r6, #128, 30 @ 0x200 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x687fc │ │ │ │ + streq pc, [pc], #-4 @ 0x687f8 │ │ │ │ strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ vhadd.s8 d13, d0, d23 │ │ │ │ - blcs 0x897b0 │ │ │ │ - ldrhi pc, [lr], #-0 │ │ │ │ + blcs 0x8979c │ │ │ │ + ldrhi pc, [sl], #-0 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr14, cr13, {3} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr13, {3} │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], #-976 @ 0xfffffc30 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr13, cr13, {7} │ │ │ │ + ldc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr9, cr13, {7} │ │ │ │ movwvs pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b384df │ │ │ │ + @ instruction: 0xf5b384de │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfec541ec │ │ │ │ - blls 0x4428a4 │ │ │ │ + blmi 0xfec541d8 │ │ │ │ + blls 0x4428a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0x4628a9fc │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ - movwcs fp, #10477 @ 0x28ed │ │ │ │ + movwcs fp, #10473 @ 0x28e9 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfc03 │ │ │ │ - @ instruction: 0xf7f2be1e │ │ │ │ - vst2.16 {d31,d33}, [pc :256] │ │ │ │ + @ instruction: 0xf7fdfbff │ │ │ │ + @ instruction: 0xf7f2be1a │ │ │ │ + vst2.32 {d31,d33}, [pc], r3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 2, pc, cr12, cr13, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr8, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble r6!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113e4c │ │ │ │ + blcc 0x1113e44 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ ldclt 0, cr15, [ip], #12 │ │ │ │ cdplt 0, 11, cr12, cr14, cr0, {6} │ │ │ │ - @ instruction: 0xf962f7f2 │ │ │ │ + @ instruction: 0xf966f7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae2f │ │ │ │ - blcs 0x6b4ad8 │ │ │ │ + @ instruction: 0xf8d5ae2b │ │ │ │ + blcs 0x6b4ad4 │ │ │ │ @ instruction: 0xf1a3d93b │ │ │ │ - bcs 0x2291c0 │ │ │ │ - ldclge 6, cr15, [r3, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1b75d0 │ │ │ │ + bcs 0x2291bc │ │ │ │ + ldclge 6, cr15, [r2, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x1b75cc │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ - bmi 0x13248dc │ │ │ │ + bmi 0x13248d8 │ │ │ │ cdpmi 8, 4, cr4, cr14, cr8, {2} │ │ │ │ - @ instruction: 0xf946f7f2 │ │ │ │ + @ instruction: 0xf94af7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andsle r4, r5, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr2, cr13, {3} │ │ │ │ + mcrge 4, 0, pc, cr14, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113dd8 │ │ │ │ + blcc 0x1113dd0 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ stchi 0, cr15, [ip], {3} │ │ │ │ cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ stmdble sl, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ @ instruction: 0xf63e2b07 │ │ │ │ - bcc 0x1113db4 │ │ │ │ + bcc 0x1113dac │ │ │ │ ldmdale r0, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ @ instruction: 0x37373f3f │ │ │ │ - blcs 0x4446f0 │ │ │ │ - ldcge 6, cr15, [r9, #-504] @ 0xfffffe08 │ │ │ │ - blx 0xf1140 │ │ │ │ + blcs 0x4446ec │ │ │ │ + ldcge 6, cr15, [r8, #-504] @ 0xfffffe08 │ │ │ │ + blx 0xf113c │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ tstle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [sp, #-248] @ 0xffffff08 │ │ │ │ + stcge 4, cr15, [ip, #-248] @ 0xffffff08 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff13 │ │ │ │ - movwcs fp, #19871 @ 0x4d9f │ │ │ │ + @ instruction: 0xf7fdff0f │ │ │ │ + movwcs fp, #19867 @ 0x4d9b │ │ │ │ movwcs lr, #10230 @ 0x27f6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x462930 │ │ │ │ - ldclge 6, cr15, [fp], #504 @ 0x1f8 │ │ │ │ - blx 0xf117c │ │ │ │ + blcs 0x46292c │ │ │ │ + ldclge 6, cr15, [sl], #504 @ 0x1f8 │ │ │ │ + blx 0xf1178 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ smlaltble r0, r2, sl, pc @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [pc], #248 @ 0x68a84 │ │ │ │ + stclge 4, cr15, [lr], #248 @ 0xf8 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfef5 │ │ │ │ - movwcs fp, #19841 @ 0x4d81 │ │ │ │ + @ instruction: 0xf7fdfef1 │ │ │ │ + movwcs fp, #19837 @ 0x4d7d │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff93 │ │ │ │ - movwcs fp, #11642 @ 0x2d7a │ │ │ │ - bcs 0x462988 │ │ │ │ - ldclge 6, cr15, [fp], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fdff8f │ │ │ │ + movwcs fp, #11638 @ 0x2d76 │ │ │ │ + bcs 0x462984 │ │ │ │ + ldclge 6, cr15, [sl], {126} @ 0x7e │ │ │ │ @ instruction: 0xf4164096 │ │ │ │ mvnle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f016 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ @ instruction: 0xf7fed1ea │ │ │ │ - movwcs fp, #3280 @ 0xcd0 │ │ │ │ + movwcs fp, #3279 @ 0xccf │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfba9 │ │ │ │ - blcs 0x457f5c │ │ │ │ - stclge 6, cr15, [r3], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fdfba5 │ │ │ │ + blcs 0x457f48 │ │ │ │ + stclge 6, cr15, [r2], {126} @ 0x7e │ │ │ │ @ instruction: 0xf416409e │ │ │ │ tstle r8, sl, lsr #31 │ │ │ │ svcvc 0x0060f016 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ + ldcge 4, cr15, [r8], #248 @ 0xf8 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfebf │ │ │ │ - movwcs fp, #3403 @ 0xd4b │ │ │ │ + @ instruction: 0xf7fdfebb │ │ │ │ + movwcs fp, #3399 @ 0xd47 │ │ │ │ movwcs lr, #26560 @ 0x67c0 │ │ │ │ movwcs lr, #10182 @ 0x27c6 │ │ │ │ movwcs lr, #26556 @ 0x67bc │ │ │ │ movwcs lr, #18362 @ 0x47ba │ │ │ │ movwcs lr, #18360 @ 0x47b8 │ │ │ │ movwcs lr, #2028 @ 0x7ec │ │ │ │ movwcs lr, #10218 @ 0x27ea │ │ │ │ movwcs lr, #26600 @ 0x67e8 │ │ │ │ addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ - ldclge 4, cr15, [r0, #-500]! @ 0xfffffe0c │ │ │ │ + stclge 4, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x169678 │ │ │ │ + b 0x169674 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ - vqshl.s8 d8, d12, d0 │ │ │ │ - bcs 0x1089c98 │ │ │ │ - strbhi pc, [r3], #0 @ │ │ │ │ - strbthi pc, [fp], #512 @ 0x200 @ │ │ │ │ + vqshl.s8 d8, d11, d0 │ │ │ │ + bcs 0x1089c90 │ │ │ │ + strbhi pc, [r2], #0 @ │ │ │ │ + strbthi pc, [sl], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0x462184f5 │ │ │ │ + @ instruction: 0x462184f4 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf823 │ │ │ │ - @ instruction: 0xf404bd1a │ │ │ │ + @ instruction: 0xf7fdf81f │ │ │ │ + @ instruction: 0xf404bd16 │ │ │ │ @ instruction: 0xf5b20220 │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ - bcs 0x9ec34 │ │ │ │ - addhi pc, fp, r0 │ │ │ │ - smlalbtne pc, r1, r4, r3 @ │ │ │ │ + bcs 0x9ec2c │ │ │ │ + addhi pc, sl, r0 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf10002e3 │ │ │ │ - stmdbcs r2, {r1, r4, r7, r8, pc} │ │ │ │ - @ instruction: 0x81aaf000 │ │ │ │ - @ instruction: 0xf0002903 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :256], r9 │ │ │ │ + @ instruction: 0xf10002e1 │ │ │ │ + blcs 0x1090c8 │ │ │ │ + @ instruction: 0x81a8f000 │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0xc9170 │ │ │ │ + vst1.8 {d25-d28}, [pc], r6 │ │ │ │ vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - stmdbcs r1, {r0, r1, r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf0009206 │ │ │ │ - @ instruction: 0x43a381bc │ │ │ │ - ldcge 4, cr15, [r2, #-500]! @ 0xfffffe0c │ │ │ │ + @ instruction: 0xf000030f │ │ │ │ + @ instruction: 0x43a381ba │ │ │ │ + stcge 4, cr15, [lr, #-500]! @ 0xfffffe0c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ - ldcllt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ + stcllt 7, cr15, [pc], #1012 @ 0x68ea8 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r6, {r1, r2, r9, ip, sp} │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ - @ instruction: 0xf6479200 │ │ │ │ - vsubl.s8 q8, d16, d21 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r1, [fp, #-1345] @ 0xfffffabf │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - stc2 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ - ldcllt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r8, #98304 @ 0x18000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004920b │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + sbcseq pc, sp, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + stc2 7, cr15, [r4, #980] @ 0x3d4 │ │ │ │ + ldcllt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vst2.8 {d9-d12}, [r4], r6 │ │ │ │ - vsubw.u8 q8, q2, d16 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - tstcs pc, pc, lsl #12 │ │ │ │ - @ instruction: 0xf5b39207 │ │ │ │ - @ instruction: 0xf04f0f00 │ │ │ │ - strls r0, [r8], -r0, lsl #4 │ │ │ │ - andne lr, r9, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf5b3d015 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf8d5acf5 │ │ │ │ - ldrbeq r3, [sl], r8, asr #1 │ │ │ │ - ldclge 5, cr15, [r0], #500 @ 0x1f4 │ │ │ │ - movweq pc, #4116 @ 0x1014 @ │ │ │ │ - ldmdage sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - strcc r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf7fd9609 │ │ │ │ - @ instruction: 0xf7fdf823 │ │ │ │ - stmdbge r6, {r0, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfa31 │ │ │ │ - @ instruction: 0xf5b2bca4 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf004acd9 │ │ │ │ - movwls r0, #29199 @ 0x720f │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf3c41341 │ │ │ │ - movwls r5, #45568 @ 0xb200 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf4143203 │ │ │ │ - andls r2, r8, #112, 30 @ 0x1c0 │ │ │ │ - @ instruction: 0xf47d930a │ │ │ │ - stmdbge r6, {r0, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfa8f │ │ │ │ - vmull.u8 , d20, d5 │ │ │ │ - rsceq r1, r2, #67108865 @ 0x4000001 │ │ │ │ - adcshi pc, sp, r0, lsl #2 │ │ │ │ - @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x148f04 │ │ │ │ - ldcge 4, cr15, [r4], #500 @ 0x1f4 │ │ │ │ - @ instruction: 0xf8950a23 │ │ │ │ - @ instruction: 0xf00420d1 │ │ │ │ - tsteq fp, pc, lsl #8 │ │ │ │ - svclt 0x000c2a00 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addslt r2, fp, #60, 4 @ 0xc0000003 │ │ │ │ - movwls r4, #25379 @ 0x6323 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - svcvs 0x002baff1 │ │ │ │ - @ instruction: 0xf0402b00 │ │ │ │ - vrhadd.s8 d24, d4, d31 │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ba480 │ │ │ │ - @ instruction: 0xff48f7ef │ │ │ │ - strvs r6, [fp, #3435]! @ 0xd6b │ │ │ │ - @ instruction: 0xf7f12010 │ │ │ │ - movwcs pc, #11225 @ 0x2bd9 @ │ │ │ │ - @ instruction: 0xf7fd60eb │ │ │ │ - blcs 0x1897d44 │ │ │ │ - stmdale r4!, {r0, r1, r3, r4, ip, lr, pc} │ │ │ │ - rsbsle r2, r0, r0, lsr #22 │ │ │ │ - rsbsle r2, lr, r0, asr #22 │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0xf004ac83 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - @ instruction: 0xf4143203 │ │ │ │ - stmib sp, {r5, r8, r9, sl, fp}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - ldclge 4, cr15, [r6], #-500 @ 0xfffffe0c │ │ │ │ - stmdbge r6, {r1, r5, r6, r7, r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfa19 │ │ │ │ - @ instruction: 0x4621bc35 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfd17 │ │ │ │ - @ instruction: 0xf5b3bc2c │ │ │ │ - eorle r6, sp, r0, asr #30 │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - mrrcge 4, 7, pc, lr, cr13 @ │ │ │ │ + andcs r0, r0, #32, 6 @ 0x80000000 │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + @ instruction: 0xf5b3210f │ │ │ │ + stmib sp, {r8, r9, sl, fp}^ │ │ │ │ + strls r1, [r8], -r9, lsl #4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andsle r9, r5, r7, lsl #4 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + ldclge 4, cr15, [r2], #500 @ 0x1f4 │ │ │ │ + ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ + @ instruction: 0xf57d06db │ │ │ │ + @ instruction: 0xf014aced │ │ │ │ + @ instruction: 0xf47e0301 │ │ │ │ + andcs sl, r3, #56, 16 @ 0x380000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + strls r3, [r9], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf820f7fd │ │ │ │ + stclt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xc26b40 │ │ │ │ + stclt 7, cr15, [r1], #1012 @ 0x3f4 │ │ │ │ + svceq 0x0020f5b2 │ │ │ │ + ldclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r6, #469762048 @ 0x1c000000 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf414930b │ │ │ │ + @ instruction: 0xf0042f70 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + stclge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfe3a6b7c │ │ │ │ + stclt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + blcs 0x108e88 │ │ │ │ + sbcshi pc, r7, r0 │ │ │ │ + @ instruction: 0xf47d2b03 │ │ │ │ + beq 0x953e68 │ │ │ │ + smullscs pc, r1, r5, r8 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x68bac │ │ │ │ + bcs 0x6901c │ │ │ │ + @ instruction: 0xf44fbf0c │ │ │ │ + eorscs r4, ip, #112, 4 │ │ │ │ + @ instruction: 0x4323b29b │ │ │ │ + addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ + svcge 0x00eff47d │ │ │ │ + blcs 0x84874 │ │ │ │ + msrhi CPSR_fsx, r0, asr #32 │ │ │ │ + movtvs pc, #580 @ 0x244 @ │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + strtmi r2, [r8], -r0, lsl #4 │ │ │ │ + @ instruction: 0xf7ef6bd9 │ │ │ │ + stclvs 15, cr15, [fp, #-300]! @ 0xfffffed4 │ │ │ │ + andscs r6, r0, fp, lsr #11 │ │ │ │ + blx 0xff7a6bae │ │ │ │ + rscvs r2, fp, r2, lsl #6 │ │ │ │ + mrrclt 7, 15, pc, r0, cr13 @ │ │ │ │ + andsle r2, fp, r0, ror #22 │ │ │ │ + blcs 0x89ec88 │ │ │ │ + blcs 0x109cdb8 │ │ │ │ + blcs 0x9cdf4 │ │ │ │ + stcge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svceq 0x0020f414 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d9-d12}, [r4], r6 │ │ │ │ - vsubw.u8 q8, q2, d16 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ + @ instruction: 0xf47d9306 │ │ │ │ + rsccs sl, r2, #29440 @ 0x7300 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x626bfc │ │ │ │ + ldclt 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff7ef7f1 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + ldc2 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf5b3d02c │ │ │ │ + @ instruction: 0xf47d6f60 │ │ │ │ + vmov.i32 q13, #52223 @ 0x0000cbff │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ + @ instruction: 0xf0042200 │ │ │ │ @ instruction: 0xf04f060f │ │ │ │ - andls r0, r7, #3840 @ 0xf00 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - stmib sp, {r3, r9, sl, ip, pc}^ │ │ │ │ - eorsle ip, ip, r9, lsl #4 │ │ │ │ + @ instruction: 0xf5b30c0f │ │ │ │ + stmib sp, {r8, r9, sl, fp}^ │ │ │ │ + strls ip, [r8], -r9, lsl #4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + eorsle r9, ip, r7, lsl #4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - mcrrge 4, 7, pc, r6, cr13 @ │ │ │ │ + mcrrge 4, 7, pc, r4, cr13 @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d015f │ │ │ │ - strbeq sl, [r0, r1, asr #24]! │ │ │ │ - svcge 0x008cf53d │ │ │ │ + @ instruction: 0x07e0ac3f │ │ │ │ + svcge 0x008bf53d │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0x9609441e │ │ │ │ - @ instruction: 0xff74f7fc │ │ │ │ - bllt 0xfff26c9c │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r2, #29199 @ 0x720f │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d18-d21}, [pc], r8 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #5 │ │ │ │ - vrshr.u64 d20, d3, #60 │ │ │ │ - strls r4, [r6], #-1027 @ 0xfffffbfd │ │ │ │ - ldcge 4, cr15, [lr], {125} @ 0x7d │ │ │ │ + @ instruction: 0xff72f7fc │ │ │ │ + bllt 0xffea6c94 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + ldcge 4, cr15, [ip], {125} @ 0x7d │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb75 │ │ │ │ - @ instruction: 0x4621bbde │ │ │ │ + @ instruction: 0xf7fdfb73 │ │ │ │ + @ instruction: 0x4621bbdc │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfe57 │ │ │ │ - stmdbge r6, {r2, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfe55 │ │ │ │ + stmdbge r6, {r1, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdf93b │ │ │ │ - strtmi fp, [r1], -lr, asr #23 │ │ │ │ + @ instruction: 0xf7fdf939 │ │ │ │ + strtmi fp, [r1], -ip, asr #23 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfc71 │ │ │ │ - @ instruction: 0xf3c4bbc4 │ │ │ │ - andcs r4, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf004930b │ │ │ │ - andls r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ - @ instruction: 0xf04f4470 │ │ │ │ - tstls r7, r1, lsl #6 │ │ │ │ - movwls r9, #25098 @ 0x620a │ │ │ │ - blge 0xffb25f30 │ │ │ │ + @ instruction: 0xf7fdfc6f │ │ │ │ + @ instruction: 0xf3c4bbc2 │ │ │ │ + movwls r2, #45571 @ 0xb203 │ │ │ │ + movwcs r9, #4618 @ 0x120a │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r7, #402653184 @ 0x18000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + @ instruction: 0xf04f9209 │ │ │ │ + andls r0, r8, #0, 4 │ │ │ │ + blge 0xffaa5f28 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addvc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + sbcvc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfc59 │ │ │ │ - @ instruction: 0xf3c4bba5 │ │ │ │ + @ instruction: 0xf7fdfc57 │ │ │ │ + @ instruction: 0xf3c4bba3 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0042306 │ │ │ │ movwls r0, #33551 @ 0x830f │ │ │ │ cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - blge 0xff525f60 │ │ │ │ + blge 0xff4a5f58 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdffe5 │ │ │ │ - @ instruction: 0xf3c4bb92 │ │ │ │ - andcs r3, pc, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #775 @ 0x307 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - vsubw.s8 q9, q0, d15 │ │ │ │ - vsubw.s8 q8, q8, d16 │ │ │ │ - eormi r0, r3, r0, lsl #5 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r4, [r6], #-659 @ 0xfffffd6d │ │ │ │ - blge 0xfeea5f94 │ │ │ │ + @ instruction: 0xf7fdffe3 │ │ │ │ + @ instruction: 0xf3c4bb90 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #1610612736 @ 0x60000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r2, #62216 @ 0xf308 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + blge 0xfee25f8c │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb71 │ │ │ │ - movwcs fp, #7032 @ 0x1b78 │ │ │ │ - tstls fp, r9, lsl #4 │ │ │ │ - movwls r2, #25088 @ 0x6200 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf7fdfb6f │ │ │ │ + movwls fp, #47990 @ 0xbb76 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + movwls r9, #25098 @ 0x620a │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ @ instruction: 0xf47d9207 │ │ │ │ - stmdbge r6, {r0, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - ldc2 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ - bllt 0x17a6dd8 │ │ │ │ + stc2 7, cr15, [lr], {245} @ 0xf5 │ │ │ │ + bllt 0x1726dd0 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #25096 @ 0x6208 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf4149307 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - ldrmi sl, [sl], -fp, lsl #23 │ │ │ │ + ldrmi sl, [sl], -r9, lsl #23 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff9ef7f3 │ │ │ │ - bllt 0x1366dfc │ │ │ │ + @ instruction: 0xff9cf7f3 │ │ │ │ + bllt 0x12e6df4 │ │ │ │ stmdbge r6, {r0, r1, r5, r9, fp} │ │ │ │ tsteq fp, r8, lsr #12 │ │ │ │ tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf7f29306 │ │ │ │ - @ instruction: 0xf7fdfd55 │ │ │ │ - @ instruction: 0x43a3bb40 │ │ │ │ - blge 0x1e26018 │ │ │ │ + @ instruction: 0xf7fdfd53 │ │ │ │ + @ instruction: 0x43a3bb3e │ │ │ │ + blge 0x1da6010 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff3a6df6 │ │ │ │ - bllt 0xe66e24 │ │ │ │ + blx 0xff326dee │ │ │ │ + bllt 0xde6e1c │ │ │ │ subsne r6, fp, r8, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - mrc2 0, 7, pc, cr6, cr10, {5} │ │ │ │ + @ instruction: 0xff16f0ba │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c06819 │ │ │ │ - strb pc, [r0], r1, lsr #23 @ │ │ │ │ + strb pc, [r1], r1, asr #23 @ │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - mlasle r0, r3, r2, r4 │ │ │ │ + mlale pc, r3, r2, r4 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vldr d10, [pc, #332] @ 0x68fb8 │ │ │ │ + vldr d10, [pc, #324] @ 0x68fa8 │ │ │ │ andcs r7, pc, #202752 @ 0x31800 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ - vaddl.s8 q9, d0, d15 │ │ │ │ - b 0x16907c │ │ │ │ - vaddw.u8 q8, q2, d2 │ │ │ │ - bleq 0x936690 │ │ │ │ - vsubl.u8 q10, d20, d1 │ │ │ │ - strls r4, [r7], -r3, lsl #8 │ │ │ │ - stc 4, cr9, [sp, #24] │ │ │ │ - subsle r7, r3, r8, lsl #22 │ │ │ │ - @ instruction: 0xf47d4291 │ │ │ │ - @ instruction: 0xf8d5ab3b │ │ │ │ - ldrbeq r2, [r4], r8, asr #1 │ │ │ │ - blge 0xe26498 │ │ │ │ - movweq pc, #4115 @ 0x1013 @ │ │ │ │ - mcrge 4, 4, pc, cr0, cr13, {3} @ │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - strcc r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf7fdfcb7 │ │ │ │ - vldr s22, [pc, #956] @ 0x6927c │ │ │ │ - movwcs r7, #64433 @ 0xfbb1 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ vaddw.s8 q9, q0, d15 │ │ │ │ - b 0x1694d0 │ │ │ │ - vsubl.u8 q8, d4, d3 │ │ │ │ - bleq 0x8766e4 │ │ │ │ - vsubl.u8 q10, d20, d10 │ │ │ │ - strls r4, [r7], -r3, lsl #8 │ │ │ │ - stc 4, cr9, [sp, #24] │ │ │ │ + stmib sp, {r7, r8}^ │ │ │ │ + bleq 0x936698 │ │ │ │ + addmi r4, ip, #20 │ │ │ │ + blvc 0x2a44bc │ │ │ │ + addsmi sp, r4, #82 @ 0x52 │ │ │ │ + blge 0xf26084 │ │ │ │ + ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ + @ instruction: 0xf57d06d0 │ │ │ │ + @ instruction: 0xf013ab35 │ │ │ │ + @ instruction: 0xf47d0301 │ │ │ │ + andcs sl, r3, #128, 28 @ 0x800 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + strls r3, [r8], -r1, lsl #12 │ │ │ │ + ldc2 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + blt 0xffc26ea8 │ │ │ │ + blvc 0xfece4534 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ + strcc lr, [r6], -sp, asr #19 │ │ │ │ + vsubw.s8 q9, q0, d15 │ │ │ │ + bleq 0x8a9d4c │ │ │ │ + vsubl.s8 q9, d0, d15 │ │ │ │ + andsmi r0, ip, r0, lsl #5 │ │ │ │ + stc 2, cr4, [sp, #592] @ 0x250 │ │ │ │ andsle r7, r4, r8, lsl #22 │ │ │ │ - @ instruction: 0xf47d429a │ │ │ │ + @ instruction: 0xf47d429c │ │ │ │ @ instruction: 0xf8d5ab11 │ │ │ │ - cmpeq fp, r8, asr #1 │ │ │ │ - blge 0x3a64ec │ │ │ │ - @ instruction: 0xf53d07c7 │ │ │ │ - movwcs sl, #7767 @ 0x1e57 │ │ │ │ + cmpeq pc, r8, asr #1 │ │ │ │ + blge 0x3a64e0 │ │ │ │ + @ instruction: 0xf53d07cc │ │ │ │ + movwcs sl, #7768 @ 0x1e58 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ @ instruction: 0xf7fdfc8d │ │ │ │ stmdbge r6, {r0, r2, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xf7fdfe19 │ │ │ │ strtmi fp, [r1], -r0, asr #21 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fe03 │ │ │ │ + @ instruction: 0xf8d5fe0b │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ stc2 7, cr15, [r4], #-984 @ 0xfffffc28 │ │ │ │ - blt 0xfeca6f30 │ │ │ │ + blt 0xfeca6f24 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ stc2l 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ - blt 0xfeb66f3c │ │ │ │ + blt 0xfeb66f30 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr, #964]! @ 0x3c4 │ │ │ │ + ldc2l 7, cr15, [r6, #964]! @ 0x3c4 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fdfc0f │ │ │ │ - stmdage r6, {r0, r1, r3, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f14621 │ │ │ │ - rsceq pc, r0, #784 @ 0x310 │ │ │ │ - bge 0xff426568 │ │ │ │ + @ instruction: 0x4621ba9b │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + rsceq pc, r4, #944 @ 0x3b0 │ │ │ │ + bge 0xff42655c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff4a6f56 │ │ │ │ - blt 0xfe426f74 │ │ │ │ + blx 0xff4a6f4a │ │ │ │ + blt 0xfe426f68 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 1, pc, cr4, cr1, {7} @ │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ - strle r0, [r3], #-741 @ 0xfffffd1b │ │ │ │ + mcr2 7, 1, pc, cr14, cr1, {7} @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ ldc2 7, cr15, [r8, #984] @ 0x3d8 │ │ │ │ - blt 0xfe166f8c │ │ │ │ - blx 0x17a6f76 │ │ │ │ - blt 0x2026f94 │ │ │ │ + blt 0xfe166f80 │ │ │ │ + blx 0x17a6f6a │ │ │ │ + blt 0x2026f88 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [sl, #964]! @ 0x3c4 │ │ │ │ + ldc2 7, cr15, [r2, #964]! @ 0x3c4 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8bcf7f5 │ │ │ │ - blt 0x1d26fac │ │ │ │ + blt 0x1d26fa0 │ │ │ │ suble r2, r0, pc, lsl #20 │ │ │ │ svclt 0x000c2a0d │ │ │ │ strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + eorspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ @ instruction: 0xf7fdfacd │ │ │ │ vst1.16 {d27-d28}, [pc :128], r1 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - bge 0xfe5a61dc │ │ │ │ + bge 0xfe5a61d0 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf838f7f4 │ │ │ │ - blt 0x1566fec │ │ │ │ + blt 0x1566fe0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [lr, #-964]! @ 0xfffffc3c │ │ │ │ + stc2 7, cr15, [r6, #964] @ 0x3c4 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf890f7f5 │ │ │ │ - blt 0x1227004 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [ip, #964] @ 0x3c4 │ │ │ │ - strle r0, [r5], #-738 @ 0xfffffd1e │ │ │ │ + blt 0x1226ff8 │ │ │ │ + strtmi sl, [r1], -r6, lsl #16 │ │ │ │ + stc2l 7, cr15, [r6, #964]! @ 0x3c4 │ │ │ │ + strle r0, [r5], #-736 @ 0xfffffd20 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff7a6ff2 │ │ │ │ - blt 0xf6701c │ │ │ │ + blx 0xff7a6fe6 │ │ │ │ + blt 0xf67010 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ @ instruction: 0xf7fdfa8b │ │ │ │ - blcs 0x978fc │ │ │ │ - ldcge 4, cr15, [r4, #500]! @ 0x1f4 │ │ │ │ + blcs 0x978f0 │ │ │ │ + ldcge 4, cr15, [r5, #500]! @ 0x1f4 │ │ │ │ ldr r2, [sp, r1, lsl #8]! │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0xf7fdf809 │ │ │ │ strtmi fp, [r1], -r4, lsr #20 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r3, #11840 @ 0x2e40 │ │ │ │ + rsceq pc, r1, #12480 @ 0x30c0 │ │ │ │ stmdbge r6, {r2, r3, r4, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fdfe0b │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r1, #11072 @ 0x2b40 │ │ │ │ + rsceq pc, r4, #11712 @ 0x2dc0 │ │ │ │ stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fdfd15 │ │ │ │ @ instruction: 0xf8d5ba0c │ │ │ │ ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x17a7070 │ │ │ │ - blt 0xa7090 │ │ │ │ + blx 0x17a7064 │ │ │ │ + blt 0xa7084 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ @ instruction: 0xf7fdfa51 │ │ │ │ @ instruction: 0x4621b9f5 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #3361 @ 0xd21 @ │ │ │ │ + movwcs pc, #3369 @ 0xd29 @ │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fdf833 │ │ │ │ @ instruction: 0xf5b3b9e9 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - andcs sl, r0, #126976 @ 0x1f000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf4149207 │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - movwls r1, #37441 @ 0x9241 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - movwls r3, #25091 @ 0x6203 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - bge 0x3262f0 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0x2270e6 │ │ │ │ - stmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vmov.i16 d26, #52992 @ 0xcf00 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r5, sl, #0, 6 │ │ │ │ + svccs 0x0070f414 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + andls r9, r7, #402653184 @ 0x18000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf10002e0 │ │ │ │ - bcs 0x109bac │ │ │ │ - adcshi pc, ip, #0 │ │ │ │ - @ instruction: 0xf47d2a03 │ │ │ │ - blmi 0x6938f8 │ │ │ │ - blls 0x443198 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47e0300 │ │ │ │ - strtmi sl, [r8], -r2, lsl #27 │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb40f0 │ │ │ │ - vmvn.i16 d27, #49920 @ 0xc300 │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ + @ instruction: 0xf004920b │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47d9208 │ │ │ │ + strcs sl, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adccs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfb05 │ │ │ │ + vmul.f , q10, d3[0] │ │ │ │ + rsceq r1, r1, #268435460 @ 0x10000004 │ │ │ │ + adchi pc, r8, #0, 2 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x149c20 │ │ │ │ + ldmibge r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + stcge 4, cr15, [r5, #504] @ 0x1f8 │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + blt 0xd27128 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - movwls r2, #33539 @ 0x8303 │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - b 0x571564 │ │ │ │ + vst2.8 {d25-d28}, [pc], r7 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf3c40340 │ │ │ │ + tstcs r0, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ tstls r9, r3, lsl #4 │ │ │ │ - @ instruction: 0xf5b2d02c │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #6607 @ 0x19cf │ │ │ │ - strtmi r4, [r8], -sl, lsl #12 │ │ │ │ - movwls sl, #2310 @ 0x906 │ │ │ │ - @ instruction: 0xf9b6f7f4 │ │ │ │ - stmiblt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b 0x58d97c │ │ │ │ + eorle r0, sp, r3, lsl #4 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + stmibge lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strmi r2, [sl], -r1, lsl #6 │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f49300 │ │ │ │ + @ instruction: 0xf7fdf9b5 │ │ │ │ + svclt 0x0000b98c │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ streq pc, [pc], -r4 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - rsbeq r9, r1, #402653184 @ 0x18000000 │ │ │ │ - movwcs sp, #1303 @ 0x517 │ │ │ │ - andvs lr, r7, #3358720 @ 0x334000 │ │ │ │ + ldrle r0, [r8, #-615] @ 0xfffffd99 │ │ │ │ + strcc lr, [r6], -sp, asr #19 │ │ │ │ + andls r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf4149309 │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - strcs sl, [r1], -pc, lsr #19 │ │ │ │ + strcs sl, [r1], -sp, lsr #19 │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf996f7f4 │ │ │ │ - stmdblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf994f7f4 │ │ │ │ + stmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfae7 │ │ │ │ - movwcs fp, #6502 @ 0x1966 │ │ │ │ - andvs lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fdfae5 │ │ │ │ + movwls fp, #26980 @ 0x6964 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + stmdbge r6, {r0, r1, r2, r9, sp, lr} │ │ │ │ + ldrmi r4, [sl], -r8, lsr #12 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f49409 │ │ │ │ + @ instruction: 0xf7fdfad7 │ │ │ │ + vst2.16 {d27,d29}, [pc :64], r6 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ + eormi r0, r3, pc, lsl #6 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strpl pc, [r0], #964 @ 0x3c4 │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + stmibge r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xff7271b8 │ │ │ │ - ldmdblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b35280 │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf47d4206 │ │ │ │ - stmdbge r6, {r0, r1, r7, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf985 │ │ │ │ - @ instruction: 0xf003b944 │ │ │ │ - movwls r0, #45827 @ 0xb303 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vst2.8 {d25-d28}, [pc], sl │ │ │ │ + @ instruction: 0xf982f7fb │ │ │ │ + stmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + vst2.8 {d25-d28}, [pc], fp │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf3c40340 │ │ │ │ andcs r4, r1, r3, lsl #4 │ │ │ │ andls r2, r8, #0, 2 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r4, r9, #28 │ │ │ │ - @ instruction: 0xf5b4d00f │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2403 @ 0x963 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f59300 │ │ │ │ - @ instruction: 0xf7fdf91d │ │ │ │ - movwcs fp, #6429 @ 0x191d │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdf911 │ │ │ │ - vorr.i16 d27, #193 @ 0x00c1 │ │ │ │ - andcs r3, pc, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #775 @ 0x307 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andsmi r0, ip, pc, lsl #4 │ │ │ │ + andle r9, pc, r9, lsl #4 │ │ │ │ + svceq 0x0080f5b4 │ │ │ │ + stmdbge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + @ instruction: 0xf91af7f5 │ │ │ │ + ldmdblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf90ef7f5 │ │ │ │ + stmdblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ moveq pc, #192, 4 │ │ │ │ - andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ - @ instruction: 0xf640808f │ │ │ │ - vhsub.s8 d6, d0, d15 │ │ │ │ - vaddl.s8 q12, d16, d27 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - mrshi pc, (UNDEF: 2) @ │ │ │ │ - andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf6404023 │ │ │ │ + vsubl.s8 q10, d0, d15 │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + addhi pc, pc, r0 │ │ │ │ + andvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + adchi pc, fp, r0, lsl #4 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf640812d │ │ │ │ - vsubl.s8 q10, d0, d15 │ │ │ │ + @ instruction: 0xf6408102 │ │ │ │ + vsubl.s8 , d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmdbge lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf8d7 │ │ │ │ - @ instruction: 0xf3c4b8de │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - andls r0, r7, #1006632960 @ 0x3c000000 │ │ │ │ - movwls r2, #37377 @ 0x9201 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andcs r9, r0, #1610612736 @ 0x60000000 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - andls r2, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf414930a │ │ │ │ - @ instruction: 0xf47d4370 │ │ │ │ - stmdbge r6, {r0, r1, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xf972f7f5 │ │ │ │ - ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - svccs 0x007ff414 │ │ │ │ - @ instruction: 0xf47d9306 │ │ │ │ - blmi 0xff3936f4 │ │ │ │ - blls 0x44339c │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47e0300 │ │ │ │ - strtmi sl, [r8], -r0, lsl #25 │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc40f0 │ │ │ │ - @ instruction: 0xf404be77 │ │ │ │ - vbic.i32 q9, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ - @ instruction: 0xf0042f70 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf47d2406 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r7, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfe3d │ │ │ │ - @ instruction: 0x2140b898 │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andsle r4, r6, sl, lsl #5 │ │ │ │ - mlasle r4, sl, r2, r4 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - stmiage r4, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4], {241} @ 0xf1 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdf8d7 │ │ │ │ - @ instruction: 0x4621b87b │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbf5 │ │ │ │ - andcs r3, r8, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8c8f7f6 │ │ │ │ - stmdalt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf85f │ │ │ │ - strtmi fp, [r1], -r6, ror #16 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdf9fd │ │ │ │ - @ instruction: 0x4621b85c │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbd5 │ │ │ │ - andcs r3, r9, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8a8f7f6 │ │ │ │ - stmdalt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xd05d4293 │ │ │ │ - andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ + msrhi CPSR_fsxc, r0 │ │ │ │ + andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfad9 │ │ │ │ - bcs 0x1897518 │ │ │ │ - ldmdage r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfed273fa │ │ │ │ + andcs sl, r0, #442368 @ 0x6c000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ - stmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - asreq pc, r0, #5 @ │ │ │ │ - rsbsvs pc, r0, pc, asr #8 │ │ │ │ - addeq pc, r0, r0, asr #5 │ │ │ │ - movweq lr, #6660 @ 0x1a04 │ │ │ │ - andsle r4, pc, r3, lsl #5 │ │ │ │ - vst2.8 {d29-d30}, [pc :256], ip │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ - addmi r0, fp, #128, 2 │ │ │ │ - vst4.16 {d29-d32}, [pc :256], r4 │ │ │ │ - vmla.f d22, d0, d0[4] │ │ │ │ - addmi r0, fp, #128, 2 │ │ │ │ - addhi pc, r4, r0 │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r0, r1, r3, r6, fp, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r3, #29443 @ 0x7303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - stc2l 7, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ - stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #25098 @ 0x620a │ │ │ │ + @ instruction: 0xf8d4f7fc │ │ │ │ + ldmlt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + andls r2, r6, #201326592 @ 0xc000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + andls r1, r7, #67108865 @ 0x4000001 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - movwls r3, #37891 @ 0x9403 │ │ │ │ - andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ - ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - svclt 0x00f1f7fc │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1a74b6 │ │ │ │ - svclt 0x00ebf7fc │ │ │ │ + movwcs r9, #779 @ 0x30b │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + stmdbge r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfeca74c0 │ │ │ │ - svclt 0x00e5f7fc │ │ │ │ - rsbvs pc, r0, pc, asr #8 │ │ │ │ - adceq pc, r0, r0, asr #5 │ │ │ │ - eorle r4, r5, r3, lsl #5 │ │ │ │ - subsle r4, sp, fp, lsl #5 │ │ │ │ - subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf004a80f │ │ │ │ - andcs r0, pc, #1006632960 @ 0x3c000000 │ │ │ │ - movwcs r9, #775 @ 0x307 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf47c9406 │ │ │ │ - andcs sl, r1, #1020 @ 0x3fc │ │ │ │ + rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59300 │ │ │ │ + @ instruction: 0xf7fdf96f │ │ │ │ + @ instruction: 0xf004b8bb │ │ │ │ + @ instruction: 0xf414030f │ │ │ │ + movwls r2, #28543 @ 0x6f7f │ │ │ │ + stmiage lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl, {r0, r2, r3, r6, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + stcge 4, cr15, [r1], {126} @ 0x7e │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr4, cr12, {7} │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + streq pc, [pc], #-4 @ 0x69354 │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + ldmge r4, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff56f7fb │ │ │ │ - svclt 0x00bff7fc │ │ │ │ + mrc2 7, 1, pc, cr10, cr3, {7} │ │ │ │ + ldmlt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #16, 2 │ │ │ │ + addsmi sp, sl, #22 │ │ │ │ + @ instruction: 0x2320d034 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47d429a │ │ │ │ + strtmi sl, [r1], -r1, asr #17 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + @ instruction: 0xf8d5fc09 │ │ │ │ + andcs r3, r1, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + strtmi r0, [r8], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf8d4f7f6 │ │ │ │ + ldmdalt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xfff2736e │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdf8c5 │ │ │ │ + andcs fp, r1, #6881280 @ 0x690000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe9a7518 │ │ │ │ - svclt 0x00b9f7fc │ │ │ │ + @ instruction: 0xf85cf7fc │ │ │ │ + stmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xff9a739a │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #25098 @ 0x620a │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - movwls r3, #37891 @ 0x9403 │ │ │ │ - andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ - stc2 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ - svclt 0x00a7f7fc │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vst2.8 {d9-d12}, [r4], r7 │ │ │ │ - andcs r4, pc, r0, ror r3 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf5b32100 │ │ │ │ - strls r4, [r6], #-3952 @ 0xfffff090 │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ - svcge 0x00d0f47c │ │ │ │ + @ instruction: 0xf9faf7f3 │ │ │ │ + ldmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xff7273ae │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdf8a5 │ │ │ │ + vmul.i d27, d0, d1[2] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + @ instruction: 0xf640d05d │ │ │ │ + vsubl.s8 , d0, d15 │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + ldmdage r8!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff28f7fb │ │ │ │ - svclt 0x0091f7fc │ │ │ │ + blx 0xff62740c │ │ │ │ + ldmdalt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47d2a60 │ │ │ │ + strtmi sl, [r1], -pc, ror #16 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdfc1f │ │ │ │ + vst2.8 {d27-d28}, [pc :128], ip │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vst4.32 {d16,d18,d20,d22}, [pc :128], r0 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + b 0x16964c │ │ │ │ + addmi r0, r3, #67108864 @ 0x4000000 │ │ │ │ + ldmdale ip!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ + cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + rsbsle r4, r6, fp, lsl #5 │ │ │ │ + msrvs SPSR_, pc, asr #8 │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf000428b │ │ │ │ + blcs 0x89688 │ │ │ │ + stmdage r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #25098 @ 0x620a │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7f44306 │ │ │ │ + @ instruction: 0xf7fcfde3 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ + streq pc, [pc], #-4 @ 0x694a4 │ │ │ │ + strls r2, [r6, #-527] @ 0xfffffdf1 │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fc9307 │ │ │ │ + @ instruction: 0xf7fcfd0d │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fcfb01 │ │ │ │ + stmdbge r6, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fcfaad │ │ │ │ + @ instruction: 0xf44fbfe2 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ + addmi r0, r3, #160 @ 0xa0 │ │ │ │ + addmi sp, fp, #39 @ 0x27 │ │ │ │ + vst4.16 {d29-d32}, [pc :64] │ │ │ │ + vmlal.s q11, d0, d0[0] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + stmdage ip, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - movwls r3, #37891 @ 0x9403 │ │ │ │ - andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ - stc2l 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - svclt 0x007ff7fc │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #25098 @ 0x620a │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - movwls r3, #37891 @ 0x9403 │ │ │ │ - andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ - ldc2 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - svclt 0x006df7fc │ │ │ │ + ldrbtmi pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + svcmi 0x0070f5b4 │ │ │ │ + andeq pc, pc, #79 @ 0x4f │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + svcge 0x00faf47c │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fcff51 │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fcfa9f │ │ │ │ + stmdbge r6, {r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ + streq pc, [pc], #-4 @ 0x6953c │ │ │ │ + strls r2, [r6, #-527] @ 0xfffffdf1 │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fc9307 │ │ │ │ + @ instruction: 0xf7fcfca1 │ │ │ │ + @ instruction: 0xf004bfa2 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ + ldrbtmi pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ + tstcs r0, pc │ │ │ │ + svcmi 0x0070f5b4 │ │ │ │ + stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf47c0108 │ │ │ │ + stmdbge r6, {r0, r1, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fcff23 │ │ │ │ + stmdbge r6, {r2, r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ + streq pc, [pc], #-4 @ 0x6958c │ │ │ │ + strls r2, [r6, #-527] @ 0xfffffdf1 │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fc9307 │ │ │ │ + @ instruction: 0xf7fcfcc7 │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ + streq pc, [pc], #-4 @ 0x695b0 │ │ │ │ + strls r2, [r6, #-527] @ 0xfffffdf1 │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fc9307 │ │ │ │ + @ instruction: 0xf7fcfc39 │ │ │ │ + @ instruction: 0xf004bf68 │ │ │ │ movwls r0, #29455 @ 0x730f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r8 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - andcs r0, r0, #64, 6 │ │ │ │ - andls r4, r9, #35 @ 0x23 │ │ │ │ - adcshi pc, r6, r0 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - svcge 0x0090f47c │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff78f7f3 │ │ │ │ - svclt 0x004ff7fc │ │ │ │ - cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf004020f │ │ │ │ - addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ - @ instruction: 0xf47c9406 │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fcf82d │ │ │ │ - @ instruction: 0xf3c4bf3a │ │ │ │ - blcs 0x1e72348 │ │ │ │ - blcs 0x1edd644 │ │ │ │ - ldmge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - svclt 0x006af7fc │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r5, r6, r7, r8, sl}^ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - movwls r4, #33539 @ 0x8303 │ │ │ │ - svcge 0x005ef53c │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + mrsls r2, LR_usr │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + andls r2, r9, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0009108 │ │ │ │ + @ instruction: 0xf5b380b9 │ │ │ │ + @ instruction: 0xf47c0f80 │ │ │ │ + movwcs sl, #8075 @ 0x1f8b │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ - svclt 0x001ff7fc │ │ │ │ + @ instruction: 0xf7f39200 │ │ │ │ + @ instruction: 0xf7fcff73 │ │ │ │ + @ instruction: 0xf44fbf4a │ │ │ │ + vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + eormi r0, r3, pc, asr #6 │ │ │ │ + rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0x69614 │ │ │ │ + strls r4, [r6], #-659 @ 0xfffffd6d │ │ │ │ + svcge 0x0074f47c │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf828f7f2 │ │ │ │ + svclt 0x0035f7fc │ │ │ │ + movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ + andle r2, r4, r8, ror fp │ │ │ │ + @ instruction: 0xf43f2b79 │ │ │ │ + @ instruction: 0xf7fca8fe │ │ │ │ + vqrdmlsh.s , q2, d1[5] │ │ │ │ + vsubw.u8 , q10, d0 │ │ │ │ + stmib sp, {r0, r1, r9, lr}^ │ │ │ │ + @ instruction: 0xf0043207 │ │ │ │ + movwls r0, #25359 @ 0x630f │ │ │ │ + @ instruction: 0xf53c05e3 │ │ │ │ + stmdbge r6, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fcfdd1 │ │ │ │ + svclt 0x0000bf1a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - movwls r2, #33283 @ 0x8203 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - movwls r4, #37379 @ 0x9203 │ │ │ │ - andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ + @ instruction: 0xf004920b │ │ │ │ + stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ + andls r9, r6, #671088640 @ 0x28000000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149307 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r6, {r0, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xffb4f7f4 │ │ │ │ - svclt 0x0000f7fc │ │ │ │ + @ instruction: 0xffaef7f4 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr10, cr12, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x0070f414 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47c9308 │ │ │ │ - movwcs sl, #7981 @ 0x1f2d │ │ │ │ + movwcs sl, #7975 @ 0x1f27 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb3f │ │ │ │ - @ instruction: 0xf44fbeec │ │ │ │ + @ instruction: 0xf7fcfb39 │ │ │ │ + @ instruction: 0xf44fbee6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf3c40340 │ │ │ │ andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ andls r0, r8, #-268435456 @ 0xf0000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf5b2d03d │ │ │ │ + @ instruction: 0xf5b2d03f │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7953 @ 0x1f11 │ │ │ │ + movwcs sl, #7947 @ 0x1f0b │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfcb5 │ │ │ │ - @ instruction: 0xf3c4bed0 │ │ │ │ + @ instruction: 0xf7fcfcaf │ │ │ │ + vqrdmlah.s , q10, d2[2] │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ @ instruction: 0xf0044103 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf4142603 │ │ │ │ - stmib sp, {r7, r8, r9}^ │ │ │ │ - andle r1, lr, r6, lsl #4 │ │ │ │ - strls r2, [r8], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ - @ instruction: 0xf47c4370 │ │ │ │ - @ instruction: 0x461aaef7 │ │ │ │ + @ instruction: 0xf414060f │ │ │ │ + andsle r0, r0, r0, lsl #7 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwls r1, #38406 @ 0x9606 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + @ instruction: 0xf47c9208 │ │ │ │ + @ instruction: 0x461aaef1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fcfedf │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf7fcfed9 │ │ │ │ + @ instruction: 0x9106beb0 │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + andcs sl, r1, #98304 @ 0x18000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-1544 @ 0xfffff9f8 │ │ │ │ - @ instruction: 0xf82cf7f4 │ │ │ │ - mcrlt 7, 5, pc, cr11, cr12, {7} @ │ │ │ │ + strls r9, [r9], #-1543 @ 0xfffff9f9 │ │ │ │ + @ instruction: 0xf824f7f4 │ │ │ │ + mcrlt 7, 5, pc, cr3, cr12, {7} @ │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mrrclt 7, 15, pc, r0, cr12 @ │ │ │ │ + mcrrlt 7, 15, pc, r8, cr12 @ │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fcf81f │ │ │ │ - movwcs fp, #7838 @ 0x1e9e │ │ │ │ + @ instruction: 0xf7fcf817 │ │ │ │ + movwcs fp, #7830 @ 0x1e96 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip], #-972 @ 0xfffffc34 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + ldc2l 7, cr15, [r4], #-972 @ 0xfffffc34 │ │ │ │ + mcrlt 7, 4, pc, cr15, cr12, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xb08a4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf04007aa │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf507813b │ │ │ │ @ instruction: 0xf8d45008 │ │ │ │ strtmi r7, [sl], -r0, lsl #1 │ │ │ │ andscc r6, r0, r5, ror #10 │ │ │ │ @ instruction: 0xf06f4621 │ │ │ │ - @ instruction: 0x4605ffb1 │ │ │ │ + strmi pc, [r5], -fp, asr #31 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf8d480cb │ │ │ │ strtvs r0, [r5], -r8, asr #1 │ │ │ │ vaddl.u8 q11, d16, d22 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x0029812e │ │ │ │ @ instruction: 0xf000290f │ │ │ │ stmdbcs lr, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ strtmi sp, [r0], -r2 │ │ │ │ - stc2 7, cr15, [r6], {245} @ 0xf5 │ │ │ │ + ldc2l 7, cr15, [lr], #-980 @ 0xfffffc2c │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r4], {49} @ 0x31 │ │ │ │ + ldc2 0, cr15, [ip], {49} @ 0x31 │ │ │ │ cmple sl, r0, lsl #16 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf1400793 │ │ │ │ vst4. {d24-d27}, [pc :256]! │ │ │ │ @ instruction: 0xf6c06360 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ svcvs 0x0040f1b3 │ │ │ │ @@ -91488,49 +91489,49 @@ │ │ │ │ stmdacc r3, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldclvs 2, cr0, [r0, #-940]! @ 0xfffffc54 │ │ │ │ subshi pc, r1, #64, 2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0c06819 │ │ │ │ - ldclvs 8, cr15, [r1, #-684]! @ 0xfffffd54 │ │ │ │ + ldclvs 8, cr15, [r1, #-788]! @ 0xfffffcec │ │ │ │ eoreq pc, r8, r6, asr r8 @ │ │ │ │ - @ instruction: 0xffccf0c2 │ │ │ │ + @ instruction: 0xffe6f0c2 │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf0c20027 │ │ │ │ - @ instruction: 0xf856ffe1 │ │ │ │ + @ instruction: 0xf856fffb │ │ │ │ rscscs r1, pc, #39 @ 0x27 │ │ │ │ @ instruction: 0xf0bd4608 │ │ │ │ - cdpvs 15, 6, cr15, cr3, cr9, {4} │ │ │ │ + cdpvs 15, 6, cr15, cr3, cr3, {5} │ │ │ │ stmiavs r3!, {r0, r1, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr11, {5} │ │ │ │ - ldc2 0, cr15, [r8, #756] @ 0x2f4 │ │ │ │ + ldc2 0, cr15, [r2, #756]! @ 0x2f4 │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ vqsub.s8 d24, d23, d11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf0ba681f │ │ │ │ - ldmdbmi fp, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0254632 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ @ instruction: 0xf0ba0150 │ │ │ │ - movwcs pc, #11247 @ 0x2bef @ │ │ │ │ + movwcs pc, #11273 @ 0x2c09 @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -91541,77 +91542,77 @@ │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ ldr fp, [r2, -r5, lsl #20]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blcc 0x1e6d328 │ │ │ │ + blcc 0x1e6d32c │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ ldrsbteq r0, [r8], #-0 │ │ │ │ strdeq r0, [r6], -lr │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r3, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #12379 @ 0x305b │ │ │ │ - ldc2l 7, cr15, [r6], #-964 @ 0xfffffc3c │ │ │ │ + stc2l 7, cr15, [lr], #-964 @ 0xfffffc3c │ │ │ │ orrle r2, ip, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 0, 5, pc, cr12, cr0, {1} │ │ │ │ + mcr2 0, 7, pc, cr2, cr0, {1} @ │ │ │ │ orrle r2, r6, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 12, cr15, cr14, cr5, {1} │ │ │ │ + cdp2 0, 15, cr15, cr8, cr5, {1} │ │ │ │ orrle r2, r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf954f02b │ │ │ │ + @ instruction: 0xf980f02b │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, sl │ │ │ │ @ instruction: 0xf02b4620 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ ldrbeq r3, [r9, -r8, asr #1] │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ @ instruction: 0x079a30f8 │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0059f43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0, -r9, asr #31] @ │ │ │ │ + ldrb pc, [r0, -r1, asr #31] @ │ │ │ │ @ instruction: 0xf7f02009 │ │ │ │ - movwcs pc, #11451 @ 0x2cbb @ │ │ │ │ + movwcs pc, #11449 @ 0x2cb9 @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe780 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffbaf7f9 │ │ │ │ + @ instruction: 0xffb2f7f9 │ │ │ │ @ instruction: 0xf04fe741 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe73affb3 │ │ │ │ + ldr pc, [sl, -fp, lsr #31]! │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff2bb308 │ │ │ │ - @ instruction: 0xf808f7ef │ │ │ │ + blvs 0xff2bb30c │ │ │ │ + @ instruction: 0xf806f7ef │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r6, -r3, lsr #11]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, sl, sl, asr #12 │ │ │ │ + addeq r6, sl, r6, asr #12 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ adchi pc, fp, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ @@ -91646,15 +91647,15 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d071ea │ │ │ │ @ instruction: 0xf0ba01d4 │ │ │ │ - movwcs pc, #19167 @ 0x4adf @ │ │ │ │ + movwcs pc, #19193 @ 0x4af9 @ │ │ │ │ ldrb r6, [r0], r3, ror #1 │ │ │ │ @ instruction: 0x73b8f005 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stmible fp!, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ @ instruction: 0xf1b3d057 │ │ │ │ @ instruction: 0xf47f7fb8 │ │ │ │ @@ -91670,15 +91671,15 @@ │ │ │ │ addhi pc, r2, r0 │ │ │ │ subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ pkhbteq sl, r0, sp, lsl #30 │ │ │ │ svcge 0x001af57f │ │ │ │ @ instruction: 0xf0bd203f │ │ │ │ - strt pc, [r2], r1, lsl #25 │ │ │ │ + ssat pc, #3, fp, lsl #25 @ │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ vst4.8 {d29-d32}, [pc :256], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ @@ -91688,116 +91689,116 @@ │ │ │ │ svccs 0x0050f5b3 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0xf57f0700 │ │ │ │ @ instruction: 0xf3c5aefb │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xf88af7fa │ │ │ │ + @ instruction: 0xf882f7fa │ │ │ │ vst1.16 {d14-d16}, [r5 :256]! │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r7], #3819 @ 0xeeb │ │ │ │ mcrge 5, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf1b3e673 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405aee3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ - bcs 0x95768 │ │ │ │ + bcs 0x9576c │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq lr, [fp, #1637]! @ 0x665 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf53f0707 │ │ │ │ ldrb sl, [r1], r0, ror #28 │ │ │ │ tstpeq pc, r5, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f0706 │ │ │ │ @ instruction: 0xf04faecb │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0], -r9, asr #29 @ │ │ │ │ + ldrb pc, [r0], -r1, asr #29 @ │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r7, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072aaeb7 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ ldmibvs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf0bd203f │ │ │ │ - mcrvs 12, 3, pc, cr3, cr5, {0} @ │ │ │ │ + cdpvs 12, 6, cr15, cr3, cr15, {1} │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe667ae37 │ │ │ │ - ldc2l 2, cr15, [r4, #244]! @ 0xf4 │ │ │ │ + mrc2 2, 0, pc, cr2, cr13, {1} │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - ldc2l 7, cr15, [ip, #960]! @ 0x3c0 │ │ │ │ + ldc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe622ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ - blx 0x425f7e │ │ │ │ + blx 0xaa5f82 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - cdp2 7, 14, cr15, cr0, cr14, {7} │ │ │ │ + cdp2 7, 13, cr15, cr14, cr14, {7} │ │ │ │ stmdaeq pc, {r0, r2, ip, sp, lr, pc} @ │ │ │ │ - blx 0xfffa5fa0 │ │ │ │ + blx 0x625fa6 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404607 │ │ │ │ @ instruction: 0xf8948089 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7b550 │ │ │ │ + blcs 0x7b554 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - vqrdmlah.s , , d1[3] │ │ │ │ - blcs 0x27a8ec │ │ │ │ + vqrdmlah.s , , d3[2] │ │ │ │ + blcs 0x27a8f0 │ │ │ │ ldmdale r9!, {r1, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0x1295740 │ │ │ │ + blmi 0x1295744 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 , q4, #64 │ │ │ │ - ldrmi r0, [pc], #-657 @ 0x69d08 │ │ │ │ + ldrmi r0, [pc], #-657 @ 0x69d0c │ │ │ │ smladls r1, lr, r4, r4 │ │ │ │ stcvs 6, cr9, [r9], #-0 │ │ │ │ - bleq 0x4a805c │ │ │ │ + bleq 0x4a8060 │ │ │ │ @ instruction: 0xf502440b │ │ │ │ @ instruction: 0x461a6131 │ │ │ │ - blx 0x926008 │ │ │ │ + blx 0xfa600c │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf2416c28 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9} │ │ │ │ - @ instruction: 0xff04f0bf │ │ │ │ + @ instruction: 0xff1ef0bf │ │ │ │ @ instruction: 0xf856e5c7 │ │ │ │ @ instruction: 0xf8562027 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - vceq.f32 d31, d7, d25 │ │ │ │ + vceq.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldclvs 3, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ - ldr pc, [r6, #3827]! @ 0xef3 │ │ │ │ - blcs 0x13898c │ │ │ │ + ldr pc, [r6, #3853]! @ 0xf0d │ │ │ │ + blcs 0x138990 │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {1} │ │ │ │ ldrble r0, [r9], #-1000 @ 0xfffffc18 │ │ │ │ strble r0, [r9], #-937 @ 0xfffffc57 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ @@ -91806,4421 +91807,4436 @@ │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-3096 @ 0xfffff3e8 │ │ │ │ tstpmi r8, r2, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0ba461a │ │ │ │ - ldr pc, [pc, r3, ror #19]! │ │ │ │ + @ instruction: 0xe7bff9fd │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcsvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-2964 @ 0xfffff46c │ │ │ │ orrscc pc, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf0ba461a │ │ │ │ - str pc, [r3, r7, asr #19]! │ │ │ │ + str pc, [r3, r1, ror #19]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xfe3a60de │ │ │ │ + blx 0xfea260e2 │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0bd1027 │ │ │ │ - ldrb pc, [fp, -r3, lsl #23] @ │ │ │ │ + @ instruction: 0xe75bfb9d │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0bd4638 │ │ │ │ - str pc, [pc, sp, asr #29]! │ │ │ │ - addeq r6, sl, r8, asr r4 │ │ │ │ - addeq r6, sl, r0, ror #4 │ │ │ │ - addeq r6, sl, r2, ror #3 │ │ │ │ - addeq r6, sl, sl, lsr #3 │ │ │ │ + str pc, [pc, r7, ror #29]! │ │ │ │ + addeq r6, sl, r4, asr r4 │ │ │ │ + addeq r6, sl, ip, asr r2 │ │ │ │ + ldrdeq r6, [sl], lr │ │ │ │ + addeq r6, sl, r6, lsr #3 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf0bd4630 │ │ │ │ - @ instruction: 0xe79ffebf │ │ │ │ - bicvs pc, r4, pc, asr #4 │ │ │ │ + @ instruction: 0xe79ffed9 │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvc pc, r0, pc, asr #4 │ │ │ │ + subsvc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ vqsub.s8 q3, q4, q13 │ │ │ │ - svclt 0x0000fd63 │ │ │ │ - eorseq r8, r3, r0, lsr lr │ │ │ │ + svclt 0x0000fd81 │ │ │ │ + eorseq r8, r3, r8, asr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb0914bbb │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xfed26720 │ │ │ │ + b 0xff4a6724 │ │ │ │ strtmi r0, [r8], r3, ror #29 │ │ │ │ - blcs 0x7fb734 │ │ │ │ - blcs 0x85def4 │ │ │ │ - blcs 0x7ddec8 │ │ │ │ + blcs 0x7fb738 │ │ │ │ + blcs 0x85def8 │ │ │ │ + blcs 0x7ddecc │ │ │ │ andcs sp, r0, r4, asr #32 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strhi pc, [r5, #67]! @ 0x43 │ │ │ │ + strbhi pc, [r3, #67] @ 0x43 @ │ │ │ │ tstcs r0, r1, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r1], #1 │ │ │ │ mlseq r1, r5, r0, r0 │ │ │ │ - ldrtle r0, [sp], #-1059 @ 0xfffffbdd │ │ │ │ + ldrtle r0, [sp], #-1057 @ 0xfffffbdf │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ movwge sp, #6365 @ 0x18dd │ │ │ │ @ instruction: 0xf029f853 │ │ │ │ - strdeq sl, [r6], -sp │ │ │ │ - andeq sl, r6, fp, asr #11 │ │ │ │ - muleq r6, r5, r5 │ │ │ │ - andeq r9, r6, pc, ror lr │ │ │ │ - andeq sl, r6, pc, lsr r5 │ │ │ │ - andeq sl, r6, r9, lsl #10 │ │ │ │ - andeq sl, r6, r3, ror #9 │ │ │ │ - andeq sl, r6, sp, lsr #9 │ │ │ │ - andeq sl, r6, r3, asr r4 │ │ │ │ - andeq sl, r6, pc, lsl r4 │ │ │ │ - ldrdeq sl, [r6], -r7 │ │ │ │ - andeq sl, r6, sp, lsl #13 │ │ │ │ - andeq sl, r6, r3, lsr r6 │ │ │ │ - andeq sl, r6, fp, asr r3 │ │ │ │ - andeq sl, r6, r3, lsl #6 │ │ │ │ - muleq r6, sp, r3 │ │ │ │ + andeq sl, r6, fp, lsl r6 │ │ │ │ + andeq sl, r6, r5, ror #11 │ │ │ │ + andeq sl, r6, fp, lsr #11 │ │ │ │ + andeq r9, r6, r3, lsl #29 │ │ │ │ + andeq sl, r6, r1, asr r5 │ │ │ │ + andeq sl, r6, r7, lsl r5 │ │ │ │ + andeq sl, r6, sp, ror #9 │ │ │ │ + @ instruction: 0x0006a4b3 │ │ │ │ + andeq sl, r6, r9, asr r4 │ │ │ │ + andeq sl, r6, r5, lsr #8 │ │ │ │ + ldrdeq sl, [r6], -sp │ │ │ │ + andeq sl, r6, pc, lsr #13 │ │ │ │ + andeq sl, r6, r5, asr r6 │ │ │ │ + andeq sl, r6, r1, ror #6 │ │ │ │ + andeq sl, r6, r9, lsl #6 │ │ │ │ + andeq sl, r6, r3, lsr #7 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r6!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sl, r6, r9, lsr #1 │ │ │ │ - andeq sl, r6, fp, ror #1 │ │ │ │ - andeq sl, r6, r3, lsl r1 │ │ │ │ - andeq sl, r6, r5, asr #2 │ │ │ │ - @ instruction: 0x0006a1bb │ │ │ │ - andeq r9, r6, pc, ror lr │ │ │ │ - strdeq sl, [r6], -r3 │ │ │ │ + andeq sl, r6, sp, lsr #1 │ │ │ │ + andeq sl, r6, pc, ror #1 │ │ │ │ + andeq sl, r6, r7, lsl r1 │ │ │ │ + andeq sl, r6, r9, asr #2 │ │ │ │ + @ instruction: 0x0006a1bf │ │ │ │ + andeq r9, r6, r3, lsl #29 │ │ │ │ + strdeq sl, [r6], -r7 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r4], r0 @ │ │ │ │ - orrshi pc, r0, r0, lsl #4 │ │ │ │ + strhi pc, [r3, -r0] │ │ │ │ + orrshi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x46218735 │ │ │ │ + strtmi r8, [r1], -r4, asr #14 │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ @ instruction: 0xf896fd95 │ │ │ │ - blls 0x1ee2a0 │ │ │ │ + blls 0x1ee2a4 │ │ │ │ stmdbcs r0, {r1, r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000c4630 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f14419 │ │ │ │ - andcs pc, r1, r9, lsr r9 @ │ │ │ │ + andcs pc, r1, r1, lsr r9 @ │ │ │ │ @ instruction: 0xf004e788 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, q3, q8 │ │ │ │ - @ instruction: 0xf5b38669 │ │ │ │ + vrshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b38678 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcge.s8 q4, q0, q6 │ │ │ │ - eorcs r8, r0, #57147392 @ 0x3680000 │ │ │ │ + vcge.s8 q4, q0, q12 │ │ │ │ + eorcs r8, r0, #61341696 @ 0x3a80000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcgt.s8 d8, d1, d27 │ │ │ │ - @ instruction: 0xf5b382d6 │ │ │ │ + vcgt.s8 q4, , │ │ │ │ + @ instruction: 0xf5b382e6 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vshl.s8 d8, d19, d18 │ │ │ │ - blcs 0x8a9d4 │ │ │ │ - rschi pc, fp, #2 │ │ │ │ + vqshl.s8 d8, d31, d18 │ │ │ │ + blcs 0x8aa48 │ │ │ │ + movwhi pc, #28674 @ 0x7002 @ │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r6, {r1, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf8daf7f3 │ │ │ │ + @ instruction: 0xf8d2f7f3 │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcgt.s8 q4, q0, q8 │ │ │ │ - @ instruction: 0xf5b38662 │ │ │ │ + vcgt.s8 q4, q0, │ │ │ │ + @ instruction: 0xf5b38671 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vqadd.s8 q12, , │ │ │ │ + vhadd.s8 q12, , │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003df47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ andcs pc, r3, r4, asr #7 │ │ │ │ - streq pc, [pc], #-4 @ 0x6a01c │ │ │ │ + streq pc, [pc], #-4 @ 0x6a020 │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r4, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0604f013 │ │ │ │ - ldrbeq r0, [r6, #1521] @ 0x5f1 │ │ │ │ - streq r0, [r8, #1467]! @ 0x5bb │ │ │ │ - vsli.64 d16, d5, #4 │ │ │ │ - blcs 0xbec40 │ │ │ │ - teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0613f013 │ │ │ │ + strbeq r0, [r5, #1536]! @ 0x600 │ │ │ │ + ldreq r0, [r7, #1482]! @ 0x5ca │ │ │ │ + vabal.u8 q8, d20, d20 │ │ │ │ + blcs 0xbec44 │ │ │ │ + teqphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af20 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481a9 │ │ │ │ + @ instruction: 0xf41481b9 │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4], r5 │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4 :64], r5 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x18a8064 │ │ │ │ + blx 0x16a8068 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x1beca0 │ │ │ │ + blcs 0x1beca4 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmneq r3, #1140850690 @ 0x44000002 │ │ │ │ - strteq r0, [r1], #-822 @ 0xfffffcca │ │ │ │ - mvneq r0, #-134217726 @ 0xf8000002 │ │ │ │ + cmneq r2, #160, 6 @ 0x80000002 │ │ │ │ + ldrteq r0, [r0], #-837 @ 0xfffffcbb │ │ │ │ + mvnseq r0, #872415235 @ 0x34000003 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - subhi pc, r9, r1 │ │ │ │ - strhi pc, [r7, r0, lsl #4]! │ │ │ │ + subshi pc, r9, r1 │ │ │ │ + ldrhi pc, [r7, r0, lsl #4]! │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r7, #110 @ 0x6e │ │ │ │ + adclt r8, r7, #126 @ 0x7e │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b78443 │ │ │ │ + @ instruction: 0xf5b78459 │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x795c34 │ │ │ │ - blls 0x444140 │ │ │ │ + blmi 0x795c38 │ │ │ │ + blls 0x444144 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - @ instruction: 0x4630847e │ │ │ │ + @ instruction: 0x4630849c │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bf5d │ │ │ │ + @ instruction: 0xf404bf55 │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vhadd.s8 d8, d16, d13 │ │ │ │ - blcs 0x8be4c │ │ │ │ - rsbhi pc, ip, r1 │ │ │ │ + vqadd.s8 d8, d16, d13 │ │ │ │ + blcs 0x8be90 │ │ │ │ + rsbshi pc, ip, r1 │ │ │ │ eoreq fp, r7, #805306378 @ 0x3000000a │ │ │ │ - ldrbhi pc, [r2], #-321 @ 0xfffffebf @ │ │ │ │ + strbthi pc, [r8], #-321 @ 0xfffffebf @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ vqshl.u64 q15, , #4 │ │ │ │ - blcs 0x1fee24 │ │ │ │ + blcs 0x1fee28 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sl, r6, sp, asr #21 │ │ │ │ - andeq sl, r6, r7, ror #19 │ │ │ │ - muleq r6, r1, r9 │ │ │ │ - andeq sl, r6, r7, lsr r9 │ │ │ │ - andeq sl, r6, r3, ror sl │ │ │ │ - andeq r9, r6, pc, ror lr │ │ │ │ - andeq sl, r6, r1, lsr sl │ │ │ │ + andeq sl, r6, pc, ror #21 │ │ │ │ + andeq sl, r6, r9, lsl #20 │ │ │ │ + @ instruction: 0x0006a9b3 │ │ │ │ + andeq sl, r6, r9, asr r9 │ │ │ │ + muleq r6, r5, sl │ │ │ │ + andeq r9, r6, r3, lsl #29 │ │ │ │ + andeq sl, r6, r3, asr sl │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vqadd.s8 q4, q0, q13 │ │ │ │ - blcs 0x8bab4 │ │ │ │ - addshi pc, pc, r1 │ │ │ │ + vhadd.s8 d8, d16, d10 │ │ │ │ + blcs 0x8baf4 │ │ │ │ + adchi pc, pc, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {3} @ │ │ │ │ strpl pc, [r0, -r4, asr #7] │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ movwls r0, #31397 @ 0x7aa5 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strbtvs pc, [r9], r9, asr #12 @ │ │ │ │ streq pc, [r5], -r0, asr #5 │ │ │ │ - @ instruction: 0xf649920b │ │ │ │ + @ instruction: 0xf6499208 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf0051681 │ │ │ │ teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6a1b4 │ │ │ │ - strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf96ef7f4 │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0x6a1b8 │ │ │ │ + strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ + @ instruction: 0xf966f7f4 │ │ │ │ vqshlu.s64 q15, , #4 │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf0042003 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - blcs 0x16e5e0 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + blcs 0x17a9e4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strbhi pc, [r8], -r0 @ │ │ │ │ + ldrbhi pc, [r7], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbge r6, {r1, r2, r8} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ andls r5, sl, #8, 8 @ 0x8000000 │ │ │ │ - @ instruction: 0xffccf7fa │ │ │ │ - beq 0x8a3b10 │ │ │ │ + @ instruction: 0xffc4f7fa │ │ │ │ + beq 0x8a3b14 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - streq pc, [pc, #-4] @ 0x6a1fc │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ mrseq pc, CPSR @ │ │ │ │ - strbne pc, [r2, -r4, asr #7] @ │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + mcrrne 3, 12, pc, r2, cr4 @ │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b28634 │ │ │ │ + @ instruction: 0xf1b28643 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d6ae30 │ │ │ │ ldreq r2, [r0, r8, asr #1] │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ cmpeq r4, r8, lsr #28 │ │ │ │ ldreq sp, [r0, #1282] @ 0x502 │ │ │ │ - strhi pc, [r5, r1, asr #2] │ │ │ │ + ldrhi pc, [sp, r1, asr #2] │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #416 @ 0x1a0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #8 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ - andls lr, r5, #0, 10 │ │ │ │ - @ instruction: 0xf7fa9403 │ │ │ │ - str pc, [r2], r3, asr #20 │ │ │ │ - svcmi 0x00a0f5b3 │ │ │ │ - mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ - ldmvs r1!, {r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - smullscs pc, r1, r6, r8 @ │ │ │ │ - ldrtmi r1, [r0], -r9, lsl #20 │ │ │ │ - stcls 3, cr4, [r6], {10} │ │ │ │ - @ instruction: 0xf7ee6b99 │ │ │ │ - @ instruction: 0xf896fbef │ │ │ │ - @ instruction: 0x462a30d1 │ │ │ │ - blcs 0x7bb60 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - strtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - @ instruction: 0xff9af7f0 │ │ │ │ - vst1.16 {d14-d16}, [r4 :64] │ │ │ │ - @ instruction: 0xf5b22270 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - eoreq r8, r5, #79 @ 0x4f │ │ │ │ - sbchi pc, r2, r1, asr #2 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [r8], r8, asr #1 │ │ │ │ - mcrge 5, 2, pc, cr13, cr15, {1} @ │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf926f7f5 │ │ │ │ - @ instruction: 0x2320e633 │ │ │ │ - tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - vmla.f32 d26, d23, d24 │ │ │ │ - vqdmlal.s q8, d16, d0[0] │ │ │ │ - eormi r0, r3, r0, lsr #6 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-4] @ 0x6a324 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r8], r1 @ │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ - @ instruction: 0x46304313 │ │ │ │ - rsbseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - andshi pc, r8, sp, asr #17 │ │ │ │ - strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1c28326 │ │ │ │ - @ instruction: 0x2320e592 │ │ │ │ - teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - mvnhi pc, r1 │ │ │ │ - svcne 0x0000f5b2 │ │ │ │ - stcge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + andgt pc, r8, sp, asr #17 │ │ │ │ + strpl lr, [r0, -sp, asr #19] │ │ │ │ + strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ + blx 0xf28254 │ │ │ │ + @ instruction: 0xf5b3e681 │ │ │ │ + @ instruction: 0xf47f4fa0 │ │ │ │ + strtmi sl, [r1], -r8, lsl #28 │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + ldclvs 12, cr15, [r0, #-12]! │ │ │ │ + vtst.8 d22, d20, d17 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0xf8960395 │ │ │ │ + bne 0x2b25d4 │ │ │ │ + movwmi r4, #42544 @ 0xa630 │ │ │ │ + blvs 0xfe6d12b0 │ │ │ │ + blx 0xffba8256 │ │ │ │ + smullscc pc, r1, r6, r8 @ │ │ │ │ + ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f04421 │ │ │ │ + uadd8 pc, lr, r1 @ │ │ │ │ + rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + svccs 0x0070f5b2 │ │ │ │ + subshi pc, lr, r1 │ │ │ │ + @ instruction: 0xf1410225 │ │ │ │ + vst4. {d8-d11}, [r4 :64], r1 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53f0698 │ │ │ │ + @ instruction: 0xf8d6ae4c │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r2, [r1, #-520] @ 0xfffffdf8 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f54506 │ │ │ │ + @ instruction: 0xe632f91d │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ + ldcge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ + biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + msreq CPSR_, #192, 4 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0042803 │ │ │ │ + @ instruction: 0xf5b3051f │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + beq 0xfe94bef4 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #41943040 @ 0x2800000 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6a394 │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fa3408 │ │ │ │ - ldrb pc, [r1, #-2121]! @ 0xfffff7b7 @ │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + @ instruction: 0xf8cd5440 │ │ │ │ + smladls r7, r8, r0, r8 │ │ │ │ + stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f23409 │ │ │ │ + ldr pc, [r1, #2917] @ 0xb65 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ - stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r4, #29443 @ 0x7303 │ │ │ │ - strls r0, [sl, #-2723] @ 0xfffff55d │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - stmdbge r6, {r0, r7, r8, sl, ip} │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - @ instruction: 0xf004031c │ │ │ │ - @ instruction: 0x432b041f │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xffc6f7f9 │ │ │ │ - vst3.16 {d14,d16,d18}, [r4 :64], r4 │ │ │ │ - @ instruction: 0xf5b31340 │ │ │ │ + b 0x57b02c │ │ │ │ + @ instruction: 0xf0010203 │ │ │ │ + @ instruction: 0xf5b281ff │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - stmdbeq r3!, {r1, r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ - vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ - @ instruction: 0xf3c463e0 │ │ │ │ - tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf4020be2 │ │ │ │ - subsmi r6, sl, r0, lsl #4 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strbhi pc, [sp, #2] @ │ │ │ │ - ldrtmi r9, [r0], -r8, lsl #2 │ │ │ │ - movwcs sl, #2310 @ 0x906 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ - movwls r9, #41734 @ 0xa306 │ │ │ │ - mcr2 7, 5, pc, cr6, cr11, {7} @ │ │ │ │ - stmdage r6, {r0, r2, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ - strls r4, [r8, #-1569] @ 0xfffff9df │ │ │ │ - strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff1a83f0 │ │ │ │ - svcne 0x0040f414 │ │ │ │ - stcge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf57f0659 │ │ │ │ - ldmib sp, {r5, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0b94006 │ │ │ │ - strmi pc, [r2], -pc, ror #23 │ │ │ │ - @ instruction: 0x46214630 │ │ │ │ - @ instruction: 0xffe4f7f1 │ │ │ │ - @ instruction: 0xf414e58b │ │ │ │ - @ instruction: 0xf47f1340 │ │ │ │ - stmdbeq r2!, {r1, r4, r8, sl, fp, sp, pc} │ │ │ │ - vst1.64 {d11-d14}, [r2 :128], r1 │ │ │ │ - vmlal.u q11, d20, d0[4] │ │ │ │ - movwmi r2, #42243 @ 0xa503 │ │ │ │ - @ instruction: 0xf4010be1 │ │ │ │ - submi r6, sl, r0, lsl #2 │ │ │ │ - cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - svccs 0x0070f5b1 │ │ │ │ - strhi pc, [pc], -r1 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - svclt 0x00082c0d │ │ │ │ - andls r2, r9, #832 @ 0x340 │ │ │ │ - strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - strcc r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ + beq 0xfe955994 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r6, #98304 @ 0x18000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + strls r0, [sl, #-796] @ 0xfffffce4 │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r7, #-1055] @ 0xfffffbe1 │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf840f7fa │ │ │ │ + @ instruction: 0x2320e570 │ │ │ │ + teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + vqrdmulh.s q13, q2, d2[6] │ │ │ │ + movwls r2, #25347 @ 0x6303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + beq 0xfe94efdc │ │ │ │ + andcs r9, r1, #41943040 @ 0x2800000 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strls r9, [r8, #-1024] @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf7f4930a │ │ │ │ - ldrb pc, [lr, #-2465] @ 0xfffff65f @ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfea2847a │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6a3d4 │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f93408 │ │ │ │ + ldrb pc, [r3, #-4029] @ 0xfffff043 @ │ │ │ │ + movtne pc, #1028 @ 0x404 @ │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + stclge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ + rsclt r0, r2, #573440 @ 0x8c000 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + bleq 0xff8fb048 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + vst4.16 {d4-d7}, [r4 :64], sl │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0022f70 │ │ │ │ + smlattls r8, sl, r5, r8 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ + movwls r9, #25607 @ 0x6407 │ │ │ │ + @ instruction: 0xf7fb930a │ │ │ │ + str pc, [r4, #3741]! @ 0xe9d │ │ │ │ + strtmi sl, [r1], -r6, lsl #16 │ │ │ │ + strls r9, [r9, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + pldw [r4], #-2755 @ 0xfffff53d │ │ │ │ + @ instruction: 0xf47f1f40 │ │ │ │ + @ instruction: 0xf8d6ad24 │ │ │ │ + ldrbeq r3, [r9], -r8, asr #1 │ │ │ │ + ldcge 5, cr15, [pc, #-508] @ 0x6a24c │ │ │ │ + ldrdmi lr, [r6], -sp │ │ │ │ + stc2 0, cr15, [r8], {185} @ 0xb9 │ │ │ │ + ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf7f14621 │ │ │ │ + str pc, [sl, #4059] @ 0xfdb │ │ │ │ + movtne pc, #1044 @ 0x414 @ │ │ │ │ + ldcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ + rsclt r0, r1, #557056 @ 0x88000 │ │ │ │ + rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + bleq 0xff8bb09c │ │ │ │ + tstpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ + vst4.16 {d4-d7}, [r4], sl │ │ │ │ + @ instruction: 0xf5b12170 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + vrsubhn.i16 d24, q2, q11 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + stccs 4, cr3, [sp], {6} │ │ │ │ + stccs 15, cr11, [sp, #-32] @ 0xffffffe0 │ │ │ │ + svclt 0x000c9209 │ │ │ │ + strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + stmdbge r6, {r0, sl, ip, sp} │ │ │ │ + vmin.s8 d20, d7, d16 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + movwls r9, #42248 @ 0xa508 │ │ │ │ + @ instruction: 0xf998f7f4 │ │ │ │ + @ instruction: 0x4621e55d │ │ │ │ + strls sl, [r8, #-2054] @ 0xfffff7fa │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + pldw [r4], #-2983 @ 0xfffff459 │ │ │ │ + @ instruction: 0xf47f1300 │ │ │ │ + stcls 12, cr10, [r6, #-888] @ 0xfffffc88 │ │ │ │ + ldrbtvs pc, [r1], #-1609 @ 0xfffff9b7 @ │ │ │ │ + streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ + rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0x2d00a906 │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + strb pc, [r0, #-2427] @ 0xfffff685 @ │ │ │ │ + @ instruction: 0xf57f02a0 │ │ │ │ + @ instruction: 0xf44facc8 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a806 │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + strbthi pc, [r5], -r1 @ │ │ │ │ + blx 0xfe0a84d2 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + mcr2 7, 1, pc, cr4, cr11, {7} @ │ │ │ │ + strtmi lr, [r1], -fp, lsr #10 │ │ │ │ + strls sl, [r8, #-2054] @ 0xfffff7fa │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + svcls 0x0006fb75 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - stclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf6499d06 │ │ │ │ - vmvn.i32 q11, #65536 @ 0x00010000 │ │ │ │ - @ instruction: 0xf6490405 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - stmdbge r6, {r0, r2, r9} │ │ │ │ - svclt 0x00082d00 │ │ │ │ - ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - @ instruction: 0xf986f7f4 │ │ │ │ - adceq lr, r0, #281018368 @ 0x10c00000 │ │ │ │ - stclge 5, cr15, [fp], {127} @ 0x7f │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + tstphi ip, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ + strbvs pc, [r9, #1609]! @ 0x649 @ │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ + rscvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + svccs 0x00004630 │ │ │ │ + strtmi fp, [sl], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + str pc, [lr, #-2377] @ 0xfffff6b7 │ │ │ │ + @ instruction: 0xf53f02a7 │ │ │ │ + @ instruction: 0xf44fac96 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a806 │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + ldrhi pc, [r1], -r1 │ │ │ │ + blx 0x1428536 │ │ │ │ + stmdbls r6, {r3, r8, r9, fp, ip, pc} │ │ │ │ + svclt 0x00182b0d │ │ │ │ + tstle r4, r1, lsl #6 │ │ │ │ + blcs 0x3d11a0 │ │ │ │ + movwcs fp, #12044 @ 0x2f0c │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0x53b5f247 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdbcs r0, {r4, r5, r9, sl, lr} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs sl, #2310 @ 0x906 │ │ │ │ + @ instruction: 0xf91cf7f4 │ │ │ │ + @ instruction: 0xf414e4e1 │ │ │ │ + @ instruction: 0xf47f1700 │ │ │ │ + @ instruction: 0xf44fac68 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f08652 │ │ │ │ - stmdbge r6, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4630 │ │ │ │ - ldr pc, [r0, #-3633]! @ 0xfffff1cf │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1ea84d6 │ │ │ │ - @ instruction: 0xf4149f06 │ │ │ │ - @ instruction: 0xf0411300 │ │ │ │ - @ instruction: 0xf6498100 │ │ │ │ - vmls.f d22, d16, d1[6] │ │ │ │ - @ instruction: 0xf6490505 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + stmdage r6, {r1, r3, r5, r9, sl, pc} │ │ │ │ + strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + blls 0x229250 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - svclt 0x00082f00 │ │ │ │ - strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - @ instruction: 0xf958f7f4 │ │ │ │ - adceq lr, r5, #88080384 @ 0x5400000 │ │ │ │ - ldcge 5, cr15, [sp], {63} @ 0x3f │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f08602 │ │ │ │ - blls 0x2a92ac │ │ │ │ - blcs 0x3d097c │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blls 0x25e97c │ │ │ │ - svclt 0x000c2b0d │ │ │ │ - movwcs r2, #4866 @ 0x1302 │ │ │ │ - @ instruction: 0xf6499300 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - vhsub.s8 d16, d7, d5 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0x46300312 │ │ │ │ - svclt 0x00082900 │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f42300 │ │ │ │ - strbt pc, [sl], #2349 @ 0x92d @ │ │ │ │ - strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - ldclge 4, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f0861a │ │ │ │ - strcs pc, [r1], #-2855 @ 0xfffff4d9 │ │ │ │ + sbcne pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + strb pc, [r4], #2303 @ 0x8ff @ │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + adceq r4, r2, #34603008 @ 0x2100000 │ │ │ │ + addshi pc, r4, r1, lsl #2 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + andshi pc, pc, #1 │ │ │ │ + strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0x1a85ca │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf912f7f4 │ │ │ │ - vst3. {d14-d16}, [r4] │ │ │ │ - @ instruction: 0x46212370 │ │ │ │ - adceq sl, r7, #393216 @ 0x60000 │ │ │ │ - addhi pc, lr, r1, lsl #2 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - andshi pc, r3, #1 │ │ │ │ - blx 0x4285aa │ │ │ │ - blls 0x1f35f0 │ │ │ │ + @ instruction: 0xf8e4f7f4 │ │ │ │ + @ instruction: 0xf414e4a9 │ │ │ │ + @ instruction: 0xf0421700 │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r2 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + stmdage r6, {r0, r1, r2, r6, r7, pc} │ │ │ │ + strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + blls 0x2291e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adceq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + sbcvc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - ldrt pc, [r6], #2297 @ 0x8f9 @ │ │ │ │ - strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - strthi pc, [r3], #-66 @ 0xffffffbe │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f080c0 │ │ │ │ - strcs pc, [r1], #-2803 @ 0xfffff50d │ │ │ │ - stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - vmin.s8 d20, d7, d16 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf8def7f4 │ │ │ │ - @ instruction: 0x2320e49b │ │ │ │ - tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - @ instruction: 0xf247ac20 │ │ │ │ - vqdmlal.s q8, d16, d0[0] │ │ │ │ - eormi r0, r3, r0, lsr #6 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-4] @ 0x6a654 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - strhi pc, [r5, #-1]! │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ - @ instruction: 0x46304313 │ │ │ │ - sbcsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - andshi pc, r8, sp, asr #17 │ │ │ │ - strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9d6f7f2 │ │ │ │ - bllt 0xfff2868c │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - pldw [r4], #-2445 @ 0xfffff673 │ │ │ │ - @ instruction: 0xf47f1f40 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fff97f │ │ │ │ - eorscs fp, r0, #238592 @ 0x3a400 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ + str pc, [ip], #2247 @ 0x8c7 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ + ldcge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + msreq CPSR_, #192, 4 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b22103 │ │ │ │ - @ instruction: 0xf0040f80 │ │ │ │ - @ instruction: 0xf003040f │ │ │ │ - vand d8, d16, d27 │ │ │ │ - @ instruction: 0xf1b287e9 │ │ │ │ - @ instruction: 0xf0031f10 │ │ │ │ - vrhadd.s8 q4, , q10 │ │ │ │ - bcs 0x88b9dc │ │ │ │ - adcshi pc, r1, r3 │ │ │ │ - ldrbhi pc, [fp, -r2, lsl #4]! @ │ │ │ │ - @ instruction: 0xf0032a00 │ │ │ │ - tstls r6, sp, lsr #2 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - subpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfea286d0 │ │ │ │ - bllt 0xfefa8708 │ │ │ │ - andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - movwhi pc, #61506 @ 0xf042 @ │ │ │ │ - tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0000f5b3 │ │ │ │ - rschi pc, lr, #2 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - movshi pc, r2 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf3c4abaa │ │ │ │ - @ instruction: 0xf4141201 │ │ │ │ - stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf004230c │ │ │ │ - movwls r0, #45839 @ 0xb30f │ │ │ │ - blge 0xfe867940 │ │ │ │ + @ instruction: 0xf0042803 │ │ │ │ + @ instruction: 0xf5b3051f │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + beq 0xfe94bb3c │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf6484630 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + @ instruction: 0xf8cd5440 │ │ │ │ + smladls r7, r8, r0, r8 │ │ │ │ + stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f23409 │ │ │ │ + @ instruction: 0xf7fff9bf │ │ │ │ + strtmi fp, [r1], -fp, ror #23 │ │ │ │ + stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ + strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf97ef7f0 │ │ │ │ + svcne 0x0040f414 │ │ │ │ + blge 0xff8678c4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff91f │ │ │ │ - @ instruction: 0xf404bb8f │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41480cb │ │ │ │ - @ instruction: 0xf0010500 │ │ │ │ - vst4.8 {d8-d11}, [r4 :64], lr │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53f041a │ │ │ │ - @ instruction: 0xf8d6abf0 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fffec9 │ │ │ │ - @ instruction: 0xf414bbd6 │ │ │ │ + @ instruction: 0xf968f7f2 │ │ │ │ + bllt 0xff7286d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + streq pc, [pc], #-4 @ 0x6a6ec │ │ │ │ + bichi pc, sl, r3 │ │ │ │ + strbhi pc, [sl, r0, lsl #4]! @ │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + cmnphi r3, r3 @ p-variant is OBSOLETE │ │ │ │ + strbhi pc, [r8], #513 @ 0x201 @ │ │ │ │ + @ instruction: 0xf0032a20 │ │ │ │ + vhadd.s8 q4, q9, q0 │ │ │ │ + bcs 0x8c534 │ │ │ │ + teqphi ip, r3 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f2950a │ │ │ │ + @ instruction: 0xf7fffa8f │ │ │ │ + @ instruction: 0xf414bbad │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.16 {d8-d11}, [r4 :128], r5 │ │ │ │ + vst2.8 {d8-d11}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b3822a │ │ │ │ + @ instruction: 0xf5b382fb │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8b1b4 │ │ │ │ - blge 0x14679e0 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - svcvs 0x00d8f414 │ │ │ │ - movwcs lr, #51661 @ 0xc9cd │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47f930b │ │ │ │ - stmdbge r6, {r2, r6, r8, r9, fp, sp, pc} │ │ │ │ + blcs 0x8ae40 │ │ │ │ + blge 0xfe76794c │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf414930d │ │ │ │ + @ instruction: 0xf3c46fd8 │ │ │ │ + andls r1, fp, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf47f930c │ │ │ │ + stmdbge r6, {r4, r7, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf8caf7f5 │ │ │ │ - bllt 0xda8818 │ │ │ │ + @ instruction: 0xf908f7f5 │ │ │ │ + bllt 0xfe0a8784 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + sbcshi pc, r2, r1 │ │ │ │ + streq pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + eorhi pc, r5, r1 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldreq r3, [sl], #-200 @ 0xffffff38 │ │ │ │ + blge 0xff8e7cac │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + mrc2 7, 5, pc, cr2, cr4, {7} │ │ │ │ + bllt 0xff2687e0 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - orrshi pc, ip, r2, asr #32 │ │ │ │ + rsbshi pc, r2, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - msrhi SPSR_c, r2 │ │ │ │ + eorshi pc, r7, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - cmpphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ + addhi pc, r2, #2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf3c4ab22 │ │ │ │ - @ instruction: 0xf4141201 │ │ │ │ - stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf004230c │ │ │ │ - movwls r0, #45839 @ 0xb30f │ │ │ │ - blge 0x667a50 │ │ │ │ + @ instruction: 0xf004ab40 │ │ │ │ + movwls r0, #53775 @ 0xd20f │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r9, #49675 @ 0xc20b │ │ │ │ + blge 0xde7a18 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff891 │ │ │ │ - @ instruction: 0xf404bb07 │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - @ instruction: 0xf41483ff │ │ │ │ + @ instruction: 0xf7fff8b3 │ │ │ │ + @ instruction: 0xf414bb25 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.16 {d24-d27}, [pc :256], r6 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - ldrbhi pc, [fp], #2 @ │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + vst4.32 {d8,d10,d12,d14}, [r4 :128], r9 │ │ │ │ + @ instruction: 0xf5b36310 │ │ │ │ + @ instruction: 0xf0026f00 │ │ │ │ + @ instruction: 0xf5b3816e │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + blcs 0x8ad98 │ │ │ │ + blge 0x567a5c │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf414930d │ │ │ │ + @ instruction: 0xf3c46fd8 │ │ │ │ + andls r1, fp, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf47f930c │ │ │ │ + stmdbge r6, {r3, r8, r9, fp, sp, pc} │ │ │ │ + andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ + @ instruction: 0xf87af7f5 │ │ │ │ + blt 0xffea8894 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strhi pc, [lr], #-2 │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + addhi pc, r3, #66 @ 0x42 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b38515 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.8 {d24-d26}, [pc :256], r3 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xff867ac0 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a8f7f0 │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f44630 │ │ │ │ - @ instruction: 0xf7ffff51 │ │ │ │ - @ instruction: 0xf404bb46 │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0002f70 │ │ │ │ - eoreq r8, r0, #208, 14 @ 0x3400000 │ │ │ │ - ldrhi pc, [r7, r0, asr #2] │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldrbeq r3, [r9], #200 @ 0xc8 │ │ │ │ - blge 0xd67e04 │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fffe0d │ │ │ │ - @ instruction: 0xf414bb1a │ │ │ │ - @ instruction: 0xf47f4100 │ │ │ │ - beq 0xfe9d53c4 │ │ │ │ - orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - vorr.i32 d20, #52480 @ 0x0000cd00 │ │ │ │ - @ instruction: 0xf0042003 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b25300 │ │ │ │ - @ instruction: 0xf8cd2f70 │ │ │ │ - andls ip, r7, ip, lsr #32 │ │ │ │ - movthi pc, #57346 @ 0xe002 @ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ - addspl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1801 @ 0xfffff8f7 │ │ │ │ - strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ - stc2 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ - blt 0xffbe8990 │ │ │ │ - movwne pc, #53824 @ 0xd240 @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - vst3.16 {d8-d10}, [r4], lr │ │ │ │ - @ instruction: 0xf5b32378 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - strteq r8, [r5], #-1252 @ 0xfffffb1c │ │ │ │ - ldrthi pc, [r6], #321 @ 0x141 @ │ │ │ │ - orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ - svcne 0x0084f5b3 │ │ │ │ - bge 0x18e7bbc │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6a9dc │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf7f4940a │ │ │ │ - @ instruction: 0xf7fffaef │ │ │ │ - vmull.u , d4, d1[3] │ │ │ │ - strteq r1, [r7], #-769 @ 0xfffffcff │ │ │ │ - @ instruction: 0xf53f930b │ │ │ │ - vmull.u q13, d4, d2[1] │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - beq 0xfe90f234 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - stmdbge r6, {r2, r4, r8, r9, lr} │ │ │ │ - ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - vhsub.s8 d25, d8, d0 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [sl], #-530 @ 0xfffffdee │ │ │ │ - ldc2 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfe7e8a30 │ │ │ │ - tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x7aacc │ │ │ │ - bge 0x867c40 │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031581 │ │ │ │ - stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0x432b2203 │ │ │ │ - movwls r9, #37382 @ 0x9206 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6aa68 │ │ │ │ - stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f12407 │ │ │ │ - @ instruction: 0xf7ffff01 │ │ │ │ - @ instruction: 0xf414ba07 │ │ │ │ - @ instruction: 0xf47f4500 │ │ │ │ - vst1.8 {d26-d27}, [pc], r2 │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst3. {d24-d26}, [pc :128], sl │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + strhi pc, [r4, #-2]! │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + strbhi pc, [r2], -r2 @ │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + @ instruction: 0x4621aad0 │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + @ instruction: 0xf8d6f899 │ │ │ │ + andcs r3, r2, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ + @ instruction: 0xff3af7f4 │ │ │ │ + bllt 0xe68900 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + ldrbhi pc, [r7, r0] @ │ │ │ │ + @ instruction: 0xf1400220 │ │ │ │ + vst1.32 {d8}, [r4 :64], lr │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53f04d9 │ │ │ │ + @ instruction: 0xf8d6ab24 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0032201 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ + strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + ldc2l 7, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ + bllt 0x368958 │ │ │ │ + tstpmi r0, r4, lsl r4 @ p-variant is OBSOLETE │ │ │ │ + bge 0xfe4e7b60 │ │ │ │ + vmlsl.u8 q8, d20, d21 │ │ │ │ + @ instruction: 0xf0051381 │ │ │ │ + vst3.8 {d0,d2,d4}, [r4 :64], ip │ │ │ │ + vmvn.i32 q9, #49152 @ 0x0000c000 │ │ │ │ + tstmi sp, #256 @ 0x100 │ │ │ │ + andcs pc, r3, r4, asr #7 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + svccs 0x0070f5b2 │ │ │ │ + eorgt pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf0029007 │ │ │ │ + andcs r8, r1, #1946157057 @ 0x74000001 │ │ │ │ + andls sl, r0, #98304 @ 0x18000 │ │ │ │ + vmin.s8 d20, d8, d16 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r9, -r3, lsl #8] │ │ │ │ + movwls r9, #25608 @ 0x6408 │ │ │ │ + @ instruction: 0xf7f3950a │ │ │ │ + @ instruction: 0xf7fffd6d │ │ │ │ + vpmin.s8 , q8, q7 │ │ │ │ + vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - sbcshi pc, r0, #2 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - beq 0xfe90f2c0 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ + ldrbhi pc, [sl], #-1 @ │ │ │ │ + cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + ldrbthi pc, [r3], #2 @ │ │ │ │ + @ instruction: 0xf1410425 │ │ │ │ + vst3. {d8-d10}, [r4], r3 │ │ │ │ + @ instruction: 0xf5b31386 │ │ │ │ + @ instruction: 0xf47f1f84 │ │ │ │ + stmdbge r6, {r1, r4, r6, r9, fp, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0041303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ + blx 0xff6a89d8 │ │ │ │ + blt 0x1028a08 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #46119 @ 0xb427 │ │ │ │ + bge 0xe67f14 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ - ldrtmi r9, [r0], -sl, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - addsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf0020aa2 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ + andcs sl, r1, #98304 @ 0x18000 │ │ │ │ + andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ + addsmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r7, #-774] @ 0xfffffcfa │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6aac4 │ │ │ │ - strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - stc2l 7, cr15, [r6], #972 @ 0x3cc │ │ │ │ - blt 0x1468acc │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fffd1d │ │ │ │ + vpmax.s8 d27, d24, d14 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + beq 0xfe9552a8 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r6, #-1409286144 @ 0xac000000 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0041340 │ │ │ │ + movwls r0, #41999 @ 0xa40f │ │ │ │ + strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + mcr2 7, 7, pc, cr10, cr1, {7} @ │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - ldmibge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vmvn.i32 q12, #51456 @ 0x0000c900 │ │ │ │ + vrshr.u64 q12, , #60 │ │ │ │ andls r1, fp, #268435456 @ 0x10000000 │ │ │ │ vmlsl.u8 q8, d20, d18 │ │ │ │ @ instruction: 0xf0021581 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ @ instruction: 0x432a5300 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + @ instruction: 0xf6479200 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ movwls r2, #25859 @ 0x6503 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f39409 │ │ │ │ - @ instruction: 0xf7fffcb9 │ │ │ │ - stmdbge r6, {r1, r5, r9, fp, ip, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - movwls r4, #25091 @ 0x6203 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xff80f7f2 │ │ │ │ - ldmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - cmnppl sp, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addeq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf7fffccf │ │ │ │ + @ instruction: 0xf414ba40 │ │ │ │ + @ instruction: 0xf47f4500 │ │ │ │ + vst2. {d26,d28}, [pc], r6 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x43a30310 │ │ │ │ + addhi pc, r8, #2 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + beq 0xfe90f33c │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ + ldrtmi r9, [r0], -sl, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + sbcvc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fffd19 │ │ │ │ - stmib sp, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls r9, [r7, #-774] @ 0xfffffcfa │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0x6ab40 │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + stc2 7, cr15, [r2], #972 @ 0x3cc │ │ │ │ + blt 0x568b48 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + strls r0, [sl, #-783] @ 0xfffffcf1 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + @ instruction: 0xf7f29409 │ │ │ │ + @ instruction: 0xf7ffff69 │ │ │ │ + stmib sp, {r0, r1, r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ vrhadd.s8 d16, d7, d6 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d21, d21, #64 │ │ │ │ stmib sp, {r1, r4, r8, r9}^ │ │ │ │ stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ + vmlal.s q8, d16, d1[0] │ │ │ │ strls r0, [r8], #-530 @ 0xfffffdee │ │ │ │ - stc2 7, cr15, [r6, #-964] @ 0xfffffc3c │ │ │ │ - ldmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - smullscc pc, r1, r6, r8 @ │ │ │ │ - @ instruction: 0xf8d6b123 │ │ │ │ - ldrbeq r3, [pc, ip, asr #1] │ │ │ │ - stmdbge fp!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r2, #-964] @ 0xfffffc3c │ │ │ │ + ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - tstpvc r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + @ instruction: 0x53b5f247 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rscpl pc, r1, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ + rsbseq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fffceb │ │ │ │ - @ instruction: 0xf896b959 │ │ │ │ + @ instruction: 0xf7fffcef │ │ │ │ + @ instruction: 0xf896b965 │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf57f07db │ │ │ │ - stmib sp, {r4, r6, r8, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf57f07df │ │ │ │ + stmib sp, {r2, r3, r4, r6, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6490106 │ │ │ │ vorr.i32 d23, #1280 @ 0x00000500 │ │ │ │ stmib sp, {r0, r2, r8, r9}^ │ │ │ │ stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vrshr.s64 d21, d17, #64 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ strls r0, [r8], #-517 @ 0xfffffdfb │ │ │ │ - ldc2l 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ - ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [r4], {241} @ 0xf1 │ │ │ │ + stmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smullscc pc, r1, r6, r8 @ │ │ │ │ + @ instruction: 0xf8d6b123 │ │ │ │ + ldrbeq r3, [fp, ip, asr #1] │ │ │ │ + stmdbge r1, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - cmnppl sp, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbcseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ + adcspl pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fffcbd │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fffcb9 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r5, r8, fp, ip, sp, pc}^ │ │ │ │ vrhadd.s8 d16, d7, d6 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d21, d21, #64 │ │ │ │ stmib sp, {r1, r4, r8, r9}^ │ │ │ │ stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ strls r0, [r8], #-530 @ 0xfffffdee │ │ │ │ - stc2 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ - addsmi r0, r3, #192, 4 │ │ │ │ - strhi pc, [r9], -r1 │ │ │ │ - teqphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ - addsmi r0, r3, #176, 4 │ │ │ │ - strthi pc, [r6], -r1 │ │ │ │ - strbhi pc, [r6], #-512 @ 0xfffffe00 @ │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ - addsmi r0, r3, #144, 4 │ │ │ │ - ldrhi pc, [r3, #1] │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - ldrbhi pc, [sl, #-1]! @ │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - ldmge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - ldrmi r9, [sl], -r9, lsl #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffa3b │ │ │ │ - vmul.i8 , , q5 │ │ │ │ - vmlal.s q8, d0, d0[0] │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - andshi pc, r4, #0 │ │ │ │ - addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - teqcs r0, #14024704 @ 0xd60000 │ │ │ │ - cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0021f00 │ │ │ │ - vcgt.s8 d8, d0, d20 │ │ │ │ - @ instruction: 0xf5b384b8 │ │ │ │ - @ instruction: 0xf0021f80 │ │ │ │ - vrshl.s8 d8, d17, d1 │ │ │ │ - blcs 0x88bc0c │ │ │ │ - movwhi pc, #24578 @ 0x6002 @ │ │ │ │ - addhi pc, r6, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf0022b00 │ │ │ │ - @ instruction: 0xf3c483c0 │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs r9, #4871 @ 0x1307 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf004461a │ │ │ │ - strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ - strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf80cf7f2 │ │ │ │ - stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - cdp2 7, 10, cr15, cr2, cr15, {7} │ │ │ │ + stc2 7, cr15, [r6], #964 @ 0x3c4 │ │ │ │ + ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + @ instruction: 0x53b5f247 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfeaa8d04 │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0x07e2a912 │ │ │ │ - ldmge r9, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - sbcpl pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf10104a3 │ │ │ │ - ldcvs 0, cr8, [r3, #-912]! @ 0xfffffc70 │ │ │ │ - vmov.i16 d22, #187 @ 0x00bb │ │ │ │ - blcs 0xf7970 │ │ │ │ - ldrbhi pc, [lr, r1, asr #4]! @ │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - vst2.8 {d26,d28}, [pc], r0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ - eormi r0, r3, r0, asr #6 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - ldrbhi pc, [sp, -r2]! @ │ │ │ │ - strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - mvnsvc pc, #64, 4 │ │ │ │ - stceq 0, cr4, [r7, #-140]! @ 0xffffff74 │ │ │ │ - vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - b 0x1436b58 │ │ │ │ - @ instruction: 0xf0030545 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0074403 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sl}^ │ │ │ │ - strls r4, [r8, -r6, lsl #10] │ │ │ │ - stc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ - stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msrvc SPSR_, #4 │ │ │ │ - svcvc 0x0060f1b3 │ │ │ │ - mrshi pc, (UNDEF: 69) @ │ │ │ │ - ldrmi r2, [pc], -r0, lsl #6 │ │ │ │ - movwpl lr, #39373 @ 0x99cd │ │ │ │ - vmul.f q8, q2, d3[4] │ │ │ │ - vst1.8 {d0-d3}, [r3], sl │ │ │ │ - tstmi r3, #252, 6 @ 0xf0000003 │ │ │ │ - vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ - stmdbge r6, {r9, ip, sp} │ │ │ │ - mvneq r4, sl, asr r0 │ │ │ │ - orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ - subsmi r4, r3, r0, lsr r6 │ │ │ │ - addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strvs pc, [r0], #836 @ 0x344 │ │ │ │ - andls r9, r6, #8, 14 @ 0x200000 │ │ │ │ - bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ - movwls r0, #28763 @ 0x705b │ │ │ │ - @ instruction: 0xff40f7f8 │ │ │ │ - ldmdalt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - addhi pc, r1, #0 │ │ │ │ - svceq 0x0040f5b3 │ │ │ │ - ldmdage r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strpl pc, [r0, -r4, asr #7] │ │ │ │ + addseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f19408 │ │ │ │ + @ instruction: 0xf7fffc93 │ │ │ │ + adccs fp, r0, #147456 @ 0x24000 │ │ │ │ + sbceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vmin.s8 d8, d0, d6 │ │ │ │ + rscscs r8, r0, #-1073741812 @ 0xc000000c │ │ │ │ + adcseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vmin.s8 d8, d0, d19 │ │ │ │ + rscscs r8, r0, #1191182336 @ 0x47000000 │ │ │ │ + addseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b385a0 │ │ │ │ + @ instruction: 0xf0010f20 │ │ │ │ + @ instruction: 0xf5b38587 │ │ │ │ + @ instruction: 0xf47f0f00 │ │ │ │ + movwcs sl, #2282 @ 0x8ea │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ + ldrtmi r3, [r0], -r6, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ + blx 0x9a8ca4 │ │ │ │ + stmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vqsub.s8 d24, d15, d5 │ │ │ │ + vsubl.s8 q8, d16, d0 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + stmiage r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, ror r3 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + teqphi r3, #2 @ p-variant is OBSOLETE │ │ │ │ + ldrthi pc, [r9], #512 @ 0x200 @ │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + ldrhi pc, [r0, #-2]! │ │ │ │ + bicshi pc, r2, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0xf0022b20 │ │ │ │ + vcge.s8 d8, d2, d5 │ │ │ │ + blcs 0x8b778 │ │ │ │ + bichi pc, pc, #2 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movwls r0, #31397 @ 0x7aa5 │ │ │ │ - movwcs r9, #512 @ 0x200 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - ldrbtvs pc, [r1], -r9, asr #12 @ │ │ │ │ - streq pc, [r5], -r0, asr #5 │ │ │ │ - @ instruction: 0xf649920b │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ - ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - @ instruction: 0xf0051681 │ │ │ │ - teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ - strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6ae60 │ │ │ │ - strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - blx 0x6a8e36 │ │ │ │ - stmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x461a4630 │ │ │ │ + streq pc, [pc], #-4 @ 0x6ad40 │ │ │ │ + strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf7f1950a │ │ │ │ + @ instruction: 0xf7fffff5 │ │ │ │ + @ instruction: 0x4621b89d │ │ │ │ + stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl, ip, lr}^ │ │ │ │ + @ instruction: 0xf7ef5509 │ │ │ │ + stmdbge r6, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f04630 │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf57f07e2 │ │ │ │ + vmlal.u8 q13, d20, d10 │ │ │ │ + strteq r5, [r3], #195 @ 0xc3 │ │ │ │ + rschi pc, sp, r1, lsl #2 │ │ │ │ + ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + vqdmulh.s d18, d2, d2 │ │ │ │ + stmdacs r0, {r0, r1, r3, pc} │ │ │ │ + ldmge r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + movwpl pc, #1103 @ 0x44f @ │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0020f80 │ │ │ │ + vabdl.u8 q12, d20, d12 │ │ │ │ + vrshl.s8 q9, q0, q8 │ │ │ │ + strdmi r7, [r3], -lr @ │ │ │ │ + tstmi sp, #2496 @ 0x9c0 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ + addhi pc, lr, r3 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7fa920a │ │ │ │ - @ instruction: 0xf7fff94b │ │ │ │ - @ instruction: 0xf8d6b801 │ │ │ │ - ldreq r2, [r4, r8, asr #1] │ │ │ │ - @ instruction: 0xf010d503 │ │ │ │ - @ instruction: 0xf43e0f0e │ │ │ │ - ldrsheq sl, [r0, #-248] @ 0xffffff08 │ │ │ │ - ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - cmpphi fp, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ - svclt 0x00942a05 │ │ │ │ - andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0xf43e2a00 │ │ │ │ - andcs sl, r0, #936 @ 0x3a8 │ │ │ │ - @ instruction: 0xf8cd4630 │ │ │ │ - smladls r2, r0, r0, ip │ │ │ │ - str lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + streq pc, [r3, -r7] │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f89708 │ │ │ │ + @ instruction: 0xf7fffd35 │ │ │ │ + @ instruction: 0xf004b857 │ │ │ │ + @ instruction: 0xf1b37360 │ │ │ │ + @ instruction: 0xf0007f60 │ │ │ │ + movwcs r8, #326 @ 0x146 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ + stmdbeq r3!, {r0, r3, r8, r9, ip, lr}^ │ │ │ │ + andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ + mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0x01224313 │ │ │ │ + andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ + subsmi sl, sl, r6, lsl #18 │ │ │ │ + vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ + ldrtmi r2, [r0], -r0, lsl #7 │ │ │ │ + vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ + vhsub.u8 d21, d20, d3 │ │ │ │ + strls r6, [r8, -r0, lsl #9] │ │ │ │ + b 0x114f634 │ │ │ │ + subseq r4, fp, r4, asr #7 │ │ │ │ + @ instruction: 0xf7f89307 │ │ │ │ + @ instruction: 0xf7ffff29 │ │ │ │ + @ instruction: 0xf5b3b82f │ │ │ │ + @ instruction: 0xf0000f20 │ │ │ │ + @ instruction: 0xf5b38282 │ │ │ │ + @ instruction: 0xf47f0f40 │ │ │ │ + vmlal.u8 q13, d4, d22 │ │ │ │ + vabdl.u8 , d4, d0 │ │ │ │ + ldrtmi r2, [r0], -r3, lsl #6 │ │ │ │ + beq 0xfe9b364c │ │ │ │ + andls r9, r0, #469762048 @ 0x1c000000 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + @ instruction: 0xf6494203 │ │ │ │ + vmvn.i32 q11, #16777216 @ 0x01000000 │ │ │ │ + andls r0, r8, #5242880 @ 0x500000 │ │ │ │ + rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x0008429f │ │ │ │ + stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ + strne pc, [r1], r4, asr #7 │ │ │ │ + ldreq pc, [ip, #-5] │ │ │ │ + smladxls r6, r5, r3, r4 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + @ instruction: 0xf0041501 │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f39409 │ │ │ │ + @ instruction: 0xf7fffb01 │ │ │ │ + stmib sp, {r1, r4, r5, r6, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r6, {r1, r2, r8} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + andls r5, sl, #8, 8 @ 0x8000000 │ │ │ │ + @ instruction: 0xf934f7fa │ │ │ │ + svclt 0x00f2f7fe │ │ │ │ + ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ + strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ + svceq 0x000ef010 │ │ │ │ + svcge 0x00e9f43e │ │ │ │ + strle r0, [r2, #-336] @ 0xfffffeb0 │ │ │ │ + @ instruction: 0xf1410594 │ │ │ │ + @ instruction: 0xf1a18164 │ │ │ │ + bcs 0x1ab6e4 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + bcs 0x736d0 │ │ │ │ + svcge 0x00dbf43e │ │ │ │ + ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + andgt pc, r8, sp, asr #17 │ │ │ │ + strpl lr, [r0, -sp, asr #19] │ │ │ │ andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ - ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ - ldmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfffa8ece │ │ │ │ + stmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmlal.s q9, d16, d0[0] │ │ │ │ addsmi r0, r3, #208, 4 │ │ │ │ - strhi pc, [r1], #1 │ │ │ │ + strhi pc, [sp], #1 │ │ │ │ rschi pc, ip, #0, 4 │ │ │ │ svcne 0x00c0f1b3 │ │ │ │ - strthi pc, [pc], #1 @ 0x6aee0 │ │ │ │ + ldrthi pc, [fp], #1 @ │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - strhi pc, [pc], #1 @ 0x6aeec │ │ │ │ + ldrhi pc, [fp], #1 │ │ │ │ vrshr.s64 d18, d16, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - svcge 0x00c5f47e │ │ │ │ + svcge 0x00b5f47e │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0022900 │ │ │ │ - bicsmi r8, r2, #254 @ 0xfe │ │ │ │ + bicsmi r8, r2, #12, 2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - @ instruction: 0xf3c4afb6 │ │ │ │ + @ instruction: 0xf3c4afa6 │ │ │ │ movwcs r2, #4611 @ 0x1203 │ │ │ │ stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r2, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fff9ad │ │ │ │ - @ instruction: 0xf5b3b816 │ │ │ │ + @ instruction: 0xf7fff995 │ │ │ │ + @ instruction: 0xf5b3b806 │ │ │ │ @ instruction: 0xf0010fa0 │ │ │ │ - vcgt.s8 d8, d0, d9 │ │ │ │ + vcge.s8 d8, d0, d5 │ │ │ │ @ instruction: 0xf5b38337 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - andscs r8, r0, #-469762045 @ 0xe4000003 │ │ │ │ + andscs r8, r0, #83886080 @ 0x5000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - andscs r8, r0, #1677721603 @ 0x64000003 │ │ │ │ + andscs r8, r0, #-1811939325 @ 0x94000003 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404af8a │ │ │ │ + @ instruction: 0xf404af7a │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vmlal.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf0042903 │ │ │ │ @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0024f70 │ │ │ │ - movwcs r8, #4856 @ 0x12f8 │ │ │ │ + movwcs r8, #4870 @ 0x1306 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x28f6a │ │ │ │ - svclt 0x0070f7fe │ │ │ │ + blx 0xffa28f8e │ │ │ │ + svclt 0x0060f7fe │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - svcge 0x006bf47e │ │ │ │ + svcge 0x005bf47e │ │ │ │ @ instruction: 0xf14002a3 │ │ │ │ - @ instruction: 0xf0248492 │ │ │ │ + @ instruction: 0xf0248498 │ │ │ │ @ instruction: 0xf64e437f │ │ │ │ vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ vld1.8 {d0-d3}, [r3] │ │ │ │ addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ @ instruction: 0xf8d6d108 │ │ │ │ vst4. {d18-d21}, [pc], r8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ orrsmi r4, r3, #0, 6 │ │ │ │ - strbhi pc, [fp, r1]! @ │ │ │ │ + ldrbhi pc, [r9, r1]! @ │ │ │ │ stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ addseq r2, fp, r3, lsl #4 │ │ │ │ movwcs lr, #47565 @ 0xb9cd │ │ │ │ movwcs r2, #4609 @ 0x1201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fefddb │ │ │ │ - @ instruction: 0xf5b2bfb2 │ │ │ │ + @ instruction: 0xf7fefdc3 │ │ │ │ + @ instruction: 0xf5b2bfa2 │ │ │ │ @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r3, #56, 30 @ 0xe0 │ │ │ │ - subshi pc, r6, r2, lsl #2 │ │ │ │ + adceq sl, r3, #40, 30 @ 0xa0 │ │ │ │ + rsbhi pc, r4, r2, lsl #2 │ │ │ │ @ instruction: 0xf1000227 │ │ │ │ - vst1.8 {d8-d10}, [r4 :128], r1 │ │ │ │ + vst1.8 {d8-d10}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - @ instruction: 0xf3c4af2c │ │ │ │ + vmov.f32 d26, #-0.21875 @ 0xbe600000 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ strls r0, [sl, #-155] @ 0xffffff65 │ │ │ │ andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - @ instruction: 0xf7fefd61 │ │ │ │ - @ instruction: 0xf44fbf1b │ │ │ │ + @ instruction: 0xf7fefd49 │ │ │ │ + @ instruction: 0xf44fbf0b │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ - b 0x17bdd8 │ │ │ │ + b 0x17bdfc │ │ │ │ @ instruction: 0xf5b70703 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vmax.s8 d8, d16, d20 │ │ │ │ - @ instruction: 0xf5b78387 │ │ │ │ + vmin.s8 d8, d16, d16 │ │ │ │ + @ instruction: 0xf5b7838a │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - @ instruction: 0xf5b78735 │ │ │ │ + @ instruction: 0xf5b78743 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - svccs 0x00008708 │ │ │ │ - mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ + svccs 0x00008716 │ │ │ │ + mcrge 4, 5, pc, cr3, cr15, {3} @ │ │ │ │ mvneq pc, #4 │ │ │ │ @ instruction: 0xf0022b20 │ │ │ │ - b 0x144c654 │ │ │ │ + b 0x144c6b0 │ │ │ │ @ instruction: 0xf0144814 │ │ │ │ @ instruction: 0xf00209ff │ │ │ │ - vst3. {d24-d26}, [pc :128], r8 │ │ │ │ + vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vqdmlal.s , d0, d0[0] │ │ │ │ andsmi r0, ip, #16, 6 @ 0x40000000 │ │ │ │ - ldrbhi pc, [sp, #-2] @ │ │ │ │ - ldr r2, [r1], r0, lsl #6 │ │ │ │ + strbhi pc, [fp, #-2]! @ │ │ │ │ + ldr r2, [r0], r0, lsl #6 │ │ │ │ movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ svceq 0x0030f014 │ │ │ │ @ instruction: 0xf47e930b │ │ │ │ - vqrdmlah.s q13, q10, d0[6] │ │ │ │ + @ instruction: 0xf3c4aed8 │ │ │ │ vaddw.u8 q9, q2, d3 │ │ │ │ stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf002290f │ │ │ │ - andls r8, r0, #-1073741824 @ 0xc0000000 │ │ │ │ + andls r8, r0, #1073741828 @ 0x40000004 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ tstls r8, r3, lsl #4 │ │ │ │ stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ - rscsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + eorspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0x6b0e0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6b104 │ │ │ │ strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x6a90ba │ │ │ │ - svclt 0x003ff7fe │ │ │ │ + blx 0xa90de │ │ │ │ + svclt 0x002ff7fe │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, ror r2 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - streq pc, [pc], #-4 @ 0x6b108 │ │ │ │ - ldrbthi pc, [lr], #-2 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x6b12c │ │ │ │ + strhi pc, [ip], #2 │ │ │ │ rsbshi pc, fp, #0, 4 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - ldrbhi pc, [ip], #2 @ │ │ │ │ - ldrbhi pc, [pc, -r0, lsl #4]! @ │ │ │ │ + strbthi pc, [sl], #2 @ │ │ │ │ + strhi pc, [r7, r0, lsl #4] │ │ │ │ @ instruction: 0xf0022a20 │ │ │ │ - vcge.s8 q4, q9, │ │ │ │ - bcs 0x8ba08 │ │ │ │ - ldrhi pc, [sp], #-2 │ │ │ │ + vshl.s8 d8, d3, d2 │ │ │ │ + bcs 0x8ba64 │ │ │ │ + strthi pc, [fp], #-2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fefd87 │ │ │ │ - adceq fp, r7, #2512 @ 0x9d0 │ │ │ │ - strbhi pc, [r8, r1, lsl #2] @ │ │ │ │ + @ instruction: 0xf7fefd6f │ │ │ │ + adceq fp, r7, #2256 @ 0x8d0 │ │ │ │ + ldrbhi pc, [r6, r1, lsl #2] @ │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ - ldrbthi pc, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrbthi pc, [r9], #-64 @ 0xffffffc0 @ │ │ │ │ vpmax.s8 d16, d15, d17 │ │ │ │ eormi r0, r3, pc, lsr r3 │ │ │ │ ldrdeq pc, [r8], #134 @ 0x86 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc, #-1] @ 0x6b16b │ │ │ │ + streq pc, [pc, #-1] @ 0x6b18f │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strhi pc, [lr, #-1] │ │ │ │ + ldrhi pc, [sl, #-1] │ │ │ │ @ instruction: 0xf57e0701 │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #29 │ │ │ │ + @ instruction: 0x4630ae74 │ │ │ │ movwcs fp, #62182 @ 0xf2e6 │ │ │ │ movwls sl, #39174 @ 0x9906 │ │ │ │ movwcs r2, #514 @ 0x202 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x970600b6 │ │ │ │ strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fa960a │ │ │ │ - @ instruction: 0xf7fefcf9 │ │ │ │ - stcleq 14, cr11, [r3, #-928]! @ 0xfffffc60 │ │ │ │ + @ instruction: 0xf7fefce1 │ │ │ │ + stcleq 14, cr11, [r3, #-864]! @ 0xfffffca0 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf64f8753 │ │ │ │ + @ instruction: 0xf64f8761 │ │ │ │ vmlal.s , d16, d0[4] │ │ │ │ eormi r0, r2, pc, lsl #4 │ │ │ │ svccs 0x005cf5b2 │ │ │ │ - mcrge 4, 3, pc, cr5, cr14, {3} @ │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr5, cr14, {3} │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e0711 │ │ │ │ - ldreq sl, [r7, #3680] @ 0xe60 │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr13, cr14, {1} │ │ │ │ + ldreq sl, [r7, #3664] @ 0xe50 │ │ │ │ + mcrge 5, 2, pc, cr13, cr14, {1} @ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0042202 │ │ │ │ @ instruction: 0x4630011f │ │ │ │ - stc2 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ - mcrlt 7, 6, pc, cr9, cr14, {7} @ │ │ │ │ + stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr9, cr14, {7} │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf1400221 │ │ │ │ - @ instruction: 0xf64f83fc │ │ │ │ + @ instruction: 0xf64f8402 │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccs 0x005cf5b3 │ │ │ │ - mcrge 4, 2, pc, cr5, cr14, {3} @ │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr5, cr14, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6b200 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6b224 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ strls r3, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - mcr2 7, 5, pc, cr6, cr8, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr8, cr14, {7} │ │ │ │ + mcr2 7, 4, pc, cr14, cr8, {7} @ │ │ │ │ + mcrlt 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ + vmlal.u , d20, d3[4] │ │ │ │ + ldrtmi r5, [r0], -r0, asr #3 │ │ │ │ + stmdbge r6, {r3, r8, ip, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwls r0, #49307 @ 0xc09b │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #738197504 @ 0x2c000000 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - tstls r8, r0, lsr r6 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - addseq r4, fp, r3, lsl #4 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ adceq r3, r4, #201326592 @ 0xc000000 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ movwcs fp, #3924 @ 0xf54 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f32306 │ │ │ │ - @ instruction: 0xf7fefc57 │ │ │ │ - @ instruction: 0xf3c4be90 │ │ │ │ + @ instruction: 0xf7fefc3f │ │ │ │ + vmull.p8 , d20, d0 │ │ │ │ vabdl.u8 , d4, d0 │ │ │ │ ldrtmi r2, [r0], -r3, lsl #6 │ │ │ │ - beq 0xfe9b3a60 │ │ │ │ + beq 0xfe9b3a84 │ │ │ │ andls r9, r0, #469762048 @ 0x1c000000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ - vhsub.s8 d17, d10, d1 │ │ │ │ + vhsub.s8 d20, d10, d3 │ │ │ │ vmlsl.s q8, d16, d1[0] │ │ │ │ - andls r0, fp, #5242880 @ 0x500000 │ │ │ │ + andls r0, r8, #5242880 @ 0x500000 │ │ │ │ rscseq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x0008429f │ │ │ │ stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ strne pc, [r1], r4, asr #7 │ │ │ │ ldreq pc, [ip, #-5] │ │ │ │ smladxls r6, r5, r3, r4 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf0041501 │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f39409 │ │ │ │ - @ instruction: 0xf7fef8fd │ │ │ │ - beq 0xfe91ac3c │ │ │ │ + @ instruction: 0xf7fef8e5 │ │ │ │ + beq 0xfe91ac20 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andseq pc, ip, #2 │ │ │ │ addne pc, r1, r4, asr #7 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ streq pc, [pc, -r4] │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf8cd43a1 │ │ │ │ @ instruction: 0xf000c02c │ │ │ │ - stmib sp, {r1, r2, r9, sl, pc}^ │ │ │ │ + stmib sp, {r1, r2, r3, r9, sl, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ stccs 5, cr2, [sp, #-12] │ │ │ │ - bcs 0x3daefc │ │ │ │ + bcs 0x3daf20 │ │ │ │ svclt 0x000c9208 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ strpl pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strls r3, [r7, #-513] @ 0xfffffdff │ │ │ │ - ldrbpl pc, [sp, #-583]! @ 0xfffffdb9 @ │ │ │ │ + ldrpl pc, [r5, #583]! @ 0x247 │ │ │ │ ldreq pc, [r2, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ stccs 6, cr4, [r0], {48} @ 0x30 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f39406 │ │ │ │ - @ instruction: 0xf7fef8c5 │ │ │ │ - beq 0xfe95abcc │ │ │ │ + @ instruction: 0xf7fef8ad │ │ │ │ + beq 0xfe95abb0 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ strne pc, [r1, -r4, asr #7] │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf004431a │ │ │ │ @ instruction: 0x43a1050f │ │ │ │ andls r9, r8, fp, lsl #14 │ │ │ │ - strbhi pc, [r1, #0]! @ │ │ │ │ + strbhi pc, [r9, #0]! @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff4ef7fa │ │ │ │ - mcrlt 7, 0, pc, cr11, cr14, {7} @ │ │ │ │ + @ instruction: 0xff36f7fa │ │ │ │ + ldcllt 7, cr15, [fp, #1016]! @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [pc], r8, asr #1 │ │ │ │ - mcrge 5, 0, pc, cr1, cr14, {1} @ │ │ │ │ + ldclge 5, cr15, [r1, #248]! @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b390 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b3b4 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8daf7f4 │ │ │ │ - stcllt 7, cr15, [r7, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xf8c2f7f4 │ │ │ │ + ldcllt 7, cr15, [r7, #1016] @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - stclge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ + ldclge 4, cr15, [r1, #248] @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b3d0 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b3f4 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8baf7f4 │ │ │ │ - stcllt 7, cr15, [r7, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf8a2f7f4 │ │ │ │ + ldclt 7, cr15, [r7, #1016]! @ 0x3f8 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.64 {d24-d26}, [pc :256], lr │ │ │ │ + vst1.8 {d24}, [pc], ip │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - ldrbthi pc, [pc], r0 @ │ │ │ │ + strhi pc, [sl, -r0] │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - subhi pc, sl, #2 │ │ │ │ + subshi pc, r8, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad34 │ │ │ │ + @ instruction: 0xf404ad24 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ - strtmi sl, [r1], -r4, lsr #27 │ │ │ │ + @ instruction: 0x4621ad94 │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6faf7 │ │ │ │ + @ instruction: 0xf8d6fae7 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf9a0f7f4 │ │ │ │ - ldclt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf988f7f4 │ │ │ │ + stclt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc]! │ │ │ │ + vst1.8 {d24}, [pc :64], fp │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, lsl #5 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ - strbhi pc, [r9, r0]! @ │ │ │ │ + ldrbhi pc, [r5, r0]! @ │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - adcshi pc, r9, #2 │ │ │ │ + sbchi pc, r7, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad02 │ │ │ │ + @ instruction: 0xf404acf2 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e069a │ │ │ │ - strtmi sl, [r1], -lr, ror #26 │ │ │ │ + @ instruction: 0x4621ad5e │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6fac1 │ │ │ │ + @ instruction: 0xf8d6fab1 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf96af7f4 │ │ │ │ - ldcllt 7, cr15, [pc, #-1016] @ 0x6b0b8 │ │ │ │ + @ instruction: 0xf952f7f4 │ │ │ │ + stcllt 7, cr15, [pc, #-1016] @ 0x6b0dc │ │ │ │ svceq 0x0060f5b3 │ │ │ │ - tstphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ + msrhi CPSR_s, r1 │ │ │ │ vmlal.s q9, d0, d0[4] │ │ │ │ addsmi r0, r3, #224, 4 │ │ │ │ - rscshi pc, pc, r1 │ │ │ │ + tstphi fp, r1 @ p-variant is OBSOLETE │ │ │ │ svcne 0x00d0f1b3 │ │ │ │ - ldclge 4, cr15, [fp], {126} @ 0x7e │ │ │ │ + stclge 4, cr15, [fp], {126} @ 0x7e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e071b │ │ │ │ - movwcs sl, #7382 @ 0x1cd6 │ │ │ │ + movwcs sl, #7366 @ 0x1cc6 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xfeea94c6 │ │ │ │ - ldclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0xfe8a94ea │ │ │ │ + stclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - subshi pc, ip, #1 │ │ │ │ + rsbhi pc, r8, #1 │ │ │ │ vrshr.s64 d18, d0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - adcshi pc, r0, r1 │ │ │ │ + adcshi pc, ip, r1 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - ldcge 4, cr15, [r1], #504 @ 0x1f8 │ │ │ │ + stcge 4, cr15, [r1], #504 @ 0x1f8 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fefdf3 │ │ │ │ - @ instruction: 0xf5b3bd12 │ │ │ │ + @ instruction: 0xf7fefddb │ │ │ │ + @ instruction: 0xf5b3bd02 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - andscs r8, r0, #1073741885 @ 0x4000003d │ │ │ │ + andscs r8, r0, #268435456 @ 0x10000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorscs r8, r0, #47 @ 0x2f │ │ │ │ + eorscs r8, r0, #59 @ 0x3b │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404ac8c │ │ │ │ + @ instruction: 0xf404ac7c │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vmlal.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf0042903 │ │ │ │ @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - @ instruction: 0xf896875f │ │ │ │ + @ instruction: 0xf896876d │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [r4, #1]! @ │ │ │ │ + strhi pc, [r2], -r1 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6c19c │ │ │ │ - ldclge 4, cr15, [r3], #-504 @ 0xfffffe08 │ │ │ │ + blcs 0x6c1c0 │ │ │ │ + stclge 4, cr15, [r3], #-504 @ 0xfffffe08 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 7, 3, pc, cr0, cr1, {7} │ │ │ │ - ldcllt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ + mrc2 7, 2, pc, cr8, cr1, {7} │ │ │ │ + stcllt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ - mvnhi pc, r1 │ │ │ │ + mvnshi pc, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #96, 4 │ │ │ │ - bicshi pc, r0, r1 │ │ │ │ + bicshi pc, ip, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - mrrcge 4, 7, pc, r3, cr14 @ │ │ │ │ + mcrrge 4, 7, pc, r3, cr14 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fef981 │ │ │ │ - @ instruction: 0x2320bc3f │ │ │ │ + @ instruction: 0xf7fef969 │ │ │ │ + @ instruction: 0x2320bc2f │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vrhadd.s8 d8, d17, d12 │ │ │ │ - @ instruction: 0xf5b2821a │ │ │ │ + vand d8, d17, d10 │ │ │ │ + @ instruction: 0xf5b28226 │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f80f6 │ │ │ │ + @ instruction: 0xf04f8104 │ │ │ │ vcge.s8 d0, d2, d0 │ │ │ │ - vmvn.i32 q12, #3 @ 0x00000003 │ │ │ │ + vaddl.s8 q12, d16, d1 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - rscshi pc, ip, r2 │ │ │ │ + tstphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - stcge 4, cr15, [r3], #-504 @ 0xfffffe08 │ │ │ │ + ldcge 4, cr15, [r3], {126} @ 0x7e │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fefaff │ │ │ │ - eorcs fp, r0, #5376 @ 0x1500 │ │ │ │ + @ instruction: 0xf7fefae7 │ │ │ │ + eorcs fp, r0, #1280 @ 0x500 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 d8, d16, d19 │ │ │ │ - @ instruction: 0xf5b38756 │ │ │ │ + vmin.s8 d8, d16, d17 │ │ │ │ + @ instruction: 0xf5b38762 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - andscs r8, r0, #204472320 @ 0xc300000 │ │ │ │ + andscs r8, r0, #219152384 @ 0xd100000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b386aa │ │ │ │ + @ instruction: 0xf5b386b8 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045508 │ │ │ │ strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r2], #964 @ 0x3c4 │ │ │ │ - bllt 0xffca969c │ │ │ │ + stc2 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + bllt 0xff8a96c0 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - @ instruction: 0x81bbf002 │ │ │ │ - @ instruction: 0x81acf201 │ │ │ │ + bichi pc, r9, r2 │ │ │ │ + @ instruction: 0x81b8f201 │ │ │ │ svceq 0x00a0f5b2 │ │ │ │ - subhi pc, fp, r2 │ │ │ │ + subshi pc, r9, r2 │ │ │ │ tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ - ldrbhi pc, [r7, r1, lsl #4] @ │ │ │ │ + strbhi pc, [r5, r1, lsl #4]! @ │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0x23208110 │ │ │ │ + @ instruction: 0x2320811e │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - ldrdls sl, [r6, -r4] │ │ │ │ + smlabtls r6, r4, fp, sl │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbsvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfeca96b8 │ │ │ │ - bllt 0xff2296f0 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - orrshi pc, r8, #1 │ │ │ │ - blx 0xfe0a96c0 │ │ │ │ - blls 0x1f470c │ │ │ │ + blx 0xfe6a96dc │ │ │ │ + bllt 0xfee29714 │ │ │ │ + @ instruction: 0xf5b3a806 │ │ │ │ + strls r2, [r8, #-3952] @ 0xfffff090 │ │ │ │ + @ instruction: 0xf001950a │ │ │ │ + @ instruction: 0xf7ef83a1 │ │ │ │ + strcs pc, [r1], #-2673 @ 0xfffff58f │ │ │ │ + stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + vmin.s8 d20, d8, d16 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf850f7f3 │ │ │ │ + ldclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + biceq pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + rscseq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x00082f00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addspl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xf7fef86b │ │ │ │ - @ instruction: 0xf24abc28 │ │ │ │ - vqdmlal.s q8, d16, d1[0] │ │ │ │ - vcgt.s8 d16, d10, d5 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - svccs 0x00000205 │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - movwcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xf7fef857 │ │ │ │ - beq 0xfe95a798 │ │ │ │ - stmdbge r6, {r1, r3, r8, sl, ip, pc} │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - @ instruction: 0x432b031c │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - movwls r0, #37663 @ 0x931f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ - bllt 0xfe2a976c │ │ │ │ - svcvs 0x008cf1b7 │ │ │ │ - cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f429f │ │ │ │ - rsceq sl, r1, #33792 @ 0x8400 │ │ │ │ - blge 0x828d84 │ │ │ │ - movwvc pc, #79 @ 0x4f @ │ │ │ │ - tstcs r0, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7f84630 │ │ │ │ - @ instruction: 0xf7fef90f │ │ │ │ - @ instruction: 0xf7efbbea │ │ │ │ - movwcs pc, #7083 @ 0x1bab @ │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf83cf7f3 │ │ │ │ + stclt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ + strls r0, [sl, #-2723] @ 0xfffff55d │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + ldrtmi r1, [r0], -r1, lsl #11 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + movwls r4, #33579 @ 0x832b │ │ │ │ + tstpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7f83406 │ │ │ │ + @ instruction: 0xf7fefddf │ │ │ │ + @ instruction: 0xf1b7bb75 │ │ │ │ + @ instruction: 0xf0016f8c │ │ │ │ + addsmi r8, pc, #335544322 @ 0x14000002 │ │ │ │ + blge 0x7e89a8 │ │ │ │ + @ instruction: 0xf57f02e1 │ │ │ │ + @ instruction: 0xf04fab1a │ │ │ │ + andcs r7, r1, #0, 6 │ │ │ │ + ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ + @ instruction: 0xf8f4f7f8 │ │ │ │ + bllt 0xff6697bc │ │ │ │ + strls sl, [r8, #-2054] @ 0xfffff7fa │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + movwcs pc, #7041 @ 0x1b81 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addvc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + sbcvc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f39500 │ │ │ │ - @ instruction: 0xf7fef81f │ │ │ │ - @ instruction: 0xf44fbbdc │ │ │ │ + @ instruction: 0xf7f39700 │ │ │ │ + @ instruction: 0xf7fef801 │ │ │ │ + @ instruction: 0xf44fbbc6 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - andhi pc, r3, #2 │ │ │ │ + andhi pc, fp, #2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384a5 │ │ │ │ + @ instruction: 0xf5b384ad │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.32 {d24-d27}, [pc :128], r9 │ │ │ │ + vst1.32 {d24-d27}, [pc :256], r1 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x12e89e8 │ │ │ │ + blge 0xd68a18 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [pc], #-200 @ 0x6b800 │ │ │ │ - blge 0xfede8cfc │ │ │ │ + ldreq r3, [pc], #-200 @ 0x6b830 │ │ │ │ + blge 0xfe868d2c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf908f7ef │ │ │ │ + @ instruction: 0xf8f2f7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feffb1 │ │ │ │ - @ instruction: 0xf44fbba6 │ │ │ │ + @ instruction: 0xf7feff93 │ │ │ │ + @ instruction: 0xf44fbb90 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - orrhi pc, r4, r2 │ │ │ │ + orrhi pc, ip, r2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384b1 │ │ │ │ + @ instruction: 0xf5b384b9 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.16 {d24-d27}, [pc :128], r0 │ │ │ │ + vst1.16 {d24-d27}, [pc :128], r8 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x568a54 │ │ │ │ + bge 0xfffe8a84 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [fp], #200 @ 0xc8 │ │ │ │ - blge 0x2068d68 │ │ │ │ + blge 0x1ae8d98 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d2f7ef │ │ │ │ + @ instruction: 0xf8bcf7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feff7b │ │ │ │ - @ instruction: 0xf404bb70 │ │ │ │ + @ instruction: 0xf7feff5d │ │ │ │ + @ instruction: 0xf404bb5a │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e041d │ │ │ │ - @ instruction: 0xf8d6ab66 │ │ │ │ + @ instruction: 0xf8d6ab50 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fefe3f │ │ │ │ - rsclt fp, r3, #76, 22 @ 0x13000 │ │ │ │ + @ instruction: 0xf7fefe21 │ │ │ │ + rsclt fp, r3, #55296 @ 0xd800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf95cf7f3 │ │ │ │ - bllt 0xd69900 │ │ │ │ + @ instruction: 0xf93ef7f3 │ │ │ │ + bllt 0x7e9930 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [r9], #-200 @ 0xffffff38 │ │ │ │ - blge 0xae8e14 │ │ │ │ + blge 0x568e44 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b940 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b970 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 0, pc, cr2, cr3, {7} @ │ │ │ │ - bllt 0x469948 │ │ │ │ + stc2l 7, cr15, [r4, #972]! @ 0x3cc │ │ │ │ + blt 0xffee9978 │ │ │ │ teqpne ip, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - bicshi pc, sp, #64 @ 0x40 │ │ │ │ - blvs 0xfe746e2c │ │ │ │ + bicshi pc, pc, #64 @ 0x40 │ │ │ │ + blvs 0xfe746e5c │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ - strteq r8, [r0], #982 @ 0x3d6 │ │ │ │ - bicshi pc, r3, #0, 2 │ │ │ │ + strteq r8, [r0], #984 @ 0x3d8 │ │ │ │ + bicshi pc, r5, #0, 2 │ │ │ │ @ instruction: 0xf587fab7 │ │ │ │ svccs 0x0000096d │ │ │ │ - bichi pc, sp, #0 │ │ │ │ + bichi pc, pc, #0 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbscc pc, ip, r6, lsl #17 │ │ │ │ stmdbvs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf94cf0b8 │ │ │ │ + @ instruction: 0xf950f0b8 │ │ │ │ and r4, r3, r0, lsl #13 │ │ │ │ - stccs 5, cr3, [pc, #-4] @ 0x6b994 │ │ │ │ - rscshi pc, r5, r2 │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0x6b9c4 │ │ │ │ + rscshi pc, sp, r2 │ │ │ │ vpmax.s8 d15, d5, d23 │ │ │ │ ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ eoreq pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0xf0bb4641 │ │ │ │ - ldrb pc, [r1, r9, lsr #27]! @ │ │ │ │ + ldrb pc, [r1, sp, lsr #27]! @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ tstlt ip, r0, asr #8 │ │ │ │ bfieq r4, r3, #2, #28 │ │ │ │ - mcrge 5, 7, pc, cr2, cr15, {1} @ │ │ │ │ + mrcge 5, 6, APSR_nzcv, cr15, cr15, {1} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls r2, r6, #0, 6 │ │ │ │ andcs r9, r1, #167772160 @ 0xa000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefdab │ │ │ │ - vmull.u , d20, d0[2] │ │ │ │ - adclt r4, r4, #12582912 @ 0xc00000 │ │ │ │ - tstlt sl, fp, lsl #8 │ │ │ │ - strbeq r4, [r3, ip, lsr #2]! │ │ │ │ - mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ + @ instruction: 0xf7fefd8d │ │ │ │ + adclt fp, r3, #729088 @ 0xb2000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + tstlt sl, fp, lsl #6 │ │ │ │ + ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ + mcrge 5, 6, pc, cr9, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls r2, sl, #0, 6 │ │ │ │ - andcs r9, r1, #25165824 @ 0x1800000 │ │ │ │ + andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefe6b │ │ │ │ - @ instruction: 0xf7efbab2 │ │ │ │ - bls 0x2aa4c4 │ │ │ │ - bcs 0x45262c │ │ │ │ - cmnphi r2, #1 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x00082a0d │ │ │ │ - stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rscsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff3af7f2 │ │ │ │ - blt 0xfe769a30 │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x33a650 │ │ │ │ - bge 0x86933c │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq fp, r6, fp, lsr #24 │ │ │ │ - strdeq fp, [r6], -r9 │ │ │ │ - andeq r9, r6, pc, ror lr │ │ │ │ - andeq fp, r6, pc, asr #23 │ │ │ │ - andeq fp, r6, r1, lsr #23 │ │ │ │ - andeq fp, r6, r3, ror fp │ │ │ │ - andeq fp, r6, r5, asr #22 │ │ │ │ - andeq r9, r6, pc, ror lr │ │ │ │ - andeq fp, r6, r3, lsl fp │ │ │ │ - andeq fp, r6, r1, ror #21 │ │ │ │ - andeq fp, r6, pc, lsr #21 │ │ │ │ - andeq fp, r6, r9, ror sl │ │ │ │ + @ instruction: 0xf7fefe4d │ │ │ │ + stmdage r6, {r2, r3, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe229a00 │ │ │ │ + blls 0x212268 │ │ │ │ + @ instruction: 0xf0012a0f │ │ │ │ + bcs 0x3cc82c │ │ │ │ + @ instruction: 0xf04fbf08 │ │ │ │ + stmdbge r6, {r1, r8, fp} │ │ │ │ + vmin.s8 d20, d7, d16 │ │ │ │ + vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf8cd0212 │ │ │ │ + @ instruction: 0xf7f29000 │ │ │ │ + @ instruction: 0xf7feff19 │ │ │ │ + vmlsl.u8 , d20, d2 │ │ │ │ + blcc 0x170680 │ │ │ │ + @ instruction: 0xf63e2b0b │ │ │ │ + andge sl, r1, #24576 @ 0x6000 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq fp, r6, pc, asr ip │ │ │ │ + andeq fp, r6, sp, lsr #24 │ │ │ │ + andeq r9, r6, r3, lsl #29 │ │ │ │ + andeq fp, r6, r3, lsl #24 │ │ │ │ + ldrdeq fp, [r6], -r5 │ │ │ │ + andeq fp, r6, r7, lsr #23 │ │ │ │ + andeq fp, r6, r9, ror fp │ │ │ │ + andeq r9, r6, r3, lsl #29 │ │ │ │ + andeq fp, r6, r7, asr #22 │ │ │ │ + andeq fp, r6, r5, lsl fp │ │ │ │ + andeq fp, r6, r3, ror #21 │ │ │ │ + andeq fp, r6, sp, lsr #21 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e015a │ │ │ │ - movwcs sl, #6654 @ 0x19fe │ │ │ │ + movwcs sl, #6630 @ 0x19e6 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6ba94 │ │ │ │ + streq pc, [pc, #-4] @ 0x6bac8 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ @ instruction: 0xf7fa940a │ │ │ │ - @ instruction: 0xf7fef86f │ │ │ │ - vst1.16 {d11-d12}, [r4 :64], lr │ │ │ │ + @ instruction: 0xf7fef84f │ │ │ │ + vst1.16 {d11-d12}, [r4], r6 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r6, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - blx 0x1329ac8 │ │ │ │ - ldmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xb29afc │ │ │ │ + ldmiblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmibge r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef9c3 │ │ │ │ - vst2.32 {d11,d13}, [r4 :256], r7 │ │ │ │ + @ instruction: 0xf7fef9a3 │ │ │ │ + vst2.32 {d11,d13}, [r4 :64] │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r4, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf9f8f7fa │ │ │ │ - ldmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9d8f7fa │ │ │ │ + stmiblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #152, 18 @ 0x260000 │ │ │ │ + andcs sl, r2, #128, 18 @ 0x200000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefc2b │ │ │ │ - @ instruction: 0xf640b987 │ │ │ │ + @ instruction: 0xf7fefc0b │ │ │ │ + @ instruction: 0xf640b96f │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmibge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bb98 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bbcc │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ - ldmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xffda9bba │ │ │ │ + ldmdblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1736704 @ 0x1a8000 │ │ │ │ + andcs sl, r0, #1343488 @ 0x148000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefbfd │ │ │ │ - vorr.i16 , #201 @ 0x00c9 │ │ │ │ + @ instruction: 0xf7fefbdd │ │ │ │ + vmul.f , q2, d1[0] │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #8, 4 @ 0x80000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xffcaf7f9 │ │ │ │ - ldmiblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffaaf7f9 │ │ │ │ + stmiblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdbge sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef909 │ │ │ │ - vst2.8 {d11,d13}, [r4 :128], fp │ │ │ │ + @ instruction: 0xf7fef8e9 │ │ │ │ + vst2.8 {d11,d13}, [r4 :64], r3 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r2, r5, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf93ef7fa │ │ │ │ - ldmdblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf91ef7fa │ │ │ │ + ldmlt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf63e2b0f │ │ │ │ - andge sl, r1, #12, 18 @ 0x30000 │ │ │ │ + andge sl, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq fp, r6, fp, lsr #29 │ │ │ │ - andeq fp, r6, pc, ror lr │ │ │ │ - andeq r9, r6, pc, ror lr │ │ │ │ - andeq r9, r6, pc, ror lr │ │ │ │ - andeq fp, r6, r3, asr lr │ │ │ │ - andeq fp, r6, r7, lsr #28 │ │ │ │ - andeq r9, r6, pc, ror lr │ │ │ │ - strdeq fp, [r6], -r7 │ │ │ │ - andeq fp, r6, r9, asr #27 │ │ │ │ - muleq r6, fp, sp │ │ │ │ - andeq fp, r6, sp, ror #26 │ │ │ │ - andeq r9, r6, pc, ror lr │ │ │ │ - andeq fp, r6, r1, asr #26 │ │ │ │ - andeq fp, r6, r5, lsl sp │ │ │ │ - andeq fp, r6, r9, ror #25 │ │ │ │ - andeq fp, r6, sp, lsr #25 │ │ │ │ + ldrdeq fp, [r6], -pc @ │ │ │ │ + @ instruction: 0x0006beb3 │ │ │ │ + andeq r9, r6, r3, lsl #29 │ │ │ │ + andeq r9, r6, r3, lsl #29 │ │ │ │ + andeq fp, r6, r7, lsl #29 │ │ │ │ + andeq fp, r6, fp, asr lr │ │ │ │ + andeq r9, r6, r3, lsl #29 │ │ │ │ + andeq fp, r6, fp, lsr #28 │ │ │ │ + strdeq fp, [r6], -sp │ │ │ │ + andeq fp, r6, pc, asr #27 │ │ │ │ + andeq fp, r6, r1, lsr #27 │ │ │ │ + andeq r9, r6, r3, lsl #29 │ │ │ │ + andeq fp, r6, r5, ror sp │ │ │ │ + andeq fp, r6, r9, asr #26 │ │ │ │ + andeq fp, r6, sp, lsl sp │ │ │ │ + andeq fp, r6, r1, ror #25 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d6a8e4 │ │ │ │ + @ instruction: 0xf8d6a8cc │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - ldmge pc, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmiage r7, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #4611 @ 0x1203 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1879048192 @ 0x70000000 │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ strls r2, [sl, #-515] @ 0xfffffdfd │ │ │ │ - stc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ - stmdblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ + stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r2, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff1cf7f9 │ │ │ │ - ldmlt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 7, pc, cr12, cr9, {7} │ │ │ │ + ldmlt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r4, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 3, pc, cr8, cr9, {7} │ │ │ │ - stmialt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ + stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r3, r4, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ - stmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 4, pc, cr0, cr9, {7} │ │ │ │ + ldmdalt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #132, 16 @ 0x840000 │ │ │ │ + andcs sl, r2, #108, 16 @ 0x6c0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb79 │ │ │ │ - @ instruction: 0xf640b873 │ │ │ │ + @ instruction: 0xf7fefb59 │ │ │ │ + @ instruction: 0xf640b85b │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bdc0 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bdf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1929dae │ │ │ │ - ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1129de2 │ │ │ │ + stmdalt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #5636096 @ 0x560000 │ │ │ │ + andcs sl, r0, #4063232 @ 0x3e0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb4b │ │ │ │ - @ instruction: 0xf004b845 │ │ │ │ - blcs 0x42ca3c │ │ │ │ - ldmdage pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf7fefb2b │ │ │ │ + @ instruction: 0xf004b82d │ │ │ │ + blcs 0x42ca70 │ │ │ │ + stmdage r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andcs r4, r3, #48, 12 @ 0x3000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ - @ instruction: 0xf7fefd01 │ │ │ │ - @ instruction: 0xf640b8a2 │ │ │ │ + @ instruction: 0xf7fefce1 │ │ │ │ + @ instruction: 0xf640b88a │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fefdc1 │ │ │ │ - @ instruction: 0xf640b817 │ │ │ │ + @ instruction: 0xf7fdfda1 │ │ │ │ + @ instruction: 0xf640bfff │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdage r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f9f47d │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fefdf9 │ │ │ │ - vst2.8 {d11-d12}, [r4], r1 │ │ │ │ + @ instruction: 0xf7fdfdd9 │ │ │ │ + @ instruction: 0xf404bfe9 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6bea0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6bed4 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefac5 │ │ │ │ - vst2.16 {d11-d12}, [r4 :128], r0 │ │ │ │ + @ instruction: 0xf7fefaa5 │ │ │ │ + vst2.16 {d11-d12}, [r4], r8 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6becc │ │ │ │ + streq pc, [pc], #-4 @ 0x6bf00 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefaaf │ │ │ │ - andls fp, r8, #4849664 @ 0x4a0000 │ │ │ │ + @ instruction: 0xf7fefa8f │ │ │ │ + andls fp, r8, #3276800 @ 0x320000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ strls r9, [r9, -sl, lsl #10] │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefacf │ │ │ │ - stmib sp, {r3, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefaaf │ │ │ │ + stmib sp, {r5, fp, ip, sp, pc}^ │ │ │ │ movwcs r5, #521 @ 0x209 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefabd │ │ │ │ - rsbeq fp, r7, #2490368 @ 0x260000 │ │ │ │ - @ instruction: 0x81b3f101 │ │ │ │ + @ instruction: 0xf7fefa9d │ │ │ │ + rsbeq fp, r7, #917504 @ 0xe0000 │ │ │ │ + @ instruction: 0x81b9f101 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r2, r3, r4, r6, r7, r8, sl, pc} │ │ │ │ - ldmdage r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r5, r6, r7, r8, sl, pc} │ │ │ │ + stmdage r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b18799 │ │ │ │ + @ instruction: 0xf5b1879f │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - blvs 0xfe717db8 │ │ │ │ + blvs 0xfe717d8c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x0095f43d │ │ │ │ - b 0x14470c8 │ │ │ │ + svcge 0x007df43d │ │ │ │ + b 0x14470fc │ │ │ │ @ instruction: 0xf4134914 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf009af8e │ │ │ │ + @ instruction: 0xf009af76 │ │ │ │ @ instruction: 0xf1a7070d │ │ │ │ submi r0, r7, #13 │ │ │ │ svccs 0x00004147 │ │ │ │ - svcge 0x0085f47d │ │ │ │ + svcge 0x006df47d │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00f5f43d │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00ddf43d │ │ │ │ @ instruction: 0xf02e4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00eff43d │ │ │ │ - @ instruction: 0xf990f0b7 │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00d7f43d │ │ │ │ + @ instruction: 0xf992f0b7 │ │ │ │ @ instruction: 0xf0b74680 │ │ │ │ - strmi pc, [r5], -sp, lsl #19 │ │ │ │ + strmi pc, [r5], -pc, lsl #19 │ │ │ │ andeq pc, pc, #9 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf986f7f0 │ │ │ │ + @ instruction: 0xf966f7f0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0bb4640 │ │ │ │ - @ instruction: 0xf1c4fd97 │ │ │ │ + @ instruction: 0xf1c4fd99 │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf0b740a0 │ │ │ │ - @ instruction: 0x4604fe33 │ │ │ │ + @ instruction: 0x4604fe35 │ │ │ │ @ instruction: 0xf0b72010 │ │ │ │ - strtmi pc, [r3], -pc, lsr #28 │ │ │ │ + @ instruction: 0x4623fe31 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andhi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf0bc200f │ │ │ │ - blmi 0xff0ebb00 │ │ │ │ + blmi 0xff16bb3c │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscseq pc, r0, r7, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf880f0b8 │ │ │ │ + @ instruction: 0xf882f0b8 │ │ │ │ ldrtmi r2, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf01560f3 │ │ │ │ - @ instruction: 0xf7fdf9ab │ │ │ │ - tstcs r0, #680 @ 0x2a8 │ │ │ │ + @ instruction: 0xf7fdf9b1 │ │ │ │ + tstcs r0, #584 @ 0x248 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vshl.s8 d8, d31, d17 │ │ │ │ - @ instruction: 0x23208253 │ │ │ │ + vqshl.s8 d8, d21, d17 │ │ │ │ + @ instruction: 0x23208259 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b284c5 │ │ │ │ + @ instruction: 0xf5b284cb │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - tstls r6, r2, lsr #30 │ │ │ │ + tstls r6, sl, lsl #30 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbcc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - ldc2l 7, cr15, [ip, #-960]! @ 0xfffffc40 │ │ │ │ - svclt 0x0014f7fd │ │ │ │ + ldc2l 7, cr15, [ip, #-960] @ 0xfffffc40 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr12, cr13, {7} │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - orrhi pc, r4, #1 │ │ │ │ - teqphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + orrhi pc, sl, #1 │ │ │ │ + movthi pc, #12801 @ 0x3201 @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0x83baf001 │ │ │ │ + bichi pc, r0, #1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - svcge 0x0001f47d │ │ │ │ + mcrge 4, 7, pc, cr9, cr13, {3} @ │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd5b │ │ │ │ - @ instruction: 0x4629bef3 │ │ │ │ + @ instruction: 0xf7fdfd3b │ │ │ │ + @ instruction: 0x4629bedb │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fdfc49 │ │ │ │ - @ instruction: 0xf896bf62 │ │ │ │ + @ instruction: 0xf7fdfc29 │ │ │ │ + @ instruction: 0xf896bf4a │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - @ instruction: 0xf648aad3 │ │ │ │ + @ instruction: 0xf648aaca │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strhi lr, [r6, -sp, asr #19] │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03309 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff1291d4 │ │ │ │ - svclt 0x0047f7fd │ │ │ │ + stmdacs r0, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfeee9208 │ │ │ │ + svclt 0x002ff7fd │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - stmdbge r0!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r9, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ eoreq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strls r8, [r8, #-1798] @ 0xfffff8fa │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - ldc2 7, cr15, [r6], {240} @ 0xf0 │ │ │ │ + ldc2l 7, cr15, [r6], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fda90f │ │ │ │ - @ instruction: 0xf3c4bf2c │ │ │ │ + @ instruction: 0xf7fda8f8 │ │ │ │ + vmov.f32 d27, #-0.15625 @ 0xbe200000 │ │ │ │ strls r4, [fp, -r3, lsl #4] │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - blx 0x12585b4 │ │ │ │ + blx 0x12585e8 │ │ │ │ ldrbeq pc, [fp, r2, lsl #6] @ │ │ │ │ - blge 0xc29628 │ │ │ │ + blge 0xae965c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - @ instruction: 0xf7fdf9f7 │ │ │ │ - stmdbcs sp, {r2, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf9d7 │ │ │ │ + stmdbcs sp, {r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r1, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r1, r5, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf7eebea5 │ │ │ │ - svcls 0x0007fec9 │ │ │ │ + @ instruction: 0xf7eebe9c │ │ │ │ + svcls 0x0007fe9d │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b741dd │ │ │ │ - svccs 0x000ff8a1 │ │ │ │ + svccs 0x000ff8a3 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf896873f │ │ │ │ + @ instruction: 0xf8968745 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7da44 │ │ │ │ + blcs 0x7da78 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - @ instruction: 0x4628fc73 │ │ │ │ - stc2l 0, cr15, [sl, #-732] @ 0xfffffd24 │ │ │ │ + @ instruction: 0x4628fc59 │ │ │ │ + stc2l 0, cr15, [ip, #-732] @ 0xfffffd24 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfeed │ │ │ │ - @ instruction: 0xf7eebee6 │ │ │ │ - svcls 0x0007fea7 │ │ │ │ + @ instruction: 0xf7fdfed3 │ │ │ │ + @ instruction: 0xf7eebece │ │ │ │ + svcls 0x0007fe7b │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b741dd │ │ │ │ - svccs 0x000ff87f │ │ │ │ + svccs 0x000ff881 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf8968703 │ │ │ │ + @ instruction: 0xf8968709 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7da88 │ │ │ │ + blcs 0x7dabc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - @ instruction: 0x4628fc51 │ │ │ │ - stc2 0, cr15, [r8, #-732]! @ 0xfffffd24 │ │ │ │ + @ instruction: 0x4628fc37 │ │ │ │ + stc2 0, cr15, [sl, #-732]! @ 0xfffffd24 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfe4f │ │ │ │ - @ instruction: 0xf7eebec4 │ │ │ │ - movwcs pc, #7813 @ 0x1e85 @ │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f29500 │ │ │ │ - @ instruction: 0xf7fdfaf9 │ │ │ │ - @ instruction: 0xf404beb6 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf43d4f70 │ │ │ │ - @ instruction: 0xf8d6aeb0 │ │ │ │ - stmdbge r6, {r3, r7, ip, sp} │ │ │ │ - ldrtmi r9, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf0032209 │ │ │ │ - rsclt r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fdf98b │ │ │ │ - @ instruction: 0xf004be98 │ │ │ │ - blcs 0x8ecf0c │ │ │ │ - strthi pc, [r1], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf63e2b22 │ │ │ │ - andge sl, r1, #174080 @ 0x2a800 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x0006c3bb │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - andeq ip, r6, sp, ror r3 │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - andeq ip, r6, pc, lsr r3 │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - strdeq ip, [r6], -r9 │ │ │ │ - muleq r6, pc, r9 @ │ │ │ │ - andeq ip, r6, r1, ror #5 │ │ │ │ - addeq r3, sl, r0, ror pc │ │ │ │ + @ instruction: 0xf7fdfe35 │ │ │ │ + stmdage r6, {r2, r3, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + cdp2 7, 5, cr15, cr6, cr14, {7} │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf6474630 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + smladls r0, r2, r2, r0 │ │ │ │ + blx 0xff62a200 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr5, cr13, {1} │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + andls sl, r8, #98304 @ 0x18000 │ │ │ │ + andcs r4, r9, #48, 12 @ 0x3000000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strls fp, [fp, #-741] @ 0xfffffd1b │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ + strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf968f7f3 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr13, cr13, {7} │ │ │ │ + teqpeq r2, #4 @ p-variant is OBSOLETE │ │ │ │ + vqdmulh.s d2, d1, d18 │ │ │ │ + blcs 0x90d314 │ │ │ │ + blge 0xfe829b80 │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + strdeq ip, [r6], -r7 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + @ instruction: 0x0006c3b9 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq ip, r6, fp, ror r3 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq ip, r6, r5, lsr r4 │ │ │ │ + andeq sl, r6, r1, asr #19 │ │ │ │ + andeq ip, r6, sp, lsl r3 │ │ │ │ + addeq r3, sl, ip, lsr pc │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404ab65 │ │ │ │ + @ instruction: 0xf404ab58 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - strtmi r8, [r1], -pc, asr #13 │ │ │ │ + @ instruction: 0x462186d1 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee85e7 │ │ │ │ - vpadd.i8 d31, d10, d31 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ + @ instruction: 0xf7ee85e9 │ │ │ │ + vqdmulh.s d31, d10, d17 │ │ │ │ + vsubl.s8 q10, d0, d1 │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 1, pc, cr7, cr13, {3} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 0, pc, cr11, cr13, {3} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfff2a2e0 │ │ │ │ - blls 0x1f5330 │ │ │ │ + blx 0xff7aa31c │ │ │ │ + blls 0x1f536c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adceq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + sbcseq pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fdf8ad │ │ │ │ - strteq fp, [r3], #-3606 @ 0xfffff1ea │ │ │ │ - blge 0xe29840 │ │ │ │ + @ instruction: 0xf7fdf889 │ │ │ │ + strteq fp, [r3], #-3578 @ 0xfffff206 │ │ │ │ + blge 0xae987c │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrbhi pc, [r3], -r1 @ │ │ │ │ + ldrbhi pc, [r5], -r1 @ │ │ │ │ strtmi r9, [r1], -sl, lsl #14 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ - ldrhi pc, [sp, #-257]! @ 0xfffffeff │ │ │ │ - blx 0x4aa322 │ │ │ │ - andcc pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ + ldrhi pc, [pc, #-257]! @ 0x6c29f │ │ │ │ + blx 0xffd2a35c │ │ │ │ + subcc pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff64f7f7 │ │ │ │ + @ instruction: 0xff40f7f7 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ - ldcllt 7, cr15, [r7, #1012]! @ 0x3f4 │ │ │ │ + ldcllt 7, cr15, [fp, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab17 │ │ │ │ + @ instruction: 0xf404ab0a │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x462186f7 │ │ │ │ + @ instruction: 0x462186f9 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee85a8 │ │ │ │ - vpmin.s8 , q13, │ │ │ │ - vsubl.s8 q9, d0, d29 │ │ │ │ + @ instruction: 0xf7ee85aa │ │ │ │ + vpmin.s8 , q13, │ │ │ │ + vmlal.s q9, d0, d1[5] │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b2 │ │ │ │ - @ instruction: 0xf3c4bdd8 │ │ │ │ + @ instruction: 0xf3c4bdbc │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x10d830 │ │ │ │ - bge 0xffae95c8 │ │ │ │ + blcs 0x10d874 │ │ │ │ + bge 0xff7a9604 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff12a394 │ │ │ │ + blx 0xfe9aa3d0 │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf648aae6 │ │ │ │ + @ instruction: 0xf648aad9 │ │ │ │ vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff5e94f0 │ │ │ │ - ldclt 7, cr15, [r9, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff2a952c │ │ │ │ + ldclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strhi pc, [r7, #1] │ │ │ │ + strhi pc, [r9, #1] │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - strtmi sl, [r1], -sl, asr #21 │ │ │ │ + @ instruction: 0x4621aabd │ │ │ │ strls sl, [r9, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ee950a │ │ │ │ - mvneq pc, #667648 @ 0xa3000 │ │ │ │ - bge 0xff269a18 │ │ │ │ + mvneq pc, #544768 @ 0x85000 │ │ │ │ + bge 0xfef29a54 │ │ │ │ subsvs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr10, cr7, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr6, cr7, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaab6 │ │ │ │ - @ instruction: 0xf404bd9a │ │ │ │ + @ instruction: 0xf7fdaaa9 │ │ │ │ + @ instruction: 0xf404bd7e │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53d0699 │ │ │ │ - @ instruction: 0xf8d6ad90 │ │ │ │ + @ instruction: 0xf8d6ad74 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf86af7f3 │ │ │ │ - ldcllt 7, cr15, [r7, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf846f7f3 │ │ │ │ + ldcllt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - rschi pc, r4, r1 │ │ │ │ + rschi pc, r6, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - sbchi pc, pc, r1 │ │ │ │ + sbcshi pc, r1, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - ldclge 4, cr15, [r1], #500 @ 0x1f4 │ │ │ │ + ldclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6c4b0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6c4ec │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23406 │ │ │ │ - @ instruction: 0xf7fdfcb5 │ │ │ │ - @ instruction: 0xf1b3bce3 │ │ │ │ + @ instruction: 0xf7fdfc91 │ │ │ │ + @ instruction: 0xf1b3bcc7 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acde │ │ │ │ + @ instruction: 0xf404acc2 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vmlal.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf0042903 │ │ │ │ @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89687c2 │ │ │ │ + @ instruction: 0xf89687c4 │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ - strbhi pc, [lr], -r0 @ │ │ │ │ + ldrbhi pc, [r0], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d0f8 │ │ │ │ - stclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ + blcs 0x6d134 │ │ │ │ + stcge 4, cr15, [r9], #500 @ 0x1f4 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfec3 │ │ │ │ - andscs fp, r0, #44, 26 @ 0xb00 │ │ │ │ + @ instruction: 0xf7fdfe9f │ │ │ │ + andscs fp, r0, #16, 26 @ 0x400 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #207 @ 0xcf │ │ │ │ + eorcs r8, r0, #209 @ 0xd1 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b380b6 │ │ │ │ + @ instruction: 0xf5b380b8 │ │ │ │ @ instruction: 0xf47d0fa0 │ │ │ │ - vmull.u8 q13, d20, d22 │ │ │ │ + vmull.u8 q13, d20, d10 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - stc2 7, cr15, [r6, #960] @ 0x3c0 │ │ │ │ - ldclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + stc2l 7, cr15, [r2, #-960]! @ 0xfffffc40 │ │ │ │ + ldcllt 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9c1 │ │ │ │ - @ instruction: 0xf404bc7f │ │ │ │ + @ instruction: 0xf7fdf99d │ │ │ │ + @ instruction: 0xf404bc63 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 q9, q2, d3 │ │ │ │ tstls r7, r3, lsl #4 │ │ │ │ - streq pc, [pc, #-4] @ 0x6c594 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c5d0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - eorshi pc, r0, r1 │ │ │ │ + eorshi pc, r2, r1 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r5, #25609 @ 0x6409 │ │ │ │ - mrc2 7, 3, pc, cr12, cr1, {7} │ │ │ │ - ldcllt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ + mrc2 7, 2, pc, cr8, cr1, {7} │ │ │ │ + ldclt 7, cr15, [sp], #1012 @ 0x3f4 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071a │ │ │ │ - vmov.i32 q13, #52991 @ 0x0000ceff │ │ │ │ + vqdmulh.s q13, q2, d2[0] │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xffb0f7f0 │ │ │ │ - ldclt 7, cr15, [pc], #1012 @ 0x6c9e4 │ │ │ │ + @ instruction: 0xff8cf7f0 │ │ │ │ + stclt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [sl, r0] @ │ │ │ │ + ldrbhi pc, [ip, r0] @ │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #809500672 @ 0x30400000 │ │ │ │ + bicsmi r8, r2, #817889280 @ 0x30c00000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3120 @ 0xc30 │ │ │ │ + movwls sl, #3092 @ 0xc14 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f04509 │ │ │ │ - @ instruction: 0xf7fdfe2d │ │ │ │ - @ instruction: 0xf404bc96 │ │ │ │ + @ instruction: 0xf7fdfe09 │ │ │ │ + @ instruction: 0xf404bc7a │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vmlal.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf0042903 │ │ │ │ @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, r9, sl, pc} │ │ │ │ + stmdbge r6, {r5, r6, r7, r8, r9, sl, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf894f7f1 │ │ │ │ - stclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ + @ instruction: 0xf870f7f1 │ │ │ │ + bllt 0xffb2a6a8 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #-218103808 @ 0xf3000000 │ │ │ │ + bicsmi r8, r2, #-184549376 @ 0xf5000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #251904 @ 0x3d800 │ │ │ │ + andcs sl, r1, #223232 @ 0x36800 │ │ │ │ andls sl, r0, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strls r2, [r6, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049507 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfded │ │ │ │ - stmdbge r6, {r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfdc9 │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - blx 0xfeeaa6aa │ │ │ │ - bllt 0xff42a6dc │ │ │ │ + blx 0xfe5aa6e6 │ │ │ │ + bllt 0xfed2a718 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ strls r2, [r6, #-1280] @ 0xfffffb00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c700 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c73c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ - stclt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ + ldclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #7090 @ 0x1bb2 │ │ │ │ + movwcs sl, #7062 @ 0x1b96 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xff04f7f0 │ │ │ │ - ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ + mcr2 7, 7, pc, cr0, cr0, {7} @ │ │ │ │ + bllt 0xffe6a778 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071b │ │ │ │ - @ instruction: 0xf3c4ab98 │ │ │ │ + vbic.i16 q13, #52224 @ 0xcc00 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - mcr2 7, 7, pc, cr10, cr0, {7} @ │ │ │ │ - bllt 0xffeea770 │ │ │ │ + mcr2 7, 6, pc, cr6, cr0, {7} @ │ │ │ │ + bllt 0xff7ea7ac │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fdfcc5 │ │ │ │ - @ instruction: 0xf404bbe4 │ │ │ │ + @ instruction: 0xf7fdfca1 │ │ │ │ + @ instruction: 0xf404bbc8 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r3, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950a │ │ │ │ movwls r0, #29711 @ 0x740f │ │ │ │ @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fdf9c3 │ │ │ │ - @ instruction: 0xf8d6bb57 │ │ │ │ + @ instruction: 0xf7fdf99f │ │ │ │ + @ instruction: 0xf8d6bb3b │ │ │ │ ldreq r3, [sl, -r8, asr #1] │ │ │ │ - blge 0x14e9dd4 │ │ │ │ + blge 0xde9e10 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r0, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa33 │ │ │ │ - @ instruction: 0xf8d6bbb2 │ │ │ │ + @ instruction: 0xf7fdfa0f │ │ │ │ + @ instruction: 0xf8d6bb96 │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - blge 0xe69e08 │ │ │ │ + blge 0x769e44 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa19 │ │ │ │ - @ instruction: 0xf8d6bb98 │ │ │ │ + @ instruction: 0xf7fdf9f5 │ │ │ │ + @ instruction: 0xf8d6bb7c │ │ │ │ ldreq r3, [r8, -r8, asr #1] │ │ │ │ - blge 0x7e9e3c │ │ │ │ + blge 0xe9e78 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9ff │ │ │ │ - @ instruction: 0xf896bb7e │ │ │ │ + @ instruction: 0xf7fdf9db │ │ │ │ + @ instruction: 0xf896bb62 │ │ │ │ @ instruction: 0xf8d610d1 │ │ │ │ @ instruction: 0xf8d630c8 │ │ │ │ stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - ldrhi pc, [r8], #-0 │ │ │ │ + ldrhi pc, [sl], #-0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d490 │ │ │ │ - bge 0xffee9a84 │ │ │ │ + blcs 0x6d4cc │ │ │ │ + bge 0xff7e9ac0 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ strls r4, [sl, #-1584] @ 0xfffff9d0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c8a8 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c8e4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2l 7, cr15, [r0], #960 @ 0x3c0 │ │ │ │ - bllt 0x16ea8b0 │ │ │ │ + stc2l 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ + bllt 0xfea8ec │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - bge 0xff7e9abc │ │ │ │ + bge 0xff0e9af8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6c8e0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6c91c │ │ │ │ strls r9, [r8], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf938f7f1 │ │ │ │ - blt 0xff3aa8e0 │ │ │ │ + @ instruction: 0xf914f7f1 │ │ │ │ + blt 0xfecaa91c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strhi pc, [sp] │ │ │ │ + strhi pc, [pc] @ 0x6c940 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #721420288 @ 0x2b000000 │ │ │ │ + bicsmi r8, r2, #754974720 @ 0x2d000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r4, r7, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - ldc2 7, cr15, [r0], #960 @ 0x3c0 │ │ │ │ - bllt 0x6ea930 │ │ │ │ + stc2 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ + blt 0xfffea96c │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d0719 │ │ │ │ - movwcs sl, #2718 @ 0xa9e │ │ │ │ + movwcs sl, #2690 @ 0xa82 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - ldc2l 7, cr15, [r0, #960]! @ 0x3c0 │ │ │ │ - blt 0x6a964 │ │ │ │ + stc2l 7, cr15, [ip, #960] @ 0x3c0 │ │ │ │ + blt 0xff96a9a0 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdffb7 │ │ │ │ - vmvn.i16 , #50432 @ 0xc500 │ │ │ │ + @ instruction: 0xf7fdff93 │ │ │ │ + vmov.i16 , #51456 @ 0xc900 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xffa2f7f0 │ │ │ │ - blt 0x18aa9b8 │ │ │ │ + @ instruction: 0xff7ef7f0 │ │ │ │ + blt 0x11aa9f4 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #160, 6 @ 0x80000002 │ │ │ │ + bicsmi r8, r2, #-2013265918 @ 0x88000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r4, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r4, r5, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ strls r9, [sl, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c9f8 │ │ │ │ + streq pc, [pc, #-4] @ 0x6ca34 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - mcrr2 7, 15, pc, r8, cr0 @ │ │ │ │ - blt 0xfeceaa00 │ │ │ │ + stc2 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ + blt 0xfe5eaa3c │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - ldrhi pc, [r5, -r0]! │ │ │ │ + ldrhi pc, [r7, -r0]! │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strhi pc, [r0, -r0]! │ │ │ │ + strhi pc, [r2, -r0]! │ │ │ │ svceq 0x00c0f5b2 │ │ │ │ - bge 0xb69c20 │ │ │ │ + bge 0x469c5c │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdf885 │ │ │ │ - tstcs r0, #118784 @ 0x1d000 │ │ │ │ + @ instruction: 0xf7fdf861 │ │ │ │ + tstcs r0, #4096 @ 0x1000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0x23208064 │ │ │ │ + @ instruction: 0x23208066 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b2804f │ │ │ │ + @ instruction: 0xf5b28051 │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - tstls r6, ip, lsl #20 │ │ │ │ + strdls sl, [r6, -r0] │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbmi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf866f7f0 │ │ │ │ - ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf842f7f0 │ │ │ │ + stmiblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r2, r7, #128, 10 @ 0x20000000 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xff80f7f2 │ │ │ │ - stmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff5cf7f2 │ │ │ │ + stmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r6, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r7, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdff65 │ │ │ │ - vmul.f , q10, d1[2] │ │ │ │ - blcs 0xf57fc │ │ │ │ - strthi pc, [sl], #-0 │ │ │ │ + @ instruction: 0xf7fdff41 │ │ │ │ + @ instruction: 0xf3c4b9ad │ │ │ │ + blcs 0xf5838 │ │ │ │ + strthi pc, [ip], #-0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a9c0 │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6b9b20 │ │ │ │ - rschi pc, fp, r1, asr #4 │ │ │ │ + rsclt sl, r3, #164, 18 @ 0x290000 │ │ │ │ + @ instruction: 0xf8d6930b │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + vaddl.u8 q10, d4, d3 │ │ │ │ + blcs 0x6b9b5c │ │ │ │ + rschi pc, sp, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110ceb4 │ │ │ │ + blcc 0x110cef8 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r0, r1, r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andls r2, r9, r4, lsl #6 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff34f7f2 │ │ │ │ - ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff10f7f2 │ │ │ │ + ldmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff16f7f2 │ │ │ │ - ldmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 7, pc, cr2, cr2, {7} │ │ │ │ + ldmdblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e4383 │ │ │ │ - @ instruction: 0xf001aaeb │ │ │ │ + @ instruction: 0xf001aadf │ │ │ │ stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ - ldclge 4, cr15, [r0, #248]! @ 0xf8 │ │ │ │ + stclge 4, cr15, [r7, #248]! @ 0xf8 │ │ │ │ @ instruction: 0xf43e2f0f │ │ │ │ - vqrdmulh.s q13, q10, d1[7] │ │ │ │ + vqrdmulh.s q13, q10, d0[5] │ │ │ │ strteq r1, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf896d504 │ │ │ │ - blcs 0x78e80 │ │ │ │ - stclge 4, cr15, [r4, #248]! @ 0xf8 │ │ │ │ - blx 0x1ea8e9e │ │ │ │ + blcs 0x78ebc │ │ │ │ + ldclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ + blx 0x1e28eda │ │ │ │ @ instruction: 0x4601463a │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x1daab8e │ │ │ │ - blx 0x1ca8eae │ │ │ │ + blx 0x14aabca │ │ │ │ + blx 0x1c28eea │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldrmi r1, [ip], -r0, lsl #1 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subeq lr, r9, r0, asr #20 │ │ │ │ @ instruction: 0xf0b7681f │ │ │ │ - bmi 0xff3eac64 │ │ │ │ + bmi 0xff42ac98 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ - bl 0xece50 │ │ │ │ + bl 0xece8c │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [r2], #-311 @ 0xfffffec9 │ │ │ │ sbcseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xfe9a8ef8 │ │ │ │ + blx 0xfe928f34 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - @ instruction: 0xf7fdfbfb │ │ │ │ - @ instruction: 0xf3c4b9a2 │ │ │ │ - blcs 0xf5934 │ │ │ │ - strbthi pc, [r1], #-0 @ │ │ │ │ + @ instruction: 0xf7fdfbd7 │ │ │ │ + @ instruction: 0xf3c4b986 │ │ │ │ + blcs 0xf5970 │ │ │ │ + strbthi pc, [r3], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a924 │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6b9c58 │ │ │ │ - eorshi pc, lr, r1, asr #4 │ │ │ │ + rsclt sl, r3, #8, 18 @ 0x20000 │ │ │ │ + @ instruction: 0xf8d6930b │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + vaddl.u8 q10, d4, d3 │ │ │ │ + blcs 0x6b9c94 │ │ │ │ + subhi pc, r0, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cd7c │ │ │ │ + blcc 0x110cdc0 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r2, r4, r5, r8, pc}^ @ │ │ │ │ + ldm pc, {r3, r4, r5, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andls r2, r9, r4, lsl #6 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 7, 4, pc, cr8, cr2, {7} │ │ │ │ - ldmlt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 3, pc, cr4, cr2, {7} │ │ │ │ + stmialt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 7, 3, pc, cr10, cr2, {7} │ │ │ │ - ldmlt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr6, cr2, {7} │ │ │ │ + stmialt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1286] @ 0xfffffafa │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - mcr2 7, 3, pc, cr0, cr2, {7} @ │ │ │ │ - stmialt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 1, pc, cr12, cr2, {7} │ │ │ │ + stmialt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x14dc50 │ │ │ │ - ldmge fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x14dc94 │ │ │ │ + ldmge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdfecb │ │ │ │ - @ instruction: 0xf8d6b8a9 │ │ │ │ + @ instruction: 0xf7fdfea7 │ │ │ │ + @ instruction: 0xf8d6b88d │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 1, pc, cr12, cr2, {7} @ │ │ │ │ - ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 0, pc, cr8, cr2, {7} @ │ │ │ │ + ldmdalt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda888 │ │ │ │ - @ instruction: 0xf8d6bffc │ │ │ │ + @ instruction: 0xf7fda86c │ │ │ │ + @ instruction: 0xf8d6bfef │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fdfbd5 │ │ │ │ - @ instruction: 0xf004b8e2 │ │ │ │ - blcs 0x86dd6c │ │ │ │ + @ instruction: 0xf7fdfbb1 │ │ │ │ + @ instruction: 0xf004b8c6 │ │ │ │ + blcs 0x86dda8 │ │ │ │ qadd16mi fp, pc, r8 @ │ │ │ │ - ldrbthi pc, [lr], r0 @ │ │ │ │ + strhi pc, [r0, -r0] │ │ │ │ mvnsne pc, #4 │ │ │ │ cmnpeq r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r0, -r0]! @ │ │ │ │ + ldrbhi pc, [r2, -r0]! @ │ │ │ │ mvnsne pc, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - stmdbge r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge sl, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ movtcs pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf57d0592 │ │ │ │ - @ instruction: 0xf0b6aff3 │ │ │ │ - vpmax.s8 , , │ │ │ │ + @ instruction: 0xf0b6afe6 │ │ │ │ + vpmax.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46052395 │ │ │ │ ldmdavs pc, {r5, r6, r7, r9, ip, sp, pc} @ │ │ │ │ - @ instruction: 0xff18f0b6 │ │ │ │ - vnmla.f32 s8, s26, s22 │ │ │ │ + @ instruction: 0xff16f0b6 │ │ │ │ + vnmla.f32 s8, s26, s24 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf976f0b7 │ │ │ │ + @ instruction: 0xf974f0b7 │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 0xffeaade8 │ │ │ │ - ldmlt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf89af7ee │ │ │ │ - blls 0x1f5e3c │ │ │ │ + blx 0xff5aae24 │ │ │ │ + stmlt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf870f7ee │ │ │ │ + blls 0x1f5e78 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbscs pc, r1, #74448896 @ 0x4700000 │ │ │ │ + adccs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19400 │ │ │ │ - @ instruction: 0xf7fdfd2f │ │ │ │ - @ instruction: 0x4621b890 │ │ │ │ - @ instruction: 0xf7eda806 │ │ │ │ - strcs pc, [r1], #-3799 @ 0xfffff129 │ │ │ │ + @ instruction: 0xf7fdfd0b │ │ │ │ + @ instruction: 0x4621b874 │ │ │ │ + strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + cdp2 7, 11, cr15, cr12, cr13, {7} │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ vmin.s8 d20, d8, d16 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d20, d5, #64 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - stc2l 7, cr15, [r2], {241} @ 0xf1 │ │ │ │ - ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ + stmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf10002e0 │ │ │ │ ldrtmi r8, [r0], -r1, ror #3 │ │ │ │ - blx 0xfe6aae5a │ │ │ │ + blx 0x1d2ae9a │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdafa1 │ │ │ │ - vst2.16 {d27-d28}, [pc :256], r4 │ │ │ │ + @ instruction: 0xf7fdaf92 │ │ │ │ + vst2.16 {d27-d28}, [pc :64], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x16dad0 │ │ │ │ + b 0x16db10 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ addsmi r8, sl, #92274688 @ 0x5800000 │ │ │ │ - svcge 0x0092f47d │ │ │ │ + svcge 0x0083f47d │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0060f5b3 │ │ │ │ - svcge 0x008cf47d │ │ │ │ + svcge 0x007df47d │ │ │ │ stmdblt ip!, {r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r9, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smullscc pc, r0, r6, r8 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf04f80d6 │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr11, {7} │ │ │ │ + stc2l 7, cr15, [r4, #940]! @ 0x3ac │ │ │ │ rscsvs r2, r3, r2, lsl #6 │ │ │ │ - stmdalt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ vst3.16 {d24-d26}, [pc :64], r2 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x0066f47d │ │ │ │ + svcge 0x0057f47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x1bbcc8 │ │ │ │ - svcge 0x0060f63d │ │ │ │ + blcs 0x1bbd08 │ │ │ │ + svcge 0x0051f63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq ip, r6, r5, lsl #31 │ │ │ │ - andeq sl, r6, r1, asr #27 │ │ │ │ - andeq ip, r6, r3, ror pc │ │ │ │ - andeq ip, r6, r1, ror #30 │ │ │ │ - andeq ip, r6, r9, asr #30 │ │ │ │ - andeq ip, r6, r9, lsr #30 │ │ │ │ - addeq r3, sl, r4, ror #6 │ │ │ │ - addeq r3, sl, sl, asr r1 │ │ │ │ + andeq ip, r6, r5, asr #31 │ │ │ │ + andeq sl, r6, r3, ror #27 │ │ │ │ + @ instruction: 0x0006cfb3 │ │ │ │ + andeq ip, r6, r1, lsr #31 │ │ │ │ + andeq ip, r6, r9, lsl #31 │ │ │ │ + andeq ip, r6, r9, ror #30 │ │ │ │ + addeq r3, sl, r8, lsr #6 │ │ │ │ + addeq r3, sl, lr, lsl r1 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ - ldcvs 15, cr10, [r3, #-292]! @ 0xfffffedc │ │ │ │ + ldcvs 15, cr10, [r3, #-232]! @ 0xffffff18 │ │ │ │ @ instruction: 0xf413699b │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, r3, asr #30 │ │ │ │ - blx 0xfe82922c │ │ │ │ + eorscs sl, pc, r4, lsr pc @ │ │ │ │ + blx 0xfe72926c │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - ldmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00f3f7fc │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - b 0x112f8a0 │ │ │ │ + b 0x112f8e0 │ │ │ │ @ instruction: 0x07d81352 │ │ │ │ - svcge 0x0034f57d │ │ │ │ + svcge 0x0025f57d │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00e7f7fc │ │ │ │ teqeq r2, r6 @ │ │ │ │ - stc2l 7, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ + mcrr2 7, 14, pc, ip, cr13 @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf29 │ │ │ │ - ldmib r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf1a │ │ │ │ + ldmib r6, {r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0132 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0020f43d │ │ │ │ - svclt 0x00f3f7fc │ │ │ │ + stmdacs r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0011f43d │ │ │ │ + svclt 0x00d5f7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - shadd16mi sl, r0, r9 │ │ │ │ - stc2l 7, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ + ldrtmi sl, [r0], -sl, lsl #30 │ │ │ │ + mcrr2 7, 14, pc, ip, cr13 @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf13 │ │ │ │ - subsmi fp, r2, #920 @ 0x398 │ │ │ │ + @ instruction: 0xf7fcaf04 │ │ │ │ + subsmi fp, r2, #200, 30 @ 0x320 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcc7 │ │ │ │ - @ instruction: 0xf896bfe0 │ │ │ │ - blcs 0x79278 │ │ │ │ - svcge 0x00dbf43c │ │ │ │ + @ instruction: 0xf7fcfca1 │ │ │ │ + @ instruction: 0xf896bfc2 │ │ │ │ + blcs 0x792b8 │ │ │ │ + svcge 0x00bdf43c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs ip, #3244032 @ 0x318000 │ │ │ │ - svclt 0x00d5f7fc │ │ │ │ + svclt 0x00b7f7fc │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfe6292bc │ │ │ │ - ldmlt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe5292fc │ │ │ │ + ldmlt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ + ldc2l 7, cr15, [r4, #-948] @ 0xfffffc4c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x152afb8 │ │ │ │ - svclt 0x00bbf7fc │ │ │ │ + blx 0xbaaff8 │ │ │ │ + svclt 0x009df7fc │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x1fa92f0 │ │ │ │ - stmialt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1ea9330 │ │ │ │ + ldmlt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstls r8, r1, lsl #4 │ │ │ │ stmdbge r6, {r9, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 q9, d16, d25 │ │ │ │ movwls r0, #25106 @ 0x6212 │ │ │ │ strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ - blx 0xfe9aafec │ │ │ │ - svclt 0x00a1f7fc │ │ │ │ + blx 0x202b02c │ │ │ │ + svclt 0x0083f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r8, #-948] @ 0xfffffc4c │ │ │ │ + stc2 7, cr15, [sl, #-948]! @ 0xfffffc4c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0xaab00c │ │ │ │ - svclt 0x0091f7fc │ │ │ │ + blx 0x12b04c │ │ │ │ + svclt 0x0073f7fc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf80af7f9 │ │ │ │ - svclt 0x007ff7fc │ │ │ │ - b 0x112ffe0 │ │ │ │ + @ instruction: 0xffe4f7f8 │ │ │ │ + svclt 0x0061f7fc │ │ │ │ + b 0x1130020 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0x2ab07c │ │ │ │ + bllt 0x22b0bc │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6d0a4 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6d0e4 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x14ab078 │ │ │ │ - svclt 0x005df7fc │ │ │ │ - b 0x1130024 │ │ │ │ + blx 0xb2b0b8 │ │ │ │ + svclt 0x003ff7fc │ │ │ │ + b 0x1130064 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff96b0c0 │ │ │ │ + bllt 0xff8eb100 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ + ldc2l 7, cr15, [r2], #-948 @ 0xfffffc4c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [r0, #-964]! @ 0xfffffc3c │ │ │ │ - svclt 0x0047f7fc │ │ │ │ + stc2l 7, cr15, [sl, #-964] @ 0xfffffc3c │ │ │ │ + svclt 0x0029f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r2], {237} @ 0xed │ │ │ │ + stc2l 7, cr15, [r4], #-948 @ 0xfffffc4c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - stc2 7, cr15, [r0, #-964] @ 0xfffffc3c │ │ │ │ - svclt 0x0039f7fc │ │ │ │ + ldc2l 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + svclt 0x001bf7fc │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7feac8f │ │ │ │ - bleq 0xff75be0c │ │ │ │ + @ instruction: 0xf7feac8a │ │ │ │ + bleq 0xff75be20 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff75cd0c │ │ │ │ + bleq 0xff75cd14 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - ldrb r0, [fp], #-769 @ 0xfffffcff │ │ │ │ + ldrb r0, [r9], #-769 @ 0xfffffcff │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ - svcge 0x001bf53c │ │ │ │ + mrcge 5, 7, APSR_nzcv, cr13, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9f6f7f2 │ │ │ │ - svclt 0x0003f7fc │ │ │ │ - b 0x11300d8 │ │ │ │ + @ instruction: 0xf9d0f7f2 │ │ │ │ + mcrlt 7, 7, pc, cr5, cr12, {7} @ │ │ │ │ + b 0x1130118 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff4ab174 │ │ │ │ - b 0x11300e8 │ │ │ │ + bllt 0xff42b1b4 │ │ │ │ + b 0x1130128 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0x26b180 │ │ │ │ - b 0x11300f8 │ │ │ │ + ldmiblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x1130138 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x1130108 │ │ │ │ + stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b 0x1130148 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xf2b1a4 │ │ │ │ + blt 0xeab1e4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [sl], #200 @ 0xc8 │ │ │ │ - mrcge 5, 6, APSR_nzcv, cr9, cr12, {1} │ │ │ │ + mrcge 5, 5, APSR_nzcv, cr11, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fcf9b3 │ │ │ │ - strtmi fp, [r1], -r0, asr #29 │ │ │ │ + @ instruction: 0xf7fcf98d │ │ │ │ + strtmi fp, [r1], -r2, lsr #29 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fc2d │ │ │ │ + @ instruction: 0xf8d6fc0f │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf9a4f7f2 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + @ instruction: 0xf97ef7f2 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr3, cr12, {7} │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vmov.i64 d26, #0xffff0000ff000000 │ │ │ │ + vmov.i8 d26, #202 @ 0xca │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - stc2 7, cr15, [r6, #956] @ 0x3bc │ │ │ │ - mcrlt 7, 1, pc, cr6, cr12, {7} @ │ │ │ │ + stc2l 7, cr15, [r0, #-956]! @ 0xfffffc44 │ │ │ │ + mcrlt 7, 0, pc, cr8, cr12, {7} @ │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - ldrtmi sl, [r0], -r1, asr #27 │ │ │ │ - mrc2 7, 7, pc, cr8, cr8, {7} │ │ │ │ + @ instruction: 0x4630adb2 │ │ │ │ + mrc2 7, 6, pc, cr2, cr8, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcadbb │ │ │ │ - strtmi fp, [r1], -lr, lsl #29 │ │ │ │ + @ instruction: 0xf7fcadac │ │ │ │ + @ instruction: 0x4621be70 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fbfb │ │ │ │ + @ instruction: 0xf8d6fbdd │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf972f7f2 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + @ instruction: 0xf94cf7f2 │ │ │ │ + mcrlt 7, 3, pc, cr1, cr12, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffbab22e │ │ │ │ + blx 0xff42b26e │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fcf963 │ │ │ │ - adceq fp, r5, #112, 28 @ 0x700 │ │ │ │ + @ instruction: 0xf7fcf93d │ │ │ │ + adceq fp, r5, #1312 @ 0x520 │ │ │ │ strbhi pc, [fp, #-256]! @ 0xffffff00 @ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r9, sl, pc} │ │ │ │ - mcrge 4, 3, pc, cr3, cr12, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr5, cr12, {3} @ │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #17411 @ 0x4403 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - mrrc2 7, 14, pc, r6, cr14 @ │ │ │ │ - ldcllt 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [r0], #-952 @ 0xfffffc48 │ │ │ │ + ldclt 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #372736 @ 0x5b000 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr7, cr13, {7} │ │ │ │ + andcs sl, r1, #80, 20 @ 0x50000 │ │ │ │ + mcrlt 7, 7, pc, cr9, cr13, {7} @ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andls sl, r8, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [fp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf926f7f2 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + @ instruction: 0xf900f7f2 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr5, cr12, {7} │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d320 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d360 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfd0b │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfce5 │ │ │ │ + stmdbge r6, {r0, r2, r3, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6d344 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d384 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r6, #956]! @ 0x3bc │ │ │ │ - ldclt 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [r0, #956] @ 0x3bc │ │ │ │ + ldcllt 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfba3 │ │ │ │ - beq 0xfe95c994 │ │ │ │ + @ instruction: 0xf7fcfb7d │ │ │ │ + beq 0xfe95c95c │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andls r4, fp, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ movwcs r5, #512 @ 0x200 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0042203 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - mrc2 7, 5, pc, cr2, cr8, {7} │ │ │ │ - stcllt 7, cr15, [r1, #1008]! @ 0x3f0 │ │ │ │ + mcr2 7, 4, pc, cr12, cr8, {7} @ │ │ │ │ + stcllt 7, cr15, [r3, #1008] @ 0x3f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #26886 @ 0x6906 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #8967 @ 0x2307 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d3c4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d404 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe4b │ │ │ │ - vmov.i32 , #13238271 @ 0x00c9ffff │ │ │ │ + @ instruction: 0xf7fcfe25 │ │ │ │ + vmvn.i32 d27, #13369343 @ 0x00cbffff │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - cdp2 7, 3, cr15, cr8, cr15, {7} │ │ │ │ - stcllt 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + cdp2 7, 1, cr15, cr2, cr15, {7} │ │ │ │ + stclt 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d410 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d450 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe25 │ │ │ │ - movwcs fp, #3379 @ 0xd33 │ │ │ │ + @ instruction: 0xf7fcfdff │ │ │ │ + movwcs fp, #3349 @ 0xd15 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x19aa538 │ │ │ │ - ldclt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x192a578 │ │ │ │ + ldcllt 7, cr15, [r9, #-1008]! @ 0xfffffc10 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf84af7f0 │ │ │ │ + @ instruction: 0xf824f7f0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fca892 │ │ │ │ - movwcs fp, #3462 @ 0xd86 │ │ │ │ + @ instruction: 0xf7fca884 │ │ │ │ + movwcs fp, #3432 @ 0xd68 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf838f7f0 │ │ │ │ + @ instruction: 0xf812f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca82e │ │ │ │ - stmdbge r6, {r2, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fca82c │ │ │ │ + stmdbge r6, {r1, r2, r4, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7ef9408 │ │ │ │ - @ instruction: 0xf7fcfc4d │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc27 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xffcab494 │ │ │ │ - ldcllt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + blx 0xff32b4d4 │ │ │ │ + ldclt 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - ldclge 4, cr15, [r5], {124} @ 0x7c │ │ │ │ + ldcge 4, cr15, [r7], #496 @ 0x1f0 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vrshr.s64 d18, d5, #64 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfbb1 │ │ │ │ - stmdbge r6, {r0, r1, r2, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfb8b │ │ │ │ + stmdbge r6, {r0, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff1ab4e0 │ │ │ │ - ldclt 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + blx 0xfe82b520 │ │ │ │ + ldclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ + movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - vmlal.u , d20, d1[4] │ │ │ │ - tstls fp, r3 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vpadd.i8 d18, d0, d9 │ │ │ │ @ instruction: 0xf1a38444 │ │ │ │ - bcs 0x22de38 │ │ │ │ + bcs 0x22de78 │ │ │ │ bicshi pc, r7, #0, 4 │ │ │ │ - blcs 0x1bc248 │ │ │ │ + blcs 0x1bc288 │ │ │ │ strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ movweq r1, #13075 @ 0x3313 │ │ │ │ movwcs r1, #17685 @ 0x4515 │ │ │ │ andcs r9, r2, #9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fcfff3 │ │ │ │ - movwcs fp, #11520 @ 0x2d00 │ │ │ │ + @ instruction: 0xf7fcffcd │ │ │ │ + movwcs fp, #11490 @ 0x2ce2 │ │ │ │ movwcs lr, #26606 @ 0x67ee │ │ │ │ andcs lr, r0, #236, 14 @ 0x3b00000 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf908f7f0 │ │ │ │ + @ instruction: 0xf8e2f7f0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcacfa │ │ │ │ - @ instruction: 0xf5b2bcec │ │ │ │ + @ instruction: 0xf7fcacec │ │ │ │ + @ instruction: 0xf5b2bcce │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - tstls r6, r2, ror ip │ │ │ │ + tstls r6, r4, asr ip │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xff3ab574 │ │ │ │ - stcllt 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ + blx 0xfea2b5b4 │ │ │ │ + mcrrlt 7, 15, pc, r6, cr12 @ │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xff8cf7ef │ │ │ │ + @ instruction: 0xff66f7ef │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca817 │ │ │ │ - @ instruction: 0xf5b2bcc8 │ │ │ │ + @ instruction: 0xf7fca815 │ │ │ │ + @ instruction: 0xf5b2bcaa │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - tstls r6, lr, asr #24 │ │ │ │ + tstls r6, r0, lsr ip │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eorne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfeaab5bc │ │ │ │ - mcrrlt 7, 15, pc, r0, cr12 @ │ │ │ │ + blx 0xfe12b5fc │ │ │ │ + stclt 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ @ instruction: 0xf7f0920a │ │ │ │ - @ instruction: 0xf7fcfe4f │ │ │ │ - movwcs fp, #3244 @ 0xcac │ │ │ │ + @ instruction: 0xf7fcfe29 │ │ │ │ + movwcs fp, #3214 @ 0xc8e │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf8b8f7f0 │ │ │ │ + @ instruction: 0xf892f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca814 │ │ │ │ - stmdbge r6, {r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fca812 │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045508 │ │ │ │ strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9c4f7f1 │ │ │ │ - ldclt 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf99ef7f1 │ │ │ │ + bllt 0xfff2b684 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d664 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d6a4 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fcf9f5 │ │ │ │ - vmull.s8 , d0, d9 │ │ │ │ + @ instruction: 0xf7fcf9cf │ │ │ │ + vqdmull.s , d16, d3[6] │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - stcge 4, cr15, [r3], {124} @ 0x7c │ │ │ │ + blge 0xff9ea8ac │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfadf │ │ │ │ - @ instruction: 0xf3c4bbf5 │ │ │ │ + @ instruction: 0xf7fcfab9 │ │ │ │ + @ instruction: 0xf3c4bbd7 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [r4], {239} @ 0xef │ │ │ │ - bllt 0xff92b6b0 │ │ │ │ + stc2 7, cr15, [lr], #956 @ 0x3bc │ │ │ │ + bllt 0xff1ab6f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d6d8 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d718 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcc1 │ │ │ │ - @ instruction: 0xf1b2bbcf │ │ │ │ + @ instruction: 0xf7fcfc9b │ │ │ │ + @ instruction: 0xf1b2bbb1 │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - smlabtls r6, sl, fp, sl │ │ │ │ + smlatbls r6, ip, fp, sl │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ sbcsvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfea2b6c4 │ │ │ │ - bllt 0xfefab6fc │ │ │ │ + blx 0xfe0ab704 │ │ │ │ + bllt 0xfe82b73c │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c429a │ │ │ │ - @ instruction: 0x9106abb6 │ │ │ │ + @ instruction: 0x9106ab98 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ addcc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe52b6ec │ │ │ │ - bllt 0xfeaab724 │ │ │ │ + blx 0x1bab72c │ │ │ │ + bllt 0xfe32b764 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d744 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d784 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03406 │ │ │ │ - @ instruction: 0xf7fcfc49 │ │ │ │ - @ instruction: 0x9106bb99 │ │ │ │ + @ instruction: 0xf7fcfc23 │ │ │ │ + tstls r6, fp, ror fp │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andscs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9f2f7ef │ │ │ │ - bllt 0xfe32b760 │ │ │ │ + @ instruction: 0xf9ccf7ef │ │ │ │ + bllt 0x1bab7a0 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vsubl.s8 q11, d16, d5 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa65 │ │ │ │ - vpadd.i8 , q0, │ │ │ │ + @ instruction: 0xf7fcfa3f │ │ │ │ + vpadd.i8 , q0, │ │ │ │ andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ rscshi pc, sl, #64 @ 0x40 │ │ │ │ tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x43c3a4 │ │ │ │ - blge 0xff9eb094 │ │ │ │ + blcs 0x43c3e4 │ │ │ │ + blge 0xff26b0d4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, r6, fp, lsl #2 │ │ │ │ - andeq lr, r6, r9, lsr #2 │ │ │ │ - andeq lr, r6, r5, lsl r1 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq r9, r6, fp, ror #30 │ │ │ │ - andeq lr, r6, r5, rrx │ │ │ │ + andeq lr, r6, fp, asr #2 │ │ │ │ + andeq lr, r6, r9, ror #2 │ │ │ │ + andeq lr, r6, r5, asr r1 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq r9, r6, pc, ror #30 │ │ │ │ + andeq lr, r6, r5, lsr #1 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa27 │ │ │ │ - tstls r6, sp, lsr fp │ │ │ │ + @ instruction: 0xf7fcfa01 │ │ │ │ + tstls r6, pc, lsl fp │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andsmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf996f7ef │ │ │ │ - bllt 0xc2b818 │ │ │ │ + @ instruction: 0xf970f7ef │ │ │ │ + bllt 0x4ab858 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vmlal.s q9, d16, d1[5] │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa09 │ │ │ │ - tstls r6, pc, lsl fp │ │ │ │ + @ instruction: 0xf7fcf9e3 │ │ │ │ + tstls r6, r1, lsl #22 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ addspl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9faf7ef │ │ │ │ - bllt 0x4ab854 │ │ │ │ + @ instruction: 0xf9d4f7ef │ │ │ │ + blt 0xffd2b894 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vrshr.s64 d16, d21, #64 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9eb │ │ │ │ - tstls r6, r1, lsl #22 │ │ │ │ + @ instruction: 0xf7fcf9c5 │ │ │ │ + smlattls r6, r3, sl, fp │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbeq pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9dcf7ef │ │ │ │ - blt 0xffd2b890 │ │ │ │ + @ instruction: 0xf9b6f7ef │ │ │ │ + blt 0xff5ab8d0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fcff2d │ │ │ │ - rsclt fp, r3, #84, 22 @ 0x15000 │ │ │ │ + @ instruction: 0xf7fcff07 │ │ │ │ + rsclt fp, r3, #55296 @ 0xd800 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ stmib sp, {r3, r8, sl, ip, lr}^ │ │ │ │ strls r3, [sl, #-1286] @ 0xfffffafa │ │ │ │ - cdp2 7, 12, cr15, cr14, cr13, {7} │ │ │ │ + cdp2 7, 10, cr15, cr8, cr13, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaa6d │ │ │ │ - tstls r6, r0, asr #22 │ │ │ │ + @ instruction: 0xf7fcaa5e │ │ │ │ + tstls r6, r2, lsr #22 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eorvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9a6f7ef │ │ │ │ - blt 0xfefab8fc │ │ │ │ + @ instruction: 0xf980f7ef │ │ │ │ + blt 0xfe82b93c │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vmov.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf997 │ │ │ │ - smlatbls r6, sp, sl, fp │ │ │ │ + @ instruction: 0xf7fcf971 │ │ │ │ + smlabbls r6, pc, sl, fp @ │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ sbcscc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf988f7ef │ │ │ │ - blt 0xfe82b938 │ │ │ │ + @ instruction: 0xf962f7ef │ │ │ │ + blt 0xfe0ab978 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s q8, d16, d1[3] │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8f7 │ │ │ │ - smlabbls r6, pc, sl, fp @ │ │ │ │ + @ instruction: 0xf7fcf8d1 │ │ │ │ + tstls r6, r1, ror sl │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ sbccs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8e8f7ef │ │ │ │ - blt 0xfe0ab974 │ │ │ │ + @ instruction: 0xf8c2f7ef │ │ │ │ + blt 0x192b9b4 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vmlal.s q9, d0, d1[1] │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf95b │ │ │ │ - tstls r6, r1, ror sl │ │ │ │ + @ instruction: 0xf7fcf935 │ │ │ │ + tstls r6, r3, asr sl │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rscpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf94cf7ef │ │ │ │ - blt 0x192b9b0 │ │ │ │ + @ instruction: 0xf926f7ef │ │ │ │ + blt 0x11ab9f0 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf93d │ │ │ │ - vpmin.s , , │ │ │ │ + @ instruction: 0xf7fcf917 │ │ │ │ + vpmin.s d11, d9, d21 │ │ │ │ stmdbge r6, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 2, pc, cr10, cr1, {7} │ │ │ │ - blt 0xfed6b9f8 │ │ │ │ + mrc2 7, 1, pc, cr4, cr1, {7} │ │ │ │ + blt 0xfe5eba38 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf897 │ │ │ │ - tstls r6, pc, lsr #20 │ │ │ │ + @ instruction: 0xf7fcf871 │ │ │ │ + tstls r6, r1, lsl sl │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andseq pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf90af7ef │ │ │ │ - blt 0x8aba34 │ │ │ │ + @ instruction: 0xf8e4f7ef │ │ │ │ + blt 0x12ba74 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf879 │ │ │ │ - stmdbge r6, {r0, r4, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf853 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0084630 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ movwls r2, #26371 @ 0x6703 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #30472 @ 0x7708 │ │ │ │ - blx 0xff1aba5e │ │ │ │ + blx 0xfe82ba9e │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcab06 │ │ │ │ - blcs 0xd1c454 │ │ │ │ - svcge 0x0089f47c │ │ │ │ + @ instruction: 0xf7fcaaf8 │ │ │ │ + blcs 0xd1c41c │ │ │ │ + svcge 0x007af47c │ │ │ │ @ instruction: 0xf53c0422 │ │ │ │ - @ instruction: 0xf404af8f │ │ │ │ + @ instruction: 0xf404af80 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ mvneq r8, #200, 4 @ 0x8000000c │ │ │ │ - ldcge 5, cr15, [ip], #-504 @ 0xfffffe08 │ │ │ │ + ldcge 5, cr15, [sl], #-504 @ 0xfffffe08 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7ec970a │ │ │ │ - @ instruction: 0xf648ff69 │ │ │ │ + @ instruction: 0xf648ff49 │ │ │ │ vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x006bf43c │ │ │ │ - blt 0x146bac0 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x005cf43c │ │ │ │ + blt 0xcebb00 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8b5 │ │ │ │ - smlabtcs r1, fp, r9, fp │ │ │ │ + @ instruction: 0xf7fcf88f │ │ │ │ + smlatbcs r1, sp, r9, fp │ │ │ │ orrvc pc, r0, r0, asr #5 │ │ │ │ stmdbcs r1, {r0, r5, lr} │ │ │ │ - stmibge r3, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x82baf8 │ │ │ │ + stmibge r5!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x6abb38 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ strls r0, [r7, -r5, lsl #4] │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf89d │ │ │ │ - @ instruction: 0x9106b9b3 │ │ │ │ + @ instruction: 0xf7fcf877 │ │ │ │ + @ instruction: 0x9106b995 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eormi pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf88ef7ef │ │ │ │ - stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf868f7ef │ │ │ │ + stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff86f7ec │ │ │ │ + @ instruction: 0xff68f7ec │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcfd │ │ │ │ - @ instruction: 0xf8d6ba0a │ │ │ │ + @ instruction: 0xf7fcfcd7 │ │ │ │ + @ instruction: 0xf8d6b9ec │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ ldreq r2, [r0, #832] @ 0x340 │ │ │ │ strbmi sp, [pc], -r2, asr #8 │ │ │ │ - stmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge fp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge sp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fd431f │ │ │ │ - strteq fp, [r2], #-2688 @ 0xfffff580 │ │ │ │ + strteq fp, [r2], #-2674 @ 0xfffff58e │ │ │ │ cmpphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x89a5c │ │ │ │ - stmibge sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x89a9c │ │ │ │ + stmibge pc, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0b62000 │ │ │ │ - vadd.i8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - ldc2l 0, cr15, [r2], #748 @ 0x2ec │ │ │ │ + stc2l 0, cr15, [lr], #748 @ 0x2ec │ │ │ │ ldrvs r2, [r3, r0, lsl #6]! │ │ │ │ - ldmiblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r7, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r9!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff431f │ │ │ │ - @ instruction: 0x4621b8f5 │ │ │ │ + @ instruction: 0x4621b8f3 │ │ │ │ @ instruction: 0xf7eca806 │ │ │ │ - @ instruction: 0xf8d6ff3d │ │ │ │ + @ instruction: 0xf8d6ff1f │ │ │ │ strtmi r3, [sl], -r8, lsl #1 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - ldc2 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - stmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ + stmiblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0b64020 │ │ │ │ - @ instruction: 0x4605f817 │ │ │ │ - blx 0x1729ed6 │ │ │ │ + @ instruction: 0x4605f813 │ │ │ │ + blx 0x1629f16 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ @ instruction: 0xf8968159 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010795 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ea2204 │ │ │ │ - blmi 0xff2ed8c4 │ │ │ │ + blmi 0xff2ed884 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ ldrmi r4, [sp], #-1052 @ 0xfffffbe4 │ │ │ │ strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ tstpvc r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xfe1a9f34 │ │ │ │ + blx 0xfe0a9f74 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf832f7ec │ │ │ │ + @ instruction: 0xf812f7ec │ │ │ │ ldmvs r2!, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - blvs 0xffebf52c │ │ │ │ + blvs 0xffebf56c │ │ │ │ @ instruction: 0xf7ea1ad2 │ │ │ │ - movwcs pc, #52993 @ 0xcf01 @ │ │ │ │ + movwcs pc, #52961 @ 0xcee1 @ │ │ │ │ @ instruction: 0xf7fc60f3 │ │ │ │ - @ instruction: 0xf414b97a │ │ │ │ + @ instruction: 0xf414b95c │ │ │ │ @ instruction: 0xf47c1f40 │ │ │ │ - @ instruction: 0xf3c4a900 │ │ │ │ + vmul.i q13, q10, d2[4] │ │ │ │ vcgt.s8 q9, q8, q0 │ │ │ │ strdmi r7, [r2], -lr @ │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r4, #50331648 @ 0x3000000 │ │ │ │ andls r0, r8, #91 @ 0x5b │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [r4, #980] @ 0x3d4 │ │ │ │ - stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ + ldmlt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r5, [sl, #-768] @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmge r0, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmdblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdble ip, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ - blx 0xb60d8 │ │ │ │ + blx 0xb6118 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf01380f8 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ - @ instruction: 0xf7ecafc2 │ │ │ │ - blcs 0x46ca04 │ │ │ │ + @ instruction: 0xf7ecafc0 │ │ │ │ + blcs 0x46c9c4 │ │ │ │ strdcs sp, [r1, -fp] │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ tstphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - svcge 0x0015f47e │ │ │ │ + svcge 0x0013f47e │ │ │ │ stmdbge r6, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2 7, cr15, [r2], {241} @ 0xf1 │ │ │ │ - ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ + ldmlt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vpadd.i8 d18, d0, d9 │ │ │ │ @ instruction: 0xf1a3810e │ │ │ │ - bcs 0x22e650 │ │ │ │ - blcc 0x1124080 │ │ │ │ + bcs 0x22e690 │ │ │ │ + blcc 0x11240c0 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r2, r3, r6, r8, pc}^ @ │ │ │ │ cmppeq sl, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ cmpeq r6, sl, asr #2 │ │ │ │ cmpeq r8, r6, asr #2 │ │ │ │ @ instruction: 0xf6400148 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ - stmge r7, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r9!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ - stmdacc r0, {r7, fp, sp, pc} │ │ │ │ + stmdacc r0, {r1, r5, r6, fp, sp, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - ldmdalt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - stmiage sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage pc, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ smlalbtne pc, r0, r4, r3 @ │ │ │ │ - strcs pc, [r0, -r4, asr #7] │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vaddw.u8 , q2, d11 │ │ │ │ - vsubw.u8 , q10, d0 │ │ │ │ + vabdl.u8 q9, d4, d0 │ │ │ │ ldreq r1, [r1, -r0, asr #11] │ │ │ │ - stmdage ip, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf53d0592 │ │ │ │ - @ instruction: 0xf7fca809 │ │ │ │ - blcs 0x45c124 │ │ │ │ + svcge 0x00fdf57c │ │ │ │ + @ instruction: 0xf53c0592 │ │ │ │ + @ instruction: 0xf7fcaffa │ │ │ │ + blcs 0x45c0ec │ │ │ │ @ instruction: 0x2101d995 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d106 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ @ instruction: 0xe788abbd │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf7ecbbb9 │ │ │ │ - vmla.f32 , , │ │ │ │ + vmla.f32 d31, d19, d19 │ │ │ │ vrshr.s64 d21, d5, #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r5, #240] @ 0xf0 │ │ │ │ - ldmlt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r6, #240] @ 0xf0 │ │ │ │ + ldmlt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ orrhi pc, pc, r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r2, #944]! @ 0x3b0 │ │ │ │ + stc2 7, cr15, [r2, #944] @ 0x3b0 │ │ │ │ addscc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf92cf7f6 │ │ │ │ + @ instruction: 0xf906f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcadbe │ │ │ │ - vtst.8 d27, d23, d12 │ │ │ │ + @ instruction: 0xf7fcadaf │ │ │ │ + vtst.8 , , q15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs ip, {r6, sp, lr} │ │ │ │ - mrc2 0, 7, pc, cr0, cr5, {5} │ │ │ │ + mcr2 0, 7, pc, cr12, cr5, {5} @ │ │ │ │ vnmla.f32 s8, s26, s2 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf0b62200 │ │ │ │ - @ instruction: 0xe689f977 │ │ │ │ + @ instruction: 0xe689f973 │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 7, 6, cr15, cr14, cr13, {7} │ │ │ │ - svclt 0x00f4f7fb │ │ │ │ + cdp2 7, 4, cr15, cr8, cr13, {7} │ │ │ │ + svclt 0x00d6f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #25864 @ 0x6508 │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0073f43c │ │ │ │ - ldmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0064f43c │ │ │ │ + ldmdalt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ eorne pc, r8, r7, asr r8 @ │ │ │ │ - blx 0x72a1b2 │ │ │ │ + blx 0x62a1f2 │ │ │ │ movwcs lr, #1707 @ 0x6ab │ │ │ │ - mcrlt 7, 6, pc, cr13, cr14, {7} @ │ │ │ │ - ldc2l 7, cr15, [r8, #-944] @ 0xfffffc50 │ │ │ │ + mcrlt 7, 6, pc, cr11, cr14, {7} @ │ │ │ │ + ldc2 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ subspl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9acf7f6 │ │ │ │ + @ instruction: 0xf986f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad5a │ │ │ │ - @ instruction: 0xf7ecb83e │ │ │ │ - @ instruction: 0xf648fd49 │ │ │ │ + @ instruction: 0xf7fcad4b │ │ │ │ + @ instruction: 0xf7ecb820 │ │ │ │ + @ instruction: 0xf648fd29 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [fp, #-240] @ 0xffffff10 │ │ │ │ - stmdalt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [ip, #-240]! @ 0xffffff10 │ │ │ │ + ldmdalt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ - @ instruction: 0xf404be10 │ │ │ │ + @ instruction: 0xf404be0e │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ suble r6, pc, r0, ror #30 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd439 │ │ │ │ - @ instruction: 0xf648fd17 │ │ │ │ + @ instruction: 0xf648fcf7 │ │ │ │ vrshr.s64 d21, d17, #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r3, #-240]! @ 0xffffff10 │ │ │ │ - ldmdalt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r2, sl, r4, lsr #6 │ │ │ │ - addeq r2, sl, sl, lsl #2 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r4, #-240]! @ 0xffffff10 │ │ │ │ + svclt 0x00f3f7fb │ │ │ │ + addeq r2, sl, r4, ror #5 │ │ │ │ + addeq r2, sl, sl, asr #1 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf90 │ │ │ │ - blcs 0x45c5ec │ │ │ │ + @ instruction: 0xf7ffaf72 │ │ │ │ + blcs 0x45c62c │ │ │ │ mrcge 6, 5, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - blx 0xf6774 │ │ │ │ + blx 0xf67b4 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ teqle lr, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ andcs r9, r0, #1073741826 @ 0x40000002 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fbfad9 │ │ │ │ - @ instruction: 0xf7ecbfe6 │ │ │ │ - @ instruction: 0xf648fcdd │ │ │ │ + @ instruction: 0xf7fbfab3 │ │ │ │ + @ instruction: 0xf7ecbfc8 │ │ │ │ + @ instruction: 0xf648fcbd │ │ │ │ vsubl.s8 q11, d0, d5 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r3], #240 @ 0xf0 │ │ │ │ - svclt 0x00d7f7fb │ │ │ │ + stmdacs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4], #240 @ 0xf0 │ │ │ │ + svclt 0x00b9f7fb │ │ │ │ subspl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f59307 │ │ │ │ + stmdacs r0, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fbd09c │ │ │ │ - movwcs fp, #20418 @ 0x4fc2 │ │ │ │ + movwcs fp, #20388 @ 0x4fa4 │ │ │ │ movwcs lr, #26570 @ 0x67ca │ │ │ │ movwcs lr, #10184 @ 0x27c8 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ @ instruction: 0xf3c4e7c4 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf646031c │ │ │ │ vsubl.s8 q10, d0, d13 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf8cef7f6 │ │ │ │ + @ instruction: 0xf8a8f7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r1, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r2, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe8709 │ │ │ │ - @ instruction: 0xf3c4b991 │ │ │ │ + @ instruction: 0xf3c4b98f │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf648031c │ │ │ │ vsubl.s8 q11, d16, d29 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf8b2f7f6 │ │ │ │ + @ instruction: 0xf88cf7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r1, r2, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldr r8, [ip, #-1801] @ 0xfffff8f7 │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbfc29 │ │ │ │ - svcvs 0x0033bf7e │ │ │ │ + @ instruction: 0xf7fbfc09 │ │ │ │ + svcvs 0x0033bf60 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vqadd.s8 d24, d20, d15 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6bf948 │ │ │ │ - ldc2l 7, cr15, [r4], #936 @ 0x3a8 │ │ │ │ + blvs 0xff6bf988 │ │ │ │ + ldc2l 7, cr15, [r4], {234} @ 0xea │ │ │ │ ldrvs r6, [r3, #3443]! @ 0xd73 │ │ │ │ svclt 0x0019f7fe │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952cb4 │ │ │ │ + beq 0xfe952cf4 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addscc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0055f47b │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0037f47b │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - ldmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ - blvs 0xfe719c38 │ │ │ │ + blvs 0xfe719c78 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr4, cr15, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -pc, asr #29 │ │ │ │ - blx 0x62a19e │ │ │ │ + blx 0x82a1de │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - andcs sl, r4, lr, lsr pc │ │ │ │ - ldc2 0, cr15, [r8, #724] @ 0x2d4 │ │ │ │ + andcs sl, r4, r0, lsr #30 │ │ │ │ + ldc2 0, cr15, [r4, #724] @ 0x2d4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0bb6819 │ │ │ │ - @ instruction: 0xf7fbfa43 │ │ │ │ - shasxmi fp, r0, r0 │ │ │ │ - @ instruction: 0xff64f7ec │ │ │ │ - svclt 0x002bf7fb │ │ │ │ + @ instruction: 0xf7fbfa3f │ │ │ │ + shadd16mi fp, r0, r2 │ │ │ │ + @ instruction: 0xff3ef7ec │ │ │ │ + svclt 0x000df7fb │ │ │ │ @ instruction: 0x46306d73 │ │ │ │ - bne 0xff2c83e4 │ │ │ │ - @ instruction: 0xf874f7f1 │ │ │ │ + bne 0xff2c8424 │ │ │ │ + @ instruction: 0xf84ef7f1 │ │ │ │ rscsvs r2, r3, r5, lsl #6 │ │ │ │ - svclt 0x0021f7fb │ │ │ │ + svclt 0x0003f7fb │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbff81 │ │ │ │ - @ instruction: 0xf7ecbf1c │ │ │ │ - @ instruction: 0xf648fc13 │ │ │ │ + @ instruction: 0xf7fbff5b │ │ │ │ + @ instruction: 0xf7ecbefe │ │ │ │ + @ instruction: 0xf648fbf3 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r9], #-240 @ 0xffffff10 │ │ │ │ - svclt 0x000df7fb │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [sl], {60} @ 0x3c │ │ │ │ + mcrlt 7, 7, pc, cr15, cr11, {7} @ │ │ │ │ eorscc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr7, cr11, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr9, cr11, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952da0 │ │ │ │ + beq 0xfe952de0 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addmi pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr15, cr11, {3} │ │ │ │ + @ instruction: 0xf7f59307 │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr1, cr11, {3} @ │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - stmialt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, ror pc │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - ldc2 0, cr15, [r2, #-724]! @ 0xfffffd2c │ │ │ │ + stc2 0, cr15, [lr, #-724]! @ 0xfffffd2c │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0bb6819 │ │ │ │ - smmls r0, sp, r9, pc @ │ │ │ │ + smmls r0, r9, r9, pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, sp, r7, lsl #17 │ │ │ │ ldrbeq r4, [sl, r9, lsr #23]! │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - msrhi CPSR_xc, r1, lsl #2 │ │ │ │ + msrhi CPSR_s, r1, lsl #2 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r8, #-944] @ 0xfffffc50 │ │ │ │ + stc2 7, cr15, [r6, #-944]! @ 0xfffffc50 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48104 │ │ │ │ @ instruction: 0xf5056080 │ │ │ │ ldrcc r5, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ strbvs r4, [r7, #-1576]! @ 0xfffff9d8 │ │ │ │ - blx 0xeaa3d8 │ │ │ │ + blx 0xdaa418 │ │ │ │ tstlt lr, r1, lsl #13 │ │ │ │ @ instruction: 0xf990fa90 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ ldcne 6, cr4, [sl], #312 @ 0x138 │ │ │ │ svcmi 0x0068f5b9 │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x16ba56c │ │ │ │ + beq 0x16ba5ac │ │ │ │ orrsne lr, r3, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ ldmdacs lr, {r0, r1, r3, r5, r8, pc} │ │ │ │ msrhi CPSR_, r0 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtvs r6, [r6], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svcvs 0x00a78132 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - blmi 0xfe29a834 │ │ │ │ + blmi 0xfe29a874 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50358d3 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ svcvs 0x0023681f │ │ │ │ @@ -96244,145 +96260,145 @@ │ │ │ │ ldreq r8, [r8], r1, lsr #2 │ │ │ │ tstphi pc, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ msrmi SPSR_f, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #1743 @ 0x6cf @ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r3 │ │ │ │ vmlal.s q10, d15, d0[6] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbhi pc, [sp], #0 @ │ │ │ │ + strbthi pc, [r0], #0 @ │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0x4631d035 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - bllt 0xfeeac674 │ │ │ │ + bllt 0xfeeac6c4 │ │ │ │ msrmi SPSR_fsxc, #6 │ │ │ │ svcmi 0x006ff1b3 │ │ │ │ - ldrthi pc, [pc], #0 @ 0x6e314 @ │ │ │ │ + strbhi pc, [r2], #0 @ │ │ │ │ @ instruction: 0xf6cf2300 │ │ │ │ eorsmi r7, r3, r0, lsl r3 │ │ │ │ svcmi 0x0079f1b3 │ │ │ │ @ instruction: 0xf026d107 │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [r2], #152 @ 0x98 │ │ │ │ + ldc2 0, cr15, [r0], #152 @ 0x98 │ │ │ │ @ instruction: 0x4631bb10 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ - stmiblt r8!, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf9f4f02c │ │ │ │ + @ instruction: 0xf9fcf02c │ │ │ │ ldrtmi fp, [r1], -r0, asr #19 │ │ │ │ @ instruction: 0xf0264620 │ │ │ │ - ldmiblt r8, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf836f013 │ │ │ │ svceq 0x0033b970 │ │ │ │ tstle r4, lr, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 5, cr15, cr6, cr12, {1} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr12, {1} │ │ │ │ @ instruction: 0xf04fb930 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x82c34e │ │ │ │ + blx 0xffeac38c │ │ │ │ cmnlt r3, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ andeq pc, lr, #2 │ │ │ │ - b 0x10f8790 │ │ │ │ + b 0x10f87d0 │ │ │ │ svclt 0x00080203 │ │ │ │ stmib r4, {r1, r3, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3121c │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ mcrcs 0, 0, r6, cr0, cr12, {3} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ cmnlt r3, r3, ror #28 │ │ │ │ - blcs 0xc873c │ │ │ │ + blcs 0xc877c │ │ │ │ stcvs 8, cr13, [r6, #240]! @ 0xf0 │ │ │ │ addsmi r6, r6, #3616 @ 0xe20 │ │ │ │ msrhi SPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf0b96ea0 │ │ │ │ - movwcs pc, #2087 @ 0x827 @ │ │ │ │ + movwcs pc, #2083 @ 0x823 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ stmiavs r2!, {r0, r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - bne 0xff549b5c │ │ │ │ + bne 0xff549b9c │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0xf640d220 │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ strtmi sp, [r8], -r6, lsr #18 │ │ │ │ ldrdpl pc, [r0], r4 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ - tstplt sp, r9, asr r9 @ p-variant is OBSOLETE │ │ │ │ + tstplt sp, r5, asr r9 @ p-variant is OBSOLETE │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r9, #104, 30 @ 0x1a0 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ - b 0x1130d4c │ │ │ │ + b 0x1130d8c │ │ │ │ bfieq r1, r2, #7, #20 │ │ │ │ ldmdbcs lr, {r3, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r4, r8, ip, lr, pc} │ │ │ │ rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - bne 0x1749b98 │ │ │ │ + bne 0x1749bd8 │ │ │ │ stmdale r9, {r0, r1, r4, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xffbef7eb │ │ │ │ + @ instruction: 0xff9ef7eb │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ adcvs r3, r7, r2, lsl #14 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrthi pc, [r8], -r0, asr #32 @ │ │ │ │ + ldrthi pc, [r9], -r0, asr #32 @ │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10d8ff0 │ │ │ │ - blx 0x830c78 │ │ │ │ + blx 0x830cb8 │ │ │ │ eorcs pc, r0, #8781824 @ 0x860000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ svc 0x00b8f227 │ │ │ │ tstcc r8, #323584 @ 0x4f000 │ │ │ │ - blcs 0x3fd070 │ │ │ │ - ldrhi pc, [r4, r0, lsl #4]! │ │ │ │ + blcs 0x3fd0b0 │ │ │ │ + ldrhi pc, [r5, r0, lsl #4]! │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ cmpeq r5, r5, lsl r2 │ │ │ │ subseq r0, r1, #100, 4 @ 0x40000006 │ │ │ │ orreq r0, pc, r8, lsl #5 │ │ │ │ - ldrsheq r0, [pc, #26] @ 0x6e49e │ │ │ │ + ldrsheq r0, [pc, #26] @ 0x6e4de │ │ │ │ asrseq r0, r2, #3 │ │ │ │ teqeq pc, pc, lsl #1 │ │ │ │ sbcseq r0, sp, r7, lsr #2 │ │ │ │ svclt 0x00000173 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrdeq r1, [sl], r8 │ │ │ │ + umulleq r1, sl, r8, ip │ │ │ │ stmiavs r3!, {r0, r5, r6, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf6401a5b │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ mrcge 6, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldrdvs pc, [r0], r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8f2f06b │ │ │ │ - blt 0x109a8f4 │ │ │ │ + @ instruction: 0xf8eef06b │ │ │ │ + blt 0x109a934 │ │ │ │ @ instruction: 0xf894b280 │ │ │ │ - b 0x107a848 │ │ │ │ + b 0x107a888 │ │ │ │ ldcne 6, cr4, [sl, #-36]! @ 0xffffffdc │ │ │ │ adcvs r6, r2, r6, lsr #12 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blmi 0xff25a00c │ │ │ │ - blls 0x348540 │ │ │ │ + blmi 0xff25a04c │ │ │ │ + blls 0x348580 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf04f85e5 │ │ │ │ + @ instruction: 0xf04f85e6 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - @ instruction: 0xf01aba5f │ │ │ │ + @ instruction: 0xf01aba39 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ - bmi 0xfefda0f4 │ │ │ │ + bmi 0xfefda134 │ │ │ │ tstpeq r8, r2, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852468c │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ eorsmi r0, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf43f4283 │ │ │ │ strbmi sl, [r2, #-3828]! @ 0xfffff10c │ │ │ │ @ instruction: 0xe726d1f5 │ │ │ │ @@ -96391,60 +96407,60 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r2 │ │ │ │ vmla.f d20, d15, d0[6] │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ @ instruction: 0xf57f0659 │ │ │ │ usat sl, #5, r8, lsl #30 │ │ │ │ @ instruction: 0xf0b74638 │ │ │ │ - @ instruction: 0xf04ff9e5 │ │ │ │ + @ instruction: 0xf04ff9e1 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46202212 │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf7f56666 │ │ │ │ - str pc, [r7, -pc, lsr #20]! │ │ │ │ + str pc, [r7, -r9, lsl #20]! │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ addvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vshr.u64 d24, d12, #61 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ - @ instruction: 0x83b6f000 │ │ │ │ + @ instruction: 0x83b9f000 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mcrge 4, 5, pc, cr9, cr15, {1} @ │ │ │ │ - beq 0x2aa9b8 │ │ │ │ + beq 0x2aa9f8 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - blx 0x83fecc │ │ │ │ + blx 0x83ff0c │ │ │ │ vadd.i32 d15, d23, d6 │ │ │ │ @ instruction: 0xf418ef22 │ │ │ │ @ instruction: 0xf0406f80 │ │ │ │ - @ instruction: 0xf418861f │ │ │ │ + @ instruction: 0xf4188620 │ │ │ │ @ instruction: 0xf0407280 │ │ │ │ - vst3.8 {d8,d10,d12}, [r8 :64], r4 │ │ │ │ + vst3.8 {d8,d10,d12}, [r8 :64], r5 │ │ │ │ @ instruction: 0xf5b36328 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ - vqshl.s8 d8, d3, d16 │ │ │ │ - blcs 0xfe08f770 │ │ │ │ - ldrbthi pc, [r8], #0 @ │ │ │ │ + vqshl.s8 d8, d4, d16 │ │ │ │ + blcs 0xfe08f7b4 │ │ │ │ + ldrbthi pc, [r9], #0 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r3], #0 @ │ │ │ │ + ldrbhi pc, [r4], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf008aed2 │ │ │ │ andcs r0, r2, #8323072 @ 0x7f0000 │ │ │ │ andls r4, r0, #84934656 @ 0x5100000 │ │ │ │ - rsbspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ @ instruction: 0x46208014 │ │ │ │ @ instruction: 0xf04f260d │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ strls r0, [r4], -sp, lsl #22 │ │ │ │ - blge 0x128d28 │ │ │ │ - @ instruction: 0xf8fcf7f0 │ │ │ │ + blge 0x128d68 │ │ │ │ + @ instruction: 0xf8d6f7f0 │ │ │ │ @ instruction: 0xf8d4e6be │ │ │ │ vst4. {d26-d29}, [pc], r8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #4 │ │ │ │ andeq lr, sl, #204800 @ 0x32000 │ │ │ │ bicshi pc, sp, r0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ @@ -96452,39 +96468,39 @@ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldmdane pc!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ vadd.i32 d10, d7, d2 │ │ │ │ @ instruction: 0xf418eed4 │ │ │ │ @ instruction: 0xf0406200 │ │ │ │ - @ instruction: 0xf89483ea │ │ │ │ + @ instruction: 0xf89483ed │ │ │ │ vqadd.u8 , q11, │ │ │ │ strtmi r0, [r0], -sl, lsl #2 │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ - stc2l 7, cr15, [r8, #944] @ 0x3b0 │ │ │ │ + stc2 7, cr15, [r2, #944]! @ 0x3b0 │ │ │ │ @ instruction: 0xf1b8e692 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - @ instruction: 0xf10d8335 │ │ │ │ + @ instruction: 0xf10d8338 │ │ │ │ eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ cdp 2, 11, cr15, cr4, cr7, {1} │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ed9302 │ │ │ │ - stmdacs r0, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ vmin.s8 q15, q2, q13 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ - blne 0xfe5eece0 │ │ │ │ + blne 0xfe5eed20 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ea6bc9 │ │ │ │ - @ instruction: 0x6d63f9ef │ │ │ │ + @ instruction: 0x6d63f9cf │ │ │ │ strvs r4, [r3, #1075]! @ 0x433 │ │ │ │ svcvs 0x0061e68e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ @ instruction: 0xf1b881de │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf10dae12 │ │ │ │ ldrmi r0, [r1], -r8, lsl #20 │ │ │ │ @@ -96492,101 +96508,101 @@ │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ cdp 2, 8, cr15, cr10, cr7, {1} │ │ │ │ vst1.16 {d14}, [r8 :128], r7 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ ldrbmi sl, [r1], -lr, asr #28 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - @ instruction: 0x83a1f000 │ │ │ │ + @ instruction: 0x83a4f000 │ │ │ │ @ instruction: 0x4620b273 │ │ │ │ strcs pc, [r3], -r6, asr #7 │ │ │ │ subseq r9, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf7f59303 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr13, cr15, {1} │ │ │ │ movwcs lr, #1602 @ 0x642 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ svcvs 0x0000f418 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ movwls r9, #13826 @ 0x3602 │ │ │ │ - blx 0x1853324 │ │ │ │ + blx 0x1853364 │ │ │ │ movwls pc, #29576 @ 0x7388 @ │ │ │ │ - cmpphi r6, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ + cmpphi r9, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - @ instruction: 0xffe0f7f6 │ │ │ │ + @ instruction: 0xffbaf7f6 │ │ │ │ vrsubhn.i16 d30, q3, q14 │ │ │ │ - blx 0x1837f2c │ │ │ │ + blx 0x1837f6c │ │ │ │ movwcs pc, #2952 @ 0xb88 @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf0409306 │ │ │ │ - svcvs 0x00238301 │ │ │ │ + svcvs 0x00238304 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed52f44 │ │ │ │ + blx 0xfed52f84 │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ - rscsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + eorspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r0, #10587 @ 0x295b │ │ │ │ - @ instruction: 0xf8a8f7f0 │ │ │ │ + @ instruction: 0xf882f7f0 │ │ │ │ @ instruction: 0xf418e60e │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ - @ instruction: 0xf8d48318 │ │ │ │ + @ instruction: 0xf8d4831b │ │ │ │ vhadd.u8 , q11, q4 │ │ │ │ ldrbeq r0, [r8], -sl, lsl #4 │ │ │ │ - strhi pc, [r9], -r0, lsl #2 │ │ │ │ + strhi pc, [sl], -r0, lsl #2 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - blcs 0x7fff8 │ │ │ │ + blcs 0x80038 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x000c6b99 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ andcc lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf972f7ea │ │ │ │ + @ instruction: 0xf952f7ea │ │ │ │ vsli.64 q15, q9, #6 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ andcs r3, r1, r8, lsl #1 │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf0039207 │ │ │ │ andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ andls r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf0084620 │ │ │ │ @ instruction: 0xf4180207 │ │ │ │ andls r6, r6, #0, 30 │ │ │ │ @ instruction: 0xf04f9605 │ │ │ │ teqle r1, r2, lsl #4 │ │ │ │ - @ instruction: 0xf8f6f7f1 │ │ │ │ + @ instruction: 0xf8d0f7f1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [r1, #3532] @ 0xdcc │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ smlabtcs r2, r6, r3, pc @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ addeq lr, r3, #323584 @ 0x4f000 │ │ │ │ - adcshi pc, pc, #64 @ 0x40 │ │ │ │ + sbchi pc, r2, #64 @ 0x40 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strb pc, [r3, #2213] @ 0x8a5 @ │ │ │ │ + strb pc, [r3, #2175] @ 0x87f @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, r8, lr, r8 │ │ │ │ + ldrhteq r8, [r3], -r0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf288fa5f │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ addseq r2, r2, r1 │ │ │ │ strls r2, [r6], -r0, lsl #2 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ andls r2, r7, #13631488 @ 0xd00000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ svcvs 0x0000f418 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ sbcle r9, sp, r5, lsl #12 │ │ │ │ - mrc2 7, 4, pc, cr0, cr0, {7} │ │ │ │ + mcr2 7, 3, pc, cr10, cr0, {7} @ │ │ │ │ vabal.u8 q15, d22, d18 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ @ instruction: 0xf0083088 │ │ │ │ andcs r0, r1, r7, lsl #2 │ │ │ │ vmov.i32 q8, #226 @ 0x000000e2 │ │ │ │ andls r0, r7, #203423744 @ 0xc200000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @@ -96595,841 +96611,842 @@ │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r0, r2, r9, sl, ip, pc}^ │ │ │ │ ldrbmi r0, [r1], -r2, lsl #2 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xe7e1d0b0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ andls r2, r4, #268435456 @ 0x10000000 │ │ │ │ - sbceq pc, r2, #402653187 @ 0x18000003 │ │ │ │ + andeq pc, r7, #8 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + movwcs r9, #518 @ 0x206 │ │ │ │ + sbceq pc, r2, #402653187 @ 0x18000003 │ │ │ │ strne pc, [r4], r6, asr #7 │ │ │ │ - andls r2, r5, #0, 6 │ │ │ │ - @ instruction: 0xf0089607 │ │ │ │ - andls r0, r6, #1879048192 @ 0x70000000 │ │ │ │ + strls r9, [r7], -r5, lsl #4 │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ strmi r2, [fp], -r2, lsl #6 │ │ │ │ andvs pc, r0, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf0404651 │ │ │ │ - @ instruction: 0x462082bd │ │ │ │ + strtmi r8, [r0], -r0, asr #5 │ │ │ │ svcvs 0x0020e794 │ │ │ │ biceq pc, r2, r6, asr #7 │ │ │ │ andeq pc, r7, #8 │ │ │ │ strne pc, [r9], r6, asr #7 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ svcvs 0x0000f418 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ - addshi pc, r2, #0 │ │ │ │ + addshi pc, r5, #0 │ │ │ │ stmdacs r1, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ streq pc, [r7], -r6 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - adcshi pc, r4, #0 │ │ │ │ - svceq 0x0003f1b8 │ │ │ │ - sbcshi pc, r2, #0 │ │ │ │ - @ instruction: 0xf1b89104 │ │ │ │ + @ instruction: 0xf0009302 │ │ │ │ + @ instruction: 0xf1b882b6 │ │ │ │ + @ instruction: 0xf0000f03 │ │ │ │ + stmib sp, {r0, r1, r4, r6, r7, r9, pc}^ │ │ │ │ + @ instruction: 0xf1b81604 │ │ │ │ ldrbmi r0, [r1], -r1, lsl #30 │ │ │ │ - stmib sp, {r0, r2, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf0003202 │ │ │ │ - vhsub.s8 q12, , q0 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf0009203 │ │ │ │ + vhsub.s8 q12, , q1 │ │ │ │ + vrsra.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf6490312 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - beq 0xaaa44 │ │ │ │ - bleq 0xaaa48 │ │ │ │ - blge 0x229044 │ │ │ │ - stc2l 7, cr15, [r2, #956] @ 0x3bc │ │ │ │ + beq 0xaaa84 │ │ │ │ + bleq 0xaaa88 │ │ │ │ + blge 0x229084 │ │ │ │ + ldc2 7, cr15, [ip, #956] @ 0x3bc │ │ │ │ @ instruction: 0xf418e530 │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ - vmlal.u q12, d24, d2[0] │ │ │ │ - blcc 0xb752c │ │ │ │ + vmlal.u q12, d24, d3[0] │ │ │ │ + blcc 0xb756c │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ - ldm pc, {r0, r3, r4, r5, r8, sl, pc}^ @ │ │ │ │ - orreq pc, sl, r3, lsl r0 @ │ │ │ │ - @ instruction: 0x012a0160 │ │ │ │ - rscseq r0, r0, fp, lsl #2 │ │ │ │ - ldrdeq r0, [sl, #-2] │ │ │ │ - blx 0x184a5c0 │ │ │ │ + ldm pc, {r1, r3, r4, r5, r8, sl, pc}^ @ │ │ │ │ + orreq pc, sp, r3, lsl r0 @ │ │ │ │ + @ instruction: 0x012d0163 │ │ │ │ + rscseq r0, r1, sp, lsl #2 │ │ │ │ + ldrdeq r0, [sp, #-2] │ │ │ │ + blx 0x184a600 │ │ │ │ vsubw.u8 , q11, d8 │ │ │ │ movwls r2, #22018 @ 0x5602 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ ldmdbeq r2, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwvs pc, #1048 @ 0x418 @ │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ @ instruction: 0xf0409202 │ │ │ │ - vqsub.s8 d24, d7, d26 │ │ │ │ - vmvn.i32 , #218103808 @ 0x0d000000 │ │ │ │ + vqsub.s8 d24, d7, d29 │ │ │ │ + @ instruction: 0xf2c056b5 │ │ │ │ @ instruction: 0xf6490612 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ andls r2, r0, r1 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - ldrbt pc, [r9], #3895 @ 0xf37 @ │ │ │ │ + ldrbt pc, [r9], #3857 @ 0xf11 @ │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ subcs pc, r2, #200, 6 @ 0x20000003 │ │ │ │ @ instruction: 0xf0083a01 │ │ │ │ andcs r0, r1, r7, lsl #2 │ │ │ │ @ instruction: 0xf0039106 │ │ │ │ tstcs r1, pc, lsl #6 │ │ │ │ vaddw.u8 , q3, d4 │ │ │ │ vaddw.u8 , q11, d2 │ │ │ │ smlabtls r7, r2, r6, r0 │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r0, r1, r2, r3, r6, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r4, r6, r8, sl, pc}^ @ │ │ │ │ ldrbtvc pc, [pc], -r2 @ │ │ │ │ @ instruction: 0x5e646a70 │ │ │ │ @ instruction: 0xf1b80058 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ vmla.f32 d26, d16, d2 │ │ │ │ tstcs r0, pc, ror r6 │ │ │ │ stmdage r2, {r5, r9, sp} │ │ │ │ ldcl 2, cr15, [sl], #156 @ 0x9c │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0xf0409602 │ │ │ │ - @ instruction: 0xf41a84b2 │ │ │ │ + @ instruction: 0xf41a84b3 │ │ │ │ @ instruction: 0xf43f4f00 │ │ │ │ vfma.f32 d26, d20, d28 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf0b40895 │ │ │ │ - rsbseq pc, r2, fp, asr ip @ │ │ │ │ + rsbseq pc, r2, r7, asr ip @ │ │ │ │ @ instruction: 0xf8d84606 │ │ │ │ @ instruction: 0xf0b81038 │ │ │ │ - @ instruction: 0xf06ffddf │ │ │ │ + @ instruction: 0xf06ffddb │ │ │ │ ldrtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0b84630 │ │ │ │ - stmiavs r3!, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0xf0421a9a │ │ │ │ @ instruction: 0xf7ea0201 │ │ │ │ - movwcs pc, #14373 @ 0x3825 @ │ │ │ │ + movwcs pc, #14341 @ 0x3805 @ │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ ldrtmi r0, [r1], -r1, lsl #4 │ │ │ │ ldrsbteq pc, [ip], -r8 @ │ │ │ │ - mcr2 0, 6, pc, cr14, cr8, {5} @ │ │ │ │ + mcr2 0, 6, pc, cr10, cr8, {5} @ │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0b84630 │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46302395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - @ instruction: 0xf04ffd53 │ │ │ │ + @ instruction: 0xf04ffd4f │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ strtmi lr, [r0], -sl, lsl #9 │ │ │ │ - blx 0x142ca2a │ │ │ │ + blx 0xaaca6a │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ ldrbmi lr, [r1], -sp, lsr #8 │ │ │ │ strtmi r2, [r0], -r9, lsl #4 │ │ │ │ - mcr2 7, 4, pc, cr2, cr0, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr12, cr0, {7} │ │ │ │ @ instruction: 0x4651e47c │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - mrc2 7, 3, pc, cr12, cr0, {7} │ │ │ │ + mrc2 7, 2, pc, cr6, cr0, {7} │ │ │ │ @ instruction: 0x4651e476 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 3, pc, cr6, cr0, {7} │ │ │ │ + mrc2 7, 2, pc, cr0, cr0, {7} │ │ │ │ @ instruction: 0x4651e470 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - mrc2 7, 3, pc, cr0, cr0, {7} │ │ │ │ + mcr2 7, 2, pc, cr10, cr0, {7} @ │ │ │ │ ldrbmi lr, [r1], -sl, ror #8 │ │ │ │ strtmi r2, [r0], -r8, lsl #4 │ │ │ │ - mcr2 7, 3, pc, cr10, cr0, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr4, cr0, {7} @ │ │ │ │ ldrbmi lr, [r1], -r4, ror #8 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xff0af7f0 │ │ │ │ + mcr2 7, 7, pc, cr4, cr0, {7} @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [fp], #-3158 @ 0xfffff3aa │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrrge 4, 3, pc, sp, cr15 @ │ │ │ │ - ldmdbeq r3!, {r1, r4, r6, sl, sp, lr, pc} │ │ │ │ - stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0xfe140424 │ │ │ │ - strtmi r0, [r0], -r8, lsl #6 │ │ │ │ - movwls r2, #15117 @ 0x3b0d │ │ │ │ - andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ - movwls r2, #16897 @ 0x4201 │ │ │ │ - andls r2, r0, #0, 6 │ │ │ │ - rscsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strbeq pc, [r3], r6, asr #7 @ │ │ │ │ - movwcc lr, #27085 @ 0x69cd │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - ldc2 7, cr15, [r2, #-956]! @ 0xfffffc44 │ │ │ │ - ldmdbeq r2!, {r2, r4, r5, sl, sp, lr, pc} │ │ │ │ + adcslt lr, r6, #1375731712 @ 0x52000000 │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + @ instruction: 0x46200932 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - b 0xfe0f771c │ │ │ │ - ldrbmi r0, [r1], -r8, lsl #4 │ │ │ │ + strbeq pc, [r3], r6, asr #7 @ │ │ │ │ + andeq lr, r8, #532480 @ 0x82000 │ │ │ │ + bcs 0x3d333c │ │ │ │ + svclt 0x000c9204 │ │ │ │ + andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ + vhsub.s8 d25, d7, d0 │ │ │ │ + vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ + stmib sp, {r1, r4, r9}^ │ │ │ │ + movwls r3, #8966 @ 0x2306 │ │ │ │ + @ instruction: 0xf7ef9605 │ │ │ │ + ldrt pc, [r3], #-3339 @ 0xfffff2f5 @ │ │ │ │ + @ instruction: 0xf008b2b6 │ │ │ │ + movwcs r0, #2055 @ 0x807 │ │ │ │ + ldmdbeq r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + movwls r0, #520 @ 0x208 │ │ │ │ + andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - movwls r4, #1568 @ 0x620 │ │ │ │ rsbsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbeq pc, [r3], r6, asr #7 @ │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ strcs r9, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef9602 │ │ │ │ - ldr pc, [r9], #-3243 @ 0xfffff355 │ │ │ │ - @ instruction: 0xf0080933 │ │ │ │ - @ instruction: 0xf0030807 │ │ │ │ - ldrbmi r0, [r1], -r8, lsl #6 │ │ │ │ - movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcs 0x3c03d8 │ │ │ │ - svclt 0x00149303 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - movwcs r9, #772 @ 0x304 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - vmov.i32 d16, #57856 @ 0x0000e200 │ │ │ │ - stmib sp, {r0, r1, r6, r7, r9, sl}^ │ │ │ │ - strls r3, [r5], -r6, lsl #6 │ │ │ │ - @ instruction: 0xf7ef9302 │ │ │ │ - @ instruction: 0xf7fffc8d │ │ │ │ - svcvs 0x0023bbfb │ │ │ │ - orrne pc, r1, r8, asr #7 │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - andeq pc, r7, #8 │ │ │ │ - @ instruction: 0xf383fab3 │ │ │ │ - b 0x1438fa0 │ │ │ │ - @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r1, r3, r4, r5, r6, r9, pc} │ │ │ │ - rsbhi pc, r2, #0 │ │ │ │ - @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r0, r1, r4, r6, r9, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ + ldr pc, [r7], #-3203 @ 0xfffff37d │ │ │ │ + @ instruction: 0xf008b2b6 │ │ │ │ + movwcs r0, #2055 @ 0x807 │ │ │ │ + ldmdbeq r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + vsubl.u8 q8, d6, d8 │ │ │ │ + b 0xfe0f06ac │ │ │ │ + andls r0, r3, #8, 4 @ 0x80000000 │ │ │ │ + andls r2, r4, #53248 @ 0xd000 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ + adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + movwcc lr, #27085 @ 0x69cd │ │ │ │ + strls r9, [r5], -r2, lsl #6 │ │ │ │ + stc2l 7, cr15, [r4], #-956 @ 0xfffffc44 │ │ │ │ + bllt 0xffeacbc4 │ │ │ │ + @ instruction: 0xf3c86f23 │ │ │ │ + vaddw.u8 , q11, d1 │ │ │ │ + @ instruction: 0xf00806c2 │ │ │ │ + blx 0xfed2f3f4 │ │ │ │ + stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + rsbshi pc, r9, #0 │ │ │ │ + @ instruction: 0xf0002903 │ │ │ │ + stmdbcs r1, {r5, r6, r9, pc} │ │ │ │ + subshi pc, r1, #0 │ │ │ │ + andcc lr, r2, #3358720 @ 0x334000 │ │ │ │ + andls r4, r4, #84934656 @ 0x5100000 │ │ │ │ strls r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vsubl.s8 q8, d16, d21 │ │ │ │ - movwls r0, #8722 @ 0x2212 │ │ │ │ - @ instruction: 0xf008e69f │ │ │ │ - vsubw.u8 q8, q11, d7 │ │ │ │ - blcs 0xfe0706d8 │ │ │ │ - @ instruction: 0xf0009602 │ │ │ │ - @ instruction: 0xf63f82fa │ │ │ │ - blcs 0x99b00 │ │ │ │ - blge 0xff26bdd8 │ │ │ │ - @ instruction: 0x46204651 │ │ │ │ - ldc2 7, cr15, [ip], {236} @ 0xec │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabc0 │ │ │ │ - @ instruction: 0xf3c8bbc5 │ │ │ │ - vsubl.u8 , d22, d1 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + @ instruction: 0xe69c0212 │ │ │ │ + orreq pc, r7, #8 │ │ │ │ + strbeq pc, [r3], r6, asr #7 @ │ │ │ │ + strls r2, [r2], -r0, lsl #23 │ │ │ │ + rscshi pc, r8, #0 │ │ │ │ + blge 0xff26c518 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + ldrbmi sl, [r1], -r4, asr #23 │ │ │ │ + @ instruction: 0xf7ec4620 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfefebd2c │ │ │ │ + bllt 0xff12cc30 │ │ │ │ + addne pc, r1, #200, 6 @ 0x20000003 │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x14f63c │ │ │ │ + rsbshi pc, r0, #0 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + stmib sp, {r4, r6, r9, pc}^ │ │ │ │ + vmax.s8 d19, d7, d4 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ + movwcs r0, #530 @ 0x212 │ │ │ │ + movwls r4, #1617 @ 0x651 │ │ │ │ + strtmi r2, [r0], -r1, lsl #6 │ │ │ │ + beq 0xeada8 │ │ │ │ + bleq 0xaadac │ │ │ │ + blge 0x1293a8 │ │ │ │ + beq 0xaadb4 │ │ │ │ + bleq 0xaadb8 │ │ │ │ + blge 0x2293b4 │ │ │ │ + stc2 7, cr15, [r4], {239} @ 0xef │ │ │ │ + bllt 0xfe6acc84 │ │ │ │ + @ instruction: 0xf3c86f20 │ │ │ │ + vaddw.u8 , q11, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - bcs 0xef818 │ │ │ │ - rsbshi pc, pc, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - bcs 0xcf5d0 │ │ │ │ - subshi pc, r2, #0 │ │ │ │ - strcc lr, [r4], -sp, asr #19 │ │ │ │ - addvc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + blx 0xfec6f4b4 │ │ │ │ + stmdbcs r2, {r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + addhi pc, r1, #0 │ │ │ │ + @ instruction: 0xf0002903 │ │ │ │ + stmdbcs r1, {r0, r1, r3, r5, r6, r9, pc} │ │ │ │ + addshi pc, r0, #0 │ │ │ │ + andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ + andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + eorspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ + movwls r9, #9734 @ 0x2606 │ │ │ │ + strls r2, [r3], -r0, lsl #12 │ │ │ │ + strls r2, [r7], -r2, lsl #12 │ │ │ │ + ldc2 7, cr15, [lr, #-956] @ 0xfffffc44 │ │ │ │ + bllt 0x1caccd4 │ │ │ │ + @ instruction: 0xf0260931 │ │ │ │ + @ instruction: 0xf00153e8 │ │ │ │ + strtmi r7, [r0], -r0, lsl #3 │ │ │ │ + @ instruction: 0xf0414319 │ │ │ │ + @ instruction: 0xf0205180 │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x106bdf0 │ │ │ │ + bllt 0x18accf4 │ │ │ │ + @ instruction: 0x46204631 │ │ │ │ + stc2 0, cr15, [r2], {1} │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffab36 │ │ │ │ + @ instruction: 0xf8d4bb57 │ │ │ │ + @ instruction: 0xf41aa0c8 │ │ │ │ + @ instruction: 0xf47f7f00 │ │ │ │ + @ instruction: 0xf01aac10 │ │ │ │ + @ instruction: 0xf47f0f40 │ │ │ │ + @ instruction: 0xf7ffab2a │ │ │ │ + @ instruction: 0xf1b8bb44 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + @ instruction: 0xf10d80a3 │ │ │ │ + eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ + blx 0x840674 │ │ │ │ + vadd.i32 d15, d23, d6 │ │ │ │ + @ instruction: 0xf018eb6e │ │ │ │ + @ instruction: 0xf0400b40 │ │ │ │ + @ instruction: 0xf8948199 │ │ │ │ + @ instruction: 0xf00820d1 │ │ │ │ + movwls r0, #9023 @ 0x233f │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + blcs 0xf99a04 │ │ │ │ + blge 0xaebf54 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + vpmax.s8 d31, d4, d31 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0x465a0395 │ │ │ │ + blvs 0xff6c05ec │ │ │ │ + cdp2 7, 8, cr15, cr2, cr9, {7} │ │ │ │ + strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ + @ instruction: 0xf7eb2010 │ │ │ │ + movwcs pc, #11027 @ 0x2b13 @ │ │ │ │ + @ instruction: 0xf7ff60e3 │ │ │ │ + @ instruction: 0xf0b4bb1b │ │ │ │ + vpmin.s8 d31, d20, d19 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ + eorne pc, r6, r3, asr r8 @ │ │ │ │ + blx 0xff4ab07a │ │ │ │ + @ instruction: 0xf0b44658 │ │ │ │ + strbmi pc, [r1], -r1, ror #30 @ │ │ │ │ + strbmi r4, [r0], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf86cf7eb │ │ │ │ + bllt 0x22cda8 │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - movwcs r9, #4864 @ 0x1300 │ │ │ │ - @ instruction: 0xf04f4620 │ │ │ │ - @ instruction: 0xf04f0a00 │ │ │ │ - stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf04fab06 │ │ │ │ - @ instruction: 0xf04f0a01 │ │ │ │ - stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf7efab02 │ │ │ │ - @ instruction: 0xf7fffc2d │ │ │ │ - svcvs 0x0020bb9b │ │ │ │ - orrne pc, r1, r8, asr #7 │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - andeq pc, r7, #8 │ │ │ │ - @ instruction: 0xf380fab0 │ │ │ │ - b 0x1439060 │ │ │ │ - @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r1, r7, r9, pc} │ │ │ │ - rsbhi pc, sp, #0 │ │ │ │ - @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r1, r4, r7, r9, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ - @ instruction: 0x96060212 │ │ │ │ - strcs r9, [r0], -r2, lsl #6 │ │ │ │ - strcs r9, [r2], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffd47 │ │ │ │ - ldmdbeq r1!, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - mvnpl pc, #38 @ 0x26 │ │ │ │ - orrvc pc, r0, r1 │ │ │ │ - tstmi r9, #32, 12 @ 0x2000000 │ │ │ │ - orrpl pc, r0, r1, asr #32 │ │ │ │ - ldc2l 0, cr15, [sl, #-128] @ 0xffffff80 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffab42 │ │ │ │ - ldrtmi fp, [r1], -r3, ror #22 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - stmdacs r0, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xeebdbc │ │ │ │ - bllt 0x172ccc0 │ │ │ │ - ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ - svcvc 0x0000f41a │ │ │ │ - ldcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ - svceq 0x0040f01a │ │ │ │ - blge 0xbebed4 │ │ │ │ - bllt 0x126ccd8 │ │ │ │ - svceq 0x0000f1b8 │ │ │ │ - adchi pc, r3, r0 │ │ │ │ - beq 0x2ab11c │ │ │ │ - ldrbmi r2, [r0], -r0, lsr #4 │ │ │ │ - @ instruction: 0xf886fa1f │ │ │ │ - bl 0x1cab590 │ │ │ │ - bleq 0x10aad58 │ │ │ │ - orrshi pc, fp, r0, asr #32 │ │ │ │ - smullscs pc, r1, r4, r8 @ │ │ │ │ - teqpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x93910 │ │ │ │ - blge 0xc6be08 │ │ │ │ - @ instruction: 0xf47f2b3c │ │ │ │ - strtmi sl, [r0], -ip, lsr #22 │ │ │ │ - blx 0x16accd8 │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf7e96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-660]! @ 0xfffffd6c │ │ │ │ - andscs r6, r0, r3, lsr #11 │ │ │ │ - blx 0xe2cce2 │ │ │ │ - rscvs r2, r3, r2, lsl #6 │ │ │ │ - bllt 0x82cd38 │ │ │ │ - blx 0xfef2b010 │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8534680 │ │ │ │ - @ instruction: 0xf0b81026 │ │ │ │ - @ instruction: 0x4658fbd7 │ │ │ │ - @ instruction: 0xff68f0b4 │ │ │ │ - strmi r4, [r2], -r1, asr #12 │ │ │ │ - @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf7fff88f │ │ │ │ - stmib sp, {r0, r3, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - movwcs r1, #516 @ 0x204 │ │ │ │ - andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ - andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - rsbspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - beq 0xaaebc │ │ │ │ - bleq 0x3eaec0 │ │ │ │ - stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7efab02 │ │ │ │ - @ instruction: 0xf7fffd31 │ │ │ │ - @ instruction: 0xf0b4baf3 │ │ │ │ - @ instruction: 0xf8d4fa8f │ │ │ │ - vmla.i , q12, d0[2] │ │ │ │ - strmi r0, [r6], -sl, lsl #16 │ │ │ │ - @ instruction: 0xf1000659 │ │ │ │ - b 0x144f92c │ │ │ │ - @ instruction: 0xf0480848 │ │ │ │ - vhsub.s8 d16, d4, d1 │ │ │ │ - vmul.i d22, d0, d0[0] │ │ │ │ - @ instruction: 0xf8d80895 │ │ │ │ - @ instruction: 0xf0b81038 │ │ │ │ - strt pc, [sl], -r5, lsl #24 │ │ │ │ - @ instruction: 0x46514133 │ │ │ │ - @ instruction: 0x462043db │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - @ instruction: 0xf7f69306 │ │ │ │ - @ instruction: 0xf7fffbaf │ │ │ │ - @ instruction: 0x4620bad1 │ │ │ │ - @ instruction: 0xf9c8f7f7 │ │ │ │ - blt 0xff3acddc │ │ │ │ - strtmi r9, [r0], -r5, lsl #2 │ │ │ │ - andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ + @ instruction: 0xf04f0212 │ │ │ │ + @ instruction: 0xf04f0a00 │ │ │ │ + movwls r0, #27405 @ 0x6b0d │ │ │ │ + blge 0x129504 │ │ │ │ + stc2 7, cr15, [r8, #-956] @ 0xfffffc44 │ │ │ │ + blt 0xffcacdd4 │ │ │ │ + blx 0xfe2ab0ac │ │ │ │ + ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ + stmdaeq sl, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + ldrbeq r4, [r9], -r6, lsl #12 │ │ │ │ + sbcshi pc, pc, #0, 2 │ │ │ │ + stmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + andeq pc, r1, #72 @ 0x48 │ │ │ │ + stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldrsbtne pc, [r8], -r8 @ │ │ │ │ + blx 0x2b0e6 │ │ │ │ + teqmi r3, r7, lsr #12 │ │ │ │ + bicsmi r4, fp, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + movwls r0, #25345 @ 0x6301 │ │ │ │ + blx 0xfe22cdf2 │ │ │ │ + blt 0xff42ce18 │ │ │ │ + @ instruction: 0xf7f74620 │ │ │ │ + @ instruction: 0xf7fff99f │ │ │ │ + smlabtls r5, r9, sl, fp │ │ │ │ + stmib sp, {r5, r9, sl, lr}^ │ │ │ │ + ldrbmi r3, [r1], -r2, lsl #4 │ │ │ │ + andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf0060212 │ │ │ │ - movwls r0, #9759 @ 0x261f │ │ │ │ - strcs r9, [r2], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffbb5 │ │ │ │ - @ instruction: 0xf8d4bab7 │ │ │ │ - vmla.i q13, q12, d0[2] │ │ │ │ - strb r0, [r5, #1546]! @ 0x60a │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - strtmi lr, [r0], -r8, lsl #10 │ │ │ │ - @ instruction: 0xf388fa5f │ │ │ │ - @ instruction: 0xf7ec9302 │ │ │ │ - @ instruction: 0xf7fffcb9 │ │ │ │ - ldrbeq fp, [fp], -r7, lsr #21 │ │ │ │ - bge 0x1d2c32c │ │ │ │ - blt 0xfe76ce30 │ │ │ │ - smlabtcc r2, sp, r9, lr │ │ │ │ - andls r2, r4, #0, 6 │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - vmax.s8 d25, d7, d5 │ │ │ │ - vmvn.i32 , #218103808 @ 0x0d000000 │ │ │ │ - addsmi r0, r8, #18874368 @ 0x1200000 │ │ │ │ - shadd16mi fp, r2, r8 │ │ │ │ - andcs r4, r1, r1, asr r6 │ │ │ │ + @ instruction: 0x9606061f │ │ │ │ + strls r2, [r7], -r2, lsl #12 │ │ │ │ + blx 0xfe3ace0a │ │ │ │ + blt 0xfedace4c │ │ │ │ + ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ + streq pc, [sl], -r8, asr #7 │ │ │ │ + andcs lr, r0, #947912704 @ 0x38800000 │ │ │ │ + str r4, [r5, #-1568] @ 0xfffff9e0 │ │ │ │ + blx 0x18406e4 │ │ │ │ + movwls pc, #9096 @ 0x2388 @ │ │ │ │ + ldc2 7, cr15, [r0], {236} @ 0xec │ │ │ │ + blt 0xfe9ace6c │ │ │ │ + @ instruction: 0xf53f065b │ │ │ │ + @ instruction: 0xf7ffaa6f │ │ │ │ + movwcs fp, #2712 @ 0xa98 │ │ │ │ + andne lr, r3, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf6499605 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vhsub.s8 d16, d7, d5 │ │ │ │ + @ instruction: 0xf2c056b5 │ │ │ │ + @ instruction: 0x46510612 │ │ │ │ + svclt 0x00184298 │ │ │ │ + andcs r4, r1, r2, lsr r6 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf7ef9306 │ │ │ │ - @ instruction: 0xf7fffcc7 │ │ │ │ - strtmi fp, [r0], -r9, lsl #21 │ │ │ │ + @ instruction: 0xf7fffc9f │ │ │ │ + strtmi fp, [r0], -r7, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf9bef7f7 │ │ │ │ - blt 0xfe0ace74 │ │ │ │ - smlabtcc r2, sp, r9, lr │ │ │ │ + @ instruction: 0xf996f7f7 │ │ │ │ + blt 0x202ceb8 │ │ │ │ + andne lr, r3, #3358720 @ 0x334000 │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ - andls r2, r4, #0, 6 │ │ │ │ - movwls r9, #26117 @ 0x6605 │ │ │ │ - @ instruction: 0xf970f7f7 │ │ │ │ - blt 0x1dace8c │ │ │ │ - svcvs 0x0020f5b3 │ │ │ │ - @ instruction: 0xf5b3d03f │ │ │ │ - @ instruction: 0xf43f6f28 │ │ │ │ - @ instruction: 0xf7ffaf2b │ │ │ │ - blx 0x185d834 │ │ │ │ - ldrbmi pc, [r1], -r8, lsl #7 @ │ │ │ │ - strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - movwls r0, #28827 @ 0x709b │ │ │ │ - ldrdcc pc, [r8], r4 │ │ │ │ - strcs pc, [r2], -r6, asr #7 │ │ │ │ - strcs r9, [r1], -r6, lsl #12 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strls r9, [r4], -r2, lsl #12 │ │ │ │ - strls r2, [r3], -r0, lsl #12 │ │ │ │ - strls r2, [r5], -pc, lsl #12 │ │ │ │ - blx 0x10ace92 │ │ │ │ - blt 0x152ced0 │ │ │ │ + strls r2, [r5], -r0, lsl #6 │ │ │ │ + @ instruction: 0xf7f79306 │ │ │ │ + @ instruction: 0xf7fff949 │ │ │ │ + @ instruction: 0xf5b3ba73 │ │ │ │ + eorsle r6, pc, r0, lsr #30 │ │ │ │ + svcvs 0x0028f5b3 │ │ │ │ + svcge 0x002df43f │ │ │ │ + blt 0x196cee0 │ │ │ │ + @ instruction: 0xf388fa5f │ │ │ │ + andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ + addseq r4, fp, r0, lsr #12 │ │ │ │ + @ instruction: 0xf8d49307 │ │ │ │ + vaddl.u8 , d22, d8 │ │ │ │ + strls r2, [r6], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf0032601 │ │ │ │ + strls r0, [r4], -pc, lsl #6 │ │ │ │ + strcs r9, [r0], -r2, lsl #12 │ │ │ │ + strcs r9, [pc], -r3, lsl #12 │ │ │ │ + @ instruction: 0xf7f09605 │ │ │ │ + @ instruction: 0xf7fffb19 │ │ │ │ + @ instruction: 0xf018ba51 │ │ │ │ + andls r0, r5, #64, 30 @ 0x100 │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + svclt 0x000b4651 │ │ │ │ + andsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + sbceq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strtmi r9, [r0], -r2, lsl #6 │ │ │ │ + movwls r2, #13071 @ 0x330f │ │ │ │ + @ instruction: 0x53b5f247 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + @ instruction: 0xf7ed9604 │ │ │ │ + stmdacs r0, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xb6c050 │ │ │ │ + blt 0xcacf54 │ │ │ │ + ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ + beq 0xff12be78 │ │ │ │ + svceq 0x0040f018 │ │ │ │ + streq pc, [r7], -r8 │ │ │ │ + andge pc, ip, sp, asr #17 │ │ │ │ + biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ + @ instruction: 0xf0409602 │ │ │ │ + blcs 0x8f334 │ │ │ │ + bge 0x66c078 │ │ │ │ + @ instruction: 0xf9b6f0b4 │ │ │ │ + movtvs pc, #580 @ 0x244 @ │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8534680 │ │ │ │ + @ instruction: 0xf0b8102a │ │ │ │ + @ instruction: 0x4641fad3 │ │ │ │ + @ instruction: 0xf0ba4640 │ │ │ │ + @ instruction: 0x4642f8f5 │ │ │ │ + @ instruction: 0x46204631 │ │ │ │ + blx 0xe2cf58 │ │ │ │ + blt 0x2acfa4 │ │ │ │ svceq 0x0040f018 │ │ │ │ @ instruction: 0xf0089205 │ │ │ │ ldrbmi r0, [r1], -r7, lsl #6 │ │ │ │ vmax.f32 d27, d9, d11 │ │ │ │ - vqsub.s8 q8, , │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ + vqsub.s8 d16, d25, d9 │ │ │ │ + vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ movwcs r4, #63008 @ 0xf620 │ │ │ │ vcgt.s8 d25, d7, d3 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d21, d21, #64 │ │ │ │ vorr.i32 d16, #57856 @ 0x0000e200 │ │ │ │ strls r0, [r4], -r2, asr #13 │ │ │ │ - blx 0x13acec2 │ │ │ │ + blx 0xff7acf94 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffaa2c │ │ │ │ - @ instruction: 0xf8d4ba31 │ │ │ │ - vmla.i , q11, d0[2] │ │ │ │ - @ instruction: 0xf0180ac2 │ │ │ │ - @ instruction: 0xf0080f40 │ │ │ │ - @ instruction: 0xf8cd0607 │ │ │ │ - vaddl.u8 q13, d3, d12 │ │ │ │ - strls r0, [r2], -r0, asr #7 │ │ │ │ - rschi pc, pc, r0, asr #32 │ │ │ │ - @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf0b4aa18 │ │ │ │ - vmul.i8 d31, d20, d27 │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ - eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0xff6ab230 │ │ │ │ - strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8faf0ba │ │ │ │ - ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ - @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fffa5d │ │ │ │ - @ instruction: 0xf018ba09 │ │ │ │ - andls r0, r5, #64, 30 @ 0x100 │ │ │ │ - movweq pc, #28680 @ 0x7008 @ │ │ │ │ - svclt 0x000b4651 │ │ │ │ - rsbeq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ - eorseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf7ffa9e2 │ │ │ │ + @ instruction: 0xf008b9e7 │ │ │ │ + @ instruction: 0x4613087f │ │ │ │ + ldrbmi r9, [r1], -r6, lsl #4 │ │ │ │ + b 0x1437800 │ │ │ │ + andls r0, r0, #136, 16 @ 0x880000 │ │ │ │ + rsbsvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strtmi r9, [r0], -r2, lsl #6 │ │ │ │ - movwls r2, #13071 @ 0x330f │ │ │ │ - cmnppl sp, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andshi pc, r4, sp, asr #17 │ │ │ │ + bllt 0x36d008 │ │ │ │ + @ instruction: 0xf008b2b6 │ │ │ │ + @ instruction: 0xf8cd0807 │ │ │ │ + ldmdbeq r3!, {r2, r3, pc} │ │ │ │ + sbceq pc, r4, #402653187 @ 0x18000003 │ │ │ │ + wfieq │ │ │ │ + bcs 0xff0abf3c │ │ │ │ + @ instruction: 0xf8cd4313 │ │ │ │ + subseq sl, lr, r8 │ │ │ │ + @ instruction: 0xf0b49604 │ │ │ │ + vmul.i8 , q2, │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + pkhbtmi r0, r3, r5, lsl #7 │ │ │ │ + eorne pc, r8, r3, asr r8 @ │ │ │ │ + blx 0x1f2b324 │ │ │ │ + blcs 0x8a9d4 │ │ │ │ + sbcshi pc, r6, r0 │ │ │ │ + mcrvs 6, 5, r4, cr3, cr9, {2} │ │ │ │ + andeq pc, r9, sl, asr #3 │ │ │ │ + @ instruction: 0xf0b82200 │ │ │ │ + @ instruction: 0xf894fea5 │ │ │ │ + andcs r3, r0, #209 @ 0xd1 │ │ │ │ + blcs 0x808e4 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + @ instruction: 0xf8b2f7ec │ │ │ │ + stmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x46204651 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - @ instruction: 0xf7ed9604 │ │ │ │ - stmdacs r0, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdaeq pc!, {r3, ip, sp, lr, pc}^ @ │ │ │ │ - andls r4, r6, #19922944 @ 0x1300000 │ │ │ │ - andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ - stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vmvn.i32 d22, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf8cd0212 │ │ │ │ - @ instruction: 0xf7ff8014 │ │ │ │ - adcslt fp, r6, #12, 22 @ 0x3000 │ │ │ │ - stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - andhi pc, ip, sp, asr #17 │ │ │ │ - vbic.i16 d16, #227 @ 0x00e3 │ │ │ │ - @ instruction: 0xf00302c4 │ │ │ │ - vsubw.u8 q8, q3, d16 │ │ │ │ - tstmi r3, #192, 20 @ 0xc0000 │ │ │ │ - andge pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0x9604005e │ │ │ │ - @ instruction: 0xf962f0b4 │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8534683 │ │ │ │ - @ instruction: 0xf0b81028 │ │ │ │ - @ instruction: 0x6e63fa7f │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x465980d6 │ │ │ │ - @ instruction: 0xf1ca6ea3 │ │ │ │ - andcs r0, r0, #9 │ │ │ │ - mcr2 0, 5, pc, cr10, cr8, {5} @ │ │ │ │ - smullscc pc, r1, r4, r8 @ │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7ec4431 │ │ │ │ - @ instruction: 0xf7fff8d9 │ │ │ │ - ldrbmi fp, [r1], -r3, lsr #19 │ │ │ │ - @ instruction: 0xf0084620 │ │ │ │ - vsubw.u8 q8, q3, d7 │ │ │ │ - movwls r0, #9922 @ 0x26c2 │ │ │ │ - @ instruction: 0xf7ef9603 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - ldmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbmi r9, [r1], -r5, lsl #4 │ │ │ │ - strtmi r9, [r0], -r3, lsl #4 │ │ │ │ - movwls r2, #8704 @ 0x2200 │ │ │ │ - andls r9, r6, #4, 12 @ 0x400000 │ │ │ │ - @ instruction: 0xf926f7ef │ │ │ │ - stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ - strtmi r2, [r0], -r3, lsl #4 │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + movwls r9, #9731 @ 0x2603 │ │ │ │ + stc2 7, cr15, [r2], #956 @ 0x3bc │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa98e │ │ │ │ + andls fp, r3, #2408448 @ 0x24c000 │ │ │ │ + andls r4, r5, #84934656 @ 0x5100000 │ │ │ │ + andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + strls r9, [r4], -r2, lsl #6 │ │ │ │ + @ instruction: 0xf7ef9206 │ │ │ │ + @ instruction: 0xf7fff8ff │ │ │ │ + ldrbmi fp, [r1], -r7, lsl #19 │ │ │ │ + andcc lr, r2, #3358720 @ 0x334000 │ │ │ │ + strtmi r9, [r0], -r4, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbscs pc, r1, #74448896 @ 0x4700000 │ │ │ │ + adccs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xab1bc │ │ │ │ - bleq 0xab1c0 │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - blge 0x2297c0 │ │ │ │ - blx 0x1cad04c │ │ │ │ - ldmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ + beq 0xab200 │ │ │ │ + bleq 0xab204 │ │ │ │ + stmib sp, {r0, r2, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7efab06 │ │ │ │ + @ instruction: 0xf7fffa49 │ │ │ │ + stmib sp, {r0, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldrbmi r3, [r1], -r2, lsl #4 │ │ │ │ + andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ andls r9, r0, #5242880 @ 0x500000 │ │ │ │ - subsmi pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + addsmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strt r9, [sl], #-770 @ 0xfffffcfe │ │ │ │ - blx 0xff4ab992 │ │ │ │ - @ instruction: 0xf6499200 │ │ │ │ - vmvn.i32 q11, #1 @ 0x00000001 │ │ │ │ - stmib sp, {r0, r2}^ │ │ │ │ - svcvs 0x00236303 │ │ │ │ - @ instruction: 0xf6494651 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - blcs 0x6f8e0 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0x4602bf18 │ │ │ │ - svclt 0x000c4620 │ │ │ │ - ldrmi r2, [lr], -r1, lsl #12 │ │ │ │ - movwcc lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf7ef9602 │ │ │ │ - @ instruction: 0xf7fffb85 │ │ │ │ - stmib sp, {r0, r1, r2, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6493604 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - movwcs r0, #517 @ 0x205 │ │ │ │ - movwls r4, #1617 @ 0x651 │ │ │ │ - stmib sp, {r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf6493604 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ - movwcs r0, #517 @ 0x205 │ │ │ │ - movwls r4, #1617 @ 0x651 │ │ │ │ - blcs 0xa872c │ │ │ │ - stmdbge r9!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8ccf0b4 │ │ │ │ - pkhtbmi r4, r0, r2, asr #12 │ │ │ │ - strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8c8f7ed │ │ │ │ - strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 4, cr15, cr14, cr15, {7} │ │ │ │ - ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ + vshl.s64 d14, d25, d8 │ │ │ │ + andls pc, r0, #211968 @ 0x33c00 │ │ │ │ + rsbsvs pc, r1, r9, asr #12 │ │ │ │ + andeq pc, r5, r0, asr #5 │ │ │ │ + movwvs lr, #14797 @ 0x39cd │ │ │ │ + ldrbmi r6, [r1], -r3, lsr #30 │ │ │ │ + rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf04f2b00 │ │ │ │ + svclt 0x00180300 │ │ │ │ + strtmi r4, [r0], -r2, lsl #12 │ │ │ │ + strcs fp, [r1], -ip, lsl #30 │ │ │ │ + stmib sp, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ + strls r3, [r2], -r5, lsl #6 │ │ │ │ + blx 0x182d0e6 │ │ │ │ + stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strcc lr, [r4], -sp, asr #19 │ │ │ │ + rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + ldr r9, [r2, #768] @ 0x300 │ │ │ │ + strcc lr, [r4], -sp, asr #19 │ │ │ │ + rsbsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + str r9, [r8, #768] @ 0x300 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf0b4a928 │ │ │ │ + ldrbmi pc, [r2], -r7, asr #17 @ │ │ │ │ + strmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fff971 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrbmi r6, [r1], -r6, lsl #2 │ │ │ │ - andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ - movwls r2, #8705 @ 0x2201 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - rscsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strls r2, [r3], -r0, lsl #12 │ │ │ │ - blx 0xff82d11c │ │ │ │ - stmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vcgt.s8 d25, d10, d2 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ - stmib sp, {r0, r2, r8, r9}^ │ │ │ │ - vhsub.s8 d18, d10, d3 │ │ │ │ - vmlal.s q8, d16, d1[0] │ │ │ │ - stmdacs r0, {r0, r2, r9} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - movwcs r4, #5713 @ 0x1651 │ │ │ │ - movwls r9, #1541 @ 0x605 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - movwls fp, #11194 @ 0x2bba │ │ │ │ - mvnvc pc, #76546048 @ 0x4900000 │ │ │ │ + strbmi pc, [r1], -r1, lsr #17 @ │ │ │ │ + @ instruction: 0xf7ef4640 │ │ │ │ + strbmi pc, [r2], -r7, lsr #28 @ │ │ │ │ + @ instruction: 0x46204631 │ │ │ │ + @ instruction: 0xf94af7ed │ │ │ │ + ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabtvs r6, sp, r9, lr │ │ │ │ + stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ + andcs r2, r1, #4, 4 @ 0x40000000 │ │ │ │ + andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ + vmax.s8 d20, d7, d16 │ │ │ │ + vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0x26000212 │ │ │ │ + @ instruction: 0xf7ef9603 │ │ │ │ + @ instruction: 0xf7fffab7 │ │ │ │ + movwls fp, #10505 @ 0x2909 │ │ │ │ + mvnseq pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - rscvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ + sbceq pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00082800 │ │ │ │ - tstls r0, sl, lsl r6 │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf7ff9605 │ │ │ │ - @ instruction: 0xf0b0bba6 │ │ │ │ - @ instruction: 0x6da3f939 │ │ │ │ - movwcs r6, #5859 @ 0x16e3 │ │ │ │ - strbtvs r6, [r3], -r0, lsr #13 │ │ │ │ - ldrbmi lr, [r1], -r1, lsr #14 │ │ │ │ - @ instruction: 0xf7ec4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmiage fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msrvs CPSR_, #8, 8 @ 0x8000000 │ │ │ │ - svcvc 0x0000f5b3 │ │ │ │ - ldmdble r6!, {r1, r3, r4, ip, lr, pc} │ │ │ │ - svcvs 0x0000f5b3 │ │ │ │ - b 0x14637dc │ │ │ │ - ldrbmi r1, [r1], -r8, asr #7 │ │ │ │ - @ instruction: 0xf888fa5f │ │ │ │ - movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x1140a7c │ │ │ │ - movwls r0, #29448 @ 0x7308 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwcs r3, #4868 @ 0x1304 │ │ │ │ - movwls r9, #25347 @ 0x6303 │ │ │ │ - movwls r2, #8973 @ 0x230d │ │ │ │ - @ instruction: 0xf98ef7f6 │ │ │ │ - ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movtne pc, #13256 @ 0x33c8 @ │ │ │ │ - eorle r2, pc, r2, lsl #22 │ │ │ │ - @ instruction: 0xf47f2b03 │ │ │ │ - @ instruction: 0xf018a8a2 │ │ │ │ - @ instruction: 0xf47f0f08 │ │ │ │ - @ instruction: 0xf8d4a89e │ │ │ │ - streq r0, [r3, -r8, asr #1] │ │ │ │ - streq sp, [r6, #1282] @ 0x502 │ │ │ │ - ldmge lr, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x0004f018 │ │ │ │ - ldmge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - subcs pc, r0, r0, asr #7 │ │ │ │ + @ instruction: 0x4651461a │ │ │ │ + strls r2, [r5], -r1, lsl #6 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + bllt 0xfeeed1cc │ │ │ │ + @ instruction: 0xf6499302 │ │ │ │ + vqdmlal.s , d16, d1[5] │ │ │ │ + stmib sp, {r0, r2, r8, r9}^ │ │ │ │ + @ instruction: 0xf6492203 │ │ │ │ + vmlal.s q11, d16, d1[6] │ │ │ │ + stmdacs r0, {r0, r2, r9} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs r9, #256 @ 0x100 │ │ │ │ + @ instruction: 0x96054651 │ │ │ │ + bllt 0xfe9ed1f4 │ │ │ │ + @ instruction: 0xf934f0b0 │ │ │ │ + strbtvs r6, [r3], r3, lsr #27 │ │ │ │ + strtvs r2, [r0], r1, lsl #6 │ │ │ │ + str r6, [r1, -r3, ror #12]! │ │ │ │ + @ instruction: 0x46204651 │ │ │ │ + @ instruction: 0xf9d4f7ec │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa88e │ │ │ │ - b 0x145d4a0 │ │ │ │ - ldrbmi r1, [r1], -r8, lsl #7 │ │ │ │ - @ instruction: 0xf888fa5f │ │ │ │ - orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ - b 0x1140ae4 │ │ │ │ - movwls r0, #29448 @ 0x7308 │ │ │ │ - movwls r2, #21248 @ 0x5300 │ │ │ │ - movwcs r9, #4867 @ 0x1303 │ │ │ │ - movwls r9, #17158 @ 0x4306 │ │ │ │ - movwls r2, #8973 @ 0x230d │ │ │ │ - blx 0xcad254 │ │ │ │ - ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - strbeq pc, [r0], r6, asr #7 @ │ │ │ │ - svceq 0x0010f1b8 │ │ │ │ - @ instruction: 0xf47f9602 │ │ │ │ - @ instruction: 0xf8d4a86c │ │ │ │ - ldreq r3, [r9, -r8, asr #1] │ │ │ │ - stmdage r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r4], r4 │ │ │ │ - andseq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - cmpmi r3, r3, asr r2 │ │ │ │ - @ instruction: 0xf43f429e │ │ │ │ - blmi 0xfe099444 │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - sbcseq pc, r0, r0, asr #12 │ │ │ │ - addseq pc, r2, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - vtst.8 , , │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ - ldmdavs r3, {r0, r2, r4, r7, r9, sp} │ │ │ │ - strmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ - mvnvc pc, r0, lsl #10 │ │ │ │ - ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - @ instruction: 0xff00f0b4 │ │ │ │ - rscvs r2, r3, r4, lsl #6 │ │ │ │ - stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svcvs 0x0020f5b3 │ │ │ │ - ldmdage pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - svcvc 0x0080f418 │ │ │ │ - ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x000ff018 │ │ │ │ - @ instruction: 0xf008d115 │ │ │ │ - @ instruction: 0xf1b808f0 │ │ │ │ - andsle r0, pc, r0, lsl pc @ │ │ │ │ - svceq 0x0020f1b8 │ │ │ │ - @ instruction: 0xf1b8d017 │ │ │ │ - @ instruction: 0xf47f0f30 │ │ │ │ - stclvs 8, cr10, [r3, #-204]! @ 0xffffff34 │ │ │ │ - stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7ef1ac9 │ │ │ │ - movwcs pc, #24439 @ 0x5f77 @ │ │ │ │ + @ instruction: 0xf7ffa8ca │ │ │ │ + vst2. {d11-d12}, [r8] │ │ │ │ + @ instruction: 0xf5b36320 │ │ │ │ + andsle r7, sl, r0, lsl #30 │ │ │ │ + @ instruction: 0xf5b3d936 │ │ │ │ + cmnle ip, r0, lsl #30 │ │ │ │ + bicne lr, r8, #323584 @ 0x4f000 │ │ │ │ + blx 0x1840b78 │ │ │ │ + vst2.32 {d15-d16}, [r3], r8 │ │ │ │ + strtmi r4, [r0], -r0, lsl #6 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + movwcs r9, #775 @ 0x307 │ │ │ │ + movwcc lr, #18893 @ 0x49cd │ │ │ │ + movwls r2, #13057 @ 0x3301 │ │ │ │ + movwcs r9, #54022 @ 0xd306 │ │ │ │ + @ instruction: 0xf7f69302 │ │ │ │ + @ instruction: 0xf7fff967 │ │ │ │ + vmlal.u8 , d24, d31 │ │ │ │ + blcs 0xf3f6c │ │ │ │ + blcs 0x163320 │ │ │ │ + stmiage r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svceq 0x0008f018 │ │ │ │ + ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrdeq pc, [r8], #132 @ 0x84 │ │ │ │ + strle r0, [r2, #-1795] @ 0xfffff8fd │ │ │ │ + @ instruction: 0xf57f0586 │ │ │ │ + @ instruction: 0xf018a89d │ │ │ │ + @ instruction: 0xf47f0f04 │ │ │ │ + @ instruction: 0xf3c0a892 │ │ │ │ + stmdacs r0, {r6, sp} │ │ │ │ + stmge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + orrne lr, r8, #323584 @ 0x4f000 │ │ │ │ + blx 0x1840be0 │ │ │ │ + vst2.32 {d15-d16}, [r3], r8 │ │ │ │ + strtmi r4, [r0], -r0, lsl #7 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + movwcs r9, #775 @ 0x307 │ │ │ │ + movwls r9, #13061 @ 0x3305 │ │ │ │ + movwls r2, #17153 @ 0x4301 │ │ │ │ + movwcs r9, #54022 @ 0xd306 │ │ │ │ + @ instruction: 0xf7f69302 │ │ │ │ + @ instruction: 0xf7fffa09 │ │ │ │ + @ instruction: 0xf008b87b │ │ │ │ + vmov.i16 d16, #231 @ 0x00e7 │ │ │ │ + @ instruction: 0xf1b806c0 │ │ │ │ + @ instruction: 0x96020f10 │ │ │ │ + stmdage fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ + @ instruction: 0xf57f0719 │ │ │ │ + @ instruction: 0xf8d4a866 │ │ │ │ + @ instruction: 0xf1a33084 │ │ │ │ + subsmi r0, r3, #16, 4 │ │ │ │ + addsmi r4, lr, #-1073741804 @ 0xc0000014 │ │ │ │ + stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + vnmls.f64 d4, d29, d0 │ │ │ │ + @ instruction: 0xf6402f70 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ + ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ + ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ + rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + addscs pc, r5, #192, 4 │ │ │ │ + andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ + @ instruction: 0xf500440b │ │ │ │ + @ instruction: 0xf8d071ea │ │ │ │ + @ instruction: 0xf0b401d4 │ │ │ │ + movwcs pc, #20219 @ 0x4efb @ │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ - vmlal.u8 , d8, d25 │ │ │ │ - @ instruction: 0xf0081303 │ │ │ │ - @ instruction: 0xf003021f │ │ │ │ - strvs r0, [r2, -lr, lsl #6]! │ │ │ │ - @ instruction: 0xf7ff6763 │ │ │ │ - @ instruction: 0x4620b81f │ │ │ │ - cdp2 7, 7, cr15, cr10, cr11, {7} │ │ │ │ - ldmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf5b3b849 │ │ │ │ + @ instruction: 0xf47f6f20 │ │ │ │ + @ instruction: 0xf418a83e │ │ │ │ + @ instruction: 0xf43f7f80 │ │ │ │ + @ instruction: 0xf018a9bb │ │ │ │ + tstle r5, pc, lsl #30 │ │ │ │ + ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ + svceq 0x0010f1b8 │ │ │ │ + @ instruction: 0xf1b8d01f │ │ │ │ + andsle r0, r7, r0, lsr #30 │ │ │ │ + svceq 0x0030f1b8 │ │ │ │ + ldmdage r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strtmi r6, [r0], -r3, ror #26 │ │ │ │ + bne 0xff2c95e0 │ │ │ │ + @ instruction: 0xff50f7ef │ │ │ │ + rscvs r2, r3, r5, lsl #6 │ │ │ │ + stmdalt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwne pc, #13256 @ 0x33c8 @ │ │ │ │ + andseq pc, pc, #8 │ │ │ │ + movweq pc, #57347 @ 0xe003 @ │ │ │ │ + strbvs r6, [r3, -r2, lsr #14]! │ │ │ │ + ldmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fffe49 │ │ │ │ - vtst.8 d27, d15, d5 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ - @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ - blmi 0x15af414 │ │ │ │ - rscsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff42bb74 │ │ │ │ - bicvs pc, r4, pc, asr #4 │ │ │ │ + @ instruction: 0xf7fffe53 │ │ │ │ + @ instruction: 0x4620b819 │ │ │ │ + cdp2 7, 2, cr15, cr2, cr11, {7} │ │ │ │ + ldmdalt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcseq pc, r8, pc, asr #12 │ │ │ │ + sbcseq pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b4f │ │ │ │ - vhsub.s8 , , q15 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + @ instruction: 0xf6414b55 │ │ │ │ + vqsub.s8 , , │ │ │ │ + vpmax.s8 , , │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ - blmi 0x12ef448 │ │ │ │ - rscne pc, r5, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfedabba8 │ │ │ │ - @ instruction: 0xf3c86f23 │ │ │ │ - vaddw.u8 , q11, d1 │ │ │ │ - @ instruction: 0xf00806c2 │ │ │ │ - blx 0xfed2fbc8 │ │ │ │ - stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - stmdbcs r3, {r1, r4, r5, ip, lr, pc} │ │ │ │ - stmdbcs r1, {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ - stmib sp, {r2, r3, r5, r6, ip, lr, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ + blmi 0x146f470 │ │ │ │ + rscne pc, lr, #68157440 @ 0x4100000 │ │ │ │ + blx 0xff0abbd0 │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ + smlawteq sp, r0, r2, pc @ │ │ │ │ + sbcseq pc, r0, pc, asr #12 │ │ │ │ + eoreq pc, sp, r0, asr #5 │ │ │ │ + @ instruction: 0xf6414b4a │ │ │ │ + vhsub.s8 , , │ │ │ │ + svcvs 0x0023fab3 │ │ │ │ + orrne pc, r1, r8, asr #7 │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + andeq pc, r7, #8 │ │ │ │ + @ instruction: 0xf383fab3 │ │ │ │ + b 0x14397fc │ │ │ │ + eorsle r1, r2, r3, asr r3 │ │ │ │ + rsble r2, r5, r3, lsl #18 │ │ │ │ + rsble r2, ip, r1, lsl #18 │ │ │ │ + andcc lr, r2, #3358720 @ 0x334000 │ │ │ │ + andls r4, r4, #84934656 @ 0x5100000 │ │ │ │ strls r2, [r5], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - movwls r0, #8722 @ 0x2212 │ │ │ │ - blt 0xfe5ed3d4 │ │ │ │ - b 0x144b068 │ │ │ │ - @ instruction: 0xf00822d8 │ │ │ │ - bcs 0xaf800 │ │ │ │ - @ instruction: 0xf383fab3 │ │ │ │ - smlabtne r3, sp, r9, lr │ │ │ │ - biceq pc, r2, r6, asr #7 │ │ │ │ - strne pc, [r4], r6, asr #7 │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - movwls r9, #8453 @ 0x2105 │ │ │ │ - @ instruction: 0x96064651 │ │ │ │ - andcs sp, r1, #54 @ 0x36 │ │ │ │ - andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - rscsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ + @ instruction: 0xf7ff0212 │ │ │ │ + svcvs 0x0023ba94 │ │ │ │ + sbcscs lr, r8, #323584 @ 0x4f000 │ │ │ │ + tstpeq r7, r8 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfed39c2c │ │ │ │ + stmib sp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + vaddw.u8 , q3, d3 │ │ │ │ + vmla.f q8, q11, d2[0] │ │ │ │ + b 0x1434e48 │ │ │ │ + tstls r5, r3, asr r3 │ │ │ │ + ldrbmi r9, [r1], -r2, lsl #6 │ │ │ │ + eorsle r9, r6, r6, lsl #12 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d7, d0 │ │ │ │ + vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0x26000212 │ │ │ │ + @ instruction: 0xf7ef9607 │ │ │ │ + @ instruction: 0xf7fef885 │ │ │ │ + stmib sp, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d7, d0 │ │ │ │ + vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0x96060212 │ │ │ │ + strcs r9, [r0], -r2, lsl #6 │ │ │ │ + strls r9, [r7], -r3, lsl #12 │ │ │ │ + @ instruction: 0xf948f7ef │ │ │ │ + svclt 0x009af7fe │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ + smlawteq sp, r0, r2, pc @ │ │ │ │ + adcseq pc, r4, pc, asr #12 │ │ │ │ + eoreq pc, sp, r0, asr #5 │ │ │ │ + @ instruction: 0xf6414b1b │ │ │ │ + vhsub.s8 q3, , q6 │ │ │ │ + @ instruction: 0x4651fa53 │ │ │ │ + strtmi r2, [r0], -r2, lsl #4 │ │ │ │ + blx 0x3ad468 │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7feaf7e │ │ │ │ + andls fp, r0, #524 @ 0x20c │ │ │ │ + andls r4, r7, #32, 12 @ 0x2000000 │ │ │ │ + eorspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strls r2, [r7], -r0, lsl #12 │ │ │ │ - @ instruction: 0xf8acf7ef │ │ │ │ - svclt 0x00aef7fe │ │ │ │ + @ instruction: 0xf850f7ef │ │ │ │ + svclt 0x0078f7fe │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ - andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - rscsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ movwls r9, #9734 @ 0x2606 │ │ │ │ - strls r2, [r3], -r0, lsl #12 │ │ │ │ - @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fef96f │ │ │ │ - vrecps.f32 d27, d31, d11 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ - @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ - blmi 0x72f508 │ │ │ │ - sbcvs pc, ip, #68157440 @ 0x4100000 │ │ │ │ - blx 0x15abc68 │ │ │ │ - andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x007ff43e │ │ │ │ - svclt 0x0084f7fe │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - vhsub.s8 d25, d7, d7 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ - @ instruction: 0xf7ef0212 │ │ │ │ - @ instruction: 0xf7fef877 │ │ │ │ - stmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ - strls r2, [r6], -r1, lsl #4 │ │ │ │ - andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ - ldrb r9, [sl], -r7, lsl #4 │ │ │ │ - ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - addsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ + andls r9, r7, #0, 4 │ │ │ │ + tstls r0, sl, asr r6 │ │ │ │ + stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ + andls r3, r4, #536870912 @ 0x20000000 │ │ │ │ + sbcne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - blt 0xaed4ac │ │ │ │ - umulleq r0, sl, ip, ip │ │ │ │ + @ instruction: 0xf7ff9605 │ │ │ │ + svclt 0x0000ba28 │ │ │ │ + addeq r0, sl, sl, asr ip │ │ │ │ + eorseq r8, r3, r8, ror lr │ │ │ │ + eorseq r8, r3, r0, lsr #29 │ │ │ │ + eorseq r8, r3, ip, lsl #29 │ │ │ │ eorseq r8, r3, r0, ror #28 │ │ │ │ - eorseq r8, r3, r8, lsl #29 │ │ │ │ - eorseq r8, r3, r4, ror lr │ │ │ │ - eorseq r8, r3, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc66cc │ │ │ │ + bl 0xfebc6710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d0 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - blx 0xfff2d488 │ │ │ │ + blx 0xff6ad4cc │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6c0d8c │ │ │ │ - blx 0xfed2d4b4 │ │ │ │ + blvs 0xff6c0dd0 │ │ │ │ + blx 0xfe4ad4f8 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x1133688 │ │ │ │ + b 0x11336cc │ │ │ │ @ instruction: 0xf0b41000 │ │ │ │ - vqdmulh.s d31, d23, d3 │ │ │ │ + vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf82ef0ba │ │ │ │ + @ instruction: 0xf828f0ba │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6740 │ │ │ │ + bl 0xfebc6784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stclvs 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ - blvs 0xff6c0d64 │ │ │ │ - bne 0xfe709764 │ │ │ │ - blx 0xfe3ad500 │ │ │ │ + blvs 0xff6c0da8 │ │ │ │ + bne 0xfe7097a8 │ │ │ │ + blx 0x1b2d544 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ movweq pc, #4128 @ 0x1020 @ │ │ │ │ @@ -97443,23 +97460,23 @@ │ │ │ │ andeq pc, r1, r0 │ │ │ │ addsmi r4, r1, r8, lsl r4 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r8, fp, asr #16 │ │ │ │ @ instruction: 0xf00133ce │ │ │ │ - bl 0x6f5b8 │ │ │ │ + bl 0x6f5fc │ │ │ │ sbceq r0, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf003088a │ │ │ │ sbccc r0, lr, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0000088 │ │ │ │ - bl 0x12f5e0 │ │ │ │ - bl 0x702dc │ │ │ │ + bl 0x12f624 │ │ │ │ + bl 0x70320 │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf003448c │ │ │ │ @@ -97469,181 +97486,182 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vmax.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mrclt 0, 5, APSR_nzcv, cr8, cr9, {5} │ │ │ │ + mrclt 0, 5, APSR_nzcv, cr2, cr9, {5} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vrecps.f32 d27, d7, d13 │ │ │ │ + vrecps.f32 d27, d7, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mrclt 0, 7, APSR_nzcv, cr2, cr9, {5} │ │ │ │ + mcrlt 0, 7, pc, cr12, cr9, {5} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3783] @ 0xfffff139 │ │ │ │ + strlt fp, [r0, #-3777] @ 0xfffff13f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - bicvs pc, r4, pc, asr #4 │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0x900042b7 │ │ │ │ - @ instruction: 0xff12f1cb │ │ │ │ - eorseq r8, r3, r8, asr #29 │ │ │ │ + @ instruction: 0xff0cf1cb │ │ │ │ + eorseq r8, r3, r0, ror #29 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2819 @ 0xb03 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x3236e0 │ │ │ │ - blcs 0x1236c0 │ │ │ │ + blcs 0x323724 │ │ │ │ + blcs 0x123704 │ │ │ │ vand d29, d7, d4 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldmdblt r8!, {r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + ldmdblt r2!, {r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldmiblt r8, {r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + ldmiblt r2, {r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebc68d4 │ │ │ │ + bl 0xfebc6918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ - blmi 0x12fb9c │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ + blmi 0x12fbe0 │ │ │ │ sbcmi pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf1cb9000 │ │ │ │ - svclt 0x0000fed5 │ │ │ │ - ldrsbteq r8, [r3], -ip │ │ │ │ + svclt 0x0000fecf │ │ │ │ + ldrshteq r8, [r3], -r4 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2817 @ 0xb01 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x123758 │ │ │ │ + blcs 0x12379c │ │ │ │ stmiblt r3!, {r0, r1, r2, ip, lr, pc} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x002cf0b9 │ │ │ │ + svclt 0x0026f0b9 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3841] @ 0xfffff0ff │ │ │ │ + strlt fp, [r0, #-3835] @ 0xfffff105 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - bicvs pc, r4, pc, asr #4 │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ ldrdls r4, [r0], -sp │ │ │ │ - cdp2 1, 9, cr15, cr8, cr11, {6} │ │ │ │ - ldrshteq r8, [r3], -r0 │ │ │ │ + cdp2 1, 9, cr15, cr2, cr11, {6} │ │ │ │ + eorseq r8, r3, r8, lsl #30 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2818 @ 0xb02 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x1637b0 │ │ │ │ + blcs 0x1637f4 │ │ │ │ vrhadd.s8 d29, d7, d13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmiblt lr, {r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8, {r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - strlt fp, [r0, #-2467] @ 0xfffff65d │ │ │ │ + strlt fp, [r0, #-2461] @ 0xfffff663 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - bicvs pc, r4, pc, asr #4 │ │ │ │ + bicsvs pc, ip, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, ror #5 │ │ │ │ - cdp2 1, 6, cr15, cr4, cr11, {6} │ │ │ │ - eorseq r8, r3, r8, lsl #30 │ │ │ │ + cdp2 1, 5, cr15, cr14, cr11, {6} │ │ │ │ + eorseq r8, r3, r0, lsr #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r6, asr #1 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8ddab04 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r0 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ vmin.s32 d4, d6, d8 │ │ │ │ - @ instruction: 0xf8cdede4 │ │ │ │ + @ instruction: 0xf8cdede2 │ │ │ │ andls r8, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stmiavs r4!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf4144632 │ │ │ │ stcmi 15, cr0, [pc], {-0} │ │ │ │ ldreq pc, [r8, #-420] @ 0xfffffe5c │ │ │ │ strtmi fp, [ip], -r8, lsl #30 │ │ │ │ @ instruction: 0xf0699401 │ │ │ │ - blmi 0x32ec40 │ │ │ │ - blls 0x11c98a0 │ │ │ │ + blmi 0x32ec6c │ │ │ │ + blls 0x11c98e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vorn q4, , q8 │ │ │ │ - svclt 0x0000fffb │ │ │ │ + svclt 0x0000fff9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r8, r3, r8, lsr pc │ │ │ │ + eorseq r8, r3, r0, asr pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebc6a6c │ │ │ │ + bl 0xfebc6ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ stmvs ip, {r1, r3, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b34605 │ │ │ │ - @ instruction: 0x4622fd1b │ │ │ │ + @ instruction: 0x4622fd13 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ec4628 │ │ │ │ - @ instruction: 0x4620fd17 │ │ │ │ + strtmi pc, [r0], -sp, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6aa0 │ │ │ │ + bl 0xfebc6ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-992] @ 0xfffffc20 │ │ │ │ stcvs 6, cr4, [r3], #-8 │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ - blvs 0xfe963d14 │ │ │ │ + blvs 0xfe963d5c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ stclvs 0, cr13, [r0], #-108 @ 0xffffff94 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ stmdbcs pc, {r0, r1, r2, r4, ip, lr, pc} @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r6, sl, fp, ip, lr, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr8, {3} │ │ │ │ stmdale pc, {r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ @@ -97659,34 +97677,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr6, {7} │ │ │ │ ldmle r3!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf850a001 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, r6, r5, asr r9 @ │ │ │ │ - andeq pc, r6, r9, asr #18 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - muleq r6, r5, r9 │ │ │ │ - muleq r6, r5, r9 │ │ │ │ - andeq pc, r6, sp, ror #18 │ │ │ │ - andeq pc, r6, sp, ror #18 │ │ │ │ + muleq r6, sp, r9 │ │ │ │ + muleq r6, r1, r9 │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + ldrdeq pc, [r6], -sp │ │ │ │ + ldrdeq pc, [r6], -sp │ │ │ │ + @ instruction: 0x0006f9b5 │ │ │ │ + @ instruction: 0x0006f9b5 │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ sbcle r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf02a4610 │ │ │ │ - ldrdcc pc, [r1], -sp │ │ │ │ + andcc pc, r1, r1, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ adcsle r2, sl, r0, lsl #16 │ │ │ │ @@ -97717,329 +97735,329 @@ │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdblt fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r8, fp, ip, sp, pc} │ │ │ │ stmdavs r7!, {r0, r1, r8, r9, ip, sp, pc} │ │ │ │ - mrrc2 0, 11, pc, ip, cr3 @ │ │ │ │ + mrrc2 0, 11, pc, r4, cr3 @ │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrrc2 7, 14, pc, r8, cr12 @ │ │ │ │ - bllt 0xfe149f98 │ │ │ │ + stc2 7, cr15, [lr], #-944 @ 0xfffffc50 │ │ │ │ + bllt 0xfe149fe0 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ stmdavs r3!, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ andle r2, ip, sp, lsl #22 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec43f0 │ │ │ │ - stmdbvs r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ stmdblt r6, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d583f0 │ │ │ │ strbmi r3, [r9], -r8, lsl #1 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf042030f │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7ef463a │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicsle r2, r8, r0, lsl #22 │ │ │ │ strbmi lr, [r2], -r4, ror #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 0, cr15, [r8, #732]! @ 0x2dc │ │ │ │ + stc2 0, cr15, [r0, #732]! @ 0x2dc │ │ │ │ strbmi lr, [r2], -r8, asr #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 0, cr15, [r2, #732]! @ 0x2dc │ │ │ │ - blmi 0x3a99bc │ │ │ │ + ldc2 0, cr15, [sl, #732] @ 0x2dc │ │ │ │ + blmi 0x3a9a04 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b46808 │ │ │ │ - vmlacs.f64 d15, d0, d29 │ │ │ │ + vmlacs.f64 d15, d0, d21 │ │ │ │ @ instruction: 0xe7c8d0b1 │ │ │ │ - addeq r0, sl, r4, asr #9 │ │ │ │ + addeq r0, sl, ip, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6cc4 │ │ │ │ + bl 0xfebc6d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ ldrle r0, [r3, #-1436]! @ 0xfffffa64 │ │ │ │ - blcs 0x349b04 │ │ │ │ + blcs 0x349b4c │ │ │ │ ldreq sp, [r2], r9 │ │ │ │ @ instruction: 0xf1a3d514 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ stccs 4, cr0, [r1], {14} │ │ │ │ - bcs 0xdf90c │ │ │ │ + bcs 0xdf954 │ │ │ │ movwcs sp, #43020 @ 0xa80c │ │ │ │ @ instruction: 0xf8d0600b │ │ │ │ stmiblt ip, {r4, r7, lr}^ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ rscsle r2, r2, sl, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ - @ instruction: 0xff4ef7f3 │ │ │ │ + @ instruction: 0xff24f7f3 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - strb pc, [sp, r5, asr #28]! @ │ │ │ │ - cmppvc r0, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + @ instruction: 0xe7edfe1b │ │ │ │ + msrvc SPSR_f, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrsmi pc, r5, #4 @ │ │ │ │ + bicmi pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsmi pc, r4, r5, asr #4 │ │ │ │ + rscmi pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - cdp2 2, 13, cr15, cr4, cr2, {0} │ │ │ │ + cdp2 2, 13, cr15, cr0, cr2, {0} │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - mrrclt 7, 14, pc, sl, cr12 @ │ │ │ │ + ldclt 7, cr15, [r0], #-944 @ 0xfffffc50 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef4610 │ │ │ │ - ldrdcs fp, [r0], -r3 │ │ │ │ + andcs fp, r0, r9, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf1c8b90b │ │ │ │ stmdblt sp, {fp} │ │ │ │ movtlt r6, #47395 @ 0xb923 │ │ │ │ @ instruction: 0xf0b36826 │ │ │ │ - ldrtmi pc, [r2], -r3, lsl #23 @ │ │ │ │ + @ instruction: 0x4632fb7b │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle r9, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r7, r8 @ │ │ │ │ - bllt 0x7de254 │ │ │ │ + bllt 0x7de29c │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ @ instruction: 0xb3bb6963 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - strtmi pc, [r8], -r1, lsr #24 │ │ │ │ + @ instruction: 0x4628fbf7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x3c9c80 │ │ │ │ + blcs 0x3c9cc8 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt sp, {r0, r1, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #10 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0x14abee2 │ │ │ │ + blx 0x12abf2a │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrdcs pc, [r4], r7 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - strb pc, [r9, sp, asr #23] @ │ │ │ │ + strb pc, [r9, r3, lsr #23] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - ldr pc, [pc, r5, asr #25]! │ │ │ │ + @ instruction: 0xe7bffcbd │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0xe7c1fcbf │ │ │ │ + @ instruction: 0xe7c1fcb7 │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x132bf48 │ │ │ │ + blx 0x112bf90 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - strdeq r0, [sl], lr │ │ │ │ + @ instruction: 0x008a02b6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0b34607 │ │ │ │ - @ instruction: 0xf640fb0b │ │ │ │ + @ instruction: 0xf640fb03 │ │ │ │ strmi r4, [r5], -r4, lsl #5 │ │ │ │ @ instruction: 0xf0b96831 │ │ │ │ - @ instruction: 0xf0b3fc07 │ │ │ │ - ldmdavs r1!, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3fbff │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94604 │ │ │ │ - @ instruction: 0x4629fbff │ │ │ │ + @ instruction: 0x4629fbf7 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - strtmi pc, [r9], -r9, lsl #27 │ │ │ │ + strtmi pc, [r9], -r1, lsl #27 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - strtmi pc, [r1], -r5, lsl #29 │ │ │ │ + @ instruction: 0x4621fe7d │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - ldc2l 0, cr15, [lr, #-732]! @ 0xfffffd24 │ │ │ │ + ldc2l 0, cr15, [r6, #-732]! @ 0xfffffd24 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - ldrtmi pc, [fp], -r1, ror #27 @ │ │ │ │ + @ instruction: 0x463bfdd9 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0b82009 │ │ │ │ - svclt 0x0000b83b │ │ │ │ - blvs 0xfe54b104 │ │ │ │ + svclt 0x0000b833 │ │ │ │ + blvs 0xfe54b14c │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r1, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebc6f10 │ │ │ │ + bl 0xfebc6f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt r3, r2, ip, asr #1 │ │ │ │ ldrbeq r4, [sp], r4, lsl #12 │ │ │ │ @ instruction: 0xf890d56d │ │ │ │ - blcs 0x7bfec │ │ │ │ + blcs 0x7c034 │ │ │ │ movwcs sp, #4201 @ 0x1069 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0x07186c13 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0b3460f │ │ │ │ - @ instruction: 0xf640fab7 │ │ │ │ + @ instruction: 0xf640faaf │ │ │ │ strmi r4, [r6], -r8, lsl #5 │ │ │ │ @ instruction: 0xf0b96829 │ │ │ │ - @ instruction: 0xf0b3fbb3 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3fbab │ │ │ │ + stmdavs r9!, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94605 │ │ │ │ - @ instruction: 0xf04ffbab │ │ │ │ + @ instruction: 0xf04ffba3 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0xf04ffd35 │ │ │ │ + @ instruction: 0xf04ffd2d │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0x4629fe31 │ │ │ │ + strtmi pc, [r9], -r9, lsr #28 │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - stc2 0, cr15, [sl, #-732]! @ 0xfffffd24 │ │ │ │ + stc2 0, cr15, [r2, #-732]! @ 0xfffffd24 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - strtmi pc, [r0], -sp, lsl #27 │ │ │ │ - blx 0x132dd44 │ │ │ │ + strtmi pc, [r0], -r5, lsl #27 │ │ │ │ + blx 0x8add8c │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - @ instruction: 0xffe6f0b7 │ │ │ │ + @ instruction: 0xffdef0b7 │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ cmnle sp, r0, lsl #26 │ │ │ │ strvs lr, [r0, #-2519] @ 0xfffff629 │ │ │ │ strtmi r6, [lr], #-2235 @ 0xfffff745 │ │ │ │ - blcs 0x13f5b8 │ │ │ │ + blcs 0x13f600 │ │ │ │ mrccs 0, 1, sp, cr15, cr14, {0} │ │ │ │ cdpcs 12, 1, cr13, cr15, cr1, {1} │ │ │ │ ldrbeq sp, [r2, r7, lsl #26]! │ │ │ │ stcvs 5, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - stc2 0, cr15, [r2], #168 @ 0xa8 │ │ │ │ + stc2 0, cr15, [r6], #168 @ 0xa8 │ │ │ │ @ instruction: 0x2000b1b0 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - @ instruction: 0x07ebff3f │ │ │ │ + @ instruction: 0x07ebff37 │ │ │ │ strle r4, [sp, #-1664]! @ 0xfffff980 │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf102fa45 │ │ │ │ @ instruction: 0xf7ff4415 │ │ │ │ - strht pc, [r5], -pc @ │ │ │ │ + strht pc, [r5], -sp @ │ │ │ │ rsbeq r0, sp, r6, ror r0 │ │ │ │ cdpcs 6, 3, cr3, cr15, cr1, {0} │ │ │ │ @ instruction: 0x4620dd14 │ │ │ │ - blx 0x18ade02 │ │ │ │ + blx 0x182de4a │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stclle 14, cr2, [sl], {31} │ │ │ │ @ instruction: 0xf02a4620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r6, ror #1 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - strmi pc, [r0], pc, lsl #30 │ │ │ │ + strmi pc, [r0], r7, lsl #30 │ │ │ │ adcsmi r1, r7, #28416 @ 0x6f00 │ │ │ │ strtmi sp, [pc], -sl, lsl #24 │ │ │ │ movwcs r1, #12393 @ 0x3069 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3703 │ │ │ │ - strcc pc, [r2, #-3213] @ 0xfffff373 │ │ │ │ + strcc pc, [r2, #-3211] @ 0xfffff375 │ │ │ │ ldclle 2, cr4, [r4, #732]! @ 0x2dc │ │ │ │ strhtle r4, [sl], -r5 │ │ │ │ adcmi r3, lr, #1048576 @ 0x100000 │ │ │ │ stcvs 1, cr13, [r3, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, r7, r0, ror pc │ │ │ │ @ instruction: 0xf0b32000 │ │ │ │ - andcs pc, r4, #3408 @ 0xd50 │ │ │ │ + andcs pc, r4, #3280 @ 0xcd0 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf9f0f7ec │ │ │ │ + @ instruction: 0xf9c6f7ec │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - andcs pc, r1, r7, ror pc @ │ │ │ │ + andcs pc, r1, sp, asr #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - stc2 7, cr15, [r8], {243} @ 0xf3 │ │ │ │ + mrrc2 7, 15, pc, lr, cr3 @ │ │ │ │ rsbne lr, r9, r6, lsr #15 │ │ │ │ movwcs r4, #9792 @ 0x2640 │ │ │ │ ldrtmi r2, [sp], -r0, lsl #4 │ │ │ │ - mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ vabd.s8 q15, , q6 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vmla.f d20, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ - blmi 0xeff90 │ │ │ │ + vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + blmi 0xeffd8 │ │ │ │ vqsub.s8 d2, d18, d25 │ │ │ │ - svclt 0x0000fd13 │ │ │ │ - eorseq r8, r3, ip, asr pc │ │ │ │ + svclt 0x0000fd0f │ │ │ │ + eorseq r8, r3, r4, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -98057,140 +98075,140 @@ │ │ │ │ rscseq r0, sl, r8, asr r0 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ eorseq r0, r1, r3, asr r0 │ │ │ │ adcseq r0, r8, pc │ │ │ │ - blx 0x1cac208 │ │ │ │ + blx 0x1aac250 │ │ │ │ @ instruction: 0xf0af4604 │ │ │ │ - strmi pc, [r0], sp, ror #20 │ │ │ │ + strmi pc, [r0], r5, ror #20 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4639fe93 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ - blx 0x172c244 │ │ │ │ + blx 0x152c28c │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - tstpcs r1, r1, asr sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, r9, asr #20 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0274628 │ │ │ │ - stmdacs r0, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf1b860e8 │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b74640 │ │ │ │ - ldr pc, [sp, r3, asr #20]! │ │ │ │ + @ instruction: 0xe7bdfa3b │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xf0b34606 │ │ │ │ - vmla.i8 d31, d23, d13 │ │ │ │ + vmla.i8 d31, d23, d5 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - movwcs pc, #2693 @ 0xa85 @ │ │ │ │ + movwcs pc, #2685 @ 0xa7d @ │ │ │ │ @ instruction: 0x46322110 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf0b84621 │ │ │ │ - andcs pc, r4, #58624 @ 0xe500 │ │ │ │ + andcs pc, r4, #56576 @ 0xdd00 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ @ instruction: 0xf7ec41a4 │ │ │ │ - movwcs pc, #55631 @ 0xd94f @ │ │ │ │ + movwcs pc, #55589 @ 0xd925 @ │ │ │ │ ldr r6, [fp, fp, ror #1] │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ andcs lr, r1, #39321600 @ 0x2580000 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ stcvs 7, cr4, [fp, #-704]! @ 0xfffffd40 │ │ │ │ - blvs 0xfe7017fc │ │ │ │ + blvs 0xfe701844 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b3d00f │ │ │ │ - @ instruction: 0xf04ff95d │ │ │ │ + @ instruction: 0xf04ff955 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74604 │ │ │ │ - tstpcs r0, #238592 @ p-variant is OBSOLETE @ 0x3a400 │ │ │ │ + tstpcs r0, #230400 @ p-variant is OBSOLETE @ 0x38400 │ │ │ │ msrvs SPSR_fsx, pc, asr #8 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ @ instruction: 0xf0c89400 │ │ │ │ - strtmi pc, [r9], -r3, lsr #19 │ │ │ │ + @ instruction: 0x4629f99b │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - @ instruction: 0xf0b3fbdb │ │ │ │ - vmla.i8 , , │ │ │ │ + @ instruction: 0xf0b3fbd3 │ │ │ │ + vmul.i8 d31, d7, d31 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0x4621fa3f │ │ │ │ + @ instruction: 0x4621fa37 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ - strtmi pc, [sl], -r9, asr #23 │ │ │ │ + strtmi pc, [sl], -r1, asr #23 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [ip], #-732 @ 0xfffffd24 │ │ │ │ + stc2 0, cr15, [r4], #-732 @ 0xfffffd24 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ - @ instruction: 0xf906f7ec │ │ │ │ + @ instruction: 0xf8dcf7ec │ │ │ │ @ instruction: 0x4639e754 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ - bmi 0xd41f28 │ │ │ │ + bmi 0xd41f70 │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r2, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf0b46808 │ │ │ │ - @ instruction: 0x4628f83d │ │ │ │ - blx 0x14ae094 │ │ │ │ + @ instruction: 0x4628f835 │ │ │ │ + blx 0x142e0dc │ │ │ │ @ instruction: 0xf04fe736 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #16 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x460447b0 │ │ │ │ - @ instruction: 0xf900f0b3 │ │ │ │ + @ instruction: 0xf8f8f0b3 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0b74681 │ │ │ │ - @ instruction: 0xf0b3fd71 │ │ │ │ - ldmdavs r9!, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3fd69 │ │ │ │ + ldmdavs r9!, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404606 │ │ │ │ @ instruction: 0xf0b94208 │ │ │ │ - @ instruction: 0x464af9f5 │ │ │ │ + strbmi pc, [sl], -sp, ror #19 @ │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf0b82303 │ │ │ │ - @ instruction: 0x4630fc55 │ │ │ │ + ldrtmi pc, [r0], -sp, asr #24 @ │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ec4108 │ │ │ │ - @ instruction: 0x4621f8bf │ │ │ │ + @ instruction: 0x4621f895 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ - bmi 0x4aeebc │ │ │ │ + bmi 0x4aeee4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2105 @ 0xfffff7c7 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [ip], #-512 @ 0xfffffe00 │ │ │ │ vshl.s8 d20, d11, d12 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strdcs pc, [sp], -r9 │ │ │ │ + strdcs pc, [sp], -r1 │ │ │ │ andcs lr, r0, lr, lsr #14 │ │ │ │ - asrsmi pc, r5, #4 @ │ │ │ │ + bicmi pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - @ instruction: 0xf9b4f1cb │ │ │ │ - addeq pc, r9, r4, ror #29 │ │ │ │ - addeq pc, r9, sl, asr lr @ │ │ │ │ - eorseq r8, r3, ip, ror #30 │ │ │ │ + @ instruction: 0xf9acf1cb │ │ │ │ + umulleq pc, r9, ip, lr @ │ │ │ │ + addeq pc, r9, r2, lsl lr @ │ │ │ │ + eorseq r8, r3, r4, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ @@ -98207,213 +98225,213 @@ │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ rscseq r0, pc, r2, lsl r1 @ │ │ │ │ ldrdeq r0, [r7], #-3 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd148429f │ │ │ │ - @ instruction: 0xf888f0b3 │ │ │ │ + @ instruction: 0xf880f0b3 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r7, r9, sp, lr} │ │ │ │ - @ instruction: 0xf980f0b9 │ │ │ │ + @ instruction: 0xf978f0b9 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x32c4a2 │ │ │ │ + blx 0x12c4ea │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blvs 0xfe70b674 │ │ │ │ + blvs 0xfe70b6bc │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 13, sp, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b3d0d4 │ │ │ │ - blmi 0xfeaee370 │ │ │ │ + blmi 0xfeaee398 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xff5cf0b3 │ │ │ │ + @ instruction: 0xff54f0b3 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xff5ac50c │ │ │ │ + blx 0xff3ac554 │ │ │ │ andcs lr, r0, r8, asr #15 │ │ │ │ - asrsmi pc, r5, #4 @ │ │ │ │ + bicmi pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r9, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf92af1cb │ │ │ │ - @ instruction: 0xf834f0b3 │ │ │ │ + @ instruction: 0xf922f1cb │ │ │ │ + @ instruction: 0xf82cf0b3 │ │ │ │ @ instruction: 0xf0b34607 │ │ │ │ - blmi 0xfe5ee318 │ │ │ │ + blmi 0xfe5ee340 │ │ │ │ svclt 0x0070ee1d │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r9, [r2], r2, lsl #14 │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ ldmibne sl, {r3, fp, sp, lr}^ │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0b3443b │ │ │ │ - svcls 0x0002ff2d │ │ │ │ + svcls 0x0002ff25 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfe9ac56c │ │ │ │ - @ instruction: 0xf810f0b3 │ │ │ │ + blx 0xfe7ac5b4 │ │ │ │ + @ instruction: 0xf808f0b3 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf6404681 │ │ │ │ @ instruction: 0xf0b94208 │ │ │ │ - andcs pc, r8, #180224 @ 0x2c000 │ │ │ │ + andcs pc, r8, #49152 @ 0xc000 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xfe62c588 │ │ │ │ + blx 0xfe42c5d0 │ │ │ │ @ instruction: 0x4651221c │ │ │ │ @ instruction: 0xf0b74650 │ │ │ │ - @ instruction: 0x4652fc17 │ │ │ │ + ldrbmi pc, [r2], -pc, lsl #24 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xffdac59c │ │ │ │ + blx 0xffbac5e4 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf06f47a8 │ │ │ │ strbmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0b74648 │ │ │ │ - andcs pc, r4, #528384 @ 0x81000 │ │ │ │ + andcs pc, r4, #495616 @ 0x79000 │ │ │ │ tstpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - @ instruction: 0xf0b2ffc3 │ │ │ │ - @ instruction: 0xf8d8ffe7 │ │ │ │ + @ instruction: 0xf0b2ff99 │ │ │ │ + @ instruction: 0xf8d8ffdf │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r4, [r5], -ip, lsl #5 │ │ │ │ - @ instruction: 0xf8e2f0b9 │ │ │ │ + @ instruction: 0xf8daf0b9 │ │ │ │ vpmax.s8 q10, q6, │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf85b0000 │ │ │ │ andcs r3, r0, #2 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - mrc2 0, 7, pc, cr10, cr3, {5} │ │ │ │ + mrc2 0, 7, pc, cr2, cr3, {5} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - ldrb pc, [r6, -sp, lsl #18] @ │ │ │ │ + ldrb pc, [r6, -fp, lsl #18] @ │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xf880f0af │ │ │ │ + @ instruction: 0xf878f0af │ │ │ │ @ instruction: 0xf7ff4681 │ │ │ │ @ instruction: 0xf0b2fca7 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf0b9428c │ │ │ │ - @ instruction: 0x4642f8bb │ │ │ │ + @ instruction: 0x4642f8b3 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ - @ instruction: 0xf86ef0af │ │ │ │ + @ instruction: 0xf866f0af │ │ │ │ @ instruction: 0xf0b74680 │ │ │ │ - strbmi pc, [r8], -r3, ror #16 @ │ │ │ │ - @ instruction: 0xf85af0b7 │ │ │ │ + @ instruction: 0x4648f85b │ │ │ │ + @ instruction: 0xf852f0b7 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 0, 4, cr15, cr12, cr6, {1} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr6, {1} │ │ │ │ teqle r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b860e0 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b74640 │ │ │ │ - strb pc, [pc, sp, asr #16] @ │ │ │ │ - @ instruction: 0xff9cf0b2 │ │ │ │ + strb pc, [pc, r5, asr #16] @ │ │ │ │ + @ instruction: 0xff94f0b2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf894f0b9 │ │ │ │ + @ instruction: 0xf88cf0b9 │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1bac67e │ │ │ │ + blx 0x19ac6c6 │ │ │ │ movwcs lr, #1810 @ 0x712 │ │ │ │ @ instruction: 0x461a4631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ @ instruction: 0xf0b2e711 │ │ │ │ - blmi 0x10b01bc │ │ │ │ + blmi 0x10b01e4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - mcr2 0, 4, pc, cr2, cr3, {5} @ │ │ │ │ + mrc2 0, 3, pc, cr10, cr3, {5} │ │ │ │ @ instruction: 0xf0b2e6f4 │ │ │ │ - strmi pc, [r3], fp, ror #30 │ │ │ │ - @ instruction: 0xff68f0b2 │ │ │ │ + strmi pc, [r3], r3, ror #30 │ │ │ │ + @ instruction: 0xff60f0b2 │ │ │ │ @ instruction: 0xf0b24682 │ │ │ │ - blmi 0xd30180 │ │ │ │ + blmi 0xd301a8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r9, [r1], r2, lsl #4 │ │ │ │ ldmdavs fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strbmi pc, [r9], -r7, ror #28 @ │ │ │ │ + @ instruction: 0x4649fe5f │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0b74658 │ │ │ │ - @ instruction: 0xf0b2f9df │ │ │ │ - ldmdavs r9!, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2f9d7 │ │ │ │ + ldmdavs r9!, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b99003 │ │ │ │ - stmdbls r3, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r8, #80, 12 @ 0x5000000 │ │ │ │ - @ instruction: 0xf9d2f0b7 │ │ │ │ + @ instruction: 0xf9caf0b7 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0b7221c │ │ │ │ - @ instruction: 0x4652fb53 │ │ │ │ + ldrbmi pc, [r2], -fp, asr #22 @ │ │ │ │ @ instruction: 0x46584659 │ │ │ │ - blx 0xcac724 │ │ │ │ + blx 0xaac76c │ │ │ │ ldrbmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf0b247a8 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94605 │ │ │ │ - andcs pc, r0, fp, lsr #16 │ │ │ │ - blx 0xff8ac736 │ │ │ │ + andcs pc, r0, r3, lsr #16 │ │ │ │ + blx 0xff6ac77e │ │ │ │ @ instruction: 0x46034652 │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0b89004 │ │ │ │ - bmi 0x46f660 │ │ │ │ + bmi 0x46f688 │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ ldmdavs r9!, {r1, r4, fp, sp, lr} │ │ │ │ - bl 0x1466f4 │ │ │ │ + bl 0x14673c │ │ │ │ strmi r0, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xe764fe37 │ │ │ │ - addeq pc, r9, r0, asr sp @ │ │ │ │ - eorseq r8, r3, r4, lsl #31 │ │ │ │ - strdeq pc, [r9], r8 │ │ │ │ - addeq pc, r9, sl, asr ip @ │ │ │ │ - umulleq pc, r9, ip, fp @ │ │ │ │ - addeq pc, r9, r0, ror #22 │ │ │ │ - ldrdeq pc, [r9], sl │ │ │ │ + strb pc, [r4, -pc, lsr #28]! @ │ │ │ │ + addeq pc, r9, r8, lsl #26 │ │ │ │ + mlaseq r3, ip, pc, r8 @ │ │ │ │ + @ instruction: 0x0089fcb0 │ │ │ │ + addeq pc, r9, r2, lsl ip @ │ │ │ │ + addeq pc, r9, r4, asr fp @ │ │ │ │ + addeq pc, r9, r8, lsl fp @ │ │ │ │ + umulleq pc, r9, r2, sl @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf001b08d │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2465 @ 0x9a1 │ │ │ │ @@ -98485,14066 +98503,14066 @@ │ │ │ │ @ instruction: 0xf8d5d189 │ │ │ │ andcs r3, sl, #204 @ 0xcc │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrb pc, [pc, -r5, ror #20]! @ │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r4 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ - vsubw.u8 q10, q2, d0 │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ - @ instruction: 0xf8d04603 │ │ │ │ - orrsmi r0, r3, #204 @ 0xcc │ │ │ │ - strls r9, [r5], -r6, lsl #2 │ │ │ │ + movwvc pc, #1103 @ 0x44f @ │ │ │ │ + movwmi pc, #704 @ 0x2c0 @ │ │ │ │ + andpl pc, r0, r4, asr #7 │ │ │ │ + bicne pc, r0, r4, asr #7 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + orrsmi r9, r3, #4 │ │ │ │ + ldrdeq pc, [ip], #133 @ 0x85 │ │ │ │ + smlabtvs r5, sp, r9, lr │ │ │ │ stmdbcs r0, {r3, r7, r8, ip, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strble r0, [r9, #-1666] @ 0xfffff97e │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stcvs 1, cr8, [fp, #-936]! @ 0xfffffc58 │ │ │ │ @ instruction: 0xf8852201 │ │ │ │ ldcvs 0, cr2, [fp], {124} @ 0x7c │ │ │ │ svcvs 0x007ff413 │ │ │ │ mvnhi pc, r0 │ │ │ │ - mrc2 0, 1, pc, cr8, cr2, {5} │ │ │ │ + mrc2 0, 1, pc, cr0, cr2, {5} │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 3, cr15, cr4, cr11, {7} │ │ │ │ + cdp2 7, 0, cr15, cr10, cr11, {7} │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r9, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bls 0x1816bc │ │ │ │ + bls 0x181704 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vrhadd.s8 q12, q14, q6 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r4, #-716] @ 0xfffffd34 │ │ │ │ + ldc2 0, cr15, [ip, #-716]! @ 0xfffffd34 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - movwcs pc, #19321 @ 0x4b79 @ │ │ │ │ + movwcs pc, #19279 @ 0x4b4f @ │ │ │ │ rsc r6, r1, fp, ror #1 │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - tstcs r3, r0, lsl r3 │ │ │ │ - @ instruction: 0x46284313 │ │ │ │ - smlabtcc r5, sp, r9, lr │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - movwls r0, #17222 @ 0x4346 │ │ │ │ - blx 0x9ae6ae │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0030146 │ │ │ │ + tstls r4, r0, lsl r3 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + andcs r4, r3, #1275068416 @ 0x4c000000 │ │ │ │ + andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ + blx 0x9ae6f6 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ sbc sl, sp, r7, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff95c404 │ │ │ │ + beq 0xff95c44c │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #-2147483648 @ 0x80000000 │ │ │ │ - stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r4, {r0, r2, r8, ip, sp} │ │ │ │ - movwls fp, #17123 @ 0x42e3 │ │ │ │ - blx 0xfff2e700 │ │ │ │ + @ instruction: 0xf003b2e1 │ │ │ │ + tstls r4, lr, lsl r3 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + andcs r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ + andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ + blx 0xfff2e748 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ adc sl, r3, r9, lsr #30 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #27407 @ 0x6b0f │ │ │ │ - tstls r5, r4, lsl #4 │ │ │ │ + andls r9, r4, #1073741825 @ 0x40000001 │ │ │ │ addshi pc, r8, r0 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf64f8140 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + vsubl.s8 q8, d16, d25 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r8, r0, asr #32 │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ eormi r4, r7, r6, lsr #32 │ │ │ │ svclt 0x0000e724 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - strdeq pc, [r9], sl │ │ │ │ + @ instruction: 0x0089f8b2 │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - beq 0x46ce14 │ │ │ │ - ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe32f264 │ │ │ │ - b 0x1c33b04 │ │ │ │ + beq 0x46ce5c │ │ │ │ + blx 0xfeef3b44 │ │ │ │ + @ instruction: 0xf004fa8a │ │ │ │ + b 0x1c32dc4 │ │ │ │ vorr.i32 , #49920 @ 0x0000c300 │ │ │ │ - @ instruction: 0xf0033242 │ │ │ │ - @ instruction: 0xf0010301 │ │ │ │ - b 0x1430bb0 │ │ │ │ + @ instruction: 0xf0013242 │ │ │ │ + @ instruction: 0xf0030108 │ │ │ │ + b 0x14313dc │ │ │ │ tstmi r1, #368640 @ 0x5a000 │ │ │ │ - blpl 0xff0ad6a8 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1714fc4 │ │ │ │ - @ instruction: 0xf04f0303 │ │ │ │ - @ instruction: 0xf8cd0201 │ │ │ │ - @ instruction: 0xf8cd8010 │ │ │ │ - @ instruction: 0xf8cdb01c │ │ │ │ - tstls r5, r8, lsl r0 │ │ │ │ - @ instruction: 0xf0009209 │ │ │ │ - vst4. {d24-d27}, [pc :64], lr │ │ │ │ - vqshl.s64 , q14, #0 │ │ │ │ - eormi r3, r7, r0, lsr r7 │ │ │ │ - cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f429f │ │ │ │ - @ instruction: 0xf44faeee │ │ │ │ - vmvn.i32 q11, #134217728 @ 0x08000000 │ │ │ │ - @ instruction: 0xf8d51610 │ │ │ │ - ldc 0, cr3, [pc, #816] @ 0x70b14 │ │ │ │ - stmib sp, {r1, r4, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - b 0x1c57404 │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + andls r5, r9, #192, 22 @ 0x30000 │ │ │ │ + movweq lr, #14938 @ 0x3a5a │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andshi pc, r0, sp, asr #17 │ │ │ │ + andsls pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf8cd9105 │ │ │ │ + andls fp, r8, #28 │ │ │ │ + sbcshi pc, pc, r0 │ │ │ │ + ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ + ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ + vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ + mcrge 4, 7, pc, cr15, cr15, {3} @ │ │ │ │ + ldrbtvs pc, [r8], -pc, asr #8 @ │ │ │ │ + ldrne pc, [r0], -r0, asr #5 │ │ │ │ + ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ + blvc 0xfe52bea8 │ │ │ │ + b 0x1c54c44 │ │ │ │ stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf0038104 │ │ │ │ - stc 3, cr0, [sp, #4] │ │ │ │ - b 0x170f41c │ │ │ │ - @ instruction: 0xf0000303 │ │ │ │ + @ instruction: 0xf0039b06 │ │ │ │ + @ instruction: 0xf8cd0301 │ │ │ │ + b 0x1710880 │ │ │ │ + stc 3, cr0, [sp, #12] │ │ │ │ + @ instruction: 0xf0007b08 │ │ │ │ vst4. {d24-d27}, [pc], sl │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, lr, #0, 6 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {3} │ │ │ │ ldrbvs pc, [r8, -pc, asr #8]! @ │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + andls r9, r9, #6144 @ 0x1800 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - blls 0x22af58 │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ smlabthi r4, sp, r9, lr │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - b 0x171505c │ │ │ │ + b 0x17150a0 │ │ │ │ @ instruction: 0xf47f0303 │ │ │ │ @ instruction: 0xf64faeba │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ - blge 0x171060 │ │ │ │ + vmov.i32 d18, #256 @ 0x00000100 │ │ │ │ + blge 0x1710a8 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr15, cr15, {1} @ │ │ │ │ strb r2, [sp], -r1 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ stmdbcs r1, {r0, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {3} @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ - subscc pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + adccc pc, r1, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff9105 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ - @ instruction: 0xf004e7e8 │ │ │ │ - vbic.i32 q8, #52992 @ 0x0000cf00 │ │ │ │ - stcleq 2, cr5, [r1], #768 @ 0x300 │ │ │ │ - addseq r9, fp, r7, lsl #4 │ │ │ │ - @ instruction: 0xf8d59306 │ │ │ │ - vmla.i , q10, d0[3] │ │ │ │ - @ instruction: 0xf0014203 │ │ │ │ - andls r0, r4, #8, 2 │ │ │ │ + stcleq 7, cr14, [r1], #928 @ 0x3a0 │ │ │ │ + movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ + tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i32 d20, #51456 @ 0x0000c900 │ │ │ │ + movwls r5, #29632 @ 0x73c0 │ │ │ │ + cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ strcs r2, [r0, -r1, lsl #12] │ │ │ │ + movwls r0, #24731 @ 0x609b │ │ │ │ + ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ + andls r9, r4, #1073741825 @ 0x40000001 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ svclt 0x00082a0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - tstls r5, r1, lsl r3 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64fae7d │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ - blge 0x1710e8 │ │ │ │ + vmov.i32 d18, #256 @ 0x00000100 │ │ │ │ + blge 0x171130 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe671d1bc │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - beq 0x46cf8c │ │ │ │ - blx 0xfeef3c74 │ │ │ │ + @ instruction: 0xf1a80ce1 │ │ │ │ + @ instruction: 0xf0040a0f │ │ │ │ + blx 0xfeef2f34 │ │ │ │ @ instruction: 0xf001fa8a │ │ │ │ vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x143d604 │ │ │ │ + b 0x143d64c │ │ │ │ tstmi r9, #2244608 @ 0x224000 │ │ │ │ - bne 0x172b240 │ │ │ │ - blpl 0xff0ad818 │ │ │ │ - stmdbge r4, {r0, r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + bne 0x172b288 │ │ │ │ + blpl 0xff0ad860 │ │ │ │ + stmdbge r4, {r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ strls r2, [r4], -r3, lsl #12 │ │ │ │ @ instruction: 0xf8d2f7ff │ │ │ │ orrsle r2, fp, r0, lsl #16 │ │ │ │ strbtmi pc, [r2], #-4 @ │ │ │ │ svcmi 0x0060f1b4 │ │ │ │ stclge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7ff9604 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ vabdl.u8 q15, d20, d12 │ │ │ │ - @ instruction: 0xf0044803 │ │ │ │ - @ instruction: 0xf1a8097f │ │ │ │ - vstmiaeq r1!, {s1-s15} │ │ │ │ - blx 0xfe32f434 │ │ │ │ + stcleq 8, cr4, [r1], #12 │ │ │ │ + beq 0x46d02c │ │ │ │ + ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ + blx 0xfe32f47c │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14415c0 │ │ │ │ + b 0x1441608 │ │ │ │ vmov.i16 , #51712 @ 0xca00 │ │ │ │ ldrb r5, [r9, -r0, asr #23] │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7ff9404 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr0, cr15, {1} │ │ │ │ - blge 0x1aa72c │ │ │ │ + blge 0x1aa774 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfebae988 │ │ │ │ + blx 0xfebae9d0 │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x0060f47f │ │ │ │ - blge 0x1aa5e4 │ │ │ │ + blge 0x1aa628 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfe82e9a4 │ │ │ │ + blx 0xfe82e9ec │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x0052f47f │ │ │ │ @ instruction: 0xf64fe727 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ stmdacs r0, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0048f47f │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, lr, #16, 6 @ 0x40000000 │ │ │ │ mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [pc, #508] @ 0x70bf0 │ │ │ │ + ldclge 4, cr15, [pc, #508] @ 0x70c38 │ │ │ │ stcvs 7, cr14, [fp, #-464]! @ 0xfffffe30 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0f0e │ │ │ │ @ instruction: 0x4628ae11 │ │ │ │ - ldc2l 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ vabd.s8 d30, d12, d20 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xe633fb79 │ │ │ │ + @ instruction: 0xe633fb71 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - ldr pc, [r7, -sp, lsr #19] │ │ │ │ - @ instruction: 0xff14f236 │ │ │ │ + ldr pc, [r7, -r3, lsl #19] │ │ │ │ + @ instruction: 0xff10f236 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc7c3c │ │ │ │ + bl 0xfebc7c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - ldc2 0, cr15, [lr], {178} @ 0xb2 │ │ │ │ + ldc2 0, cr15, [r6], {178} @ 0xb2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf0b60112 │ │ │ │ - @ instruction: 0x4620fdb5 │ │ │ │ + strtmi pc, [r0], -sp, lsr #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7c78 │ │ │ │ + bl 0xfebc7cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, fp, lsl #23 │ │ │ │ + andlt pc, r5, r3, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], r2 │ │ │ │ + addeq pc, r9, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7ccc │ │ │ │ + bl 0xfebc7d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r1, ror #22 │ │ │ │ + andlt pc, r5, r9, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, ror r4 @ │ │ │ │ + addeq pc, r9, r6, lsr r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d20 │ │ │ │ + bl 0xfebc7d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r7, lsr fp @ │ │ │ │ + andlt pc, r5, pc, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsr #8 │ │ │ │ + addeq pc, r9, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d74 │ │ │ │ + bl 0xfebc7dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, sp, lsl #22 │ │ │ │ + andlt pc, r5, r5, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], r6 │ │ │ │ + addeq pc, r9, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7dc8 │ │ │ │ + bl 0xfebc7e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r3, ror #21 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, lsl #7 │ │ │ │ + addeq pc, r9, sl, lsr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e1c │ │ │ │ + bl 0xfebc7e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xb005fab9 │ │ │ │ + @ instruction: 0xb005fab1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, lsr #6 │ │ │ │ + addeq pc, r9, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e70 │ │ │ │ + bl 0xfebc7eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, pc, lsl #21 │ │ │ │ + andlt pc, r5, r7, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], sl │ │ │ │ + umulleq pc, r9, r2, r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7ec4 │ │ │ │ + bl 0xfebc7f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r5, ror #20 │ │ │ │ + andlt pc, r5, sp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsl #5 │ │ │ │ + addeq pc, r9, lr, lsr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f18 │ │ │ │ + bl 0xfebc7f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, fp, lsr sl @ │ │ │ │ + andlt pc, r5, r3, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, lsr r2 @ │ │ │ │ + addeq pc, r9, sl, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f6c │ │ │ │ + bl 0xfebc7fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r1, lsl sl @ │ │ │ │ + andlt pc, r5, r9, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], lr │ │ │ │ + umulleq pc, r9, r6, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7fc0 │ │ │ │ + bl 0xfebc8008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r7, ror #19 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsl #3 │ │ │ │ + addeq pc, r9, r2, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8014 │ │ │ │ + bl 0xfebc805c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xb005f9bd │ │ │ │ + @ instruction: 0xb005f9b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsr r1 @ │ │ │ │ + addeq pc, r9, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8068 │ │ │ │ + bl 0xfebc80b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - mullt r5, r3, r9 │ │ │ │ + andlt pc, r5, fp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, ror #1 │ │ │ │ + umulleq pc, r9, sl, r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc80bc │ │ │ │ + bl 0xfebc8104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r9, ror #18 │ │ │ │ + andlt pc, r5, r1, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, lsl #1 │ │ │ │ + addeq pc, r9, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8110 │ │ │ │ + bl 0xfebc8158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, pc, lsr r9 @ │ │ │ │ + andlt pc, r5, r7, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsr r0 @ │ │ │ │ + strdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8164 │ │ │ │ + bl 0xfebc81ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r5, lsl r9 @ │ │ │ │ + andlt pc, r5, sp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #31 │ │ │ │ + umulleq lr, r9, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc81b8 │ │ │ │ + bl 0xfebc8200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, fp, ror #17 │ │ │ │ + andlt pc, r5, r3, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, r2, pc @ │ │ │ │ + addeq lr, r9, sl, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc820c │ │ │ │ + bl 0xfebc8254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r1, asr #17 │ │ │ │ + @ instruction: 0xb005f8b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr pc │ │ │ │ + strdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8260 │ │ │ │ + bl 0xfebc82a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - mullt r5, r7, r8 │ │ │ │ + andlt pc, r5, pc, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #29 │ │ │ │ + addeq lr, r9, r2, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82b4 │ │ │ │ + bl 0xfebc82fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, sp, ror #16 │ │ │ │ + andlt pc, r5, r5, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, r6, lr │ │ │ │ + addeq lr, r9, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8308 │ │ │ │ + bl 0xfebc8350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r3, asr #16 │ │ │ │ + andlt pc, r5, fp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #28 │ │ │ │ + strdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc835c │ │ │ │ + bl 0xfebc83a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r9, lsl r8 @ │ │ │ │ + andlt pc, r5, r1, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror #27 │ │ │ │ + addeq lr, r9, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc83b0 │ │ │ │ + bl 0xfebc83f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, ror #31 │ │ │ │ + andlt pc, r5, r7, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, sl, sp │ │ │ │ + addeq lr, r9, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8404 │ │ │ │ + bl 0xfebc844c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, asr #31 │ │ │ │ + @ instruction: 0xb005ffbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #26 │ │ │ │ + strdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8458 │ │ │ │ + bl 0xfebc84a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, fp, pc @ │ │ │ │ + mullt r5, r3, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r2 │ │ │ │ + addeq lr, r9, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc84ac │ │ │ │ + bl 0xfebc84f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, ror pc @ │ │ │ │ + andlt pc, r5, r9, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, lr, ip │ │ │ │ + addeq lr, r9, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8500 │ │ │ │ + bl 0xfebc8548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr #30 │ │ │ │ + andlt pc, r5, pc, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #24 │ │ │ │ + addeq lr, r9, r2, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8554 │ │ │ │ + bl 0xfebc859c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsl pc @ │ │ │ │ + andlt pc, r5, r5, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, lr, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc85a8 │ │ │ │ + bl 0xfebc85f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #23 │ │ │ │ + addeq lr, r9, sl, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc85fc │ │ │ │ + bl 0xfebc8644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, asr #29 │ │ │ │ + andlt pc, r5, r1, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #22 │ │ │ │ + addeq lr, r9, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8650 │ │ │ │ + bl 0xfebc8698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, pc, lr @ │ │ │ │ + mullt r5, r7, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], sl │ │ │ │ + @ instruction: 0x0089eab2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc86a4 │ │ │ │ + bl 0xfebc86ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, ror lr @ │ │ │ │ + andlt pc, r5, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #21 │ │ │ │ + addeq lr, r9, lr, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc86f8 │ │ │ │ + bl 0xfebc8740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr #28 │ │ │ │ + andlt pc, r5, r3, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr sl │ │ │ │ + addeq lr, r9, sl, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc874c │ │ │ │ + bl 0xfebc8794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr #28 │ │ │ │ + andlt pc, r5, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], lr @ │ │ │ │ + @ instruction: 0x0089e9b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc87a0 │ │ │ │ + bl 0xfebc87e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #19 │ │ │ │ + addeq lr, r9, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc87f4 │ │ │ │ + bl 0xfebc883c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, asr #27 │ │ │ │ + andlt pc, r5, r5, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr r9 │ │ │ │ + addeq lr, r9, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8848 │ │ │ │ + bl 0xfebc8890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsr #27 │ │ │ │ + mullt r5, fp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #18 │ │ │ │ + @ instruction: 0x0089e8ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc889c │ │ │ │ + bl 0xfebc88e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, ror sp @ │ │ │ │ + andlt pc, r5, r1, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #17 │ │ │ │ + addeq lr, r9, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc88f0 │ │ │ │ + bl 0xfebc8938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr #26 │ │ │ │ + andlt pc, r5, r7, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr r8 │ │ │ │ + addeq lr, r9, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8944 │ │ │ │ + bl 0xfebc898c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr #26 │ │ │ │ + andlt pc, r5, sp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #16 │ │ │ │ + @ instruction: 0x0089e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8998 │ │ │ │ + bl 0xfebc89e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e7b2 │ │ │ │ + addeq lr, r9, sl, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc89ec │ │ │ │ + bl 0xfebc8a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr r7 │ │ │ │ + addeq lr, r9, r6, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a40 │ │ │ │ + bl 0xfebc8a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b4f24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsr #25 │ │ │ │ + mullt r5, pc, ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl #14 │ │ │ │ + addeq lr, r9, r2, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a94 │ │ │ │ + bl 0xfebc8adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror ip @ │ │ │ │ + andlt pc, r5, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e6b6 │ │ │ │ + addeq lr, r9, lr, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ae8 │ │ │ │ + bl 0xfebc8b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr ip @ │ │ │ │ + andlt pc, r5, fp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #12 │ │ │ │ + addeq lr, r9, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b3c │ │ │ │ + bl 0xfebc8b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr #24 │ │ │ │ + andlt pc, r5, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #12 │ │ │ │ + addeq lr, r9, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b90 │ │ │ │ + bl 0xfebc8bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 96), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e5ba │ │ │ │ + addeq lr, r9, r2, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8be4 │ │ │ │ + bl 0xfebc8c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #10 │ │ │ │ + addeq lr, r9, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c38 │ │ │ │ + bl 0xfebc8c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11acf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsr #23 │ │ │ │ + andlt pc, r5, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl r5 │ │ │ │ + addeq lr, r9, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c8c │ │ │ │ + bl 0xfebc8cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsl #23 │ │ │ │ + andlt pc, r5, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e4be │ │ │ │ + addeq lr, r9, r6, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ce0 │ │ │ │ + bl 0xfebc8d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01acf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr fp @ │ │ │ │ + andlt pc, r5, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #8 │ │ │ │ + addeq lr, r9, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d34 │ │ │ │ + bl 0xfebc8d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsr #22 │ │ │ │ + andlt pc, r5, r5, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl r4 │ │ │ │ + addeq lr, r9, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d88 │ │ │ │ + bl 0xfebc8dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsl #22 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #7 │ │ │ │ + addeq lr, r9, sl, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ddc │ │ │ │ + bl 0xfebc8e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror #6 │ │ │ │ + addeq lr, r9, r6, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e30 │ │ │ │ + bl 0xfebc8e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsr #21 │ │ │ │ + andlt pc, r5, r7, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl r3 │ │ │ │ + ldrdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e84 │ │ │ │ + bl 0xfebc8ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsl #21 │ │ │ │ + andlt pc, r5, sp, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #5 │ │ │ │ + addeq lr, r9, lr, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ed8 │ │ │ │ + bl 0xfebc8f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr sl @ │ │ │ │ + andlt pc, r5, r3, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror r2 │ │ │ │ + addeq lr, r9, sl, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f2c │ │ │ │ + bl 0xfebc8f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr sl @ │ │ │ │ + andlt pc, r5, r9, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl r2 │ │ │ │ + ldrdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f80 │ │ │ │ + bl 0xfebc8fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a4f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsl #20 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #3 │ │ │ │ + addeq lr, r9, r2, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8fd4 │ │ │ │ + bl 0xfebc901c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror r1 │ │ │ │ + addeq lr, r9, lr, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9028 │ │ │ │ + bl 0xfebc9070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005f9b3 │ │ │ │ + andlt pc, r5, fp, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #2 │ │ │ │ + ldrdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc907c │ │ │ │ + bl 0xfebc90c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsl #19 │ │ │ │ + andlt pc, r5, r1, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #1 │ │ │ │ + addeq lr, r9, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc90d0 │ │ │ │ + bl 0xfebc9118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr r9 @ │ │ │ │ + andlt pc, r5, r7, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror r0 │ │ │ │ + addeq lr, r9, r2, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9124 │ │ │ │ + bl 0xfebc916c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr r9 @ │ │ │ │ + andlt pc, r5, sp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #32 │ │ │ │ + ldrdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9178 │ │ │ │ + bl 0xfebc91c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsl #18 │ │ │ │ + andlt pc, r5, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, sl, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc91cc │ │ │ │ + bl 0xfebc9214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, ror #17 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror pc │ │ │ │ + addeq sp, r9, r6, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9220 │ │ │ │ + bl 0xfebc9268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005f8b7 │ │ │ │ + andlt pc, r5, pc, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #30 │ │ │ │ + addeq sp, r9, r2, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9274 │ │ │ │ + bl 0xfebc92bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsl #17 │ │ │ │ + andlt pc, r5, r5, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc92c8 │ │ │ │ + bl 0xfebc9310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, ror #16 │ │ │ │ + andlt pc, r5, fp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #29 │ │ │ │ + addeq sp, r9, sl, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc931c │ │ │ │ + bl 0xfebc9364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr r8 @ │ │ │ │ + andlt pc, r5, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #28 │ │ │ │ + addeq sp, r9, r6, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9370 │ │ │ │ + bl 0xfebc93b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31bcf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsl #16 │ │ │ │ + andlt pc, r5, r7, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], sl │ │ │ │ + umulleq sp, r9, r2, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc93c4 │ │ │ │ + bl 0xfebc940c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, ror #31 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl #27 │ │ │ │ + addeq sp, r9, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9418 │ │ │ │ + bl 0xfebc9460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005ffbb │ │ │ │ + @ instruction: 0xb005ffb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr sp │ │ │ │ + addeq sp, r9, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc946c │ │ │ │ + bl 0xfebc94b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r1, pc @ │ │ │ │ + andlt pc, r5, r9, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], lr │ │ │ │ + umulleq sp, r9, r6, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc94c0 │ │ │ │ + bl 0xfebc9508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror #30 │ │ │ │ + andlt pc, r5, pc, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #25 │ │ │ │ + addeq sp, r9, r2, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9514 │ │ │ │ + bl 0xfebc955c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsr pc @ │ │ │ │ + andlt pc, r5, r5, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr ip │ │ │ │ + addeq sp, r9, lr, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9568 │ │ │ │ + bl 0xfebc95b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsl pc @ │ │ │ │ + andlt pc, r5, fp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #23 │ │ │ │ + umulleq sp, r9, sl, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc95bc │ │ │ │ + bl 0xfebc9604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, ror #29 │ │ │ │ + andlt pc, r5, r1, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #23 │ │ │ │ + addeq sp, r9, r6, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9610 │ │ │ │ + bl 0xfebc9658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005febf │ │ │ │ + @ instruction: 0xb005feb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr fp │ │ │ │ + strdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9664 │ │ │ │ + bl 0xfebc96ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r5, lr │ │ │ │ + andlt pc, r5, sp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #21 │ │ │ │ + umulleq sp, r9, lr, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc96b8 │ │ │ │ + bl 0xfebc9700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror #28 │ │ │ │ + andlt pc, r5, r3, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r2, sl │ │ │ │ + addeq sp, r9, sl, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc970c │ │ │ │ + bl 0xfebc9754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr #28 │ │ │ │ + andlt pc, r5, r9, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr sl │ │ │ │ + strdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9760 │ │ │ │ + bl 0xfebc97a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsl lr @ │ │ │ │ + andlt pc, r5, pc, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #19 │ │ │ │ + addeq sp, r9, r2, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97b4 │ │ │ │ + bl 0xfebc97fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 108), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, ror #27 │ │ │ │ + andlt pc, r5, r5, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r6, r9 │ │ │ │ + addeq sp, r9, lr, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9808 │ │ │ │ + bl 0xfebc9850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, asr #27 │ │ │ │ + @ instruction: 0xb005fdbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #18 │ │ │ │ + strdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc985c │ │ │ │ + bl 0xfebc98a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r9, sp │ │ │ │ + mullt r5, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #17 │ │ │ │ + addeq sp, r9, r6, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc98b0 │ │ │ │ + bl 0xfebc98f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 104), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror #26 │ │ │ │ + andlt pc, r5, r7, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, sl, r8 │ │ │ │ + addeq sp, r9, r2, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9904 │ │ │ │ + bl 0xfebc994c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr #26 │ │ │ │ + andlt pc, r5, sp, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #16 │ │ │ │ + strdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9958 │ │ │ │ + bl 0xfebc99a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsl sp @ │ │ │ │ + andlt pc, r5, r3, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, sl, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc99ac │ │ │ │ + bl 0xfebc99f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 100), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, lr, r7 │ │ │ │ + addeq sp, r9, r6, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a00 │ │ │ │ + bl 0xfebc9a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, asr #25 │ │ │ │ + @ instruction: 0xb005fcbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr #14 │ │ │ │ + addeq sp, r9, r2, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a54 │ │ │ │ + bl 0xfebc9a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, sp, ip │ │ │ │ + mullt r5, r5, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9aa8 │ │ │ │ + bl 0xfebc9af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror ip @ │ │ │ │ + andlt pc, r5, fp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr #13 │ │ │ │ + addeq sp, r9, sl, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9afc │ │ │ │ + bl 0xfebc9b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr #24 │ │ │ │ + andlt pc, r5, r1, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #12 │ │ │ │ + addeq sp, r9, r6, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b50 │ │ │ │ + bl 0xfebc9b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl ip @ │ │ │ │ + andlt pc, r5, r7, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], sl │ │ │ │ + @ instruction: 0x0089d5b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ba4 │ │ │ │ + bl 0xfebc9bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #11 │ │ │ │ + addeq sp, r9, lr, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9bf8 │ │ │ │ + bl 0xfebc9c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, asr #23 │ │ │ │ + andlt pc, r5, r3, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr r5 │ │ │ │ + addeq sp, r9, sl, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c4c │ │ │ │ + bl 0xfebc9c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsr #23 │ │ │ │ + mullt r5, r9, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], lr │ │ │ │ + @ instruction: 0x0089d4b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ca0 │ │ │ │ + bl 0xfebc9ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror fp @ │ │ │ │ + andlt pc, r5, pc, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #9 │ │ │ │ + addeq sp, r9, r2, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9cf4 │ │ │ │ + bl 0xfebc9d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr #22 │ │ │ │ + andlt pc, r5, r5, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr r4 │ │ │ │ + addeq sp, r9, lr, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d48 │ │ │ │ + bl 0xfebc9d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr #22 │ │ │ │ + andlt pc, r5, fp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #8 │ │ │ │ + @ instruction: 0x0089d3ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d9c │ │ │ │ + bl 0xfebc9de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #7 │ │ │ │ + addeq sp, r9, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9df0 │ │ │ │ + bl 0xfebc9e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 96), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, asr #21 │ │ │ │ + andlt pc, r5, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr r3 │ │ │ │ + addeq sp, r9, r2, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e44 │ │ │ │ + bl 0xfebc9e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsr #21 │ │ │ │ + mullt r5, sp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl #6 │ │ │ │ + @ instruction: 0x0089d2be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e98 │ │ │ │ + bl 0xfebc9ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror sl @ │ │ │ │ + andlt pc, r5, r3, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d2b2 │ │ │ │ + addeq sp, r9, sl, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9eec │ │ │ │ + bl 0xfebc9f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr sl @ │ │ │ │ + andlt pc, r5, r9, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr r2 │ │ │ │ + addeq sp, r9, r6, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f40 │ │ │ │ + bl 0xfebc9f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsr #20 │ │ │ │ + andlt pc, r5, pc, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #4 │ │ │ │ + addeq sp, r9, r2, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f94 │ │ │ │ + bl 0xfebc9fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d1b6 │ │ │ │ + addeq sp, r9, lr, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9fe8 │ │ │ │ + bl 0xfebca030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #2 │ │ │ │ + addeq sp, r9, sl, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca03c │ │ │ │ + bl 0xfebca084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsr #19 │ │ │ │ + andlt pc, r5, r1, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #2 │ │ │ │ + addeq sp, r9, r6, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca090 │ │ │ │ + bl 0xfebca0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror r9 @ │ │ │ │ + andlt pc, r5, r7, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq sp, [r9], sl │ │ │ │ + addeq sp, r9, r2, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca0e4 │ │ │ │ + bl 0xfebca12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr r9 @ │ │ │ │ + andlt pc, r5, sp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, rrx │ │ │ │ + addeq sp, r9, lr, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca138 │ │ │ │ + bl 0xfebca180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsr #18 │ │ │ │ + andlt pc, r5, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl r0 │ │ │ │ + addeq ip, r9, sl, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca18c │ │ │ │ + bl 0xfebca1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsl #18 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089cfbe │ │ │ │ + addeq ip, r9, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca1e0 │ │ │ │ + bl 0xfebca228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #30 │ │ │ │ + addeq ip, r9, r2, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca234 │ │ │ │ + bl 0xfebca27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsr #17 │ │ │ │ + andlt pc, r5, r5, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl pc │ │ │ │ + addeq ip, r9, lr, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca288 │ │ │ │ + bl 0xfebca2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsl #17 │ │ │ │ + andlt pc, r5, fp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #29 │ │ │ │ + addeq ip, r9, sl, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca2dc │ │ │ │ + bl 0xfebca324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr r8 @ │ │ │ │ + andlt pc, r5, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror #28 │ │ │ │ + addeq ip, r9, r6, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca330 │ │ │ │ + bl 0xfebca378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsr #16 │ │ │ │ + andlt pc, r5, r7, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl lr │ │ │ │ + ldrdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca384 │ │ │ │ + bl 0xfebca3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsl #16 │ │ │ │ + @ instruction: 0xf0b06808 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr #27 │ │ │ │ + addeq ip, r9, lr, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca3d8 │ │ │ │ + bl 0xfebca420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror sp │ │ │ │ + addeq ip, r9, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca42c │ │ │ │ + bl 0xfebca474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11bcf249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005ffb1 │ │ │ │ + andlt pc, r5, r9, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl sp │ │ │ │ + ldrdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca480 │ │ │ │ + bl 0xfebca4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsl #31 │ │ │ │ + andlt pc, r5, pc, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #25 │ │ │ │ + addeq ip, r9, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca4d4 │ │ │ │ + bl 0xfebca51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, asr pc @ │ │ │ │ + andlt pc, r5, r5, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror ip │ │ │ │ + addeq ip, r9, lr, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca528 │ │ │ │ + bl 0xfebca570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsr pc @ │ │ │ │ + andlt pc, r5, fp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #24 │ │ │ │ + ldrdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca57c │ │ │ │ + bl 0xfebca5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl #30 │ │ │ │ + andlt pc, r5, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #23 │ │ │ │ + addeq ip, r9, r6, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca5d0 │ │ │ │ + bl 0xfebca618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror fp │ │ │ │ + addeq ip, r9, r2, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca624 │ │ │ │ + bl 0xfebca66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005feb5 │ │ │ │ + andlt pc, r5, sp, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #22 │ │ │ │ + ldrdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca678 │ │ │ │ + bl 0xfebca6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs (UNDEF: 96), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsl #29 │ │ │ │ + andlt pc, r5, r3, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, sl, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca6cc │ │ │ │ + bl 0xfebca714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror #28 │ │ │ │ + andlt pc, r5, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror sl │ │ │ │ + addeq ip, r9, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca720 │ │ │ │ + bl 0xfebca768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 104), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsr lr @ │ │ │ │ + andlt pc, r5, pc, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #20 │ │ │ │ + addeq ip, r9, r2, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca774 │ │ │ │ + bl 0xfebca7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl #28 │ │ │ │ + andlt pc, r5, r5, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca7c8 │ │ │ │ + bl 0xfebca810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, ror #27 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #19 │ │ │ │ + addeq ip, r9, sl, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca81c │ │ │ │ + bl 0xfebca864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71acf648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fdb9 │ │ │ │ + @ instruction: 0xb005fdb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #18 │ │ │ │ + addeq ip, r9, r6, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca870 │ │ │ │ + bl 0xfebca8b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsl #27 │ │ │ │ + andlt pc, r5, r7, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], sl │ │ │ │ + umulleq ip, r9, r2, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca8c4 │ │ │ │ + bl 0xfebca90c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01b4f249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror #26 │ │ │ │ + andlt pc, r5, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #17 │ │ │ │ + addeq ip, r9, lr, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca918 │ │ │ │ + bl 0xfebca960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsr sp @ │ │ │ │ + andlt pc, r5, r3, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr r8 │ │ │ │ + addeq ip, r9, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca96c │ │ │ │ + bl 0xfebca9b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsl sp @ │ │ │ │ + andlt pc, r5, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], lr │ │ │ │ + umulleq ip, r9, r6, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca9c0 │ │ │ │ + bl 0xfebcaa08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, ror #25 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl #15 │ │ │ │ + addeq ip, r9, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa14 │ │ │ │ + bl 0xfebcaa5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fcbd │ │ │ │ + @ instruction: 0xb005fcb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr r7 │ │ │ │ + addeq ip, r9, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa68 │ │ │ │ + bl 0xfebcaab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r3, ip │ │ │ │ + andlt pc, r5, fp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror #13 │ │ │ │ + umulleq ip, r9, sl, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaabc │ │ │ │ + bl 0xfebcab04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror #24 │ │ │ │ + andlt pc, r5, r1, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl #13 │ │ │ │ + addeq ip, r9, r6, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab10 │ │ │ │ + bl 0xfebcab58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr ip @ │ │ │ │ + andlt pc, r5, r7, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr r6 │ │ │ │ + strdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab64 │ │ │ │ + bl 0xfebcabac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl ip @ │ │ │ │ + andlt pc, r5, sp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #11 │ │ │ │ + umulleq ip, r9, lr, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcabb8 │ │ │ │ + bl 0xfebcac00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, ror #23 │ │ │ │ + andlt pc, r5, r3, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r2, r5 │ │ │ │ + addeq ip, r9, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac0c │ │ │ │ + bl 0xfebcac54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, asr #23 │ │ │ │ + @ instruction: 0xb005fbb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr r5 │ │ │ │ + strdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac60 │ │ │ │ + bl 0xfebcaca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r7, fp │ │ │ │ + andlt pc, r5, pc, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #9 │ │ │ │ + addeq ip, r9, r2, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcacb4 │ │ │ │ + bl 0xfebcacfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror #22 │ │ │ │ + andlt pc, r5, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r6, r4 │ │ │ │ + addeq ip, r9, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad08 │ │ │ │ + bl 0xfebcad50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr #22 │ │ │ │ + andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #8 │ │ │ │ + strdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad5c │ │ │ │ + bl 0xfebcada4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl fp @ │ │ │ │ + andlt pc, r5, r1, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror #7 │ │ │ │ + addeq ip, r9, r6, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcadb0 │ │ │ │ + bl 0xfebcadf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, ror #21 │ │ │ │ + andlt pc, r5, r7, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, sl, r3 │ │ │ │ + addeq ip, r9, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae04 │ │ │ │ + bl 0xfebcae4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, asr #21 │ │ │ │ + @ instruction: 0xb005fabd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr #6 │ │ │ │ + strdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae58 │ │ │ │ + bl 0xfebcaea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, fp, sl │ │ │ │ + mullt r5, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, sl, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaeac │ │ │ │ + bl 0xfebcaef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror sl @ │ │ │ │ + andlt pc, r5, r9, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, lr, r2 │ │ │ │ + addeq ip, r9, r6, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf00 │ │ │ │ + bl 0xfebcaf48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, asr #20 │ │ │ │ + andlt pc, r5, pc, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #4 │ │ │ │ + addeq ip, r9, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf54 │ │ │ │ + bl 0xfebcaf9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl sl @ │ │ │ │ + andlt pc, r5, r5, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcafa8 │ │ │ │ + bl 0xfebcaff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #3 │ │ │ │ + addeq ip, r9, sl, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaffc │ │ │ │ + bl 0xfebcb044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, asr #19 │ │ │ │ + andlt pc, r5, r1, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #2 │ │ │ │ + addeq ip, r9, r6, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb050 │ │ │ │ + bl 0xfebcb098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, pc, r9 @ │ │ │ │ + mullt r5, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], sl │ │ │ │ + strheq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb0a4 │ │ │ │ + bl 0xfebcb0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror r9 @ │ │ │ │ + andlt pc, r5, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #1 │ │ │ │ + addeq ip, r9, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb0f8 │ │ │ │ + bl 0xfebcb140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, asr #18 │ │ │ │ + andlt pc, r5, r3, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr r0 │ │ │ │ + addeq ip, r9, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb14c │ │ │ │ + bl 0xfebcb194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsr #18 │ │ │ │ + andlt pc, r5, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], lr │ │ │ │ + @ instruction: 0x0089bfb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb1a0 │ │ │ │ + bl 0xfebcb1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #31 │ │ │ │ + addeq fp, r9, r2, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb1f4 │ │ │ │ + bl 0xfebcb23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, asr #17 │ │ │ │ + andlt pc, r5, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr pc │ │ │ │ + addeq fp, r9, lr, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb248 │ │ │ │ + bl 0xfebcb290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsr #17 │ │ │ │ + mullt r5, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #30 │ │ │ │ + @ instruction: 0x0089beba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb29c │ │ │ │ + bl 0xfebcb2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror r8 @ │ │ │ │ + andlt pc, r5, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #29 │ │ │ │ + addeq fp, r9, r6, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb2f0 │ │ │ │ + bl 0xfebcb338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, asr #16 │ │ │ │ + andlt pc, r5, r7, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr lr │ │ │ │ + addeq fp, r9, r2, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb344 │ │ │ │ + bl 0xfebcb38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsr #16 │ │ │ │ + andlt pc, r5, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl #28 │ │ │ │ + @ instruction: 0x0089bdbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb398 │ │ │ │ + bl 0xfebcb3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089bdb2 │ │ │ │ + addeq fp, r9, sl, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb3ec │ │ │ │ + bl 0xfebcb434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr sp │ │ │ │ + addeq fp, r9, r6, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb440 │ │ │ │ + bl 0xfebcb488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsne pc, ip, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsr #31 │ │ │ │ + mullt r5, pc, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #26 │ │ │ │ + addeq fp, r9, r2, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb494 │ │ │ │ + bl 0xfebcb4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, ror pc @ │ │ │ │ + andlt pc, r5, r5, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089bcb6 │ │ │ │ + addeq fp, r9, lr, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb4e8 │ │ │ │ + bl 0xfebcb530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvc pc, fp, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, asr pc @ │ │ │ │ + andlt pc, r5, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #24 │ │ │ │ + addeq fp, r9, sl, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb53c │ │ │ │ + bl 0xfebcb584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr #30 │ │ │ │ + andlt pc, r5, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #24 │ │ │ │ + addeq fp, r9, r6, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb590 │ │ │ │ + bl 0xfebcb5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089bbba │ │ │ │ + addeq fp, r9, r2, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb5e4 │ │ │ │ + bl 0xfebcb62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #22 │ │ │ │ + addeq fp, r9, lr, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb638 │ │ │ │ + bl 0xfebcb680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsr #29 │ │ │ │ + andlt pc, r5, r3, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl fp │ │ │ │ + addeq fp, r9, sl, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb68c │ │ │ │ + bl 0xfebcb6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsl #29 │ │ │ │ + andlt pc, r5, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089babe │ │ │ │ + addeq fp, r9, r6, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb6e0 │ │ │ │ + bl 0xfebcb728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, asr lr @ │ │ │ │ + andlt pc, r5, pc, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #20 │ │ │ │ + addeq fp, r9, r2, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb734 │ │ │ │ + bl 0xfebcb77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr #28 │ │ │ │ + andlt pc, r5, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl sl │ │ │ │ + addeq fp, r9, lr, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb788 │ │ │ │ + bl 0xfebcb7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl #28 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #19 │ │ │ │ + addeq fp, r9, sl, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb7dc │ │ │ │ + bl 0xfebcb824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #18 │ │ │ │ + addeq fp, r9, r6, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb830 │ │ │ │ + bl 0xfebcb878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsr #27 │ │ │ │ + andlt pc, r5, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl r9 │ │ │ │ + ldrdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb884 │ │ │ │ + bl 0xfebcb8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsl #27 │ │ │ │ + andlt pc, r5, sp, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #17 │ │ │ │ + addeq fp, r9, lr, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb8d8 │ │ │ │ + bl 0xfebcb920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, asr sp @ │ │ │ │ + andlt pc, r5, r3, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror r8 │ │ │ │ + addeq fp, r9, sl, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb92c │ │ │ │ + bl 0xfebcb974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsr sp @ │ │ │ │ + andlt pc, r5, r9, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl r8 │ │ │ │ + ldrdeq fp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb980 │ │ │ │ + bl 0xfebcb9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl #26 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #15 │ │ │ │ + addeq fp, r9, r2, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb9d4 │ │ │ │ + bl 0xfebcba1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror r7 │ │ │ │ + addeq fp, r9, lr, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba28 │ │ │ │ + bl 0xfebcba70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fcb3 │ │ │ │ + andlt pc, r5, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr #14 │ │ │ │ + ldrdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba7c │ │ │ │ + bl 0xfebcbac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsl #25 │ │ │ │ + andlt pc, r5, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr #13 │ │ │ │ + addeq fp, r9, r6, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbad0 │ │ │ │ + bl 0xfebcbb18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr ip @ │ │ │ │ + andlt pc, r5, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror r6 │ │ │ │ + addeq fp, r9, r2, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb24 │ │ │ │ + bl 0xfebcbb6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr ip @ │ │ │ │ + andlt pc, r5, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #12 │ │ │ │ + ldrdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb78 │ │ │ │ + bl 0xfebcbbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl #24 │ │ │ │ + andlt pc, r5, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, sl, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbbcc │ │ │ │ + bl 0xfebcbc14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, ror #23 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror r5 │ │ │ │ + addeq fp, r9, r6, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc20 │ │ │ │ + bl 0xfebcbc68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fbb7 │ │ │ │ + andlt pc, r5, pc, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #10 │ │ │ │ + addeq fp, r9, r2, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc74 │ │ │ │ + bl 0xfebcbcbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsl #23 │ │ │ │ + andlt pc, r5, r5, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r6 │ │ │ │ + addeq fp, r9, lr, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbcc8 │ │ │ │ + bl 0xfebcbd10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvs pc, r9, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror #22 │ │ │ │ + andlt pc, r5, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #9 │ │ │ │ + addeq fp, r9, sl, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd1c │ │ │ │ + bl 0xfebcbd64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R12_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr fp @ │ │ │ │ + andlt pc, r5, r1, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #8 │ │ │ │ + addeq fp, r9, r6, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd70 │ │ │ │ + bl 0xfebcbdb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl #22 │ │ │ │ + andlt pc, r5, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], sl │ │ │ │ + umulleq fp, r9, r2, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbdc4 │ │ │ │ + bl 0xfebcbe0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, ror #21 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl #7 │ │ │ │ + addeq fp, r9, lr, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe18 │ │ │ │ + bl 0xfebcbe60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fabb │ │ │ │ + @ instruction: 0xb005fab3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr r3 │ │ │ │ + addeq fp, r9, sl, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe6c │ │ │ │ + bl 0xfebcbeb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r1, sl │ │ │ │ + andlt pc, r5, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], lr │ │ │ │ + umulleq fp, r9, r6, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbec0 │ │ │ │ + bl 0xfebcbf08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, ror #20 │ │ │ │ + andlt pc, r5, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #5 │ │ │ │ + addeq fp, r9, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf14 │ │ │ │ + bl 0xfebcbf5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr sl @ │ │ │ │ + andlt pc, r5, r5, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr r2 │ │ │ │ + addeq fp, r9, lr, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf68 │ │ │ │ + bl 0xfebcbfb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl sl @ │ │ │ │ + andlt pc, r5, fp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #3 │ │ │ │ + umulleq fp, r9, sl, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbfbc │ │ │ │ + bl 0xfebcc004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, ror #19 │ │ │ │ + andlt pc, r5, r1, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #3 │ │ │ │ + addeq fp, r9, r6, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc010 │ │ │ │ + bl 0xfebcc058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f24a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005f9bf │ │ │ │ + @ instruction: 0xb005f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr r1 │ │ │ │ + strdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc064 │ │ │ │ + bl 0xfebcc0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r5, r9 │ │ │ │ + andlt pc, r5, sp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #1 │ │ │ │ + umulleq fp, r9, lr, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc0b8 │ │ │ │ + bl 0xfebcc100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, ror #18 │ │ │ │ + andlt pc, r5, r3, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r2, r0 │ │ │ │ + addeq fp, r9, sl, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc10c │ │ │ │ + bl 0xfebcc154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, asr #18 │ │ │ │ + andlt pc, r5, r9, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr r0 │ │ │ │ + strdeq sl, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc160 │ │ │ │ + bl 0xfebcc1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl r9 @ │ │ │ │ + andlt pc, r5, pc, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, ror #31 │ │ │ │ + addeq sl, r9, r2, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1b4 │ │ │ │ + bl 0xfebcc1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, ror #17 │ │ │ │ + andlt pc, r5, r5, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r9, r6, pc @ │ │ │ │ + addeq sl, r9, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc208 │ │ │ │ + bl 0xfebcc250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, asr #17 │ │ │ │ + @ instruction: 0xb005f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, asr #30 │ │ │ │ + strdeq sl, [r9], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc25c │ │ │ │ + bl 0xfebcc2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r9, r8 │ │ │ │ + mullt r5, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, ror #29 │ │ │ │ + addeq sl, r9, r6, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc2b0 │ │ │ │ + bl 0xfebcc2f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, ror #16 │ │ │ │ + andlt pc, r5, r7, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r9, sl, lr │ │ │ │ + addeq sl, r9, r2, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc304 │ │ │ │ + bl 0xfebcc34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, asr #16 │ │ │ │ + andlt pc, r5, sp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, asr #28 │ │ │ │ + strdeq sl, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc358 │ │ │ │ + bl 0xfebcc3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl r8 @ │ │ │ │ + andlt pc, r5, r3, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], r2 │ │ │ │ + addeq sl, r9, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc3ac │ │ │ │ + bl 0xfebcc3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r9, lr, sp │ │ │ │ + addeq sl, r9, r6, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc400 │ │ │ │ + bl 0xfebcc448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, asr #31 │ │ │ │ + @ instruction: 0xb005ffbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, asr #26 │ │ │ │ + addeq sl, r9, r2, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc454 │ │ │ │ + bl 0xfebcc49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - mullt r5, sp, pc @ │ │ │ │ + mullt r5, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], r6 │ │ │ │ + addeq sl, r9, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc4a8 │ │ │ │ + bl 0xfebcc4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, ror pc @ │ │ │ │ + andlt pc, r5, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, lsr #25 │ │ │ │ + addeq sl, r9, sl, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc4fc │ │ │ │ + bl 0xfebcc544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, asr #30 │ │ │ │ + andlt pc, r5, r1, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, asr #24 │ │ │ │ + addeq sl, r9, r6, lsl #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc550 │ │ │ │ + bl 0xfebcc598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff1ef0ae │ │ │ │ + @ instruction: 0xff16f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r9], sl @ │ │ │ │ + @ instruction: 0x0089abb2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc5a4 │ │ │ │ + bl 0xfebcc5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d22, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 15, cr15, cr4, cr14, {5} │ │ │ │ + cdp2 0, 14, cr15, cr12, cr14, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr #23 │ │ │ │ + addeq sl, r9, lr, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc5f8 │ │ │ │ + bl 0xfebcc640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 12, cr15, cr10, cr14, {5} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr14, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr fp │ │ │ │ + addeq sl, r9, sl, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc64c │ │ │ │ + bl 0xfebcc694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 100), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, lsr #29 │ │ │ │ + mullt r5, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], lr │ │ │ │ + @ instruction: 0x0089aab6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc6a0 │ │ │ │ + bl 0xfebcc6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, ror lr @ │ │ │ │ + andlt pc, r5, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, lsr #21 │ │ │ │ + addeq sl, r9, r2, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc6f4 │ │ │ │ + bl 0xfebcc73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 108), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, asr #28 │ │ │ │ + andlt pc, r5, r5, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, asr sl │ │ │ │ + addeq sl, r9, lr, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc748 │ │ │ │ + bl 0xfebcc790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 2, cr15, cr2, cr14, {5} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr14, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl #20 │ │ │ │ + @ instruction: 0x0089a9ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc79c │ │ │ │ + bl 0xfebcc7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r8, #696]! @ 0x2b8 │ │ │ │ + ldc2l 0, cr15, [r0, #696]! @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr #19 │ │ │ │ + addeq sl, r9, r6, ror #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc7f0 │ │ │ │ + bl 0xfebcc838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [lr, #696] @ 0x2b8 │ │ │ │ + stc2l 0, cr15, [r6, #696] @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr r9 │ │ │ │ + addeq sl, r9, r2, lsl r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc844 │ │ │ │ + bl 0xfebcc88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vsra.s64 q8, q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r4, #696]! @ 0x2b8 │ │ │ │ + ldc2 0, cr15, [ip, #696] @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl #18 │ │ │ │ + @ instruction: 0x0089a8be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc898 │ │ │ │ + bl 0xfebcc8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [sl, #-696]! @ 0xfffffd48 │ │ │ │ + ldc2l 0, cr15, [r2, #-696]! @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a8b2 │ │ │ │ + addeq sl, r9, sl, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc8ec │ │ │ │ + bl 0xfebcc934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r0, #-696] @ 0xfffffd48 │ │ │ │ + stc2l 0, cr15, [r8, #-696] @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr r8 │ │ │ │ + addeq sl, r9, r6, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc940 │ │ │ │ + bl 0xfebcc988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r6, #-696]! @ 0xfffffd48 │ │ │ │ + ldc2 0, cr15, [lr, #-696] @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl #16 │ │ │ │ + addeq sl, r9, r2, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc994 │ │ │ │ + bl 0xfebcc9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [ip], #696 @ 0x2b8 │ │ │ │ + ldc2l 0, cr15, [r4], #696 @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a7b6 │ │ │ │ + addeq sl, r9, lr, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc9e8 │ │ │ │ + bl 0xfebcca30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r2], {174} @ 0xae │ │ │ │ + stc2l 0, cr15, [sl], {174} @ 0xae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror #14 │ │ │ │ + addeq sl, r9, sl, lsl r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca3c │ │ │ │ + bl 0xfebcca84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r8], #696 @ 0x2b8 │ │ │ │ + stc2 0, cr15, [r0], #696 @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl #14 │ │ │ │ + addeq sl, r9, r6, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca90 │ │ │ │ + bl 0xfebccad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [lr], #-696 @ 0xfffffd48 │ │ │ │ + ldc2l 0, cr15, [r6], #-696 @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a6ba │ │ │ │ + addeq sl, r9, r2, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccae4 │ │ │ │ + bl 0xfebccb2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - mrrc2 0, 10, pc, r4, cr14 @ │ │ │ │ + mcrr2 0, 10, pc, ip, cr14 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror #12 │ │ │ │ + addeq sl, r9, lr, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb38 │ │ │ │ + bl 0xfebccb80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [sl], #-696 @ 0xfffffd48 │ │ │ │ + stc2 0, cr15, [r2], #-696 @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl r6 │ │ │ │ + addeq sl, r9, sl, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb8c │ │ │ │ + bl 0xfebccbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r0], {174} @ 0xae │ │ │ │ + blx 0xffeb1cc2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a5be │ │ │ │ + addeq sl, r9, r6, ror r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccbe0 │ │ │ │ + bl 0xfebccc28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff631cce │ │ │ │ + blx 0xff431d16 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror #10 │ │ │ │ + addeq sl, r9, r2, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc34 │ │ │ │ + bl 0xfebccc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfebb1d22 │ │ │ │ + blx 0xfe9b1d6a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl r5 │ │ │ │ + addeq sl, r9, lr, asr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc88 │ │ │ │ + bl 0xfebcccd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe131d76 │ │ │ │ + blx 0x1f31dbe │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr #9 │ │ │ │ + addeq sl, r9, sl, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcccdc │ │ │ │ + bl 0xfebccd24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x16b1dca │ │ │ │ + blx 0x14b1e12 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror #8 │ │ │ │ + addeq sl, r9, r6, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd30 │ │ │ │ + bl 0xfebccd78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xc31e1e │ │ │ │ + blx 0xa31e66 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl r4 │ │ │ │ + ldrdeq sl, [r9], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd84 │ │ │ │ + bl 0xfebccdcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1b1e72 │ │ │ │ + blx 0xfffb1eb8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr #7 │ │ │ │ + addeq sl, r9, lr, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccdd8 │ │ │ │ + bl 0xfebcce20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff731ec4 │ │ │ │ + blx 0xff531f0c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror r3 │ │ │ │ + addeq sl, r9, sl, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce2c │ │ │ │ + bl 0xfebcce74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfecb1f18 │ │ │ │ + blx 0xfeab1f60 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl r3 │ │ │ │ + ldrdeq sl, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce80 │ │ │ │ + bl 0xfebccec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe231f6c │ │ │ │ + blx 0x2031fb4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr #5 │ │ │ │ + addeq sl, r9, r2, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcced4 │ │ │ │ + bl 0xfebccf1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x17b1fc0 │ │ │ │ + blx 0x15b2008 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror r2 │ │ │ │ + addeq sl, r9, lr, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf28 │ │ │ │ + bl 0xfebccf70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xd32014 │ │ │ │ + blx 0xb3205c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr #4 │ │ │ │ + ldrdeq sl, [r9], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf7c │ │ │ │ + bl 0xfebccfc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x2b2068 │ │ │ │ + blx 0xb20b0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr #3 │ │ │ │ + addeq sl, r9, r6, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccfd0 │ │ │ │ + bl 0xfebcd018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9def0ae │ │ │ │ + @ instruction: 0xf9d6f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror r1 │ │ │ │ + addeq sl, r9, r2, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd024 │ │ │ │ + bl 0xfebcd06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9b4f0ae │ │ │ │ + @ instruction: 0xf9acf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr #2 │ │ │ │ + ldrdeq sl, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd078 │ │ │ │ + bl 0xfebcd0c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf98af0ae │ │ │ │ + @ instruction: 0xf982f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], r2 │ │ │ │ + addeq sl, r9, sl, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd0cc │ │ │ │ + bl 0xfebcd114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf960f0ae │ │ │ │ + @ instruction: 0xf958f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror r0 │ │ │ │ + addeq sl, r9, r6, lsr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd120 │ │ │ │ + bl 0xfebcd168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf936f0ae │ │ │ │ + @ instruction: 0xf92ef0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr #32 │ │ │ │ + addeq r9, r9, r2, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd174 │ │ │ │ + bl 0xfebcd1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf90cf0ae │ │ │ │ + @ instruction: 0xf904f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, lr, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd1c8 │ │ │ │ + bl 0xfebcd210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8e2f0ae │ │ │ │ + @ instruction: 0xf8daf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, r2, lsl #31 │ │ │ │ + addeq r9, r9, sl, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd21c │ │ │ │ + bl 0xfebcd264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8b8f0ae │ │ │ │ + @ instruction: 0xf8b0f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, lr, lsr #30 │ │ │ │ + addeq r9, r9, r6, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd270 │ │ │ │ + bl 0xfebcd2b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf88ef0ae │ │ │ │ + @ instruction: 0xf886f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r9], sl │ │ │ │ + umulleq r9, r9, r2, lr @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd2c4 │ │ │ │ + bl 0xfebcd30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf864f0ae │ │ │ │ + @ instruction: 0xf85cf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, r6, lsl #29 │ │ │ │ + addeq r9, r9, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd318 │ │ │ │ + bl 0xfebcd360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, lsr r8 @ │ │ │ │ + andlt pc, r5, r3, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr lr │ │ │ │ + addeq r9, r9, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd36c │ │ │ │ + bl 0xfebcd3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, lsl r8 @ │ │ │ │ + andlt pc, r5, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], lr │ │ │ │ + umulleq r9, r9, r6, sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd3c0 │ │ │ │ + bl 0xfebcd408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, ror #31 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl #27 │ │ │ │ + addeq r9, r9, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd414 │ │ │ │ + bl 0xfebcd45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005ffbd │ │ │ │ + @ instruction: 0xb005ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr sp │ │ │ │ + addeq r9, r9, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd468 │ │ │ │ + bl 0xfebcd4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, r3, pc @ │ │ │ │ + andlt pc, r5, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #25 │ │ │ │ + umulleq r9, r9, sl, ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd4bc │ │ │ │ + bl 0xfebcd504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, ror #30 │ │ │ │ + andlt pc, r5, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #25 │ │ │ │ + addeq r9, r9, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd510 │ │ │ │ + bl 0xfebcd558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, lsr pc @ │ │ │ │ + andlt pc, r5, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr ip │ │ │ │ + strdeq r9, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd564 │ │ │ │ + bl 0xfebcd5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsl pc @ │ │ │ │ + andlt pc, r5, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror #23 │ │ │ │ + umulleq r9, r9, lr, fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd5b8 │ │ │ │ + bl 0xfebcd600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, ror #29 │ │ │ │ + andlt pc, r5, r3, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, r2, fp @ │ │ │ │ + addeq r9, r9, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd60c │ │ │ │ + bl 0xfebcd654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, asr #29 │ │ │ │ + @ instruction: 0xb005feb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr fp │ │ │ │ + strdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd660 │ │ │ │ + bl 0xfebcd6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, r7, lr │ │ │ │ + andlt pc, r5, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror #21 │ │ │ │ + addeq r9, r9, r2, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6b4 │ │ │ │ + bl 0xfebcd6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, ror #28 │ │ │ │ + andlt pc, r5, r5, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, r6, sl @ │ │ │ │ + addeq r9, r9, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd708 │ │ │ │ + bl 0xfebcd750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, asr #28 │ │ │ │ + andlt pc, r5, fp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #20 │ │ │ │ + strdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd75c │ │ │ │ + bl 0xfebcd7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsl lr @ │ │ │ │ + andlt pc, r5, r1, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #19 │ │ │ │ + addeq r9, r9, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd7b0 │ │ │ │ + bl 0xfebcd7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, ror #27 │ │ │ │ + andlt pc, r5, r7, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, sl, r9 @ │ │ │ │ + addeq r9, r9, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd804 │ │ │ │ + bl 0xfebcd84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, asr #27 │ │ │ │ + @ instruction: 0xb005fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #18 │ │ │ │ + strdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd858 │ │ │ │ + bl 0xfebcd8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, fp, sp │ │ │ │ + mullt r5, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r2 │ │ │ │ + addeq r9, r9, sl, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd8ac │ │ │ │ + bl 0xfebcd8f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, ror sp @ │ │ │ │ + andlt pc, r5, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, lr, r8 @ │ │ │ │ + addeq r9, r9, r6, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd900 │ │ │ │ + bl 0xfebcd948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, asr #26 │ │ │ │ + andlt pc, r5, pc, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #16 │ │ │ │ + addeq r9, r9, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd954 │ │ │ │ + bl 0xfebcd99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsl sp @ │ │ │ │ + andlt pc, r5, r5, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd9a8 │ │ │ │ + bl 0xfebcd9f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #15 │ │ │ │ + addeq r9, r9, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd9fc │ │ │ │ + bl 0xfebcda44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, asr #25 │ │ │ │ + andlt pc, r5, r1, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr #14 │ │ │ │ + addeq r9, r9, r6, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda50 │ │ │ │ + bl 0xfebcda98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, pc, ip @ │ │ │ │ + mullt r5, r7, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], sl │ │ │ │ + @ instruction: 0x008996b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdaa4 │ │ │ │ + bl 0xfebcdaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, ror ip @ │ │ │ │ + andlt pc, r5, sp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr #13 │ │ │ │ + addeq r9, r9, lr, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdaf8 │ │ │ │ + bl 0xfebcdb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, asr #24 │ │ │ │ + andlt pc, r5, r3, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr r6 │ │ │ │ + addeq r9, r9, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb4c │ │ │ │ + bl 0xfebcdb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsr #24 │ │ │ │ + andlt pc, r5, r9, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], lr │ │ │ │ + @ instruction: 0x008995b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdba0 │ │ │ │ + bl 0xfebcdbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr #11 │ │ │ │ + addeq r9, r9, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdbf4 │ │ │ │ + bl 0xfebcdc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, asr #23 │ │ │ │ + andlt pc, r5, r5, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr r5 │ │ │ │ + addeq r9, r9, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc48 │ │ │ │ + bl 0xfebcdc90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsr #23 │ │ │ │ + mullt r5, fp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl #10 │ │ │ │ + @ instruction: 0x008994ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc9c │ │ │ │ + bl 0xfebcdce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, ror fp @ │ │ │ │ + andlt pc, r5, r1, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #9 │ │ │ │ + addeq r9, r9, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdcf0 │ │ │ │ + bl 0xfebcdd38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, asr #22 │ │ │ │ + andlt pc, r5, r7, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr r4 │ │ │ │ + addeq r9, r9, r2, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd44 │ │ │ │ + bl 0xfebcdd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsr #22 │ │ │ │ + andlt pc, r5, sp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl #8 │ │ │ │ + @ instruction: 0x008993be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd98 │ │ │ │ + bl 0xfebcdde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008993b2 │ │ │ │ + addeq r9, r9, sl, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcddec │ │ │ │ + bl 0xfebcde34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b8f643 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr r3 │ │ │ │ + addeq r9, r9, r6, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde40 │ │ │ │ + bl 0xfebcde88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsr #21 │ │ │ │ + mullt r5, pc, sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl #6 │ │ │ │ + addeq r9, r9, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde94 │ │ │ │ + bl 0xfebcdedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, ror sl @ │ │ │ │ + andlt pc, r5, r5, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008992b6 │ │ │ │ + addeq r9, r9, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdee8 │ │ │ │ + bl 0xfebcdf30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, asr sl @ │ │ │ │ + andlt pc, r5, fp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #4 │ │ │ │ + addeq r9, r9, sl, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf3c │ │ │ │ + bl 0xfebcdf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsr #20 │ │ │ │ + andlt pc, r5, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #4 │ │ │ │ + addeq r9, r9, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf90 │ │ │ │ + bl 0xfebcdfd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008991ba │ │ │ │ + addeq r9, r9, r2, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdfe4 │ │ │ │ + bl 0xfebce02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror #2 │ │ │ │ + addeq r9, r9, lr, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce038 │ │ │ │ + bl 0xfebce080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsr #19 │ │ │ │ + andlt pc, r5, r3, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl r1 │ │ │ │ + addeq r9, r9, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce08c │ │ │ │ + bl 0xfebce0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsl #19 │ │ │ │ + andlt pc, r5, r9, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq r9, [r9], lr │ │ │ │ + addeq r9, r9, r6, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce0e0 │ │ │ │ + bl 0xfebce128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, asr r9 @ │ │ │ │ + andlt pc, r5, pc, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, rrx │ │ │ │ + addeq r9, r9, r2, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce134 │ │ │ │ + bl 0xfebce17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsr #18 │ │ │ │ + andlt pc, r5, r5, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl r0 │ │ │ │ + addeq r8, r9, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce188 │ │ │ │ + bl 0xfebce1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 108), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsl #18 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #31 │ │ │ │ + addeq r8, r9, sl, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce1dc │ │ │ │ + bl 0xfebce224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #30 │ │ │ │ + addeq r8, r9, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce230 │ │ │ │ + bl 0xfebce278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, lsr #17 │ │ │ │ + andlt pc, r5, r7, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl pc │ │ │ │ + ldrdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce284 │ │ │ │ + bl 0xfebce2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsl #17 │ │ │ │ + andlt pc, r5, sp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #29 │ │ │ │ + addeq r8, r9, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce2d8 │ │ │ │ + bl 0xfebce320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, asr r8 @ │ │ │ │ + andlt pc, r5, r3, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror lr │ │ │ │ + addeq r8, r9, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce32c │ │ │ │ + bl 0xfebce374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsr r8 @ │ │ │ │ + andlt pc, r5, r9, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl lr │ │ │ │ + ldrdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce380 │ │ │ │ + bl 0xfebce3c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsl #16 │ │ │ │ + @ instruction: 0xf0ac6808 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr #27 │ │ │ │ + addeq r8, r9, r2, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce3d4 │ │ │ │ + bl 0xfebce41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror sp │ │ │ │ + addeq r8, r9, lr, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce428 │ │ │ │ + bl 0xfebce470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asreq pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005ffb3 │ │ │ │ + andlt pc, r5, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #26 │ │ │ │ + ldrdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce47c │ │ │ │ + bl 0xfebce4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_usr, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsl #31 │ │ │ │ + andlt pc, r5, r1, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #25 │ │ │ │ + addeq r8, r9, r6, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce4d0 │ │ │ │ + bl 0xfebce518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, asr pc @ │ │ │ │ + andlt pc, r5, r7, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror ip │ │ │ │ + addeq r8, r9, r2, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce524 │ │ │ │ + bl 0xfebce56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41b8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsr pc @ │ │ │ │ + andlt pc, r5, sp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #24 │ │ │ │ + ldrdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce578 │ │ │ │ + bl 0xfebce5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl #30 │ │ │ │ + andlt pc, r5, r3, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce5cc │ │ │ │ + bl 0xfebce614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, ror #29 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror fp │ │ │ │ + addeq r8, r9, r6, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce620 │ │ │ │ + bl 0xfebce668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005feb7 │ │ │ │ + andlt pc, r5, pc, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #22 │ │ │ │ + addeq r8, r9, r2, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce674 │ │ │ │ + bl 0xfebce6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsl #29 │ │ │ │ + andlt pc, r5, r5, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce6c8 │ │ │ │ + bl 0xfebce710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror #28 │ │ │ │ + andlt pc, r5, fp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #21 │ │ │ │ + addeq r8, r9, sl, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce71c │ │ │ │ + bl 0xfebce764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsr lr @ │ │ │ │ + andlt pc, r5, r1, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #20 │ │ │ │ + addeq r8, r9, r6, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce770 │ │ │ │ + bl 0xfebce7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl #28 │ │ │ │ + andlt pc, r5, r7, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], sl │ │ │ │ + umulleq r8, r9, r2, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce7c4 │ │ │ │ + bl 0xfebce80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, ror #27 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #19 │ │ │ │ + addeq r8, r9, lr, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce818 │ │ │ │ + bl 0xfebce860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fdbb │ │ │ │ + @ instruction: 0xb005fdb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr r9 │ │ │ │ + addeq r8, r9, sl, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce86c │ │ │ │ + bl 0xfebce8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r1, sp │ │ │ │ + andlt pc, r5, r9, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], lr │ │ │ │ + umulleq r8, r9, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce8c0 │ │ │ │ + bl 0xfebce908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror #26 │ │ │ │ + andlt pc, r5, pc, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #17 │ │ │ │ + addeq r8, r9, r2, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce914 │ │ │ │ + bl 0xfebce95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsr sp @ │ │ │ │ + andlt pc, r5, r5, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr r8 │ │ │ │ + addeq r8, r9, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce968 │ │ │ │ + bl 0xfebce9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsl sp @ │ │ │ │ + andlt pc, r5, fp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror #15 │ │ │ │ + umulleq r8, r9, sl, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce9bc │ │ │ │ + bl 0xfebcea04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, ror #25 │ │ │ │ + andlt pc, r5, r1, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl #15 │ │ │ │ + addeq r8, r9, r6, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea10 │ │ │ │ + bl 0xfebcea58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fcbf │ │ │ │ + @ instruction: 0xb005fcb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr r7 │ │ │ │ + strdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea64 │ │ │ │ + bl 0xfebceaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r5, ip │ │ │ │ + andlt pc, r5, sp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror #13 │ │ │ │ + umulleq r8, r9, lr, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceab8 │ │ │ │ + bl 0xfebceb00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror #24 │ │ │ │ + andlt pc, r5, r3, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r2, r6 │ │ │ │ + addeq r8, r9, sl, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb0c │ │ │ │ + bl 0xfebceb54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr #24 │ │ │ │ + andlt pc, r5, r9, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr r6 │ │ │ │ + strdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb60 │ │ │ │ + bl 0xfebceba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl ip @ │ │ │ │ + andlt pc, r5, pc, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #11 │ │ │ │ + addeq r8, r9, r2, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcebb4 │ │ │ │ + bl 0xfebcebfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, ror #23 │ │ │ │ + andlt pc, r5, r5, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r6, r5 │ │ │ │ + addeq r8, r9, lr, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec08 │ │ │ │ + bl 0xfebcec50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 100), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, asr #23 │ │ │ │ + @ instruction: 0xb005fbbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #10 │ │ │ │ + strdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec5c │ │ │ │ + bl 0xfebceca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r9, fp │ │ │ │ + mullt r5, r1, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #9 │ │ │ │ + addeq r8, r9, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcecb0 │ │ │ │ + bl 0xfebcecf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror #22 │ │ │ │ + andlt pc, r5, r7, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, sl, r4 │ │ │ │ + addeq r8, r9, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced04 │ │ │ │ + bl 0xfebced4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr #22 │ │ │ │ + andlt pc, r5, sp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #8 │ │ │ │ + strdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced58 │ │ │ │ + bl 0xfebceda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl fp @ │ │ │ │ + andlt pc, r5, r3, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, sl, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcedac │ │ │ │ + bl 0xfebcedf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscs pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, lr, r3 │ │ │ │ + addeq r8, r9, r6, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee00 │ │ │ │ + bl 0xfebcee48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, asr #21 │ │ │ │ + @ instruction: 0xb005fabf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr #6 │ │ │ │ + addeq r8, r9, r2, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee54 │ │ │ │ + bl 0xfebcee9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, sp, sl │ │ │ │ + mullt r5, r5, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, lr, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceea8 │ │ │ │ + bl 0xfebceef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror sl @ │ │ │ │ + andlt pc, r5, fp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #5 │ │ │ │ + addeq r8, r9, sl, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceefc │ │ │ │ + bl 0xfebcef44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, asr #20 │ │ │ │ + andlt pc, r5, r1, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #4 │ │ │ │ + addeq r8, r9, r6, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef50 │ │ │ │ + bl 0xfebcef98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R12_fiq, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl sl @ │ │ │ │ + andlt pc, r5, r7, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], sl │ │ │ │ + @ instruction: 0x008981b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcefa4 │ │ │ │ + bl 0xfebcefec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscc pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #3 │ │ │ │ + addeq r8, r9, lr, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceff8 │ │ │ │ + bl 0xfebcf040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, asr #19 │ │ │ │ + andlt pc, r5, r3, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr r1 │ │ │ │ + addeq r8, r9, sl, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf04c │ │ │ │ + bl 0xfebcf094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsr #19 │ │ │ │ + mullt r5, r9, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], lr │ │ │ │ + strheq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf0a0 │ │ │ │ + bl 0xfebcf0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror r9 @ │ │ │ │ + andlt pc, r5, pc, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #1 │ │ │ │ + addeq r8, r9, r2, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf0f4 │ │ │ │ + bl 0xfebcf13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, asr #18 │ │ │ │ + andlt pc, r5, r5, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr r0 │ │ │ │ + addeq r8, r9, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf148 │ │ │ │ + bl 0xfebcf190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsr #18 │ │ │ │ + andlt pc, r5, fp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2 │ │ │ │ + @ instruction: 0x00897fba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf19c │ │ │ │ + bl 0xfebcf1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r4, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #31 │ │ │ │ + addeq r7, r9, r6, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf1f0 │ │ │ │ + bl 0xfebcf238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, asr #17 │ │ │ │ + andlt pc, r5, r7, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr pc │ │ │ │ + addeq r7, r9, r2, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf244 │ │ │ │ + bl 0xfebcf28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsr #17 │ │ │ │ + mullt r5, sp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #30 │ │ │ │ + @ instruction: 0x00897ebe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf298 │ │ │ │ + bl 0xfebcf2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror r8 @ │ │ │ │ + andlt pc, r5, r3, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897eb2 │ │ │ │ + addeq r7, r9, sl, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf2ec │ │ │ │ + bl 0xfebcf334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr r8 @ │ │ │ │ + andlt pc, r5, r9, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr lr │ │ │ │ + addeq r7, r9, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf340 │ │ │ │ + bl 0xfebcf388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsr #16 │ │ │ │ + andlt pc, r5, pc, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl #28 │ │ │ │ + addeq r7, r9, r2, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf394 │ │ │ │ + bl 0xfebcf3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897db6 │ │ │ │ + addeq r7, r9, lr, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf3e8 │ │ │ │ + bl 0xfebcf430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #26 │ │ │ │ + addeq r7, r9, sl, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf43c │ │ │ │ + bl 0xfebcf484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsr #31 │ │ │ │ + andlt pc, r5, r1, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #26 │ │ │ │ + addeq r7, r9, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf490 │ │ │ │ + bl 0xfebcf4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, ror pc @ │ │ │ │ + andlt pc, r5, r7, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897cba │ │ │ │ + addeq r7, r9, r2, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf4e4 │ │ │ │ + bl 0xfebcf52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, asr pc @ │ │ │ │ + andlt pc, r5, sp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #24 │ │ │ │ + addeq r7, r9, lr, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf538 │ │ │ │ + bl 0xfebcf580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr #30 │ │ │ │ + andlt pc, r5, r3, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl ip │ │ │ │ + addeq r7, r9, sl, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf58c │ │ │ │ + bl 0xfebcf5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl #30 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897bbe │ │ │ │ + addeq r7, r9, r6, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf5e0 │ │ │ │ + bl 0xfebcf628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #22 │ │ │ │ + addeq r7, r9, r2, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf634 │ │ │ │ + bl 0xfebcf67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsr #29 │ │ │ │ + andlt pc, r5, r5, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl fp │ │ │ │ + addeq r7, r9, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf688 │ │ │ │ + bl 0xfebcf6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsl #29 │ │ │ │ + andlt pc, r5, fp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #21 │ │ │ │ + addeq r7, r9, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf6dc │ │ │ │ + bl 0xfebcf724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, asr lr @ │ │ │ │ + andlt pc, r5, r1, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #20 │ │ │ │ + addeq r7, r9, r6, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf730 │ │ │ │ + bl 0xfebcf778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr #28 │ │ │ │ + andlt pc, r5, r7, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl sl │ │ │ │ + ldrdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf784 │ │ │ │ + bl 0xfebcf7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl #28 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #19 │ │ │ │ + addeq r7, r9, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf7d8 │ │ │ │ + bl 0xfebcf820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror r9 │ │ │ │ + addeq r7, r9, sl, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf82c │ │ │ │ + bl 0xfebcf874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fdb1 │ │ │ │ + andlt pc, r5, r9, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl r9 │ │ │ │ + ldrdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf880 │ │ │ │ + bl 0xfebcf8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsl #27 │ │ │ │ + andlt pc, r5, pc, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #17 │ │ │ │ + addeq r7, r9, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf8d4 │ │ │ │ + bl 0xfebcf91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, asr sp @ │ │ │ │ + andlt pc, r5, r5, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror r8 │ │ │ │ + addeq r7, r9, lr, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf928 │ │ │ │ + bl 0xfebcf970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrne pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsr sp @ │ │ │ │ + andlt pc, r5, fp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #16 │ │ │ │ + ldrdeq r7, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf97c │ │ │ │ + bl 0xfebcf9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_usr, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl #26 │ │ │ │ + andlt pc, r5, r1, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #15 │ │ │ │ + addeq r7, r9, r6, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf9d0 │ │ │ │ + bl 0xfebcfa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror r7 │ │ │ │ + addeq r7, r9, r2, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa24 │ │ │ │ + bl 0xfebcfa6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fcb5 │ │ │ │ + andlt pc, r5, sp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr #14 │ │ │ │ + ldrdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa78 │ │ │ │ + bl 0xfebcfac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsl #25 │ │ │ │ + andlt pc, r5, r3, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfacc │ │ │ │ + bl 0xfebcfb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror #24 │ │ │ │ + andlt pc, r5, r9, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror r6 │ │ │ │ + addeq r7, r9, r6, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb20 │ │ │ │ + bl 0xfebcfb68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr ip @ │ │ │ │ + andlt pc, r5, pc, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #12 │ │ │ │ + addeq r7, r9, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb74 │ │ │ │ + bl 0xfebcfbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl #24 │ │ │ │ + andlt pc, r5, r5, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, lr, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfbc8 │ │ │ │ + bl 0xfebcfc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21bcf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, ror #23 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #11 │ │ │ │ + addeq r7, r9, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc1c │ │ │ │ + bl 0xfebcfc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fbb9 │ │ │ │ + @ instruction: 0xb005fbb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #10 │ │ │ │ + addeq r7, r9, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc70 │ │ │ │ + bl 0xfebcfcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsl #23 │ │ │ │ + andlt pc, r5, r7, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], sl │ │ │ │ + umulleq r7, r9, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfcc4 │ │ │ │ + bl 0xfebcfd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror #22 │ │ │ │ + andlt pc, r5, sp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #9 │ │ │ │ + addeq r7, r9, lr, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd18 │ │ │ │ + bl 0xfebcfd60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr fp @ │ │ │ │ + andlt pc, r5, r3, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr r4 │ │ │ │ + addeq r7, r9, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd6c │ │ │ │ + bl 0xfebcfdb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl fp @ │ │ │ │ + andlt pc, r5, r9, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], lr │ │ │ │ + umulleq r7, r9, r6, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfdc0 │ │ │ │ + bl 0xfebcfe08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, ror #21 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl #7 │ │ │ │ + addeq r7, r9, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe14 │ │ │ │ + bl 0xfebcfe5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fabd │ │ │ │ + @ instruction: 0xb005fab5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr r3 │ │ │ │ + addeq r7, r9, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe68 │ │ │ │ + bl 0xfebcfeb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r3, sl │ │ │ │ + andlt pc, r5, fp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #5 │ │ │ │ + umulleq r7, r9, sl, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfebc │ │ │ │ + bl 0xfebcff04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, ror #20 │ │ │ │ + andlt pc, r5, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #5 │ │ │ │ + addeq r7, r9, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff10 │ │ │ │ + bl 0xfebcff58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr sl @ │ │ │ │ + andlt pc, r5, r7, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr r2 │ │ │ │ + strdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff64 │ │ │ │ + bl 0xfebcffac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl sl @ │ │ │ │ + andlt pc, r5, sp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #3 │ │ │ │ + umulleq r7, r9, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcffb8 │ │ │ │ + bl 0xfebd0000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, ror #19 │ │ │ │ + andlt pc, r5, r3, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r2, r1 │ │ │ │ + addeq r7, r9, sl, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd000c │ │ │ │ + bl 0xfebd0054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 104), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, asr #19 │ │ │ │ + @ instruction: 0xb005f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr r1 │ │ │ │ + strdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0060 │ │ │ │ + bl 0xfebd00a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r7, r9 │ │ │ │ + andlt pc, r5, pc, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #1 │ │ │ │ + addeq r7, r9, r2, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00b4 │ │ │ │ + bl 0xfebd00fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, ror #18 │ │ │ │ + andlt pc, r5, r5, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r6, r0 │ │ │ │ + addeq r7, r9, lr, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0108 │ │ │ │ + bl 0xfebd0150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, asr #18 │ │ │ │ + andlt pc, r5, fp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #32 │ │ │ │ + strdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd015c │ │ │ │ + bl 0xfebd01a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl r9 @ │ │ │ │ + andlt pc, r5, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, ror #31 │ │ │ │ + addeq r6, r9, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd01b0 │ │ │ │ + bl 0xfebd01f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, ror #17 │ │ │ │ + andlt pc, r5, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r6, r9, sl, pc @ │ │ │ │ + addeq r6, r9, r2, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0204 │ │ │ │ + bl 0xfebd024c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, asr #17 │ │ │ │ + @ instruction: 0xb005f8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr #30 │ │ │ │ + strdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0258 │ │ │ │ + bl 0xfebd02a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, fp, r8 │ │ │ │ + mullt r5, r3, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], r2 │ │ │ │ + addeq r6, r9, sl, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd02ac │ │ │ │ + bl 0xfebd02f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror r8 @ │ │ │ │ + andlt pc, r5, r9, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r6, r9, lr, lr │ │ │ │ + addeq r6, r9, r6, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0300 │ │ │ │ + bl 0xfebd0348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, asr #16 │ │ │ │ + andlt pc, r5, pc, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, asr #28 │ │ │ │ + addeq r6, r9, r2, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0354 │ │ │ │ + bl 0xfebd039c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl r8 @ │ │ │ │ + andlt pc, r5, r5, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], r6 @ │ │ │ │ + addeq r6, r9, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd03a8 │ │ │ │ + bl 0xfebd03f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsr #27 │ │ │ │ + addeq r6, r9, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd03fc │ │ │ │ + bl 0xfebd0444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, asr #31 │ │ │ │ + andlt pc, r5, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr #26 │ │ │ │ + addeq r6, r9, r6, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0450 │ │ │ │ + bl 0xfebd0498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, pc, pc @ │ │ │ │ + mullt r5, r7, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], sl │ │ │ │ + @ instruction: 0x00896cb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd04a4 │ │ │ │ + bl 0xfebd04ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, ror pc @ │ │ │ │ + andlt pc, r5, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsr #25 │ │ │ │ + addeq r6, r9, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd04f8 │ │ │ │ + bl 0xfebd0540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr #30 │ │ │ │ + andlt pc, r5, r3, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr ip │ │ │ │ + addeq r6, r9, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd054c │ │ │ │ + bl 0xfebd0594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr #30 │ │ │ │ + andlt pc, r5, r9, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], lr │ │ │ │ + @ instruction: 0x00896bb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd05a0 │ │ │ │ + bl 0xfebd05e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsr #23 │ │ │ │ + addeq r6, r9, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd05f4 │ │ │ │ + bl 0xfebd063c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, asr #29 │ │ │ │ + andlt pc, r5, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr fp │ │ │ │ + addeq r6, r9, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0648 │ │ │ │ + bl 0xfebd0690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsr #29 │ │ │ │ + mullt r5, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl #22 │ │ │ │ + @ instruction: 0x00896aba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd069c │ │ │ │ + bl 0xfebd06e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, ror lr @ │ │ │ │ + andlt pc, r5, r1, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsr #21 │ │ │ │ + addeq r6, r9, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd06f0 │ │ │ │ + bl 0xfebd0738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, asr #28 │ │ │ │ + andlt pc, r5, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, asr sl │ │ │ │ + addeq r6, r9, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0744 │ │ │ │ + bl 0xfebd078c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsr #28 │ │ │ │ + andlt pc, r5, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsl #20 │ │ │ │ + @ instruction: 0x008969be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0798 │ │ │ │ + bl 0xfebd07e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008969b2 │ │ │ │ + addeq r6, r9, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd07ec │ │ │ │ + bl 0xfebd0834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr r9 │ │ │ │ + addeq r6, r9, r6, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0840 │ │ │ │ + bl 0xfebd0888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsr #27 │ │ │ │ + mullt r5, pc, sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsl #18 │ │ │ │ + addeq r6, r9, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0894 │ │ │ │ + bl 0xfebd08dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, ror sp @ │ │ │ │ + andlt pc, r5, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008968b6 │ │ │ │ + addeq r6, r9, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd08e8 │ │ │ │ + bl 0xfebd0930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, asr sp @ │ │ │ │ + andlt pc, r5, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror #16 │ │ │ │ + addeq r6, r9, sl, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd093c │ │ │ │ + bl 0xfebd0984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsr #26 │ │ │ │ + andlt pc, r5, r1, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl #16 │ │ │ │ + addeq r6, r9, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0990 │ │ │ │ + bl 0xfebd09d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008967ba │ │ │ │ + addeq r6, r9, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd09e4 │ │ │ │ + bl 0xfebd0a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, ror #14 │ │ │ │ + addeq r6, r9, lr, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a38 │ │ │ │ + bl 0xfebd0a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsr #25 │ │ │ │ + andlt pc, r5, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl r7 │ │ │ │ + addeq r6, r9, sl, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a8c │ │ │ │ + bl 0xfebd0ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf9c0f0aa │ │ │ │ + @ instruction: 0xf9b8f0aa │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, r7, ror ip @ │ │ │ │ + andlt pc, r4, pc, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, r2, lsr #13 │ │ │ │ + addeq r6, r9, sl, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0af4 │ │ │ │ + bl 0xfebd0b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf98cf0aa │ │ │ │ + @ instruction: 0xf984f0aa │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, r3, asr #24 │ │ │ │ + andlt pc, r4, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, sl, lsr r6 │ │ │ │ + strdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0b5c │ │ │ │ + bl 0xfebd0ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffb35c3a │ │ │ │ + blx 0xff935c82 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, ror #11 │ │ │ │ + addeq r6, r9, r6, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0bb0 │ │ │ │ + bl 0xfebd0bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff0b5c8e │ │ │ │ + blx 0xfeeb5cd6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r9, sl, r5 │ │ │ │ + addeq r6, r9, r2, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c04 │ │ │ │ + bl 0xfebd0c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe635ce2 │ │ │ │ + blx 0xfe435d2a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, asr #10 │ │ │ │ + strdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c58 │ │ │ │ + bl 0xfebd0ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1bb5d36 │ │ │ │ + blx 0x19b5d7e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], r2 │ │ │ │ + addeq r6, r9, sl, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0cac │ │ │ │ + bl 0xfebd0cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1135d8a │ │ │ │ + blx 0xf35dd2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r9, lr, r4 │ │ │ │ + addeq r6, r9, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d00 │ │ │ │ + bl 0xfebd0d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x6b5dde │ │ │ │ + blx 0x4b5e26 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, asr #8 │ │ │ │ + addeq r6, r9, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d54 │ │ │ │ + bl 0xfebd0d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffc35e30 │ │ │ │ + blx 0xffa35e78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], r6 @ │ │ │ │ + addeq r6, r9, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0da8 │ │ │ │ + bl 0xfebd0df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff1b5e84 │ │ │ │ + blx 0xfefb5ecc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsr #7 │ │ │ │ + addeq r6, r9, sl, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0dfc │ │ │ │ + bl 0xfebd0e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe735ed8 │ │ │ │ + blx 0xfe535f20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, asr #6 │ │ │ │ + addeq r6, r9, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e50 │ │ │ │ + bl 0xfebd0e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1cb5f2c │ │ │ │ + blx 0x1ab5f74 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], sl │ │ │ │ + @ instruction: 0x008962b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ea4 │ │ │ │ + bl 0xfebd0eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1235f80 │ │ │ │ + blx 0x1035fc8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsr #5 │ │ │ │ + addeq r6, r9, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ef8 │ │ │ │ + bl 0xfebd0f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x7b5fd4 │ │ │ │ + blx 0x5b601c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, asr r2 │ │ │ │ + addeq r6, r9, sl, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f4c │ │ │ │ + bl 0xfebd0f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9f2f0aa │ │ │ │ + @ instruction: 0xf9eaf0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], lr │ │ │ │ + @ instruction: 0x008961b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0fa0 │ │ │ │ + bl 0xfebd0fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9c8f0aa │ │ │ │ + @ instruction: 0xf9c0f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsr #3 │ │ │ │ + addeq r6, r9, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ff4 │ │ │ │ + bl 0xfebd103c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf99ef0aa │ │ │ │ + @ instruction: 0xf996f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, asr r1 │ │ │ │ + addeq r6, r9, lr, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1048 │ │ │ │ + bl 0xfebd1090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf974f0aa │ │ │ │ + @ instruction: 0xf96cf0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsl #2 │ │ │ │ + strheq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd109c │ │ │ │ + bl 0xfebd10e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf94af0aa │ │ │ │ + @ instruction: 0xf942f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsr #1 │ │ │ │ + addeq r6, r9, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd10f0 │ │ │ │ + bl 0xfebd1138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf920f0aa │ │ │ │ + @ instruction: 0xf918f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, asr r0 │ │ │ │ + addeq r6, r9, r2, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1144 │ │ │ │ + bl 0xfebd118c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f6f0aa │ │ │ │ + @ instruction: 0xf8eef0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6 │ │ │ │ + @ instruction: 0x00895fbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1198 │ │ │ │ + bl 0xfebd11e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8ccf0aa │ │ │ │ + @ instruction: 0xf8c4f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895fb2 │ │ │ │ + addeq r5, r9, sl, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd11ec │ │ │ │ + bl 0xfebd1234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8a2f0aa │ │ │ │ + @ instruction: 0xf89af0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr pc │ │ │ │ + addeq r5, r9, r6, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1240 │ │ │ │ + bl 0xfebd1288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf878f0aa │ │ │ │ + @ instruction: 0xf870f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #30 │ │ │ │ + addeq r5, r9, r2, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1294 │ │ │ │ + bl 0xfebd12dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf84ef0aa │ │ │ │ + @ instruction: 0xf846f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895eb6 │ │ │ │ + addeq r5, r9, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd12e8 │ │ │ │ + bl 0xfebd1330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf824f0aa │ │ │ │ + @ instruction: 0xf81cf0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror #28 │ │ │ │ + addeq r5, r9, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd133c │ │ │ │ + bl 0xfebd1384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfffaf0a9 │ │ │ │ + @ instruction: 0xfff2f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl #28 │ │ │ │ + addeq r5, r9, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1390 │ │ │ │ + bl 0xfebd13d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffd0f0a9 │ │ │ │ + @ instruction: 0xffc8f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895dba │ │ │ │ + addeq r5, r9, r2, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd13e4 │ │ │ │ + bl 0xfebd142c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffa6f0a9 │ │ │ │ + @ instruction: 0xff9ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #26 │ │ │ │ + addeq r5, r9, lr, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1438 │ │ │ │ + bl 0xfebd1480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff7cf0a9 │ │ │ │ + @ instruction: 0xff74f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl sp │ │ │ │ + addeq r5, r9, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd148c │ │ │ │ + bl 0xfebd14d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff52f0a9 │ │ │ │ + @ instruction: 0xff4af0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895cbe │ │ │ │ + addeq r5, r9, r6, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd14e0 │ │ │ │ + bl 0xfebd1528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff28f0a9 │ │ │ │ + @ instruction: 0xff20f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #24 │ │ │ │ + addeq r5, r9, r2, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1534 │ │ │ │ + bl 0xfebd157c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 0, 15, cr15, cr6, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl ip │ │ │ │ + addeq r5, r9, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1588 │ │ │ │ + bl 0xfebd15d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 13, cr15, cr4, cr9, {5} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #23 │ │ │ │ + addeq r5, r9, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd15dc │ │ │ │ + bl 0xfebd1624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr10, cr9, {5} │ │ │ │ + cdp2 0, 10, cr15, cr2, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #22 │ │ │ │ + addeq r5, r9, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1630 │ │ │ │ + bl 0xfebd1678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 8, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl fp │ │ │ │ + ldrdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1684 │ │ │ │ + bl 0xfebd16cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr6, cr9, {5} │ │ │ │ + cdp2 0, 4, cr15, cr14, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #21 │ │ │ │ + addeq r5, r9, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd16d8 │ │ │ │ + bl 0xfebd1720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 0, 2, cr15, cr4, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror sl │ │ │ │ + addeq r5, r9, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd172c │ │ │ │ + bl 0xfebd1774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 0, cr15, cr2, cr9, {5} │ │ │ │ + ldc2l 0, cr15, [sl, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl sl │ │ │ │ + ldrdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1780 │ │ │ │ + bl 0xfebd17c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8, #676] @ 0x2a4 │ │ │ │ + ldc2l 0, cr15, [r0, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #19 │ │ │ │ + addeq r5, r9, r2, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd17d4 │ │ │ │ + bl 0xfebd181c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ + stc2 0, cr15, [r6, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror r9 │ │ │ │ + addeq r5, r9, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1828 │ │ │ │ + bl 0xfebd1870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4, #676] @ 0x2a4 │ │ │ │ + ldc2l 0, cr15, [ip, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #18 │ │ │ │ + ldrdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd187c │ │ │ │ + bl 0xfebd18c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #-676] @ 0xfffffd5c │ │ │ │ + ldc2l 0, cr15, [r2, #-676] @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #17 │ │ │ │ + addeq r5, r9, r6, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd18d0 │ │ │ │ + bl 0xfebd1918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c02cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0, #-676]! @ 0xfffffd5c │ │ │ │ + stc2 0, cr15, [r8, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror r8 │ │ │ │ + addeq r5, r9, r2, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1924 │ │ │ │ + bl 0xfebd196c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #-676] @ 0xfffffd5c │ │ │ │ + ldc2l 0, cr15, [lr], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #16 │ │ │ │ + ldrdeq r5, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1978 │ │ │ │ + bl 0xfebd19c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip], {169} @ 0xa9 │ │ │ │ + ldc2l 0, cr15, [r4], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd19cc │ │ │ │ + bl 0xfebd1a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2], #676 @ 0x2a4 │ │ │ │ + stc2 0, cr15, [sl], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror r7 │ │ │ │ + addeq r5, r9, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a20 │ │ │ │ + bl 0xfebd1a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8], {169} @ 0xa9 │ │ │ │ + stc2 0, cr15, [r0], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr #14 │ │ │ │ + addeq r5, r9, r2, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a74 │ │ │ │ + bl 0xfebd1abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, lr, cr9 @ │ │ │ │ + mrrc2 0, 10, pc, r6, cr9 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ac8 │ │ │ │ + bl 0xfebd1b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ + stc2 0, cr15, [ip], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl #13 │ │ │ │ + addeq r5, r9, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b1c │ │ │ │ + bl 0xfebd1b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], {169} @ 0xa9 │ │ │ │ + stc2 0, cr15, [r2], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #12 │ │ │ │ + addeq r5, r9, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b70 │ │ │ │ + bl 0xfebd1bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff8b6c4a │ │ │ │ + blx 0xff6b6c92 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], sl │ │ │ │ + umulleq r5, r9, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1bc4 │ │ │ │ + bl 0xfebd1c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfee36c9e │ │ │ │ + blx 0xfec36ce6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #11 │ │ │ │ + addeq r5, r9, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c18 │ │ │ │ + bl 0xfebd1c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe3b6cf2 │ │ │ │ + blx 0xfe1b6d3a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr r5 │ │ │ │ + addeq r5, r9, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c6c │ │ │ │ + bl 0xfebd1cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1936d46 │ │ │ │ + blx 0x1736d8e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], lr │ │ │ │ + umulleq r5, r9, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1cc0 │ │ │ │ + bl 0xfebd1d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xeb6d9a │ │ │ │ + blx 0xcb6de2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #9 │ │ │ │ + addeq r5, r9, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d14 │ │ │ │ + bl 0xfebd1d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x436dee │ │ │ │ + blx 0x236e36 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr r4 │ │ │ │ + addeq r5, r9, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d68 │ │ │ │ + bl 0xfebd1db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff9b6e40 │ │ │ │ + blx 0xff7b6e88 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror #7 │ │ │ │ + umulleq r5, r9, sl, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1dbc │ │ │ │ + bl 0xfebd1e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfef36e94 │ │ │ │ + blx 0xfed36edc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl #7 │ │ │ │ + addeq r5, r9, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e10 │ │ │ │ + bl 0xfebd1e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe4b6ee8 │ │ │ │ + blx 0xfe2b6f30 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr r3 │ │ │ │ + strdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e64 │ │ │ │ + bl 0xfebd1eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1a36f3c │ │ │ │ + blx 0x1836f84 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #5 │ │ │ │ + umulleq r5, r9, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1eb8 │ │ │ │ + bl 0xfebd1f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfb6f90 │ │ │ │ + blx 0xdb6fd8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r2, r2 │ │ │ │ + addeq r5, r9, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f0c │ │ │ │ + bl 0xfebd1f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x536fe4 │ │ │ │ + blx 0x33702c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr r2 │ │ │ │ + strdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f60 │ │ │ │ + bl 0xfebd1fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e8f0a9 │ │ │ │ + @ instruction: 0xf9e0f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #3 │ │ │ │ + addeq r5, r9, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1fb4 │ │ │ │ + bl 0xfebd1ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9bef0a9 │ │ │ │ + @ instruction: 0xf9b6f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r6, r1 │ │ │ │ + addeq r5, r9, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2008 │ │ │ │ + bl 0xfebd2050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf994f0a9 │ │ │ │ + @ instruction: 0xf98cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #2 │ │ │ │ + strdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd205c │ │ │ │ + bl 0xfebd20a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf96af0a9 │ │ │ │ + @ instruction: 0xf962f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #1 │ │ │ │ + addeq r5, r9, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd20b0 │ │ │ │ + bl 0xfebd20f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf940f0a9 │ │ │ │ + @ instruction: 0xf938f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, sl, r0 │ │ │ │ + addeq r5, r9, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2104 │ │ │ │ + bl 0xfebd214c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf916f0a9 │ │ │ │ + @ instruction: 0xf90ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #32 │ │ │ │ + strdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2158 │ │ │ │ + bl 0xfebd21a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8ecf0a9 │ │ │ │ + @ instruction: 0xf8e4f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd21ac │ │ │ │ + bl 0xfebd21f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c2f0a9 │ │ │ │ + @ instruction: 0xf8baf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, lr, pc @ │ │ │ │ + addeq r4, r9, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2200 │ │ │ │ + bl 0xfebd2248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf898f0a9 │ │ │ │ + @ instruction: 0xf890f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #30 │ │ │ │ + addeq r4, r9, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2254 │ │ │ │ + bl 0xfebd229c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf86ef0a9 │ │ │ │ + @ instruction: 0xf866f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd22a8 │ │ │ │ + bl 0xfebd22f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf844f0a9 │ │ │ │ + @ instruction: 0xf83cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #29 │ │ │ │ + addeq r4, r9, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd22fc │ │ │ │ + bl 0xfebd2344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf81af0a9 │ │ │ │ + @ instruction: 0xf812f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #28 │ │ │ │ + addeq r4, r9, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2350 │ │ │ │ + bl 0xfebd2398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff0f0a8 │ │ │ │ + @ instruction: 0xffe8f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], sl │ │ │ │ + @ instruction: 0x00894db2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd23a4 │ │ │ │ + bl 0xfebd23ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc6f0a8 │ │ │ │ + @ instruction: 0xffbef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr #27 │ │ │ │ + addeq r4, r9, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd23f8 │ │ │ │ + bl 0xfebd2440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c04cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff9cf0a8 │ │ │ │ + @ instruction: 0xff94f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr sp │ │ │ │ + addeq r4, r9, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd244c │ │ │ │ + bl 0xfebd2494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff72f0a8 │ │ │ │ + @ instruction: 0xff6af0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], lr │ │ │ │ + @ instruction: 0x00894cb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd24a0 │ │ │ │ + bl 0xfebd24e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff48f0a8 │ │ │ │ + @ instruction: 0xff40f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #25 │ │ │ │ + addeq r4, r9, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd24f4 │ │ │ │ + bl 0xfebd253c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff1ef0a8 │ │ │ │ + @ instruction: 0xff16f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr ip │ │ │ │ + addeq r4, r9, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2548 │ │ │ │ + bl 0xfebd2590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 0, 14, cr15, cr12, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #24 │ │ │ │ + @ instruction: 0x00894bba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd259c │ │ │ │ + bl 0xfebd25e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #23 │ │ │ │ + addeq r4, r9, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd25f0 │ │ │ │ + bl 0xfebd2638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 0, 9, cr15, cr8, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr fp │ │ │ │ + addeq r4, r9, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2644 │ │ │ │ + bl 0xfebd268c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr6, cr8, {5} │ │ │ │ + cdp2 0, 6, cr15, cr14, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #22 │ │ │ │ + @ instruction: 0x00894abe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2698 │ │ │ │ + bl 0xfebd26e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894ab2 │ │ │ │ + addeq r4, r9, sl, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd26ec │ │ │ │ + bl 0xfebd2734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr sl │ │ │ │ + addeq r4, r9, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2740 │ │ │ │ + bl 0xfebd2788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8, #672]! @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [r0, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #20 │ │ │ │ + addeq r4, r9, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2794 │ │ │ │ + bl 0xfebd27dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [lr, #672] @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r6, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008949b6 │ │ │ │ + addeq r4, r9, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd27e8 │ │ │ │ + bl 0xfebd2830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4, #672]! @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [ip, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #18 │ │ │ │ + addeq r4, r9, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd283c │ │ │ │ + bl 0xfebd2884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [r2, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #18 │ │ │ │ + addeq r4, r9, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2890 │ │ │ │ + bl 0xfebd28d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #-672] @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [r8, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008948ba │ │ │ │ + addeq r4, r9, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd28e4 │ │ │ │ + bl 0xfebd292c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [lr, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #16 │ │ │ │ + addeq r4, r9, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2938 │ │ │ │ + bl 0xfebd2980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip], #672 @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [r4], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl r8 │ │ │ │ + addeq r4, r9, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd298c │ │ │ │ + bl 0xfebd29d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2], {168} @ 0xa8 │ │ │ │ + stc2l 0, cr15, [sl], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008947be │ │ │ │ + addeq r4, r9, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd29e0 │ │ │ │ + bl 0xfebd2a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r0], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror #14 │ │ │ │ + addeq r4, r9, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a34 │ │ │ │ + bl 0xfebd2a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [r6], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl r7 │ │ │ │ + addeq r4, r9, lr, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a88 │ │ │ │ + bl 0xfebd2ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, r4, cr8 @ │ │ │ │ + mcrr2 0, 10, pc, ip, cr8 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr #13 │ │ │ │ + addeq r4, r9, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2adc │ │ │ │ + bl 0xfebd2b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], #-672 @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [r2], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #12 │ │ │ │ + addeq r4, r9, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b30 │ │ │ │ + bl 0xfebd2b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], {168} @ 0xa8 │ │ │ │ + blx 0xffeb7c4e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl r6 │ │ │ │ + ldrdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b84 │ │ │ │ + bl 0xfebd2bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff637c5a │ │ │ │ + blx 0xff437ca2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #11 │ │ │ │ + addeq r4, r9, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2bd8 │ │ │ │ + bl 0xfebd2c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfebb7cae │ │ │ │ + blx 0xfe9b7cf6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror r5 │ │ │ │ + addeq r4, r9, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c2c │ │ │ │ + bl 0xfebd2c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe137d02 │ │ │ │ + blx 0x1f37d4a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl r5 │ │ │ │ + ldrdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c80 │ │ │ │ + bl 0xfebd2cc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x16b7d56 │ │ │ │ + blx 0x14b7d9e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #9 │ │ │ │ + addeq r4, r9, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2cd4 │ │ │ │ + bl 0xfebd2d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xc37daa │ │ │ │ + blx 0xa37df2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror r4 │ │ │ │ + addeq r4, r9, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d28 │ │ │ │ + bl 0xfebd2d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1b7dfe │ │ │ │ + blx 0xfffb7e44 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #8 │ │ │ │ + ldrdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d7c │ │ │ │ + bl 0xfebd2dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff737e50 │ │ │ │ + blx 0xff537e98 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #7 │ │ │ │ + addeq r4, r9, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2dd0 │ │ │ │ + bl 0xfebd2e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfecb7ea4 │ │ │ │ + blx 0xfeab7eec │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror r3 │ │ │ │ + addeq r4, r9, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e24 │ │ │ │ + bl 0xfebd2e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe237ef8 │ │ │ │ + blx 0x2037f40 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr #6 │ │ │ │ + ldrdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e78 │ │ │ │ + bl 0xfebd2ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x17b7f4c │ │ │ │ + blx 0x15b7f94 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ecc │ │ │ │ + bl 0xfebd2f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xd37fa0 │ │ │ │ + blx 0xb37fe8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror r2 │ │ │ │ + addeq r4, r9, r6, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f20 │ │ │ │ + bl 0xfebd2f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x2b7ff4 │ │ │ │ + blx 0xb803c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #4 │ │ │ │ + addeq r4, r9, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f74 │ │ │ │ + bl 0xfebd2fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9def0a8 │ │ │ │ + @ instruction: 0xf9d6f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2fc8 │ │ │ │ + bl 0xfebd3010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b4f0a8 │ │ │ │ + @ instruction: 0xf9acf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #3 │ │ │ │ + addeq r4, r9, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd301c │ │ │ │ + bl 0xfebd3064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf98af0a8 │ │ │ │ + @ instruction: 0xf982f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #2 │ │ │ │ + addeq r4, r9, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3070 │ │ │ │ + bl 0xfebd30b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf960f0a8 │ │ │ │ + @ instruction: 0xf958f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], sl │ │ │ │ + umulleq r4, r9, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd30c4 │ │ │ │ + bl 0xfebd310c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf936f0a8 │ │ │ │ + @ instruction: 0xf92ef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #1 │ │ │ │ + addeq r4, r9, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3118 │ │ │ │ + bl 0xfebd3160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf90cf0a8 │ │ │ │ + @ instruction: 0xf904f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr r0 │ │ │ │ + addeq r3, r9, sl, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd316c │ │ │ │ + bl 0xfebd31b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e2f0a8 │ │ │ │ + @ instruction: 0xf8daf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r9], lr │ │ │ │ + umulleq r3, r9, r6, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd31c0 │ │ │ │ + bl 0xfebd3208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8b8f0a8 │ │ │ │ + @ instruction: 0xf8b0f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl #31 │ │ │ │ + addeq r3, r9, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3214 │ │ │ │ + bl 0xfebd325c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf88ef0a8 │ │ │ │ + @ instruction: 0xf886f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr pc │ │ │ │ + addeq r3, r9, lr, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3268 │ │ │ │ + bl 0xfebd32b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf864f0a8 │ │ │ │ + @ instruction: 0xf85cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror #29 │ │ │ │ + umulleq r3, r9, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd32bc │ │ │ │ + bl 0xfebd3304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf83af0a8 │ │ │ │ + @ instruction: 0xf832f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl #29 │ │ │ │ + addeq r3, r9, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3310 │ │ │ │ + bl 0xfebd3358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf810f0a8 │ │ │ │ + @ instruction: 0xf808f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr lr │ │ │ │ + strdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3364 │ │ │ │ + bl 0xfebd33ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe6f0a7 │ │ │ │ + @ instruction: 0xffdef0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, ror #27 │ │ │ │ + umulleq r3, r9, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd33b8 │ │ │ │ + bl 0xfebd3400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffbcf0a7 │ │ │ │ + @ instruction: 0xffb4f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, r2, sp │ │ │ │ + addeq r3, r9, sl, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd340c │ │ │ │ + bl 0xfebd3454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff92f0a7 │ │ │ │ + @ instruction: 0xff8af0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr sp │ │ │ │ + strdeq r3, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3460 │ │ │ │ + bl 0xfebd34a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff68f0a7 │ │ │ │ + @ instruction: 0xff60f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror #25 │ │ │ │ + addeq r3, r9, r2, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34b4 │ │ │ │ + bl 0xfebd34fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff3ef0a7 │ │ │ │ + @ instruction: 0xff36f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, r6, ip │ │ │ │ + addeq r3, r9, lr, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3508 │ │ │ │ + bl 0xfebd3550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff14f0a7 │ │ │ │ + @ instruction: 0xff0cf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr #24 │ │ │ │ + strdeq r3, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd355c │ │ │ │ + bl 0xfebd35a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 14, cr15, cr2, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, ror #23 │ │ │ │ + addeq r3, r9, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd35b0 │ │ │ │ + bl 0xfebd35f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 11, cr15, cr8, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, sl, fp │ │ │ │ + addeq r3, r9, r2, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3604 │ │ │ │ + bl 0xfebd364c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 0, 8, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr #22 │ │ │ │ + strdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3658 │ │ │ │ + bl 0xfebd36a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 0, 6, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], r2 │ │ │ │ + addeq r3, r9, sl, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd36ac │ │ │ │ + bl 0xfebd36f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, lr, sl │ │ │ │ + addeq r3, r9, r6, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3700 │ │ │ │ + bl 0xfebd3748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 0, 1, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr #20 │ │ │ │ + addeq r3, r9, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3754 │ │ │ │ + bl 0xfebd379c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [lr, #668]! @ 0x29c │ │ │ │ + stc2l 0, cr15, [r6, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], r6 │ │ │ │ + addeq r3, r9, lr, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd37a8 │ │ │ │ + bl 0xfebd37f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r4, #668] @ 0x29c │ │ │ │ + ldc2 0, cr15, [ip, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr #19 │ │ │ │ + addeq r3, r9, sl, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd37fc │ │ │ │ + bl 0xfebd3844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [sl, #668] @ 0x29c │ │ │ │ + ldc2 0, cr15, [r2, #668] @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr #18 │ │ │ │ + addeq r3, r9, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3850 │ │ │ │ + bl 0xfebd3898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [r8, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + @ instruction: 0x008938b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd38a4 │ │ │ │ + bl 0xfebd38ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr #17 │ │ │ │ + addeq r3, r9, lr, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd38f8 │ │ │ │ + bl 0xfebd3940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr r8 │ │ │ │ + addeq r3, r9, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd394c │ │ │ │ + bl 0xfebd3994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2], #668 @ 0x29c │ │ │ │ + stc2l 0, cr15, [sl], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], lr │ │ │ │ + @ instruction: 0x008937b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd39a0 │ │ │ │ + bl 0xfebd39e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ + stc2l 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr #15 │ │ │ │ + addeq r3, r9, r2, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd39f4 │ │ │ │ + bl 0xfebd3a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr], {167} @ 0xa7 │ │ │ │ + ldc2 0, cr15, [r6], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr r7 │ │ │ │ + addeq r3, r9, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a48 │ │ │ │ + bl 0xfebd3a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl #14 │ │ │ │ + @ instruction: 0x008936ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a9c │ │ │ │ + bl 0xfebd3ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, sl, cr7 @ │ │ │ │ + mcrr2 0, 10, pc, r2, cr7 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr #13 │ │ │ │ + addeq r3, r9, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3af0 │ │ │ │ + bl 0xfebd3b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr r6 │ │ │ │ + addeq r3, r9, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b44 │ │ │ │ + bl 0xfebd3b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffe38c16 │ │ │ │ + blx 0xffc38c5e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl #12 │ │ │ │ + @ instruction: 0x008935be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b98 │ │ │ │ + bl 0xfebd3be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff3b8c6a │ │ │ │ + blx 0xff1b8cb2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008935b2 │ │ │ │ + addeq r3, r9, sl, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3bec │ │ │ │ + bl 0xfebd3c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe938cbe │ │ │ │ + blx 0xfe738d06 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr r5 │ │ │ │ + addeq r3, r9, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3c40 │ │ │ │ + bl 0xfebd3c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, ror fp @ │ │ │ │ + andlt pc, r3, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl #10 │ │ │ │ + addeq r3, r9, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3c90 │ │ │ │ + bl 0xfebd3cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, asr fp @ │ │ │ │ + andlt pc, r3, fp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008934ba │ │ │ │ + addeq r3, r9, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ce0 │ │ │ │ + bl 0xfebd3d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, lsr #22 │ │ │ │ + andlt pc, r3, r3, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror #8 │ │ │ │ + addeq r3, r9, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d30 │ │ │ │ + bl 0xfebd3d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, lsl #22 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl r4 │ │ │ │ + ldrdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d80 │ │ │ │ + bl 0xfebd3dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q0, d24 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr #7 │ │ │ │ + addeq r3, r9, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3dd0 │ │ │ │ + bl 0xfebd3e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - @ instruction: 0xb003fab3 │ │ │ │ + andlt pc, r3, fp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror r3 │ │ │ │ + addeq r3, r9, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e20 │ │ │ │ + bl 0xfebd3e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, lsl #21 │ │ │ │ + andlt pc, r3, r3, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr #6 │ │ │ │ + addeq r3, r9, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e70 │ │ │ │ + bl 0xfebd3eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, ror #20 │ │ │ │ + andlt pc, r3, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r3, [r9], sl │ │ │ │ + umulleq r3, r9, r2, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ec0 │ │ │ │ + bl 0xfebd3f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, lsr sl @ │ │ │ │ + andlt pc, r3, r3, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl #5 │ │ │ │ + addeq r3, r9, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f10 │ │ │ │ + bl 0xfebd3f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, lsl sl @ │ │ │ │ + andlt pc, r3, fp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr r2 │ │ │ │ + strdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f60 │ │ │ │ + bl 0xfebd3fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, ror #19 │ │ │ │ + andlt pc, r3, r3, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror #3 │ │ │ │ + addeq r3, r9, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3fb0 │ │ │ │ + bl 0xfebd3ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, asr #19 │ │ │ │ + @ instruction: 0xb003f9bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r3, r9, sl, r1 │ │ │ │ + addeq r3, r9, r2, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4000 │ │ │ │ + bl 0xfebd4048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - mullt r3, fp, r9 │ │ │ │ + mullt r3, r3, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr #2 │ │ │ │ + addeq r3, r9, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4050 │ │ │ │ + bl 0xfebd4098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, ror r9 @ │ │ │ │ + andlt pc, r3, fp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + strheq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40a0 │ │ │ │ + bl 0xfebd40e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, asr #18 │ │ │ │ + andlt pc, r3, r3, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr #1 │ │ │ │ + addeq r3, r9, r2, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40f0 │ │ │ │ + bl 0xfebd4138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, lsr #18 │ │ │ │ + andlt pc, r3, fp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr r0 │ │ │ │ + addeq r3, r9, r2, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4140 │ │ │ │ + bl 0xfebd4188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl │ │ │ │ + addeq r2, r9, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4190 │ │ │ │ + bl 0xfebd41d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00892fba │ │ │ │ + addeq r2, r9, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd41e0 │ │ │ │ + bl 0xfebd4228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d19, d4, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, lsr #17 │ │ │ │ + andlt pc, r3, r3, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror #30 │ │ │ │ + addeq r2, r9, r2, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4230 │ │ │ │ + bl 0xfebd4278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, lsl #17 │ │ │ │ + andlt pc, r3, fp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl pc │ │ │ │ + ldrdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4280 │ │ │ │ + bl 0xfebd42c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, asr r8 @ │ │ │ │ + andlt pc, r3, r3, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr #29 │ │ │ │ + addeq r2, r9, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd42d0 │ │ │ │ + bl 0xfebd4318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, lsr r8 @ │ │ │ │ + andlt pc, r3, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror lr │ │ │ │ + addeq r2, r9, r2, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4320 │ │ │ │ + bl 0xfebd4368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, lsl #16 │ │ │ │ + andlt pc, r3, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr #28 │ │ │ │ + addeq r2, r9, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4370 │ │ │ │ + bl 0xfebd43b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, ror #31 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + umulleq r2, r9, r2, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd43c0 │ │ │ │ + bl 0xfebd4408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003ffbb │ │ │ │ + @ instruction: 0xb003ffb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl #27 │ │ │ │ + addeq r2, r9, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4410 │ │ │ │ + bl 0xfebd4458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, r3, pc @ │ │ │ │ + andlt pc, r3, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr sp │ │ │ │ + strdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4460 │ │ │ │ + bl 0xfebd44a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror #30 │ │ │ │ + andlt pc, r3, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror #25 │ │ │ │ + addeq r2, r9, r2, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd44b0 │ │ │ │ + bl 0xfebd44f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr #30 │ │ │ │ + andlt pc, r3, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r2, r9, sl, ip │ │ │ │ + addeq r2, r9, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4500 │ │ │ │ + bl 0xfebd4548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsl pc @ │ │ │ │ + andlt pc, r3, r3, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr #24 │ │ │ │ + addeq r2, r9, r2, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4550 │ │ │ │ + bl 0xfebd4598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r2, [r9], sl │ │ │ │ + @ instruction: 0x00892bb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd45a0 │ │ │ │ + bl 0xfebd45e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, asr #29 │ │ │ │ + andlt pc, r3, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr #23 │ │ │ │ + addeq r2, r9, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd45f0 │ │ │ │ + bl 0xfebd4638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsr #29 │ │ │ │ + mullt r3, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr fp │ │ │ │ + addeq r2, r9, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4640 │ │ │ │ + bl 0xfebd4688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr8, cr6, {5} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl #22 │ │ │ │ + addeq r2, r9, r2, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4694 │ │ │ │ + bl 0xfebd46dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr14, cr6, {5} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00892ab6 │ │ │ │ + addeq r2, r9, lr, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd46e8 │ │ │ │ + bl 0xfebd4730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr4, cr6, {5} │ │ │ │ + cdp2 0, 1, cr15, cr12, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror #20 │ │ │ │ + addeq r2, r9, sl, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd473c │ │ │ │ + bl 0xfebd4784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #664]! @ 0x298 │ │ │ │ + ldc2l 0, cr15, [r2, #664]! @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl #20 │ │ │ │ + addeq r2, r9, r6, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4790 │ │ │ │ + bl 0xfebd47d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #664] @ 0x298 │ │ │ │ + stc2l 0, cr15, [r8, #664] @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008929ba │ │ │ │ + addeq r2, r9, r2, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd47e4 │ │ │ │ + bl 0xfebd482c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #664]! @ 0x298 │ │ │ │ + ldc2 0, cr15, [lr, #664] @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror #18 │ │ │ │ + addeq r2, r9, lr, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4838 │ │ │ │ + bl 0xfebd4880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #-664]! @ 0xfffffd68 │ │ │ │ + ldc2l 0, cr15, [r4, #-664]! @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl r9 │ │ │ │ + addeq r2, r9, sl, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd488c │ │ │ │ + bl 0xfebd48d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #-664] @ 0xfffffd68 │ │ │ │ + stc2l 0, cr15, [sl, #-664] @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008928be │ │ │ │ + addeq r2, r9, r6, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd48e0 │ │ │ │ + bl 0xfebd4928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #-664]! @ 0xfffffd68 │ │ │ │ + stc2 0, cr15, [r0, #-664]! @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror #16 │ │ │ │ + addeq r2, r9, r2, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4934 │ │ │ │ + bl 0xfebd497c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr], #664 @ 0x298 │ │ │ │ + ldc2l 0, cr15, [r6], #664 @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl r8 │ │ │ │ + addeq r2, r9, lr, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4988 │ │ │ │ + bl 0xfebd49d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4], {166} @ 0xa6 │ │ │ │ + stc2l 0, cr15, [ip], {166} @ 0xa6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, asr #15 │ │ │ │ + addeq r2, r9, sl, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd49dc │ │ │ │ + bl 0xfebd4a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], #664 @ 0x298 │ │ │ │ + stc2 0, cr15, [r2], #664 @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror #14 │ │ │ │ + addeq r2, r9, r6, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a30 │ │ │ │ + bl 0xfebd4a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], {166} @ 0xa6 │ │ │ │ + ldc2l 0, cr15, [r8], #-664 @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl r7 │ │ │ │ + ldrdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a84 │ │ │ │ + bl 0xfebd4acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, r6, cr6 @ │ │ │ │ + mcrr2 0, 10, pc, lr, cr6 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, asr #13 │ │ │ │ + addeq r2, r9, lr, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ad8 │ │ │ │ + bl 0xfebd4b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], #-664 @ 0xfffffd68 │ │ │ │ + stc2 0, cr15, [r4], #-664 @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror r6 │ │ │ │ + addeq r2, r9, sl, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b2c │ │ │ │ + bl 0xfebd4b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], {166} @ 0xa6 │ │ │ │ + blx 0xfff39c42 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl r6 │ │ │ │ + ldrdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b80 │ │ │ │ + bl 0xfebd4bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff6b9c4e │ │ │ │ + blx 0xff4b9c96 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, asr #11 │ │ │ │ + addeq r2, r9, r2, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4bd4 │ │ │ │ + bl 0xfebd4c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfec39ca2 │ │ │ │ + blx 0xfea39cea │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror r5 │ │ │ │ + addeq r2, r9, lr, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c28 │ │ │ │ + bl 0xfebd4c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe1b9cf6 │ │ │ │ + blx 0x1fb9d3e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr #10 │ │ │ │ + ldrdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c7c │ │ │ │ + bl 0xfebd4cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1739d4a │ │ │ │ + blx 0x1539d92 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr #9 │ │ │ │ + addeq r2, r9, r6, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4cd0 │ │ │ │ + bl 0xfebd4d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xcb9d9e │ │ │ │ + blx 0xab9de6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror r4 │ │ │ │ + addeq r2, r9, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d24 │ │ │ │ + bl 0xfebd4d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x239df2 │ │ │ │ + blx 0x39e38 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr #8 │ │ │ │ + ldrdeq r2, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d78 │ │ │ │ + bl 0xfebd4dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff7b9e44 │ │ │ │ + blx 0xff5b9e8c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4dcc │ │ │ │ + bl 0xfebd4e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfed39e98 │ │ │ │ + blx 0xfeb39ee0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror r3 │ │ │ │ + addeq r2, r9, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e20 │ │ │ │ + bl 0xfebd4e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe2b9eec │ │ │ │ + blx 0xfe0b9f34 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr #6 │ │ │ │ + addeq r2, r9, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e74 │ │ │ │ + bl 0xfebd4ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1839f40 │ │ │ │ + blx 0x1639f88 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ec8 │ │ │ │ + bl 0xfebd4f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xdb9f94 │ │ │ │ + blx 0xbb9fdc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl #5 │ │ │ │ + addeq r2, r9, sl, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f1c │ │ │ │ + bl 0xfebd4f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x339fe8 │ │ │ │ + blx 0x13a030 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr #4 │ │ │ │ + addeq r2, r9, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f70 │ │ │ │ + bl 0xfebd4fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e0f0a6 │ │ │ │ + @ instruction: 0xf9d8f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + umulleq r2, r9, r2, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4fc4 │ │ │ │ + bl 0xfebd500c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b6f0a6 │ │ │ │ + @ instruction: 0xf9aef0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl #3 │ │ │ │ + addeq r2, r9, lr, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5018 │ │ │ │ + bl 0xfebd5060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf98cf0a6 │ │ │ │ + @ instruction: 0xf984f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr r1 │ │ │ │ + addeq r2, r9, sl, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd506c │ │ │ │ + bl 0xfebd50b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf962f0a6 │ │ │ │ + @ instruction: 0xf95af0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], lr │ │ │ │ + umulleq r2, r9, r6, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd50c0 │ │ │ │ + bl 0xfebd5108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf938f0a6 │ │ │ │ + @ instruction: 0xf930f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl #1 │ │ │ │ + addeq r2, r9, r2, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5114 │ │ │ │ + bl 0xfebd515c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf90ef0a6 │ │ │ │ + @ instruction: 0xf906f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr r0 │ │ │ │ + addeq r1, r9, lr, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5168 │ │ │ │ + bl 0xfebd51b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, pc, lsr r9 @ │ │ │ │ + andlt pc, r4, r7, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, ror #31 │ │ │ │ + umulleq r1, r9, sl, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd51c4 │ │ │ │ + bl 0xfebd520c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, r1, lsl r9 @ │ │ │ │ + andlt pc, r4, r9, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, lsl #31 │ │ │ │ + addeq r1, r9, lr, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5220 │ │ │ │ + bl 0xfebd5268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d21, d20, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, r3, ror #17 │ │ │ │ + ldrdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, lsr #30 │ │ │ │ + addeq r1, r9, r2, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd527c │ │ │ │ + bl 0xfebd52c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - @ instruction: 0xb004f8b5 │ │ │ │ + andlt pc, r4, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, asr #29 │ │ │ │ + addeq r1, r9, r6, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd52d8 │ │ │ │ + bl 0xfebd5320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, r7, lsl #17 │ │ │ │ + andlt pc, r4, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, ror lr │ │ │ │ + addeq r1, r9, sl, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5334 │ │ │ │ + bl 0xfebd537c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, r9, asr r8 @ │ │ │ │ + andlt pc, r4, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, lsl lr │ │ │ │ + addeq r1, r9, lr, asr #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r2, r7, ip, sp, pc} │ │ │ │ streq pc, [r1], #-256 @ 0xffffff00 │ │ │ │ ldrcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ @@ -112553,1515 +112571,1513 @@ │ │ │ │ @ instruction: 0xf8dd4620 │ │ │ │ @ instruction: 0x460f903c │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ strls r9, [r0, #-3597] @ 0xfffff1f3 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0bb9301 │ │ │ │ - bl 0xfedfc4b0 │ │ │ │ + bl 0xfedfc4d8 │ │ │ │ strtmi r0, [r0], -sl, lsl #10 │ │ │ │ - bl 0x1a0fabc │ │ │ │ + bl 0x1a0fb04 │ │ │ │ ldrtmi r0, [r9], -r6, asr #12 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strpl lr, [ip], -sp, asr #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb47f0 │ │ │ │ - svclt 0x0000b9bb │ │ │ │ + svclt 0x0000b9b3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r6, r3, r6, lsl #14 │ │ │ │ @ instruction: 0xce08e9dd │ │ │ │ - b 0x144ebd8 │ │ │ │ + b 0x144ec20 │ │ │ │ stmib sp, {r0, r1, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ - bl 0x1a71a2c │ │ │ │ + bl 0x1a71a74 │ │ │ │ strmi r0, [r0, #1095]! @ 0x447 │ │ │ │ adcmi fp, fp, #8, 30 │ │ │ │ mvnsmi fp, #4, 30 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, r8, r9, lr}^ │ │ │ │ pop {r1, r2, sl, ip, lr} │ │ │ │ @ instruction: 0xf0bb41f0 │ │ │ │ - svclt 0x0000b99f │ │ │ │ + svclt 0x0000b997 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa640 │ │ │ │ + beq 0xfa688 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a74c │ │ │ │ + b 0x166a794 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff4ef0ba │ │ │ │ + @ instruction: 0xff46f0ba │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfb10 │ │ │ │ + bl 0x19cfb58 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb47f0 │ │ │ │ - andscs fp, r0, r1, ror #18 │ │ │ │ + andscs fp, r0, r9, asr r9 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdblt r2, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt sl, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ ldmib sp, {r1, r2, r6, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r3, r8, fp, pc}^ │ │ │ │ lslslt r5, lr, #14 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr}^ │ │ │ │ strtmi r0, [r1], -r0, lsl #2 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ba5702 │ │ │ │ - shadd16mi pc, r0, r3 @ │ │ │ │ + ldrtmi pc, [r0], -fp, lsl #30 @ │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ strls r9, [lr, #-1807] @ 0xfffff8f1 │ │ │ │ stmdbhi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb43f0 │ │ │ │ - rscscs fp, pc, r7, lsl r8 @ │ │ │ │ + rscscs fp, pc, pc, lsl #16 │ │ │ │ strb r2, [r8, r0, lsl #2]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa72c │ │ │ │ + beq 0xfa774 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a838 │ │ │ │ + b 0x166a880 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mrc2 0, 6, pc, cr8, cr10, {5} │ │ │ │ + mrc2 0, 6, pc, cr0, cr10, {5} │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfbfc │ │ │ │ + bl 0x19cfc44 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb47f0 │ │ │ │ - andscs fp, r0, r1, asr #16 │ │ │ │ + andscs fp, r0, r9, lsr r8 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdalt r2!, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt sl!, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - ldmiblt r4, {r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt ip, {r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebd55bc │ │ │ │ + bl 0xfebd5604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1bd9000 │ │ │ │ - svclt 0x0000f85f │ │ │ │ + svclt 0x0000f857 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x181408 │ │ │ │ - blx 0x3a5800 │ │ │ │ + blls 0x181450 │ │ │ │ + blx 0x3a5848 │ │ │ │ subsmi pc, ip, #0, 24 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ strbeq lr, [r5, #-2917] @ 0xfffff49b │ │ │ │ movwvs lr, #27101 @ 0x69dd │ │ │ │ svclt 0x000845ae │ │ │ │ andle r4, r5, r4, lsr #11 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdalt r0, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00f8f0ba │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ pop {r2, r8, sl, lr} │ │ │ │ @ instruction: 0xf0ba4070 │ │ │ │ - svclt 0x0000b99d │ │ │ │ + svclt 0x0000b995 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd562c │ │ │ │ + bl 0xfebd5674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff3cf0a4 │ │ │ │ + @ instruction: 0xff34f0a4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf834f0ab │ │ │ │ - blcs 0x11a320 │ │ │ │ + @ instruction: 0xf82cf0ab │ │ │ │ + blcs 0x11a368 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf0a52508 │ │ │ │ - tstpcs r0, #230400 @ p-variant is OBSOLETE @ 0x38400 │ │ │ │ + tstpcs r0, #222208 @ p-variant is OBSOLETE @ 0x36400 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0xfe33a71c │ │ │ │ + blx 0xfe13a764 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dd4070 │ │ │ │ - blcc 0x1ae04c │ │ │ │ + blcc 0x1adfec │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - blx 0xff33a72a │ │ │ │ + blx 0xff13a772 │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0aa9500 │ │ │ │ - @ instruction: 0xe7e7fa73 │ │ │ │ + strb pc, [r7, fp, ror #20]! @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ - blmi 0x13e968 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ + blmi 0x13e9b0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1bc5243 │ │ │ │ - svclt 0x0000fff1 │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - ldrtlt r3, [r0], #-834 @ 0xfffffcbe │ │ │ │ - strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - swpbvs r4, r3, [r4] @ │ │ │ │ - strpl pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ - stmdbeq fp, {r0, r1, r6, sp, lr} │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - bl 0x1078e4 │ │ │ │ - b 0x113edf8 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - addvs r0, r5, r2, asr #8 │ │ │ │ + svclt 0x0000ffe9 │ │ │ │ + eorseq r8, r3, r8, asr #31 │ │ │ │ + movwpl pc, #9153 @ 0x23c1 @ │ │ │ │ + strcs fp, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ + strbeq lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0030242 │ │ │ │ + tstvs r2, r8, lsl #6 │ │ │ │ + submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + strcs r3, [r0, #-578] @ 0xfffffdbe │ │ │ │ + subseq r6, r2, r4 │ │ │ │ + sbcvs r6, r3, r5, lsl #1 │ │ │ │ + strbne pc, [r0, #-961] @ 0xfffffc3f @ │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + orrvs r3, r5, r0, lsl #2 │ │ │ │ + ldclt 1, cr6, [r0], #-260 @ 0xfffffefc │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ + andcc fp, r1, #48, 8 @ 0x30000000 │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + mrsvs r3, (UNDEF: 98) │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + strpl pc, [r2, #-961] @ 0xfffffc3f │ │ │ │ + subseq r0, r2, fp, lsl #18 │ │ │ │ + @ instruction: 0xf0032401 │ │ │ │ + subvs r0, r2, r8, lsl #6 │ │ │ │ + submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ + strbeq lr, [r5], #-2820 @ 0xfffff4fc │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + andvs r0, r4, r2, asr #10 │ │ │ │ smlalbtne pc, r0, r1, r3 @ │ │ │ │ - andvs r6, r2, r4, lsl #2 │ │ │ │ + orrvs r6, r1, r5, lsl #2 │ │ │ │ sbcvs fp, r3, r0, lsr ip │ │ │ │ - andcs r6, r0, r1, lsl #3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmvn.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - andcs r5, r1, #134217728 @ 0x8000000 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - strcc pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - vmla.f q11, , d1[1] │ │ │ │ - addsmi r4, r4, r0, lsl #10 │ │ │ │ - subeq lr, r3, #2048 @ 0x800 │ │ │ │ - strcc r0, [r1, #-2315] @ 0xfffff6f5 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strmi lr, [r1, #-2496] @ 0xfffff640 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - @ instruction: 0x43236002 │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vmvn.i32 d27, #37119 @ 0x000090ff │ │ │ │ - stmib r0, {r6, r8, ip}^ │ │ │ │ - orrvs r3, r1, r3, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vmvn.i32 d27, #9437184 @ 0x00900000 │ │ │ │ stmdbeq fp, {r1, r6, r9, ip, sp} │ │ │ │ mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ subseq r2, r2, r0, lsl #10 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - tstvs r4, r5, asr #32 │ │ │ │ + sbcvs r6, r4, r5, asr #32 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ - ldclt 2, cr0, [r0], #-264 @ 0xfffffef8 │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ + ldclt 2, cr1, [r0], #-256 @ 0xffffff00 │ │ │ │ + smlabtcc r0, r1, r3, pc @ │ │ │ │ + tstvs r1, r2, asr #2 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmeq sl, {r0, r1, r3, r6, r7, sl, fp} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r4, r3, sl, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + b 0x110f220 │ │ │ │ + andvs r0, r3, ip, lsl #4 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbeq ip, {r4, r5, sl, ip, sp, pc}^ │ │ │ │ andeq pc, r1, #1 │ │ │ │ movwne pc, #961 @ 0x3c1 @ │ │ │ │ streq pc, [r2], #-4 │ │ │ │ stmeq sl, {r1, r6, r8, sp, lr} │ │ │ │ @ instruction: 0xf002431c │ │ │ │ vsubl.u8 q8, d1, d8 │ │ │ │ @ instruction: 0xf3c10342 │ │ │ │ - tstmi sl, #12582912 @ 0xc00000 │ │ │ │ + tstmi sl, #809500672 @ 0x30400000 │ │ │ │ @ instruction: 0xf0030ccb │ │ │ │ subvs r0, r2, r8, lsl #6 │ │ │ │ subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - tstmi r3, #133 @ 0x85 │ │ │ │ - bicne pc, r1, r1, asr #7 │ │ │ │ - andvs r6, r3, r4, lsl #2 │ │ │ │ - sbcvs fp, r1, r0, lsr ip │ │ │ │ + strpl lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + ldclt 1, cr4, [r0], #-12 │ │ │ │ + addvs r6, r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r0, [r0], #-2443 @ 0xfffff675 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ streq pc, [r1], #-1 │ │ │ │ - @ instruction: 0x43232201 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ - stcleq 1, cr6, [fp], {3} │ │ │ │ - @ instruction: 0xf0034094 │ │ │ │ - subvs r0, r4, r8, lsl #6 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - andvs r0, r3, r2, asr #8 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - subeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1bc7c4 │ │ │ │ - smlabtcs r2, r0, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001098a │ │ │ │ - @ instruction: 0xf0020c01 │ │ │ │ - ldrlt r0, [r0], #-514 @ 0xfffffdfe │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcleq 4, cr2, [fp], {1} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vshr.u64 d20, d4, #63 │ │ │ │ - sbcvs r4, r4, r2, asr #4 │ │ │ │ - subvs r0, r2, r2, asr r0 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1bc800 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - addvs r4, r1, r3, lsl r3 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stcleq 3, cr4, [sl], {35} @ 0x23 │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + blx 0x396984 │ │ │ │ + tstpvs r3, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + strbeq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + b 0x144f2d4 │ │ │ │ + stm r0, {r2, r3, r6, r9} │ │ │ │ + @ instruction: 0xf85d0016 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf001098b │ │ │ │ + @ instruction: 0xf0030201 │ │ │ │ + @ instruction: 0xf04f0302 │ │ │ │ + tstmi r3, #256 @ 0x100 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + blx 0x38efc8 │ │ │ │ + sbcvs pc, r3, r3, lsl #6 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0035401 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + blx 0x10abdc │ │ │ │ + movwmi pc, #45580 @ 0xb20c @ │ │ │ │ + stmib r0, {r2, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3200 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt r0, [r0], #-3275 @ 0xfffff335 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - streq pc, [pc], #-1 @ 0x7e6b4 │ │ │ │ - subvs r4, r4, r3, lsl r3 │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1bc834 │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - movwcs lr, #10688 @ 0x29c0 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + subvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bc888 │ │ │ │ + andvs r6, r1, r3, asr #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113ef20 │ │ │ │ + b 0x113ef74 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - sbcvs r4, r3, r2, asr #2 │ │ │ │ - subvs r6, r2, r1 │ │ │ │ + subvs r4, r2, r2, asr #2 │ │ │ │ + andvs r6, r1, r3, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020c42 │ │ │ │ - stcleq 2, cr0, [fp], {8} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcvc 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + stmeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + strvc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + @ instruction: 0xf1c40ccb │ │ │ │ + @ instruction: 0xf0020402 │ │ │ │ + addvs r0, r4, r8, lsl #4 │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - @ instruction: 0xf1cc6002 │ │ │ │ - addvs r0, r2, r2, lsl #4 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + @ instruction: 0x43233442 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - subvs r4, r1, r3, lsl r3 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + blmi 0x1bc8f4 │ │ │ │ + sbcvs r6, r3, r2 │ │ │ │ + andcs r6, r0, r1, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - b 0x1156760 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - vsubl.u8 , d1, d1 │ │ │ │ - stmib r0, {r1, r6, r8, lr}^ │ │ │ │ - subvs r2, r1, r2, lsl #6 │ │ │ │ + b 0x112b7e0 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + andvs r0, r2, r8, lsl #6 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + addvs r4, r4, r2, asr #2 │ │ │ │ + @ instruction: 0xf85d60c3 │ │ │ │ + subvs r4, r1, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113efc4 │ │ │ │ + b 0x113f01c │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - stmib r0, {r0, r7, r8, lr}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ + andvs r4, r3, r1, lsl #3 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmdbeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - streq pc, [pc], #-1 @ 0x7e7b8 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + streq pc, [pc], #-1 @ 0x7e810 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ addvs r4, r4, fp, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bc940 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + blmi 0x1bc998 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmdbeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - streq pc, [pc], #-1 @ 0x7e7f4 │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - stmib r0, {r2, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ - sbcvs r4, r1, r4, lsl #22 │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r2, r3, r2, lsl #8 │ │ │ │ + blmi 0x1bc9d4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - streq pc, [r8], #-4 │ │ │ │ - stmdbeq fp, {r1, r3, r7, fp} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - strcc r7, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - vmls.i q8, , d2[0] │ │ │ │ - @ instruction: 0x43224142 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ + stmeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strvc pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + @ instruction: 0x0ccb090a │ │ │ │ + @ instruction: 0xf0043501 │ │ │ │ + sbcvs r0, r5, r8, lsl #8 │ │ │ │ + strbeq pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + @ instruction: 0xf002432c │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + subvs r0, r4, r8, lsl #6 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + addvs fp, r2, r0, lsr ip │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stmdbeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strbmi pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ + @ instruction: 0xf003432c │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + subvs r5, r4, r1, lsl #10 │ │ │ │ strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - @ instruction: 0xf85d5101 │ │ │ │ - subvs r4, r2, r4, lsl #22 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + addvs r6, r2, r5, asr #1 │ │ │ │ + andvs fp, r3, r0, lsr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - andcs r0, r0, #8, 6 @ 0x20000000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andvs r6, r3, r2, asr #1 │ │ │ │ - stmdbeq fp, {r1, r3, r7, fp} │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + @ instruction: 0xf0042200 │ │ │ │ + sbcvs r0, r2, r8, lsl #8 │ │ │ │ + tstmi ip, #163840 @ 0x28000 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x114f4fc │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r4, r3, r1, lsl #4 │ │ │ │ + blmi 0x1bca98 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + stmeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + @ instruction: 0x0ccb090a │ │ │ │ + @ instruction: 0xf0043501 │ │ │ │ + sbcvs r0, r5, r8, lsl #8 │ │ │ │ + strbeq pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + @ instruction: 0xf002432c │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + subvs r0, r4, r8, lsl #6 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + addvs fp, r2, r0, lsr ip │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + movwvc pc, #961 @ 0x3c1 @ │ │ │ │ + stmdbeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + streq pc, [pc], #-1 @ 0x7e97c │ │ │ │ + movweq pc, #8643 @ 0x21c3 @ │ │ │ │ + movwmi lr, #10688 @ 0x29c0 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0023c42 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + @ instruction: 0xf0034142 │ │ │ │ + movwmi r0, #41736 @ 0xa308 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + blmi 0x1bcb14 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + stmeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + @ instruction: 0x0ccb090a │ │ │ │ + streq pc, [r2, #-453] @ 0xfffffe3b │ │ │ │ streq pc, [r8], #-4 │ │ │ │ - stmdbeq fp, {r1, r3, r7, fp} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - strcc r5, [r1], #-1024 @ 0xfffffc00 │ │ │ │ + vmla.i q11, , d1[1] │ │ │ │ + @ instruction: 0x432c0542 │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - vmls.i q8, , d2[0] │ │ │ │ - @ instruction: 0x43224142 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmdbeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - streq pc, [pc], #-1 @ 0x7e944 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ - vraddhn.i16 d23, , q0 │ │ │ │ - @ instruction: 0xf1c44142 │ │ │ │ - movwmi r0, #46082 @ 0xb402 │ │ │ │ - andvs r6, r2, r4, asr #1 │ │ │ │ - blmi 0x1bcad4 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - streq pc, [r8], #-4 │ │ │ │ - stmdbeq fp, {r1, r3, r7, fp} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf1c45400 │ │ │ │ - @ instruction: 0xf0020402 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - sbcvs r0, r4, r8, lsl #6 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - movwmi r4, #45858 @ 0xb322 │ │ │ │ - blmi 0x1bcb18 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + vmls.i q10, , d2[0] │ │ │ │ + @ instruction: 0x43223142 │ │ │ │ + ldclt 3, cr4, [r0], #-44 @ 0xffffffd4 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmdbeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + stmeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strbeq pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + @ instruction: 0x0ccb090a │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0030442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ + @ instruction: 0xf003432c │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + subvs r5, r4, r1, lsl #10 │ │ │ │ strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - @ instruction: 0xf85d5101 │ │ │ │ - subvs r4, r2, r4, lsl #22 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + addvs r6, r2, r5, asr #1 │ │ │ │ + andvs fp, r3, r0, lsr ip │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + strcs fp, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ + movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ + vpmax.s8 d15, d4, d17 │ │ │ │ + msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ + strcc lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0023c42 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + @ instruction: 0xf0030142 │ │ │ │ + movwmi r0, #41736 @ 0xa308 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + blmi 0x1bcbdc │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - vraddhn.i16 d18, , q1 │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ - vpmax.u8 d15, d4, d17 │ │ │ │ - stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + stmeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + @ instruction: 0xf1c32401 │ │ │ │ + stmib r0, {r4, r8, r9}^ │ │ │ │ + stcleq 4, cr3, [fp], {2} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r6, #45252 @ 0xb0c4 │ │ │ │ - blmi 0x1bcb9c │ │ │ │ - smlawteq r0, ip, r1, pc @ │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0x114f6cc │ │ │ │ + @ instruction: 0xf85d030c │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + movwmi pc, #9153 @ 0x23c1 @ │ │ │ │ + stmeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + @ instruction: 0xf1c32400 │ │ │ │ + stmib r0, {r3, r8, r9}^ │ │ │ │ + stcleq 4, cr3, [fp], {2} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #46081 @ 0xb401 │ │ │ │ - @ instruction: 0xf1cc60c4 │ │ │ │ - @ instruction: 0xf85d0110 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - addvs r2, r1, r0, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #46080 @ 0xb400 │ │ │ │ - @ instruction: 0xf1cc60c4 │ │ │ │ - @ instruction: 0xf85d0108 │ │ │ │ + b 0x114f70c │ │ │ │ + @ instruction: 0xf85d030c │ │ │ │ stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - addvs r2, r1, r0, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movwcs fp, #5136 @ 0x1410 │ │ │ │ - sbcvs r0, r3, sl, asr #25 │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ + stmeq sl, {r4, sl, sp} │ │ │ │ + movwmi lr, #10688 @ 0x29c0 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0020c42 │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - ldrcs r3, [r0], #-322 @ 0xfffffebe │ │ │ │ - b 0x114f708 │ │ │ │ - addvs r0, r4, ip, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bcc60 │ │ │ │ + b 0x110b024 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + blmi 0x1bcc98 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ movwcs fp, #1040 @ 0x410 │ │ │ │ - stcleq 4, cr2, [sl], {8} │ │ │ │ - stmeq fp, {r0, r1, r6, r7, sp, lr} │ │ │ │ - eormi r4, r3, r2, lsr #32 │ │ │ │ + stmeq sl, {r3, sl, sp} │ │ │ │ + movwmi lr, #10688 @ 0x29c0 │ │ │ │ + eormi r0, r2, fp, asr #25 │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r4, r4, sl, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bcc98 │ │ │ │ + vaddl.u8 q10, d1, d19 │ │ │ │ + b 0x110b05c │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + blmi 0x1bccd0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - vraddhn.i16 d18, , q1 │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ - vpmax.u8 d15, d4, d17 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + vsubl.u8 q9, d1, d2 │ │ │ │ + ldrlt r0, [r0], #-3138 @ 0xfffff3be │ │ │ │ + strmi pc, [r4], #-961 @ 0xfffffc3f │ │ │ │ + vpmax.u8 d15, d2, d17 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtmi r4, r1, r3, pc @ │ │ │ │ - stmib r0, {r2, r6, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ - addvs r4, r1, r4, lsl #22 │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + blmi 0x1bcd10 │ │ │ │ + andvs r4, r3, fp, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x1147b94 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - sbcvs r4, r4, r3, lsl #2 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bcd14 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r2, #45569 @ 0xb201 │ │ │ │ + andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x1147bcc │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - sbcvs r4, r4, r2, lsl #2 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bcd50 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r2, #45568 @ 0xb200 │ │ │ │ + andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r2, #46080 @ 0xb400 │ │ │ │ stmib r0, {r2, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ + @ instruction: 0xf85d3200 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - stmeq fp, {r1, r6, sl, fp, ip, sp} │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - orrmi pc, r1, r1, asr #7 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf0024481 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + b 0x110b17c │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + subvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bcdf4 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5e58 │ │ │ │ + bl 0xfebd5e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xffdef0a4 │ │ │ │ + @ instruction: 0xffdaf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - mullt r4, r5, sl │ │ │ │ + mullt r4, r1, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r1, [r9], lr │ │ │ │ + umulleq r1, r9, lr, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5eb8 │ │ │ │ + bl 0xfebd5ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xffaef0a4 │ │ │ │ + @ instruction: 0xffaaf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r5, ror #20 │ │ │ │ + andlt pc, r4, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, ror r2 │ │ │ │ + addeq r1, r9, lr, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5f18 │ │ │ │ + bl 0xfebd5f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff7ef0a4 │ │ │ │ + @ instruction: 0xff7af0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r5, lsr sl @ │ │ │ │ + andlt pc, r4, r1, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsl r2 │ │ │ │ + ldrdeq r1, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5f78 │ │ │ │ + bl 0xfebd5fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff4ef0a4 │ │ │ │ + @ instruction: 0xff4af0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r5, lsl #20 │ │ │ │ + andlt pc, r4, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008911be │ │ │ │ + addeq r1, r9, lr, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5fd8 │ │ │ │ + bl 0xfebd6018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff1ef0a4 │ │ │ │ + @ instruction: 0xff1af0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - ldrdlt pc, [r4], -r5 │ │ │ │ + ldrdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, asr r1 │ │ │ │ + addeq r1, r9, lr, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6038 │ │ │ │ + bl 0xfebd6078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr4, {5} │ │ │ │ + cdp2 0, 14, cr15, cr10, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r5, lsr #19 │ │ │ │ + andlt pc, r4, r1, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r1, [r9], lr │ │ │ │ + strheq r1, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6098 │ │ │ │ + bl 0xfebd60d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - cdp2 0, 11, cr15, cr14, cr4, {5} │ │ │ │ + cdp2 0, 11, cr15, cr10, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r5, ror r9 @ │ │ │ │ + andlt pc, r4, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r1, r9, lr, r0 │ │ │ │ + addeq r1, r9, lr, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd60f8 │ │ │ │ + bl 0xfebd6138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - cdp2 0, 8, cr15, cr14, cr4, {5} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r5, asr #18 │ │ │ │ + andlt pc, r4, r1, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsr r0 │ │ │ │ + strdeq r0, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6158 │ │ │ │ + bl 0xfebd6198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 5, cr15, cr10, cr4, {5} │ │ │ │ + cdp2 0, 5, cr15, cr6, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r1, lsl r9 @ │ │ │ │ + andlt pc, r4, sp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r0, [r9], r6 │ │ │ │ + umulleq r0, r9, r6, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd61c0 │ │ │ │ + bl 0xfebd6200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 2, cr15, cr6, cr4, {5} │ │ │ │ + cdp2 0, 2, cr15, cr2, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - ldrdlt pc, [r4], -sp │ │ │ │ + ldrdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, ror #30 │ │ │ │ + addeq r0, r9, lr, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6228 │ │ │ │ + bl 0xfebd6268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r2, #656]! @ 0x290 │ │ │ │ + stc2l 0, cr15, [lr, #656]! @ 0x290 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r9, lsr #17 │ │ │ │ + andlt pc, r4, r5, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsl #30 │ │ │ │ + addeq r0, r9, r6, asr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6290 │ │ │ │ + bl 0xfebd62d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [lr, #656]! @ 0x290 │ │ │ │ + ldc2 0, cr15, [sl, #656]! @ 0x290 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r5, ror r8 @ │ │ │ │ + andlt pc, r4, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r0, r9, lr, lr │ │ │ │ + addeq r0, r9, lr, asr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd62f8 │ │ │ │ + bl 0xfebd6338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - stc2 0, cr15, [sl, #656] @ 0x290 │ │ │ │ + stc2 0, cr15, [r6, #656] @ 0x290 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r1, asr #16 │ │ │ │ + andlt pc, r4, sp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsr lr │ │ │ │ + strdeq r0, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6360 │ │ │ │ + bl 0xfebd63a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - ldc2l 0, cr15, [r6, #-656] @ 0xfffffd70 │ │ │ │ + ldc2l 0, cr15, [r2, #-656] @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, sp, lsl #16 │ │ │ │ + andlt pc, r4, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, asr #27 │ │ │ │ + addeq r0, r9, lr, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd63c8 │ │ │ │ + bl 0xfebd6408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r2, #-656]! @ 0xfffffd70 │ │ │ │ + ldc2 0, cr15, [lr, #-656] @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - ldrdlt pc, [r4], -r9 │ │ │ │ + ldrdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, ror #26 │ │ │ │ + addeq r0, r9, r6, lsr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6430 │ │ │ │ + bl 0xfebd6470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [lr], #656 @ 0x290 │ │ │ │ + stc2l 0, cr15, [sl], #656 @ 0x290 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r5, lsr #31 │ │ │ │ + andlt pc, r4, r1, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r0, [r9], lr │ │ │ │ + @ instruction: 0x00890cbe │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ stmvs fp, {r1, r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf023460e │ │ │ │ - blcs 0x3bfeb8 │ │ │ │ + blcs 0x3bfef8 │ │ │ │ svcvs 0x0083d017 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0xdc192b02 │ │ │ │ - blle 0x709ec4 │ │ │ │ + blle 0x709f04 │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0xcdf08 │ │ │ │ + blcs 0xcdf48 │ │ │ │ strtmi sp, [r8], -r4, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0x163d29a │ │ │ │ + blx 0xcbd2da │ │ │ │ strb r2, [r0, r1]! │ │ │ │ vtst.8 d22, d7, d23 │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0a42995 │ │ │ │ - @ instruction: 0xf107f835 │ │ │ │ + @ instruction: 0xf107f831 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ @ instruction: 0xf0a80112 │ │ │ │ - @ instruction: 0xf8d6f94f │ │ │ │ + @ instruction: 0xf8d6f94b │ │ │ │ @ instruction: 0xf0a38004 │ │ │ │ - strmi pc, [r7], -r1, asr #31 │ │ │ │ + @ instruction: 0x4607ffbd │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d6ffbd │ │ │ │ + @ instruction: 0xf8d6ff97 │ │ │ │ @ instruction: 0xf0a3b008 │ │ │ │ - @ instruction: 0x4601ffb7 │ │ │ │ + @ instruction: 0x4601ffb3 │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d9ffb3 │ │ │ │ + @ instruction: 0xf8d9ff8d │ │ │ │ ldmdbvs r0!, {ip, pc} │ │ │ │ - stc2l 0, cr15, [r6], #-656 @ 0xfffffd70 │ │ │ │ + stc2l 0, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0x4652463b │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r8, [r8], -r0 │ │ │ │ ldmdavs r1!, {r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - @ instruction: 0xf854f7dd │ │ │ │ - blcs 0x9b224 │ │ │ │ + @ instruction: 0xf82ef7dd │ │ │ │ + blcs 0x9b264 │ │ │ │ @ instruction: 0xf1a3d0a8 │ │ │ │ - blx 0xfed3ff94 │ │ │ │ + blx 0xfed3ffd4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r1, fp, lsr #15]! │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x3bff98 │ │ │ │ + blcs 0x3bffd8 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x4c9fc8 │ │ │ │ + blle 0x4ca008 │ │ │ │ @ instruction: 0xf01b4620 │ │ │ │ - ldmiblt r8!, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a33a8 │ │ │ │ + blcc 0x1a33e8 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e42100 │ │ │ │ - ldrdcs pc, [r1], -sp │ │ │ │ + @ instruction: 0x2001fab7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vtst.8 q11, , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107ffb3 │ │ │ │ + @ instruction: 0xf107ffaf │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a80112 │ │ │ │ - ldmdbvs r7!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffa8f0a3 │ │ │ │ + ldmdbvs r7!, {r0, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffa4f0a3 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r3, lsl #13 │ │ │ │ - @ instruction: 0xf8c2f0a8 │ │ │ │ - @ instruction: 0xff6af0a3 │ │ │ │ + @ instruction: 0xf8bef0a8 │ │ │ │ + @ instruction: 0xff66f0a3 │ │ │ │ @ instruction: 0x460769b3 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, ip, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, ip, asr #2 │ │ │ │ @ instruction: 0xf0a42000 │ │ │ │ - @ instruction: 0xe01afbfd │ │ │ │ + @ instruction: 0xe01afbf9 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ - @ instruction: 0xff24f0a3 │ │ │ │ + @ instruction: 0xff20f0a3 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xff20f7dc │ │ │ │ + mrc2 7, 7, pc, cr10, cr12, {6} │ │ │ │ andls r6, r3, #3276800 @ 0x320000 │ │ │ │ - @ instruction: 0xff1af0a3 │ │ │ │ + @ instruction: 0xff16f0a3 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - @ instruction: 0xff16f7dc │ │ │ │ + mrc2 7, 7, pc, cr0, cr12, {6} │ │ │ │ ldrtmi r9, [r8], -r3, lsl #18 │ │ │ │ strbmi r4, [r9], -sl, lsl #12 │ │ │ │ - blx 0x203b74c │ │ │ │ + blx 0x1f3b78c │ │ │ │ andls r4, r0, r8, lsr r6 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ strmi r1, [r8, r0]! │ │ │ │ - @ instruction: 0xff04f0a3 │ │ │ │ + @ instruction: 0xff00f0a3 │ │ │ │ @ instruction: 0xf0a34680 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #30 @ │ │ │ │ + @ instruction: 0x4639fefd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9c6f0ad │ │ │ │ + @ instruction: 0xf9c2f0ad │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xf9dcf0ad │ │ │ │ + @ instruction: 0xf9d8f0ad │ │ │ │ @ instruction: 0x46426871 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xffa2f7dc │ │ │ │ - blcs 0x9b368 │ │ │ │ + @ instruction: 0xff7cf7dc │ │ │ │ + blcs 0x9b3a8 │ │ │ │ svcge 0x0078f43f │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ - blcc 0x1b92b0 │ │ │ │ + blcc 0x1b92f0 │ │ │ │ ldmible r7!, {r0, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xff5ef7fe │ │ │ │ + @ instruction: 0xff62f7fe │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ - blvs 0xfe690d24 │ │ │ │ + blvs 0xfe690d64 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r8, cr11 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfed335fc │ │ │ │ + blx 0xfed3363c │ │ │ │ stmdavs fp, {r1, r7, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - blcs 0x241a2c │ │ │ │ + blcs 0x241a6c │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ - bllt 0xfe67f538 │ │ │ │ - blcs 0x3d9664 │ │ │ │ - blcs 0x473644 │ │ │ │ + bllt 0xfe67f578 │ │ │ │ + blcs 0x3d96a4 │ │ │ │ + blcs 0x473684 │ │ │ │ movwcs sp, #4135 @ 0x1027 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ - blcs 0x11b3f4 │ │ │ │ - blcc 0x1b6a0c │ │ │ │ + blcs 0x11b434 │ │ │ │ + blcc 0x1b6a4c │ │ │ │ stmdale pc!, {r0, r8, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - biclt pc, r8, r1, ror #17 │ │ │ │ + biclt pc, r8, r9, ror #17 │ │ │ │ @ instruction: 0xf0a36874 │ │ │ │ - strtmi pc, [r2], -fp, lsr #29 │ │ │ │ + strtmi pc, [r2], -r7, lsr #29 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - vceq.f32 d31, d23, d23 │ │ │ │ + vceq.f32 d31, d23, d1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrdls pc, [r0], -r3 │ │ │ │ - blx 0x163b80e │ │ │ │ + blx 0x153b84e │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ - bllt 0x1d59a54 │ │ │ │ + bllt 0x1d59a94 │ │ │ │ stmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff44a1b0 │ │ │ │ + ble 0xff44a1f0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - @ instruction: 0xe7e5f9fb │ │ │ │ - blcs 0x999f0 │ │ │ │ + ubfx pc, r5, #19, #6 │ │ │ │ + blcs 0x99a30 │ │ │ │ @ instruction: 0xe7e2d0bb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0xf0a40118 │ │ │ │ - andcs pc, r4, #39936 @ 0x9c00 │ │ │ │ + andcs pc, r4, #35840 @ 0x8c00 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 2, pc, cr2, cr12, {6} @ │ │ │ │ + mrc2 7, 0, pc, cr12, cr12, {6} │ │ │ │ @ instruction: 0x4642e7d2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffecf0a7 │ │ │ │ + @ instruction: 0xffe8f0a7 │ │ │ │ @ instruction: 0x46226871 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - bfi pc, r1, (invalid: 30:5) @ │ │ │ │ + strb pc, [r5, fp, ror #29] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee50274 │ │ │ │ + blx 0xfee502b4 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r3, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ andcs r8, r1, #240, 6 @ 0xc0000003 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11b500 │ │ │ │ - bcs 0xb6738 │ │ │ │ + bcs 0x11b540 │ │ │ │ + bcs 0xb6778 │ │ │ │ @ instruction: 0x4628db38 │ │ │ │ @ instruction: 0xf01b9301 │ │ │ │ - blls 0xfd7cc │ │ │ │ + blls 0xfd82c │ │ │ │ ldmdbvs r2!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf803fa02 │ │ │ │ @ instruction: 0xb3ab68b3 │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - strmi pc, [r1], r5, lsl #29 │ │ │ │ + strmi pc, [r1], r1, lsl #29 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavs r1!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xff9cf0a7 │ │ │ │ + @ instruction: 0xff98f0a7 │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xff92f0a7 │ │ │ │ + @ instruction: 0xff8ef0a7 │ │ │ │ strbmi r6, [r0], -r4, lsr #16 │ │ │ │ - blx 0xff03b93c │ │ │ │ + blx 0xfef3b97c │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ svcvs 0x00ab47b8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed402d4 │ │ │ │ + blx 0xfed40314 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b95b0 │ │ │ │ + bcc 0x1b95f0 │ │ │ │ stmible r6, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - ldrb pc, [r2, fp, ror #18]! @ │ │ │ │ + ldrb pc, [r2, r5, asr #18]! @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe550f10 │ │ │ │ + blvs 0xfe550f50 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00182d00 │ │ │ │ svclt 0x000a2b00 │ │ │ │ andcs r2, r0, r1 │ │ │ │ mrsle r2, (UNDEF: 6) │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - blcs 0x3d0f68 │ │ │ │ + blcs 0x3d0fa8 │ │ │ │ svcvs 0x00a3d0f4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x10792c │ │ │ │ - blcs 0xb677c │ │ │ │ + blcs 0x10796c │ │ │ │ + blcs 0xb67bc │ │ │ │ @ instruction: 0x4620db10 │ │ │ │ - @ instruction: 0xffe8f01a │ │ │ │ + @ instruction: 0xfff0f01a │ │ │ │ andcs fp, r1, r0, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a1720 │ │ │ │ + blcc 0x1a1760 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - strb pc, [sl, r1, lsr #18]! @ │ │ │ │ + @ instruction: 0xe7eaf8fb │ │ │ │ @ instruction: 0xf0a36837 │ │ │ │ - strmi pc, [r1], r5, lsl #28 │ │ │ │ + strmi pc, [r1], r1, lsl #28 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xff1cf0a7 │ │ │ │ + @ instruction: 0xff18f0a7 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf0a3d019 │ │ │ │ - ldrbmi pc, [r2], -fp, lsl #27 @ │ │ │ │ + ldrbmi pc, [r2], -r7, lsl #27 @ │ │ │ │ strmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - strbmi pc, [r9], -r7, lsl #27 @ │ │ │ │ + strbmi pc, [r9], -r1, ror #26 @ │ │ │ │ @ instruction: 0x46426838 │ │ │ │ ldmvs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b981 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - blx 0xb3ba64 │ │ │ │ + blx 0xa3baa4 │ │ │ │ strb r4, [r8, r0, lsl #13]! │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - strb pc, [sl, r3, lsr #28]! @ │ │ │ │ + strb pc, [sl, r7, lsr #28]! @ │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152414 │ │ │ │ - bvs 0x700610 │ │ │ │ + bl 0x152454 │ │ │ │ + bvs 0x700650 │ │ │ │ andcs lr, r0, lr, ror #14 │ │ │ │ - blmi 0x1bd984 │ │ │ │ + blmi 0x1bd9c4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152450 │ │ │ │ - blvs 0x70064c │ │ │ │ + bl 0x152490 │ │ │ │ + blvs 0x70068c │ │ │ │ andcs lr, r0, r0, asr r7 │ │ │ │ - blmi 0x1bd9c0 │ │ │ │ + blmi 0x1bda00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15248c │ │ │ │ + bl 0x1524cc │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ - blmi 0x1bd9fc │ │ │ │ + blmi 0x1bda3c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1524c8 │ │ │ │ + bl 0x152508 │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r4, lsl r7 │ │ │ │ - blmi 0x1bda38 │ │ │ │ + blmi 0x1bda78 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152504 │ │ │ │ + bl 0x152544 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -r6 │ │ │ │ - blmi 0x1bda74 │ │ │ │ + blmi 0x1bdab4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152540 │ │ │ │ + bl 0x152580 │ │ │ │ svcvs 0x001a0382 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - blmi 0x1bdab0 │ │ │ │ + blmi 0x1bdaf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -114077,104 +114093,104 @@ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a383f8 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107b8c │ │ │ │ - blcs 0xb69bc │ │ │ │ + blcs 0x107bcc │ │ │ │ + blcs 0xb69fc │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - mrc2 0, 5, pc, cr8, cr10, {0} │ │ │ │ + mcr2 0, 6, pc, cr0, cr10, {0} @ │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1b9958 │ │ │ │ + blcc 0x1b9998 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - udf #12281 @ 0x2ff9 │ │ │ │ + ubfx pc, r3, #31, #19 │ │ │ │ @ instruction: 0xf0a3687d │ │ │ │ - pkhtbmi pc, r0, sp, asr #25 @ │ │ │ │ + pkhtbmi pc, r0, r9, asr #25 @ │ │ │ │ sbceq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ stmdavs r9!, {r1, r4, r8} │ │ │ │ - ldc2l 0, cr15, [r4, #668]! @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r0, #668]! @ 0x29c │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ - stc2l 0, cr15, [lr], {163} @ 0xa3 │ │ │ │ + stc2l 0, cr15, [sl], {163} @ 0xa3 │ │ │ │ @ instruction: 0xf1096829 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - strbmi pc, [r1], -r9, ror #27 @ │ │ │ │ + strbmi pc, [r1], -r5, ror #27 @ │ │ │ │ strbmi r6, [sl], -r8, lsr #16 │ │ │ │ ldmvs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b959 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ strtmi lr, [r0], -r7, asr #15 │ │ │ │ - stc2 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ + stc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7ef │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andsle r6, r7, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x259afc │ │ │ │ + blcs 0x259b3c │ │ │ │ stmiavs fp!, {r3, r4, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, r5, r3, lsl #22 │ │ │ │ ldrmi r6, [r6], -r3, lsr #31 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107c54 │ │ │ │ - blcs 0xb6ac4 │ │ │ │ + blcs 0x107c94 │ │ │ │ + blcs 0xb6b04 │ │ │ │ @ instruction: 0x4620db18 │ │ │ │ - mrc2 0, 2, pc, cr4, cr10, {0} │ │ │ │ + mrc2 0, 2, pc, cr12, cr10, {0} │ │ │ │ andcs fp, r1, r0, ror #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1a1a58 │ │ │ │ + blcc 0x1a1a98 │ │ │ │ stmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - strb pc, [r2, r5, lsl #31]! @ │ │ │ │ + ubfx pc, pc, #30, #3 │ │ │ │ vadd.i8 d22, d7, d31 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107fc65 │ │ │ │ + @ instruction: 0xf107fc61 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d5fd7f │ │ │ │ + @ instruction: 0xf8d5fd7b │ │ │ │ @ instruction: 0xf0a3a004 │ │ │ │ - @ instruction: 0x4607fbf1 │ │ │ │ + strmi pc, [r7], -sp, ror #23 │ │ │ │ ldrbmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0xf8d8fbed │ │ │ │ + @ instruction: 0xf8d8fbc7 │ │ │ │ stmiavs r8!, {pc}^ │ │ │ │ - @ instruction: 0xf8a0f0a4 │ │ │ │ + @ instruction: 0xf89cf0a4 │ │ │ │ @ instruction: 0x464a463b │ │ │ │ andls r4, r0, r1, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - svcvs 0x00a3fc8f │ │ │ │ + svcvs 0x00a3fc69 │ │ │ │ adcsle r2, r6, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -114186,727 +114202,727 @@ │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, sp, r0, ror r0 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi sl, #0 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x2420bc │ │ │ │ + bcs 0x2420fc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x94a778 │ │ │ │ + blle 0x94a7b8 │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - bicslt pc, r0, sp, asr #27 │ │ │ │ + ldrsblt pc, [r0, #213] @ 0xd5 @ │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ ldmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strtmi r3, [r1], -r1 │ │ │ │ tsteq sl, lr, asr #7 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed407c4 │ │ │ │ + blx 0xfed40804 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1b9af4 │ │ │ │ + blcc 0x1b9b34 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - udf #12259 @ 0x2fe3 │ │ │ │ - blx 0xff6bbe62 │ │ │ │ + ldrb pc, [r2, sp, asr #29]! @ │ │ │ │ + blx 0xff5bbea2 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a76821 │ │ │ │ - ldmdavs r6!, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xff3bbe7a │ │ │ │ + ldmdavs r6!, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff2bbeba │ │ │ │ @ instruction: 0xf1066821 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - stmdavs r0!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xe7d047b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ - blvs 0xfe491430 │ │ │ │ + blvs 0xfe491470 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r0, cr11 │ │ │ │ rsbvs pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0x460ed017 │ │ │ │ @ instruction: 0xf6486889 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ andcs r0, r0, r3, lsr r2 │ │ │ │ movteq lr, #6915 @ 0x1b03 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d26833 │ │ │ │ ldmdavs r2!, {r7, lr}^ │ │ │ │ - blx 0xfed908b4 │ │ │ │ + blx 0xfed908f4 │ │ │ │ ldmdbeq fp, {r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82a07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstcs r0, r3, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28a878 │ │ │ │ + blle 0x28a8b8 │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - stmdblt r0!, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r1]! │ │ │ │ - blcs 0xce898 │ │ │ │ + blcs 0xce8d8 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 8, cr15, cr14, cr3, {7} │ │ │ │ + cdp2 7, 6, cr15, cr8, cr3, {7} │ │ │ │ @ instruction: 0xf8d6e7f2 │ │ │ │ @ instruction: 0xf0a38000 │ │ │ │ - @ instruction: 0x4681fb71 │ │ │ │ + strmi pc, [r1], sp, ror #22 │ │ │ │ sbceq pc, lr, #8, 2 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d80112 │ │ │ │ @ instruction: 0xf0a71000 │ │ │ │ - ldmdavs r6!, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x193bf4e │ │ │ │ + ldmdavs r6!, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blx 0x183bf8e │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ - msrpl SPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ + ldc2l 0, cr15, [r8], #-668 @ 0xfffffd64 │ │ │ │ + cmnppl ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a35dd8 │ │ │ │ - ldrtmi pc, [r2], -r3, lsr #31 @ │ │ │ │ + shadd8mi pc, r2, pc @ │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ strmi r4, [r0, r0, asr #12]! │ │ │ │ - blcs 0x9bb9c │ │ │ │ + blcs 0x9bbdc │ │ │ │ @ instruction: 0xf1a3d0c6 │ │ │ │ - blx 0xfed4090c │ │ │ │ + blx 0xfed4094c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [pc, fp, lsr #15]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ rsble r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ strmi r6, [lr], -sl, asr #16 │ │ │ │ - bcs 0x242234 │ │ │ │ + bcs 0x242274 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #20 │ │ │ │ tstle r2, sp, lsl #20 │ │ │ │ - bcs 0x9a274 │ │ │ │ + bcs 0x9a2b4 │ │ │ │ andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11bc00 │ │ │ │ - bcc 0x1b72ac │ │ │ │ + bcs 0x11bc40 │ │ │ │ + bcc 0x1b72ec │ │ │ │ ldmdale r3, {r0, r9, fp, sp}^ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - ldc2l 0, cr15, [r8], {26} │ │ │ │ + stc2l 0, cr15, [r0], #104 @ 0x68 │ │ │ │ stmdacs r0, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmvs r2!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf903fa02 │ │ │ │ stmdblt fp, {r0, r1, r4, r5, r8, fp, sp, lr} │ │ │ │ stmdbeq r0, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - @ instruction: 0x4622fa99 │ │ │ │ + @ instruction: 0x4622fa95 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - ldmvs r3!, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdhi pc, [r4], -r6 │ │ │ │ - blx 0xffdbc028 │ │ │ │ + blx 0xffcbc068 │ │ │ │ @ instruction: 0xf1084682 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0x01122895 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - stc2 0, cr15, [sl], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [r6], {167} @ 0xa7 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ ldmvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xa3dd42 │ │ │ │ + blx 0xbdd82 │ │ │ │ @ instruction: 0xb12b6fab │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ble 0xfeb4a608 │ │ │ │ + ble 0xfeb4a648 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - strb pc, [r3, pc, asr #27]! @ │ │ │ │ + strb pc, [r3, r9, lsr #27]! @ │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - sbfx pc, r3, #23, #24 │ │ │ │ + ldr pc, [r7, pc, asr #23]! │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - strb pc, [sl, sp, asr #23] @ │ │ │ │ + strb pc, [sl, r9, asr #23] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r7, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee50aa8 │ │ │ │ + blx 0xfee50ae8 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00aa83f0 │ │ │ │ ldmvs r4!, {r0, r8, sp} │ │ │ │ @ instruction: 0xf8852a02 │ │ │ │ stcle 0, cr1, [sl], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb4a694 │ │ │ │ + blle 0xb4a6d4 │ │ │ │ movwls r4, #22056 @ 0x5628 │ │ │ │ - ldc2 0, cr15, [lr], #-104 @ 0xffffff98 │ │ │ │ + mcrr2 0, 1, pc, r6, cr10 @ │ │ │ │ movwlt r9, #2821 @ 0xb05 │ │ │ │ ldmdavs r3!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - b 0x144cde0 │ │ │ │ - blls 0x405eb8 │ │ │ │ + b 0x144ce20 │ │ │ │ + blls 0x405ef8 │ │ │ │ svcvs 0x00abb343 │ │ │ │ @ instruction: 0xf895bb33 │ │ │ │ tstlt fp, #230 @ 0xe6 │ │ │ │ @ instruction: 0x46416873 │ │ │ │ biccc r6, lr, #240, 16 @ 0xf00000 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ tsteq sl, r1, lsl #8 │ │ │ │ stmib sp, {r4, r8, r9, sp}^ │ │ │ │ - blls 0x40cad8 │ │ │ │ + blls 0x40cb18 │ │ │ │ svcvs 0x00ab4798 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40af0 │ │ │ │ + blx 0xfed40b30 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b9dfc │ │ │ │ + bcc 0x1b9e3c │ │ │ │ ldmible r3, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ubfx pc, sp, #26, #19 │ │ │ │ + @ instruction: 0xe7f2fd37 │ │ │ │ ldrb r4, [r0, r4, ror #4] │ │ │ │ - blx 0x10bc190 │ │ │ │ + blx 0xfbc1d0 │ │ │ │ vmax.s8 q10, , q1 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ pkhbtmi r2, r1, r5, lsl #17 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - blx 0x16bc1b6 │ │ │ │ + blx 0x15bc1f6 │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - @ instruction: 0xf8d8fa33 │ │ │ │ + @ instruction: 0xf8d8fa2f │ │ │ │ @ instruction: 0xf1061000 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - strtmi pc, [r0], -sp, asr #22 │ │ │ │ + strtmi pc, [r0], -r9, asr #22 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - cdp2 0, 7, cr15, cr8, cr3, {5} │ │ │ │ + cdp2 0, 7, cr15, cr4, cr3, {5} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xe7c647b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd714c │ │ │ │ + bl 0xfebd718c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a0 │ │ │ │ andlt pc, r2, r1, ror #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7188 │ │ │ │ + bl 0xfebd71c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a8 │ │ │ │ andlt pc, r2, r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71c4 │ │ │ │ + bl 0xfebd7204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b0 │ │ │ │ andlt pc, r2, r5, lsr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7200 │ │ │ │ + bl 0xfebd7240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b8 │ │ │ │ andlt pc, r2, r7, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd723c │ │ │ │ + bl 0xfebd727c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c0 │ │ │ │ andlt pc, r2, r9, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7278 │ │ │ │ + bl 0xfebd72b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c8 │ │ │ │ andlt pc, r2, fp, asr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72b4 │ │ │ │ + bl 0xfebd72f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d0 │ │ │ │ andlt pc, r2, sp, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72f0 │ │ │ │ + bl 0xfebd7330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d8 │ │ │ │ andlt pc, r2, pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd732c │ │ │ │ + bl 0xfebd736c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e0 │ │ │ │ andlt pc, r2, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7368 │ │ │ │ + bl 0xfebd73a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e8 │ │ │ │ andlt pc, r2, r3, asr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd73a4 │ │ │ │ + bl 0xfebd73e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f0 │ │ │ │ andlt pc, r2, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd73e0 │ │ │ │ + bl 0xfebd7420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f8 │ │ │ │ andlt pc, r2, r7, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd741c │ │ │ │ + bl 0xfebd745c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7458 │ │ │ │ + bl 0xfebd7498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2108 │ │ │ │ ldrdlt pc, [r2], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7494 │ │ │ │ + bl 0xfebd74d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2110 │ │ │ │ @ instruction: 0xb002fdbd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74d0 │ │ │ │ + bl 0xfebd7510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2118 │ │ │ │ mullt r2, pc, sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd750c │ │ │ │ + bl 0xfebd754c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 , q8, d5 │ │ │ │ - bl 0x100f44 │ │ │ │ + vqdmlal.s , d16, d1[3] │ │ │ │ + bl 0x100f84 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2120 │ │ │ │ andlt pc, r2, sp, ror sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7550 │ │ │ │ + bl 0xfebd7590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 q9, q0, d21 │ │ │ │ - bl 0x100f88 │ │ │ │ + vqdmlal.s q9, d0, d1[7] │ │ │ │ + bl 0x100fc8 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ andlt pc, r2, fp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7594 │ │ │ │ + bl 0xfebd75d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vrsra.s64 d18, d29, #64 │ │ │ │ - bl 0x100fcc │ │ │ │ + vsubw.s8 , q0, d5 │ │ │ │ + bl 0x10100c │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2130 │ │ │ │ andlt pc, r2, r9, lsr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75d8 │ │ │ │ + bl 0xfebd7618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vorr.i32 d19, #256 @ 0x00000100 │ │ │ │ - bl 0x101010 │ │ │ │ + vorr.i32 , #2304 @ 0x00000900 │ │ │ │ + bl 0x101050 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2138 │ │ │ │ andlt pc, r2, r7, lsl sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd761c │ │ │ │ + bl 0xfebd765c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vqdmlal.s , d16, d1[7] │ │ │ │ - bl 0x101054 │ │ │ │ + vbic.i32 d18, #1280 @ 0x00000500 │ │ │ │ + bl 0x101094 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2140 │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7660 │ │ │ │ + bl 0xfebd76a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrsbcs pc, [r0, #-130] @ 0xffffff7e @ │ │ │ │ ldc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd76a0 │ │ │ │ + bl 0xfebd76e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d25, d2 │ │ │ │ - vbic.i32 d19, #2304 @ 0x00000900 │ │ │ │ - bl 0x101108 │ │ │ │ + vbic.i32 , #256 @ 0x00000100 │ │ │ │ + bl 0x101148 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2160 │ │ │ │ @ instruction: 0xb002fcb3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd76e4 │ │ │ │ + bl 0xfebd7724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2170 │ │ │ │ mullt r2, r5, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7720 │ │ │ │ + bl 0xfebd7760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vrshr.s64 q8, q14, #64 │ │ │ │ + vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ addlt r0, r2, r3, lsr r2 │ │ │ │ vadd.i8 q11, q15, q6 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vsubw.s8 q10, q0, d21 │ │ │ │ @ instruction: 0xf8520307 │ │ │ │ movwls r2, #36 @ 0x24 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andlt pc, r2, r5, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7760 │ │ │ │ + bl 0xfebd77a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, r2] │ │ │ │ mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd77a0 │ │ │ │ + bl 0xfebd77e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ - bl 0x1011d0 │ │ │ │ + bl 0x101210 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2190 │ │ │ │ andlt pc, r2, r3, lsr ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd77e4 │ │ │ │ + bl 0xfebd7824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf647b082 │ │ │ │ vbic.i32 d16, #256 @ 0x00000100 │ │ │ │ - bl 0x101214 │ │ │ │ + bl 0x101254 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff21a0 │ │ │ │ andlt pc, r2, r1, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7828 │ │ │ │ + bl 0xfebd7868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21b0 │ │ │ │ strdlt pc, [r2], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7864 │ │ │ │ + bl 0xfebd78a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21c0 │ │ │ │ ldrdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -114921,79 +114937,79 @@ │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andle r6, lr, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stmiavs sl!, {r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0x242c38 │ │ │ │ + bcs 0x242c78 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ cmplt r3, r1, lsl #6 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a38ff0 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x1088e0 │ │ │ │ - blcs 0xb7710 │ │ │ │ + blcs 0x108920 │ │ │ │ + blcs 0xb7750 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf80ef01a │ │ │ │ + @ instruction: 0xf816f01a │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1ba6a8 │ │ │ │ + blcc 0x1ba6e8 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ldrb pc, [r2, pc, asr #18]! @ │ │ │ │ + ldrb pc, [r2, r9, lsr #18]! @ │ │ │ │ @ instruction: 0xf0a268af │ │ │ │ - @ instruction: 0x4681fe33 │ │ │ │ + strmi pc, [r1], pc, lsr #28 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xff4af0a6 │ │ │ │ + @ instruction: 0xff46f0a6 │ │ │ │ ldrdhi pc, [ip], -r5 │ │ │ │ - cdp2 0, 2, cr15, cr4, cr2, {5} │ │ │ │ + cdp2 0, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf1086839 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdbvs fp!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs fp!, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00a0bb0b │ │ │ │ stcle 8, cr2, [sl], #-8 │ │ │ │ ldcle 8, cr2, [ip], {-0} │ │ │ │ @ instruction: 0xf0a3d12a │ │ │ │ - strmi pc, [r0], r5, ror #20 │ │ │ │ - stc2 0, cr15, [r8, #648]! @ 0x288 │ │ │ │ + strmi pc, [r0], r1, ror #20 │ │ │ │ + stc2 0, cr15, [r4, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ ldrbmi r8, [r3], -r0 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ ldrbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fe4f │ │ │ │ + svcvs 0x00a3fe29 │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0xf8d5e7b5 │ │ │ │ @ instruction: 0xf0a28000 │ │ │ │ - strbmi pc, [r2], -sp, lsl #27 @ │ │ │ │ + strbmi pc, [r2], -r9, lsl #27 @ │ │ │ │ strbmi r4, [r1], -r0, lsl #13 │ │ │ │ strbmi r4, [r3], r0, lsr #12 │ │ │ │ - stc2 7, cr15, [r8, #876] @ 0x36c │ │ │ │ + stc2l 7, cr15, [r2, #-876]! @ 0xfffffc94 │ │ │ │ stmdacc r4, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldmible r0!, {r0, fp, sp}^ │ │ │ │ - mcr2 7, 0, pc, cr0, cr13, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ @ instruction: 0xf648b410 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdavs ip, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x11abec │ │ │ │ + bl 0x11ac2c │ │ │ │ @ instruction: 0xf85d0244 │ │ │ │ - bl 0x1533dc │ │ │ │ + bl 0x15341c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76121d0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ @@ -115003,160 +115019,160 @@ │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, pc, r0, ror r0 @ │ │ │ │ stmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ strmi r6, [lr], -sl, lsl #17 │ │ │ │ tstmi r3, #0 │ │ │ │ tstmi sl, #4849664 @ 0x4a0000 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x242d80 │ │ │ │ + bcs 0x242dc0 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc262b02 │ │ │ │ - blle 0xa4b43c │ │ │ │ + blle 0xa4b47c │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - mvnslt pc, fp, ror #30 │ │ │ │ + mvnslt pc, r3, ror pc @ │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r5, r0, lsl #30 │ │ │ │ - bllt 0x75c700 │ │ │ │ + bllt 0x75c740 │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r2, [r1], -r2 │ │ │ │ ldrcs r6, [r0], #-2163 @ 0xfffff78d │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r9, ip, sp}^ │ │ │ │ biccc r4, lr, #0, 8 │ │ │ │ tsteq fp, r2, lsl r1 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41490 │ │ │ │ + blx 0xfed414d0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1ba7b0 │ │ │ │ + blcc 0x1ba7f0 │ │ │ │ ldmible r7, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, sp, lsl #17]! @ │ │ │ │ - ldc2l 0, cr15, [r2, #-648]! @ 0xfffffd78 │ │ │ │ + ldrb pc, [r2, r7, ror #16]! @ │ │ │ │ + stc2l 0, cr15, [lr, #-648]! @ 0xfffffd78 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - @ instruction: 0xf8d6fe8b │ │ │ │ + @ instruction: 0xf8d6fe87 │ │ │ │ @ instruction: 0xf0a2a008 │ │ │ │ - stmdavs r1!, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - cdp2 0, 8, cr15, cr0, cr6, {5} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr6, {5} │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - cdp2 0, 7, cr15, cr6, cr6, {5} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr6, {5} │ │ │ │ ldrtmi r6, [r3], -r0, lsr #16 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xe7c447b8 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ @ instruction: 0xf64868cc │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1bea84 │ │ │ │ + blmi 0x1beac4 │ │ │ │ ldrsbcs pc, [r0, #130]! @ 0x82 @ │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - blmi 0x1bea90 │ │ │ │ + blmi 0x1bead0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ @ instruction: 0xf64868cc │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beac4 │ │ │ │ + blmi 0x1beb04 │ │ │ │ andcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ andcs lr, r0, lr, lsr r7 │ │ │ │ - blmi 0x1bead0 │ │ │ │ + blmi 0x1beb10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe552190 │ │ │ │ + blvs 0xfe5521d0 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1600 │ │ │ │ + blx 0xfedd1640 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r2, r6, r8, ip, lr, pc} │ │ │ │ eorsle r2, fp, pc, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r4, #-8] │ │ │ │ - blcs 0xcf5d0 │ │ │ │ + blcs 0xcf610 │ │ │ │ strtmi sp, [r0], -r3, asr #16 │ │ │ │ - mcr2 0, 5, pc, cr8, cr9, {0} @ │ │ │ │ + mrc2 0, 5, pc, cr0, cr9, {0} │ │ │ │ ldmvs r7!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - ldc2l 0, cr15, [r2], #-648 @ 0xfffffd78 │ │ │ │ + stc2l 0, cr15, [lr], #-648 @ 0xfffffd78 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - stc2l 7, cr15, [lr], #-876 @ 0xfffffc94 │ │ │ │ + mcrr2 7, 13, pc, r8, cr11 @ │ │ │ │ @ instruction: 0xf0a26837 │ │ │ │ - pkhtbmi pc, r1, r1, asr #25 @ │ │ │ │ + strmi pc, [r1], sp, asr #25 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - stc2l 0, cr15, [r8, #664]! @ 0x298 │ │ │ │ + stc2l 0, cr15, [r4, #664]! @ 0x298 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - ldmdavs r9!, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr, #664] @ 0x298 │ │ │ │ + ldc2l 0, cr15, [sl, #664] @ 0x298 │ │ │ │ ldmdavs r8!, {r0, r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x46494632 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41634 │ │ │ │ + blx 0xfed41674 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1a28 │ │ │ │ + blcs 0xa1a68 │ │ │ │ @ instruction: 0xf04fdabb │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffaef7e2 │ │ │ │ + @ instruction: 0xff88f7e2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r5, lsl #26 │ │ │ │ @ instruction: 0xf4136bab │ │ │ │ @@ -115168,1487 +115184,1488 @@ │ │ │ │ ldrmi r6, [r6], -fp, asr #16 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble fp!, {d2} │ │ │ │ - blcs 0xcf6b8 │ │ │ │ + blcs 0xcf6f8 │ │ │ │ @ instruction: 0x4620d83a │ │ │ │ - mrc2 0, 1, pc, cr4, cr9, {0} │ │ │ │ + mrc2 0, 1, pc, cr12, cr9, {0} │ │ │ │ ldmdavs sp!, {r5, r8, r9, ip, sp, pc} │ │ │ │ - stc2l 0, cr15, [r6], #-648 @ 0xfffffd78 │ │ │ │ + stc2l 0, cr15, [r2], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf1054680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0x01122595 │ │ │ │ @ instruction: 0xf0a66829 │ │ │ │ - @ instruction: 0xf8d7fd7d │ │ │ │ + @ instruction: 0xf8d7fd79 │ │ │ │ @ instruction: 0xf0a29004 │ │ │ │ - strmi pc, [r1], -pc, ror #23 │ │ │ │ + strmi pc, [r1], -fp, ror #23 │ │ │ │ strbmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [fp], -fp, ror #23 @ │ │ │ │ + ldrtmi pc, [fp], -r5, asr #23 @ │ │ │ │ strbmi r6, [r2], -r8, lsr #16 │ │ │ │ ldrmi r4, [r0, r1, asr #12]! │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff18b720 │ │ │ │ + ble 0xff18b760 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - strb pc, [r5, r3, asr #30]! @ │ │ │ │ + @ instruction: 0xe7e5ff1d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ - blvs 0xfe552358 │ │ │ │ + blvs 0xfe552398 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 4, sp, r0, cr14 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfee34c80 │ │ │ │ + blx 0xfee34cc0 │ │ │ │ stmdavs sl, {r1, r2, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs fp, {r0, r2, r6, r8, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r2, #-8] │ │ │ │ - blcs 0xcf798 │ │ │ │ + blcs 0xcf7d8 │ │ │ │ strtmi sp, [r0], -r1, asr #16 │ │ │ │ - stc2l 0, cr15, [r4, #100] @ 0x64 │ │ │ │ + stc2l 0, cr15, [ip, #100] @ 0x64 │ │ │ │ stmdavs pc!, {r3, r4, r6, r8, r9, ip, sp, pc} @ │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xffd3ce2a │ │ │ │ + blx 0xffc3ce6a │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d84681 │ │ │ │ tsteq r2, r0 │ │ │ │ - stc2 0, cr15, [ip, #-664] @ 0xfffffd68 │ │ │ │ + stc2 0, cr15, [r8, #-664] @ 0xfffffd68 │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - blx 0x203ce42 │ │ │ │ + blx 0x1f3ce82 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - blx 0x1f3eb32 │ │ │ │ + blx 0x15beb72 │ │ │ │ @ instruction: 0xf8d8463b │ │ │ │ strbmi r1, [sl], -r0 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fc21 │ │ │ │ + svcvs 0x00a3fbfb │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed417f8 │ │ │ │ + blx 0xfed41838 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa2bcc │ │ │ │ + blcs 0xa2c0c │ │ │ │ @ instruction: 0xf04fdabd │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 12, cr15, cr12, cr2, {7} │ │ │ │ + cdp2 7, 10, cr15, cr6, cr2, {7} │ │ │ │ svclt 0x0000e7e5 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153854 │ │ │ │ + bl 0x153894 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7712210 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153894 │ │ │ │ + bl 0x1538d4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1538d4 │ │ │ │ + bl 0x153914 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7312230 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153914 │ │ │ │ + bl 0x153954 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r1, -r0, asr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56cf44 │ │ │ │ + blvs 0xfe56cf84 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf023460d │ │ │ │ - blcs 0x3c1958 │ │ │ │ + blcs 0x3c1998 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28b974 │ │ │ │ + blle 0x28b9b4 │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [r9, r1]! │ │ │ │ - blcs 0xcf994 │ │ │ │ + blcs 0xcf9d4 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 1, cr15, cr0, cr2, {7} │ │ │ │ + stc2l 7, cr15, [sl, #904]! @ 0x388 │ │ │ │ @ instruction: 0xf0a2e7f2 │ │ │ │ - stmdavs fp!, {r0, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x925b8 │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x925f8 │ │ │ │ svcvs 0x00a3d154 │ │ │ │ @ instruction: 0xdc732b02 │ │ │ │ mcrrle 11, 0, r2, pc, cr0 │ │ │ │ andcs sp, r0, r3, ror r1 │ │ │ │ @ instruction: 0xf0a22100 │ │ │ │ - pkhtbmi pc, r1, r3, asr #30 @ │ │ │ │ + strmi pc, [r1], pc, asr #30 │ │ │ │ vadd.i8 d22, d23, d31 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0xf107fadf │ │ │ │ + @ instruction: 0xf107fadb │ │ │ │ strmi r0, [r7], -lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - bmi 0xcffdbc │ │ │ │ + bmi 0xcffdec │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2088 @ 0xfffff7d8 │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmpl sl, {ip, sp} │ │ │ │ - bl 0x111e48 │ │ │ │ + bl 0x111e88 │ │ │ │ ldrmi r0, [r3], #-265 @ 0xfffffef7 │ │ │ │ smlabtvc r0, sp, r9, lr │ │ │ │ stmdacs r0, {r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf646d042 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r1, r4, r7, r8} │ │ │ │ - @ instruction: 0xf9aef0a3 │ │ │ │ - blx 0x15bd094 │ │ │ │ + @ instruction: 0xf9aaf0a3 │ │ │ │ + blx 0x14bd0d4 │ │ │ │ @ instruction: 0xf0a24680 │ │ │ │ - @ instruction: 0x4631fa51 │ │ │ │ + ldrtmi pc, [r1], -sp, asr #20 @ │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ - ldc2 0, cr15, [r6, #-684] @ 0xfffffd54 │ │ │ │ + ldc2 0, cr15, [r2, #-684] @ 0xfffffd54 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - stc2 0, cr15, [ip, #-684]! @ 0xfffffd54 │ │ │ │ + stc2 0, cr15, [r8, #-684]! @ 0xfffffd54 │ │ │ │ strbmi r6, [r2], -r9, lsr #18 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - stmiavs r9!, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xffd3eda4 │ │ │ │ - blcs 0x9ccc8 │ │ │ │ + blx 0xff3bede4 │ │ │ │ + blcs 0x9cd08 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed41a58 │ │ │ │ + blx 0xfed41a98 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf0a2692f │ │ │ │ - @ instruction: 0x463afa31 │ │ │ │ + ldrtmi pc, [sl], -sp, lsr #20 @ │ │ │ │ ldrtmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d5fa2d │ │ │ │ + @ instruction: 0xf8d5fa07 │ │ │ │ @ instruction: 0xf0a2900c │ │ │ │ - strmi pc, [r1], -r7, lsr #20 │ │ │ │ + strmi pc, [r1], -r3, lsr #20 │ │ │ │ strmi r4, [r0], sl, asr #12 │ │ │ │ ldrtmi r4, [r1], r0, lsr #12 │ │ │ │ - blx 0x93ede0 │ │ │ │ + @ instruction: 0xf9fcf7db │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ab4630 │ │ │ │ - ldr pc, [fp, fp, lsl #27] │ │ │ │ + ldr pc, [fp, r7, lsl #27] │ │ │ │ tstpne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf0a36808 │ │ │ │ - ldr pc, [fp, fp, ror #18]! │ │ │ │ - blcs 0xcfaa4 │ │ │ │ + ldr pc, [fp, r7, ror #18]! │ │ │ │ + blcs 0xcfae4 │ │ │ │ @ instruction: 0xf7fdd9da │ │ │ │ - svclt 0x0000fa8d │ │ │ │ - addeq pc, r8, sl, ror r1 @ │ │ │ │ + svclt 0x0000fa91 │ │ │ │ + addeq pc, r8, sl, lsr r1 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, fp, lsl #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrle r0, [sp, #-2010]! @ 0xfffff826 │ │ │ │ @ instruction: 0xdc362b0b │ │ │ │ vadd.i8 q11, , q5 │ │ │ │ - vorr.i32 d17, #2304 @ 0x00000900 │ │ │ │ + vorr.i32 , #256 @ 0x00000100 │ │ │ │ vcge.s8 d16, d9, d3 │ │ │ │ - vqshl.s64 d18, d9, #0 │ │ │ │ - bcs 0x82b20 │ │ │ │ + vqshl.s64 q9, , #0 │ │ │ │ + bcs 0x82b60 │ │ │ │ svclt 0x00186d2a │ │ │ │ @ instruction: 0xf64d461f │ │ │ │ - vsubw.s8 , q0, d9 │ │ │ │ + vorr.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf64d0307 │ │ │ │ - @ instruction: 0xf2c066b5 │ │ │ │ + @ instruction: 0xf2c066fd │ │ │ │ svclt 0x00180607 │ │ │ │ - blvs 0xfe552768 │ │ │ │ + blvs 0xfe5527a8 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xdc2a2b07 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc2d2b02 │ │ │ │ - blle 0xc0bb14 │ │ │ │ + blle 0xc0bb54 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - bllt 0xfe4bff18 │ │ │ │ + bllt 0xfe4bff78 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0x461ef0 │ │ │ │ + blcs 0x461f30 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andsle r2, r0, r1, lsl #22 │ │ │ │ vadd.f32 d22, d14, d26 │ │ │ │ - vabdl.s8 , d16, d25 │ │ │ │ + vqshl.s64 , , #0 │ │ │ │ @ instruction: 0xf64d0707 │ │ │ │ - vmlsl.s q11, d0, d1[4] │ │ │ │ - blvs 0xfe542768 │ │ │ │ + vsubhn.i16 d22, q8, │ │ │ │ + blvs 0xfe5427a8 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 14, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrdcs sp, [r0], -r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0xcfb80 │ │ │ │ + blcs 0xcfbc0 │ │ │ │ @ instruction: 0xf04fd9d0 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [sl, #-904] @ 0xfffffc78 │ │ │ │ + ldc2l 7, cr15, [r4], #904 @ 0x388 │ │ │ │ ldmib r4, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf8c2f7db │ │ │ │ + @ instruction: 0xf89cf7db │ │ │ │ svcvs 0x00ab6824 │ │ │ │ strbcc r4, [lr], #1665 @ 0x681 │ │ │ │ smlawbeq r4, r8, r6, r4 │ │ │ │ @ instruction: 0xf895b9b3 │ │ │ │ orrslt r3, fp, r6, ror #1 │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ stmib sp, {r2, pc}^ │ │ │ │ ldrmi r3, [r8, r2, lsl #6]! │ │ │ │ - blcs 0x9ce64 │ │ │ │ + blcs 0x9cea4 │ │ │ │ @ instruction: 0xf1a3d0b0 │ │ │ │ - blx 0xfed41bd4 │ │ │ │ + blx 0xfed41c14 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r9, fp, lsr #15]! │ │ │ │ - @ instruction: 0xf9dcf0a2 │ │ │ │ + @ instruction: 0xf9d8f0a2 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0x46072495 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - stmdavs r4!, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - cdp2 0, 3, cr15, cr10, cr2, {5} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr2, {5} │ │ │ │ @ instruction: 0x46024639 │ │ │ │ ldrmi r4, [r0, r0, lsr #12]! │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe55281c │ │ │ │ + blvs 0xfe55285c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1c8c │ │ │ │ + blx 0xfedd1ccc │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r3, r6, r8, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, sp, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r6, #-8] │ │ │ │ - blcs 0xcfc60 │ │ │ │ + blcs 0xcfca0 │ │ │ │ strtmi sp, [r0], -r5, asr #16 │ │ │ │ - blx 0x18bd0be │ │ │ │ + blx 0x1abd0fe │ │ │ │ ldmdavs r7!, {r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf992f0a2 │ │ │ │ + @ instruction: 0xf98ef0a2 │ │ │ │ @ instruction: 0xf1074680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0x01122795 │ │ │ │ @ instruction: 0xf0a66839 │ │ │ │ - @ instruction: 0xf8d6faa9 │ │ │ │ + @ instruction: 0xf8d6faa5 │ │ │ │ @ instruction: 0xf0a2a004 │ │ │ │ - ldmdavs r9!, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - blx 0xfe83d324 │ │ │ │ + blx 0xfe73d364 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf910f0a2 │ │ │ │ + @ instruction: 0xf90cf0a2 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - @ instruction: 0xf90cf7db │ │ │ │ + @ instruction: 0xf8e6f7db │ │ │ │ ldmdavs r8!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41cc8 │ │ │ │ + blx 0xfed41d08 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa309c │ │ │ │ + blcs 0xa30dc │ │ │ │ @ instruction: 0xf04fdab9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r4], #-904 @ 0xfffffc78 │ │ │ │ + ldc2 7, cr15, [lr], #-904 @ 0xfffffc78 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, r8, r0, ror r0 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ tstmi sl, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf386fab6 │ │ │ │ - bcs 0x243694 │ │ │ │ + bcs 0x2436d4 │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ andeq pc, r1, r3, asr #32 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3c1d44 │ │ │ │ + blcs 0x3c1d84 │ │ │ │ svcvs 0x00a3d045 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x109338 │ │ │ │ - blcc 0x1b868c │ │ │ │ + blcs 0x109378 │ │ │ │ + blcc 0x1b86cc │ │ │ │ stmdale pc, {r0, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - @ instruction: 0xb3b8fae1 │ │ │ │ + @ instruction: 0xb3b8fae9 │ │ │ │ vadd.i8 q11, , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0xf107f90f │ │ │ │ + @ instruction: 0xf107f90b │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdavs pc!, {r0, r3, r5, r9, fp, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf904f0a2 │ │ │ │ + stmdavs pc!, {r0, r2, r5, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf900f0a2 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - blx 0x83d424 │ │ │ │ + blx 0x73d464 │ │ │ │ ldrdlt pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf890f0a2 │ │ │ │ + @ instruction: 0xf88cf0a2 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf88cf7db │ │ │ │ + @ instruction: 0xf866f7db │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0x464a4653 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ stmiavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - @ instruction: 0xf932f7db │ │ │ │ + @ instruction: 0xf90cf7db │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ble 0xfec4bdf0 │ │ │ │ + ble 0xfec4be30 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - ubfx pc, fp, #23, #4 │ │ │ │ + @ instruction: 0xe7e3fbb5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56d420 │ │ │ │ + blvs 0xfe56d460 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs fp, {r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x252a60 │ │ │ │ + blcs 0x252aa0 │ │ │ │ stmdavs fp, {r1, r3, r4, r5, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r5, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble r8!, {d2} │ │ │ │ - blcs 0xcfe58 │ │ │ │ + blcs 0xcfe98 │ │ │ │ @ instruction: 0x4620d837 │ │ │ │ - blx 0x19bd2b4 │ │ │ │ + blx 0x1bbd2f4 │ │ │ │ stmdavs lr!, {r3, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf82ef0a2 │ │ │ │ + @ instruction: 0xf82af0a2 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf82af7db │ │ │ │ + @ instruction: 0xf804f7db │ │ │ │ svcvs 0x00a2682b │ │ │ │ tsteq pc, lr, asr #7 │ │ │ │ @ instruction: 0xf894bb6a │ │ │ │ cmplt r3, #230 @ 0xe6 │ │ │ │ stmiavs r8!, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf0b79600 │ │ │ │ - svcvs 0x00a3f86d │ │ │ │ + svcvs 0x00a3f869 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41ea0 │ │ │ │ + blx 0xfed41ee0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1a78 │ │ │ │ + blcs 0xa1ab8 │ │ │ │ @ instruction: 0xf04fdac7 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x1e3f252 │ │ │ │ + blx 0x14bf292 │ │ │ │ vabd.s8 q15, , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0x463af857 │ │ │ │ + @ instruction: 0x463af853 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf0a61000 │ │ │ │ - stmiavs r8!, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ - @ instruction: 0xf9f2f0b5 │ │ │ │ + @ instruction: 0xf9eef0b5 │ │ │ │ vnmls.f32 s8, s26, s20 │ │ │ │ @ instruction: 0xf8d83f70 │ │ │ │ ldrbtmi r1, [sl], #-0 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [lr], #-512 @ 0xfffffe00 │ │ │ │ strmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ bicvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ strls r9, [r0, -r1, lsl #12] │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - ldr pc, [r4, r7, lsr #30]! │ │ │ │ - addeq lr, r8, r2, ror #24 │ │ │ │ + ldr pc, [r4, r3, lsr #30]! │ │ │ │ + addeq lr, r8, r2, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd8524 │ │ │ │ + bl 0xfebd8564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x10d524 │ │ │ │ - bcs 0xb8358 │ │ │ │ + bcs 0x10d564 │ │ │ │ + bcs 0xb8398 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0xcfb5c │ │ │ │ + bcs 0xcfb9c │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e22100 │ │ │ │ - andcs pc, r0, sp, lsr #22 │ │ │ │ + andcs pc, r0, r7, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd858c │ │ │ │ + bl 0xfebd85cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ @ instruction: 0xf0a20118 │ │ │ │ - andcs pc, r4, #14592 @ 0x3900 │ │ │ │ + andcs pc, r4, #13568 @ 0x3500 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x0052f7da │ │ │ │ + svclt 0x002cf7da │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - addlt r4, pc, r5, lsr #23 │ │ │ │ + addlt r4, pc, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svc 0x00f2f214 │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ - addhi pc, pc, r0 │ │ │ │ + addshi pc, r0, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ - @ instruction: 0xf1b380df │ │ │ │ + @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ - vorr.i32 d24, #206 @ 0x000000ce │ │ │ │ - blcc 0x28a024 │ │ │ │ + vorr.i32 d24, #207 @ 0x000000cf │ │ │ │ + blcc 0x28a064 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ - ldm pc, {r3, r4, r8, pc}^ @ │ │ │ │ - orrseq pc, ip, #19 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - ldrteq r0, [r6], #-278 @ 0xfffffeea │ │ │ │ - @ instruction: 0x011603d2 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - streq r0, [r5], #-278 @ 0xfffffeea │ │ │ │ - @ instruction: 0xf1b3036d │ │ │ │ + ldm pc, {r0, r3, r4, r8, pc}^ @ │ │ │ │ + orrseq pc, lr, #19 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + ldrteq r0, [r8], #-279 @ 0xfffffee9 │ │ │ │ + @ instruction: 0x011703d4 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + streq r0, [r7], #-279 @ 0xfffffee9 │ │ │ │ + @ instruction: 0xf1b3036f │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ - vqadd.s8 q12, , q13 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - eorhi pc, r8, #0 │ │ │ │ - rschi pc, r7, r0, lsl #4 │ │ │ │ + eorhi pc, sl, #0 │ │ │ │ + rschi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14a26a4 │ │ │ │ - rschi pc, r7, r0, asr #32 │ │ │ │ + blcs 0x14a26ec │ │ │ │ + rschi pc, r8, r0, asr #32 │ │ │ │ strvc pc, [r1, -r0, asr #12] │ │ │ │ streq pc, [r1, -r1, asr #5] │ │ │ │ @ instruction: 0xf1b74027 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqsub.s8 q4, q8, q9 │ │ │ │ - @ instruction: 0xf5b78618 │ │ │ │ + @ instruction: 0xf5b7861a │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ vqsub.s8 d8, d17, d0 │ │ │ │ - @ instruction: 0xf5b7819d │ │ │ │ + @ instruction: 0xf5b7819f │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ vhsub.s8 q4, , │ │ │ │ svccs 0x0000874b │ │ │ │ adcshi pc, r3, #2 │ │ │ │ svcvc 0x0080f5b7 │ │ │ │ - sbchi pc, r9, r0, asr #32 │ │ │ │ - vqdmulh.s q8, q10, d1[4] │ │ │ │ - stmiaeq r3!, {r1, r6, ip, sp} │ │ │ │ - tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - stmdbeq r2!, {r0, r8, r9, lr} │ │ │ │ - subeq pc, r2, r4, asr #7 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ + sbchi pc, sl, r0, asr #32 │ │ │ │ + @ instruction: 0xf3c40921 │ │ │ │ + @ instruction: 0xf0014042 │ │ │ │ + stcleq 1, cr0, [r2], #32 │ │ │ │ + b 0x10c3794 │ │ │ │ + @ instruction: 0xf0020700 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ - vmla.i q10, q2, d2[0] │ │ │ │ - movwmi r5, #9217 @ 0x2401 │ │ │ │ - ldrtmi r9, [r0], -r4, lsl #2 │ │ │ │ + movwmi r3, #41282 @ 0xa142 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbteq pc, r2, r4, r3 @ │ │ │ │ + strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ @ instruction: 0x2c02a904 │ │ │ │ - @ instruction: 0xf0049305 │ │ │ │ - stccs 0, cr8, [r3], {198} @ 0xc6 │ │ │ │ - rschi pc, r5, r4 │ │ │ │ - @ instruction: 0xf0042c01 │ │ │ │ - strcs r8, [r0], #-209 @ 0xffffff2f │ │ │ │ - @ instruction: 0x53b5f648 │ │ │ │ - tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - sbcscs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ - andeq pc, r7, #192, 4 │ │ │ │ + movwls r9, #20996 @ 0x5204 │ │ │ │ + sbchi pc, r5, r4 │ │ │ │ + @ instruction: 0xf0042c03 │ │ │ │ + stccs 0, cr8, [r1], {228} @ 0xe4 │ │ │ │ + sbcshi pc, r0, r4 │ │ │ │ + @ instruction: 0xf6482200 │ │ │ │ + vqdmlal.s , d16, d1[7] │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ + vhsub.s8 d23, d8, d6 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + stmib sp, {r0, r1, r2, r9}^ │ │ │ │ + @ instruction: 0xf7ff5508 │ │ │ │ + adds pc, r8, sp, asr r9 @ │ │ │ │ + cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + addhi pc, ip, #0 │ │ │ │ + rscshi pc, r8, r0, lsl #4 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + ldrbthi pc, [lr], #0 @ │ │ │ │ + ldrbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + andhi pc, pc, #0 │ │ │ │ + svcvs 0x0064f5b3 │ │ │ │ + vst4.16 {d29,d31,d33,d35}, [pc :256], ip │ │ │ │ + vsubw.s8 , q8, d1 │ │ │ │ + eormi r0, r3, r1, lsl #6 │ │ │ │ + svccc 0x0080f5b3 │ │ │ │ + subshi pc, r9, r2 │ │ │ │ + ldrhi pc, [sl, r0, lsl #4] │ │ │ │ + svcpl 0x0080f5b3 │ │ │ │ + cmnphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ + ldrbhi pc, [r2], -r1, lsl #4 @ │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + strdeq r8, [r3], #110 @ 0x6e @ │ │ │ │ + vmls.i , q2, d2[5] │ │ │ │ + movwcs r5, #513 @ 0x201 │ │ │ │ + stcleq 3, cr9, [r5], #32 │ │ │ │ + @ instruction: 0xf6489309 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0xf0054630 │ │ │ │ + vabal.u8 q8, d4, d8 │ │ │ │ + teqmi r5, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf8d3a904 │ │ │ │ + stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ + @ instruction: 0xf0039504 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + @ instruction: 0xf0044542 │ │ │ │ + @ instruction: 0x432b040f │ │ │ │ + strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ + vmla.i q15, q2, d3[0] │ │ │ │ + blcs 0x24a318 │ │ │ │ + blcs 0x475758 │ │ │ │ + rscshi pc, sp, r0 │ │ │ │ + teqle r9, r4, lsl #22 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf95ef7ff │ │ │ │ - vst4.32 {d30-d33}, [pc :64], r8 │ │ │ │ - vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vhsub.s8 d8, d16, d11 │ │ │ │ - @ instruction: 0xf5b380f7 │ │ │ │ - @ instruction: 0xf0006f70 │ │ │ │ - vqshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b38459 │ │ │ │ - @ instruction: 0xf0006f60 │ │ │ │ - @ instruction: 0xf5b3820e │ │ │ │ - cmnle ip, r4, ror #30 │ │ │ │ - orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #4800 @ 0x12c0 @ │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0023f80 │ │ │ │ - vqadd.s8 q4, q0, q5 │ │ │ │ - @ instruction: 0xf5b38799 │ │ │ │ - @ instruction: 0xf0025f80 │ │ │ │ - vand q4, , │ │ │ │ - blcs 0xa2ec0 │ │ │ │ - ldrbthi pc, [pc], r1 @ │ │ │ │ - strbtle r0, [r6], #-227 @ 0xffffff1d │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - movwls r0, #40165 @ 0x9ce5 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x165db0 │ │ │ │ - ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ - sbfxcs pc, r3, #17, #17 │ │ │ │ - strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x815b8 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7ff3405 │ │ │ │ - sub pc, r3, r9, lsl sp @ │ │ │ │ - movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ - subsle r2, r1, r7, lsl #22 │ │ │ │ - @ instruction: 0xf0002b0f │ │ │ │ - blcs 0x1a19c4 │ │ │ │ - @ instruction: 0x4621d139 │ │ │ │ - stmib sp, {r2, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf7fd5508 │ │ │ │ - vmla.i8 d31, d16, d3 │ │ │ │ - vorr.i32 , #4352 @ 0x00001100 │ │ │ │ - eormi r0, r3, r1, lsr #7 │ │ │ │ + @ instruction: 0xf986f7fd │ │ │ │ + cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x03a1f2c1 │ │ │ │ + subcs r4, r0, #35 @ 0x23 │ │ │ │ + addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ + cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ - stmdbls r7, {r7, r9} │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #-603979775 @ 0xdc000001 │ │ │ │ - adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #1035993088 @ 0x3dc00000 │ │ │ │ - eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xd11c4293 │ │ │ │ - blvs 0xfe71cae0 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ - svcvs 0x0060f413 │ │ │ │ - @ instruction: 0xf648d013 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bl 0x1422f8 │ │ │ │ - ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8ccf7ff │ │ │ │ - subscs lr, r0, #6 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - andcs r8, r0, r1, lsl #2 │ │ │ │ - ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, sp, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - bicshi pc, r7, #68 @ 0x44 │ │ │ │ - tstcs r0, pc │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + ldrbhi pc, [r8, #0]! @ │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldcvs 1, cr13, [r3, #-112]! @ 0xffffff90 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + andsle r6, r7, r0, ror pc │ │ │ │ + @ instruction: 0xf4136c5b │ │ │ │ + andsle r6, r3, r0, ror #30 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + addeq lr, r1, #3072 @ 0xc00 │ │ │ │ + movwcs r4, #1584 @ 0x630 │ │ │ │ + @ instruction: 0xf8d2a904 │ │ │ │ + @ instruction: 0xf7ff2250 │ │ │ │ + and pc, r6, fp, asr #17 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + mrshi pc, (UNDEF: 2) @ │ │ │ │ + blmi 0x289690 │ │ │ │ + blls 0x3db6fc │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0440300 │ │ │ │ + ldrdlt r8, [pc], -r6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + pop {sl, fp} │ │ │ │ + svclt 0x000083f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ movwcs r8, #850 @ 0x352 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ rschi pc, r1, r1 │ │ │ │ strbhi pc, [r8, #-512]! @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ vst4. {d8-d11}, [r4 :256], r5 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ - bicsle r7, r6, r0, lsl #31 │ │ │ │ - blvs 0xfe71cb6c │ │ │ │ + bicsle r7, r5, r0, lsl #31 │ │ │ │ + blvs 0xfe71cbb0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 13, sp, fp, cr1 │ │ │ │ + mrrcvs 0, 13, sp, fp, cr0 │ │ │ │ @ instruction: 0xf0070c27 │ │ │ │ stcleq 2, cr0, [r5], #52 @ 0x34 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svclt 0x00182a0d │ │ │ │ @ instruction: 0xf3c42b00 │ │ │ │ svclt 0x000c3242 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf0044315 │ │ │ │ - bcs 0x3c1f04 │ │ │ │ + bcs 0x3c1f48 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x822dc │ │ │ │ - stccs 1, cr13, [r7, #-732] @ 0xfffffd24 │ │ │ │ - @ instruction: 0x4630d8b5 │ │ │ │ - mrc2 7, 0, pc, cr12, cr15, {7} │ │ │ │ + blcs 0x82320 │ │ │ │ + stccs 1, cr13, [r7, #-728] @ 0xfffffd28 │ │ │ │ + @ instruction: 0x4630d8b4 │ │ │ │ + mrc2 7, 0, pc, cr10, cr15, {7} │ │ │ │ ldrtmi fp, [r0], -r0, ror #3 │ │ │ │ - @ instruction: 0xf816f019 │ │ │ │ + @ instruction: 0xf81cf019 │ │ │ │ vmla.f , q10, d0[0] │ │ │ │ rsbeq r1, sp, r0, lsl #16 │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x153d766 │ │ │ │ + blx 0x133d7aa │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - strcc r8, [r1, #-679] @ 0xfffffd59 │ │ │ │ + strcc r8, [r1, #-677] @ 0xfffffd5b │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x12bd77a │ │ │ │ + blx 0x10bd7be │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - ldrtmi r8, [r0], -ip, lsl #5 │ │ │ │ - mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ - ldr r2, [r3, r1] │ │ │ │ + ldrtmi r8, [r0], -sl, lsl #5 │ │ │ │ + mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ + ldr r2, [r2, r1] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.32 {d24-d27}, [pc :256]! │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #8062 @ 0x1f7e │ │ │ │ + movwcs sl, #8061 @ 0x1f7d │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ adcshi pc, r5, #1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.32 {d8-d11}, [r4], r2 │ │ │ │ - bcs 0x826ec │ │ │ │ + bcs 0x82730 │ │ │ │ subhi pc, pc, #1 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ - ldrhi pc, [r2, #2]! │ │ │ │ + ldrhi pc, [r0, #2]! │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mcr2 7, 6, pc, cr6, cr12, {7} @ │ │ │ │ - blvs 0xfe71cc50 │ │ │ │ + blvs 0xfe71cc94 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x005ff43f │ │ │ │ + svcge 0x005ef43f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmdbls r6, {r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stmdbls r6, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x127fc8 │ │ │ │ + bl 0x12800c │ │ │ │ stmdbls r7, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xff0bfafc │ │ │ │ + blcs 0xff0bfb40 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xad4dc │ │ │ │ - svcge 0x0045f43f │ │ │ │ + bcs 0xad51c │ │ │ │ + svcge 0x0044f43f │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ - stcleq 7, cr14, [r3], #256 @ 0x100 │ │ │ │ + ldc2l 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ + stcleq 7, cr14, [r3], #252 @ 0xfc │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tsteq r2, r3, asr #20 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ addcs r4, r0, r2, lsr #32 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x817ec │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x81830 │ │ │ │ movwls r4, #49794 @ 0xc282 │ │ │ │ @ instruction: 0xf000950b │ │ │ │ vst1.8 {d24}, [pc], lr │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ addmi r0, r2, #32 │ │ │ │ strbthi pc, [sp], r0 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - svcge 0x0017f47f │ │ │ │ + svcge 0x0016f47f │ │ │ │ andls r2, r9, #268435456 @ 0x10000000 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ smlabtvc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe3407 │ │ │ │ - usat pc, #31, fp, asr #20 @ │ │ │ │ + usat pc, #30, r9, asr #20 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b384a6 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - @ instruction: 0xf640aef4 │ │ │ │ + @ instruction: 0xf640aef3 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vmin.s8 q4, , │ │ │ │ + vmin.s8 q4, , │ │ │ │ @ instruction: 0xf5b38080 │ │ │ │ @ instruction: 0xf0036f40 │ │ │ │ - vmin.s8 q4, , q7 │ │ │ │ - @ instruction: 0xf5b384f3 │ │ │ │ + vmin.s8 q4, , q6 │ │ │ │ + @ instruction: 0xf5b384f1 │ │ │ │ @ instruction: 0xf0036fa0 │ │ │ │ - vmin.s8 d8, d3, d30 │ │ │ │ - blcs 0xa289c │ │ │ │ - ldrhi pc, [r3, #3] │ │ │ │ + vmin.s8 d8, d3, d28 │ │ │ │ + blcs 0xa28d8 │ │ │ │ + ldrhi pc, [r1, #3] │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fd9309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - strb pc, [r7], pc, asr #27 @ │ │ │ │ + strb pc, [r6], sp, asr #27 @ │ │ │ │ orrvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r3, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vrshr.s64 d22, d16, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - ldrbhi pc, [ip, r2] @ │ │ │ │ + ldrbhi pc, [sl, r2] @ │ │ │ │ msrhi SPSR_fxc, #0, 4 │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vrhadd.s8 d8, d0, d0 │ │ │ │ + vqadd.s8 q4, q8, q15 │ │ │ │ vst3.16 {d24,d26,d28}, [pc], r4 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - subshi pc, r4, r3 │ │ │ │ + subshi pc, r2, r3 │ │ │ │ rsbhi pc, r6, #268435456 @ 0x10000000 │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - addshi pc, r2, r3 │ │ │ │ + addshi pc, r0, r3 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - andcs r8, r0, #104 @ 0x68 │ │ │ │ + andcs r8, r0, #102 @ 0x66 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - strls sl, [r7, #-3732] @ 0xfffff16c │ │ │ │ + strls sl, [r7, #-3731] @ 0xfffff16d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf8d8f7fe │ │ │ │ - vmin.s8 q15, , q9 │ │ │ │ + @ instruction: 0xf8d6f7fe │ │ │ │ + vmin.s8 q15, , │ │ │ │ vsubw.s8 q8, q0, d1 │ │ │ │ - b 0x182574 │ │ │ │ + b 0x1825b8 │ │ │ │ @ instruction: 0xf5b70703 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ - vmax.s8 d8, d0, d29 │ │ │ │ + vmax.s8 d8, d0, d27 │ │ │ │ @ instruction: 0xf5b78540 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - vabd.s8 q4, , │ │ │ │ - svccs 0x00008421 │ │ │ │ - ldrhi pc, [lr, #-1] │ │ │ │ + vabd.s8 q4, , │ │ │ │ + svccs 0x0000841f │ │ │ │ + ldrhi pc, [ip, #-1] │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - addhi pc, lr, r4 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + addhi pc, ip, r4 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ - eorshi pc, r3, #67 @ 0x43 │ │ │ │ + eorshi pc, r1, #67 @ 0x43 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x2819b8 │ │ │ │ + bls 0x2819f4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d3284 │ │ │ │ + bl 0x1d32c8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fe25e0 │ │ │ │ - ldrt pc, [sp], -r3, lsl #30 @ │ │ │ │ + ldrt pc, [ip], -r1, lsl #30 @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ mvnhi pc, #2 │ │ │ │ strhi pc, [sp], #512 @ 0x200 │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ - @ instruction: 0x83aef002 │ │ │ │ + @ instruction: 0x83acf002 │ │ │ │ movwhi pc, #4609 @ 0x1201 @ │ │ │ │ @ instruction: 0xf0022b80 │ │ │ │ - @ instruction: 0xf5b3842e │ │ │ │ + @ instruction: 0xf5b3842c │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - blcs 0xa29d4 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr15, cr15, {3} │ │ │ │ + blcs 0xa2a10 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182254 │ │ │ │ + b 0x182298 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ - addsmi r8, r3, #96, 8 @ 0x60000000 │ │ │ │ - ldrbhi pc, [r0], #-4 @ │ │ │ │ + addsmi r8, r3, #1577058304 @ 0x5e000000 │ │ │ │ + strbhi pc, [lr], #-4 @ │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - strtmi r8, [r1], -r9, lsr #9 │ │ │ │ + strtmi r8, [r1], -r7, lsr #9 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf824f7fd │ │ │ │ + @ instruction: 0xf820f7fd │ │ │ │ @ instruction: 0xf57f0327 │ │ │ │ - stmdbge r4, {r1, r2, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xe601fa9d │ │ │ │ + @ instruction: 0xe600fa9b │ │ │ │ @ instruction: 0x232f0922 │ │ │ │ cmnpeq r1, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0024023 │ │ │ │ movwmi r0, #41480 @ 0xa208 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svcne 0x0020f1b3 │ │ │ │ eorhi pc, r5, r1 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ ldrhi pc, [r4, r0]! │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - stclge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ + stclge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ andls r2, r4, #134217728 @ 0x8000000 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ff9509 │ │ │ │ - ldrb pc, [sp, #3001] @ 0xbb9 @ │ │ │ │ + ldrb pc, [ip, #2999] @ 0xbb7 @ │ │ │ │ vorr.i32 d18, #3840 @ 0x00000f00 │ │ │ │ mlami r3, r0, r3, r0 │ │ │ │ - mcrrne 3, 12, pc, r1, cr4 @ │ │ │ │ + subpl pc, r0, r4, asr #7 │ │ │ │ sbcne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0010f5b3 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ tstphi r3, #1 @ p-variant is OBSOLETE │ │ │ │ andhi pc, lr, r1, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - msrhi CPSR_fc, #1 │ │ │ │ - vaddl.s8 q9, d0, d1 │ │ │ │ - addmi r0, r3, #128 @ 0x80 │ │ │ │ - stclge 4, cr15, [r3, #508] @ 0x1fc │ │ │ │ - @ instruction: 0xf63f2904 │ │ │ │ - andls sl, r6, #192, 26 @ 0x3000 │ │ │ │ - addeq lr, ip, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf6489408 │ │ │ │ - @ instruction: 0xf2c0749c │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x1876f0 │ │ │ │ - stmdbge r4, {r1, r7, sl} │ │ │ │ + msrhi CPSR_f, #1 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ + @ instruction: 0xf47f4563 │ │ │ │ + stmdbcs r4, {r0, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [lr, #252]! @ 0xfc │ │ │ │ + bl 0x12632c │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + ldrtvc pc, [r4], #1608 @ 0x648 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ + strne lr, [r4, -sp, asr #19] │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - ldrcs pc, [r0], #2260 @ 0x8d4 │ │ │ │ - @ instruction: 0xf7fd9509 │ │ │ │ - str pc, [r9, #3329]! @ 0xd01 │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ + @ instruction: 0xf7fd2490 │ │ │ │ + str pc, [r8, #3327]! @ 0xcff │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0040308 │ │ │ │ tstmi r3, #33292288 @ 0x1fc0000 │ │ │ │ addpl pc, r0, #20 │ │ │ │ @ instruction: 0x83b4f040 │ │ │ │ strteq r9, [r1], -ip, lsl #4 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf53f920b │ │ │ │ - movwls sl, #23958 @ 0x5d96 │ │ │ │ + movwls sl, #23957 @ 0x5d95 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r5, #37696 @ 0x9340 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16bf4c │ │ │ │ + bl 0x16bf90 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r4], #-1798 @ 0xfffff8fa │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41730 @ 0xa302 │ │ │ │ - @ instruction: 0xf8d6f7fe │ │ │ │ - @ instruction: 0x4621e57a │ │ │ │ + @ instruction: 0xf8d4f7fe │ │ │ │ + @ instruction: 0x4621e579 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc5508 │ │ │ │ - cmppcs r1, #3120 @ p-variant is OBSOLETE @ 0xc30 │ │ │ │ + cmppcs r1, #3152 @ p-variant is OBSOLETE @ 0xc50 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ strhi pc, [r1, #-0]! │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ strhi pc, [r1, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - ldclge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ - blvs 0xfe71d060 │ │ │ │ + ldclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ + blvs 0xfe71d0a4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r7, #-252] @ 0xffffff04 │ │ │ │ + ldclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf648ad52 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bl 0x14287c │ │ │ │ + @ instruction: 0xf648ad51 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + bl 0x1428c0 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrbcs pc, [r0, #-2258] @ 0xfffff72e @ │ │ │ │ - mcr2 7, 0, pc, cr10, cr14, {7} @ │ │ │ │ - orrcs lr, r0, #68, 10 @ 0x11000000 │ │ │ │ + mcr2 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ + orrcs lr, r0, #281018368 @ 0x10c00000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81bd0 @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81c14 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ vabdl.u8 q10, d4, d2 │ │ │ │ andls r3, fp, #66 @ 0x42 │ │ │ │ - blcs 0xa6014 │ │ │ │ + blcs 0xa6058 │ │ │ │ cmnphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0000f5b3 │ │ │ │ - stcge 4, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf6489506 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ - bl 0x1c30cc │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ + bl 0x1c3110 │ │ │ │ movwcs r0, #5506 @ 0x1582 │ │ │ │ andvc lr, r4, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8d59307 │ │ │ │ strcs r2, [r2, #-1056] @ 0xfffffbe0 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fe9409 │ │ │ │ - ldr pc, [r1, #-2157] @ 0xfffff793 │ │ │ │ + ldr pc, [r0, #-2155] @ 0xfffff795 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - tstmi sl, #64, 14 @ 0x1000000 │ │ │ │ - cdppl 3, 12, cr15, cr0, cr4, {6} │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x81c30 │ │ │ │ + tstmi sl, #192, 24 @ 0xc000 │ │ │ │ + strbpl pc, [r0, -r4, asr #7] @ │ │ │ │ + cdpeq 0, 7, cr15, cr15, cr4, {0} │ │ │ │ orrpl pc, r0, #20 │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930c │ │ │ │ strls r0, [fp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ strbhi pc, [r0, #64]! @ 0x40 @ │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8cd2401 │ │ │ │ - @ instruction: 0xf8d2e020 │ │ │ │ + @ instruction: 0xf8d2c020 │ │ │ │ stmib sp, {r4, r5, sl, sp}^ │ │ │ │ strls r7, [r7], #-777 @ 0xfffffcf7 │ │ │ │ - @ instruction: 0xf83cf7fe │ │ │ │ - orrcs lr, r0, #224, 8 @ 0xe0000000 │ │ │ │ + @ instruction: 0xf83af7fe │ │ │ │ + orrcs lr, r0, #-553648128 @ 0xdf000000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ vsubl.u8 , d4, d0 │ │ │ │ - blcs 0xfe09e09c │ │ │ │ + blcs 0xfe09e0e0 │ │ │ │ smlabtcs fp, sp, r9, lr │ │ │ │ - ldclge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ + ldclge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ movwmi pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r3, #21314 @ 0x5342 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf3c453c0 │ │ │ │ strls r5, [r9], #-1088 @ 0xfffffbc0 │ │ │ │ - ldrvc pc, [ip], #1608 @ 0x648 │ │ │ │ + ldrtvc pc, [r4], #1608 @ 0x648 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf7fe9407 │ │ │ │ - ldrt pc, [r1], #2061 @ 0x80d @ │ │ │ │ - blvs 0xfe71d1b8 │ │ │ │ + ldrt pc, [r0], #2059 @ 0x80b @ │ │ │ │ + blvs 0xfe71d1fc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ + stcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf648aca6 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bl 0x1429d4 │ │ │ │ + @ instruction: 0xf648aca5 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + bl 0x142a18 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2l 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :64], r8 │ │ │ │ + ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + vst3.32 {d30-d32}, [pc :64], r7 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81d2c @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81d70 @ │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ tstls ip, fp, lsl #4 │ │ │ │ - orrhi pc, r1, #1 │ │ │ │ + cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0a2acc │ │ │ │ - ldclge 4, cr15, [r9], #-508 @ 0xfffffe04 │ │ │ │ + blcs 0xfe0a2b08 │ │ │ │ + ldclge 4, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6483407 │ │ │ │ - @ instruction: 0xf2c0749c │ │ │ │ - bl 0x182e3c │ │ │ │ + @ instruction: 0xf2c074b4 │ │ │ │ + bl 0x182e80 │ │ │ │ stmdbge r4, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls ip, [r6, #-1796] @ 0xfffff8fc │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd4409 │ │ │ │ - ldrb pc, [pc], #-4027 @ 0x81d8c @ │ │ │ │ + ldrb pc, [lr], #-4025 @ 0xfffff047 @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vhadd.s8 d8, d16, d1 │ │ │ │ + vqadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b58159 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ - vhadd.s8 d8, d0, d19 │ │ │ │ + vhadd.s8 d8, d0, d17 │ │ │ │ @ instruction: 0xf5b58453 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - vqadd.s8 d8, d17, d26 │ │ │ │ + vqadd.s8 d8, d17, d24 │ │ │ │ stccs 0, cr8, [r0, #-252] @ 0xffffff04 │ │ │ │ - strbhi pc, [sl, r1]! @ │ │ │ │ + strbhi pc, [r8, r1]! @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - mcrrge 4, 7, pc, r1, cr15 @ │ │ │ │ + mcrrge 4, 7, pc, r0, cr15 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - strt pc, [fp], #-3313 @ 0xfffff30f │ │ │ │ + strt pc, [sl], #-3311 @ 0xfffff311 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - stcge 4, cr15, [r7], #-508 @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - strthi pc, [lr], #-1 │ │ │ │ + strthi pc, [ip], #-1 │ │ │ │ orrhi pc, r1, #0, 4 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r6], #1 @ │ │ │ │ - orrshi pc, r0, r1, lsl #4 │ │ │ │ + ldrbthi pc, [r4], #1 @ │ │ │ │ + orrhi pc, lr, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - stmdbeq r3!, {r0, r3, r5, r7, r8, r9, pc} │ │ │ │ + stmdbeq r3!, {r0, r1, r2, r5, r7, r8, r9, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r4, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ - ldrbhi pc, [r3], r2, lsl #2 @ │ │ │ │ - bcs 0xc01b0 │ │ │ │ + ldrbhi pc, [r1], r2, lsl #2 @ │ │ │ │ + bcs 0xc01f4 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c0f7ff │ │ │ │ + @ instruction: 0xf8bef7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac53 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - strtmi sl, [r1], -r2, ror #23 │ │ │ │ + strtmi sl, [r1], -r1, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r8], {252} @ 0xfc │ │ │ │ - bl 0x1caa9c │ │ │ │ + ldc2 7, cr15, [r2], {252} @ 0xfc │ │ │ │ + bl 0x1caae0 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0x8c01f8 │ │ │ │ - @ instruction: 0xf8a6f7ff │ │ │ │ - bllt 0xff4bfea8 │ │ │ │ + bcs 0x8c023c │ │ │ │ + @ instruction: 0xf8a4f7ff │ │ │ │ + bllt 0xff47feec │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b385ca │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xa3524 │ │ │ │ - blge 0xff17f0c0 │ │ │ │ + blcs 0xa3568 │ │ │ │ + blge 0xff13f104 │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf10200e7 │ │ │ │ - @ instruction: 0xf5b3805c │ │ │ │ + @ instruction: 0xf5b3805a │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ - vst1.16 {d8-d10}, [r4 :64], r9 │ │ │ │ + vst1.16 {d8-d10}, [r4 :64], r7 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ - @ instruction: 0xf5b382e6 │ │ │ │ + @ instruction: 0xf5b382e4 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - strtmi r8, [r1], -r9, lsr #14 │ │ │ │ + strtmi r8, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - vldmdbvs r3!, {s30-s260} │ │ │ │ + vldmdbvs r3!, {s30-s262} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 11, 10, sl, fp, cr6 │ │ │ │ + mrrcvs 11, 10, sl, fp, cr5 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe8ff004 │ │ │ │ + blge 0xfe8bf048 │ │ │ │ @ instruction: 0xf6489a09 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xacd70 │ │ │ │ - blge 0xfe47f028 │ │ │ │ + bcs 0xacdb0 │ │ │ │ + blge 0xfe43f06c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xb3ff28 │ │ │ │ - bllt 0xfe33ff34 │ │ │ │ + blx 0xabff6c │ │ │ │ + bllt 0xfe2fff78 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ ldrhi pc, [r8, -r0] │ │ │ │ svcne 0x0001f1b3 │ │ │ │ strbthi pc, [pc], r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x46218633 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, ip, cr12 @ │ │ │ │ + stc2l 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41504 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020206 │ │ │ │ - addsmi r8, ip, #84, 4 @ 0x40000005 │ │ │ │ - blge 0x19ff17c │ │ │ │ + addsmi r8, ip, #536870917 @ 0x20000005 │ │ │ │ + blge 0x19bf1c0 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #96, 22 @ 0x18000 │ │ │ │ - blge 0x17ff08c │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + addmi sl, r1, #97280 @ 0x17c00 │ │ │ │ + blge 0x17bf0d0 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ - @ instruction: 0xf7fffc15 │ │ │ │ - @ instruction: 0xf44fbb4f │ │ │ │ + @ instruction: 0xf7fffc13 │ │ │ │ + @ instruction: 0xf44fbb4e │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - subhi pc, sl, #2 │ │ │ │ + subhi pc, r8, #2 │ │ │ │ cmnphi r2, #0, 4 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - cmnphi r1, #2 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_fsxc, #2 │ │ │ │ ldrhi pc, [r6, r0, lsl #4] │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - andcs r8, r0, #700448768 @ 0x29c00000 │ │ │ │ + andcs r8, r0, #692060160 @ 0x29400000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst3.8 {d24-d26}, [pc :256], r5 │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xaff1f4 │ │ │ │ - blvs 0xfe71d4c8 │ │ │ │ + blge 0xabf238 │ │ │ │ + blvs 0xfe71d50c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x97f100 │ │ │ │ + blge 0x93f144 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r7, #-2846] @ 0xfffff4e2 │ │ │ │ + strls sl, [r7, #-2845] @ 0xfffff4e3 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - stc2l 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ - blt 0xfffc0050 │ │ │ │ + stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ + blt 0xfff80094 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vabd.s8 d8, d0, d5 │ │ │ │ + vabd.s8 d8, d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - strthi pc, [r7], r1 │ │ │ │ - ldrbhi pc, [r5, #513] @ 0x201 @ │ │ │ │ + strthi pc, [r5], r1 │ │ │ │ + ldrbhi pc, [r3, #513] @ 0x201 @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst1.8 {d24}, [pc :256], fp │ │ │ │ + vst1.8 {d24}, [pc :256], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff77f290 │ │ │ │ + bge 0xff73f2d4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ - @ instruction: 0xf7fffb8b │ │ │ │ - vst1.64 {d27-d28}, [pc], r5 │ │ │ │ + @ instruction: 0xf7fffb89 │ │ │ │ + vst1.64 {d27-d28}, [pc], r4 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - strhi pc, [ip], #1 │ │ │ │ + strhi pc, [sl], #1 │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d15 │ │ │ │ vst2.16 {d24-d27}, [pc], lr │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - ldrbhi pc, [r0], #-1 @ │ │ │ │ + strbhi pc, [lr], #-1 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ - vst3.8 {d24-d26}, [pc :256], r2 │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r0 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - bge 0xfe8ff304 │ │ │ │ + bge 0xfe8bf348 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfe7ff30c │ │ │ │ + bge 0xfe7bf350 │ │ │ │ stcleq 6, cr4, [r6], #192 @ 0xc0 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0060922 │ │ │ │ @ instruction: 0xf0020608 │ │ │ │ teqmi lr, #8, 4 @ 0x80000000 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmiaeq r5!, {r2, r9, sl, ip, pc} │ │ │ │ strbeq pc, [r2], -r4, asr #7 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #29460 @ 0x7314 │ │ │ │ @ instruction: 0xf005a904 │ │ │ │ @ instruction: 0xf6480508 │ │ │ │ - vrsra.s64 d22, d21, #64 │ │ │ │ + vqdmlal.s q11, d16, d1[7] │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ teqmi r5, #1879048192 @ 0x70000000 │ │ │ │ strls r9, [r5, #-1030] @ 0xfffffbfa │ │ │ │ - blx 0x1040152 │ │ │ │ - blt 0x1ec0158 │ │ │ │ + blx 0xfc0196 │ │ │ │ + blt 0x1e8019c │ │ │ │ svceq 0x0010f5b2 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ - @ instruction: 0x4621aa70 │ │ │ │ + strtmi sl, [r1], -pc, ror #20 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ ldmib sp, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - bge 0x1a7f278 │ │ │ │ + bge 0x1a3f2bc │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe89a8 │ │ │ │ + bl 0xe89ec │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x113a54 │ │ │ │ - bl 0x142ba8 │ │ │ │ + bl 0x113a98 │ │ │ │ + bl 0x142bec │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2380 │ │ │ │ - @ instruction: 0xf7fffbe3 │ │ │ │ - rsceq fp, r5, #339968 @ 0x53000 │ │ │ │ + @ instruction: 0xf7fffbe1 │ │ │ │ + rsceq fp, r5, #335872 @ 0x52000 │ │ │ │ ldrbhi pc, [lr], #256 @ 0x100 @ │ │ │ │ movwcs pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [sp], #64 @ 0x40 │ │ │ │ fstmdbxeq r2!, {d16-d33} @ Deprecated │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ ldrbeq pc, [r0, #-5]! @ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @@ -116658,1203 +116675,1202 @@ │ │ │ │ ldrtmi r9, [r0], -r5, lsl #4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ vmlal.u , d4, d0[0] │ │ │ │ andls r3, r7, #1107296256 @ 0x42000000 │ │ │ │ movwls r4, #17187 @ 0x4323 │ │ │ │ - mrc2 7, 2, pc, cr8, cr14, {7} │ │ │ │ - blt 0xbc01f0 │ │ │ │ - blvs 0xfe71d6c4 │ │ │ │ + mrc2 7, 2, pc, cr6, cr14, {7} │ │ │ │ + blt 0xb80234 │ │ │ │ + blvs 0xfe71d708 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x9ff2fc │ │ │ │ + bge 0x9bf340 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf648aa20 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bl 0x142ee0 │ │ │ │ + @ instruction: 0xf648aa1f │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + bl 0x142f24 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xff6c021c │ │ │ │ - blt 0x540224 │ │ │ │ + blx 0xff640260 │ │ │ │ + blt 0x500268 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x1147458 │ │ │ │ + b 0x114749c │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b486a5 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #8192 @ 0x2000 │ │ │ │ - ldmibge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + addsmi sl, r3, #4096 @ 0x1000 │ │ │ │ + ldmibge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12c66c │ │ │ │ + bl 0x12c6b0 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d27c07 │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d27e07 │ │ │ │ strls r2, [r9, #-1416] @ 0xfffffa78 │ │ │ │ - @ instruction: 0xf9c4f7fd │ │ │ │ - stmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9c2f7fd │ │ │ │ + stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf3c40922 │ │ │ │ @ instruction: 0xf0024142 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ movwmi r5, #44096 @ 0xac40 │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ strbthi pc, [r5], -r0 @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ - ldmibge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - stmib sp, {r2, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6483204 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1432] @ 0xfffffa68 │ │ │ │ - @ instruction: 0xf99af7fd │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf998f7fd │ │ │ │ + ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf6489506 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ - bl 0x1c37a8 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ + bl 0x1c37ec │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r4, {r2, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ - @ instruction: 0xf7fffcff │ │ │ │ - vst2.32 {d27,d29}, [pc :128], r3 │ │ │ │ + @ instruction: 0xf7fffcfd │ │ │ │ + vst2.32 {d27,d29}, [pc :128], r2 │ │ │ │ vsubl.s8 , d17, d4 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [r1], r1 @ │ │ │ │ + ldrthi pc, [pc], r1 @ │ │ │ │ strbhi pc, [lr], -r0, lsl #4 @ │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r7], r1 @ │ │ │ │ + ldrbthi pc, [r5], r1 @ │ │ │ │ svccs 0x0010f1b3 │ │ │ │ - ldrbhi pc, [r4], r1 @ │ │ │ │ + ldrbhi pc, [r2], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - stmibge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182b7c │ │ │ │ + b 0x182bc0 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0031f80 │ │ │ │ - addsmi r8, r3, #5505024 @ 0x540000 │ │ │ │ - strhi pc, [r5, -r3] │ │ │ │ + addsmi r8, r3, #4980736 @ 0x4c0000 │ │ │ │ + strhi pc, [r3, -r3] │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - strtmi r8, [r1], -ip, lsl #1 │ │ │ │ + strtmi r8, [r1], -sl, lsl #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe4c0352 │ │ │ │ + blx 0xfe3c0396 │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ - stmdbge r4, {r1, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fffef9 │ │ │ │ - vst2.16 {d27,d29}, [pc :128]! │ │ │ │ + @ instruction: 0xf7fffef7 │ │ │ │ + vst2.16 {d27,d29}, [pc :128], ip │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - addhi pc, r5, r2 │ │ │ │ + addhi pc, r3, r2 │ │ │ │ ldrbhi pc, [r9, #-512]! @ 0xfffffe00 @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4. {d24-d27}, [pc :64], r8 │ │ │ │ + vst4. {d24-d27}, [pc :64], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - adchi pc, r3, r2 │ │ │ │ + adchi pc, r1, r2 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #2382 @ 0x94e │ │ │ │ + movwcs sl, #2381 @ 0x94d │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f78 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ @ instruction: 0xf6480442 │ │ │ │ - vrsra.s64 d21, d1, #64 │ │ │ │ + vqdmlal.s , d16, d1[2] │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fd9405 │ │ │ │ - @ instruction: 0xf7fffb8d │ │ │ │ - @ instruction: 0xf5b7b927 │ │ │ │ + @ instruction: 0xf7fffb8b │ │ │ │ + @ instruction: 0xf5b7b926 │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ - addsmi r8, pc, #224, 2 @ 0x38 │ │ │ │ - orrshi pc, fp, r1 │ │ │ │ + addsmi r8, pc, #-2147483593 @ 0x80000037 │ │ │ │ + orrshi pc, r9, r1 │ │ │ │ svcne 0x0001f1b7 │ │ │ │ - ldmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x182914 │ │ │ │ + b 0x182958 │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425780 │ │ │ │ - @ instruction: 0xf5b285f1 │ │ │ │ + @ instruction: 0xf5b285ef │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ - addmi r8, sl, #246415360 @ 0xeb00000 │ │ │ │ - strthi pc, [r7], #3 │ │ │ │ + addmi r8, sl, #244318208 @ 0xe900000 │ │ │ │ + strthi pc, [r5], #3 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - ldrhi pc, [r8, r3] │ │ │ │ + ldrhi pc, [r6, r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ - strhi pc, [r3, r3] │ │ │ │ + strhi pc, [r1, r3] │ │ │ │ orrcs r2, r0, #0, 14 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x182914 │ │ │ │ + b 0x182958 │ │ │ │ addmi r0, sl, #805306368 @ 0x30000000 │ │ │ │ - subshi pc, r1, r4 │ │ │ │ + subhi pc, pc, r4 │ │ │ │ svcne 0x0048f5b2 │ │ │ │ - sbchi pc, r5, r4 │ │ │ │ + sbchi pc, r3, r4 │ │ │ │ @ instruction: 0xf003429a │ │ │ │ - @ instruction: 0xf648849c │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + @ instruction: 0xf648849a │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe7c0470 │ │ │ │ + blx 0xfe7404b4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ - @ instruction: 0xf9a0f7fe │ │ │ │ - ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf99ef7fe │ │ │ │ + ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ - subhi pc, r1, r1 │ │ │ │ + eorshi pc, pc, r1 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #232, 14 @ 0x3a00000 │ │ │ │ + eorcs r8, r0, #60293120 @ 0x3980000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - vst2. {d10-d11}, [r4], r8 │ │ │ │ + vst2. {d10-d11}, [r4], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - @ instruction: 0xf648834b │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + @ instruction: 0xf6488349 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ - strhi pc, [r2], #-258 @ 0xfffffefe │ │ │ │ + strhi pc, [r0], #-258 @ 0xfffffefe │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fe9309 │ │ │ │ - @ instruction: 0xf7fffd71 │ │ │ │ - @ instruction: 0xf5b3b89b │ │ │ │ + @ instruction: 0xf7fffd6f │ │ │ │ + @ instruction: 0xf5b3b89a │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ - addsmi r8, r3, #-1073741774 @ 0xc0000032 │ │ │ │ - sbcshi pc, r8, r1 │ │ │ │ + addsmi r8, r3, #1073741874 @ 0x40000032 │ │ │ │ + sbcshi pc, r6, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - stmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ - @ instruction: 0xf0048182 │ │ │ │ - blcs 0x403174 │ │ │ │ - strbhi pc, [lr, -r2] @ │ │ │ │ + @ instruction: 0xf0048180 │ │ │ │ + blcs 0x4031b8 │ │ │ │ + strbhi pc, [ip, -r2] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9509 │ │ │ │ ldcvs 8, cr15, [r3, #-404]! @ 0xfffffe6c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr10 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - ldmdage r5!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x269174 │ │ │ │ - ldmdage r1!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x2691b8 │ │ │ │ + ldmdage r0!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x153e38 │ │ │ │ + bl 0x153e7c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fc2ad0 │ │ │ │ - @ instruction: 0xf7fffe87 │ │ │ │ - ldcvs 8, cr11, [r3, #-396]! @ 0xfffffe74 │ │ │ │ + @ instruction: 0xf7fffe85 │ │ │ │ + ldcvs 8, cr11, [r3, #-392]! @ 0xfffffe78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr12 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r7, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + ldmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ - @ instruction: 0xf7fff90f │ │ │ │ - ldcvs 8, cr11, [r3, #-292]! @ 0xfffffedc │ │ │ │ + @ instruction: 0xf7fff90d │ │ │ │ + ldcvs 8, cr11, [r3, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 4, sl, fp, cr2 │ │ │ │ + mrrcvs 8, 4, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2560 │ │ │ │ - @ instruction: 0xf7fff8f5 │ │ │ │ - vmlal.u8 , d4, d31 │ │ │ │ + @ instruction: 0xf7fff8f3 │ │ │ │ + vmlal.u8 , d4, d30 │ │ │ │ movwls r5, #29888 @ 0x74c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6484308 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bl 0x1432d0 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + bl 0x143314 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #9280 @ 0x2440 │ │ │ │ @ instruction: 0xf7fd930a │ │ │ │ - @ instruction: 0xf7fffb71 │ │ │ │ - vmov.i16 d27, #197 @ 0x00c5 │ │ │ │ + @ instruction: 0xf7fffb6f │ │ │ │ + vmov.i16 d27, #196 @ 0x00c4 │ │ │ │ stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf6483407 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bl 0x143300 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + bl 0x143344 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x16c0646 │ │ │ │ - svclt 0x00fcf7fe │ │ │ │ + blx 0x164068a │ │ │ │ + svclt 0x00fbf7fe │ │ │ │ svcvs 0x0030f5b5 │ │ │ │ - cmpphi r7, #1 @ p-variant is OBSOLETE │ │ │ │ - rscshi pc, pc, #268435456 @ 0x10000000 │ │ │ │ + cmpphi r5, #1 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, sp, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00e0f5b5 │ │ │ │ - msrhi SPSR_f, #1 │ │ │ │ + msrhi SPSR_sx, #1 │ │ │ │ svcvs 0x0000f5b5 │ │ │ │ - svcge 0x00edf47e │ │ │ │ + svcge 0x00ecf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280cf4 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x280d30 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - movwne pc, #5704 @ 0x1648 @ │ │ │ │ + teqpne r9, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf89af7fe │ │ │ │ - svclt 0x00d4f7fe │ │ │ │ + @ instruction: 0xf898f7fe │ │ │ │ + svclt 0x00d3f7fe │ │ │ │ sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vand d8, d0, d11 │ │ │ │ - vst1.8 {d24-d26}, [pc], r9 │ │ │ │ + vand d8, d0, d9 │ │ │ │ + vst1.8 {d24-d26}, [pc], r7 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - subhi pc, r0, r2 │ │ │ │ + eorshi pc, lr, r2 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.8 {d24-d27}, [pc], fp │ │ │ │ + vst4.8 {d24-d27}, [pc], r9 │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - svcge 0x00b5f47e │ │ │ │ + svcge 0x00b4f47e │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0x1ec0708 │ │ │ │ - svclt 0x009af7fe │ │ │ │ + blx 0x1e4074c │ │ │ │ + svclt 0x0099f7fe │ │ │ │ teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vqshl.s8 d8, d9, d1 │ │ │ │ - vst1.64 {d24-d27}, [pc], r4 │ │ │ │ + vqshl.s8 d8, d7, d1 │ │ │ │ + vst1.64 {d24-d27}, [pc], r2 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bichi pc, fp, #1 │ │ │ │ + bichi pc, r9, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ - strtmi sl, [r1], -r2, lsl #31 │ │ │ │ + strtmi sl, [r1], -r1, lsl #31 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf932f7fc │ │ │ │ + @ instruction: 0xf930f7fc │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x154024 │ │ │ │ + bl 0x154068 │ │ │ │ @ instruction: 0xf6480282 │ │ │ │ - vorr.i32 d19, #256 @ 0x00000100 │ │ │ │ + vqdmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fe2dd8 │ │ │ │ - @ instruction: 0xf7fef82f │ │ │ │ - @ instruction: 0xf44fbf69 │ │ │ │ + @ instruction: 0xf7fef82d │ │ │ │ + @ instruction: 0xf44fbf68 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - @ instruction: 0x81b2f001 │ │ │ │ + movshi pc, r1 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc], r5 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc], r3 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - svcge 0x0053f47e │ │ │ │ + svcge 0x0052f47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280bc0 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x280bfc │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - orrsmi pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + bicmi pc, sp, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xf800f7fe │ │ │ │ - svclt 0x003af7fe │ │ │ │ + @ instruction: 0xfffef7fd │ │ │ │ + svclt 0x0039f7fe │ │ │ │ svcvs 0x0010f5b7 │ │ │ │ - bicshi pc, r1, r1 │ │ │ │ + bichi pc, pc, r1 │ │ │ │ svcvs 0x0040f5b7 │ │ │ │ - @ instruction: 0x81a7f001 │ │ │ │ + @ instruction: 0x81a5f001 │ │ │ │ svcvs 0x00c0f5b7 │ │ │ │ - svcge 0x002df47e │ │ │ │ + svcge 0x002cf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280b74 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x280bb0 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - msrmi SPSR_fsc, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x43a5f648 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xffdaf7fd │ │ │ │ - svclt 0x0014f7fe │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xffd8f7fd │ │ │ │ + svclt 0x0013f7fe │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - str lr, [r8, -sp, asr #19] │ │ │ │ + strgt lr, [r8, -sp, asr #19] │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ @ instruction: 0xf7fd9307 │ │ │ │ - @ instruction: 0xf7fefa5d │ │ │ │ - strtmi fp, [r1], -r1, lsl #30 │ │ │ │ + @ instruction: 0xf7fefa5b │ │ │ │ + strtmi fp, [r1], -r0, lsl #30 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - bls 0x282340 │ │ │ │ + bls 0x282384 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ addcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf878f7fe │ │ │ │ - mcrlt 7, 7, pc, cr8, cr14, {7} @ │ │ │ │ + @ instruction: 0xf876f7fe │ │ │ │ + mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ mvnsvc pc, #4, 8 @ 0x4000000 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - mcrge 4, 7, pc, cr1, cr14, {3} @ │ │ │ │ - blvs 0xfe71dd58 │ │ │ │ + mcrge 4, 7, pc, cr0, cr14, {3} @ │ │ │ │ + blvs 0xfe71dd9c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr11, cr14, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ stceq 12, cr6, [r2], #-364 @ 0xfffffe94 │ │ │ │ andeq pc, sp, #2 │ │ │ │ @ instruction: 0xf4030ce5 │ │ │ │ @ instruction: 0xf0046370 │ │ │ │ - bcs 0x3c48e4 │ │ │ │ - blcs 0xb250c │ │ │ │ + bcs 0x3c4928 │ │ │ │ + blcs 0xb2550 │ │ │ │ andeq pc, sp, #4 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - bcs 0x3cb4b8 │ │ │ │ + bcs 0x3cb4fc │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ @ instruction: 0xf0050301 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ vabdl.u8 q10, d4, d3 │ │ │ │ ldrmi r3, [r8, #578]! @ 0x242 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ tstmi r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stccs 14, cr10, [r7, #-736] @ 0xfffffd20 │ │ │ │ - mrcge 6, 5, APSR_nzcv, cr5, cr14, {1} │ │ │ │ + stccs 14, cr10, [r7, #-732] @ 0xfffffd24 │ │ │ │ + mrcge 6, 5, APSR_nzcv, cr4, cr14, {1} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43e │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0014f43e │ │ │ │ strne pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ movwcs r0, #8301 @ 0x206d │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - cmnphi r3, r4 @ p-variant is OBSOLETE │ │ │ │ + stmdacs r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + cmnphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ movwcs r3, #9473 @ 0x2501 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr14, {3} │ │ │ │ - stc2l 0, cr15, [r6], {160} @ 0xa0 │ │ │ │ + stc2l 0, cr15, [r0], {160} @ 0xa0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ movwcs r4, #9732 @ 0x2604 │ │ │ │ cdp2 7, 5, cr15, cr6, cr12, {7} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - @ instruction: 0xf7fefd6f │ │ │ │ + @ instruction: 0xf7fefd47 │ │ │ │ strtmi fp, [r1], -ip, ror #29 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr14, {1} │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe9180 │ │ │ │ + bl 0xe91c4 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x11422c │ │ │ │ - bl 0x143380 │ │ │ │ + bl 0x114270 │ │ │ │ + bl 0x1433c4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ - @ instruction: 0xf7fefff7 │ │ │ │ - @ instruction: 0xf44fbe67 │ │ │ │ + @ instruction: 0xf7fefff5 │ │ │ │ + @ instruction: 0xf44fbe66 │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbthi pc, [sl], #2 @ │ │ │ │ - tstphi r3, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + ldrbthi pc, [r8], #2 @ │ │ │ │ + tstphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vshl.s8 q4, q10, q9 │ │ │ │ - vst3.32 {d24-d26}, [pc :128], r0 │ │ │ │ + vshl.s8 q4, q9, q9 │ │ │ │ + vst3.32 {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbhi pc, [r2, #-2]! @ │ │ │ │ + ldrbhi pc, [r0, #-2]! @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r6, asr #28 │ │ │ │ + strtmi sl, [r1], -r5, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8b4f7fc │ │ │ │ + @ instruction: 0xf8b0f7fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr10, cr14, {7} │ │ │ │ + mcr2 7, 0, pc, cr2, cr13, {7} @ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr9, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ - mcrlt 7, 1, pc, cr14, cr14, {7} @ │ │ │ │ + stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ + mcrlt 7, 1, pc, cr13, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae26 │ │ │ │ + @ instruction: 0xf404ae25 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - vst1.64 {d8-d10}, [r4], r1 │ │ │ │ + vst1.32 {d8-d10}, [r4 :256] │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vmov.i8 d26, #202 @ 0xca │ │ │ │ + vmov.i8 d26, #201 @ 0xc9 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [r9, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x103b40 │ │ │ │ + bl 0x103b84 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2307 │ │ │ │ - @ instruction: 0xf7fef96d │ │ │ │ - @ instruction: 0xf004be01 │ │ │ │ + @ instruction: 0xf7fef96b │ │ │ │ + @ instruction: 0xf004be00 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vqadd.s8 q4, , q13 │ │ │ │ - blcs 0xa3620 │ │ │ │ - @ instruction: 0x81b7f002 │ │ │ │ + vqadd.s8 q4, , q12 │ │ │ │ + blcs 0xa365c │ │ │ │ + @ instruction: 0x81b5f002 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [pc, #504]! @ 0x82c64 │ │ │ │ + stclge 4, cr15, [lr, #504]! @ 0x1f8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16729c │ │ │ │ + bl 0x1672e0 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3406 │ │ │ │ - @ instruction: 0xf7fefdf5 │ │ │ │ - stmdbge r4, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefdf3 │ │ │ │ + stmdbge r4, {r2, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, lr}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe7c0ac2 │ │ │ │ - stcllt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ - vaddl.s8 q9, d0, d1 │ │ │ │ - addmi r0, r3, #144 @ 0x90 │ │ │ │ - ldcge 4, cr15, [r9, #504]! @ 0x1f8 │ │ │ │ - @ instruction: 0xf63e2904 │ │ │ │ - andls sl, r6, #11648 @ 0x2d80 │ │ │ │ - addeq lr, ip, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf6489408 │ │ │ │ - @ instruction: 0xf2c0749c │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x188704 │ │ │ │ - stmdbge r4, {r1, r7, sl} │ │ │ │ + blx 0xfe740b06 │ │ │ │ + ldclt 7, cr15, [pc, #1016]! @ 0x82f08 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ + @ instruction: 0xf47e4563 │ │ │ │ + stmdbcs r4, {r0, r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + bl 0x127340 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + ldrtvc pc, [r4], #1608 @ 0x648 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ + strne lr, [r4, -sp, asr #19] │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ - @ instruction: 0xf7fc9509 │ │ │ │ - @ instruction: 0xf7fefcf7 │ │ │ │ - @ instruction: 0xf640bd9f │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ + @ instruction: 0xf7fc2510 │ │ │ │ + @ instruction: 0xf7fefcf5 │ │ │ │ + @ instruction: 0xf640bd9e │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64], r8 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - rsbhi pc, r0, #268435456 @ 0x10000000 │ │ │ │ + subshi pc, lr, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - orrshi pc, r8, r3 │ │ │ │ - @ instruction: 0x81a9f202 │ │ │ │ + orrshi pc, r6, r3 │ │ │ │ + @ instruction: 0x81a7f202 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b3817a │ │ │ │ + @ instruction: 0xf5b38178 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad7e │ │ │ │ + @ instruction: 0x4621ad7d │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff92f7fb │ │ │ │ + @ instruction: 0xff8ef7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ - ldcllt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ + ldcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ - msrhi SPSR_fx, r3 │ │ │ │ - cmpphi r0, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_f, r3 │ │ │ │ + cmpphi lr, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - teqphi r2, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x81b5f202 │ │ │ │ + teqphi r0, r3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x81b3f202 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - @ instruction: 0xf5b280cf │ │ │ │ + @ instruction: 0xf5b280cd │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad56 │ │ │ │ + @ instruction: 0x4621ad55 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff4af7fb │ │ │ │ + @ instruction: 0xff46f7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r2, cr13 @ │ │ │ │ - stcllt 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ + mrrc2 7, 15, pc, r0, cr13 @ │ │ │ │ + stcllt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf5b28367 │ │ │ │ + @ instruction: 0xf5b28365 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - addsmi r8, sl, #200, 10 @ 0x32000000 │ │ │ │ - ldrhi pc, [r9, #-1]! │ │ │ │ + addsmi r8, sl, #830472192 @ 0x31800000 │ │ │ │ + ldrhi pc, [r7, #-1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ - ldrbhi pc, [r0, #-65] @ 0xffffffbf @ │ │ │ │ + strbhi pc, [lr, #-65] @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ - @ instruction: 0xf7fefde5 │ │ │ │ - @ instruction: 0xf5b3bd1f │ │ │ │ + @ instruction: 0xf7fefde3 │ │ │ │ + @ instruction: 0xf5b3bd1e │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - strtmi r8, [r1], -lr, lsl #7 │ │ │ │ + strtmi r8, [r1], -ip, lsl #7 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ ldcvs 12, cr15, [r3, #-476]! @ 0xfffffe24 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 13, 1, sl, fp, cr0 │ │ │ │ + mrrcvs 13, 0, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [fp, #-248] @ 0xffffff08 │ │ │ │ + stcge 4, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ @ instruction: 0xf6489906 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bls 0x2c390c │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + bls 0x2c3950 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x169064 │ │ │ │ + bl 0x1690a8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28da50 │ │ │ │ + blls 0x28da94 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldclge 7, cr15, [r9], #248 @ 0xf8 │ │ │ │ + ldclge 7, cr15, [r8], #248 @ 0xf8 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r1, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fefb91 │ │ │ │ - mvneq fp, #61696 @ 0xf100 │ │ │ │ - stclge 5, cr15, [sp], #248 @ 0xf8 │ │ │ │ + @ instruction: 0xf7fefb8f │ │ │ │ + mvneq fp, #240, 24 @ 0xf000 │ │ │ │ + stclge 5, cr15, [ip], #248 @ 0xf8 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ - eorshi pc, lr, #2 │ │ │ │ + eorshi pc, ip, #2 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [lr], {251} @ 0xfb │ │ │ │ - blvs 0xfe71e154 │ │ │ │ + stc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + blvs 0xfe71e198 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [sp], {62} @ 0x3e │ │ │ │ + ldclge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - bls 0x2edffc │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x2ee03c │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1690c4 │ │ │ │ + bl 0x169108 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dcb0 │ │ │ │ + blls 0x28dcf4 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - stclge 7, cr15, [r9], {62} @ 0x3e │ │ │ │ + stclge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r1, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fefb61 │ │ │ │ - @ instruction: 0xf404bcc1 │ │ │ │ + @ instruction: 0xf7fefb5f │ │ │ │ + @ instruction: 0xf404bcc0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - @ instruction: 0x46218359 │ │ │ │ + @ instruction: 0x46218357 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ ldcvs 12, cr15, [r3, #-92]! @ 0xffffffa4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 12, 11, sl, fp, cr0 │ │ │ │ + mrrcvs 12, 10, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ + stcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ @ instruction: 0xf6489906 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bls 0x2c39cc │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + bls 0x2c3a10 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x169124 │ │ │ │ + bl 0x169168 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dc90 │ │ │ │ + blls 0x28dcd4 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldcge 7, cr15, [r9], {62} @ 0x3e │ │ │ │ + ldcge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r1, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fefb31 │ │ │ │ - strbteq fp, [r7], #3217 @ 0xc91 │ │ │ │ - cmpphi r7, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ + @ instruction: 0xf7fefb2f │ │ │ │ + strbteq fp, [r7], #3216 @ 0xc90 │ │ │ │ + cmpphi r5, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ac8a │ │ │ │ + @ instruction: 0xf404ac89 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - movwcs r8, #931 @ 0x3a3 │ │ │ │ + movwcs r8, #929 @ 0x3a1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ - @ instruction: 0xf7fb8390 │ │ │ │ - bls 0x242124 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf7fb838e │ │ │ │ + bls 0x242188 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ - stcllt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ + stc2l 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ + stcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - addshi pc, lr, r2 │ │ │ │ - strbhi pc, [r5, #-513] @ 0xfffffdff @ │ │ │ │ + addshi pc, ip, r2 │ │ │ │ + strbhi pc, [r3, #-513] @ 0xfffffdff @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - vst4. {d8-d11}, [r4]! │ │ │ │ + vst4. {d8-d11}, [r4], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - rsceq r8, r1, r4, ror r4 │ │ │ │ - mrrcge 5, 7, pc, r7, cr14 @ │ │ │ │ + rsceq r8, r1, r2, ror r4 │ │ │ │ + mrrcge 5, 7, pc, r6, cr14 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x2420d0 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x242134 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ - mcrrlt 7, 15, pc, r2, cr14 @ │ │ │ │ + stc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ + mcrrlt 7, 15, pc, r1, cr14 @ │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :256], r8 │ │ │ │ + vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - strbhi pc, [lr], #1 @ │ │ │ │ + strbhi pc, [ip], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-3116] @ 0xfffff3d4 │ │ │ │ + strls sl, [r7, #-3115] @ 0xfffff3d5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - mrc2 7, 3, pc, cr0, cr12, {7} │ │ │ │ - stclt 7, cr15, [sl], {254} @ 0xfe │ │ │ │ + mcr2 7, 3, pc, cr14, cr12, {7} @ │ │ │ │ + stclt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ - ldrhi pc, [r3, r0] │ │ │ │ + ldrhi pc, [r1, r0] │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - stcge 4, cr15, [r1], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ - @ instruction: 0xf7fefcb1 │ │ │ │ - @ instruction: 0xf44fbbeb │ │ │ │ + @ instruction: 0xf7fefcaf │ │ │ │ + @ instruction: 0xf44fbbea │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - @ instruction: 0x83b5f001 │ │ │ │ + @ instruction: 0x83b3f001 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst2.32 {d24-d27}, [pc], r0 │ │ │ │ + vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xff600098 │ │ │ │ - blvs 0xfe71e370 │ │ │ │ + blge 0xff5c00dc │ │ │ │ + blvs 0xfe71e3b4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xff47ffa4 │ │ │ │ + blge 0xff43ffe8 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-3018] @ 0xfffff436 │ │ │ │ + strls sl, [r7, #-3017] @ 0xfffff437 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - mcr2 7, 0, pc, cr14, cr12, {7} @ │ │ │ │ - bllt 0xfeac0ef4 │ │ │ │ + mcr2 7, 0, pc, cr12, cr12, {7} @ │ │ │ │ + bllt 0xfea80f38 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24,d26,d28}, [pc :64], r0 │ │ │ │ + vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - strhi pc, [sp, #1]! │ │ │ │ + strhi pc, [fp, #1]! │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-2962] @ 0xfffff46e │ │ │ │ + strls sl, [r7, #-2961] @ 0xfffff46f │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fc9406 │ │ │ │ - @ instruction: 0xf7fefe55 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefe53 │ │ │ │ + stmib sp, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6483204 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0xfc0f76 │ │ │ │ - bllt 0x1940f80 │ │ │ │ + blx 0xf40fba │ │ │ │ + bllt 0x1900fc4 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12d3a8 │ │ │ │ + bl 0x12d3ec │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d27c07 │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d27e07 │ │ │ │ strls r2, [r9, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0xa40fa2 │ │ │ │ - bllt 0x13c0fac │ │ │ │ + blx 0x9c0fe6 │ │ │ │ + bllt 0x1380ff0 │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ - teqphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ + teqphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - movwcs sl, #6976 @ 0x1b40 │ │ │ │ + movwcs sl, #6975 @ 0x1b3f │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x93060 │ │ │ │ - ldrhi pc, [r2, #2]! │ │ │ │ + blcs 0x930a4 │ │ │ │ + ldrhi pc, [r0, #2]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xe001d8 │ │ │ │ + blge 0xdc021c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdbge r4, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef9ed │ │ │ │ - @ instruction: 0xf5b3bb29 │ │ │ │ + @ instruction: 0xf7fef9eb │ │ │ │ + @ instruction: 0xf5b3bb28 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - addcs r8, r0, #198 @ 0xc6 │ │ │ │ + addcs r8, r0, #196 @ 0xc4 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - ssateq sl, #6, lr, lsl #22 │ │ │ │ - blge 0x78050c │ │ │ │ - blvs 0xfe71e4e4 │ │ │ │ + ssateq sl, #6, sp, lsl #22 │ │ │ │ + blge 0x740550 │ │ │ │ + blvs 0xfe71e528 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x600118 │ │ │ │ + blge 0x5c015c │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs d10, [r7, #-40] @ 0xffffffd8 │ │ │ │ - blge 0x280934 │ │ │ │ + vstrcs d10, [r7, #-36] @ 0xffffffdc │ │ │ │ + blge 0x240978 │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ - ldrtmi sl, [r0], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf968f7fe │ │ │ │ + ldrtmi sl, [r0], -r1, lsl #22 │ │ │ │ + @ instruction: 0xf966f7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -r7, ror #22 │ │ │ │ - blx 0x18bf0b6 │ │ │ │ + blx 0x1a3f0fa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf004ab61 │ │ │ │ strtmi r0, [r8], -pc, lsl #16 │ │ │ │ - stc2l 7, cr15, [r6], #948 @ 0x3b4 │ │ │ │ + stc2l 7, cr15, [r8], #948 @ 0x3b4 │ │ │ │ @ instruction: 0xf0a04607 │ │ │ │ - strbmi pc, [r2], -r3, lsr #18 @ │ │ │ │ + @ instruction: 0x4642f91d │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - vmul.i8 d31, d7, d15 │ │ │ │ + vtst.8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vrsra.u64 d18, d5, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - stc2l 0, cr15, [lr, #640] @ 0x280 │ │ │ │ - vnmla.f32 s8, s27, s28 │ │ │ │ + stc2l 0, cr15, [r8, #640] @ 0x280 │ │ │ │ + vnmla.f32 s8, s27, s26 │ │ │ │ @ instruction: 0xf6433f70 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ ldrbtmi r0, [sl], #-402 @ 0xfffffe6e │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ andls r4, r2, r7, lsl r4 │ │ │ │ strls r4, [r0, -sl, lsr #8] │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf886f0a1 │ │ │ │ + @ instruction: 0xf880f0a1 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - svcvs 0x00b3f9af │ │ │ │ + svcvs 0x00b3f987 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ svcne 0x005cab2d │ │ │ │ cmnmi r3, r3, ror #4 │ │ │ │ @ instruction: 0xf7fe67b3 │ │ │ │ stmdbcs r6, {r0, r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - bge 0xfef009d0 │ │ │ │ - bl 0x1278f4 │ │ │ │ - strls r0, [r8], #-652 @ 0xfffffd74 │ │ │ │ + bge 0xfeec0a14 │ │ │ │ + bl 0x127938 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ strls r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ - ldrvc pc, [ip], #1608 @ 0x648 │ │ │ │ - ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - strne lr, [r4, -sp, asr #19] │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8cd2320 │ │ │ │ - @ instruction: 0xf8d4c01c │ │ │ │ - @ instruction: 0xf7fc24d0 │ │ │ │ - @ instruction: 0xf7fef9f9 │ │ │ │ - stmdbcs r6, {r0, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - bge 0xfe800a08 │ │ │ │ - bl 0x12792c │ │ │ │ - strls r0, [r8], #-652 @ 0xfffffd74 │ │ │ │ - ldrvc pc, [ip], #1608 @ 0x648 │ │ │ │ + ldrtvc pc, [r4], #1608 @ 0x648 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + stmdbge r4, {r3, ip, pc} │ │ │ │ + @ instruction: 0x23204630 │ │ │ │ + ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ + @ instruction: 0xf9f8f7fc │ │ │ │ + blt 0xfe901144 │ │ │ │ + @ instruction: 0xf63e2906 │ │ │ │ + andls sl, r6, #643072 @ 0x9d000 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf6489407 │ │ │ │ + @ instruction: 0xf2c074b4 │ │ │ │ + stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ + bl 0x188d78 │ │ │ │ + andls r0, r8, r2, lsl #9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8cd2320 │ │ │ │ - @ instruction: 0xf8d4c01c │ │ │ │ - strls r2, [r9, #-1104] @ 0xfffffbb0 │ │ │ │ + strls r2, [r9, #-800] @ 0xfffffce0 │ │ │ │ + ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ @ instruction: 0xf9def7fc │ │ │ │ - blt 0xfe241138 │ │ │ │ + blt 0xfe281178 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe100340 │ │ │ │ + bge 0xfe140380 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ stcleq 3, cr0, [r2], #32 │ │ │ │ @ instruction: 0xf002430b │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6483142 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ movwmi r0, #42291 @ 0xa533 │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x1c3594 │ │ │ │ + bl 0x1c35d4 │ │ │ │ stmib sp, {r0, r7, r8}^ │ │ │ │ rsceq r3, r0, r8, lsl #6 │ │ │ │ strhi pc, [r5, #-257]! @ 0xfffffeff │ │ │ │ - bcs 0x18c14d0 │ │ │ │ + bcs 0x18c1510 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff30f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ - vst1.64 {d10-d11}, [r4], r3 │ │ │ │ + vst1.64 {d10-d11}, [r4], r5 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - @ instruction: 0x4621aa52 │ │ │ │ + @ instruction: 0x4621aa53 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xffec11a0 │ │ │ │ - bl 0x1cbdbc │ │ │ │ + blx 0x1c11e2 │ │ │ │ + bl 0x1cbdfc │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0xfe0c1518 │ │ │ │ + bcs 0xfe0c1558 │ │ │ │ @ instruction: 0xff16f7fd │ │ │ │ - blt 0x10c11c4 │ │ │ │ + blt 0x1101204 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0xf47e429f │ │ │ │ - vst1.8 {d10-d11}, [r4 :256], sl │ │ │ │ + vst1.8 {d10-d11}, [r4 :256], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf64883b6 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ @ instruction: 0x46218570 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - blx 0xff7c11ee │ │ │ │ + blx 0xff7c122e │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0xff8c1208 │ │ │ │ - blt 0x741210 │ │ │ │ + blx 0xff8c1248 │ │ │ │ + blt 0x781250 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0x600418 │ │ │ │ + bge 0x640458 │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ - vmov.i16 d26, #49664 @ 0xc200 │ │ │ │ + vmov.i16 d26, #49920 @ 0xc300 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ mcr2 7, 6, pc, cr4, cr13, {7} @ │ │ │ │ - stmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ orrhi pc, r6, r2 │ │ │ │ ldrbhi pc, [r7, -r1, lsl #4] @ │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ orrshi pc, lr, r2 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldmibge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmibge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - fldmdbxvs r3!, {d15-d103} @ Deprecated │ │ │ │ + fldmdbxvs r3!, {d15-d101} @ Deprecated │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 9, 13, sl, fp, cr2 @ │ │ │ │ + mrrcvs 9, 13, sl, fp, cr3 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge lr, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - rsccs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + eorscc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - stmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldmibge r3!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe71e7b4 │ │ │ │ + ldmibge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe71e7f4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmibge sp!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-2472] @ 0xfffff658 │ │ │ │ + strls sl, [r7, #-2473] @ 0xfffff657 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addseq pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + adceq pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - blx 0xffbc132e │ │ │ │ - stmiblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffbc136e │ │ │ │ + stmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0080f5b7 │ │ │ │ - stmibge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ @ instruction: 0xf7fefa31 │ │ │ │ - rsceq fp, r2, fp, ror #18 │ │ │ │ - stmdbge r7!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + rsceq fp, r2, ip, ror #18 │ │ │ │ + stmdbge r8!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ movwls r0, #40165 @ 0x9ce5 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167bb0 │ │ │ │ + bl 0x167bf0 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ sbfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x833b8 │ │ │ │ + streq pc, [pc], #-4 @ 0x833f8 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ @ instruction: 0xf7fefe19 │ │ │ │ - svclt 0x0000b943 │ │ │ │ - @ instruction: 0x0088cebe │ │ │ │ + svclt 0x0000b944 │ │ │ │ + addeq ip, r8, sl, ror lr │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ addshi pc, r6, #2 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ strbthi pc, [r4], #-65 @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281f7c │ │ │ │ + bls 0x281fbc │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4cc0 │ │ │ │ + bl 0x1d4d00 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd25b0 │ │ │ │ @ instruction: 0xf7fef9e5 │ │ │ │ - bl 0x13188c │ │ │ │ + bl 0x1318d0 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - ldrvc pc, [ip], #1608 @ 0x648 │ │ │ │ + ldrtvc pc, [r4], #1608 @ 0x648 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1056 @ 0xfffffbe0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ @ instruction: 0xf7fefc5f │ │ │ │ - bl 0x131854 │ │ │ │ + bl 0x131898 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ - ldrvc pc, [ip], #1608 @ 0x648 │ │ │ │ + ldrtvc pc, [r4], #1608 @ 0x648 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ @ instruction: 0xf7fefc43 │ │ │ │ - addcs fp, r0, #15138816 @ 0xe70000 │ │ │ │ + addcs fp, r0, #232, 16 @ 0xe80000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b3865f │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf5b385f1 │ │ │ │ @ instruction: 0xf0021f48 │ │ │ │ @@ -117862,44 +117878,44 @@ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #216, 8 @ 0xd8000000 │ │ │ │ strbthi pc, [fp], #65 @ 0x41 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf95cf7fb │ │ │ │ + @ instruction: 0xf968f7fb │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d4d90 │ │ │ │ + bl 0x1d4dd0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2860 │ │ │ │ stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #29441 @ 0x7301 │ │ │ │ - bl 0x1d4db0 │ │ │ │ + bl 0x1d4df0 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x83514 │ │ │ │ + streq pc, [pc], #-4 @ 0x83554 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ @ instruction: 0xf7fefd6b │ │ │ │ - vst2.32 {d11-d12}, [r4 :64], r5 │ │ │ │ + vst2.32 {d11-d12}, [r4 :64], r6 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf6488692 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117908,59 +117924,59 @@ │ │ │ │ stmdbeq r3!, {r4, r5, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ - stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e4564 │ │ │ │ + bl 0x1e45a4 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ movthi pc, #61505 @ 0xf041 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281d74 │ │ │ │ + bls 0x281db4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4ec8 │ │ │ │ + bl 0x1d4f08 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ @ instruction: 0xf7fef8e1 │ │ │ │ - vst2.8 {d11-d12}, [r4 :64], fp │ │ │ │ + vst2.8 {d11-d12}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf648863c │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117969,69 +117985,69 @@ │ │ │ │ stmdbeq r3!, {r5, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ - svclt 0x00f0f7fd │ │ │ │ + svclt 0x00f1f7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #-1761607680 @ 0x97000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [lr, #2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ vaddw.u8 q12, q10, d7 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ - svclt 0x00bcf7fd │ │ │ │ + svclt 0x00bdf7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #68, 8 @ 0x44000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strbthi pc, [r6], #2 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf004850f │ │ │ │ - blcs 0x404330 │ │ │ │ + blcs 0x404370 │ │ │ │ cmnphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9509 │ │ │ │ - ldcvs 15, cr15, [r3, #-540]! @ 0xfffffde4 │ │ │ │ + ldcvs 15, cr15, [r3, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 15, 9, sl, fp, cr12 │ │ │ │ + mrrcvs 15, 9, sl, fp, cr13 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - svcge 0x0097f43d │ │ │ │ - blcs 0x26a330 │ │ │ │ - svcge 0x0093f73d │ │ │ │ + svcge 0x0098f43d │ │ │ │ + blcs 0x26a370 │ │ │ │ + svcge 0x0094f73d │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x154ff4 │ │ │ │ + bl 0x155034 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2b30 │ │ │ │ @ instruction: 0xf7fdfda9 │ │ │ │ - orrcs fp, r0, r5, lsl #31 │ │ │ │ + orrcs fp, r0, r6, lsl #31 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ ldrhi pc, [r7, #-65]! @ 0xffffffbf │ │ │ │ svcne 0x0078f5b2 │ │ │ │ ldrbhi pc, [sp, #-2]! @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -118045,1290 +118061,1290 @@ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf003428a │ │ │ │ @ instruction: 0xf5b2804a │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, sl, #88 @ 0x58 │ │ │ │ rsbshi pc, lr, #2 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281bc4 │ │ │ │ + bls 0x281c04 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d5078 │ │ │ │ + bl 0x1d50b8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2760 │ │ │ │ @ instruction: 0xf7fdf809 │ │ │ │ - @ instruction: 0xf404bf43 │ │ │ │ + @ instruction: 0xf404bf44 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf6488159 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ strtmi r8, [r1], -r9, lsr #6 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ @ instruction: 0xf8e4f7fb │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2710f8d2 │ │ │ │ @ instruction: 0xffe8f7fc │ │ │ │ - svclt 0x0022f7fd │ │ │ │ + svclt 0x0023f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e4318 │ │ │ │ + bl 0x1e4358 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2624 @ 0xa40 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff341856 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr4, cr13, {7} │ │ │ │ + blx 0xff341896 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr5, cr13, {7} │ │ │ │ @ instruction: 0xf53d00e7 │ │ │ │ - @ instruction: 0xf3c4aef0 │ │ │ │ + @ instruction: 0xf3c4aef1 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe9418a6 │ │ │ │ - mcrlt 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ + blx 0xfe9418e6 │ │ │ │ + mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #0, 8 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ @ instruction: 0xf5b28460 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vmla.i q12, q10, d3[1] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1c4190e │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr8, cr13, {7} │ │ │ │ + blx 0x1c4194e │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr9, cr13, {7} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ mvnhi pc, r1, asr #32 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281a2c │ │ │ │ + bls 0x281a6c │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d5210 │ │ │ │ + bl 0x1d5250 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2610 │ │ │ │ @ instruction: 0xf7fdff3d │ │ │ │ - @ instruction: 0x4621be77 │ │ │ │ + @ instruction: 0x4621be78 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff7af7fa │ │ │ │ + @ instruction: 0xff82f7fa │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12dd8c │ │ │ │ + bl 0x12ddcc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 5, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xff26f7fc │ │ │ │ - mcrlt 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr1, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ stmdals r7, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e98 │ │ │ │ @ instruction: 0xf7fdff0f │ │ │ │ - strtmi fp, [r1], -r9, asr #28 │ │ │ │ + strtmi fp, [r1], -sl, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff4cf7fa │ │ │ │ + @ instruction: 0xff54f7fa │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12dde8 │ │ │ │ + bl 0x12de28 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr3, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ @ instruction: 0xf7fdfee1 │ │ │ │ - @ instruction: 0x4621be1b │ │ │ │ + @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xffcaf7fa │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0x463b0233 │ │ │ │ - bl 0x12de44 │ │ │ │ + bl 0x12de84 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 0, pc, cr8, cr2, {6} @ │ │ │ │ mcr2 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ - mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e18 │ │ │ │ @ instruction: 0xf7fdfeb3 │ │ │ │ - strtmi fp, [r1], -sp, ror #27 │ │ │ │ + strtmi fp, [r1], -lr, ror #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xff9cf7fa │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12dea0 │ │ │ │ + bl 0x12dee0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ mrc2 7, 4, pc, cr12, cr12, {7} │ │ │ │ - ldcllt 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ + ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - ldcvs 15, cr15, [r1, #-380]! @ 0xfffffe84 │ │ │ │ - blvs 0xfe369ad0 │ │ │ │ + ldcvs 15, cr15, [r1, #-396]! @ 0xfffffe74 │ │ │ │ + blvs 0xfe369b10 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [r5], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - mcrrvs 13, 12, sl, sl, cr2 │ │ │ │ + mcrrvs 13, 12, sl, sl, cr3 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [sp, #244]! @ 0xf4 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + ldcge 4, cr15, [lr, #244]! @ 0xf4 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcrcs 8, 7, pc, cr8, cr2, {6} @ │ │ │ │ mrc2 7, 3, pc, cr6, cr12, {7} │ │ │ │ - ldclt 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ + ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - pldw [r4], #-3897 @ 0xfffff0c7 │ │ │ │ + pldw [r4], #-3901 @ 0xfffff0c3 │ │ │ │ @ instruction: 0xf47d1300 │ │ │ │ - ldcvs 13, cr10, [r2, #-656]! @ 0xfffffd70 │ │ │ │ + ldcvs 13, cr10, [r2, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 13, 9, sl, r2, cr14 │ │ │ │ + mrrcvs 13, 9, sl, r2, cr15 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [r9, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [sl, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf6489c07 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x1153e8 │ │ │ │ + bl 0x115428 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ @ instruction: 0xf7fdfe51 │ │ │ │ - strtmi fp, [r1], -fp, lsl #27 │ │ │ │ + strtmi fp, [r1], -ip, lsl #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff14f7fa │ │ │ │ + @ instruction: 0xff18f7fa │ │ │ │ stmdals r7, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf4036b8b │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xa4b1c │ │ │ │ - ldclge 4, cr15, [r7, #-244]! @ 0xffffff0c │ │ │ │ + bcs 0xa4b5c │ │ │ │ + ldclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - @ instruction: 0xf648ad72 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x10443c │ │ │ │ + @ instruction: 0xf648ad73 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x10447c │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e68 │ │ │ │ @ instruction: 0xf7fdfe2b │ │ │ │ - strtmi fp, [r1], -r5, ror #26 │ │ │ │ + strtmi fp, [r1], -r6, ror #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xff14f7fa │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155460 │ │ │ │ + bl 0x1554a0 │ │ │ │ @ instruction: 0xf6480282 │ │ │ │ - vbic.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vbic.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fc2e58 │ │ │ │ @ instruction: 0xf7fdfe11 │ │ │ │ - @ instruction: 0xf44fbd4b │ │ │ │ + @ instruction: 0xf44fbd4c │ │ │ │ vmlal.s q11, d1, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :64], r8 │ │ │ │ vmov.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r5, #-500]! @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - rsceq pc, r3, #41, 30 @ 0xa4 │ │ │ │ - stcge 5, cr15, [fp, #-500]! @ 0xfffffe0c │ │ │ │ - blvs 0xfe71f0c4 │ │ │ │ + rsceq pc, r3, #39, 30 @ 0x9c │ │ │ │ + stcge 5, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ + blvs 0xfe71f104 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r5, #-244]! @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - movwcs sl, #3360 @ 0xd20 │ │ │ │ + movwcs sl, #3361 @ 0xd21 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ @ instruction: 0xf7fc0207 │ │ │ │ @ instruction: 0xf7fdf909 │ │ │ │ - @ instruction: 0xf44fbd15 │ │ │ │ + @ instruction: 0xf44fbd16 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stcge 4, cr15, [sp, #-500] @ 0xfffffe0c │ │ │ │ + stcge 4, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2da8 │ │ │ │ @ instruction: 0xf7fdfdbd │ │ │ │ - @ instruction: 0xf5b5bcf7 │ │ │ │ + @ instruction: 0xf5b5bcf8 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - @ instruction: 0x4621acf2 │ │ │ │ + @ instruction: 0x4621acf3 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ + mcr2 7, 4, pc, cr0, cr10, {7} @ │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r7, {r8, r9, ip} │ │ │ │ @ instruction: 0xf4026b8a │ │ │ │ @ instruction: 0xf0416270 │ │ │ │ - bcs 0xa51e4 │ │ │ │ - ldclge 4, cr15, [pc], {61} @ 0x3d │ │ │ │ + bcs 0xa5224 │ │ │ │ + stclge 4, cr15, [r0], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - @ instruction: 0xf648acda │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x10456c │ │ │ │ + @ instruction: 0xf648acdb │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x1045ac │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d48 │ │ │ │ @ instruction: 0xf7fdfd93 │ │ │ │ - @ instruction: 0xf44fbccd │ │ │ │ + @ instruction: 0xf44fbcce │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ + stclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - adceq pc, r7, #1264 @ 0x4f0 │ │ │ │ - ldcge 5, cr15, [fp], #500 @ 0x1f4 │ │ │ │ - blvs 0xfe71f1a4 │ │ │ │ + adceq pc, r7, #1328 @ 0x530 │ │ │ │ + ldcge 5, cr15, [ip], #500 @ 0x1f4 │ │ │ │ + blvs 0xfe71f1e4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r5], #244 @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 12, cr10, [r7], {176} @ 0xb0 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stcls 12, cr10, [r7], {177} @ 0xb1 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1155bc │ │ │ │ + bl 0x1155fc │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ @ instruction: 0xf7fdfd67 │ │ │ │ - strtmi fp, [r1], -r1, lsr #25 │ │ │ │ + strtmi fp, [r1], -r2, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ mrc2 7, 2, pc, cr0, cr10, {7} │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e138 │ │ │ │ + bl 0x12e178 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - stclt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d18 │ │ │ │ @ instruction: 0xf7fdfd39 │ │ │ │ - @ instruction: 0x4621bc73 │ │ │ │ + @ instruction: 0x4621bc74 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e194 │ │ │ │ + bl 0x12e1d4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8], #840 @ 0x348 │ │ │ │ stc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - mrrclt 7, 15, pc, ip, cr13 @ │ │ │ │ + mrrclt 7, 15, pc, sp, cr13 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ @ instruction: 0xf7fdfd0b │ │ │ │ - strtmi fp, [r1], -r5, asr #24 │ │ │ │ + strtmi fp, [r1], -r6, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e1f0 │ │ │ │ + bl 0x12e230 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ ldc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ - stclt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0x83a3c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x283574 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x2835b4 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0x43bdf648 │ │ │ │ + mvnsmi pc, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - ldclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vaba.s8 d8, d17, d11 │ │ │ │ vst3. {d24,d26,d28}, [pc], r3 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strhi pc, [r5, r1] │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0x4621abfc │ │ │ │ + @ instruction: 0x4621abfd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr10, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfef41e5a │ │ │ │ - bllt 0xffcc1e60 │ │ │ │ + blx 0xfef41e9a │ │ │ │ + bllt 0xffd01ea0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x2834f8 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x283538 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - mvnmi pc, #72, 12 @ 0x4800000 │ │ │ │ + tstppl sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - bllt 0xff641e94 │ │ │ │ + bllt 0xff681ed4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ stmdals r7, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d68 │ │ │ │ @ instruction: 0xf7fdfc85 │ │ │ │ - @ instruction: 0x4621bbbf │ │ │ │ + strtmi fp, [r1], -r0, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ stc2l 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e2fc │ │ │ │ + bl 0x12e33c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ stc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - bllt 0xfeac1ef0 │ │ │ │ + bllt 0xfeb01f30 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ @ instruction: 0xf7fdfc57 │ │ │ │ - @ instruction: 0x4621bb91 │ │ │ │ + @ instruction: 0x4621bb92 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ stc2l 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e358 │ │ │ │ + bl 0x12e398 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldclcs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ mcrr2 7, 15, pc, r0, cr12 @ │ │ │ │ - bllt 0x1f41f4c │ │ │ │ + bllt 0x1f81f8c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ @ instruction: 0xf7fdfc29 │ │ │ │ - @ instruction: 0xf5b3bb63 │ │ │ │ + @ instruction: 0xf5b3bb64 │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ vst2.32 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e4 │ │ │ │ @ instruction: 0xf0020fc4 │ │ │ │ vst1.8 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0x46218492 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - vldmdbvs r3!, {s30-s166} │ │ │ │ + vldmdbvs r3!, {s30-s170} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 11, 4, sl, fp, cr8 │ │ │ │ + mrrcvs 11, 4, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x11810b8 │ │ │ │ + blge 0x11c10f8 │ │ │ │ @ instruction: 0xf6489a09 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73d2907 │ │ │ │ - bcs 0xaecb4 │ │ │ │ - blge 0xd010dc │ │ │ │ + bcs 0xaecf8 │ │ │ │ + blge 0xd4111c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf9ccf7fb │ │ │ │ - bllt 0xbc1fe8 │ │ │ │ + bllt 0xc02028 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmin.s8 q4, , │ │ │ │ vst3.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [r3], r1 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x4621ab14 │ │ │ │ + @ instruction: 0x4621ab15 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff542028 │ │ │ │ - bllt 0x2c2030 │ │ │ │ + blx 0xff542068 │ │ │ │ + bllt 0x302070 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x181238 │ │ │ │ + blge 0x1c1278 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0x1244 │ │ │ │ + bge 0x41284 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x168880 │ │ │ │ + bl 0x1688c0 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3406 │ │ │ │ @ instruction: 0xf7fdfb03 │ │ │ │ - andcs fp, r1, #897024 @ 0xdb000 │ │ │ │ + andcs fp, r1, #220, 20 @ 0xdc000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ addshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa42b0 │ │ │ │ + blcs 0xa42f0 │ │ │ │ strbhi pc, [r1, -r1] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_c, #57088 @ 0xdf00 │ │ │ │ - bge 0xff1016bc │ │ │ │ + msreq CPSR_c, #56576 @ 0xdd00 │ │ │ │ + bge 0xff1416fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8fcf7fc │ │ │ │ - blt 0xfefc20c8 │ │ │ │ + blt 0xff002108 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x18491c │ │ │ │ + b 0x18495c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #21757952 @ 0x14c0000 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x46218731 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + ldc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r4, {r1, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8a1 │ │ │ │ - andcs fp, r1, #643072 @ 0x9d000 │ │ │ │ + andcs fp, r1, #647168 @ 0x9e000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa4648 │ │ │ │ + blcs 0xa4688 │ │ │ │ teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_sxc, #41216 @ 0xa100 │ │ │ │ - bge 0xfe181738 │ │ │ │ + msreq CPSR_sxc, #40704 @ 0x9f00 │ │ │ │ + bge 0xfe1c1778 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf846f7fc │ │ │ │ - blt 0x2042144 │ │ │ │ + blt 0x2082184 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184998 │ │ │ │ + b 0x1849d8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #231735296 @ 0xdd00000 │ │ │ │ strbhi pc, [sp], r1 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462186bb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0323 │ │ │ │ - stmdbge r4, {r2, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdffaf │ │ │ │ - movwcs fp, #6751 @ 0x1a5f │ │ │ │ + movwcs fp, #6752 @ 0x1a60 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94224 │ │ │ │ + blcs 0x94264 │ │ │ │ @ instruction: 0x83a4f001 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x1581398 │ │ │ │ + bge 0x15c13d8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8a5 │ │ │ │ - movwcs fp, #6727 @ 0x1a47 │ │ │ │ + movwcs fp, #6728 @ 0x1a48 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94254 │ │ │ │ + blcs 0x94294 │ │ │ │ ldrhi pc, [r5, #-1]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xf813c8 │ │ │ │ + bge 0xfc1408 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8b0f7fc │ │ │ │ - blt 0xcc21e0 │ │ │ │ + blt 0xd02220 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184a34 │ │ │ │ + b 0x184a74 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #138 @ 0x8a │ │ │ │ rsbshi pc, sl, r2 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ @ instruction: 0x46218091 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r4, {r1, r2, r4, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdff25 │ │ │ │ - movwcs fp, #6673 @ 0x1a11 │ │ │ │ + movwcs fp, #6674 @ 0x1a12 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x942c0 │ │ │ │ + blcs 0x94300 │ │ │ │ strhi pc, [lr, #-1] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x201434 │ │ │ │ + bge 0x241474 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf89b │ │ │ │ - andcs fp, r1, #4079616 @ 0x3e4000 │ │ │ │ + andcs fp, r1, #4096000 @ 0x3e8000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ strbhi pc, [lr], r1 @ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0xa5d6c │ │ │ │ + blcs 0xa5dac │ │ │ │ ldrbhi pc, [r5], r1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_s, #259072 @ 0x3f400 │ │ │ │ - ldmibge pc, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + msreq CPSR_s, #257024 @ 0x3ec00 │ │ │ │ + stmibge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ - ldmiblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [sp], -r1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf41480b4 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x20422a6 │ │ │ │ + blx 0x20422e6 │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x12e6dc │ │ │ │ + bl 0x12e71c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x20422c8 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x2042308 │ │ │ │ + ldmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf6489204 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x104bd4 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x104c14 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ - blcs 0xfe8c2664 │ │ │ │ + blcs 0xfe8c26a4 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ @ instruction: 0xf9b8f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaa25 │ │ │ │ - @ instruction: 0xf3c4b9f7 │ │ │ │ + @ instruction: 0xf7fdaa27 │ │ │ │ + @ instruction: 0xf3c4b9f9 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ andls r9, r5, #8, 6 @ 0x20000000 │ │ │ │ - bl 0x1467c8 │ │ │ │ + bl 0x146808 │ │ │ │ @ instruction: 0xf3c40342 │ │ │ │ @ instruction: 0xf0013242 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf8d20342 │ │ │ │ movwls r2, #31584 @ 0x7b60 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - mcrrge 4, 3, pc, r9, cr14 @ │ │ │ │ - stmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcrrge 4, 3, pc, fp, cr14 @ │ │ │ │ + stmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf6489204 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x104c80 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x104cc0 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ ldrsbcs pc, [r0, #130] @ 0x82 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdac7e │ │ │ │ - vst2.32 {d11,d13}, [r4 :128], r1 │ │ │ │ + @ instruction: 0xf7fdac80 │ │ │ │ + vst2.32 {d11,d13}, [r4 :128], r3 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ orrhi pc, sp, #1073741824 @ 0x40000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf57d00e7 │ │ │ │ - strtmi sl, [r1], -sl, lsr #18 │ │ │ │ + strtmi sl, [r1], -fp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf99cf7fa │ │ │ │ + @ instruction: 0xf9a6f7fa │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155cd4 │ │ │ │ + bl 0x155d14 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb29a0 │ │ │ │ @ instruction: 0xf7fdfa95 │ │ │ │ - bcs 0x132878 │ │ │ │ + bcs 0x1328bc │ │ │ │ adcmi sp, r9, #1073741825 @ 0x40000001 │ │ │ │ - stmdbge pc, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d4281 │ │ │ │ - @ instruction: 0xf648a90c │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bl 0x145108 │ │ │ │ + @ instruction: 0xf648a90d │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + bl 0x145148 │ │ │ │ stmdbge r4, {r1, r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldmcs r0, {r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9c4f7fc │ │ │ │ - ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r2, [r4, #-769] @ 0xfffffcff │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fdfbbf │ │ │ │ - ldcvs 8, cr11, [r3, #-900]! @ 0xfffffc7c │ │ │ │ + ldcvs 8, cr11, [r3, #-904]! @ 0xfffffc78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 13, sl, fp, cr10 │ │ │ │ + mrrcvs 8, 13, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r5, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x104d7c │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x104dbc │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00a8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfb19 │ │ │ │ - ldcvs 8, cr11, [r3, #-716]! @ 0xfffffd34 │ │ │ │ + ldcvs 8, cr11, [r3, #-720]! @ 0xfffffd30 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 10, sl, fp, cr12 │ │ │ │ + mrrcvs 8, 10, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmiage r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x104dd8 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x104e18 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfaeb │ │ │ │ - movwcs fp, #2181 @ 0x885 │ │ │ │ + movwcs fp, #2182 @ 0x886 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f88 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ @ instruction: 0xf6480442 │ │ │ │ - vqdmlal.s , d0, d1[7] │ │ │ │ + vsubw.s8 , q8, d21 │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfac3 │ │ │ │ - ldcvs 8, cr11, [r3, #-372]! @ 0xfffffe8c │ │ │ │ + ldcvs 8, cr11, [r3, #-376]! @ 0xfffffe88 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr6 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x104e84 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x104ec4 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfa95 │ │ │ │ - ldcvs 8, cr11, [r3, #-188]! @ 0xffffff44 │ │ │ │ + ldcvs 8, cr11, [r3, #-192]! @ 0xffffff40 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 2, sl, fp, cr8 │ │ │ │ + mrrcvs 8, 2, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x104ee0 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x104f20 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfa67 │ │ │ │ - strtmi fp, [r1], -r1, lsl #16 │ │ │ │ + strtmi fp, [r1], -r2, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf928f7fa │ │ │ │ - blcs 0x120528 │ │ │ │ + @ instruction: 0xf92cf7fa │ │ │ │ + blcs 0x120568 │ │ │ │ ldrhi pc, [sl, #-769] @ 0xfffffcff │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042851b │ │ │ │ vqsub.s8 d24, d4, d31 │ │ │ │ - vmvn.i32 d17, #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28a0 │ │ │ │ @ instruction: 0xf7fcf895 │ │ │ │ - stcleq 15, cr11, [r5], #828 @ 0x33c │ │ │ │ + stcleq 15, cr11, [r5], #832 @ 0x340 │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #10 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ stmdbge r4, {r0, r3, r8, r9, ip, pc} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0xfe4c26d0 │ │ │ │ - svclt 0x00b2f7fc │ │ │ │ - blvs 0xfe71fbb8 │ │ │ │ + blx 0xfe4c2710 │ │ │ │ + svclt 0x00b3f7fc │ │ │ │ + blvs 0xfe71fbf8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00abf43c │ │ │ │ + svcge 0x00acf43c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-4006] @ 0xfffff05a │ │ │ │ + strls sl, [r7, #-4007] @ 0xfffff059 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addseq pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + adceq pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf9eaf7fb │ │ │ │ - svclt 0x0084f7fc │ │ │ │ + svclt 0x0085f7fc │ │ │ │ strls r2, [r7, #-768] @ 0xfffffd00 │ │ │ │ ldrmi r0, [sl], -r5, ror #25 │ │ │ │ andls r4, r9, #48, 12 @ 0x3000000 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ teqmi r5, #8, 4 @ 0x80000000 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ movwls r0, #34114 @ 0x8542 │ │ │ │ stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0x11c2768 │ │ │ │ - svclt 0x0066f7fc │ │ │ │ + blx 0x11c27a8 │ │ │ │ + svclt 0x0067f7fc │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x10505c │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x10509c │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0058f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf9a9 │ │ │ │ - @ instruction: 0xf414bf43 │ │ │ │ + @ instruction: 0xf414bf44 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #10 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ vmlsl.u , d4, d2[0] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r4, {r1, r2, r8, r9, ip, pc} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - orrsvc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + bicvc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eoreq pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + rsbeq pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strls r4, [r5], #-821 @ 0xfffffccb │ │ │ │ @ instruction: 0xf7fb9504 │ │ │ │ @ instruction: 0xf7fcf985 │ │ │ │ - @ instruction: 0xf5b3bf1f │ │ │ │ + @ instruction: 0xf5b3bf20 │ │ │ │ @ instruction: 0xf47c5f84 │ │ │ │ - @ instruction: 0xf404af1a │ │ │ │ + @ instruction: 0xf404af1b │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r3, sl, asr #12 │ │ │ │ - svcge 0x0011f57c │ │ │ │ + svcge 0x0012f57c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x244644 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x2446ac │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr12, cr12, {7} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf9bef7fb │ │ │ │ - mcrlt 7, 7, pc, cr0, cr12, {7} @ │ │ │ │ - blvs 0xfe71fd5c │ │ │ │ + mcrlt 7, 7, pc, cr1, cr12, {7} @ │ │ │ │ + blvs 0xfe71fd9c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr9, cr12, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf3c4aed4 │ │ │ │ + @ instruction: 0xf3c4aed5 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf918f7fb │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr2, cr12, {7} │ │ │ │ - blvs 0xfe71fdb8 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + blvs 0xfe71fdf8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 5, pc, cr11, cr12, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr12, cr12, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3750] @ 0xfffff15a │ │ │ │ + strls sl, [r7, #-3751] @ 0xfffff159 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addseq pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + adceq pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8eaf7fb │ │ │ │ - mcrlt 7, 4, pc, cr4, cr12, {7} @ │ │ │ │ - blvs 0xfe71fe14 │ │ │ │ + mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ + blvs 0xfe71fe54 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr13, cr12, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr14, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3704] @ 0xfffff188 │ │ │ │ + strls sl, [r7, #-3705] @ 0xfffff187 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addseq pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + adceq pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr7, cr12, {7} │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x129dc8 │ │ │ │ + bl 0x129e08 │ │ │ │ ldrtmi r0, [r0], -r5, lsl #5 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ strls r9, [r4], -r9, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf899 │ │ │ │ - strls fp, [r7, #-3635] @ 0xfffff1cd │ │ │ │ + strls fp, [r7, #-3636] @ 0xfffff1cc │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf876f7fb │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr0, cr12, {7} │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ - bl 0x105308 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ + bl 0x105348 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0018f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf853 │ │ │ │ - strls fp, [r7, #-3565] @ 0xfffff213 │ │ │ │ + strls fp, [r7, #-3566] @ 0xfffff212 │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fcf8af │ │ │ │ - movwcs fp, #3537 @ 0xdd1 │ │ │ │ + movwcs fp, #3538 @ 0xdd2 │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ stmiaeq r2!, {r1, r6, r9, sl, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a9308 │ │ │ │ andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fcf891 │ │ │ │ - @ instruction: 0xf3c4bdb3 │ │ │ │ + @ instruction: 0xf3c4bdb4 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xfff6f7fa │ │ │ │ - ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - blvs 0xfe71fffc │ │ │ │ + ldclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + blvs 0xfe72003c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r9, #240] @ 0xf0 │ │ │ │ + stcge 4, cr15, [sl, #240] @ 0xf0 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3460] @ 0xfffff27c │ │ │ │ + strls sl, [r7, #-3461] @ 0xfffff27b │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addseq pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + adceq pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xffc8f7fa │ │ │ │ - stcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + stcllt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ addcs r0, r0, #10682368 @ 0xa30000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ smlalbteq pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r4, #45090 @ 0xb022 │ │ │ │ svccc 0x0000f5b2 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -119338,259 +119354,259 @@ │ │ │ │ stmib sp, {r0, r3, r6, r7, r8, sl, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ @ instruction: 0xf84cf7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fca984 │ │ │ │ - @ instruction: 0xf8d1bda7 │ │ │ │ + @ instruction: 0xf7fca986 │ │ │ │ + @ instruction: 0xf8d1bda9 │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [lr, #496] @ 0x1f0 │ │ │ │ + stcge 4, cr15, [r0, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [sp, #-496]! @ 0xfffffe10 │ │ │ │ + stcge 4, cr15, [lr, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r1, #-240]! @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ @ instruction: 0xf8d1bad4 │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r0, #496] @ 0x1f0 │ │ │ │ + stcge 4, cr15, [r2, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [pc, #-496] @ 0x84a3c │ │ │ │ + ldcge 4, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r3, #-240] @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ - @ instruction: 0xf3c4b926 │ │ │ │ + @ instruction: 0xf3c4b928 │ │ │ │ @ instruction: 0xf6485201 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x14e078 │ │ │ │ + bl 0x14e0b8 │ │ │ │ strls r0, [r9, #-898] @ 0xfffffc7e │ │ │ │ ldrtmi r0, [r0], -r5, lsr #18 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ teqmi r5, #10682368 @ 0xa30000 │ │ │ │ strls sl, [r4, #-2308] @ 0xfffff6fc │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ @ instruction: 0xf7fcfa31 │ │ │ │ - @ instruction: 0x4621bcdd │ │ │ │ + @ instruction: 0x4621bcde │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ mcr2 7, 4, pc, cr14, cr9, {7} @ │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ pkhtbcs pc, r0, r2, asr #17 @ │ │ │ │ ldc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ - stcllt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + stcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x2846b4 │ │ │ │ + bls 0x2846f4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6588 │ │ │ │ + bl 0x1d65c8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25c0 │ │ │ │ @ instruction: 0xf7fcfd81 │ │ │ │ - @ instruction: 0x4621bcbb │ │ │ │ + @ instruction: 0x4621bcbc │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ mcr2 7, 3, pc, cr12, cr9, {7} @ │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ ldc2l 7, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ + stclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ stmdacs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ @ instruction: 0xf7fcf96f │ │ │ │ - @ instruction: 0x4621bc99 │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ mcr2 7, 2, pc, cr10, cr9, {7} @ │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2620f8d2 │ │ │ │ stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + stclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16956c │ │ │ │ + bl 0x1695ac │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ vmlal.u , d4, d2[0] │ │ │ │ ldrtmi r4, [r0], -r2, asr #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - blcs 0x18c30ac │ │ │ │ + blcs 0x18c30ec │ │ │ │ movwls r2, #21248 @ 0x5300 │ │ │ │ @ instruction: 0xf0030923 │ │ │ │ movwmi r0, #45832 @ 0xb308 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fca8b2 │ │ │ │ - bl 0x1f40b8 │ │ │ │ + @ instruction: 0xf7fca8b4 │ │ │ │ + bl 0x1f4100 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2544 @ 0x9f0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ - mrrclt 7, 15, pc, r0, cr12 @ │ │ │ │ + mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ - bcs 0x14c3114 │ │ │ │ + bcs 0x14c3154 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ @ instruction: 0xf7fcf915 │ │ │ │ - vmvn.i32 d27, #53247 @ 0x0000cfff │ │ │ │ + vqdmulh.s , q2, d0[0] │ │ │ │ movwls r5, #37377 @ 0x9201 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x147278 │ │ │ │ + bl 0x1472b8 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldclcs 8, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ strls r0, [r4, #-2211] @ 0xfffff75d │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ @ instruction: 0xf7fcf96f │ │ │ │ - @ instruction: 0x4621bc1b │ │ │ │ + @ instruction: 0x4621bc1c │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ stc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ ldc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ - stclt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x284530 │ │ │ │ + bls 0x284570 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d670c │ │ │ │ + bl 0x1d674c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ @ instruction: 0xf7fcfcbf │ │ │ │ - @ instruction: 0x4621bbf9 │ │ │ │ + @ instruction: 0x4621bbfa │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - @ instruction: 0xf249fc87 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ - bls 0x205b40 │ │ │ │ + vfma.f32 d31, d25, d3 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ + bls 0x205b80 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ stc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf648ac4d │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + @ instruction: 0xf648ac4f │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3bb27 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf1b38003 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abd4 │ │ │ │ + @ instruction: 0x4621abd5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xcc2ea6 │ │ │ │ - bllt 0xff2c2eac │ │ │ │ + blx 0xcc2ee6 │ │ │ │ + bllt 0xff302eec │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrhi pc, [sl], #-1 │ │ │ │ @ instruction: 0xf57c00e2 │ │ │ │ - @ instruction: 0x4621abbe │ │ │ │ + @ instruction: 0x4621abbf │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ + ldc2 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1567ac │ │ │ │ + bl 0x1567ec │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2940 │ │ │ │ @ instruction: 0xf7fcfd29 │ │ │ │ - @ instruction: 0xf5b2bba9 │ │ │ │ + @ instruction: 0xf5b2bbaa │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b287c2 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -r0, lsr #23 │ │ │ │ + strtmi sl, [r1], -r1, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfffc2f0c │ │ │ │ - bllt 0xfe5c2f14 │ │ │ │ + blx 0xfffc2f4c │ │ │ │ + bllt 0xfe602f54 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ msrhi CPSR_fxc, #1 │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - strtmi sl, [r1], -sl, lsl #23 │ │ │ │ + strtmi sl, [r1], -fp, lsl #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfffc2f2a │ │ │ │ + stc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x156814 │ │ │ │ + bl 0x156854 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ @ instruction: 0xf7fcfcf5 │ │ │ │ - @ instruction: 0xf404bb75 │ │ │ │ + @ instruction: 0xf404bb76 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ adcshi pc, r8, r1, lsl #2 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r3], #-1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243dc8 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x243e20 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x10c32e4 │ │ │ │ - blx 0xfea42f86 │ │ │ │ - bllt 0x1642f90 │ │ │ │ + blcs 0x10c3324 │ │ │ │ + blx 0xfea42fc6 │ │ │ │ + bllt 0x1682fd0 │ │ │ │ @ instruction: 0xf1010623 │ │ │ │ vhadd.s8 q12, q7, │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, lr, ror r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ ldrbthi pc, [r9], #1 @ │ │ │ │ @@ -119601,22 +119617,22 @@ │ │ │ │ strhi pc, [r6, #-1]! │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243d60 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x243db8 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfe8c334c │ │ │ │ - blx 0x1d42fee │ │ │ │ - bllt 0x942ff8 │ │ │ │ + bcs 0xfe8c338c │ │ │ │ + blx 0x1d4302e │ │ │ │ + bllt 0x983038 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ strthi pc, [fp], #-1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b28141 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b28456 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -119626,108 +119642,108 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3857d │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x4621813b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ - bl 0x1c6528 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ + bl 0x1c6568 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1760 @ 0x6e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0x4621ab57 │ │ │ │ + @ instruction: 0x4621ab59 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ usatcs pc, #16, r2, asr #17 @ │ │ │ │ - blx 0xfe8c3082 │ │ │ │ - blt 0xff743088 │ │ │ │ + blx 0xfe8c30c2 │ │ │ │ + blt 0xff7830c8 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - bge 0xff602290 │ │ │ │ + bge 0xff6422d0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcfa13 │ │ │ │ - vst1.64 {d11-d12}, [r4], r9 │ │ │ │ + vst1.64 {d11-d12}, [r4], sl │ │ │ │ strteq r1, [r0], -r0, asr #6 │ │ │ │ @ instruction: 0x81b9f101 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ eorhi pc, sl, #1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243c70 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x243cc8 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x4c343c │ │ │ │ - blx 0xfff430dc │ │ │ │ - blt 0xfeb430e8 │ │ │ │ + blcs 0x4c347c │ │ │ │ + blx 0xfff4311c │ │ │ │ + blt 0xfeb83128 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xbc30e4 │ │ │ │ - bls 0x2ab518 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + blx 0xc43124 │ │ │ │ + bls 0x2ab558 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1169d0 │ │ │ │ + bl 0x116a10 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xfe8c3468 │ │ │ │ - blx 0xfefc310c │ │ │ │ + blcs 0xfe8c34a8 │ │ │ │ + blx 0xfefc314c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcadab │ │ │ │ - @ instruction: 0xf1b3bafb │ │ │ │ + @ instruction: 0xf7fcadad │ │ │ │ + @ instruction: 0xf1b3bafd │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -ip, lsl #21 │ │ │ │ + strtmi sl, [r1], -sp, lsl #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ + mrrc2 7, 15, pc, ip, cr9 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf9e8f7fb │ │ │ │ - blt 0xfe0c313c │ │ │ │ + blt 0xfe10317c │ │ │ │ svcne 0x0040f5b3 │ │ │ │ movwhi pc, #32769 @ 0x8001 @ │ │ │ │ svcne 0x0048f5b3 │ │ │ │ ldrhi pc, [r6, #0]! │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ strtmi r8, [r1], -r3, asr #11 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - blls 0x243d74 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + blls 0x243de4 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - strtmi sl, [r1], -r1, asr #21 │ │ │ │ + strtmi sl, [r1], -r3, asr #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x643192 │ │ │ │ + blx 0x9431d2 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1d6a74 │ │ │ │ + bl 0x1d6ab4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2880 │ │ │ │ @ instruction: 0xf7fcff1b │ │ │ │ - @ instruction: 0xf5b2ba45 │ │ │ │ + @ instruction: 0xf5b2ba46 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #1073741871 @ 0x4000002f │ │ │ │ strbthi pc, [fp], r0 @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ ldrbthi pc, [r5], #1 @ │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strbthi pc, [r0], #1 @ │ │ │ │ @@ -119737,1742 +119753,1742 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ @ instruction: 0x83b9f001 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strbthi pc, [r5], r0, asr #32 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99509 │ │ │ │ - blls 0x244630 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + blls 0x244668 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2780f8d3 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1f4241c │ │ │ │ + bge 0x1fc245c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x284138 │ │ │ │ + bls 0x284178 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6b04 │ │ │ │ + bl 0x1d6b44 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2790 │ │ │ │ @ instruction: 0xf7fcfac3 │ │ │ │ - @ instruction: 0x4621b9fd │ │ │ │ + @ instruction: 0x4621b9fe │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1ac3246 │ │ │ │ - blvs 0xfe720730 │ │ │ │ + blx 0x1ac3286 │ │ │ │ + blvs 0xfe720770 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f7e8 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + blls 0x26f828 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7feaa45 │ │ │ │ + @ instruction: 0xf7feaa47 │ │ │ │ strtmi fp, [r1], -lr, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x11c328e │ │ │ │ - blvs 0xfe720778 │ │ │ │ + blx 0x11c32ce │ │ │ │ + blvs 0xfe7207b8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmibge r7!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f988 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + blls 0x26f9c8 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ubfxcs pc, r3, #17, #17 │ │ │ │ mcr2 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7feaa21 │ │ │ │ + @ instruction: 0xf7feaa23 │ │ │ │ vst2.32 {d27,d29}, [pc :128], r4 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - stmibge sp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf9ab │ │ │ │ - bcs 0xb3990 │ │ │ │ - ldmibge sp, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0xb39d4 │ │ │ │ + ldmibge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf648a998 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ - bl 0x145ff0 │ │ │ │ + @ instruction: 0xf648a999 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ + bl 0x146030 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0x14c3320 │ │ │ │ - stmiblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x14c3360 │ │ │ │ + stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - mcrrvs 9, 8, sl, fp, cr6 @ │ │ │ │ + mcrrvs 9, 8, sl, fp, cr7 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stmibge r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2e78 │ │ │ │ @ instruction: 0xf7fcfa39 │ │ │ │ - @ instruction: 0x4621b973 │ │ │ │ + @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff8c335a │ │ │ │ + blx 0xff84339a │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf952f7fb │ │ │ │ - stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r2, #91136 @ 0x16400 │ │ │ │ - ldmdbge fp, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe720864 │ │ │ │ + rsceq pc, r2, #89088 @ 0x15c00 │ │ │ │ + ldmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe7208a4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r5, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2384 @ 0x950 │ │ │ │ + movwcs sl, #2385 @ 0x951 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ + vmvn.i32 d20, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfd39 │ │ │ │ - strtmi fp, [r1], -r5, asr #18 │ │ │ │ + strtmi fp, [r1], -r6, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x6c33b6 │ │ │ │ + blx 0x5c33f6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf81ef7fb │ │ │ │ - ldmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - bls 0x2438d8 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x243928 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff0c374c │ │ │ │ - blx 0x4c33ee │ │ │ │ + bcs 0xff0c378c │ │ │ │ + blx 0x4c342e │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fca89b │ │ │ │ - strtmi fp, [r1], -r9, lsl #19 │ │ │ │ + @ instruction: 0xf7fca89d │ │ │ │ + strtmi fp, [r1], -fp, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1243400 │ │ │ │ - blcs 0x1212ec │ │ │ │ + blx 0x1343440 │ │ │ │ + blcs 0x12132c │ │ │ │ cmpphi pc, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041834e │ │ │ │ vcge.s8 q12, q2, │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 q10, d0, d17 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ stmdals r7, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ @ instruction: 0xf7fcf9b3 │ │ │ │ - @ instruction: 0xf7f9b8ed │ │ │ │ - bls 0x243a04 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf7f9b8ee │ │ │ │ + bls 0x243a6c │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x17c3478 │ │ │ │ - ldmlt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x17c34b8 │ │ │ │ + ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf877 │ │ │ │ - stmiaeq r2!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ + stmiaeq r2!, {r4, r6, r7, fp, ip, sp, pc} │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ - b 0x185ce0 │ │ │ │ + b 0x185d20 │ │ │ │ tstmi sl, #0, 14 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ andhi pc, r3, #1 │ │ │ │ rscshi pc, r7, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ stmib sp, {r2, r3, r4, r6, r7, r9, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ ldccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - blx 0x6434f2 │ │ │ │ + blx 0x643532 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcacf0 │ │ │ │ - strtmi fp, [r1], -r9, lsl #18 │ │ │ │ + @ instruction: 0xf7fcacf2 │ │ │ │ + strtmi fp, [r1], -fp, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x3c3502 │ │ │ │ + blx 0x343542 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xffbaf7fa │ │ │ │ - ldmlt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - stmdbge r4, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf80d │ │ │ │ - stmdage r4, {r0, r2, r7, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1ec3534 │ │ │ │ + blx 0x1e43574 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-488]! @ 0xfffffe18 │ │ │ │ + ldcvs 8, cr10, [r3, #-492]! @ 0xfffffe14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr4 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdage r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - subcc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + addcc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ - stmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - vldmdbvs r3!, {s30-s84} │ │ │ │ + vldmdbvs r3!, {s30-s80} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr6 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - eorsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + addmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ - stmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r1, #233472 @ 0x39000 │ │ │ │ - ldmdage fp!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe720aa4 │ │ │ │ + rsceq pc, r1, #225280 @ 0x37000 │ │ │ │ + ldmdage ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe720ae4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r5!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2096 @ 0x830 │ │ │ │ + movwcs sl, #2097 @ 0x831 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 d20, d1, #64 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfc19 │ │ │ │ - strtmi fp, [r1], -r5, lsr #16 │ │ │ │ + strtmi fp, [r1], -r6, lsr #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9f8f7f9 │ │ │ │ - blvs 0xfe720ae0 │ │ │ │ + @ instruction: 0xf9f4f7f9 │ │ │ │ + blvs 0xfe720b20 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2066 @ 0x812 │ │ │ │ + movwcs sl, #2067 @ 0x813 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmlal.s q10, d16, d1[5] │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfbfb │ │ │ │ - strtmi fp, [r1], -r7, lsl #16 │ │ │ │ + strtmi fp, [r1], -r8, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9daf7f9 │ │ │ │ - blvs 0xfe720b1c │ │ │ │ + @ instruction: 0xf9d6f7f9 │ │ │ │ + blvs 0xfe720b5c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00f9f43b │ │ │ │ + svcge 0x00faf43b │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - movwcs sl, #4084 @ 0xff4 │ │ │ │ + movwcs sl, #4085 @ 0xff5 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 d19, d5, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fbfbdd │ │ │ │ - strcs fp, [r0], #-4073 @ 0xfffff017 │ │ │ │ - teqpvs r5, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + andcs fp, r0, #936 @ 0x3a8 │ │ │ │ + msrvs SPSR_fsc, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - addcc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ + sbccc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf89ef7fb │ │ │ │ - svclt 0x00d8f7fb │ │ │ │ - @ instruction: 0xf6482400 │ │ │ │ - vorr.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + svclt 0x00d9f7fb │ │ │ │ + @ instruction: 0xf6482200 │ │ │ │ + vorr.i32 , #1280 @ 0x00000500 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ - vshl.s8 d18, d6, d8 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ + vhsub.s8 d23, d8, d6 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ stmib sp, {r0, r1, r2, r9}^ │ │ │ │ @ instruction: 0xf7fb5508 │ │ │ │ @ instruction: 0xf7fbf88d │ │ │ │ - strcs fp, [r0], #-4039 @ 0xfffff039 │ │ │ │ - orrvc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + andcs fp, r0, #200, 30 @ 0x320 │ │ │ │ + @ instruction: 0x73bdf648 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - sbcscc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ + andsmi pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ - svclt 0x00b6f7fb │ │ │ │ + svclt 0x00b7f7fb │ │ │ │ orrcs r0, r0, r7, ror #18 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ strdmi r0, [r1], -sl @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x1456364 │ │ │ │ + b 0x14563a4 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13303 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vrhadd.s8 d8, d1, d0 │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, pc} │ │ │ │ tstphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fb9306 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc], #-248 @ 0x85638 │ │ │ │ - svclt 0x00f6f7fb │ │ │ │ + stcge 4, cr15, [pc], #-248 @ 0x85678 │ │ │ │ + svclt 0x00f8f7fb │ │ │ │ @ instruction: 0xf43b2a00 │ │ │ │ - mcrrvs 15, 8, sl, fp, cr8 │ │ │ │ + mcrrvs 15, 8, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x0083f43b │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + svcge 0x0084f43b │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2d58 │ │ │ │ @ instruction: 0xf7fbf83b │ │ │ │ - qsub16mi fp, r1, r5 │ │ │ │ + qsub16mi fp, r1, r6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf89cf7f9 │ │ │ │ - rsceq pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0xf8a0f7f9 │ │ │ │ + eorne pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xac287c │ │ │ │ - svclt 0x00caf7fb │ │ │ │ - blvs 0xfe720c5c │ │ │ │ + bge 0xb428bc │ │ │ │ + svclt 0x00ccf7fb │ │ │ │ + blvs 0xfe720c9c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r9!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - vbic.i16 d26, #196 @ 0x00c4 │ │ │ │ + vbic.i16 d26, #198 @ 0x00c6 │ │ │ │ @ instruction: 0xf1b84881 │ │ │ │ @ instruction: 0xf43b0f03 │ │ │ │ - ldrtmi sl, [r0], -lr, asr #30 │ │ │ │ + ldrtmi sl, [r0], -pc, asr #30 │ │ │ │ ldc2 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0x4630afb3 │ │ │ │ - @ instruction: 0xffacf014 │ │ │ │ + @ instruction: 0x4630afb5 │ │ │ │ + @ instruction: 0xffb4f014 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf3c4afad │ │ │ │ + @ instruction: 0xf3c4afaf │ │ │ │ strteq r3, [r2], r2, asr #14 │ │ │ │ strbeq lr, [r7, -pc, asr #20] │ │ │ │ eorhi pc, r4, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, ip, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf041821d │ │ │ │ @ instruction: 0xf09e8181 │ │ │ │ - pkhbtmi pc, r1, pc, lsl #20 @ │ │ │ │ - stc2l 0, cr15, [r2, #-628]! @ 0xfffffd8c │ │ │ │ + pkhbtmi pc, r1, fp, lsl #20 @ │ │ │ │ + ldc2l 0, cr15, [lr, #-628] @ 0xfffffd8c │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1a27fc │ │ │ │ + bl 0x1a283c │ │ │ │ @ instruction: 0xf7eb0448 │ │ │ │ - @ instruction: 0xf648f919 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ - bl 0xc5cd8 │ │ │ │ + @ instruction: 0xf648f91d │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ + bl 0xc5d18 │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ strtmi r4, [r8], -fp, asr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d64630 │ │ │ │ - svcvs 0x00b3fdf7 │ │ │ │ + svcvs 0x00b3fdd1 │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - @ instruction: 0xf7fdaf75 │ │ │ │ - strtmi fp, [r1], -r6, asr #24 │ │ │ │ + @ instruction: 0xf7fdaf77 │ │ │ │ + strtmi fp, [r1], -r8, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff2ef7f8 │ │ │ │ + @ instruction: 0xff34f7f8 │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r4, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ @ instruction: 0xf7fbff3f │ │ │ │ - @ instruction: 0xf44fbeef │ │ │ │ + @ instruction: 0xf44fbef0 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - mcrge 4, 7, pc, cr7, cr11, {3} @ │ │ │ │ + mcrge 4, 7, pc, cr8, cr11, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfee5 │ │ │ │ - @ instruction: 0x4621bedb │ │ │ │ + @ instruction: 0x4621bedc │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffbaf7f8 │ │ │ │ + @ instruction: 0xffc6f7f8 │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7174 │ │ │ │ + bl 0x1d71b4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ @ instruction: 0xff8af7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae91 │ │ │ │ - strtmi fp, [r1], -fp, lsr #30 │ │ │ │ + strtmi fp, [r1], -sp, lsr #30 │ │ │ │ @ instruction: 0xf7f8a804 │ │ │ │ - stmdbge r4, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x19829d8 │ │ │ │ - svclt 0x001ef7fb │ │ │ │ + blge 0x1982a18 │ │ │ │ + svclt 0x0020f7fb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_sxc, #1556480 @ 0x17c000 │ │ │ │ - mcrge 5, 5, pc, cr9, cr11, {3} @ │ │ │ │ + msreq CPSR_sxc, #1523712 @ 0x174000 │ │ │ │ + mcrge 5, 5, pc, cr10, cr11, {3} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ - mcrlt 7, 5, pc, cr4, cr11, {7} @ │ │ │ │ + mcrlt 7, 5, pc, cr5, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ + ldcvs 15, cr15, [r3, #-572]! @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 13, 5, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldclge 4, cr15, [r8, #-244] @ 0xffffff0c │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ @ instruction: 0x463b0533 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ @ instruction: 0xff48f7fa │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdaeeb │ │ │ │ + @ instruction: 0xf7fdaeed │ │ │ │ strtmi fp, [r1], -r9, asr #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff5ef7f8 │ │ │ │ - blvs 0xfe720e2c │ │ │ │ + @ instruction: 0xff6af7f8 │ │ │ │ + blvs 0xfe720e6c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldcge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270a54 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + blls 0x270a94 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 6, pc, cr6, cr11, {3} @ │ │ │ │ + mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr9, cr13, {1} @ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr2, cr11, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr11, {7} │ │ │ │ mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47b429a │ │ │ │ - strtmi sl, [r1], -r0, asr #28 │ │ │ │ + strtmi sl, [r1], -r1, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8cef7f9 │ │ │ │ + @ instruction: 0xf8ccf7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 1, pc, cr14, cr10, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr4, cr11, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - bls 0x2452d0 │ │ │ │ - cmppcs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + bls 0x245320 │ │ │ │ + cmnpcs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr4, cr13, {1} │ │ │ │ - mcrlt 7, 4, pc, cr4, cr11, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr6, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ ldcvs 15, cr15, [r3, #-532]! @ 0xfffffdec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 14, 15, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrge 4, 7, pc, cr12, cr13, {1} @ │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d730c │ │ │ │ + bl 0x1d734c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 3, pc, cr2, cr11, {3} @ │ │ │ │ + mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0029f43d │ │ │ │ - mcrlt 7, 2, pc, cr14, cr11, {7} @ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr0, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - blls 0x2855a0 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + blls 0x285610 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2700f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr13, {1} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr4, cr11, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-676]! @ 0xfffffd5c │ │ │ │ + ldcvs 14, cr15, [r3, #-724]! @ 0xfffffd2c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - mrrcvs 15, 6, sl, fp, cr5 │ │ │ │ + mrrcvs 15, 6, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x0060f43b │ │ │ │ + svcge 0x0062f43b │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d73ac │ │ │ │ + bl 0x1d73ec │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1488 @ 0x5d0 │ │ │ │ mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae11 │ │ │ │ - @ instruction: 0xf5b3bf51 │ │ │ │ + @ instruction: 0xf7fbae13 │ │ │ │ + @ instruction: 0xf5b3bf53 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r5, r7, lsr #32 │ │ │ │ - ldcge 5, cr15, [sp, #492] @ 0x1ec │ │ │ │ + ldcge 5, cr15, [lr, #492] @ 0x1ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x24535c │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x2453c4 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff08f7f9 │ │ │ │ - stclt 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + stclt 7, cr15, [r9, #1004] @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_xc, #3342336 @ 0x330000 │ │ │ │ - ldclge 5, cr15, [sp, #-492]! @ 0xfffffe14 │ │ │ │ + msreq CPSR_xc, #3211264 @ 0x310000 │ │ │ │ + ldclge 5, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - ldcllt 7, cr15, [r8, #-1004]! @ 0xfffffc14 │ │ │ │ + ldcllt 7, cr15, [r9, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ ldcvs 14, cr15, [r3, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 12, 10, sl, fp, cr8 │ │ │ │ + mrrcvs 12, 10, sl, fp, cr10 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stcge 4, cr15, [r3], #240 @ 0xf0 │ │ │ │ + stcge 4, cr15, [r5], #240 @ 0xf0 │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7450 │ │ │ │ + bl 0x1d7490 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r0, #492] @ 0x1ec │ │ │ │ - ldclt 7, cr15, [r5], {252} @ 0xfc │ │ │ │ + stclge 4, cr15, [r2, #492] @ 0x1ec │ │ │ │ + ldclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-204]! @ 0xffffff34 │ │ │ │ + ldcvs 14, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 14, 11, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr13, {1} │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7498 │ │ │ │ + bl 0x1d74d8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1536 @ 0x600 │ │ │ │ ldc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdad9b │ │ │ │ + @ instruction: 0xf7fdad9d │ │ │ │ strtmi fp, [r1], -r1, lsr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ mrc2 7, 4, pc, cr10, cr8, {7} │ │ │ │ - blvs 0xfe7210cc │ │ │ │ + blvs 0xfe72110c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldcge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270ef8 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + blls 0x270f38 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9e4f7fb │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdad77 │ │ │ │ + @ instruction: 0xf7fdad79 │ │ │ │ stmdage r4, {r0, r1, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - msreq CPSR_, #732 @ 0x2dc │ │ │ │ - stcge 5, cr15, [r1, #-492] @ 0xfffffe14 │ │ │ │ + msreq CPSR_, #724 @ 0x2d4 │ │ │ │ + stcge 5, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x1fc3c3a │ │ │ │ - ldcllt 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ + blx 0x1fc3c7a │ │ │ │ + ldcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_x, #668 @ 0x29c │ │ │ │ - ldclge 5, cr15, [r1], #492 @ 0x1ec │ │ │ │ + msreq CPSR_x, #660 @ 0x294 │ │ │ │ + ldclge 5, cr15, [r2], #492 @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe443c5a │ │ │ │ - stcllt 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ + blx 0xfe443c9a │ │ │ │ + stcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ smladxcs r2, r0, r6, r4 │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ + stclge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strvc lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x245b98 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + blls 0x245bd0 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smmlscs r0, r3, r8, pc @ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ - stclt 7, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - ldc2l 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + ldc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ + teqpne r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8534630 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + ldcge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blt 0x1483cfc │ │ │ │ + blt 0x1483d3c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc85 │ │ │ │ - @ instruction: 0x4621bc99 │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 5, pc, cr12, cr8, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr10, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + stclt 7, cr15, [sp], {251} @ 0xfb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb65 │ │ │ │ - @ instruction: 0x4621bc7f │ │ │ │ + strtmi fp, [r1], -r0, lsl #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr2, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ - ldcllt 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ + ldcllt 7, cr15, [r3], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc51 │ │ │ │ - strtmi fp, [r1], -r5, ror #24 │ │ │ │ + strtmi fp, [r1], -r6, ror #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r7, -r2, lsl #14] │ │ │ │ stc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0x4621acbf │ │ │ │ + strtmi sl, [r1], -r1, asr #25 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xff36f7f8 │ │ │ │ + @ instruction: 0xff34f7f8 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ - bl 0x1c7288 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ + bl 0x1c72c8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1712 @ 0x6b0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 5, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbab50 │ │ │ │ - strtmi fp, [r1], -r5, lsr #25 │ │ │ │ + @ instruction: 0xf7fbab52 │ │ │ │ + strtmi fp, [r1], -r7, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 2, pc, cr14, cr8, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr12, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfee43dd6 │ │ │ │ - stclt 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfee43e16 │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0x85a44 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb49 │ │ │ │ - @ instruction: 0xf221bc21 │ │ │ │ + @ instruction: 0xf221bc22 │ │ │ │ addcs pc, r0, r1, lsr #26 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf47c4282 │ │ │ │ - stmib sp, {r1, r2, r3, r4, r6, fp, sp, pc}^ │ │ │ │ + stmib sp, {r5, r6, fp, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ @ instruction: 0xff58f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fba850 │ │ │ │ - @ instruction: 0x4621bc73 │ │ │ │ + @ instruction: 0xf7fba852 │ │ │ │ + @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 0, pc, cr12, cr8, {7} │ │ │ │ + mrc2 7, 0, pc, cr10, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff943e38 │ │ │ │ - bllt 0xfffc3e40 │ │ │ │ + blx 0xff943e78 │ │ │ │ + bllt 0x3e80 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x1ec3e52 │ │ │ │ - bllt 0xffcc3e58 │ │ │ │ + blx 0x1ec3e92 │ │ │ │ + bllt 0xffd03e98 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb0b │ │ │ │ - strtmi fp, [r1], -r3, ror #23 │ │ │ │ + strtmi fp, [r1], -r4, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ + mcr2 7, 3, pc, cr14, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x8c3e86 │ │ │ │ - bllt 0xff643e8c │ │ │ │ + blx 0x8c3ec6 │ │ │ │ + bllt 0xff683ecc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb13 │ │ │ │ - strtmi fp, [r1], -r9, asr #23 │ │ │ │ + strtmi fp, [r1], -sl, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [r0], #992 @ 0x3e0 │ │ │ │ - addcc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + sbccc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibge r3!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldclt 7, cr15, [lr], {251} @ 0xfb │ │ │ │ + stclt 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r4, {r1, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbf8d7 │ │ │ │ - strtmi fp, [r1], -r5, lsr #23 │ │ │ │ + strtmi fp, [r1], -r6, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8e8f7fa │ │ │ │ - bllt 0xfe6c3f08 │ │ │ │ + bllt 0xfe703f48 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbf8bd │ │ │ │ - stmdage r4, {r0, r1, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #34337 @ 0x8621 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_, #10176 @ 0x27c0 │ │ │ │ - blge 0xfe103534 │ │ │ │ + msreq CPSR_, #10048 @ 0x2740 │ │ │ │ + blge 0xfe143574 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf99ef7fa │ │ │ │ - bllt 0x1fc3f40 │ │ │ │ + bllt 0x2003f80 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ + stc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r4, {r1, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbf953 │ │ │ │ - strtmi fp, [r1], -sp, ror #22 │ │ │ │ + strtmi fp, [r1], -lr, ror #22 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf964f7fa │ │ │ │ - bllt 0x18c3f78 │ │ │ │ + bllt 0x1903fb8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbf939 │ │ │ │ - @ instruction: 0x4621bb53 │ │ │ │ + @ instruction: 0x4621bb54 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xffd43f94 │ │ │ │ + blx 0xffdc3fd4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf648abad │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ + @ instruction: 0xf648abaf │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ @ instruction: 0xf7ff0533 │ │ │ │ strtmi fp, [r1], -sp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - vqdmulh.s , , │ │ │ │ - vqdmlal.s q8, d16, d0[7] │ │ │ │ + vpadd.i8 , , │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf7fe0333 │ │ │ │ strtmi fp, [r1], -r2, asr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xfffaf7f9 │ │ │ │ - bllt 0x943ff4 │ │ │ │ + bllt 0x984034 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffcf │ │ │ │ - @ instruction: 0x4621bb15 │ │ │ │ + @ instruction: 0x4621bb16 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_sc, #2624 @ 0xa40 │ │ │ │ - blge 0x383620 │ │ │ │ + msreq CPSR_sc, #2496 @ 0x9c0 │ │ │ │ + blge 0x3c3660 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xffc0f7f9 │ │ │ │ - bllt 0x24402c │ │ │ │ + bllt 0x28406c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrhi pc, [pc], #0 @ 0x8604c │ │ │ │ + ldrhi pc, [pc], #0 @ 0x8608c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244cf0 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x244d48 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfecc43bc │ │ │ │ - blx 0xf4405a │ │ │ │ - blt 0xffb44064 │ │ │ │ + bcs 0xfecc43fc │ │ │ │ + blx 0xf4409a │ │ │ │ + blt 0xffb840a4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x1ec406a │ │ │ │ - bicseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + blx 0xfe1c40aa │ │ │ │ + mvnseq pc, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrlt 7, 7, pc, cr15, cr14, {7} @ │ │ │ │ - blcs 0xd4ca8 │ │ │ │ + blcs 0xd4ce8 │ │ │ │ strhi pc, [r6, #-512]! @ 0xfffffe00 │ │ │ │ - rsceq pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + eorne pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffa431ac │ │ │ │ - bllt 0xdc40a4 │ │ │ │ + bge 0xffa431ec │ │ │ │ + bllt 0xe440e4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4031cc │ │ │ │ - bllt 0x9440c8 │ │ │ │ + blge 0x40320c │ │ │ │ + bllt 0x9c4108 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strhi pc, [r4, #-0] │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244c58 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x244cb0 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x14c4454 │ │ │ │ - blx 0xffc440f0 │ │ │ │ - blt 0xfe8440fc │ │ │ │ + blcs 0x14c4494 │ │ │ │ + blx 0xffc44130 │ │ │ │ + blt 0xfe88413c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff903224 │ │ │ │ - blt 0xffe44120 │ │ │ │ + bge 0xff903264 │ │ │ │ + blt 0xffec4160 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00074630 │ │ │ │ @ instruction: 0xf8fef7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab11 │ │ │ │ - strtmi fp, [r1], -r5, ror #21 │ │ │ │ + strtmi fp, [r1], -r7, ror #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xfffaf7f9 │ │ │ │ - blt 0x1c4415c │ │ │ │ + blt 0x1c8419c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffcf │ │ │ │ - strtmi fp, [r1], -r1, ror #20 │ │ │ │ + strtmi fp, [r1], -r2, ror #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfe844178 │ │ │ │ + blx 0xfeac41b8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0x1ec418a │ │ │ │ + blx 0x1ec41ca │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab94 │ │ │ │ - @ instruction: 0x4621bab9 │ │ │ │ + @ instruction: 0x4621babb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcrr2 7, 15, pc, r2, cr8 @ │ │ │ │ + mcrr2 7, 15, pc, r0, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf882f7fa │ │ │ │ - blt 0x11441b4 │ │ │ │ + blt 0x11841f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf858f7fa │ │ │ │ - blt 0xe441cc │ │ │ │ + blt 0xe8420c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x12032f4 │ │ │ │ - blt 0xfe4441f0 │ │ │ │ + bge 0x1203334 │ │ │ │ + blt 0xfe4c4230 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ - blvs 0xfe7216e4 │ │ │ │ + stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ + blvs 0xfe721724 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf64aa90d │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ + @ instruction: 0xf64aa90f │ │ │ │ + vmov.i32 q9, #1280 @ 0x00000500 │ │ │ │ ldrtmi r0, [fp], -r7, lsl #4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fcaa6f │ │ │ │ - @ instruction: 0x4621b8ff │ │ │ │ + @ instruction: 0xf7fcaa71 │ │ │ │ + strtmi fp, [r1], -r1, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, r4, cr8 @ │ │ │ │ + mrrc2 7, 15, pc, r2, cr8 @ │ │ │ │ @ instruction: 0x4621e775 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - ldcvs 12, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ + ldcvs 12, cr15, [r3, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 10, 8, sl, fp, cr0 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x1f83370 │ │ │ │ - subsvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + bge 0x1f833b0 │ │ │ │ + addsvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ stmdacs r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1243480 │ │ │ │ - blt 0x1c0428c │ │ │ │ + bge 0x12c34c0 │ │ │ │ + blt 0x1c042cc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xdc34a4 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + bge 0xe434e4 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe53 │ │ │ │ - @ instruction: 0x4621b9b7 │ │ │ │ + @ instruction: 0x4621b9b8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfeb442ce │ │ │ │ + blx 0xfeac430e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ - stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfeb1 │ │ │ │ - @ instruction: 0x4621b99d │ │ │ │ + @ instruction: 0x4621b99e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe4c4302 │ │ │ │ + blx 0xfe444342 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ - ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe9c431a │ │ │ │ + blx 0xfe94435a │ │ │ │ @ instruction: 0xf57b0320 │ │ │ │ - stmdbge r4, {r1, r2, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe77 │ │ │ │ - strtmi fp, [r1], -r1, lsl #19 │ │ │ │ + strtmi fp, [r1], -r2, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfedc433a │ │ │ │ + blx 0xfed4437a │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f99f07 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdage pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - ldmiblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - strb pc, [sp, r1, asr #23]! @ │ │ │ │ + @ instruction: 0xe7edfbbf │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1fc436a │ │ │ │ + blx 0x1f443aa │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfdd7 │ │ │ │ - @ instruction: 0x4621b959 │ │ │ │ + @ instruction: 0x4621b95a │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_xc, #111616 @ 0x1b400 │ │ │ │ - stmdbge pc, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + msreq CPSR_xc, #109568 @ 0x1ac00 │ │ │ │ + ldmdbge r0, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 7, pc, cr4, cr9, {7} │ │ │ │ - stmdblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbff05 │ │ │ │ - @ instruction: 0x4621b93d │ │ │ │ + @ instruction: 0x4621b93e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xcc43c2 │ │ │ │ + blx 0xc44402 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 6, pc, cr10, cr9, {7} │ │ │ │ - ldmdblt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, pc}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - blx 0xfe144416 │ │ │ │ + blx 0xfe144456 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadb4 │ │ │ │ - @ instruction: 0xf5b3b975 │ │ │ │ + @ instruction: 0xf5b3b977 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -r9, ror #6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf92cf7f8 │ │ │ │ + @ instruction: 0xf932f7f8 │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x157d1c │ │ │ │ + bl 0x157d5c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ @ instruction: 0xf7fbf941 │ │ │ │ - @ instruction: 0x4621b8f1 │ │ │ │ + @ instruction: 0x4621b8f2 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_c, #5120 @ 0x1400 │ │ │ │ - stmiage r7!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_c, #3072 @ 0xc00 │ │ │ │ + stmiage r8!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ - stmialt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - movwcs pc, #55817 @ 0xda09 @ │ │ │ │ - rsbsvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + movwcs pc, #55821 @ 0xda0d @ │ │ │ │ + adcsvc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf994f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbac48 │ │ │ │ - @ instruction: 0x4621b935 │ │ │ │ + @ instruction: 0xf7fbac4a │ │ │ │ + @ instruction: 0x4621b937 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf91ef7f8 │ │ │ │ - blvs 0xfe721994 │ │ │ │ + @ instruction: 0xf928f7f8 │ │ │ │ + blvs 0xfe7219d4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x230b6c │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x230bac │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb444d8 │ │ │ │ + blx 0xb44518 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea913 │ │ │ │ + @ instruction: 0xf7fea915 │ │ │ │ @ instruction: 0x4621b992 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe2c44ee │ │ │ │ + blx 0xfe24452e │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ - bl 0x1c79e4 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ + bl 0x1c7a24 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrb r2, [r0], #-1680 @ 0xfffff970 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ - stmialt lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x13c4536 │ │ │ │ - blvs 0xfe721a24 │ │ │ │ + blx 0x1344576 │ │ │ │ + blvs 0xfe721a64 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 2, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ @ instruction: 0xf24bae3b │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmvn.i32 d17, #2304 @ 0x00000900 │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff3c4560 │ │ │ │ + blx 0xff3c45a0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8cf │ │ │ │ + @ instruction: 0xf7fea8d1 │ │ │ │ strtmi fp, [r1], -sp, lsr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf8b6f7f8 │ │ │ │ - blvs 0xfe721a64 │ │ │ │ + @ instruction: 0xf8c0f7f8 │ │ │ │ + blvs 0xfe721aa4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2318b8 │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x2318f8 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9c2f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8ab │ │ │ │ + @ instruction: 0xf7fea8ad │ │ │ │ stmib sp, {r0, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - blx 0x18445ce │ │ │ │ + blx 0x184460e │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac76 │ │ │ │ - @ instruction: 0x4621b899 │ │ │ │ + @ instruction: 0xf7fbac78 │ │ │ │ + @ instruction: 0x4621b89b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x4c45de │ │ │ │ + blx 0x44461e │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ - bl 0x1c7ad4 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ + bl 0x1c7b14 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ @ instruction: 0x4621bbd8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf870f7f8 │ │ │ │ - blvs 0xfe721af0 │ │ │ │ + @ instruction: 0xf87af7f8 │ │ │ │ + blvs 0xfe721b30 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 7, pc, cr2, cr13, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2321ac │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x2321ec │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf97cf7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fda865 │ │ │ │ + @ instruction: 0xf7fda867 │ │ │ │ strtmi fp, [r1], -fp, asr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf836f7f8 │ │ │ │ + @ instruction: 0xf840f7f8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ @ instruction: 0xf8b6f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacb1 │ │ │ │ - @ instruction: 0x4621b851 │ │ │ │ + @ instruction: 0x4621b853 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf83af7f8 │ │ │ │ - blvs 0xfe721b5c │ │ │ │ + @ instruction: 0xf844f7f8 │ │ │ │ + blvs 0xfe721b9c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x2083788 │ │ │ │ + blge 0xfe1037c8 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x23148c │ │ │ │ - orrsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x2314d4 │ │ │ │ + @ instruction: 0x73b4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf946f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fca82f │ │ │ │ - addmi fp, r7, #104, 22 @ 0x1a000 │ │ │ │ - stcge 4, cr15, [pc], {123} @ 0x7b │ │ │ │ + @ instruction: 0xf7fca831 │ │ │ │ + addmi fp, r7, #108544 @ 0x1a800 │ │ │ │ + ldcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ andls sl, r9, #4, 18 @ 0x10000 │ │ │ │ - addsvc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x117fa4 │ │ │ │ + bl 0x117fe4 │ │ │ │ strls r0, [r7, #-643] @ 0xfffffd7d │ │ │ │ @ instruction: 0xf8d29306 │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfff037e4 │ │ │ │ - ldmdalt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blge 0xfff83824 │ │ │ │ + ldmdalt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 15, cr15, [r3, #-1004]! @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf7f83308 │ │ │ │ + ldcvs 8, cr15, [r3, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 13, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff5c3818 │ │ │ │ + blge 0xff5c3858 │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x157ff0 │ │ │ │ + bl 0x158030 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92930 │ │ │ │ stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00f0f47a │ │ │ │ - bllt 0xff14473c │ │ │ │ + svcge 0x00f2f47a │ │ │ │ + bllt 0xff14477c │ │ │ │ smlabtcc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfef8384c │ │ │ │ - svclt 0x00def7fa │ │ │ │ + blge 0xff00388c │ │ │ │ + svclt 0x00e0f7fa │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf802f7f8 │ │ │ │ - mvnseq pc, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf80ef7f8 │ │ │ │ + tstpne r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0xfecc477c │ │ │ │ + blt 0xfecc47bc │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r1, #2 │ │ │ │ stcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00bcf47a │ │ │ │ + svcge 0x00bef47a │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ - blge 0xffd839a8 │ │ │ │ + blge 0xffd839e8 │ │ │ │ @ instruction: 0xf00900fb │ │ │ │ @ instruction: 0xf0030907 │ │ │ │ @ instruction: 0xf0080308 │ │ │ │ - b 0x1146c00 │ │ │ │ + b 0x1146c40 │ │ │ │ vsubw.u8 q8, q2, d9 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf9a0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faabd2 │ │ │ │ - qadd8mi fp, r1, r3 │ │ │ │ + qadd8mi fp, r1, r5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff66f7f7 │ │ │ │ + @ instruction: 0xff70f7f7 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ @ instruction: 0xf85ef7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faabad │ │ │ │ - strtmi fp, [r1], -r1, lsl #31 │ │ │ │ + strtmi fp, [r1], -r3, lsl #31 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9f8f7f8 │ │ │ │ + @ instruction: 0xf9f6f7f8 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ - bl 0x1c7d04 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ + bl 0x1c7d44 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2730 │ │ │ │ @ instruction: 0x4621ba39 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9e6f7f8 │ │ │ │ + @ instruction: 0xf9e4f7f8 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ - bl 0x1c7d28 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ + bl 0x1c7d68 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2740 │ │ │ │ strtmi fp, [r1], -r7, lsr #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - @ instruction: 0x6d33f9bb │ │ │ │ + @ instruction: 0x6d33f9b9 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 13, sl, fp, cr2 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff403984 │ │ │ │ - adcmi pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + blge 0xff4039c4 │ │ │ │ + rscsmi pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x003ef47a │ │ │ │ - bllt 0xff0848a0 │ │ │ │ + svcge 0x0040f47a │ │ │ │ + bllt 0xff0848e0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ stc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faabb0 │ │ │ │ - strtmi fp, [r1], -fp, lsr #30 │ │ │ │ + strtmi fp, [r1], -sp, lsr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf912f7f8 │ │ │ │ + @ instruction: 0xf910f7f8 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], #-840 @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf918f7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7faaaf2 │ │ │ │ - stmdbge r4, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7faaaf4 │ │ │ │ + stmdbge r4, {r0, r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ @ instruction: 0xf9c0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faab34 │ │ │ │ - @ instruction: 0x4621befb │ │ │ │ + @ instruction: 0x4621befd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f73307 │ │ │ │ - vrecps.f32 d31, d9, d15 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmax.f32 d31, d9, d27 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf7ff0333 │ │ │ │ stmdbge r4, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf962f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ - @ instruction: 0x4621bedd │ │ │ │ + @ instruction: 0x4621bedf │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf954f7f8 │ │ │ │ + @ instruction: 0xf952f7f8 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d23, d12, #0 │ │ │ │ - bl 0x1c7e4c │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ + bl 0x1c7e8c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe2770 │ │ │ │ strtmi fp, [r1], -r9, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 4, pc, cr14, cr7, {7} │ │ │ │ + mcr2 7, 5, pc, cr8, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ @ instruction: 0xff3cf7f8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab51 │ │ │ │ - ldcvs 14, cr11, [r3, #-740]! @ 0xfffffd1c │ │ │ │ + ldcvs 14, cr11, [r3, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 0, sl, fp, cr11 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x243abc │ │ │ │ + blge 0x243afc │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6e08 │ │ │ │ + blcs 0xa6e48 │ │ │ │ smlabthi r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr14, cr10, {1} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr0, cr10, {1} @ │ │ │ │ vnmls.f32 s8, s27, s9 │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r0, r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - blx 0x1ac2c82 │ │ │ │ + blx 0x19c2cc2 │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0x9eddc │ │ │ │ - mcrge 4, 4, pc, cr4, cr10, {1} @ │ │ │ │ - bllt 0x1604a0c │ │ │ │ - blvs 0xfe721eec │ │ │ │ + blcs 0x9ee1c │ │ │ │ + mcrge 4, 4, pc, cr6, cr10, {1} @ │ │ │ │ + bllt 0x1684a4c │ │ │ │ + blvs 0xfe721f2c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xff5c3b20 │ │ │ │ + bge 0xff5c3b60 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ vstrcs s20, [r0, #-804] @ 0xfffffcdc │ │ │ │ - bge 0xff243b3c │ │ │ │ + bge 0xff243b7c │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6d54 │ │ │ │ + blcs 0xa6d94 │ │ │ │ sbchi pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr14, cr10, {1} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr0, cr10, {1} @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - ldc2l 7, cr15, [ip], {247} @ 0xf7 │ │ │ │ + stc2l 7, cr15, [r0], #988 @ 0x3dc │ │ │ │ stmdacs r0, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr6, cr10, {1} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr8, cr10, {1} │ │ │ │ stceq 1, cr15, [r5], {160} @ 0xa0 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ andeq lr, ip, r0, asr #22 │ │ │ │ @ instruction: 0x010067b0 │ │ │ │ - @ instruction: 0xf8d0f09d │ │ │ │ + @ instruction: 0xf8ccf09d │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7d57108 │ │ │ │ - @ instruction: 0xf7fafbeb │ │ │ │ - stmib sp, {r0, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fafbc5 │ │ │ │ + stmib sp, {r0, r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ @ instruction: 0xf83af7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7faaa14 │ │ │ │ - vceq.f32 d27, d4, d29 │ │ │ │ - vsubl.s8 , d16, d5 │ │ │ │ + @ instruction: 0xf7faaa16 │ │ │ │ + vceq.f32 d27, d4, d31 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 3, pc, cr14, cr9, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faacb3 │ │ │ │ - blcc 0x1b6360 │ │ │ │ + blcc 0x1b63a8 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ - stc2l 7, cr15, [r4], #-988 @ 0xfffffc24 │ │ │ │ + stc2l 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffbc3c08 │ │ │ │ - mcrlt 7, 0, pc, cr8, cr10, {7} @ │ │ │ │ + bge 0xffbc3c48 │ │ │ │ + mcrlt 7, 0, pc, cr10, cr10, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ - ldcllt 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ + ldcllt 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x244cf8 │ │ │ │ - ldrvc pc, [ip, #1608] @ 0x648 │ │ │ │ + blls 0x244d30 │ │ │ │ + ldrvc pc, [r4, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26d0f8d3 │ │ │ │ - blt 0xfe204b50 │ │ │ │ + blt 0xfe204b90 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 13, cr15, [r3, #-820]! @ 0xfffffccc │ │ │ │ + ldcvs 13, cr15, [r3, #-860]! @ 0xfffffca4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 15, 12, sl, fp, cr12 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x00c7f43e │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d23, d12, #64 │ │ │ │ + vrsra.s64 d23, d20, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x15844c │ │ │ │ + bl 0x15848c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r2, #488] @ 0x1e8 │ │ │ │ + stclge 4, cr15, [r4, #488] @ 0x1e8 │ │ │ │ svclt 0x00b5f7fe │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faab11 │ │ │ │ - strtmi fp, [r1], -pc, lsr #27 │ │ │ │ + @ instruction: 0x4621bdb1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff96f7f7 │ │ │ │ - blcc 0x1c0b88 │ │ │ │ + @ instruction: 0xff94f7f7 │ │ │ │ + blcc 0x1c0bc8 │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf3f │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcr2 7, 7, pc, cr6, cr12, {6} @ │ │ │ │ - ldclt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ - blcs 0xd5800 │ │ │ │ + mcr2 7, 6, pc, cr0, cr12, {6} @ │ │ │ │ + ldclt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + blcs 0xd5840 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf09ce7f1 │ │ │ │ - @ instruction: 0x4622fb5d │ │ │ │ + @ instruction: 0x4622fb59 │ │ │ │ strtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7e82302 │ │ │ │ - strbmi pc, [sl], -sp, ror #25 @ │ │ │ │ + strbmi pc, [sl], -pc, ror #25 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2 7, cr15, [r6], {213} @ 0xd5 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr14, cr11, {7} │ │ │ │ + blx 0xff8c4ba6 │ │ │ │ + mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ svcge 0x0066f63f │ │ │ │ - blx 0x1342e92 │ │ │ │ + blx 0x1242ed2 │ │ │ │ @ instruction: 0x4681463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d5464d │ │ │ │ - @ instruction: 0xf7fefb45 │ │ │ │ + @ instruction: 0xf7fefb1f │ │ │ │ @ instruction: 0xf09cbde0 │ │ │ │ - @ instruction: 0xf007fb3f │ │ │ │ + @ instruction: 0xf007fb3b │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xf44b9a │ │ │ │ + blx 0x5c4bda │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r4, #-928] @ 0xfffffc60 │ │ │ │ - stcllt 7, cr15, [r3, #-1000]! @ 0xfffffc18 │ │ │ │ - blx 0xc42eca │ │ │ │ + ldc2l 7, cr15, [r6, #-928] @ 0xfffffc60 │ │ │ │ + stcllt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ + blx 0xb42f0a │ │ │ │ andeq pc, pc, #4 │ │ │ │ strmi r4, [r1], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - strbmi pc, [r8], -r9, lsr #22 @ │ │ │ │ + strbmi pc, [r8], -r3, lsl #22 @ │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e84629 │ │ │ │ - @ instruction: 0xf7fafd43 │ │ │ │ - svclt 0x0000bd48 │ │ │ │ - addeq r9, r8, r6, ror #10 │ │ │ │ + @ instruction: 0xf7fafd45 │ │ │ │ + svclt 0x0000bd4a │ │ │ │ + addeq r9, r8, r6, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [r6], #-928 @ 0xfffffc60 │ │ │ │ + stc2l 7, cr15, [r8], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - stc2l 7, cr15, [r2], #-928 @ 0xfffffc60 │ │ │ │ + stc2l 7, cr15, [r4], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - mrrc2 7, 14, pc, lr, cr8 @ │ │ │ │ + stc2l 7, cr15, [r0], #-928 @ 0xfffffc60 │ │ │ │ ldrdpl pc, [r8], #138 @ 0x8a │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ orrslt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldcvs 8, cr6, [sp], {34} @ 0x22 │ │ │ │ movwne lr, #6612 @ 0x19d4 │ │ │ │ streq pc, [lr, #-21] @ 0xffffffeb │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ - b 0x117b0e8 │ │ │ │ + b 0x117b128 │ │ │ │ strbeq r0, [r9], r2, lsl #2 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ andsmi r6, r3, #14811136 @ 0xe20000 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0134650 │ │ │ │ - teqplt r0, r9, lsl #26 @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, r1, lsl sp @ p-variant is OBSOLETE │ │ │ │ ldrbmi r6, [fp], -r0, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmdbls r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x200147b0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121484,31 +121500,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4616 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [lr], {232} @ 0xe8 │ │ │ │ + ldc2 7, cr15, [r0], {232} @ 0xe8 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - stc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ + stc2 7, cr15, [ip], {232} @ 0xe8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ mvnslt r2, r0 │ │ │ │ ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [lr], #-1747 @ 0xfffff92d │ │ │ │ - blcs 0x161110 │ │ │ │ + blcs 0x161150 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ tstmi r3, #0, 4 │ │ │ │ andsmi r6, r3, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ - stc2l 0, cr15, [r0], {19} │ │ │ │ + stc2l 0, cr15, [r8], {19} │ │ │ │ stmiavs r0!, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf8cd4643 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -121526,17 +121542,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xfef44da2 │ │ │ │ + blx 0xfefc4de2 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xfee44daa │ │ │ │ + blx 0xfeec4dea │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ ldcvs 1, cr2, [fp], {-0} │ │ │ │ @ instruction: 0xf0134311 │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ @@ -121545,2851 +121561,2851 @@ │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf0134628 │ │ │ │ - cmpplt r8, r7, ror #24 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r8, pc, ror #24 @ p-variant is OBSOLETE │ │ │ │ stmdahi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrdcc lr, [r3], -r4 │ │ │ │ ldrbne r9, [fp, r0, lsl #6] │ │ │ │ ldrmi r9, [r0, r1, lsl #6]! │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde080 │ │ │ │ + bl 0xfebde0c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x21881c │ │ │ │ + bls 0x21885c │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22006 │ │ │ │ - andlt pc, r4, r5, lsr #26 │ │ │ │ + andlt pc, r4, r1, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde0c0 │ │ │ │ + bl 0xfebde100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x21885c │ │ │ │ + bls 0x21889c │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200e │ │ │ │ - andlt pc, r4, r5, lsl #26 │ │ │ │ + andlt pc, r4, r1, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde100 │ │ │ │ + bl 0xfebde140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x21889c │ │ │ │ + bls 0x2188dc │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22003 │ │ │ │ - andlt pc, r4, r5, ror #25 │ │ │ │ + andlt pc, r4, r1, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde140 │ │ │ │ + bl 0xfebde180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x2188dc │ │ │ │ + bls 0x21891c │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200b │ │ │ │ - andlt pc, r4, r5, asr #25 │ │ │ │ + andlt pc, r4, r1, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde180 │ │ │ │ + bl 0xfebde1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x21891c │ │ │ │ + bls 0x21895c │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22008 │ │ │ │ - andlt pc, r4, r5, lsr #25 │ │ │ │ + andlt pc, r4, r1, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde1c0 │ │ │ │ + bl 0xfebde200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d18, d0, d1[3] │ │ │ │ - blls 0x247ff8 │ │ │ │ + vaddhn.i16 d18, q8, │ │ │ │ + blls 0x248038 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r3, lsr #18 │ │ │ │ + andlt pc, r4, pc, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde204 │ │ │ │ + bl 0xfebde244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ - blls 0x24803c │ │ │ │ + vmls.i d18, d16, d1[4] │ │ │ │ + blls 0x24807c │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r1, lsl #18 │ │ │ │ + strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde248 │ │ │ │ + bl 0xfebde288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c024f5 │ │ │ │ - blls 0x248080 │ │ │ │ + vmvn.i32 d19, #327680 @ 0x00050000 │ │ │ │ + blls 0x2480c0 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - ldrdlt pc, [r4], -pc @ │ │ │ │ + ldrdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde28c │ │ │ │ + bl 0xfebde2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d19, d0, d1[2] │ │ │ │ - blls 0x2480c4 │ │ │ │ + vaddhn.i16 d19, q8, │ │ │ │ + blls 0x248104 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - @ instruction: 0xb004f8bd │ │ │ │ + @ instruction: 0xb004f8b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde2d0 │ │ │ │ + bl 0xfebde310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c0349d │ │ │ │ - blls 0x248108 │ │ │ │ + @ instruction: 0xf2c034dd │ │ │ │ + blls 0x248148 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - mullt r4, fp, r8 │ │ │ │ + mullt r4, r7, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde314 │ │ │ │ + bl 0xfebde354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c034f1 │ │ │ │ - blls 0x24814c │ │ │ │ + vmvn.i32 d20, #65536 @ 0x00010000 │ │ │ │ + blls 0x24818c │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r9, ror r8 @ │ │ │ │ + andlt pc, r4, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde358 │ │ │ │ + bl 0xfebde398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d20, d0, d1[1] │ │ │ │ - blls 0x248190 │ │ │ │ + vaddhn.i16 d20, q8, │ │ │ │ + blls 0x2481d0 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r7, asr r8 @ │ │ │ │ + andlt pc, r4, r3, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde39c │ │ │ │ + bl 0xfebde3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c04499 │ │ │ │ - blls 0x2481d4 │ │ │ │ + @ instruction: 0xf2c044d9 │ │ │ │ + blls 0x248214 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r5, lsr r8 @ │ │ │ │ + andlt pc, r4, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde3e0 │ │ │ │ + bl 0xfebde420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vmls.i d20, d16, d1[7] │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf816f0af │ │ │ │ + @ instruction: 0xf812f0af │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde41c │ │ │ │ + bl 0xfebde45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vmls.i d21, d0, d1[0] │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xfff8f0ae │ │ │ │ + @ instruction: 0xfff4f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde458 │ │ │ │ + bl 0xfebde498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, fp, pc @ │ │ │ │ + mullt r5, r7, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], r2 │ │ │ │ + @ instruction: 0x00888cb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde4ac │ │ │ │ + bl 0xfebde4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, ror pc @ │ │ │ │ + andlt pc, r5, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, lr, ip @ │ │ │ │ + addeq r8, r8, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde500 │ │ │ │ + bl 0xfebde540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, asr #30 │ │ │ │ + andlt pc, r5, r3, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #24 │ │ │ │ + addeq r8, r8, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde554 │ │ │ │ + bl 0xfebde594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, lsl pc @ │ │ │ │ + andlt pc, r5, r9, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], r6 │ │ │ │ + @ instruction: 0x00888bb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde5a8 │ │ │ │ + bl 0xfebde5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #23 │ │ │ │ + addeq r8, r8, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde5fc │ │ │ │ + bl 0xfebde63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, asr #29 │ │ │ │ + andlt pc, r5, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #22 │ │ │ │ + addeq r8, r8, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde650 │ │ │ │ + bl 0xfebde690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, pc, lr @ │ │ │ │ + mullt r5, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], sl │ │ │ │ + @ instruction: 0x00888aba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde6a4 │ │ │ │ + bl 0xfebde6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, ror lr @ │ │ │ │ + andlt pc, r5, r1, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr #21 │ │ │ │ + addeq r8, r8, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde6f8 │ │ │ │ + bl 0xfebde738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, asr #28 │ │ │ │ + andlt pc, r5, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr sl │ │ │ │ + addeq r8, r8, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde74c │ │ │ │ + bl 0xfebde78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsr #28 │ │ │ │ + andlt pc, r5, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], lr │ │ │ │ + @ instruction: 0x008889be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde7a0 │ │ │ │ + bl 0xfebde7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr #19 │ │ │ │ + addeq r8, r8, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde7f4 │ │ │ │ + bl 0xfebde834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, asr #27 │ │ │ │ + andlt pc, r5, r9, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr r9 │ │ │ │ + addeq r8, r8, r6, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde848 │ │ │ │ + bl 0xfebde888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsr #27 │ │ │ │ + mullt r5, pc, sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl #18 │ │ │ │ + addeq r8, r8, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde89c │ │ │ │ + bl 0xfebde8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, ror sp @ │ │ │ │ + andlt pc, r5, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsr #17 │ │ │ │ + addeq r8, r8, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde8f0 │ │ │ │ + bl 0xfebde930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, asr #26 │ │ │ │ + andlt pc, r5, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr r8 │ │ │ │ + addeq r8, r8, sl, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde944 │ │ │ │ + bl 0xfebde984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, lsr #26 │ │ │ │ + andlt pc, r5, r1, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl #16 │ │ │ │ + addeq r8, r8, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde998 │ │ │ │ + bl 0xfebde9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008887b2 │ │ │ │ + addeq r8, r8, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde9ec │ │ │ │ + bl 0xfebdea2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr r7 │ │ │ │ + addeq r8, r8, lr, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea40 │ │ │ │ + bl 0xfebdea80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsr #25 │ │ │ │ + andlt pc, r5, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl #14 │ │ │ │ + addeq r8, r8, sl, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea94 │ │ │ │ + bl 0xfebdead4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, ror ip @ │ │ │ │ + andlt pc, r5, r9, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008886b6 │ │ │ │ + addeq r8, r8, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeae8 │ │ │ │ + bl 0xfebdeb28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, asr ip @ │ │ │ │ + andlt pc, r5, pc, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror #12 │ │ │ │ + addeq r8, r8, r2, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb3c │ │ │ │ + bl 0xfebdeb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, lsr #24 │ │ │ │ + andlt pc, r5, r5, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl #12 │ │ │ │ + addeq r8, r8, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb90 │ │ │ │ + bl 0xfebdebd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008885ba │ │ │ │ + addeq r8, r8, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdebe4 │ │ │ │ + bl 0xfebdec24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror #10 │ │ │ │ + addeq r8, r8, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec38 │ │ │ │ + bl 0xfebdec78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsr #23 │ │ │ │ + andlt pc, r5, r7, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl r5 │ │ │ │ + ldrdeq r8, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec8c │ │ │ │ + bl 0xfebdeccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsl #23 │ │ │ │ + andlt pc, r5, sp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008884be │ │ │ │ + addeq r8, r8, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdece0 │ │ │ │ + bl 0xfebded20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, asr fp @ │ │ │ │ + andlt pc, r5, r3, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror #8 │ │ │ │ + addeq r8, r8, sl, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded34 │ │ │ │ + bl 0xfebded74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, lsr #22 │ │ │ │ + andlt pc, r5, r9, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl r4 │ │ │ │ + ldrdeq r8, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded88 │ │ │ │ + bl 0xfebdedc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsl #22 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr #7 │ │ │ │ + addeq r8, r8, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeddc │ │ │ │ + bl 0xfebdee1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror #6 │ │ │ │ + addeq r8, r8, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee30 │ │ │ │ + bl 0xfebdee70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsr #21 │ │ │ │ + andlt pc, r5, fp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl r3 │ │ │ │ + ldrdeq r8, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee84 │ │ │ │ + bl 0xfebdeec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, lsl #21 │ │ │ │ + andlt pc, r5, r1, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr #5 │ │ │ │ + addeq r8, r8, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeed8 │ │ │ │ + bl 0xfebdef18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, asr sl @ │ │ │ │ + andlt pc, r5, r7, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror r2 │ │ │ │ + addeq r8, r8, r2, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef2c │ │ │ │ + bl 0xfebdef6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsr sl @ │ │ │ │ + andlt pc, r5, sp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl r2 │ │ │ │ + ldrdeq r8, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef80 │ │ │ │ + bl 0xfebdefc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsl #20 │ │ │ │ + andlt pc, r5, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #3 │ │ │ │ + addeq r8, r8, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdefd4 │ │ │ │ + bl 0xfebdf014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror r1 │ │ │ │ + addeq r8, r8, r6, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf028 │ │ │ │ + bl 0xfebdf068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005f9b3 │ │ │ │ + andlt pc, r5, pc, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #2 │ │ │ │ + addeq r8, r8, r2, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf07c │ │ │ │ + bl 0xfebdf0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, lsl #19 │ │ │ │ + andlt pc, r5, r5, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #1 │ │ │ │ + addeq r8, r8, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf0d0 │ │ │ │ + bl 0xfebdf110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, asr r9 @ │ │ │ │ + andlt pc, r5, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror r0 │ │ │ │ + addeq r8, r8, sl, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf124 │ │ │ │ + bl 0xfebdf164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, lsr r9 @ │ │ │ │ + andlt pc, r5, r1, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr #32 │ │ │ │ + addeq r7, r8, r6, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf178 │ │ │ │ + bl 0xfebdf1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsl #18 │ │ │ │ + andlt pc, r5, r7, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r8], r2 │ │ │ │ + umulleq r7, r8, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf1cc │ │ │ │ + bl 0xfebdf20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f24a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, ror #17 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, ror pc │ │ │ │ + addeq r7, r8, lr, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf220 │ │ │ │ + bl 0xfebdf260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8b6f09c │ │ │ │ + @ instruction: 0xf8b2f09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #30 │ │ │ │ + addeq r7, r8, sl, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf274 │ │ │ │ + bl 0xfebdf2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6441863 │ │ │ │ vaddw.s8 q8, q0, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf88cf09c │ │ │ │ + @ instruction: 0xf888f09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], r6 │ │ │ │ + umulleq r7, r8, r6, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf2c8 │ │ │ │ + bl 0xfebdf308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf862f09c │ │ │ │ + @ instruction: 0xf85ef09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #29 │ │ │ │ + addeq r7, r8, r2, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf31c │ │ │ │ + bl 0xfebdf35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf838f09c │ │ │ │ + @ instruction: 0xf834f09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, lsr #28 │ │ │ │ + addeq r7, r8, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf370 │ │ │ │ + bl 0xfebdf3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsl #16 │ │ │ │ + andlt pc, r5, fp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r8], sl │ │ │ │ + umulleq r7, r8, sl, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf3c4 │ │ │ │ + bl 0xfebdf404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, ror #31 │ │ │ │ + andlt pc, r5, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, lsl #27 │ │ │ │ + addeq r7, r8, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf418 │ │ │ │ + bl 0xfebdf458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - @ instruction: 0xb005ffbb │ │ │ │ + @ instruction: 0xb005ffb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, lsr sp │ │ │ │ + strdeq r7, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf46c │ │ │ │ + bl 0xfebdf4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - mullt r5, r1, pc @ │ │ │ │ + andlt pc, r5, sp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r8], lr │ │ │ │ + umulleq r7, r8, lr, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf4c0 │ │ │ │ + bl 0xfebdf500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, ror #30 │ │ │ │ + andlt pc, r5, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, lsl #25 │ │ │ │ + addeq r7, r8, sl, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf514 │ │ │ │ + bl 0xfebdf554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, lsr pc @ │ │ │ │ + andlt pc, r5, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, lsr ip │ │ │ │ + strdeq r7, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf568 │ │ │ │ + bl 0xfebdf5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, lsl pc @ │ │ │ │ + andlt pc, r5, pc, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, ror #23 │ │ │ │ + addeq r7, r8, r2, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf5bc │ │ │ │ + bl 0xfebdf5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, ror #29 │ │ │ │ + andlt pc, r5, r5, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, lsl #23 │ │ │ │ + addeq r7, r8, lr, asr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf610 │ │ │ │ + bl 0xfebdf650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr12, cr11, {4} @ │ │ │ │ + mcr2 0, 7, pc, cr8, cr11, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr fp │ │ │ │ + strdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf668 │ │ │ │ + bl 0xfebdf6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 6, pc, cr0, cr11, {4} @ │ │ │ │ + mrc2 0, 5, pc, cr12, cr11, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror #21 │ │ │ │ + addeq r7, r8, r2, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf6c0 │ │ │ │ + bl 0xfebdf700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 d18, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr4, cr11, {4} │ │ │ │ + mrc2 0, 4, pc, cr0, cr11, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #21 │ │ │ │ + addeq r7, r8, sl, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf718 │ │ │ │ + bl 0xfebdf758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 3, pc, cr8, cr11, {4} @ │ │ │ │ + mcr2 0, 3, pc, cr4, cr11, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr sl │ │ │ │ + strdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf770 │ │ │ │ + bl 0xfebdf7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q10, q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 1, pc, cr12, cr11, {4} │ │ │ │ + mrc2 0, 1, pc, cr8, cr11, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], sl │ │ │ │ + umulleq r7, r8, sl, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf7c8 │ │ │ │ + bl 0xfebdf808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 0, pc, cr0, cr11, {4} │ │ │ │ + mcr2 0, 0, pc, cr12, cr11, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #19 │ │ │ │ + addeq r7, r8, r2, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf820 │ │ │ │ + bl 0xfebdf860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r4, #620]! @ 0x26c │ │ │ │ + stc2l 0, cr15, [r0, #620]! @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #18 │ │ │ │ + addeq r7, r8, sl, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf878 │ │ │ │ + bl 0xfebdf8b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d21, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r8, #620]! @ 0x26c │ │ │ │ + ldc2 0, cr15, [r4, #620]! @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], r2 │ │ │ │ + umulleq r7, r8, r2, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf8d0 │ │ │ │ + bl 0xfebdf910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [ip, #620] @ 0x26c │ │ │ │ + stc2 0, cr15, [r8, #620] @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror r8 │ │ │ │ + addeq r7, r8, sl, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf928 │ │ │ │ + bl 0xfebdf968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 d19, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r0, #-620]! @ 0xfffffd94 │ │ │ │ + ldc2l 0, cr15, [ip, #-620] @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #16 │ │ │ │ + addeq r7, r8, r2, ror #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf980 │ │ │ │ + bl 0xfebdf9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r4, #-620]! @ 0xfffffd94 │ │ │ │ + ldc2 0, cr15, [r0, #-620]! @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #15 │ │ │ │ + addeq r7, r8, sl, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf9d8 │ │ │ │ + bl 0xfebdfa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r8, #-620] @ 0xfffffd94 │ │ │ │ + stc2 0, cr15, [r4, #-620] @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror r7 │ │ │ │ + addeq r7, r8, r2, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa30 │ │ │ │ + bl 0xfebdfa70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [ip], {155} @ 0x9b │ │ │ │ + ldc2l 0, cr15, [r8], {155} @ 0x9b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl r7 │ │ │ │ + ldrdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa88 │ │ │ │ + bl 0xfebdfac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r0], #620 @ 0x26c │ │ │ │ + stc2 0, cr15, [ip], #620 @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #13 │ │ │ │ + addeq r7, r8, r2, lsl #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfae0 │ │ │ │ + bl 0xfebdfb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 q9, q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r4], {155} @ 0x9b │ │ │ │ + stc2 0, cr15, [r0], {155} @ 0x9b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror #12 │ │ │ │ + addeq r7, r8, sl, lsr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb38 │ │ │ │ + bl 0xfebdfb78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrrc2 0, 9, pc, r8, cr11 @ │ │ │ │ + mrrc2 0, 9, pc, r4, cr11 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl r6 │ │ │ │ + ldrdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb90 │ │ │ │ + bl 0xfebdfbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [ip], #-620 @ 0xfffffd94 │ │ │ │ + stc2 0, cr15, [r8], #-620 @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008875ba │ │ │ │ + addeq r7, r8, sl, ror r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfbe8 │ │ │ │ + bl 0xfebdfc28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r0], {155} @ 0x9b │ │ │ │ + blx 0xfffc4cce │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror #10 │ │ │ │ + addeq r7, r8, r2, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc40 │ │ │ │ + bl 0xfebdfc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff5c4ce6 │ │ │ │ + blx 0xff4c4d26 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #10 │ │ │ │ + addeq r7, r8, sl, asr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc98 │ │ │ │ + bl 0xfebdfcd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfeac4d3e │ │ │ │ + blx 0xfe9c4d7e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008874b2 │ │ │ │ + addeq r7, r8, r2, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfcf0 │ │ │ │ + bl 0xfebdfd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1fc4d96 │ │ │ │ + blx 0x1ec4dd6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr r4 │ │ │ │ + addeq r7, r8, sl, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd48 │ │ │ │ + bl 0xfebdfd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x14c4dee │ │ │ │ + blx 0x13c4e2e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #8 │ │ │ │ + addeq r7, r8, r2, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfda0 │ │ │ │ + bl 0xfebdfde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x9c4e46 │ │ │ │ + blx 0x8c4e86 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #7 │ │ │ │ + addeq r7, r8, sl, ror #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfdf8 │ │ │ │ + bl 0xfebdfe38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffec4e9c │ │ │ │ + blx 0xffdc4edc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr r3 │ │ │ │ + addeq r7, r8, r2, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfe50 │ │ │ │ + bl 0xfebdfe90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff3c4ef4 │ │ │ │ + blx 0xff2c4f34 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], sl │ │ │ │ + @ instruction: 0x008872ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfea8 │ │ │ │ + bl 0xfebdfee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe8c4f4c │ │ │ │ + blx 0xfe7c4f8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #5 │ │ │ │ + addeq r7, r8, r2, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdff00 │ │ │ │ + bl 0xfebdff40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1dc4fa4 │ │ │ │ + blx 0x1cc4fe4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #4 │ │ │ │ + addeq r7, r8, sl, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdff58 │ │ │ │ + bl 0xfebdff98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x12c4ffc │ │ │ │ + blx 0x11c503c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], r2 │ │ │ │ + @ instruction: 0x008871b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdffb0 │ │ │ │ + bl 0xfebdfff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x7c5054 │ │ │ │ + blx 0x6c5094 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, sl, r1 │ │ │ │ + addeq r7, r8, sl, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0008 │ │ │ │ + bl 0xfebe0048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9f0f09b │ │ │ │ + @ instruction: 0xf9ecf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #2 │ │ │ │ + addeq r7, r8, r2, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0060 │ │ │ │ + bl 0xfebe00a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9c4f09b │ │ │ │ + @ instruction: 0xf9c0f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror #1 │ │ │ │ + addeq r7, r8, sl, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe00b8 │ │ │ │ + bl 0xfebe00f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf998f09b │ │ │ │ + @ instruction: 0xf994f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, r2, r0 │ │ │ │ + addeq r7, r8, r2, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0110 │ │ │ │ + bl 0xfebe0150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf96cf09b │ │ │ │ + @ instruction: 0xf968f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr r0 │ │ │ │ + strdeq r6, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0168 │ │ │ │ + bl 0xfebe01a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf940f09b │ │ │ │ + @ instruction: 0xf93cf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #31 │ │ │ │ + addeq r6, r8, r2, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe01c0 │ │ │ │ + bl 0xfebe0200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf914f09b │ │ │ │ + @ instruction: 0xf910f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #31 │ │ │ │ + addeq r6, r8, sl, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0218 │ │ │ │ + bl 0xfebe0258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8e8f09b │ │ │ │ + @ instruction: 0xf8e4f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr pc │ │ │ │ + strdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0270 │ │ │ │ + bl 0xfebe02b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8bcf09b │ │ │ │ + @ instruction: 0xf8b8f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], sl │ │ │ │ + umulleq r6, r8, sl, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe02c8 │ │ │ │ + bl 0xfebe0308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf890f09b │ │ │ │ + @ instruction: 0xf88cf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #29 │ │ │ │ + addeq r6, r8, r2, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0320 │ │ │ │ + bl 0xfebe0360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf864f09b │ │ │ │ + @ instruction: 0xf860f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr #28 │ │ │ │ + addeq r6, r8, sl, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0378 │ │ │ │ + bl 0xfebe03b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q11, q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf838f09b │ │ │ │ + @ instruction: 0xf834f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], r2 │ │ │ │ + umulleq r6, r8, r2, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe03d0 │ │ │ │ + bl 0xfebe0410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf80cf09b │ │ │ │ + @ instruction: 0xf808f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror sp │ │ │ │ + addeq r6, r8, sl, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0428 │ │ │ │ + bl 0xfebe0468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffe0f09a │ │ │ │ + @ instruction: 0xffdcf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr #26 │ │ │ │ + addeq r6, r8, r2, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0480 │ │ │ │ + bl 0xfebe04c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffb4f09a │ │ │ │ + @ instruction: 0xffb0f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr #25 │ │ │ │ + addeq r6, r8, sl, lsl #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe04d8 │ │ │ │ + bl 0xfebe0518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff88f09a │ │ │ │ + @ instruction: 0xff84f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror ip │ │ │ │ + addeq r6, r8, r2, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0530 │ │ │ │ + bl 0xfebe0570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff5cf09a │ │ │ │ + @ instruction: 0xff58f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl ip │ │ │ │ + ldrdeq r6, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0588 │ │ │ │ + bl 0xfebe05c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff30f09a │ │ │ │ + @ instruction: 0xff2cf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #23 │ │ │ │ + addeq r6, r8, r2, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe05e0 │ │ │ │ + bl 0xfebe0620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff04f09a │ │ │ │ + @ instruction: 0xff00f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #22 │ │ │ │ + addeq r6, r8, sl, lsr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0638 │ │ │ │ + bl 0xfebe0678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 6, pc, cr8, cr10, {4} │ │ │ │ + mrc2 0, 6, pc, cr4, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl fp │ │ │ │ + ldrdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0690 │ │ │ │ + bl 0xfebe06d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 5, pc, cr12, cr10, {4} @ │ │ │ │ + mcr2 0, 5, pc, cr8, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00886aba │ │ │ │ + addeq r6, r8, sl, ror sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe06e8 │ │ │ │ + bl 0xfebe0728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 4, pc, cr0, cr10, {4} @ │ │ │ │ + mrc2 0, 3, pc, cr12, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #20 │ │ │ │ + addeq r6, r8, r2, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0740 │ │ │ │ + bl 0xfebe0780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 2, pc, cr4, cr10, {4} │ │ │ │ + mrc2 0, 2, pc, cr0, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #20 │ │ │ │ + addeq r6, r8, sl, asr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0798 │ │ │ │ + bl 0xfebe07d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 1, pc, cr8, cr10, {4} @ │ │ │ │ + mcr2 0, 1, pc, cr4, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008869b2 │ │ │ │ + addeq r6, r8, r2, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe07f0 │ │ │ │ + bl 0xfebe0830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [ip, #616]! @ 0x268 │ │ │ │ + ldc2l 0, cr15, [r8, #616]! @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr r9 │ │ │ │ + addeq r6, r8, sl, lsl r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0848 │ │ │ │ + bl 0xfebe0888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r0, #616] @ 0x268 │ │ │ │ + stc2l 0, cr15, [ip, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #18 │ │ │ │ + addeq r6, r8, r2, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe08a0 │ │ │ │ + bl 0xfebe08e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r4, #616]! @ 0x268 │ │ │ │ + stc2 0, cr15, [r0, #616]! @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr #17 │ │ │ │ + addeq r6, r8, sl, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe08f8 │ │ │ │ + bl 0xfebe0938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r8, #-616]! @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [r4, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr r8 │ │ │ │ + addeq r6, r8, r2, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0950 │ │ │ │ + bl 0xfebe0990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [ip, #-616] @ 0xfffffd98 │ │ │ │ + stc2l 0, cr15, [r8, #-616] @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], sl │ │ │ │ + @ instruction: 0x008867ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe09a8 │ │ │ │ + bl 0xfebe09e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r0, #-616]! @ 0xfffffd98 │ │ │ │ + ldc2 0, cr15, [ip, #-616] @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr #15 │ │ │ │ + addeq r6, r8, r2, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0a00 │ │ │ │ + bl 0xfebe0a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r4], #616 @ 0x268 │ │ │ │ + ldc2l 0, cr15, [r0], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr #14 │ │ │ │ + addeq r6, r8, sl, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0a58 │ │ │ │ + bl 0xfebe0a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r8], {154} @ 0x9a │ │ │ │ + stc2l 0, cr15, [r4], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], r2 │ │ │ │ + @ instruction: 0x008866b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0ab0 │ │ │ │ + bl 0xfebe0af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d23, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [ip], {154} @ 0x9a │ │ │ │ + ldc2 0, cr15, [r8], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, sl, r6 │ │ │ │ + addeq r6, r8, sl, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b08 │ │ │ │ + bl 0xfebe0b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r0], #-616 @ 0xfffffd98 │ │ │ │ + stc2l 0, cr15, [ip], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #12 │ │ │ │ + addeq r6, r8, r2, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b60 │ │ │ │ + bl 0xfebe0ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcrr2 0, 9, pc, r4, cr10 @ │ │ │ │ + mcrr2 0, 9, pc, r0, cr10 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #11 │ │ │ │ + addeq r6, r8, sl, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0bb8 │ │ │ │ + bl 0xfebe0bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r8], {154} @ 0x9a │ │ │ │ + ldc2 0, cr15, [r4], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, r2, r5 │ │ │ │ + addeq r6, r8, r2, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0c10 │ │ │ │ + bl 0xfebe0c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf0b0460a │ │ │ │ - andlt pc, r4, r3, asr sl @ │ │ │ │ + andlt pc, r4, pc, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0c48 │ │ │ │ + bl 0xfebe0c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - blx 0xe45d24 │ │ │ │ + blx 0xd45d64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0c80 │ │ │ │ + bl 0xfebe0cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - blx 0x745d5c │ │ │ │ + blx 0x645d9c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ @@ -124401,383 +124417,383 @@ │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ andne lr, r3, #3424256 @ 0x344000 │ │ │ │ stmiavs r5!, {r0, r1, r3, r4, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ tsteq r5, r2, asr #20 │ │ │ │ strble r0, [r5], #-1737 @ 0xfffff937 │ │ │ │ - b 0x1123c70 │ │ │ │ + b 0x1123cb0 │ │ │ │ andmi r0, fp, r5, lsl #6 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmdavs r5!, {r4, r5, r8, ip, lr, pc} │ │ │ │ svclt 0x00d42d07 │ │ │ │ strcs r2, [r1, #-1280] @ 0xfffffb00 │ │ │ │ svclt 0x00182900 │ │ │ │ - bllt 0xfebd2f08 │ │ │ │ - mcr2 0, 0, pc, cr6, cr0, {0} @ │ │ │ │ + bllt 0xfebd2f48 │ │ │ │ + mcr2 0, 0, pc, cr14, cr0, {0} @ │ │ │ │ stmdavs r6!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf099bbc6 │ │ │ │ - strmi pc, [r0], r3, lsl #24 │ │ │ │ - stc2 0, cr15, [r0], {153} @ 0x99 │ │ │ │ + @ instruction: 0x4680fbff │ │ │ │ + blx 0xfffc5dc2 │ │ │ │ @ instruction: 0xf0994607 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - stc2 7, cr15, [r6, #916]! @ 0x394 │ │ │ │ + stc2 7, cr15, [r8, #916]! @ 0x394 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ - stc2 7, cr15, [r0, #916]! @ 0x394 │ │ │ │ + stc2 7, cr15, [r2, #916]! @ 0x394 │ │ │ │ strbmi r6, [r2], -r3, lsr #16 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ - andcs pc, r1, sp, lsl #28 │ │ │ │ + andcs pc, r1, pc, lsl #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blx 0xff345dee │ │ │ │ + blx 0xff245e2e │ │ │ │ @ instruction: 0xf0994681 │ │ │ │ - strmi pc, [r6], -r7, asr #23 │ │ │ │ - blx 0xff1c5dfa │ │ │ │ + strmi pc, [r6], -r3, asr #23 │ │ │ │ + blx 0xff0c5e3a │ │ │ │ @ instruction: 0xf0994682 │ │ │ │ - strmi pc, [r7], -r1, asr #23 │ │ │ │ - blx 0xff045e06 │ │ │ │ + @ instruction: 0x4607fbbd │ │ │ │ + blx 0xfef45e46 │ │ │ │ stmiavs r1!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ - blcs 0x25b5a8 │ │ │ │ + blcs 0x25b5e8 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ andcs sp, r1, #44, 26 @ 0xb00 │ │ │ │ @ instruction: 0xf7e54650 │ │ │ │ - stmiavs r1!, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46324651 │ │ │ │ strbmi r3, [r0], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13888 @ 0x3640 │ │ │ │ @ instruction: 0xf7e52200 │ │ │ │ - stmdbvs r1!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - @ instruction: 0xe7a6fdb5 │ │ │ │ + @ instruction: 0xe7a6fdb7 │ │ │ │ ldrbmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2 7, cr15, [r6, #-916]! @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [r8, #-916]! @ 0xfffffc6c │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - ldc2 7, cr15, [r0, #-916]! @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [r2, #-916]! @ 0xfffffc6c │ │ │ │ ldrbmi r6, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7e52303 │ │ │ │ - stmdavs r3!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ sbcseq r4, fp, r8, lsr r6 │ │ │ │ - blx 0xc5ece │ │ │ │ + blx 0xfffc5f0c │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0e50 │ │ │ │ + bl 0xfebe0e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d21, q8, │ │ │ │ + vmls.i d21, d16, d1[1] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ec70 │ │ │ │ + blls 0x22ecb0 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, r3, ror sl @ │ │ │ │ + andlt pc, r3, pc, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0e90 │ │ │ │ + bl 0xfebe0ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c054d9 │ │ │ │ + vmov.i32 d22, #589824 @ 0x00090000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ecb0 │ │ │ │ + blls 0x22ecf0 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, r3, asr sl @ │ │ │ │ + andlt pc, r3, pc, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0ed0 │ │ │ │ + bl 0xfebe0f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + vmls.i d22, d0, d1[7] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ecf0 │ │ │ │ + blls 0x22ed30 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, r3, lsr sl @ │ │ │ │ + andlt pc, r3, pc, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f10 │ │ │ │ + bl 0xfebe0f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vmls.i d22, d16, d1[0] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed30 │ │ │ │ + blls 0x22ed70 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, r3, lsl sl @ │ │ │ │ + andlt pc, r3, pc, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f50 │ │ │ │ + bl 0xfebe0f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c064d5 │ │ │ │ + vmov.i32 d23, #327680 @ 0x00050000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed70 │ │ │ │ + blls 0x22edb0 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0f90 │ │ │ │ + bl 0xfebe0fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9d0f09a │ │ │ │ + @ instruction: 0xf9ccf09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008861ba │ │ │ │ + addeq r6, r8, sl, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0fe4 │ │ │ │ + bl 0xfebe1024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9a6f09a │ │ │ │ + @ instruction: 0xf9a2f09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, ror #2 │ │ │ │ + addeq r6, r8, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1038 │ │ │ │ + bl 0xfebe1078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf97cf09a │ │ │ │ + @ instruction: 0xf978f09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl r1 │ │ │ │ + ldrdeq r6, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe108c │ │ │ │ + bl 0xfebe10cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf952f09a │ │ │ │ + @ instruction: 0xf94ef09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strheq r6, [r8], lr │ │ │ │ + addeq r6, r8, lr, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe10e0 │ │ │ │ + bl 0xfebe1120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf928f09a │ │ │ │ + @ instruction: 0xf924f09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, rrx │ │ │ │ + addeq r6, r8, sl, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1134 │ │ │ │ + bl 0xfebe1174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54defc │ │ │ │ + blmi 0x54df3c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf8faf09a │ │ │ │ + @ instruction: 0xf8f6f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r6, r8, r6, lsl r0 │ │ │ │ + ldrdeq r5, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1194 │ │ │ │ + bl 0xfebe11d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54df5c │ │ │ │ + blmi 0x54df9c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf8caf09a │ │ │ │ + @ instruction: 0xf8c6f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - @ instruction: 0x00885fb6 │ │ │ │ + addeq r5, r8, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe11f4 │ │ │ │ + bl 0xfebe1234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54dfbc │ │ │ │ + blmi 0x54dffc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf89af09a │ │ │ │ + @ instruction: 0xf896f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, asr pc │ │ │ │ + addeq r5, r8, r6, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1254 │ │ │ │ + bl 0xfebe1294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54e01c │ │ │ │ + blmi 0x54e05c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orreq pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf86af09a │ │ │ │ + @ instruction: 0xf866f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - strdeq r5, [r8], r6 │ │ │ │ + @ instruction: 0x00885eb6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strmi fp, [sp], -ip, ror #3 │ │ │ │ @@ -124786,107 +124802,107 @@ │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ tstle r1, lr, lsl #8 │ │ │ │ ldrle r0, [r2], #-1754 @ 0xfffff926 │ │ │ │ andsmi r6, ip, ip, lsr #17 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmiavs fp!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ - blx 0x5c6132 │ │ │ │ + blx 0x7c6172 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf09987f0 │ │ │ │ - strmi pc, [r7], -pc, asr #17 │ │ │ │ - @ instruction: 0xf8ccf099 │ │ │ │ + strmi pc, [r7], -fp, asr #17 │ │ │ │ + @ instruction: 0xf8c8f099 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ @ instruction: 0xf04f8093 │ │ │ │ @ instruction: 0xf6cf0900 │ │ │ │ strd r7, [r2], #-159 @ 0xffffff61 │ │ │ │ - @ instruction: 0xf8c0f099 │ │ │ │ + @ instruction: 0xf8bcf099 │ │ │ │ @ instruction: 0xf0994680 │ │ │ │ - andcs pc, r8, #12386304 @ 0xbd0000 │ │ │ │ + andcs pc, r8, #12124160 @ 0xb90000 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #13 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ffccf │ │ │ │ + @ instruction: 0xf04ffccb │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ffb43 │ │ │ │ + @ instruction: 0xf04ffb3f │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - @ instruction: 0x4652fb3d │ │ │ │ + @ instruction: 0x4652fb39 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe8c63de │ │ │ │ + blx 0xfe7c641e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ffd17 │ │ │ │ + @ instruction: 0xf04ffd13 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ffb2d │ │ │ │ + @ instruction: 0xf04ffb29 │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - ldrbmi pc, [r2], -r7, lsr #22 @ │ │ │ │ + ldrbmi pc, [r2], -r3, lsr #22 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfe34640a │ │ │ │ + blx 0xfe24644a │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9b2f09d │ │ │ │ + @ instruction: 0xf9aef09d │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0xfeac813c │ │ │ │ + blx 0xfeb4817c │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - stmiavs sl!, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - blx 0x2c8164 │ │ │ │ + blx 0x3481a4 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x148170 │ │ │ │ - blcs 0xa458c │ │ │ │ + blx 0x1c81b0 │ │ │ │ + blcs 0xa45cc │ │ │ │ @ instruction: 0xf099d0a6 │ │ │ │ - strmi pc, [r0], r7, ror #16 │ │ │ │ - @ instruction: 0xf864f099 │ │ │ │ + strmi pc, [r0], r3, ror #16 │ │ │ │ + @ instruction: 0xf860f099 │ │ │ │ pkhbtmi r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 0, cr15, [r6], #-628 @ 0xfffffd8c │ │ │ │ + ldc2l 0, cr15, [r2], #-628 @ 0xfffffd8c │ │ │ │ @ instruction: 0x46504631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0xffb46478 │ │ │ │ + blx 0xffa464b8 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - andscs pc, r0, #78848 @ 0x13400 │ │ │ │ + andscs pc, r0, #74752 @ 0x12400 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 0, cr15, [r4], {157} @ 0x9d │ │ │ │ + stc2l 0, cr15, [r0], {157} @ 0x9d │ │ │ │ ldr r4, [r2, sl, asr #12]! │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e56869 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - @ instruction: 0x4622f9d7 │ │ │ │ + @ instruction: 0x4622f9d9 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x17c81d4 │ │ │ │ + blx 0x1848214 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0x16481e0 │ │ │ │ + blx 0x16c8220 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff7dac90 │ │ │ │ + blle 0xff7dacd0 │ │ │ │ svclt 0x0000e747 │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #47]! @ 0x2f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -124900,1173 +124916,1173 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bdf0 │ │ │ │ mvnsle r0, r0, lsl r1 │ │ │ │ tstlt fp, r3, ror #18 │ │ │ │ strbteq r6, [r9], r5, ror #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ - blx 0xcc62f8 │ │ │ │ + blx 0xec6338 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r4, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - @ instruction: 0xf960f7e5 │ │ │ │ + @ instruction: 0xf962f7e5 │ │ │ │ strmi r6, [r6], -r3, ror #18 │ │ │ │ rsceq r6, sp, r1, ror #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r2], -r0, lsl #10 │ │ │ │ ldmib r4, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6493500 │ │ │ │ - vmls.i d16, d0, d1[3] │ │ │ │ + vaddhn.i16 d16, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - b 0x115bbe4 │ │ │ │ + b 0x115bc24 │ │ │ │ movwls r0, #9093 @ 0x2385 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ac681b │ │ │ │ - andcs pc, r1, r5, ror r8 @ │ │ │ │ + andcs pc, r1, r1, ror r8 @ │ │ │ │ svclt 0x0000e7c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1544 │ │ │ │ + bl 0xfebe1584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e30c │ │ │ │ + bmi 0x44e34c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 6, pc, cr12, cr9, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr8, cr9, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - strdeq r5, [r8], lr │ │ │ │ + @ instruction: 0x00885bbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1594 │ │ │ │ + bl 0xfebe15d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e35c │ │ │ │ + bmi 0x44e39c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 5, pc, cr4, cr9, {4} @ │ │ │ │ + mcr2 0, 5, pc, cr0, cr9, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsr #23 │ │ │ │ + addeq r5, r8, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe15e4 │ │ │ │ + bl 0xfebe1624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e3ac │ │ │ │ + bmi 0x44e3ec │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 3, pc, cr12, cr9, {4} │ │ │ │ + mrc2 0, 3, pc, cr8, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, asr fp │ │ │ │ + addeq r5, r8, lr, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1634 │ │ │ │ + bl 0xfebe1674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e3fc │ │ │ │ + bmi 0x44e43c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 2, pc, cr4, cr9, {4} │ │ │ │ + mrc2 0, 2, pc, cr0, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsl #22 │ │ │ │ + addeq r5, r8, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1684 │ │ │ │ + bl 0xfebe16c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e44c │ │ │ │ + bmi 0x44e48c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 1, pc, cr12, cr9, {4} @ │ │ │ │ + mcr2 0, 1, pc, cr8, cr9, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - @ instruction: 0x00885abe │ │ │ │ + addeq r5, r8, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe16d4 │ │ │ │ + bl 0xfebe1714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e49c │ │ │ │ + bmi 0x44e4dc │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 0, pc, cr4, cr9, {4} @ │ │ │ │ + mcr2 0, 0, pc, cr0, cr9, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, ror #20 │ │ │ │ + addeq r5, r8, lr, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1724 │ │ │ │ + bl 0xfebe1764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e4ec │ │ │ │ + bmi 0x44e52c │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #612] @ 0x264 │ │ │ │ + ldc2l 0, cr15, [r8, #612] @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsl sl │ │ │ │ + ldrdeq r5, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1774 │ │ │ │ + bl 0xfebe17b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e53c │ │ │ │ + bmi 0x44e57c │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4, #612]! @ 0x264 │ │ │ │ + ldc2 0, cr15, [r0, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, asr #19 │ │ │ │ + addeq r5, r8, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe17c4 │ │ │ │ + bl 0xfebe1804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e58c │ │ │ │ + bmi 0x44e5cc │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip, #612] @ 0x264 │ │ │ │ + stc2 0, cr15, [r8, #612] @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, ror r9 │ │ │ │ + addeq r5, r8, lr, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1814 │ │ │ │ + bl 0xfebe1854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e5dc │ │ │ │ + bmi 0x44e61c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r4, #-612]! @ 0xfffffd9c │ │ │ │ + stc2l 0, cr15, [r0, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsr #18 │ │ │ │ + addeq r5, r8, lr, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1864 │ │ │ │ + bl 0xfebe18a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [lr, #-612]! @ 0xfffffd9c │ │ │ │ + ldc2 0, cr15, [sl, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, ror #17 │ │ │ │ + addeq r5, r8, r4, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe18b0 │ │ │ │ + bl 0xfebe18f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r8, #-612] @ 0xfffffd9c │ │ │ │ + ldc2 0, cr15, [r4, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, r8, r8 │ │ │ │ + addeq r5, r8, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe18fc │ │ │ │ + bl 0xfebe193c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [r2], #612 @ 0x264 │ │ │ │ + stc2l 0, cr15, [lr], #612 @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, asr #16 │ │ │ │ + addeq r5, r8, ip, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1948 │ │ │ │ + bl 0xfebe1988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [ip], {153} @ 0x99 │ │ │ │ + stc2l 0, cr15, [r8], {153} @ 0x99 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsl #16 │ │ │ │ + addeq r5, r8, r0, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1994 │ │ │ │ + bl 0xfebe19d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r6], #612 @ 0x264 │ │ │ │ + stc2 0, cr15, [r2], #612 @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008857b4 │ │ │ │ + addeq r5, r8, r4, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe19e0 │ │ │ │ + bl 0xfebe1a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r0], {153} @ 0x99 │ │ │ │ + ldc2l 0, cr15, [ip], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, ror #14 │ │ │ │ + addeq r5, r8, r8, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a2c │ │ │ │ + bl 0xfebe1a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppeq r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrrc2 0, 9, pc, sl, cr9 @ │ │ │ │ + mrrc2 0, 9, pc, r6, cr9 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsl r7 │ │ │ │ + ldrdeq r5, [r8], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a78 │ │ │ │ + bl 0xfebe1ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsne pc, r4, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ + ldc2 0, cr15, [r0], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r8], r0 │ │ │ │ + umulleq r5, r8, r0, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1ac4 │ │ │ │ + bl 0xfebe1b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrcc (UNDEF: 96), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [lr], {153} @ 0x99 │ │ │ │ + stc2 0, cr15, [sl], {153} @ 0x99 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsl #13 │ │ │ │ + addeq r5, r8, r4, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1b10 │ │ │ │ + bl 0xfebe1b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicsne pc, r8, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r3, ror #23 │ │ │ │ + ldrdlt pc, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, lsr r6 │ │ │ │ + strdeq r5, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1b68 │ │ │ │ + bl 0xfebe1ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppcs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - @ instruction: 0xb002fbb7 │ │ │ │ + @ instruction: 0xb002fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r5, [r8], sl │ │ │ │ + umulleq r5, r8, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1bc0 │ │ │ │ + bl 0xfebe1c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ mvncs pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, fp, lsl #23 │ │ │ │ + andlt pc, r2, r7, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, lsl #11 │ │ │ │ + addeq r5, r8, r2, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1c18 │ │ │ │ + bl 0xfebe1c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicvc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, pc, asr fp @ │ │ │ │ + andlt pc, r2, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, sl, lsr #10 │ │ │ │ + addeq r5, r8, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1c70 │ │ │ │ + bl 0xfebe1cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r3, lsr fp @ │ │ │ │ + andlt pc, r2, pc, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r5, [r8], r2 │ │ │ │ + umulleq r5, r8, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1cc8 │ │ │ │ + bl 0xfebe1d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicseq pc, r0, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r7, lsl #22 │ │ │ │ + andlt pc, r2, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, sl, ror r4 │ │ │ │ + addeq r5, r8, sl, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1d20 │ │ │ │ + bl 0xfebe1d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xff8c6db0 │ │ │ │ + blx 0xff7c6df0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, lsr #8 │ │ │ │ + addeq r5, r8, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1d6c │ │ │ │ + bl 0xfebe1dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfef46dfc │ │ │ │ + blx 0xfee46e3c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r8], ip │ │ │ │ + umulleq r5, r8, ip, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1db8 │ │ │ │ + bl 0xfebe1df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfe5c6e48 │ │ │ │ + blx 0xfe4c6e88 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, r0, r3 │ │ │ │ + addeq r5, r8, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e04 │ │ │ │ + bl 0xfebe1e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1c46e94 │ │ │ │ + blx 0x1b46ed4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, asr #6 │ │ │ │ + addeq r5, r8, r4, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e50 │ │ │ │ + bl 0xfebe1e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x12c6ee0 │ │ │ │ + blx 0x11c6f20 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r8], r8 │ │ │ │ + @ instruction: 0x008852b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e9c │ │ │ │ + bl 0xfebe1edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x946f2c │ │ │ │ + blx 0x846f6c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsr #5 │ │ │ │ + addeq r5, r8, ip, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1ee8 │ │ │ │ + bl 0xfebe1f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orrvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9fcf099 │ │ │ │ + @ instruction: 0xf9f8f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, ror #4 │ │ │ │ + addeq r5, r8, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f34 │ │ │ │ + bl 0xfebe1f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orreq pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9d6f099 │ │ │ │ + @ instruction: 0xf9d2f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsl r2 │ │ │ │ + ldrdeq r5, [r8], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f80 │ │ │ │ + bl 0xfebe1fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9b0f099 │ │ │ │ + @ instruction: 0xf9acf099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, asr #3 │ │ │ │ + addeq r5, r8, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1fcc │ │ │ │ + bl 0xfebe200c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf98af099 │ │ │ │ + @ instruction: 0xf986f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, ror r1 │ │ │ │ + addeq r5, r8, ip, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2018 │ │ │ │ + bl 0xfebe2058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf964f099 │ │ │ │ + @ instruction: 0xf960f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsr r1 │ │ │ │ + strdeq r5, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2064 │ │ │ │ + bl 0xfebe20a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnppl r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf93ef099 │ │ │ │ + @ instruction: 0xf93af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, ror #1 │ │ │ │ + addeq r5, r8, r4, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe20b0 │ │ │ │ + bl 0xfebe20f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnspl pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf918f099 │ │ │ │ + @ instruction: 0xf914f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, r8, r0 │ │ │ │ + addeq r5, r8, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe20fc │ │ │ │ + bl 0xfebe213c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf8f2f099 │ │ │ │ + @ instruction: 0xf8eef099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, asr #32 │ │ │ │ + addeq r5, r8, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2148 │ │ │ │ + bl 0xfebe2188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf8ccf099 │ │ │ │ + @ instruction: 0xf8c8f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0 │ │ │ │ + addeq r4, r8, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2194 │ │ │ │ + bl 0xfebe21d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf8a6f099 │ │ │ │ + @ instruction: 0xf8a2f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00884fb4 │ │ │ │ + addeq r4, r8, r4, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe21e0 │ │ │ │ + bl 0xfebe2220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf880f099 │ │ │ │ + @ instruction: 0xf87cf099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r8, ror #30 │ │ │ │ + addeq r4, r8, r8, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe222c │ │ │ │ + bl 0xfebe226c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf85af099 │ │ │ │ + @ instruction: 0xf856f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, ip, lsl pc │ │ │ │ + ldrdeq r4, [r8], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2278 │ │ │ │ + bl 0xfebe22b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71b8f646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf834f099 │ │ │ │ + @ instruction: 0xf830f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r8], r0 │ │ │ │ + umulleq r4, r8, r0, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe22c4 │ │ │ │ + bl 0xfebe2304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf80ef099 │ │ │ │ + @ instruction: 0xf80af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r4, lsl #29 │ │ │ │ + addeq r4, r8, r4, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2310 │ │ │ │ + bl 0xfebe2350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrsvs pc, r6, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xffe8f098 │ │ │ │ + @ instruction: 0xffe4f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r8, lsr lr │ │ │ │ + strdeq r4, [r8], r8 │ │ │ │ @ instruction: 0xf09f4611 │ │ │ │ - svclt 0x0000be81 │ │ │ │ + svclt 0x0000be7d │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ msrmi (UNDEF: 104), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bfad │ │ │ │ - addeq r4, r8, ip, ror #27 │ │ │ │ + svclt 0x0000bfa9 │ │ │ │ + addeq r4, r8, ip, lsr #27 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bf97 │ │ │ │ - addeq r4, r8, r0, asr #27 │ │ │ │ + svclt 0x0000bf93 │ │ │ │ + addeq r4, r8, r0, lsl #27 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf7f │ │ │ │ - umulleq r4, r8, r4, sp │ │ │ │ + svclt 0x0000bf7b │ │ │ │ + addeq r4, r8, r4, asr sp │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf67 │ │ │ │ - addeq r4, r8, r4, ror #26 │ │ │ │ + svclt 0x0000bf63 │ │ │ │ + addeq r4, r8, r4, lsr #26 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf4f │ │ │ │ - addeq r4, r8, r4, lsr sp │ │ │ │ + svclt 0x0000bf4b │ │ │ │ + strdeq r4, [r8], r4 @ │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf37 │ │ │ │ - addeq r4, r8, r4, lsl #26 │ │ │ │ + svclt 0x0000bf33 │ │ │ │ + addeq r4, r8, r4, asr #25 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf1f │ │ │ │ - ldrdeq r4, [r8], r4 @ │ │ │ │ + svclt 0x0000bf1b │ │ │ │ + umulleq r4, r8, r4, ip │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ mcrrvc 6, 4, pc, r0, cr3 @ │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf07 │ │ │ │ - addeq r4, r8, r4, lsr #25 │ │ │ │ + svclt 0x0000bf03 │ │ │ │ + addeq r4, r8, r4, ror #24 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000beef │ │ │ │ - addeq r4, r8, r4, ror ip │ │ │ │ + svclt 0x0000beeb │ │ │ │ + addeq r4, r8, r4, lsr ip │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bed7 │ │ │ │ - addeq r4, r8, r4, asr #24 │ │ │ │ + svclt 0x0000bed3 │ │ │ │ + addeq r4, r8, r4, lsl #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-780] @ 0xfffffcf4 │ │ │ │ stmdavs sp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ @ instruction: 0x43296849 │ │ │ │ strle r0, [sp], #-1739 @ 0xfffff935 │ │ │ │ - @ instruction: 0xf64968e1 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vadd.i8 q11, q13, │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ @ instruction: 0xf0050333 │ │ │ │ @ instruction: 0xf8530501 │ │ │ │ svccs 0x00007021 │ │ │ │ @ instruction: 0xf045bf08 │ │ │ │ teqlt sp, r1, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf9c2f00f │ │ │ │ + @ instruction: 0xf9caf00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf09783f8 │ │ │ │ - @ instruction: 0x4606ffb7 │ │ │ │ - @ instruction: 0xff80f097 │ │ │ │ + @ instruction: 0x4606ffb3 │ │ │ │ + @ instruction: 0xff7cf097 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9857 @ 0x2681 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xf90cf7e4 │ │ │ │ + @ instruction: 0xf90ef7e4 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r8], -r1, ror #16 │ │ │ │ - @ instruction: 0xf906f7e4 │ │ │ │ + @ instruction: 0xf908f7e4 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d8 │ │ │ │ @ instruction: 0xf09e17d3 │ │ │ │ - strtmi pc, [sl], -r1, lsr #30 │ │ │ │ + qadd16mi pc, sl, sp @ │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - @ instruction: 0x4649f9bb │ │ │ │ + @ instruction: 0x4649f9bd │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x29ccc8 │ │ │ │ + blx 0x29cd08 │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - @ instruction: 0xff10f09e │ │ │ │ + @ instruction: 0xff0cf09e │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf9aaf7e4 │ │ │ │ + @ instruction: 0xf9acf7e4 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe2628 │ │ │ │ + bl 0xfebe2668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - @ instruction: 0xff3ef097 │ │ │ │ + @ instruction: 0xff3af097 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - qasxmi pc, fp, fp @ │ │ │ │ + qasxmi pc, fp, r7 @ │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2l 0, cr15, [ip, #-628] @ 0xfffffd8c │ │ │ │ + ldc2l 0, cr15, [r8, #-628] @ 0xfffffd8c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a140f8 │ │ │ │ - svclt 0x0000ba9d │ │ │ │ + svclt 0x0000ba99 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe2664 │ │ │ │ + bl 0xfebe26a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - @ instruction: 0xff20f097 │ │ │ │ + @ instruction: 0xff1cf097 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - qadd16mi pc, fp, sp @ │ │ │ │ + qadd16mi pc, fp, r9 @ │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 0, cr15, [sl, #-628] @ 0xfffffd8c │ │ │ │ + ldc2 0, cr15, [r6, #-628] @ 0xfffffd8c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a140f8 │ │ │ │ - svclt 0x0000ba7f │ │ │ │ + svclt 0x0000ba7b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe26a0 │ │ │ │ + bl 0xfebe26e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf09e4608 │ │ │ │ - strtmi pc, [r1], -r9, ror #26 │ │ │ │ + strtmi pc, [r1], -r5, ror #26 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a14038 │ │ │ │ - svclt 0x0000b9dd │ │ │ │ + svclt 0x0000b9d9 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf0ad2003 │ │ │ │ - svclt 0x0000b947 │ │ │ │ + svclt 0x0000b943 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x4616b174 │ │ │ │ @@ -126077,97 +126093,97 @@ │ │ │ │ tstmi sl, #655360 @ 0xa0000 │ │ │ │ strle r0, [r1], #-1746 @ 0xfffff92e │ │ │ │ strle r0, [r7, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf8fef00f │ │ │ │ + @ instruction: 0xf906f00f │ │ │ │ subsle r2, sl, r0, lsl #16 │ │ │ │ - blcs 0xa58d0 │ │ │ │ + blcs 0xa5910 │ │ │ │ stmdbvs r8!, {r0, r5, r6, ip, lr, pc} │ │ │ │ svclt 0x00d82801 │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ teqlt r7, #195035136 @ 0xba00000 │ │ │ │ @ instruction: 0xf04f2208 │ │ │ │ strdmi r3, [r2], pc @ │ │ │ │ @ instruction: 0xf1c23001 │ │ │ │ @ instruction: 0xf1a20c40 │ │ │ │ - bne 0xff54d1c8 │ │ │ │ + bne 0xff54d208 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf707fa04 │ │ │ │ @ instruction: 0xf10cfa24 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ - blx 0x99c240 │ │ │ │ + blx 0x99c280 │ │ │ │ tstpmi r1, #12, 8 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x19b8cc │ │ │ │ + blx 0x19b90c │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf0ab430a │ │ │ │ - @ instruction: 0x4607f855 │ │ │ │ + @ instruction: 0x4607f851 │ │ │ │ @ instruction: 0xf097468a │ │ │ │ - pkhbtmi pc, r1, r7, lsl #29 @ │ │ │ │ - mrc2 0, 4, pc, cr4, cr7, {4} │ │ │ │ + pkhbtmi pc, r1, r3, lsl #29 @ │ │ │ │ + mrc2 0, 4, pc, cr0, cr7, {4} │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e44648 │ │ │ │ - andcs pc, r1, #2293760 @ 0x230000 │ │ │ │ + andcs pc, r1, #2424832 @ 0x250000 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44640 │ │ │ │ - @ instruction: 0xf097f81d │ │ │ │ - @ instruction: 0x4649feb9 │ │ │ │ + @ instruction: 0xf097f81f │ │ │ │ + @ instruction: 0x4649feb5 │ │ │ │ ldrmi r4, [r0, r4, lsl #12]! │ │ │ │ - bllt 0x152595c │ │ │ │ + bllt 0x152599c │ │ │ │ stmdavs r9!, {r9, sp}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf8d8f7e4 │ │ │ │ + @ instruction: 0xf8daf7e4 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmiavs sl!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmdavs r9!, {r1, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - andcs pc, r1, sp, asr #17 │ │ │ │ + andcs pc, r1, pc, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461f87f0 │ │ │ │ bfi r4, sl, (invalid: 13:8) │ │ │ │ @ instruction: 0x462117d3 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - mvnsmi pc, #432 @ 0x1b0 │ │ │ │ + mvnsmi pc, #368 @ 0x170 │ │ │ │ movweq lr, #43631 @ 0xaa6f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r2, #632] @ 0x278 │ │ │ │ + stc2l 0, cr15, [lr, #632] @ 0x278 │ │ │ │ @ instruction: 0x17d3e7df │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcr2 0, 0, pc, cr14, cr14, {4} @ │ │ │ │ - b 0x1c5c600 │ │ │ │ + mcr2 0, 0, pc, cr10, cr14, {4} @ │ │ │ │ + b 0x1c5c640 │ │ │ │ strtmi r0, [r1], -sl, lsl #6 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - strb pc, [r7, r5, asr #27] @ │ │ │ │ - @ instruction: 0xf649b410 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + strb pc, [r7, r1, asr #27] @ │ │ │ │ + vqshl.s8 d27, d0, d10 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x114234 │ │ │ │ + bl 0x114274 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmdbvs r2, {r2, r8, r9, fp, lr} │ │ │ │ svclt 0x0000e748 │ │ │ │ - @ instruction: 0xf649b410 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vqshl.s8 d27, d0, d10 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x114254 │ │ │ │ + bl 0x114294 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmibvs r2, {r2, r8, r9, fp, lr}^ │ │ │ │ svclt 0x0000e73a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2864 │ │ │ │ + bl 0xfebe28a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126175,23 +126191,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - strdlt pc, [r6], -r1 │ │ │ │ + andlt pc, r6, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, ror #17 │ │ │ │ + addeq r4, r8, r6, lsr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe28c4 │ │ │ │ + bl 0xfebe2904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126199,23 +126215,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r1, asr #27 │ │ │ │ + @ instruction: 0xb006fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, lsl #17 │ │ │ │ + addeq r4, r8, r6, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2924 │ │ │ │ + bl 0xfebe2964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126223,23 +126239,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - mullt r6, r1, sp │ │ │ │ + andlt pc, r6, sp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, lsr #16 │ │ │ │ + addeq r4, r8, r6, ror #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2984 │ │ │ │ + bl 0xfebe29c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126247,23 +126263,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r1, ror #26 │ │ │ │ + andlt pc, r6, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, asr #15 │ │ │ │ + addeq r4, r8, r6, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe29e4 │ │ │ │ + bl 0xfebe2a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126271,23 +126287,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r1, lsr sp @ │ │ │ │ + andlt pc, r6, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, ror #14 │ │ │ │ + addeq r4, r8, r6, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2a44 │ │ │ │ + bl 0xfebe2a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126295,23 +126311,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r1, lsl #26 │ │ │ │ + strdlt pc, [r6], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, lsl #14 │ │ │ │ + addeq r4, r8, r6, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2aa4 │ │ │ │ + bl 0xfebe2ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126319,23 +126335,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - ldrdlt pc, [r6], -r1 │ │ │ │ + andlt pc, r6, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, lsr #13 │ │ │ │ + addeq r4, r8, r6, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2b04 │ │ │ │ + bl 0xfebe2b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126343,23 +126359,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r1, lsr #25 │ │ │ │ + mullt r6, sp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, asr #12 │ │ │ │ + addeq r4, r8, r6, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2b64 │ │ │ │ + bl 0xfebe2ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126367,21 +126383,21 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r1, ror ip @ │ │ │ │ + andlt pc, r6, sp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, ror #11 │ │ │ │ + addeq r4, r8, r6, lsr #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r6, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ teqmi fp, #12, 30 @ 0x30 │ │ │ │ @@ -126396,38 +126412,38 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - msrlt SPSR_, #2064 @ 0x810 │ │ │ │ + msrlt SPSR_, #2192 @ 0x890 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - @ instruction: 0x4629fdbd │ │ │ │ + @ instruction: 0x4629fdbf │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #908]! @ 0x38c │ │ │ │ + ldc2 7, cr15, [sl, #908]! @ 0x38c │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - @ instruction: 0x4621fdb3 │ │ │ │ + @ instruction: 0x4621fdb5 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #908]! @ 0x38c │ │ │ │ + ldc2 7, cr15, [r0, #908]! @ 0x38c │ │ │ │ stcls 6, cr4, [lr], {34} @ 0x22 │ │ │ │ strls r4, [r4], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [sp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d24, d2, d7 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf8cd2495 │ │ │ │ stmdavs r4!, {r2, pc} │ │ │ │ @ instruction: 0xf0aa9400 │ │ │ │ - andcs pc, r1, sp, lsl sp @ │ │ │ │ + andcs pc, r1, r9, lsl sp @ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -126447,45 +126463,45 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - teqplt r0, #432 @ p-variant is OBSOLETE @ 0x1b0 │ │ │ │ + teqplt r0, #560 @ p-variant is OBSOLETE @ 0x230 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - @ instruction: 0x4629fd57 │ │ │ │ + @ instruction: 0x4629fd59 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r2, #-908] @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - strtmi pc, [r1], -sp, asr #26 │ │ │ │ + strtmi pc, [r1], -pc, asr #26 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [sl, #-908] @ 0xfffffc74 │ │ │ │ stcls 6, cr4, [ip], {34} @ 0x22 │ │ │ │ strls r4, [r3], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [fp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd8401 │ │ │ │ @ instruction: 0xf0aa8000 │ │ │ │ - @ instruction: 0x2001fbbf │ │ │ │ + @ instruction: 0x2001fbbb │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebe2d5c │ │ │ │ + bl 0xfebe2d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ stmdavs lr, {r2, r3, r9, sl, lr}^ │ │ │ │ ldcvs 6, cr4, [fp], {21} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs sl, {r0, r1, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x06d34332 │ │ │ │ @@ -126493,48 +126509,48 @@ │ │ │ │ stccs 6, cr0, [r0, #-4] │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ teqlt lr, r1, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 0, cr15, [lr, #56]! @ 0x38 │ │ │ │ + stc2l 0, cr15, [r6, #56] @ 0x38 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xffcc84e0 │ │ │ │ - bcs 0xfe6086c8 │ │ │ │ - blx 0xfeac7e2a │ │ │ │ + beq 0xffcc8520 │ │ │ │ + bcs 0xfe608708 │ │ │ │ + blx 0xfe9c7e6a │ │ │ │ @ instruction: 0xf0974607 │ │ │ │ - strmi pc, [r1], r5, lsr #23 │ │ │ │ - blx 0xfe947e36 │ │ │ │ + strmi pc, [r1], r1, lsr #23 │ │ │ │ + blx 0xfe847e76 │ │ │ │ strmi r2, [r0], r3, lsl #6 │ │ │ │ ldrtmi r6, [r2], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0xf8dafd4b │ │ │ │ + @ instruction: 0xf8dafd4d │ │ │ │ ldrtmi r1, [sl], -r0 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [r0, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r2, #-908] @ 0xfffffc74 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4640463a │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [r0], -pc, lsr #27 @ │ │ │ │ + @ instruction: 0x4640fdb1 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, r9, lsr #27 │ │ │ │ + andcs pc, r1, fp, lsr #27 │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @@ -126542,88 +126558,88 @@ │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ movwcs lr, #6613 @ 0x19d5 │ │ │ │ stmdavs sl!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0x06db4313 │ │ │ │ mcrcs 4, 0, sp, cr0, cr4, {2} │ │ │ │ stmiavs ip!, {r1, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ - blls 0x2c0198 │ │ │ │ + blls 0x2c01d8 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [ip, fp, ror #16] │ │ │ │ @ instruction: 0xf00ed448 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf097d03a │ │ │ │ - pkhtbmi pc, r1, r3, asr #22 @ │ │ │ │ - blx 0x14c7eda │ │ │ │ + strmi pc, [r1], pc, asr #22 │ │ │ │ + blx 0x13c7f1a │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - strmi pc, [r2], sp, asr #22 │ │ │ │ + strmi pc, [r2], r9, asr #22 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ strbmi r9, [r8], -r8, lsl #22 │ │ │ │ - ldc2l 7, cr15, [r6], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [r8], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, r8, cr9 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [lr], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [r0], #908 @ 0x38c │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ mrrcne 11, 0, r9, r9, cr8 @ │ │ │ │ stmdavs r9!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [r2], #908 @ 0x38c │ │ │ │ + stc2l 7, cr15, [r4], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, sl, cr9 │ │ │ │ stmdavs r9!, {r1, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ + ldc2l 7, cr15, [ip], {227} @ 0xe3 │ │ │ │ stmiavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - stc2l 7, cr15, [lr, #-908] @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r0, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #14505 @ 0x38a9 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r6, #-908] @ 0xfffffc74 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 0, cr15, [r4, #-56] @ 0xffffffc8 │ │ │ │ + stc2 0, cr15, [ip, #-56] @ 0xffffffc8 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - blx 0x147f76 │ │ │ │ + blx 0x47fb4 │ │ │ │ @ instruction: 0xf0974681 │ │ │ │ - @ instruction: 0x4680faff │ │ │ │ - blx 0xfffc7f80 │ │ │ │ + @ instruction: 0x4680fafb │ │ │ │ + blx 0xffec7fc0 │ │ │ │ strmi r9, [r2], r8, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - blx 0xff147f8c │ │ │ │ + blx 0xff047fcc │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r4], -r2, lsl #6 │ │ │ │ - mrrc2 7, 14, pc, r2, cr3 @ │ │ │ │ + mrrc2 7, 14, pc, r4, cr3 @ │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a547b8 │ │ │ │ - blx 0xfee47fa4 │ │ │ │ + blx 0xfed47fe4 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - mcrr2 7, 14, pc, r6, cr3 @ │ │ │ │ + mcrr2 7, 14, pc, r8, cr3 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7b547b8 │ │ │ │ - blx 0xfeb47fbc │ │ │ │ + blx 0xfea47ffc │ │ │ │ strmi r6, [r4], -r9, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - ldc2 7, cr15, [sl], #-908 @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [ip], #-908 @ 0xfffffc74 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a147b8 │ │ │ │ - blx 0xfe847fd4 │ │ │ │ + blx 0xfe748014 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [lr], #-908 @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [r0], #-908 @ 0xfffffc74 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe78947b8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @@ -126636,95 +126652,95 @@ │ │ │ │ tstlt sp, r4, lsl #8 │ │ │ │ @ instruction: 0xf01268a2 │ │ │ │ andle r0, r7, r1, lsl #14 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - stc2 0, cr15, [r0], #56 @ 0x38 │ │ │ │ + stc2 0, cr15, [r8], #56 @ 0x38 │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0978ff8 │ │ │ │ - pkhbtmi pc, r3, r5, lsl #21 @ │ │ │ │ - blx 0xfe548054 │ │ │ │ + pkhbtmi pc, r3, r1, lsl #21 @ │ │ │ │ + blx 0xfe448094 │ │ │ │ @ instruction: 0xf0974682 │ │ │ │ - pkhtbmi pc, r0, fp, asr #20 @ │ │ │ │ - blx 0x16c8060 │ │ │ │ + pkhtbmi pc, r0, r7, asr #20 @ │ │ │ │ + blx 0x15c80a0 │ │ │ │ strmi r6, [r1], r1, ror #16 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #11239 @ 0x2be7 @ │ │ │ │ + movwcs pc, #11241 @ 0x2be9 @ │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [sl], -r1, ror #23 @ │ │ │ │ + strbmi pc, [sl], -r3, ror #23 @ │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0x464afbd1 │ │ │ │ + @ instruction: 0x464afbd3 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - blx 0x1ac80a8 │ │ │ │ + blx 0x19c80e8 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #17 │ │ │ │ - ldc2 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ + ldc2 7, cr15, [r4], {227} @ 0xe3 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - stc2 7, cr15, [r8], {227} @ 0xe3 │ │ │ │ + stc2 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ @ instruction: 0x46294652 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r8], #-908 @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [sl], #-908 @ 0xfffffc74 │ │ │ │ stmiavs r1!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - ldc2l 7, cr15, [r2], #-908 @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r4], #-908 @ 0xfffffc74 │ │ │ │ str r2, [r5, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe3098 │ │ │ │ + bl 0xfebe30d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ ldcvs 6, cr4, [fp], {22} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [r2], #-1747 @ 0xfffff92d │ │ │ │ ldmib r4, {r1, r2, r3, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi sp, #0, 6 │ │ │ │ andsmi r6, sp, r3, lsr #17 │ │ │ │ @ instruction: 0xf00ed10b │ │ │ │ - ldmdblt r8!, {r0, r1, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - @ instruction: 0xf9def097 │ │ │ │ + @ instruction: 0xf9daf097 │ │ │ │ and r4, ip, r7, lsl #12 │ │ │ │ @ instruction: 0xf7e36861 │ │ │ │ - ldrtmi pc, [r9], -pc, ror #22 @ │ │ │ │ + @ instruction: 0x4639fb71 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - stmiavs r1!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -126746,55 +126762,55 @@ │ │ │ │ tstmi sl, #0, 4 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0xf00e4660 │ │ │ │ - stmiblt r8, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - @ instruction: 0xf9b2f097 │ │ │ │ + @ instruction: 0xf9aef097 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - strmi pc, [r1], pc, lsr #19 │ │ │ │ - @ instruction: 0xf978f097 │ │ │ │ + strmi pc, [r1], fp, lsr #19 │ │ │ │ + @ instruction: 0xf974f097 │ │ │ │ @ instruction: 0xf0974683 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13954 @ 0x3682 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x1549f66 │ │ │ │ + blx 0x15c9fa6 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x13c9f72 │ │ │ │ + blx 0x1449fb2 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #15167 @ 0x3b3f @ │ │ │ │ + movwcs pc, #15169 @ 0x3b41 @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x464afb39 │ │ │ │ + @ instruction: 0x464afb3b │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x464147b8 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x1b49fb2 │ │ │ │ + blx 0x1bc9ff2 │ │ │ │ stmiavs r9!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x19c9fbe │ │ │ │ + blx 0x1a49ffe │ │ │ │ str r2, [lr, r1]! │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #39]! @ 0x27 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -126804,45 +126820,45 @@ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ stmdbvs r3!, {r1, sl, ip, lr, pc} │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0x14c80b2 │ │ │ │ + blx 0x16c80f2 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r3, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - blx 0xfe0ca034 │ │ │ │ + blx 0xfe14a074 │ │ │ │ strmi r6, [r7], -r3, lsr #18 │ │ │ │ rsceq r6, sp, r1, lsr #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr}^ │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ vrshl.s8 d21, d0, d9 │ │ │ │ - vmls.i d21, d16, d1[5] │ │ │ │ + vaddhn.i16 d22, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf998f0aa │ │ │ │ + @ instruction: 0xf994f0aa │ │ │ │ strb r2, [r3, r1] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @@ -126854,83 +126870,83 @@ │ │ │ │ tstlt r5, r3, lsl #8 │ │ │ │ ldrbeq r6, [fp, r3, lsr #17] │ │ │ │ andcs sp, r0, r7, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e83f8 │ │ │ │ - stmdblt r8, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ - @ instruction: 0xf8aaf097 │ │ │ │ - b 0x145d980 │ │ │ │ + @ instruction: 0xf8a6f097 │ │ │ │ + b 0x145d9c0 │ │ │ │ @ instruction: 0xf1b91228 │ │ │ │ suble r0, r3, r1, lsl #30 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0xf097fa35 │ │ │ │ - movwcs pc, #10397 @ 0x289d @ │ │ │ │ + @ instruction: 0xf097fa37 │ │ │ │ + movwcs pc, #10393 @ 0x2899 @ │ │ │ │ stmdavs r1!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - @ instruction: 0xf097fa2d │ │ │ │ - ldrtmi pc, [sl], -r9, asr #17 @ │ │ │ │ + @ instruction: 0xf097fa2f │ │ │ │ + ldrtmi pc, [sl], -r5, asr #17 @ │ │ │ │ strmi r4, [r1], r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - @ instruction: 0xf097fa21 │ │ │ │ - @ instruction: 0x463af8bd │ │ │ │ + @ instruction: 0xf097fa23 │ │ │ │ + @ instruction: 0x463af8b9 │ │ │ │ strmi r4, [r7], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - @ instruction: 0xf8b6f097 │ │ │ │ + @ instruction: 0xf8b2f097 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ - blx 0x18ca148 │ │ │ │ + blx 0x194a188 │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0x164a15c │ │ │ │ + blx 0x16ca19c │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0xff24a170 │ │ │ │ + blx 0xff2ca1b0 │ │ │ │ stmiavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0xff0ca17c │ │ │ │ + blx 0xff14a1bc │ │ │ │ str r2, [r6, r1]! │ │ │ │ @ instruction: 0xf0082302 │ │ │ │ @ instruction: 0xf7e30107 │ │ │ │ - @ instruction: 0xf018f9f1 │ │ │ │ + @ instruction: 0xf018f9f3 │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ - @ instruction: 0xf856f097 │ │ │ │ + @ instruction: 0xf852f097 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x463872ff │ │ │ │ - blx 0xff8c8484 │ │ │ │ + blx 0xff7c84c4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - @ instruction: 0x4642fcbf │ │ │ │ + @ instruction: 0x4642fcbb │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x104849a │ │ │ │ + blx 0xf484da │ │ │ │ @ instruction: 0xf097e7a3 │ │ │ │ - ldrtmi pc, [r9], -r1, asr #16 @ │ │ │ │ + @ instruction: 0x4639f83d │ │ │ │ ldrtmi r4, [r8], -r0, lsl #13 │ │ │ │ - @ instruction: 0xff50f09c │ │ │ │ + @ instruction: 0xff4cf09c │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - strbmi pc, [r2], -pc, asr #24 @ │ │ │ │ + strbmi pc, [r2], -fp, asr #24 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xbc84be │ │ │ │ + blx 0xac84fe │ │ │ │ svclt 0x0000e791 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-851]! @ 0xfffffcad │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -126942,34 +126958,34 @@ │ │ │ │ strle r0, [r2], #-1739 @ 0xfffff935 │ │ │ │ andsmi r6, sl, #6488064 @ 0x630000 │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00ebd70 │ │ │ │ - stmiblt r0, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e30603 │ │ │ │ - stmdbvs r2!, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e368a0 │ │ │ │ - stmdavs r3!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - @ instruction: 0xf878f0ac │ │ │ │ + @ instruction: 0xf874f0ac │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ addlt r3, r3, r8, asr #1 │ │ │ │ @@ -126982,69 +126998,69 @@ │ │ │ │ @ instruction: 0x06c94311 │ │ │ │ ldrbeq sp, [r3, r1, lsl #8] │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9ecf00e │ │ │ │ + @ instruction: 0xf9f4f00e │ │ │ │ rsble r2, r8, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0xdcc4c │ │ │ │ + blcs 0xdcc8c │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - stc2l 0, cr15, [r8], #-604 @ 0xfffffda4 │ │ │ │ + stc2l 0, cr15, [r4], #-604 @ 0xfffffda4 │ │ │ │ @ instruction: 0xf0964681 │ │ │ │ - strmi pc, [r2], fp, lsr #31 │ │ │ │ - @ instruction: 0xffa8f096 │ │ │ │ + strmi pc, [r2], r7, lsr #31 │ │ │ │ + @ instruction: 0xffa4f096 │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - strmi pc, [r0], r5, lsr #31 │ │ │ │ - @ instruction: 0xffa2f096 │ │ │ │ + strmi pc, [r0], r1, lsr #31 │ │ │ │ + @ instruction: 0xff9ef096 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - stmdavs r1!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34658 │ │ │ │ - movwcs pc, #10539 @ 0x292b @ │ │ │ │ + movwcs pc, #10541 @ 0x292d @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #10533 @ 0x2925 @ │ │ │ │ + movwcs pc, #10535 @ 0x2927 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ smladxls r1, r8, r6, r4 │ │ │ │ - @ instruction: 0xf91ef7e3 │ │ │ │ - @ instruction: 0xffbaf096 │ │ │ │ + @ instruction: 0xf920f7e3 │ │ │ │ + @ instruction: 0xffb6f096 │ │ │ │ strmi r4, [r7], -sl, asr #12 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ ldrbmi r4, [r1], -r8, lsr #15 │ │ │ │ - beq 0xffcc8cdc │ │ │ │ - bcs 0xfe608ec4 │ │ │ │ + beq 0xffcc8d1c │ │ │ │ + bcs 0xfe608f04 │ │ │ │ @ instruction: 0x4638465a │ │ │ │ - blx 0xff9c864c │ │ │ │ + blx 0xff8c868c │ │ │ │ @ instruction: 0xf8da463a │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ movwcs r4, #10160 @ 0x27b0 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - strbmi pc, [sl], -r7, asr #19 @ │ │ │ │ + strbmi pc, [sl], -r9, asr #19 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xff348680 │ │ │ │ + blx 0xff2486c0 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4638463a │ │ │ │ stmdavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - andcs pc, r1, sp, lsr #19 │ │ │ │ + andcs pc, r1, pc, lsr #19 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -127061,332 +127077,338 @@ │ │ │ │ strle r0, [r2], #-1755 @ 0xfffff925 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e8ff8 │ │ │ │ - stmdblt r8, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ submi r6, r0, #232, 16 @ 0xe80000 │ │ │ │ @ instruction: 0xf09717c1 │ │ │ │ - strmi pc, [r3], r1, ror #23 │ │ │ │ - @ instruction: 0xff3ef096 │ │ │ │ + pkhtbmi pc, r3, sp, asr #23 @ │ │ │ │ + @ instruction: 0xff3af096 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - @ instruction: 0x4681ff3b │ │ │ │ - @ instruction: 0xff38f096 │ │ │ │ + @ instruction: 0x4681ff37 │ │ │ │ + @ instruction: 0xff34f096 │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e34622 │ │ │ │ - movwcs pc, #14561 @ 0x38e1 @ │ │ │ │ + movwcs pc, #14563 @ 0x38e3 @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x4651f8db │ │ │ │ + @ instruction: 0x4651f8dd │ │ │ │ @ instruction: 0x465a4650 │ │ │ │ @ instruction: 0x465247b8 │ │ │ │ - beq 0xffcc8df0 │ │ │ │ - bcs 0xfe608fd8 │ │ │ │ + beq 0xffcc8e30 │ │ │ │ + bcs 0xfe609018 │ │ │ │ @ instruction: 0xf8da4640 │ │ │ │ ldrmi r1, [r0, r0]! │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf942f7e3 │ │ │ │ + @ instruction: 0xf944f7e3 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, r3, lsr r9 @ │ │ │ │ + andcs pc, r1, r5, lsr r9 @ │ │ │ │ svclt 0x0000e7b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - mcr2 0, 6, pc, cr4, cr6, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr0, cr6, {4} @ │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 12, cr15, cr0, cr15, {6} │ │ │ │ + cdp2 7, 9, cr15, cr10, cr15, {6} │ │ │ │ andsle r2, r3, sp, lsl #30 │ │ │ │ - mrc2 0, 5, pc, cr10, cr6, {4} │ │ │ │ + mrc2 0, 5, pc, cr6, cr6, {4} │ │ │ │ @ instruction: 0x4680463a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 11, cr15, cr6, cr15, {6} │ │ │ │ + cdp2 7, 9, cr15, cr0, cr15, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09b4620 │ │ │ │ - @ instruction: 0x4622f815 │ │ │ │ + @ instruction: 0x4622f811 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x005cf7cf │ │ │ │ + svclt 0x0036f7cf │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09b4620 │ │ │ │ - strtmi pc, [r2], -sp, lsr #16 │ │ │ │ + strtmi pc, [r2], -r9, lsr #16 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0050f7cf │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x002af7cf │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033c03 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmiaeq fp, {r0, r1, r6, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + strne pc, [r0], #961 @ 0x3c1 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - andvs r6, r1, r2, asr #1 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + stmiaeq fp, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf0030849 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + b 0x114ca28 │ │ │ │ + tstmi r1, #12, 6 @ 0x30000000 │ │ │ │ + addvs r6, r3, r4 │ │ │ │ + blmi 0x1ca768 │ │ │ │ + andcs r6, r0, r1, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + stceq 0, cr6, [sl], {194} @ 0xc2 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vsubl.u8 , d17, d0 │ │ │ │ - stmib r0, {r0, r8, ip, lr}^ │ │ │ │ - tstvs r1, r2, lsl #4 │ │ │ │ + vaddl.u8 q11, d1, d3 │ │ │ │ + tstmi sl, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0030c0f │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x1160a3c │ │ │ │ + addvs r0, r2, ip, lsl #6 │ │ │ │ + subvs r6, r3, r1, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - strcs fp, [r0], #-1040 @ 0xfffffbf0 │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - tstvs r4, r1, lsl #8 │ │ │ │ - @ instruction: 0xf004084c │ │ │ │ - stmiaeq fp, {r4, sl}^ │ │ │ │ - stceq 3, cr4, [sl], {20} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - vraddhn.i16 d20, , │ │ │ │ - @ instruction: 0x43233103 │ │ │ │ - @ instruction: 0xf85d430a │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - strcs fp, [r0], #-1040 @ 0xfffffbf0 │ │ │ │ + blx 0x1ca7c6 │ │ │ │ + stmdaeq ip, {r4, r5, sl, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ - stmdaeq ip, {r2, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf00408ca │ │ │ │ - tstmi ip, #16, 8 @ 0x10000000 │ │ │ │ + @ instruction: 0xf0042200 │ │ │ │ + sbcvs r0, r2, r0, lsl r4 │ │ │ │ + tstmi ip, #35328 @ 0x8a00 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - andvs r0, r4, fp, lsl #25 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + strpl pc, [r1, #-961] @ 0xfffffc3f │ │ │ │ + stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - subvs r4, r2, r2, lsr #6 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1ca7f4 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - stmib r0, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - andcs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ - sbcvs r0, r2, ip, asr #16 │ │ │ │ - andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - @ instruction: 0xf1c208cb │ │ │ │ - @ instruction: 0xf0040202 │ │ │ │ - tstvs r2, r0, lsl r4 │ │ │ │ - b 0x118f8dc │ │ │ │ - @ instruction: 0xf003040c │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - andvs r0, r4, r0, lsl r2 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwmi r4, #41763 @ 0xa323 │ │ │ │ - blmi 0x1ca844 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + tstvs r5, fp, lsl #6 │ │ │ │ + stmib r0, {r2, sp, lr}^ │ │ │ │ + ldclt 2, cr3, [r0], #-4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0030c0f │ │ │ │ ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - streq pc, [pc], #-1 @ 0x8c6f8 │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs r2, r3, r0, lsl #8 │ │ │ │ + stmib r0, {r0, r1, r3, r6, r7, fp}^ │ │ │ │ + stceq 4, cr2, [sl], {3} │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0x43233403 │ │ │ │ - strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - streq pc, [r2], #-452 @ 0xfffffe3c │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - andvs r6, r2, r4, lsl #2 │ │ │ │ - blmi 0x1ca894 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - svclt 0x00004770 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - streq pc, [pc], #-1 @ 0x8c744 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0042200 │ │ │ │ + sbcvs r0, r2, r0, lsl r4 │ │ │ │ + tstmi ip, #35328 @ 0x8a00 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andvs r4, r4, fp, lsl #6 │ │ │ │ + smlabteq r2, ip, r1, pc @ │ │ │ │ + blmi 0x1ca88c │ │ │ │ + stmib r0, {r0, r8, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + stceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x117977c │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + @ instruction: 0xf0021480 │ │ │ │ + sbcvs r0, r4, r0, lsl r2 │ │ │ │ + vaddl.u8 q11, d1, d3 │ │ │ │ + stmiaeq fp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf0034322 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0x43233403 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vraddhn.i16 d17, , q0 │ │ │ │ - stmib r0, {r0, r8, ip, lr}^ │ │ │ │ - tstvs r1, r2, lsl #8 │ │ │ │ + vraddhn.i16 d21, , q0 │ │ │ │ + @ instruction: 0xf1c44103 │ │ │ │ + movwmi r0, #46082 @ 0xb402 │ │ │ │ + addvs r6, r2, r4, lsl #2 │ │ │ │ blmi 0x1ca8e0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - svclt 0x00004770 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - tstmi r3, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf002084a │ │ │ │ - subvs r0, r3, r0, lsl r2 │ │ │ │ - b 0x110f9c0 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + stceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x11797cc │ │ │ │ + @ instruction: 0xf002030c │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + andvs r3, r3, r3, lsl #24 │ │ │ │ + b 0x110eac8 │ │ │ │ @ instruction: 0xf003020c │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x115b7ac │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + b 0x11519ac │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - strcs fp, [r0], #-1040 @ 0xfffffbf0 │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - vaddw.u8 q11, , d4 │ │ │ │ - sbcvs r5, r4, r1, lsl #8 │ │ │ │ - @ instruction: 0xf004084c │ │ │ │ - stmiaeq fp, {r4, sl}^ │ │ │ │ - stceq 3, cr4, [sl], {20} │ │ │ │ + sbcvs r5, r4, r1, lsl #2 │ │ │ │ + @ instruction: 0xf85d6082 │ │ │ │ + tstvs r1, r4, lsl #22 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + subvs r6, r3, r2, asr #1 │ │ │ │ + stmdaeq fp, {r1, r3, r7, sl, fp}^ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - vraddhn.i16 d20, , │ │ │ │ - @ instruction: 0x43233103 │ │ │ │ - @ instruction: 0xf85d430a │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs r4, r3, sl, lsl #6 │ │ │ │ + andcs r6, r0, r2, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - streq pc, [pc], #-1 @ 0x8c814 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + @ instruction: 0xf85d0c00 │ │ │ │ + svclt 0x0000fb04 │ │ │ │ + stmdaeq ip, {r4, r5, sl, ip, sp, pc}^ │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0042200 │ │ │ │ + tstvs r2, r0, lsl r4 │ │ │ │ + tstmi ip, #35328 @ 0x8a00 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0x43233403 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - addvs r6, r3, r0, lsl #8 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - strne lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ - blmi 0x1ca9b0 │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + strpl pc, [r1, #-961] @ 0xfffffc3f │ │ │ │ + stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + sbcvs r4, r5, fp, lsl #6 │ │ │ │ + stmib r0, {r2, sp, lr}^ │ │ │ │ + ldclt 2, cr3, [r0], #-4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - strcs fp, [r1], #-1040 @ 0xfffffbf0 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + stceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x11798a8 │ │ │ │ + @ instruction: 0xf002030c │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + andvs r3, r3, r3, lsl #24 │ │ │ │ + b 0x110eba4 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + b 0x1165888 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + tstvs r4, r1, lsl #2 │ │ │ │ + smlabtcs r2, r0, r9, lr │ │ │ │ + blmi 0x1caa0c │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + strcs fp, [r1, #-1072] @ 0xfffffbd0 │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ - vpmax.s8 d15, d4, d17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + vpmax.s8 d15, d5, d17 │ │ │ │ + strmi pc, [r1], #961 @ 0x3c1 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - tstmi sl, #132 @ 0x84 │ │ │ │ - @ instruction: 0xf0030c8b │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x115ce70 │ │ │ │ - @ instruction: 0xf85d030c │ │ │ │ - subvs r4, r2, r4, lsl #22 │ │ │ │ - andvs r6, r3, r1, asr #1 │ │ │ │ + strpl lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + stceq 3, cr4, [fp], {26} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + ldclt 2, cr3, [r0], #-0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ - ldrlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ + ldrtlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ stceq 3, cr4, [fp], {26} │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + strmi pc, [r1], #961 @ 0x3c1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vraddhn.i16 d18, , q0 │ │ │ │ - b 0x115ceac │ │ │ │ - addvs r0, r4, ip, lsl #6 │ │ │ │ - @ instruction: 0xf85d6042 │ │ │ │ - sbcvs r4, r1, r4, lsl #22 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2122 @ 0xfffff7b6 │ │ │ │ - @ instruction: 0xf0010c8b │ │ │ │ - @ instruction: 0xf002040f │ │ │ │ - @ instruction: 0x43220210 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [r0], #961 @ 0x3c1 │ │ │ │ - strcs lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1caa5c │ │ │ │ - orrmi pc, r1, r1, asr #7 │ │ │ │ - sbcvs r4, r1, r3, lsl r3 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwmi r2, #46336 @ 0xb500 │ │ │ │ + strpl lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ + @ instruction: 0xf001b410 │ │ │ │ + vmull.u8 q8, d1, d15 │ │ │ │ + @ instruction: 0xf0024481 │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + sbcvs r0, r4, r0, lsl r3 │ │ │ │ + strne pc, [r0], #961 @ 0x3c1 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + addvs r4, r4, fp, lsl #6 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + blmi 0x1caab8 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ addlt r0, r7, r8, asr #1 │ │ │ │ andcs pc, r0, r0, asr #7 │ │ │ │ stcvs 1, cr11, [fp, #-672]! @ 0xfffffd60 │ │ │ │ stmibvs lr, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0106c18 │ │ │ │ tstle r1, lr │ │ │ │ strle r0, [ip], #-1777 @ 0xfffff90f │ │ │ │ @ instruction: 0xf10368a3 │ │ │ │ - blcs 0x14f538 │ │ │ │ + blcs 0x14f590 │ │ │ │ tstphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 7, cr5, [r2, #-284] @ 0xfffffee4 │ │ │ │ cmnlt r2, r2, lsr #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r2!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bvs 0x92ccfc │ │ │ │ + bvs 0x92cd54 │ │ │ │ movwvs pc, #15106 @ 0x3b02 @ │ │ │ │ fstmiaxle sp!, {d18-d32} @ Deprecated │ │ │ │ @ instruction: 0xf00d4628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ smlalne pc, r0, r5, r8 @ │ │ │ │ smullscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf8d569e0 │ │ │ │ subseq r7, fp, #132 @ 0x84 │ │ │ │ @ instruction: 0xb1214602 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @@ -127397,1443 +127419,1443 @@ │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ - blmi 0x1c8ce78 │ │ │ │ + vmla.f d21, d0, d0[2] │ │ │ │ + blmi 0x1c8ced0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22ee │ │ │ │ - bvs 0x94bf70 │ │ │ │ + bvs 0x94bf88 │ │ │ │ @ instruction: 0xd1b92a01 │ │ │ │ stmibvs r1!, {r0, r1, r2, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r1, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1be │ │ │ │ ldmle fp!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r2!, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b62a02 │ │ │ │ ldreq r6, [r2, r2, lsr #18] │ │ │ │ @ instruction: 0xe7a5d5b3 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - stc2 7, cr15, [r2], #-840 @ 0xfffffcb8 │ │ │ │ + blx 0xffcca9a6 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ @ instruction: 0xf0964307 │ │ │ │ - pkhtbmi pc, r2, r3, asr #24 @ │ │ │ │ - mrrc2 0, 9, pc, r0, cr6 @ │ │ │ │ + strmi pc, [r2], r3, asr #24 │ │ │ │ + mcrr2 0, 9, pc, r0, cr6 @ │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mcrr2 7, 12, pc, sl, cr15 @ │ │ │ │ + ldc2 7, cr15, [r8], {207} @ 0xcf │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [r3], r4, lsl #2 │ │ │ │ smladxls r0, r0, r0, lr │ │ │ │ ldrbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d2030f │ │ │ │ - @ instruction: 0xf8d4fc29 │ │ │ │ + @ instruction: 0xf8d4fbf7 │ │ │ │ stmiavs r1!, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0x46524630 │ │ │ │ - ldc2 7, cr15, [r8, #904] @ 0x388 │ │ │ │ + stc2 7, cr15, [lr, #904] @ 0x388 │ │ │ │ svceq 0x0001f1ba │ │ │ │ suble r4, r6, r2, lsl #12 │ │ │ │ svceq 0x0002f1ba │ │ │ │ @ instruction: 0xf1bad03d │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf09c6819 │ │ │ │ - stmibvs r2!, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1094640 │ │ │ │ @ instruction: 0xf0270901 │ │ │ │ - blx 0x14ea08 │ │ │ │ - bvs 0x989294 │ │ │ │ + blx 0x14ea60 │ │ │ │ + bvs 0x9892ec │ │ │ │ @ instruction: 0xf09a441e │ │ │ │ - blls 0x18c100 │ │ │ │ + blls 0x18c118 │ │ │ │ ldcle 5, cr4, [ip, #-300]! @ 0xfffffed4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stmibvs r3!, {r0, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr}^ │ │ │ │ andeq pc, r7, #3 │ │ │ │ @ instruction: 0xf7e29305 │ │ │ │ - blls 0x20c060 │ │ │ │ - blcs 0xde2c0 │ │ │ │ - blcs 0x140b50 │ │ │ │ - blcs 0xc0b34 │ │ │ │ - blls 0x1c0fb8 │ │ │ │ + blls 0x20c090 │ │ │ │ + blcs 0xde318 │ │ │ │ + blcs 0x140ba8 │ │ │ │ + blcs 0xc0b8c │ │ │ │ + blls 0x1c1010 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r6], #-624 @ 0xfffffd90 │ │ │ │ + mrrc2 0, 9, pc, r6, cr12 @ │ │ │ │ strbmi r9, [r2], -r0, lsl #14 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - stc2 7, cr15, [r4], {210} @ 0xd2 │ │ │ │ - blls 0x1c6a08 │ │ │ │ + blx 0xff54aa82 │ │ │ │ + blls 0x1c6a60 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r2, #-624] @ 0xfffffd90 │ │ │ │ - blls 0x1c69fc │ │ │ │ + stc2l 0, cr15, [r2, #-624] @ 0xfffffd90 │ │ │ │ + blls 0x1c6a54 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r8, #-624]! @ 0xfffffd90 │ │ │ │ - blls 0x1c69f0 │ │ │ │ + ldc2 0, cr15, [r8, #-624] @ 0xfffffd90 │ │ │ │ + blls 0x1c6a48 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [sl], {156} @ 0x9c │ │ │ │ - blls 0x1c6a90 │ │ │ │ + stc2l 0, cr15, [sl], {156} @ 0x9c │ │ │ │ + blls 0x1c6ae8 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [ip], {156} @ 0x9c │ │ │ │ + ldc2l 0, cr15, [ip], #-624 @ 0xfffffd90 │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs pc, {r0, r1, r3, r4, r7, r9, sl, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - ldc2l 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ + stc2l 7, cr15, [r8], #1020 @ 0x3fc │ │ │ │ str r2, [ip, -r1] │ │ │ │ - bcs 0x166fb8 │ │ │ │ + bcs 0x167010 │ │ │ │ svcge 0x0015f47f │ │ │ │ andcc lr, r1, r6, lsl #14 │ │ │ │ - blx 0xfe24aa86 │ │ │ │ + blx 0x15caade │ │ │ │ vabd.s8 q15, , q9 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ - blmi 0x44d000 │ │ │ │ + vmla.f d21, d0, d0[2] │ │ │ │ + blmi 0x44d058 │ │ │ │ @ instruction: 0x46502236 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2 1, cr15, [r4], #696 @ 0x2b8 │ │ │ │ + ldc2 1, cr15, [r4], {174} @ 0xae │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ - blmi 0x30d018 │ │ │ │ + vmla.f d21, d0, d0[2] │ │ │ │ + blmi 0x30d070 │ │ │ │ andls r2, r0, pc, asr r2 │ │ │ │ - ldc2 1, cr15, [sl], {174} @ 0xae │ │ │ │ + stc2 1, cr15, [sl], {174} @ 0xae │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ - blmi 0x14d02c │ │ │ │ + vmla.f d21, d0, d0[2] │ │ │ │ + blmi 0x14d084 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22c2 │ │ │ │ - svclt 0x0000fc8f │ │ │ │ - eorseq sl, r3, r8, lsr #32 │ │ │ │ - eorseq sl, r3, r0, asr r0 │ │ │ │ - eorseq sl, r3, ip, lsr r0 │ │ │ │ + svclt 0x0000fc7f │ │ │ │ + eorseq sl, r3, r0, asr #32 │ │ │ │ + eorseq sl, r3, r8, rrx │ │ │ │ + eorseq sl, r3, r4, asr r0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebe3da0 │ │ │ │ + bl 0xfebe3df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ tstmi r9, #0, 6 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ strbeq sp, [fp], r1, lsl #2 │ │ │ │ stmiavs r3!, {r0, r3, sl, ip, lr, pc} │ │ │ │ - blx 0xfeddcc28 │ │ │ │ + blx 0xfeddcc80 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182900 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00d81f0 │ │ │ │ - stmiblt r0, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ stmdavs r6!, {r0, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ - blx 0xfee48e72 │ │ │ │ + blx 0xfea48eca │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - strbmi pc, [r1], -r1, asr #25 @ │ │ │ │ + @ instruction: 0x4641fcb7 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [ip], {154} @ 0x9a │ │ │ │ + ldc2 0, cr15, [ip], #616 @ 0x268 │ │ │ │ @ instruction: 0xf0966864 │ │ │ │ - ldmdavs pc!, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + ldmdavs pc!, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - @ instruction: 0x4639fcb3 │ │ │ │ + ldrtmi pc, [r9], -r9, lsr #25 @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [lr], #616 @ 0x268 │ │ │ │ + stc2 0, cr15, [lr], #616 @ 0x268 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3e60 │ │ │ │ + bl 0xfebe3eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 1, cr0, cr8, cr8, {7} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r7, r8, fp, ip, lr}^ │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0x10c8ee8 │ │ │ │ + blx 0xcc8f40 │ │ │ │ vpmax.s8 d20, d7, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf6436812 │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0x16c8f10 │ │ │ │ + blx 0x12c8f68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r8, r8, ror #5 │ │ │ │ - addeq r3, r8, r2, asr #5 │ │ │ │ + umulleq r3, r8, r0, r2 │ │ │ │ + addeq r3, r8, sl, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3ed8 │ │ │ │ + bl 0xfebe3f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550ca0 │ │ │ │ + blmi 0x550cf8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xac8f70 │ │ │ │ + blx 0x6c8fc8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, r2, ror r2 │ │ │ │ + addeq r3, r8, sl, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3f38 │ │ │ │ + bl 0xfebe3f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550d00 │ │ │ │ + blmi 0x550d58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpcs r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf9f8f097 │ │ │ │ + @ instruction: 0xf9e8f097 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, r2, lsl r2 │ │ │ │ + @ instruction: 0x008831ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3f98 │ │ │ │ + bl 0xfebe3ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf09d4614 │ │ │ │ - blmi 0x50b4ec │ │ │ │ + blmi 0x50b504 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrmi r9, [sp], #-1025 @ 0xfffffbff │ │ │ │ stmdavs r9, {r1, r3, r4, r7, r8, fp, ip} │ │ │ │ strmi r9, [fp], #-1280 @ 0xfffffb00 │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0976808 │ │ │ │ - andlt pc, r2, r3, asr #19 │ │ │ │ + @ instruction: 0xb002f9b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r3, r8, ip, r1 │ │ │ │ + addeq r3, r8, r4, asr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4000 │ │ │ │ + bl 0xfebe4058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d0d88 │ │ │ │ + blmi 0x6d0de0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ vmax.s8 d20, d3, d13 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xf958f097 │ │ │ │ + @ instruction: 0xf948f097 │ │ │ │ vpadd.i8 d20, d7, d0 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmibne sl, {r0, r2, r3, r4, sl, lr}^ │ │ │ │ strls r6, [r0, #-2057] @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf643440b │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf986f097 │ │ │ │ + @ instruction: 0xf976f097 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r3, r8, r2, asr #2 │ │ │ │ - addeq r3, r8, r2, lsr #2 │ │ │ │ + addeq r3, r8, sl, ror #1 │ │ │ │ + addeq r3, r8, sl, asr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe407c │ │ │ │ + bl 0xfebe40d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf0964604 │ │ │ │ - @ instruction: 0x4605fa13 │ │ │ │ - blx 0x4c90ec │ │ │ │ + strmi pc, [r5], -r3, lsl #20 │ │ │ │ + blx 0xc9144 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf09c4628 │ │ │ │ - @ instruction: 0x4632f831 │ │ │ │ + ldrtmi pc, [r2], -r1, lsr #16 @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r4, #-636]! @ 0xfffffd84 │ │ │ │ + stc2l 0, cr15, [r4, #-636]! @ 0xfffffd84 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrshr.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [fp], #-661 @ 0xfffffd6b │ │ │ │ @ instruction: 0xf643681b │ │ │ │ vsra.s64 d17, d4, #64 │ │ │ │ stmiapl r3, {r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf946f097 │ │ │ │ + @ instruction: 0xf936f097 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - umulleq r3, r8, lr, r0 │ │ │ │ + addeq r3, r8, r6, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe40f8 │ │ │ │ + bl 0xfebe4150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vpmin.s8 d31, d7, d29 │ │ │ │ + vpmax.s8 d31, d7, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bc74 │ │ │ │ + blls 0x38bc8c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d20, q0, │ │ │ │ + vmls.i d20, d0, d1[1] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1cc91e4 │ │ │ │ + blx 0x18c923c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe415c │ │ │ │ + bl 0xfebe41b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vpmax.s8 d31, d7, d11 │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bc10 │ │ │ │ + blls 0x38bc28 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 q10, #851968 @ 0x000d0000 │ │ │ │ + @ instruction: 0xf2c0449d │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1049248 │ │ │ │ + blx 0xc492a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe41c0 │ │ │ │ + bl 0xfebe4218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bbac │ │ │ │ + blls 0x38bbc4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c044b5 │ │ │ │ + @ instruction: 0xf2c044f5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x3c92ac │ │ │ │ + @ instruction: 0xf9fcf0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4224 │ │ │ │ + bl 0xfebe427c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmla.i8 d31, d23, d23 │ │ │ │ + vmul.i8 d31, d23, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bb48 │ │ │ │ + blls 0x38bb60 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d21, q0, │ │ │ │ + vmls.i d21, d0, d1[3] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9daf0a9 │ │ │ │ + @ instruction: 0xf9caf0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4288 │ │ │ │ + bl 0xfebe42e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bae4 │ │ │ │ + blls 0x38bafc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d21, d0, d1[5] │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9a8f0a9 │ │ │ │ + @ instruction: 0xf998f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe42ec │ │ │ │ + bl 0xfebe4344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmla.i8 , , │ │ │ │ + vmul.i8 d31, d7, d19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38ba80 │ │ │ │ + blls 0x38ba98 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c054bd │ │ │ │ + @ instruction: 0xf2c054fd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf976f0a9 │ │ │ │ + @ instruction: 0xf966f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4350 │ │ │ │ + bl 0xfebe43a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmul.i8 d31, d7, d1 │ │ │ │ + vmla.i8 d31, d7, d1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38ba1c │ │ │ │ + blls 0x38ba34 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 d22, #327680 @ 0x00050000 │ │ │ │ + vmov.i32 q11, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf944f0a9 │ │ │ │ + @ instruction: 0xf934f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe43b4 │ │ │ │ + bl 0xfebe440c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vtst.8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b9b8 │ │ │ │ + blls 0x38b9d0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d22, d0, d1[7] │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf912f0a9 │ │ │ │ + @ instruction: 0xf902f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4418 │ │ │ │ + bl 0xfebe4470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vadd.i8 d31, d23, d29 │ │ │ │ + vtst.8 d31, d23, d13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b954 │ │ │ │ + blls 0x38b96c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d22, d16, d1[1] │ │ │ │ + vaddhn.i16 d23, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8e0f0a9 │ │ │ │ + @ instruction: 0xf8d0f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe447c │ │ │ │ + bl 0xfebe44d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vtst.8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b8f0 │ │ │ │ + blls 0x38b908 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 d23, #851968 @ 0x000d0000 │ │ │ │ + vmov.i32 , #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8aef0a9 │ │ │ │ + @ instruction: 0xf89ef0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe44e0 │ │ │ │ + bl 0xfebe4538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vadd.i8 , , │ │ │ │ + vtst.8 d31, d7, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b88c │ │ │ │ + blls 0x38b8a4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmvn.i32 , #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf2c074b5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf87cf0a9 │ │ │ │ + @ instruction: 0xf86cf0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4544 │ │ │ │ + bl 0xfebe459c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vtst.8 d31, d7, d7 │ │ │ │ + vadd.i8 d31, d7, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b828 │ │ │ │ + blls 0x38b840 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d23, d16, d1[3] │ │ │ │ + @ instruction: 0xf6489402 │ │ │ │ + vaddhn.i16 d16, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf84af0a9 │ │ │ │ + @ instruction: 0xf83af0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe45a8 │ │ │ │ + bl 0xfebe4600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmax.f32 , , │ │ │ │ + vrecps.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b7c4 │ │ │ │ + blls 0x38b7dc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ + vmls.i d16, d0, d1[5] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf818f0a9 │ │ │ │ + @ instruction: 0xf808f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe460c │ │ │ │ + bl 0xfebe4664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vrecps.f32 d31, d23, d19 │ │ │ │ + vmax.f32 d31, d23, d19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b760 │ │ │ │ + blls 0x38b778 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 q8, #851968 @ 0x000d0000 │ │ │ │ + @ instruction: 0xf2c004bd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffe6f0a8 │ │ │ │ + @ instruction: 0xffd6f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4670 │ │ │ │ + bl 0xfebe46c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmax.f32 d31, d23, d1 │ │ │ │ + vrecps.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b6fc │ │ │ │ + blls 0x38b714 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c004d5 │ │ │ │ + vmov.i32 d17, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffb4f0a8 │ │ │ │ + @ instruction: 0xffa4f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe46d4 │ │ │ │ + bl 0xfebe472c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmax.f32 , , │ │ │ │ + vrecps.f32 d31, d7, d31 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b698 │ │ │ │ + blls 0x38b6b0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ + vmls.i d17, d0, d1[7] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff82f0a8 │ │ │ │ + @ instruction: 0xff72f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4738 │ │ │ │ + bl 0xfebe4790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vrecps.f32 d31, d7, d13 │ │ │ │ + vmax.f32 d31, d7, d13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b634 │ │ │ │ + blls 0x38b64c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d17, q8, │ │ │ │ + vmls.i d17, d16, d1[1] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff50f0a8 │ │ │ │ + @ instruction: 0xff40f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe479c │ │ │ │ + bl 0xfebe47f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf247fedb │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ - @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b5d0 │ │ │ │ + @ instruction: 0xf0996819 │ │ │ │ + blls 0x38d5e8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c014dd │ │ │ │ + vmov.i32 d18, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff1ef0a8 │ │ │ │ + @ instruction: 0xff0ef0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4800 │ │ │ │ + bl 0xfebe4858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247feb9 │ │ │ │ + vceq.f32 d31, d23, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d56c │ │ │ │ + blls 0x38d584 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d18, #327680 @ 0x00050000 │ │ │ │ + vmvn.i32 q9, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 14, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4864 │ │ │ │ + bl 0xfebe48bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 d31, d23, d7 │ │ │ │ + @ instruction: 0xf247fe77 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d508 │ │ │ │ + blls 0x38d520 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ + vmls.i d18, d16, d1[3] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 11, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 0, 10, cr15, cr10, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe48c8 │ │ │ │ + bl 0xfebe4920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fe55 │ │ │ │ + vceq.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d4a4 │ │ │ │ + blls 0x38d4bc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d18, d16, d1[5] │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 8, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe492c │ │ │ │ + bl 0xfebe4984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 d31, d7, d19 │ │ │ │ + @ instruction: 0xf247fe13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d440 │ │ │ │ + blls 0x38d458 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d19, #851968 @ 0x000d0000 │ │ │ │ + vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 5, cr15, cr6, cr8, {5} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4990 │ │ │ │ + bl 0xfebe49e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 , , │ │ │ │ + vadd.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d3dc │ │ │ │ + blls 0x38d3f4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c03495 │ │ │ │ + @ instruction: 0xf2c034d5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 2, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe49f4 │ │ │ │ + bl 0xfebe4a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 d31, d23, d31 │ │ │ │ + vadd.f32 d31, d23, d31 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d378 │ │ │ │ + blls 0x38d390 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d19, d16, d1[7] │ │ │ │ + vaddhn.i16 d20, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r2, #672]! @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r2, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a58 │ │ │ │ + bl 0xfebe4ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.f32 d31, d23, d13 │ │ │ │ + vmla.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d314 │ │ │ │ + blls 0x38d32c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d20, d0, d1[1] │ │ │ │ + vaddhn.i16 d20, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r0, #672] @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [r0, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4abc │ │ │ │ + bl 0xfebe4b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 , , │ │ │ │ + vadd.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d2b0 │ │ │ │ + blls 0x38d2c8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c0449d │ │ │ │ + @ instruction: 0xf2c044dd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [lr, #672] @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [lr, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4b20 │ │ │ │ + bl 0xfebe4b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.f32 d31, d7, d25 │ │ │ │ + vmla.f32 d31, d7, d9 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d24c │ │ │ │ + blls 0x38d264 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c044f5 │ │ │ │ + vmvn.i32 d21, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [ip, #-672] @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [ip, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4b84 │ │ │ │ + bl 0xfebe4bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 , , │ │ │ │ + sha1c.32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d1e8 │ │ │ │ + blls 0x38d200 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d21, d0, d1[3] │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [sl, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4be8 │ │ │ │ + bl 0xfebe4c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - sha1c.32 , , │ │ │ │ + vfma.f32 d31, d23, d21 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d184 │ │ │ │ + blls 0x38d19c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d21, q8, │ │ │ │ + vmls.i d21, d16, d1[5] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r8], #672 @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r8], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4c4c │ │ │ │ + bl 0xfebe4ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 d31, d23, d3 │ │ │ │ + @ instruction: 0xf247fc83 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d120 │ │ │ │ + blls 0x38d138 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c054fd │ │ │ │ + vmvn.i32 d22, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r6], {168} @ 0xa8 │ │ │ │ + ldc2 0, cr15, [r6], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4cb0 │ │ │ │ + bl 0xfebe4d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - sha1c.32 , , │ │ │ │ + vfma.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d0bc │ │ │ │ + blls 0x38d0d4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 q11, #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf2c06495 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ + stc2 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4d14 │ │ │ │ + bl 0xfebe4d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fc2f │ │ │ │ + vfma.f32 d31, d7, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d058 │ │ │ │ + blls 0x38d070 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vmls.i d22, d16, d1[7] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r2], #-672 @ 0xfffffd60 │ │ │ │ + mrrc2 0, 10, pc, r2, cr8 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4d78 │ │ │ │ + bl 0xfebe4dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 , , │ │ │ │ + vqdmulh.s , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cff4 │ │ │ │ + blls 0x38d00c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d23, q0, │ │ │ │ + vmls.i d23, d0, d1[1] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ddc │ │ │ │ + bl 0xfebe4e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s , , │ │ │ │ + vpadd.i8 d31, d23, d27 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cf90 │ │ │ │ + blls 0x38cfa8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 , #851968 @ 0x000d0000 │ │ │ │ + @ instruction: 0xf2c0749d │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x49ec6 │ │ │ │ + blx 0xffc49f1e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e40 │ │ │ │ + bl 0xfebe4e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 d31, d23, d9 │ │ │ │ + vqdmulh.s d31, d23, d9 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cf2c │ │ │ │ + blls 0x38cf44 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c074b5 │ │ │ │ + @ instruction: 0xf2c074f5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff3c9f2a │ │ │ │ + blx 0xfefc9f82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ea4 │ │ │ │ + bl 0xfebe4efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cec8 │ │ │ │ + blls 0x38cee0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ + vmls.i d16, d0, d1[3] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe749f8e │ │ │ │ + blx 0xfe349fe6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4f08 │ │ │ │ + bl 0xfebe4f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 d31, d7, d21 │ │ │ │ + vqdmulh.s d31, d7, d21 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ce64 │ │ │ │ + blls 0x38ce7c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d16, d0, d1[5] │ │ │ │ + vaddhn.i16 d16, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1ac9ff2 │ │ │ │ + blx 0x16ca04a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4f6c │ │ │ │ + bl 0xfebe4fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s d31, d7, d3 │ │ │ │ + vpmin.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ce00 │ │ │ │ + blls 0x38ce18 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c004bd │ │ │ │ + @ instruction: 0xf2c004fd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xe4a056 │ │ │ │ + blx 0xa4a0ae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4fd0 │ │ │ │ + bl 0xfebe5028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 , , │ │ │ │ + vpmax.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cd9c │ │ │ │ + blls 0x38cdb4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmov.i32 d17, #327680 @ 0x00050000 │ │ │ │ + vmov.i32 , #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1ca0ba │ │ │ │ + blx 0xffdca110 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5034 │ │ │ │ + bl 0xfebe508c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 d31, d23, d15 │ │ │ │ + vpmax.s8 d31, d23, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cd38 │ │ │ │ + blls 0x38cd50 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d17, d0, d1[7] │ │ │ │ + vaddhn.i16 d17, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff54a11c │ │ │ │ + blx 0xff14a174 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5098 │ │ │ │ + bl 0xfebe50f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmax.s8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ccd4 │ │ │ │ + blls 0x38ccec │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d17, d16, d1[1] │ │ │ │ + vaddhn.i16 d18, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe8ca180 │ │ │ │ + blx 0xfe4ca1d8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe50fc │ │ │ │ + bl 0xfebe5154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 d31, d7, d27 │ │ │ │ + vpmax.s8 d31, d7, d27 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cc70 │ │ │ │ + blls 0x38cc88 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmov.i32 d18, #851968 @ 0x000d0000 │ │ │ │ + vmov.i32 q9, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1c4a1e4 │ │ │ │ + blx 0x184a23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5160 │ │ │ │ + bl 0xfebe51b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmax.s8 d31, d7, d9 │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cc0c │ │ │ │ + blls 0x38cc24 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmvn.i32 q9, #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf2c024b5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfca248 │ │ │ │ + blx 0xbca2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe51c4 │ │ │ │ + bl 0xfebe521c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cba8 │ │ │ │ + blls 0x38cbc0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d18, d16, d1[3] │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x34a2ac │ │ │ │ + @ instruction: 0xf9faf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128841,29 +128863,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf99cf095 │ │ │ │ + @ instruction: 0xf98cf095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649fab5 │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x311134 │ │ │ │ + vpmax.s8 d31, d26, d21 │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x31118c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9ccf0a8 │ │ │ │ + @ instruction: 0xf9bcf0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128872,29 +128894,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf95ef095 │ │ │ │ + @ instruction: 0xf94ef095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649fa77 │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x3111b0 │ │ │ │ + vpmax.s8 , q5, │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x311208 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf98ef0a8 │ │ │ │ + @ instruction: 0xf97ef0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128903,29 +128925,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf920f095 │ │ │ │ + @ instruction: 0xf910f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649fa39 │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x31122c │ │ │ │ + vpmax.s8 d31, d10, d25 │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x311284 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf950f0a8 │ │ │ │ + @ instruction: 0xf940f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128934,29 +128956,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8e2f095 │ │ │ │ + @ instruction: 0xf8d2f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649f9fb │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x3112a8 │ │ │ │ + vmla.i8 , q13, │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x311300 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf912f0a8 │ │ │ │ + @ instruction: 0xf902f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128965,29 +128987,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8a4f095 │ │ │ │ + @ instruction: 0xf894f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649f9bd │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x311324 │ │ │ │ + vmla.i8 d31, d26, d29 │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x31137c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf8d4f0a8 │ │ │ │ + @ instruction: 0xf8c4f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128996,29 +129018,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf866f095 │ │ │ │ + @ instruction: 0xf856f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649f97f │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x3113a0 │ │ │ │ + vmla.i8 , q5, │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x3113f8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf896f0a8 │ │ │ │ + @ instruction: 0xf886f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129027,29 +129049,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf828f095 │ │ │ │ + @ instruction: 0xf818f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649f941 │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x31141c │ │ │ │ + vmul.i8 d31, d10, d17 │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x311474 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf858f0a8 │ │ │ │ + @ instruction: 0xf848f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129058,29 +129080,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xffeaf094 │ │ │ │ + @ instruction: 0xffdaf094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649f903 │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x311498 │ │ │ │ + vtst.8 , q13, │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x3114f0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf81af0a8 │ │ │ │ + @ instruction: 0xf80af0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129089,29 +129111,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xffacf094 │ │ │ │ + @ instruction: 0xff9cf094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649f8c5 │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x311514 │ │ │ │ + vtst.8 d31, d26, d21 │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x31156c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xffdcf0a7 │ │ │ │ + @ instruction: 0xffccf0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129120,29 +129142,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff6ef094 │ │ │ │ + @ instruction: 0xff5ef094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649f887 │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x311590 │ │ │ │ + vtst.8 , q5, │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x3115e8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xff9ef0a7 │ │ │ │ + @ instruction: 0xff8ef0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129151,29 +129173,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff30f094 │ │ │ │ + @ instruction: 0xff20f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649f849 │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x31160c │ │ │ │ + vtst.8 d31, d10, d25 │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x311664 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xff60f0a7 │ │ │ │ + @ instruction: 0xff50f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129182,29 +129204,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 7, pc, cr2, cr4, {4} │ │ │ │ + mcr2 0, 7, pc, cr2, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ - @ instruction: 0xf0996819 │ │ │ │ - @ instruction: 0xf649f80b │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x311688 │ │ │ │ + @ instruction: 0xf0986819 │ │ │ │ + vrecps.f32 , q13, │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x3116e0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xff22f0a7 │ │ │ │ + @ instruction: 0xff12f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129213,31 +129235,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 5, pc, cr4, cr4, {4} │ │ │ │ + mcr2 0, 5, pc, cr4, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649ffcd │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x311704 │ │ │ │ + vrecps.f32 d31, d26, d29 │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x31175c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-304 @ 0xfffffed0 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - cdp2 0, 14, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129246,31 +129268,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 3, pc, cr2, cr4, {4} │ │ │ │ + mcr2 0, 3, pc, cr2, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649ff8b │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x311788 │ │ │ │ + vrecps.f32 , q5, │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x3117e0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-320 @ 0xfffffec0 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - cdp2 0, 9, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 8, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129279,30 +129301,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 1, pc, cr0, cr4, {4} │ │ │ │ + mcr2 0, 1, pc, cr0, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmax.f32 , q5, │ │ │ │ - vmull.s8 , d0, d20 │ │ │ │ - blls 0x31180c │ │ │ │ + vrecps.f32 d31, d10, d25 │ │ │ │ + vmvn.i32 d17, #3327 @ 0x00000cff │ │ │ │ + blls 0x311864 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - cdp2 0, 5, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 4, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129311,30 +129333,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r0, #592]! @ 0x250 │ │ │ │ + stc2l 0, cr15, [r0, #592]! @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmax.f32 d31, d10, d9 │ │ │ │ - vmvn.i32 d17, #1279 @ 0x000004ff │ │ │ │ - blls 0x31188c │ │ │ │ + @ instruction: 0xf24afef9 │ │ │ │ + vqdmulh.s d17, d0, d0[3] │ │ │ │ + blls 0x3118e4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - cdp2 0, 1, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 0, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129343,30 +129365,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [r0, #592]! @ 0x250 │ │ │ │ + stc2 0, cr15, [r0, #592]! @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vceq.f32 , q13, │ │ │ │ - vmull.s8 , d0, d20 │ │ │ │ - blls 0x31190c │ │ │ │ + @ instruction: 0xf24afeb9 │ │ │ │ + vmvn.i32 d17, #3327 @ 0x00000cff │ │ │ │ + blls 0x311964 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - ldc2l 0, cr15, [lr, #668] @ 0x29c │ │ │ │ + stc2l 0, cr15, [lr, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129375,30 +129397,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r0, #-592]! @ 0xfffffdb0 │ │ │ │ + stc2l 0, cr15, [r0, #-592]! @ 0xfffffdb0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vceq.f32 d31, d26, d9 │ │ │ │ - vmvn.i32 d17, #1279 @ 0x000004ff │ │ │ │ - blls 0x31198c │ │ │ │ + @ instruction: 0xf24afe79 │ │ │ │ + vqdmulh.s d17, d0, d0[3] │ │ │ │ + blls 0x3119e4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - ldc2 0, cr15, [lr, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [lr, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129407,30 +129429,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [r0, #-592]! @ 0xfffffdb0 │ │ │ │ + stc2 0, cr15, [r0, #-592]! @ 0xfffffdb0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vceq.f32 , q5, │ │ │ │ - vmull.s8 , d0, d20 │ │ │ │ - blls 0x311a0c │ │ │ │ + @ instruction: 0xf24afe39 │ │ │ │ + vmvn.i32 d17, #3327 @ 0x00000cff │ │ │ │ + blls 0x311a64 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - ldc2l 0, cr15, [lr, #-668] @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [lr, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129439,30 +129461,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r0], #592 @ 0x250 │ │ │ │ + stc2l 0, cr15, [r0], #592 @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vceq.f32 d31, d10, d9 │ │ │ │ - vmvn.i32 d17, #1279 @ 0x000004ff │ │ │ │ - blls 0x311a8c │ │ │ │ + vmla.f32 , q13, │ │ │ │ + vqdmulh.s d17, d0, d0[3] │ │ │ │ + blls 0x311ae4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - ldc2 0, cr15, [lr, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [lr, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129471,31 +129493,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [r0], #592 @ 0x250 │ │ │ │ + stc2 0, cr15, [r0], #592 @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fdc9 │ │ │ │ - @ instruction: 0xf2c07cf4 │ │ │ │ - blls 0x311b0c │ │ │ │ + vmla.f32 d31, d26, d25 │ │ │ │ + vmull.s8 q8, d0, d12 │ │ │ │ + blls 0x311b64 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-336 @ 0xfffffeb0 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - ldc2l 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ + stc2l 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129504,30 +129526,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2l 0, cr15, [lr], #-592 @ 0xfffffdb0 │ │ │ │ + mrrc2 0, 9, pc, lr, cr4 @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 d31, d26, d7 │ │ │ │ - vqdmulh.s d17, d0, d0[1] │ │ │ │ - blls 0x311b90 │ │ │ │ + vmla.f32 , q5, │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x311be8 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - ldc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129536,30 +129558,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2 0, cr15, [lr], #-592 @ 0xfffffdb0 │ │ │ │ + ldc2 0, cr15, [lr], {148} @ 0x94 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 , q5, │ │ │ │ - vqdmulh.s d17, d0, d0[1] │ │ │ │ - blls 0x311c10 │ │ │ │ + vmla.f32 d31, d10, d23 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x311c68 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2276 @ 0xfffff71c │ │ │ │ - mrrc2 0, 10, pc, ip, cr7 @ │ │ │ │ + mcrr2 0, 10, pc, ip, cr7 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129568,30 +129590,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xffc4adfa │ │ │ │ + blx 0xff84ae52 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 d31, d10, d7 │ │ │ │ - vqdmulh.s d17, d0, d0[1] │ │ │ │ - blls 0x311c90 │ │ │ │ + vfma.f32 , q13, │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x311ce8 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - ldc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129600,30 +129622,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfec4ae7a │ │ │ │ + blx 0xfe84aed2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - sha1c.32 , q13, │ │ │ │ - vqdmulh.s d17, d0, d0[1] │ │ │ │ - blls 0x311d10 │ │ │ │ + vfma.f32 d31, d26, d23 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x311d68 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtpl pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - blx 0xff7caf02 │ │ │ │ + blx 0xff3caf5a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -129640,78 +129662,78 @@ │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r1], sl, lsl #6 │ │ │ │ @ instruction: 0xb1a7d415 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #21 │ │ │ │ @ instruction: 0xf00bd40d │ │ │ │ - ldmiblt r8, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmiavs r6!, {r0, r2, r5, fp, sp, lr}^ │ │ │ │ - blx 0xff84af48 │ │ │ │ + blx 0xff44afa0 │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ eorsle r2, r4, r1, lsl #28 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - @ instruction: 0xf094fc6b │ │ │ │ - vpmin.s8 , , │ │ │ │ + @ instruction: 0xf094fc61 │ │ │ │ + vpmax.s8 , , │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ pkhbtmi r2, r0, r5, lsl #21 │ │ │ │ @ instruction: 0xf0942500 │ │ │ │ - strmi pc, [r6], -fp, asr #21 │ │ │ │ + @ instruction: 0x4606fabb │ │ │ │ stmdavs r1!, {r1, r2, r4, sp, lr, pc}^ │ │ │ │ - mrrc2 7, 14, pc, ip, cr0 @ │ │ │ │ + mrrc2 7, 14, pc, r2, cr0 @ │ │ │ │ stmiavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - mrrc2 7, 14, pc, r6, cr0 @ │ │ │ │ + mcrr2 7, 14, pc, ip, cr0 @ │ │ │ │ strbmi r9, [fp], -r0, lsl #12 │ │ │ │ @ instruction: 0xf8da4642 │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @ instruction: 0x462a47b8 │ │ │ │ stmiavs r1!, {r0, r8, sl, ip, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - ldc2l 7, cr15, [r4], {224} @ 0xe0 │ │ │ │ + stc2l 7, cr15, [sl], {224} @ 0xe0 │ │ │ │ movwcs r6, #10529 @ 0x2921 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -sp @ │ │ │ │ movwcs lr, #10159 @ 0x27af │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [r6], #-896 @ 0xfffffc80 │ │ │ │ + stc2 7, cr15, [ip], #-896 @ 0xfffffc80 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - blx 0xfe7cafcc │ │ │ │ + blx 0xfe3cb024 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - stc2 0, cr15, [r6, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2 0, cr15, [r6, #-608] @ 0xfffffda0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -r5, lsl #30 │ │ │ │ + @ instruction: 0x462afef5 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2 0, cr15, [r4, #608] @ 0x260 │ │ │ │ + ldc2l 0, cr15, [r4, #-608]! @ 0xfffffda0 │ │ │ │ @ instruction: 0xf094e7b3 │ │ │ │ - strbmi pc, [r9], -r7, lsl #21 @ │ │ │ │ + @ instruction: 0x4649fa77 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf996f09a │ │ │ │ + @ instruction: 0xf986f09a │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462afe95 │ │ │ │ + strtmi pc, [sl], -r5, lsl #29 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2l 0, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ + stc2l 0, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ svclt 0x0000e7a1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -129723,77 +129745,77 @@ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #2228224 @ 0x220000 │ │ │ │ ldrle r0, [r4], #-1753 @ 0xfffff927 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [ip], #-2010 @ 0xfffff826 │ │ │ │ - stc2 0, cr15, [r2], {11} │ │ │ │ + ldc2l 0, cr15, [lr], #-44 @ 0xffffffd4 │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldrdhi pc, [ip], -r4 │ │ │ │ - blx 0xecb094 │ │ │ │ + blx 0xacb0ec │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf005d031 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0xff1ccdda │ │ │ │ - blx 0xbcb0ac │ │ │ │ + blx 0xfef4ce32 │ │ │ │ + blx 0x7cb104 │ │ │ │ strmi r2, [r0], r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - @ instruction: 0x464afbbb │ │ │ │ + @ instruction: 0x464afbb1 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldrhlt r4, [lr, #-120] @ 0xffffff88 │ │ │ │ - blx 0x84b0c8 │ │ │ │ + blx 0x44b120 │ │ │ │ strmi r6, [r2], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - blx 0xfec4ce06 │ │ │ │ + blx 0xfe9cce5e │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -r9 │ │ │ │ movwcs lr, #10162 @ 0x27b2 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe54ce3e │ │ │ │ + blx 0xfe2cce96 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - @ instruction: 0xf9f8f094 │ │ │ │ + @ instruction: 0xf9e8f094 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - stc2 0, cr15, [r2], {152} @ 0x98 │ │ │ │ + ldc2l 0, cr15, [r2], #-608 @ 0xfffffda0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -r1, ror #28 │ │ │ │ + @ instruction: 0x462afe51 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2l 0, cr15, [r0], #608 @ 0x260 │ │ │ │ + ldc2l 0, cr15, [r0], {152} @ 0x98 │ │ │ │ @ instruction: 0xf094e7b6 │ │ │ │ - strbmi pc, [r9], -r3, ror #19 @ │ │ │ │ + @ instruction: 0x4649f9d3 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8f2f09a │ │ │ │ + @ instruction: 0xf8e2f09a │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462afdf1 │ │ │ │ + strtmi pc, [sl], -r1, ror #27 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2l 0, cr15, [lr], {152} @ 0x98 │ │ │ │ + ldc2 0, cr15, [lr], #608 @ 0x260 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @@ -129809,81 +129831,81 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b83f0 │ │ │ │ - @ instruction: 0xb3b8fbd7 │ │ │ │ + @ instruction: 0xb3b8fbd3 │ │ │ │ svclt 0x000c2e00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x1cb1cc │ │ │ │ + @ instruction: 0xf9f4f094 │ │ │ │ andscs r9, r2, #16, 22 @ 0x4000 │ │ │ │ - blx 0x12098a │ │ │ │ + blx 0x1209e2 │ │ │ │ vhsub.s8 d31, d7, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6022395 │ │ │ │ ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - blx 0x6cb1fa │ │ │ │ + blx 0x2cb252 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - blx 0x1ccf22 │ │ │ │ + blx 0xfff4cf78 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - @ instruction: 0x4639faff │ │ │ │ + @ instruction: 0x4639faf5 │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0xfff4cf34 │ │ │ │ + blx 0xffcccf8c │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - @ instruction: 0x4622faf5 │ │ │ │ + strtmi pc, [r2], -fp, ror #21 │ │ │ │ @ instruction: 0x46039c11 │ │ │ │ ldrtmi r9, [r1], -r4, lsl #8 │ │ │ │ strtmi r9, [r8], -pc, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strhi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0x1acb278 │ │ │ │ + blx 0x16cb2d0 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ stcvs 6, cr4, [r1, #-40] @ 0xffffffd8 │ │ │ │ svceq 0x001b694b │ │ │ │ ldrlt sp, [r0, #-77]! @ 0xffffffb3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ - b 0x1169264 │ │ │ │ + b 0x11692bc │ │ │ │ ldmibvs r3, {r2, r7, sl} │ │ │ │ @ instruction: 0xd1262b01 │ │ │ │ strmi r6, [r4], fp, lsl #23 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mcrrvs 0, 4, sp, fp, cr0 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ strls sp, [r1], #-44 @ 0xffffffd4 │ │ │ │ strcs r2, [r7], #-262 @ 0xfffffefa │ │ │ │ ldmdavs r3, {r5, r6, r9, sl, lr}^ │ │ │ │ strls r6, [r0, #-2261] @ 0xfffff72b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - orrseq pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + bicseq pc, r9, #78643200 @ 0x4b00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ andcc lr, r4, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xff5cf7ff │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strls fp, [r1], #-3376 @ 0xfffff2d0 │ │ │ │ @ instruction: 0xf64b2106 │ │ │ │ - vbic.i32 d16, #2304 @ 0x00000900 │ │ │ │ + vbic.i32 q8, #2304 @ 0x00000900 │ │ │ │ ldmdavs r4, {r3, r8, r9}^ │ │ │ │ movwls r9, #12546 @ 0x3102 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ movwmi lr, #14802 @ 0x39d2 │ │ │ │ strls r6, [r0], #-2386 @ 0xfffff6ae │ │ │ │ @ instruction: 0xff42f7ff │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -129906,45 +129928,45 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r1, lsl #13 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x114d070 │ │ │ │ + blx 0xecd0c8 │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x104d078 │ │ │ │ + blx 0xdcd0d0 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , q3 │ │ │ │ orrslt r2, r0, #0 │ │ │ │ @ instruction: 0xf8d96923 │ │ │ │ - blcs 0xd724c │ │ │ │ + blcs 0xd72a4 │ │ │ │ ldcvs 0, cr13, [r3], {68} @ 0x44 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ stmiavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xd12e421a │ │ │ │ @ instruction: 0xf00b4648 │ │ │ │ - strdlt pc, [r8, #167]! @ 0xa7 │ │ │ │ + strdlt pc, [r8, #163]! @ 0xa3 │ │ │ │ @ instruction: 0xf6406923 │ │ │ │ @ instruction: 0xf64072e6 │ │ │ │ - blcs 0xed888 │ │ │ │ + blcs 0xed8e0 │ │ │ │ ldrmi fp, [r1], r8, lsl #30 │ │ │ │ - @ instruction: 0xf922f094 │ │ │ │ + @ instruction: 0xf912f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - smuadxls r2, fp, sl │ │ │ │ + strls pc, [r2, -fp, lsr #20] │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strtmi r6, [r8], -r3, ror #17 │ │ │ │ strbmi r9, [r3], -r1, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf95af0a7 │ │ │ │ + @ instruction: 0xf94af0a7 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06d383f0 │ │ │ │ andcs sp, r0, sp, asr #11 │ │ │ │ @@ -129967,32 +129989,32 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r4, r1, lsl #13 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4615 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9c8f7e0 │ │ │ │ + @ instruction: 0xf9bef7e0 │ │ │ │ stmdavs r0!, {r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf9c4f7e0 │ │ │ │ + @ instruction: 0xf9baf7e0 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ biclt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andne lr, r1, #212, 18 @ 0x350000 │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r2], sl, lsl #6 │ │ │ │ @ instruction: 0xb1add416 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #22 │ │ │ │ strbmi sp, [r8], -lr, lsl #8 │ │ │ │ - blx 0x1ecb254 │ │ │ │ + blx 0x1dcb2ac │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r4, r0 │ │ │ │ @@ -130000,38 +130022,38 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ movwcc r6, #10274 @ 0x2822 │ │ │ │ @ instruction: 0xf1c3d42f │ │ │ │ stmdbcs r1, {r5, r8} │ │ │ │ - blx 0x946714 │ │ │ │ + blx 0x94676c │ │ │ │ @ instruction: 0xf009f903 │ │ │ │ teqlt r3, #49152 @ 0xc000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - bvc 0xff5ccb78 │ │ │ │ + bvc 0xff5ccbd0 │ │ │ │ andsmi r4, r0, r8, asr #1 │ │ │ │ @ instruction: 0xf7e06020 │ │ │ │ - stmiavs r2!, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bcs 0xe0a9c │ │ │ │ + bcs 0xe0af4 │ │ │ │ ldrmi fp, [sl], r8, lsl #30 │ │ │ │ - @ instruction: 0xf878f094 │ │ │ │ + @ instruction: 0xf868f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ pkhtbmi r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0x4630f991 │ │ │ │ + ldrtmi pc, [r0], -r1, lsl #19 @ │ │ │ │ @ instruction: 0x46224653 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0a78800 │ │ │ │ - @ instruction: 0x2001f8b3 │ │ │ │ + andcs pc, r1, r3, lsr #17 │ │ │ │ @ instruction: 0xf780e7b6 │ │ │ │ - svclt 0x0000ffaf │ │ │ │ + svclt 0x0000ff83 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #26 │ │ │ │ @ instruction: 0xf414699c │ │ │ │ andsle r0, r1, r0, ror r4 │ │ │ │ @@ -130045,60 +130067,60 @@ │ │ │ │ stmiavs lr!, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, r8, r1, lsl #28 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf094d051 │ │ │ │ - vtst.8 d31, d7, d17 │ │ │ │ + vadd.i8 d31, d7, d17 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ svclt 0x0070ee1d │ │ │ │ strvc pc, [r8, sl, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf093f943 │ │ │ │ - strmi pc, [r0], fp, ror #31 │ │ │ │ - @ instruction: 0xffb4f093 │ │ │ │ + @ instruction: 0xf093f933 │ │ │ │ + pkhtbmi pc, r0, fp, asr #31 @ │ │ │ │ + @ instruction: 0xffa4f093 │ │ │ │ @ instruction: 0xf0934682 │ │ │ │ - stmdavs r9!, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r2], -r3, lsl #6 │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - @ instruction: 0xf98ef7e0 │ │ │ │ + @ instruction: 0xf984f7e0 │ │ │ │ @ instruction: 0x46394b19 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldmdavs r8!, {r8, r9, ip, pc} │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf0944452 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - blmi 0x4cd970 │ │ │ │ + blmi 0x4cd9a0 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1173a4 │ │ │ │ + bl 0x1173fc │ │ │ │ movwls r0, #777 @ 0x309 │ │ │ │ - bl 0x129480 │ │ │ │ + bl 0x1294d8 │ │ │ │ strmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - stmdavs r9!, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7e04632 │ │ │ │ - mulcs r1, fp, r9 │ │ │ │ + mulcs r1, r1, r9 │ │ │ │ svclt 0x0000e79f │ │ │ │ - strdeq r0, [r8], r4 │ │ │ │ - addeq r0, r8, sl, asr #23 │ │ │ │ + umulleq r0, r8, ip, fp │ │ │ │ + addeq r0, r8, r2, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130114,103 +130136,103 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf974f00b │ │ │ │ + @ instruction: 0xf970f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640ffa1 │ │ │ │ + @ instruction: 0xf640ff91 │ │ │ │ ldrdls r7, [r2], -r4 │ │ │ │ @ instruction: 0xf0986839 │ │ │ │ - @ instruction: 0xf093f8bd │ │ │ │ - ldmdavs r9!, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093f8ad │ │ │ │ + ldmdavs r9!, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf09a6270 │ │ │ │ - ldrtmi pc, [r3], -sp, lsr #16 @ │ │ │ │ + @ instruction: 0x4633f81d │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ vmax.s8 q10, q4, q0 │ │ │ │ vqdmlsl.s , d0, d0[4] │ │ │ │ @ instruction: 0xf0990794 │ │ │ │ - @ instruction: 0xf093fb01 │ │ │ │ - pkhbtmi pc, r2, pc, lsl #30 @ │ │ │ │ - @ instruction: 0xff1cf093 │ │ │ │ + @ instruction: 0xf093faf1 │ │ │ │ + strmi pc, [r2], pc, lsl #30 │ │ │ │ + @ instruction: 0xff0cf093 │ │ │ │ @ instruction: 0xf0934681 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04683 │ │ │ │ - ldrtmi pc, [r2], -r9, lsr #17 @ │ │ │ │ + @ instruction: 0x4632f89f │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e04648 │ │ │ │ - ldrbmi pc, [r9], -r3, lsr #17 @ │ │ │ │ + @ instruction: 0x4659f899 │ │ │ │ @ instruction: 0xf0994650 │ │ │ │ - blmi 0xe8ed18 │ │ │ │ + blmi 0xe8ed30 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r9, ip, pc}^ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x461a6838 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04650 │ │ │ │ - @ instruction: 0x4659f911 │ │ │ │ + ldrbmi pc, [r9], -r7, lsl #18 @ │ │ │ │ andscs r4, r0, #88, 12 @ 0x5800000 │ │ │ │ - blx 0x18cb742 │ │ │ │ - bls 0x162184 │ │ │ │ + blx 0x14cb79a │ │ │ │ + bls 0x1621dc │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x125838 │ │ │ │ + bl 0x125890 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x136500 │ │ │ │ + bl 0x136558 │ │ │ │ strtmi r0, [r2], #-779 @ 0xfffffcf5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 0, 1, pc, cr0, cr4, {4} │ │ │ │ + mcr2 0, 1, pc, cr0, cr4, {4} @ │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwcs r4, #9816 @ 0x2658 │ │ │ │ - @ instruction: 0xf8f4f7e0 │ │ │ │ + @ instruction: 0xf8eaf7e0 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - stc2l 0, cr15, [r2, #612]! @ 0x264 │ │ │ │ + ldc2l 0, cr15, [r2, #612] @ 0x264 │ │ │ │ vmovls.32 d3[0], r4 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x1258f0 │ │ │ │ + bl 0x125948 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x136538 │ │ │ │ + bl 0x136590 │ │ │ │ strtmi r0, [r2], #-778 @ 0xfffffcf6 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 0, 0, pc, cr4, cr4, {4} │ │ │ │ + mcr2 0, 0, pc, cr4, cr4, {4} @ │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ ldrbmi r6, [r0], -r9, lsr #16 │ │ │ │ - @ instruction: 0xf8d8f7e0 │ │ │ │ + @ instruction: 0xf8cef7e0 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - blmi 0x44e1f0 │ │ │ │ + blmi 0x44e208 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldmdbne sl, {r0, r9, ip, pc} │ │ │ │ andls r4, r0, #1258291200 @ 0x4b000000 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [sl, #592]! @ 0x250 │ │ │ │ + stc2l 0, cr15, [sl, #592]! @ 0x250 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ strbmi r2, [r8], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf8bef7e0 │ │ │ │ + @ instruction: 0xf8b4f7e0 │ │ │ │ svclt 0x0000e759 │ │ │ │ - @ instruction: 0x00880ab0 │ │ │ │ - addeq r0, r8, r2, ror sl │ │ │ │ - addeq r0, r8, sl, lsr sl │ │ │ │ - addeq r0, r8, r2, lsl #20 │ │ │ │ + addeq r0, r8, r8, asr sl │ │ │ │ + addeq r0, r8, sl, lsl sl │ │ │ │ + addeq r0, r8, r2, ror #19 │ │ │ │ + addeq r0, r8, sl, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130226,106 +130248,106 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf894f00b │ │ │ │ + @ instruction: 0xf890f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640fec1 │ │ │ │ + @ instruction: 0xf640feb1 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ - @ instruction: 0xf093ffdd │ │ │ │ - ldmdavs r9!, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093ffcd │ │ │ │ + ldmdavs r9!, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - ldrtmi pc, [r3], -sp, asr #30 @ │ │ │ │ + shasxmi pc, r3, sp @ │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ strbmi r4, [pc], -r0, asr #12 │ │ │ │ - blx 0x9cb890 │ │ │ │ - mcr2 0, 2, pc, cr2, cr3, {4} @ │ │ │ │ + blx 0x5cb8e8 │ │ │ │ + mrc2 0, 1, pc, cr2, cr3, {4} │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r3], r2, lsl #6 │ │ │ │ - @ instruction: 0xffd2f7df │ │ │ │ + @ instruction: 0xffc8f7df │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vshr.s64 q10, q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-148 @ 0xffffff6c │ │ │ │ andls r6, r2, #1769472 @ 0x1b0000 │ │ │ │ - bl 0x12599c │ │ │ │ - bl 0x110284 │ │ │ │ + bl 0x1259f4 │ │ │ │ + bl 0x1102dc │ │ │ │ strbmi r0, [sl], #-264 @ 0xfffffef8 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ stmdavs r0, {r0, r3, r7, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [ip, #-592]! @ 0xfffffdb0 │ │ │ │ - mcr2 0, 1, pc, cr2, cr3, {4} @ │ │ │ │ + stc2l 0, cr15, [ip, #-592]! @ 0xfffffdb0 │ │ │ │ + mrc2 0, 0, pc, cr2, cr3, {4} │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r2], r2, lsl #6 │ │ │ │ - @ instruction: 0xffb2f7df │ │ │ │ + @ instruction: 0xffa8f7df │ │ │ │ @ instruction: 0x46494b34 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ ldmpl r2, {}^ @ │ │ │ │ vmlaeq.f64 d14, d10, d2 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrbtmi r9, [r2], -r0, lsl #4 │ │ │ │ - stc2l 0, cr15, [r0, #-592]! @ 0xfffffdb0 │ │ │ │ + ldc2l 0, cr15, [r0, #-592] @ 0xfffffdb0 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x465afa1b │ │ │ │ + ldrbmi pc, [sl], -fp, lsl #20 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf8f8f098 │ │ │ │ + @ instruction: 0xf8e8f098 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4658461a │ │ │ │ - @ instruction: 0xff8ef7df │ │ │ │ - bls 0x122354 │ │ │ │ + @ instruction: 0xff84f7df │ │ │ │ + bls 0x1223ac │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ @ instruction: 0xf8cd0000 │ │ │ │ ldmpl r2, {r2, r3, ip, pc}^ │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf094461a │ │ │ │ - @ instruction: 0xf093fd3b │ │ │ │ - stmdavs r9!, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf093fd2b │ │ │ │ + stmdavs r9!, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r3, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7df4681 │ │ │ │ - stmdavs r9!, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7df2302 │ │ │ │ - blmi 0x58f6e8 │ │ │ │ + blmi 0x58f718 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ stmdbls r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x165a64 │ │ │ │ + bl 0x165abc │ │ │ │ andls r0, r1, #8, 4 @ 0x80000000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ ldrmi r4, [sl], -fp, asr #8 │ │ │ │ @ instruction: 0xf0946808 │ │ │ │ - @ instruction: 0x4649fd1d │ │ │ │ + strbmi pc, [r9], -sp, lsl #26 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf9d8f098 │ │ │ │ + @ instruction: 0xf9c8f098 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ @ instruction: 0xf0984648 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7df4648 │ │ │ │ - smmls r2, r7, pc, pc @ │ │ │ │ - addeq r0, r8, lr, lsl #18 │ │ │ │ - ldrdeq r0, [r8], r6 │ │ │ │ - addeq r0, r8, lr, lsl #17 │ │ │ │ - addeq r0, r8, sl, asr #16 │ │ │ │ + ldrb pc, [r2, -sp, asr #31] @ │ │ │ │ + @ instruction: 0x008808b6 │ │ │ │ + addeq r0, r8, lr, ror r8 │ │ │ │ + addeq r0, r8, r6, lsr r8 │ │ │ │ + strdeq r0, [r8], r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ tstcs r0, #180, 20 @ 0xb4000 │ │ │ │ orrvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ andmi fp, fp, sl, lsl #1 │ │ │ │ @@ -130342,189 +130364,189 @@ │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ mvnhi pc, #0 │ │ │ │ orrhi pc, r2, r0, lsl #4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - rschi pc, r2, #1 │ │ │ │ + rschi pc, r4, #1 │ │ │ │ subshi pc, r7, #64, 4 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ - addshi pc, r8, #1 │ │ │ │ + addshi pc, fp, #1 │ │ │ │ strhi pc, [lr, #-512]! @ 0xfffffe00 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rscshi pc, fp, #1 │ │ │ │ + rscshi pc, sp, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - rschi pc, r3, #1 │ │ │ │ + rschi pc, r5, #1 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xffa2f7fc │ │ │ │ - blcs 0x176410 │ │ │ │ + @ instruction: 0xff9cf7fc │ │ │ │ + blcs 0x176468 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - subs pc, r5, sp, lsr sl @ │ │ │ │ + subs pc, r5, r1, lsr sl @ │ │ │ │ vrshr.s8 d18, d0, #1 │ │ │ │ addsmi r2, r3, #128, 4 │ │ │ │ @ instruction: 0xf011d14f │ │ │ │ @ instruction: 0xf0400280 │ │ │ │ addeq r8, lr, #-1073741819 @ 0xc0000005 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ strbhi pc, [r3], #-64 @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xf1400321 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r5 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r1, r3, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - ldrthi pc, [r3], #-3 @ │ │ │ │ + ldrthi pc, [r5], #-3 @ │ │ │ │ ldrbhi pc, [lr, -r0, lsl #4] @ │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - ldrbhi pc, [r8, #-3]! @ │ │ │ │ - ldrhi pc, [r2, #513] @ 0x201 │ │ │ │ + ldrbhi pc, [sl, #-3]! @ │ │ │ │ + ldrhi pc, [r4, #513] @ 0x201 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - rscshi pc, sl, #3 │ │ │ │ - movwhi pc, #49666 @ 0xc202 @ │ │ │ │ + rscshi pc, ip, #3 │ │ │ │ + movwhi pc, #57858 @ 0xe202 @ │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - stmdaeq r2!, {r1, r2, r4, r8, r9, pc}^ │ │ │ │ + stmdaeq r2!, {r3, r4, r8, r9, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe7cd878 │ │ │ │ + blx 0xfe4cd8d0 │ │ │ │ svcge 0x0004e008 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff8af7fc │ │ │ │ @ instruction: 0xf14001e4 │ │ │ │ @ instruction: 0x200082be │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bicshi pc, r6, r4, asr #32 │ │ │ │ + bicshi pc, r8, r4, asr #32 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ movtne pc, #1025 @ 0x401 @ │ │ │ │ @ instruction: 0xf5b32600 │ │ │ │ rsbsle r1, r0, r0, asr #30 │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ @ instruction: 0xf5b3d0db │ │ │ │ vmax.f32 q3, q8, q12 │ │ │ │ @ instruction: 0xf5b38159 │ │ │ │ @ instruction: 0xf0017f50 │ │ │ │ - vmax.s8 q4, q0, q3 │ │ │ │ + vmax.s8 q4, q0, q4 │ │ │ │ @ instruction: 0xf5b38207 │ │ │ │ @ instruction: 0xf0027fa0 │ │ │ │ - vhadd.s8 d8, d0, d15 │ │ │ │ - blcs 0x10b11b0 │ │ │ │ - strhi pc, [r3], r1 │ │ │ │ + vqadd.s8 d8, d0, d1 │ │ │ │ + blcs 0x10b1208 │ │ │ │ + strhi pc, [r5], r1 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrbhi pc, [r6], -r1 @ │ │ │ │ + ldrbhi pc, [r8], -r1 @ │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xff2af7fc │ │ │ │ + @ instruction: 0xff28f7fc │ │ │ │ @ instruction: 0xf8d59a07 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ - ldrbhi pc, [r0, #258] @ 0x102 @ │ │ │ │ + ldrbhi pc, [r2, #258] @ 0x102 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x8f938 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x8f990 @ │ │ │ │ ldrbeq r2, [r8, #1034] @ 0x40a │ │ │ │ - @ instruction: 0xf649d5b7 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x150614 │ │ │ │ + vqrshl.s8 d29, d23, d26 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ + bl 0x15066c │ │ │ │ ldrtmi r0, [r9], -r2, lsl #5 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d24400 │ │ │ │ @ instruction: 0xf8d23200 │ │ │ │ @ instruction: 0xf7fc2210 │ │ │ │ - str pc, [r7, r3, ror #18]! │ │ │ │ + sbfx pc, r7, #18, #8 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ vcgt.s8 d8, d0, d24 │ │ │ │ @ instruction: 0xf5b380e1 │ │ │ │ @ instruction: 0xf0016f00 │ │ │ │ - vcge.s8 q4, q0, │ │ │ │ + vcge.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b38372 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ vcge.s8 d8, d0, d0 │ │ │ │ @ instruction: 0xf5b38518 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - vcge.s8 d8, d17, d12 │ │ │ │ - blcs 0xafb64 │ │ │ │ + vcge.s8 d8, d17, d14 │ │ │ │ + blcs 0xafbc8 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf4bc │ │ │ │ + blls 0x2cf4fc │ │ │ │ addle r2, r0, r3, lsl #22 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsccs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf960f7f7 │ │ │ │ + @ instruction: 0xf954f7f7 │ │ │ │ biceq lr, pc, r8, ror r7 @ │ │ │ │ andhi pc, r7, #64, 2 │ │ │ │ orrcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x17194c │ │ │ │ + blcs 0x1719a4 │ │ │ │ strhi pc, [lr, r0]! │ │ │ │ @ instruction: 0xf44f2b01 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ - b 0x1505ec │ │ │ │ + b 0x150644 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b38778 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vand q4, q1, │ │ │ │ - @ instruction: 0xf5b38181 │ │ │ │ + vrhadd.s8 q4, q1, │ │ │ │ + @ instruction: 0xf5b38183 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vhsub.s8 d8, d18, d13 │ │ │ │ - @ instruction: 0xf5b383f3 │ │ │ │ + vhsub.s8 d8, d18, d15 │ │ │ │ + @ instruction: 0xf5b383f5 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vhsub.s8 d8, d3, d30 │ │ │ │ - blcs 0xfe0b14a0 │ │ │ │ - sbchi pc, pc, #4 │ │ │ │ + vqsub.s8 d8, d3, d16 │ │ │ │ + blcs 0xfe0b1500 │ │ │ │ + sbcshi pc, r1, #4 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - orrhi pc, r6, #4 │ │ │ │ + orrhi pc, r8, #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - vmax.f32 , q4, │ │ │ │ + vmax.f32 , q4, │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0050f43f │ │ │ │ ldr r2, [r7, -r1]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ - vhadd.s8 d8, d0, d29 │ │ │ │ + vhadd.s8 d8, d0, d31 │ │ │ │ @ instruction: 0xf5b381ff │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ - vhadd.s8 d8, d0, d6 │ │ │ │ + vhadd.s8 d8, d0, d8 │ │ │ │ @ instruction: 0xf5b385de │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b387df │ │ │ │ + @ instruction: 0xf5b387e1 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xb1960 │ │ │ │ + blcs 0xb19c0 │ │ │ │ svcge 0x0019f47f │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -130533,212 +130555,212 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f79308 │ │ │ │ - ldrbt pc, [r9], sp, lsl #19 @ │ │ │ │ + ldrbt pc, [r9], r1, lsl #19 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vhadd.s8 d8, d16, d28 │ │ │ │ + vhadd.s8 d8, d16, d31 │ │ │ │ vst4.32 {d24-d27}, [pc :128], r4 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r6, r0]! @ │ │ │ │ + strbhi pc, [r9, r0]! @ │ │ │ │ mvnhi pc, #0, 4 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi sl, r1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr5, cr15, {3} │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fc5401 │ │ │ │ - stmdbge r4, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ - ldrthi pc, [sl], -r2 @ │ │ │ │ + ldrthi pc, [ip], -r2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ - stccs 6, cr8, [r1], {47} @ 0x2f │ │ │ │ + stccs 6, cr8, [r1], {49} @ 0x31 │ │ │ │ @ instruction: 0xf648bf15 │ │ │ │ - @ instruction: 0xf64962b5 │ │ │ │ - vsubl.s8 q9, d0, d5 │ │ │ │ + @ instruction: 0xf64962ed │ │ │ │ + vmlal.s q9, d0, d1[1] │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f70208 │ │ │ │ - ldrt pc, [fp], r3, lsr #17 @ │ │ │ │ + ssat pc, #28, r7, lsl #17 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vcge.s8 d8, d16, d5 │ │ │ │ + vcge.s8 d8, d16, d7 │ │ │ │ vst4.32 {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ + orrhi pc, r1, #1 │ │ │ │ bicshi pc, r3, #0, 4 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.8 {d24-d27}, [pc], r4 │ │ │ │ + vst1.8 {d24-d27}, [pc], r6 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ mvnhi pc, r1 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf2dc │ │ │ │ + blls 0x2cf31c │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r4, r7, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - str pc, [r7], pc, ror #16 │ │ │ │ + str pc, [r7], r3, ror #16 │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ - strbhi pc, [sl, #1]! @ │ │ │ │ + strbhi pc, [ip, #1]! @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b3 │ │ │ │ - strbhi pc, [r0], #1 @ │ │ │ │ + strbhi pc, [r2], #1 @ │ │ │ │ strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0004f5b3 │ │ │ │ - ldrbhi pc, [r3], r1 @ │ │ │ │ + ldrbhi pc, [r5], r1 @ │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrthi pc, [r4], -r1 @ │ │ │ │ + ldrthi pc, [r6], -r1 @ │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fdcd │ │ │ │ + @ instruction: 0xf8d5fdcb │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0b3c │ │ │ │ + blcs 0xb0b9c │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ + movwcs pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtcc pc, [r4], #-586 @ 0xfffffdb6 @ │ │ │ │ + strbcc pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8bcf7fc │ │ │ │ + @ instruction: 0xf8b0f7fc │ │ │ │ vst1.16 {d30-d32}, [pc], ip │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r6, r0]! @ │ │ │ │ + strbhi pc, [r9, r0]! @ │ │ │ │ sbchi pc, r9, #0, 4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.32 {d24-d27}, [pc :64], r3 │ │ │ │ + vst4.32 {d24-d27}, [pc :64], r5 │ │ │ │ vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - rsbshi pc, r4, r1 │ │ │ │ + rsbshi pc, r6, r1 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ - blcs 0xb687c │ │ │ │ + stc2l 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + blcs 0xb68d4 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + sbcsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf806f7f7 │ │ │ │ + @ instruction: 0xfffaf7f6 │ │ │ │ @ instruction: 0xf5b3e61e │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - vhadd.s8 d8, d0, d7 │ │ │ │ + vhadd.s8 d8, d0, d10 │ │ │ │ @ instruction: 0xf5b38307 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b38020 │ │ │ │ + @ instruction: 0xf5b38023 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xafccc │ │ │ │ + blcs 0xafd30 │ │ │ │ mcrge 4, 0, pc, cr13, cr15, {3} @ │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 q11, d0, d13 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - str pc, [r1], -r9, ror #31 │ │ │ │ + @ instruction: 0xe601ffdd │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vqsub.s8 d8, d16, d0 │ │ │ │ + vqsub.s8 d8, d16, d2 │ │ │ │ vst2.16 {d24-d27}, [pc], r4 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64]! │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64] │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf174 │ │ │ │ + blls 0x2cf1b4 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - ldrb pc, [r3, #4027] @ 0xfbb @ │ │ │ │ + ldrb pc, [r3, #4015] @ 0xfaf @ │ │ │ │ svcvs 0x00a8f5b3 │ │ │ │ - @ instruction: 0x83a3f001 │ │ │ │ + @ instruction: 0x83a5f001 │ │ │ │ ldrbhi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0088f5b3 │ │ │ │ - ldrhi pc, [r7, #-1] │ │ │ │ + ldrhi pc, [r9, #-1] │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbthi pc, [r1], #1 @ │ │ │ │ + ldrbthi pc, [r3], #1 @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ stclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fd21 │ │ │ │ + @ instruction: 0xf8d5fd1f │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0e94 │ │ │ │ + blcs 0xb0ef4 │ │ │ │ ldcge 4, cr15, [r1, #252]! @ 0xfc │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrbtne pc, [r4], #586 @ 0x24a @ │ │ │ │ + strcs pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8e0f7fc │ │ │ │ + @ instruction: 0xf8d4f7fc │ │ │ │ @ instruction: 0xf5b3e59e │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ - vqrshl.s8 q4, , q0 │ │ │ │ + vrshl.s8 d8, d1, d16 │ │ │ │ @ instruction: 0xf5b38397 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ - @ instruction: 0xf5b384ac │ │ │ │ + @ instruction: 0xf5b384ae │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ - @ instruction: 0xf5b3848b │ │ │ │ + @ instruction: 0xf5b3848d │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ strtmi sl, [r1], -ip, lsl #27 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ + stc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0427380 │ │ │ │ - bcs 0xb0c68 │ │ │ │ + bcs 0xb0cc8 │ │ │ │ ldclge 4, cr15, [fp, #-252]! @ 0xffffff04 │ │ │ │ - rscsvc pc, r4, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xffdef7fb │ │ │ │ + @ instruction: 0xffd2f7fb │ │ │ │ stceq 5, cr14, [lr], {110} @ 0x6e │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf006084a │ │ │ │ tstmi lr, #16, 12 @ 0x1000000 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ movwls sl, #20228 @ 0x4f04 │ │ │ │ @@ -130746,45 +130768,45 @@ │ │ │ │ stmiaeq fp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r4, [r9], -sl, lsl #6 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ movwls r9, #30216 @ 0x7608 │ │ │ │ - mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ + mcr2 7, 2, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ae13 │ │ │ │ @ instruction: 0xf5b36374 │ │ │ │ @ instruction: 0xf47f6fe8 │ │ │ │ strtmi sl, [r1], -r2, ror #26 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ @ instruction: 0xf8d5fcc9 │ │ │ │ ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ ldcge 5, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf24a9c07 │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46390233 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8523024 │ │ │ │ @ instruction: 0xf7fc2024 │ │ │ │ - str pc, [fp, #-2383]! @ 0xfffff6b1 │ │ │ │ + str pc, [fp, #-2371]! @ 0xfffff6bd │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 q4, q8, q4 │ │ │ │ + vmax.s8 q4, q8, q5 │ │ │ │ vst3.32 {d24-d26}, [pc] │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrhi pc, [lr], r1 │ │ │ │ + strthi pc, [r0], r1 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.16 {d24-d26}, [pc :256], r6 │ │ │ │ + vst1.16 {d24-d26}, [pc :256], r8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stcge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ @@ -130795,98 +130817,98 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vsubl.s8 q11, d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - strbt pc, [sp], #3969 @ 0xf81 @ │ │ │ │ + strbt pc, [sp], #3957 @ 0xf75 @ │ │ │ │ vmlsl.u8 q8, d4, d19 │ │ │ │ @ instruction: 0xf0031940 │ │ │ │ @ instruction: 0xf1b8080f │ │ │ │ svclt 0x008c0f0b │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0x90af0 │ │ │ │ - ldrhi pc, [r9, #64]! @ 0x40 │ │ │ │ + blcs 0x90b48 │ │ │ │ + ldrhi pc, [ip, #64]! @ 0x40 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vfma.f32 q13, , q3 │ │ │ │ - vqdmlsl.s q10, d16, d1[0] │ │ │ │ + vabdl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ ldrbeq r3, [sl, #200] @ 0xc8 │ │ │ │ stclge 5, cr15, [sp], {127} @ 0x7f │ │ │ │ stceq 13, cr6, [r6], #172 @ 0xac │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldcvs 3, cr4, [fp], {22} │ │ │ │ svceq 0x000ef013 │ │ │ │ ldrbteq sp, [r3], r2, lsl #2 │ │ │ │ - ldcge 5, cr15, [pc], #252 @ 0x9002c │ │ │ │ - bne 0xfe0cce44 │ │ │ │ + ldcge 5, cr15, [pc], #252 @ 0x90084 │ │ │ │ + bne 0xfe0cce9c │ │ │ │ svceq 0x0006ea1a │ │ │ │ ldcge 4, cr15, [r9], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - bleq 0x98eb9c │ │ │ │ + bleq 0x98ebcc │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ @ instruction: 0xf0040370 │ │ │ │ @ instruction: 0xf1ba000f │ │ │ │ - b 0x1153b60 │ │ │ │ - b 0x1450b64 │ │ │ │ + b 0x1153bb8 │ │ │ │ + b 0x1450bbc │ │ │ │ @ instruction: 0xf0004054 │ │ │ │ strbmi r0, [sl], -r0, lsl #1 │ │ │ │ - b 0x10a1874 │ │ │ │ + b 0x10a18cc │ │ │ │ svclt 0x000c0003 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8caf7cc │ │ │ │ + @ instruction: 0xf898f7cc │ │ │ │ strmi r4, [r0], sl, lsr #12 │ │ │ │ andcs r4, r3, r9, lsl #13 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ ldrmi r8, [r8, r0, lsl #18]! │ │ │ │ stmdage r4, {r2, r4, r6, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xff3cdf8a │ │ │ │ + blx 0xff24dfe2 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorspl pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr10, cr6, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr14, cr6, {7} │ │ │ │ stmdage r4, {r1, r7, sl, sp, lr, pc} │ │ │ │ - blx 0x2cdfa2 │ │ │ │ + blx 0x4dff8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr14, cr6, {7} │ │ │ │ + mrc2 7, 2, pc, cr2, cr6, {7} │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfedcdfba │ │ │ │ - blcs 0x176bec │ │ │ │ - stclge 4, cr15, [pc], #-252 @ 0x8fed4 │ │ │ │ + blx 0xfec4e012 │ │ │ │ + blcs 0x176c44 │ │ │ │ + stclge 4, cr15, [pc], #-252 @ 0x8ff2c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andcs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr14, cr6, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr2, cr6, {7} @ │ │ │ │ vst3.16 {d30-d32}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - strhi pc, [r4], -r2 │ │ │ │ + strhi pc, [r6], -r2 │ │ │ │ addshi pc, r4, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrbhi pc, [ip], #2 @ │ │ │ │ + ldrbhi pc, [lr], #2 @ │ │ │ │ mvnshi pc, #0, 4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - ldrthi pc, [r5], #2 @ │ │ │ │ - strbhi pc, [r1], #513 @ 0x201 @ │ │ │ │ + ldrthi pc, [r7], #2 @ │ │ │ │ + strbhi pc, [r3], #513 @ 0x201 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r5], -r2 @ │ │ │ │ + ldrbthi pc, [r7], -r2 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r0], -r2 @ │ │ │ │ + ldrbhi pc, [r2], -r2 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdaeq sl, {r2, r6, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -130895,84 +130917,84 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 5, pc, cr8, cr6, {7} │ │ │ │ + mcr2 7, 5, pc, cr12, cr6, {7} @ │ │ │ │ @ instruction: 0xf5b3e424 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - vhadd.s8 q4, q0, │ │ │ │ + vhadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b381bf │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ - @ instruction: 0xf5b38735 │ │ │ │ + @ instruction: 0xf5b38737 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ - @ instruction: 0xf5b3871f │ │ │ │ + @ instruction: 0xf5b38721 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r4, {r1, r4, sl, fp, sp, pc} │ │ │ │ - blx 0x14ce082 │ │ │ │ - blcs 0x176cb4 │ │ │ │ + blx 0x134e0da │ │ │ │ + blcs 0x176d0c │ │ │ │ stcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2l 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ vst3.8 {d30-d32}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - adchi pc, r1, r3 │ │ │ │ + adchi pc, r3, r3 │ │ │ │ sbcshi pc, sp, #0, 4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - sbcshi pc, fp, r3 │ │ │ │ - tstphi sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + sbcshi pc, sp, r3 │ │ │ │ + tstphi pc, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [lr, -r2] @ │ │ │ │ - ldrbthi pc, [r4], r1, lsl #4 @ │ │ │ │ + strbhi pc, [r0, -r2]! @ │ │ │ │ + ldrbthi pc, [r6], r1, lsl #4 @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - stmdaeq sl, {r2, r4, r7, r9, sl, pc}^ │ │ │ │ + stmdaeq sl, {r1, r2, r4, r7, r9, sl, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 2, pc, cr12, cr6, {7} │ │ │ │ - bllt 0xff2ce11c │ │ │ │ + mrc2 7, 2, pc, cr0, cr6, {7} │ │ │ │ + bllt 0xff2ce174 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428b │ │ │ │ - vcge.s8 q4, q8, │ │ │ │ + vcge.s8 q4, q8, │ │ │ │ vst2.32 {d24-d27}, [pc], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r0, #2]! │ │ │ │ + strhi pc, [r2, #2]! │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ - vst1.8 {d24-d26}, [pc], fp │ │ │ │ + vst1.8 {d24-d26}, [pc]! │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r6], #-2 @ │ │ │ │ + ldrbthi pc, [r8], #-2 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst3.16 {d24-d26}, [pc], lr │ │ │ │ + vst3.16 {d24-d26}, [pc :64], r0 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0xfe78d374 │ │ │ │ + blge 0xfe78d3cc │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -130980,332 +131002,332 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vsubl.s8 q11, d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffe0f │ │ │ │ + @ instruction: 0xf7fffe03 │ │ │ │ @ instruction: 0xf44fbb7b │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r0], #0 @ │ │ │ │ + ldrbthi pc, [r3], #0 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24-d26}, [pc :256], lr │ │ │ │ + vst3. {d24-d26}, [pc], r1 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0x1a0d3e0 │ │ │ │ + blge 0x1a0d438 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x1fce1dc │ │ │ │ + blx 0x1dce234 │ │ │ │ @ instruction: 0xf53f02a4 │ │ │ │ - blls 0x2baf6c │ │ │ │ + blls 0x2bafc4 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - stcvs 1, cr8, [fp, #-644]! @ 0xfffffd7c │ │ │ │ + stcvs 1, cr8, [fp, #-652]! @ 0xfffffd74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 4, 5, r8, fp, cr11 │ │ │ │ + mrrcvs 4, 5, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98e18 │ │ │ │ - blge 0x138d314 │ │ │ │ + blcs 0x98e70 │ │ │ │ + blge 0x138d36c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addsmi pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + rscsmi pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ - bllt 0x114e228 │ │ │ │ + ldc2 7, cr15, [lr, #-984] @ 0xfffffc28 │ │ │ │ + bllt 0x114e280 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - strbthi pc, [fp], #-0 @ │ │ │ │ + strbthi pc, [lr], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strbhi pc, [r3], #-0 @ │ │ │ │ + strbhi pc, [r6], #-0 @ │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - blge 0xe0d440 │ │ │ │ + blge 0xe0d498 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x13ce23c │ │ │ │ + blx 0x11ce294 │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ - ldrhi pc, [pc, -r1, lsl #2]! │ │ │ │ + strbhi pc, [r1, -r1, lsl #2] @ │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ - stcvs 7, cr8, [fp, #-464]! @ 0xfffffe30 │ │ │ │ + stcvs 7, cr8, [fp, #-472]! @ 0xfffffe28 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 1, 4, r8, fp, cr3 │ │ │ │ + mrrcvs 1, 4, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98e78 │ │ │ │ - blge 0x78d374 │ │ │ │ + blcs 0x98ed0 │ │ │ │ + blge 0x78d3cc │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscvc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + subeq pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ - bllt 0x54e288 │ │ │ │ + stc2l 7, cr15, [lr], #984 @ 0x3d8 │ │ │ │ + bllt 0x54e2e0 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbhi pc, [sp] @ │ │ │ │ + ldrbhi pc, [pc] @ 0x902ec @ │ │ │ │ svcvs 0x00c0f5b3 │ │ │ │ - strbhi pc, [r8] @ │ │ │ │ + strbhi pc, [sl] @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - blge 0x20d4a0 │ │ │ │ + blge 0x20d4f8 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffce1 │ │ │ │ + @ instruction: 0xf7fffcd5 │ │ │ │ vst1.64 {d27-d28}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [sp], #0 @ │ │ │ │ + ldrbhi pc, [r0], #0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24-d26}, [pc :256], r5 │ │ │ │ + vst3.32 {d24-d26}, [pc :256], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff98d4e4 │ │ │ │ + bge 0xff98d53c │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcbf │ │ │ │ + @ instruction: 0xf7fffcb3 │ │ │ │ vst1.64 {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r9], -r0 @ │ │ │ │ + ldrbthi pc, [fp], -r0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst1.16 {d24-d26}, [pc :128], r1 │ │ │ │ + vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff10d528 │ │ │ │ + bge 0xff10d580 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s q9, d0, d1[5] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffc9d │ │ │ │ + @ instruction: 0xf7fffc91 │ │ │ │ vst1.32 {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrhi pc, [pc, -r0] │ │ │ │ + strhi pc, [r1, -r0]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc], r3 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc], r5 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfe88d56c │ │ │ │ + bge 0xfe88d5c4 │ │ │ │ addeq sl, lr, #4, 30 │ │ │ │ @ instruction: 0xf1014638 │ │ │ │ - @ instruction: 0xf7fc8639 │ │ │ │ - strbteq pc, [r1], -fp, lsl #19 @ │ │ │ │ - bge 0xfe60d880 │ │ │ │ - blcs 0xf6fa8 │ │ │ │ - movwhi pc, #8259 @ 0x2043 @ │ │ │ │ - blvs 0xfe72b83c │ │ │ │ + @ instruction: 0xf7fc863b │ │ │ │ + strbteq pc, [r1], -r5, lsl #19 @ │ │ │ │ + bge 0xfe60d8d8 │ │ │ │ + blcs 0xf7000 │ │ │ │ + movwhi pc, #16451 @ 0x4043 @ │ │ │ │ + blvs 0xfe72b894 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [fp], r3 @ │ │ │ │ + ldrbhi pc, [sp], r3 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91160 │ │ │ │ + blcc 0x911b8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #21 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 d19, d1, #64 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fffc61 │ │ │ │ + @ instruction: 0xf7fffc55 │ │ │ │ @ instruction: 0xf5b3ba79 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ - @ instruction: 0xf5b385b4 │ │ │ │ + @ instruction: 0xf5b385b6 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf5b3859f │ │ │ │ + @ instruction: 0xf5b385a1 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r4, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8f2f7fc │ │ │ │ + @ instruction: 0xf8e8f7fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcrr2 7, 15, pc, r8, cr6 @ │ │ │ │ - blt 0x18ce3ec │ │ │ │ + ldc2 7, cr15, [ip], #-984 @ 0xfffffc28 │ │ │ │ + blt 0x18ce444 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - strbhi pc, [r7], -r0 @ │ │ │ │ + strbhi pc, [r9], -r0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldrhi pc, [pc], -r0 │ │ │ │ + strthi pc, [r1], -r0 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - bge 0x158d604 │ │ │ │ + bge 0x158d65c │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf96af7fc │ │ │ │ + @ instruction: 0xf962f7fc │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ - strhi pc, [r9], -r1, lsl #2 │ │ │ │ + strhi pc, [fp], -r1, lsl #2 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ - stcvs 6, cr8, [fp, #-664]! @ 0xfffffd68 │ │ │ │ + stcvs 6, cr8, [fp, #-672]! @ 0xfffffd60 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 0, 13, r8, fp, cr9 │ │ │ │ + mrrcvs 0, 13, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9903c │ │ │ │ - bge 0xf0d538 │ │ │ │ + blcs 0x99094 │ │ │ │ + bge 0xf0d590 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subsvc pc, r1, #76, 12 @ 0x4c00000 │ │ │ │ + adcvc pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ - blt 0xcce44c │ │ │ │ + stc2 7, cr15, [ip], {246} @ 0xf6 │ │ │ │ + blt 0xcce4a4 │ │ │ │ svcvs 0x0024f5b3 │ │ │ │ - subhi pc, r6, #1 │ │ │ │ + subhi pc, r8, #1 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ - eorhi pc, r0, #1 │ │ │ │ + eorhi pc, r2, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - bge 0x98d664 │ │ │ │ + bge 0x98d6bc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5f983 │ │ │ │ + @ instruction: 0xf8d5f981 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb2408 │ │ │ │ - bge 0x58d584 │ │ │ │ - movtcs pc, #16970 @ 0x424a @ │ │ │ │ + blcs 0xb2468 │ │ │ │ + bge 0x58d5dc │ │ │ │ + cmppcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtcc pc, [r4], #-586 @ 0xfffffdb6 @ │ │ │ │ + strbcc pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ - blt 0x14e4a8 │ │ │ │ + stc2l 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + blt 0x14e500 │ │ │ │ svcvs 0x0064f5b3 │ │ │ │ - rschi pc, r0, r1 │ │ │ │ + rschi pc, r2, r1 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - sbchi pc, r4, r1 │ │ │ │ + sbchi pc, r6, r1 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ ldmibge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - mvneq pc, r5, asr r9 @ │ │ │ │ + mvneq pc, r3, asr r9 @ │ │ │ │ stmibge sp!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57f05dc │ │ │ │ @ instruction: 0x6d2aa9e8 │ │ │ │ stmdavc r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 12, 0, r6, cr6, cr3, {0} │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x1284904 │ │ │ │ + b 0x128495c │ │ │ │ teqmi r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf53f06d8 │ │ │ │ ubfxeq sl, sl, #19, #18 │ │ │ │ ldmibge r7, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xb7120 │ │ │ │ - eorshi pc, r5, r4 │ │ │ │ + blcs 0xb7178 │ │ │ │ + eorshi pc, r7, r4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ ldmdbvs r3, {r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ svceq 0x00e0f013 │ │ │ │ stmibge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - strbtvc pc, [sp], #-1607 @ 0xfffff9b9 @ │ │ │ │ + strtvc pc, [sp], #1607 @ 0x647 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2cd628 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe2cd680 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - strmi pc, [r5], -r1, lsr #16 │ │ │ │ + @ instruction: 0x4605f817 │ │ │ │ @ instruction: 0xf7df4640 │ │ │ │ - @ instruction: 0x4606f81d │ │ │ │ + @ instruction: 0x4606f813 │ │ │ │ @ instruction: 0xf7df4638 │ │ │ │ - tstpcs r0, #1638400 @ p-variant is OBSOLETE @ 0x190000 │ │ │ │ + tstpcs r0, #983040 @ p-variant is OBSOLETE @ 0xf0000 │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ ldrtmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0a59300 │ │ │ │ - @ instruction: 0xf7fffe6b │ │ │ │ + @ instruction: 0xf7fffe5b │ │ │ │ @ instruction: 0xf5b3ba71 │ │ │ │ @ instruction: 0xf0007f10 │ │ │ │ - @ instruction: 0xf5b387c8 │ │ │ │ + @ instruction: 0xf5b387ca │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ - @ instruction: 0xf5b3879b │ │ │ │ + @ instruction: 0xf5b3879d │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ svcge 0x0004a99e │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - bls 0x28e974 │ │ │ │ + bls 0x28e9c4 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ setend le │ │ │ │ - bcs 0x1323a8 │ │ │ │ + bcs 0x132408 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strcs r3, [sl], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf57f05d9 │ │ │ │ - @ instruction: 0xf649a98a │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x151270 │ │ │ │ + vmla.i8 d26, d26, d10 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ + bl 0x1512c8 │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ vshl.s8 d20, d0, d10 │ │ │ │ - vaddhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x46390433 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffb31 │ │ │ │ + @ instruction: 0xf7fffb25 │ │ │ │ @ instruction: 0xf5b3b975 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ - @ instruction: 0xf5b38110 │ │ │ │ + @ instruction: 0xf5b38112 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b380ed │ │ │ │ + @ instruction: 0xf5b380ef │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ strtmi sl, [r1], -r8, ror #18 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8c8f7fc │ │ │ │ + @ instruction: 0xf8c6f7fc │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x250d8c │ │ │ │ + bls 0x250de4 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ - strbhi pc, [r5, r1, lsl #2]! @ │ │ │ │ + strbhi pc, [r7, r1, lsl #2]! @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vmul.i8 q13, q5, q4 │ │ │ │ - vqdmlal.s q9, d0, d0[5] │ │ │ │ + vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmls.i d18, d0, d0[1] │ │ │ │ + vmov.i32 q9, #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffc89 │ │ │ │ + @ instruction: 0xf7fffc7d │ │ │ │ @ instruction: 0xf5b3b947 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf1b38285 │ │ │ │ + @ instruction: 0xf1b38287 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b38260 │ │ │ │ + @ instruction: 0xf5b38262 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1110a84 │ │ │ │ + b 0x1110adc │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d9, d3 │ │ │ │ - vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffbaf │ │ │ │ + @ instruction: 0xf7fffba3 │ │ │ │ vst2.8 {d27,d29}, [pc :64], fp │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbhi pc, [ip, #2] @ │ │ │ │ - ldrbhi pc, [pc, #512]! @ 0x9088c @ │ │ │ │ + ldrbhi pc, [lr, #2] @ │ │ │ │ + strhi pc, [r1], -r0, lsl #4 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqrshl.s8 d8, d1, d18 │ │ │ │ - vst4.32 {d24-d27}, [pc :256], r3 │ │ │ │ + vqrshl.s8 d8, d3, d18 │ │ │ │ + vst4.32 {d24-d27}, [pc :256], r5 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrhi pc, [fp, #-2] │ │ │ │ + ldrhi pc, [sp, #-2] │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ @@ -131316,31 +131338,31 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1c4e6d2 │ │ │ │ + blx 0x194e72a │ │ │ │ ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst1.8 {d24-d26}, [pc :256], r7 │ │ │ │ + vst1.8 {d24-d26}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbthi pc, [r1], -r0, lsl #4 @ │ │ │ │ + strbthi pc, [r3], -r0, lsl #4 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrshl.s8 q4, q12, │ │ │ │ - vst1.64 {d24}, [pc :64]! │ │ │ │ + vrshl.s8 q4, q13, │ │ │ │ + vst1.64 {d24}, [pc :64] │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r1, #-2]! │ │ │ │ + strhi pc, [r3, #-2]! │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdaeq r2!, {r2, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ @@ -131351,20 +131373,20 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xace75e │ │ │ │ + blx 0x7ce7b6 │ │ │ │ ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.16 {d24-d27}, [pc] │ │ │ │ + vst1.16 {d24-d27}, [pc :64], r1 │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ @@ -131374,23 +131396,23 @@ │ │ │ │ submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r3, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0xfff4e7b8 │ │ │ │ + blx 0xffc4e810 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - orrshi pc, r8, r2 │ │ │ │ - tstphi r7, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + orrshi pc, sl, r2 │ │ │ │ + tstphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - msrhi SPSR_fsc, r2 │ │ │ │ + msrhi SPSR_fsxc, r2 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ stmdage pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ @@ -131398,1162 +131420,1163 @@ │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa5307 │ │ │ │ - @ instruction: 0xf7fffef3 │ │ │ │ + @ instruction: 0xf7fffee7 │ │ │ │ vst2.8 {d27-d28}, [pc :256], r7 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - rsbshi pc, sl, #2 │ │ │ │ + rsbshi pc, ip, #2 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ - vst1.32 {d24-d27}, [pc :256], r1 │ │ │ │ + vst1.32 {d24-d27}, [pc :256], r3 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - adcshi pc, r0, #2 │ │ │ │ + adcshi pc, r2, #2 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.16 {d24-d27}, [pc :64], sl │ │ │ │ + vst4.16 {d24-d27}, [pc :64], ip │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0040866 │ │ │ │ stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ strmi pc, [r4, -r4, asr #7] │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ streq pc, [r0, -r7, asr #3]! │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ - orrhi pc, r1, r3, asr #32 │ │ │ │ + orrhi pc, r3, r3, asr #32 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vsubw.s8 q8, q0, d17 │ │ │ │ + vqdmlal.s q8, d0, d1[4] │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r3, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fb9707 │ │ │ │ - @ instruction: 0xf7fefdad │ │ │ │ + @ instruction: 0xf7fefda1 │ │ │ │ @ instruction: 0xf5b3bfed │ │ │ │ @ instruction: 0xf0033f00 │ │ │ │ - vrhadd.s8 q4, , │ │ │ │ - @ instruction: 0xf5b381c8 │ │ │ │ + vrhadd.s8 q4, , │ │ │ │ + @ instruction: 0xf5b381ca │ │ │ │ @ instruction: 0xf0037f60 │ │ │ │ - vhsub.s8 d8, d17, d22 │ │ │ │ - @ instruction: 0xf5b38448 │ │ │ │ + vhsub.s8 d8, d17, d24 │ │ │ │ + @ instruction: 0xf5b3844a │ │ │ │ @ instruction: 0xf0037fc0 │ │ │ │ - vrshl.s8 d8, d7, d2 │ │ │ │ - blcs 0xfe0b27a8 │ │ │ │ - ldrhi pc, [r0, #-3]! │ │ │ │ + vrshl.s8 d8, d9, d2 │ │ │ │ + blcs 0xfe0b2808 │ │ │ │ + ldrhi pc, [r2, #-3]! │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrhi pc, [r4], #3 │ │ │ │ + ldrhi pc, [r6], #3 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - vrecps.f32 , q12, │ │ │ │ + vrecps.f32 , q12, │ │ │ │ vrshr.s64 d19, d9, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - stmdacs r0, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d8f43e │ │ │ │ stmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvc SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf001400b │ │ │ │ - @ instruction: 0xf5b382e9 │ │ │ │ + @ instruction: 0xf5b382eb │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ stmdaeq sl, {r0, r1, r3, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ vsubw.u8 , , d4 │ │ │ │ movwls r1, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf0010c8b │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ ldmdbge r0, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00b1f7fe │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vmull.u8 q8, d17, d14 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r6, #16, 12 @ 0x1000000 │ │ │ │ @ instruction: 0xf14105d9 │ │ │ │ - stmiaeq r3!, {r0, r3, r4, r6, r7, r8, pc}^ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmdaeq r3!, {r0, r1, r3, r4, r6, r7, r8, pc}^ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + ldmeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ - stmdaeq r3!, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x116ba08 │ │ │ │ - @ instruction: 0xf0120801 │ │ │ │ - tstle r5, lr, lsl #30 │ │ │ │ - movweq lr, #35399 @ 0x8a47 │ │ │ │ - @ instruction: 0x06da4333 │ │ │ │ + @ instruction: 0xf0086d03 │ │ │ │ + vmov.i16 d16, #192 @ 0x00c0 │ │ │ │ + b 0x12a1224 │ │ │ │ + ldcvs 8, cr0, [fp], {2} │ │ │ │ + svceq 0x000ef013 │ │ │ │ + b 0x1284e3c │ │ │ │ + b 0x1151640 │ │ │ │ + ldrbeq r0, [sl], r8, lsl #6 │ │ │ │ bichi pc, r0, r1, lsl #2 │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ - blcs 0x8a1acc │ │ │ │ + blcs 0x8a1b48 │ │ │ │ @ instruction: 0x81b8f301 │ │ │ │ @ instruction: 0xf0094628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - addeq lr, r7, r9, asr #20 │ │ │ │ - @ instruction: 0xf918f093 │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + addeq lr, r8, r9, asr #20 │ │ │ │ + @ instruction: 0xf906f093 │ │ │ │ @ instruction: 0xf0924605 │ │ │ │ - strbteq pc, [r3], -pc, lsl #25 @ │ │ │ │ - @ instruction: 0xf1424607 │ │ │ │ + @ instruction: 0x0663fc7d │ │ │ │ + @ instruction: 0xf1424680 │ │ │ │ movwcs r8, #14271 @ 0x37bf │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - mrc2 7, 1, pc, cr6, cr14, {6} │ │ │ │ - stc2 0, cr15, [r4], {146} @ 0x92 │ │ │ │ - movwcs r4, #13889 @ 0x3641 │ │ │ │ + mcr2 7, 1, pc, cr10, cr14, {6} @ │ │ │ │ + ldc2l 0, cr15, [r2], #-584 @ 0xfffffdb8 │ │ │ │ + movwcs r4, #13881 @ 0x3639 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - mcr2 7, 1, pc, cr14, cr14, {6} @ │ │ │ │ + mcr2 7, 1, pc, cr2, cr14, {6} @ │ │ │ │ vnmla.f64 d4, d29, d1 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ - orrscs pc, r5, #192, 4 │ │ │ │ - ldrmi r4, [r5], #-1047 @ 0xfffffbe9 │ │ │ │ - strls r9, [r0, #-1794] @ 0xfffff8fe │ │ │ │ - ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ - andls r4, r1, #570425344 @ 0x22000000 │ │ │ │ - @ instruction: 0xf0936808 │ │ │ │ - movwcs pc, #15287 @ 0x3bb7 @ │ │ │ │ - ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7de4620 │ │ │ │ - @ instruction: 0xf7fefe89 │ │ │ │ - vmax.f32 , , │ │ │ │ - vqshl.s64 d18, d9, #0 │ │ │ │ - vaba.s8 d16, d9, d3 │ │ │ │ - vorr.i32 d17, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf1b90313 │ │ │ │ - svclt 0x00180f00 │ │ │ │ - @ instruction: 0xf7ff461f │ │ │ │ - @ instruction: 0xf5b3ba46 │ │ │ │ - @ instruction: 0xf47e7f40 │ │ │ │ - stmdage r4, {r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ - mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ - blcs 0x1776b0 │ │ │ │ - svcge 0x000df43e │ │ │ │ + movweq lr, #35586 @ 0x8b02 │ │ │ │ + vcgt.s8 d25, d7, d2 │ │ │ │ + vrsra.s64 q8, q8, #64 │ │ │ │ + ldrmi r2, [r5], #-917 @ 0xfffffc6b │ │ │ │ + ldmdavs fp, {r8, sl, ip, pc} │ │ │ │ + strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ + stmdavs r8, {r0, r9, ip, pc} │ │ │ │ + blx 0xfe9cccfe │ │ │ │ + andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0x46204631 │ │ │ │ + mrc2 7, 3, pc, cr12, cr14, {6} │ │ │ │ + svclt 0x00eaf7fe │ │ │ │ + ldrbcs pc, [r1, r9, asr #4] @ │ │ │ │ + ldreq pc, [r3, -r0, asr #5] │ │ │ │ + cmppne r1, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + svceq 0x0000f1b9 │ │ │ │ + sadd16mi fp, pc, r8 @ │ │ │ │ + blt 0x118ead8 │ │ │ │ + svcvc 0x0040f5b3 │ │ │ │ + svcge 0x0011f47e │ │ │ │ + @ instruction: 0xf7fba804 │ │ │ │ + blls 0x2d0410 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r4, {r1, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrshr.s64 d22, d21, #64 │ │ │ │ + @ instruction: 0xf7f60208 │ │ │ │ + @ instruction: 0xf7fef8dd │ │ │ │ + stmdage r4, {r0, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldc2l 7, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbsvs pc, r5, #73400320 @ 0x4600000 │ │ │ │ + andcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8d0f7f6 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr4, cr14, {7} │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + mcr2 7, 0, pc, cr2, cr11, {7} @ │ │ │ │ + adceq r9, r2, #8, 22 @ 0x2000 │ │ │ │ + rschi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ + @ instruction: 0xf0412b01 │ │ │ │ + stcvs 3, cr8, [fp, #-248]! @ 0xffffff08 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + @ instruction: 0xf0026f70 │ │ │ │ + mrrcvs 5, 0, r8, fp, cr13 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0x99754 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr9, cr14, {1} │ │ │ │ + @ instruction: 0x46284639 │ │ │ │ + rsbcc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf8ecf7f6 │ │ │ │ - svclt 0x0004f7fe │ │ │ │ - @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ - @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fef8df │ │ │ │ - svcge 0x0004bef7 │ │ │ │ - @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d0300 │ │ │ │ - setend be │ │ │ │ - blcs 0xf1664 │ │ │ │ - teqphi pc, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ - blvs 0xfe72bf88 │ │ │ │ + @ instruction: 0xf8acf7f6 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr0, cr14, {7} │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + ldc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + adceq r9, r1, #8, 22 @ 0x2000 │ │ │ │ + adchi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ + @ instruction: 0xf0412b01 │ │ │ │ + stcvs 3, cr8, [fp, #-752]! @ 0xfffffd10 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + @ instruction: 0xf0026f70 │ │ │ │ + mrrcvs 4, 15, r8, fp, cr13 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0x9979c │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr5, cr14, {1} │ │ │ │ + @ instruction: 0x46284639 │ │ │ │ + sbcsne pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + @ instruction: 0xf888f7f6 │ │ │ │ + mcrlt 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + ldc2 7, cr15, [sl, #1004]! @ 0x3ec │ │ │ │ + ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ + adceq r9, r1, #8, 20 @ 0x8000 │ │ │ │ + orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ + eorhi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + bcs 0xfc640 │ │ │ │ + strhi pc, [r2], #66 @ 0x42 │ │ │ │ + blvs 0xfe72c084 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strhi pc, [lr, #-2] │ │ │ │ + strbthi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x918ac │ │ │ │ + blcc 0x919a8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639aedc │ │ │ │ + ldrtmi sl, [r9], -sl, lsl #29 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef8bb │ │ │ │ - svcge 0x0004bed3 │ │ │ │ + @ instruction: 0xf7fef85d │ │ │ │ + svcge 0x0004be81 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d02b8 │ │ │ │ + blls 0x2d024c │ │ │ │ setend be │ │ │ │ - blcs 0xf15ac │ │ │ │ - @ instruction: 0x83bdf041 │ │ │ │ - blvs 0xfe72bfd0 │ │ │ │ + blcs 0xf1320 │ │ │ │ + msrhi SPSR_xc, #65 @ 0x41 │ │ │ │ + blvs 0xfe72c0cc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbthi pc, [lr], #2 @ │ │ │ │ + strthi pc, [r4], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x918f4 │ │ │ │ + blcc 0x919f0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639aeb8 │ │ │ │ + ldrtmi sl, [r9], -r6, ror #28 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 d21, d25, #64 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef897 │ │ │ │ - svcge 0x0004beaf │ │ │ │ + @ instruction: 0xf7fef839 │ │ │ │ + svcge 0x0004be5d │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d5fdc5 │ │ │ │ - bls 0x29ce80 │ │ │ │ - vsubl.u8 q8, d19, d17 │ │ │ │ - @ instruction: 0xf1016380 │ │ │ │ - blcs 0xb13f4 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr15, cr14, {1} │ │ │ │ - @ instruction: 0xf0422a01 │ │ │ │ - stcvs 4, cr8, [fp, #-524]! @ 0xfffffdf4 │ │ │ │ - @ instruction: 0xf4126b9a │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - mrrcvs 6, 14, r8, fp, cr7 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x99794 │ │ │ │ - mcrge 4, 4, pc, cr13, cr14, {1} @ │ │ │ │ - @ instruction: 0x46284639 │ │ │ │ - rscsvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf86cf7f6 │ │ │ │ - mcrlt 7, 4, pc, cr4, cr14, {7} @ │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ - adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ - bichi pc, r3, r1, lsl #2 │ │ │ │ - @ instruction: 0xf0412b01 │ │ │ │ - stcvs 3, cr8, [fp, #-400]! @ 0xfffffe70 │ │ │ │ - @ instruction: 0xf4126b9a │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - mrrcvs 4, 10, r8, fp, cr5 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x997dc │ │ │ │ - mcrge 4, 3, pc, cr9, cr14, {1} @ │ │ │ │ + stcvs 13, cr15, [fp, #-588]! @ 0xfffffdb4 │ │ │ │ + @ instruction: 0xf013695b │ │ │ │ + @ instruction: 0xf43e6f70 │ │ │ │ + blls 0x2bc5ac │ │ │ │ + blcs 0xdf86c │ │ │ │ + mcrge 6, 2, pc, cr13, cr14, {1} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbpl pc, r1, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf848f7f6 │ │ │ │ - mcrlt 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ - ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ - svcvs 0x0070f013 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr5, cr14, {1} │ │ │ │ - blcc 0xf7828 │ │ │ │ - @ instruction: 0xf63e2b01 │ │ │ │ - @ instruction: 0x4639ae50 │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fef82f │ │ │ │ - stmdage r4, {r0, r1, r2, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ - blcs 0x17784c │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr15, cr14, {1} │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf81ef7f6 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr6, cr14, {7} │ │ │ │ + rscscs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf820f7f6 │ │ │ │ + mcrlt 7, 2, pc, cr4, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0218 │ │ │ │ + blls 0x2d0274 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d8, d24 │ │ │ │ - vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fef80d │ │ │ │ - stmdage r4, {r0, r2, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ - blcs 0x177890 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr13, cr14, {1} │ │ │ │ + stmdbge r4, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrshr.s64 d23, d21, #64 │ │ │ │ + @ instruction: 0xf7f60208 │ │ │ │ + @ instruction: 0xf7fef80f │ │ │ │ + stmdage r4, {r0, r1, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + stc2l 7, cr15, [sl, #-1004]! @ 0xfffffc14 │ │ │ │ + blcs 0x1778cc │ │ │ │ + mcrge 4, 1, pc, cr11, cr14, {1} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addsmi pc, r5, #72, 12 @ 0x4800000 │ │ │ │ - andseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xfffcf7f5 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr4, cr14, {7} │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2l 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ - blcs 0x1778b4 │ │ │ │ - mcrge 4, 0, pc, cr11, cr14, {1} @ │ │ │ │ - @ instruction: 0x46284639 │ │ │ │ - rscsvs pc, r5, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xffeaf7f5 │ │ │ │ - mcrlt 7, 0, pc, cr2, cr14, {7} @ │ │ │ │ + eorseq pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xfffef7f5 │ │ │ │ + mcrlt 7, 1, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feffdd │ │ │ │ - stmdage r4, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - stc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf0012c02 │ │ │ │ - stccs 5, cr8, [r3], {105} @ 0x69 │ │ │ │ - ldrbhi pc, [lr, #-1] @ │ │ │ │ - svclt 0x00152c01 │ │ │ │ - adcspl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ - andsvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ - andseq pc, r3, #192, 4 │ │ │ │ - andseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xffc2f7f5 │ │ │ │ - ldcllt 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - stc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ - @ instruction: 0xf53e0664 │ │ │ │ - blls 0x2bc454 │ │ │ │ + blls 0x2d0230 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - ldrtmi sl, [r9], -lr, asr #27 │ │ │ │ - vmax.s8 d20, d8, d24 │ │ │ │ - vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feffad │ │ │ │ - svclt 0x0000bdc5 │ │ │ │ - addeq pc, r7, sl, lsr #10 │ │ │ │ + stmdbge r4, {r1, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6484628 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ + @ instruction: 0xf7f50213 │ │ │ │ + @ instruction: 0xf7feffed │ │ │ │ + svcge 0x0004be11 │ │ │ │ + @ instruction: 0xf7fb4638 │ │ │ │ + blls 0x2d020c │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + ldrtmi sl, [r9], -r8, lsl #28 │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vmvn.i32 d23, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7f50208 │ │ │ │ + @ instruction: 0xf7feffdb │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + ldc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + rsbsvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffcef7f5 │ │ │ │ + ldcllt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ + vmlal.u8 q13, d4, d4 │ │ │ │ + @ instruction: 0xf7fb5401 │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ + strbhi pc, [r8, #-1]! @ │ │ │ │ + @ instruction: 0xf0012c03 │ │ │ │ + stccs 5, cr8, [r1], {93} @ 0x5d │ │ │ │ + @ instruction: 0xf648bf15 │ │ │ │ + @ instruction: 0xf64852ed │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ + @ instruction: 0xf7f50213 │ │ │ │ + @ instruction: 0xf7feffb3 │ │ │ │ + svcge 0x0004bdd7 │ │ │ │ + @ instruction: 0xf7fb4638 │ │ │ │ + @ instruction: 0x0664fc77 │ │ │ │ + stclge 5, cr15, [pc, #248] @ 0x90e60 │ │ │ │ + blcs 0x17798c │ │ │ │ + stclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ + @ instruction: 0x46284639 │ │ │ │ + subseq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff9ef7f5 │ │ │ │ + stcllt 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ + addeq pc, r7, lr, asr #9 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcvs 12, cr15, [fp, #-1020]! @ 0xfffffc04 │ │ │ │ + stcvs 12, cr15, [fp, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc420 │ │ │ │ - blcs 0xdf948 │ │ │ │ - ldcge 6, cr15, [r3, #248]! @ 0xf8 │ │ │ │ + blls 0x2bc474 │ │ │ │ + blcs 0xdf9a4 │ │ │ │ + ldcge 6, cr15, [r1, #248]! @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff92f7f5 │ │ │ │ - stclt 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xff84f7f5 │ │ │ │ + stclt 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0x0666fc55 │ │ │ │ - stcge 5, cr15, [r3, #248]! @ 0xf8 │ │ │ │ - blcs 0x17798c │ │ │ │ - ldcge 4, cr15, [pc, #248] @ 0x90e68 │ │ │ │ + strbteq pc, [r6], -r9, asr #24 @ │ │ │ │ + stcge 5, cr15, [r1, #248]! @ 0xf8 │ │ │ │ + blcs 0x1779e8 │ │ │ │ + ldcge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addne pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff7ef7f5 │ │ │ │ - ldclt 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xff70f7f5 │ │ │ │ + ldclt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d00d8 │ │ │ │ + blls 0x2d0114 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vsubl.s8 q8, d0, d13 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff6d │ │ │ │ - stmdage r4, {r0, r2, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf7feff5f │ │ │ │ + stmdage r4, {r0, r1, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf53e0666 │ │ │ │ - blls 0x2bc3ac │ │ │ │ + blls 0x2bc400 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff59 │ │ │ │ - stmdage r4, {r0, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ - blcs 0x1779f8 │ │ │ │ - stclge 4, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ + @ instruction: 0xf7feff4b │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ + blcs 0x177a54 │ │ │ │ + stclge 4, cr15, [r7, #-248]! @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - eorscc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xff48f7f5 │ │ │ │ - stcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff3af7f5 │ │ │ │ + ldcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d006c │ │ │ │ + blls 0x2d00a8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmvn.i32 d23, #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feff37 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + @ instruction: 0xf7feff29 │ │ │ │ + stmdage r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff2af7f5 │ │ │ │ - stcllt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff1cf7f5 │ │ │ │ + stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0030 │ │ │ │ + blls 0x2d006c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vmlal.s q10, d0, d1[7] │ │ │ │ + vsubl.s8 q10, d16, d21 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feff19 │ │ │ │ - stmdage r4, {r0, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfee4ee42 │ │ │ │ + @ instruction: 0xf7feff0b │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfeb4ee9e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff0cf7f5 │ │ │ │ - stclt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ + mrc2 7, 7, pc, cr14, cr5, {7} │ │ │ │ + stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ - bls 0x291af8 │ │ │ │ - blcs 0xa0f08 │ │ │ │ + bls 0x291b54 │ │ │ │ + blcs 0xa0f64 │ │ │ │ mvnhi pc, r1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldcge 4, cr15, [r3, #-504] @ 0xfffffe08 │ │ │ │ + ldcge 4, cr15, [r1, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf0422a01 │ │ │ │ stcvs 3, cr8, [fp, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 11, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99aac │ │ │ │ - stcge 4, cr15, [r1, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x99b08 │ │ │ │ + ldclge 4, cr15, [pc], #248 @ 0x91000 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorvc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + rsbsvc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr0, cr5, {7} @ │ │ │ │ - ldcllt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ + mrc2 7, 6, pc, cr2, cr5, {7} │ │ │ │ + ldcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff9c │ │ │ │ - blcs 0xdfad0 │ │ │ │ - stclge 6, cr15, [pc], #248 @ 0x90fc8 │ │ │ │ + blls 0x2cffd8 │ │ │ │ + blcs 0xdfb2c │ │ │ │ + stclge 6, cr15, [sp], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 6, pc, cr14, cr5, {7} @ │ │ │ │ - stcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + mcr2 7, 6, pc, cr0, cr5, {7} @ │ │ │ │ + stcllt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0x0664fb91 │ │ │ │ - ldclge 5, cr15, [pc], {62} @ 0x3e │ │ │ │ - blcs 0x177b14 │ │ │ │ - ldclge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ + strbteq pc, [r4], -r5, lsl #23 @ │ │ │ │ + ldclge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ + blcs 0x177b70 │ │ │ │ + ldclge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adceq pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 5, pc, cr10, cr5, {7} │ │ │ │ - ldcllt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + mcr2 7, 5, pc, cr12, cr5, {7} @ │ │ │ │ + ldcllt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff50 │ │ │ │ + blls 0x2cff8c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d23, d29, #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefea9 │ │ │ │ - stmdage r4, {r0, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x4ef22 │ │ │ │ - blcs 0x177b58 │ │ │ │ - ldcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ + @ instruction: 0xf7fefe9b │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xffe4ef7e │ │ │ │ + blcs 0x177bb4 │ │ │ │ + ldcge 4, cr15, [r7], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - adcsmi pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + rscsmi pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mrc2 7, 4, pc, cr8, cr5, {7} │ │ │ │ - ldclt 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ + mcr2 7, 4, pc, cr10, cr5, {7} @ │ │ │ │ + stclt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff0c │ │ │ │ + blls 0x2cff48 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r5, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r5, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vrshr.s64 d22, d21, #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefe87 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff7cef66 │ │ │ │ - blcs 0x177b9c │ │ │ │ - ldcge 4, cr15, [r7], {62} @ 0x3e │ │ │ │ + @ instruction: 0xf7fefe79 │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xff5cefc2 │ │ │ │ + blcs 0x177bf8 │ │ │ │ + ldcge 4, cr15, [r5], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addcs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 3, pc, cr6, cr5, {7} │ │ │ │ - stclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ + mcr2 7, 3, pc, cr8, cr5, {7} @ │ │ │ │ + stclt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfec8 │ │ │ │ - blcs 0xdfba4 │ │ │ │ - stcge 6, cr15, [r5], {62} @ 0x3e │ │ │ │ + blls 0x2cff04 │ │ │ │ + blcs 0xdfc00 │ │ │ │ + stcge 6, cr15, [r3], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andscs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr4, cr5, {7} @ │ │ │ │ - ldcllt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ + mrc2 7, 2, pc, cr6, cr5, {7} │ │ │ │ + ldcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r7], -r7, lsr #22 @ │ │ │ │ - ldclge 5, cr15, [r5], #-248 @ 0xffffff08 │ │ │ │ - blcs 0x177be8 │ │ │ │ - ldclge 4, cr15, [r1], #-248 @ 0xffffff08 │ │ │ │ + @ instruction: 0x0667fb1b │ │ │ │ + ldclge 5, cr15, [r3], #-248 @ 0xffffff08 │ │ │ │ + blcs 0x177c44 │ │ │ │ + stclge 4, cr15, [pc], #-248 @ 0x90f30 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr0, cr5, {7} │ │ │ │ - stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ + mcr2 7, 2, pc, cr2, cr5, {7} @ │ │ │ │ + stcllt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfe7c │ │ │ │ + blls 0x2cfeb8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r5, r6, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe3f │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe5ceff6 │ │ │ │ - blcs 0x177c2c │ │ │ │ - mcrrge 4, 3, pc, pc, cr14 @ │ │ │ │ + @ instruction: 0xf7fefe31 │ │ │ │ + stmdage r4, {r0, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfe3cf052 │ │ │ │ + blcs 0x177c88 │ │ │ │ + mcrrge 4, 3, pc, sp, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscmi pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + andspl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mcr2 7, 1, pc, cr14, cr5, {7} @ │ │ │ │ - mcrrlt 7, 15, pc, r6, cr14 @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr5, {7} @ │ │ │ │ + mcrrlt 7, 15, pc, r4, cr14 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vmvn.i32 d17, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefe21 │ │ │ │ - svcge 0x0004bc39 │ │ │ │ + @ instruction: 0xf7fefe13 │ │ │ │ + svcge 0x0004bc37 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfd84 │ │ │ │ + blls 0x2cfdb8 │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf2ea0 │ │ │ │ + blcs 0xf2efc │ │ │ │ orrshi pc, r6, r1, asr #32 │ │ │ │ - blvs 0xfe72c504 │ │ │ │ + blvs 0xfe72c560 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movwhi pc, #40962 @ 0xa002 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91e28 │ │ │ │ + blcc 0x91e84 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639ac1e │ │ │ │ + @ instruction: 0x4639ac1c │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + vsubl.s8 q9, d0, d1 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdfd │ │ │ │ - svcge 0x0004bc15 │ │ │ │ + @ instruction: 0xf7fefdef │ │ │ │ + svcge 0x0004bc13 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - adceq pc, r1, #44032 @ 0xac00 │ │ │ │ - stcge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ - blcs 0xf7cb8 │ │ │ │ + adceq pc, r1, #33792 @ 0x8400 │ │ │ │ + stcge 5, cr15, [fp], {62} @ 0x3e │ │ │ │ + blcs 0xf7d14 │ │ │ │ rschi pc, r2, #66 @ 0x42 │ │ │ │ - blvs 0xfe72c54c │ │ │ │ + blvs 0xfe72c5a8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r6], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91e70 │ │ │ │ + blcc 0x91ecc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639abfa │ │ │ │ + @ instruction: 0x4639abf8 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q8, d16, d1[4] │ │ │ │ + vmvn.i32 d17, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdd9 │ │ │ │ - stmdage r4, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0xc4f0c2 │ │ │ │ - blcs 0x177cf8 │ │ │ │ - blge 0xffb0e1d4 │ │ │ │ + @ instruction: 0xf7fefdcb │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + blx 0xa4f11e │ │ │ │ + blcs 0x177d54 │ │ │ │ + blge 0xffa8e230 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2l 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ - bllt 0xff8cf0e8 │ │ │ │ - @ instruction: 0xf004084b │ │ │ │ - @ instruction: 0xf003020f │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x116110c │ │ │ │ - stceq 7, cr0, [r2], #8 │ │ │ │ + ldc2 7, cr15, [sl, #980]! @ 0x3d4 │ │ │ │ + bllt 0xff84f144 │ │ │ │ + vmull.u8 q8, d20, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + b 0x1151198 │ │ │ │ + stmiaeq r2!, {r1, r8, r9, sl}^ │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0020330 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ - vmul.i q8, q10, d1[2] │ │ │ │ - @ instruction: 0xf0013403 │ │ │ │ + vmul.i q8, q2, d1[2] │ │ │ │ + @ instruction: 0xf0014403 │ │ │ │ tstmi r4, #16, 2 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0x10d19a4 │ │ │ │ + b 0x10d1a00 │ │ │ │ addsmi r0, r3, #0, 12 │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ rsbshi pc, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf0022b40 │ │ │ │ subcs r8, r0, #196, 2 @ 0x31 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vstmdbvs fp!, {d10-} │ │ │ │ + vstmdbvs fp!, {d10-} │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - stmdbge r4, {r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + stmdbge r4, {r1, r2, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d7, d24 │ │ │ │ + vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ + strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #33798 @ 0x8406 │ │ │ │ - stc2 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ - bllt 0xfe8cf168 │ │ │ │ + movwls r9, #34566 @ 0x8706 │ │ │ │ + ldc2l 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ + bllt 0xfe84f1c4 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfcec │ │ │ │ + blls 0x2cfd28 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefd77 │ │ │ │ - svcge 0x0004bb8f │ │ │ │ + @ instruction: 0xf7fefd69 │ │ │ │ + svcge 0x0004bb8d │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfc30 │ │ │ │ + blls 0x2cfc64 │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf3074 │ │ │ │ + blcs 0xf30d0 │ │ │ │ subhi pc, r9, r1, asr #32 │ │ │ │ - blvs 0xfe72c658 │ │ │ │ + blvs 0xfe72c6b4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subhi pc, r2, #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91f7c │ │ │ │ + blcc 0x91fd8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639ab74 │ │ │ │ + @ instruction: 0x4639ab72 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q10, d16, d1[2] │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefd53 │ │ │ │ - stmdaeq fp, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf7fefd45 │ │ │ │ + fstmiaxeq fp, {d11-d62} @ Deprecated │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + andeq pc, pc, r4 │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ - movtcs r0, #3234 @ 0xca2 │ │ │ │ + movtcs r0, #2274 @ 0x8e2 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stmiaeq r9, {r0, r1, r5, lr}^ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmdaeq r9, {r0, r1, r5, lr}^ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ subcs r4, r0, #20, 6 @ 0x50000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ streq lr, [r0], -r1, asr #20 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ subcs r8, r0, #220, 8 @ 0xdc000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0x10b2520 │ │ │ │ - blge 0x118e420 │ │ │ │ + blcs 0x10b257c │ │ │ │ + blge 0x110e47c │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - blge 0x100e32c │ │ │ │ + blge 0xf8e388 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - sbceq pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r7, #30212 @ 0x7604 │ │ │ │ - strls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ + movwls r6, #29700 @ 0x7404 │ │ │ │ + strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fefd15 │ │ │ │ - stmdage r4, {r0, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9b2f7fb │ │ │ │ + @ instruction: 0xf7fefd07 │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf9a6f7fb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ - bllt 0x8cf268 │ │ │ │ + ldc2l 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ + bllt 0x84f2c4 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefcfb │ │ │ │ - @ instruction: 0xf44fbb13 │ │ │ │ + @ instruction: 0xf7fefced │ │ │ │ + @ instruction: 0xf44fbb11 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrthi pc, [r5], -r1 @ │ │ │ │ addshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d26}, [pc :64], r3 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfff8e4b0 │ │ │ │ + bge 0xfff0e50c │ │ │ │ @ instruction: 0xf001084e │ │ │ │ stceq 3, cr0, [sl], {15} │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ vabdl.u8 q10, d1, d3 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ strbhi pc, [r1], #-66 @ 0xffffffbe @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vsubw.s8 q11, q8, d21 │ │ │ │ + vqdmlal.s q11, d16, d1[5] │ │ │ │ @ instruction: 0xf6450308 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7fefff7 │ │ │ │ - @ instruction: 0xf5b3bad5 │ │ │ │ + @ instruction: 0xf7feffe9 │ │ │ │ + @ instruction: 0xf5b3bad3 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ vaba.s8 q4, , │ │ │ │ @ instruction: 0xf5b381c4 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ @ instruction: 0xf5b3804f │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - stmdaeq lr, {r1, r2, r6, r7, r9, fp, sp, pc}^ │ │ │ │ + stmdaeq lr, {r2, r6, r7, r9, fp, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ @ instruction: 0xf0060c8a │ │ │ │ @ instruction: 0xf0020610 │ │ │ │ tstmi lr, #16, 4 │ │ │ │ strmi pc, [r3, -r1, asr #7] │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf1c7431a │ │ │ │ @ instruction: 0xf0110710 │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r0, r6, r8, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - orrvc pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ + bicvc pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ sbcscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xffc2f7fa │ │ │ │ - blt 0xfe8cf368 │ │ │ │ + @ instruction: 0xffb4f7fa │ │ │ │ + blt 0xfe84f3c4 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ strhi pc, [r9, #1]! │ │ │ │ bicshi pc, fp, r1, lsl #4 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ subhi pc, r1, r2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - bge 0xfe50e584 │ │ │ │ + bge 0xfe48e5e0 │ │ │ │ @ instruction: 0xf0040866 │ │ │ │ stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ strmi pc, [r2, -r4, asr #7] │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ strthi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf64aa904 │ │ │ │ + vorr.i32 d16, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff8d │ │ │ │ - vst1.16 {d27-d28}, [pc :128], fp │ │ │ │ + @ instruction: 0xf7feff7f │ │ │ │ + vst1.16 {d27-d28}, [pc :128], r9 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrhi pc, [r6], -r1 │ │ │ │ teqphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0x158e600 │ │ │ │ + bge 0x150e65c │ │ │ │ @ instruction: 0xf0040866 │ │ │ │ stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ strmi pc, [r2, -r4, asr #7] │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ movwhi pc, #41026 @ 0xa042 @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vbic.i32 d23, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff4f │ │ │ │ - svcge 0x0004ba2d │ │ │ │ + @ instruction: 0xf7feff41 │ │ │ │ + svcge 0x0004ba2b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9d0f7fb │ │ │ │ - bcs 0xf7c80 │ │ │ │ + @ instruction: 0xf9cef7fb │ │ │ │ + bcs 0xf7cdc │ │ │ │ stcvs 1, cr13, [fp, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 7, 15, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9a084 │ │ │ │ - bge 0x60e57c │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + blcs 0x9a0e0 │ │ │ │ + bge 0x58e5d8 │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ adccs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - blt 0x2cf498 │ │ │ │ + mcr2 7, 4, pc, cr12, cr13, {7} @ │ │ │ │ + blt 0x24f4f4 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf966f7fb │ │ │ │ + @ instruction: 0xf962f7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ strhi pc, [r5, r0, lsl #2] │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ - ldmibge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - movtcs pc, #16970 @ 0x424a @ │ │ │ │ + ldmibge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + cmppcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs pc, [r4], #-586 @ 0xfffffdb6 │ │ │ │ + ldrcs pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb9b │ │ │ │ - @ instruction: 0x4621b9df │ │ │ │ + @ instruction: 0xf7fefb8d │ │ │ │ + @ instruction: 0x4621b9dd │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0xf8d5f961 │ │ │ │ - bls 0x25d820 │ │ │ │ + @ instruction: 0xf8d5f95f │ │ │ │ + bls 0x25d87c │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb15ac │ │ │ │ - stmibge pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + blcs 0xb1608 │ │ │ │ + stmibge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strcc pc, [r4], #-586 @ 0xfffffdb6 │ │ │ │ + ldrcc pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ - ldmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - bls 0x28fac0 │ │ │ │ + bls 0x28fb14 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ec9f8 │ │ │ │ + blvs 0xfe6eca54 │ │ │ │ svcvs 0x0070f411 │ │ │ │ strhi pc, [r9], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9231c │ │ │ │ + blcc 0x92378 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf649a9a4 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x15223c │ │ │ │ + vmla.i8 d26, d26, d18 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ + bl 0x152298 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ - @ instruction: 0xf7fefe1d │ │ │ │ - @ instruction: 0x4621b997 │ │ │ │ + @ instruction: 0xf7fefe1b │ │ │ │ + @ instruction: 0x4621b995 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - mvneq pc, r9, lsl r9 @ │ │ │ │ - stmibge pc, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} @ │ │ │ │ + mvneq pc, r7, lsl r9 @ │ │ │ │ + stmibge sp, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05dc │ │ │ │ - @ instruction: 0x9c07a98a │ │ │ │ - mvncs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0x9c07a988 │ │ │ │ + mvnscs pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ - ldmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ + ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf8d6f7fb │ │ │ │ + @ instruction: 0xf8d2f7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ ldrbhi pc, [r8, r0, lsl #2] @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [lr, #266] @ 0x10a │ │ │ │ - stmdbge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ + stmdbge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcs pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs pc, [r4], #-586 @ 0xfffffdb6 │ │ │ │ + ldrcs pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb0b │ │ │ │ - strtmi fp, [r1], -pc, asr #18 │ │ │ │ + @ instruction: 0xf7fefafd │ │ │ │ + strtmi fp, [r1], -sp, asr #18 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {243} @ 0xf3 │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + stcls 8, cr15, [r7], {241} @ 0xf1 │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcscs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + rsccs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff1cf636 │ │ │ │ - ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff14f692 │ │ │ │ + ldmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8daf7fb │ │ │ │ + @ instruction: 0xf8d8f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05df │ │ │ │ - bls 0x27bb08 │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + bls 0x27bb5c │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - blx 0x24f666 │ │ │ │ - ldmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1cf6c2 │ │ │ │ + ldmdblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c2f7fb │ │ │ │ + @ instruction: 0xf8c0f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05db │ │ │ │ - bls 0x27bad8 │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + bls 0x27bb2c │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xffc4f694 │ │ │ │ - stmdblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffbcf6f0 │ │ │ │ + stmdblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - @ instruction: 0xf014f865 │ │ │ │ + @ instruction: 0xf014f861 │ │ │ │ @ instruction: 0xf47e7380 │ │ │ │ - @ instruction: 0xf8d5a8fc │ │ │ │ + @ instruction: 0xf8d5a8fa │ │ │ │ ldrbeq r2, [r7, #200] @ 0xc8 │ │ │ │ - ldmge r7!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf6499c07 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + ldmge r5!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf24a9c07 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x122f70 │ │ │ │ + bl 0x122fcc │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fa2370 │ │ │ │ - @ instruction: 0xf7fefb59 │ │ │ │ - strtmi fp, [r1], -r9, ror #17 │ │ │ │ + @ instruction: 0xf7fefb4b │ │ │ │ + strtmi fp, [r1], -r7, ror #17 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdals r7, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - rscsvc pc, r4, #76546048 @ 0x4900000 │ │ │ │ + stmdals r7, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + andeq pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd2360 │ │ │ │ - @ instruction: 0xf7fefb63 │ │ │ │ - @ instruction: 0x4621b8d5 │ │ │ │ + @ instruction: 0xf7fefb61 │ │ │ │ + @ instruction: 0x4621b8d3 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf834f7fb │ │ │ │ + @ instruction: 0xf830f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x251e9c │ │ │ │ + bls 0x251ef8 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strthi pc, [r7], r0, lsl #2 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vadd.i8 q13, q13, q2 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vadd.i8 q13, q13, q1 │ │ │ │ + vsubw.s8 q9, q0, d12 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - @ instruction: 0xf2c024b4 │ │ │ │ + vmls.i d18, d16, d0[3] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - @ instruction: 0xf7fefb23 │ │ │ │ - @ instruction: 0x4621b8b3 │ │ │ │ + @ instruction: 0xf7fefb15 │ │ │ │ + @ instruction: 0x4621b8b1 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {87} @ 0x57 │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + stcls 8, cr15, [r7], {85} @ 0x55 │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcscs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + rsccs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xacf76e │ │ │ │ - ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xa4f7ca │ │ │ │ + ldmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf81cf7fb │ │ │ │ + @ instruction: 0xf81af7fb │ │ │ │ orrvc pc, r0, #20 │ │ │ │ - ldmge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05d2 │ │ │ │ - stcls 8, cr10, [r7], {140} @ 0x8c │ │ │ │ - rsbcc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + stcls 8, cr10, [r7], {138} @ 0x8a │ │ │ │ + rsbscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ - stmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ + ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - @ instruction: 0xf8d5ffdf │ │ │ │ + @ instruction: 0xf8d5ffdb │ │ │ │ stmdbls r7, {r3, r6, r7, ip, sp} │ │ │ │ andcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ orrvc pc, r0, #20 │ │ │ │ strthi pc, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - @ instruction: 0xf649a86e │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - bl 0x1120a8 │ │ │ │ + vadd.i8 q13, q5, q14 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ + bl 0x112104 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fa22c0 │ │ │ │ - @ instruction: 0xf7fefad1 │ │ │ │ - strtmi fp, [r1], -r1, ror #16 │ │ │ │ + @ instruction: 0xf7fefac3 │ │ │ │ + @ instruction: 0x4621b85f │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - @ instruction: 0xf8d5ffe3 │ │ │ │ - bls 0x25db1c │ │ │ │ + @ instruction: 0xf8d5ffe1 │ │ │ │ + bls 0x25db78 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1002300 │ │ │ │ - blcs 0xb325c │ │ │ │ - ldmdage r1, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + blcs 0xb32b8 │ │ │ │ + stmdage pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strcc pc, [r4], #-586 @ 0xfffffdb6 │ │ │ │ + ldrcc pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ - ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrrc2 7, 15, pc, r4, cr10 @ │ │ │ │ + ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - strexheq pc, sp, [r7] @ │ │ │ │ - ldmdage r5!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + strexheq pc, r9, [r7] @ │ │ │ │ + ldmdage r3!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05de │ │ │ │ - stcls 8, cr10, [r7], {48} @ 0x30 │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + stcls 8, cr10, [r7], {46} @ 0x2e │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bc74 │ │ │ │ + bl 0x17bcd0 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfe3cf85c │ │ │ │ - ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x204f8b8 │ │ │ │ + ldmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffc0f7fa │ │ │ │ - @ instruction: 0xf6499807 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xffbef7fa │ │ │ │ + vadd.i8 d25, d10, d7 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x13bca0 │ │ │ │ + bl 0x13bcfc │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe64f890 │ │ │ │ - stmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe5cf8ec │ │ │ │ + stmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - mvneq pc, r7, ror #30 │ │ │ │ - svcge 0x00fff53d │ │ │ │ + mvneq pc, r3, ror #30 │ │ │ │ + svcge 0x00fdf53d │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d05d9 │ │ │ │ - stcls 15, cr10, [r7], {250} @ 0xfa │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + stcls 15, cr10, [r7], {248} @ 0xf8 │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bce0 │ │ │ │ + bl 0x17bd3c │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - blx 0x164f8c8 │ │ │ │ - svclt 0x00e6f7fd │ │ │ │ + blx 0x12cf924 │ │ │ │ + svclt 0x00e4f7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff68f7fa │ │ │ │ + @ instruction: 0xff66f7fa │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0xb2efc │ │ │ │ - svcge 0x00d5f43d │ │ │ │ - rscsvc pc, r4, #76546048 @ 0x4900000 │ │ │ │ + bcs 0xb2f58 │ │ │ │ + svcge 0x00d3f43d │ │ │ │ + andeq pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0xffbcf906 │ │ │ │ - svclt 0x00c8f7fd │ │ │ │ + blx 0xff84f962 │ │ │ │ + svclt 0x00c6f7fd │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - bls 0x2916d8 │ │ │ │ + bls 0x29172c │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ecde0 │ │ │ │ + blvs 0xfe6ece3c │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldrhi pc, [r6, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92704 │ │ │ │ + blcc 0x92760 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0xf649afb0 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x152624 │ │ │ │ + vmax.f32 d26, d26, d30 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ + bl 0x152680 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ - @ instruction: 0xf7fdfc29 │ │ │ │ - strtmi fp, [r1], -r3, lsr #31 │ │ │ │ + @ instruction: 0xf7fdfc27 │ │ │ │ + strtmi fp, [r1], -r1, lsr #31 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - stmdals r7, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsvc pc, r4, #76546048 @ 0x4900000 │ │ │ │ + stmdals r7, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andeq pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd22e0 │ │ │ │ - @ instruction: 0xf7fdfa1d │ │ │ │ - @ instruction: 0xf5b3bf8f │ │ │ │ + @ instruction: 0xf7fdfa1b │ │ │ │ + @ instruction: 0xf5b3bf8d │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b38783 │ │ │ │ @ instruction: 0xf0006f00 │ │ │ │ @ instruction: 0xf5b38758 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - stmdaeq sl, {r1, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1111df4 │ │ │ │ + b 0x1111e50 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d9, d3 │ │ │ │ - vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #9220 @ 0x2404 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf9f7 │ │ │ │ - stmdaeq sl, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf9e9 │ │ │ │ + stmdaeq sl, {r0, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9d6f7f5 │ │ │ │ - svclt 0x0042f7fd │ │ │ │ + @ instruction: 0xf9c8f7f5 │ │ │ │ + svclt 0x0040f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132561,32 +132584,32 @@ │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf9b5 │ │ │ │ - stmdaeq sl, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf9a7 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r4, #738197504 @ 0x2c000000 │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ strcs r0, [r3], -r0, asr #10 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - @ instruction: 0xf994f7f5 │ │ │ │ - svclt 0x0000f7fd │ │ │ │ + @ instruction: 0xf986f7f5 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132594,64 +132617,64 @@ │ │ │ │ adcpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf973 │ │ │ │ - stmdaeq sl, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf965 │ │ │ │ + stmdaeq sl, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf952f7f5 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xf944f7f5 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf933 │ │ │ │ - stmdaeq sl, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf925 │ │ │ │ + stmdaeq sl, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf912f7f5 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xf904f7f5 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132659,79 +132682,79 @@ │ │ │ │ sbcsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf8f1 │ │ │ │ - stmdaeq sl, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf8e3 │ │ │ │ + stmdaeq sl, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ eorseq pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-771] @ 0xfffffcfd │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf8d2f7f5 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xf8c4f7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vsubl.s8 q10, d16, d1 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf8b3 │ │ │ │ - @ instruction: 0xf5b3be1f │ │ │ │ + @ instruction: 0xf7fdf8a5 │ │ │ │ + @ instruction: 0xf5b3be1d │ │ │ │ @ instruction: 0xf0023f40 │ │ │ │ vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ vhsub.s8 d7, d0, d0 │ │ │ │ vorr.i32 d24, #1536 @ 0x00000600 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ sbchi pc, r2, #2 │ │ │ │ - ldrbhi pc, [pc, #-513]! @ 0x91a8f @ │ │ │ │ + ldrbhi pc, [pc, #-513]! @ 0x91aeb @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr2, cr13, {3} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr0, cr13, {3} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fe01 │ │ │ │ + @ instruction: 0xf8d5fdfb │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - mcrge 5, 0, pc, cr8, cr13, {3} @ │ │ │ │ - blcs 0xf88ec │ │ │ │ + mcrge 5, 0, pc, cr6, cr13, {3} @ │ │ │ │ + blcs 0xf8948 │ │ │ │ ldrbhi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vceq.f32 d26, d14, d1 │ │ │ │ - vsubl.s8 q9, d16, d9 │ │ │ │ + vmla.f32 q13, q15, │ │ │ │ + vmlal.s q9, d16, d1[4] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - stmdacs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr6, cr13, {3} @ │ │ │ │ - ldcllt 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr4, cr13, {3} @ │ │ │ │ + ldcllt 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ svccc 0x0040f5b3 │ │ │ │ ldrhi pc, [sp], #-2 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwhi pc, #20992 @ 0x5200 @ │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vhsub.s8 q4, , q12 │ │ │ │ @@ -132741,850 +132764,850 @@ │ │ │ │ eorhi pc, fp, r2 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ addcs r8, r0, #11 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdage r4, {r0, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - stmdbge r4, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r6, #244] @ 0xf4 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr4, cr13, {7} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4, #244] @ 0xf4 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr2, cr13, {7} │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ - stclge 4, cr15, [r3, #500] @ 0x1f4 │ │ │ │ - stclt 7, cr15, [r5, #1012]! @ 0x3f4 │ │ │ │ + stclge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ + stclt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.8 {d24-d27}, [pc]! │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r7, #500] @ 0x1f4 │ │ │ │ + ldcge 4, cr15, [r5, #500] @ 0x1f4 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf80cf7f5 │ │ │ │ - ldcllt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xfffef7f4 │ │ │ │ + ldcllt 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.64 {d24-d26}, [pc], r8 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - stclge 4, cr15, [r9, #-500]! @ 0xfffffe0c │ │ │ │ + stclge 4, cr15, [r7, #-500]! @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vrshr.s64 d19, d17, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fd9308 │ │ │ │ - @ instruction: 0xf7fdf955 │ │ │ │ - @ instruction: 0xf5b3bd49 │ │ │ │ + @ instruction: 0xf7fdf953 │ │ │ │ + @ instruction: 0xf5b3bd47 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ @ instruction: 0xf1b3870c │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq sl, {r6, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r1, r2, r3, r4, r5, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffb4f7f4 │ │ │ │ - stclt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xffa6f7f4 │ │ │ │ + ldclt 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ adchi pc, sp, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [r7, #-500] @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r5, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - eorscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + rsbscc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff8cf7f4 │ │ │ │ - ldcllt 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xff7ef7f4 │ │ │ │ + ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ msrhi CPSR_fsx, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - stclge 4, cr15, [pc], #500 @ 0x920c4 │ │ │ │ + stclge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - eorscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + rsbscc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff64f7f4 │ │ │ │ - ldcllt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ + @ instruction: 0xff56f7f4 │ │ │ │ + stcllt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ @ instruction: 0xf001084b │ │ │ │ @ instruction: 0xf003020f │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ teqmi r2, #128, 2 │ │ │ │ setend be │ │ │ │ cmneq r7, #2080374785 @ 0x7c000001 │ │ │ │ ldrhi pc, [r6, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf7fe2602 │ │ │ │ - blcs 0x1013bc │ │ │ │ + blcs 0x101410 │ │ │ │ movthi pc, #8257 @ 0x2041 @ │ │ │ │ - blvs 0xfe72d3f4 │ │ │ │ + blvs 0xfe72d450 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [pc, #1]! @ 0x91f51 @ │ │ │ │ + ldrbhi pc, [pc, #1]! @ 0x91fad @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92d18 │ │ │ │ + blcc 0x92d74 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -r6, lsr #25 │ │ │ │ + ldrtmi sl, [r9], -r4, lsr #25 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ + vsubl.s8 q11, d16, d1 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe85 │ │ │ │ - blcs 0x1011ec │ │ │ │ + @ instruction: 0xf7fdfe77 │ │ │ │ + blcs 0x101240 │ │ │ │ msrhi SPSR_f, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d42c │ │ │ │ + blvs 0xfe72d488 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92d50 │ │ │ │ + blcc 0x92dac │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -sl, lsl #25 │ │ │ │ + ldrtmi sl, [r9], -r8, lsl #25 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ + vmlal.s q9, d16, d1[2] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe69 │ │ │ │ - blcs 0xc11b4 │ │ │ │ - ldclge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ + @ instruction: 0xf7fdfe5b │ │ │ │ + blcs 0xc1208 │ │ │ │ + ldclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ stcvs 4, cr8, [fp, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 6, 4, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9abd8 │ │ │ │ - stclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ + blcs 0x9ac34 │ │ │ │ + stclge 4, cr15, [r9], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcsvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + andseq pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr10, cr4, {7} @ │ │ │ │ - stcllt 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ - blx 0x1f4ffda │ │ │ │ - blcs 0xf8c14 │ │ │ │ + mrc2 7, 1, pc, cr12, cr4, {7} │ │ │ │ + stcllt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x1cd0036 │ │ │ │ + blcs 0xf8c70 │ │ │ │ sbchi pc, sl, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d4a8 │ │ │ │ + blvs 0xfe72d504 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r0], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92dcc │ │ │ │ + blcc 0x92e28 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -ip, asr #24 │ │ │ │ + ldrtmi sl, [r9], -sl, asr #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q10, d0, d1 │ │ │ │ + vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe2b │ │ │ │ - blcs 0x101138 │ │ │ │ + @ instruction: 0xf7fdfe1d │ │ │ │ + blcs 0x10118c │ │ │ │ rscshi pc, r0, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d4e0 │ │ │ │ + blvs 0xfe72d53c │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [fp, #-1]! @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e04 │ │ │ │ + blcc 0x92e60 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ac30 │ │ │ │ + ldrtmi sl, [r9], -lr, lsr #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe0f │ │ │ │ - blcs 0x101100 │ │ │ │ + @ instruction: 0xf7fdfe01 │ │ │ │ + blcs 0x101154 │ │ │ │ rsbshi pc, lr, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d518 │ │ │ │ + blvs 0xfe72d574 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r4], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e3c │ │ │ │ + blcc 0x92e98 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ac14 │ │ │ │ + @ instruction: 0x4639ac12 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s q9, d0, d1[0] │ │ │ │ + vrshr.s64 d18, d9, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdf3 │ │ │ │ - blcs 0x1010c8 │ │ │ │ + @ instruction: 0xf7fdfde5 │ │ │ │ + blcs 0x10111c │ │ │ │ sbchi pc, r2, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d550 │ │ │ │ + blvs 0xfe72d5ac │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e74 │ │ │ │ + blcc 0x92ed0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abf8 │ │ │ │ + @ instruction: 0x4639abf6 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 q10, d0, d25 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdd7 │ │ │ │ - blcs 0x101090 │ │ │ │ + @ instruction: 0xf7fdfdc9 │ │ │ │ + blcs 0x1010e4 │ │ │ │ eorshi pc, ip, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d588 │ │ │ │ + blvs 0xfe72d5e4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r8], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92eac │ │ │ │ + blcc 0x92f08 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abdc │ │ │ │ + @ instruction: 0x4639abda │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 d16, d17, #64 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdbb │ │ │ │ - blcs 0x101058 │ │ │ │ + @ instruction: 0xf7fdfdad │ │ │ │ + blcs 0x1010ac │ │ │ │ eorshi pc, r4, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5c0 │ │ │ │ + blvs 0xfe72d61c │ │ │ │ svcvs 0x0070f412 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92ee4 │ │ │ │ + blcc 0x92f40 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -r0, asr #23 │ │ │ │ + @ instruction: 0x4639abbe │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 d21, d1, #64 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd9f │ │ │ │ - @ instruction: 0x4639bbb7 │ │ │ │ + @ instruction: 0xf7fdfd91 │ │ │ │ + @ instruction: 0x4639bbb5 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d16, d5 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd95 │ │ │ │ - ldrtmi fp, [r9], -sp, lsr #23 │ │ │ │ + @ instruction: 0xf7fdfd87 │ │ │ │ + ldrtmi fp, [r9], -fp, lsr #23 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 q9, d16, d21 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd8b │ │ │ │ - ldrtmi fp, [r9], -r3, lsr #23 │ │ │ │ + @ instruction: 0xf7fdfd7d │ │ │ │ + ldrtmi fp, [r9], -r1, lsr #23 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s q11, d16, d1[7] │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd81 │ │ │ │ - @ instruction: 0xf44fbb99 │ │ │ │ + @ instruction: 0xf7fdfd73 │ │ │ │ + @ instruction: 0xf44fbb97 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x81bcf002 │ │ │ │ cmnphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ strhi pc, [sp], r1 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3866d │ │ │ │ @ instruction: 0xf47d3f80 │ │ │ │ - svcge 0x0004ab95 │ │ │ │ + svcge 0x0004ab93 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe1d01a6 │ │ │ │ - blcs 0xf8ddc │ │ │ │ + blx 0x2050202 │ │ │ │ + blcs 0xf8e38 │ │ │ │ bichi pc, r7, #2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vqdmulh.s d26, d30, d9 │ │ │ │ - vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + vqdmulh.s d26, d30, d7 │ │ │ │ + vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ - bllt 0x1fd01d8 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ + bllt 0x1f50234 │ │ │ │ svccc 0x0081f5b3 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ subhi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [fp, -r1]! @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - blge 0x194f40c │ │ │ │ + blge 0x18cf468 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x155020a │ │ │ │ + blx 0x13d0266 │ │ │ │ andmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [lr, #-976]! @ 0xfffffc30 │ │ │ │ + ldc2l 7, cr15, [r0, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdab53 │ │ │ │ - ldrtmi fp, [r9], -r1, lsl #24 │ │ │ │ + @ instruction: 0xf7fdab51 │ │ │ │ + @ instruction: 0x4639bbff │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q10, d0, d1[5] │ │ │ │ + vrshr.s64 d20, d29, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd19 │ │ │ │ - bcs 0x100f14 │ │ │ │ + @ instruction: 0xf7fdfd0b │ │ │ │ + bcs 0x100f68 │ │ │ │ asrshi pc, r1, #32 @ │ │ │ │ - blvs 0xfe72d704 │ │ │ │ + blvs 0xfe72d760 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [sp], #-1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x93028 │ │ │ │ + blcc 0x93084 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ab1e │ │ │ │ + @ instruction: 0x4639ab1c │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 q11, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 d22, d17, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcfd │ │ │ │ - @ instruction: 0x4639bb15 │ │ │ │ + @ instruction: 0xf7fdfcef │ │ │ │ + @ instruction: 0x4639bb13 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcf3 │ │ │ │ - ldrtmi fp, [r9], -fp, lsl #22 │ │ │ │ + @ instruction: 0xf7fdfce5 │ │ │ │ + ldrtmi fp, [r9], -r9, lsl #22 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmov.i32 d17, #1280 @ 0x00000500 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfce9 │ │ │ │ - vqdmlsl.s , d0, d1 │ │ │ │ + @ instruction: 0xf7fdfcdb │ │ │ │ + @ instruction: 0xf2c0baff │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbhi pc, [r8, #-1]! @ │ │ │ │ addshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc :256], r2 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbthi pc, [ip], r1 @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xfffcf4d8 │ │ │ │ + bge 0xfff4f534 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xffbd02d4 │ │ │ │ - blcs 0x138f0c │ │ │ │ - bge 0xffdcf4e8 │ │ │ │ + blx 0xffa50330 │ │ │ │ + blcs 0x138f68 │ │ │ │ + bge 0xffd4f544 │ │ │ │ adcseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ + stc2 7, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdab99 │ │ │ │ - vmull.s , d16, d3[5] │ │ │ │ + @ instruction: 0xf7fdab97 │ │ │ │ + vmull.s , d16, d1[5] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrthi pc, [lr], r1 @ │ │ │ │ mvnhi pc, r1, lsl #4 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.32 {d24}, [pc :256], r6 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrhi pc, [r1, r1] │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xff3cf538 │ │ │ │ + bge 0xff34f594 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fabb │ │ │ │ + @ instruction: 0xf8d5fab5 │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - bge 0xff14f94c │ │ │ │ - blcs 0xf8f78 │ │ │ │ + bge 0xff0cf9a8 │ │ │ │ + blcs 0xf8fd4 │ │ │ │ bicshi pc, ip, r2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vpmin.s8 d26, d30, d27 │ │ │ │ - vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ + vpmin.s8 d26, d30, d25 │ │ │ │ + vmlal.s q11, d16, d1[2] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x18cf570 │ │ │ │ - blt 0xfec50374 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x184f5cc │ │ │ │ + blt 0xfebd03d0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subne pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + addsne pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ - blt 0xfe450388 │ │ │ │ + stc2l 7, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ + blt 0xfe3d03e4 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vpmax.s8 d26, d26, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vpmax.s8 d26, d26, d8 │ │ │ │ + vsubw.s8 q9, q0, d12 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmls.i d19, d0, d0[1] │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfce9 │ │ │ │ - @ instruction: 0xf8d5ba79 │ │ │ │ - bcs 0x1166e4 │ │ │ │ + @ instruction: 0xf7fdfcdb │ │ │ │ + @ instruction: 0xf8d5ba77 │ │ │ │ + bcs 0x116740 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf57d05c9 │ │ │ │ - movwls sl, #6766 @ 0x1a6e │ │ │ │ - ldrcs pc, [r4], #-586 @ 0xfffffdb6 │ │ │ │ + movwls sl, #6764 @ 0x1a6c │ │ │ │ + strtcs pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - movtcs pc, #16970 @ 0x424a @ │ │ │ │ + cmppcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ strls r2, [r0], #-1027 @ 0xfffffbfd │ │ │ │ - ldc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ - blt 0x17503f0 │ │ │ │ + stc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + blt 0x16d044c │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf649aa56 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x1530d8 │ │ │ │ + vpmin.s8 q13, q5, q2 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ + bl 0x153134 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ msrcs CPSR_, #13762560 @ 0xd20000 │ │ │ │ - mcr2 7, 3, pc, cr12, cr9, {7} @ │ │ │ │ - blt 0x12d0414 │ │ │ │ + mrc2 7, 2, pc, cr14, cr9, {7} │ │ │ │ + blt 0x1250470 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf649aa44 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x1530fc │ │ │ │ + vpmax.s8 q13, q5, q1 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ + bl 0x153158 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - stc2 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ - blt 0xe50438 │ │ │ │ + ldc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + blt 0xdd0494 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vpmin.s8 d26, d10, d18 │ │ │ │ - vqdmlal.s q9, d0, d0[1] │ │ │ │ + vpmin.s8 d26, d10, d16 │ │ │ │ + vorr.i32 q9, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmls.i d19, d0, d0[1] │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc91 │ │ │ │ - blcs 0xc0cf4 │ │ │ │ - bge 0x80f568 │ │ │ │ - mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xf7fdfc83 │ │ │ │ + blcs 0xc0d48 │ │ │ │ + bge 0x78f5c4 │ │ │ │ + movwcs pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbcs pc, [r4], #586 @ 0x24a @ │ │ │ │ + ldrbcs pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ - blt 0x3d048c │ │ │ │ + stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ + blt 0x3504e8 │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x924a0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x924fc @ │ │ │ │ ldrbeq r2, [fp, #1026] @ 0x402 │ │ │ │ - bge 0x18fa9c │ │ │ │ + bge 0x10faf8 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - movtcs pc, #16970 @ 0x424a @ │ │ │ │ + cmppcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrcs pc, [r4], #-586 @ 0xfffffdb6 │ │ │ │ + strtcs pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - blx 0xfebd04b2 │ │ │ │ - ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe85050e │ │ │ │ + stmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x924d8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x92534 @ │ │ │ │ ldrbeq r2, [r9, #1026] @ 0x402 │ │ │ │ - stmibge r7!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r5!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldrbtvc pc, [r4], #1609 @ 0x649 @ │ │ │ │ + streq pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ + movwcs pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - blx 0xfe4504ee │ │ │ │ - ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe0d054a │ │ │ │ + ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf649a9ce │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x1531e8 │ │ │ │ + vmla.i8 q13, q13, q6 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ + bl 0x153244 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ cmppcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ - stmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ + ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vmul.i8 d26, d26, d28 │ │ │ │ - vsubw.s8 q9, q8, d20 │ │ │ │ + vmul.i8 d26, d26, d26 │ │ │ │ + vrsra.s64 d18, d28, #64 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmov.i32 d19, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d19, q0, q14 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfdcf │ │ │ │ - blcs 0xc0c08 │ │ │ │ - stmibge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - cmppcs r4, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + @ instruction: 0xf7fdfdc1 │ │ │ │ + blcs 0xc0c5c │ │ │ │ + stmibge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + msrcs SPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrcc pc, [r4], #-586 @ 0xfffffdb6 │ │ │ │ + strtcc pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ - ldmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ + ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbeq r2, [ip, #770] @ 0x302 │ │ │ │ - stmibge fp, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r9, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d10, d1 │ │ │ │ - vmov.i32 d18, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d18, q0, q14 │ │ │ │ vqshl.s8 d16, d19, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0x46390333 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fdfb33 │ │ │ │ - blcs 0xc0ba0 │ │ │ │ - ldmdbge r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpcs r4, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + @ instruction: 0xf7fdfb25 │ │ │ │ + blcs 0xc0bf4 │ │ │ │ + ldmdbge r1!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + orrcs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbcs pc, [r4], #-586 @ 0xfffffdb6 @ │ │ │ │ + ldrbcs pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ - stmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ + stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0xf649a95e │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x1532c8 │ │ │ │ + vmul.i8 q13, q5, q6 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ + bl 0x153324 │ │ │ │ vcgt.s8 d16, d26, d2 │ │ │ │ - @ instruction: 0xf2c014f4 │ │ │ │ + vaddhn.i16 d18, q0, q6 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543280 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc8d │ │ │ │ - subcs fp, r0, #1228800 @ 0x12c000 │ │ │ │ + @ instruction: 0xf7fdfc7f │ │ │ │ + subcs fp, r0, #1196032 @ 0x124000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x6d2ba944 │ │ │ │ + @ instruction: 0x6d2ba942 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 q8, d16, d1 │ │ │ │ + vmlal.s q8, d16, d1[0] │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ + strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #33798 @ 0x8406 │ │ │ │ - blx 0x650622 │ │ │ │ - stmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwls r9, #34566 @ 0x8706 │ │ │ │ + blx 0x2d067e │ │ │ │ + stmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf014a926 │ │ │ │ + @ instruction: 0xf014a924 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ - stmdaeq r2!, {r1, r5, r8, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r5, r8, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fdffd5 │ │ │ │ - @ instruction: 0xf1b3b90b │ │ │ │ + @ instruction: 0xf7fdffc7 │ │ │ │ + @ instruction: 0xf1b3b909 │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq sl, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1f506b2 │ │ │ │ - stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1bd070e │ │ │ │ + stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdaeq r2!, {r1, r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x1112f40 │ │ │ │ + b 0x1112f9c │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfb53 │ │ │ │ - @ instruction: 0xf1b3b8bf │ │ │ │ + @ instruction: 0xf7fdfb45 │ │ │ │ + @ instruction: 0xf1b3b8bd │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq r2!, {r1, r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xc5074a │ │ │ │ - ldmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbscs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + blx 0x8d07a6 │ │ │ │ + ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + adcscs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1f50758 │ │ │ │ - ldmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + blx 0x1bd07b4 │ │ │ │ + ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + rsbscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1d50768 │ │ │ │ - stmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addvc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x19d07c4 │ │ │ │ + stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + adcsvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x1b50778 │ │ │ │ - stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorsvs pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x17d07d4 │ │ │ │ + stmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + rsbvs pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x1950788 │ │ │ │ - ldmdalt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x15d07e4 │ │ │ │ + ldmdalt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf011a872 │ │ │ │ + @ instruction: 0xf011a870 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ - stmdaeq r2!, {r1, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ vaddw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ stmdbge r4, {r4, r8, r9} │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ movwpl lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xff20f7f8 │ │ │ │ - ldmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff12f7f8 │ │ │ │ + ldmdalt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdaeq sl, {r1, r2, r3, r6, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r2, r3, r6, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1112c5c │ │ │ │ + b 0x1112cb8 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfac3 │ │ │ │ - stmdaeq lr, {r0, r1, r2, r3, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfab5 │ │ │ │ + stmdaeq lr, {r0, r2, r3, r5, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ @ instruction: 0xf0060c8a │ │ │ │ @ instruction: 0xf0020610 │ │ │ │ tstmi lr, #16, 4 │ │ │ │ strmi pc, [r4, -r1, asr #7] │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf1c7431a │ │ │ │ @ instruction: 0xf0110720 │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ stmib sp, {r3, r4, r5, r8, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - cmppne r1, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + orrsne pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ rscsvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r3, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ - stmdalt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ + stmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ andsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0x1fd08ac │ │ │ │ - svclt 0x00e8f7fc │ │ │ │ + blx 0x1c50908 │ │ │ │ + svclt 0x00e6f7fc │ │ │ │ @ instruction: 0xf0040863 │ │ │ │ stceq 1, cr0, [r5], #60 @ 0x3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ vrsubhn.i16 d20, q2, q2 │ │ │ │ @ instruction: 0xf0053103 │ │ │ │ movwmi r0, #54544 @ 0xd510 │ │ │ │ @ instruction: 0xf1c69304 │ │ │ │ vmax.s8 d16, d10, d16 │ │ │ │ - vorr.i32 q11, #2304 @ 0x00000900 │ │ │ │ + vrsra.s64 d22, d9, #64 │ │ │ │ stmdbge r4, {r3, r8, r9} │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ msrhi SPSR_xc, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ addmi pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd81 │ │ │ │ - rsceq fp, r2, #772 @ 0x304 │ │ │ │ - svcge 0x00bdf57c │ │ │ │ + @ instruction: 0xf7fcfd73 │ │ │ │ + rsceq fp, r2, #764 @ 0x2fc │ │ │ │ + svcge 0x00bbf57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vrshr.s64 d18, d21, #64 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfba9 │ │ │ │ - stmdaeq sl, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfba7 │ │ │ │ + stmdaeq sl, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x4d0984 │ │ │ │ - svclt 0x007cf7fc │ │ │ │ + blx 0x1509e0 │ │ │ │ + svclt 0x007af7fc │ │ │ │ stceq 8, cr0, [r5], #300 @ 0x12c │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ vrsubhn.i16 d20, q2, q2 │ │ │ │ @ instruction: 0xf0053103 │ │ │ │ movwmi r0, #54544 @ 0xd510 │ │ │ │ @ instruction: 0xf1c69304 │ │ │ │ vmax.s8 d16, d10, d16 │ │ │ │ - vbic.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdbge r4, {r3, r8, r9} │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ rsbshi pc, r2, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ addmi pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd15 │ │ │ │ - stmdaeq r2!, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfd07 │ │ │ │ + stmdaeq r2!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9c8f7f4 │ │ │ │ - svclt 0x0034f7fc │ │ │ │ + @ instruction: 0xf9baf7f4 │ │ │ │ + svclt 0x0032f7fc │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133592,108 +133615,108 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf9a7 │ │ │ │ - rsceq fp, r1, #19, 30 @ 0x4c │ │ │ │ - svcge 0x000ff57c │ │ │ │ + @ instruction: 0xf7fcf999 │ │ │ │ + rsceq fp, r1, #17, 30 @ 0x44 │ │ │ │ + svcge 0x000df57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vrshr.s64 d17, d25, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfafb │ │ │ │ - sbceq fp, r8, #3824 @ 0xef0 │ │ │ │ - mcrge 5, 7, pc, cr11, cr12, {3} @ │ │ │ │ + @ instruction: 0xf7fcfaf9 │ │ │ │ + sbceq fp, r8, #3792 @ 0xed0 │ │ │ │ + mcrge 5, 7, pc, cr9, cr12, {3} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ strtmi r3, [r8], -r3, lsl #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ stmib sp, {r0, r1, r8, sl, lr}^ │ │ │ │ stmdbge r4, {r2, r8, r9, sp} │ │ │ │ - rsbne pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + adcne pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xff650b08 │ │ │ │ - mcrlt 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ + blx 0xff5d0b64 │ │ │ │ + mcrlt 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ + vmlal.s q9, d0, d1[3] │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfab5 │ │ │ │ - stmdaeq r2!, {r0, r3, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfab3 │ │ │ │ + stmdaeq r2!, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - subscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + addscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe5d0b8c │ │ │ │ - mcrlt 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ + blx 0xfe550be8 │ │ │ │ + mcrlt 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - mcrge 4, 4, pc, cr1, cr12, {1} @ │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr15, cr12, {1} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - subne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + addne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r7, #30212 @ 0x7604 │ │ │ │ - strls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ + movwls r6, #29700 @ 0x7404 │ │ │ │ + strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf859 │ │ │ │ - stcvs 14, cr11, [fp, #-452]! @ 0xfffffe3c │ │ │ │ + @ instruction: 0xf7fcf84b │ │ │ │ + stcvs 14, cr11, [fp, #-444]! @ 0xfffffe44 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r4, {r1, r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ + strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #33798 @ 0x8406 │ │ │ │ - @ instruction: 0xf842f7f4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr10, cr12, {7} │ │ │ │ + movwls r9, #34566 @ 0x8706 │ │ │ │ + @ instruction: 0xf834f7f4 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr8, cr12, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133701,48 +133724,48 @@ │ │ │ │ adcpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f49507 │ │ │ │ - @ instruction: 0xf7fcf8cd │ │ │ │ - stmdaeq sl, {r0, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8bf │ │ │ │ + stmdaeq sl, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - rsbcs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + adccs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x9d0c6c │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr8, cr12, {7} │ │ │ │ + blx 0x950cc8 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr6, cr12, {7} │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ eorseq pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf88cf7f4 │ │ │ │ - ldcllt 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf87ef7f4 │ │ │ │ + ldcllt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133750,97 +133773,97 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf86b │ │ │ │ - stmdaeq sl, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf85d │ │ │ │ + stmdaeq sl, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf84af7f4 │ │ │ │ - ldclt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf83cf7f4 │ │ │ │ + ldclt 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02e3 │ │ │ │ - stmdaeq r2!, {r1, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - andcc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + subcc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf99ef7fc │ │ │ │ - ldclt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + @ instruction: 0xf99cf7fc │ │ │ │ + ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ addmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf806f7f4 │ │ │ │ - ldcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xfff8f7f3 │ │ │ │ + ldcllt 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ cmppeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - stclge 4, cr15, [sp, #-496]! @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [fp, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #4, 10 @ 0x1000000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcfc1f │ │ │ │ - stmdaeq sl, {r0, r2, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc11 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffc8f7f3 │ │ │ │ - ldclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xffbaf7f3 │ │ │ │ + ldclt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46338 @ 0xb502 │ │ │ │ @@ -133848,81 +133871,81 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcffa7 │ │ │ │ - stmdaeq r1!, {r0, r1, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcff99 │ │ │ │ + stmdaeq r1!, {r0, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tstmi r1, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ tstls r4, r0, lsl r3 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcff87 │ │ │ │ - @ instruction: 0xf014bcf3 │ │ │ │ + @ instruction: 0xf7fcff79 │ │ │ │ + @ instruction: 0xf014bcf1 │ │ │ │ @ instruction: 0xf47c0140 │ │ │ │ - stmdaeq r2!, {r1, r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fcfb93 │ │ │ │ - stmdaeq lr, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfb85 │ │ │ │ + stmdaeq lr, {r0, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ @ instruction: 0xf0060c8a │ │ │ │ @ instruction: 0xf0020610 │ │ │ │ tstmi lr, #16, 4 │ │ │ │ strmi pc, [r3, -r1, asr #7] │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf1c7431a │ │ │ │ @ instruction: 0xf0110710 │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r4, r5, r9, sl, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - msreq SPSR_fsc, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x03adf64a │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ adcspl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xf9d2f7f9 │ │ │ │ - ldclt 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf9c4f7f9 │ │ │ │ + stclt 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff24f7f3 │ │ │ │ - ldclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + @ instruction: 0xff16f7f3 │ │ │ │ + stclt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -133930,100 +133953,100 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcff03 │ │ │ │ - stmdaeq r2!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfef5 │ │ │ │ + stmdaeq r2!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 7, pc, cr2, cr3, {7} @ │ │ │ │ - mcrrlt 7, 15, pc, lr, cr12 @ │ │ │ │ + mrc2 7, 6, pc, cr4, cr3, {7} │ │ │ │ + mcrrlt 7, 15, pc, ip, cr12 @ │ │ │ │ @ instruction: 0xf0040866 │ │ │ │ stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ strmi pc, [r2, -r4, asr #7] │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ ldrhi pc, [r8, #-64] @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vrsra.s64 d16, d25, #64 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vmvn.i32 d23, #256 @ 0x00000100 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f99707 │ │ │ │ - @ instruction: 0xf7fcf949 │ │ │ │ - stmdaeq r2!, {r0, r1, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf93b │ │ │ │ + stmdaeq r2!, {r0, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x11138b0 │ │ │ │ + b 0x111390c │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe9b │ │ │ │ - stmdaeq r1!, {r0, r1, r2, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfe8d │ │ │ │ + stmdaeq r1!, {r0, r2, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #100 @ 0x64 │ │ │ │ @ instruction: 0xf0039104 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcfe7b │ │ │ │ - stmdaeq sl, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfe6d │ │ │ │ + stmdaeq sl, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ addvs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 2, pc, cr10, cr3, {7} │ │ │ │ - bllt 0xff251114 │ │ │ │ + mcr2 7, 2, pc, cr12, cr3, {7} @ │ │ │ │ + bllt 0xff1d1170 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134031,18 +134054,18 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe39 │ │ │ │ - @ instruction: 0xf893bba5 │ │ │ │ + @ instruction: 0xf7fcfe2b │ │ │ │ + @ instruction: 0xf893bba3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x113dac │ │ │ │ + blcs 0x113e08 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmdaeq r2!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -134052,16 +134075,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ addvs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 0, pc, cr14, cr3, {7} @ │ │ │ │ - bllt 0x1f511ac │ │ │ │ + mcr2 7, 0, pc, cr0, cr3, {7} @ │ │ │ │ + bllt 0x1ed1208 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134069,301 +134092,301 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfded │ │ │ │ - stmdaeq sl, {r0, r3, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfddf │ │ │ │ + stmdaeq sl, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r4, #738197504 @ 0x2c000000 │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ @ instruction: 0x26010510 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - stc2l 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ - bllt 0xed1230 │ │ │ │ + ldc2 7, cr15, [lr, #972]! @ 0x3cc │ │ │ │ + bllt 0xe5128c │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vsubl.s8 q10, d16, d1 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfdad │ │ │ │ - stmdaeq sl, {r0, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfd9f │ │ │ │ + stmdaeq sl, {r0, r1, r2, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ andsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-769] @ 0xfffffcff │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ - blt 0xfff512ac │ │ │ │ + stc2 7, cr15, [r0, #972] @ 0x3cc │ │ │ │ + blt 0xffed1308 │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - bge 0xffe104b4 │ │ │ │ + bge 0xffd90510 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #12582912 @ 0xc00000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcf999 │ │ │ │ - stmdaeq r2!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf98b │ │ │ │ + stmdaeq r2!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - ldc2l 7, cr15, [r0, #-972] @ 0xfffffc34 │ │ │ │ - blt 0xfefd1328 │ │ │ │ + stc2l 7, cr15, [r2, #-972] @ 0xfffffc34 │ │ │ │ + blt 0xfef51384 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ andsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - ldc2 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfe7d1368 │ │ │ │ + stc2 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfe7513c4 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ addmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - ldc2 7, cr15, [r0, #-972] @ 0xfffffc34 │ │ │ │ - blt 0x1fd13a8 │ │ │ │ + stc2 7, cr15, [r2, #-972] @ 0xfffffc34 │ │ │ │ + blt 0x1f51404 │ │ │ │ @ instruction: 0xf001084e │ │ │ │ stceq 3, cr0, [sl], {15} │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ vabdl.u8 q10, d1, d3 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ ldrhi pc, [lr], #-64 @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vorr.i32 , #2304 @ 0x00000900 │ │ │ │ + vrsra.s64 d17, d9, #64 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f89707 │ │ │ │ - @ instruction: 0xf7fcff77 │ │ │ │ - stmdaeq r6!, {r0, r2, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcff69 │ │ │ │ + stmdaeq r6!, {r0, r1, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf0060ca2 │ │ │ │ vmov.i32 d16, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0024702 │ │ │ │ tstmi lr, #16, 4 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf1c7431a │ │ │ │ @ instruction: 0xf0140708 │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - orrne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + bicne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rscsvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + eorsvc pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r4], -r1, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xff50f7f8 │ │ │ │ - blt 0xc51444 │ │ │ │ + @ instruction: 0xff42f7f8 │ │ │ │ + blt 0xbd14a0 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1a51474 │ │ │ │ + blt 0x1a514d0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addvs pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + rscvs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xffed145a │ │ │ │ - blt 0x4d1480 │ │ │ │ + blx 0xffb514b6 │ │ │ │ + blt 0x4514dc │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - bge 0x31058c │ │ │ │ + bge 0x2905e8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - eorseq pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + rsbseq pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r7, #30212 @ 0x7604 │ │ │ │ - strls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ + movwls r6, #29700 @ 0x7404 │ │ │ │ + strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfbe1 │ │ │ │ - @ instruction: 0x6d2bb9f9 │ │ │ │ + @ instruction: 0xf7fcfbd3 │ │ │ │ + @ instruction: 0x6d2bb9f7 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - stmdbge r4, {r1, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vrshr.s64 d23, d21, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ + strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #33798 @ 0x8406 │ │ │ │ - blx 0xff3514b6 │ │ │ │ - stmiblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwls r9, #34566 @ 0x8706 │ │ │ │ + blx 0xfefd1512 │ │ │ │ + stmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr9, cr12, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xffc51508 │ │ │ │ + blt 0xffc91564 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x169151c │ │ │ │ + bllt 0x16d1578 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x51530 │ │ │ │ + blt 0x9158c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorsmi pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + addmi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe6d151a │ │ │ │ - ldmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe351576 │ │ │ │ + stmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subeq pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + adceq pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe45152e │ │ │ │ - stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe0d158a │ │ │ │ + stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcsne pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe1d1542 │ │ │ │ - ldmiblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1e5159e │ │ │ │ + ldmiblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorpl pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + addpl pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1f51556 │ │ │ │ - ldmiblt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1bd15b2 │ │ │ │ + ldmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addscc pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + rscscc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1cd156a │ │ │ │ - stmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x19515c6 │ │ │ │ + stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcsvs pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1a5157e │ │ │ │ - ldmdblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x16d15da │ │ │ │ + ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscspl pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + subvs pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x17d1592 │ │ │ │ - ldmdblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x14515ee │ │ │ │ + ldmdblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcpl pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + andsvs pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x15515a6 │ │ │ │ - stmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x11d1602 │ │ │ │ + stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - svclt 0x0023f7fc │ │ │ │ + svclt 0x0021f7fc │ │ │ │ movwne lr, #22989 @ 0x59cd │ │ │ │ strcs sl, [r1], -r4, lsl #18 │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ strcs lr, [r7], -sp, asr #19 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x651600 │ │ │ │ + stmdacs r0, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x5d165c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcsvc pc, r5, #76, 12 @ 0x4c00000 │ │ │ │ + andeq pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xc515ee │ │ │ │ - stmdblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x8d164a │ │ │ │ + stmdblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbcc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + sbccc pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x9d1602 │ │ │ │ - ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x65165e │ │ │ │ + ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldclt 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andcs pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + rsbcs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x4d162a │ │ │ │ - stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x151686 │ │ │ │ + stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbseq pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + sbcseq pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x25163e │ │ │ │ - ldmdblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffed1698 │ │ │ │ + ldmdblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldcllt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -134371,1866 +134394,1860 @@ │ │ │ │ vst1.64 {d24-d26}, [pc :64], r4 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrthi pc, [ip], r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - stmdage r4, {r0, r2, r4, r8, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f99608 │ │ │ │ - strbteq pc, [r7], -r7, asr #17 @ │ │ │ │ - stmdbge lr, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbteq pc, [r7], -r9, asr #17 @ │ │ │ │ + stmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmdbge r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x13a2ec │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - sbcmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x13a348 │ │ │ │ + stmdbge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + andpl pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x9d16b2 │ │ │ │ + blx 0x65170e │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7fca9a9 │ │ │ │ - vst2. {d27-d28}, [pc :256], r7 │ │ │ │ + @ instruction: 0xf7fca9a7 │ │ │ │ + vst2. {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strhi pc, [ip], #0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.16 {d24-d26}, [pc :128], r7 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - stmiage r2!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f8d1 │ │ │ │ + @ instruction: 0xf8d5f8cb │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - ldmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xfa34c │ │ │ │ + ldmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xfa3a8 │ │ │ │ andhi pc, r3, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - @ instruction: 0xf64ea8d1 │ │ │ │ - vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf64ea8cf │ │ │ │ + vmlal.s q8, d16, d1[3] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ strhi pc, [r2, #-0]! │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - ldrbthi pc, [pc], #0 @ 0x93764 @ │ │ │ │ + ldrbthi pc, [pc], #0 @ 0x937c0 @ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ - ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8a8f7f9 │ │ │ │ + @ instruction: 0xf8a2f7f9 │ │ │ │ andvc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff5d1750 │ │ │ │ + blx 0xff2517ac │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fca8a9 │ │ │ │ - vst2.16 {d27,d29}, [pc :64], r7 │ │ │ │ + @ instruction: 0xf7fca8a7 │ │ │ │ + vst2.16 {d27,d29}, [pc :64], r5 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.8 {d24-d27}, [pc :64], r8 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ - ldmge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r0, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f881 │ │ │ │ + @ instruction: 0xf8d5f87b │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - stmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xfa3ec │ │ │ │ + stmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0xfa448 │ │ │ │ strbhi pc, [fp, -r0] @ │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - @ instruction: 0xf64ea881 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf64ea87f │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r8 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strbhi pc, [r9], -r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - svcge 0x0004a85f │ │ │ │ + svcge 0x0004a85d │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf84ef7f9 │ │ │ │ - blcs 0xfa448 │ │ │ │ + @ instruction: 0xf848f7f9 │ │ │ │ + blcs 0xfa4a4 │ │ │ │ subhi pc, pc, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - vtst.8 q13, q7, │ │ │ │ - vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ + vtst.8 q13, q7, │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ mvnshi pc, #0 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ movthi pc, #16384 @ 0x4000 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldmdage sl!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf82af7f9 │ │ │ │ + @ instruction: 0xf824f7f9 │ │ │ │ adcsvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x165184c │ │ │ │ + blx 0x12d18a8 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fca82b │ │ │ │ - vst2. {d27-d28}, [pc :64], r9 │ │ │ │ + @ instruction: 0xf7fca829 │ │ │ │ + vst2. {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [r5, #-0]! @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b38516 │ │ │ │ @ instruction: 0xf47c3f81 │ │ │ │ - svcge 0x0004a817 │ │ │ │ + svcge 0x0004a815 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf806f7f9 │ │ │ │ - blcs 0xfa4d8 │ │ │ │ + @ instruction: 0xf800f7f9 │ │ │ │ + blcs 0xfa534 │ │ │ │ strhi pc, [r1, r0] │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - vadd.i8 d26, d14, d11 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ + vadd.i8 d26, d14, d9 │ │ │ │ + vmlal.s q9, d0, d1[5] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00fef7fb │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00fcf7fb │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3. {d24,d26,d28}, [pc], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ - stmdage r4, {r0, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293800 │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + bls 0x293854 │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbteq sl, [r7], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strbthi pc, [lr], r0, lsl #2 @ │ │ │ │ ldrdcs pc, [r0, #131] @ 0x83 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00d2f43b │ │ │ │ - stmlt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00d0f43b │ │ │ │ + ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subsvc pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + adcvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf998f7f3 │ │ │ │ - svclt 0x00b0f7fb │ │ │ │ + @ instruction: 0xf98af7f3 │ │ │ │ + svclt 0x00aef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne lr, #22989 @ 0x59cd │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ bicmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff7d0a78 │ │ │ │ - ldmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff7d0ad4 │ │ │ │ + ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - mrc2 0, 5, pc, cr2, cr5, {4} │ │ │ │ + mcr2 0, 5, pc, cr0, cr5, {4} @ │ │ │ │ stmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcscs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + eorcc pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf96ef7f3 │ │ │ │ - svclt 0x0086f7fb │ │ │ │ + @ instruction: 0xf960f7f3 │ │ │ │ + svclt 0x0084f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 , q8, d5 │ │ │ │ + vqdmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ - svclt 0x0072f7fb │ │ │ │ + stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ + svclt 0x0070f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vsubw.s8 , q8, d9 │ │ │ │ + vqdmlal.s , d16, d1[2] │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ + vsubl.s8 q8, d16, d29 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ - svclt 0x005ef7fb │ │ │ │ + ldc2l 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x005cf7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x16519fc │ │ │ │ + bllt 0x1651a58 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1211a10 │ │ │ │ + blt 0x1211a6c │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xad1a28 │ │ │ │ + bllt 0xad1a84 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1d51a3c │ │ │ │ + bllt 0x1d51a98 │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ - @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vbic.i32 d23, #256 @ 0x00000100 │ │ │ │ + vcgt.s8 d16, d11, d8 │ │ │ │ + vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - mcrr2 7, 15, pc, r4, cr8 @ │ │ │ │ - svclt 0x0022f7fb │ │ │ │ + ldc2 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x0020f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vrsra.s64 d16, d25, #64 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ - svclt 0x000ef7fb │ │ │ │ + stc2 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x000cf7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x9d1aa0 │ │ │ │ + bllt 0x9d1afc │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1bd1ab4 │ │ │ │ + blt 0x1bd1b10 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe911ac0 │ │ │ │ + bllt 0xfe891b1c │ │ │ │ andpl lr, r5, #3358720 @ 0x334000 │ │ │ │ - andne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + subne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r7], -r3, lsl #8 │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfca3 │ │ │ │ - stmib sp, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfc95 │ │ │ │ + stmib sp, {r0, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - cmppne r1, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + orrsne pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - adcseq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + rscseq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc8f │ │ │ │ - @ instruction: 0xf893becf │ │ │ │ + @ instruction: 0xf7fbfc81 │ │ │ │ + @ instruction: 0xf893becd │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114758 │ │ │ │ + blcs 0x1147b4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893ba91 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11476c │ │ │ │ + blcs 0x1147c8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893babf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114780 │ │ │ │ + blcs 0x1147dc │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893bb8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114794 │ │ │ │ + blcs 0x1147f0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - @ instruction: 0x63a5f24a │ │ │ │ + mvnvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rsbeq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + adceq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfbb5 │ │ │ │ - stmib sp, {r0, r1, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfba7 │ │ │ │ + stmib sp, {r0, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - msreq SPSR_fsc, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x03adf64a │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - eoreq pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbeq pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfba1 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfb93 │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - msreq CPSR_c, #77594624 @ 0x4a00000 │ │ │ │ + msreq SPSR_c, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - adcseq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + rscseq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc2b │ │ │ │ - stmib sp, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfc1d │ │ │ │ + stmib sp, {r0, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d21, d11, d5 │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ strcs r0, [r3], #-520 @ 0xfffffdf8 │ │ │ │ strls r9, [r8], #-1543 @ 0xfffff9f9 │ │ │ │ - ldc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr14, cr11, {7} │ │ │ │ + ldc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr12, cr11, {7} │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf64aa904 │ │ │ │ + vorr.i32 d16, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d11, d8 │ │ │ │ + vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - blx 0x1bd1bfa │ │ │ │ - mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ + blx 0x1851c56 │ │ │ │ + mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vorr.i32 , #2304 @ 0x00000900 │ │ │ │ + vrsra.s64 d17, d9, #64 │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ - vsubl.s8 q8, d0, d17 │ │ │ │ + vmlal.s q8, d0, d1[4] │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x16d1c22 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ + blx 0x1351c7e │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr4, cr11, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldc2l 2, cr15, [r0, #76]! @ 0x4c │ │ │ │ + stc2l 2, cr15, [r2, #76]! @ 0x4c │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fe25 │ │ │ │ + @ instruction: 0xf8d5fe1f │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ - mcrge 5, 1, pc, cr12, cr11, {3} @ │ │ │ │ - blcs 0xfa8a4 │ │ │ │ + mcrge 5, 1, pc, cr10, cr11, {3} @ │ │ │ │ + blcs 0xfa900 │ │ │ │ ldrbhi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eae25 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf64eae23 │ │ │ │ + vmlal.s q9, d0, d1[3] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 6, pc, cr10, cr11, {3} @ │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr8, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr6, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - mcr2 7, 0, pc, cr8, cr8, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr2, cr8, {7} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b05d8 │ │ │ │ - stcvs 14, cr10, [fp, #-60]! @ 0xffffffc4 │ │ │ │ + stcvs 14, cr10, [fp, #-52]! @ 0xffffffcc │ │ │ │ stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ - b 0x1297904 │ │ │ │ + b 0x1297960 │ │ │ │ tstle r2, r9, lsl #6 │ │ │ │ @ instruction: 0xf53b06d9 │ │ │ │ - @ instruction: 0xf8ddae03 │ │ │ │ - bls 0x27bd3c │ │ │ │ + @ instruction: 0xf8ddae01 │ │ │ │ + bls 0x27bd98 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ - ldclge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ + ldclge 4, cr15, [r8, #492]! @ 0x1ec │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr4, cr11, {1} @ │ │ │ │ - blx 0x54ff36 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr2, cr11, {1} @ │ │ │ │ + blx 0xcff92 │ │ │ │ @ instruction: 0xf08f4605 │ │ │ │ - @ instruction: 0xf1bafb0f │ │ │ │ + @ instruction: 0xf1bafafd │ │ │ │ strmi r0, [r4], -r0, lsl #30 │ │ │ │ @ instruction: 0x2602bf14 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #12 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - @ instruction: 0x463afcb3 │ │ │ │ + ldrtmi pc, [sl], -r7, lsr #25 @ │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [sl], -sp, lsr #25 @ │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #25 @ │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldrtmi pc, [sl], -r1, lsr #26 @ │ │ │ │ + @ instruction: 0x463afd15 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ strcc r4, [r1, -r0, lsr #12] │ │ │ │ - ldc2 7, cr15, [sl, #-876] @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [lr, #-876] @ 0xfffffc94 │ │ │ │ strhle r4, [r4, #39]! @ 0x27 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr12, cr11, {7} │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr10, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + ldc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - bl 0x114574 │ │ │ │ + bl 0x1145d0 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [r0, r3] │ │ │ │ - @ instruction: 0xff10f7f8 │ │ │ │ + @ instruction: 0xff0ef7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbadb5 │ │ │ │ - stmdage r4, {r0, r1, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbadb3 │ │ │ │ + stmdage r4, {r0, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0xf649fda3 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vmla.f32 d31, d26, d13 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - bl 0x165634 │ │ │ │ + bl 0x165690 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [ip, #236] @ 0xec │ │ │ │ - mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [sl, #236] @ 0xec │ │ │ │ + mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2933d8 │ │ │ │ + blls 0x29341c │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x13546c │ │ │ │ - stcge 4, cr15, [lr, #492] @ 0x1ec │ │ │ │ - rscscc pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x1354c8 │ │ │ │ + stcge 4, cr15, [ip, #492] @ 0x1ec │ │ │ │ + subsmi pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xffaef7f2 │ │ │ │ + @ instruction: 0xffa0f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae33 │ │ │ │ - svcge 0x0004bd81 │ │ │ │ + @ instruction: 0xf7fbae31 │ │ │ │ + svcge 0x0004bd7f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f3cc │ │ │ │ + blls 0x27f420 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x135470 │ │ │ │ - ldclge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ - rscscc pc, r9, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x1354cc │ │ │ │ + stclge 4, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ + subsmi pc, r1, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff90f7f2 │ │ │ │ + @ instruction: 0xff82f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae15 │ │ │ │ - stmdage r4, {r0, r1, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbae13 │ │ │ │ + stmdage r4, {r0, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0667fd35 │ │ │ │ - ldclge 5, cr15, [ip, #-236] @ 0xffffff14 │ │ │ │ + @ instruction: 0x0667fd33 │ │ │ │ + ldclge 5, cr15, [sl, #-236] @ 0xffffff14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff551e18 │ │ │ │ + blx 0xff4d1e74 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbad55 │ │ │ │ - stmdage r4, {r0, r1, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad53 │ │ │ │ + stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x29334c │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + bls 0x293390 │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrsbcs pc, [r0, #131]! @ 0x83 @ │ │ │ │ - @ instruction: 0xf81cf7f8 │ │ │ │ + @ instruction: 0xf80ef7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbad3f │ │ │ │ - stmdage r4, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad3d │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vadd.f32 d31, d8, d29 │ │ │ │ + vadd.f32 d31, d8, d23 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [lr, #-236]! @ 0xffffff14 │ │ │ │ - ldcllt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [ip, #-236]! @ 0xffffff14 │ │ │ │ + ldcllt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2932fc │ │ │ │ + blls 0x293340 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134ca8 │ │ │ │ - stcge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ - andsne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134d04 │ │ │ │ + ldcge 4, cr15, [lr, #-492] @ 0xfffffe14 │ │ │ │ + rsbne pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff40f7f2 │ │ │ │ + @ instruction: 0xff32f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbadc5 │ │ │ │ - svcge 0x0004bd13 │ │ │ │ + @ instruction: 0xf7fbadc3 │ │ │ │ + svcge 0x0004bd11 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ - blcs 0xfaae0 │ │ │ │ + ldc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ + blcs 0xfab3c │ │ │ │ strthi pc, [r1], #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vadd.f32 d26, d14, d7 │ │ │ │ - vrshr.s64 d16, d9, #64 │ │ │ │ + vadd.f32 d26, d14, d5 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [ip, #492]! @ 0x1ec │ │ │ │ - ldcllt 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ + ldcllt 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ - @ instruction: 0xf6499a07 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + stc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + vpmax.s8 d25, d10, d7 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1657a0 │ │ │ │ + bl 0x1657fc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f721e0 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r6], #236 @ 0xec │ │ │ │ - ldclt 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4], #236 @ 0xec │ │ │ │ + ldclt 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ adcmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff00f7f2 │ │ │ │ + mrc2 7, 7, pc, cr2, cr2, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbacd5 │ │ │ │ - svcge 0x0004bd83 │ │ │ │ + @ instruction: 0xf7fbacd3 │ │ │ │ + svcge 0x0004bd81 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + ldc2 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27f270 │ │ │ │ + blls 0x27f2c4 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134fac │ │ │ │ - stclge 4, cr15, [r2], {123} @ 0x7b │ │ │ │ - rscscs pc, r9, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x135008 │ │ │ │ + stclge 4, cr15, [r0], {123} @ 0x7b │ │ │ │ + subscc pc, r1, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 7, pc, cr2, cr2, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr4, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbad67 │ │ │ │ - svcge 0x0004bcb5 │ │ │ │ + @ instruction: 0xf7fbad65 │ │ │ │ + svcge 0x0004bcb3 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f234 │ │ │ │ + blls 0x27f288 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134f2c │ │ │ │ - stcge 4, cr15, [r4], #492 @ 0x1ec │ │ │ │ - rsbscs pc, r9, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x134f88 │ │ │ │ + stcge 4, cr15, [r2], #492 @ 0x1ec │ │ │ │ + sbcscs pc, r1, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 6, pc, cr4, cr2, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr6, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbad49 │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad47 │ │ │ │ + stmdage r4, {r0, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - blls 0x2931d4 │ │ │ │ + blls 0x293218 │ │ │ │ @ instruction: 0xf63b2b01 │ │ │ │ - @ instruction: 0xf248ac8f │ │ │ │ + @ instruction: 0xf248ac8d │ │ │ │ vmlal.s , d0, d1[5] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r4, #-492]! @ 0xfffffe14 │ │ │ │ - stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r2, #-492]! @ 0xfffffe14 │ │ │ │ + stclt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc71 │ │ │ │ + @ instruction: 0xf8d5fc6b │ │ │ │ cmpeq r9, r8, asr #1 │ │ │ │ - ldclge 5, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ - blcs 0xfac0c │ │ │ │ + ldclge 5, cr15, [r6], #-492 @ 0xfffffe14 │ │ │ │ + blcs 0xfac68 │ │ │ │ bicshi pc, r6, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac71 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf64eac6f │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ - stcllt 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ + stcllt 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc53 │ │ │ │ + @ instruction: 0xf8d5fc4d │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - mrrcge 5, 7, pc, sl, cr11 @ │ │ │ │ - blcs 0xfac48 │ │ │ │ + mrrcge 5, 7, pc, r8, cr11 @ │ │ │ │ + blcs 0xfaca4 │ │ │ │ mvnshi pc, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac53 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + @ instruction: 0xf64eac51 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ - mcrrlt 7, 15, pc, r6, cr11 @ │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ + mcrrlt 7, 15, pc, r4, cr11 @ │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ subsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr2, cr2, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr4, cr2, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac37 │ │ │ │ - stmdage r4, {r0, r2, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac35 │ │ │ │ + stmdage r4, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0xf247fc25 │ │ │ │ + vfma.f32 d31, d7, d15 │ │ │ │ vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r6], #-236 @ 0xffffff14 │ │ │ │ - ldcllt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r4], #-236 @ 0xffffff14 │ │ │ │ + ldcllt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc13 │ │ │ │ + @ instruction: 0xf8d5fc0d │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ - ldcge 5, cr15, [sl], {123} @ 0x7b │ │ │ │ - blcs 0xfacc8 │ │ │ │ + ldcge 5, cr15, [r8], {123} @ 0x7b │ │ │ │ + blcs 0xfad24 │ │ │ │ addhi pc, r8, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vfma.f32 d26, d14, d3 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf64eac11 │ │ │ │ + vmlal.s q8, d0, d1[3] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ - stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ + stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2930b0 │ │ │ │ + blls 0x2930f4 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134b28 │ │ │ │ - blge 0xfff512d4 │ │ │ │ - addcc pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134b84 │ │ │ │ + blge 0xffed1330 │ │ │ │ + sbcscc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 0, pc, cr10, cr2, {7} │ │ │ │ + mcr2 7, 0, pc, cr12, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac9f │ │ │ │ - stmdage r4, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac9d │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff85120c │ │ │ │ - stclt 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff7d1268 │ │ │ │ + stclt 7, cr15, [sl], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff3d210e │ │ │ │ - blcs 0xbad4c │ │ │ │ - blge 0xff5d1320 │ │ │ │ + blx 0xff25216a │ │ │ │ + blcs 0xbada8 │ │ │ │ + blge 0xff55137c │ │ │ │ andpl pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #968]! @ 0x3c8 │ │ │ │ + stc2l 7, cr15, [r6, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac79 │ │ │ │ - @ instruction: 0xf893bbc7 │ │ │ │ + @ instruction: 0xf7fbac77 │ │ │ │ + @ instruction: 0xf893bbc5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114d94 │ │ │ │ + blcs 0x114df0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - stmdage r4, {r0, r5, r8, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - fstmdbxvs fp!, {d15-d69} @ Deprecated │ │ │ │ + fstmdbxvs fp!, {d15-d70} @ Deprecated │ │ │ │ strbteq r9, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf003695b │ │ │ │ @ instruction: 0xf10003f0 │ │ │ │ - blcs 0xb4c00 │ │ │ │ - blge 0xfec5126c │ │ │ │ + blcs 0xb4c5c │ │ │ │ + blge 0xfebd12c8 │ │ │ │ @ instruction: 0xf47b2a00 │ │ │ │ - @ instruction: 0xf649abab │ │ │ │ - vmlal.s q10, d0, d1[1] │ │ │ │ + @ instruction: 0xf649aba9 │ │ │ │ + vsubl.s8 q10, d16, d5 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrrcge 4, 7, pc, r0, cr11 @ │ │ │ │ - bllt 0xfe85218c │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrrge 4, 7, pc, lr, cr11 @ │ │ │ │ + bllt 0xfe7d21e8 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x14d218a │ │ │ │ - bls 0x26f658 │ │ │ │ + blx 0x15521e6 │ │ │ │ + bls 0x26f6b4 │ │ │ │ ldmdbvs fp, {r5, r6, r9, sl}^ │ │ │ │ mvnseq pc, #3 │ │ │ │ tstphi r6, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbeffc │ │ │ │ - blge 0xfe3d13b0 │ │ │ │ - sbcsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0xbf050 │ │ │ │ + blge 0xfe35140c │ │ │ │ + andscs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [ip, #968]! @ 0x3c8 │ │ │ │ + ldc2 7, cr15, [lr, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac31 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac2f │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x292f2c │ │ │ │ - mvnsvc pc, #76546048 @ 0x4900000 │ │ │ │ + bls 0x292f80 │ │ │ │ + movweq pc, #49738 @ 0xc24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x17e604 │ │ │ │ + bl 0x17e660 │ │ │ │ strbteq r0, [r2], -r2, lsl #7 │ │ │ │ msrhi CPSR_fc, #0, 2 │ │ │ │ ldrdcs pc, [r0, r3]! │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1ad12f8 │ │ │ │ - ldclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1a51354 │ │ │ │ + ldclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xed21fa │ │ │ │ + blx 0xe52256 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf1000662 │ │ │ │ @ instruction: 0xf7fb8235 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x16d1318 │ │ │ │ - stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1651374 │ │ │ │ + stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x125221a │ │ │ │ - blcs 0xbae58 │ │ │ │ - blge 0x145142c │ │ │ │ + blx 0x10d2276 │ │ │ │ + blcs 0xbaeb4 │ │ │ │ + blge 0x13d1488 │ │ │ │ submi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabf3 │ │ │ │ - svcge 0x0004bb41 │ │ │ │ + @ instruction: 0xf7fbabf1 │ │ │ │ + svcge 0x0004bb3f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xcd2246 │ │ │ │ + blx 0xb522a2 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27ef4c │ │ │ │ + blls 0x27efa0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134b50 │ │ │ │ - blge 0xcd1468 │ │ │ │ - rsbsvc pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134bac │ │ │ │ + blge 0xc514c4 │ │ │ │ + sbcvc pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2l 7, cr15, [r0, #-968] @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabd5 │ │ │ │ - svcge 0x0004bb23 │ │ │ │ + @ instruction: 0xf7fbabd3 │ │ │ │ + svcge 0x0004bb21 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x552282 │ │ │ │ + blx 0x3d22de │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27ef10 │ │ │ │ + blls 0x27ef64 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134914 │ │ │ │ - blge 0x5514a4 │ │ │ │ - rscsvs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134970 │ │ │ │ + blge 0x4d1500 │ │ │ │ + subvc pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabb7 │ │ │ │ - svcge 0x0004bb05 │ │ │ │ + @ instruction: 0xf7fbabb5 │ │ │ │ + svcge 0x0004bb03 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xffdd22bc │ │ │ │ - blcs 0xfaefc │ │ │ │ + blx 0xffc52318 │ │ │ │ + blcs 0xfaf58 │ │ │ │ movwhi pc, #24576 @ 0x6000 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf648aaf9 │ │ │ │ + @ instruction: 0xf648aaf7 │ │ │ │ vsubl.s8 q8, d0, d13 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe8514ec │ │ │ │ - blt 0xffbd22f0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe7d1548 │ │ │ │ + blt 0xffb5234c │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff7d22ec │ │ │ │ - blcs 0xbaf2c │ │ │ │ - bge 0xff9d1500 │ │ │ │ - addsvc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + blx 0xff652348 │ │ │ │ + blcs 0xbaf88 │ │ │ │ + bge 0xff95155c │ │ │ │ + sbcvc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbab89 │ │ │ │ - svcge 0x0004bad7 │ │ │ │ + @ instruction: 0xf7fbab87 │ │ │ │ + svcge 0x0004bad5 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xff252318 │ │ │ │ - blcs 0xfaf58 │ │ │ │ + blx 0xff0d2374 │ │ │ │ + blcs 0xfafb4 │ │ │ │ @ instruction: 0x81adf000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vpmax.s8 q13, q15, │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ + vpmax.s8 q13, q15, │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1cd1548 │ │ │ │ - blt 0xff05234c │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1c515a4 │ │ │ │ + blt 0xfefd23a8 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xfec52348 │ │ │ │ + blx 0xfead23a4 │ │ │ │ rsccc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ + stc2l 7, cr15, [ip], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaaaf │ │ │ │ - svcge 0x0004bb5d │ │ │ │ + @ instruction: 0xf7fbaaad │ │ │ │ + svcge 0x0004bb5b │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe7d236c │ │ │ │ - blcs 0xfafac │ │ │ │ + blx 0xfe6523c8 │ │ │ │ + blcs 0xfb008 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vpmax.s8 d26, d24, d17 │ │ │ │ + vpmin.s8 d26, d24, d15 │ │ │ │ vrshr.s64 d23, d17, #64 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x125159c │ │ │ │ - blt 0xfe5d23a0 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x11d15f8 │ │ │ │ + blt 0xfe5523fc │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x125239c │ │ │ │ - blls 0x26f868 │ │ │ │ + blx 0x12d23f8 │ │ │ │ + blls 0x26f8c4 │ │ │ │ ldmdbvs r2, {r0, r5, r6, r9, sl}^ │ │ │ │ subshi pc, lr, #0, 2 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xfe2514bc │ │ │ │ + bge 0xfe1d1518 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf649aa83 │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ + @ instruction: 0xf649aa81 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xad15d8 │ │ │ │ - blt 0x1e523dc │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xa51634 │ │ │ │ + blt 0x1dd2438 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292d90 │ │ │ │ + blls 0x292dd4 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf648aa6d │ │ │ │ + @ instruction: 0xf648aa6b │ │ │ │ vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x551604 │ │ │ │ - blt 0x18d2408 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x4d1660 │ │ │ │ + blt 0x1852464 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x14d2404 │ │ │ │ - rsbpl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x1352460 │ │ │ │ + adcpl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [lr], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa51 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa4f │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0xf648fa3f │ │ │ │ - vrshr.s64 d21, d1, #64 │ │ │ │ + @ instruction: 0xf648fa39 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ stmdbge r4, {r0, r1, r4, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10d1548 │ │ │ │ - blt 0xffc5244c │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10515a4 │ │ │ │ + blt 0xffbd24a8 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xc52448 │ │ │ │ + blx 0xad24a4 │ │ │ │ rsbcc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, sl, cr2 @ │ │ │ │ + mcrr2 7, 15, pc, ip, cr2 @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa2f │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa2d │ │ │ │ + stmdage r4, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0660f9ff │ │ │ │ - bge 0xa5197c │ │ │ │ + @ instruction: 0x0660f9fd │ │ │ │ + bge 0x9d19d8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff4ef7f6 │ │ │ │ + @ instruction: 0xff40f7f6 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa1f │ │ │ │ - svcge 0x0004bacd │ │ │ │ + @ instruction: 0xf7fbaa1d │ │ │ │ + svcge 0x0004bacb │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x3d248c │ │ │ │ - blcs 0xfb0cc │ │ │ │ - blcs 0x148648 │ │ │ │ - bge 0x5516a4 │ │ │ │ - rsbspl pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + blx 0x2524e8 │ │ │ │ + blcs 0xfb128 │ │ │ │ + blcs 0x1486a4 │ │ │ │ + bge 0x4d1700 │ │ │ │ + sbcpl pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaab7 │ │ │ │ - svcge 0x0004ba05 │ │ │ │ + @ instruction: 0xf7fbaab5 │ │ │ │ + svcge 0x0004ba03 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9f4f7f8 │ │ │ │ - blcs 0xfb0fc │ │ │ │ + @ instruction: 0xf9eef7f8 │ │ │ │ + blcs 0xfb158 │ │ │ │ @ instruction: 0x81bff000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vmul.i8 q13, q15, │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmul.i8 q13, q15, │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe8516ec │ │ │ │ - stmiblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe7d1748 │ │ │ │ + stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292c7c │ │ │ │ + blls 0x292cc0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134c44 │ │ │ │ - stmibge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - addsne pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134ca0 │ │ │ │ + ldmibge lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + rscne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ + blx 0xffd52552 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa85 │ │ │ │ - svcge 0x0004b9d3 │ │ │ │ + @ instruction: 0xf7fbaa83 │ │ │ │ + svcge 0x0004b9d1 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9c2f7f8 │ │ │ │ + @ instruction: 0xf9bcf7f8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b015a │ │ │ │ - blls 0x27ec70 │ │ │ │ + blls 0x27ecc4 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134d98 │ │ │ │ - stmibge r2, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - rscpl pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134df4 │ │ │ │ + stmibge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + subvs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xff952532 │ │ │ │ + blx 0xff5d258e │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa67 │ │ │ │ - @ instruction: 0xf647b9b5 │ │ │ │ - vmls.i d23, d16, d1[0] │ │ │ │ + @ instruction: 0xf7fbaa65 │ │ │ │ + vmul.i8 d27, d24, d19 │ │ │ │ + vaddhn.i16 d16, q0, │ │ │ │ @ instruction: 0xf7fb0408 │ │ │ │ - stcvs 15, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ + stcvs 15, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 6, r8, fp, cr8 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d19c │ │ │ │ + blcs 0x9d1f8 │ │ │ │ @ instruction: 0xf7fbd18e │ │ │ │ - @ instruction: 0x6d2bb99f │ │ │ │ + @ instruction: 0x6d2bb99d │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 0, r8, fp, cr10 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d1bc │ │ │ │ + blcs 0x9d218 │ │ │ │ ldclge 4, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ - stmiblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fa70 │ │ │ │ + stmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72facc │ │ │ │ svcvs 0x0070f412 │ │ │ │ rsbhi pc, sl, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95394 │ │ │ │ + blcc 0x953f0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad6c │ │ │ │ - @ instruction: 0x6d2bb97d │ │ │ │ + @ instruction: 0x6d2bb97b │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d200 │ │ │ │ + blcs 0x9d25c │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - stmdblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fab4 │ │ │ │ + stmdblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fb10 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x953d8 │ │ │ │ + blcc 0x95434 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad63 │ │ │ │ - @ instruction: 0x6d2bb95b │ │ │ │ + @ instruction: 0x6d2bb959 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d244 │ │ │ │ + blcs 0x9d2a0 │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {3} @ │ │ │ │ - stmdblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72faf8 │ │ │ │ + stmdblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fb54 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9541c │ │ │ │ + blcc 0x95478 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbab16 │ │ │ │ - @ instruction: 0x6d2bb939 │ │ │ │ + @ instruction: 0x6d2bb937 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 13, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d288 │ │ │ │ + blcs 0x9d2e4 │ │ │ │ stmiage r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 0, pc, cr10, cr10, {7} │ │ │ │ + stmdblt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba923 │ │ │ │ - @ instruction: 0x6d2bb9d1 │ │ │ │ + @ instruction: 0xf7fba921 │ │ │ │ + @ instruction: 0x6d2bb9cf │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 12, r8, fp, cr6 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2b8 │ │ │ │ + blcs 0x9d314 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ - ldmdblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbeaf8 │ │ │ │ - stmdbge sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - addmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ + bcs 0xbeb4c │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + sbcmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xb526a2 │ │ │ │ + blx 0x7d26fe │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba9af │ │ │ │ - stcvs 8, cr11, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf7fba9ad │ │ │ │ + stcvs 8, cr11, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d300 │ │ │ │ + blcs 0x9d35c │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - stmialt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r4!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmiblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fbc8 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage r2!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fc24 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x954ec │ │ │ │ + blcc 0x95548 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7fbae18 │ │ │ │ - stcvs 8, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ + stcvs 8, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 6, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d358 │ │ │ │ + blcs 0x9d3b4 │ │ │ │ svcge 0x00f1f47e │ │ │ │ - stmialt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fc0c │ │ │ │ + ldmlt lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fc68 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subshi pc, pc, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95530 │ │ │ │ + blcc 0x9558c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac0d │ │ │ │ - stcvs 8, cr11, [fp, #-700]! @ 0xfffffd44 │ │ │ │ + stcvs 8, cr11, [fp, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d39c │ │ │ │ - blge 0xff851998 │ │ │ │ - ldmlt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fc50 │ │ │ │ + blcs 0x9d3f8 │ │ │ │ + blge 0xff8519f4 │ │ │ │ + ldmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fcac │ │ │ │ svcvs 0x0070f412 │ │ │ │ eorhi pc, r3, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95574 │ │ │ │ + blcc 0x955d0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac1e │ │ │ │ - stcvs 8, cr11, [fp, #-564]! @ 0xfffffdcc │ │ │ │ + stcvs 8, cr11, [fp, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 14, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d3e0 │ │ │ │ + blcs 0x9d43c │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbe9d0 │ │ │ │ - ldmdage r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - andscs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0xbea24 │ │ │ │ + ldmdage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + subscs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe6527c8 │ │ │ │ + blx 0xfe2d2824 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba91b │ │ │ │ - stcvs 8, cr11, [fp, #-420]! @ 0xfffffe5c │ │ │ │ + @ instruction: 0xf7fba919 │ │ │ │ + stcvs 8, cr11, [fp, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d428 │ │ │ │ - blge 0x1591a24 │ │ │ │ - ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fcdc │ │ │ │ + blcs 0x9d484 │ │ │ │ + blge 0x1591a80 │ │ │ │ + ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fd38 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, r9, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95600 │ │ │ │ + blcc 0x9565c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbabf6 │ │ │ │ - @ instruction: 0xf8d3b847 │ │ │ │ + @ instruction: 0xf8d3b845 │ │ │ │ @ instruction: 0x462821b0 │ │ │ │ - @ instruction: 0xf978f7f7 │ │ │ │ + @ instruction: 0xf96af7f7 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba83f │ │ │ │ - stcvs 8, cr11, [fp, #-948]! @ 0xfffffc4c │ │ │ │ + @ instruction: 0xf7fba83d │ │ │ │ + stcvs 8, cr11, [fp, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d480 │ │ │ │ + blcs 0x9d4dc │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - stmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f412 │ │ │ │ - stmdage r8!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r6!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf649a825 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + @ instruction: 0xf649a823 │ │ │ │ + vsubl.s8 , d16, d5 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fd5c │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fdb8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi CPSR_f, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95680 │ │ │ │ + blcc 0x956dc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbae29 │ │ │ │ - stcvs 8, cr11, [fp, #-28]! @ 0xffffffe4 │ │ │ │ + stcvs 8, cr11, [fp, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 8, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d4ec │ │ │ │ + blcs 0x9d548 │ │ │ │ svcge 0x00a5f47e │ │ │ │ - svclt 0x00f6f7fa │ │ │ │ - blvs 0xfe72fda0 │ │ │ │ + svclt 0x00f4f7fa │ │ │ │ + blvs 0xfe72fdfc │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x956c4 │ │ │ │ + blcc 0x95720 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacee │ │ │ │ - stcvs 15, cr11, [fp, #-916]! @ 0xfffffc6c │ │ │ │ + stcvs 15, cr11, [fp, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x956e4 │ │ │ │ + blcc 0x95740 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa49 │ │ │ │ - stcvs 15, cr11, [fp, #-852]! @ 0xfffffcac │ │ │ │ + stcvs 15, cr11, [fp, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ eorle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95704 │ │ │ │ + blcc 0x95760 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa57 │ │ │ │ - stcvs 15, cr11, [fp, #-788]! @ 0xfffffcec │ │ │ │ + stcvs 15, cr11, [fp, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 15, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d570 │ │ │ │ + blcs 0x9d5cc │ │ │ │ stcge 4, cr15, [sp], #-500 @ 0xfffffe0c │ │ │ │ - svclt 0x00b4f7fa │ │ │ │ - blvs 0xfe72fe24 │ │ │ │ + svclt 0x00b2f7fa │ │ │ │ + blvs 0xfe72fe80 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95748 │ │ │ │ + blcc 0x957a4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faade3 │ │ │ │ - @ instruction: 0xf893bfa3 │ │ │ │ + @ instruction: 0xf893bfa1 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1155dc │ │ │ │ + blcs 0x115638 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d5ac │ │ │ │ - bge 0xad1ba8 │ │ │ │ - svclt 0x0096f7fa │ │ │ │ + blcs 0x9d608 │ │ │ │ + bge 0xad1c04 │ │ │ │ + svclt 0x0094f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9fd │ │ │ │ - @ instruction: 0xf893bf89 │ │ │ │ + @ instruction: 0xf893bf87 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115610 │ │ │ │ + blcs 0x11566c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d5e0 │ │ │ │ - blge 0xb91bdc │ │ │ │ - svclt 0x007cf7fa │ │ │ │ + blcs 0x9d63c │ │ │ │ + blge 0xb91c38 │ │ │ │ + svclt 0x007af7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaf1e │ │ │ │ - @ instruction: 0xf893bf6f │ │ │ │ + @ instruction: 0xf893bf6d │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115644 │ │ │ │ + blcs 0x1156a0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d614 │ │ │ │ + blcs 0x9d670 │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ - svclt 0x0062f7fa │ │ │ │ + svclt 0x0060f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaed6 │ │ │ │ - @ instruction: 0xf893bf55 │ │ │ │ + @ instruction: 0xf893bf53 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115678 │ │ │ │ + blcs 0x1156d4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d648 │ │ │ │ - ldclge 4, cr15, [pc], #-508 @ 0x9484c │ │ │ │ - svclt 0x0048f7fa │ │ │ │ + blcs 0x9d6a4 │ │ │ │ + ldclge 4, cr15, [pc], #-508 @ 0x948a8 │ │ │ │ + svclt 0x0046f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faac2b │ │ │ │ - @ instruction: 0xf893bf3b │ │ │ │ + @ instruction: 0xf893bf39 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156ac │ │ │ │ + blcs 0x115708 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d67c │ │ │ │ + blcs 0x9d6d8 │ │ │ │ stmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x002ef7fa │ │ │ │ - blvs 0xfe72ff30 │ │ │ │ + svclt 0x002cf7fa │ │ │ │ + blvs 0xfe72ff8c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d69c │ │ │ │ + blcs 0x9d6f8 │ │ │ │ ldmdbge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - svclt 0x001ef7fa │ │ │ │ + svclt 0x001cf7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab00 │ │ │ │ - @ instruction: 0xf893bf11 │ │ │ │ + @ instruction: 0xf893bf0f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115700 │ │ │ │ + blcs 0x11575c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6d0 │ │ │ │ + blcs 0x9d72c │ │ │ │ stmdbge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0004f7fa │ │ │ │ + svclt 0x0002f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9f2 │ │ │ │ - @ instruction: 0xf893bef7 │ │ │ │ + @ instruction: 0xf893bef5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115734 │ │ │ │ + blcs 0x115790 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d704 │ │ │ │ + blcs 0x9d760 │ │ │ │ ldclge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ - mcrlt 7, 7, pc, cr10, cr10, {7} @ │ │ │ │ + mcrlt 7, 7, pc, cr8, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacff │ │ │ │ - @ instruction: 0xf893bedd │ │ │ │ + @ instruction: 0xf893bedb │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115768 │ │ │ │ + blcs 0x1157c4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d738 │ │ │ │ - bge 0xff6d1d34 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr0, cr10, {7} │ │ │ │ + blcs 0x9d794 │ │ │ │ + bge 0xff6d1d90 │ │ │ │ + mcrlt 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7faac0a │ │ │ │ - @ instruction: 0xf893bec3 │ │ │ │ + @ instruction: 0xf893bec1 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11579c │ │ │ │ + blcs 0x1157f8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d76c │ │ │ │ - blge 0xc91d60 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr6, cr10, {7} │ │ │ │ + blcs 0x9d7c8 │ │ │ │ + blge 0xc91dbc │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faace9 │ │ │ │ - @ instruction: 0xf893bea9 │ │ │ │ + @ instruction: 0xf893bea7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157d0 │ │ │ │ + blcs 0x11582c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7a0 │ │ │ │ - blge 0x11d9c │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr12, cr10, {7} │ │ │ │ + blcs 0x9d7fc │ │ │ │ + blge 0x11df8 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr10, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faae86 │ │ │ │ - @ instruction: 0xf893be8f │ │ │ │ + @ instruction: 0xf893be8d │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115804 │ │ │ │ + blcs 0x115860 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7d4 │ │ │ │ + blcs 0x9d830 │ │ │ │ stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 4, pc, cr2, cr10, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr0, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9b5 │ │ │ │ - @ instruction: 0xf893be75 │ │ │ │ + @ instruction: 0xf893be73 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115838 │ │ │ │ + blcs 0x115894 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d808 │ │ │ │ + blcs 0x9d864 │ │ │ │ ldmibge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 3, pc, cr8, cr10, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faad8c │ │ │ │ - @ instruction: 0xf893be5b │ │ │ │ + @ instruction: 0xf893be59 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11586c │ │ │ │ + blcs 0x1158c8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d83c │ │ │ │ + blcs 0x9d898 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - mcrlt 7, 2, pc, cr14, cr10, {7} @ │ │ │ │ + mcrlt 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab13 │ │ │ │ - @ instruction: 0xf893be41 │ │ │ │ + @ instruction: 0xf893be3f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158a0 │ │ │ │ + blcs 0x1158fc │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d870 │ │ │ │ + blcs 0x9d8cc │ │ │ │ stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr4, cr10, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr2, cr10, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ - svceq 0x0068f8cc │ │ │ │ - blmi 0xfeec0efc │ │ │ │ + svceq 0x0070f8cc │ │ │ │ + blmi 0xfee40f50 │ │ │ │ eorcs r4, r4, #12, 12 @ 0xc00000 │ │ │ │ - andls r2, r3, r0, lsl #2 │ │ │ │ - ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ - @ instruction: 0xf04f931b │ │ │ │ + andls r2, r2, r0, lsl #2 │ │ │ │ + ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ + @ instruction: 0xf04f9319 │ │ │ │ vcgt.s8 d0, d1, d0 │ │ │ │ - movwcs lr, #2972 @ 0xb9c │ │ │ │ + movwcs lr, #2958 @ 0xb8e │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b34023 │ │ │ │ suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, fp, lsl fp │ │ │ │ + ldmdavs sl, {r1, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - adchi pc, r9, #64 @ 0x40 │ │ │ │ - tstcs r0, sp, lsl r0 │ │ │ │ + addshi pc, lr, #64 @ 0x40 │ │ │ │ + tstcs r0, fp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmull.u8 q8, d20, d21 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ @ instruction: 0xf0052381 │ │ │ │ tstmi r5, #16, 10 @ 0x4000000 │ │ │ │ - ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strcs pc, [r1], -r4, asr #7 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + strcs pc, [r1], -r4, asr #7 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x175178 │ │ │ │ - blcs 0x108ef0 │ │ │ │ - @ instruction: 0xf0009518 │ │ │ │ - stmdals r3, {r0, r1, r4, r5, r8, pc} │ │ │ │ - @ instruction: 0xf009a912 │ │ │ │ - andsls r0, r3, #67108864 @ 0x4000000 │ │ │ │ - andcs r9, r1, #1476395008 @ 0x58000000 │ │ │ │ - @ instruction: 0xf8cd2300 │ │ │ │ - tstls r9, #92 @ 0x5c │ │ │ │ + blcs 0x1751c4 │ │ │ │ + blcs 0x108f38 │ │ │ │ + subshi pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xf0009211 │ │ │ │ + stmdals r2, {r0, r2, r3, r5, r8, pc} │ │ │ │ + @ instruction: 0xf009a910 │ │ │ │ + ldrls r0, [r2], -r1, lsl #6 │ │ │ │ + movwcs r9, #788 @ 0x314 │ │ │ │ + tstpl r6, #3358720 @ 0x334000 │ │ │ │ + tstls r8, #67108864 @ 0x4000000 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - vmov.i32 d25, #-1006632960 @ 0xc4000000 │ │ │ │ - andsls r1, sl, #1107296256 @ 0x42000000 │ │ │ │ - ldrls r9, [r5], #-786 @ 0xfffffcee │ │ │ │ - stc2l 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ - stceq 7, cr14, [r3], #768 @ 0x300 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11575c4 │ │ │ │ - blls 0x15614c │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andsls r9, r2, #4, 4 @ 0x40000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - ldrdcc pc, [r8], #131 @ 0x83 │ │ │ │ - strne pc, [r1, -r4, asr #7] │ │ │ │ - vsubw.u8 , q2, d5 │ │ │ │ - andls r1, sp, #67108866 @ 0x4000002 │ │ │ │ - andeq pc, pc, r1 │ │ │ │ - @ instruction: 0xf0049213 │ │ │ │ - bls 0x1d65a8 │ │ │ │ - strls r4, [r7, #-1688] @ 0xfffff968 │ │ │ │ - ldrls r9, [r8, #-1814] @ 0xfffff8ea │ │ │ │ - tstls r5, #880803840 @ 0x34800000 │ │ │ │ - @ instruction: 0x96179014 │ │ │ │ - bls 0x18a3e4 │ │ │ │ - ldcvs 13, cr6, [r2], {18} │ │ │ │ - svceq 0x000ef012 │ │ │ │ - stmdacs sl, {r1, r4, r5, ip, lr, pc} │ │ │ │ - @ instruction: 0xf001d891 │ │ │ │ - stmdbcs r4, {r2, r3, r8} │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf0002908 │ │ │ │ - @ instruction: 0x210c81bb │ │ │ │ - rscsvc pc, r4, #76546048 @ 0x4900000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - movwls r2, #23299 @ 0x5b03 │ │ │ │ - andcs pc, r0, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8d09803 │ │ │ │ + strbne pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ + ldrls r9, [r3], #-784 @ 0xfffffcf0 │ │ │ │ + stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ + @ instruction: 0xf3c4e7c0 │ │ │ │ + movwls r5, #13120 @ 0x3340 │ │ │ │ + vorr.i32 d25, #49152 @ 0x0000c000 │ │ │ │ + blls 0x1255a8 │ │ │ │ + andls r0, ip, #41216 @ 0xa100 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + vmov.i32 d25, #49408 @ 0x0000c100 │ │ │ │ + @ instruction: 0xf8d33503 │ │ │ │ + movwmi r2, #53448 @ 0xd0c8 │ │ │ │ + orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0040a20 │ │ │ │ + vrsubhn.i16 d16, q2, │ │ │ │ + @ instruction: 0xf0001701 │ │ │ │ + strtmi r0, [fp], pc, lsl #2 │ │ │ │ + @ instruction: 0x96154698 │ │ │ │ + ldrbeq r9, [r2, #787] @ 0x313 │ │ │ │ + @ instruction: 0x97149516 │ │ │ │ + ldrle r9, [ip, #274] @ 0x112 │ │ │ │ + vldrvs s18, [r2, #-8] │ │ │ │ + @ instruction: 0xf0126c12 │ │ │ │ + eorsle r0, r0, lr, lsl #30 │ │ │ │ + ldmle r4, {r1, r3, r8, fp, sp} │ │ │ │ + andeq pc, ip, r0 │ │ │ │ + @ instruction: 0xf0002804 │ │ │ │ + stmdacs r8, {r0, r3, r4, r6, r7, r8, pc} │ │ │ │ + @ instruction: 0x81b3f000 │ │ │ │ + vhadd.s8 d18, d10, d12 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ + blcs 0x1556cc │ │ │ │ + andcs pc, r1, #0, 22 │ │ │ │ + @ instruction: 0xf8d09802 │ │ │ │ @ instruction: 0xf8d25088 │ │ │ │ - @ instruction: 0x911013b0 │ │ │ │ - @ instruction: 0x13b4f8d2 │ │ │ │ - @ instruction: 0xb3b8f8d2 │ │ │ │ - @ instruction: 0xf040910f │ │ │ │ - b 0x10f516c │ │ │ │ - bcs 0xd55fc │ │ │ │ - svcge 0x006ff47f │ │ │ │ - stc2 0, cr15, [r0], #20 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - orrshi pc, r8, r0 │ │ │ │ - @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfeda4ff8 │ │ │ │ - b 0x14933fc │ │ │ │ - rsc r1, r0, r9, asr r9 │ │ │ │ - @ instruction: 0xf53f06ed │ │ │ │ - @ instruction: 0xe7c8af5e │ │ │ │ - strne pc, [r1, r4, asr #7] │ │ │ │ - stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ - bne 0x10d1d14 │ │ │ │ - ldrhi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - subsls pc, r8, sp, asr #17 │ │ │ │ - stmib sp, {r0, r1, r5, r7, r9}^ │ │ │ │ - @ instruction: 0x97142612 │ │ │ │ - subsge pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf57f9705 │ │ │ │ - stmdbls r3, {r1, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + ldmib r2, {r4, r5, r7, r8, r9, ip}^ │ │ │ │ + smlattls lr, sp, r2, sl │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + rschi pc, r7, r0, asr #32 │ │ │ │ + andeq lr, r2, #303104 @ 0x4a000 │ │ │ │ + @ instruction: 0xf47f2a01 │ │ │ │ + @ instruction: 0xf005af74 │ │ │ │ + blls 0x2140a8 │ │ │ │ + @ instruction: 0xf0002800 │ │ │ │ + bls 0x13547c │ │ │ │ + ldrdmi pc, [r4], r2 │ │ │ │ + @ instruction: 0xf984fab4 │ │ │ │ + ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + usateq lr, #13, pc, asr #1 @ │ │ │ │ + svcge 0x0063f53f │ │ │ │ + @ instruction: 0xf3c4e7ca │ │ │ │ + @ instruction: 0xf0091781 │ │ │ │ + @ instruction: 0xf3c40901 │ │ │ │ + @ instruction: 0xf8cd1a40 │ │ │ │ + andsls r8, r0, #84 @ 0x54 │ │ │ │ + @ instruction: 0xf8cd02a3 │ │ │ │ + @ instruction: 0x96119050 │ │ │ │ + @ instruction: 0x97129516 │ │ │ │ + subge pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf57f9704 │ │ │ │ + stmdbls r2, {r1, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrdcc pc, [r8], #129 @ 0x81 │ │ │ │ @ instruction: 0xf57f05d8 │ │ │ │ - stcvs 15, cr10, [fp, #-272] @ 0xfffffef0 │ │ │ │ + stcvs 15, cr10, [fp, #-288] @ 0xfffffee0 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r2, lr, lsl #30 │ │ │ │ @ instruction: 0xf53f06eb │ │ │ │ - @ instruction: 0x3601af3c │ │ │ │ + strcc sl, [r1], -r0, asr #30 │ │ │ │ @ instruction: 0xf0002f03 │ │ │ │ - @ instruction: 0xf1b981d0 │ │ │ │ + @ instruction: 0xf1b981c9 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - mcrcs 1, 0, r8, cr3, cr7, {5} │ │ │ │ - svcge 0x0031f43f │ │ │ │ + mcrcs 1, 0, r8, cr3, cr0, {5} │ │ │ │ + svcge 0x0035f43f │ │ │ │ @ instruction: 0xf0002e04 │ │ │ │ - mcrcs 1, 0, r8, cr2, cr8, {7} │ │ │ │ - bicshi pc, pc, r0 │ │ │ │ + mcrcs 1, 0, r8, cr2, cr1, {7} │ │ │ │ + bicshi pc, r8, r0 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ - stmdals r3, {r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf10a9a04 │ │ │ │ + stmdals r2, {r2, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0059203 │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrshi pc, (UNDEF: 73) @ │ │ │ │ + @ instruction: 0xf10a9a03 │ │ │ │ @ instruction: 0xf0470a01 │ │ │ │ @ instruction: 0xf1aa09e0 │ │ │ │ movwcs r0, #5122 @ 0x1402 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ biceq lr, sl, pc, asr #20 │ │ │ │ - strhls r4, [r4, -fp] │ │ │ │ - movwls r0, #47460 @ 0xb964 │ │ │ │ - @ instruction: 0xf08e9208 │ │ │ │ - andls pc, r6, pc, lsl #20 │ │ │ │ - blx 0x3d10d4 │ │ │ │ - strmi r9, [r1], -r8, lsl #20 │ │ │ │ - stmdals r3, {r0, r1, r2, ip, pc} │ │ │ │ - @ instruction: 0xf7c7920a │ │ │ │ - movwcs pc, #2567 @ 0xa07 @ │ │ │ │ - stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ - blls 0x362ed4 │ │ │ │ + strhls r4, [r3, -fp] │ │ │ │ + movwls r0, #43364 @ 0xa964 │ │ │ │ + @ instruction: 0xf08e9207 │ │ │ │ + andls pc, r5, r1, lsl #20 │ │ │ │ + @ instruction: 0xf9fef08e │ │ │ │ + strmi r9, [r1], -r7, lsl #20 │ │ │ │ + stmdals r2, {r1, r2, ip, pc} │ │ │ │ + @ instruction: 0xf7c79209 │ │ │ │ + movwcs pc, #2519 @ 0x9d7 @ │ │ │ │ + stmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ + blls 0x322f24 │ │ │ │ @ instruction: 0x46984693 │ │ │ │ @ instruction: 0xf7dae017 │ │ │ │ - blls 0x253c2c │ │ │ │ + blls 0x213c60 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ - ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ + ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0a3461a │ │ │ │ - stmdbls r7, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r6, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r5], #-1602 @ 0xfffff9be │ │ │ │ stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0924608 │ │ │ │ - blls 0x2d3cb4 │ │ │ │ - movwls r3, #33537 @ 0x8301 │ │ │ │ + blls 0x293cd0 │ │ │ │ + movwls r3, #29441 @ 0x7301 │ │ │ │ vqsub.u8 d20, d16, d14 │ │ │ │ - stmdals r3, {r0, r3, r4, r6, r8, pc} │ │ │ │ + stmdals r2, {r1, r4, r6, r8, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - andne lr, r6, #3620864 @ 0x374000 │ │ │ │ + andne lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x1a52e28 │ │ │ │ + blx 0xe52e7c │ │ │ │ eormi r4, r5, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7dad0d9 │ │ │ │ - blls 0x253be0 │ │ │ │ + blls 0x213c14 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0a34638 │ │ │ │ - @ instruction: 0x1c68fa21 │ │ │ │ - blx 0xb52e8a │ │ │ │ - strtmi r9, [r8], -sl │ │ │ │ - blx 0xa52e92 │ │ │ │ + @ instruction: 0x1c68fa13 │ │ │ │ + blx 0x952ede │ │ │ │ + strtmi r9, [r8], -r9 │ │ │ │ + blx 0x852ee6 │ │ │ │ strmi r2, [r2], -r8, lsl #6 │ │ │ │ - andcs r9, r0, sl, lsl #18 │ │ │ │ + andcs r9, r0, r9, lsl #18 │ │ │ │ @ instruction: 0xf0a39300 │ │ │ │ - @ instruction: 0xe7caf9db │ │ │ │ - tstpl r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf009a912 │ │ │ │ - stmdals r3, {r0, r1, r8, r9} │ │ │ │ - vorr.i32 d25, #50688 @ 0x0000c600 │ │ │ │ - movwcc r1, #4992 @ 0x1380 │ │ │ │ - subshi pc, ip, sp, asr #17 │ │ │ │ - vorr.i32 d25, #51712 @ 0x0000ca00 │ │ │ │ - ldrls r5, [r4], -r0, asr #6 │ │ │ │ - strbne pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - tstls r2, #805306369 @ 0x30000001 │ │ │ │ - @ instruction: 0xf7f79415 │ │ │ │ - strt pc, [r5], fp, asr #25 │ │ │ │ + strb pc, [sl, sp, asr #19] @ │ │ │ │ + ldmdbge r0, {r0, r1, r2, r4, r8, r9, ip, pc} │ │ │ │ + movweq pc, #12297 @ 0x3009 @ │ │ │ │ + tstls r4, #131072 @ 0x20000 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf8cd3301 │ │ │ │ + tstls r8, #84 @ 0x54 │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ + vmov.i32 d25, #49408 @ 0x0000c100 │ │ │ │ + ldrls r1, [r2], -r0, asr #9 │ │ │ │ + tstls r0, #92274688 @ 0x5800000 │ │ │ │ + @ instruction: 0xf7f79413 │ │ │ │ + strt pc, [r9], sp, asr #25 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ + ldmdbge r0, {r0, r1, r2, r4, r8, r9, ip, pc} │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ - tstls r6, #196608 @ 0x30000 │ │ │ │ + tstls r4, #131072 @ 0x20000 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf8cd3301 │ │ │ │ - tstls sl, #92 @ 0x5c │ │ │ │ - movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - vmov.i32 d25, #-1006632960 @ 0xc4000000 │ │ │ │ - andsls r1, r3, #-2130706432 @ 0x81000000 │ │ │ │ - ldrls r9, [r5], #-786 @ 0xfffffcee │ │ │ │ - ldc2 7, cr15, [r2], #988 @ 0x3dc │ │ │ │ - stmdals r3, {r2, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xfefd0fb6 │ │ │ │ + ldrls r3, [r2], -r1, lsl #6 │ │ │ │ + vorr.i32 d25, #51200 @ 0x0000c800 │ │ │ │ + ldrls r5, [r6, #-832] @ 0xfffffcc0 │ │ │ │ + strne pc, [r1], #964 @ 0x3c4 │ │ │ │ + ldrls r9, [r3], #-784 @ 0xfffffcf0 │ │ │ │ + ldc2 7, cr15, [r6], #988 @ 0x3dc │ │ │ │ + stmdals r2, {r1, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ + blx 0xfefd1006 │ │ │ │ stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ - adcshi pc, r4, r0 │ │ │ │ + adchi pc, pc, r0 │ │ │ │ ldrmi r9, [ip], -r5, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bls 0x480c10 │ │ │ │ - svclt 0x00142a01 │ │ │ │ + @ instruction: 0xf1baaf18 │ │ │ │ + svclt 0x00140f01 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ - bls 0x175300 │ │ │ │ + bls 0x13533c │ │ │ │ smlalcs pc, r0, r2, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf1b980d2 │ │ │ │ + @ instruction: 0xf1b980cd │ │ │ │ svclt 0x001c0f00 │ │ │ │ @ instruction: 0xf04f2303 │ │ │ │ movwls r0, #22531 @ 0x5803 │ │ │ │ - @ instruction: 0xf99cf08e │ │ │ │ + @ instruction: 0xf990f08e │ │ │ │ @ instruction: 0xf08e4681 │ │ │ │ - bls 0x413580 │ │ │ │ + bls 0x3d35a0 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf7c79803 │ │ │ │ - blls 0x21357c │ │ │ │ - b 0x117b43c │ │ │ │ + @ instruction: 0xf7c79802 │ │ │ │ + blls 0x213514 │ │ │ │ + b 0x117b484 │ │ │ │ stmdbcs r0, {r2} │ │ │ │ - @ instruction: 0xf005dd7a │ │ │ │ - @ instruction: 0xf04f020f │ │ │ │ - andls r0, r5, #4096 @ 0x1000 │ │ │ │ + @ instruction: 0xf005dd76 │ │ │ │ + andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ vhsub.s8 d18, d7, d8 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ - blx 0x112026c │ │ │ │ - andls pc, ip, #8, 4 @ 0x80000000 │ │ │ │ - vpmax.s8 d15, d8, d10 │ │ │ │ - bls 0x27983c │ │ │ │ - ldrsbtge pc, [ip], -sp @ │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - pkhbtmi r4, r4, r6, lsl #13 │ │ │ │ - stmib sp, {r0, r2, r3, r7, fp, ip}^ │ │ │ │ - ldrls fp, [r1], -r7, lsl #6 │ │ │ │ - @ instruction: 0xf1ba950e │ │ │ │ + @ instruction: 0x46de2c95 │ │ │ │ + vpmax.s8 , q4, q1 │ │ │ │ + andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + movwls r4, #30340 @ 0x7684 │ │ │ │ + vpmax.s8 d15, d8, d2 │ │ │ │ + ldrbmi r9, [sl], -r6, lsl #4 │ │ │ │ + stmne sp, {r0, r1, r2, r3, r9, sl, ip, pc} │ │ │ │ + @ instruction: 0xf1ba950d │ │ │ │ svclt 0x00dc0f00 │ │ │ │ - bls 0x39dc44 │ │ │ │ + bls 0x35dc8c │ │ │ │ @ instruction: 0xf04fdd4f │ │ │ │ @ instruction: 0xf8cd0b00 │ │ │ │ - cdpls 0, 0, cr14, cr11, cr12, {1} │ │ │ │ + cdpls 0, 0, cr14, cr10, cr8, {1} │ │ │ │ strcs r4, [r0], #-1637 @ 0xfffff99b │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - blls 0x20d0f4 │ │ │ │ - stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + blls 0x20d13c │ │ │ │ + stmdals r2, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ - @ instruction: 0xf966f7ca │ │ │ │ - ldrbmi r9, [r9], -r8, lsl #20 │ │ │ │ + @ instruction: 0xf93cf7ca │ │ │ │ + ldrbmi r9, [r9], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - blls 0x313aa0 │ │ │ │ + blls 0x2d3ae0 │ │ │ │ @ instruction: 0xf1b84602 │ │ │ │ strbmi r0, [r8], -r2, lsl #30 │ │ │ │ - subsle r6, ip, r9, lsl r8 │ │ │ │ + subsle r6, fp, r9, lsl r8 │ │ │ │ svceq 0x0003f1b8 │ │ │ │ - @ instruction: 0xf1b8d056 │ │ │ │ - subsle r0, r0, r1, lsl #30 │ │ │ │ - stc2l 0, cr15, [sl], #592 @ 0x250 │ │ │ │ + @ instruction: 0xf1b8d055 │ │ │ │ + suble r0, pc, r1, lsl #30 │ │ │ │ + stc2l 0, cr15, [r2], #592 @ 0x250 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #20 │ │ │ │ strcc r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xfe6512e4 │ │ │ │ - @ instruction: 0xf0259b07 │ │ │ │ + blx 0xfe45132c │ │ │ │ + @ instruction: 0xf0259b04 │ │ │ │ strmi r0, [r2, #1504]! @ 0x5e0 │ │ │ │ - suble r4, fp, lr, lsl r4 │ │ │ │ - blcs 0xbbcbc │ │ │ │ - bls 0x2c9804 │ │ │ │ + suble r4, sl, lr, lsl r4 │ │ │ │ + blcs 0xbbd00 │ │ │ │ + bls 0x28984c │ │ │ │ @ instruction: 0x46304659 │ │ │ │ - blx 0x1ad3020 │ │ │ │ - strmi r9, [r2], -r9, lsl #22 │ │ │ │ + blx 0x1a53068 │ │ │ │ + strmi r9, [r2], -r8, lsl #22 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ ldmdavs r9, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf1b8d030 │ │ │ │ - eorle r0, sl, r3, lsl #30 │ │ │ │ + @ instruction: 0xf1b8d02f │ │ │ │ + eorle r0, r9, r3, lsl #30 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - @ instruction: 0xf094d024 │ │ │ │ - blls 0x213dfc │ │ │ │ - stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf094d023 │ │ │ │ + blls 0x213e24 │ │ │ │ + stmdals r2, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ - @ instruction: 0xf94ef7ca │ │ │ │ + @ instruction: 0xf924f7ca │ │ │ │ movwcc lr, #6100 @ 0x17d4 │ │ │ │ @ instruction: 0xd1fc4293 │ │ │ │ - @ instruction: 0xf10e9b0e │ │ │ │ + @ instruction: 0xf10e9b0d │ │ │ │ ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ - cdpls 1, 1, cr13, cr1, cr1, {5} │ │ │ │ - andle r2, r9, pc, lsl #28 │ │ │ │ - movwcs lr, #63965 @ 0xf9dd │ │ │ │ - stmdals r3, {r0, r4, r5, r9, sl, lr} │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - sbcseq r9, fp, sp, lsl #20 │ │ │ │ - blx 0xd30ec │ │ │ │ - strb r2, [pc, #1] @ 0x95115 │ │ │ │ - @ instruction: 0xf47f2f03 │ │ │ │ - strb sl, [sl, #3650] @ 0xe42 │ │ │ │ - blx 0xfe551372 │ │ │ │ - @ instruction: 0xf094e7d9 │ │ │ │ - ldrb pc, [r6, fp, ror #24] @ │ │ │ │ - blx 0xfff5137e │ │ │ │ - @ instruction: 0xf094e7d3 │ │ │ │ - @ instruction: 0xe7adfcbd │ │ │ │ - stc2 0, cr15, [r2, #-592] @ 0xfffffdb0 │ │ │ │ - @ instruction: 0xf094e7aa │ │ │ │ - sbfx pc, fp, #25, #8 │ │ │ │ - ldrdgt pc, [r8], -sp @ │ │ │ │ - bleq 0x111574 │ │ │ │ - @ instruction: 0xf02c9b0c │ │ │ │ - ldrbmi r0, [fp, #-3296] @ 0xfffff320 │ │ │ │ - svcge 0x007df47f │ │ │ │ - ldrd pc, [ip], -sp @ │ │ │ │ - strteq lr, [r2], r8, asr #15 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - ldcne 5, cr14, [r8], #668 @ 0x29c │ │ │ │ - @ instruction: 0xf7ca9305 │ │ │ │ - blls 0x213328 │ │ │ │ + cdpls 1, 0, cr13, cr15, cr1, {5} │ │ │ │ + andle r2, r8, pc, lsl #28 │ │ │ │ + ldrtmi r9, [r1], -lr, lsl #22 │ │ │ │ + stmdals r2, {r2, r3, r9, fp, ip, pc} │ │ │ │ + vqrdmulh.s d15, d3, d10 │ │ │ │ + @ instruction: 0xf7f700db │ │ │ │ + strdcs pc, [r1], -sp │ │ │ │ + svccs 0x0003e5da │ │ │ │ + mcrge 4, 2, pc, cr10, cr15, {3} @ │ │ │ │ + @ instruction: 0xf094e5d5 │ │ │ │ + ldrb pc, [sl, fp, lsl #23] @ │ │ │ │ + stc2l 0, cr15, [r4], #-592 @ 0xfffffdb0 │ │ │ │ + @ instruction: 0xf094e7d7 │ │ │ │ + @ instruction: 0xe7d4fbf3 │ │ │ │ + ldc2 0, cr15, [r6], #592 @ 0x250 │ │ │ │ + @ instruction: 0xf094e7ae │ │ │ │ + @ instruction: 0xe7abfcfb │ │ │ │ + ldc2l 0, cr15, [r4], {148} @ 0x94 │ │ │ │ + @ instruction: 0xf8dde7a8 │ │ │ │ + @ instruction: 0xf10bc024 │ │ │ │ + blls 0x357d94 │ │ │ │ + stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ + @ instruction: 0xf47f455b │ │ │ │ + @ instruction: 0xf8ddaf7e │ │ │ │ + strb lr, [r9, r8, lsr #32] │ │ │ │ + @ instruction: 0xf57f06a2 │ │ │ │ + ldr sl, [r2, #3623]! @ 0xe27 │ │ │ │ + movwls r1, #23736 @ 0x5cb8 │ │ │ │ + @ instruction: 0xf846f7ca │ │ │ │ + @ instruction: 0xf1b99b05 │ │ │ │ + tstle r7, r0, lsl #30 │ │ │ │ + ldr r4, [r8, -r4, lsl #6]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - movwmi sp, #16647 @ 0x4107 │ │ │ │ - @ instruction: 0xf1b9e733 │ │ │ │ - tstle r8, r0, lsl #30 │ │ │ │ - strbteq pc, [r0], #68 @ 0x44 @ │ │ │ │ - stmiacs r0!, {r0, r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - movwcs sp, #12291 @ 0x3003 │ │ │ │ - ldrmi r4, [r8], r4, lsl #6 │ │ │ │ - ldrmi lr, [r8], -r7, lsr #14 │ │ │ │ - @ instruction: 0xf85af7ca │ │ │ │ + @ instruction: 0xf044d108 │ │ │ │ + ldr r0, [r2, -r0, ror #9]! │ │ │ │ + andle r2, r3, r0, ror #17 │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ - @ instruction: 0xe7204698 │ │ │ │ - ldrdhi pc, [r4], -sp @ │ │ │ │ - @ instruction: 0xf1b8465a │ │ │ │ - adcsle r0, r3, pc, lsl #30 │ │ │ │ - strbmi r9, [r1], -r5, lsl #22 │ │ │ │ - blx 0x23b1bc │ │ │ │ - @ instruction: 0xf7f7f303 │ │ │ │ - str pc, [fp, sp, lsr #19]! │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - blx 0xfebd11d4 │ │ │ │ - adcle r2, r5, r0, lsl #16 │ │ │ │ - bls 0x1a09cc │ │ │ │ - beq 0x1115f4 │ │ │ │ - ldrtmi fp, [r9], r8, lsl #30 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - strbmi r2, [ip], -r1, lsl #6 │ │ │ │ - ldrtmi r2, [r9], r8, lsl #2 │ │ │ │ - strhls r4, [r4, -fp] │ │ │ │ - @ instruction: 0xf089e655 │ │ │ │ - cdpcs 4, 0, cr0, cr4, cr1, {0} │ │ │ │ - @ instruction: 0xf044bf18 │ │ │ │ - stccs 4, cr0, [r0], {1} │ │ │ │ - ldclge 4, cr15, [pc, #-508] @ 0x94ff8 │ │ │ │ - andls r9, r6, #196608 @ 0x30000 │ │ │ │ - blx 0xfe451210 │ │ │ │ - addle r2, r7, r0, lsl #16 │ │ │ │ - strcs r2, [r2, -r8, lsl #4] │ │ │ │ - @ instruction: 0xf10a9204 │ │ │ │ - bls 0x217a10 │ │ │ │ - @ instruction: 0xf04f2304 │ │ │ │ - strls r0, [r5, -r2, lsl #19] │ │ │ │ - vmin.s16 d14, d2, d27 │ │ │ │ - @ instruction: 0x1c78fb1b │ │ │ │ - @ instruction: 0xf7ca9204 │ │ │ │ - pkhbtmi pc, r1, r3, lsl #16 @ │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - bls 0x1d3c08 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - movwcs sl, #8047 @ 0x1f6f │ │ │ │ - @ instruction: 0xf10a2108 │ │ │ │ - b 0x1257a40 │ │ │ │ - adcsmi r0, fp, r9, lsl #18 │ │ │ │ - tstls r4, r0, lsl #8 │ │ │ │ - svccs 0x0002e623 │ │ │ │ - ldcne 0, cr13, [r8], #84 @ 0x54 │ │ │ │ - @ instruction: 0xf7c99206 │ │ │ │ - @ instruction: 0x4681fffb │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0058f43f │ │ │ │ - andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ - beq 0x111690 │ │ │ │ - b 0x1279a7c │ │ │ │ - bls 0x217694 │ │ │ │ + @ instruction: 0xe72c4698 │ │ │ │ + @ instruction: 0xf7ca4618 │ │ │ │ + movwcs pc, #14385 @ 0x3831 @ │ │ │ │ + ldrmi r4, [r8], r4, lsl #6 │ │ │ │ + @ instruction: 0xf8dde725 │ │ │ │ + ldrbmi r8, [sl], -r0, lsr #32 │ │ │ │ + svceq 0x000ff1b8 │ │ │ │ + blls 0x1c94bc │ │ │ │ + stmdals r2, {r0, r6, r9, sl, lr} │ │ │ │ + vpmax.u8 d15, d3, d6 │ │ │ │ + @ instruction: 0xf9aaf7f7 │ │ │ │ + stmdals r2, {r0, r1, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0059203 │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + cdpcs 0, 0, cr13, cr1, cr5, {5} │ │ │ │ + @ instruction: 0xf10a9a03 │ │ │ │ + svclt 0x00080a01 │ │ │ │ + @ instruction: 0xf43f46b9 │ │ │ │ + movwcs sl, #7770 @ 0x1e5a │ │ │ │ + tstcs r8, ip, asr #12 │ │ │ │ + ldrhtmi r4, [fp], r9 │ │ │ │ + ldrb r9, [ip], -r3, lsl #2 │ │ │ │ + streq pc, [r1], #-137 @ 0xffffff77 │ │ │ │ + svclt 0x00182e04 │ │ │ │ + streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ + @ instruction: 0xf47f2c00 │ │ │ │ + stmdals r2, {r1, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0059205 │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + andcs sp, r8, #135 @ 0x87 │ │ │ │ + andls r2, r3, #524288 @ 0x80000 │ │ │ │ + beq 0x111678 │ │ │ │ + movwcs r9, #18949 @ 0x4a05 │ │ │ │ + stmibeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + strb r9, [r2], -r4, lsl #14 │ │ │ │ + blx 0x6d1aaa │ │ │ │ + andls r1, r3, #120, 24 @ 0x7800 │ │ │ │ + @ instruction: 0xffeaf7c9 │ │ │ │ + stmdals r2, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x1fd1284 │ │ │ │ + stmdacs r0, {r0, r1, r9, fp, ip, pc} │ │ │ │ + svcge 0x006ff43f │ │ │ │ + tstcs r8, r1, lsl #6 │ │ │ │ + beq 0x1116a8 │ │ │ │ + stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-187 @ 0xffffff45 │ │ │ │ - andcs lr, r3, fp, lsl #12 │ │ │ │ - @ instruction: 0xf7c99204 │ │ │ │ - strmi pc, [r1], r5, ror #31 │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - bls 0x1d3bac │ │ │ │ + strt r9, [sl], -r3, lsl #2 │ │ │ │ + andsle r2, r5, r2, lsl #30 │ │ │ │ + andls r1, r5, #184, 24 @ 0xb800 │ │ │ │ + @ instruction: 0xffd2f7c9 │ │ │ │ + stmdals r2, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x19d12b4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - tstcs r8, r1, asr #30 │ │ │ │ - beq 0x1116bc │ │ │ │ - stmdbeq r2, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ - strcs r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ - tstls r4, r5, lsl #14 │ │ │ │ - svclt 0x0000e5f5 │ │ │ │ + movwcs sl, #8024 @ 0x1f58 │ │ │ │ + @ instruction: 0xf10a2208 │ │ │ │ + andls r0, r3, #4096 @ 0x1000 │ │ │ │ + stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ + adcsmi r9, fp, r5, lsl #20 │ │ │ │ + ldr r2, [r2], -r0, lsl #8 │ │ │ │ + andls r2, r3, #3 │ │ │ │ + @ instruction: 0xffbcf7c9 │ │ │ │ + stmdals r2, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x14512e0 │ │ │ │ + stmdacs r0, {r0, r1, r9, fp, ip, pc} │ │ │ │ + svcge 0x0041f43f │ │ │ │ + @ instruction: 0xf10a2108 │ │ │ │ + @ instruction: 0xf0490a01 │ │ │ │ + ldrtmi r0, [r3], -r2, lsl #18 │ │ │ │ + strls r2, [r4, -r0, lsl #8] │ │ │ │ + ldrb r9, [ip, #259]! @ 0x103 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - addlt r4, ip, lr, lsl #21 │ │ │ │ + addlt r4, ip, r9, asr #21 │ │ │ │ cmnpvs r1, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1743 @ 0x6cf @ │ │ │ │ andls r6, fp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ vst4.8 {d20-d23}, [pc], fp │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ strcs r4, [r0, #-512] @ 0xfffffe00 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - andshi pc, lr, #0 │ │ │ │ + andshi pc, sp, #0 │ │ │ │ vst2.8 {d29-d30}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf6240 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - bicshi pc, pc, r0 │ │ │ │ + bicshi pc, lr, r0 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24-d27}, [pc :256], r3 │ │ │ │ + vst4. {d24-d27}, [pc :256], r0 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ orrsvc pc, r8, #1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addhi pc, r3, #0 │ │ │ │ + addhi pc, r1, #0 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf7f7a804 │ │ │ │ - eoreq pc, r2, #573440 @ 0x8c000 │ │ │ │ + eoreq pc, r2, #540672 @ 0x84000 │ │ │ │ sbchi pc, r8, r0, lsl #2 │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ tstls r1, r6, lsl #10 │ │ │ │ - blls 0x226c14 │ │ │ │ + blls 0x226c58 │ │ │ │ vrhadd.s8 d18, d11, d7 │ │ │ │ - vmov.i32 d23, #2304 @ 0x00000900 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andpl lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99a07 │ │ │ │ - ldrsbt pc, [r0], r3 @ │ │ │ │ + ldrsbt pc, [r0], sp @ │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vrhadd.s8 q4, q0, q14 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ + vrhadd.s8 q4, q0, │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ vst4.16 {d29-d32}, [pc :128]! │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bicsvc pc, r0, #17 │ │ │ │ - addhi pc, fp, #0 │ │ │ │ + addhi pc, r9, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ tstmi sl, #16, 4 │ │ │ │ andls r0, r8, #-1342177268 @ 0xb000000c │ │ │ │ addhi pc, r8, r0, asr #2 │ │ │ │ @@ -136244,834 +136261,833 @@ │ │ │ │ vabal.u8 q8, d4, d2 │ │ │ │ vmla.f q8, q10, d0[0] │ │ │ │ movwmi r1, #54912 @ 0xd680 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ strls r2, [r0], #-262 @ 0xfffffefa │ │ │ │ strbeq lr, [r5, #-2630] @ 0xfffff5ba │ │ │ │ strls r9, [r1, #-258] @ 0xfffffefe │ │ │ │ - ldrbteq pc, [r9], #1611 @ 0x64b @ │ │ │ │ + ldrtne pc, [r9], #-1611 @ 0xfffff9b5 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - rsb pc, r4, r7, lsl #27 │ │ │ │ + mls r4, r1, sp, pc @ │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd0534293 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1574293 │ │ │ │ @ instruction: 0xf004a804 │ │ │ │ @ instruction: 0xf7f774d8 │ │ │ │ - @ instruction: 0xf5b4f8ab │ │ │ │ + @ instruction: 0xf5b4f8a9 │ │ │ │ ldmib sp, {r8, r9, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r8, r9, sl, ip}^ │ │ │ │ @ instruction: 0xf0003206 │ │ │ │ - @ instruction: 0xf5b4828e │ │ │ │ + @ instruction: 0xf5b4828b │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - stccs 1, cr8, [r0], {167} @ 0xa7 │ │ │ │ + stccs 1, cr8, [r0], {165} @ 0xa5 │ │ │ │ ldcvs 1, cr13, [r0, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf4106980 │ │ │ │ eorsle r0, pc, r0, ror pc @ │ │ │ │ - bl 0xff0fa454 │ │ │ │ + bl 0xff0fa498 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - vabd.s8 d25, d11, d0 │ │ │ │ - @ instruction: 0xf2c074d9 │ │ │ │ + @ instruction: 0xf64b9700 │ │ │ │ + vmov.i32 d16, #589824 @ 0x00090000 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfebd343c │ │ │ │ + blx 0xfeb53480 │ │ │ │ vmvn.i32 d30, #147 @ 0x00000093 │ │ │ │ - blcs 0xaa370 │ │ │ │ - andhi pc, r3, #0 │ │ │ │ + blcs 0xaa3b4 │ │ │ │ + andhi pc, r1, #0 │ │ │ │ @ instruction: 0xd12b2b01 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - strls r0, [r6, #-784] @ 0xfffffcf0 │ │ │ │ - stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0029308 │ │ │ │ - stmdaeq r3!, {r4, r9}^ │ │ │ │ - stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ - @ instruction: 0xf0039209 │ │ │ │ - andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r5, r4, #268435456 @ 0x10000000 │ │ │ │ - addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x954ac │ │ │ │ - andls r4, r5, #-1946157056 @ 0x8c000000 │ │ │ │ - @ instruction: 0xf7f99307 │ │ │ │ - mul sl, pc, sp @ │ │ │ │ + andcs r0, r2, #4915200 @ 0x4b0000 │ │ │ │ + @ instruction: 0xf0039506 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + andls r0, sl, #62914560 @ 0x3c00000 │ │ │ │ + @ instruction: 0x432b08e2 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + stmdbge r4, {r0, r1, r8, r9, lr} │ │ │ │ + stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ + @ instruction: 0xf0039208 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #805306368 @ 0x30000000 │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf7f92404 │ │ │ │ + and pc, sl, r9, lsr #27 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - rsbhi pc, fp, #0 │ │ │ │ - blmi 0x29d4d0 │ │ │ │ - blls 0x36f53c │ │ │ │ + rsbhi pc, r8, #0 │ │ │ │ + blmi 0x115d514 │ │ │ │ + blls 0x36f580 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, ip, r5, ror #5 │ │ │ │ + andlt r8, ip, r2, ror #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - svclt 0x000087f0 │ │ │ │ - addseq lr, r0, r8, lsr #10 │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0025700 │ │ │ │ - stmiaeq fp, {r4, r9}^ │ │ │ │ - ldmmi r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - ldmdaeq r0, {r3, ip, sp, lr, pc} │ │ │ │ - stmdbeq r2, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - vabdl.u8 , d4, d1 │ │ │ │ - stmib sp, {r7, r9, fp, ip}^ │ │ │ │ - adceq r8, r3, #8, 14 @ 0x200000 │ │ │ │ - cmpphi r4, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - strble r0, [r9, #544] @ 0x220 │ │ │ │ - ldmdbvs r3, {r1, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ - sbcle r0, r5, fp, lsl pc │ │ │ │ - @ instruction: 0xf0002f01 │ │ │ │ - ldcvs 2, cr8, [r2], {151} @ 0x97 │ │ │ │ - movweq lr, #23113 @ 0x5a49 │ │ │ │ - movweq lr, #35395 @ 0x8a43 │ │ │ │ - svceq 0x000ef012 │ │ │ │ - ldrbeq sp, [r9], r1, lsl #2 │ │ │ │ - b 0x74a83c │ │ │ │ - @ instruction: 0xd1b50f03 │ │ │ │ - @ instruction: 0xf0054630 │ │ │ │ - bicslt pc, r0, #14221312 @ 0xd90000 │ │ │ │ - @ instruction: 0xff0cf08d │ │ │ │ - andeq pc, r8, #-1073741775 @ 0xc0000031 │ │ │ │ - @ instruction: 0xf10a2312 │ │ │ │ - strmi r0, [r2], r1, lsl #12 │ │ │ │ - strvs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ - blx 0x15595a │ │ │ │ - vhsub.s8 d31, d7, d2 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ - @ instruction: 0xf6022395 │ │ │ │ - ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf81af092 │ │ │ │ - andcs r4, r1, r1, asr #12 │ │ │ │ - eorspl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - orrpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - svclt 0x00144287 │ │ │ │ - @ instruction: 0x46984690 │ │ │ │ - @ instruction: 0xfffaf7d9 │ │ │ │ - strmi r4, [r7], -r9, asr #12 │ │ │ │ - @ instruction: 0xf7d92001 │ │ │ │ - qsub8mi pc, r9, r5 @ │ │ │ │ - andcs r4, r1, r5, lsl #12 │ │ │ │ - @ instruction: 0xfff0f7d9 │ │ │ │ - @ instruction: 0x46024653 │ │ │ │ - ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - andhi pc, ip, sp, asr #17 │ │ │ │ - stmib sp, {r1, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf0a06600 │ │ │ │ - andcs pc, r1, r1, lsr #30 │ │ │ │ - vst1.16 {d30}, [pc :256], r5 │ │ │ │ - @ instruction: 0xf6cf6251 │ │ │ │ - addsmi r6, r3, #0, 4 │ │ │ │ - svcge 0x006ef47f │ │ │ │ - vmul.i q8, q10, d3[4] │ │ │ │ - stceq 5, cr4, [r2], #12 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vsubw.u8 q10, q2, d27 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - @ instruction: 0x432a1740 │ │ │ │ - ldrbvc pc, [r8, #4] @ │ │ │ │ - @ instruction: 0xf0040989 │ │ │ │ - @ instruction: 0xf5b5040f │ │ │ │ - andls r1, r8, #0, 30 │ │ │ │ - cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0000f5b5 │ │ │ │ - svcge 0x0052f47f │ │ │ │ - stmibvs sp!, {r0, r2, r8, sl, fp, sp, lr} │ │ │ │ - svcvs 0x0070f015 │ │ │ │ - svcge 0x004cf43f │ │ │ │ - tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ - strls r9, [r1, -r0, lsl #8] │ │ │ │ - strtne pc, [sp], #1609 @ 0x649 │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - cmpeq r1, r1, lsl #22 │ │ │ │ - subeq r9, r9, r2, lsl #8 │ │ │ │ - blx 0x7d3628 │ │ │ │ - stmiaeq fp, {r0, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - stmibeq sp, {r1, r3, r7, sl, fp} │ │ │ │ - strbne pc, [r0, -r1, asr #7] @ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ + stmdaeq sl, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ + strpl pc, [r0, -r1, asr #7] │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ - bicsvc pc, r8, r4 │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - streq pc, [pc], #-4 @ 0x9567c │ │ │ │ + b 0x145786c │ │ │ │ + @ instruction: 0xf0014891 │ │ │ │ + @ instruction: 0xf003010f │ │ │ │ + b 0x111618c │ │ │ │ + vabal.u8 q8, d4, d1 │ │ │ │ + @ instruction: 0xf0084203 │ │ │ │ + b 0x1157598 │ │ │ │ + @ instruction: 0xf3c40902 │ │ │ │ + b 0x12a216c │ │ │ │ + strcc r0, [r1, -r3, lsl #16] │ │ │ │ + bne 0xfe0d2478 │ │ │ │ + strhi lr, [r8, -sp, asr #19] │ │ │ │ + @ instruction: 0xf10002a3 │ │ │ │ + eoreq r8, r0, #1073741845 @ 0x40000015 │ │ │ │ + ldcvs 5, cr13, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ + svceq 0x001b6953 │ │ │ │ + svccs 0x0001d0c8 │ │ │ │ + addshi pc, r7, #0 │ │ │ │ + b 0x12f05d0 │ │ │ │ + b 0x11561a0 │ │ │ │ + @ instruction: 0xf0120308 │ │ │ │ + tstle r1, lr, lsl #30 │ │ │ │ + ldrtle r0, [fp], #1753 @ 0x6d9 │ │ │ │ + svceq 0x0003ea1a │ │ │ │ + @ instruction: 0x4630d1b8 │ │ │ │ + @ instruction: 0xf8e2f005 │ │ │ │ + @ instruction: 0xf08db3d0 │ │ │ │ + @ instruction: 0xf1c7ff09 │ │ │ │ + tstcs r2, #8, 4 @ 0x80000000 │ │ │ │ + streq pc, [r1], -sl, lsl #2 │ │ │ │ + vrsubhn.i16 d20, q10, q1 │ │ │ │ + rscseq r6, r6, r0, lsl #8 │ │ │ │ + vqdmulh.s d15, d2, d3 │ │ │ │ + mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ + orrscs pc, r5, #192, 4 │ │ │ │ + rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ + @ instruction: 0xf0926819 │ │ │ │ + @ instruction: 0x4641f817 │ │ │ │ + vhadd.s8 d18, d9, d1 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vhsub.s8 d16, d9, d8 │ │ │ │ + vqdmlal.s , d16, d1[3] │ │ │ │ + addmi r0, r7, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0x4690bf14 │ │ │ │ + @ instruction: 0xf7d94698 │ │ │ │ + @ instruction: 0x4649fffd │ │ │ │ + andcs r4, r1, r7, lsl #12 │ │ │ │ + @ instruction: 0xfff8f7d9 │ │ │ │ + strmi r4, [r5], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf7d92001 │ │ │ │ + usub8mi pc, r3, r3 @ │ │ │ │ + strtmi r4, [r9], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf8cd4638 │ │ │ │ + strls r8, [r2], #-12 │ │ │ │ + strvs lr, [r0], -sp, asr #19 │ │ │ │ + @ instruction: 0xff1ef0a0 │ │ │ │ + ldrb r2, [r8, -r1]! │ │ │ │ + addseq lr, r0, r8, lsr #10 │ │ │ │ + subsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + stmiaeq r3!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0030ca2 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0x432b0210 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + @ instruction: 0xf004432a │ │ │ │ + stmibeq r9, {r3, r4, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ + strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + svcne 0x0000f5b5 │ │ │ │ @ instruction: 0xf0009208 │ │ │ │ - @ instruction: 0xf5b1817b │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - stmdbcs r0, {r2, r4, r7, pc} │ │ │ │ - svcge 0x001ef47f │ │ │ │ - stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x0070f411 │ │ │ │ - svcge 0x0018f43f │ │ │ │ - streq pc, [r1, #-5] │ │ │ │ - strls r9, [r1, -r0, lsl #8] │ │ │ │ - ldrbne pc, [r9], #-1611 @ 0xfffff9b5 @ │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ - rsbeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf982f7f6 │ │ │ │ - stmdaeq r9, {r0, r3, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0010ca2 │ │ │ │ - @ instruction: 0xf0040110 │ │ │ │ - stmiaeq r3!, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vqdmlsl.s q9, d0, d0[0] │ │ │ │ - b 0x10db594 │ │ │ │ - vmull.u8 q8, d4, d12 │ │ │ │ - eormi r3, r7, r3, lsl #2 │ │ │ │ + @ instruction: 0xf5b58171 │ │ │ │ + @ instruction: 0xf47f0f00 │ │ │ │ + stcvs 15, cr10, [r5, #-332] @ 0xfffffeb4 │ │ │ │ + @ instruction: 0xf01569ad │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + @ instruction: 0xf001af4d │ │ │ │ + strls r0, [r1], #-257 @ 0xfffffeff │ │ │ │ + @ instruction: 0xf6499700 │ │ │ │ + vmls.i d17, d16, d1[7] │ │ │ │ + bl 0xd66a8 │ │ │ │ + strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ + @ instruction: 0xf7f60049 │ │ │ │ + udiv lr, fp, sl │ │ │ │ + stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ + @ instruction: 0xf001098d │ │ │ │ + @ instruction: 0xf003070f │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0024103 │ │ │ │ + movwmi r0, #45584 @ 0xb210 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0xf004430a │ │ │ │ + @ instruction: 0xf5b171d8 │ │ │ │ + @ instruction: 0xf3c41f00 │ │ │ │ + andls r1, r8, #64, 8 @ 0x40000000 │ │ │ │ + cmnphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ + svceq 0x0000f5b1 │ │ │ │ + addshi pc, r3, r0 │ │ │ │ + @ instruction: 0xf47f2900 │ │ │ │ + stcvs 15, cr10, [r1, #-124] @ 0xffffff84 │ │ │ │ + @ instruction: 0xf4116989 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + @ instruction: 0xf005af19 │ │ │ │ + strls r0, [r1], #-1281 @ 0xfffffaff │ │ │ │ + @ instruction: 0xf64b9700 │ │ │ │ + @ instruction: 0xf2c01499 │ │ │ │ + bl 0x1d6710 │ │ │ │ + strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ + @ instruction: 0xf7f60069 │ │ │ │ + str pc, [sl, -r1, lsl #19] │ │ │ │ + vmul.i q8, q10, d3[2] │ │ │ │ + stceq 12, cr4, [sl], {3} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 q10, q2, d10 │ │ │ │ - cmpcs r0, r3, lsl #8 │ │ │ │ - smlawteq r0, r0, r2, pc @ │ │ │ │ - addmi r4, pc, #-1946157056 @ 0x8c000000 │ │ │ │ - tstphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ + strbcs r0, [r0, -r9, asr #16] │ │ │ │ + ldrne pc, [r0, r0, asr #5]! │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + b 0x11657b4 │ │ │ │ + vsubw.u8 q8, q2, d12 │ │ │ │ + @ instruction: 0xf0043c03 │ │ │ │ + @ instruction: 0xf002040f │ │ │ │ + movwmi r0, #49680 @ 0xc210 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + b 0x1115bb0 │ │ │ │ + addmi r0, pc, #12, 4 @ 0xc0000000 │ │ │ │ + tstphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, pc, #160, 2 @ 0x28 │ │ │ │ - svccs 0x0040d034 │ │ │ │ + svccs 0x0040d033 │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {3} @ │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f411 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr14, cr15, {1} │ │ │ │ + tstcs r7, r0, lsl #8 │ │ │ │ + vrshl.s8 d25, d1, d11 │ │ │ │ + @ instruction: 0xf2c074b9 │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf94af7f6 │ │ │ │ + stmdage r4, {r0, r1, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ + ldrbvc pc, [r8], #4 @ │ │ │ │ + @ instruction: 0xff24f7f6 │ │ │ │ + svcne 0x0000f5b4 │ │ │ │ + mcrge 4, 6, pc, cr10, cr15, {3} @ │ │ │ │ + ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f013 │ │ │ │ + mcrge 4, 6, pc, cr4, cr15, {1} @ │ │ │ │ + strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ + blls 0x227050 │ │ │ │ + eorseq pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + stmib sp, {sl, ip, pc}^ │ │ │ │ + bl 0xff0e9fa4 │ │ │ │ + bls 0x255ea8 │ │ │ │ + @ instruction: 0xf990f7f6 │ │ │ │ + stcvs 6, cr14, [r1, #-716] @ 0xfffffd34 │ │ │ │ + @ instruction: 0xf0116989 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + strls sl, [r0], #-3757 @ 0xfffff153 │ │ │ │ strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - ldrbtvc pc, [r9], #-587 @ 0xfffffdb5 @ │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f69402 │ │ │ │ - ldrb pc, [r2], fp, asr #18 @ │ │ │ │ - @ instruction: 0xf004a804 │ │ │ │ - @ instruction: 0xf7f674d8 │ │ │ │ - @ instruction: 0xf5b4ff25 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - ldcvs 14, cr10, [r3, #-804]! @ 0xfffffcdc │ │ │ │ - @ instruction: 0xf013699b │ │ │ │ - @ instruction: 0xf43f0ff0 │ │ │ │ - ldmib sp, {r0, r1, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ - ldrtmi r1, [r0], -r4, lsl #8 │ │ │ │ - vqdmulh.s d25, d9, d6 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - andpl lr, r1, #3358720 @ 0x334000 │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - @ instruction: 0xf7f69a07 │ │ │ │ - ssat pc, #19, r1, lsl #19 @ │ │ │ │ - stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svcvs 0x0070f011 │ │ │ │ - mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ - strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - ldrvs pc, [r5], #585 @ 0x249 │ │ │ │ + ldrbvs pc, [r5], #585 @ 0x249 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - @ instruction: 0xe6a0f97f │ │ │ │ + @ instruction: 0xe6a2f97f │ │ │ │ stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f010 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr10, cr15, {1} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrvc pc, [sp], #585 @ 0x249 │ │ │ │ + ldrbvc pc, [sp], #585 @ 0x249 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf96cf7f6 │ │ │ │ - stcvs 6, cr14, [r1, #-564] @ 0xfffffdcc │ │ │ │ + stcvs 6, cr14, [r1, #-572] @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf005ae87 │ │ │ │ - strls r0, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf6499701 │ │ │ │ - @ instruction: 0xf2c004fd │ │ │ │ - bl 0x1d67f0 │ │ │ │ + @ instruction: 0xf005ae89 │ │ │ │ + strls r0, [r1], #-1281 @ 0xfffffaff │ │ │ │ + @ instruction: 0xf6499700 │ │ │ │ + vmvn.i32 d17, #851968 @ 0x000d0000 │ │ │ │ + bl 0x1d6830 │ │ │ │ strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ @ instruction: 0xf7f60069 │ │ │ │ - @ instruction: 0xe678f957 │ │ │ │ + @ instruction: 0xe67af957 │ │ │ │ ldmdbvs r3, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf43f0f1b │ │ │ │ - vmov.i64 q13, #0xffff00000000ffff │ │ │ │ + vmov.i64 q13, #0xffff000000ff00ff │ │ │ │ svccs 0x000154c1 │ │ │ │ - msrhi CPSR_fc, r0, asr #32 │ │ │ │ + msrhi CPSR_f, r0, asr #32 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - mrrcvs 1, 3, r8, r3, cr4 │ │ │ │ + mrrcvs 1, 3, r8, r3, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9e40c │ │ │ │ - mcrge 4, 3, pc, cr0, cr15, {1} @ │ │ │ │ + blcs 0x9e44c │ │ │ │ + mcrge 4, 3, pc, cr2, cr15, {1} @ │ │ │ │ strbmi r9, [fp], -r1, lsl #8 │ │ │ │ strbmi r2, [r2], -r7, lsl #8 │ │ │ │ - bl 0xff33a820 │ │ │ │ + bl 0xff33a860 │ │ │ │ ldrtmi r0, [r0], -sl, asr #3 │ │ │ │ vrshl.s8 d25, d0, d11 │ │ │ │ - @ instruction: 0xf2c064b9 │ │ │ │ + @ instruction: 0xf2c064f9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1d53812 │ │ │ │ - stceq 6, cr14, [r2], #316 @ 0x13c │ │ │ │ + blx 0x2053852 │ │ │ │ + stceq 6, cr14, [r2], #324 @ 0x144 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ strbpl pc, [r0], r1, asr #7 @ │ │ │ │ stmdbeq r9, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ stmibeq r5!, {r0, r1, r5, sl, fp}^ │ │ │ │ smlaldeq pc, r0, r4, r0 @ │ │ │ │ - sbchi pc, lr, r0, asr #32 │ │ │ │ + sbchi pc, sp, r0, asr #32 │ │ │ │ rsbeq r9, r2, r7, lsl #4 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002005b │ │ │ │ @ instruction: 0xf005021e │ │ │ │ movwmi r0, #42241 @ 0xa501 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x432ba904 │ │ │ │ strls r9, [r4], -r8, lsl #14 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0xff8d384e │ │ │ │ - stmiaeq sl, {r0, r1, r3, r5, r9, sl, sp, lr, pc}^ │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstmi sl, #4, 18 @ 0x10000 │ │ │ │ - andls r0, r8, #41728 @ 0xa300 │ │ │ │ + blx 0xff8d388e │ │ │ │ + stmiaeq fp, {r0, r2, r3, r5, r9, sl, sp, lr, pc}^ │ │ │ │ + strmi pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x432b2201 │ │ │ │ + stceq 3, cr9, [r3], #32 │ │ │ │ + stmdbge r4, {r1, r3, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r4, r1, #1275068416 @ 0x4c000000 │ │ │ │ - andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + movwls r5, #37377 @ 0x9201 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x958ac │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe8d389a │ │ │ │ - stceq 6, cr14, [sl], {11} │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0041280 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ + blx 0xfebd38da │ │ │ │ + stceq 6, cr14, [sl], {13} │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ strpl pc, [r0, -r1, asr #7] │ │ │ │ strbeq pc, [r0], r1, asr #7 @ │ │ │ │ stmdbeq r9, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ stmibeq r5!, {r0, r1, r5, sl, fp}^ │ │ │ │ mcrreq 0, 1, pc, r0, cr4 @ │ │ │ │ - addshi pc, lr, r0, asr #32 │ │ │ │ + addshi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf0010064 │ │ │ │ subseq r0, fp, r1, lsl #2 │ │ │ │ streq pc, [lr], #-4 │ │ │ │ @ instruction: 0xf005430c │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ stmib sp, {r3, sl, fp, sp}^ │ │ │ │ stmib sp, {r2, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf7f44306 │ │ │ │ - strb pc, [r4, #3249]! @ 0xcb1 @ │ │ │ │ + strb pc, [r6, #3249]! @ 0xcb1 @ │ │ │ │ stmibvs sp!, {r0, r2, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f015 │ │ │ │ - ldclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ + stclge 4, cr15, [r0, #252]! @ 0xfc │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ - strls r9, [r1, -r0, lsl #8] │ │ │ │ - ldrbne pc, [r5], #-1609 @ 0xfffff9b7 @ │ │ │ │ + strls r9, [r0, -r1, lsl #8] │ │ │ │ + ldrne pc, [r5], #1609 @ 0x649 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ cmpeq r1, r1, lsl #22 │ │ │ │ subeq r9, r9, r2, lsl #8 │ │ │ │ @ instruction: 0xf8aef7f6 │ │ │ │ - stcvs 5, cr14, [r1, #-828] @ 0xfffffcc4 │ │ │ │ + stcvs 5, cr14, [r1, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - smlabtcs r7, r9, sp, sl │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - vhadd.s8 d28, d9, d0 │ │ │ │ - vmvn.i32 d22, #851968 @ 0x000d0000 │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf89cf7f6 │ │ │ │ - ldcvs 5, cr14, [r0, #-756]! @ 0xfffffd0c │ │ │ │ - @ instruction: 0xf0106980 │ │ │ │ - @ instruction: 0xf43f0ff0 │ │ │ │ - bl 0xff10103c │ │ │ │ - ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - vrshl.s8 d25, d1, d9 │ │ │ │ - vmls.i d23, d0, d1[1] │ │ │ │ - strls r0, [r0, -r8, lsl #8] │ │ │ │ + strls sl, [r0], #-3531 @ 0xfffff235 │ │ │ │ + strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ + ldrbtvs pc, [sp], #-585 @ 0xfffffdb7 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - str pc, [sl, #2185]! @ 0x889 │ │ │ │ - stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - stcge 4, cr15, [r4, #252]! @ 0xfc │ │ │ │ - streq pc, [r1, #-5] │ │ │ │ - strls r9, [r1, -r0, lsl #8] │ │ │ │ - strteq pc, [r5], #1609 @ 0x649 │ │ │ │ + strb pc, [r0, #2205] @ 0x89d @ │ │ │ │ + stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f010 │ │ │ │ + ldcge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ + strvc pc, [r5], #585 @ 0x249 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ - rsbeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf874f7f6 │ │ │ │ - stcvs 5, cr14, [r3, #-596] @ 0xfffffdac │ │ │ │ - @ instruction: 0xf013699b │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - stmiaeq fp, {r0, r1, r2, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0030c8a │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r4, #45315 @ 0xb103 │ │ │ │ - @ instruction: 0xf0010861 │ │ │ │ - strls r0, [r1, #-272] @ 0xfffffef0 │ │ │ │ + strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ + @ instruction: 0xf88af7f6 │ │ │ │ + stcvs 5, cr14, [r1, #-692] @ 0xfffffd4c │ │ │ │ + @ instruction: 0xf0116989 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + @ instruction: 0xf005ada7 │ │ │ │ + strls r0, [r1], #-1281 @ 0xfffffaff │ │ │ │ + @ instruction: 0xf6499700 │ │ │ │ + vmls.i d16, d16, d1[5] │ │ │ │ + bl 0x1d69f4 │ │ │ │ + strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ + @ instruction: 0xf7f60069 │ │ │ │ + ldr pc, [r8, #2165] @ 0x875 │ │ │ │ + ldmibvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + svcvs 0x0070f013 │ │ │ │ + ldcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ + stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + stmdaeq r1!, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0029501 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + @ instruction: 0x432a040f │ │ │ │ + tstcs r7, ip, lsl #6 │ │ │ │ + vshl.s8 d25, d0, d9 │ │ │ │ + vaddhn.i16 d23, q0, │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf852f7f6 │ │ │ │ + andls lr, r7, #490733568 @ 0x1d400000 │ │ │ │ + @ instruction: 0xf004010a │ │ │ │ + @ instruction: 0x0129040f │ │ │ │ andseq pc, r0, #2 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x959d0 │ │ │ │ - movwmi r4, #49962 @ 0xc32a │ │ │ │ - strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - strbtvs pc, [sp], #585 @ 0x249 @ │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f69402 │ │ │ │ - ldrb pc, [r2, #-2129]! @ 0xfffff7af @ │ │ │ │ - tsteq sl, r7, lsl #4 │ │ │ │ - streq pc, [pc], #-4 @ 0x959f0 │ │ │ │ - @ instruction: 0xf0020129 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - @ instruction: 0x4322030f │ │ │ │ - ldreq pc, [r0], #-1 │ │ │ │ - @ instruction: 0x4323a904 │ │ │ │ - stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ - movwcs r2, #4869 @ 0x1305 │ │ │ │ - @ instruction: 0xf7f69308 │ │ │ │ - ldrb pc, [ip, #-2833] @ 0xfffff4ef @ │ │ │ │ - subeq r9, sl, r8, lsl #4 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - teqmi r2, #1073741834 @ 0x4000000a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf0019205 │ │ │ │ - stmdbge r4, {r4, r9} │ │ │ │ - @ instruction: 0xf0044313 │ │ │ │ - strls r0, [r4, -r7, lsl #8] │ │ │ │ - movwmi lr, #27085 @ 0x69cd │ │ │ │ - movwls r2, #37633 @ 0x9301 │ │ │ │ - ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ - strls lr, [r1], #-1349 @ 0xfffffabb │ │ │ │ - strcs r4, [r6], #-1611 @ 0xfffff9b5 │ │ │ │ - strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ - biceq lr, sl, sl, asr #23 │ │ │ │ - vrshl.s8 d25, d0, d11 │ │ │ │ - vmov.i32 q11, #589824 @ 0x00090000 │ │ │ │ - strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x16d3a44 │ │ │ │ - @ instruction: 0xf892e535 │ │ │ │ - @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1166a8 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - strb r2, [r8], r1, lsl #6 │ │ │ │ - @ instruction: 0xf4136b93 │ │ │ │ - andle r6, r9, r0, ror pc │ │ │ │ - @ instruction: 0xf4036c53 │ │ │ │ - blcc 0x96844 │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - ldr sl, [sp, #-3420] @ 0xfffff2a4 │ │ │ │ + @ instruction: 0xf0014322 │ │ │ │ + stmdbge r4, {r4, sl} │ │ │ │ + strls r4, [r4], -r3, lsr #6 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + movwls r2, #33537 @ 0x8301 │ │ │ │ + blx 0x553a2a │ │ │ │ + andls lr, r8, #398458880 @ 0x17c00000 │ │ │ │ + @ instruction: 0xf002004a │ │ │ │ + @ instruction: 0x01290202 │ │ │ │ + @ instruction: 0xf0034332 │ │ │ │ + andls r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ + andseq pc, r0, #1 │ │ │ │ + tstmi r3, #4, 18 @ 0x10000 │ │ │ │ + streq pc, [r7], #-4 │ │ │ │ + stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ + movwcs r4, #4870 @ 0x1306 │ │ │ │ + @ instruction: 0xf7f49309 │ │ │ │ + strb pc, [r8, #-3091] @ 0xfffff3ed @ │ │ │ │ + strbmi r9, [fp], -r1, lsl #8 │ │ │ │ + strbmi r2, [r2], -r6, lsl #8 │ │ │ │ + bl 0xff33aa94 │ │ │ │ + strls r0, [r0, #-458] @ 0xfffffe36 │ │ │ │ + ldrvs pc, [r9], #587 @ 0x24b │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f99403 │ │ │ │ + ldr pc, [r8, #-2661]! @ 0xfffff59b │ │ │ │ umaalcc pc, r7, r2, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - ldr sl, [r1, #-3408] @ 0xfffff2b0 │ │ │ │ - mrc2 2, 6, pc, cr2, cr1, {0} │ │ │ │ + blvs 0xfe58f5d8 │ │ │ │ + svcvs 0x0070f413 │ │ │ │ + mrrcvs 0, 0, sp, r3, cr9 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0x9e6cc │ │ │ │ + ldclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ + @ instruction: 0xf892e520 │ │ │ │ + @ instruction: 0xf0033047 │ │ │ │ + blcs 0x116714 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + blcs 0x9e6e4 │ │ │ │ + ldclge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ + vqrshl.s16 d14, d4, d1 │ │ │ │ + svclt 0x0000fed3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebeccb4 │ │ │ │ + bl 0xfebeccf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - stc2l 7, cr15, [lr, #-868]! @ 0xfffffc9c │ │ │ │ + ldc2l 7, cr15, [r0, #-868]! @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000bcef │ │ │ │ + svclt 0x0000bceb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecce4 │ │ │ │ + bl 0xfebecd24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - ldc2l 7, cr15, [r6, #-868] @ 0xfffffc9c │ │ │ │ + ldc2l 7, cr15, [r8, #-868] @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000bd43 │ │ │ │ + svclt 0x0000bd3f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecd14 │ │ │ │ + bl 0xfebecd54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r1, lsl fp @ │ │ │ │ + andlt pc, r3, sp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr r4 │ │ │ │ + strdeq sl, [r7], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecd64 │ │ │ │ + bl 0xfebecda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r9, ror #21 │ │ │ │ + andlt pc, r3, r5, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror #7 │ │ │ │ + addeq sl, r7, r6, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecdb4 │ │ │ │ + bl 0xfebecdf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r1, asr #21 │ │ │ │ + @ instruction: 0xb003fabd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r7, r6, r3 │ │ │ │ + addeq sl, r7, r6, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece04 │ │ │ │ + bl 0xfebece44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - mullt r3, r9, sl │ │ │ │ + mullt r3, r5, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr #6 │ │ │ │ + addeq sl, r7, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece54 │ │ │ │ + bl 0xfebece94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r1, ror sl @ │ │ │ │ + andlt pc, r3, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r7], r6 │ │ │ │ + @ instruction: 0x0087a2b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecea4 │ │ │ │ + bl 0xfebecee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r9, asr #20 │ │ │ │ + andlt pc, r3, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr #5 │ │ │ │ + addeq sl, r7, r6, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecef4 │ │ │ │ + bl 0xfebecf34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r1, lsr #20 │ │ │ │ + andlt pc, r3, sp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr r2 │ │ │ │ + addeq sl, r7, r6, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf44 │ │ │ │ + bl 0xfebecf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsl #4 │ │ │ │ + addeq sl, r7, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf94 │ │ │ │ + bl 0xfebecfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, sp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0087a1b6 │ │ │ │ + addeq sl, r7, r6, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecfe4 │ │ │ │ + bl 0xfebed024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r9, lsr #19 │ │ │ │ + andlt pc, r3, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror #2 │ │ │ │ + addeq sl, r7, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed034 │ │ │ │ + bl 0xfebed074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r1, lsl #19 │ │ │ │ + andlt pc, r3, sp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsl r1 │ │ │ │ + ldrdeq sl, [r7], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed084 │ │ │ │ + bl 0xfebed0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r9, asr r9 @ │ │ │ │ + andlt pc, r3, r5, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr #1 │ │ │ │ + addeq sl, r7, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed0d4 │ │ │ │ + bl 0xfebed114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r1, lsr r9 @ │ │ │ │ + andlt pc, r3, sp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror r0 │ │ │ │ + addeq sl, r7, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed124 │ │ │ │ + bl 0xfebed164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r9, lsl #18 │ │ │ │ + andlt pc, r3, r5, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr #32 │ │ │ │ + addeq r9, r7, r6, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed174 │ │ │ │ + bl 0xfebed1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r1, ror #17 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r7], r6 │ │ │ │ + umulleq r9, r7, r6, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed1c4 │ │ │ │ + bl 0xfebed204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - @ instruction: 0xb003f8b9 │ │ │ │ + @ instruction: 0xb003f8b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r6, lsl #31 │ │ │ │ + addeq r9, r7, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed214 │ │ │ │ + bl 0xfebed254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - mullt r3, r1, r8 │ │ │ │ + andlt pc, r3, sp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r6, lsr pc │ │ │ │ + strdeq r9, [r7], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed264 │ │ │ │ + bl 0xfebed2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r9, ror #16 │ │ │ │ + andlt pc, r3, r5, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r6, ror #29 │ │ │ │ + addeq r9, r7, r6, lsr #29 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldclt 0, cr15, [r4], {145} @ 0x91 │ │ │ │ + ldclt 0, cr15, [r0], {145} @ 0x91 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - bllt 0xfe452300 │ │ │ │ + bllt 0xfe352340 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebed2c4 │ │ │ │ + bl 0xfebed304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ @ instruction: 0xf890bb4c │ │ │ │ ldmdblt sl, {r2, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, r4, r0, r8 @ │ │ │ │ eorsle r4, r2, r1, lsl r3 │ │ │ │ @@ -137082,57 +137098,57 @@ │ │ │ │ strtmi r6, [r1], -r3, asr #26 │ │ │ │ strcs r6, [r1], #-2178 @ 0xfffff77e │ │ │ │ strvs pc, [r0], #-711 @ 0xfffffd39 │ │ │ │ movwcs r1, #6866 @ 0x1ad2 │ │ │ │ movwmi pc, #711 @ 0x2c7 @ │ │ │ │ svclt 0x00182a02 │ │ │ │ andcs r4, r1, #36700160 @ 0x2300000 │ │ │ │ - mrrc2 7, 12, pc, r2, cr13 @ │ │ │ │ + stc2 7, cr15, [ip], #-820 @ 0xfffffccc │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ movwcs r1, #41160 @ 0xa0c8 │ │ │ │ mvnvc pc, #202375168 @ 0xc100000 │ │ │ │ @ instruction: 0xf0112201 │ │ │ │ strls r6, [r0], #-3968 @ 0xfffff080 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0x10d407a │ │ │ │ + blx 0x7540ba │ │ │ │ @ instruction: 0xf8d0e7e4 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf7d9d402 │ │ │ │ - @ instruction: 0xe7ddf9b9 │ │ │ │ - msrmi CPSR_f, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xe7ddf9bb │ │ │ │ + movtmi pc, #586 @ 0x24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmpppl r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r0, r5, asr #4 │ │ │ │ + addpl pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1dc22fa │ │ │ │ svclt 0x0000fbc9 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0944300 │ │ │ │ - svclt 0x0000b843 │ │ │ │ + svclt 0x0000b83f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - ldmdalt r0, {r2, r4, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt ip, {r2, r4, r7, ip, sp, lr, pc} │ │ │ │ strlt r0, [r0, #-2762] @ 0xfffff536 │ │ │ │ - b 0x14590c0 │ │ │ │ + b 0x1459100 │ │ │ │ vqdmulh.s q8, , d1[0] │ │ │ │ @ instruction: 0xf0025e80 │ │ │ │ @ instruction: 0xf003021e │ │ │ │ - b 0x1116e1c │ │ │ │ + b 0x1116e5c │ │ │ │ @ instruction: 0xf00c020e │ │ │ │ addvs r0, r2, lr, lsl ip │ │ │ │ sbcne pc, r0, #67108867 @ 0x4000003 │ │ │ │ smlalbtne pc, r0, r1, r3 @ │ │ │ │ - b 0x10e6e04 │ │ │ │ + b 0x10e6e44 │ │ │ │ stmib r0, {r2, r3, r8}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @@ -137179,665 +137195,669 @@ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146ac98 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - ldrlt r0, [r0], #-798 @ 0xfffffce2 │ │ │ │ - @ instruction: 0xf00c4313 │ │ │ │ - vmov.i32 d16, #40703 @ 0x00009eff │ │ │ │ - vmlal.u , d1, d0[0] │ │ │ │ - b 0x11272b0 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - andvs r1, r4, r0, asr #3 │ │ │ │ - @ instruction: 0xf85d6083 │ │ │ │ - sbcvs r4, r2, r4, lsl #22 │ │ │ │ - andcs r6, r0, r1, asr #32 │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + ldrlt r0, [r0], #-3102 @ 0xfffff3e2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubl.u8 , d17, d0 │ │ │ │ + tstmi r3, #192, 8 @ 0xc0000000 │ │ │ │ + smlabtmi r0, r1, r3, pc @ │ │ │ │ + andvs r6, r1, r4, asr #32 │ │ │ │ + blmi 0x1d4474 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xff3c3314 │ │ │ │ - orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf0040bca │ │ │ │ - tstmi ip, #503316480 @ 0x1e000000 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - tstmi sl, #4 │ │ │ │ - @ instruction: 0xf0030c0b │ │ │ │ - @ instruction: 0xf85d0304 │ │ │ │ - subsmi r4, r3, r4, lsl #22 │ │ │ │ - @ instruction: 0xf002004a │ │ │ │ - vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - tstmi r1, #64, 2 │ │ │ │ - movwne lr, #6592 @ 0x19c0 │ │ │ │ + b 0x145643c │ │ │ │ + @ instruction: 0xf3c13cd1 │ │ │ │ + @ instruction: 0xf0021340 │ │ │ │ + strlt r0, [r0, #-542] @ 0xfffffde2 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + beq 0xff31de28 │ │ │ │ + stceq 0, cr15, [r2], {12} │ │ │ │ + stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + @ instruction: 0x0c0eea4c │ │ │ │ + movweq pc, #16387 @ 0x4003 @ │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + b 0xfe166f6c │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + @ instruction: 0xf85d0c00 │ │ │ │ + svclt 0x0000fb04 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + b 0x11193e4 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + addvs r5, r2, r0, lsl #25 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + movwne lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146ad1c │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + b 0x111941c │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + addvs r5, r2, r0, lsl #25 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ movwne lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r2, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146ad50 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + ldrlt r0, [r0], #-2763 @ 0xfffff535 │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, sp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146ad84 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - ldrlt r0, [r0], #-798 @ 0xfffffce2 │ │ │ │ - @ instruction: 0xf00c4313 │ │ │ │ - vmov.i32 d16, #40703 @ 0x00009eff │ │ │ │ - vmlal.u , d1, d0[0] │ │ │ │ - b 0x111b69c │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - stmib r0, {r8, lr}^ │ │ │ │ - andvs r4, r1, r1, lsl #6 │ │ │ │ - blmi 0x1d4520 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ + strmi pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + vmls.i , , d0[0] │ │ │ │ + b 0x112a9f0 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + stmib r0, {r2, r6, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3202 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed5c4 │ │ │ │ + bl 0xfebed614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x9602c │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x9607c │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - cdp2 0, 11, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 0, 10, cr15, cr12, cr13, {4} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0914030 │ │ │ │ - svclt 0x0000baeb │ │ │ │ - addeq r9, r7, r4, lsl #23 │ │ │ │ + svclt 0x0000badf │ │ │ │ + addeq r9, r7, r4, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed614 │ │ │ │ + bl 0xfebed664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x9607c │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x960cc │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - cdp2 0, 9, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr13, {4} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0914030 │ │ │ │ - svclt 0x0000bac3 │ │ │ │ - addeq r9, r7, r4, lsr fp │ │ │ │ + svclt 0x0000bab7 │ │ │ │ + addeq r9, r7, r4, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed664 │ │ │ │ + bl 0xfebed6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x960cc │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x9611c │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - cdp2 0, 6, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr13, {4} │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ strtmi r4, [r1], -r0, lsl #6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mcrlt 0, 5, pc, cr14, cr3, {4} @ │ │ │ │ - addeq r9, r7, r4, ror #21 │ │ │ │ + mcrlt 0, 5, pc, cr2, cr3, {4} @ │ │ │ │ + umulleq r9, r7, r4, sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7160a0 │ │ │ │ + blmi 0x7160c0 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495dd4 │ │ │ │ + blmi 0x495df4 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, lsr #28 │ │ │ │ + andlt pc, r3, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, lsl #21 │ │ │ │ - addeq r9, r7, r8, asr sl │ │ │ │ + addeq r9, r7, r0, lsr sl │ │ │ │ + addeq r9, r7, r8, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x716014 │ │ │ │ + blmi 0x716034 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495d48 │ │ │ │ + blmi 0x495d68 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r9, [r7], r4 │ │ │ │ - addeq r9, r7, ip, asr #19 │ │ │ │ + addeq r9, r7, r4, lsr #19 │ │ │ │ + addeq r9, r7, ip, ror r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x716058 │ │ │ │ + blmi 0x716078 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495cbc │ │ │ │ + blmi 0x495cdc │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - mullt r3, r9, sp │ │ │ │ + andlt pc, r3, sp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r8, ror #18 │ │ │ │ - addeq r9, r7, r0, asr #18 │ │ │ │ + addeq r9, r7, r8, lsl r9 │ │ │ │ + strdeq r9, [r7], r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d5efc │ │ │ │ + blmi 0x7d5f1c │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -r5, ror #26 │ │ │ │ + @ instruction: 0x4621fd59 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494d14 │ │ │ │ + blmi 0x494d34 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, asr #26 │ │ │ │ + andlt pc, r3, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrdeq r9, [r7], ip │ │ │ │ - addeq r9, r7, r8, lsr #17 │ │ │ │ + addeq r9, r7, ip, lsl #17 │ │ │ │ + addeq r9, r7, r8, asr r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d5e64 │ │ │ │ + blmi 0x7d5e84 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631fd19 │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #26 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494c7c │ │ │ │ + blmi 0x494c9c │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, lsl #26 │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, asr #16 │ │ │ │ - addeq r9, r7, r0, lsl r8 │ │ │ │ + strdeq r9, [r7], r4 │ │ │ │ + addeq r9, r7, r0, asr #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d5dcc │ │ │ │ + blmi 0x7d5dec │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -sp, asr #25 │ │ │ │ + strtmi pc, [r1], -r1, asr #25 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494be4 │ │ │ │ + blmi 0x494c04 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003fcb5 │ │ │ │ + andlt pc, r3, r9, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, lsr #15 │ │ │ │ - addeq r9, r7, r8, ror r7 │ │ │ │ + addeq r9, r7, ip, asr r7 │ │ │ │ + addeq r9, r7, r8, lsr #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d5d34 │ │ │ │ + blmi 0x7d5d54 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -r1, lsl #25 @ │ │ │ │ + @ instruction: 0x4631fc75 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494b4c │ │ │ │ + blmi 0x494b6c │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, ror #24 │ │ │ │ + andlt pc, r3, sp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, lsl r7 │ │ │ │ - addeq r9, r7, r0, ror #13 │ │ │ │ + addeq r9, r7, r4, asr #13 │ │ │ │ + umulleq r9, r7, r0, r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x815d6c │ │ │ │ + blmi 0x815d8c │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631fc35 │ │ │ │ + ldrtmi pc, [r1], -r9, lsr #24 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - ldc2l 0, cr15, [lr], #-588 @ 0xfffffdb4 │ │ │ │ + ldc2l 0, cr15, [r2], #-588 @ 0xfffffdb4 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r4], #-3 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmibne r3, {sl, sp, lr}^ │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [ip], {141} @ 0x8d │ │ │ │ + ldc2 0, cr15, [r0], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - addeq r9, r7, ip, ror r6 │ │ │ │ - addeq r9, r7, r6, asr #12 │ │ │ │ + addeq r9, r7, ip, lsr #12 │ │ │ │ + strdeq r9, [r7], r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x815cd0 │ │ │ │ + blmi 0x815cf0 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -r7, ror #23 │ │ │ │ + @ instruction: 0x4621fbdb │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - ldc2 0, cr15, [r0], #-588 @ 0xfffffdb4 │ │ │ │ + stc2 0, cr15, [r4], #-588 @ 0xfffffdb4 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r5], #-3 │ │ │ │ stmib sp, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, ip, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff452bfe │ │ │ │ + blx 0xff152c4e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - addeq r9, r7, r0, ror #11 │ │ │ │ - addeq r9, r7, sl, lsr #11 │ │ │ │ + umulleq r9, r7, r0, r5 │ │ │ │ + addeq r9, r7, sl, asr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x895b64 │ │ │ │ + blmi 0x895b84 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631fb99 │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #23 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - strtmi pc, [r1], -pc, asr #31 │ │ │ │ + strtmi pc, [r1], -r3, asr #31 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x496970 │ │ │ │ + blmi 0x496990 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, fp, ror fp @ │ │ │ │ + andlt pc, r3, pc, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, asr #10 │ │ │ │ - addeq r9, r7, r4, lsl #10 │ │ │ │ + strdeq r9, [r7], r4 │ │ │ │ + @ instruction: 0x008794b4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x895ac0 │ │ │ │ + blmi 0x895ae0 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #22 @ │ │ │ │ + @ instruction: 0x4631fb3b │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - qsub16mi pc, r1, sp @ │ │ │ │ + qsub16mi pc, r1, r1 @ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x4968cc │ │ │ │ + blmi 0x4968ec │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, lsr #22 │ │ │ │ + andlt pc, r3, sp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, lsr #9 │ │ │ │ - addeq r9, r7, r0, ror #8 │ │ │ │ + addeq r9, r7, r0, asr r4 │ │ │ │ + addeq r9, r7, r0, lsl r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x8d5aec │ │ │ │ + blmi 0x8d5b0c │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631faf5 │ │ │ │ + ldrtmi pc, [r1], -r9, ror #21 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1052dd6 │ │ │ │ + blx 0xd52e26 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0934300 │ │ │ │ - blmi 0x495874 │ │ │ │ + blmi 0x495894 │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r9, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r9, [r7], ip │ │ │ │ - @ instruction: 0x008793b8 │ │ │ │ + addeq r9, r7, ip, lsr #7 │ │ │ │ + addeq r9, r7, r8, ror #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebedde0 │ │ │ │ + bl 0xfebede30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0xff352e22 │ │ │ │ + blx 0xff052e72 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r2], #576 @ 0x240 │ │ │ │ + ldc2l 0, cr15, [r6], {144} @ 0x90 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08d442a │ │ │ │ - andlt pc, r2, r3, ror sl @ │ │ │ │ + andlt pc, r2, r7, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r9, r7, r6, asr #6 │ │ │ │ + strdeq r9, [r7], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebede48 │ │ │ │ + bl 0xfebede98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0xfe652e8a │ │ │ │ + blx 0xfe352eda │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [lr], #576 @ 0x240 │ │ │ │ + stc2 0, cr15, [r2], #576 @ 0x240 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08d442a │ │ │ │ - andlt pc, r2, pc, lsr sl @ │ │ │ │ + andlt pc, r2, r3, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r9, [r7], lr │ │ │ │ + addeq r9, r7, lr, lsl #5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebedebc │ │ │ │ + bl 0xfebedf0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ ldcvs 6, cr4, [r2], {4} │ │ │ │ mvnseq pc, r2, lsl r0 @ │ │ │ │ stmdavs r8!, {r0, r2, r3, ip, lr, pc}^ │ │ │ │ stmdacs r1, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @@ -137854,168 +137874,168 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ svclt 0x00080fe0 │ │ │ │ mvnle r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - teqplt r8, #3391488 @ p-variant is OBSOLETE @ 0x33c000 │ │ │ │ + teqplt r8, #3260416 @ p-variant is OBSOLETE @ 0x31c000 │ │ │ │ @ instruction: 0x3600e9d5 │ │ │ │ cdpcs 3, 0, cr11, cr10, cr3, {2} │ │ │ │ ldm pc, {r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbvs r6, {r1, r2, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x06535353 │ │ │ │ - bleq 0x358550 │ │ │ │ + bleq 0x3585a0 │ │ │ │ @ instruction: 0xf8d4000b │ │ │ │ - blcs 0xe3030 │ │ │ │ + blcs 0xe3080 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbcc pc, [r2], r6, lsl #4 @ │ │ │ │ - blx 0xfecd2f84 │ │ │ │ + blx 0xfe9d2fd4 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ adcseq r4, r2, r7, lsl #12 │ │ │ │ - blx 0xfebd2faa │ │ │ │ + blx 0xfe8d2ffa │ │ │ │ stmdbcs pc, {r0, r3, r5, r7, fp, sp, lr} @ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x1654c86 │ │ │ │ + blx 0xad4cd6 │ │ │ │ ldr r2, [r4, r1]! │ │ │ │ bfi r4, r9, #12, #4 │ │ │ │ ldmdale r6!, {r1, r3, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f026 │ │ │ │ - andeq r6, r9, sp, ror #26 │ │ │ │ - andeq r6, r9, r3, lsr lr │ │ │ │ - andeq r6, r9, r7, ror #27 │ │ │ │ - andeq r6, r9, r7, ror #27 │ │ │ │ - andeq r6, r9, r7, ror #27 │ │ │ │ - andeq r6, r9, sp, ror #26 │ │ │ │ - andeq r6, r9, sp, ror #26 │ │ │ │ - andeq r6, r9, sp, ror #26 │ │ │ │ - andeq r6, r9, r9, ror lr │ │ │ │ - andeq r6, r9, sp, lsr #27 │ │ │ │ - andeq r6, r9, sp, lsr #27 │ │ │ │ + @ instruction: 0x00096dbd │ │ │ │ + andeq r6, r9, r3, lsl #29 │ │ │ │ + andeq r6, r9, r7, lsr lr │ │ │ │ + andeq r6, r9, r7, lsr lr │ │ │ │ + andeq r6, r9, r7, lsr lr │ │ │ │ + @ instruction: 0x00096dbd │ │ │ │ + @ instruction: 0x00096dbd │ │ │ │ + @ instruction: 0x00096dbd │ │ │ │ + andeq r6, r9, r9, asr #29 │ │ │ │ + strdeq r6, [r9], -sp │ │ │ │ + strdeq r6, [r9], -sp │ │ │ │ @ instruction: 0xf08c68ae │ │ │ │ - @ instruction: 0x4632fa7f │ │ │ │ + @ instruction: 0x4632fa73 │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r4, lsl #4 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - strb pc, [sp, fp, asr #20] @ │ │ │ │ + bfi pc, sp, (invalid: 20:13) @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0x1617298 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ + blmi 0x16172e8 │ │ │ │ subsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a49000 │ │ │ │ - andcs pc, r0, r9, asr fp @ │ │ │ │ - cmpppl r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, asr #22 │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, asr fp │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - blx 0x1453492 │ │ │ │ - blcs 0x4710b0 │ │ │ │ + blx 0x11534e2 │ │ │ │ + blcs 0x471100 │ │ │ │ @ instruction: 0xf08cd05b │ │ │ │ - blmi 0x13d5760 │ │ │ │ + blmi 0x13d5780 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xf954f08d │ │ │ │ + @ instruction: 0xf948f08d │ │ │ │ stmiavs sp!, {r2, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xfd306c │ │ │ │ + blx 0xcd30bc │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xed4d5c │ │ │ │ + blx 0x354dac │ │ │ │ @ instruction: 0xee1d4a3d │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ andcs r0, r0, #148, 2 @ 0x25 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf94cf08d │ │ │ │ + @ instruction: 0xf940f08d │ │ │ │ @ instruction: 0xf7d84620 │ │ │ │ - @ instruction: 0xe779fb5f │ │ │ │ + @ instruction: 0xe779fb59 │ │ │ │ @ instruction: 0xf08c68ae │ │ │ │ - @ instruction: 0x4601fa19 │ │ │ │ + strmi pc, [r1], -sp, lsl #20 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - @ instruction: 0x4631fa15 │ │ │ │ + ldrtmi pc, [r1], -r7, ror #19 @ │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904280 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - @ instruction: 0x4620f9df │ │ │ │ - blx 0x11d4e12 │ │ │ │ + @ instruction: 0x4620f9b1 │ │ │ │ + blx 0x1054e62 │ │ │ │ @ instruction: 0xf04fe75e │ │ │ │ @ instruction: 0x46384170 │ │ │ │ - @ instruction: 0xff2ef7c7 │ │ │ │ + @ instruction: 0xff00f7c7 │ │ │ │ @ instruction: 0xf08ce758 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46072395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0926819 │ │ │ │ - @ instruction: 0xf04ffaf1 │ │ │ │ + @ instruction: 0xf04ffae5 │ │ │ │ @ instruction: 0x46394270 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - @ instruction: 0xe73dfc7b │ │ │ │ + ldr pc, [sp, -pc, ror #24]! │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf7c82895 │ │ │ │ - tstpcs r0, fp, ror #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, lsr r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c84620 │ │ │ │ - stmiavs r8!, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr12, {4} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr12, {4} │ │ │ │ stmdavs r8!, {r1, r2, r9, sl, lr}^ │ │ │ │ - cdp2 0, 8, cr15, cr14, cr12, {4} │ │ │ │ + cdp2 0, 8, cr15, cr2, cr12, {4} │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ andls r4, r1, lr, lsl r4 │ │ │ │ @ instruction: 0x9600443b │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - stmdavs lr!, {r0, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs lr!, {r0, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000e70a │ │ │ │ - eorseq sl, r3, ip, lsr r4 │ │ │ │ - addeq r9, r7, r0, asr #2 │ │ │ │ - addeq r9, r7, r2, lsl #2 │ │ │ │ - addeq r9, r7, lr, lsr r0 │ │ │ │ + eorseq sl, r3, r4, asr r4 │ │ │ │ + strdeq r9, [r7], r0 │ │ │ │ + strheq r9, [r7], r2 │ │ │ │ + addeq r8, r7, lr, ror #31 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x145ac84 │ │ │ │ + b 0x145acd4 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -138029,144 +138049,144 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebee1dc │ │ │ │ + bl 0xfebee22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0x1174a8 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ + blmi 0x1174f8 │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - blx 0x1553688 │ │ │ │ - eorseq sl, r3, ip, asr #8 │ │ │ │ + blx 0x12536d8 │ │ │ │ + eorseq sl, r3, r4, ror #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee204 │ │ │ │ + bl 0xfebee254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ umulllt r5, r3, r0, r0 │ │ │ │ cmple r6, r0, lsl #26 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ andcs sp, r1, r5, rrx │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf042bdf0 │ │ │ │ - ldrdlt pc, [r8, -sp] │ │ │ │ + ldrdlt pc, [r8, -r1] │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ ldrbtmi r2, [fp], #-1429 @ 0xfffffa6b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ ldmpl sl!, {r2, r4, r7, r8}^ │ │ │ │ stmdavs r8, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf83cf08d │ │ │ │ + @ instruction: 0xf830f08d │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ mcrcs 0, 0, r3, cr0, cr5, {5} │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ @ instruction: 0xf89420b4 │ │ │ │ - bcs 0xa3344 │ │ │ │ + bcs 0xa3394 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r6, r2, r6, ror #1 │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ - @ instruction: 0xf914f08c │ │ │ │ + @ instruction: 0xf908f08c │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #5 │ │ │ │ - blx 0x4d32e0 │ │ │ │ + blx 0x1d3330 │ │ │ │ umlalscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf06f8094 │ │ │ │ strtmi r0, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #152576 @ 0x25400 │ │ │ │ + andcs pc, r4, #140288 @ 0x22400 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54188 │ │ │ │ - movwcs pc, #2263 @ 0x8d7 @ │ │ │ │ + movwcs pc, #2217 @ 0x8a9 @ │ │ │ │ adcscc pc, r3, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01d │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strls r2, [r0, #-256] @ 0xffffff00 │ │ │ │ - blx 0x1f55002 │ │ │ │ + blx 0x13d5052 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r3, r2, r6, ror #1 │ │ │ │ @ instruction: 0xf890e799 │ │ │ │ vqadd.s8 d19, d23, d19 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ - blcs 0xa0750 │ │ │ │ + blcs 0xa07a0 │ │ │ │ @ instruction: 0xf894d1c4 │ │ │ │ - blcs 0xa33d4 │ │ │ │ + blcs 0xa3424 │ │ │ │ vhadd.s8 d29, d23, d13 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ mrc 5, 0, r2, cr13, cr5, {4} │ │ │ │ @ instruction: 0xf8947f70 │ │ │ │ @ instruction: 0xf08c60b1 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strtcc pc, [r3], -r6, lsl #4 │ │ │ │ @ instruction: 0x463200b6 │ │ │ │ @ instruction: 0xf0924606 │ │ │ │ - blmi 0xbd5848 │ │ │ │ + blmi 0xbd5868 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp!, {r1, r3, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stcvs 15, cr15, [r3, #-900]! @ 0xfffffc7c │ │ │ │ + stcvs 15, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andsle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf08c2000 │ │ │ │ - andcs pc, r4, #6336 @ 0x18c0 │ │ │ │ + andcs pc, r4, #5568 @ 0x15c0 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf87ef7c5 │ │ │ │ - blvs 0xfe7325fc │ │ │ │ + @ instruction: 0xf850f7c5 │ │ │ │ + blvs 0xfe73264c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 0, sp, fp, cr9 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ and r2, r3, r1, lsl #6 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movwcs lr, #1918 @ 0x77e │ │ │ │ umlalscs pc, r1, r4, r8 @ │ │ │ │ rsccc pc, r6, r4, lsl #17 │ │ │ │ svclt 0x00142a00 │ │ │ │ strcs r2, [r4], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf88af08c │ │ │ │ + @ instruction: 0xf87ef08c │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf986f092 │ │ │ │ + @ instruction: 0xf97af092 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #160768 @ 0x27400 │ │ │ │ + andcs pc, r4, #148480 @ 0x24400 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54108 │ │ │ │ - movwcs pc, #2131 @ 0x853 @ │ │ │ │ + movwcs pc, #2085 @ 0x825 @ │ │ │ │ adcscc pc, r4, r4, lsl #17 │ │ │ │ andcs lr, r4, #11272192 @ 0xac0000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe453416 │ │ │ │ + blx 0xfe153466 │ │ │ │ svclt 0x0000e76b │ │ │ │ - addeq r8, r7, lr, lsl #30 │ │ │ │ - addeq r8, r7, r4, lsr #28 │ │ │ │ + @ instruction: 0x00878ebe │ │ │ │ + ldrdeq r8, [r7], r4 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138177,46 +138197,46 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #3824 @ 0xef0 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf844f08c │ │ │ │ + @ instruction: 0xf838f08c │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9b8f7d8 │ │ │ │ + @ instruction: 0xf9b2f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0924639 │ │ │ │ - @ instruction: 0xf08cf93b │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08cf92f │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0904607 │ │ │ │ - blmi 0x5d5940 │ │ │ │ + blmi 0x5d5960 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97268 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x972b8 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff4cf08c │ │ │ │ + @ instruction: 0xff40f08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4602f995 │ │ │ │ + strmi pc, [r2], -pc, lsl #19 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf984f092 │ │ │ │ + @ instruction: 0xf978f092 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff0ef7fe │ │ │ │ + @ instruction: 0xff06f7fe │ │ │ │ svclt 0x0000e7bd │ │ │ │ - strdeq r8, [r7], r8 @ │ │ │ │ + addeq r8, r7, r8, lsr #25 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138227,213 +138247,213 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #2224 @ 0x8b0 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xffe0f08b │ │ │ │ + @ instruction: 0xffd4f08b │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf954f7d8 │ │ │ │ + @ instruction: 0xf94ef7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0924639 │ │ │ │ - @ instruction: 0xf08cf8d7 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08cf8cb │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0904607 │ │ │ │ - blmi 0x5d5878 │ │ │ │ + blmi 0x5d5898 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97330 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97380 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr12, {4} │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4602f931 │ │ │ │ + strmi pc, [r2], -fp, lsr #18 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf920f092 │ │ │ │ + @ instruction: 0xf914f092 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 7, 5, pc, cr10, cr14, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr2, cr14, {7} @ │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r8, r7, r0, lsr ip │ │ │ │ + addeq r8, r7, r0, ror #23 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee584 │ │ │ │ + bl 0xfebee5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xff7af08b │ │ │ │ + @ instruction: 0xff6ef08b │ │ │ │ @ instruction: 0xf08b4680 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #17 @ │ │ │ │ + ldrtmi pc, [r1], -r5, ror #17 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf86ef092 │ │ │ │ - @ instruction: 0xffd2f08b │ │ │ │ + @ instruction: 0xf862f092 │ │ │ │ + @ instruction: 0xffc6f08b │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - @ instruction: 0xf8eef090 │ │ │ │ + @ instruction: 0xf8e2f090 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - cdp2 0, 7, cr15, cr14, cr12, {4} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr12, {4} │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - strmi pc, [r2], -r7, asr #17 │ │ │ │ + strmi pc, [r2], -r1, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe3d366e │ │ │ │ + blx 0xfe0d36be │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r9, r1, asr #28]! │ │ │ │ + @ instruction: 0xe7b9fe39 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, lr, asr fp │ │ │ │ + addeq r8, r7, lr, lsl #22 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee664 │ │ │ │ + bl 0xfebee6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ ldc2 7, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xff0af08b │ │ │ │ + cdp2 0, 15, cr15, cr14, cr11, {4} │ │ │ │ @ instruction: 0xf08b4607 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4631f87b │ │ │ │ + @ instruction: 0x4631f875 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe8d3704 │ │ │ │ - @ instruction: 0xff62f08b │ │ │ │ + blx 0xfe5d3754 │ │ │ │ + @ instruction: 0xff56f08b │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - @ instruction: 0xf87ef090 │ │ │ │ + @ instruction: 0xf872f090 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - cdp2 0, 0, cr15, cr14, cr12, {4} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr12, {4} │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4602f857 │ │ │ │ + @ instruction: 0x4602f851 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf846f092 │ │ │ │ + @ instruction: 0xf83af092 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - sbfx pc, r1, #27, #26 │ │ │ │ + ldr pc, [r9, r9, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, lr, ror sl │ │ │ │ + addeq r8, r7, lr, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee738 │ │ │ │ + bl 0xfebee788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, sp, r0, ror r3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #4800 @ 0x12c0 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr11, {4} │ │ │ │ + cdp2 0, 9, cr15, cr4, cr11, {4} │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf814f7d8 │ │ │ │ + @ instruction: 0xf80ef7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bff4f │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bff43 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0904607 │ │ │ │ - blmi 0x7955f8 │ │ │ │ + blmi 0x795618 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x975b0 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97600 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2 0, cr15, [r8, #560]! @ 0x230 │ │ │ │ + ldc2 0, cr15, [ip, #560] @ 0x230 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4602fff1 │ │ │ │ + strmi pc, [r2], -fp, ror #31 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffe0f091 │ │ │ │ + @ instruction: 0xffd4f091 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r1!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7af │ │ │ │ - @ instruction: 0x008789b0 │ │ │ │ + addeq r8, r7, r0, ror #18 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -138445,58 +138465,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , q5 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fe95 │ │ │ │ + @ instruction: 0xf640fe89 │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bffb1 │ │ │ │ - ldmdavs r1!, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bffa5 │ │ │ │ + ldmdavs r1!, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - andscs pc, sl, #33, 30 @ 0x84 │ │ │ │ + andscs pc, sl, #21, 30 @ 0x54 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bf9f9 │ │ │ │ - @ instruction: 0xf8d4fe17 │ │ │ │ + @ instruction: 0xf08bf9ed │ │ │ │ + @ instruction: 0xf8d4fe0b │ │ │ │ stmiavs r1!, {sp, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff88f7d7 │ │ │ │ + @ instruction: 0xff82f7d7 │ │ │ │ @ instruction: 0xf1ba4602 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - mcr2 0, 6, pc, cr0, cr1, {4} @ │ │ │ │ + mrc2 0, 5, pc, cr4, cr1, {4} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #486539264 @ 0x1d000000 │ │ │ │ strls r4, [r1, #-1083] @ 0xfffffbc5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [sl, #-560] @ 0xfffffdd0 │ │ │ │ + ldc2 0, cr15, [lr, #-560]! @ 0xfffffdd0 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r7, ror #30 │ │ │ │ + strmi pc, [r2], -r1, ror #30 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff56f091 │ │ │ │ + @ instruction: 0xff4af091 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - sbfx pc, pc, #25, #5 │ │ │ │ + sbfx pc, r7, #25, #5 │ │ │ │ strb r3, [sp, r2, lsl #4] │ │ │ │ - addeq r8, r7, r2, lsr #17 │ │ │ │ + addeq r8, r7, r2, asr r8 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -138508,70 +138528,70 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fe17 │ │ │ │ + @ instruction: 0xf640fe0b │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bff33 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bff27 │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - movwcs pc, #7843 @ 0x1ea3 @ │ │ │ │ + movwcs pc, #7831 @ 0x1e97 @ │ │ │ │ @ instruction: 0x4629221a │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bf97b │ │ │ │ - @ instruction: 0xf8d6fd99 │ │ │ │ + @ instruction: 0xf08bf96f │ │ │ │ + @ instruction: 0xf8d6fd8d │ │ │ │ stmiavs r1!, {ip, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ - @ instruction: 0xff0cf7d7 │ │ │ │ + @ instruction: 0xff06f7d7 │ │ │ │ strmi r4, [r2], -r9, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x6d71d8 │ │ │ │ + blmi 0x6d71f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldrtmi r9, [fp], #-1281 @ 0xfffffaff │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stmdavs r1!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d76835 │ │ │ │ - strmi pc, [r2], -sp, ror #29 │ │ │ │ + strmi pc, [r2], -r7, ror #29 │ │ │ │ strtmi fp, [r9], -ip, lsl #19 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - @ instruction: 0x2001feb7 │ │ │ │ + andcs pc, r1, fp, lsr #29 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - stc2l 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ + mrrc2 7, 15, pc, ip, cr14 @ │ │ │ │ andcc lr, r2, #43778048 @ 0x29c0000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - @ instruction: 0x008787b0 │ │ │ │ + addeq r8, r7, r0, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ strmi r5, [r7], -r8, lsr #1 │ │ │ │ ldcvs 6, cr4, [r8], {20} │ │ │ │ @ instruction: 0xf0109101 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple fp, r0, lsl #26 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa90d4 │ │ │ │ + blcs 0xa9124 │ │ │ │ @ instruction: 0xf8d7d156 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r8, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0, #-292] @ 0xfffffedc │ │ │ │ @@ -138581,67 +138601,67 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - ldc2 0, cr15, [ip, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf08b4681 │ │ │ │ - @ instruction: 0x4631fd19 │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #26 @ │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ @ instruction: 0xf024e00a │ │ │ │ @ instruction: 0xf8d70207 │ │ │ │ stccc 0, cr11, [r1, #-0] │ │ │ │ vmin.u32 d20, d3, d17 │ │ │ │ @ instruction: 0xf1ba0402 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ - mcr2 7, 4, pc, cr0, cr7, {6} @ │ │ │ │ + mrc2 7, 3, pc, cr10, cr7, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x1170c0 │ │ │ │ + blls 0x1170e0 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4659fe71 │ │ │ │ + ldrbmi pc, [r9], -fp, ror #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 0, 3, pc, cr0, cr1, {4} @ │ │ │ │ - bl 0x33e4d4 │ │ │ │ + mrc2 0, 2, pc, cr4, cr1, {4} │ │ │ │ + bl 0x33e524 │ │ │ │ andcs r0, r0, r6, lsl #4 │ │ │ │ vsub.i32 , q9, │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - str pc, [r6, r1, ror #23]! │ │ │ │ + sbfx pc, r9, #23, #7 │ │ │ │ @ instruction: 0xf0249b00 │ │ │ │ stmiane r3!, {r0, r1, r2, r9}^ │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - b 0x1171a04 │ │ │ │ + b 0x1171a54 │ │ │ │ andcs r0, r0, r2, lsl #8 │ │ │ │ @ instruction: 0xf7d74621 │ │ │ │ - ldrtmi pc, [r1], -r9, asr #28 @ │ │ │ │ + ldrtmi pc, [r1], -r3, asr #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 0, 1, pc, cr8, cr1, {4} │ │ │ │ + mcr2 0, 1, pc, cr12, cr1, {4} @ │ │ │ │ rscle r3, fp, #1, 26 @ 0x40 │ │ │ │ ldrb r2, [sp, r1] │ │ │ │ @ instruction: 0x469a461d │ │ │ │ ldr r9, [pc, r0, lsl #6] │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xe79b469a │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebeeb4c │ │ │ │ + bl 0xfebeeb9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -138650,340 +138670,340 @@ │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdblt r0!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - strmi pc, [r5], -fp, lsl #25 │ │ │ │ - ldc2 0, cr15, [ip], #556 @ 0x22c │ │ │ │ + @ instruction: 0x4605fc7f │ │ │ │ + ldc2 0, cr15, [r0], #556 @ 0x22c │ │ │ │ ldmdavs r7!, {r0, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - ldc2l 7, cr15, [ip, #860]! @ 0x35c │ │ │ │ + ldc2l 7, cr15, [r6, #860]! @ 0x35c │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bfd7f │ │ │ │ - ldmdavs r1!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfd73 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x6571c8 │ │ │ │ + blmi 0x6571e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2081 @ 0xfffff7df │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdbne r3, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf64ab9c1 │ │ │ │ vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfe453c22 │ │ │ │ + blx 0xfe153c72 │ │ │ │ andcs r6, r1, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602fdd7 │ │ │ │ + @ instruction: 0x4602fdd1 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - @ instruction: 0xf89cf092 │ │ │ │ + @ instruction: 0xf890f092 │ │ │ │ @ instruction: 0x4610e7b8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrsmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0xe7e5fb75 │ │ │ │ - addeq r8, r7, r6, lsl #11 │ │ │ │ + strb pc, [r5, r9, ror #22]! @ │ │ │ │ + addeq r8, r7, r6, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebeec30 │ │ │ │ + bl 0xfebeec80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, pc, r0, ror r3 @ │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xb3a8facf │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - stc2 0, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [r8], {139} @ 0x8b │ │ │ │ strmi r6, [r5], -r1, lsr #17 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - ldc2 7, cr15, [r8, #860] @ 0x35c │ │ │ │ + ldc2 7, cr15, [r2, #860] @ 0x35c │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfd1b │ │ │ │ - @ instruction: 0xf640fc7f │ │ │ │ + @ instruction: 0xf08bfd0f │ │ │ │ + @ instruction: 0xf640fc73 │ │ │ │ ldmdavs r1!, {r2, r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x8d7100 │ │ │ │ + blmi 0x8d7120 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r2!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x193d6a8 │ │ │ │ + bllt 0x193d6f8 │ │ │ │ msrvc R12_usr, sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xb53cea │ │ │ │ + blx 0x853d3a │ │ │ │ andcs r6, r0, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602fd73 │ │ │ │ + strmi pc, [r2], -sp, ror #26 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2l 0, cr15, [r6, #-580] @ 0xfffffdbc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale pc!, {r1, r9, fp, sp} @ │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0xff855af8 │ │ │ │ + blx 0xff655b48 │ │ │ │ @ instruction: 0xf64ae7ad │ │ │ │ vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0xe7d1fafd │ │ │ │ - addeq r8, r7, r0, asr #9 │ │ │ │ + @ instruction: 0xe7d1faf1 │ │ │ │ + addeq r8, r7, r0, ror r4 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebeed3c │ │ │ │ + bl 0xfebeed8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ - blx 0x1555b54 │ │ │ │ + blx 0x1555ba4 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfea53d96 │ │ │ │ + blx 0xfe753de6 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ @ instruction: 0xf8d82000 │ │ │ │ @ instruction: 0xf7d75000 │ │ │ │ - @ instruction: 0x4602fd19 │ │ │ │ + @ instruction: 0x4602fd13 │ │ │ │ @ instruction: 0x46294638 │ │ │ │ svcge 0x0070ee1d │ │ │ │ - ldc2 0, cr15, [sl], {145} @ 0x91 │ │ │ │ - blx 0x53db6 │ │ │ │ + stc2 0, cr15, [lr], {145} @ 0x91 │ │ │ │ + blx 0xffd53e06 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4681 │ │ │ │ - @ instruction: 0xf64cfd19 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + @ instruction: 0xf64cfd0d │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - @ instruction: 0xf842f08c │ │ │ │ + @ instruction: 0xf836f08c │ │ │ │ @ instruction: 0xf08b4606 │ │ │ │ - blmi 0x9d69c0 │ │ │ │ + blmi 0x9d69e0 │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp} │ │ │ │ strbtpl pc, [r4], r8, asr #4 @ │ │ │ │ ldreq pc, [r4], r0, asr #5 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe853e00 │ │ │ │ + blx 0xfe553e50 │ │ │ │ @ instruction: 0xf6474b1b │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe453e20 │ │ │ │ + blx 0xfe153e70 │ │ │ │ @ instruction: 0x46314b14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2387 @ 0xfffff6ad │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6830 │ │ │ │ - stmdavs r1!, {r0, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r9, asr #25 │ │ │ │ + strmi pc, [r2], -r3, asr #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r8], #580 @ 0x244 │ │ │ │ + stc2 0, cr15, [ip], #580 @ 0x244 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - str pc, [sp, r1, asr #20] │ │ │ │ - addeq r8, r7, sl, lsr #7 │ │ │ │ - addeq r8, r7, lr, ror r3 │ │ │ │ - addeq r8, r7, r4, ror #6 │ │ │ │ + @ instruction: 0xe78dfa39 │ │ │ │ + addeq r8, r7, sl, asr r3 │ │ │ │ + addeq r8, r7, lr, lsr #6 │ │ │ │ + addeq r8, r7, r4, lsl r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569490 │ │ │ │ + blvs 0xfe5694e0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr6 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d23 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - strmi pc, [r5], -sp, lsl #22 │ │ │ │ - blx 0x353ece │ │ │ │ + strmi pc, [r5], -r1, lsl #22 │ │ │ │ + blx 0x53f1c │ │ │ │ @ instruction: 0xf8d668a1 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4641fc7d │ │ │ │ + @ instruction: 0x4641fc77 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfeed3efe │ │ │ │ + blx 0xfebd3f4e │ │ │ │ stmdacs r0, {r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d6d13c │ │ │ │ stmiavs r1!, {pc}^ │ │ │ │ - ldc2l 7, cr15, [r0], #-860 @ 0xfffffca4 │ │ │ │ + stc2l 7, cr15, [sl], #-860 @ 0xfffffca4 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x916b80 │ │ │ │ + blmi 0x916ba0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ ldmdavs r0!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmdbne fp, {r0, r3, r6, r7, fp, ip, lr}^ │ │ │ │ strmi r4, [r8], #-1039 @ 0xfffffbf1 │ │ │ │ vcge.s8 , , q5 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r7, r0, #0 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andcs pc, r1, r3, lsr sl @ │ │ │ │ + andcs pc, r1, r7, lsr #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r6!, {r1, r9, fp, sp} │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - str pc, [r8, r3, asr #19]! │ │ │ │ + @ instruction: 0xe7a8f9bb │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xfff53f7e │ │ │ │ + blx 0xffc53fce │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d20, d0, d0[3] │ │ │ │ mulls r1, r4, r1 │ │ │ │ strls r6, [r0, -r8, lsl #16] │ │ │ │ - blx 0x2d3f84 │ │ │ │ + @ instruction: 0xf9fcf08c │ │ │ │ ldrb r2, [r3, r1] │ │ │ │ - addeq r8, r7, lr, ror r2 │ │ │ │ + addeq r8, r7, lr, lsr #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5695a4 │ │ │ │ + blvs 0xfe5695f4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 7, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf08b2895 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - blx 0xfff55d12 │ │ │ │ + blx 0xffdd5d62 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr9, {1} │ │ │ │ @ instruction: 0xf091af70 │ │ │ │ - @ instruction: 0xf08bfb33 │ │ │ │ - @ instruction: 0xf8d8fadf │ │ │ │ + @ instruction: 0xf08bfb27 │ │ │ │ + @ instruction: 0xf8d8fad3 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ - blx 0xfff54012 │ │ │ │ - msrpl SPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ + blx 0xffc54062 │ │ │ │ + cmnppl ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - strmi pc, [r6], -r3, lsr #30 │ │ │ │ - blx 0x1a54014 │ │ │ │ + @ instruction: 0x4606ff17 │ │ │ │ + blx 0x1754064 │ │ │ │ strmi r4, [r5], -fp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x119850 │ │ │ │ + bl 0x1198a0 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08c6830 │ │ │ │ - blmi 0x99640c │ │ │ │ + blmi 0x99642c │ │ │ │ orrcs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - blmi 0x7d63ec │ │ │ │ + blmi 0x7d640c │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf962f08c │ │ │ │ + @ instruction: 0xf956f08c │ │ │ │ @ instruction: 0xf8d86861 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - blx 0xfeb55db2 │ │ │ │ + blx 0xfe9d5e02 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - mulcs r1, r9, fp │ │ │ │ + andcs pc, r1, sp, lsl #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmle r0, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - @ instruction: 0xe77ef913 │ │ │ │ - addeq r8, r7, ip, ror #2 │ │ │ │ - addeq r8, r7, r0, asr #2 │ │ │ │ - addeq r8, r7, r6, lsr #2 │ │ │ │ + ldrb pc, [lr, -fp, lsl #18]! @ │ │ │ │ + addeq r8, r7, ip, lsl r1 │ │ │ │ + strdeq r8, [r7], r0 │ │ │ │ + ldrdeq r8, [r7], r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ subsle r6, r0, r0, ror r3 │ │ │ │ @@ -138996,49 +139016,49 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r8, asr #32 │ │ │ │ @ instruction: 0xf88af7ff │ │ │ │ vcgt.s8 d27, d23, d0 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf08b2495 │ │ │ │ - @ instruction: 0x4607fa13 │ │ │ │ - @ instruction: 0xf9dcf08b │ │ │ │ + strmi pc, [r7], -r7, lsl #20 │ │ │ │ + @ instruction: 0xf9d0f08b │ │ │ │ @ instruction: 0xf8d46829 │ │ │ │ strmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - strbmi pc, [r1], -pc, asr #22 @ │ │ │ │ + strbmi pc, [r1], -r9, asr #22 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ + stc2l 0, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc}^ │ │ │ │ stmdavs r8, {r1, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf8eaf08c │ │ │ │ + @ instruction: 0xf8def08c │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4621fb33 │ │ │ │ + strtmi pc, [r1], -sp, lsr #22 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x954192 │ │ │ │ + blx 0x6541e2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf8a2f7fe │ │ │ │ + @ instruction: 0xf89af7fe │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - addeq r8, r7, ip, lsr r0 │ │ │ │ + addeq r7, r7, ip, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrdmi pc, [r8], r0 @ │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ @@ -139046,15 +139066,15 @@ │ │ │ │ @ instruction: 0xf0134615 │ │ │ │ tstle r2, lr │ │ │ │ @ instruction: 0x06d24332 │ │ │ │ @ instruction: 0xf013d464 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple pc, r0, lsl #24 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa9840 │ │ │ │ + blcs 0xa9890 │ │ │ │ @ instruction: 0xf8d7d15a │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, ip, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {77} @ 0x4d │ │ │ │ @@ -139064,60 +139084,60 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xf98af08b │ │ │ │ + @ instruction: 0xf97ef08b │ │ │ │ @ instruction: 0xf08b4681 │ │ │ │ - ldrtmi pc, [r1], -r7, lsl #19 @ │ │ │ │ + @ instruction: 0x4631f97b │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0xff255f78 │ │ │ │ + blx 0xff0d5fc8 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x1173d4 │ │ │ │ + blls 0x1173f4 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, sp, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ cmnlt sl, #3997696 @ 0x3d0000 │ │ │ │ - b 0x113e848 │ │ │ │ + b 0x113e898 │ │ │ │ @ instruction: 0xf7d70a03 │ │ │ │ - @ instruction: 0x4629fab1 │ │ │ │ + strtmi pc, [r9], -fp, lsr #21 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6], {145} @ 0x91 │ │ │ │ + stc2l 0, cr15, [sl], {145} @ 0x91 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldmdavs sp!, {r3, r4, r6, r7, r8, r9, sl, lr} │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ - blx 0xfe9d5fbc │ │ │ │ + blx 0xfe85600c │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - andcs pc, r1, r9, ror #26 │ │ │ │ + andcs pc, r1, sp, asr sp @ │ │ │ │ movweq pc, #12326 @ 0x3026 @ │ │ │ │ stccs 6, cr4, [r0], {49} @ 0x31 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7a2f817 │ │ │ │ + str pc, [r2, pc, lsl #16]! │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [r1, r1, lsl #6]! │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x1e99f4 │ │ │ │ + bl 0x1e9a44 │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - blx 0x1fd600c │ │ │ │ + blx 0x1e5605c │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - stccc 13, cr15, [r1], {65} @ 0x41 │ │ │ │ + stccc 13, cr15, [r1], {53} @ 0x35 │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #2010 @ 0x7da │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e798 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ @@ -139133,67 +139153,67 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640f935 │ │ │ │ + @ instruction: 0xf640f929 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfa51 │ │ │ │ - @ instruction: 0xf8d6f8c5 │ │ │ │ + @ instruction: 0xf08bfa45 │ │ │ │ + @ instruction: 0xf8d6f8b9 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ andcs r6, r0, r1, ror #17 │ │ │ │ - blx 0xed6094 │ │ │ │ + blx 0xd560e4 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - blmi 0x9d6830 │ │ │ │ + blmi 0x9d6850 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r6, [pc], #-2081 @ 0x98154 │ │ │ │ + ldrmi r6, [pc], #-2081 @ 0x981a4 │ │ │ │ strls r4, [r0, -fp, lsr #8] │ │ │ │ movtlt fp, #43777 @ 0xab01 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffd0f08b │ │ │ │ + @ instruction: 0xffc4f08b │ │ │ │ andcs r6, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602fa19 │ │ │ │ + @ instruction: 0x4602fa13 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blx 0x2d43c4 │ │ │ │ + @ instruction: 0xf9fcf091 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - @ instruction: 0xe7b6ff91 │ │ │ │ + ldr pc, [r6, r9, lsl #31]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [sp, pc, lsr #31] @ │ │ │ │ + ldrb pc, [sp, r3, lsr #31] @ │ │ │ │ orrcc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffa6f08b │ │ │ │ + @ instruction: 0xff9af08b │ │ │ │ @ instruction: 0xf64ae7d4 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - bfi pc, sp, (invalid: 31:11) @ │ │ │ │ - addeq r7, r7, lr, lsl #28 │ │ │ │ + bfi pc, r1, (invalid: 31:11) @ │ │ │ │ + @ instruction: 0x00877dbe │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r2, r5, r6, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfebef3ec │ │ │ │ + bl 0xfebef43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -139202,65 +139222,65 @@ │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdblt r0!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf08b2795 │ │ │ │ - @ instruction: 0xf640f8a3 │ │ │ │ + @ instruction: 0xf640f897 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ @ instruction: 0xf08f6839 │ │ │ │ - @ instruction: 0xf08bf9bf │ │ │ │ - strmi pc, [r5], -r7, ror #16 │ │ │ │ - @ instruction: 0xf830f08b │ │ │ │ + @ instruction: 0xf08bf9b3 │ │ │ │ + @ instruction: 0x4605f85b │ │ │ │ + @ instruction: 0xf824f08b │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - strbmi pc, [r9], -r3, lsr #19 @ │ │ │ │ + @ instruction: 0x4649f99d │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff2d44b2 │ │ │ │ + blx 0xfefd4502 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r4, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {ip}^ │ │ │ │ ldmdbne r3, {r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1536 @ 0xfffffa00 │ │ │ │ movwlt fp, #35273 @ 0x89c9 │ │ │ │ cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf984f7d7 │ │ │ │ + @ instruction: 0xf97ef7d7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914621 │ │ │ │ - @ instruction: 0xe7b5f973 │ │ │ │ + ldr pc, [r5, r7, ror #18]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cmnlt r8, r0, ror r7 │ │ │ │ msrvs (UNDEF: 96), sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [r4, r1, lsr #30]! @ │ │ │ │ + @ instruction: 0xe7e4ff15 │ │ │ │ tstpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - bfi pc, r9, (invalid: 30:28) @ │ │ │ │ + ldrb pc, [ip, sp, lsl #30] @ │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - bfi pc, r1, (invalid: 30:20) @ │ │ │ │ - addeq r7, r7, r6, ror #25 │ │ │ │ + ldrb pc, [r4, r5, lsl #30] @ │ │ │ │ + umulleq r7, r7, r6, ip @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef4f8 │ │ │ │ + bl 0xfebef548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139273,51 +139293,51 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - strmi pc, [r2], -r9, lsr #18 │ │ │ │ + strmi pc, [r2], -r3, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0x14545a6 │ │ │ │ - @ instruction: 0xf810f08b │ │ │ │ + blx 0x11545f6 │ │ │ │ + @ instruction: 0xf804f08b │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - @ instruction: 0xf92cf08f │ │ │ │ + @ instruction: 0xf920f08f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf906f7d7 │ │ │ │ + @ instruction: 0xf900f7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - andcs pc, r1, fp, asr #23 │ │ │ │ + @ instruction: 0x2001fbbf │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - @ instruction: 0xe7b5fe77 │ │ │ │ - ldrdeq r7, [r7], sl │ │ │ │ + ldr pc, [r5, pc, ror #28]! │ │ │ │ + addeq r7, r7, sl, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef5dc │ │ │ │ + bl 0xfebef62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139330,127 +139350,127 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - @ instruction: 0x4602f8b7 │ │ │ │ + @ instruction: 0x4602f8b1 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0xff7d4688 │ │ │ │ - @ instruction: 0xff9ef08a │ │ │ │ + blx 0xff4d46d8 │ │ │ │ + @ instruction: 0xff92f08a │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - @ instruction: 0xf8baf08f │ │ │ │ + @ instruction: 0xf8aef08f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf894f7d7 │ │ │ │ + @ instruction: 0xf88ef7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - andcs pc, r1, r9, asr fp @ │ │ │ │ + andcs pc, r1, sp, asr #22 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - ldr pc, [r5, r5, lsl #28]! │ │ │ │ - strdeq r7, [r7], r6 │ │ │ │ + @ instruction: 0xe7b5fdfd │ │ │ │ + addeq r7, r7, r6, lsr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569d00 │ │ │ │ + blvs 0xfe569d50 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d054 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r7, r0 │ │ │ │ stc2 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xff42f08a │ │ │ │ + @ instruction: 0xff36f08a │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf85ef08f │ │ │ │ - cdp2 0, 13, cr15, cr2, cr10, {4} │ │ │ │ + @ instruction: 0xf852f08f │ │ │ │ + cdp2 0, 12, cr15, cr6, cr10, {4} │ │ │ │ ldrdhi pc, [r0], -r6 │ │ │ │ stmiavs r1!, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strbmi pc, [r1], -r5, asr #16 @ │ │ │ │ + @ instruction: 0x4641f83f │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff80f090 │ │ │ │ + @ instruction: 0xff74f090 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r1!, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x1efe140 │ │ │ │ + bllt 0x1efe190 │ │ │ │ @ instruction: 0xf64ab3c2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs r4!, {sp} │ │ │ │ - @ instruction: 0xf826f7d7 │ │ │ │ + @ instruction: 0xf820f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914621 │ │ │ │ - andcs pc, r1, r5, lsl r8 @ │ │ │ │ + andcs pc, r1, r9, lsl #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale sl!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - str pc, [r7, pc, lsl #27]! │ │ │ │ + str pc, [r7, r7, lsl #27]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [lr, sp, lsr #27] @ │ │ │ │ + strb pc, [lr, r1, lsr #27] @ │ │ │ │ tstpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r4, #556]! @ 0x22c │ │ │ │ + ldc2 0, cr15, [r8, #556] @ 0x22c │ │ │ │ @ instruction: 0xf64ae7c5 │ │ │ │ vsra.s64 q8, q10, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7bcfd9b │ │ │ │ - addeq r7, r7, r8, lsr #20 │ │ │ │ + ldr pc, [ip, pc, lsl #27]! │ │ │ │ + ldrdeq r7, [r7], r8 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebef7f0 │ │ │ │ + bl 0xfebef840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sl, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @@ -139461,64 +139481,64 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - @ instruction: 0x4606fe71 │ │ │ │ - cdp2 0, 6, cr15, cr14, cr10, {4} │ │ │ │ + strmi pc, [r6], -r5, ror #28 │ │ │ │ + cdp2 0, 6, cr15, cr2, cr10, {4} │ │ │ │ @ instruction: 0xf8d768a1 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strbmi pc, [r1], -sp, lsr #31 @ │ │ │ │ + strbmi pc, [r1], -r7, lsr #31 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9d2f091 │ │ │ │ - blcs 0xb26e8 │ │ │ │ + @ instruction: 0xf9c6f091 │ │ │ │ + blcs 0xb2738 │ │ │ │ @ instruction: 0xf8d7d13c │ │ │ │ andcs r8, r1, r0 │ │ │ │ @ instruction: 0xf7d668e1 │ │ │ │ - @ instruction: 0x4641ff9f │ │ │ │ + @ instruction: 0x4641ff99 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9c4f091 │ │ │ │ + @ instruction: 0xf9b8f091 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl r9, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ strmi r1, [sp], #-2443 @ 0xfffff675 │ │ │ │ cmplt sl, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0x11b8f24b │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 0, cr15, [r6, #-556] @ 0xfffffdd4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x2000e7b1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - @ instruction: 0xf0914628 │ │ │ │ - strb pc, [r7, r7, lsl #16] @ │ │ │ │ + @ instruction: 0xf0904628 │ │ │ │ + @ instruction: 0xe7c7fffb │ │ │ │ cmppcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ @ instruction: 0xf08b9500 │ │ │ │ - andcs pc, r1, r7, lsr sp @ │ │ │ │ + andcs pc, r1, fp, lsr #26 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - ldrdeq r7, [r7], ip │ │ │ │ + addeq r7, r7, ip, lsl #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139538,57 +139558,57 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - cdp2 0, 0, cr15, cr2, cr10, {4} │ │ │ │ + ldc2l 0, cr15, [r6, #552]! @ 0x228 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff1ef08e │ │ │ │ - ldc2 0, cr15, [r2, #552] @ 0x228 │ │ │ │ + @ instruction: 0xff12f08e │ │ │ │ + stc2 0, cr15, [r6, #552] @ 0x228 │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 0, 4, pc, cr14, cr0, {4} @ │ │ │ │ + mcr2 0, 4, pc, cr2, cr0, {4} @ │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf966f090 │ │ │ │ - stc2 0, cr15, [r4, #552] @ 0x228 │ │ │ │ + @ instruction: 0xf95af090 │ │ │ │ + ldc2l 0, cr15, [r8, #-552]! @ 0xfffffdd8 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ strmi r6, [r1], r9, lsr #17 │ │ │ │ @ instruction: 0xf8d62000 │ │ │ │ @ instruction: 0xf7d68000 │ │ │ │ - @ instruction: 0x4602fef5 │ │ │ │ + strmi pc, [r2], -pc, ror #29 │ │ │ │ svceq 0x0000f1ba │ │ │ │ andcc sp, r2, #0 │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - mcr2 0, 1, pc, cr12, cr0, {4} @ │ │ │ │ - stc2 0, cr15, [r4, #552]! @ 0x228 │ │ │ │ + mcr2 0, 1, pc, cr0, cr0, {4} @ │ │ │ │ + ldc2 0, cr15, [r8, #552] @ 0x228 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ pkhbtmi r6, r0, fp, lsl #16 │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldmdavs r4!, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r4!, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - mrc2 7, 6, pc, cr0, cr6, {6} │ │ │ │ + mcr2 7, 6, pc, cr10, cr6, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - @ instruction: 0xe797f995 │ │ │ │ - addeq r7, r7, r6, ror r7 │ │ │ │ + ldr pc, [r7, r9, lsl #19] │ │ │ │ + addeq r7, r7, r6, lsr #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139608,56 +139628,56 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r6, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2l 0, cr15, [sl, #-552]! @ 0xfffffdd8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 9, cr15, cr2, cr14, {4} │ │ │ │ - stc2 0, cr15, [r6, #-552] @ 0xfffffdd8 │ │ │ │ + cdp2 0, 8, cr15, cr6, cr14, {4} │ │ │ │ + ldc2l 0, cr15, [sl], #552 @ 0x228 │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 0, 0, pc, cr2, cr0, {4} @ │ │ │ │ + ldc2l 0, cr15, [r6, #576]! @ 0x240 │ │ │ │ andscs r2, sl, #67108864 @ 0x4000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8daf090 │ │ │ │ - ldc2l 0, cr15, [r8], #552 @ 0x228 │ │ │ │ + @ instruction: 0xf8cef090 │ │ │ │ + stc2l 0, cr15, [ip], #552 @ 0x228 │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf8d6fd29 │ │ │ │ + @ instruction: 0xf8d6fd1d │ │ │ │ stmiavs r9!, {sp, pc} │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - mcr2 7, 3, pc, cr8, cr6, {6} @ │ │ │ │ + mcr2 7, 3, pc, cr2, cr6, {6} @ │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blmi 0x516b18 │ │ │ │ + blmi 0x516b38 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicscc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, sp, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - strmi pc, [r2], -r9, asr #28 │ │ │ │ + strmi pc, [r2], -r3, asr #28 │ │ │ │ andcc fp, r2, #1073741825 @ 0x40000001 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr2, cr0, {4} │ │ │ │ + mcr2 0, 0, pc, cr6, cr0, {4} @ │ │ │ │ svclt 0x0000e79a │ │ │ │ - addeq r7, r7, r8, ror #12 │ │ │ │ + addeq r7, r7, r8, lsl r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4136c23 │ │ │ │ @ instruction: 0xf0006270 │ │ │ │ @@ -139674,75 +139694,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf08a2895 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - mcr2 7, 0, pc, cr6, cr6, {6} @ │ │ │ │ + mcr2 7, 0, pc, cr0, cr6, {6} @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr1, {1} │ │ │ │ @ instruction: 0xf091af70 │ │ │ │ - @ instruction: 0xf08af829 │ │ │ │ - @ instruction: 0xf8d8fceb │ │ │ │ + @ instruction: 0xf08af81d │ │ │ │ + @ instruction: 0xf8d8fcdf │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ - cdp2 0, 0, cr15, cr6, cr14, {4} │ │ │ │ - msrpl SPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ + ldc2l 0, cr15, [sl, #568]! @ 0x238 │ │ │ │ + cmnppl ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - strmi pc, [r6], -pc, lsr #18 │ │ │ │ - ldc2l 0, cr15, [r2], #-552 @ 0xfffffdd8 │ │ │ │ + strmi pc, [r6], -r3, lsr #18 │ │ │ │ + stc2l 0, cr15, [r6], #-552 @ 0xfffffdd8 │ │ │ │ strmi r4, [r4], -r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x11a438 │ │ │ │ + bl 0x11a488 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - blmi 0x8d7824 │ │ │ │ + blmi 0x8d7844 │ │ │ │ orrne pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - blmi 0x717804 │ │ │ │ + blmi 0x717824 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp} │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1c54c5e │ │ │ │ + blx 0x1954cae │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - ldc2 7, cr15, [r6, #856]! @ 0x358 │ │ │ │ + ldc2 7, cr15, [r0, #856]! @ 0x358 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - andcs pc, r1, fp, ror r8 @ │ │ │ │ + andcs pc, r1, pc, ror #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd87f0 │ │ │ │ - str pc, [r4, r5, lsr #22] │ │ │ │ - addeq r7, r7, r4, lsl #11 │ │ │ │ - addeq r7, r7, r8, asr r5 │ │ │ │ - addeq r7, r7, lr, lsr r5 │ │ │ │ + usad8 r4, sp, fp │ │ │ │ + addeq r7, r7, r4, lsr r5 │ │ │ │ + addeq r7, r7, r8, lsl #10 │ │ │ │ + addeq r7, r7, lr, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ @@ -139751,101 +139771,101 @@ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adchi pc, sp, r0 │ │ │ │ ldrdvs pc, [r8], r7 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r0 @ │ │ │ │ cdpcs 1, 0, cr13, cr0, cr8, {0} │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xaa384 │ │ │ │ + blcs 0xaa3d4 │ │ │ │ addshi pc, pc, r0, asr #32 │ │ │ │ ldrdne pc, [r8], #135 @ 0x87 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r0, r0, r8 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0xd4c28 │ │ │ │ + beq 0xd4c78 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d78092 │ │ │ │ - bls 0x4a4db0 │ │ │ │ - beq 0x114f10 │ │ │ │ + bls 0x4a4e00 │ │ │ │ + beq 0x114f60 │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - blx 0xff3d4d46 │ │ │ │ + blx 0xff0d4d96 │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - andls pc, r1, r9, asr #23 │ │ │ │ - blx 0xff254d52 │ │ │ │ + @ instruction: 0x9001fbbd │ │ │ │ + blx 0xfef54da2 │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf640fc2b │ │ │ │ + @ instruction: 0xf640fc1f │ │ │ │ ldmdavs r9!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08e9005 │ │ │ │ - @ instruction: 0xf8d7fd47 │ │ │ │ + @ instruction: 0xf8d7fd3b │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4659fd31 │ │ │ │ + ldrbmi pc, [r9], -fp, lsr #26 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r4], #576 @ 0x240 │ │ │ │ + stc2 0, cr15, [r8], #576 @ 0x240 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - stc2 7, cr15, [r6, #-856]! @ 0xfffffca8 │ │ │ │ + stc2 7, cr15, [r0, #-856]! @ 0xfffffca8 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - strls pc, [r0], -r9, lsr #25 │ │ │ │ - blcs 0xbf778 │ │ │ │ - blls 0x20d068 │ │ │ │ - bls 0xea498 │ │ │ │ + @ instruction: 0x9600fc9d │ │ │ │ + blcs 0xbf7c8 │ │ │ │ + blls 0x20d0b8 │ │ │ │ + bls 0xea4e8 │ │ │ │ cdpls 6, 0, cr4, cr2, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4659fd11 │ │ │ │ + ldrbmi pc, [r9], -fp, lsl #26 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r0, #-576] @ 0xfffffdc0 │ │ │ │ - blcs 0xbf794 │ │ │ │ - blcc 0x10cc70 │ │ │ │ - bl 0x33d79c │ │ │ │ + ldc2l 0, cr15, [r4], #576 @ 0x240 │ │ │ │ + blcs 0xbf7e4 │ │ │ │ + blcc 0x10ccc0 │ │ │ │ + bl 0x33d7ec │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d60402 │ │ │ │ - @ instruction: 0x4659fcf9 │ │ │ │ + @ instruction: 0x4659fcf3 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [ip], #-576 @ 0xfffffdc0 │ │ │ │ - blcs 0xbf7d4 │ │ │ │ - bls 0x4ccf08 │ │ │ │ + ldc2l 0, cr15, [r0], #-576 @ 0xfffffdc0 │ │ │ │ + blcs 0xbf824 │ │ │ │ + bls 0x4ccf58 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - stc2l 7, cr15, [r6], #856 @ 0x358 │ │ │ │ + stc2l 7, cr15, [r0], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - blls 0x197d8c │ │ │ │ + blls 0x197dac │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r8], {214} @ 0xd6 │ │ │ │ + ldc2l 7, cr15, [r2], {214} @ 0xd6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - sbfx pc, fp, #24, #21 │ │ │ │ + ldr pc, [r4, pc, asr #24]! │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ shsub8mi r8, r8, r0 │ │ │ │ - blx 0x14d6c10 │ │ │ │ + blx 0x12d6c60 │ │ │ │ @ instruction: 0x461ee75f │ │ │ │ movwls r4, #18074 @ 0x469a │ │ │ │ svclt 0x0000e774 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -139869,93 +139889,93 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ - blx 0x4d6c90 │ │ │ │ + blx 0x2d6ce0 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34628 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xaa6b0 │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xaa700 │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3f2f48 │ │ │ │ + blcs 0x3f2f98 │ │ │ │ @ instruction: 0xf08ad05b │ │ │ │ - @ instruction: 0x2e00faf9 │ │ │ │ + vmlscs.f32 s30, s1, s27 │ │ │ │ stclle 6, cr4, [r2, #-516] @ 0xfffffdfc │ │ │ │ - beq 0xffcd55e8 │ │ │ │ - bcs 0xfe6157d0 │ │ │ │ + beq 0xffcd5638 │ │ │ │ + bcs 0xfe615820 │ │ │ │ @ instruction: 0xf04f2700 │ │ │ │ ands r0, lr, r2, ror #23 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x1cd6c06 │ │ │ │ + blx 0x1156c56 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - mrrc2 7, 13, pc, r6, cr6 @ │ │ │ │ + mrrc2 7, 13, pc, r0, cr6 @ │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - andcs pc, r4, #17664 @ 0x4500 │ │ │ │ + andcs pc, r4, #14592 @ 0x3900 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08e3701 │ │ │ │ - adcsmi pc, lr, #23296 @ 0x5b00 │ │ │ │ + adcsmi pc, lr, #20224 @ 0x4f00 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2 7, cr15, [lr], #-856 @ 0xfffffca8 │ │ │ │ + ldc2 7, cr15, [r8], #-856 @ 0xfffffca8 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - @ instruction: 0xf8cdfbc1 │ │ │ │ + @ instruction: 0xf8cdfbb5 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - stc2 7, cr15, [ip, #792] @ 0x318 │ │ │ │ + ldc2l 7, cr15, [lr, #-792] @ 0xfffffce8 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0x1856c6e │ │ │ │ - @ instruction: 0xf7c64628 │ │ │ │ - str pc, [r2, fp, lsl #16] │ │ │ │ + blx 0xcd6cbe │ │ │ │ + @ instruction: 0xf7c54628 │ │ │ │ + @ instruction: 0xe782ffdd │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - stc2 0, cr15, [sl], #-568 @ 0xfffffdc8 │ │ │ │ + ldc2 0, cr15, [lr], {142} @ 0x8e │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe788f9b1 │ │ │ │ + str pc, [r8, r5, lsr #19] │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - stc2 0, cr15, [r8], {142} @ 0x8e │ │ │ │ + blx 0xfffd5042 │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r7, r7, lr, asr #3 │ │ │ │ + addeq r7, r7, lr, ror r1 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r4, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebeffd4 │ │ │ │ + bl 0xfebf0024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r1], sl, lsl #16 │ │ │ │ @ instruction: 0xf8d0d44c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -139964,146 +139984,146 @@ │ │ │ │ orrlt pc, r8, #16384 @ 0x4000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe155040 │ │ │ │ + blx 0x1e55090 │ │ │ │ @ instruction: 0x46056837 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - blx 0xff156d7e │ │ │ │ + blx 0xfefd6dce │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08afde7 │ │ │ │ - ldmdavs r1!, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08afddb │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4607 │ │ │ │ - strbmi pc, [r0], -r5, asr #23 @ │ │ │ │ - cdp2 0, 15, cr15, cr2, cr10, {4} │ │ │ │ - blcs 0x2730d4 │ │ │ │ + @ instruction: 0x4640fbb9 │ │ │ │ + cdp2 0, 14, cr15, cr6, cr10, {4} │ │ │ │ + blcs 0x273124 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0x23b9a591 │ │ │ │ - @ instruction: 0xf930f7fd │ │ │ │ + @ instruction: 0xf928f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blmi 0x1739658 │ │ │ │ + blmi 0x17396a8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf649 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ andls r4, r0, pc, lsl r4 │ │ │ │ strls r4, [r1, -fp, lsr #8] │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf954f08b │ │ │ │ + @ instruction: 0xf948f08b │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - @ instruction: 0x4602fb71 │ │ │ │ + strmi pc, [r2], -fp, ror #22 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - mrc2 0, 1, pc, cr6, cr0, {4} │ │ │ │ - blmi 0x13d2dec │ │ │ │ + mcr2 0, 1, pc, cr10, cr0, {4} @ │ │ │ │ + blmi 0x13d2e3c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98ee8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f38 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf936f08b │ │ │ │ - blmi 0x1192e7c │ │ │ │ + @ instruction: 0xf92af08b │ │ │ │ + blmi 0x1192ecc │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f10 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f60 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf922f08b │ │ │ │ - blmi 0xf52e54 │ │ │ │ + @ instruction: 0xf916f08b │ │ │ │ + blmi 0xf52ea4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f38 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f88 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf90ef08b │ │ │ │ - blmi 0xd12e2c │ │ │ │ + @ instruction: 0xf902f08b │ │ │ │ + blmi 0xd12e7c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f60 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98fb0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8faf08b │ │ │ │ - blmi 0xad2e04 │ │ │ │ + @ instruction: 0xf8eef08b │ │ │ │ + blmi 0xad2e54 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11bcf24a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f88 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98fd8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8e6f08b │ │ │ │ - blmi 0x892ddc │ │ │ │ + @ instruction: 0xf8daf08b │ │ │ │ + blmi 0x892e2c │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fb0 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99000 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d2f08b │ │ │ │ - blmi 0x652db4 │ │ │ │ + @ instruction: 0xf8c6f08b │ │ │ │ + blmi 0x652e04 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fd8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99028 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8bef08b │ │ │ │ + @ instruction: 0xf8b2f08b │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - cmpppl r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1455688 │ │ │ │ - strheq r7, [r7], r4 │ │ │ │ - addeq r7, r7, r8, ror r0 │ │ │ │ - addeq r7, r7, r0, asr r0 │ │ │ │ + blx 0x11556d8 │ │ │ │ + addeq r7, r7, r4, rrx │ │ │ │ addeq r7, r7, r8, lsr #32 │ │ │ │ addeq r7, r7, r0 │ │ │ │ ldrdeq r6, [r7], r8 │ │ │ │ @ instruction: 0x00876fb0 │ │ │ │ addeq r6, r7, r8, lsl #31 │ │ │ │ - eorseq sl, r3, ip, asr r4 │ │ │ │ + addeq r6, r7, r0, ror #30 │ │ │ │ + addeq r6, r7, r8, lsr pc │ │ │ │ + eorseq sl, r3, r4, ror r4 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -140118,149 +140138,149 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d7, d1 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ bfieq r2, r5, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf08a0810 │ │ │ │ - stmdavs pc!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdavs pc!, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} @ │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r9], -pc, lsl #21 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #21 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x5552d4 │ │ │ │ - @ instruction: 0xf976f08a │ │ │ │ + blx 0x255324 │ │ │ │ + @ instruction: 0xf96af08a │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - blx 0xfe5552dc │ │ │ │ + blx 0xfe25532c │ │ │ │ @ instruction: 0xf08a4640 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x990f4 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x99144 │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r1!, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0x1457064 │ │ │ │ + blx 0x12d70b4 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - andcs pc, r1, sp, lsr sl @ │ │ │ │ + andcs pc, r1, r1, lsr sl @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ - @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [r6, r9, lsl #16] @ │ │ │ │ + @ instruction: 0xf08a6808 │ │ │ │ + @ instruction: 0xe7d6fffd │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe7c2fff5 │ │ │ │ + strb pc, [r2, r9, ror #31] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - str pc, [lr, r1, ror #31]! │ │ │ │ + sbfx pc, r5, #31, #15 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldr pc, [sl, sp, asr #31] │ │ │ │ + ldr pc, [sl, r1, asr #31] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe786ffb9 │ │ │ │ + str pc, [r6, sp, lsr #31] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [r2, -r5, lsr #31]! @ │ │ │ │ + @ instruction: 0xe772ff99 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe75eff91 │ │ │ │ + ldrb pc, [lr, -r5, lsl #31] @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0x359708 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ + blmi 0x359758 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a2427a │ │ │ │ - svclt 0x0000f921 │ │ │ │ - addeq r6, r7, lr, ror #28 │ │ │ │ + svclt 0x0000f915 │ │ │ │ addeq r6, r7, lr, lsl lr │ │ │ │ - strdeq r6, [r7], r6 @ │ │ │ │ addeq r6, r7, lr, asr #27 │ │ │ │ addeq r6, r7, r6, lsr #27 │ │ │ │ addeq r6, r7, lr, ror sp │ │ │ │ addeq r6, r7, r6, asr sp │ │ │ │ addeq r6, r7, lr, lsr #26 │ │ │ │ - eorseq sl, r3, r0, ror r4 │ │ │ │ + addeq r6, r7, r6, lsl #26 │ │ │ │ + ldrdeq r6, [r7], lr │ │ │ │ + eorseq sl, r3, r8, lsl #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe56aac8 │ │ │ │ + blvs 0xfe56ab18 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 3, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d03e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, asr #32 │ │ │ │ @@ -140268,318 +140288,318 @@ │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffeef089 │ │ │ │ + @ instruction: 0xffe2f089 │ │ │ │ strmi r6, [r6], -pc, lsr #16 │ │ │ │ andcs r6, r0, r1, lsr #16 │ │ │ │ - @ instruction: 0xf962f7d6 │ │ │ │ + @ instruction: 0xf95cf7d6 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904630 │ │ │ │ - @ instruction: 0xf08af8e5 │ │ │ │ - stmdavs r9!, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08af8d9 │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4607 │ │ │ │ - strbmi pc, [r0], -r5, ror #18 @ │ │ │ │ - ldc2 0, cr15, [r2], {138} @ 0x8a │ │ │ │ - blcs 0x273594 │ │ │ │ + @ instruction: 0x4640f959 │ │ │ │ + stc2 0, cr15, [r6], {138} @ 0x8a │ │ │ │ + blcs 0x2735e4 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ adcscs sl, r9, #608174080 @ 0x24400000 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r0, {r1, r9, fp, sp}^ │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc81f0 │ │ │ │ - stmdacs r0, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001d1be │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5a │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x9936c │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x993bc │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf912f7d6 │ │ │ │ + @ instruction: 0xf90cf7d6 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - andcs pc, r1, r1, lsl #18 │ │ │ │ - blmi 0x13d32ec │ │ │ │ + strdcs pc, [r1], -r5 │ │ │ │ + blmi 0x13d333c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnsvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x993a8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x993f8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 13, cr15, cr6, cr10, {4} │ │ │ │ - blmi 0x1193338 │ │ │ │ + cdp2 0, 12, cr15, cr10, cr10, {4} │ │ │ │ + blmi 0x1193388 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x993d0 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99420 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 12, cr15, cr2, cr10, {4} │ │ │ │ - blmi 0xf53310 │ │ │ │ + cdp2 0, 11, cr15, cr6, cr10, {4} │ │ │ │ + blmi 0xf53360 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x993f8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99448 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 10, cr15, cr14, cr10, {4} │ │ │ │ - blmi 0xd132e8 │ │ │ │ + cdp2 0, 10, cr15, cr2, cr10, {4} │ │ │ │ + blmi 0xd13338 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrvs (UNDEF: 104), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99420 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99470 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 9, cr15, cr10, cr10, {4} │ │ │ │ - blmi 0xad32c0 │ │ │ │ + cdp2 0, 8, cr15, cr14, cr10, {4} │ │ │ │ + blmi 0xad3310 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99448 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99498 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 8, cr15, cr6, cr10, {4} │ │ │ │ - blmi 0x893298 │ │ │ │ + cdp2 0, 7, cr15, cr10, cr10, {4} │ │ │ │ + blmi 0x8932e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99470 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x994c0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 7, cr15, cr2, cr10, {4} │ │ │ │ - blmi 0x653270 │ │ │ │ + cdp2 0, 6, cr15, cr6, cr10, {4} │ │ │ │ + blmi 0x6532c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99498 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x994e8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 5, cr15, cr14, cr10, {4} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr10, {4} │ │ │ │ andcs lr, r0, r7, ror #14 │ │ │ │ - cmpppl r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffeef1a1 │ │ │ │ - strdeq r6, [r7], r6 @ │ │ │ │ - @ instruction: 0x00876bb8 │ │ │ │ - umulleq r6, r7, r0, fp │ │ │ │ + @ instruction: 0xffe2f1a1 │ │ │ │ + addeq r6, r7, r6, lsr #23 │ │ │ │ addeq r6, r7, r8, ror #22 │ │ │ │ addeq r6, r7, r0, asr #22 │ │ │ │ addeq r6, r7, r8, lsl fp │ │ │ │ strdeq r6, [r7], r0 │ │ │ │ addeq r6, r7, r8, asr #21 │ │ │ │ - eorseq sl, r3, r4, lsl #9 │ │ │ │ + addeq r6, r7, r0, lsr #21 │ │ │ │ + addeq r6, r7, r8, ror sl │ │ │ │ + mlaseq r3, ip, r4, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ mcrls 12, 0, r6, cr14, cr3, {4} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ mcrcs 0, 0, r8, cr3, cr6, {5} │ │ │ │ addshi pc, sp, r0 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ vqadd.s8 d24, d26, d28 │ │ │ │ - vsubw.s8 q10, q0, d24 │ │ │ │ + vqdmlal.s q10, d0, d0[0] │ │ │ │ strmi r0, [fp], #-819 @ 0xfffffccd │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ @ instruction: 0x7070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, fp, r0, r8 │ │ │ │ stc2l 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ vhadd.s8 q12, , q8 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640ff1b │ │ │ │ + @ instruction: 0xf640ff0f │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - @ instruction: 0xf836f08e │ │ │ │ + @ instruction: 0xf82af08e │ │ │ │ vmax.f32 d2, d0, d5 │ │ │ │ @ instruction: 0xf64c80e7 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ mrc 3, 0, r0, cr13, cr3, {1} │ │ │ │ ldclpl 15, cr11, [r8, #448] @ 0x1c0 │ │ │ │ - blx 0x175579e │ │ │ │ + blx 0x14557ee │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - blmi 0x1dd8ff0 │ │ │ │ + blmi 0x1dd9010 │ │ │ │ ldrbtmi r4, [fp], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x121594 │ │ │ │ + bl 0x1215e4 │ │ │ │ vcgt.s8 d16, d8, d8 │ │ │ │ vmul.i d21, d16, d0[5] │ │ │ │ - bl 0x11b7e4 │ │ │ │ + bl 0x11b834 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ strbmi r4, [r1], -r2, lsl #8 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - ldc2 0, cr15, [r4, #552]! @ 0x228 │ │ │ │ + stc2 0, cr15, [r8, #552]! @ 0x228 │ │ │ │ rsbsle r2, sp, r3, lsl #28 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr9, {4} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr9, {4} │ │ │ │ @ instruction: 0xf0899002 │ │ │ │ - @ instruction: 0xf8dafe81 │ │ │ │ + @ instruction: 0xf8dafe75 │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59203 │ │ │ │ - @ instruction: 0x4602fff3 │ │ │ │ + strmi pc, [r2], -sp, ror #31 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ - @ instruction: 0xff76f08f │ │ │ │ + @ instruction: 0xff6af08f │ │ │ │ vmlscs.f64 d4, d1, d16 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, fp, asr r8 @ │ │ │ │ - bl 0x1001e4 │ │ │ │ + bl 0x100234 │ │ │ │ strmi r0, [fp], #-517 @ 0xfffffdfb │ │ │ │ tstls r0, r9, asr #8 │ │ │ │ @ instruction: 0xf647bf0b │ │ │ │ @ instruction: 0xf647218c │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - stc2 0, cr15, [r8, #552] @ 0x228 │ │ │ │ + ldc2l 0, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ @ instruction: 0xf8da4621 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - @ instruction: 0xffd0f7d5 │ │ │ │ + @ instruction: 0xffcaf7d5 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - blmi 0x14d9510 │ │ │ │ + blmi 0x14d9530 │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, fp, asr r8 @ │ │ │ │ strbmi r1, [ip], #-2531 @ 0xfffff61d │ │ │ │ strls r4, [r0], #-1562 @ 0xfffff9e6 │ │ │ │ - stc2l 0, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2l 0, cr15, [r0, #-552]! @ 0xfffffdd8 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldcvs 15, cr8, [r2], {240} @ 0xf0 │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf012d008 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ - b 0x12053d4 │ │ │ │ + b 0x1205424 │ │ │ │ ldrbeq r0, [r2], r4, lsl #4 │ │ │ │ svcge 0x0059f57f │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ - blvs 0xfe5933e0 │ │ │ │ + ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + blvs 0xfe593430 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr3 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x003bf47f │ │ │ │ @ instruction: 0xe7e04618 │ │ │ │ - cdp2 0, 3, cr15, cr10, cr9, {4} │ │ │ │ + cdp2 0, 2, cr15, cr14, cr9, {4} │ │ │ │ @ instruction: 0xf0894606 │ │ │ │ - @ instruction: 0xf8dafe37 │ │ │ │ + @ instruction: 0xf8dafe2b │ │ │ │ strtmi r3, [r9], -r0 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59302 │ │ │ │ - stmdbls r2, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf99af090 │ │ │ │ + @ instruction: 0xf98ef090 │ │ │ │ @ instruction: 0xf6474b23 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1216e8 │ │ │ │ + bl 0x121738 │ │ │ │ andls r0, r0, r9 │ │ │ │ strtmi r1, [sl], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0x4621fd11 │ │ │ │ + strtmi pc, [r1], -r5, lsl #26 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4602ff59 │ │ │ │ + @ instruction: 0x4602ff53 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x855940 │ │ │ │ + blx 0x555990 │ │ │ │ vabd.s8 d30, d23, d7 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640fe3b │ │ │ │ + @ instruction: 0xf640fe2f │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - @ instruction: 0xff56f08d │ │ │ │ + @ instruction: 0xff4af08d │ │ │ │ @ instruction: 0xf892e71e │ │ │ │ @ instruction: 0xf0022047 │ │ │ │ - bcs 0x119f64 │ │ │ │ + bcs 0x119fb4 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xe79a4618 │ │ │ │ - tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r4, r5, asr #4 │ │ │ │ + adcpl pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1d91287 │ │ │ │ - svclt 0x0000f8dd │ │ │ │ - ldrdeq r6, [r7], sl │ │ │ │ - addeq r6, r7, r8, lsl #19 │ │ │ │ + svclt 0x0000f8d5 │ │ │ │ + addeq r6, r7, sl, lsl #19 │ │ │ │ addeq r6, r7, r8, lsr r9 │ │ │ │ - addeq r6, r7, r6, lsl #17 │ │ │ │ - mlaseq r3, ip, r4, sl │ │ │ │ + addeq r6, r7, r8, ror #17 │ │ │ │ + addeq r6, r7, r6, lsr r8 │ │ │ │ + ldrhteq sl, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ umaalcs pc, r4, sp, r8 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andeq pc, lr, r3, lsl r0 @ │ │ │ │ - bls 0x4cdba8 │ │ │ │ + bls 0x4cdbf8 │ │ │ │ @ instruction: 0x4322432a │ │ │ │ @ instruction: 0xf10006d2 │ │ │ │ @ instruction: 0xf8d780af │ │ │ │ @ instruction: 0xf01360a8 │ │ │ │ tstle r8, r0, ror r0 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d780a7 │ │ │ │ @@ -140595,108 +140615,108 @@ │ │ │ │ mcrcs 0, 0, r8, cr0, cr2, {4} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-64] @ 0xffffffc0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ addshi pc, r4, r0 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - b 0x1480034 │ │ │ │ + b 0x1480084 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ vcgt.s8 d25, d7, d4 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0892795 │ │ │ │ - strmi pc, [r1], r5, lsl #27 │ │ │ │ - stc2 0, cr15, [r2, #548] @ 0x224 │ │ │ │ + @ instruction: 0x4681fd79 │ │ │ │ + ldc2l 0, cr15, [r6, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf0899001 │ │ │ │ - @ instruction: 0x4680fd7f │ │ │ │ - ldc2 0, cr15, [r0, #548]! @ 0x224 │ │ │ │ + @ instruction: 0x4680fd73 │ │ │ │ + stc2 0, cr15, [r4, #548]! @ 0x224 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - cdp2 0, 12, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 0, 12, cr15, cr0, cr13, {4} │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr6, cr5, {6} │ │ │ │ + mrc2 7, 5, pc, cr0, cr5, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - @ instruction: 0xf8d7f8db │ │ │ │ + @ instruction: 0xf8d7f8cf │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -fp, lsr #29 @ │ │ │ │ + ldrbmi pc, [r9], -r5, lsr #29 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d0f090 │ │ │ │ - blls 0x17f060 │ │ │ │ + @ instruction: 0xf8c4f090 │ │ │ │ + blls 0x17f0b0 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r2, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - mrc2 7, 4, pc, cr6, cr5, {6} │ │ │ │ + mrc2 7, 4, pc, cr0, cr5, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - blls 0xd7df4 │ │ │ │ + blls 0xd7e14 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x31aca4 │ │ │ │ + bl 0x31acf4 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - mrc2 7, 3, pc, cr14, cr5, {6} │ │ │ │ + mrc2 7, 3, pc, cr8, cr5, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - blls 0x1d7b44 │ │ │ │ + blls 0x1d7b64 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d54611 │ │ │ │ - ldrbmi pc, [r9], -fp, ror #28 @ │ │ │ │ + ldrbmi pc, [r9], -r5, ror #28 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf890f090 │ │ │ │ - blcs 0xc04ec │ │ │ │ + @ instruction: 0xf884f090 │ │ │ │ + blcs 0xc053c │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4659fe5d │ │ │ │ + @ instruction: 0x4659fe57 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf882f090 │ │ │ │ + @ instruction: 0xf876f090 │ │ │ │ @ instruction: 0x2001e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - smmls sp, r5, fp, pc @ │ │ │ │ + ldrb pc, [sp, -sp, asr #23] @ │ │ │ │ @ instruction: 0x469a461e │ │ │ │ ldrb r9, [r4, -r4, lsl #6]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ - blvs 0xfe32b3a4 │ │ │ │ + blvs 0xfe32b3f4 │ │ │ │ mlasge r4, sp, r8, pc @ │ │ │ │ rsbsvs pc, r0, #301989888 @ 0x12000000 │ │ │ │ mcrrvs 0, 1, sp, sl, cr13 │ │ │ │ rsbseq pc, r0, #301989888 @ 0x12000000 │ │ │ │ @ instruction: 0xf8d0d01f │ │ │ │ - bllt 0xb21bf0 │ │ │ │ + bllt 0xb21c40 │ │ │ │ ldrdvs pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf8d0b9ce │ │ │ │ vmla.i , , d0[2] │ │ │ │ teqlt r1, #64, 2 │ │ │ │ @ instruction: 0xf7fd4631 │ │ │ │ - bllt 0xcd8694 │ │ │ │ + bllt 0xcd86e4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8918ff0 │ │ │ │ @ instruction: 0xf0011047 │ │ │ │ @@ -140707,139 +140727,139 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf0892695 │ │ │ │ - sxtab16mi pc, r0, r9, ror #24 @ │ │ │ │ - ldc2l 0, cr15, [r6], #-548 @ 0xfffffddc │ │ │ │ + strmi pc, [r0], sp, ror #24 │ │ │ │ + stc2l 0, cr15, [sl], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0xf0894681 │ │ │ │ - @ instruction: 0x4607fc73 │ │ │ │ - ldc2l 0, cr15, [r8], {137} @ 0x89 │ │ │ │ + strmi pc, [r7], -r7, ror #24 │ │ │ │ + stc2l 0, cr15, [ip], {137} @ 0x89 │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r1, r1, lsr r8 │ │ │ │ - ldc2l 0, cr15, [r4, #564]! @ 0x234 │ │ │ │ + stc2l 0, cr15, [r8, #564]! @ 0x234 │ │ │ │ @ instruction: 0xf8d64659 │ │ │ │ andcs fp, r0, r0 │ │ │ │ - ldc2l 7, cr15, [lr, #852] @ 0x354 │ │ │ │ + ldc2l 7, cr15, [r8, #852] @ 0x354 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8d6fd19 │ │ │ │ + @ instruction: 0xf8d6fd0d │ │ │ │ stmdbls ip, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4659fdd3 │ │ │ │ + ldrbmi pc, [r9], -sp, asr #27 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [lr, #-572] @ 0xfffffdc4 │ │ │ │ + stc2 0, cr15, [r2, #-572] @ 0xfffffdc4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [sl], -pc, lsl #2 │ │ │ │ strbmi r9, [r1], -r1, lsl #22 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strmi pc, [r2], -r1, asr #27 │ │ │ │ + @ instruction: 0x4602fdbb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r0, #572]! @ 0x23c │ │ │ │ + stc2 0, cr15, [r4, #572]! @ 0x23c │ │ │ │ @ instruction: 0xf8d6e79a │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4659fdb5 │ │ │ │ + ldrbmi pc, [r9], -pc, lsr #27 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r0], #572 @ 0x23c │ │ │ │ + stc2l 0, cr15, [r4], #572 @ 0x23c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-80] @ 0xffffffb0 │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ ldcls 12, cr6, [r1, #-588] @ 0xfffffdb4 │ │ │ │ mvneq pc, #19 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ stccs 0, cr8, [r1, #-644] @ 0xfffffd7c │ │ │ │ sbchi pc, r1, r0 │ │ │ │ - msrmi CPSR_f, #-1610612732 @ 0xa0000004 │ │ │ │ + movtmi pc, #586 @ 0x24a @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0440b │ │ │ │ @ instruction: 0xf89310c8 │ │ │ │ vmvn.i32 q11, #144 @ 0x00000090 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r1, #-508] @ 0xfffffe04 │ │ │ │ adcshi pc, r5, r0 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r8], #-548 @ 0xfffffddc │ │ │ │ + mrrc2 0, 8, pc, ip, cr9 @ │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf08d1000 │ │ │ │ - andcs pc, r0, r3, lsl #27 │ │ │ │ - @ instruction: 0xf8b0f08a │ │ │ │ + andcs pc, r0, r7, ror sp @ │ │ │ │ + @ instruction: 0xf8a4f08a │ │ │ │ andls r2, r3, r5, lsl #28 │ │ │ │ rscshi pc, sp, r0, lsl #4 │ │ │ │ - msrpl SPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ + cmnppl ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svcls 0x0070ee1d │ │ │ │ @ instruction: 0xf08a5d98 │ │ │ │ - strmi pc, [r6], -r3, lsr #17 │ │ │ │ - blx 0xffa55d0e │ │ │ │ + @ instruction: 0x4606f897 │ │ │ │ + blx 0xff755d5e │ │ │ │ @ instruction: 0x46824b7e │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ ldmibne r1, {r2, r4, r7, r9, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xd5d36 │ │ │ │ + blx 0xffdd5d84 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ @ instruction: 0xf089808e │ │ │ │ - andls pc, r4, pc, asr #23 │ │ │ │ - blx 0xff3d5d42 │ │ │ │ + andls pc, r4, r3, asr #23 │ │ │ │ + blx 0xff0d5d92 │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ pkhtbmi r4, r3, r9, asr #12 │ │ │ │ andls r2, r5, #0 │ │ │ │ - ldc2 7, cr15, [lr, #-852]! @ 0xfffffcac │ │ │ │ + ldc2 7, cr15, [r8, #-852]! @ 0xfffffcac │ │ │ │ ldmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf08f0104 │ │ │ │ - blmi 0x1bd8e3c │ │ │ │ + blmi 0x1bd8e5c │ │ │ │ stmdals r3, {r0, r8, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ andeq lr, fp, #1024 @ 0x400 │ │ │ │ ldrtmi r4, [r9], #-1035 @ 0xfffffbf5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ stccs 0, cr13, [r0], {73} @ 0x49 │ │ │ │ addshi pc, pc, r0 │ │ │ │ tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xf8d8fafd │ │ │ │ + @ instruction: 0xf8d8faf1 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d59910 │ │ │ │ - @ instruction: 0x4621fd19 │ │ │ │ + @ instruction: 0x4621fd13 │ │ │ │ ldrbmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r8, #-572] @ 0xfffffdc4 │ │ │ │ + ldc2l 0, cr15, [ip], #572 @ 0x23c │ │ │ │ ldmdavs r0!, {r1, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ @ instruction: 0x461a4417 │ │ │ │ @ instruction: 0xf08a9700 │ │ │ │ - @ instruction: 0x2001fab5 │ │ │ │ + andcs pc, r1, r9, lsr #21 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf4126c12 │ │ │ │ tstle r8, r0, ror r3 │ │ │ │ @@ -140848,83 +140868,83 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf0128ff0 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ @ instruction: 0xf01baf51 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strb sl, [sp, sp, asr #30]! │ │ │ │ - blx 0x1b57bd8 │ │ │ │ + blx 0x1957c28 │ │ │ │ stccs 7, cr14, [r0], {89} @ 0x59 │ │ │ │ @ instruction: 0xf649d065 │ │ │ │ vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfedd5e24 │ │ │ │ - blvs 0xfe593ad4 │ │ │ │ + blx 0xfead5e74 │ │ │ │ + blvs 0xfe593b24 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x0036f47f │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0892895 │ │ │ │ - @ instruction: 0xf640fbb3 │ │ │ │ + @ instruction: 0xf640fba7 │ │ │ │ strmi r7, [r7], -ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - stc2l 0, cr15, [lr], {141} @ 0x8d │ │ │ │ + stc2l 0, cr15, [r2], {141} @ 0x8d │ │ │ │ @ instruction: 0xf089e749 │ │ │ │ - andls pc, r4, r5, ror fp @ │ │ │ │ - blx 0x1d55e5e │ │ │ │ + andls pc, r4, r9, ror #22 │ │ │ │ + blx 0x1a55eae │ │ │ │ @ instruction: 0xf0894605 │ │ │ │ - @ instruction: 0xf8d8fb3b │ │ │ │ + @ instruction: 0xf8d8fb2f │ │ │ │ ldrbmi r2, [r9], -r0 │ │ │ │ andcs r4, r1, r3, lsl #13 │ │ │ │ @ instruction: 0xf7d59205 │ │ │ │ - strmi pc, [r2], -sp, lsr #25 │ │ │ │ + strmi pc, [r2], -r7, lsr #25 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ - cdp2 0, 13, cr15, cr2, cr15, {4} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr15, {4} │ │ │ │ stmdals r3, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ strmi r1, [fp], #-2378 @ 0xfffff6b6 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ bicslt r0, r4, r0, lsl #2 │ │ │ │ mvnsvc pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0x4629fa71 │ │ │ │ + strtmi pc, [r9], -r5, ror #20 │ │ │ │ @ instruction: 0xf0924658 │ │ │ │ - @ instruction: 0xe76efddf │ │ │ │ + @ instruction: 0xe76efdd3 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3, {r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf649e6f0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x1855ed0 │ │ │ │ + blx 0x1555f20 │ │ │ │ vaba.s8 q15, , │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x1655ee0 │ │ │ │ + blx 0x1355f30 │ │ │ │ @ instruction: 0xf649e7e3 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x1455ef0 │ │ │ │ + blx 0x1155f40 │ │ │ │ @ instruction: 0xf64de74f │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ - blmi 0x219d94 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ + blmi 0x219de4 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - mrc2 1, 0, pc, cr0, cr8, {6} │ │ │ │ - addeq r6, r7, ip, ror #8 │ │ │ │ + mcr2 1, 0, pc, cr8, cr8, {6} @ │ │ │ │ addeq r6, r7, ip, lsl r4 │ │ │ │ addeq r6, r7, ip, asr #7 │ │ │ │ - strdeq r6, [r7], ip │ │ │ │ - mlaseq r3, ip, r4, sl │ │ │ │ + addeq r6, r7, ip, ror r3 │ │ │ │ + addeq r6, r7, ip, lsr #5 │ │ │ │ + ldrhteq sl, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-556] @ 0xfffffdd4 │ │ │ │ stcvs 0, cr11, [sl], {135} @ 0x87 │ │ │ │ rscseq pc, r0, #18 │ │ │ │ @@ -140938,196 +140958,196 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlabbcs r0, r2, r0, r8 │ │ │ │ @ instruction: 0xf95ef7fd │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 0, cr2, [r3], {-0} │ │ │ │ addhi pc, r6, r0 │ │ │ │ - @ instruction: 0xff6cf089 │ │ │ │ + @ instruction: 0xff60f089 │ │ │ │ @ instruction: 0xf0899003 │ │ │ │ - strmi pc, [r1], pc, lsr #21 │ │ │ │ - blx 0xfebd5f80 │ │ │ │ + strmi pc, [r1], r3, lsr #21 │ │ │ │ + blx 0xfe8d5fd0 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - strtmi pc, [r9], -r9, lsr #21 │ │ │ │ + @ instruction: 0x4629fa9d │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ movwls r6, #10283 @ 0x282b │ │ │ │ - ldc2 7, cr15, [r8], {213} @ 0xd5 │ │ │ │ + ldc2 7, cr15, [r2], {213} @ 0xd5 │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0x4639fb9b │ │ │ │ + ldrtmi pc, [r9], -pc, lsl #23 @ │ │ │ │ andcs r6, r0, pc, lsr #16 │ │ │ │ - stc2 7, cr15, [lr], {213} @ 0xd5 │ │ │ │ + stc2 7, cr15, [r8], {213} @ 0xd5 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8dbfb91 │ │ │ │ - blcs 0x165d9c │ │ │ │ + @ instruction: 0xf8dbfb85 │ │ │ │ + blcs 0x165dec │ │ │ │ ldm pc, {r0, r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r4, r3, lsl r0 @ │ │ │ │ andseq r0, pc, r1, lsl #2 │ │ │ │ stcvs 0, cr0, [r9], {205} @ 0xcd │ │ │ │ rsbsvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ ldrmi sp, [r0], -r8, lsl #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strvc lr, [r1, #-2523] @ 0xfffff625 │ │ │ │ andeq pc, lr, #17 │ │ │ │ ldrdge pc, [ip], -fp │ │ │ │ - b 0x128e484 │ │ │ │ - b 0x10da1ec │ │ │ │ + b 0x128e4d4 │ │ │ │ + b 0x10da23c │ │ │ │ strbeq r0, [fp], sl, lsl #2 │ │ │ │ str sp, [r5, r9, ror #9]! │ │ │ │ - blx 0x1ad6008 │ │ │ │ + blx 0x17d6058 │ │ │ │ orrvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ orrsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - blls 0x19952c │ │ │ │ + blls 0x19954c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf08e9800 │ │ │ │ - stccs 15, cr15, [r1], {175} @ 0xaf │ │ │ │ + stccs 15, cr15, [r1], {163} @ 0xa3 │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldrbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r1], -r5, asr #23 │ │ │ │ + @ instruction: 0x4621fbbf │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfedd6066 │ │ │ │ + blx 0xfead60b6 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - @ instruction: 0xe77df93d │ │ │ │ + @ instruction: 0xe77df935 │ │ │ │ @ instruction: 0xf4126b8a │ │ │ │ rsble r6, pc, r0, ror r2 @ │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf47f0270 │ │ │ │ str sl, [ip, r7, ror #30]! │ │ │ │ @ instruction: 0xf0892100 │ │ │ │ - strdls pc, [r5], -pc @ │ │ │ │ - blx 0x17d6088 │ │ │ │ + strdls pc, [r5], -r3 │ │ │ │ + blx 0x14d60d8 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0x4606fa59 │ │ │ │ - blx 0x1656094 │ │ │ │ + strmi pc, [r6], -sp, asr #20 │ │ │ │ + blx 0x13560e4 │ │ │ │ @ instruction: 0xf0894604 │ │ │ │ - andls pc, r2, r3, asr sl @ │ │ │ │ - blx 0x14d60a0 │ │ │ │ + andls pc, r2, r7, asr #20 │ │ │ │ + blx 0x11d60f0 │ │ │ │ @ instruction: 0xf0899003 │ │ │ │ - vpmax.s8 , q2, │ │ │ │ + vpmax.s8 , q2, │ │ │ │ vsubl.s8 q11, d16, d8 │ │ │ │ pkhbtmi r0, r1, r5, lsl #5 │ │ │ │ ldmdavs r1, {r1, fp, ip, pc} │ │ │ │ - stc2 0, cr15, [lr, #-584] @ 0xfffffdb8 │ │ │ │ + stc2 0, cr15, [r2, #-584] @ 0xfffffdb8 │ │ │ │ addvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r0, r1, fp, ip, pc} │ │ │ │ - ldc2 0, cr15, [lr, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2 0, cr15, [r2, #-584]! @ 0xfffffdb8 │ │ │ │ addsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r3, r6, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r6, #-584]! @ 0xfffffdb8 │ │ │ │ + stc2 0, cr15, [sl, #-584]! @ 0xfffffdb8 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ mulcs r1, r5, r5 │ │ │ │ movwls r6, #18475 @ 0x482b │ │ │ │ - blx 0x1cd7e1e │ │ │ │ + blx 0x1b57e6e │ │ │ │ strmi r9, [r2], -r4, lsl #18 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0x4639fd95 │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #27 @ │ │ │ │ andcs r6, r1, pc, lsr #16 │ │ │ │ - blx 0x1a57e32 │ │ │ │ + blx 0x18d7e82 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf8dbfd8b │ │ │ │ - blcs 0x165eec │ │ │ │ + @ instruction: 0xf8dbfd7f │ │ │ │ + blcs 0x165f3c │ │ │ │ ldm pc, {r1, r4, fp, ip, lr, pc}^ @ │ │ │ │ ldmhi r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0896d02 │ │ │ │ - bls 0x198740 │ │ │ │ + bls 0x198760 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff20f08f │ │ │ │ + @ instruction: 0xff14f08f │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - @ instruction: 0xf9f4f092 │ │ │ │ + @ instruction: 0xf9e8f092 │ │ │ │ ldrbmi r6, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strtmi pc, [r9], -r5, asr #22 │ │ │ │ + @ instruction: 0x4629fb3f │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 0, cr15, cr10, cr15, {4} │ │ │ │ + ldc2l 0, cr15, [lr, #572]! @ 0x23c │ │ │ │ ldrb r2, [lr, -r1]! │ │ │ │ umaalne pc, r7, r1, r8 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf67f2902 │ │ │ │ @ instruction: 0xe6f3af3c │ │ │ │ orrvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4631 │ │ │ │ andcs r9, r9, ip │ │ │ │ @ instruction: 0x464b681a │ │ │ │ - @ instruction: 0xff0af08e │ │ │ │ - @ instruction: 0xf9acf089 │ │ │ │ + cdp2 0, 15, cr15, cr14, cr14, {4} │ │ │ │ + @ instruction: 0xf9a0f089 │ │ │ │ orrvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ orrsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - strbmi pc, [fp], -pc, lsl #26 @ │ │ │ │ + strbmi pc, [fp], -r3, lsl #26 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - cdp2 0, 15, cr15, cr2, cr14, {4} │ │ │ │ + cdp2 0, 14, cr15, cr6, cr14, {4} │ │ │ │ vabd.s8 q15, q2, │ │ │ │ vsubl.s8 q11, d16, d8 │ │ │ │ stmib sp, {r0, r2, r4, r7, r9}^ │ │ │ │ ldrtmi r9, [r1], -r0, lsl #16 │ │ │ │ andcs r9, r8, r3, lsl #22 │ │ │ │ @ instruction: 0xf08e6812 │ │ │ │ - ldr pc, [r4, -r5, ror #29]! │ │ │ │ + @ instruction: 0xe734fed9 │ │ │ │ addsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x16b878 │ │ │ │ + blls 0x16b8c8 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - cdp2 0, 13, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr14, {4} │ │ │ │ ldrtmi lr, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf08d72ff │ │ │ │ - str pc, [r3, -r7, lsl #24]! │ │ │ │ + @ instruction: 0xe723fbfb │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd4621 │ │ │ │ andcs r8, r9, r4, lsl r0 │ │ │ │ strbmi r9, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf0929601 │ │ │ │ - @ instruction: 0xf089f98d │ │ │ │ - bls 0x198654 │ │ │ │ + @ instruction: 0xf089f981 │ │ │ │ + bls 0x198674 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - cdp2 0, 10, cr15, cr10, cr15, {4} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr15, {4} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf97ef092 │ │ │ │ - blls 0x213e24 │ │ │ │ + @ instruction: 0xf972f092 │ │ │ │ + blls 0x213e74 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ stmib sp, {r1, sp}^ │ │ │ │ @ instruction: 0xf0928600 │ │ │ │ - @ instruction: 0xe77ff975 │ │ │ │ + ldrb pc, [pc, -r9, ror #18]! @ │ │ │ │ strtmi r9, [r1], -r5, lsl #22 │ │ │ │ andcs r9, r8, r2, lsl #20 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - @ instruction: 0xf96cf092 │ │ │ │ + @ instruction: 0xf960f092 │ │ │ │ svclt 0x0000e776 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ mrrcvs 0, 8, fp, ip, cr5 │ │ │ │ @@ -141147,72 +141167,72 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf0892495 │ │ │ │ - pkhbtmi pc, r2, r1, lsl #18 @ │ │ │ │ - @ instruction: 0xf90ef089 │ │ │ │ + strmi pc, [r2], r5, lsl #18 │ │ │ │ + @ instruction: 0xf902f089 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0xf8d4f90b │ │ │ │ + @ instruction: 0xf8d4f8ff │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ - blx 0x2058000 │ │ │ │ + blx 0x1ed8050 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4650 │ │ │ │ - @ instruction: 0xf8d4fa01 │ │ │ │ + @ instruction: 0xf8d4f9f5 │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4659fa73 │ │ │ │ + ldrbmi pc, [r9], -sp, ror #20 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9f6f08f │ │ │ │ + @ instruction: 0xf9eaf08f │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r6, r0, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - ldrtmi pc, [r9], -r7, ror #20 @ │ │ │ │ + ldrtmi pc, [r9], -r1, ror #20 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9eaf08f │ │ │ │ + @ instruction: 0xf9def08f │ │ │ │ @ instruction: 0xf089bbae │ │ │ │ - stmdavs r1!, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4606 │ │ │ │ - blmi 0x858a9c │ │ │ │ + blmi 0x858abc │ │ │ │ svccs 0x0070ee1d │ │ │ │ biccs pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x130454 │ │ │ │ + bl 0x1304a4 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13ed14 │ │ │ │ + bl 0x13ed64 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - blx 0x1058080 │ │ │ │ + blx 0xed80d0 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r1, sp, lsr #20 │ │ │ │ + andcs pc, r1, r1, lsr #20 │ │ │ │ mulcs r0, r0, r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffb6f7fb │ │ │ │ + @ instruction: 0xffaef7fb │ │ │ │ @ instruction: 0xf04fe797 │ │ │ │ strbmi r4, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08d4648 │ │ │ │ - @ instruction: 0xe7c2fc3f │ │ │ │ + @ instruction: 0xe7c2fc33 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - ldc2 0, cr15, [r8], #-564 @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [ip], #-564 @ 0xfffffdcc │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r5, r7, r4, asr lr │ │ │ │ - blvs 0xfe575580 │ │ │ │ + addeq r5, r7, r4, lsl #28 │ │ │ │ + blvs 0xfe5755d0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -141220,826 +141240,819 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r2!, {r1, r9, fp, sp}^ │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrdcs pc, [ip], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf13b8 │ │ │ │ + bl 0xfebf1408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r5, r3, r0, lsl #8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ orrslt pc, r8, #19, 30 @ 0x4c │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf868f089 │ │ │ │ + @ instruction: 0xf85cf089 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9dcf7d5 │ │ │ │ + @ instruction: 0xf9d6f7d5 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4639 │ │ │ │ - @ instruction: 0xf089f917 │ │ │ │ - ldmdavs r1!, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089f90b │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4607 │ │ │ │ - blmi 0x5d8988 │ │ │ │ + blmi 0x5d89a8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r8, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9a220 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9a270 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff70f089 │ │ │ │ + @ instruction: 0xff64f089 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4602f9b9 │ │ │ │ + @ instruction: 0x4602f9b3 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9a8f08f │ │ │ │ + @ instruction: 0xf99cf08f │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff32f7fb │ │ │ │ + @ instruction: 0xff2af7fb │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, r0, asr #26 │ │ │ │ + strdeq r5, [r7], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ addlt r4, r5, r7, lsl r6 │ │ │ │ - b 0x18753e4 │ │ │ │ + b 0x1875434 │ │ │ │ rsbsle r7, sp, r2, lsl ip │ │ │ │ @ instruction: 0xf4136c1b │ │ │ │ @ instruction: 0xf0006470 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d174 │ │ │ │ - bcs 0xa2548 │ │ │ │ + bcs 0xa2598 │ │ │ │ @ instruction: 0x460dd170 │ │ │ │ streq pc, [lr], #-19 @ 0xffffffed │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #655360 @ 0xa0000 │ │ │ │ strbtle r0, [lr], #-1755 @ 0xfffff925 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf0892495 │ │ │ │ - strmi pc, [r2], r5, lsr #16 │ │ │ │ - @ instruction: 0xf822f089 │ │ │ │ + pkhbtmi pc, r2, r9, lsl #16 @ │ │ │ │ + @ instruction: 0xf816f089 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0xf8d4f81f │ │ │ │ + @ instruction: 0xf8d4f813 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - @ instruction: 0xf95ef7d5 │ │ │ │ + @ instruction: 0xf958f7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4650 │ │ │ │ - @ instruction: 0xf8d4fb83 │ │ │ │ + @ instruction: 0xf8d4fb77 │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4659f953 │ │ │ │ + ldrbmi pc, [r9], -sp, asr #18 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1ed654a │ │ │ │ + blx 0x1bd659a │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ andcs r6, r1, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - ldrtmi pc, [r9], -r7, asr #18 @ │ │ │ │ + ldrtmi pc, [r9], -r1, asr #18 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1bd6562 │ │ │ │ + blx 0x18d65b2 │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ - @ instruction: 0xf82cf089 │ │ │ │ + @ instruction: 0xf820f089 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - @ instruction: 0xf948f08d │ │ │ │ + @ instruction: 0xf93cf08d │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ movwls r4, #1046 @ 0x416 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ strbmi r9, [sl], #-1538 @ 0xfffff9fe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xff2ef089 │ │ │ │ + @ instruction: 0xff22f089 │ │ │ │ stmiavs r9!, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621f91d │ │ │ │ + @ instruction: 0x4621f917 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff9565b6 │ │ │ │ + blx 0xff656606 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 4, pc, cr12, cr11, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr4, cr11, {7} @ │ │ │ │ strbmi lr, [r9], -sp, lsl #15 │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff28f08f │ │ │ │ + @ instruction: 0xff1cf08f │ │ │ │ @ instruction: 0x4651e7b8 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff20f08f │ │ │ │ + @ instruction: 0xff14f08f │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r5, r7, r2, lsl ip │ │ │ │ + addeq r5, r7, r2, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ - blvs 0xfe3865fc │ │ │ │ + blvs 0xfe38664c │ │ │ │ @ instruction: 0xf4136c4a │ │ │ │ rsbsle r6, r6, r0, ror ip │ │ │ │ cmnpeq r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ svceq 0x0014d077 │ │ │ │ stcvs 0, cr13, [ip], {126} @ 0x7e │ │ │ │ ldrbteq pc, [r0], #20 @ │ │ │ │ @ instruction: 0xf8d0d07a │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d16d │ │ │ │ - blcs 0xa66c0 │ │ │ │ + blcs 0xa6710 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d075 │ │ │ │ stc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xff40f088 │ │ │ │ + @ instruction: 0xff34f088 │ │ │ │ @ instruction: 0xf0884682 │ │ │ │ - @ instruction: 0x4680ff3d │ │ │ │ - @ instruction: 0xff3af088 │ │ │ │ + @ instruction: 0x4680ff31 │ │ │ │ + @ instruction: 0xff2ef088 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strmi r6, [r1], r9, ror #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -sp, lsr #17 @ │ │ │ │ + ldrbmi pc, [r9], -r7, lsr #17 @ │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffe8f08e │ │ │ │ + @ instruction: 0xffdcf08e │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ andcs r6, r0, r9, lsr #16 │ │ │ │ - @ instruction: 0xf8a2f7d5 │ │ │ │ + @ instruction: 0xf89cf7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - svccs 0x0000ffdd │ │ │ │ + svccs 0x0000ffd1 │ │ │ │ stmdavs r7!, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - @ instruction: 0xf896f7d5 │ │ │ │ + @ instruction: 0xf890f7d5 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - mcrcs 15, 0, pc, cr0, cr1, {6} @ │ │ │ │ + cdpcs 15, 0, cr15, cr0, cr5, {6} │ │ │ │ @ instruction: 0xf088d142 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4606 │ │ │ │ - blmi 0x9d86f8 │ │ │ │ + blmi 0x9d8718 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x1307f8 │ │ │ │ + bl 0x130848 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13f0b8 │ │ │ │ + bl 0x13f108 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - @ instruction: 0xf86cf7d5 │ │ │ │ + @ instruction: 0xf866f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r1, fp, asr r8 @ │ │ │ │ + andcs pc, r1, pc, asr #16 │ │ │ │ vaddl.u8 q15, d2, d4 │ │ │ │ - blcs 0x1330f0 │ │ │ │ + blcs 0x133140 │ │ │ │ andcs sp, r0, r7, lsl #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - @ instruction: 0xe789fdd7 │ │ │ │ + str pc, [r9, pc, asr #27] │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x18d6750 │ │ │ │ + blx 0x15d67a0 │ │ │ │ vst1.32 {d30}, [pc :256], r5 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08d4650 │ │ │ │ - sbfx pc, r9, #20, #3 │ │ │ │ - @ instruction: 0x00875ab0 │ │ │ │ + str pc, [r2, sp, asr #20]! │ │ │ │ + addeq r5, r7, r0, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0116c19 │ │ │ │ strdle r0, [r7, -r0] │ │ │ │ @ instruction: 0xf4106b98 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ rsbsne r6, r6, r6, ror #17 │ │ │ │ stmdbvs r2!, {r3, ip, lr, pc} │ │ │ │ - bcs 0x8ab634 │ │ │ │ + bcs 0x8ab684 │ │ │ │ mrccs 15, 0, fp, cr0, cr8, {6} │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ stcle 0, cr2, [r8, #-0] │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ andsle r2, sp, pc, lsl #22 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfece4dd8 │ │ │ │ - b 0x14973a0 │ │ │ │ + blx 0xfece4e28 │ │ │ │ + b 0x14973f0 │ │ │ │ svclt 0x00d81353 │ │ │ │ - blcs 0xa31a4 │ │ │ │ + blcs 0xa31f4 │ │ │ │ @ instruction: 0xf8d5d1e9 │ │ │ │ andcs r1, r1, #200 @ 0xc8 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4619b131 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [sl, r1] │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xe7f8fd79 │ │ │ │ - blcs 0xb465c │ │ │ │ + @ instruction: 0xe7f8fd71 │ │ │ │ + blcs 0xb46ac │ │ │ │ @ instruction: 0xe7d2d0de │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c14628 │ │ │ │ - stmdbvs r3!, {r0, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xabfe4 │ │ │ │ + stmdbvs r3!, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xac034 │ │ │ │ @ instruction: 0xf895d17e │ │ │ │ - blcs 0xa68b4 │ │ │ │ + blcs 0xa6904 │ │ │ │ @ instruction: 0xf088d15c │ │ │ │ - mcrcs 14, 0, pc, cr0, cr5, {4} @ │ │ │ │ + cdpcs 14, 0, cr15, cr0, cr9, {4} │ │ │ │ svclt 0x00c14681 │ │ │ │ vabd.s8 d18, d7, d0 │ │ │ │ @ instruction: 0xf04f0af0 │ │ │ │ vqdmull.s q8, d0, d3[0] │ │ │ │ @ instruction: 0xdc202a95 │ │ │ │ @ instruction: 0xf8cde078 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe1d8534 │ │ │ │ + blx 0x1658584 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r1, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xffbcf7d4 │ │ │ │ + @ instruction: 0xffb6f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r8, #528384 @ 0x81000 │ │ │ │ + andcs pc, r8, #479232 @ 0x75000 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08c3701 │ │ │ │ - adcsmi pc, lr, #772 @ 0x304 │ │ │ │ + adcsmi pc, lr, #724 @ 0x2d4 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ andcs r6, r1, r1, lsr #18 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xffa4f7d4 │ │ │ │ + @ instruction: 0xff9ef7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0xf8cdf9c9 │ │ │ │ + @ instruction: 0xf8cdf9bd │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe2d8594 │ │ │ │ + blx 0x17585e4 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ smlalseq fp, r3, fp, r3 │ │ │ │ @ instruction: 0x4641425a │ │ │ │ @ instruction: 0xf08c4640 │ │ │ │ - stmiavs r1!, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - cdp2 7, 11, cr15, cr14, cr1, {6} │ │ │ │ + cdp2 7, 9, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf7c44628 │ │ │ │ - str pc, [fp, fp, ror #22] │ │ │ │ - blcs 0x3f4938 │ │ │ │ + @ instruction: 0xe78bfb3d │ │ │ │ + blcs 0x3f4988 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - usad8 r4, r5, sp │ │ │ │ + str pc, [r4, r9, lsl #26] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xff6cf08c │ │ │ │ + @ instruction: 0xff60f08c │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strble r0, [lr, #2011] @ 0x7db │ │ │ │ strb r2, [r8, r4, lsl #4] │ │ │ │ - blcs 0xb478c │ │ │ │ + blcs 0xb47dc │ │ │ │ stmdbvs r3!, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbsmi r0, r2, #246 @ 0xf6 │ │ │ │ sbcle r2, r2, r0, lsl #28 │ │ │ │ svclt 0x0000e7bd │ │ │ │ - umulleq r5, r7, r6, r8 │ │ │ │ + addeq r5, r7, r6, asr #16 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ stcllt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + stcllt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - bmi 0xff186968 │ │ │ │ + bmi 0xff3469b8 │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orrvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ strmi r4, [ip], fp │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ andcs r4, r0, #140509184 @ 0x8600000 │ │ │ │ stmib sp, {r0, r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r9, sp}^ │ │ │ │ andls r2, r8, #1610612736 @ 0x60000000 │ │ │ │ - orrshi pc, r2, r0 │ │ │ │ + cmnphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addhi pc, sp, r0, asr #4 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vand d8, d16, d16 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc], sl │ │ │ │ + vand d8, d16, d12 │ │ │ │ + vst4. {d24-d27}, [pc :256], r8 │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ - rschi pc, r5, r0 │ │ │ │ + sbcshi pc, r3, r0 │ │ │ │ eorvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - vshr.u64 q12, q13, #52 │ │ │ │ + vmla.i q12, q14, d0[6] │ │ │ │ stmdbcs r0, {r0, r8, ip, lr} │ │ │ │ - andshi pc, r9, #0 │ │ │ │ + andhi pc, r6, #0 │ │ │ │ @ instruction: 0xf0402903 │ │ │ │ - vshr.u64 q12, q9, #52 │ │ │ │ - blcs 0x12b5bc │ │ │ │ - addshi pc, r8, #0 │ │ │ │ + vmla.i q12, q14, d0[4] │ │ │ │ + blcs 0x12b60c │ │ │ │ + addhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xbb1b8 │ │ │ │ - rschi pc, r7, r0, asr #32 │ │ │ │ + blcs 0xbb1bc │ │ │ │ + sbcshi pc, r5, r0, asr #32 │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ strbne pc, [r0, #-972] @ 0xfffffc34 @ │ │ │ │ @ instruction: 0xf004431d │ │ │ │ vsri.8 d16, d14, #4 │ │ │ │ - strls r5, [r5, #-896] @ 0xfffffc80 │ │ │ │ - orrcs r4, r0, #28, 6 @ 0x70000000 │ │ │ │ + orrcs r5, r0, #128, 4 │ │ │ │ movweq pc, #12992 @ 0x32c0 @ │ │ │ │ - b 0x3bf800 │ │ │ │ - blcs 0x9b400 │ │ │ │ - addshi pc, r4, #0 │ │ │ │ + b 0x3ab48c │ │ │ │ + strls r0, [r4], #-771 @ 0xfffffcfd │ │ │ │ + blcs 0xbfc58 │ │ │ │ + addhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0402b80 │ │ │ │ - stcvs 0, cr8, [r3, #-816] @ 0xfffffcd0 │ │ │ │ + stcvs 0, cr8, [r3, #-744] @ 0xfffffd18 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - mrrcvs 2, 12, r8, fp, cr2 │ │ │ │ + mrrcvs 2, 11, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa341c │ │ │ │ - adcshi pc, sp, r0 │ │ │ │ + blcs 0xa346c │ │ │ │ + adchi pc, fp, r0 │ │ │ │ ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - @ instruction: 0xf8de80b8 │ │ │ │ + @ instruction: 0xf8de80a6 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - @ instruction: 0x467080b2 │ │ │ │ + ldrbtmi r8, [r0], -r0, lsr #1 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ vcgt.s8 , , q4 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0882795 │ │ │ │ - @ instruction: 0x4606fd37 │ │ │ │ - ldc2 0, cr15, [r4, #-544]! @ 0xfffffde0 │ │ │ │ + strmi pc, [r6], -fp, lsr #26 │ │ │ │ + stc2 0, cr15, [r8, #-544]! @ 0xfffffde0 │ │ │ │ ldmdavs fp!, {r0, r3, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [r2, #568]! @ 0x238 │ │ │ │ + ldc2l 0, cr15, [r6, #568] @ 0x238 │ │ │ │ @ instruction: 0x4621683f │ │ │ │ @ instruction: 0xf7d44640 │ │ │ │ - @ instruction: 0x4639fe9d │ │ │ │ + @ instruction: 0x4639fe97 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r8, #568] @ 0x238 │ │ │ │ + stc2l 0, cr15, [ip, #568] @ 0x238 │ │ │ │ @ instruction: 0x46292310 │ │ │ │ ldrtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf08e9300 │ │ │ │ - strtmi pc, [r1], -r1, lsl #17 │ │ │ │ + @ instruction: 0x4621f875 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - andcs pc, r1, r7, lsr #18 │ │ │ │ - @ instruction: 0xf6cfe033 │ │ │ │ + andcs pc, r1, pc, lsl r9 @ │ │ │ │ + @ instruction: 0xf6cfe032 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - sbcshi pc, sl, r0 │ │ │ │ + sbchi pc, r5, r0 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - adchi pc, r6, r0, lsl #4 │ │ │ │ + addshi pc, r4, r0, lsl #4 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - mlasle r6, r3, r2, r4 │ │ │ │ + mlasle r5, r3, r2, r4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xd16e4293 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - movtne pc, #972 @ 0x3cc @ │ │ │ │ - tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 q10, q6, d11 │ │ │ │ - @ instruction: 0xf0025480 │ │ │ │ - movwls r0, #21022 @ 0x521e │ │ │ │ + @ instruction: 0xd15c4293 │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - stmdbge r4, {r0, sl, ip, lr} │ │ │ │ - stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - strls r9, [r4], #-519 @ 0xfffffdf9 │ │ │ │ - movwls r2, #25090 @ 0x6202 │ │ │ │ - @ instruction: 0xf7ff9208 │ │ │ │ - blmi 0x15d90f8 │ │ │ │ - blls 0x2f4968 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0400300 │ │ │ │ - andlt r8, sl, fp, asr #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - pop {sl, fp} │ │ │ │ - b 0x147b0dc │ │ │ │ - b 0x145ae50 │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + vrsra.u8 d20, d3, #4 │ │ │ │ + stmdbge r4, {r6, r9, ip} │ │ │ │ + strcs r4, [r2], #-802 @ 0xfffffcde │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + strls r4, [r8], #-787 @ 0xfffffced │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + andls r9, r4, #469762048 @ 0x1c000000 │ │ │ │ + blx 0xd8944 │ │ │ │ + ldmdavs sl, {r0, r1, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, r9, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + eorshi pc, sp, #64 @ 0x40 │ │ │ │ + tstcs r0, sl │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + vrsra.u8 d20, d3, #4 │ │ │ │ + stmdbge r4, {r6, r9, ip} │ │ │ │ + strcs r4, [r1], #-802 @ 0xfffffcde │ │ │ │ + b 0x14948c4 │ │ │ │ vrshr.u64 q9, q6, #52 │ │ │ │ - @ instruction: 0xf0011340 │ │ │ │ - movwmi r0, #45342 @ 0xb11e │ │ │ │ - strpl pc, [r0], #972 @ 0x3cc │ │ │ │ - @ instruction: 0xf0029305 │ │ │ │ - b 0x145b1b0 │ │ │ │ - @ instruction: 0x432233dc │ │ │ │ - @ instruction: 0xf3cca904 │ │ │ │ - @ instruction: 0xf0035401 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - b 0x1161c4c │ │ │ │ - andls r0, r7, #12, 6 @ 0x30000000 │ │ │ │ - andcs r9, r1, #4, 8 @ 0x4000000 │ │ │ │ - andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ - @ instruction: 0xf9cef7ff │ │ │ │ - b 0x1494894 │ │ │ │ - b 0x145b694 │ │ │ │ - @ instruction: 0xf00322dc │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - tstmi r9, #64, 2 │ │ │ │ - strpl pc, [r0], #972 @ 0x3cc │ │ │ │ - andseq pc, lr, #2 │ │ │ │ + @ instruction: 0xf0025380 │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + tstmi sl, #192, 2 @ 0x30 │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - smlabtls r4, r0, r4, r1 │ │ │ │ - andls r4, r6, #-1946157056 @ 0x8c000000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + vsubw.u8 q10, q6, d11 │ │ │ │ + andls r1, r6, #64, 2 │ │ │ │ + movwls r4, #21281 @ 0x5321 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf0009305 │ │ │ │ + @ instruction: 0xf0009104 │ │ │ │ andcs r8, r0, sp, asr #2 │ │ │ │ - vst1.32 {d30}, [pc :128] │ │ │ │ + vst1.64 {d30}, [pc], r0 │ │ │ │ @ instruction: 0xf6cf6234 │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ vsra.u64 , , #52 │ │ │ │ stccs 4, cr5, [r0], {1} │ │ │ │ - sbchi pc, r4, r0 │ │ │ │ + sbchi pc, r2, r0 │ │ │ │ mvnsle r2, r3, lsl #24 │ │ │ │ orrmi pc, r1, ip, asr #7 │ │ │ │ @ instruction: 0xf0002902 │ │ │ │ stmdbcs r3, {r0, r2, r5, r6, r8, pc} │ │ │ │ - b 0x148f168 │ │ │ │ - b 0x145b738 │ │ │ │ + b 0x148f194 │ │ │ │ + b 0x145b764 │ │ │ │ @ instruction: 0xf00c24dc │ │ │ │ tstls r1, pc, lsl #4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ movwmi r4, #49939 @ 0xc313 │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ - str pc, [r4, pc, lsr #16] │ │ │ │ + ldr pc, [r5, r1, asr #16] │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1ce4293 │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + bicne pc, r0, ip, asr #7 │ │ │ │ + b 0x146b6a0 │ │ │ │ + @ instruction: 0xf00333dc │ │ │ │ + b 0x145b6b8 │ │ │ │ + @ instruction: 0xf004044c │ │ │ │ + movwmi r0, #46110 @ 0xb41e │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ - vrsra.u8 d20, d9, #4 │ │ │ │ - @ instruction: 0xf0025480 │ │ │ │ - b 0x145b28c │ │ │ │ - @ instruction: 0x432233dc │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ - @ instruction: 0x43239104 │ │ │ │ - @ instruction: 0xf41c9206 │ │ │ │ - movwls r1, #21568 @ 0x5440 │ │ │ │ + @ instruction: 0x43219206 │ │ │ │ + @ instruction: 0xf41c9305 │ │ │ │ + tstls r4, r0, asr #8 │ │ │ │ stcvs 1, cr13, [r5, #-716] @ 0xfffffd34 │ │ │ │ @ instruction: 0xf0156cad │ │ │ │ adcle r0, lr, r0, asr #31 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bicvs pc, r9, r5, asr #12 │ │ │ │ + tstpvc r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff6af7fe │ │ │ │ - svclt 0x0000e757 │ │ │ │ - addseq lr, r0, r8, lsr #10 │ │ │ │ - cmpeq ip, #323584 @ 0x4f000 │ │ │ │ - andeq pc, pc, #12 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - strcc pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ - b 0x146b6b0 │ │ │ │ - movwls r4, #21148 @ 0x529c │ │ │ │ + @ instruction: 0xff7cf7fe │ │ │ │ + b 0x1494818 │ │ │ │ + vrsra.u64 q8, q6, #52 │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + strcs r0, [r3], #-784 @ 0xfffffcf0 │ │ │ │ + b 0x146b6d4 │ │ │ │ + strls r0, [r8], #-604 @ 0xfffffda4 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ - strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {204} @ 0xcc │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - strls r9, [r4], #-519 @ 0xfffffdf9 │ │ │ │ - movwls r2, #25091 @ 0x6203 │ │ │ │ - @ instruction: 0xf7ff9208 │ │ │ │ - @ instruction: 0xe732f933 │ │ │ │ + streq pc, [pc], #-12 @ 0x9aa94 │ │ │ │ + b 0x147f6b0 │ │ │ │ + @ instruction: 0x4322439c │ │ │ │ + @ instruction: 0xf3cca904 │ │ │ │ + @ instruction: 0xf0033403 │ │ │ │ + andls r0, r5, #16, 6 @ 0x40000000 │ │ │ │ + vsubw.u8 q10, q6, d19 │ │ │ │ + movwls r5, #29185 @ 0x7201 │ │ │ │ + @ instruction: 0xf7ff9204 │ │ │ │ + strb pc, [r7, -r9, asr #18] @ │ │ │ │ + addseq lr, r0, r8, lsr #10 │ │ │ │ smlabtpl r1, ip, r3, pc @ │ │ │ │ rsbsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf47f2903 │ │ │ │ - @ instruction: 0xf3ccaf7a │ │ │ │ - blcs 0x12b8ac │ │ │ │ - sbcshi pc, r1, r0 │ │ │ │ + @ instruction: 0xf3ccaf7c │ │ │ │ + blcs 0x12b8d4 │ │ │ │ + sbcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ - b 0x148687c │ │ │ │ - b 0x145b7e8 │ │ │ │ + b 0x14868ac │ │ │ │ + b 0x145b810 │ │ │ │ vsri.64 q9, q6, #52 │ │ │ │ vmlal.u , d12, d0[0] │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ @ instruction: 0xf004031e │ │ │ │ movwmi r0, #50206 @ 0xc41e │ │ │ │ strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ vraddhn.i16 d18, q6, │ │ │ │ strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xffb6f7fe │ │ │ │ - b 0x1494710 │ │ │ │ - @ instruction: 0xf00c015c │ │ │ │ - @ instruction: 0xf001030f │ │ │ │ - b 0x145af30 │ │ │ │ - tstmi r9, #156, 4 @ 0xc0000009 │ │ │ │ - strcc pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xffcaf7fe │ │ │ │ + b 0x1494784 │ │ │ │ + vrshr.u64 d20, d12, #52 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + vrshr.u8 d16, d0, #4 │ │ │ │ + tstmi sl, #50331648 @ 0x3000000 │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vrsra.u8 d16, d0, #4 │ │ │ │ - tstls r4, r3, lsl #8 │ │ │ │ - andls r4, r6, #-1946157056 @ 0x8c000000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + @ instruction: 0xf0014323 │ │ │ │ + @ instruction: 0xf00c0110 │ │ │ │ + andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ + movwls r4, #21281 @ 0x5321 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf47f9305 │ │ │ │ - stcvs 15, cr10, [r5, #-248] @ 0xffffff08 │ │ │ │ + @ instruction: 0xf47f9104 │ │ │ │ + stcvs 15, cr10, [r5, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf0156cad │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ - stmib sp, {r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r1, r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - vaddw.s8 q8, q0, d9 │ │ │ │ + vmla.f d16, d0, d1[2] │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - usat pc, #0, r5, lsl #28 @ │ │ │ │ - b 0x1475f48 │ │ │ │ - @ instruction: 0xf00c015c │ │ │ │ - b 0x145e380 │ │ │ │ - @ instruction: 0xf001429c │ │ │ │ - @ instruction: 0xf0020110 │ │ │ │ - ldcvs 2, cr0, [sp], {16} │ │ │ │ + ldrbt pc, [r3], r9, lsr #28 @ │ │ │ │ + b 0x1475f70 │ │ │ │ + vrshr.u64 d20, d12, #52 │ │ │ │ + b 0x146a378 │ │ │ │ + @ instruction: 0xf002015c │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + ldcvs 1, cr0, [sp], {16} │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - tsteq lr, r1, asr #20 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ - stcmi 3, cr15, [r3], {204} @ 0xcc │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + stceq 0, cr15, [pc], {12} │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - stmib sp, {r2, r8, ip, pc}^ │ │ │ │ - @ instruction: 0xf43f3205 │ │ │ │ - stmib sp, {r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f1304 │ │ │ │ + stmib sp, {r4, r8, r9, sl, fp, sp, pc}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - vorr.i32 q8, #9 @ 0x00000009 │ │ │ │ + vsra.s64 d16, d9, #64 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrt pc, [r6], fp, ror #27 @ │ │ │ │ - @ instruction: 0xf3cc6d03 │ │ │ │ - b 0x145fc94 │ │ │ │ + @ instruction: 0xe6c9fdff │ │ │ │ + b 0x1475fc4 │ │ │ │ vrshr.u64 q9, q6, #52 │ │ │ │ - @ instruction: 0xf0025e80 │ │ │ │ - ldcvs 2, cr0, [sp], {30} │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x14725c0 │ │ │ │ + @ instruction: 0xf002044c │ │ │ │ + @ instruction: 0xf004021e │ │ │ │ + ldcvs 4, cr0, [sp], {30} │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - b 0x146b820 │ │ │ │ - @ instruction: 0xf00333dc │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - b 0x1161ebc │ │ │ │ - @ instruction: 0xf015030c │ │ │ │ - strls r0, [r4], #-4032 @ 0xfffff040 │ │ │ │ - andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - mcrge 4, 7, pc, cr5, cr15, {1} @ │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - tstpvc r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r9, r0, r2, pc @ │ │ │ │ - mcr2 7, 5, pc, cr0, cr14, {7} @ │ │ │ │ - stcvs 6, cr14, [r3, #-564] @ 0xfffffdcc │ │ │ │ - strbne pc, [r0], #-972 @ 0xfffffc34 @ │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - b 0x1475e68 │ │ │ │ - @ instruction: 0xf003034c │ │ │ │ - b 0x111b874 │ │ │ │ - tstmi ip, #-536870912 @ 0xe0000000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ + mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ + svceq 0x00c0f015 │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f4304 │ │ │ │ + stmib sp, {r1, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf6454100 │ │ │ │ + vorr.i32 , #9 @ 0x00000009 │ │ │ │ + @ instruction: 0xf7fe0109 │ │ │ │ + @ instruction: 0xe69ffeb3 │ │ │ │ + b 0x1476018 │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + b 0x1472614 │ │ │ │ + @ instruction: 0xf002044c │ │ │ │ + @ instruction: 0xf004021e │ │ │ │ + ldcvs 4, cr0, [sp], {30} │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ + mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - stmib sp, {r2, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf43f3205 │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f4304 │ │ │ │ stmib sp, {r2, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vsra.s64 d23, d25, #64 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - strbt pc, [r4], -r9, lsr #30 @ │ │ │ │ + uhasx pc, r5, fp @ │ │ │ │ stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ mcrge 4, 5, pc, cr13, cr15, {1} @ │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - msrvc (UNDEF: 105), r5 │ │ │ │ + @ instruction: 0x71a9f645 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff1af7fd │ │ │ │ - b 0x14945a4 │ │ │ │ - b 0x145b184 │ │ │ │ + @ instruction: 0xff2cf7fd │ │ │ │ + b 0x1494614 │ │ │ │ + b 0x145b1b0 │ │ │ │ @ instruction: 0xf00123dc │ │ │ │ vsra.u8 d16, d14, #4 │ │ │ │ - movwmi r1, #41536 @ 0xa240 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - movwmi r2, #46081 @ 0xb401 │ │ │ │ + vraddhn.i16 d21, q14, q0 │ │ │ │ + @ instruction: 0xf0031240 │ │ │ │ + movwmi r0, #41758 @ 0xa31e │ │ │ │ + vsubw.u8 q10, q6, d19 │ │ │ │ + strcs r4, [r1], #-257 @ 0xfffffeff │ │ │ │ svceq 0x0080f01c │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - stmib sp, {r0, r2, r9, ip, pc}^ │ │ │ │ - tstls r4, r6, lsl #8 │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {3} @ │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ - ldrt pc, [r8], -pc, lsr #24 @ │ │ │ │ + strb pc, [r9], -r1, asr #24 @ │ │ │ │ subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ movweq pc, #61452 @ 0xf00c @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, ip, r3, pc @ │ │ │ │ - b 0x146b904 │ │ │ │ + strcc pc, [r3, #-972] @ 0xfffffc34 │ │ │ │ + b 0x146b930 │ │ │ │ @ instruction: 0xf003439c │ │ │ │ - @ instruction: 0xf01c0310 │ │ │ │ - b 0x115eaa8 │ │ │ │ - strls r0, [r7], #-769 @ 0xfffffcff │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - movwls r9, #25093 @ 0x6205 │ │ │ │ - @ instruction: 0xf47f9104 │ │ │ │ - strb sl, [r1, lr, ror #28]! │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ + vrsra.u8 d16, d0, #4 │ │ │ │ + @ instruction: 0x432b4101 │ │ │ │ + svceq 0x0080f01c │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + movwls r1, #25092 @ 0x6204 │ │ │ │ + mcrge 4, 3, pc, cr15, cr15, {3} @ │ │ │ │ + b 0x1494c70 │ │ │ │ + b 0x145ba1c │ │ │ │ + vsri.64 q9, q6, #52 │ │ │ │ + vmlal.u , d12, d0[0] │ │ │ │ + @ instruction: 0xf0035180 │ │ │ │ + @ instruction: 0xf004031e │ │ │ │ + movwmi r0, #50206 @ 0xc41e │ │ │ │ + strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + vraddhn.i16 d18, q6, q1 │ │ │ │ + strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ + mcr2 7, 6, pc, cr4, cr14, {7} @ │ │ │ │ + b 0x1494578 │ │ │ │ + movwls r0, #29004 @ 0x714c │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - tstmi r3, #12, 6 @ 0x30000000 │ │ │ │ - vraddhn.i16 d25, q6, q0 │ │ │ │ - strcs r1, [r2], #-704 @ 0xfffffd40 │ │ │ │ + addpl pc, r0, ip, asr #7 │ │ │ │ + movwmi r4, #13066 @ 0x330a │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf7fe9401 │ │ │ │ - @ instruction: 0xe606feb1 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - b 0x147f918 │ │ │ │ - movwmi r2, #41948 @ 0xa3dc │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - @ instruction: 0xf01c430b │ │ │ │ - @ instruction: 0xf3cc0f80 │ │ │ │ - andls r4, r5, #1073741824 @ 0x40000000 │ │ │ │ - tstls r4, r6, lsl #6 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr13, cr15, {3} │ │ │ │ - str r2, [pc, r2, lsl #8]! │ │ │ │ - blvs 0xfe736130 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 2, sp, fp, cr8 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0xa393c │ │ │ │ - mcrge 4, 1, pc, cr13, cr15, {1} @ │ │ │ │ - ldrdcc pc, [r8], lr @ │ │ │ │ + svceq 0x0080f01c │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf47f9306 │ │ │ │ + strcs sl, [r2], #-3646 @ 0xfffff1c2 │ │ │ │ + strls r4, [r0], #-1648 @ 0xfffff990 │ │ │ │ + blx 0xffd58d4a │ │ │ │ + stcvs 5, cr14, [r3, #-1000] @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + eorle r6, r8, r0, ror pc │ │ │ │ + @ instruction: 0xf4036c5b │ │ │ │ + blcc 0x9bb24 │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf8deae2a │ │ │ │ + blcs 0xa7014 │ │ │ │ + mcrge 4, 1, pc, cr5, cr15, {3} @ │ │ │ │ + ldrdcc pc, [ip], lr @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf8deae28 │ │ │ │ - blcs 0xa6ffc │ │ │ │ - mcrge 4, 1, pc, cr3, cr15, {3} @ │ │ │ │ - @ instruction: 0xf7ff4670 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ - blx 0xfeb56f80 │ │ │ │ - strmi r4, [r5], -r9, lsr #12 │ │ │ │ - mcr2 7, 5, pc, cr2, cr10, {7} @ │ │ │ │ - strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf08c2210 │ │ │ │ - qadd16mi pc, r1, r7 @ │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - str pc, [r8, #3761] @ 0xeb1 │ │ │ │ + ldrbtmi sl, [r0], -r0, lsr #28 │ │ │ │ + ldc2l 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf088ada8 │ │ │ │ + strtmi pc, [r9], -sp, lsr #21 │ │ │ │ + @ instruction: 0xf7fa4605 │ │ │ │ + strtmi pc, [r9], -r9, lsr #29 │ │ │ │ + andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xff1af08c │ │ │ │ + strtmi r4, [r8], -r1, lsr #12 │ │ │ │ + mrc2 7, 5, pc, cr8, cr10, {7} │ │ │ │ + @ instruction: 0xf893e597 │ │ │ │ + @ instruction: 0xf0033047 │ │ │ │ + blcs 0x11b9f4 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + ldrb r2, [r3, r1, lsl #6] │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - @ instruction: 0xf893e7d3 │ │ │ │ - @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11b9d4 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - ldr r2, [sl, #-769]! @ 0xfffffcff │ │ │ │ - ldc2l 2, cr15, [r6, #-48] @ 0xffffffd0 │ │ │ │ + vrshl.s8 q7, , q6 │ │ │ │ + svclt 0x0000fd5d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf1fac │ │ │ │ + bl 0xfebf1fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-960] @ 0xfffffc40 │ │ │ │ addlt r4, r2, r4, lsl #13 │ │ │ │ @ instruction: 0xf4106ba0 │ │ │ │ andsle r6, r5, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c60 │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldrsbteq pc, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - bl 0x12b03c │ │ │ │ + bl 0x12b070 │ │ │ │ stmdacs r5, {r0, r6, r7, r9} │ │ │ │ ldm pc, {r0, r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ tstpne r8, #0 @ p-variant is OBSOLETE │ │ │ │ movweq r1, #14862 @ 0x3a0e │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x28a23c │ │ │ │ + bcs 0x28a270 │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r3, r1]! │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ andcs lr, r0, lr, ror #15 │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - cmpppl r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - blx 0xf574aa │ │ │ │ - eorseq sl, r3, ip, lsr #9 │ │ │ │ + blx 0xfd74de │ │ │ │ + eorseq sl, r3, r4, asr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf2034 │ │ │ │ + bl 0xfebf2068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x17d8dfc │ │ │ │ + blx 0x1958e30 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142049,57 +142062,57 @@ │ │ │ │ stmdavs r9!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ teqle ip, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7ff6869 │ │ │ │ bicslt pc, r0, r5, ror pc @ │ │ │ │ - blvs 0xfe73634c │ │ │ │ + blvs 0xfe736380 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - blx 0x16d8e6c │ │ │ │ + blx 0x1858ea0 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf8e6f7fb │ │ │ │ + @ instruction: 0xf8ecf7fb │ │ │ │ stmdavs lr!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9def088 │ │ │ │ + @ instruction: 0xf9e0f088 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9daf7c1 │ │ │ │ + @ instruction: 0xf9baf7c1 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - blx 0xffdd8e62 │ │ │ │ + blx 0xfffd8e96 │ │ │ │ mrrcvs 7, 13, lr, r3, cr4 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe7a0d0be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf2124 │ │ │ │ + bl 0xfebf2158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, lsr #17 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf9e4f7e6 │ │ │ │ + @ instruction: 0xf9eaf7e6 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142109,42 +142122,42 @@ │ │ │ │ stmiavs r9!, {r1, r8, ip, lr, pc} │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff68a9 │ │ │ │ ldrshlt pc, [r0, #237] @ 0xed @ │ │ │ │ - blvs 0xfe73643c │ │ │ │ + blvs 0xfe736470 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - @ instruction: 0xf9e0f7e6 │ │ │ │ + @ instruction: 0xf9e6f7e6 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf86ef7fb │ │ │ │ + @ instruction: 0xf874f7fb │ │ │ │ @ instruction: 0xf088e7db │ │ │ │ - stmdavs fp!, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d4692a │ │ │ │ - stmdavs r9!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - blx 0x358f0c │ │ │ │ + @ instruction: 0xf9eaf7c1 │ │ │ │ mrrcvs 7, 13, lr, r3, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79cd0ba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -142203,52 +142216,52 @@ │ │ │ │ andmi r0, fp, r0, lsr #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldrbhi pc, [lr], #-0 @ │ │ │ │ andhi pc, fp, #0, 4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ vqsub.s8 q4, q0, q4 │ │ │ │ - blcs 0xbc060 │ │ │ │ + blcs 0xbc094 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ vsubw.s8 q9, q0, d31 │ │ │ │ andmi r0, fp, r0, asr #6 │ │ │ │ bicle r2, r0, r0, lsl #22 │ │ │ │ - blvs 0xfe736534 │ │ │ │ + blvs 0xfe736568 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [sp, r0]! @ │ │ │ │ @ instruction: 0xf4046c5c │ │ │ │ stccc 4, cr0, [r0], {112} @ 0x70 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082f0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1aa2c00 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 14) @ │ │ │ │ ldmcc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldmdaeq lr, {r3, ip, sp, lr, pc} │ │ │ │ - b 0x129bd0c │ │ │ │ + b 0x129bd40 │ │ │ │ @ instruction: 0xf1410803 │ │ │ │ @ instruction: 0xf0888187 │ │ │ │ - @ instruction: 0x4603f89f │ │ │ │ + strmi pc, [r3], -r1, lsr #17 │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x4590dc │ │ │ │ + blx 0x659110 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4629 │ │ │ │ - strtmi pc, [r2], -r9, asr #18 │ │ │ │ + strtmi pc, [r2], -fp, asr #18 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf93ef7c1 │ │ │ │ + @ instruction: 0xf91ef7c1 │ │ │ │ vmla.i q15, , d2[6] │ │ │ │ - bleq 0x46d1b4 │ │ │ │ + bleq 0x46d1e8 │ │ │ │ @ instruction: 0xf1000208 │ │ │ │ bicscs r8, r0, #1610612747 @ 0x6000000b │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ andscs r4, r0, #11 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ ldcvs 15, cr10, [r3, #-456]! @ 0xfffffe38 │ │ │ │ @@ -142256,347 +142269,347 @@ │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ svcge 0x0063f43f │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, r6, r0 │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031440 │ │ │ │ @ instruction: 0xf007031e │ │ │ │ tstmi ip, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf10402e9 │ │ │ │ @ instruction: 0xf1400901 │ │ │ │ @ instruction: 0xf0888340 │ │ │ │ - @ instruction: 0x4621f855 │ │ │ │ + @ instruction: 0x4621f857 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ - strtmi pc, [r2], -sp, asr #24 │ │ │ │ + @ instruction: 0x4622fc53 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf900f7c1 │ │ │ │ - @ instruction: 0xf84af088 │ │ │ │ + @ instruction: 0xf8e0f7c1 │ │ │ │ + @ instruction: 0xf84cf088 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ - mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r8, cr10 @ │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c14630 │ │ │ │ - strd pc, [r1], r5 @ │ │ │ │ + ldrd pc, [r1], r5 @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ svcne 0x0080f5b7 │ │ │ │ sbcshi pc, r6, #0 │ │ │ │ addhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ movwcs r8, #61842 @ 0xf192 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ - blcs 0xab280 │ │ │ │ - strhi pc, [pc], #0 @ 0x9b258 │ │ │ │ + blcs 0xab2b4 │ │ │ │ + strhi pc, [pc], #0 @ 0x9b28c │ │ │ │ svceq 0x0000f5b3 │ │ │ │ svcge 0x0023f47f │ │ │ │ vmul.i q8, , d0[3] │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ @ instruction: 0x064a0410 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ @ instruction: 0xf8d0af18 │ │ │ │ ldrbeq r3, [fp, #200] @ 0xc8 │ │ │ │ svcge 0x0013f57f │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svceq 0x000ef013 │ │ │ │ strbteq sp, [r7], r2, lsl #2 │ │ │ │ svcge 0x000bf53f │ │ │ │ - movtne pc, #965 @ 0x3c5 @ │ │ │ │ strbpl pc, [r0, -r5, asr #7] @ │ │ │ │ + movtne pc, #965 @ 0x3c5 @ │ │ │ │ @ instruction: 0xf1410268 │ │ │ │ - blcs 0xbb4ac │ │ │ │ + blcs 0xbb4e0 │ │ │ │ svcge 0x0001f47f │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ @ instruction: 0xf0148204 │ │ │ │ @ instruction: 0xf47f0701 │ │ │ │ @ instruction: 0xf04faefa │ │ │ │ @ instruction: 0x46300910 │ │ │ │ - blx 0xc592b8 │ │ │ │ + blx 0xfd92ec │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0xfff8f087 │ │ │ │ + @ instruction: 0xfffaf087 │ │ │ │ vrsubhn.i16 d20, , q0 │ │ │ │ strbmi r3, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - qsub8mi pc, r0, r3 @ │ │ │ │ - @ instruction: 0xf94ef7d4 │ │ │ │ + @ instruction: 0x4620ffd3 │ │ │ │ + @ instruction: 0xf956f7d4 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ ldrtmi r4, [r8], -sl, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf83af09d │ │ │ │ + @ instruction: 0xf83cf09d │ │ │ │ svclt 0x0000e046 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andpl pc, r0, #192, 12 @ 0xc000000 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff486e54 │ │ │ │ + beq 0xff486e88 │ │ │ │ orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ stmdami r3, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ addeq r4, fp, #2080374784 @ 0x7c000000 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ strls r6, [r8, -r3, lsl #26] │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 12, sl, fp, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - ldrshlt pc, [r8, #145]! @ 0x91 @ │ │ │ │ + ldrshlt pc, [r8, #159]! @ 0x9f @ │ │ │ │ eoreq r0, r8, #170 @ 0xaa │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584641 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xffcaf7c0 │ │ │ │ + @ instruction: 0xffaaf7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, r9, #708 @ 0x2c4 │ │ │ │ + rsceq pc, r9, #716 @ 0x2cc │ │ │ │ @ instruction: 0xf1404604 │ │ │ │ @ instruction: 0xf8d682f4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ strbmi r2, [r2], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf82ef7c4 │ │ │ │ + @ instruction: 0xf80ef7c4 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfed59362 │ │ │ │ + blx 0xfeed9396 │ │ │ │ ldr r2, [r5], r1 │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073303 │ │ │ │ vorr.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ tstmi pc, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf100028b │ │ │ │ stcvs 1, cr8, [r3, #-480] @ 0xfffffe20 │ │ │ │ ldcvs 7, cr9, [sl], {8} │ │ │ │ svceq 0x00f0f012 │ │ │ │ sbcshi pc, ip, r0 │ │ │ │ svceq 0x000ef012 │ │ │ │ ldrbteq sp, [r8], r2, lsl #2 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adceq sp, sl, r0, ror #1 │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ @ instruction: 0x4641727f │ │ │ │ subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - strmi pc, [r0], fp, lsl #31 │ │ │ │ - @ instruction: 0xffa6f087 │ │ │ │ + strmi pc, [r0], fp, ror #30 │ │ │ │ + @ instruction: 0xffa8f087 │ │ │ │ strmi r0, [r4], -fp, ror #5 │ │ │ │ sbchi pc, r4, #64, 2 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf0032143 │ │ │ │ tstls r0, pc, lsl #6 │ │ │ │ @ instruction: 0xf7c44621 │ │ │ │ - vpadd.i8 d31, d23, d13 │ │ │ │ + vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46392395 │ │ │ │ ldmdavs sp, {r0, sp} │ │ │ │ - @ instruction: 0xf8d4f7d4 │ │ │ │ + @ instruction: 0xf8dcf7d4 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4629 │ │ │ │ - @ instruction: 0xe7b5fb99 │ │ │ │ + @ instruction: 0xe7b5fb9b │ │ │ │ vmull.u q8, d17, d0[3] │ │ │ │ @ instruction: 0xf0045380 │ │ │ │ addeq r0, r8, #503316480 @ 0x1e000000 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ ldcvs 14, cr10, [r3, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 3, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mlseq sl, r6, r0, sp │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ vrshr.u64 , , #59 │ │ │ │ svclt 0x00584103 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xff40f7c0 │ │ │ │ + @ instruction: 0xff20f7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, sl, #39, 30 @ 0x9c │ │ │ │ + rsceq pc, sl, #41, 30 @ 0xa4 │ │ │ │ @ instruction: 0xf1404607 │ │ │ │ @ instruction: 0xf8d683c4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ mvncs r4, r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffa4f7c3 │ │ │ │ + @ instruction: 0xff84f7c3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xad9476 │ │ │ │ + blx 0xc594aa │ │ │ │ cmpcs r0, #116, 14 @ 0x1d00000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ - blcs 0x10bb7e0 │ │ │ │ + blcs 0x10bb814 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ cmnphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x232f82f9 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab4e8 │ │ │ │ + blcs 0xab51c │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74f8f0 │ │ │ │ + blvs 0xfe74f924 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r9, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -r4, ror #27 │ │ │ │ - @ instruction: 0xf91af7ff │ │ │ │ + @ instruction: 0xf928f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bleq 0xffbc7208 │ │ │ │ + bleq 0xffbc723c │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ rsceq r4, fp, #28, 6 @ 0x70000000 │ │ │ │ strhi pc, [r4, r0, asr #2] │ │ │ │ - cdp2 0, 13, cr15, cr8, cr7, {4} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr7, {4} │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xff4d94f4 │ │ │ │ + blx 0xff659528 │ │ │ │ @ instruction: 0xf0012f0f │ │ │ │ strtmi r8, [r2], -lr, asr #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff80f7c0 │ │ │ │ + @ instruction: 0xff60f7c0 │ │ │ │ @ instruction: 0xf5b3e72c │ │ │ │ rsble r0, r5, r0, lsr #30 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ eorshi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcr2 7, 1, pc, cr4, cr10, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr10, cr10, {7} @ │ │ │ │ @ instruction: 0xf57f02eb │ │ │ │ movwcs sl, #7598 @ 0x1dae │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - str pc, [r7, #3899]! @ 0xf3b │ │ │ │ + str pc, [r7, #3913]! @ 0xf49 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 13, 10, sl, fp, cr2 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ stmdage r4, {r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - cmppcs r0, sp, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, r3, lsr lr @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ eormi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ adcshi pc, lr, #0, 4 │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ @ instruction: 0xf5b184ac │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ stmdbcs r0, {r2, r3, r4, r7, sl, pc} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x9b3ac │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x9b3e0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - bicpl pc, r1, r6, asr #4 │ │ │ │ + tstpvs r1, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8d2f7fe │ │ │ │ + @ instruction: 0xf8e0f7fe │ │ │ │ stmdage r4, {r2, r4, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r1], #-3555 @ 0xfffff21d │ │ │ │ + strcs pc, [r1], #-3561 @ 0xfffff217 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c178 │ │ │ │ + bls 0x21c1ac │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf64661e5 │ │ │ │ - ldrtmi r1, [r0], -r5, ror #3 │ │ │ │ + @ instruction: 0xf6467135 │ │ │ │ + @ instruction: 0x46302135 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrb pc, [fp, #-2455] @ 0xfffff669 @ │ │ │ │ + ldrb pc, [fp, #-2469] @ 0xfffff65b @ │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ @ instruction: 0x83a7f040 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr14, cr14, {7} @ │ │ │ │ stmdage r4, {r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - rsceq pc, sp, #11968 @ 0x2ec0 │ │ │ │ + rsceq pc, sp, #12352 @ 0x3040 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf646bf55 │ │ │ │ - @ instruction: 0xf6460115 │ │ │ │ - vaddw.s8 q9, q8, d9 │ │ │ │ + @ instruction: 0xf6460165 │ │ │ │ + vsra.s64 q9, , #64 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldr pc, [r3, #-2593]! @ 0xfffff5df │ │ │ │ + ldr pc, [r3, #-2607]! @ 0xfffff5d1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ mvnshi pc, r0 │ │ │ │ subeq pc, r0, #79 @ 0x4f │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b381e7 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ sbceq sl, sl, #32, 26 @ 0x800 │ │ │ │ bichi pc, r5, #0, 2 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - ldc2l 7, cr15, [r4], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ movwcs lr, #5394 @ 0x1512 │ │ │ │ strls r9, [r8, -sl, lsl #8] │ │ │ │ movwls r0, #37390 @ 0x920e │ │ │ │ stcge 5, cr15, [fp, #-252] @ 0xffffff04 │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ strls r3, [r7, #-2053] @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff46f7fe │ │ │ │ + @ instruction: 0xff54f7fe │ │ │ │ rsclt lr, fp, #0, 10 │ │ │ │ stceq 3, cr9, [fp], #28 │ │ │ │ @ instruction: 0xf003a904 │ │ │ │ - vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ - teqmi fp, #64, 4 │ │ │ │ - strpl pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ - movwcs r9, #4872 @ 0x1308 │ │ │ │ - @ instruction: 0xf8cd9409 │ │ │ │ - stmib sp, {r3, r4, pc}^ │ │ │ │ - movwls r2, #42244 @ 0xa504 │ │ │ │ - @ instruction: 0xff30f7fe │ │ │ │ + andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ + strls r4, [r9], #-827 @ 0xfffffcc5 │ │ │ │ + vsubw.u8 , , d8 │ │ │ │ + @ instruction: 0xf8cd5340 │ │ │ │ + vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ + andls r5, sl, #0, 10 │ │ │ │ + strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff3ef7fe │ │ │ │ movwcs lr, #5354 @ 0x14ea │ │ │ │ strls r9, [r8, -sl, lsl #8] │ │ │ │ movwls r0, #37386 @ 0x920a │ │ │ │ stclge 5, cr15, [r3], #252 @ 0xfc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74fb10 │ │ │ │ + blvs 0xfe74fb44 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ stmdbge r4, {r2, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf8cdb2eb │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ movwls r5, #29952 @ 0x7500 │ │ │ │ strcs lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe2d970c │ │ │ │ + blx 0xfe659740 │ │ │ │ ldcvs 4, cr14, [r2, #-792]! @ 0xfffffce8 │ │ │ │ vmvn.i32 q8, #159 @ 0x0000009f │ │ │ │ @ instruction: 0xf0075380 │ │ │ │ teqmi fp, #7864320 @ 0x780000 │ │ │ │ ldcvs 3, cr9, [r3], {8} │ │ │ │ strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -142608,274 +142621,274 @@ │ │ │ │ stcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf1b7e7d6 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ movwcs sl, #64676 @ 0xfca4 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab794 │ │ │ │ + blcs 0xab7c8 │ │ │ │ eorhi pc, r4, #0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ ldcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0021341 │ │ │ │ stmdbge r4, {r2, r9} │ │ │ │ stmiaeq fp!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ strls r4, [r7], #-515 @ 0xfffffdfd │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #25792 @ 0x64c0 │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strls r9, [r5, #-1028] @ 0xfffffbfc │ │ │ │ - blx 0xfefd97a2 │ │ │ │ + blx 0xfefd97d6 │ │ │ │ @ instruction: 0xf5b3e480 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ subcs r8, r0, #1073741861 @ 0x40000025 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r0], #-3301 @ 0xfffff31b │ │ │ │ + strcs pc, [r0], #-3307 @ 0xfffff315 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c380 │ │ │ │ + bls 0x21c3b4 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf6454109 │ │ │ │ - ldrtmi r4, [r0], -r9, ror #3 │ │ │ │ + @ instruction: 0xf6454159 │ │ │ │ + ldrtmi r5, [r0], -r9, lsr #2 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldrb pc, [sp], #-2379 @ 0xfffff6b5 @ │ │ │ │ + ldrb pc, [sp], #-2393 @ 0xfffff6a7 @ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0xdc274 │ │ │ │ + b 0xdc2a8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcgt.s8 d8, d16, d17 │ │ │ │ @ instruction: 0xf5b381a1 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ vshl.s8 q4, q6, q0 │ │ │ │ - blcs 0xbc548 │ │ │ │ + blcs 0xbc57c │ │ │ │ ldrbhi pc, [r8], #-0 @ │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - msrcc SP_fiq, r6 │ │ │ │ + cmnpcc sp, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff96f7fd │ │ │ │ + @ instruction: 0xffa4f7fd │ │ │ │ stcvs 4, cr14, [r3, #-224] @ 0xffffff20 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 12, 2, sl, fp, cr14 │ │ │ │ svcvs 0x0070f413 │ │ │ │ stcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf005086c │ │ │ │ @ instruction: 0xf004030f │ │ │ │ @ instruction: 0xf0120410 │ │ │ │ - b 0x119f49c │ │ │ │ + b 0x119f4d0 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf53f06e3 │ │ │ │ @ instruction: 0x4630ac1c │ │ │ │ - @ instruction: 0xff52f7fe │ │ │ │ + @ instruction: 0xff60f7fe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ rsbeq sl, r4, pc, ror sp │ │ │ │ @ instruction: 0xf10402ed │ │ │ │ @ instruction: 0xf53f0901 │ │ │ │ @ instruction: 0xf087acc0 │ │ │ │ - @ instruction: 0x463afd15 │ │ │ │ + @ instruction: 0x463afd17 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - @ instruction: 0x4621fd11 │ │ │ │ + @ instruction: 0x4621fcf1 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf087f91f │ │ │ │ - strmi pc, [r4], -r9, lsl #26 │ │ │ │ + @ instruction: 0xf087f925 │ │ │ │ + strmi pc, [r4], -fp, lsl #26 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7c04642 │ │ │ │ - strbmi pc, [r9], -r5, lsl #26 @ │ │ │ │ + strbmi pc, [r9], -r5, ror #25 @ │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, #-2323] @ 0x9afa5 @ │ │ │ │ + ldrb pc, [pc, #-2329] @ 0x9afd3 @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0xffd98abc │ │ │ │ + blge 0xffd98af0 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf4151304 │ │ │ │ @ instruction: 0xf0401580 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r9, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #10 │ │ │ │ - tstpcc r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf81af7fe │ │ │ │ - bllt 0xff8598e8 │ │ │ │ + @ instruction: 0xf828f7fe │ │ │ │ + bllt 0xff85991c │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - blge 0xff698af4 │ │ │ │ + blge 0xff698b28 │ │ │ │ usad8ne r0, r1, r4 │ │ │ │ orrhi pc, fp, r0, asr #32 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r8, cr10 @ │ │ │ │ andcs r4, r1, #61865984 @ 0x3b00000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - bllt 0xff2d9914 │ │ │ │ + stc2l 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ + bllt 0xff2d9948 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf411abc2 │ │ │ │ @ instruction: 0xf0401780 │ │ │ │ stmdage r4, {r1, r2, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - ldrtmi pc, [fp], -sp, lsr #24 @ │ │ │ │ + @ instruction: 0x463bfc33 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb75 │ │ │ │ + @ instruction: 0xf7fffb83 │ │ │ │ @ instruction: 0x4639bbb3 │ │ │ │ @ instruction: 0xf7fa25e2 │ │ │ │ - @ instruction: 0xf8d6f8b1 │ │ │ │ + @ instruction: 0xf8d6f8b7 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39500 │ │ │ │ - str pc, [fp, #-3971] @ 0xfffff07d │ │ │ │ + str pc, [fp, #-3939] @ 0xfffff09d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - @ instruction: 0x4602fe1b │ │ │ │ + strmi pc, [r2], -r3, lsr #28 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf08e2543 │ │ │ │ - @ instruction: 0xf8d6f83f │ │ │ │ + @ instruction: 0xf8d6f841 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c49500 │ │ │ │ - ldrbt pc, [r1], #2303 @ 0x8ff @ │ │ │ │ + ldrbt pc, [r1], #2271 @ 0x8df @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xffed9986 │ │ │ │ + blx 0x599ba │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ bichi pc, r9, r0, asr #32 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - mvnscc pc, r5, asr #12 │ │ │ │ + teqpmi r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffb0f7fd │ │ │ │ - bllt 0x1dd99bc │ │ │ │ + @ instruction: 0xffbef7fd │ │ │ │ + bllt 0x1dd99f0 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff9599b2 │ │ │ │ + blx 0xffad99e6 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - @ instruction: 0xf64531b9 │ │ │ │ - bls 0x228088 │ │ │ │ + @ instruction: 0xf6454109 │ │ │ │ + bls 0x2281bc │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff94f7fd │ │ │ │ - bllt 0x16d99f4 │ │ │ │ + @ instruction: 0xffa2f7fd │ │ │ │ + bllt 0x16d9a28 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff2599ea │ │ │ │ + blx 0xff3d9a1e │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, ip, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - @ instruction: 0x41a9f246 │ │ │ │ - cmppvs sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsmi pc, r6, asr #4 │ │ │ │ + orrsvs pc, sp, r6, asr #4 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff7af7fd │ │ │ │ - bllt 0x1059a28 │ │ │ │ + @ instruction: 0xff88f7fd │ │ │ │ + bllt 0x1059a5c │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfebd9a1e │ │ │ │ + blx 0xfed59a52 │ │ │ │ @ instruction: 0xf57f02e9 │ │ │ │ movwcs sl, #6966 @ 0x1b36 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffaf1 │ │ │ │ + @ instruction: 0xf7fffaff │ │ │ │ @ instruction: 0x23afbb2f │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ stmdbge r4, {r1, r2, r5, r8, r9, fp, sp, pc} │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ movwls r9, #17415 @ 0x4407 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf91af7fb │ │ │ │ - bllt 0x6d9a74 │ │ │ │ + @ instruction: 0xf928f7fb │ │ │ │ + bllt 0x6d9aa8 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe259a6a │ │ │ │ + blx 0xfe3d9a9e │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ @ instruction: 0x81aff040 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - teqppl r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xfff0f7fc │ │ │ │ - bllt 0x159aa0 │ │ │ │ + @ instruction: 0xfffef7fc │ │ │ │ + bllt 0x159ad4 │ │ │ │ movwls sl, #30724 @ 0x7804 │ │ │ │ - blx 0x1cd9a96 │ │ │ │ + blx 0x1e59aca │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, r9, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - teqppl r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ - cmnpvc sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r5, r6, asr #4 │ │ │ │ + bicvc pc, sp, r6, asr #4 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffd6f7fc │ │ │ │ - blt 0xffad9ad4 │ │ │ │ + @ instruction: 0xffe4f7fc │ │ │ │ + blt 0xffad9b08 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x1659aca │ │ │ │ + blx 0x17d9afe │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - @ instruction: 0xf6454149 │ │ │ │ - bls 0x22c160 │ │ │ │ + @ instruction: 0xf6454189 │ │ │ │ + bls 0x22c294 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffbaf7fc │ │ │ │ - blt 0xff3d9b0c │ │ │ │ + @ instruction: 0xffc8f7fc │ │ │ │ + blt 0xff3d9b40 │ │ │ │ svceq 0x0020f5b1 │ │ │ │ andhi pc, ip, #0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r1, #160 @ 0xa0 │ │ │ │ mvnshi pc, r0 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - bge 0xff018d28 │ │ │ │ + bge 0xff018d5c │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - msrvs R9_fiq, r5 │ │ │ │ + msrvs (UNDEF: 105), r5 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - mrc2 7, 0, pc, cr0, cr13, {7} │ │ │ │ - blt 0xfed59b40 │ │ │ │ + mrc2 7, 0, pc, cr14, cr13, {7} │ │ │ │ + blt 0xfed59b74 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ eorshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #805306368 @ 0x30000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r2, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6965 @ 0x1b35 @ │ │ │ │ + movwcs pc, #6971 @ 0x1b3b @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb77 │ │ │ │ + @ instruction: 0xf7fffb85 │ │ │ │ stmiaeq sl, {r0, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ stcleq 3, cr4, [ip, #-40]! @ 0xffffffd8 │ │ │ │ @ instruction: 0xf1000269 │ │ │ │ ssateq r8, #9, r6, asr #5 │ │ │ │ @@ -142883,347 +142896,347 @@ │ │ │ │ @ instruction: 0xf53f0669 │ │ │ │ stmdbge r4, {r1, r2, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ movwcs r0, #9217 @ 0x2401 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf93ef7ff │ │ │ │ - blt 0x1f59bb0 │ │ │ │ + blt 0x1f59be4 │ │ │ │ vmul.i q8, , d3[2] │ │ │ │ @ instruction: 0xf0034203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ strteq r0, [r9], sl, asr #26 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ andeq pc, r1, #2 │ │ │ │ subcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - bcs 0xabc84 │ │ │ │ - bge 0x1998ddc │ │ │ │ + bcs 0xabcb8 │ │ │ │ + bge 0x1998e10 │ │ │ │ strcs sl, [r0, #-2308] @ 0xfffff6fc │ │ │ │ strls r2, [r5], #-514 @ 0xfffffdfe │ │ │ │ stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff3206 │ │ │ │ @ instruction: 0xf7fff995 │ │ │ │ @ instruction: 0x4621ba59 │ │ │ │ @ instruction: 0xf7f924e1 │ │ │ │ - @ instruction: 0xf8d6ff57 │ │ │ │ + @ instruction: 0xf8d6ff5d │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034639 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39400 │ │ │ │ - @ instruction: 0xf7fffe29 │ │ │ │ + @ instruction: 0xf7fffe09 │ │ │ │ @ instruction: 0xf401bbb1 │ │ │ │ @ instruction: 0xf5b32320 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d25 │ │ │ │ - blcs 0xbc618 │ │ │ │ + blcs 0xbc64c │ │ │ │ adcshi pc, r4, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ strbhi pc, [sl], #0 @ │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ ldrthi pc, [r2], #0 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - bge 0xc98e44 │ │ │ │ + bge 0xc98e78 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x1fd9c3a │ │ │ │ + blx 0xfe2d9c6e │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ - bge 0xa18d58 │ │ │ │ + bge 0xa18d8c │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x5704e9dd │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf1400598 │ │ │ │ tstcs r0, r8, asr #12 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1fd8d7c │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1fd8db0 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1fd7eaa │ │ │ │ + blx 0x2057ede │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ @ instruction: 0xf08b1000 │ │ │ │ - @ instruction: 0xf087fc97 │ │ │ │ - strbmi pc, [r1], -fp, lsl #22 @ │ │ │ │ + @ instruction: 0xf087fc99 │ │ │ │ + strbmi pc, [r1], -sp, lsl #22 @ │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr], #-844 @ 0xfffffcb4 │ │ │ │ + stc2 7, cr15, [r6], {211} @ 0xd3 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ - blmi 0xff09acbc │ │ │ │ + blmi 0xff09acf8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msreq R12_fiq, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [r3], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0x757ef8 │ │ │ │ + blx 0x7d7f2c │ │ │ │ ldrtmi r2, [r9], -r0 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ - stc2l 7, cr15, [r2], #-844 @ 0xfffffcb4 │ │ │ │ + stc2l 7, cr15, [sl], #-844 @ 0xfffffcb4 │ │ │ │ tstlt r5, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ - @ instruction: 0xf7fffc2b │ │ │ │ + @ instruction: 0xf7fffc2d │ │ │ │ @ instruction: 0xf401bb41 │ │ │ │ @ instruction: 0xf5b72720 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d20 │ │ │ │ svccs 0x00008229 │ │ │ │ rscshi pc, sl, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ ldrthi pc, [r9], #0 @ │ │ │ │ - strthi pc, [pc], #-512 @ 0x9bd1c │ │ │ │ + strthi pc, [pc], #-512 @ 0x9bd50 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdage r4, {r1, r3, r5, r7, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fffceb │ │ │ │ + @ instruction: 0xf7fffcf9 │ │ │ │ movwcs fp, #6585 @ 0x19b9 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb45 │ │ │ │ + @ instruction: 0xf7fffb53 │ │ │ │ @ instruction: 0xf011b9b1 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ @ instruction: 0x6d03a9ac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 3, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa496c │ │ │ │ + blcs 0xa49a0 │ │ │ │ ldmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d6a998 │ │ │ │ - blcs 0xa802c │ │ │ │ + blcs 0xa8060 │ │ │ │ ldmibge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffe58e88 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffe58ebc │ │ │ │ @ instruction: 0xf0050b2a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi r3, #240, 4 │ │ │ │ svceq 0x0040f012 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ sbcsne lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ orrseq r5, fp, r0, asr #32 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0874318 │ │ │ │ - beq 0xffb9ba98 │ │ │ │ + beq 0xffb9bad4 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, r5, asr #7 │ │ │ │ @ instruction: 0xf7f94319 │ │ │ │ - @ instruction: 0xf7fffe89 │ │ │ │ + @ instruction: 0xf7fffe8f │ │ │ │ strcs fp, [r0], #-2773 @ 0xfffff52b │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vorr.i32 , #9 @ 0x00000009 │ │ │ │ + vsra.s64 d19, d9, #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffd9d │ │ │ │ + @ instruction: 0xf7fffdab │ │ │ │ movwcs fp, #6497 @ 0x1961 │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fff91b │ │ │ │ + @ instruction: 0xf7fff929 │ │ │ │ @ instruction: 0xf011b959 │ │ │ │ @ instruction: 0xf47f08a0 │ │ │ │ @ instruction: 0x6d03a954 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff486344 │ │ │ │ + beq 0xff486378 │ │ │ │ addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ ldrdls pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf0134317 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b9844c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d0a93e │ │ │ │ - blcs 0xa80e0 │ │ │ │ + blcs 0xa8114 │ │ │ │ ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04faa9d │ │ │ │ - bleq 0xb5e244 │ │ │ │ + bleq 0xb5e278 │ │ │ │ andeq pc, pc, r5 │ │ │ │ mvnseq pc, #3 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0004318 │ │ │ │ @ instruction: 0xf013003f │ │ │ │ - b 0x145fb60 │ │ │ │ - b 0x1460db0 │ │ │ │ - b 0x109c168 │ │ │ │ + b 0x145fb94 │ │ │ │ + b 0x1460de4 │ │ │ │ + b 0x109c19c │ │ │ │ svclt 0x000c30c3 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr7, {4} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr7, {4} │ │ │ │ and r4, r5, r5, lsl #12 │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ streq pc, [r2, -r3, ror #6] │ │ │ │ ldrtmi r6, [r9], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - ldrtmi pc, [r1], -r9, lsl #23 @ │ │ │ │ + @ instruction: 0x4631fb91 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1ed80d6 │ │ │ │ + blx 0x1f5810a │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf7ffd1ec │ │ │ │ subcs fp, r0, #421888 @ 0x67000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa2400 │ │ │ │ - stmdbls r4, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6453205 │ │ │ │ - vbic.i32 q11, #9 @ 0x00000009 │ │ │ │ + vsra.s64 d22, d25, #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc45 │ │ │ │ + @ instruction: 0xf7fffc53 │ │ │ │ smlattcs r0, r7, r8, fp │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vaddw.s8 , q8, d9 │ │ │ │ + vmla.f d21, d16, d1[2] │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc39 │ │ │ │ + @ instruction: 0xf7fffc47 │ │ │ │ ldrdcs fp, [r1, -fp] │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6464100 │ │ │ │ - vaddw.s8 q8, q8, d29 │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc2d │ │ │ │ + @ instruction: 0xf7fffc3b │ │ │ │ ldrtmi fp, [r0], -pc, asr #17 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ - cmppmi r9, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41a9f246 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ stmialt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf99af7fe │ │ │ │ + @ instruction: 0xf9a8f7fe │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - @ instruction: 0xf992f7fe │ │ │ │ + @ instruction: 0xf9a0f7fe │ │ │ │ ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf944f7fa │ │ │ │ + @ instruction: 0xf94af7fa │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf986f7fe │ │ │ │ + @ instruction: 0xf994f7fe │ │ │ │ stmialt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrcs CPSR_, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b3 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst1.16 {d8-d11}, [r1 :64], fp │ │ │ │ @ instruction: 0xf5b323a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 d8, d15, d16 │ │ │ │ - blcs 0xbd50c │ │ │ │ + blcs 0xbd540 │ │ │ │ strthi pc, [r8], #0 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r0, #19178 @ 0x4aea │ │ │ │ strls r0, [r7], #-2155 @ 0xfffff795 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf0025480 │ │ │ │ @ instruction: 0xf005021e │ │ │ │ @ instruction: 0xf003050f │ │ │ │ @ instruction: 0x43220310 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc2305 │ │ │ │ - @ instruction: 0xf7fffc35 │ │ │ │ + @ instruction: 0xf7fffc43 │ │ │ │ svclt 0x0000b87b │ │ │ │ - umulleq r4, r7, r4, r2 │ │ │ │ + addeq r4, r7, r0, ror #4 │ │ │ │ stmiaeq r0!, {r0, r4, ip, sp, lr, pc} │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073203 │ │ │ │ @ instruction: 0xf0130710 │ │ │ │ - b 0x125fc14 │ │ │ │ + b 0x125fc48 │ │ │ │ tstle r2, r2, lsl #14 │ │ │ │ @ instruction: 0xf53f06fa │ │ │ │ @ instruction: 0xf8d6a860 │ │ │ │ @ instruction: 0xf01390a8 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b983ea │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d6a856 │ │ │ │ - blcs 0xa82b0 │ │ │ │ + blcs 0xa82e4 │ │ │ │ ldmdage r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0050b2b │ │ │ │ @ instruction: 0xf003020f │ │ │ │ strdcs r0, [r0], -r0 @ │ │ │ │ svceq 0x0040f013 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20,d22,d24,d26}, [pc], r0 │ │ │ │ @ instruction: 0xf002517f │ │ │ │ - b 0x10dc938 │ │ │ │ + b 0x10dc96c │ │ │ │ vrhadd.s8 , , │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ tstmi r1, #-1795162112 @ 0x95000000 │ │ │ │ @ instruction: 0xf0870409 │ │ │ │ - strmi pc, [r5], -r7, lsl #28 │ │ │ │ - bl 0x2d4068 │ │ │ │ + strmi pc, [r5], -r9, lsl #28 │ │ │ │ + bl 0x2d409c │ │ │ │ @ instruction: 0xf1090307 │ │ │ │ vmul.p32 , , │ │ │ │ stmdavs r6!, {r0, r8, r9, sl} │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ - blx 0xfe8d9fb4 │ │ │ │ + blx 0xfead9fe8 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ - @ instruction: 0xf1b9fd65 │ │ │ │ + @ instruction: 0xf1b9fd67 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r0, #24658 @ 0x6052 │ │ │ │ andeq pc, r2, #2 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vsubw.u8 , , d7 │ │ │ │ strls r1, [r5], #-896 @ 0xfffffc80 │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #34240 @ 0x85c0 │ │ │ │ @ instruction: 0xf7fe9504 │ │ │ │ @ instruction: 0xf7ffff3f │ │ │ │ stmdage r4, {r0, r1, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf894f7fa │ │ │ │ + @ instruction: 0xf89af7fa │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ - bicspl pc, r9, r5, asr #12 │ │ │ │ + tstpvs r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x14da0b6 │ │ │ │ + blx 0x185a0ea │ │ │ │ svclt 0x00f2f7fe │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf882f7fa │ │ │ │ + @ instruction: 0xf888f7fa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - cmppne r9, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, r9, r6, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x105a0da │ │ │ │ + blx 0x13da10e │ │ │ │ svclt 0x00e0f7fe │ │ │ │ vmla.i q8, , d3[4] │ │ │ │ @ instruction: 0xf0031580 │ │ │ │ stmdbge r4, {r1, r8, r9} │ │ │ │ @ instruction: 0x432b4630 │ │ │ │ andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ @@ -143234,155 +143247,155 @@ │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7ff2401 │ │ │ │ @ instruction: 0xf5b3b80f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ stmdage r4, {r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef8a5 │ │ │ │ + @ instruction: 0xf7fef8b3 │ │ │ │ stmib sp, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ adceq r7, r2, r4, lsl #4 │ │ │ │ strbne pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ andeq pc, r4, #2 │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ svclt 0x00a8f7fe │ │ │ │ svccs 0x0020f5b7 │ │ │ │ svcge 0x00a3f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf8b4f7fa │ │ │ │ + @ instruction: 0xf8baf7fa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff5af7fc │ │ │ │ + @ instruction: 0xff68f7fc │ │ │ │ svclt 0x009af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - mvneq pc, #13172736 @ 0xc90000 │ │ │ │ + mvneq pc, #13828096 @ 0xd30000 │ │ │ │ svcge 0x008ff53e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, ip, cr11 @ │ │ │ │ + mrrc2 7, 15, pc, sl, cr11 @ │ │ │ │ svclt 0x008af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r4, r7, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf834f7fa │ │ │ │ + @ instruction: 0xf83af7fa │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ andsmi r0, sp, r1, lsl #6 │ │ │ │ strvc lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ adchi pc, sp, #0 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ stccs 2, cr8, [r0, #464] @ 0x1d0 │ │ │ │ svcge 0x0071f47e │ │ │ │ - blvs 0xfe737694 │ │ │ │ + blvs 0xfe7376c8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movthi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9cf98 │ │ │ │ + blcc 0x9cfcc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6af62 │ │ │ │ - blcs 0xa8488 │ │ │ │ + blcs 0xa84bc │ │ │ │ svcge 0x005df47e │ │ │ │ ldrdhi pc, [ip], r6 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0057f47e │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf852f087 │ │ │ │ + @ instruction: 0xf854f087 │ │ │ │ @ instruction: 0x46054639 │ │ │ │ ldmdavs r7!, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9c6f7d3 │ │ │ │ + @ instruction: 0xf9cef7d3 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4639 │ │ │ │ - strtmi pc, [r9], -r1, lsl #18 │ │ │ │ + strtmi pc, [r9], -r3, lsl #18 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ @ instruction: 0xf08b72ff │ │ │ │ - @ instruction: 0x4621fad3 │ │ │ │ + @ instruction: 0x4621fad5 │ │ │ │ @ instruction: 0x46406834 │ │ │ │ - @ instruction: 0xf9b6f7d3 │ │ │ │ + @ instruction: 0xf9bef7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ - @ instruction: 0xf7fff9a5 │ │ │ │ + @ instruction: 0xf7fff9a7 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf100034f │ │ │ │ strls r8, [r7], #-317 @ 0xfffffec3 │ │ │ │ - @ instruction: 0xf85ef7fa │ │ │ │ + @ instruction: 0xf868f7fa │ │ │ │ orrcc pc, r0, r5, lsl r4 @ │ │ │ │ svcge 0x0023f47e │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ svcge 0x001df43e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x8704e9dd │ │ │ │ @ instruction: 0xf3c39d06 │ │ │ │ ldreq r2, [r8, #576] @ 0x240 │ │ │ │ addshi pc, lr, #64, 2 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf80ef087 │ │ │ │ + @ instruction: 0xf810f087 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf982f7d3 │ │ │ │ + @ instruction: 0xf98af7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4629 │ │ │ │ - @ instruction: 0xf087f905 │ │ │ │ - @ instruction: 0xf640f869 │ │ │ │ + @ instruction: 0xf087f907 │ │ │ │ + @ instruction: 0xf640f86b │ │ │ │ stmdavs r1!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08b4605 │ │ │ │ - blmi 0xff0da8d4 │ │ │ │ + blmi 0xff0da910 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0x461a4433 │ │ │ │ @ instruction: 0xf1b89500 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64a83ca │ │ │ │ vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff12f087 │ │ │ │ + @ instruction: 0xff14f087 │ │ │ │ ldrtmi r6, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621f95b │ │ │ │ + strtmi pc, [r1], -r3, ror #18 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf94af08d │ │ │ │ + @ instruction: 0xf94cf08d │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movteq sl, #47108 @ 0xb804 │ │ │ │ rschi pc, ip, r0, lsl #2 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff7ef7f9 │ │ │ │ + @ instruction: 0xff84f7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, sp, r1, lsl #2 │ │ │ │ - bls 0x202f2c │ │ │ │ + bls 0x202f60 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ cmpphi r6, #0 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0xf0116c09 │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ stmibmi r2!, {r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf0400100 │ │ │ │ vhadd.s8 q12, q11, │ │ │ │ - vsra.s64 d16, d17, #64 │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb43f0 │ │ │ │ - @ instruction: 0xf5b3ba51 │ │ │ │ + @ instruction: 0xf5b3ba5f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ strls sl, [r7], #-3744 @ 0xfffff160 │ │ │ │ @ instruction: 0xf3c10bcc │ │ │ │ stceq 3, cr1, [sl], #-768 @ 0xfffffd00 │ │ │ │ streq pc, [r2], #-4 │ │ │ │ andeq pc, r4, #2 │ │ │ │ stceq 3, cr4, [fp], {28} │ │ │ │ @@ -143390,15 +143403,15 @@ │ │ │ │ @ instruction: 0xf0039206 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r3, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ teqmi r2, #64, 4 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x07e180fa │ │ │ │ mrcge 5, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r2, -r3, asr #3] │ │ │ │ svclt 0x007df7fe │ │ │ │ @@ -143415,498 +143428,499 @@ │ │ │ │ rsbeq r0, ip, r0, lsl r3 │ │ │ │ vsubl.u8 , d5, d4 │ │ │ │ @ instruction: 0xf0043203 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0x43221240 │ │ │ │ andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe75a3f0 │ │ │ │ + blx 0xfeada424 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr14, {7} │ │ │ │ - @ instruction: 0xff54f086 │ │ │ │ + @ instruction: 0xff56f086 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff50f7bf │ │ │ │ + @ instruction: 0xff30f7bf │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x185a406 │ │ │ │ + blx 0x19da43a │ │ │ │ svclt 0x00aaf7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r3, r4, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff18f7f9 │ │ │ │ + @ instruction: 0xff1ef7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - blls 0x19c840 │ │ │ │ - bls 0x1ec474 │ │ │ │ + blls 0x19c874 │ │ │ │ + bls 0x1ec4a8 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ rsbhi pc, r2, #0 │ │ │ │ addshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-448]! @ 0xfffffe40 │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r9, {r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ teqle r7, r0, lsl #2 │ │ │ │ - cmnpne sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11bdf246 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ andlt r4, sp, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ - @ instruction: 0xff18f086 │ │ │ │ + stclt 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xff1af086 │ │ │ │ @ instruction: 0x4604463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff14f7bf │ │ │ │ + mrc2 7, 7, pc, cr4, cr15, {5} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - @ instruction: 0xf99ef08b │ │ │ │ + @ instruction: 0xf9a0f08b │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x7da48a │ │ │ │ + blx 0x95a4be │ │ │ │ svclt 0x0068f7fe │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fef801 │ │ │ │ + @ instruction: 0xf7fef80f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff5ef7f9 │ │ │ │ + @ instruction: 0xff6cf7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff0da4b6 │ │ │ │ + blx 0xff45a4ea │ │ │ │ stcllt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ - mcr2 7, 7, pc, cr0, cr9, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr6, cr9, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl, #1004]! @ 0x3ec │ │ │ │ + mcr2 7, 0, pc, cr8, cr11, {7} @ │ │ │ │ stcllt 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ - @ instruction: 0xf9b8f20b │ │ │ │ - @ instruction: 0xff4cf7f9 │ │ │ │ + @ instruction: 0xf9bef20b │ │ │ │ + @ instruction: 0xff5af7f9 │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd8405 │ │ │ │ - blcs 0xc056c │ │ │ │ + blcs 0xc05a0 │ │ │ │ orrhi pc, sp, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - stclge 4, cr15, [pc, #504] @ 0x9c700 │ │ │ │ + stclge 4, cr15, [pc, #504] @ 0x9c734 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0032f43e │ │ │ │ - cdp2 0, 12, cr15, cr14, cr6, {4} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr6, {4} │ │ │ │ @ instruction: 0xf0864606 │ │ │ │ - strtmi pc, [r1], -fp, asr #29 │ │ │ │ + strtmi pc, [r1], -sp, asr #29 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ - @ instruction: 0xf83af7d3 │ │ │ │ + @ instruction: 0xf842f7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4649 │ │ │ │ - @ instruction: 0x4639ffbd │ │ │ │ + @ instruction: 0x4639ffbf │ │ │ │ @ instruction: 0xf08a4628 │ │ │ │ - blmi 0x8dc524 │ │ │ │ + blmi 0x8dc560 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r5], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 d24, d27, d14 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r5, r0, #0 │ │ │ │ @ instruction: 0xf0876808 │ │ │ │ - @ instruction: 0xf7fefdf7 │ │ │ │ + @ instruction: 0xf7fefdf9 │ │ │ │ @ instruction: 0xf5b3beff │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ @ instruction: 0x060bad92 │ │ │ │ teqphi r4, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefe87 │ │ │ │ + @ instruction: 0xf7fefe95 │ │ │ │ @ instruction: 0xf04fbd85 │ │ │ │ str r0, [r7, -r8, lsl #18] │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - strteq pc, [fp], -pc, lsr #28 │ │ │ │ + @ instruction: 0x062bfe35 │ │ │ │ ldclge 5, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffbaf7fa │ │ │ │ + @ instruction: 0xffc8f7fa │ │ │ │ ldcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ - umulleq r3, r7, r4, ip │ │ │ │ + addeq r3, r7, r0, ror #24 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r3, r7, sl, lsl #20 │ │ │ │ + ldrdeq r3, [r7], r6 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - @ instruction: 0x0629fe1b │ │ │ │ + strteq pc, [r9], -r1, lsr #28 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ - blvs 0xfe737aac │ │ │ │ + blvs 0xfe737ae0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ bicshi pc, ip, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9d3b0 │ │ │ │ + blcc 0x9d3e4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6ad56 │ │ │ │ ldmib sp, {r3, r6, r7, ip, sp}^ │ │ │ │ vabal.u8 q10, d3, d4 │ │ │ │ ldreq r2, [sl, #320] @ 0x140 │ │ │ │ eorhi pc, sp, #64, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ vceq.f32 d26, d23, d31 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0862795 │ │ │ │ - strtmi pc, [r1], -r7, asr #28 │ │ │ │ + strtmi pc, [r1], -r9, asr #28 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ @ instruction: 0xf7d2683c │ │ │ │ - @ instruction: 0x4602ffbb │ │ │ │ + strmi pc, [r2], -r3, asr #31 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - cdp2 0, 15, cr15, cr6, cr12, {4} │ │ │ │ - cdp2 0, 10, cr15, cr2, cr6, {4} │ │ │ │ + cdp2 0, 15, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr6, {4} │ │ │ │ @ instruction: 0xf6406839 │ │ │ │ strmi r7, [r4], -ip, lsl #5 │ │ │ │ - @ instruction: 0xffbef08a │ │ │ │ + @ instruction: 0xffc0f08a │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r0], #-1052 @ 0xfffffbe4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf087461a │ │ │ │ - ldmdavs ip!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs ip!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7feffc3 │ │ │ │ + @ instruction: 0xf7feffd1 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100062a │ │ │ │ @ instruction: 0xf7fa80ed │ │ │ │ - @ instruction: 0xf7fefd9f │ │ │ │ + @ instruction: 0xf7fefdad │ │ │ │ stmdbge r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fefd63 │ │ │ │ + @ instruction: 0xf7fefd71 │ │ │ │ @ instruction: 0xf04fbcfb │ │ │ │ @ instruction: 0xf7fe0908 │ │ │ │ @ instruction: 0xf7febdfe │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr10, cr14, {1} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfef9a4c8 │ │ │ │ + blge 0xfef9a4fc │ │ │ │ svceq 0x0018f017 │ │ │ │ - blge 0xfee197d0 │ │ │ │ + blge 0xfee19804 │ │ │ │ ldrdcc pc, [ip], r6 @ │ │ │ │ stmdaeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfed1a6dc │ │ │ │ + bllt 0xfed1a710 │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0x43234200 │ │ │ │ stmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ sbcne pc, r0, #335544323 @ 0x14000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc, #-5] @ 0x9c6ff │ │ │ │ + streq pc, [pc, #-5] @ 0x9c733 │ │ │ │ andls r4, r5, #-1409286144 @ 0xac000000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7feff67 │ │ │ │ + @ instruction: 0xf7feff75 │ │ │ │ ldcvs 12, cr11, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa5330 │ │ │ │ + blcs 0xa5364 │ │ │ │ ldcge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d6acb6 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf47e0f00 │ │ │ │ @ instruction: 0x4630acb0 │ │ │ │ - @ instruction: 0xffe6f7fd │ │ │ │ + @ instruction: 0xfff4f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf247ae13 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf0862695 │ │ │ │ - ldrtmi pc, [r9], -fp, lsr #27 @ │ │ │ │ + ldrtmi pc, [r9], -sp, lsr #27 @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d26837 │ │ │ │ - @ instruction: 0x4602ff1f │ │ │ │ + strmi pc, [r2], -r7, lsr #30 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ - cdp2 0, 5, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr12, {4} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf92ef08b │ │ │ │ + @ instruction: 0xf930f08b │ │ │ │ addmi lr, sp, #364904448 @ 0x15c00000 │ │ │ │ stcge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ stmdavs r8, {r1, r2, r4, r5, r6, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - bicscc pc, r5, r6, asr #12 │ │ │ │ + msrmi SP_usr, r6 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04fe5d1 │ │ │ │ @ instruction: 0x46204170 │ │ │ │ - blx 0xfecda6c0 │ │ │ │ + blx 0xfe4da6f4 │ │ │ │ ldcllt 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @ instruction: 0x4630e55f │ │ │ │ - @ instruction: 0xffa6f7fd │ │ │ │ + @ instruction: 0xffb4f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf1b9add3 │ │ │ │ @ instruction: 0xf77f0f00 │ │ │ │ @ instruction: 0xf017ac1d │ │ │ │ @ instruction: 0xf43f0f0c │ │ │ │ @ instruction: 0xf8d6ac17 │ │ │ │ - b 0x147ca98 │ │ │ │ + b 0x147cacc │ │ │ │ @ instruction: 0xf1080868 │ │ │ │ ldr r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031240 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ stceq 3, cr4, [fp], #104 @ 0x68 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r2, sl, lr}^ │ │ │ │ @ instruction: 0xf7fa2304 │ │ │ │ - @ instruction: 0xf7fefdad │ │ │ │ + @ instruction: 0xf7fefdbb │ │ │ │ ldrtmi fp, [r0], -r7, asr #24 │ │ │ │ - @ instruction: 0xff7cf7fd │ │ │ │ + @ instruction: 0xff8af7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf086ada9 │ │ │ │ - strmi pc, [r6], -r5, asr #26 │ │ │ │ - stc2l 0, cr15, [r2, #-536] @ 0xfffffde8 │ │ │ │ + strmi pc, [r6], -r7, asr #26 │ │ │ │ + stc2l 0, cr15, [r4, #-536] @ 0xfffffde8 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0x46052495 │ │ │ │ stmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d29303 │ │ │ │ - stmdbls r3, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 3, cr15, cr4, cr12, {4} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr12, {4} │ │ │ │ stmdavs r7!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d24649 │ │ │ │ - strmi pc, [r2], -r7, lsr #29 │ │ │ │ + strmi pc, [r2], -pc, lsr #29 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - cdp2 0, 2, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr12, {4} │ │ │ │ @ instruction: 0xf893e66f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d4ac │ │ │ │ + blcs 0x11d4e0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ ldrt r2, [r1], #769 @ 0x301 │ │ │ │ - @ instruction: 0xf94ef7fb │ │ │ │ + @ instruction: 0xf95cf7fb │ │ │ │ ldclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ stcvs 13, cr6, [r8], {49} @ 0x31 │ │ │ │ svceq 0x00f0f010 │ │ │ │ - blvs 0xfe2d0cb0 │ │ │ │ + blvs 0xfe2d0ce4 │ │ │ │ svcvs 0x0070f410 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4116c49 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r4!, {r2, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf247ae17 │ │ │ │ - vsra.s64 q10, , #64 │ │ │ │ + vbic.i32 d21, #5 @ 0x00000005 │ │ │ │ strb r0, [ip, #-274] @ 0xfffffeee │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x062c4630 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ - bllt 0xffb5a8cc │ │ │ │ + ldc2 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + bllt 0xffb5a900 │ │ │ │ vmull.u8 q8, d21, d27 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andls r0, r4, #108 @ 0x6c │ │ │ │ andcc pc, r3, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ stmdbge r4, {r0, r1, r4, r8, r9, lr} │ │ │ │ subne pc, r0, #335544323 @ 0x14000003 │ │ │ │ stmib sp, {r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb3205 │ │ │ │ - @ instruction: 0xf7feff01 │ │ │ │ + @ instruction: 0xf7feff0f │ │ │ │ @ instruction: 0x4630bbd3 │ │ │ │ - blx 0xff75a8ee │ │ │ │ + blx 0xff8da922 │ │ │ │ ldmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff299a10 │ │ │ │ + blge 0xff299a44 │ │ │ │ stmdavs r8, {r0, r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - cmnpne r1, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11b1f246 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [r1, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf4106c08 │ │ │ │ tstle r9, r0, ror pc │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mcrrvs 11, 11, sl, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xfeb99a48 │ │ │ │ + blge 0xfeb99a7c │ │ │ │ stmdavs r8, {r0, r1, r2, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - tstpvs sp, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r5, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e584 │ │ │ │ - strdeq r3, [r7], lr │ │ │ │ + addeq r3, r7, sl, asr #17 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf47e428d │ │ │ │ vldmdbvs r1!, {d10-d20} │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbmi sl, {r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ada3 │ │ │ │ - vbic.i32 d20, #13 @ 0x0000000d │ │ │ │ + vaddw.s8 q10, q8, d13 │ │ │ │ strb r0, [r9, #-265]! @ 0xfffffef7 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdbge r4, {r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fef9d1 │ │ │ │ + @ instruction: 0xf7fef9df │ │ │ │ @ instruction: 0xf893bb75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d604 │ │ │ │ + blcs 0x11d638 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ strt r2, [ip], r1, lsl #6 │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ - blge 0x1a19ad4 │ │ │ │ + blge 0x1a19b08 │ │ │ │ stmdavs r8, {r2, r4, r5, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ - @ instruction: 0x01a9f246 │ │ │ │ + mvneq pc, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ stmdage r4, {r0, r2, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf57e0628 │ │ │ │ stmdbge r4, {r4, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefa4b │ │ │ │ - beq 0xff38b740 │ │ │ │ + @ instruction: 0xf7fefa59 │ │ │ │ + beq 0xff38b774 │ │ │ │ strpl pc, [r0], #961 @ 0x3c1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r4, #25379 @ 0x6323 │ │ │ │ andls r0, r4, #7012352 @ 0x6b0000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf00312c0 │ │ │ │ @ instruction: 0xf0050310 │ │ │ │ @ instruction: 0x432b050f │ │ │ │ movwls r9, #29189 @ 0x7205 │ │ │ │ - blx 0xff3daa2e │ │ │ │ - bllt 0xd5aa3c │ │ │ │ + blx 0xff75aa62 │ │ │ │ + bllt 0xd5aa70 │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ - blge 0xc19c44 │ │ │ │ + blge 0xc19c78 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ streq r4, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f9d423 │ │ │ │ - stmdbge r4, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefcb9 │ │ │ │ + @ instruction: 0xf7fefcc7 │ │ │ │ ldrtmi fp, [r0], -r1, lsr #22 │ │ │ │ - blx 0xadaa52 │ │ │ │ + blx 0xc5aa86 │ │ │ │ @ instruction: 0xf64ae5d2 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x12d8c9a │ │ │ │ + blx 0x1358cce │ │ │ │ vqshl.s8 d30, d20, d11 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0879500 │ │ │ │ - @ instruction: 0xf7fefb69 │ │ │ │ + @ instruction: 0xf7fefb6b │ │ │ │ @ instruction: 0xf7fbbc71 │ │ │ │ - @ instruction: 0xf7feff49 │ │ │ │ + @ instruction: 0xf7feff57 │ │ │ │ @ instruction: 0xf7f9bb05 │ │ │ │ - stmdbge r4, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefcd3 │ │ │ │ + @ instruction: 0xf7fefce1 │ │ │ │ svclt 0x0000bafd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ vmlal.u , d17, d2[2] │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ ldmdbcs r0, {r0, r4, r9, sl, lr} │ │ │ │ andscc sp, r0, r1, lsl r1 │ │ │ │ stmdble r7, {r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f2a18 │ │ │ │ svclt 0x00380100 │ │ │ │ - bcc 0x4a5344 │ │ │ │ - blt 0x1593e0 │ │ │ │ + bcc 0x4a537c │ │ │ │ + blt 0x259418 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - bicmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + bicsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicpl pc, r8, r5, asr #4 │ │ │ │ + mvnpl pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscpl pc, r8, r5, asr #4 │ │ │ │ + andvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1d5222c │ │ │ │ - svclt 0x0000fef1 │ │ │ │ + svclt 0x0000fef5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fbf4 │ │ │ │ + b 0x146fc2c │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c7b4 │ │ │ │ + b 0x148c7ec │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d8fa0 │ │ │ │ + beq 0x4d8fd8 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740b94 │ │ │ │ + bmi 0x740bcc │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143923,44 +143937,44 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - cdp2 2, 2, cr15, cr14, cr10, {0} │ │ │ │ + cdp2 2, 3, cr15, cr2, cr10, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r8, ror #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fccc │ │ │ │ + b 0x146fd04 │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c88c │ │ │ │ + b 0x148c8c4 │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d9078 │ │ │ │ + beq 0x4d90b0 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740c6c │ │ │ │ + bmi 0x740ca4 │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143977,65 +143991,65 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 2, cr15, [r2, #40] @ 0x28 │ │ │ │ + stc2l 2, cr15, [r6, #40] @ 0x28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r8, ror #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x1254f0 │ │ │ │ + bcs 0x125528 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e50c │ │ │ │ + b 0x146e544 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ @ instruction: 0xf946f0c2 │ │ │ │ - blle 0xffe6e248 │ │ │ │ + blle 0xffe6e280 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd26124 │ │ │ │ + bne 0xd2615c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x125560 │ │ │ │ + bcs 0x125598 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e57c │ │ │ │ + b 0x146e5b4 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ mcrr2 0, 12, pc, lr, cr2 @ │ │ │ │ - blle 0xffe6e2b8 │ │ │ │ + blle 0xffe6e2f0 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd26194 │ │ │ │ + bne 0xd261cc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -144055,49 +144069,49 @@ │ │ │ │ ldcllt 0, cr6, [r0], #268 @ 0x10c │ │ │ │ svclt 0x0000e664 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, ip, lsl #12 │ │ │ │ - blmi 0x92e668 │ │ │ │ + blmi 0x92e6a0 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib r2, {r0, r1, r2, r5, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r1, r2, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs r5, {r2, r8, r9, sp}^ │ │ │ │ strvs lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @ instruction: 0xf85c6802 │ │ │ │ ldrmi r3, [r0], r4, lsl #22 │ │ │ │ - bl 0x16e608 │ │ │ │ - b 0xfe1b7604 │ │ │ │ - b 0x11d658 │ │ │ │ - b 0x145d658 │ │ │ │ - b 0xfe11dd1c │ │ │ │ + bl 0x16e640 │ │ │ │ + b 0xfe1b763c │ │ │ │ + b 0x11d690 │ │ │ │ + b 0x145d690 │ │ │ │ + b 0xfe11dd54 │ │ │ │ strbmi r0, [r5], -r4, lsl #4 │ │ │ │ ldrtmi r4, [sl], #-1098 @ 0xfffffbb6 │ │ │ │ andle r4, r2, r7, lsr #12 │ │ │ │ @ instruction: 0x461e4634 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, ip, sp}^ │ │ │ │ ldmib sp, {fp, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x225a74 │ │ │ │ - blls 0x2f6ee0 │ │ │ │ + blmi 0x225aac │ │ │ │ + blls 0x2f6f18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xe61543f0 │ │ │ │ - stc2l 2, cr15, [r2], #40 @ 0x28 │ │ │ │ + stc2l 2, cr15, [r6], #40 @ 0x28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r2, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144107,37 +144121,37 @@ │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf10d680f │ │ │ │ stmdavs r4, {r4, r9, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ stmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blls 0x1db04c │ │ │ │ + blls 0x1db084 │ │ │ │ andeq lr, r4, #548864 @ 0x86000 │ │ │ │ - b 0x146d084 │ │ │ │ + b 0x146d0bc │ │ │ │ strbmi r0, [sl], #-436 @ 0xfffffe4c │ │ │ │ - bl 0x12e874 │ │ │ │ + bl 0x12e8ac │ │ │ │ strbmi r6, [r6, #764] @ 0x2fc │ │ │ │ @ instruction: 0x0c07eb02 │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip}^ │ │ │ │ ldmib sp, {sl, lr, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e310 │ │ │ │ - bls 0x2f6f58 │ │ │ │ + bmi 0x26e348 │ │ │ │ + bls 0x2f6f90 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s8 q7, q3, q13 │ │ │ │ - svclt 0x0000fc93 │ │ │ │ + svclt 0x0000fc97 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r4, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144149,91 +144163,91 @@ │ │ │ │ stmdavs r4, {r4, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf10d6802 │ │ │ │ @ instruction: 0xf85c0820 │ │ │ │ ldrmi r1, [r6], r4, lsl #22 │ │ │ │ stmdbeq r5, {r2, r9, fp, sp, lr, pc} │ │ │ │ - bl 0xee68c │ │ │ │ - b 0x11b5748 │ │ │ │ - b 0x11d798 │ │ │ │ - b 0x111d7a0 │ │ │ │ - b 0x145d7b0 │ │ │ │ + bl 0xee6c4 │ │ │ │ + b 0x11b5780 │ │ │ │ + b 0x11d7d0 │ │ │ │ + b 0x111d7d8 │ │ │ │ + b 0x145d7e8 │ │ │ │ strmi r0, [sl], #-2484 @ 0xfffff64c │ │ │ │ ldrtmi r4, [sl], #-1652 @ 0xfffff98c │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strbmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ ldmib sp, {r9, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e3b8 │ │ │ │ - bls 0x2f7000 │ │ │ │ + bmi 0x26e3f0 │ │ │ │ + bls 0x2f7038 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqrshl.s8 q7, q9, q5 │ │ │ │ - svclt 0x0000fc3f │ │ │ │ + svclt 0x0000fc43 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf41e0 │ │ │ │ + bl 0xfebf4218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ - blmi 0x525fec │ │ │ │ + blmi 0x526024 │ │ │ │ stmdavs ip, {r0, sl, ip, pc} │ │ │ │ - bmi 0x4ae838 │ │ │ │ + bmi 0x4ae870 │ │ │ │ ldrteq lr, [r4], #2639 @ 0xa4f │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldc 4, cr9, [sp] │ │ │ │ vstr d7, [r0] │ │ │ │ - vldr d7, [pc] @ 0x9d00c │ │ │ │ + vldr d7, [pc] @ 0x9d044 │ │ │ │ vstr d7, [r0, #32] │ │ │ │ ldmdavs sl, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vrshl.s8 q7, q3, q5 │ │ │ │ - svclt 0x0000fc13 │ │ │ │ + svclt 0x0000fc17 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4240 │ │ │ │ + bl 0xfebf4278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ addlt r4, r7, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdavs r2, {r8, r9} │ │ │ │ ldmib r4, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ subsmi r5, r3, r2, lsl #8 │ │ │ │ - b 0x147716c │ │ │ │ + b 0x14771a4 │ │ │ │ movwls r7, #1011 @ 0x3f3 │ │ │ │ stmvs r2, {r0, r2, r4, r6, lr} │ │ │ │ stmiavs r2, {r2, r4, r6, lr}^ │ │ │ │ ldrbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ subsmi r9, r3, r1, lsl #10 │ │ │ │ ldrbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x1482088 │ │ │ │ + b 0x14820c0 │ │ │ │ movwls r7, #13299 @ 0x33f3 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r3, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ vrshl.s8 d14, d4, d10 │ │ │ │ - svclt 0x0000fbd1 │ │ │ │ + svclt 0x0000fbd5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsr ip │ │ │ │ @ instruction: 0xf8d14699 │ │ │ │ @@ -144241,28 +144255,28 @@ │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ @ instruction: 0xf10d0400 │ │ │ │ ldmib r2, {r3, r4, r9, sl, fp}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r3, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs ip, {r1, r2, r8, r9, sp} │ │ │ │ - bleq 0xad9524 │ │ │ │ + bleq 0xad955c │ │ │ │ andvc lr, r1, #3424256 @ 0x344000 │ │ │ │ ldm r0, {r0, ip, pc} │ │ │ │ - b 0xfe121284 │ │ │ │ - b 0x145dd1c │ │ │ │ + b 0xfe1212bc │ │ │ │ + b 0x145dd54 │ │ │ │ strdmi r2, [r3], -r4 @ │ │ │ │ adcsne lr, r4, r0, lsl #21 │ │ │ │ - b 0xfe0ad258 │ │ │ │ + b 0xfe0ad290 │ │ │ │ ldrmi r6, [r8], #-116 @ 0xffffff8c │ │ │ │ - blcc 0x1db28c │ │ │ │ - b 0x146e178 │ │ │ │ + blcc 0x1db2c4 │ │ │ │ + b 0x146e1b0 │ │ │ │ strbmi r0, [r0], #-945 @ 0xfffffc4f │ │ │ │ - b 0x11eeb60 │ │ │ │ - bl 0x9d928 │ │ │ │ + b 0x11eeb98 │ │ │ │ + bl 0x9d960 │ │ │ │ eorsmi r0, r2, ip, lsl #20 │ │ │ │ @ instruction: 0x0c01ea05 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ cmncc r1, #536576 @ 0x83000 │ │ │ │ @ instruction: 0x53b1ea83 │ │ │ │ ldrmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ ldrbmi r4, [lr, #1716] @ 0x6b4 │ │ │ │ @@ -144272,29 +144286,29 @@ │ │ │ │ @ instruction: 0xe7d44654 │ │ │ │ stmib sp, {r0, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, ip, lr}^ │ │ │ │ ldmib sp, {r1, r8, ip, sp}^ │ │ │ │ stmib r0, {r2, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ - blmi 0x265d6c │ │ │ │ - blls 0x3771d8 │ │ │ │ + blmi 0x265da4 │ │ │ │ + blls 0x377210 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, sp, r9, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqshl.s8 d14, d8, d26 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ + svclt 0x0000fb69 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, pc, ip, lsl #12 │ │ │ │ - blmi 0xaaea08 │ │ │ │ + blmi 0xaaea40 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi lr, [r0, #-2516] @ 0xfffff62c │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -144302,15 +144316,15 @@ │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ ldmib r0, {r2, r4, r5, r6, r7, r9, sl, lr}^ │ │ │ │ stmvs r5, {r9, sl, lr} │ │ │ │ ldmib r2, {r0, r1, r2, r6, r7, fp, sp, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf85c2308 │ │ │ │ - b 0xfe2045f4 │ │ │ │ + b 0xfe20462c │ │ │ │ @ instruction: 0xf85e0206 │ │ │ │ eormi r3, r2, r4, lsl #22 │ │ │ │ strbmi r4, [r0, #106]! @ 0x6a │ │ │ │ ldrmi r4, [sl], #-1099 @ 0xfffffbb5 │ │ │ │ @ instruction: 0x13b4ea4f │ │ │ │ mvnscs lr, #536576 @ 0x83000 │ │ │ │ cmnvs r4, #536576 @ 0x83000 │ │ │ │ @@ -144326,139 +144340,139 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r3, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqshl.s8 d14, d26, d10 │ │ │ │ - svclt 0x0000fb07 │ │ │ │ + svclt 0x0000fb0b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4450 │ │ │ │ + bl 0xfebf4488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs pc, {r4, r6, r7, r8, r9, sl, fp} @ │ │ │ │ stcmi 0, cr11, [r0], #-540 @ 0xfffffde4 │ │ │ │ ldrdvs lr, [r1, -r0] │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtne lr, [r7], #2639 @ 0xa4f │ │ │ │ - b 0xfe1b7584 │ │ │ │ - blmi 0x72e550 │ │ │ │ + b 0xfe1b75bc │ │ │ │ + blmi 0x72e588 │ │ │ │ ldrbeq lr, [r7], #2692 @ 0xa84 │ │ │ │ strtmi r6, [ip], #-2055 @ 0xfffff7f9 │ │ │ │ - b 0x148228c │ │ │ │ - b 0xfe1ae55c │ │ │ │ - b 0xfe1a2660 │ │ │ │ + b 0x14822c4 │ │ │ │ + b 0xfe1ae594 │ │ │ │ + b 0xfe1a2698 │ │ │ │ ldrtmi r0, [ip], #-1238 @ 0xfffffb2a │ │ │ │ - b 0x1482290 │ │ │ │ - b 0xfe1ae558 │ │ │ │ - b 0xfe1a265c │ │ │ │ + b 0x14822c8 │ │ │ │ + b 0xfe1ae590 │ │ │ │ + b 0xfe1a2694 │ │ │ │ ldrtmi r0, [r4], #-1233 @ 0xfffffb2f │ │ │ │ - b 0x14822a4 │ │ │ │ - b 0xfe1ae578 │ │ │ │ - b 0xfe1a267c │ │ │ │ + b 0x14822dc │ │ │ │ + b 0xfe1ae5b0 │ │ │ │ + b 0xfe1a26b4 │ │ │ │ strmi r0, [ip], #-1237 @ 0xfffffb2b │ │ │ │ ldmib sp, {r1, sl, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ ldmdavs r9, {r8, sl, lr} │ │ │ │ subsmi r9, r9, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi sp, [r1], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vqdmulh.s , q13, │ │ │ │ - svclt 0x0000fabb │ │ │ │ + svclt 0x0000fabf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf44e8 │ │ │ │ + bl 0xfebf4520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd0 │ │ │ │ addlt r4, r7, r5, lsr #18 │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x2c01e9d4 │ │ │ │ stmdavs r4, {r0, r2, r5, r6, r7, fp, sp, lr} │ │ │ │ stmdavs r4, {r1, r5, sl, lr}^ │ │ │ │ - b 0x146e5a4 │ │ │ │ - b 0xfe1ae6f4 │ │ │ │ - b 0xfe1ae4f8 │ │ │ │ + b 0x146e5dc │ │ │ │ + b 0xfe1ae72c │ │ │ │ + b 0xfe1ae530 │ │ │ │ ldrmi r2, [r4], #-1175 @ 0xfffffb69 │ │ │ │ rscsmi lr, r6, #323584 @ 0x4f000 │ │ │ │ rsbsmi lr, r6, #532480 @ 0x82000 │ │ │ │ - b 0xfe14232c │ │ │ │ + b 0xfe142364 │ │ │ │ stmvs r6, {r1, r2, r4, r7, r9, sp} │ │ │ │ - b 0x146e4bc │ │ │ │ - b 0xfe3b0708 │ │ │ │ + b 0x146e4f4 │ │ │ │ + b 0xfe3b0740 │ │ │ │ ldrtmi r4, [r5], #-3188 @ 0xfffff38c │ │ │ │ ldrcs lr, [r4], #2700 @ 0xa8c │ │ │ │ strtmi r6, [ip], #-2246 @ 0xfffff73a │ │ │ │ - b 0x1482350 │ │ │ │ + b 0x1482388 │ │ │ │ andls r4, r1, #1912602624 @ 0x72000000 │ │ │ │ ldrbtmi lr, [r2], #2692 @ 0xa84 │ │ │ │ - b 0xfe1ae420 │ │ │ │ + b 0xfe1ae458 │ │ │ │ ldrmi r2, [sl], #-658 @ 0xfffffd6e │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x265f6c │ │ │ │ - blls 0x1f73d8 │ │ │ │ + blmi 0x265fa4 │ │ │ │ + blls 0x1f7410 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vpadd.i8 d11, d26, d9 │ │ │ │ - svclt 0x0000fa65 │ │ │ │ + svclt 0x0000fa69 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strvs lr, [r2], #-2514 @ 0xfffff62e │ │ │ │ - bvc 0x117b0c │ │ │ │ + bvc 0x117b44 │ │ │ │ vfnmacc.f32 s28, s12, s30 │ │ │ │ - b 0x1160670 │ │ │ │ - b 0x142a1b8 │ │ │ │ + b 0x11606a8 │ │ │ │ + b 0x142a1f0 │ │ │ │ @ instruction: 0xf8dc4e84 │ │ │ │ - b 0xfe43d3b0 │ │ │ │ + b 0xfe43d3e8 │ │ │ │ @ instruction: 0xf8dc0e03 │ │ │ │ - bleq 0xfe9813e8 │ │ │ │ + bleq 0xfe981420 │ │ │ │ vldmiami r4, {s28-s106} │ │ │ │ orrmi lr, r6, #274432 @ 0x43000 │ │ │ │ vstmiacc r6, {s28-s103} │ │ │ │ - bleq 0x3d7dd4 │ │ │ │ + bleq 0x3d7e0c │ │ │ │ vstmiapl r6, {s29-s107} │ │ │ │ mrrccs 10, 4, lr, r4, cr12 │ │ │ │ - b 0xfe4375e0 │ │ │ │ - b 0x1460c08 │ │ │ │ - b 0x13b46ec │ │ │ │ - bl 0x828538 │ │ │ │ - b 0xfe360bf0 │ │ │ │ - b 0xfe29e018 │ │ │ │ - b 0x3a0414 │ │ │ │ - b 0xfe3a0408 │ │ │ │ - b 0xfe22041c │ │ │ │ + b 0xfe437618 │ │ │ │ + b 0x1460c40 │ │ │ │ + b 0x13b4724 │ │ │ │ + bl 0x828570 │ │ │ │ + b 0xfe360c28 │ │ │ │ + b 0xfe29e050 │ │ │ │ + b 0x3a044c │ │ │ │ + b 0xfe3a0440 │ │ │ │ + b 0xfe220454 │ │ │ │ stmiavs r6, {r3, r9, fp}^ │ │ │ │ movweq lr, #27459 @ 0x6b43 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ vmlaeq.f32 s28, s19, s14 │ │ │ │ vmlaeq.f32 s28, s8, s28 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ vmlaeq.f32 s28, s19, s28 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ and lr, r0, #3440640 @ 0x348000 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bl 0x7b572c │ │ │ │ - bl 0x116045c │ │ │ │ - b 0x31e030 │ │ │ │ + bl 0x7b5764 │ │ │ │ + bl 0x1160494 │ │ │ │ + b 0x31e068 │ │ │ │ andsmi r0, ip, ip, lsl #28 │ │ │ │ addscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x146d624 │ │ │ │ + b 0x146d65c │ │ │ │ stmdavs r7, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strcc lr, [r3], r6, asr #20 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ vmoveq.32 d7[0], lr │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ ldrmi lr, [r3, pc, asr #20] │ │ │ │ @@ -144468,67 +144482,67 @@ │ │ │ │ streq lr, [r7], -r6, lsl #21 │ │ │ │ strbpl lr, [ip, pc, asr #20] │ │ │ │ ldrbcs lr, [r3, -r7, asr #20] │ │ │ │ bicpl lr, r3, #323584 @ 0x4f000 │ │ │ │ cmpcs ip, #274432 @ 0x43000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ - bl 0x11b7594 │ │ │ │ - bl 0x51e498 │ │ │ │ - bl 0x119dcbc │ │ │ │ + bl 0x11b75cc │ │ │ │ + bl 0x51e4d0 │ │ │ │ + bl 0x119dcf4 │ │ │ │ stmib r0, {r0, r1, sl}^ │ │ │ │ pop {sl, sp} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bb11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strpl lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ ldmdavc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x115f358 │ │ │ │ - b 0x129e300 │ │ │ │ - b 0xfe2a34c4 │ │ │ │ + b 0x115f390 │ │ │ │ + b 0x129e338 │ │ │ │ + b 0xfe2a34fc │ │ │ │ streq r0, [r2, r3, lsl #16]! │ │ │ │ - b 0x1121148 │ │ │ │ - b 0x115df14 │ │ │ │ + b 0x1121180 │ │ │ │ + b 0x115df4c │ │ │ │ subsmi r1, r3, r5, lsl #6 │ │ │ │ - b 0x111ee70 │ │ │ │ - b 0xfe2a201c │ │ │ │ + b 0x111eea8 │ │ │ │ + b 0xfe2a2054 │ │ │ │ stmvs r2, {r1, fp} │ │ │ │ @ instruction: 0x9c00e9dc │ │ │ │ stmdaeq r2, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r4, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r5, #270336 @ 0x42000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andeq lr, r7, #299008 @ 0x49000 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ stmdbeq r7, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r9, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1177800 │ │ │ │ - b 0x139e104 │ │ │ │ + bl 0x1177838 │ │ │ │ + b 0x139e13c │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ stmdaeq r8, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea42 │ │ │ │ movweq lr, #52035 @ 0xcb43 │ │ │ │ @ instruction: 0x0c08ea05 │ │ │ │ - bvc 0x6d7e54 │ │ │ │ + bvc 0x6d7e8c │ │ │ │ addvc lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq lr, r3, #270336 @ 0x42000 │ │ │ │ - bne 0x197e4c │ │ │ │ - beq 0x157f50 │ │ │ │ + bne 0x197e84 │ │ │ │ + beq 0x157f88 │ │ │ │ ldmdbvc r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x12df398 │ │ │ │ - b 0x1123954 │ │ │ │ + b 0x12df3d0 │ │ │ │ + b 0x112398c │ │ │ │ smullvs r0, r3, r8, r2 │ │ │ │ stmdbeq r2, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r8, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r3, #270336 @ 0x42000 │ │ │ │ andhi pc, r8, r0, asr #17 │ │ │ │ - beq 0x157f74 │ │ │ │ + beq 0x157fac │ │ │ │ andeq lr, r8, #282624 @ 0x45000 │ │ │ │ eorsmi r0, sl, sp, asr r6 │ │ │ │ ldrbne lr, [r8, #2629] @ 0xa45 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdbeq r5, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, #-2628] @ 0xfffff5bc │ │ │ │ eormi r4, r3, r5, lsr r0 │ │ │ │ @@ -144542,48 +144556,48 @@ │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000ba95 │ │ │ │ push {r0, r1, r3, r9, sl, lr} │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, lr} │ │ │ │ stmdavs r2, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x5700e9d3 │ │ │ │ vnmlaeq.f32 s29, s12, s30 │ │ │ │ - b 0x14778b0 │ │ │ │ - b 0x13a8600 │ │ │ │ - b 0x14385b8 │ │ │ │ - b 0xfe43d0bc │ │ │ │ - b 0x1460de4 │ │ │ │ - b 0x1467604 │ │ │ │ - b 0x12a0708 │ │ │ │ - b 0x13b75d8 │ │ │ │ - b 0xfe3bc8dc │ │ │ │ - b 0x14605e8 │ │ │ │ - b 0x12a3924 │ │ │ │ - b 0xfe3b76dc │ │ │ │ - b 0xfe424920 │ │ │ │ - bl 0x820df8 │ │ │ │ + b 0x14778e8 │ │ │ │ + b 0x13a8638 │ │ │ │ + b 0x14385f0 │ │ │ │ + b 0xfe43d0f4 │ │ │ │ + b 0x1460e1c │ │ │ │ + b 0x146763c │ │ │ │ + b 0x12a0740 │ │ │ │ + b 0x13b7610 │ │ │ │ + b 0xfe3bc914 │ │ │ │ + b 0x1460620 │ │ │ │ + b 0x12a395c │ │ │ │ + b 0xfe3b7714 │ │ │ │ + b 0xfe424958 │ │ │ │ + bl 0x820e30 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ - bl 0x11376e8 │ │ │ │ - b 0x145de14 │ │ │ │ + bl 0x1137720 │ │ │ │ + b 0x145de4c │ │ │ │ subvs r0, r2, r5, asr ip │ │ │ │ - b 0x111fe94 │ │ │ │ - b 0x13b5e0c │ │ │ │ - b 0xfe13c910 │ │ │ │ - b 0x1460e28 │ │ │ │ + b 0x111fecc │ │ │ │ + b 0x13b5e44 │ │ │ │ + b 0xfe13c948 │ │ │ │ + b 0x1460e60 │ │ │ │ ldmdaeq sl!, {r0, r1, r2, r4, sl, fp, sp}^ │ │ │ │ @ instruction: 0x6c05ea4c │ │ │ │ sbcvc lr, r5, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ - b 0x111fdb4 │ │ │ │ - b 0xfe3b5f2c │ │ │ │ - b 0xfe424970 │ │ │ │ + b 0x111fdec │ │ │ │ + b 0xfe3b5f64 │ │ │ │ + b 0xfe4249a8 │ │ │ │ ldmibne r2, {r1, r9} │ │ │ │ - bl 0x1175824 │ │ │ │ + bl 0x117585c │ │ │ │ sbcvs r0, r3, ip, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x125b624 │ │ │ │ + blt 0x125b65c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ str lr, [r0], #-2517 @ 0xfffff62b │ │ │ │ stmdaeq r6, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi lr, [lr, pc, asr #20] │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ @@ -144593,67 +144607,67 @@ │ │ │ │ strbeq lr, [r4], pc, asr #20 │ │ │ │ bicsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ ldrbvc lr, [lr], -r6, asr #20 │ │ │ │ movtcc lr, #59971 @ 0xea43 │ │ │ │ vfnmane.f32 s28, s28, s30 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ @ instruction: 0x6e84ea4e │ │ │ │ - b 0xfe177788 │ │ │ │ + b 0xfe1777c0 │ │ │ │ ldmdavs r4, {r2, r4, r7, r8, r9, ip}^ │ │ │ │ streq lr, [lr, -r7, lsl #21] │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ smladeq r8, r7, fp, lr │ │ │ │ movweq lr, #19267 @ 0x4b43 │ │ │ │ movwvc lr, #2496 @ 0x9c0 │ │ │ │ ldmib r5, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ ldmvs r5, {r1, r9, sl, lr} │ │ │ │ ldmvs r3, {r0, r2, r3, r5, r6, r7, fp, ip}^ │ │ │ │ - bl 0x11779a0 │ │ │ │ + bl 0x11779d8 │ │ │ │ rsceq r0, r2, r2, lsl #28 │ │ │ │ - b 0x1120a2c │ │ │ │ - b 0x1179ffc │ │ │ │ - b 0xfe12a3c0 │ │ │ │ + b 0x1120a64 │ │ │ │ + b 0x117a034 │ │ │ │ + b 0xfe12a3f8 │ │ │ │ rscseq r0, r3, r3, lsl #14 │ │ │ │ - b 0x1160a78 │ │ │ │ - b 0x113a404 │ │ │ │ + b 0x1160ab0 │ │ │ │ + b 0x113a43c │ │ │ │ subsmi r3, r3, r4, asr #4 │ │ │ │ - b 0x111fd44 │ │ │ │ - b 0xfe1760d8 │ │ │ │ + b 0x111fd7c │ │ │ │ + b 0xfe176110 │ │ │ │ @ instruction: 0x407a1396 │ │ │ │ addvs r1, r2, r2, asr r9 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ pop {r0, r1, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ svclt 0x0000b9ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf48e0 │ │ │ │ + bl 0xfebf4918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ - blmi 0xa6ef50 │ │ │ │ + blmi 0xa6ef88 │ │ │ │ ldmdavs r5, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavs r6!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ cmnmi r5, #536576 @ 0x83000 │ │ │ │ - b 0xfe177718 │ │ │ │ + b 0xfe177750 │ │ │ │ ldmib r4, {r0, r2, r9, sl, fp}^ │ │ │ │ ldmvs r4, {r0, r8, r9, ip, lr} │ │ │ │ - b 0xfe1f7a58 │ │ │ │ - b 0x146ece4 │ │ │ │ - b 0xfe16e910 │ │ │ │ - b 0xfe1ae4e4 │ │ │ │ + b 0xfe1f7a90 │ │ │ │ + b 0x146ed1c │ │ │ │ + b 0xfe16e948 │ │ │ │ + b 0xfe1ae51c │ │ │ │ stmiavs r2, {r1, r2, r3, r4, r5, r6, sl, sp}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ rsbsmi r9, r2, r0, lsl #8 │ │ │ │ rsbsmi lr, r4, #532480 @ 0x82000 │ │ │ │ - b 0xfe1f7840 │ │ │ │ + b 0xfe1f7878 │ │ │ │ stmvs r4, {r2, r9, sl, fp} │ │ │ │ - b 0x146d8c4 │ │ │ │ - b 0xfe1ae934 │ │ │ │ - b 0xfe1a6938 │ │ │ │ + b 0x146d8fc │ │ │ │ + b 0xfe1ae96c │ │ │ │ + b 0xfe1a6970 │ │ │ │ strls r0, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ ldrbtcs lr, [r3], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r3], #-2692 @ 0xfffff57c │ │ │ │ strls r4, [r2], #-92 @ 0xffffffa4 │ │ │ │ ldrbtcs lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r2], #-2692 @ 0xfffff57c │ │ │ │ andls r4, r3, #98 @ 0x62 │ │ │ │ @@ -144663,159 +144677,159 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf864f20a │ │ │ │ + @ instruction: 0xf868f20a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4994 │ │ │ │ + bl 0xfebf49cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0fd8 │ │ │ │ addlt r4, r6, sp, lsl r9 │ │ │ │ stmdavs r9, {r1, r2, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [r9], -r0, lsl #2 │ │ │ │ stmiavs ip!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ vaddvs.f32 s29, s13, s6 │ │ │ │ - b 0xfe1b7b04 │ │ │ │ + b 0xfe1b7b3c │ │ │ │ stmiavs r3, {r0, r1, r4, r5, r6, sl, sp, lr}^ │ │ │ │ - b 0xfe1ad930 │ │ │ │ - b 0xfe1ae9bc │ │ │ │ - b 0xfe19eac0 │ │ │ │ + b 0xfe1ad968 │ │ │ │ + b 0xfe1ae9f4 │ │ │ │ + b 0xfe19eaf8 │ │ │ │ strls r6, [r3], #-1214 @ 0xfffffb42 │ │ │ │ strcc lr, [r1], #-2517 @ 0xfffff62b │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, fp, sp, lr}^ │ │ │ │ ldrbtvs lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ cmnvs r2, #536576 @ 0x83000 │ │ │ │ - b 0xfe4377e8 │ │ │ │ + b 0xfe437820 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ rsbmi r6, r2, r2, lsl #17 │ │ │ │ stmdavs r2, {r1, r9, ip, pc}^ │ │ │ │ subvs r4, r2, sl, asr r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf81ef20a │ │ │ │ + @ instruction: 0xf822f20a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4a20 │ │ │ │ + bl 0xfebf4a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], r0, asr #31 │ │ │ │ - bmi 0xa09a58 │ │ │ │ + bmi 0xa09a90 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0x6700e9d0 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blvc 0x158eb8 │ │ │ │ + blvc 0x158ef0 │ │ │ │ ldmib r0, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ stc 4, cr1, [sp, #8] │ │ │ │ vldr d7, [lr, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ eorle r7, r8, #4, 22 @ 0x1000 │ │ │ │ strls r1, [r2], #-669 @ 0xfffffd63 │ │ │ │ eorspl lr, r4, #532480 @ 0x82000 │ │ │ │ - bl 0x3ed990 │ │ │ │ + bl 0x3ed9c8 │ │ │ │ rsbsmi r0, ip, r5, lsl #11 │ │ │ │ mvnspl lr, pc, asr #20 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ - bl 0x1f7d24 │ │ │ │ + bl 0x1f7d5c │ │ │ │ ldrbtmi r0, [r4], #-3590 @ 0xfffff1fa │ │ │ │ andls r4, r3, #570425344 @ 0x22000000 │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vmla.i8 d11, d9, d9 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + vrecps.f32 , , │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ - blmi 0x15d970 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + blmi 0x15d9a8 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf822f1d5 │ │ │ │ + @ instruction: 0xf826f1d5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r0, ror #9 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4ad0 │ │ │ │ + bl 0xfebf4b08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158f24 │ │ │ │ + blvc 0x158f5c │ │ │ │ @ instruction: 0xf5b34c25 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258f24 │ │ │ │ - blvc 0xd8f3c │ │ │ │ + blvc 0x258f5c │ │ │ │ + blvc 0xd8f74 │ │ │ │ ldrdvc lr, [r0, -r0] │ │ │ │ strpl lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d8f34 │ │ │ │ - b 0x14921b0 │ │ │ │ + blvc 0x1d8f6c │ │ │ │ + b 0x14921e8 │ │ │ │ strls r2, [r2], #-3747 @ 0xfffff15d │ │ │ │ - bl 0x401d0c │ │ │ │ - b 0xfe21e348 │ │ │ │ + bl 0x401d44 │ │ │ │ + b 0xfe21e380 │ │ │ │ ldmdbvs r2, {r2, r4, r5, r9, sl, fp, ip, lr} │ │ │ │ ldrmi r4, [r6], #1082 @ 0x43a │ │ │ │ andeq lr, r5, #68, 20 @ 0x44000 │ │ │ │ eormi r4, ip, sl │ │ │ │ - b 0x146e5ac │ │ │ │ + b 0x146e5e4 │ │ │ │ ldrbtmi r5, [r2], #-1525 @ 0xfffffa0b │ │ │ │ strls r9, [r1, #-515] @ 0xfffffdfd │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i8 d11, d25, d31 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + vrecps.f32 , , │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ - blmi 0x15da24 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + blmi 0x15da5c │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xffc8f1d4 │ │ │ │ + @ instruction: 0xffccf1d4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r0, ror #9 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4b84 │ │ │ │ + bl 0xfebf4bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158fd8 │ │ │ │ + blvc 0x159010 │ │ │ │ @ instruction: 0xf5b34c26 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258fd8 │ │ │ │ - blvc 0xd8ff0 │ │ │ │ + blvc 0x259010 │ │ │ │ + blvc 0xd9028 │ │ │ │ @ instruction: 0x5700e9d0 │ │ │ │ strne lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d8fe8 │ │ │ │ - b 0x149226c │ │ │ │ - b 0xfe1a9448 │ │ │ │ + blvc 0x1d9020 │ │ │ │ + b 0x14922a4 │ │ │ │ + b 0xfe1a9480 │ │ │ │ strls r0, [r2], #-513 @ 0xfffffdff │ │ │ │ - bl 0x3edbac │ │ │ │ - b 0x1461400 │ │ │ │ + bl 0x3edbe4 │ │ │ │ + b 0x1461438 │ │ │ │ tstls r1, r1, ror r1 │ │ │ │ @ instruction: 0xf8de9700 │ │ │ │ ldrtmi r4, [r4], #-16 │ │ │ │ strtmi r4, [r2], #-1068 @ 0xfffffbd4 │ │ │ │ mvnscc lr, pc, asr #20 │ │ │ │ mvnspl lr, r1, lsl #21 │ │ │ │ andls r4, r3, #74 @ 0x4a │ │ │ │ @@ -144826,122 +144840,122 @@ │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vtst.8 , , │ │ │ │ - vrecps.f32 d31, d5, d15 │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + vmax.f32 d31, d5, d19 │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ - blmi 0x15dadc │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + blmi 0x15db14 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff6cf1d4 │ │ │ │ + @ instruction: 0xff70f1d4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r0, ror #9 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4c3c │ │ │ │ + bl 0xfebf4c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x159090 │ │ │ │ + blvc 0x1590c8 │ │ │ │ @ instruction: 0xf5b34c27 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x259090 │ │ │ │ - blvc 0xd90a8 │ │ │ │ + blvc 0x2590c8 │ │ │ │ + blvc 0xd90e0 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ strne lr, [r2, #-2512] @ 0xfffff630 │ │ │ │ - blvc 0x1d90a0 │ │ │ │ - b 0x1492328 │ │ │ │ + blvc 0x1d90d8 │ │ │ │ + b 0x1492360 │ │ │ │ strls r2, [r2, #-3747] @ 0xfffff15d │ │ │ │ - bl 0x402a78 │ │ │ │ + bl 0x402ab0 │ │ │ │ ldmdbvs r2, {r1, r2, r3, r7, r9} │ │ │ │ vmlaeq.f64 d14, d7, d2 │ │ │ │ andeq lr, r4, #528384 @ 0x81000 │ │ │ │ ldrtmi r4, [r6], #42 @ 0x2a │ │ │ │ - b 0x146dc14 │ │ │ │ + b 0x146dc4c │ │ │ │ ldrbtmi r3, [r2], #-369 @ 0xfffffe8f │ │ │ │ - b 0x1481e98 │ │ │ │ - b 0xfe0ea260 │ │ │ │ + b 0x1481ed0 │ │ │ │ + b 0xfe0ea298 │ │ │ │ strdmi r5, [sl], #-18 @ 0xffffffee │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x42eeb0 │ │ │ │ - bls 0x2f7af8 │ │ │ │ + bmi 0x42eee8 │ │ │ │ + bls 0x2f7b30 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00f6f7fe │ │ │ │ - cdp2 2, 12, cr15, cr2, cr9, {0} │ │ │ │ - bicpl pc, r8, r5, asr #4 │ │ │ │ + cdp2 2, 12, cr15, cr6, cr9, {0} │ │ │ │ + mvnpl pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscspl pc, r8, r5, asr #4 │ │ │ │ + andsvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1d42229 │ │ │ │ - svclt 0x0000ff0f │ │ │ │ + svclt 0x0000ff13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r0, ror #9 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #48127 @ 0x0000bbff │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ sbcslt fp, fp, #143 @ 0x8f │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-259 @ 0xfffffefd │ │ │ │ - bvc 0xffedb45c │ │ │ │ - bvc 0x9b660 │ │ │ │ - b 0x146f334 │ │ │ │ + bvc 0xffedb494 │ │ │ │ + bvc 0x9b698 │ │ │ │ + b 0x146f36c │ │ │ │ svclt 0x001504c4 │ │ │ │ strtmi r0, [r3], r8, ror #1 │ │ │ │ strtmi r4, [r0], -r3, lsl #13 │ │ │ │ - cdpvs 6, 8, cr15, cr12, cr12, {2} │ │ │ │ + cdpvs 6, 10, cr15, cr4, cr12, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ andlt lr, r1, sp, asr #19 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ - beq 0x1989f0 │ │ │ │ + beq 0x198a28 │ │ │ │ stmdbeq r8, {r0, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r1, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ strls r4, [r3], #-1691 @ 0xfffff965 │ │ │ │ - blvc 0x1591b8 │ │ │ │ + blvc 0x1591f0 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blvc 0x2591a0 │ │ │ │ - blvc 0x158fd4 │ │ │ │ - blvc 0x1d91a8 │ │ │ │ - blvc 0x1591d0 │ │ │ │ - blvc 0x3591b0 │ │ │ │ - blvc 0x158fe0 │ │ │ │ - blvc 0x2d91b8 │ │ │ │ + blvc 0x2591d8 │ │ │ │ + blvc 0x15900c │ │ │ │ + blvc 0x1d91e0 │ │ │ │ + blvc 0x159208 │ │ │ │ + blvc 0x3591e8 │ │ │ │ + blvc 0x159018 │ │ │ │ + blvc 0x2d91f0 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e7fa8 │ │ │ │ - bl 0x3de5a4 │ │ │ │ + bl 0x3e7fe0 │ │ │ │ + bl 0x3de5dc │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe178010 │ │ │ │ + b 0xfe178048 │ │ │ │ @ instruction: 0xf0010302 │ │ │ │ - bl 0x3de3b8 │ │ │ │ + bl 0x3de3f0 │ │ │ │ ldmdbvs r2, {r1, r7, r9} │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - blcc 0x1dbd28 │ │ │ │ + blcc 0x1dbd60 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - b 0x1477c4c │ │ │ │ + b 0x1477c84 │ │ │ │ @ instruction: 0xf81e6012 │ │ │ │ sbcslt r8, r0, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r8, r0, asr #20 │ │ │ │ stmdacs r7, {r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andmi pc, r7, #134217731 @ 0x8000003 │ │ │ │ andhi pc, r8, lr, lsl r8 @ │ │ │ │ @@ -144949,24 +144963,24 @@ │ │ │ │ stmdacs r8, {r6, r9, fp, sp, lr, pc} │ │ │ │ andmi lr, r2, #72, 20 @ 0x48000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ @ instruction: 0x73b2ea83 │ │ │ │ @ instruction: 0x53b2ea83 │ │ │ │ @ instruction: 0x33b2ea83 │ │ │ │ teqcs r2, #536576 @ 0x83000 │ │ │ │ - blcc 0x1dbd10 │ │ │ │ + blcc 0x1dbd48 │ │ │ │ ldc 1, cr13, [sp, #768] @ 0x300 │ │ │ │ strtmi r6, [fp], -r4, lsl #22 │ │ │ │ - blvc 0x259280 │ │ │ │ + blvc 0x2592b8 │ │ │ │ @ instruction: 0xf8dd3510 │ │ │ │ ldrcc r8, [r0, -r0] │ │ │ │ ldrcc r9, [r0], -r1, lsl #20 │ │ │ │ - blvs 0x259030 │ │ │ │ + blvs 0x259068 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blvc 0xd9230 │ │ │ │ + blvc 0xd9268 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ streq lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi r4, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ stmdble r7, {r2, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -144977,109 +144991,109 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 2, cr15, [r0, #36]! @ 0x24 │ │ │ │ + ldc2l 2, cr15, [r4, #36]! @ 0x24 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-876] @ 0xfffffc94 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ mrrcmi 0, 8, fp, r5, cr15 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ - bvc 0xffedb5d8 │ │ │ │ - bvc 0x9b7dc │ │ │ │ + bvc 0xffedb610 │ │ │ │ + bvc 0x9b814 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbeq lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [fp], r3, lsr #13 │ │ │ │ @ instruction: 0xf64c4623 │ │ │ │ - vmull.p8 q11, d16, d12 │ │ │ │ + vmull.p8 q11, d16, d20 │ │ │ │ stmib sp, {r2, r4, r5, r9, sl, fp}^ │ │ │ │ strmi fp, [pc], -r1, lsl #6 │ │ │ │ - bl 0xfeb2f520 │ │ │ │ + bl 0xfeb2f558 │ │ │ │ @ instruction: 0xf1010a00 │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf1000808 │ │ │ │ strmi r0, [r3], r8, lsl #10 │ │ │ │ ldc 4, cr9, [r9, #-12] │ │ │ │ @ instruction: 0xf10d7b02 │ │ │ │ stcge 12, cr0, [r4], {32} │ │ │ │ strls r2, [r0, -r0, lsl #2] │ │ │ │ - blvc 0x1d9320 │ │ │ │ - blvc 0x15934c │ │ │ │ - blvc 0x259328 │ │ │ │ - blvc 0x159350 │ │ │ │ - blvc 0x359330 │ │ │ │ - blvc 0x159160 │ │ │ │ - blvc 0x2d9338 │ │ │ │ + blvc 0x1d9358 │ │ │ │ + blvc 0x159384 │ │ │ │ + blvc 0x259360 │ │ │ │ + blvc 0x159388 │ │ │ │ + blvc 0x359368 │ │ │ │ + blvc 0x159198 │ │ │ │ + blvc 0x2d9370 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e8128 │ │ │ │ - bl 0x3de724 │ │ │ │ + bl 0x3e8160 │ │ │ │ + bl 0x3de75c │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe138190 │ │ │ │ + b 0xfe1381c8 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - bl 0x3de938 │ │ │ │ + bl 0x3de970 │ │ │ │ ldmdbvs fp, {r0, r1, r7, r8, r9} │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - blcs 0x1dbea8 │ │ │ │ + blcs 0x1dbee0 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - b 0x1477dc8 │ │ │ │ + b 0x1477e00 │ │ │ │ @ instruction: 0xf81e6013 │ │ │ │ sbcslt r7, r8, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r7, r0, asr #20 │ │ │ │ strcs pc, [r7, -r3, asr #7] │ │ │ │ movwmi pc, #29635 @ 0x73c3 @ │ │ │ │ andvc pc, r7, lr, lsl r8 @ │ │ │ │ andcc pc, r3, lr, lsl r8 @ │ │ │ │ strcs lr, [r7, -r0, asr #20] │ │ │ │ movwmi lr, #14919 @ 0x3a47 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ rscsmi lr, r3, #532480 @ 0x82000 │ │ │ │ rsbscs lr, r3, #532480 @ 0x82000 │ │ │ │ - blcs 0x1dbe88 │ │ │ │ + blcs 0x1dbec0 │ │ │ │ strtmi sp, [fp], -r4, asr #3 │ │ │ │ - blvc 0x2593f4 │ │ │ │ - blvs 0x1d93f8 │ │ │ │ + blvc 0x25942c │ │ │ │ + blvs 0x1d9430 │ │ │ │ svcls 0x00003510 │ │ │ │ @ instruction: 0xf1093610 │ │ │ │ @ instruction: 0xf1080910 │ │ │ │ stc 8, cr0, [r5, #-64] @ 0xffffffc0 │ │ │ │ - bl 0x3389b0 │ │ │ │ + bl 0x3389e8 │ │ │ │ stc 2, cr0, [r3, #20] │ │ │ │ ldrcc r7, [r0, -r0, lsl #22] │ │ │ │ addsmi r9, r3, #1024 @ 0x400 │ │ │ │ ldmib sp, {r0, r3, r4, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrbmi r3, [r8], -r2, lsl #8 │ │ │ │ addsmi r4, ip, #24, 8 @ 0x18000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x7679b8 │ │ │ │ + bne 0x7679f0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, r4, #12713984 @ 0xc20000 │ │ │ │ - blmi 0x3141ac │ │ │ │ - blls 0x3f7e30 │ │ │ │ + blmi 0x3141e4 │ │ │ │ + blls 0x3f7e68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q4, , q8 │ │ │ │ - svclt 0x0000fd35 │ │ │ │ + svclt 0x0000fd39 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ sbcslt r2, ip, #2, 26 @ 0x80 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ @@ -145088,86 +145102,86 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ qadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [r5], -r7, lsr #12 │ │ │ │ ldmib ip, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf10c6a02 │ │ │ │ ldmib r1, {r3, sl, fp}^ │ │ │ │ tstcc r8, r0, lsl #16 │ │ │ │ - b 0x145dff4 │ │ │ │ - b 0x111eb58 │ │ │ │ - b 0x117a99c │ │ │ │ - b 0xfe13ad90 │ │ │ │ + b 0x145e02c │ │ │ │ + b 0x111eb90 │ │ │ │ + b 0x117a9d4 │ │ │ │ + b 0xfe13adc8 │ │ │ │ @ instruction: 0xf84e0209 │ │ │ │ - b 0xfe169a60 │ │ │ │ + b 0xfe169a98 │ │ │ │ adcsmi r0, r9, #8, 6 @ 0x20000000 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf5078 │ │ │ │ + bl 0xfebf50b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ svceq 0x00e443e4 │ │ │ │ @ instruction: 0x4605d01d │ │ │ │ @ instruction: 0xdd112901 │ │ │ │ orrpl pc, sp, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xacebc │ │ │ │ + blcs 0xacef4 │ │ │ │ @ instruction: 0xf505da03 │ │ │ │ stclvc 5, cr5, [fp], #516 @ 0x204 │ │ │ │ @ instruction: 0x462009dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - ldc2 7, cr15, [r6, #692] @ 0x2b4 │ │ │ │ + ldc2l 7, cr15, [sl, #-692]! @ 0xfffffd4c │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ orrpl pc, r1, #20971520 @ 0x1400000 │ │ │ │ - blcs 0xb7f30 │ │ │ │ + blcs 0xb7f68 │ │ │ │ strcs sp, [r0], #-3044 @ 0xfffff41c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf50e0 │ │ │ │ + bl 0xfebf5118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ strcs pc, [r9], #-866 @ 0xfffffc9e │ │ │ │ strne pc, [r7], #-867 @ 0xfffffc9d │ │ │ │ - cdp2 7, 9, cr15, cr6, cr7, {5} │ │ │ │ - b 0x11c8b0c │ │ │ │ + cdp2 7, 7, cr15, cr10, cr7, {5} │ │ │ │ + b 0x11c8b44 │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ muleq r3, r3, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf5124 │ │ │ │ + bl 0xfebf515c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vrsra.s64 q10, q8, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ submi pc, sp, #64, 4 │ │ │ │ - blx 0xfeb5a5bc │ │ │ │ + blx 0xfeb5a5f4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #556 @ 0x22c │ │ │ │ stmdavs r4!, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -145179,37 +145193,37 @@ │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ stccs 1, cr8, [r2, #-420]! @ 0xfffffe5c │ │ │ │ andhi pc, lr, #0, 4 │ │ │ │ vadd.f32 d18, d0, d15 │ │ │ │ @ instruction: 0xf1a58212 │ │ │ │ movwcs r0, #4624 @ 0x1210 │ │ │ │ vorr.i32 d18, #5 @ 0x00000005 │ │ │ │ - blx 0x15e3b4 │ │ │ │ + blx 0x15e3ec │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ @ instruction: 0xf012b949 │ │ │ │ @ instruction: 0xf0400f6a │ │ │ │ @ instruction: 0xf412819b │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf0002303 │ │ │ │ cmncc fp, #-2147483585 @ 0x8000003f │ │ │ │ sbceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ eorsls pc, r3, r4, asr r8 @ │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7ad5780 │ │ │ │ - strtmi pc, [sl], -r9, lsl #26 │ │ │ │ + strtmi pc, [sl], -sp, ror #25 │ │ │ │ strbmi r9, [r8], -r5, lsl #2 │ │ │ │ @ instruction: 0xf7b04651 │ │ │ │ - strtmi pc, [sl], -r1, ror #30 │ │ │ │ + strtmi pc, [sl], -r5, asr #30 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7b04648 │ │ │ │ - @ instruction: 0xf008ff79 │ │ │ │ - b 0xa9ebf4 │ │ │ │ + @ instruction: 0xf008ff5d │ │ │ │ + b 0xa9ec2c │ │ │ │ @ instruction: 0xf00b0b00 │ │ │ │ - b 0x1360bfc │ │ │ │ + b 0x1360c34 │ │ │ │ @ instruction: 0xf8d73b03 │ │ │ │ @ instruction: 0x071b339c │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d42e00 │ │ │ │ @@ -145229,32 +145243,32 @@ │ │ │ │ vst4.8 {d29-d32}, [pc], r7 │ │ │ │ @ instruction: 0xf6cc5200 │ │ │ │ andsmi r0, r1, #0, 4 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [fp :256], r8 │ │ │ │ ldreq r7, [r8, -r0, lsl #23] │ │ │ │ cdpcs 0, 0, cr13, cr0, cr8, {0} │ │ │ │ andscs fp, r0, #20, 30 @ 0x50 │ │ │ │ - b 0x526880 │ │ │ │ + b 0x5268b8 │ │ │ │ svclt 0x00180f0e │ │ │ │ - blvc 0xdb294 │ │ │ │ + blvc 0xdb2cc │ │ │ │ @ instruction: 0x23bcf8d7 │ │ │ │ andle r0, r3, r7, lsl r7 │ │ │ │ svclt 0x00480648 │ │ │ │ - blmi 0xfe0da2a4 │ │ │ │ + blmi 0xfe0da2dc │ │ │ │ ldrdeq pc, [r8, #-132] @ 0xffffff7c │ │ │ │ strne pc, [r0, r0, lsl #8] │ │ │ │ - strle r0, [pc], #-514 @ 0x9e084 │ │ │ │ + strle r0, [pc], #-514 @ 0x9e0bc │ │ │ │ andseq pc, r2, #1073741865 @ 0x40000029 │ │ │ │ stmdale fp, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ @ instruction: 0x23a8f8d4 │ │ │ │ strle r0, [r1, #-274] @ 0xfffffeee │ │ │ │ - blmi 0xfe0db2d0 │ │ │ │ + blmi 0xfe0db308 │ │ │ │ cmnle r0, r0, lsl #30 │ │ │ │ rsble r2, r4, r1, lsl #28 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrcs 0, 0, sp, cr2, cr3, {1} │ │ │ │ rscshi pc, sp, r0, asr #6 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ andmi r6, sl, r0, lsl #6 │ │ │ │ @@ -145267,28 +145281,28 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf01e816a │ │ │ │ rsbsle r0, r8, r0, asr #31 │ │ │ │ orrscs pc, r0, #-1962934272 @ 0x8b000000 │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0x469bbf18 │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x12db324 │ │ │ │ + blcs 0x12db35c │ │ │ │ svcmi 0x0080f41b │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi lr, [fp, -fp, lsl #21] │ │ │ │ strmi pc, [r0, -r7] │ │ │ │ - bleq 0x398b28 │ │ │ │ + bleq 0x398b60 │ │ │ │ ldrbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0xf7b0462a │ │ │ │ - vacgt.f32 , q8, │ │ │ │ + vcgt.f32 , q8, │ │ │ │ @ instruction: 0xf8d44b11 │ │ │ │ ldrbeq r3, [fp, -r0, lsl #30] │ │ │ │ @ instruction: 0xf41bd503 │ │ │ │ @ instruction: 0xf0400f80 │ │ │ │ - blls 0x17e4b4 │ │ │ │ + blls 0x17e4ec │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r6, lsl #22 │ │ │ │ stmdbgt r3, {r2, r9, fp, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r6, r8, r9, fp, lr} │ │ │ │ @@ -145296,18 +145310,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andlt r9, fp, r2, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x18212c │ │ │ │ + bls 0x182164 │ │ │ │ vst3. {d2[0],d3[0],d4[0]}, [r2], r1 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ - bls 0x2127e0 │ │ │ │ + bls 0x212818 │ │ │ │ addvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ vst4.32 {d8-d11}, [r3], ip │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xf504d0c7 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -145318,48 +145332,48 @@ │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0xf1b8d0aa │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ @ instruction: 0xf50480e0 │ │ │ │ ldrbmi r5, [pc], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xad1e4 │ │ │ │ + blcs 0xad21c │ │ │ │ addshi pc, sp, r0, asr #5 │ │ │ │ svcvs 0x0080f41e │ │ │ │ addshi pc, lr, r0 │ │ │ │ - blmi 0xda5f0 │ │ │ │ + blmi 0xda628 │ │ │ │ ldrbteq lr, [fp], #-1946 @ 0xfffff866 │ │ │ │ ssatmi fp, #28, r8, asr #30 │ │ │ │ @ instruction: 0xf504d590 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0xffbe8dec │ │ │ │ + ble 0xffbe8e24 │ │ │ │ ldrtmi lr, [r1], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blls 0x1dd214 │ │ │ │ + blls 0x1dd1dc │ │ │ │ cmnle sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080b1 │ │ │ │ - b 0xfe35e214 │ │ │ │ + b 0xfe35e24c │ │ │ │ @ instruction: 0xf8d70080 │ │ │ │ @ instruction: 0xf00033a0 │ │ │ │ - b 0xfe09e244 │ │ │ │ + b 0xfe09e27c │ │ │ │ @ instruction: 0xf0130b0b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ @ instruction: 0x4631aef5 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - @ instruction: 0xf8d4fbf1 │ │ │ │ + @ instruction: 0xf8d4fbd5 │ │ │ │ vqsub.u32 d18, d0, d16 │ │ │ │ @ instruction: 0xf0025b15 │ │ │ │ stmdacs r0, {r0, r8, r9} │ │ │ │ - blcs 0xd23e8 │ │ │ │ - b 0xfe39282c │ │ │ │ + blcs 0xd2420 │ │ │ │ + b 0xfe392864 │ │ │ │ @ instruction: 0xf8d75282 │ │ │ │ vst2.32 {d3-d6}, [r2 :128], r0 │ │ │ │ - b 0xfe11ea48 │ │ │ │ + b 0xfe11ea80 │ │ │ │ ldrb r0, [sp], fp, lsl #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ orreq pc, r0, #13697024 @ 0xd10000 │ │ │ │ ldmdbpl ip!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrsbcc lr, [lr, #145] @ 0x91 │ │ │ │ @@ -145372,24 +145386,24 @@ │ │ │ │ vst1.8 {d9-d10}, [r2], r5 │ │ │ │ @ instruction: 0xf5b26240 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ tstlt pc, fp, lsl #30 │ │ │ │ vst3.32 {d9[0],d10[0],d11[0]}, [r2], r3 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ @ instruction: 0xf47f2e01 │ │ │ │ - bls 0x209ec0 │ │ │ │ - blpl 0xda4cc │ │ │ │ + bls 0x209ef8 │ │ │ │ + blpl 0xda504 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andpl pc, r0, #33554432 @ 0x2000000 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf43f431a │ │ │ │ @ instruction: 0xf504af34 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x1a8ec0 │ │ │ │ + ble 0x1a8ef8 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ @ instruction: 0xf57f015f │ │ │ │ cdpcs 15, 0, cr10, cr0, cr13, {3} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst2.8 {d22-d25}, [pc], r0 │ │ │ │ ldrbt r6, [r0], r0, lsl #7 │ │ │ │ @@ -145404,43 +145418,43 @@ │ │ │ │ stcle 0, cr2, [r2], {0} │ │ │ │ @ instruction: 0xf8d4e77f │ │ │ │ ldrheq r3, [sl, #-56] @ 0xffffffc8 │ │ │ │ svcge 0x005ef53f │ │ │ │ @ instruction: 0xe6fd46bb │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - blx 0x1edc1d2 │ │ │ │ + blx 0x17dc20a │ │ │ │ @ instruction: 0xf0009b03 │ │ │ │ vhadd.u32 d16, d0, d15 │ │ │ │ cmnlt fp, fp, lsl fp │ │ │ │ andne lr, r0, fp, lsl #21 │ │ │ │ rscseq pc, r0, r0 │ │ │ │ - bleq 0x398d34 │ │ │ │ + bleq 0x398d6c │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ - bleq 0xfe0db570 │ │ │ │ - blvc 0x7db0c8 │ │ │ │ + bleq 0xfe0db5a8 │ │ │ │ + blvc 0x7db100 │ │ │ │ eorscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ addpl lr, r2, #569344 @ 0x8b000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - bleq 0x398d64 │ │ │ │ - blcs 0xd7cb0 │ │ │ │ + bleq 0x398d9c │ │ │ │ + blcs 0xd7ce8 │ │ │ │ ldrb sp, [sl], r7, lsr #3 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xfe3dc222 │ │ │ │ - blne 0x29b0f0 │ │ │ │ + blx 0x1cdc25a │ │ │ │ + blne 0x29b128 │ │ │ │ strb r9, [r8, -r4, lsl #16] │ │ │ │ @ instruction: 0xf01e469b │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ @ instruction: 0xf504af1c │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x6e8f8c │ │ │ │ + ble 0x6e8fc4 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ svcvs 0x0080f41e │ │ │ │ @ instruction: 0x465fd116 │ │ │ │ @ instruction: 0xe6b546bb │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ svclt 0x00982b07 │ │ │ │ @@ -145452,36 +145466,36 @@ │ │ │ │ @ instruction: 0xe69fd4db │ │ │ │ svcvs 0x0080f41e │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ strcs pc, [r0, -fp, asr #8] │ │ │ │ vst4.16 {d14[0],d15[0],d16[0],d17[0]}, [fp], r0 │ │ │ │ @ instruction: 0xf41b2390 │ │ │ │ bicle r4, sp, r0, lsl #31 │ │ │ │ - blcs 0x12db608 │ │ │ │ + blcs 0x12db640 │ │ │ │ svcmi 0x0080f41b │ │ │ │ str sp, [sp], r9, asr #3 │ │ │ │ - blx 0xddac0c │ │ │ │ + blx 0xedac44 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf55f0 │ │ │ │ + bl 0xfebf5628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8dc4922 │ │ │ │ stmdavs r9, {r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ cdpls 1, 0, cr0, cr8, cr0, {0} │ │ │ │ streq r9, [r4], -r9, lsl #18 │ │ │ │ @ instruction: 0xf8dcd42d │ │ │ │ streq r0, [r0, #344] @ 0x158 │ │ │ │ @ instruction: 0xf50cd42b │ │ │ │ stmvs r4, {r0, r2, r3, r7, ip, lr} │ │ │ │ svclt 0x00a82c00 │ │ │ │ - ble 0x12742c │ │ │ │ + ble 0x127464 │ │ │ │ strbvs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - b 0xfe10b0c0 │ │ │ │ + b 0xfe10b0f8 │ │ │ │ strls r2, [r8], -r4, lsl #9 │ │ │ │ strvs pc, [r0], #1028 @ 0x404 │ │ │ │ stmdbge r8, {r2, r3, r6, lr} │ │ │ │ stmdbgt r3, {r0, r3, sl, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r4, [r8], -r1, ror #12 │ │ │ │ stc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ @@ -145495,18 +145509,18 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf441bd70 │ │ │ │ @ instruction: 0xf0467180 │ │ │ │ ldrb r0, [r0, r8, lsl #12] │ │ │ │ @ instruction: 0x43b8f8dc │ │ │ │ streq pc, [r1], #-4 │ │ │ │ vaba.s8 q7, , │ │ │ │ - svclt 0x0000f9e5 │ │ │ │ + svclt 0x0000f9e9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5694 │ │ │ │ + bl 0xfebf56cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0xf50c4605 │ │ │ │ stmdbmi r6!, {r0, r2, r3, r7, sl, ip, lr} │ │ │ │ ldrcc fp, [r0], #-135 @ 0xffffff79 │ │ │ │ mrrcvs 8, 13, pc, r8, cr12 @ │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -145515,93 +145529,93 @@ │ │ │ │ stc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ addeq lr, r6, ip, lsl #22 │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf8542101 │ │ │ │ @ instruction: 0xf01e4c04 │ │ │ │ @ instruction: 0xf8d06f80 │ │ │ │ vmull.u8 , d7, d12 │ │ │ │ - b 0x145e7d8 │ │ │ │ + b 0x145e810 │ │ │ │ andle r2, r4, r0, lsl #1 │ │ │ │ svceq 0x0002f013 │ │ │ │ @ instruction: 0xf081d124 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ andls r0, r2, r0, asr #29 │ │ │ │ svclt 0x000c2e00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr14, {0} │ │ │ │ orrne lr, lr, r1, lsl #21 │ │ │ │ stmdbge r2, {r0, r1, r8, ip, pc} │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strbtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x39e2c4 │ │ │ │ - blls 0x1f857c │ │ │ │ + blmi 0x39e2fc │ │ │ │ + blls 0x1f85b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrble r0, [sl], #1407 @ 0x57f │ │ │ │ smlabbeq r2, r1, r0, pc @ │ │ │ │ vaba.s8 q7, , │ │ │ │ - svclt 0x0000f98b │ │ │ │ + svclt 0x0000f98f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strpl pc, [sp], r1, lsl #10 │ │ │ │ - blmi 0x17affbc │ │ │ │ + blmi 0x17afff4 │ │ │ │ ldrcc fp, [r0], -r9, lsl #1 │ │ │ │ @ instruction: 0xf856460c │ │ │ │ strmi r5, [r7], -r8, lsl #24 │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf891d160 │ │ │ │ - blcs 0xaaaac │ │ │ │ + blcs 0xaaae4 │ │ │ │ @ instruction: 0xf8d1d157 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f204 │ │ │ │ + blcc 0x49f23c │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d10 │ │ │ │ - vrshr.s64 q10, q8, #64 │ │ │ │ - bl 0x11ee64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ + bl 0x11ee9c │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0xf856fc4f │ │ │ │ + @ instruction: 0xf856fc33 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ - b 0x18768b0 │ │ │ │ - blx 0x187e0f8 │ │ │ │ + b 0x18768e8 │ │ │ │ + blx 0x187e130 │ │ │ │ svclt 0x0008fc80 │ │ │ │ bicne lr, ip, #323584 @ 0x4f000 │ │ │ │ strmi sp, [r3], -pc │ │ │ │ @ instruction: 0xf8d4b168 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bcs 0xb6fcc │ │ │ │ + bcs 0xb7004 │ │ │ │ @ instruction: 0xf003d142 │ │ │ │ tstmi r6, #1048576 @ 0x100000 │ │ │ │ vmov.i32 , #159 @ 0x0000009f │ │ │ │ - blcs 0xbb3dc │ │ │ │ + blcs 0xbb414 │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ vorr.i32 q11, #234 @ 0x000000ea │ │ │ │ rscseq r1, r6, #0, 12 │ │ │ │ @ instruction: 0xf8d4b91d │ │ │ │ @ instruction: 0x07d22230 │ │ │ │ stmdbge r4, {r1, r4, r5, sl, ip, lr, pc} │ │ │ │ movwvs lr, #18893 @ 0x49cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ - blmi 0xc9e1c8 │ │ │ │ - blls 0x278678 │ │ │ │ + blmi 0xc9e200 │ │ │ │ + blls 0x2786b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r5, r0, lsl #6 │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -145624,80 +145638,80 @@ │ │ │ │ subeq sp, r9, r7, lsr #10 │ │ │ │ @ instruction: 0xf504d5bf │ │ │ │ @ instruction: 0xf8d25280 │ │ │ │ @ instruction: 0xf4122398 │ │ │ │ @ instruction: 0xd1b86f60 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ - blls 0x19d658 │ │ │ │ + blls 0x19d690 │ │ │ │ lslsle r2, r0, #16 │ │ │ │ movwvs pc, #1155 @ 0x483 @ │ │ │ │ vabdl.u8 q15, d19, d29 │ │ │ │ bicseq r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf1bce79f │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf504e7ec │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ bicseq r2, fp, r0, lsl #6 │ │ │ │ cmpeq r2, #37486592 @ 0x23c0000 │ │ │ │ bfi sp, r7, #11, #19 │ │ │ │ - @ instruction: 0xf8c4f209 │ │ │ │ + @ instruction: 0xf8c8f209 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ ldrdle r0, [sl], -r0 @ │ │ │ │ strle r0, [r7], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0x03b8f8d3 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5900 │ │ │ │ + bl 0xfebf5938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ - blmi 0xef4140 │ │ │ │ + blmi 0xef4178 │ │ │ │ ldrcc fp, [r0], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8564604 │ │ │ │ vmull.u8 , d5, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ - blcs 0xaac5c │ │ │ │ + blcs 0xaac94 │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f3b4 │ │ │ │ + blcc 0x49f3ec │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d10 │ │ │ │ - vrshr.s64 q10, q8, #64 │ │ │ │ - bl 0x11f014 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ + bl 0x11f04c │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - qsaxmi pc, r9, r5 @ │ │ │ │ + qasxmi pc, r9, r9 @ │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff84f7b0 │ │ │ │ + @ instruction: 0xff68f7b0 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf856bbc3 │ │ │ │ cdpge 12, 0, cr3, cr3, cr8, {0} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ svcvc 0x0000f413 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ffd01d │ │ │ │ @ instruction: 0xf504fe87 │ │ │ │ - blmi 0x77ba24 │ │ │ │ + blmi 0x77ba5c │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1f87f8 │ │ │ │ + blls 0x1f8830 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -145711,80 +145725,80 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcpl 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r3, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfecdc7e6 │ │ │ │ + blx 0xfecdc81e │ │ │ │ vabd.s8 q7, , │ │ │ │ - svclt 0x0000f831 │ │ │ │ + svclt 0x0000f835 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf59fc │ │ │ │ + bl 0xfebf5a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc22784 │ │ │ │ + blmi 0xc227bc │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6ad54 │ │ │ │ + bllt 0xfeb6ad8c │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d470 │ │ │ │ + blcs 0x32d4a8 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - rscsmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + andpl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 6, pc, cr10, cr0, {5} │ │ │ │ + mrc2 7, 5, pc, cr14, cr0, {5} │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r9, lsl #30 │ │ │ │ + strtmi pc, [r1], -sp, ror #29 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e0b4 │ │ │ │ + blmi 0x61e0ec │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1788dc │ │ │ │ + blls 0x178914 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xad9a0 │ │ │ │ + blcs 0xad9d8 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xada08 │ │ │ │ + bl 0xada40 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ - svclt 0x0000ffcb │ │ │ │ + svclt 0x0000ffcf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5ac8 │ │ │ │ + bl 0xfebf5b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x662850 │ │ │ │ + blmi 0x662888 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - strtmi pc, [r9], -pc, lsl #29 │ │ │ │ + @ instruction: 0x4629fe73 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - mrc2 7, 5, pc, cr14, cr0, {5} │ │ │ │ + mcr2 7, 5, pc, cr2, cr0, {5} @ │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145792,78 +145806,78 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ - svclt 0x0000ff93 │ │ │ │ + svclt 0x0000ff97 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5b38 │ │ │ │ + bl 0xfebf5b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc228c0 │ │ │ │ + blmi 0xc228f8 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6ae90 │ │ │ │ + bllt 0xfeb6aec8 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d5ac │ │ │ │ + blcs 0x32d5e4 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - rscsmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + andpl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 1, pc, cr12, cr0, {5} │ │ │ │ + mcr2 7, 1, pc, cr0, cr0, {5} @ │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -fp, ror #28 │ │ │ │ + strtmi pc, [r1], -pc, asr #28 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e0e0 │ │ │ │ + blmi 0x61e118 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x178a18 │ │ │ │ + blls 0x178a50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xadadc │ │ │ │ + blcs 0xadb14 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xadb44 │ │ │ │ + bl 0xadb7c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ - svclt 0x0000ff2d │ │ │ │ + svclt 0x0000ff31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5c04 │ │ │ │ + bl 0xfebf5c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x66298c │ │ │ │ + blmi 0x6629c4 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - @ instruction: 0x4629fdf1 │ │ │ │ + @ instruction: 0x4629fdd5 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - mcr2 7, 1, pc, cr0, cr0, {5} @ │ │ │ │ + mcr2 7, 0, pc, cr4, cr0, {5} @ │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145871,130 +145885,130 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ - svclt 0x0000fef5 │ │ │ │ + svclt 0x0000fef9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5c74 │ │ │ │ + bl 0xfebf5cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6a29bc │ │ │ │ + blmi 0x6a29f4 │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpge 3, 0, cr0, cr2, cr0, {0} │ │ │ │ - ldc2 7, cr15, [r8, #704]! @ 0x2c0 │ │ │ │ + ldc2 7, cr15, [ip, #704] @ 0x2c0 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r7, ror #27 │ │ │ │ + strtmi pc, [r1], -fp, asr #27 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - blx 0x145caa8 │ │ │ │ + blx 0x145cae0 │ │ │ │ ldm r6, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ stm r4, {r0, r1} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q12, q8 │ │ │ │ - svclt 0x0000febb │ │ │ │ + svclt 0x0000febf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svclt 0x00004770 │ │ │ │ ldc2 11, cr15, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ andgt pc, r2, r0, lsl fp @ │ │ │ │ vpadd.i d15, d3, d1 │ │ │ │ tstpcs r3, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0x88bf08 │ │ │ │ + blx 0x88bf40 │ │ │ │ stceq 14, cr15, [r0], {128} @ 0x80 │ │ │ │ - blx 0xfe8cb55a │ │ │ │ - blx 0xffc21b46 │ │ │ │ + blx 0xfe8cb592 │ │ │ │ + blx 0xffc21b7e │ │ │ │ stceq 12, cr0, [sl], {2} │ │ │ │ vnmlami.f32 s28, s6, s30 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - blx 0xfe94b592 │ │ │ │ - blx 0xffba6362 │ │ │ │ + blx 0xfe94b5ca │ │ │ │ + blx 0xffba639a │ │ │ │ andcs r1, r0, #3, 28 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r0, #212, 4 @ 0x4000000d │ │ │ │ @ instruction: 0x0c04ebb0 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strcs pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ @ instruction: 0xf1c0bf48 │ │ │ │ vmull.u8 q8, d14, d0 │ │ │ │ - blne 0x1e6b74 │ │ │ │ + blne 0x1e6bac │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, lr, asr #7 │ │ │ │ - blne 0x1efe1c │ │ │ │ + blne 0x1efe54 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ vnmlavs.f32 s28, s28, s30 │ │ │ │ andsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ streq lr, [r2], #-3006 @ 0xfffff442 │ │ │ │ andeq lr, r5, ip, lsl #22 │ │ │ │ ldrmi fp, [r6], #3912 @ 0xf48 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ svclt 0x0048b2ca │ │ │ │ streq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ - bl 0xfed2fc18 │ │ │ │ + bl 0xfed2fc50 │ │ │ │ svclt 0x0048040c │ │ │ │ vmls.i q10, , d2[4] │ │ │ │ svclt 0x00482c07 │ │ │ │ vmov.i32 q10, #37888 @ 0x00009400 │ │ │ │ strtmi r2, [r0], #-519 @ 0xfffffdf9 │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ strbtmi fp, [r2], #-3912 @ 0xfffff0b8 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ subsmi fp, r4, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ - bl 0xfed2fc44 │ │ │ │ - b 0x145fbf8 │ │ │ │ + bl 0xfed2fc7c │ │ │ │ + b 0x145fc30 │ │ │ │ svclt 0x00486111 │ │ │ │ - b 0x146fd58 │ │ │ │ + b 0x146fd90 │ │ │ │ svclt 0x00486313 │ │ │ │ - bne 0xff32f528 │ │ │ │ + bne 0xff32f560 │ │ │ │ svclt 0x00444420 │ │ │ │ submi r1, sl, #13172736 @ 0xc90000 │ │ │ │ bfine r4, r0, (invalid: 8:1) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ - blx 0x88c034 │ │ │ │ + blx 0x88c06c │ │ │ │ addslt pc, r4, #128, 28 @ 0x800 │ │ │ │ @ instruction: 0x0c04ebbe │ │ │ │ andsmi lr, r0, pc, asr #20 │ │ │ │ strtmi fp, [r6], #3912 @ 0xf48 │ │ │ │ andsmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1cebf48 │ │ │ │ - bne 0xfe1a1c10 │ │ │ │ + bne 0xfe1a1c48 │ │ │ │ stmne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0048b28a │ │ │ │ stceq 2, cr4, [r9], {68} @ 0x44 │ │ │ │ andeq lr, r4, ip, lsl #22 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ strbtmi fp, [r2], #-3908 @ 0xfffff0bc │ │ │ │ - bne 0xff32f584 │ │ │ │ + bne 0xff32f5bc │ │ │ │ stmiane r9, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x00484420 │ │ │ │ ldrmi r4, [r0], #-586 @ 0xfffffdb6 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldc2 11, cr15, [r3], #-68 @ 0xffffffbc @ │ │ │ │ @@ -146015,80 +146029,80 @@ │ │ │ │ tstmi r1, ip, asr #20 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ andsmi lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - blx 0x88c0a8 │ │ │ │ + blx 0x88c0e0 │ │ │ │ stceq 14, cr15, [r0], {130} @ 0x82 │ │ │ │ - blx 0xfeba1cfa │ │ │ │ - blx 0xfe8d24ee │ │ │ │ + blx 0xfeba1d32 │ │ │ │ + blx 0xfe8d2526 │ │ │ │ addlt r0, sl, #536870912 @ 0x20000000 │ │ │ │ - blx 0x861ce0 │ │ │ │ - b 0x13ddef0 │ │ │ │ - blx 0x86ecc4 │ │ │ │ + blx 0x861d18 │ │ │ │ + b 0x13ddf28 │ │ │ │ + blx 0x86ecfc │ │ │ │ ldceq 12, cr15, [fp], {131} @ 0x83 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ - b 0x114b71c │ │ │ │ + b 0x114b754 │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - b 0x148c0ec │ │ │ │ + b 0x148c124 │ │ │ │ ldceq 14, cr4, [r0], {16} │ │ │ │ - blx 0xfec4b73e │ │ │ │ - blx 0xfebd6cfa │ │ │ │ + blx 0xfec4b776 │ │ │ │ + blx 0xfebd6d32 │ │ │ │ stceq 2, cr12, [sl], {2} │ │ │ │ vhsub.u32 d27, d31, d9 │ │ │ │ - b 0x1422540 │ │ │ │ - b 0x146ed78 │ │ │ │ + b 0x1422578 │ │ │ │ + b 0x146edb0 │ │ │ │ addslt r4, fp, #4864 @ 0x1300 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dce9e │ │ │ │ - blx 0x4f075e │ │ │ │ - blx 0x4db1fe │ │ │ │ - blx 0x4a31fe │ │ │ │ + blx 0x1dced6 │ │ │ │ + blx 0x4f0796 │ │ │ │ + blx 0x4db236 │ │ │ │ + blx 0x4a3236 │ │ │ │ tstcs r0, r2 │ │ │ │ andeq pc, r3, ip, lsl fp @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148c18c │ │ │ │ - blx 0x871d94 │ │ │ │ + b 0x148c1c4 │ │ │ │ + blx 0x871dcc │ │ │ │ ldceq 14, cr15, [r9], {129} @ 0x81 │ │ │ │ stceq 2, cr11, [r0], {132} @ 0x84 │ │ │ │ - blx 0x10b7ca │ │ │ │ + blx 0x10b802 │ │ │ │ addslt pc, r1, #12, 24 @ 0xc00 │ │ │ │ - blx 0xe1dae │ │ │ │ + blx 0xe1de6 │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andgt pc, r0, r2, lsl #22 │ │ │ │ andeq pc, lr, r3, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - blls 0x135f84 │ │ │ │ - ldrbteq pc, [pc], #2 @ 0x9ed88 @ │ │ │ │ + blls 0x135fbc │ │ │ │ + ldrbteq pc, [pc], #2 @ 0x9edc0 @ │ │ │ │ cdpmi 3, 0, cr15, cr7, cr2, {6} │ │ │ │ andseq r0, r8, #69632 @ 0x11000 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4320b280 │ │ │ │ - b 0x10a160c │ │ │ │ + b 0x10a1644 │ │ │ │ andseq r6, r4, #4 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0x9eda4 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0x9eddc @ │ │ │ │ rsbsmi pc, pc, #3 │ │ │ │ - beq 0x7afa2c │ │ │ │ + beq 0x7afa64 │ │ │ │ cmnpmi pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x007ff410 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ tstne r0, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ @@ -146112,121 +146126,121 @@ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ rscseq pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4102200 │ │ │ │ - b 0x1162c28 │ │ │ │ + b 0x1162c60 │ │ │ │ svclt 0x000c1382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1172c44 │ │ │ │ + b 0x1172c7c │ │ │ │ @ instruction: 0xf0013382 │ │ │ │ - blx 0xfed1fa4c │ │ │ │ - b 0x149b85c │ │ │ │ - b 0x11637a0 │ │ │ │ + blx 0xfed1fa84 │ │ │ │ + b 0x149b894 │ │ │ │ + b 0x11637d8 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167684 │ │ │ │ + b 0x11676bc │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5009b00 │ │ │ │ addslt r5, r0, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a1f04 │ │ │ │ + b 0x10a1f3c │ │ │ │ @ instruction: 0xf4104003 │ │ │ │ - b 0x1462ca4 │ │ │ │ - b 0x146f2b0 │ │ │ │ - b 0x10e3af0 │ │ │ │ - b 0x146f2fc │ │ │ │ + b 0x1462cdc │ │ │ │ + b 0x146f2e8 │ │ │ │ + b 0x10e3b28 │ │ │ │ + b 0x146f334 │ │ │ │ @ instruction: 0xf0024210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x115fae0 │ │ │ │ - b 0x145facc │ │ │ │ + b 0x115fb18 │ │ │ │ + b 0x145fb04 │ │ │ │ vst1.8 {d1-d4}, [r2], r1 │ │ │ │ - b 0x11776cc │ │ │ │ - b 0x145fad8 │ │ │ │ + b 0x1177704 │ │ │ │ + b 0x145fb10 │ │ │ │ vst1.8 {d2-d5}, [r2 :64], r1 │ │ │ │ - b 0x116f6d8 │ │ │ │ + b 0x116f710 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed1fadc │ │ │ │ - b 0x149b8ec │ │ │ │ - b 0x1163830 │ │ │ │ + blx 0xfed1fb14 │ │ │ │ + b 0x149b924 │ │ │ │ + b 0x1163868 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167710 │ │ │ │ + b 0x1167748 │ │ │ │ @ instruction: 0xf8cc3382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed4c324 │ │ │ │ + blx 0xfed4c35c │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1170778 │ │ │ │ - b 0x146bd74 │ │ │ │ - blx 0xfecf2788 │ │ │ │ + b 0x11707b0 │ │ │ │ + b 0x146bdac │ │ │ │ + blx 0xfecf27c0 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1172748 │ │ │ │ + b 0x1172780 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd0d6 │ │ │ │ - b 0x148c364 │ │ │ │ + blx 0x1dd10e │ │ │ │ + b 0x148c39c │ │ │ │ @ instruction: 0xf5002c02 │ │ │ │ @ instruction: 0xf0025e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca2170 │ │ │ │ - b 0x13dbd78 │ │ │ │ - blx 0xfef9ef7c │ │ │ │ + blx 0xfeca21a8 │ │ │ │ + b 0x13dbdb0 │ │ │ │ + blx 0xfef9efb4 │ │ │ │ vmull.u8 , d18, d12 │ │ │ │ ldmdbeq fp, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x14617d0 │ │ │ │ + b 0x1461808 │ │ │ │ @ instruction: 0xf4021c5c │ │ │ │ orrseq r0, fp, pc, ror r2 │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ - blx 0xfed2fbe0 │ │ │ │ - b 0x149b9a8 │ │ │ │ + blx 0xfed2fc18 │ │ │ │ + b 0x149b9e0 │ │ │ │ ldmdbeq r2, {r2, r3, r4, r6, sl, fp, ip}^ │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd132 │ │ │ │ + blx 0x1dd16a │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r1], {144} @ 0x90 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ ldmdbeq r2, {r0, r1, r3, r4, r6, r8, fp}^ │ │ │ │ - b 0x115fe40 │ │ │ │ + b 0x115fe78 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -146235,58 +146249,58 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ vqsub.u8 , q1, q0 │ │ │ │ vcgt.u8 d18, d2, d7 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4860 │ │ │ │ + b 0x10a4898 │ │ │ │ addlt r4, r9, #3 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ - beq 0x18c424 │ │ │ │ + beq 0x18c45c │ │ │ │ @ instruction: 0xf0030c02 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ - b 0x186f830 │ │ │ │ - b 0x1172878 │ │ │ │ - b 0x145fc40 │ │ │ │ + b 0x186f868 │ │ │ │ + b 0x11728b0 │ │ │ │ + b 0x145fc78 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x115f840 │ │ │ │ + b 0x115f878 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4ba90 │ │ │ │ - b 0x149ba74 │ │ │ │ - b 0x11639b8 │ │ │ │ + blx 0xfed4bac8 │ │ │ │ + b 0x149baac │ │ │ │ + b 0x11639f0 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x116f878 │ │ │ │ + b 0x116f8b0 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1dd20e │ │ │ │ + blx 0x1dd246 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrne fp, [r1], #-528 @ 0xfffffdf0 │ │ │ │ movwmi pc, #2 @ │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x11678c4 │ │ │ │ + b 0x11678fc │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00217d1 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r0], -r0, lsl #7 │ │ │ │ @@ -146294,163 +146308,163 @@ │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ addvc lr, r2, #76, 20 @ 0x4c000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - bls 0x176304 │ │ │ │ - ldrbteq pc, [pc], #3 @ 0x9f108 @ │ │ │ │ + bls 0x17633c │ │ │ │ + ldrbteq pc, [pc], #3 @ 0x9f140 @ │ │ │ │ vnmlavs.f32 s28, s6, s30 │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ addlt r0, r0, #16, 4 │ │ │ │ - beq 0x5afd98 │ │ │ │ + beq 0x5afdd0 │ │ │ │ andvs lr, r4, r0, asr #20 │ │ │ │ vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ @ instruction: 0xf002047f │ │ │ │ @ instruction: 0x4320437f │ │ │ │ vst1.8 {d0-d1}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf410427f │ │ │ │ - b 0x1172f30 │ │ │ │ - b 0x145fd40 │ │ │ │ - b 0x116397c │ │ │ │ + b 0x1172f68 │ │ │ │ + b 0x145fd78 │ │ │ │ + b 0x11639b4 │ │ │ │ @ instruction: 0xf002430e │ │ │ │ - b 0x10df964 │ │ │ │ - b 0x145f554 │ │ │ │ + b 0x10df99c │ │ │ │ + b 0x145f58c │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ - b 0x111ff50 │ │ │ │ - b 0x145f960 │ │ │ │ + b 0x111ff88 │ │ │ │ + b 0x145f998 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x1137d5c │ │ │ │ - b 0x145f96c │ │ │ │ + b 0x1137d94 │ │ │ │ + b 0x145f9a4 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x112fd68 │ │ │ │ - b 0x145f978 │ │ │ │ + b 0x112fda0 │ │ │ │ + b 0x145f9b0 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x1127d74 │ │ │ │ - b 0x145f984 │ │ │ │ + b 0x1127dac │ │ │ │ + b 0x145f9bc │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x111fd80 │ │ │ │ - b 0x145f990 │ │ │ │ + b 0x111fdb8 │ │ │ │ + b 0x145f9c8 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x1137d8c │ │ │ │ + b 0x1137dc4 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed60190 │ │ │ │ - b 0x149bfa4 │ │ │ │ - b 0x1123ee8 │ │ │ │ + blx 0xfed601c8 │ │ │ │ + b 0x149bfdc │ │ │ │ + b 0x1123f20 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x1132fb4 │ │ │ │ + b 0x1132fec │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1122fe0 │ │ │ │ + b 0x1123018 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1122a20 │ │ │ │ + b 0x1122a58 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x112fdf8 │ │ │ │ + b 0x112fe30 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf5009a01 │ │ │ │ addslt r5, r8, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a2264 │ │ │ │ + b 0x10a229c │ │ │ │ @ instruction: 0xf4104002 │ │ │ │ - b 0x1463024 │ │ │ │ - b 0x146f630 │ │ │ │ - b 0x10e3a70 │ │ │ │ - b 0x146f680 │ │ │ │ + b 0x146305c │ │ │ │ + b 0x146f668 │ │ │ │ + b 0x10e3aa8 │ │ │ │ + b 0x146f6b8 │ │ │ │ @ instruction: 0xf0034310 │ │ │ │ @ instruction: 0xf0020380 │ │ │ │ - b 0x111fa60 │ │ │ │ - b 0x145fa50 │ │ │ │ + b 0x111fa98 │ │ │ │ + b 0x145fa88 │ │ │ │ vst2.8 {d1-d4}, [r3], r1 │ │ │ │ - b 0x1137e4c │ │ │ │ - b 0x145fa5c │ │ │ │ + b 0x1137e84 │ │ │ │ + b 0x145fa94 │ │ │ │ vst2.8 {d2-d5}, [r3 :64], r1 │ │ │ │ - b 0x112fe58 │ │ │ │ + b 0x112fe90 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed6025c │ │ │ │ - b 0x149c070 │ │ │ │ - b 0x1123fb4 │ │ │ │ + blx 0xfed60294 │ │ │ │ + b 0x149c0a8 │ │ │ │ + b 0x1123fec │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcs lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1127e90 │ │ │ │ + b 0x1127ec8 │ │ │ │ @ instruction: 0xf8cc3283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed8c6a4 │ │ │ │ + blx 0xfed8c6dc │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andmi pc, r0, #1 │ │ │ │ - b 0x1130b18 │ │ │ │ - b 0x146bcf4 │ │ │ │ + b 0x1130b50 │ │ │ │ + b 0x146bd2c │ │ │ │ @ instruction: 0xf40e4e13 │ │ │ │ - b 0x1132ac4 │ │ │ │ - blx 0xfecdff00 │ │ │ │ + b 0x1132afc │ │ │ │ + blx 0xfecdff38 │ │ │ │ ldmdbeq r2, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd456 │ │ │ │ - b 0x148c6e4 │ │ │ │ + blx 0x1dd48e │ │ │ │ + b 0x148c71c │ │ │ │ @ instruction: 0xf5002c03 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca24f0 │ │ │ │ - b 0x10dbcf8 │ │ │ │ - blx 0xfef9f32c │ │ │ │ + blx 0xfeca2528 │ │ │ │ + b 0x10dbd30 │ │ │ │ + blx 0xfef9f364 │ │ │ │ vmull.u8 , d19, d12 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1462b74 │ │ │ │ + b 0x1462bac │ │ │ │ orrseq r1, r2, ip, asr ip │ │ │ │ addcc lr, ip, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1121890 │ │ │ │ - b 0x1133d58 │ │ │ │ + b 0x11218c8 │ │ │ │ + b 0x1133d90 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r9], {152} @ 0x98 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldmdbeq fp, {r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x112019c │ │ │ │ + b 0x11201d4 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -146459,18 +146473,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ vqsub.u8 , , q4 │ │ │ │ @ instruction: 0xf3432c07 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4c04 │ │ │ │ + b 0x10a4c3c │ │ │ │ addlt r4, r9, #12 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ - beq 0x18c7a4 │ │ │ │ + beq 0x18c7dc │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ orreq pc, r0, #3 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ @ instruction: 0x4e11ea5f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ stceq 4, cr15, [r0], {12} │ │ │ │ @@ -146488,15 +146502,15 @@ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x116240c │ │ │ │ + b 0x1162444 │ │ │ │ @ instruction: 0xf8c2738c │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @@ -146505,15 +146519,15 @@ │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167c50 │ │ │ │ + b 0x1167c88 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00317d9 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r8], -r0, lsl #5 │ │ │ │ @@ -146536,35 +146550,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00084607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf08 │ │ │ │ - bl 0xfeddf6c8 │ │ │ │ + bl 0xfeddf700 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #30 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00084c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ - bl 0xfed9fb00 │ │ │ │ - b 0x147b154 │ │ │ │ - b 0x146414c │ │ │ │ + bl 0xfed9fb38 │ │ │ │ + b 0x147b18c │ │ │ │ + b 0x1464184 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160138 │ │ │ │ - b 0x146012c │ │ │ │ + b 0x1160170 │ │ │ │ + b 0x1460164 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00086400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146573,73 +146587,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f560 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f598 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x1163374 │ │ │ │ + b 0x11633ac │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173390 │ │ │ │ + b 0x11733c8 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0998 │ │ │ │ - b 0x149c7b0 │ │ │ │ - b 0x11646f4 │ │ │ │ + blx 0xfeda09d0 │ │ │ │ + b 0x149c7e8 │ │ │ │ + b 0x116472c │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11685d0 │ │ │ │ + b 0x1168608 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x8745f8 │ │ │ │ + blx 0x874630 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ andcs fp, r0, r3, lsl pc │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0008b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f238 │ │ │ │ + b 0x1c8f270 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #30 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f248 │ │ │ │ - b 0x146fa30 │ │ │ │ - b 0x1468270 │ │ │ │ + b 0x1c8f280 │ │ │ │ + b 0x146fa68 │ │ │ │ + b 0x14682a8 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00084200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874048 │ │ │ │ + blx 0x874080 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146650,28 +146664,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168694 │ │ │ │ + b 0x11686cc │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x000c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14744c8 │ │ │ │ + b 0x1474500 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146691,35 +146705,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vqrshl.u8 d20, d22, d28 │ │ │ │ vcge.f32 d20, d5, d7 │ │ │ │ svclt 0x00c84607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r1, [r6, #1581]! @ 0x62d │ │ │ │ @ instruction: 0xf440bfc8 │ │ │ │ - bl 0xfeddf934 │ │ │ │ + bl 0xfeddf96c │ │ │ │ subslt r6, sp, #44, 30 @ 0xb0 │ │ │ │ stc2 10, cr15, [r4], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf040bfb8 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, asr #31 │ │ │ │ strcs pc, [r7, #-835] @ 0xfffffcbd │ │ │ │ stccs 3, cr15, [r7], {68} @ 0x44 │ │ │ │ vrshl.u8 q10, , │ │ │ │ vrshl.u8 d20, d7, d4 │ │ │ │ svclt 0x00c84c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r1, [r5, #-1572]! @ 0xfffff9dc │ │ │ │ @ instruction: 0xf441bfc8 │ │ │ │ - bl 0xfed9fd6c │ │ │ │ - b 0x147b400 │ │ │ │ - b 0x14643b8 │ │ │ │ + bl 0xfed9fda4 │ │ │ │ + b 0x147b438 │ │ │ │ + b 0x14643f0 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x11603a4 │ │ │ │ - b 0x1460398 │ │ │ │ + b 0x11603dc │ │ │ │ + b 0x14603d0 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00b86400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146728,73 +146742,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f7cc @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f804 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x11635e0 │ │ │ │ + b 0x1163618 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x11735fc │ │ │ │ + b 0x1173634 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0c04 │ │ │ │ - b 0x149ca1c │ │ │ │ - b 0x1164960 │ │ │ │ + blx 0xfeda0c3c │ │ │ │ + b 0x149ca54 │ │ │ │ + b 0x1164998 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x116883c │ │ │ │ + b 0x1168874 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r9, ip, sp, pc}^ │ │ │ │ - blx 0x474864 │ │ │ │ + blx 0x47489c │ │ │ │ eorlt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r1, r8, #754974720 @ 0x2d000000 │ │ │ │ ldrdcs fp, [r0], -r3 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0022ebb5 │ │ │ │ svclt 0x00b8b225 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ strtmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f764 │ │ │ │ + b 0x1c8f79c │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, asr #31 │ │ │ │ svcmi 0x0023ebb4 │ │ │ │ - b 0x1c8f774 │ │ │ │ - b 0x146fc9c │ │ │ │ - b 0x14684dc │ │ │ │ + b 0x1c8f7ac │ │ │ │ + b 0x146fcd4 │ │ │ │ + b 0x1468514 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00b84200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x8742b4 │ │ │ │ + blx 0x8742ec │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146805,28 +146819,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168900 │ │ │ │ + b 0x1168938 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbfcc │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x00cc428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x1474734 │ │ │ │ + b 0x147476c │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146846,35 +146860,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00884607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf88 │ │ │ │ - bl 0xfeddfba0 │ │ │ │ + bl 0xfeddfbd8 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf38 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #31 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00884c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf88 │ │ │ │ - bl 0xfed9ffd8 │ │ │ │ - b 0x147b62c │ │ │ │ - b 0x1464624 │ │ │ │ + bl 0xfeda0010 │ │ │ │ + b 0x147b664 │ │ │ │ + b 0x146465c │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160610 │ │ │ │ - b 0x1460604 │ │ │ │ + b 0x1160648 │ │ │ │ + b 0x146063c │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00386400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146883,73 +146897,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9fa38 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9fa70 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x116384c │ │ │ │ + b 0x1163884 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173868 │ │ │ │ + b 0x11738a0 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0e70 │ │ │ │ - b 0x149cc88 │ │ │ │ - b 0x1164bcc │ │ │ │ + blx 0xfeda0ea8 │ │ │ │ + b 0x149ccc0 │ │ │ │ + b 0x1164c04 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168aa8 │ │ │ │ + b 0x1168ae0 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874ad0 │ │ │ │ + blx 0x874b08 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ mulcs r0, r3, pc @ │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0038b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f7d0 │ │ │ │ + b 0x1c8f808 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f7e0 │ │ │ │ - b 0x146ff08 │ │ │ │ - b 0x1468748 │ │ │ │ + b 0x1c8f818 │ │ │ │ + b 0x146ff40 │ │ │ │ + b 0x1468780 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00384200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874520 │ │ │ │ + blx 0x874558 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146960,28 +146974,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168b6c │ │ │ │ + b 0x1168ba4 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x008c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14749a0 │ │ │ │ + b 0x14749d8 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146992,58 +147006,58 @@ │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00b42507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fbf4 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fc00 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fc2c │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fc38 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca549c │ │ │ │ + bl 0xfeca54d4 │ │ │ │ svclt 0x00d46f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00ac2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00ac4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fc50 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9fc54 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fc88 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9fc8c @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfac │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda54a0 │ │ │ │ + bl 0xfeda54d8 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00c80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfd8 │ │ │ │ - b 0x13b0288 │ │ │ │ - bleq 0x162c9c │ │ │ │ + b 0x13b02c0 │ │ │ │ + bleq 0x162cd4 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b08dc │ │ │ │ + b 0x13b0914 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147055,54 +147069,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3ae4 │ │ │ │ + b 0x13a3b1c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133b00 │ │ │ │ + b 0x1133b38 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60d08 │ │ │ │ - b 0x149cb1c │ │ │ │ - b 0x1124a60 │ │ │ │ + blx 0xfed60d40 │ │ │ │ + b 0x149cb54 │ │ │ │ + b 0x1124a98 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128940 │ │ │ │ + b 0x1128978 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d194 │ │ │ │ + blx 0x48d1cc │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #180, 30 @ 0x2d0 │ │ │ │ - bl 0xfefcc78c │ │ │ │ + bl 0xfefcc7c4 │ │ │ │ svclt 0x00d84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vpmin.f32 , , q6 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14707ac │ │ │ │ + b 0x14707e4 │ │ │ │ svclt 0x00b44224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-864 @ 0xfffffca0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 , , q4 │ │ │ │ @@ -147111,105 +147125,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1130dc8 │ │ │ │ - blx 0x8605fc │ │ │ │ - blx 0xfefdefd0 │ │ │ │ - b 0x149f004 │ │ │ │ - b 0x1126f48 │ │ │ │ - b 0x146480c │ │ │ │ - b 0x1472e20 │ │ │ │ - blx 0xfefb2e14 │ │ │ │ - b 0x149f018 │ │ │ │ - b 0x1126f5c │ │ │ │ - blx 0x86c820 │ │ │ │ - blx 0xfefdeff8 │ │ │ │ - b 0x149f028 │ │ │ │ - b 0x1126f6c │ │ │ │ - b 0x1134830 │ │ │ │ + b 0x1130e00 │ │ │ │ + blx 0x860634 │ │ │ │ + blx 0xfefdf008 │ │ │ │ + b 0x149f03c │ │ │ │ + b 0x1126f80 │ │ │ │ + b 0x1464844 │ │ │ │ + b 0x1472e58 │ │ │ │ + blx 0xfefb2e4c │ │ │ │ + b 0x149f050 │ │ │ │ + b 0x1126f94 │ │ │ │ + blx 0x86c858 │ │ │ │ + blx 0xfefdf030 │ │ │ │ + b 0x149f060 │ │ │ │ + b 0x1126fa4 │ │ │ │ + b 0x1134868 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #31 │ │ │ │ - blx 0xfed30894 │ │ │ │ + blx 0xfed308cc │ │ │ │ svclt 0x00a8f482 │ │ │ │ - blx 0xfecf169c │ │ │ │ + blx 0xfecf16d4 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0650 │ │ │ │ - b 0x13a2e5c │ │ │ │ + b 0x13b0688 │ │ │ │ + b 0x13a2e94 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x00342507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fe8c │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fe98 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fec4 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fed0 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3734 │ │ │ │ + bl 0xfeca376c │ │ │ │ svclt 0x00946f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x002c2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x002c4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fee8 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9feec @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9ff20 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9ff24 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf2c │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3738 │ │ │ │ + bl 0xfeda3770 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00880c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf98 │ │ │ │ - b 0x13b0520 │ │ │ │ - bleq 0x162f34 │ │ │ │ + b 0x13b0558 │ │ │ │ + bleq 0x162f6c │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0b74 │ │ │ │ + b 0x13b0bac │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147221,42 +147235,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3d7c │ │ │ │ + b 0x13a3db4 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133d98 │ │ │ │ + b 0x1133dd0 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60fa0 │ │ │ │ - b 0x149cdb4 │ │ │ │ - b 0x1124cf8 │ │ │ │ + blx 0xfed60fd8 │ │ │ │ + b 0x149cdec │ │ │ │ + b 0x1124d30 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128bd8 │ │ │ │ + b 0x1128c10 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d42c │ │ │ │ + blx 0x88d464 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ uqasxmi fp, r0, r8 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147268,115 +147282,115 @@ │ │ │ │ sasxmi fp, r1, r8 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-608 @ 0xfffffda0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 d27, d31, d8 │ │ │ │ - b 0x1460c78 │ │ │ │ + b 0x1460cb0 │ │ │ │ svclt 0x00984c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131064 │ │ │ │ - blx 0x860898 │ │ │ │ - blx 0xfefdf26c │ │ │ │ - b 0x149f2a0 │ │ │ │ - b 0x11271e4 │ │ │ │ - b 0x1464aa8 │ │ │ │ - b 0x14730bc │ │ │ │ - blx 0xfefb30b0 │ │ │ │ - b 0x149f2b4 │ │ │ │ - b 0x11271f8 │ │ │ │ - blx 0x86cabc │ │ │ │ - blx 0xfefdf294 │ │ │ │ - b 0x149f2c4 │ │ │ │ - b 0x1127208 │ │ │ │ - b 0x1134acc │ │ │ │ + b 0x113109c │ │ │ │ + blx 0x8608d0 │ │ │ │ + blx 0xfefdf2a4 │ │ │ │ + b 0x149f2d8 │ │ │ │ + b 0x112721c │ │ │ │ + b 0x1464ae0 │ │ │ │ + b 0x14730f4 │ │ │ │ + blx 0xfefb30e8 │ │ │ │ + b 0x149f2ec │ │ │ │ + b 0x1127230 │ │ │ │ + blx 0x86caf4 │ │ │ │ + blx 0xfefdf2cc │ │ │ │ + b 0x149f2fc │ │ │ │ + b 0x1127240 │ │ │ │ + b 0x1134b04 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ - blx 0xfed30b30 │ │ │ │ + blx 0xfed30b68 │ │ │ │ svclt 0x0028f482 │ │ │ │ - blx 0xfecf1938 │ │ │ │ + blx 0xfecf1970 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b08ec │ │ │ │ - b 0x13a30f8 │ │ │ │ + b 0x13b0924 │ │ │ │ + b 0x13a3130 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00cc2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa0128 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa0134 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa0160 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa016c │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca59d0 │ │ │ │ + bl 0xfeca5a08 │ │ │ │ svclt 0x00ac6f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00d42407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00d44c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa0184 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0188 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa01bc @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa01c0 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfd4 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda59d4 │ │ │ │ + bl 0xfeda5a0c │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00b80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfa8 │ │ │ │ - b 0x13b07bc │ │ │ │ - bleq 0x1631d0 │ │ │ │ + b 0x13b07f4 │ │ │ │ + bleq 0x163208 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0e10 │ │ │ │ + b 0x13b0e48 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147388,54 +147402,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4018 │ │ │ │ + b 0x13a4050 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134034 │ │ │ │ + b 0x113406c │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed6123c │ │ │ │ - b 0x149d050 │ │ │ │ - b 0x1124f94 │ │ │ │ + blx 0xfed61274 │ │ │ │ + b 0x149d088 │ │ │ │ + b 0x1124fcc │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128e74 │ │ │ │ + b 0x1128eac │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d6c8 │ │ │ │ + blx 0x48d700 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #204, 30 @ 0x330 │ │ │ │ - bl 0xfefcccc0 │ │ │ │ + bl 0xfefcccf8 │ │ │ │ svclt 0x00a84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vminnm.f32 d27, d31, d20 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x1470ce0 │ │ │ │ + b 0x1470d18 │ │ │ │ svclt 0x00cc4224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-672 @ 0xfffffd60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d31, d24 │ │ │ │ @@ -147444,105 +147458,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x11312fc │ │ │ │ - blx 0x860b30 │ │ │ │ - blx 0xfefdf504 │ │ │ │ - b 0x149f538 │ │ │ │ - b 0x112747c │ │ │ │ - b 0x1464d40 │ │ │ │ - b 0x1473354 │ │ │ │ - blx 0xfefb3348 │ │ │ │ - b 0x149f54c │ │ │ │ - b 0x1127490 │ │ │ │ - blx 0x86cd54 │ │ │ │ - blx 0xfefdf52c │ │ │ │ - b 0x149f55c │ │ │ │ - b 0x11274a0 │ │ │ │ - b 0x1134d64 │ │ │ │ + b 0x1131334 │ │ │ │ + blx 0x860b68 │ │ │ │ + blx 0xfefdf53c │ │ │ │ + b 0x149f570 │ │ │ │ + b 0x11274b4 │ │ │ │ + b 0x1464d78 │ │ │ │ + b 0x147338c │ │ │ │ + blx 0xfefb3380 │ │ │ │ + b 0x149f584 │ │ │ │ + b 0x11274c8 │ │ │ │ + blx 0x86cd8c │ │ │ │ + blx 0xfefdf564 │ │ │ │ + b 0x149f594 │ │ │ │ + b 0x11274d8 │ │ │ │ + b 0x1134d9c │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x4622bfb8 │ │ │ │ - blx 0xfed30dc8 │ │ │ │ + blx 0xfed30e00 │ │ │ │ svclt 0x00b8f482 │ │ │ │ - blx 0xfecf1bd0 │ │ │ │ + blx 0xfecf1c08 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0b84 │ │ │ │ - b 0x13a3390 │ │ │ │ + b 0x13b0bbc │ │ │ │ + b 0x13a33c8 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x008c2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa03c0 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa03cc │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa03f8 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa0404 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3c68 │ │ │ │ + bl 0xfeca3ca0 │ │ │ │ svclt 0x002c6f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x00942407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x00944c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa041c @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0420 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa0454 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa0458 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf94 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3c6c │ │ │ │ + bl 0xfeda3ca4 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00380c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf28 │ │ │ │ - b 0x13b0a54 │ │ │ │ - bleq 0x163468 │ │ │ │ + b 0x13b0a8c │ │ │ │ + bleq 0x1634a0 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b10a8 │ │ │ │ + b 0x13b10e0 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147554,42 +147568,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a42b0 │ │ │ │ + b 0x13a42e8 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11342cc │ │ │ │ + b 0x1134304 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed614d4 │ │ │ │ - b 0x149d2e8 │ │ │ │ - b 0x112522c │ │ │ │ + blx 0xfed6150c │ │ │ │ + b 0x149d320 │ │ │ │ + b 0x1125264 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x112910c │ │ │ │ + b 0x1129144 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d960 │ │ │ │ + blx 0x88d998 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ strbtmi fp, [r0], -r8, lsl #31 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147601,95 +147615,95 @@ │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-160 @ 0xffffff60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d15, d24 │ │ │ │ - b 0x14611ac │ │ │ │ + b 0x14611e4 │ │ │ │ svclt 0x00284c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131598 │ │ │ │ - blx 0x860dcc │ │ │ │ - blx 0xfefdf7a0 │ │ │ │ - b 0x149f7d4 │ │ │ │ - b 0x1127718 │ │ │ │ - b 0x1464fdc │ │ │ │ - b 0x14735f0 │ │ │ │ - blx 0xfefb35e4 │ │ │ │ - b 0x149f7e8 │ │ │ │ - b 0x112772c │ │ │ │ - blx 0x86cff0 │ │ │ │ - blx 0xfefdf7c8 │ │ │ │ - b 0x149f7f8 │ │ │ │ - b 0x112773c │ │ │ │ - b 0x1135000 │ │ │ │ + b 0x11315d0 │ │ │ │ + blx 0x860e04 │ │ │ │ + blx 0xfefdf7d8 │ │ │ │ + b 0x149f80c │ │ │ │ + b 0x1127750 │ │ │ │ + b 0x1465014 │ │ │ │ + b 0x1473628 │ │ │ │ + blx 0xfefb361c │ │ │ │ + b 0x149f820 │ │ │ │ + b 0x1127764 │ │ │ │ + blx 0x86d028 │ │ │ │ + blx 0xfefdf800 │ │ │ │ + b 0x149f830 │ │ │ │ + b 0x1127774 │ │ │ │ + b 0x1135038 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ - blx 0xfed31064 │ │ │ │ + blx 0xfed3109c │ │ │ │ svclt 0x0038f482 │ │ │ │ - blx 0xfecf1e6c │ │ │ │ + blx 0xfecf1ea4 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0e20 │ │ │ │ - b 0x13a362c │ │ │ │ + b 0x13b0e58 │ │ │ │ + b 0x13a3664 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8668 │ │ │ │ + bne 0xbe86a0 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1463eec │ │ │ │ + b 0x1463f24 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd118 │ │ │ │ + bl 0xff1cd150 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b36a0 │ │ │ │ + bne 0xfe9b36d8 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f0ea8 │ │ │ │ - bl 0xfe9392dc │ │ │ │ + bl 0xff0f0ee0 │ │ │ │ + bl 0xfe939314 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa06a0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa06d8 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471310 │ │ │ │ - beq 0x1676f0 │ │ │ │ + b 0x1471348 │ │ │ │ + beq 0x167728 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147707,91 +147721,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4514 │ │ │ │ + b 0x13a454c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134530 │ │ │ │ + b 0x1134568 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61738 │ │ │ │ - b 0x149d54c │ │ │ │ - b 0x1125490 │ │ │ │ + blx 0xfed61770 │ │ │ │ + b 0x149d584 │ │ │ │ + b 0x11254c8 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129370 │ │ │ │ + b 0x11293a8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5794 │ │ │ │ - bl 0xff0e37b4 │ │ │ │ + bne 0x14a57cc │ │ │ │ + bl 0xff0e37ec │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d1c8 │ │ │ │ - b 0x1470bb4 │ │ │ │ + b 0x110d200 │ │ │ │ + b 0x1470bec │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a37e0 │ │ │ │ - b 0x14637c8 │ │ │ │ + b 0x13a3818 │ │ │ │ + b 0x1463800 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a13c4 │ │ │ │ + b 0x13a13fc │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d218 │ │ │ │ - b 0x149d5fc │ │ │ │ - b 0x1125540 │ │ │ │ + blx 0xfed8d250 │ │ │ │ + b 0x149d634 │ │ │ │ + b 0x1125578 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x11313fc │ │ │ │ + b 0x1131434 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x530c2c │ │ │ │ - blx 0xfed2718c │ │ │ │ - blx 0xfed1da34 │ │ │ │ + blne 0x530c64 │ │ │ │ + blx 0xfed271c4 │ │ │ │ + blx 0xfed1da6c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1044 │ │ │ │ - b 0x13a3850 │ │ │ │ + b 0x13b107c │ │ │ │ + b 0x13a3888 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -147800,32 +147814,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa085c │ │ │ │ - b 0x10b1530 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0894 │ │ │ │ + b 0x10b1568 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a98b4 │ │ │ │ + b 0x10a98ec │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa08c0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa08f8 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471530 │ │ │ │ - beq 0x167910 │ │ │ │ + b 0x1471568 │ │ │ │ + beq 0x167948 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147843,126 +147857,126 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4734 │ │ │ │ + b 0x13a476c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134750 │ │ │ │ + b 0x1134788 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61958 │ │ │ │ - b 0x149d76c │ │ │ │ - b 0x11256b0 │ │ │ │ + blx 0xfed61990 │ │ │ │ + b 0x149d7a4 │ │ │ │ + b 0x11256e8 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129590 │ │ │ │ + b 0x11295c8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe39d4 │ │ │ │ + bl 0xe3a0c │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d3e8 │ │ │ │ - b 0x1470dd4 │ │ │ │ + b 0x110d420 │ │ │ │ + b 0x1470e0c │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3a00 │ │ │ │ - b 0x14639e8 │ │ │ │ + b 0x13a3a38 │ │ │ │ + b 0x1463a20 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a15e4 │ │ │ │ + b 0x13a161c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d438 │ │ │ │ - b 0x149d81c │ │ │ │ - b 0x1125760 │ │ │ │ + blx 0xfed8d470 │ │ │ │ + b 0x149d854 │ │ │ │ + b 0x1125798 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x113161c │ │ │ │ + b 0x1131654 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31aac │ │ │ │ - blx 0xfed1dc54 │ │ │ │ + blx 0xfed31ae4 │ │ │ │ + blx 0xfed1dc8c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1264 │ │ │ │ - b 0x13a3a70 │ │ │ │ + b 0x13b129c │ │ │ │ + b 0x13a3aa8 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8aac │ │ │ │ + bne 0xbe8ae4 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1464330 │ │ │ │ + b 0x1464368 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd55c │ │ │ │ + bl 0xff1cd594 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b3ae4 │ │ │ │ + bne 0xfe9b3b1c │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f12ec │ │ │ │ - bl 0xfe939720 │ │ │ │ + bl 0xff0f1324 │ │ │ │ + bl 0xfe939758 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0ae4 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0b1c @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471754 │ │ │ │ - beq 0x167b34 │ │ │ │ + b 0x147178c │ │ │ │ + beq 0x167b6c │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147980,91 +147994,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4958 │ │ │ │ + b 0x13a4990 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134974 │ │ │ │ + b 0x11349ac │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61b7c │ │ │ │ - b 0x149d990 │ │ │ │ - b 0x11258d4 │ │ │ │ + blx 0xfed61bb4 │ │ │ │ + b 0x149d9c8 │ │ │ │ + b 0x112590c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11297b4 │ │ │ │ + b 0x11297ec │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5bd8 │ │ │ │ - bl 0xff0e3bf8 │ │ │ │ + bne 0x14a5c10 │ │ │ │ + bl 0xff0e3c30 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d60c │ │ │ │ - b 0x1470ff8 │ │ │ │ + b 0x110d644 │ │ │ │ + b 0x1471030 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3c24 │ │ │ │ - b 0x1463c0c │ │ │ │ + b 0x13a3c5c │ │ │ │ + b 0x1463c44 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1808 │ │ │ │ + b 0x13a1840 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d65c │ │ │ │ - b 0x149da40 │ │ │ │ - b 0x1125984 │ │ │ │ + blx 0xfed8d694 │ │ │ │ + b 0x149da78 │ │ │ │ + b 0x11259bc │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131840 │ │ │ │ + b 0x1131878 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x531070 │ │ │ │ - blx 0xfed275d0 │ │ │ │ - blx 0xfed1de78 │ │ │ │ + blne 0x5310a8 │ │ │ │ + blx 0xfed27608 │ │ │ │ + blx 0xfed1deb0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1488 │ │ │ │ - b 0x13a3c94 │ │ │ │ + b 0x13b14c0 │ │ │ │ + b 0x13a3ccc │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148073,32 +148087,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0ca0 │ │ │ │ - b 0x10b1974 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0cd8 │ │ │ │ + b 0x10b19ac │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a9cf8 │ │ │ │ + b 0x10a9d30 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0d04 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0d3c @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471974 │ │ │ │ - beq 0x167d54 │ │ │ │ + b 0x14719ac │ │ │ │ + beq 0x167d8c │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148116,229 +148130,229 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4b78 │ │ │ │ + b 0x13a4bb0 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134b94 │ │ │ │ + b 0x1134bcc │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61d9c │ │ │ │ - b 0x149dbb0 │ │ │ │ - b 0x1125af4 │ │ │ │ + blx 0xfed61dd4 │ │ │ │ + b 0x149dbe8 │ │ │ │ + b 0x1125b2c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11299d4 │ │ │ │ + b 0x1129a0c │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3e18 │ │ │ │ + bl 0xe3e50 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d82c │ │ │ │ - b 0x1471218 │ │ │ │ + b 0x110d864 │ │ │ │ + b 0x1471250 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3e44 │ │ │ │ - b 0x1463e2c │ │ │ │ + b 0x13a3e7c │ │ │ │ + b 0x1463e64 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1a28 │ │ │ │ + b 0x13a1a60 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d87c │ │ │ │ - b 0x149dc60 │ │ │ │ - b 0x1125ba4 │ │ │ │ + blx 0xfed8d8b4 │ │ │ │ + b 0x149dc98 │ │ │ │ + b 0x1125bdc │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131a60 │ │ │ │ + b 0x1131a98 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31ef0 │ │ │ │ - blx 0xfed1e098 │ │ │ │ + blx 0xfed31f28 │ │ │ │ + blx 0xfed1e0d0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b16a8 │ │ │ │ - b 0x13a3eb4 │ │ │ │ + b 0x13b16e0 │ │ │ │ + b 0x13a3eec │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vrhadd.u8 d20, d2, d3 │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ - bne 0xbe8ef0 │ │ │ │ + bne 0xbe8f28 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1466774 │ │ │ │ + b 0x14667ac │ │ │ │ @ instruction: 0xf0004c0c │ │ │ │ adclt r0, sp, #255 @ 0xff │ │ │ │ eorvs lr, r2, #196, 22 @ 0x31000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0ec4 │ │ │ │ - b 0x10b1b98 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0efc │ │ │ │ + b 0x10b1bd0 │ │ │ │ vhadd.u8 d16, d3, d12 │ │ │ │ - b 0x10a9f1c │ │ │ │ + b 0x10a9f54 │ │ │ │ vhadd.u8 d22, d1, d2 │ │ │ │ - bne 0x17e9724 │ │ │ │ + bne 0x17e975c │ │ │ │ stcmi 3, cr15, [r7], {65} @ 0x41 │ │ │ │ strne r1, [r9], -r4, lsr #21 │ │ │ │ andmi pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0x6323ebc1 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa0f25 @ │ │ │ │ - b 0x11e17b4 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa0f5d @ │ │ │ │ + b 0x11e17ec │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4d44 │ │ │ │ - b 0x1463f58 │ │ │ │ + b 0x13b4d7c │ │ │ │ + b 0x1463f90 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9b54 │ │ │ │ - b 0x1463f64 │ │ │ │ + b 0x13b9b8c │ │ │ │ + b 0x1463f9c │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1b60 │ │ │ │ - b 0x1463f70 │ │ │ │ + b 0x13b1b98 │ │ │ │ + b 0x1463fa8 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9b6c │ │ │ │ - b 0x1463f7c │ │ │ │ + b 0x13a9ba4 │ │ │ │ + b 0x1463fb4 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1b78 │ │ │ │ - b 0x1463f88 │ │ │ │ + b 0x13a1bb0 │ │ │ │ + b 0x1463fc0 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9b84 │ │ │ │ + b 0x13b9bbc │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed61f88 │ │ │ │ - b 0x149dd9c │ │ │ │ - b 0x13a5ce0 │ │ │ │ + blx 0xfed61fc0 │ │ │ │ + b 0x149ddd4 │ │ │ │ + b 0x13a5d18 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4dac │ │ │ │ + b 0x13b4de4 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124dd8 │ │ │ │ + b 0x1124e10 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124818 │ │ │ │ + b 0x1124850 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131bf0 │ │ │ │ + b 0x1131c28 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a6020 │ │ │ │ - bl 0xff0e6040 │ │ │ │ + bne 0x14a6058 │ │ │ │ + bl 0xff0e6078 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323ebc4 │ │ │ │ - b 0x110da54 │ │ │ │ - b 0x1471440 │ │ │ │ + b 0x110da8c │ │ │ │ + b 0x1471478 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a406c │ │ │ │ - b 0x1464054 │ │ │ │ + b 0x13a40a4 │ │ │ │ + b 0x146408c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1c50 │ │ │ │ + b 0x13a1c88 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8daa4 │ │ │ │ - b 0x149de88 │ │ │ │ - b 0x1125dcc │ │ │ │ + blx 0xfed8dadc │ │ │ │ + b 0x149dec0 │ │ │ │ + b 0x1125e04 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131c88 │ │ │ │ + b 0x1131cc0 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x5314b8 │ │ │ │ - blx 0xfed27a18 │ │ │ │ - blx 0xfed1e2c0 │ │ │ │ + blne 0x5314f0 │ │ │ │ + blx 0xfed27a50 │ │ │ │ + blx 0xfed1e2f8 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b18d0 │ │ │ │ - b 0x13a40dc │ │ │ │ + b 0x13b1908 │ │ │ │ + b 0x13a4114 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148346,206 +148360,206 @@ │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ stmiane r0!, {r2, r7, sl, lr} │ │ │ │ strtne r0, [r4], -sp, lsr #4 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ rscseq pc, pc, r0 │ │ │ │ - bl 0x1cdbc8 │ │ │ │ + bl 0x1cdc00 │ │ │ │ vst1.8 {d6-d9}, [ip :128], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-835 @ 0xfffffcbd │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ vsub.i8 , , │ │ │ │ ldrmi r4, [r4], #-3079 @ 0xfffff3f9 │ │ │ │ vmax.u8 d17, d3, d9 │ │ │ │ - bl 0xf1958 │ │ │ │ + bl 0xf1990 │ │ │ │ strbtmi r6, [r2], #-803 @ 0xfffffcdd │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa1149 @ │ │ │ │ - b 0x11e19d8 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa1181 @ │ │ │ │ + b 0x11e1a10 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4f68 │ │ │ │ - b 0x146417c │ │ │ │ + b 0x13b4fa0 │ │ │ │ + b 0x14641b4 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9d78 │ │ │ │ - b 0x1464188 │ │ │ │ + b 0x13b9db0 │ │ │ │ + b 0x14641c0 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1d84 │ │ │ │ - b 0x1464194 │ │ │ │ + b 0x13b1dbc │ │ │ │ + b 0x14641cc │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9d90 │ │ │ │ - b 0x14641a0 │ │ │ │ + b 0x13a9dc8 │ │ │ │ + b 0x14641d8 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1d9c │ │ │ │ - b 0x14641ac │ │ │ │ + b 0x13a1dd4 │ │ │ │ + b 0x14641e4 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9da8 │ │ │ │ + b 0x13b9de0 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed621ac │ │ │ │ - b 0x149dfc0 │ │ │ │ - b 0x13a5f04 │ │ │ │ + blx 0xfed621e4 │ │ │ │ + b 0x149dff8 │ │ │ │ + b 0x13a5f3c │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4fd0 │ │ │ │ + b 0x13b5008 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124ffc │ │ │ │ + b 0x1125034 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124a3c │ │ │ │ + b 0x1124a74 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131e14 │ │ │ │ + b 0x1131e4c │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ stmne r8, {r1, sl, ip} │ │ │ │ - bl 0xe6264 │ │ │ │ + bl 0xe629c │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2273 @ 0xfffff71f │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323eb04 │ │ │ │ - b 0x110dc78 │ │ │ │ - b 0x1471664 │ │ │ │ + b 0x110dcb0 │ │ │ │ + b 0x147169c │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a4290 │ │ │ │ - b 0x1464278 │ │ │ │ + b 0x13a42c8 │ │ │ │ + b 0x14642b0 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1e74 │ │ │ │ + b 0x13a1eac │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8dcc8 │ │ │ │ - b 0x149e0ac │ │ │ │ - b 0x1125ff0 │ │ │ │ + blx 0xfed8dd00 │ │ │ │ + b 0x149e0e4 │ │ │ │ + b 0x1126028 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131eac │ │ │ │ + b 0x1131ee4 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed3233c │ │ │ │ - blx 0xfed1e4e4 │ │ │ │ + blx 0xfed32374 │ │ │ │ + blx 0xfed1e51c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1af4 │ │ │ │ - b 0x13a4300 │ │ │ │ + b 0x13b1b2c │ │ │ │ + b 0x13a4338 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0x9608e9dd │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ - ldrbeq pc, [pc, #9]! @ 0xa1329 @ │ │ │ │ + ldrbeq pc, [pc, #9]! @ 0xa1361 @ │ │ │ │ andmi pc, r7, r6, asr #7 │ │ │ │ stmdane r9, {r2, r4, r5, r9, sl, fp} │ │ │ │ stmdbne r0, {r3, r4, r9, sl, fp} │ │ │ │ - ldrbteq pc, [pc], #2 @ 0xa1330 @ │ │ │ │ + ldrbteq pc, [pc], #2 @ 0xa1368 @ │ │ │ │ vmul.f , , d0[5] │ │ │ │ @ instruction: 0xf04f2707 │ │ │ │ - b 0x146273c │ │ │ │ - bl 0x11e1480 │ │ │ │ - bl 0x7a3b58 │ │ │ │ - bl 0x11e4364 │ │ │ │ + b 0x1462774 │ │ │ │ + bl 0x11e14b8 │ │ │ │ + bl 0x7a3b90 │ │ │ │ + bl 0x11e439c │ │ │ │ stmdaeq r4!, {r0, r2, fp}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ strbvc lr, [sl], #2628 @ 0xa44 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ - beq 0x175bc98 │ │ │ │ + beq 0x175bcd0 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bvs 0xdbc8c │ │ │ │ + bvs 0xdbcc4 │ │ │ │ strmi pc, [r7, -r2, asr #7] │ │ │ │ @ instruction: 0xf3c90e10 │ │ │ │ - b 0x1471b8c │ │ │ │ + b 0x1471bc4 │ │ │ │ ldmne pc!, {r3, fp, sp} @ │ │ │ │ ldmdavs ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x0c05eb45 │ │ │ │ - b 0x1463580 │ │ │ │ - b 0x127b7ec │ │ │ │ - b 0x147f2bc │ │ │ │ - bl 0x4a4500 │ │ │ │ - b 0x13213b8 │ │ │ │ - b 0x1461bb8 │ │ │ │ - b 0x11b43cc │ │ │ │ - b 0x13b23bc │ │ │ │ - bl 0x11f4400 │ │ │ │ + b 0x14635b8 │ │ │ │ + b 0x127b824 │ │ │ │ + b 0x147f2f4 │ │ │ │ + bl 0x4a4538 │ │ │ │ + b 0x13213f0 │ │ │ │ + b 0x1461bf0 │ │ │ │ + b 0x11b4404 │ │ │ │ + b 0x13b23f4 │ │ │ │ + bl 0x11f4438 │ │ │ │ stmdaeq r0, {r0, r2, r8, r9, sl}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ sbcvc lr, r7, r0, asr #20 │ │ │ │ @ instruction: 0xf006087f │ │ │ │ @ instruction: 0xf3c60cff │ │ │ │ ldrteq r2, [pc], -r7, lsl #12 │ │ │ │ - b 0x12634e4 │ │ │ │ - b 0x11ab004 │ │ │ │ + b 0x126351c │ │ │ │ + b 0x11ab03c │ │ │ │ teqmi sl, #0 │ │ │ │ ldrbeq pc, [pc, r3]! @ │ │ │ │ smladeq ip, r7, fp, lr │ │ │ │ movwcs pc, #29635 @ 0x73c3 @ │ │ │ │ stmdaeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c06eb13 │ │ │ │ - b 0x12635dc │ │ │ │ - b 0x147f304 │ │ │ │ + b 0x1263614 │ │ │ │ + b 0x147f33c │ │ │ │ teqmi sl, #92, 24 @ 0x5c00 │ │ │ │ movwcs lr, #51778 @ 0xca42 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ rsbsmi pc, pc, #4, 8 @ 0x4000000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0xa1400 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0xa1438 @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ - b 0x1163954 │ │ │ │ - b 0x1471814 │ │ │ │ + b 0x116398c │ │ │ │ + b 0x147184c │ │ │ │ stmdbeq r4!, {r2, r3, r7, sl, fp}^ │ │ │ │ vstmiane r2, {s28-s103} │ │ │ │ rsbsmi pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ vst1.64 {d11-d14}, [r3 :64], ip │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r4, r5, r6, r8, r9, lr}^ │ │ │ │ @@ -148558,15 +148572,15 @@ │ │ │ │ orrmi lr, r4, #76, 20 @ 0x4c000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169c64 │ │ │ │ + b 0x1169c9c │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @@ -148585,133 +148599,133 @@ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ strcs pc, [r7, #-968] @ 0xfffffc38 │ │ │ │ strcc r0, [r1, #-2166] @ 0xfffff78a │ │ │ │ strbvc lr, [ip], r6, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x6c00ea4c │ │ │ │ andcs pc, r7, r2, asr #7 │ │ │ │ - b 0x1467584 │ │ │ │ + b 0x14675bc │ │ │ │ @ instruction: 0xf04f6018 │ │ │ │ @ instruction: 0xf1070800 │ │ │ │ @ instruction: 0xf1480701 │ │ │ │ stmdaeq sp!, {fp}^ │ │ │ │ stmdaeq r9, {r0, ip, sp}^ │ │ │ │ strbvc lr, [r8, #2629] @ 0xa45 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [r5], -r6, asr #20 │ │ │ │ ldmdavs r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strmi pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ @ instruction: 0xf04f197f │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ - b 0x13a2908 │ │ │ │ + b 0x13a2940 │ │ │ │ ldmdaeq pc!, {r3, sl, fp}^ @ │ │ │ │ - b 0x1264d58 │ │ │ │ + b 0x1264d90 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - b 0x1467718 │ │ │ │ - b 0x1232930 │ │ │ │ - b 0x11f1d3c │ │ │ │ - b 0x1472980 │ │ │ │ - b 0x13a1668 │ │ │ │ + b 0x1467750 │ │ │ │ + b 0x1232968 │ │ │ │ + b 0x11f1d74 │ │ │ │ + b 0x14729b8 │ │ │ │ + b 0x13a16a0 │ │ │ │ @ instruction: 0xf04f0c05 │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ @ instruction: 0xf0030500 │ │ │ │ vqshlu.s64 q8, , #3 │ │ │ │ - b 0x10aa158 │ │ │ │ + b 0x10aa190 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, ip, sp, lr}^ │ │ │ │ - b 0x11e2df8 │ │ │ │ - b 0x112a988 │ │ │ │ - b 0x13b954c │ │ │ │ + b 0x11e2e30 │ │ │ │ + b 0x112a9c0 │ │ │ │ + b 0x13b9584 │ │ │ │ @ instruction: 0xf0040c05 │ │ │ │ strcc r0, [r1, #-1535] @ 0xfffffa01 │ │ │ │ strcs pc, [r7], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10419ad │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0xf1460600 │ │ │ │ stmiane r4!, {r9, sl}^ │ │ │ │ @ instruction: 0xf412086d │ │ │ │ - b 0x147536c │ │ │ │ - b 0x11e26c4 │ │ │ │ - b 0x13bec90 │ │ │ │ - b 0x13a4590 │ │ │ │ - blx 0x186a190 │ │ │ │ - blx 0xfefe078c │ │ │ │ + b 0x14753a4 │ │ │ │ + b 0x11e26fc │ │ │ │ + b 0x13becc8 │ │ │ │ + b 0x13a45c8 │ │ │ │ + blx 0x186a1c8 │ │ │ │ + blx 0xfefe07c4 │ │ │ │ svclt 0x000cfc8c │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff412 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0xfed4e100 │ │ │ │ - b 0x119dfa4 │ │ │ │ - b 0x14719a4 │ │ │ │ - b 0x13a47d4 │ │ │ │ + blx 0xfed4e138 │ │ │ │ + b 0x119dfdc │ │ │ │ + b 0x14719dc │ │ │ │ + b 0x13a480c │ │ │ │ svclt 0x000c1c84 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ - b 0x13b53c0 │ │ │ │ - b 0x116e3d8 │ │ │ │ + b 0x13b53f8 │ │ │ │ + b 0x116e410 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169dec │ │ │ │ + b 0x1169e24 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ addslt fp, r9, #240, 10 @ 0x3c000000 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ strpl lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ adclt r0, r0, #6912 @ 0x1b00 │ │ │ │ @ instruction: 0x4c14ea4f │ │ │ │ @ instruction: 0xf04f1809 │ │ │ │ adclt r0, lr, #0, 8 │ │ │ │ - bl 0x11ce060 │ │ │ │ - bl 0x563234 │ │ │ │ + bl 0x11ce098 │ │ │ │ + bl 0x56326c │ │ │ │ stmibne r0, {r2, r3, r8, r9} │ │ │ │ ldrmi lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0x0c04eb44 │ │ │ │ ldmdbne r2, {r1, r4, sl, fp}^ │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x4c03ea4c │ │ │ │ cmpeq r2, #323584 @ 0x4f000 │ │ │ │ andeq lr, r4, #68, 22 @ 0x11000 │ │ │ │ bicvc lr, r7, r1, asr #20 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ - b 0x10a37a8 │ │ │ │ + b 0x10a37e0 │ │ │ │ ldreq r4, [r2], #-3 │ │ │ │ andsmi lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addlt r0, r3, #512 @ 0x200 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ - blx 0xfed626c0 │ │ │ │ - blx 0xfed5e488 │ │ │ │ - b 0x15de088 │ │ │ │ - b 0x14726c8 │ │ │ │ - b 0x14663d4 │ │ │ │ - b 0x1465fd4 │ │ │ │ - b 0x116649c │ │ │ │ + blx 0xfed626f8 │ │ │ │ + blx 0xfed5e4c0 │ │ │ │ + b 0x15de0c0 │ │ │ │ + b 0x1472700 │ │ │ │ + b 0x146640c │ │ │ │ + b 0x146600c │ │ │ │ + b 0x11664d4 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169ea8 │ │ │ │ + b 0x1169ee0 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ addslt r5, r8, #128, 28 @ 0x800 │ │ │ │ strmi lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ @@ -148724,104 +148738,104 @@ │ │ │ │ andcc r0, r1, r0, lsl #10 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ stceq 2, cr11, [r4], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf04f18c0 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ ldceq 3, cr0, [r2], {-0} │ │ │ │ stmdaeq r0, {r0, sl, ip, sp}^ │ │ │ │ - b 0x10a798c │ │ │ │ - b 0x147da0c │ │ │ │ + b 0x10a79c4 │ │ │ │ + b 0x147da44 │ │ │ │ @ instruction: 0xf04f0253 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ stmdaeq r4!, {r8, r9}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11a3838 │ │ │ │ + b 0x11a3870 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, sl, ip, sp, lr}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ bicvc lr, r5, r1, asr #20 │ │ │ │ - b 0x10a2790 │ │ │ │ - b 0x1171738 │ │ │ │ + b 0x10a27c8 │ │ │ │ + b 0x1171770 │ │ │ │ tstmi sl, #20, 6 @ 0x50000000 │ │ │ │ tstmi r1, #805306376 @ 0x30000008 │ │ │ │ - blx 0xfed6473c │ │ │ │ + blx 0xfed64774 │ │ │ │ ldreq pc, [r2], #-899 @ 0xfffffc7d │ │ │ │ - blx 0xfed2476c │ │ │ │ - b 0x149e148 │ │ │ │ - b 0x1466490 │ │ │ │ - b 0x1466090 │ │ │ │ - b 0x1166558 │ │ │ │ + blx 0xfed247a4 │ │ │ │ + b 0x149e180 │ │ │ │ + b 0x14664c8 │ │ │ │ + b 0x14660c8 │ │ │ │ + b 0x1166590 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169f64 │ │ │ │ + b 0x1169f9c │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stcls 5, cr11, [r2], {16} │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ cdpeq 1, 4, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf00cfa20 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ @ instruction: 0xf1cc4320 │ │ │ │ - blx 0x162814 │ │ │ │ - blx 0x15e3d0 │ │ │ │ + blx 0x16284c │ │ │ │ + blx 0x15e408 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r1 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ stceq 1, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ - blx 0x932434 │ │ │ │ - b 0x14607e8 │ │ │ │ - b 0x11617bc │ │ │ │ + blx 0x93246c │ │ │ │ + b 0x1460820 │ │ │ │ + b 0x11617f4 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andsmi fp, sl, r0, lsl r5 │ │ │ │ @ instruction: 0xf1a49c02 │ │ │ │ @ instruction: 0xf1c40c20 │ │ │ │ - blx 0x16505c │ │ │ │ - blx 0x9a0810 │ │ │ │ - b 0x13e101c │ │ │ │ + blx 0x165094 │ │ │ │ + blx 0x9a0848 │ │ │ │ + b 0x13e1054 │ │ │ │ adcmi r0, r3, lr, lsl #24 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, r3, r0, lsr #20 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ - blx 0x932484 │ │ │ │ - b 0x11a0838 │ │ │ │ + blx 0x9324bc │ │ │ │ + b 0x11a0870 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf0014308 │ │ │ │ svclt 0x000c4100 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addvc lr, r0, r1, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ tstpcc r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x10e342 │ │ │ │ - blx 0xfe99d846 │ │ │ │ + blx 0x10e37a │ │ │ │ + blx 0xfe99d87e │ │ │ │ strmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ streq fp, [r0], #-642 @ 0xfffffd7e │ │ │ │ @ instruction: 0xf04f1883 │ │ │ │ @ instruction: 0xf1410100 │ │ │ │ ldreq r0, [r8], #-256 @ 0xffffff00 │ │ │ │ stmne r0, {r0, r3, sl} │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10e2884 │ │ │ │ + b 0x10e28bc │ │ │ │ streq r4, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrbmi r4, [r0, -r1, lsl #12]! │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ mvnseq pc, #0 │ │ │ │ @@ -148837,190 +148851,190 @@ │ │ │ │ movweq pc, #322 @ 0x142 @ │ │ │ │ rscseq pc, pc, #1 │ │ │ │ andeq lr, ip, r0, lsl fp │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf1431880 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ - bl 0x4b20dc │ │ │ │ + bl 0x4b2114 │ │ │ │ @ instruction: 0xf143000c │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfa4e │ │ │ │ + blx 0x1dfa86 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ - bl 0x58e2ec │ │ │ │ + bl 0x58e324 │ │ │ │ @ instruction: 0xf04f030c │ │ │ │ - b 0x14620e8 │ │ │ │ - bl 0x113192c │ │ │ │ + b 0x1462120 │ │ │ │ + bl 0x1131964 │ │ │ │ addlt r0, sl, #512 @ 0x200 │ │ │ │ @ instruction: 0xf14c1818 │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf04f1840 │ │ │ │ mrsmi r0, (UNDEF: 89) │ │ │ │ svclt 0x00004770 │ │ │ │ vldmiacc r0, {s28-s106} │ │ │ │ bicne pc, r0, #192, 6 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x1164e2c │ │ │ │ + b 0x1164e64 │ │ │ │ @ instruction: 0xf002030c │ │ │ │ svceq 0x00000204 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ stmiaeq sl, {r3}^ │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ - beq 0xfe2a217c │ │ │ │ + beq 0xfe2a21b4 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ mcrreq 0, 2, r0, sl, cr0 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ cdpeq 2, 0, cr0, cr8, cr0, {2} │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ tstmi r8, #128 @ 0x80 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf3c00f82 │ │ │ │ @ instruction: 0xf00233c0 │ │ │ │ - bleq 0x1321974 │ │ │ │ + bleq 0x13219ac │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ stceq 2, cr0, [r9, #-16] │ │ │ │ @ instruction: 0xf0014313 │ │ │ │ tstmi r8, #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf0010f89 │ │ │ │ - b 0x10e1d94 │ │ │ │ + b 0x10e1dcc │ │ │ │ ldrdcs r7, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ ldceq 4, cr11, [r1], {16} │ │ │ │ streq r9, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf500b292 │ │ │ │ rscmi r5, r1, r0, lsl #25 │ │ │ │ vhadd.u32 q10, , q9 │ │ │ │ - b 0x10e1de8 │ │ │ │ + b 0x10e1e20 │ │ │ │ ldceq 0, cr0, [r9], {2} │ │ │ │ streq fp, [r9], #-667 @ 0xfffffd65 │ │ │ │ rscmi r0, r3, r2, lsl #24 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vhadd.u32 q10, , │ │ │ │ - beq 0x161e00 │ │ │ │ + beq 0x161e38 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andeq r4, sl, #1275068416 @ 0x4c000000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - b 0x1164a04 │ │ │ │ + b 0x1164a3c │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e424 │ │ │ │ - b 0x149e408 │ │ │ │ - b 0x116634c │ │ │ │ + blx 0xfed4e45c │ │ │ │ + b 0x149e440 │ │ │ │ + b 0x1166384 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x117220c │ │ │ │ + b 0x1172244 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfb94 │ │ │ │ + blmi 0x1dfbcc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x938c34 │ │ │ │ - blx 0x99da3c │ │ │ │ - blx 0xfecdde40 │ │ │ │ + blx 0x938c6c │ │ │ │ + blx 0x99da74 │ │ │ │ + blx 0xfecdde78 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x1123fc4 │ │ │ │ + b 0x1123ffc │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ eoreq pc, r0, r1, lsr #3 │ │ │ │ - blx 0x171da4 │ │ │ │ - blx 0x9a12b8 │ │ │ │ - b 0x115da84 │ │ │ │ + blx 0x171ddc │ │ │ │ + blx 0x9a12f0 │ │ │ │ + b 0x115dabc │ │ │ │ movwmi r0, #8718 @ 0x220e │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfc26 │ │ │ │ + blx 0x1dfc5e │ │ │ │ addslt fp, r9, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf36f9c01 │ │ │ │ @ instruction: 0xf500030f │ │ │ │ adcmi r5, r1, r0, lsl #25 │ │ │ │ addlt r4, r9, #163 @ 0xa3 │ │ │ │ stceq 3, cr4, [fp], {25} │ │ │ │ vqsub.u32 d27, d31, d3 │ │ │ │ - blx 0x16230c │ │ │ │ - blx 0x15e6e4 │ │ │ │ + blx 0x162344 │ │ │ │ + blx 0x15e71c │ │ │ │ vhadd.u32 d31, d3, d4 │ │ │ │ - b 0x1461b18 │ │ │ │ - b 0x146a720 │ │ │ │ + b 0x1461b50 │ │ │ │ + b 0x146a758 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x11628ec │ │ │ │ - b 0x14626f8 │ │ │ │ + b 0x1162924 │ │ │ │ + b 0x1462730 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x11622f8 │ │ │ │ + b 0x1162330 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e548 │ │ │ │ - b 0x149e52c │ │ │ │ - b 0x1166470 │ │ │ │ + blx 0xfed4e580 │ │ │ │ + b 0x149e564 │ │ │ │ + b 0x11664a8 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172330 │ │ │ │ + b 0x1172368 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfcb8 │ │ │ │ + blmi 0x1dfcf0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x138d58 │ │ │ │ - blx 0x19db60 │ │ │ │ - blx 0xfecddf64 │ │ │ │ + blx 0x138d90 │ │ │ │ + blx 0x19db98 │ │ │ │ + blx 0xfecddf9c │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x11240e8 │ │ │ │ + b 0x1124120 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcls 4, cr11, [r1], {16} │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf104fa03 │ │ │ │ @@ -149030,94 +149044,94 @@ │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf004fa02 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andeq lr, r1, #80, 20 @ 0x50000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x112abc4 │ │ │ │ + b 0x112abfc │ │ │ │ @ instruction: 0xf8c37284 │ │ │ │ @ instruction: 0xf85d20ec │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b410 │ │ │ │ stcls 12, cr5, [r1], {128} @ 0x80 │ │ │ │ andslt fp, r0, #-1879048191 @ 0x90000001 │ │ │ │ ldrne r1, [r2], #-1051 @ 0xfffffbe5 │ │ │ │ rscmi r4, r0, r1, ror #1 │ │ │ │ addlt r4, r9, #227 @ 0xe3 │ │ │ │ addlt r4, r0, #226 @ 0xe2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ - b 0x1464c2c │ │ │ │ - b 0x1472444 │ │ │ │ + b 0x1464c64 │ │ │ │ + b 0x147247c │ │ │ │ vst2.8 {d2-d5}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x1162a10 │ │ │ │ - b 0x146281c │ │ │ │ + b 0x1162a48 │ │ │ │ + b 0x1462854 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x116241c │ │ │ │ + b 0x1162454 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e66c │ │ │ │ - b 0x149e650 │ │ │ │ - b 0x1166594 │ │ │ │ + blx 0xfed4e6a4 │ │ │ │ + b 0x149e688 │ │ │ │ + b 0x11665cc │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172454 │ │ │ │ + b 0x117248c │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfddc │ │ │ │ + blmi 0x1dfe14 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148f0b8 │ │ │ │ + b 0x148f0f0 │ │ │ │ stcls 14, cr7, [r2], {226} @ 0xe2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0xf1c417d8 │ │ │ │ rscmi r0, r2, r0, lsr #2 │ │ │ │ @ instruction: 0xf101fa0e │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0xc22114 │ │ │ │ + blx 0xc2214c │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ @ instruction: 0xf104fa23 │ │ │ │ msreq CPSR_, #196, 2 @ 0x31 │ │ │ │ - b 0x1470d24 │ │ │ │ - blx 0xb54f0 │ │ │ │ + b 0x1470d5c │ │ │ │ + blx 0xb5528 │ │ │ │ vst2.8 {d15-d18}, [lr], r3 │ │ │ │ - blx 0x8b54b0 │ │ │ │ + blx 0x8b54e8 │ │ │ │ tstpmi r9, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf082fab2 │ │ │ │ - blx 0xfecf2940 │ │ │ │ + blx 0xfecf2978 │ │ │ │ @ instruction: 0xf001f481 │ │ │ │ stmdbeq r0, {r8, r9, lr}^ │ │ │ │ - b 0x1164258 │ │ │ │ + b 0x1164290 │ │ │ │ ldrmi r3, [r0], -r0, lsl #7 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf1c19900 │ │ │ │ sbcmi r0, sl, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x1191a60 │ │ │ │ + blx 0x1191a98 │ │ │ │ @ instruction: 0xf003fc0c │ │ │ │ svclt 0x00584300 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -149126,81 +149140,81 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vmls.i32 d25, d15, d3 │ │ │ │ @ instruction: 0xf500020f │ │ │ │ @ instruction: 0xf1c15c80 │ │ │ │ - blx 0x863184 │ │ │ │ - blx 0x9e1754 │ │ │ │ + blx 0x8631bc │ │ │ │ + blx 0x9e178c │ │ │ │ vhadd.u32 d31, d15, d1 │ │ │ │ adcmi r0, ip, pc, lsl #6 │ │ │ │ - blx 0x932964 │ │ │ │ + blx 0x93299c │ │ │ │ adcmi pc, sl, r1 │ │ │ │ - blx 0xc3299c │ │ │ │ - blx 0x45e564 │ │ │ │ - blx 0x9a1578 │ │ │ │ - b 0x115e16c │ │ │ │ + blx 0xc329d4 │ │ │ │ + blx 0x45e59c │ │ │ │ + blx 0x9a15b0 │ │ │ │ + b 0x115e1a4 │ │ │ │ adcmi r0, fp, lr, lsl #4 │ │ │ │ andeq pc, pc, r4, ror #6 │ │ │ │ - beq 0x1729d8 │ │ │ │ + beq 0x172a10 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {0} @ │ │ │ │ tstpeq pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #3 │ │ │ │ mcr2 10, 4, pc, cr14, cr14, {5} @ │ │ │ │ - b 0x1464db0 │ │ │ │ + b 0x1464de8 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1472590 │ │ │ │ - b 0x116ad98 │ │ │ │ - b 0x14629a0 │ │ │ │ - b 0x14725dc │ │ │ │ + b 0x14725c8 │ │ │ │ + b 0x116add0 │ │ │ │ + b 0x14629d8 │ │ │ │ + b 0x1472614 │ │ │ │ @ instruction: 0xf4041e5e │ │ │ │ - b 0x1462da4 │ │ │ │ - b 0x11725b0 │ │ │ │ - blx 0xfed229bc │ │ │ │ - b 0x119e7b8 │ │ │ │ - b 0x1466bec │ │ │ │ - b 0x1166700 │ │ │ │ + b 0x1462ddc │ │ │ │ + b 0x11725e8 │ │ │ │ + blx 0xfed229f4 │ │ │ │ + b 0x119e7f0 │ │ │ │ + b 0x1466c24 │ │ │ │ + b 0x1166738 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116a5d8 │ │ │ │ + b 0x116a610 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ - blx 0x972a40 │ │ │ │ - blx 0x19e208 │ │ │ │ - blx 0xfecdea40 │ │ │ │ + blx 0x972a78 │ │ │ │ + blx 0x19e240 │ │ │ │ + blx 0xfecdea78 │ │ │ │ tstpmi r9, #128, 28 @ p-variant is OBSOLETE @ 0x800 │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrcc lr, lr, #274432 @ 0x43000 │ │ │ │ vnmlami.f32 s28, s0, s30 │ │ │ │ vst2.16 {d0,d2}, [lr :64], r2 │ │ │ │ - b 0x1175628 │ │ │ │ - b 0x1162a64 │ │ │ │ + b 0x1175660 │ │ │ │ + b 0x1162a9c │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stmdbls r5, {r7, sl, ip, lr} │ │ │ │ - ldceq 0, cr15, [pc], #-4 @ 0xa1e48 │ │ │ │ + ldceq 0, cr15, [pc], #-4 @ 0xa1e80 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ cdpeq 1, 0, cr15, cr0, cr12, {6} │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ streq pc, [r0, -lr, lsr #3]! │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -149213,338 +149227,338 @@ │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0012200 │ │ │ │ - b 0x13b2aa0 │ │ │ │ - b 0x1164ebc │ │ │ │ + b 0x13b2ad8 │ │ │ │ + b 0x1164ef4 │ │ │ │ @ instruction: 0xf8c47382 │ │ │ │ - b 0x13ae25c │ │ │ │ - b 0x13a4ec4 │ │ │ │ + b 0x13ae294 │ │ │ │ + b 0x13a4efc │ │ │ │ andcs r0, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stcls 12, cr5, [r5], {128} @ 0x80 │ │ │ │ teqpeq r0, r4 @ p-variant is OBSOLETE │ │ │ │ - b 0x146234c │ │ │ │ + b 0x1462384 │ │ │ │ @ instruction: 0xf0000e84 │ │ │ │ @ instruction: 0xf00e0030 │ │ │ │ @ instruction: 0xf1c00e30 │ │ │ │ @ instruction: 0xf1a00720 │ │ │ │ - blx 0x923360 │ │ │ │ + blx 0x923398 │ │ │ │ @ instruction: 0xf1cef000 │ │ │ │ - blx 0x163768 │ │ │ │ + blx 0x1637a0 │ │ │ │ stmiaeq r4!, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ @ instruction: 0x43284338 │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ @ instruction: 0xf606fa03 │ │ │ │ ldrteq pc, [r0], #-4 @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ - blx 0x98e908 │ │ │ │ - b 0x145f320 │ │ │ │ - b 0x1425728 │ │ │ │ + blx 0x98e940 │ │ │ │ + b 0x145f358 │ │ │ │ + b 0x1425760 │ │ │ │ @ instruction: 0xf1a10e05 │ │ │ │ - b 0x10a3398 │ │ │ │ + b 0x10a33d0 │ │ │ │ @ instruction: 0xf1c1400e │ │ │ │ - blx 0x9257a0 │ │ │ │ - blx 0x19e328 │ │ │ │ - blx 0x9a1760 │ │ │ │ - b 0x111f340 │ │ │ │ + blx 0x9257d8 │ │ │ │ + blx 0x19e360 │ │ │ │ + blx 0x9a1798 │ │ │ │ + b 0x111f378 │ │ │ │ @ instruction: 0x4329010e │ │ │ │ streq pc, [r0, #-452]! @ 0xfffffe3c │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ - blx 0x1722c4 │ │ │ │ + blx 0x1722fc │ │ │ │ addlt pc, r9, #20971520 @ 0x1400000 │ │ │ │ vseleq.f32 s30, s28, s7 │ │ │ │ - b 0x1132bf0 │ │ │ │ - beq 0x162784 │ │ │ │ + b 0x1132c28 │ │ │ │ + beq 0x1627bc │ │ │ │ orreq pc, r0, #3 │ │ │ │ - b 0x110e964 │ │ │ │ - blx 0xfedb2360 │ │ │ │ + b 0x110e99c │ │ │ │ + blx 0xfedb2398 │ │ │ │ stceq 4, cr15, [sl], {132} @ 0x84 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmlscs.f32 s28, s2, s30 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ cdpeq 4, 0, cr15, cr0, cr14, {0} │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ orrne lr, r4, #274432 @ 0x43000 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e9bc │ │ │ │ - b 0x149e9a0 │ │ │ │ - b 0x11668e4 │ │ │ │ + blx 0xfed4e9f4 │ │ │ │ + b 0x149e9d8 │ │ │ │ + b 0x116691c │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11727a4 │ │ │ │ + b 0x11727dc │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - b 0x148f404 │ │ │ │ + b 0x148f43c │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x1463044 │ │ │ │ + b 0x146307c │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a4884 │ │ │ │ + b 0x10a48bc │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f31f8 │ │ │ │ + b 0x10f3230 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5e00 │ │ │ │ - b 0x1462418 │ │ │ │ - b 0x10e6c4c │ │ │ │ - b 0x1462418 │ │ │ │ + b 0x10f5e38 │ │ │ │ + b 0x1462450 │ │ │ │ + b 0x10e6c84 │ │ │ │ + b 0x1462450 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162c3c │ │ │ │ - b 0x1462c28 │ │ │ │ + b 0x1162c74 │ │ │ │ + b 0x1462c60 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117a828 │ │ │ │ - b 0x1462c34 │ │ │ │ + b 0x117a860 │ │ │ │ + b 0x1462c6c │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172834 │ │ │ │ - b 0x1462c40 │ │ │ │ + b 0x117286c │ │ │ │ + b 0x1462c78 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116a840 │ │ │ │ - b 0x1462c4c │ │ │ │ + b 0x116a878 │ │ │ │ + b 0x1462c84 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x116284c │ │ │ │ - b 0x1462c58 │ │ │ │ + b 0x1162884 │ │ │ │ + b 0x1462c90 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117a858 │ │ │ │ + b 0x117a890 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22c5c │ │ │ │ - b 0x149ea6c │ │ │ │ - b 0x11669b0 │ │ │ │ + blx 0xfed22c94 │ │ │ │ + b 0x149eaa4 │ │ │ │ + b 0x11669e8 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1175e80 │ │ │ │ + b 0x1175eb8 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1165eac │ │ │ │ + b 0x1165ee4 │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x11658ec │ │ │ │ + b 0x1165924 │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x11728c4 │ │ │ │ + b 0x11728fc │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148cfc │ │ │ │ + beq 0x148d34 │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862d0c │ │ │ │ - b 0x1135954 │ │ │ │ + b 0x1862d44 │ │ │ │ + b 0x113598c │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4eb60 │ │ │ │ - b 0x149eb44 │ │ │ │ - b 0x1166a88 │ │ │ │ + blx 0xfed4eb98 │ │ │ │ + b 0x149eb7c │ │ │ │ + b 0x1166ac0 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172948 │ │ │ │ + b 0x1172980 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e02de │ │ │ │ - blx 0xfed4f56c │ │ │ │ + blx 0x1e0316 │ │ │ │ + blx 0xfed4f5a4 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x11739c0 │ │ │ │ - b 0x146efbc │ │ │ │ - blx 0xfecf59d0 │ │ │ │ + b 0x11739f8 │ │ │ │ + b 0x146eff4 │ │ │ │ + blx 0xfecf5a08 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175990 │ │ │ │ + b 0x11759c8 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e031e │ │ │ │ - b 0x148f5ec │ │ │ │ + blx 0x1e0356 │ │ │ │ + b 0x148f624 │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x146322c │ │ │ │ + b 0x1463264 │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a4a6c │ │ │ │ + b 0x10a4aa4 │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f33e0 │ │ │ │ + b 0x10f3418 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5fe8 │ │ │ │ - b 0x1462600 │ │ │ │ - b 0x10e6e34 │ │ │ │ - b 0x1462600 │ │ │ │ + b 0x10f6020 │ │ │ │ + b 0x1462638 │ │ │ │ + b 0x10e6e6c │ │ │ │ + b 0x1462638 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162e24 │ │ │ │ - b 0x1462e10 │ │ │ │ + b 0x1162e5c │ │ │ │ + b 0x1462e48 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117aa10 │ │ │ │ - b 0x1462e1c │ │ │ │ + b 0x117aa48 │ │ │ │ + b 0x1462e54 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172a1c │ │ │ │ - b 0x1462e28 │ │ │ │ + b 0x1172a54 │ │ │ │ + b 0x1462e60 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116aa28 │ │ │ │ - b 0x1462e34 │ │ │ │ + b 0x116aa60 │ │ │ │ + b 0x1462e6c │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162a34 │ │ │ │ - b 0x1462e40 │ │ │ │ + b 0x1162a6c │ │ │ │ + b 0x1462e78 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117aa40 │ │ │ │ + b 0x117aa78 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22e44 │ │ │ │ - b 0x149ec54 │ │ │ │ - b 0x1166b98 │ │ │ │ + blx 0xfed22e7c │ │ │ │ + b 0x149ec8c │ │ │ │ + b 0x1166bd0 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1176068 │ │ │ │ + b 0x11760a0 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1166094 │ │ │ │ + b 0x11660cc │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x1165ad4 │ │ │ │ + b 0x1165b0c │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x1172aac │ │ │ │ + b 0x1172ae4 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148ee4 │ │ │ │ + beq 0x148f1c │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862ef4 │ │ │ │ - b 0x1135b3c │ │ │ │ + b 0x1862f2c │ │ │ │ + b 0x1135b74 │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4ed48 │ │ │ │ - b 0x149ed2c │ │ │ │ - b 0x1166c70 │ │ │ │ + blx 0xfed4ed80 │ │ │ │ + b 0x149ed64 │ │ │ │ + b 0x1166ca8 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172b30 │ │ │ │ + b 0x1172b68 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e04c6 │ │ │ │ - blx 0xfed4f754 │ │ │ │ + blx 0x1e04fe │ │ │ │ + blx 0xfed4f78c │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1173ba8 │ │ │ │ - b 0x146f1a4 │ │ │ │ - blx 0xfecf5bb8 │ │ │ │ + b 0x1173be0 │ │ │ │ + b 0x146f1dc │ │ │ │ + blx 0xfecf5bf0 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175b78 │ │ │ │ + b 0x1175bb0 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e0506 │ │ │ │ + blx 0x1e053e │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ - bl 0x10e83d8 │ │ │ │ + bl 0x10e8410 │ │ │ │ andcs r7, r0, #-2147483592 @ 0x80000038 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0xff3a541a │ │ │ │ + blx 0xff3a5452 │ │ │ │ andcs r0, r0, #-1073741792 @ 0xc0000020 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addeq lr, r1, #0, 22 │ │ │ │ @@ -149605,93 +149619,93 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04278 │ │ │ │ @ instruction: 0xf8d04208 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf0031220 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x119a9f4 │ │ │ │ + b 0x119aa2c │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x1172d28 │ │ │ │ + b 0x1172d60 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x1172d40 │ │ │ │ + b 0x1172d78 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c40 │ │ │ │ andmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ andvs lr, lr, r3, asr #20 │ │ │ │ vmlsvs.f32 s29, s2, s30 │ │ │ │ @ instruction: 0xf00e020b │ │ │ │ vst4. {d6,d8,d10,d12}, [r3], r0 │ │ │ │ movwmi r4, #33660 @ 0x837c │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x10b316c │ │ │ │ + b 0x10b31a4 │ │ │ │ andsmi r7, r0, ip, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9734 │ │ │ │ + bl 0xfebf976c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000ffa3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9760 │ │ │ │ + bl 0xfebf9798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ - blmi 0x122a2c │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0x122a64 │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ @ instruction: 0xff90f198 │ │ │ │ - eorseq sl, r3, r8, lsr r5 │ │ │ │ + eorseq sl, r3, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9788 │ │ │ │ + bl 0xfebf97c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ - blmi 0x122a54 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0x122a8c │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ @ instruction: 0xff7cf198 │ │ │ │ - eorseq sl, r3, ip, asr #10 │ │ │ │ + eorseq sl, r3, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf97b0 │ │ │ │ + bl 0xfebf97e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ - blmi 0x122a7c │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0x122ab4 │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ @ instruction: 0xff68f198 │ │ │ │ - eorseq sl, r3, ip, ror #10 │ │ │ │ + eorseq sl, r3, r4, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf97d8 │ │ │ │ + bl 0xfebf9810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ - blmi 0x122aa4 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0x122adc │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ @ instruction: 0xff54f198 │ │ │ │ - eorseq sl, r3, r0, lsl #11 │ │ │ │ + mlaseq r3, r8, r5, sl │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 24 @ 0x5800 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ eorsvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -149701,23 +149715,23 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xb4400 │ │ │ │ + bl 0xb4438 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d4 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ tstle r7, r3, lsl #14 │ │ │ │ stmdacs r5, {r8, fp} │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x19e65c │ │ │ │ - bleq 0x36b2ac │ │ │ │ + blne 0x19e694 │ │ │ │ + bleq 0x36b2e4 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -149727,43 +149741,43 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf98a8 │ │ │ │ + bl 0xfebf98e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vrsra.s64 d21, d4, #64 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000fee9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf98d4 │ │ │ │ + bl 0xfebf990c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r5, [r4], -r0, lsr #4 │ │ │ │ stcvs 8, cr15, [r4], #832 @ 0x340 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x072bffb1 │ │ │ │ @ instruction: 0xf1a5d107 │ │ │ │ - blx 0xfede3c34 │ │ │ │ + blx 0xfede3c6c │ │ │ │ stmdbeq sp!, {r0, r2, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c4012d │ │ │ │ @ instruction: 0xf4165220 │ │ │ │ andsle r0, pc, pc, ror pc @ │ │ │ │ smlabtmi r3, r6, r3, pc @ │ │ │ │ andpl pc, r3, #402653187 @ 0x18000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #0, 8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x2b3f24 │ │ │ │ + bcs 0x2b3f5c │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ svceq 0x00f0f010 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ strbeq sp, [r9], #-6 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r1 :64], r9 │ │ │ │ submi r2, fp, r0, ror r1 │ │ │ │ @@ -149773,40 +149787,40 @@ │ │ │ │ stccc 8, cr15, [r4], #784 @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9960 │ │ │ │ + bl 0xfebf9998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r2, [r3], -r4, lsr #25 │ │ │ │ @ instruction: 0xf412b083 │ │ │ │ addslt r2, r0, #112, 30 @ 0x1c0 │ │ │ │ stcne 8, cr15, [r0], #844 @ 0x34c │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ @ instruction: 0xf41200ff │ │ │ │ svclt 0x00080f70 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldmdale lr, {r0, r1, r8, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr1, {6} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3bd600 │ │ │ │ + blx 0x3bd638 │ │ │ │ strbmi pc, [r2, #-3086]! @ 0xfffff3f2 @ │ │ │ │ addmi sp, sl, r5, lsl r8 │ │ │ │ stmdale sp, {r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04fb38a │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ @ instruction: 0xf1a20140 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xba3038 │ │ │ │ - blx 0x3debc0 │ │ │ │ - b 0x1121ff8 │ │ │ │ - blx 0xba2bfc │ │ │ │ + blx 0xba3070 │ │ │ │ + blx 0x3debf8 │ │ │ │ + b 0x1122030 │ │ │ │ + blx 0xba2c34 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf8d34008 │ │ │ │ ldreq r3, [sl, -r0, lsr #4] │ │ │ │ ldmdbeq fp, {r0, r3, r8, ip, lr, pc} │ │ │ │ stmdale r6!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strcs r1, [r3, #-2309] @ 0xfffff6fb │ │ │ │ @@ -149824,27 +149838,27 @@ │ │ │ │ @ instruction: 0xf020e7dd │ │ │ │ streq r0, [r0], #-15 │ │ │ │ andlt r0, r3, r0, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ - orrspl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0x53acf24a │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvs R8_usr, r5 │ │ │ │ + teqpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r2, r0, r8, lsr r2 │ │ │ │ mcr2 1, 1, pc, cr14, cr8, {4} @ │ │ │ │ - msrvs R8_usr, r5 │ │ │ │ + teqpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, ip, r5, asr #4 │ │ │ │ + subsvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf856f1d0 │ │ │ │ - eorseq sl, r3, r4, lsr #11 │ │ │ │ + @ instruction: 0xf85af1d0 │ │ │ │ + ldrhteq sl, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ @@ -149853,43 +149867,43 @@ │ │ │ │ andmi r1, r2, r1, lsl r2 │ │ │ │ movweq pc, #16810 @ 0x41aa @ │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbeq r1, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf64a1f29 │ │ │ │ - @ instruction: 0xf2c03ab8 │ │ │ │ + @ instruction: 0xf2c03ad0 │ │ │ │ @ instruction: 0xf1a80a33 │ │ │ │ srsia sp, #4 │ │ │ │ @ instruction: 0xf04f9004 │ │ │ │ ldrmi r0, [r3], r0, lsl #16 │ │ │ │ @ instruction: 0xf8594699 │ │ │ │ - b 0xfe2724c8 │ │ │ │ + b 0xfe272500 │ │ │ │ @ instruction: 0xf8550c03 │ │ │ │ - bl 0x7b24d0 │ │ │ │ + bl 0x7b2508 │ │ │ │ sbclt r0, r3, #768 @ 0x300 │ │ │ │ vmlseq.f64 d14, d8, d8 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svceq 0x0001f010 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ uhadd16mi fp, r4, r8 │ │ │ │ svccc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe173f94 │ │ │ │ - b 0x3a591c │ │ │ │ - b 0xfe3a58f8 │ │ │ │ + b 0xfe173fcc │ │ │ │ + b 0x3a5954 │ │ │ │ + b 0xfe3a5930 │ │ │ │ andvs r0, fp, r3, lsl #6 │ │ │ │ @ instruction: 0xf8ddd1dd │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ andle r0, sl, r0, lsl #30 │ │ │ │ mrccc 8, 7, APSR_nzcv, cr8, cr6, {6} │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf0231efc │ │ │ │ - b 0x11736d0 │ │ │ │ + b 0x1173708 │ │ │ │ @ instruction: 0xf8c67344 │ │ │ │ @ instruction: 0x46303ef8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe6d54ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -149906,57 +149920,57 @@ │ │ │ │ @ instruction: 0x46051fdd │ │ │ │ ldmibvc r4, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmeq r0, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0880076 │ │ │ │ tstls r1, r1, lsl #16 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0xf88b3018 │ │ │ │ @ instruction: 0x072a3fdd │ │ │ │ strbeq sp, [fp, r6, lsr #32]! │ │ │ │ strbmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90c08 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1229ec │ │ │ │ + bge 0x122a24 │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf78d9900 │ │ │ │ - blx 0x1222488 │ │ │ │ + blx 0x1222450 │ │ │ │ sbcslt pc, fp, #402653184 @ 0x18000000 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ eorcc pc, r4, r7, lsr r8 @ │ │ │ │ - b 0x972a14 │ │ │ │ + b 0x972a4c │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ eorcc pc, r4, r7, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r0, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdd │ │ │ │ - blmi 0x3623a8 │ │ │ │ - blls 0x27ca60 │ │ │ │ + blmi 0x3623e0 │ │ │ │ + blls 0x27ca98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, q10, q8 │ │ │ │ - svclt 0x0000ff1b │ │ │ │ + svclt 0x0000ff1f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [ip], -r3, lsl #13 │ │ │ │ addlt r4, r9, r7, lsr fp │ │ │ │ @@ -149968,77 +149982,77 @@ │ │ │ │ stmdbeq r4, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fb224 │ │ │ │ @ instruction: 0xf89b0a01 │ │ │ │ @ instruction: 0x46051fdf │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0860064 │ │ │ │ @ instruction: 0xf60b0601 │ │ │ │ - blx 0x3409bc │ │ │ │ + blx 0x3409f4 │ │ │ │ tstpls r1, r4, lsl #20 @ p-variant is OBSOLETE │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ @ instruction: 0xf64a2300 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ svccc 0x00dff88b │ │ │ │ andsle r0, pc, fp, lsr #14 │ │ │ │ svceq 0x000aea15 │ │ │ │ shadd16mi fp, sl, r8 │ │ │ │ @ instruction: 0xf10dd10b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x122aec │ │ │ │ + bge 0x122b24 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - stc2l 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ @ instruction: 0xf856b2eb │ │ │ │ @ instruction: 0xf8582033 │ │ │ │ subsmi r3, r8, r4, lsr #32 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdf │ │ │ │ - blmi 0x3622b0 │ │ │ │ - blls 0x27cb58 │ │ │ │ + blmi 0x3622e8 │ │ │ │ + blls 0x27cb90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, q10, q8 │ │ │ │ - svclt 0x0000fe9f │ │ │ │ + svclt 0x0000fea3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r7, lsl #12 │ │ │ │ ldrmi r4, [r0], sl, lsl #13 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsl #16 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x1216b90 │ │ │ │ - blx 0x125f364 │ │ │ │ + blx 0x1216bc8 │ │ │ │ + blx 0x125f39c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b448c │ │ │ │ + bl 0x2b44c4 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2 0, cr15, [sl, #-228] @ 0xffffff1c │ │ │ │ strb fp, [r9, r3, asr #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ str r4, [r9, #2032]! @ 0x7f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150049,20 +150063,20 @@ │ │ │ │ stc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1216bf0 │ │ │ │ - blx 0x125f3c4 │ │ │ │ + blx 0x1216c28 │ │ │ │ + blx 0x125f3fc │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b44ec │ │ │ │ + bl 0x2b4524 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2l 0, cr15, [r6, #-228] @ 0xffffff1c │ │ │ │ strb fp, [r9, r3, lsl #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r9, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150070,24 +150084,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r6, lsl #12 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d64682 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - blx 0x11f4418 │ │ │ │ - blx 0x135f418 │ │ │ │ + blx 0x11f4450 │ │ │ │ + blx 0x135f450 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r7, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r3, #-2032] @ 0xfffff810 │ │ │ │ - bl 0x2b4550 │ │ │ │ + bl 0x2b4588 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #2 │ │ │ │ stc2l 0, cr15, [r2, #-228] @ 0xffffff1c │ │ │ │ strb r4, [pc, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -150136,15 +150150,15 @@ │ │ │ │ @ instruction: 0xf7ff4617 │ │ │ │ @ instruction: 0x4605fd33 │ │ │ │ stc2 10, cr15, [r4], {69} @ 0x45 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ strcc sp, [r4], #-262 @ 0xfffffefa │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ - ldrb r4, [pc], #1016 @ 0xa2d0c │ │ │ │ + ldrb r4, [pc], #1016 @ 0xa2d44 │ │ │ │ andcs pc, r4, r8, asr r8 @ │ │ │ │ ldmdbne r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ @ instruction: 0xe7f0fd79 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150155,16 +150169,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216d94 │ │ │ │ - blx 0x125f56c │ │ │ │ + blx 0x1216dcc │ │ │ │ + blx 0x125f5a4 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ andlt pc, r3, #7424 @ 0x1d00 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150176,21 +150190,21 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ mrrc2 7, 15, pc, r2, cr15 @ │ │ │ │ - blx 0x11f45c0 │ │ │ │ - blx 0x131f9c0 │ │ │ │ + blx 0x11f45f8 │ │ │ │ + blx 0x131f9f8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle r9, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x11f1ec │ │ │ │ + beq 0x11f224 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrbt r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ strb pc, [pc, r9, ror #23]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -150203,16 +150217,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216e54 │ │ │ │ - blx 0x125f62c │ │ │ │ + blx 0x1216e8c │ │ │ │ + blx 0x125f664 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ addlt pc, r3, #171008 @ 0x29c00 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150223,22 +150237,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xffd60e66 │ │ │ │ - blx 0x11f4680 │ │ │ │ - blx 0x131f680 │ │ │ │ + blx 0xffd60e9e │ │ │ │ + blx 0x11f46b8 │ │ │ │ + blx 0x131f6b8 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r9, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x11f2ac │ │ │ │ + beq 0x11f2e4 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldr r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ @ instruction: 0x4603fb73 │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -150247,64 +150261,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcrr2 7, 15, pc, lr, cr15 @ │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xff160ec6 │ │ │ │ - blx 0x11f46e0 │ │ │ │ - blx 0x131fae0 │ │ │ │ + blx 0xff160efe │ │ │ │ + blx 0x11f4718 │ │ │ │ + blx 0x131fb18 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle sl, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x15f30c │ │ │ │ + beq 0x15f344 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ strbmi fp, [r2], -sp, ror #23 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0xff1defe2 │ │ │ │ + blx 0xff1df01a │ │ │ │ svclt 0x0000e7ee │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xfe560f26 │ │ │ │ - blx 0x11f4740 │ │ │ │ - blx 0x131f740 │ │ │ │ + blx 0xfe560f5e │ │ │ │ + blx 0x11f4778 │ │ │ │ + blx 0x131f778 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle sl, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x15f36c │ │ │ │ + beq 0x15f3a4 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4642bbbd │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x205f042 │ │ │ │ + blx 0x205f07a │ │ │ │ strb r4, [sp, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x1256fc4 │ │ │ │ + blx 0x1256ffc │ │ │ │ ldrbeq pc, [r3, r4, lsl #4] @ │ │ │ │ @ instruction: 0xf938d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ ldrtmi r4, [r8], -fp, asr #12 │ │ │ │ @ instruction: 0xf0393402 │ │ │ │ strcc pc, [r1, #-2969] @ 0xfffff467 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ @@ -150324,15 +150338,15 @@ │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb6f │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x1bdf0e2 │ │ │ │ + blx 0x1bdf11a │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @@ -150343,143 +150357,143 @@ │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb49 │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xff25f12e │ │ │ │ + blx 0xff25f166 │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0x4605fb77 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xffbe1070 │ │ │ │ + blx 0xffbe10a8 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3449 │ │ │ │ + streq pc, [pc, #965] @ 0xa3481 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xfe1df188 │ │ │ │ + blx 0xfe1df1c0 │ │ │ │ stc2 10, cr15, [r0], {15} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0x3e10b0 │ │ │ │ + bllt 0x3e10e8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ strmi pc, [r5], -r3, asr #22 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfeee10d8 │ │ │ │ + blx 0xfeee1110 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2d2f │ │ │ │ + strne pc, [pc, #-965] @ 0xa2d67 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abae3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x13df1f8 │ │ │ │ + blx 0x13df230 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fb11 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfe26113c │ │ │ │ + blx 0xfe261174 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2d93 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2dcb │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abab1 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xfe25f25c │ │ │ │ + blx 0xfe25f294 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [ip], -r0, lsl #13 │ │ │ │ @ instruction: 0x461746f2 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fadf │ │ │ │ eoreq pc, r0, #216, 16 @ 0xd80000 │ │ │ │ - blx 0x15e11a0 │ │ │ │ - bleq 0x4df5b8 │ │ │ │ + blx 0x15e11d8 │ │ │ │ + bleq 0x4df5f0 │ │ │ │ ldrbeq r4, [r3, r6, lsl #12]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle sp, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xa2df7 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xa2e2f @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ ldrbmi r3, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4640d1f1 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x20611cc │ │ │ │ + blt 0x2061204 │ │ │ │ @ instruction: 0x46527839 │ │ │ │ strbmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf9d2f039 │ │ │ │ strb fp, [r9, r0, asr #5]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -sp, lsr #21 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x961204 │ │ │ │ + blx 0x96123c │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa35dd │ │ │ │ + streq pc, [pc, #965] @ 0xa3615 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf9a4f039 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x1161244 │ │ │ │ + blt 0x116127c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @@ -150487,15 +150501,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2ec3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2efb │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85aba19 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150510,15 +150524,15 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r7, asr #20 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9bcf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa36a9 │ │ │ │ + streq pc, [pc, #965] @ 0xa36e1 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150538,15 +150552,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf988f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2f8f │ │ │ │ + strne pc, [pc, #-965] @ 0xa2fc7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab9b3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150563,15 +150577,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf956f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2ff3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa302b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab981 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150588,24 +150602,24 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf924f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3057 │ │ │ │ + strne pc, [pc, #-965] @ 0xa308f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b94f │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e4044 │ │ │ │ + bl 0x2e407c │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf936f039 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150616,22 +150630,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8ecf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa30c7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa30ff │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab917 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4d88 │ │ │ │ + bl 0x2f4dc0 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ strb pc, [r8, fp, ror #17]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ @@ -150639,24 +150653,24 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r5, asr #18 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa38ad │ │ │ │ + streq pc, [pc, #965] @ 0xa38e5 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, pc, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ - bl 0x2b4de4 │ │ │ │ + bl 0x2b4e1c │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ - blx 0x8a17a8 │ │ │ │ + blx 0x8a17e0 │ │ │ │ strb pc, [r6, r0, lsl #25]! @ │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b8d9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150668,22 +150682,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf884f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3197 │ │ │ │ + strne pc, [pc, #-965] @ 0xa31cf │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab8af │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4e58 │ │ │ │ + bl 0x2f4e90 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ strb pc, [r8, sp, ror #16]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150693,22 +150707,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa31fb │ │ │ │ + strne pc, [pc, #-965] @ 0xa3233 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab87d │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4ebc │ │ │ │ + bl 0x2f4ef4 │ │ │ │ @ instruction: 0xf0390181 │ │ │ │ strb pc, [r8, r9, ror #16]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150718,25 +150732,25 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa325f │ │ │ │ + strne pc, [pc, #-965] @ 0xa3297 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b84b │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e424c │ │ │ │ - bl 0x164458 │ │ │ │ + bl 0x2e4284 │ │ │ │ + bl 0x164490 │ │ │ │ @ instruction: 0xf03901c1 │ │ │ │ @ instruction: 0xe7e2f831 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ @@ -150769,25 +150783,25 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r6], -r1, asr #16 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xffb6f7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3ab5 │ │ │ │ + streq pc, [pc, #965] @ 0xa3aed │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffe2f038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3add │ │ │ │ + streq pc, [pc, #965] @ 0xa3b15 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150821,25 +150835,25 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xff4ef7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3b85 │ │ │ │ + streq pc, [pc, #965] @ 0xa3bbd │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xfffaf038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3bad │ │ │ │ + streq pc, [pc, #965] @ 0xa3be5 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bf6b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150907,15 +150921,15 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mcrlt 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a451c │ │ │ │ + bl 0x2a4554 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf038465b │ │ │ │ @ instruction: 0xe7e3ff75 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150924,23 +150938,23 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ strmi pc, [r6], -fp, lsl #30 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ mcr2 7, 4, pc, cr0, cr14, {7} @ │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3d21 │ │ │ │ + streq pc, [pc, #965] @ 0xa3d59 │ │ │ │ andsle r2, r4, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ - bl 0x2a53b8 │ │ │ │ + bl 0x2a53f0 │ │ │ │ vmla.f q8, , d1[0] │ │ │ │ @ instruction: 0xf038058f │ │ │ │ stccs 15, cr15, [r8], {39} @ 0x27 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -151012,16 +151026,16 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a46c0 │ │ │ │ - bl 0x1648cc │ │ │ │ + bl 0x2a46f8 │ │ │ │ + bl 0x164904 │ │ │ │ ldrbmi r0, [fp], -r1, asr #3 │ │ │ │ mcr2 0, 5, pc, cr2, cr8, {1} @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -151061,40 +151075,40 @@ │ │ │ │ @ instruction: 0xf7fe0220 │ │ │ │ strcs pc, [r0], #-3443 @ 0xfffff28d │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0xf02446ca │ │ │ │ @ instruction: 0xf0040901 │ │ │ │ ldrbeq r0, [r2, r1, lsl #16]! │ │ │ │ @ instruction: 0xf85ad518 │ │ │ │ - bl 0x16bc24 │ │ │ │ + bl 0x16bc5c │ │ │ │ @ instruction: 0xf0150788 │ │ │ │ ldrmi r0, [r7], #-1 │ │ │ │ svccc 0x0004d125 │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa37db │ │ │ │ + strne pc, [pc, #-965] @ 0xa3813 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r6], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r8, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, sl, asr #16 │ │ │ │ stmdals r1, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - bls 0x1531c4 │ │ │ │ + bls 0x1531fc │ │ │ │ stmdals r1, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0389303 │ │ │ │ - blls 0x1a3188 │ │ │ │ + blls 0x1a31c0 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r0, lsl #13 │ │ │ │ @ instruction: 0x469946f3 │ │ │ │ @@ -151104,25 +151118,25 @@ │ │ │ │ @ instruction: 0xf1040220 │ │ │ │ @ instruction: 0xf7fe0a10 │ │ │ │ @ instruction: 0xf8cdfd1b │ │ │ │ strmi fp, [r5], -r4 │ │ │ │ ldrtmi r4, [r1], fp, asr #13 │ │ │ │ strle r0, [r4, #-2026] @ 0xfffff816 │ │ │ │ ldrbeq r6, [fp, r6, lsr #16]! │ │ │ │ - strle r4, [pc], #-1118 @ 0xa3c2c │ │ │ │ + strle r4, [pc], #-1118 @ 0xa3c64 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xa3873 │ │ │ │ + strne pc, [pc, #-965] @ 0xa38ab │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blls 0xf5518 │ │ │ │ + blls 0xf5550 │ │ │ │ @ instruction: 0xf0384640 │ │ │ │ ubfx pc, r9, #27, #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r2, lsl #13 │ │ │ │ @@ -151140,15 +151154,15 @@ │ │ │ │ eorcc pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07eb441f │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa38f7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa392f │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ @@ -151156,313 +151170,313 @@ │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r5], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8539003 │ │ │ │ - blls 0x12bd8c │ │ │ │ + blls 0x12bdc4 │ │ │ │ stc2 0, cr15, [r6, #224] @ 0xe0 │ │ │ │ ldrb r9, [r2, r3, lsl #16] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfe68 │ │ │ │ + bleq 0x1dfea0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e948 │ │ │ │ + beq 0x39e980 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3983 │ │ │ │ + strne pc, [pc, #-965] @ 0xa39bb │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5648 │ │ │ │ - blx 0x24a572 │ │ │ │ + blls 0xb5680 │ │ │ │ + blx 0x24a5aa │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322ff8 │ │ │ │ + bl 0x323030 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - ldrhteq sl, [r3], -r8 │ │ │ │ + ldrsbteq sl, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfef0 │ │ │ │ + bleq 0x1dff28 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e9d0 │ │ │ │ + beq 0x39ea08 │ │ │ │ mcrr2 7, 15, pc, r4, cr14 @ │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3a0b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3a43 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb56d0 │ │ │ │ - blx 0x24a5fa │ │ │ │ + blls 0xb5708 │ │ │ │ + blx 0x24a632 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322f70 │ │ │ │ + bl 0x322fa8 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - ldrhteq sl, [r3], -ip │ │ │ │ + ldrsbteq sl, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dff78 │ │ │ │ + bleq 0x1dffb0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ea58 │ │ │ │ + beq 0x39ea90 │ │ │ │ stc2 7, cr15, [r0], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3a93 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3acb │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5758 │ │ │ │ - blx 0x24a682 │ │ │ │ + blls 0xb5790 │ │ │ │ + blx 0x24a6ba │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322ee8 │ │ │ │ + bl 0x322f20 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, r0, asr #11 │ │ │ │ + ldrsbteq sl, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1e0000 │ │ │ │ + bleq 0x1e0038 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39eae0 │ │ │ │ - blx 0xfefe1ece │ │ │ │ + beq 0x39eb18 │ │ │ │ + blx 0xfefe1f06 │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3b1b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3b53 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb57e0 │ │ │ │ - blx 0x24a70a │ │ │ │ + blls 0xb5818 │ │ │ │ + blx 0x24a742 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322e60 │ │ │ │ + bl 0x322e98 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, r4, asr #11 │ │ │ │ + ldrsbteq sl, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfe0e1f46 │ │ │ │ - bleq 0x2e008c │ │ │ │ + blx 0xfe0e1f7e │ │ │ │ + bleq 0x2e00c4 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ab6a │ │ │ │ - blmi 0x4f0368 │ │ │ │ + blx 0x50aba2 │ │ │ │ + blmi 0x4f03a0 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfe86005a │ │ │ │ + blx 0xfe860092 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq sl, r3, r8, asr #11 │ │ │ │ + eorseq sl, r3, r0, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xf61fd2 │ │ │ │ - bleq 0x2e0118 │ │ │ │ + blx 0xf6200a │ │ │ │ + bleq 0x2e0150 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50abf6 │ │ │ │ - blmi 0x4f03f4 │ │ │ │ + blx 0x50ac2e │ │ │ │ + blmi 0x4f042c │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0x16e00e6 │ │ │ │ + blx 0x16e011e │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq sl, r3, ip, asr #11 │ │ │ │ + eorseq sl, r3, r4, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xffde205c │ │ │ │ - bleq 0x2e01a4 │ │ │ │ + blx 0xffde2094 │ │ │ │ + bleq 0x2e01dc │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ac82 │ │ │ │ - blmi 0x4f0480 │ │ │ │ + blx 0x50acba │ │ │ │ + blmi 0x4f04b8 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0x560172 │ │ │ │ + blx 0x5601aa │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r8, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfec620e8 │ │ │ │ - bleq 0x2e0230 │ │ │ │ + blx 0xfec62120 │ │ │ │ + bleq 0x2e0268 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ad0e │ │ │ │ - blmi 0x4f050c │ │ │ │ + blx 0x50ad46 │ │ │ │ + blmi 0x4f0544 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xff3e01fc │ │ │ │ + blx 0xff3e0234 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrsbteq sl, [r3], -r4 │ │ │ │ + eorseq sl, r3, ip, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e02ac │ │ │ │ + bleq 0x1e02e4 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldrtpl pc, [r8], #586 @ 0x24a @ │ │ │ │ + ldrbpl pc, [r0], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ - blx 0x1962180 │ │ │ │ - beq 0x39ed9c │ │ │ │ + blx 0x19621b8 │ │ │ │ + beq 0x39edd4 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28ada2 │ │ │ │ + blx 0x28adda │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0xfe2e0284 │ │ │ │ + blx 0xfe2e02bc │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151472,58 +151486,58 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - ldrpl pc, [ip, sl, asr #4]! │ │ │ │ + ldrbpl pc, [r4, sl, asr #4] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ - blx 0xb621f0 │ │ │ │ - bleq 0x1e0338 │ │ │ │ + blx 0xb62228 │ │ │ │ + bleq 0x1e0370 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24ae12 │ │ │ │ + blx 0x24ae4a │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004fa4f │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230d58 │ │ │ │ + bl 0x230d90 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3e67 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3e9f │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e03a0 │ │ │ │ + bleq 0x1e03d8 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - strbpl pc, [r0], #586 @ 0x24a @ │ │ │ │ + ldrbpl pc, [r8], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf9e8f7fe │ │ │ │ - beq 0x39ee90 │ │ │ │ + beq 0x39eec8 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28ae96 │ │ │ │ + blx 0x28aece │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0x460378 │ │ │ │ + blx 0x4603b0 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151533,31 +151547,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - strbpl pc, [r4, sl, asr #4] @ │ │ │ │ + ldrbpl pc, [ip, sl, asr #4] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf9b0f7fe │ │ │ │ - bleq 0x1e042c │ │ │ │ + bleq 0x1e0464 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24af06 │ │ │ │ + blx 0x24af3e │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004f9d5 │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230e4c │ │ │ │ + bl 0x230e84 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3f5b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3f93 │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -151569,150 +151583,150 @@ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f973 │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4370 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa43a8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5c58 │ │ │ │ + bls 0xf5c90 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf98af038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4bac │ │ │ │ + bl 0x2a4be4 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e7c4 │ │ │ │ + bl 0x22e7fc │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x14643c4 │ │ │ │ + b 0x14643fc │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - ldrsbteq sl, [r3], -r8 │ │ │ │ + ldrshteq sl, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldcmi 0, cr11, [sp], {131} @ 0x83 │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f92d │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa43fc │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4434 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5ce4 │ │ │ │ + bls 0xf5d1c │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf944f038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4c38 │ │ │ │ + bl 0x2a4c70 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e850 │ │ │ │ + bl 0x22e888 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x1464450 │ │ │ │ + b 0x1464488 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - ldrsbteq sl, [r3], -ip │ │ │ │ + ldrshteq sl, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8e4f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e05cc │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4494 │ │ │ │ + bleq 0x1e0604 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa44cc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5d9c │ │ │ │ - blx 0x34acc6 │ │ │ │ + blls 0xb5dd4 │ │ │ │ + blx 0x34acfe │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f8f7 │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - eorseq sl, r3, r0, ror #11 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8a2f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e0650 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4518 │ │ │ │ + bleq 0x1e0688 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4550 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5e20 │ │ │ │ - blx 0x34ad4a │ │ │ │ + blls 0xb5e58 │ │ │ │ + blx 0x34ad82 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f8b5 │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - eorseq sl, r3, r4, ror #11 │ │ │ │ + ldrshteq sl, [r3], -ip │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -r5, ror #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3d99 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3dd1 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf88ef038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151721,27 +151735,27 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq sl, r3, r8, ror #11 │ │ │ │ + eorseq sl, r3, r0, lsl #12 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3e0d │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3e45 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf854f038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151750,190 +151764,190 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq sl, r3, ip, ror #11 │ │ │ │ + eorseq sl, r3, r4, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467270 │ │ │ │ + b 0x14672a8 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, q5, q0 │ │ │ │ - @ instruction: 0xf2c054b8 │ │ │ │ + @ instruction: 0xf2c054d0 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e461c │ │ │ │ + bl 0x1e4654 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4688 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa46c0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242730 │ │ │ │ + bl 0x242768 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b56e0 │ │ │ │ - blx 0x4e7ebe │ │ │ │ + bl 0x2b5718 │ │ │ │ + blx 0x4e7ef6 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7b00 │ │ │ │ - b 0x10b5d3c │ │ │ │ + blcc 0x4a7b38 │ │ │ │ + b 0x10b5d74 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89ef038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467300 │ │ │ │ + b 0x1467338 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, q5, q0 │ │ │ │ - @ instruction: 0xf2c054bc │ │ │ │ + @ instruction: 0xf2c054d4 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e458c │ │ │ │ + bl 0x1e45c4 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4718 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4750 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2427c0 │ │ │ │ + bl 0x2427f8 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5770 │ │ │ │ - blx 0x4e7f4e │ │ │ │ + bl 0x2b57a8 │ │ │ │ + blx 0x4e7f86 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7b90 │ │ │ │ - b 0x10b5dcc │ │ │ │ + blcc 0x4a7bc8 │ │ │ │ + b 0x10b5e04 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf856f038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467390 │ │ │ │ + b 0x14673c8 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, q5, q0 │ │ │ │ - vmls.i d21, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e44fc │ │ │ │ + bl 0x1e4534 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa47a8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa47e0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242850 │ │ │ │ + bl 0x242888 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5800 │ │ │ │ - blx 0x4e7fde │ │ │ │ + bl 0x2b5838 │ │ │ │ + blx 0x4e8016 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7c20 │ │ │ │ - b 0x10b5e5c │ │ │ │ + blcc 0x4a7c58 │ │ │ │ + b 0x10b5e94 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf80ef038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467420 │ │ │ │ + b 0x1467458 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, q5, q0 │ │ │ │ - vmls.i d21, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c054dc │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e446c │ │ │ │ + bl 0x1e44a4 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4838 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4870 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2428e0 │ │ │ │ + bl 0x242918 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5890 │ │ │ │ - blx 0x4e806e │ │ │ │ + bl 0x2b58c8 │ │ │ │ + blx 0x4e80a6 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7cb0 │ │ │ │ - b 0x10b5eec │ │ │ │ + blcc 0x4a7ce8 │ │ │ │ + b 0x10b5f24 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xffc6f037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ - bleq 0x1e09f4 │ │ │ │ + bleq 0x1e0a2c │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2270e0 │ │ │ │ + bl 0x227118 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1361c2 │ │ │ │ - bl 0x268d0c │ │ │ │ - bl 0x1251f0 │ │ │ │ - bpl 0xff5678f8 │ │ │ │ + blx 0x1361fa │ │ │ │ + bl 0x268d44 │ │ │ │ + bl 0x125228 │ │ │ │ + bpl 0xff567930 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3977 @ 0xfffff077 │ │ │ │ - strne pc, [pc, #-965] @ 0xa453b │ │ │ │ + strne pc, [pc, #-965] @ 0xa4573 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151941,38 +151955,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibpl ip, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r4!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 3, pc, cr14, cr13, {7} │ │ │ │ - bleq 0x1e0a90 │ │ │ │ + bleq 0x1e0ac8 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x22717c │ │ │ │ + bl 0x2271b4 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x13625e │ │ │ │ - bl 0x268da8 │ │ │ │ - bl 0x12528c │ │ │ │ - bpl 0xff567994 │ │ │ │ + blx 0x136296 │ │ │ │ + bl 0x268de0 │ │ │ │ + bl 0x1252c4 │ │ │ │ + bpl 0xff5679cc │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3899 @ 0xfffff0c5 │ │ │ │ - strne pc, [pc, #-965] @ 0xa45d7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa460f │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151980,38 +151994,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r8!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr0, cr13, {7} │ │ │ │ - bleq 0x1e0b2c │ │ │ │ + bleq 0x1e0b64 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227218 │ │ │ │ + bl 0x227250 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1362fa │ │ │ │ - bl 0x268e44 │ │ │ │ - bl 0x125328 │ │ │ │ - bpl 0xff567a30 │ │ │ │ + blx 0x136332 │ │ │ │ + bl 0x268e7c │ │ │ │ + bl 0x125360 │ │ │ │ + bpl 0xff567a68 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3821 @ 0xfffff113 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4673 │ │ │ │ + strne pc, [pc, #-965] @ 0xa46ab │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152019,38 +152033,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibpl r4, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibpl ip!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ stc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ - bleq 0x1e0bc8 │ │ │ │ + bleq 0x1e0c00 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2272b4 │ │ │ │ + bl 0x2272ec │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x136396 │ │ │ │ - bl 0x268ee0 │ │ │ │ - bl 0x1253c4 │ │ │ │ - bpl 0xff567acc │ │ │ │ + blx 0x1363ce │ │ │ │ + bl 0x268f18 │ │ │ │ + bl 0x1253fc │ │ │ │ + bpl 0xff567b04 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3743 @ 0xfffff161 │ │ │ │ - strne pc, [pc, #-965] @ 0xa470f │ │ │ │ + strne pc, [pc, #-965] @ 0xa4747 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152059,19 +152073,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ vqdmulh.s d16, d10, d4 │ │ │ │ - @ instruction: 0xf2c054b8 │ │ │ │ + @ instruction: 0xf2c054d0 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276564 │ │ │ │ + bl 0x27659c │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e4174 │ │ │ │ + bl 0x1e41ac │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ mcr2 0, 3, pc, cr4, cr7, {1} @ │ │ │ │ @@ -152086,26 +152100,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - ldrtpl pc, [ip], sl, asr #4 @ │ │ │ │ + ldrbpl pc, [r4], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0cd0 │ │ │ │ + bleq 0x1e0d08 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a7f9c │ │ │ │ - blx 0xe93ba │ │ │ │ + bl 0x3a7fd4 │ │ │ │ + blx 0xe93f2 │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ mcr2 0, 1, pc, cr10, cr7, {1} @ │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152116,19 +152130,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ vqdmulh.s d16, d10, d4 │ │ │ │ - vmls.i d21, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276648 │ │ │ │ + bl 0x276680 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e4090 │ │ │ │ + bl 0x1e40c8 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ ldc2l 0, cr15, [r2, #220]! @ 0xdc │ │ │ │ @@ -152143,51 +152157,51 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - strbpl pc, [r4], sl, asr #4 @ │ │ │ │ + ldrbpl pc, [ip], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0db4 │ │ │ │ + bleq 0x1e0dec │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a8080 │ │ │ │ - blx 0xe949e │ │ │ │ + bl 0x3a80b8 │ │ │ │ + blx 0xe94d6 │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ ldc2 0, cr15, [r8, #220]! @ 0xdc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldrbpl pc, [r8], #586 @ 0x24a @ │ │ │ │ + ldrbtpl pc, [r0], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160e20 │ │ │ │ + bleq 0x160e58 │ │ │ │ ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4933 │ │ │ │ + strne pc, [pc, #-965] @ 0xa496b │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152203,25 +152217,25 @@ │ │ │ │ @ instruction: 0x4653d2f0 │ │ │ │ @ instruction: 0xf0374630 │ │ │ │ ldrb pc, [r6, r5, ror #26] @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldrbpl pc, [ip], #586 @ 0x24a @ │ │ │ │ + ldrbtpl pc, [r4], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160ea8 │ │ │ │ + bleq 0x160ee0 │ │ │ │ stc2l 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa49bb │ │ │ │ + strne pc, [pc, #-965] @ 0xa49f3 │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152239,15 +152253,15 @@ │ │ │ │ ldrb pc, [r6, r1, lsr #26] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - strbtpl pc, [r0], #586 @ 0x24a @ │ │ │ │ + ldrbtpl pc, [r8], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @@ -152272,21 +152286,21 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - strbtpl pc, [r4], #586 @ 0x24a @ │ │ │ │ + ldrbtpl pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ - blx 0xff9e2e7a │ │ │ │ + blx 0xff9e2eb2 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ldrbmi r0, [r6], #-2820 @ 0xfffff4fc │ │ │ │ ldrtmi r9, [fp], -r1, lsl #12 │ │ │ │ strle r0, [sp, #-2026] @ 0xfffff816 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ vmlals.f32 s18, s0, s2 │ │ │ │ @@ -152306,26 +152320,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - stmibpl r8!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeae2ef2 │ │ │ │ + blx 0xfeae2f2a │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cf28 │ │ │ │ + bl 0x12cf60 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x125168 │ │ │ │ + bl 0x1251a0 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ ldc2l 0, cr15, [r2], #-220 @ 0xffffff24 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -152335,116 +152349,116 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - stmibpl ip!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r4, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c62f66 │ │ │ │ + blx 0x1c62f9e │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cf9c │ │ │ │ + bl 0x12cfd4 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x1251dc │ │ │ │ + bl 0x125214 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ ldc2 0, cr15, [r8], #-220 @ 0xffffff24 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc1c4 │ │ │ │ + bl 0xfebfc1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0xff062fd2 │ │ │ │ + blx 0xff06300a │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movweq lr, #23174 @ 0x5a86 │ │ │ │ @ instruction: 0xf8574561 │ │ │ │ - b 0x16d0f4 │ │ │ │ - b 0xfe165c08 │ │ │ │ + b 0x16d12c │ │ │ │ + b 0xfe165c40 │ │ │ │ @ instruction: 0xf8cc0305 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bb5d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc21c │ │ │ │ + bl 0xfebfc254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe663022 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa5048 │ │ │ │ + blx 0xfe66305a │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa5080 │ │ │ │ @ instruction: 0xf1064629 │ │ │ │ @ instruction: 0xf10c020f │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf99cd507 │ │ │ │ - b 0xfe171044 │ │ │ │ - blx 0xfed81fd4 │ │ │ │ - blcc 0x721e58 │ │ │ │ + b 0xfe17107c │ │ │ │ + blx 0xfed8200c │ │ │ │ + blcc 0x721e90 │ │ │ │ vaddl.u8 , d0, d11 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc26c │ │ │ │ + bl 0xfebfc2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1c63072 │ │ │ │ + blx 0x1c630aa │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0xfe176674 │ │ │ │ + b 0xfe1766ac │ │ │ │ @ instruction: 0xf85673e3 │ │ │ │ - blx 0xfed6916c │ │ │ │ + blx 0xfed691a4 │ │ │ │ @ instruction: 0xf1a3f383 │ │ │ │ - b 0x925cf4 │ │ │ │ - b 0xe58b8 │ │ │ │ - b 0x11254c4 │ │ │ │ + b 0x925d2c │ │ │ │ + b 0xe58f0 │ │ │ │ + b 0x11254fc │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc2d4 │ │ │ │ + bl 0xfebfc30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - blx 0xf630da │ │ │ │ + blx 0xf63112 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vshl.s64 d19, d24, #0 │ │ │ │ + vshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf85e0533 │ │ │ │ - blx 0x1874d0c │ │ │ │ + blx 0x1874d44 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -152452,176 +152466,176 @@ │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bacd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc33c │ │ │ │ + bl 0xfebfc374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0x263142 │ │ │ │ + blx 0x26317a │ │ │ │ cdpne 6, 7, cr4, cr2, cr1, {1} │ │ │ │ andcc r3, r1, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ - blx 0xfed831b0 │ │ │ │ - blcc 0x6e1f74 │ │ │ │ + blx 0xfed831e8 │ │ │ │ + blcc 0x6e1fac │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000baa9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc384 │ │ │ │ + bl 0xfebfc3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff963188 │ │ │ │ + blx 0xff9631c0 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccs 0x0002f83e │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @ instruction: 0xf8564575 │ │ │ │ @ instruction: 0xf1a21031 │ │ │ │ - b 0x965a04 │ │ │ │ - b 0xe5dcc │ │ │ │ - b 0x11655d4 │ │ │ │ + b 0x965a3c │ │ │ │ + b 0xe5e04 │ │ │ │ + b 0x116560c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc3e8 │ │ │ │ + bl 0xfebfc420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfece31ec │ │ │ │ + blx 0xfece3224 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865a3c │ │ │ │ + blx 0x1865a74 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blx 0xfed69258 │ │ │ │ + blx 0xfed69290 │ │ │ │ ldrbmi pc, [r2, #-899]! @ 0xfffffc7d @ │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000ba47 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc448 │ │ │ │ + bl 0xfebfc480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfe0e324c │ │ │ │ + blx 0xfe0e3284 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf83e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r5, #-2651]! @ 0xfffff5a5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ - b 0x951cf0 │ │ │ │ - b 0x165a8c │ │ │ │ - b 0x1165e90 │ │ │ │ + b 0x951d28 │ │ │ │ + b 0x165ac4 │ │ │ │ + b 0x1165ec8 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc4a8 │ │ │ │ + bl 0xfebfc4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x14e32ac │ │ │ │ + blx 0x14e32e4 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865afc │ │ │ │ + blx 0x1865b34 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blt 0x769318 │ │ │ │ + blt 0x769350 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe1813d4 │ │ │ │ - b 0x165efc │ │ │ │ - b 0xfe165f08 │ │ │ │ + b 0xfe18140c │ │ │ │ + b 0x165f34 │ │ │ │ + b 0xfe165f40 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc504 │ │ │ │ + bl 0xfebfc53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x863310 │ │ │ │ + blx 0x863348 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ @ instruction: 0xf1051f31 │ │ │ │ - blx 0x1865b58 │ │ │ │ + blx 0x1865b90 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ ldrbmi r6, [r2, #-60]! @ 0xffffffc4 │ │ │ │ teqmi r3, #544768 @ 0x85000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b9bb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc560 │ │ │ │ + bl 0xfebfc598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9f4f7fd │ │ │ │ @ instruction: 0xf64a4601 │ │ │ │ - @ instruction: 0xf2c03cb8 │ │ │ │ + @ instruction: 0xf2c03cd0 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbclt r4, lr, #48, 12 @ 0x3000000 │ │ │ │ stmdavs fp!, {r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ strbeq lr, [r6, ip, lsl #22] │ │ │ │ smlabtcs pc, r1, r3, pc @ │ │ │ │ eors pc, r6, ip, asr r8 @ │ │ │ │ stmdavs r6!, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ rsbsmi r6, r3, pc, ror r8 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdavs r6!, {r0, r1, r4, r5, r6, lr}^ │ │ │ │ - b 0xfe23d430 │ │ │ │ + b 0xfe23d468 │ │ │ │ eorsmi r0, fp, r2, lsl #6 │ │ │ │ eorsvc pc, r1, ip, asr r8 @ │ │ │ │ rsbvs r4, r3, r3, ror r0 │ │ │ │ biceq lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldmdavs lr, {r0, r5, r7, fp, sp, lr}^ │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ - blt 0x793c08 │ │ │ │ + blt 0x793c40 │ │ │ │ eorsmi r4, sl, sl, asr #32 │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b979 │ │ │ │ @@ -152629,114 +152643,114 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r2], r6, lsl #12 │ │ │ │ @ instruction: 0xf9b0f7fd │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ - ldrtcc pc, [r8], #1610 @ 0x64a @ │ │ │ │ + ldrbcc pc, [r0], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf6cf2500 │ │ │ │ @ instruction: 0xf1aa75ff │ │ │ │ strtmi r0, [r4], r8, lsl #28 │ │ │ │ ldrbtmi r9, [r0], r1, lsl #12 │ │ │ │ svcmi 0x0008f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0008f851 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ - bl 0x3b6b30 │ │ │ │ - b 0x1465f50 │ │ │ │ + bl 0x3b6b68 │ │ │ │ + b 0x1465f88 │ │ │ │ @ instruction: 0xf8de4304 │ │ │ │ @ instruction: 0xf85c6004 │ │ │ │ @ instruction: 0xf8d29039 │ │ │ │ - b 0x119144c │ │ │ │ - b 0x1f6098 │ │ │ │ - b 0x176c5c │ │ │ │ - b 0x1125c5c │ │ │ │ + b 0x1191484 │ │ │ │ + b 0x1f60d0 │ │ │ │ + b 0x176c94 │ │ │ │ + b 0x1125c94 │ │ │ │ addslt r4, fp, #20, 4 @ 0x40000001 │ │ │ │ - b 0x117f580 │ │ │ │ - b 0xfe16606c │ │ │ │ - b 0xfe126074 │ │ │ │ - b 0x165c6c │ │ │ │ - b 0x126084 │ │ │ │ - b 0xfe165c90 │ │ │ │ - b 0xfe126084 │ │ │ │ + b 0x117f5b8 │ │ │ │ + b 0xfe1660a4 │ │ │ │ + b 0xfe1260ac │ │ │ │ + b 0x165ca4 │ │ │ │ + b 0x1260bc │ │ │ │ + b 0xfe165cc8 │ │ │ │ + b 0xfe1260bc │ │ │ │ andvs r0, fp, r4, lsl #4 │ │ │ │ bicsle r6, r0, sl, asr #32 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ svclt 0x0000b927 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc688 │ │ │ │ + bl 0xfebfc6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf960f7fd │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ @ instruction: 0x46280233 │ │ │ │ stmdavs r7!, {r0, r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i16 d22, #177 @ 0x00b1 │ │ │ │ - bl 0x12e0ec │ │ │ │ + bl 0x12e124 │ │ │ │ @ instruction: 0xf8520cc5 │ │ │ │ ldmdavs r5!, {r0, r2, r4, r5, sp, lr, pc}^ │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ - b 0x1f56b4 │ │ │ │ + b 0x1f56ec │ │ │ │ rsbsmi r0, sp, lr, lsl #10 │ │ │ │ stmdavs r5!, {r0, r2, r5, sp, lr}^ │ │ │ │ eorsvc pc, r3, r2, asr r8 @ │ │ │ │ - b 0xf5674 │ │ │ │ + b 0xf56ac │ │ │ │ rsbmi r0, r9, ip, lsl #2 │ │ │ │ - bl 0x13d65c │ │ │ │ + bl 0x13d694 │ │ │ │ ldmib r6, {r0, r1, r6, r7, r8}^ │ │ │ │ @ instruction: 0xf8d12302 │ │ │ │ ldmib r4, {r2, lr, pc}^ │ │ │ │ rsbmi r1, sl, r2, lsl #10 │ │ │ │ eorsmi r4, fp, fp, asr #32 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ submi r4, fp, sl, rrx │ │ │ │ adcvs r6, r3, r2, ror #1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc708 │ │ │ │ + bl 0xfebfc740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf920f7fd │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - @ instruction: 0xf2c03cb8 │ │ │ │ + @ instruction: 0xf2c03cd0 │ │ │ │ stmdavs r7!, {r0, r1, r4, r5, sl, fp} │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1342177280 @ 0xb0000000 │ │ │ │ - bl 0x3ae16c │ │ │ │ + bl 0x3ae1a4 │ │ │ │ rsbsmi r0, sl, r1, asr #13 │ │ │ │ eorsne pc, r1, ip, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ rsbsmi r6, r9, r2, ror r8 │ │ │ │ stmdavs r7!, {r1, r2, r3, r5, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe27d5cc │ │ │ │ - b 0x925964 │ │ │ │ - bl 0x3a5d54 │ │ │ │ + b 0xfe27d604 │ │ │ │ + b 0x92599c │ │ │ │ + bl 0x3a5d8c │ │ │ │ rsbsmi r0, sl, r3, asr #3 │ │ │ │ @ instruction: 0xf85c6062 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sp}^ │ │ │ │ stmdavs fp, {r1, r8, r9, sl, lr, pc}^ │ │ │ │ ldrdvs lr, [r2, -r5] │ │ │ │ streq lr, [r6, #-2700] @ 0xfffff574 │ │ │ │ - b 0x935750 │ │ │ │ - b 0x965d84 │ │ │ │ + b 0x935788 │ │ │ │ + b 0x965dbc │ │ │ │ rsbsmi r0, fp, r1, lsl #6 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ movwcs lr, #10692 @ 0x29c4 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc78c │ │ │ │ + bl 0xfebfc7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf8def7fd │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ strle r0, [r5, #-1986] @ 0xfffff83e │ │ │ │ @@ -152745,23 +152759,23 @@ │ │ │ │ andvc r4, sl, r2, asr r2 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc7d0 │ │ │ │ + bl 0xfebfc808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8562b00 │ │ │ │ svclt 0x00b81031 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ @@ -152769,49 +152783,49 @@ │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc830 │ │ │ │ + bl 0xfebfc868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf88cf7fd │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ @ instruction: 0xf85e020c │ │ │ │ - blx 0x1875268 │ │ │ │ + blx 0x18752a0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blcs 0xa96a0 │ │ │ │ + blcs 0xa96d8 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ ldrbmi r4, [r2, #-107]! @ 0xffffff95 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b823 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc890 │ │ │ │ + bl 0xfebfc8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf85cf7fd │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - @ instruction: 0xf2c03cb8 │ │ │ │ + @ instruction: 0xf2c03cd0 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3adcb8 │ │ │ │ + bl 0x3adcf0 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ orrcs pc, r0, #35 @ 0x23 │ │ │ │ @@ -152827,25 +152841,25 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bfdf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc918 │ │ │ │ + bl 0xfebfc950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf818f7fd │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - @ instruction: 0xf2c03cb8 │ │ │ │ + @ instruction: 0xf2c03cd0 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3b5b40 │ │ │ │ + bl 0x3b5b78 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ @@ -152861,15 +152875,15 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc9a0 │ │ │ │ + bl 0xfebfc9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xffd4f7fc │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -152878,188 +152892,188 @@ │ │ │ │ subsmi r7, r2, #1703936 @ 0x1a0000 │ │ │ │ stccs 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc9e4 │ │ │ │ + bl 0xfebfca1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xffb2f7fc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f83e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x004af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfca40 │ │ │ │ + bl 0xfebfca78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff84f7fc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1866094 │ │ │ │ + blx 0x18660cc │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ subsmi r1, fp, #15 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe18196c │ │ │ │ - b 0x166494 │ │ │ │ - b 0xfe1664a0 │ │ │ │ + b 0xfe1819a4 │ │ │ │ + b 0x1664cc │ │ │ │ + b 0xfe1664d8 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x001cf7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfca9c │ │ │ │ + bl 0xfebfcad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff56f7fc │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - @ instruction: 0xf2c03cb8 │ │ │ │ + @ instruction: 0xf2c03cd0 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e100 │ │ │ │ - bl 0x3a5cd4 │ │ │ │ + b 0xfe26e138 │ │ │ │ + bl 0x3a5d0c │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf0816036 │ │ │ │ eorsmi r2, r1, r0, lsl #3 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bda78 │ │ │ │ + bl 0x3bdab0 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ - b 0x1359f8 │ │ │ │ + b 0x135a30 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcb28 │ │ │ │ + bl 0xfebfcb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff10f7fc │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - @ instruction: 0xf2c03cb8 │ │ │ │ + @ instruction: 0xf2c03cd0 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e18c │ │ │ │ - bl 0x3a5d60 │ │ │ │ + b 0xfe26e1c4 │ │ │ │ + bl 0x3a5d98 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf1016036 │ │ │ │ eorsmi r4, r1, r0, lsl #2 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdb04 │ │ │ │ + bl 0x3bdb3c │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ - b 0x135a84 │ │ │ │ + b 0x135abc │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000be91 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145de0 │ │ │ │ + bl 0x145e18 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dac4 │ │ │ │ + bl 0x14dafc │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xfe249abc │ │ │ │ + b 0xfe249af4 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e200 │ │ │ │ + b 0x19e238 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ - b 0xfe1fda98 │ │ │ │ + b 0xfe1fdad0 │ │ │ │ subsmi r0, r5, r1, lsl #6 │ │ │ │ streq lr, [r9], -r6, lsl #20 │ │ │ │ - b 0x175b0c │ │ │ │ - b 0xfe22664c │ │ │ │ + b 0x175b44 │ │ │ │ + b 0xfe226684 │ │ │ │ subsmi r0, r5, lr, lsl #12 │ │ │ │ adcvs r4, r6, fp, asr #32 │ │ │ │ rscvs r6, r5, r3, rrx │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr14, cr12, {7} @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145e64 │ │ │ │ + bl 0x145e9c │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14db48 │ │ │ │ + bl 0x14db80 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xac9b40 │ │ │ │ + b 0xac9b78 │ │ │ │ ldmib r4, {r1, r2, r8, r9}^ │ │ │ │ - b 0x19e284 │ │ │ │ + b 0x19e2bc │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [r6], -lr, lsr #20 │ │ │ │ - b 0x8fdb1c │ │ │ │ - b 0x9266a8 │ │ │ │ - b 0x226eac │ │ │ │ + b 0x8fdb54 │ │ │ │ + b 0x9266e0 │ │ │ │ + b 0x226ee4 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153068,32 +153082,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 2, pc, cr2, cr12, {7} @ │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145eec │ │ │ │ + bl 0x145f24 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dbd0 │ │ │ │ + bl 0x14dc08 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xa49bc8 │ │ │ │ + b 0xa49c00 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e30c │ │ │ │ + b 0x19e344 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsr #20 │ │ │ │ - b 0x9fdba4 │ │ │ │ - b 0x9e6720 │ │ │ │ - b 0x226f28 │ │ │ │ + b 0x9fdbdc │ │ │ │ + b 0x9e6758 │ │ │ │ + b 0x226f60 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153101,189 +153115,189 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - adcscc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + sbcscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e44f2 │ │ │ │ + blx 0xfe0e452a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1517a4 │ │ │ │ + bl 0x1517dc │ │ │ │ eormi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x1c9bc0 │ │ │ │ - b 0xfe1a6bdc │ │ │ │ + b 0x1c9bf8 │ │ │ │ + b 0xfe1a6c14 │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd7f │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - adcscc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + sbcscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4582 │ │ │ │ + blx 0xfe0e45ba │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x9edc54 │ │ │ │ - bl 0x12702c │ │ │ │ + b 0x9edc8c │ │ │ │ + bl 0x127064 │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211d10 │ │ │ │ + b 0xfe211d48 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x9bdc78 │ │ │ │ - b 0xfe1a6c70 │ │ │ │ - b 0x1a6c6c │ │ │ │ - b 0xfe1a6c74 │ │ │ │ + b 0x9bdcb0 │ │ │ │ + b 0xfe1a6ca8 │ │ │ │ + b 0x1a6ca4 │ │ │ │ + b 0xfe1a6cac │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - adcscc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + sbcscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4612 │ │ │ │ + blx 0xfe0e464a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1518c4 │ │ │ │ + bl 0x1518fc │ │ │ │ @ instruction: 0x432509cb │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x11c9ce0 │ │ │ │ - b 0xfe1a6cfc │ │ │ │ + b 0x11c9d18 │ │ │ │ + b 0xfe1a6d34 │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bcef │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - adcscc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + sbcscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e46a2 │ │ │ │ + blx 0xfe0e46da │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x19edd74 │ │ │ │ - bl 0x12714c │ │ │ │ + b 0x19eddac │ │ │ │ + bl 0x127184 │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211e30 │ │ │ │ + b 0xfe211e68 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x19bdd98 │ │ │ │ - b 0xfe1a6d90 │ │ │ │ - b 0x1a6d8c │ │ │ │ - b 0xfe1a6d94 │ │ │ │ + b 0x19bddd0 │ │ │ │ + b 0xfe1a6dc8 │ │ │ │ + b 0x1a6dc4 │ │ │ │ + b 0xfe1a6dcc │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - adcscc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + sbcscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4732 │ │ │ │ + blx 0xfe0e476a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1519e4 │ │ │ │ + bl 0x151a1c │ │ │ │ rsbmi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0xfe1c9e00 │ │ │ │ - b 0xfe1a6e1c │ │ │ │ + b 0xfe1c9e38 │ │ │ │ + b 0xfe1a6e54 │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bc5f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd018 │ │ │ │ + bl 0xfebfd050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr7, {4} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153303,39 +153317,39 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fc6f │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - b 0x176fb4 │ │ │ │ - b 0x926ab0 │ │ │ │ - b 0x11666b4 │ │ │ │ + b 0x176fec │ │ │ │ + b 0x926ae8 │ │ │ │ + b 0x11666ec │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bc05 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -153346,15 +153360,15 @@ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bbd1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd134 │ │ │ │ + bl 0xfebfd16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr9, {0} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153363,69 +153377,69 @@ │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ @ instruction: 0xf8011be4 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfeb63f68 │ │ │ │ + bllt 0xfeb63fa0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fbe1 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1e63fd0 │ │ │ │ + bllt 0x1e64008 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xfec63fee │ │ │ │ + blx 0xfec64026 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - bl 0xfe9d611c │ │ │ │ - b 0xfe1a7050 │ │ │ │ - b 0x1a7050 │ │ │ │ - b 0xfe1a7068 │ │ │ │ + bl 0xfe9d6154 │ │ │ │ + b 0xfe1a7088 │ │ │ │ + b 0x1a7088 │ │ │ │ + b 0xfe1a70a0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1164038 │ │ │ │ + bllt 0x1164070 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd250 │ │ │ │ + bl 0xfebfd288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ vmovne.8 d11[7], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153446,64 +153460,64 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fb51 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c1 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ vqrdmlah.s d15, d8, d3 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffa640f0 │ │ │ │ + blt 0xffa64128 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x86410e │ │ │ │ + blx 0x864146 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0x2d623e │ │ │ │ - b 0xfe1e3160 │ │ │ │ - b 0x1a7170 │ │ │ │ - b 0xfe1a7188 │ │ │ │ + blx 0x2d6276 │ │ │ │ + b 0xfe1e3198 │ │ │ │ + b 0x1a71a8 │ │ │ │ + b 0xfe1a71c0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfed64158 │ │ │ │ + blt 0xfed64190 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xffb64174 │ │ │ │ - adcscc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + blx 0xffb641ac │ │ │ │ + sbcscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf9170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r9 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153520,76 +153534,76 @@ │ │ │ │ svclt 0x0000ba7f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0xfee641dc │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + blx 0xfee64214 │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x18762b0 │ │ │ │ + blx 0x18762e8 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5a9e2e │ │ │ │ - b 0xfe1e3240 │ │ │ │ - b 0x1a722c │ │ │ │ - b 0xfe1a7260 │ │ │ │ + blx 0x5a9e66 │ │ │ │ + b 0xfe1e3278 │ │ │ │ + b 0x1a7264 │ │ │ │ + b 0xfe1a7298 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1364228 │ │ │ │ + blt 0x1364260 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - blx 0xfe164244 │ │ │ │ + blx 0xfe16427c │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4402f4 │ │ │ │ + bl 0x44032c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f12b2 │ │ │ │ + blx 0xfe0f12ea │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e418 │ │ │ │ + bl 0x43e450 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e396 │ │ │ │ + blx 0xfe13e3ce │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x2642b0 │ │ │ │ + blt 0x2642e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0x10642cc │ │ │ │ - adcscc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + blx 0x1064304 │ │ │ │ + sbcscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf8170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153606,61 +153620,61 @@ │ │ │ │ svclt 0x0000b9d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0x364334 │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + blx 0x36436c │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x1876408 │ │ │ │ + blx 0x1876440 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2a9f86 │ │ │ │ - b 0xfe1e3388 │ │ │ │ - b 0x1a7384 │ │ │ │ - b 0xfe1a73b8 │ │ │ │ + blx 0x2a9fbe │ │ │ │ + b 0xfe1e33c0 │ │ │ │ + b 0x1a73bc │ │ │ │ + b 0xfe1a73f0 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fc │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44044c │ │ │ │ + bl 0x440484 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f140a │ │ │ │ + blx 0xfe8f1442 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e570 │ │ │ │ + bl 0x43e5a8 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e4ee │ │ │ │ + blx 0xfe93e526 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -153670,85 +153684,85 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2449] @ 0xfffff66f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf9160733 │ │ │ │ - blx 0x1872494 │ │ │ │ + blx 0x18724cc │ │ │ │ @ instruction: 0xf915fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570c86 │ │ │ │ - b 0x923088 │ │ │ │ - b 0x16689c │ │ │ │ - b 0x11670a0 │ │ │ │ + blx 0x570cbe │ │ │ │ + b 0x9230c0 │ │ │ │ + b 0x1668d4 │ │ │ │ + b 0x11670d8 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b925 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x1876568 │ │ │ │ + blx 0x18765a0 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5aa0e6 │ │ │ │ - b 0xfe1e34f8 │ │ │ │ - b 0x1a74f8 │ │ │ │ - b 0xfe1a7518 │ │ │ │ + blx 0x5aa11e │ │ │ │ + b 0xfe1e3530 │ │ │ │ + b 0x1a7530 │ │ │ │ + b 0xfe1a7550 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4405ac │ │ │ │ + bl 0x4405e4 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f156a │ │ │ │ + blx 0xfe0f15a2 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e6d0 │ │ │ │ + bl 0x43e708 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e64e │ │ │ │ + blx 0xfe13e686 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -153758,99 +153772,99 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2273] @ 0xfffff71f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf8160733 │ │ │ │ - blx 0x18725f4 │ │ │ │ + blx 0x187262c │ │ │ │ @ instruction: 0xf815fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570de6 │ │ │ │ - b 0x9231e8 │ │ │ │ - b 0x1669fc │ │ │ │ - b 0x1167200 │ │ │ │ + blx 0x570e1e │ │ │ │ + b 0x923220 │ │ │ │ + b 0x166a34 │ │ │ │ + b 0x1167238 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b875 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf8acf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x18766c8 │ │ │ │ + blx 0x1876700 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2aa246 │ │ │ │ - b 0xfe1e3648 │ │ │ │ - b 0x1a7658 │ │ │ │ - b 0xfe1a7678 │ │ │ │ + blx 0x2aa27e │ │ │ │ + b 0xfe1e3680 │ │ │ │ + b 0x1a7690 │ │ │ │ + b 0xfe1a76b0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf876f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44070c │ │ │ │ + bl 0x440744 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f16ca │ │ │ │ + blx 0xfe8f1702 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e830 │ │ │ │ + bl 0x43e868 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e7ae │ │ │ │ + blx 0xfe93e7e6 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00faf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82ef7fc │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153861,27 +153875,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe7c0 │ │ │ │ - b 0xfe0e6b4c │ │ │ │ + b 0xfe7f8 │ │ │ │ + b 0xfe0e6b84 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00bcf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153892,27 +153906,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe83c │ │ │ │ - b 0xfe0e6bc8 │ │ │ │ + b 0xfe874 │ │ │ │ + b 0xfe0e6c00 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x007ef7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb2f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153923,27 +153937,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe8b8 │ │ │ │ - b 0xfe0e6c44 │ │ │ │ + b 0xfe8f0 │ │ │ │ + b 0xfe0e6c7c │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0040f7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff74f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153954,22 +153968,22 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe934 │ │ │ │ - b 0xfe0e6cc0 │ │ │ │ + b 0xfe96c │ │ │ │ + b 0xfe0e6cf8 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0002f7fb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdad0 │ │ │ │ + bl 0xfebfdb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ qasxmi pc, r1, fp @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -153990,15 +154004,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7ff11 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154014,34 +154028,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfe2d6abe │ │ │ │ - b 0xfe1c79e0 │ │ │ │ - b 0x1a79f0 │ │ │ │ - b 0xfe1a7a08 │ │ │ │ + blx 0xfe2d6af6 │ │ │ │ + b 0xfe1c7a18 │ │ │ │ + b 0x1a7a28 │ │ │ │ + b 0xfe1a7a40 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdbf0 │ │ │ │ + bl 0xfebfdc28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -fp, lsr #29 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154061,15 +154075,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fe83 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154085,34 +154099,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 2, pc, cr0, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svchi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfead6bda │ │ │ │ - b 0xfe1c7afc │ │ │ │ - b 0x1a7b0c │ │ │ │ - b 0xfe1a7b24 │ │ │ │ + blx 0xfead6c12 │ │ │ │ + b 0xfe1c7b34 │ │ │ │ + b 0x1a7b44 │ │ │ │ + b 0xfe1a7b5c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdd0c │ │ │ │ + bl 0xfebfdd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621fe1d │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154135,15 +154149,15 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf44ffdf1 │ │ │ │ @ instruction: 0xf1a74800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154159,36 +154173,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xff2f81d6 │ │ │ │ - blx 0x188fc40 │ │ │ │ + blx 0xff2f820e │ │ │ │ + blx 0x188fc78 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aac54 │ │ │ │ + b 0xfe2aac8c │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6d10 │ │ │ │ - b 0xfe1a7c54 │ │ │ │ + b 0x1d6d48 │ │ │ │ + b 0xfe1a7c8c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfde3c │ │ │ │ + bl 0xfebfde74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -r5, lsl #27 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154209,15 +154223,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fd5b │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r1, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154234,36 +154248,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xffaf8302 │ │ │ │ - blx 0x188fd6c │ │ │ │ + blx 0xffaf833a │ │ │ │ + blx 0x188fda4 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aad80 │ │ │ │ + b 0xfe2aadb8 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6e3c │ │ │ │ - b 0xfe1a7d80 │ │ │ │ + b 0x1d6e74 │ │ │ │ + b 0xfe1a7db8 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdf68 │ │ │ │ + bl 0xfebfdfa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr15, {7} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154283,60 +154297,60 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], {251} @ 0xfb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216cac │ │ │ │ - b 0x1e7a24 │ │ │ │ - b 0x927a24 │ │ │ │ + b 0x216ce4 │ │ │ │ + b 0x1e7a5c │ │ │ │ + b 0x927a5c │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, sl, cr11 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256d14 │ │ │ │ - b 0xfe227e8c │ │ │ │ + b 0xfe256d4c │ │ │ │ + b 0xfe227ec4 │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe08c │ │ │ │ + bl 0xfebfe0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr13, {2} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154345,70 +154359,70 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x003842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x64ebc │ │ │ │ + bllt 0x64ef4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ ldc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216bcc │ │ │ │ - b 0x1e7b44 │ │ │ │ - b 0x927b44 │ │ │ │ + b 0x216c04 │ │ │ │ + b 0x1e7b7c │ │ │ │ + b 0x927b7c │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff364f24 │ │ │ │ + bllt 0xff364f5c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256c34 │ │ │ │ - b 0xfe227fac │ │ │ │ + b 0xfe256c6c │ │ │ │ + b 0xfe227fe4 │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb95 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe1ac │ │ │ │ + bl 0xfebfe1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vnmulne.f64 d31, d27, d13 │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154418,70 +154432,70 @@ │ │ │ │ mulvc r0, r3, r9 │ │ │ │ svclt 0x00a842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1be4fe0 │ │ │ │ + bllt 0x1be5018 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe9e4ffe │ │ │ │ + blx 0xfe9e5036 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216f90 │ │ │ │ - b 0x1e7c68 │ │ │ │ - b 0x927c68 │ │ │ │ + b 0x216fc8 │ │ │ │ + b 0x1e7ca0 │ │ │ │ + b 0x927ca0 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xee5048 │ │ │ │ + bllt 0xee5080 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0x1ce5066 │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + blx 0x1ce509e │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256ff8 │ │ │ │ - b 0xfe2280d0 │ │ │ │ + b 0xfe257030 │ │ │ │ + b 0xfe228108 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe2d0 │ │ │ │ + bl 0xfebfe308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vmovne.8 d11[5], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154490,109 +154504,109 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x002842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff7e5100 │ │ │ │ + blt 0xff7e5138 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0x5e511e │ │ │ │ + blx 0x5e5156 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216fb0 │ │ │ │ - b 0x1e7d88 │ │ │ │ - b 0x927d88 │ │ │ │ + b 0x216fe8 │ │ │ │ + b 0x1e7dc0 │ │ │ │ + b 0x927dc0 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeae5168 │ │ │ │ + blt 0xfeae51a0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xff8e5184 │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + blx 0xff8e51bc │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe257018 │ │ │ │ - b 0xfe2281f0 │ │ │ │ + b 0xfe257050 │ │ │ │ + b 0xfe228228 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe3f0 │ │ │ │ + bl 0xfebfe428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107faab │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa7224 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa725c │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ @ instruction: 0xf91e3101 │ │ │ │ - bne 0xfe7b2e20 │ │ │ │ + bne 0xfe7b2e58 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rsbslt fp, r4, #172, 30 @ 0x2b0 │ │ │ │ strbeq fp, [r3, r4, ror #4] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x126522c │ │ │ │ + blt 0x1265264 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x2065248 │ │ │ │ + blx 0x2065280 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f93c │ │ │ │ svccs 0x0002f93e │ │ │ │ addsmi r1, sl, #880640 @ 0xd7000 │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00cc3f02 │ │ │ │ - blx 0x493b88 │ │ │ │ + blx 0x493bc0 │ │ │ │ vabdl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf856008f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154601,49 +154615,49 @@ │ │ │ │ svclt 0x0000ba0d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x11e52bc │ │ │ │ + blx 0x11e52f4 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec57258 │ │ │ │ - blx 0x186a30c │ │ │ │ - b 0xfe3e6d00 │ │ │ │ + bl 0xfec57290 │ │ │ │ + blx 0x186a344 │ │ │ │ + b 0xfe3e6d38 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe52c │ │ │ │ + bl 0xfebfe564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107fa0d │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa7360 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa7398 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf81e3101 │ │ │ │ - bne 0xfe7b2f5c │ │ │ │ + bne 0xfe7b2f94 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rscslt fp, r4, #44, 30 @ 0xb0 │ │ │ │ strbeq fp, [r3, r4, ror #5] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ @@ -154655,23 +154669,23 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7f9df │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ svcne 0x0002f835 │ │ │ │ addsmi r1, r9, #827392 @ 0xca000 │ │ │ │ stmdaeq r1, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ svclt 0x008c3f02 │ │ │ │ - blx 0x893e10 │ │ │ │ + blx 0x893e48 │ │ │ │ vsubl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ ldrbmi r1, [r6, #-49]! @ 0xffffffcf │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @@ -154682,115 +154696,115 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf9a6f7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec57294 │ │ │ │ - blx 0x186a448 │ │ │ │ - b 0xfe3e6e3c │ │ │ │ + bl 0xfec572cc │ │ │ │ + blx 0x186a480 │ │ │ │ + b 0xfe3e6e74 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b937 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe668 │ │ │ │ + bl 0xfebfe6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -pc, ror #18 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa74cd │ │ │ │ + strhle r4, [pc, #41] @ 0xa7505 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb40f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svchi 0x0002f831 │ │ │ │ - b 0x146d7e4 │ │ │ │ - bl 0x1144084 │ │ │ │ + b 0x146d81c │ │ │ │ + bl 0x11440bc │ │ │ │ @ instruction: 0xf85672e7 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x1178a9c │ │ │ │ - b 0xac4414 │ │ │ │ - b 0x167d2c │ │ │ │ - b 0x1168130 │ │ │ │ + b 0x1178ad4 │ │ │ │ + b 0xac444c │ │ │ │ + b 0x167d64 │ │ │ │ + b 0x1168168 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf90cf7fb │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13b8b48 │ │ │ │ - b 0xfe286894 │ │ │ │ - b 0x1a85b8 │ │ │ │ - b 0xfe1a85ac │ │ │ │ + b 0x13b8b80 │ │ │ │ + b 0xfe2868cc │ │ │ │ + b 0x1a85f0 │ │ │ │ + b 0xfe1a85e4 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe7a4 │ │ │ │ + bl 0xfebfe7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f8d1 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154810,24 +154824,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8aaf7fb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x1877228 │ │ │ │ + blx 0x1877260 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x573238 │ │ │ │ + bl 0x573270 │ │ │ │ @ instruction: 0xf8570309 │ │ │ │ - bl 0x1207718 │ │ │ │ + bl 0x1207750 │ │ │ │ strbmi r0, [r6, #-2309]! @ 0xfffff6fb │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154838,66 +154852,66 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf86ef7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187b2a8 │ │ │ │ + blx 0x187b2e0 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cb2b8 │ │ │ │ + bl 0x5cb2f0 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124b794 │ │ │ │ + bl 0x124b7cc │ │ │ │ ldrbmi r0, [r2, #-1030]! @ 0xfffffbfa │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bffb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe8e0 │ │ │ │ + bl 0xfebfe918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f833 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, r9, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa7745 │ │ │ │ + strhle r4, [pc, #41] @ 0xa777d │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf80af7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93c │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @@ -154918,38 +154932,38 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xffcef7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svcls 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c09ebb4 │ │ │ │ stmiavc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x1ad42f8 │ │ │ │ - b 0x1485b90 │ │ │ │ + bl 0x1ad4330 │ │ │ │ + b 0x1485bc8 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13ab830 │ │ │ │ + b 0x13ab868 │ │ │ │ ldrbmi r7, [r2, #-3272]! @ 0xfffff338 │ │ │ │ eorshi pc, r4, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2695 @ 0xfffff579 │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bf5b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfea20 │ │ │ │ + bl 0xfebfea58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ qadd8mi pc, r1, r3 @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154968,24 +154982,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xff6cf7fa │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf83eb2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xfed734b0 │ │ │ │ + bl 0xfed734e8 │ │ │ │ @ instruction: 0xf8560308 │ │ │ │ - bl 0x1ac398c │ │ │ │ + bl 0x1ac39c4 │ │ │ │ strbmi r0, [r5, #-2056]! @ 0xfffff7f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ bicvc lr, r8, #274432 @ 0x43000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154996,44 +155010,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1478ef4 │ │ │ │ - b 0x13aaaa0 │ │ │ │ - b 0xfe286c58 │ │ │ │ - b 0x1a8968 │ │ │ │ - b 0xfe1a895c │ │ │ │ + b 0x1478f2c │ │ │ │ + b 0x13aaad8 │ │ │ │ + b 0xfe286c90 │ │ │ │ + b 0x1a89a0 │ │ │ │ + b 0xfe1a8994 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeb54 │ │ │ │ + bl 0xfebfeb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fef9 │ │ │ │ @ instruction: 0x46393eff │ │ │ │ - ldclcc 1, cr15, [pc], #20 @ 0xa7984 │ │ │ │ + ldclcc 1, cr15, [pc], #20 @ 0xa79bc │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ svccc 0x0001f91e │ │ │ │ svccs 0x0001f91c │ │ │ │ svclt 0x00bc1dd5 │ │ │ │ sbcslt r1, sp, #57409536 @ 0x36c0000 │ │ │ │ subsmi sp, r5, #11264 @ 0x2c00 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ @@ -155046,38 +155060,38 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r0, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfebc4 │ │ │ │ + bl 0xfebfebfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r2, lr, lsl #12 │ │ │ │ addslt r1, sl, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf93e1f02 │ │ │ │ @ instruction: 0xf1113f02 │ │ │ │ - blle 0xff9eb65c │ │ │ │ + blle 0xff9eb694 │ │ │ │ stmdbcs r0, {r1, r3, r6, r9, lr} │ │ │ │ addmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f290f │ │ │ │ svclt 0x00d80200 │ │ │ │ bfi fp, sl, #5, #25 │ │ │ │ addslt r4, sl, #-1073741820 @ 0xc0000004 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ @@ -155087,53 +155101,53 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ @ instruction: 0xf8564f04 │ │ │ │ @ instruction: 0xf114ef04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc lr!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x1457970 │ │ │ │ - blle 0x226ac4 │ │ │ │ + blx 0x14579a8 │ │ │ │ + blle 0x226afc │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8578 │ │ │ │ + b 0xfe3b85b0 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d7bb0 │ │ │ │ - b 0xfe1a8aec │ │ │ │ + b 0x1d7be8 │ │ │ │ + b 0xfe1a8b24 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfecd4 │ │ │ │ + bl 0xfebfed0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4639fe39 │ │ │ │ @ instruction: 0xf1061e62 │ │ │ │ @ instruction: 0xf1073cff │ │ │ │ @ instruction: 0xf91c0e10 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svclt 0x00b81ddc │ │ │ │ - blle 0x3b1300 │ │ │ │ + blle 0x3b1338 │ │ │ │ subsmi r7, lr, #20, 16 @ 0x140000 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ rsclt r4, r6, #244 @ 0xf4 │ │ │ │ addsmi sp, ip, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80600 │ │ │ │ strbeq fp, [r3, r6, ror #5] │ │ │ │ @@ -155141,85 +155155,85 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q11, d0, d1 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -r1, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfed40 │ │ │ │ + bl 0xfebfed78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477dd0 │ │ │ │ + blcs 0x477e08 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d010 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9f03a8 │ │ │ │ + blle 0xff9f03e0 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8518 │ │ │ │ + blcs 0xb8550 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ ldrb fp, [sp, sl, lsl #5] │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd85 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42ac04 │ │ │ │ + blle 0x42ac3c │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ stceq 1, cr15, [r0], {196} @ 0xc4 │ │ │ │ svclt 0x00b82c00 │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ @ instruction: 0x2c1fdb05 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457b80 │ │ │ │ - blx 0x18a6c34 │ │ │ │ + blx 0x457bb8 │ │ │ │ + blx 0x18a6c6c │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd3f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfee58 │ │ │ │ + bl 0xfebfee90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fd77 │ │ │ │ @ instruction: 0x46393cff │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @@ -155231,37 +155245,37 @@ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q9, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ @ instruction: 0xf10c3f01 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ - blle 0xffc2f41c │ │ │ │ + blle 0xffc2f454 │ │ │ │ mulpl r0, ip, r9 │ │ │ │ - blcs 0xb8c18 │ │ │ │ + blcs 0xb8c50 │ │ │ │ tstmi r5, r3, ror #21 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ ubfx fp, r2, #5, #3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeed4 │ │ │ │ + bl 0xfebfef0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ ldc2 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477f64 │ │ │ │ + blcs 0x477f9c │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ @@ -155270,120 +155284,120 @@ │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ andcs r0, r0, #512 @ 0x200 │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9bcdbe6 │ │ │ │ bicsmi r1, sl, #0 │ │ │ │ - ble 0xff772944 │ │ │ │ + ble 0xff77297c │ │ │ │ @ instruction: 0xf0014111 │ │ │ │ - bl 0x128550 │ │ │ │ + bl 0x128588 │ │ │ │ addslt r0, r2, #268435462 @ 0x10000006 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf8d6db0b │ │ │ │ - b 0x1c9fda0 │ │ │ │ + b 0x1c9fdd8 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457d10 │ │ │ │ - blx 0x18a6dc4 │ │ │ │ + blx 0x457d48 │ │ │ │ + blx 0x18a6dfc │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0x1456fbc │ │ │ │ + blx 0x1456ff4 │ │ │ │ @ instruction: 0xf00efe0c │ │ │ │ - bl 0x3aadec │ │ │ │ + bl 0x3aae24 │ │ │ │ strb r0, [r2, lr, ror #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeff4 │ │ │ │ + bl 0xfebff02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r1, #-16] │ │ │ │ stc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ - blx 0x45fe58 │ │ │ │ - blcs 0x2a7624 │ │ │ │ + blx 0x45fe90 │ │ │ │ + blcs 0x2a765c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1897d80 │ │ │ │ + blx 0x1897db8 │ │ │ │ strbeq pc, [r3, lr, lsl #25] @ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf915d017 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffbaae48 │ │ │ │ + blle 0xffbaae80 │ │ │ │ mul r0, r2, r8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - ble 0xff832a54 │ │ │ │ + ble 0xff832a8c │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4620e7dd │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff078 │ │ │ │ + bl 0xfebff0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x478108 │ │ │ │ + blcs 0x478140 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d014 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xff9f06e0 │ │ │ │ + blle 0xff9f0718 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8e50 │ │ │ │ + blcs 0xb8e88 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ andeq pc, r1, #1 │ │ │ │ subseq lr, r1, #2048 @ 0x800 │ │ │ │ bfi fp, r2, #5, #21 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bbe5 │ │ │ │ @@ -155391,45 +155405,45 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x0020f114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36af44 │ │ │ │ + blle 0x36af7c │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ - blle 0x772f50 │ │ │ │ + blle 0x772f88 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8a34 │ │ │ │ + b 0xfe3b8a6c │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d806c │ │ │ │ - b 0xfe1a8fa8 │ │ │ │ + b 0x1d80a4 │ │ │ │ + b 0xfe1a8fe0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe965f70 │ │ │ │ + bllt 0xfe965fa8 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff1a0 │ │ │ │ + bl 0xfebff1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4621fbd3 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155439,80 +155453,80 @@ │ │ │ │ mulvs r0, r2, r9 │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1d65fd0 │ │ │ │ + bllt 0x1d66008 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfeb65fee │ │ │ │ + blx 0xfeb66026 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ movweq lr, #11033 @ 0x2b19 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r9, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf1423301 │ │ │ │ @ instruction: 0xf8560200 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x11795dc │ │ │ │ - b 0xa84f54 │ │ │ │ - b 0x169c70 │ │ │ │ - b 0x1168c74 │ │ │ │ + b 0x1179614 │ │ │ │ + b 0xa84f8c │ │ │ │ + b 0x169ca8 │ │ │ │ + b 0x1168cac │ │ │ │ andhi r0, fp, r7, lsl #6 │ │ │ │ @ instruction: 0x4620d1de │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xde604c │ │ │ │ + bllt 0xde6084 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x1be606a │ │ │ │ + blx 0x1be60a2 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x147968c │ │ │ │ - b 0x13ab238 │ │ │ │ - b 0xfe2873dc │ │ │ │ - b 0x1a9100 │ │ │ │ - b 0xfe1a90f4 │ │ │ │ + b 0x14796c4 │ │ │ │ + b 0x13ab270 │ │ │ │ + b 0xfe287414 │ │ │ │ + b 0x1a9138 │ │ │ │ + b 0xfe1a912c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ @ instruction: 0x4628d1dc │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffde60cc │ │ │ │ + blt 0xffde6104 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff2ec │ │ │ │ + bl 0xfebff324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ strtmi pc, [r1], -sp, lsr #22 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155521,37 +155535,37 @@ │ │ │ │ ldmdavc r6, {r0, r1, r5, fp, ip, sp, lr} │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff466118 │ │ │ │ + blt 0xff466150 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x266136 │ │ │ │ + blx 0x26616e │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf83c2200 │ │ │ │ - blx 0x1877d70 │ │ │ │ + blx 0x1877da8 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x587d80 │ │ │ │ + bl 0x587db8 │ │ │ │ @ instruction: 0xf8560309 │ │ │ │ @ instruction: 0xf1038038 │ │ │ │ - bl 0x1128d88 │ │ │ │ - b 0xa6a590 │ │ │ │ + bl 0x1128dc0 │ │ │ │ + b 0xa6a5c8 │ │ │ │ strbmi r0, [r5, #-1800]! @ 0xfffff8f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -155559,97 +155573,97 @@ │ │ │ │ svclt 0x0000ba91 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xff2e61b0 │ │ │ │ + blx 0xff2e61e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187bdf4 │ │ │ │ + blx 0x187be2c │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cbe04 │ │ │ │ + bl 0x5cbe3c │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124c2e0 │ │ │ │ + bl 0x124c318 │ │ │ │ @ instruction: 0xf11c0406 │ │ │ │ @ instruction: 0xf1440c01 │ │ │ │ ldrbmi r0, [r2, #-1024]! @ 0xfffffc00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000ba51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff434 │ │ │ │ + bl 0xfebff46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strcs r9, [r0], #-1025 @ 0xfffffbff │ │ │ │ strls r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x26623a │ │ │ │ + blx 0x266272 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff46c │ │ │ │ + bl 0xfebff4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf04f9401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xffae6274 │ │ │ │ + blx 0xffae62ac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff4a8 │ │ │ │ + bl 0xfebff4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ strls r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ - blx 0xff4662a8 │ │ │ │ + blx 0xff4662e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff4dc │ │ │ │ + bl 0xfebff514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04f4401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ - blx 0xfede62dc │ │ │ │ + blx 0xfede6314 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff510 │ │ │ │ + bl 0xfebff548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155658,15 +155672,15 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x1263cc │ │ │ │ + blvc 0x126404 │ │ │ │ @ instruction: 0xf8061bdb │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ @@ -155684,18 +155698,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ @ instruction: 0xf1ffb98b │ │ │ │ - svclt 0x0000fa4b │ │ │ │ + svclt 0x0000fa4f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff5c8 │ │ │ │ + bl 0xfebff600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, ip, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155704,45 +155718,45 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x1664fc │ │ │ │ + blvc 0x166534 │ │ │ │ @ instruction: 0xf8261bd2 │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ ldrtmi r0, [sl], #-3074 @ 0xfffff3fe │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf1a5d1e4 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29cc18 │ │ │ │ - blls 0x2024d4 │ │ │ │ + blmi 0x29cc50 │ │ │ │ + blls 0x20250c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r6!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9e6f1ff │ │ │ │ + @ instruction: 0xf9eaf1ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155756,28 +155770,28 @@ │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ - bne 0x1bec58c │ │ │ │ - blpl 0x1e65ec │ │ │ │ + bne 0x1bec5c4 │ │ │ │ + blpl 0x1e6624 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ andsvs r4, r9, r9, lsr #8 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x0032e7e2 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1875d40 │ │ │ │ + blx 0x1875d78 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ eorsne pc, ip, r7, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ @@ -155786,18 +155800,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ @ instruction: 0xf1ffb8bf │ │ │ │ - svclt 0x0000f97f │ │ │ │ + svclt 0x0000f983 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff760 │ │ │ │ + bl 0xfebff798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155806,44 +155820,44 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x12661c │ │ │ │ + blvc 0x126654 │ │ │ │ @ instruction: 0xf806443b │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ - bl 0xfe96bdc8 │ │ │ │ + bl 0xfe96be00 │ │ │ │ @ instruction: 0xf8060307 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ @ instruction: 0xf10c0313 │ │ │ │ strbeq r0, [r2, r1, lsl #24] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf44 │ │ │ │ @ instruction: 0xf8012000 │ │ │ │ ldrmi r2, [ip, #3073] @ 0xc01 │ │ │ │ - blmi 0x29cdb4 │ │ │ │ - blls 0x20265c │ │ │ │ + blmi 0x29cdec │ │ │ │ + blls 0x202694 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf922f1ff │ │ │ │ + @ instruction: 0xf926f1ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff818 │ │ │ │ + bl 0xfebff850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, sp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155852,46 +155866,46 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x16674c │ │ │ │ + blvc 0x166784 │ │ │ │ @ instruction: 0xf826443a │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ - bl 0xfe92b684 │ │ │ │ + bl 0xfe92b6bc │ │ │ │ @ instruction: 0xf8260207 │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970770 │ │ │ │ - b 0x1292b4 │ │ │ │ - b 0x1168eb4 │ │ │ │ + b 0x9707a8 │ │ │ │ + b 0x1292ec │ │ │ │ + b 0x1168eec │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1ffbffd │ │ │ │ - svclt 0x0000f8bd │ │ │ │ + svclt 0x0000f8c1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155906,47 +155920,47 @@ │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ strtmi r1, [r9], #-44 @ 0xffffffd4 │ │ │ │ - blne 0x1e6840 │ │ │ │ + blne 0x1e6878 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ streq lr, [r1, #-2981] @ 0xfffff45b │ │ │ │ andle r6, r1, sp, lsl r0 │ │ │ │ strb r3, [r1, r4, lsl #6]! │ │ │ │ @ instruction: 0xf64a1f32 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcpl 0x0004f852 │ │ │ │ - blcc 0x1e68e8 │ │ │ │ + blcc 0x1e6920 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574296 │ │ │ │ - b 0xfe16c86c │ │ │ │ - b 0x169394 │ │ │ │ - b 0xfe169388 │ │ │ │ + b 0xfe16c8a4 │ │ │ │ + b 0x1693cc │ │ │ │ + b 0xfe1693c0 │ │ │ │ andsvs r0, r3, r5, lsl #6 │ │ │ │ - blmi 0x29cf3c │ │ │ │ - blls 0x2027f8 │ │ │ │ + blmi 0x29cf74 │ │ │ │ + blls 0x202830 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0094f7f9 │ │ │ │ - @ instruction: 0xf854f1ff │ │ │ │ + @ instruction: 0xf858f1ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff9b4 │ │ │ │ + bl 0xfebff9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -155956,24 +155970,24 @@ │ │ │ │ @ instruction: 0x4677469c │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ andeq pc, r1, #12 │ │ │ │ svccc 0x0001f916 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ - bne 0xfe773400 │ │ │ │ + bne 0xfe773438 │ │ │ │ andeq pc, r1, #12 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf807085b │ │ │ │ @ instruction: 0xf9163f01 │ │ │ │ - bcs 0xb8414 │ │ │ │ + bcs 0xb844c │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc18d2 │ │ │ │ - b 0x146c460 │ │ │ │ + b 0x146c498 │ │ │ │ @ instruction: 0xf8070252 │ │ │ │ bicsle r2, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -155983,18 +155997,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febf35 │ │ │ │ - svclt 0x0000fff5 │ │ │ │ + svclt 0x0000fff9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffa74 │ │ │ │ + bl 0xfebffaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, pc, lsr #22 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156004,53 +156018,53 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10e │ │ │ │ - bl 0xfed9b4c4 │ │ │ │ + bl 0xfed9b4fc │ │ │ │ @ instruction: 0xf002030c │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ @ instruction: 0xf827085b │ │ │ │ @ instruction: 0xf9363f02 │ │ │ │ @ instruction: 0xf1bc3f02 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xcc04f931 │ │ │ │ - bl 0x7b4ce4 │ │ │ │ - bcs 0x2ab8ec │ │ │ │ + bl 0x7b4d1c │ │ │ │ + bcs 0x2ab924 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f827 │ │ │ │ @ instruction: 0xf1a5d1dd │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29d0d0 │ │ │ │ - blls 0x20298c │ │ │ │ + blmi 0x29d108 │ │ │ │ + blls 0x2029c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr10, cr9, {7} @ │ │ │ │ - @ instruction: 0xff8af1fe │ │ │ │ + @ instruction: 0xff8ef1fe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa3b4 │ │ │ │ + blmi 0xdfa3ec │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr8, cr9, {7} │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156058,55 +156072,55 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x148ca2c │ │ │ │ - bl 0xfedc8528 │ │ │ │ - bl 0x1c299c0 │ │ │ │ + b 0x148ca64 │ │ │ │ + bl 0xfedc8560 │ │ │ │ + bl 0x1c299f8 │ │ │ │ stmdaeq r4!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6ab4 │ │ │ │ + blmi 0x1e6aec │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eor pc, r6, r1, asr r8 @ │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r4], #-2846 @ 0xfffff4e2 │ │ │ │ vfmsvc.f64 d30, d14, d9 │ │ │ │ - b 0x14741dc │ │ │ │ - b 0x11a9b20 │ │ │ │ + b 0x1474214 │ │ │ │ + b 0x11a9b58 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6b60 │ │ │ │ + blcc 0x1e6b98 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cacc │ │ │ │ - b 0x169618 │ │ │ │ - b 0xfe169608 │ │ │ │ + b 0xfe16cb04 │ │ │ │ + b 0x169650 │ │ │ │ + b 0xfe169640 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d1c0 │ │ │ │ - blls 0x202a78 │ │ │ │ + blmi 0x29d1f8 │ │ │ │ + blls 0x202ab0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr4, cr9, {7} │ │ │ │ - @ instruction: 0xff14f1fe │ │ │ │ + @ instruction: 0xff18f1fe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffc34 │ │ │ │ + bl 0xfebffc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156121,19 +156135,19 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ ldmne r2, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8070852 │ │ │ │ @ instruction: 0xf00c2f01 │ │ │ │ @ instruction: 0xf10c0201 │ │ │ │ @ instruction: 0xf9160c01 │ │ │ │ - bcs 0xb8694 │ │ │ │ + bcs 0xb86cc │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc1a9b │ │ │ │ - b 0x146c6e0 │ │ │ │ + b 0x146c718 │ │ │ │ @ instruction: 0xf8070353 │ │ │ │ bicsle r3, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156143,18 +156157,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febdf5 │ │ │ │ - svclt 0x0000feb5 │ │ │ │ + svclt 0x0000feb9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffcf4 │ │ │ │ + bl 0xfebffd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156164,54 +156178,54 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10f │ │ │ │ - bl 0x7db744 │ │ │ │ - b 0x146bb4c │ │ │ │ + bl 0x7db77c │ │ │ │ + b 0x146bb84 │ │ │ │ @ instruction: 0xf8270c5c │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ svccc 0x0002f936 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d0ef │ │ │ │ tstcc r2, r4, lsl #24 │ │ │ │ movweq lr, #52147 @ 0xcbb3 │ │ │ │ - b 0x1473384 │ │ │ │ + b 0x14733bc │ │ │ │ @ instruction: 0xf8270353 │ │ │ │ bicsle r3, ip, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970c58 │ │ │ │ - b 0x12979c │ │ │ │ - b 0x116939c │ │ │ │ + b 0x970c90 │ │ │ │ + b 0x1297d4 │ │ │ │ + b 0x11693d4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febd89 │ │ │ │ - svclt 0x0000fe49 │ │ │ │ + svclt 0x0000fe4d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa638 │ │ │ │ + blmi 0xdfa670 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ ldc2 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156219,52 +156233,52 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x14a0cb0 │ │ │ │ - bl 0x8473ac │ │ │ │ - bl 0x12e9c30 │ │ │ │ + b 0x14a0ce8 │ │ │ │ + bl 0x8473e4 │ │ │ │ + bl 0x12e9c68 │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6d38 │ │ │ │ + blmi 0x1e6d70 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eorls pc, r6, r1, asr r8 @ │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ streq lr, [r9], #-2996 @ 0xfffff44c │ │ │ │ vfmsvc.f64 d30, d9, d30 │ │ │ │ - b 0x1474460 │ │ │ │ - b 0x11a9da4 │ │ │ │ + b 0x1474498 │ │ │ │ + b 0x11a9ddc │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6de4 │ │ │ │ + blcc 0x1e6e1c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cd50 │ │ │ │ - b 0x16989c │ │ │ │ - b 0xfe16988c │ │ │ │ + b 0xfe16cd88 │ │ │ │ + b 0x1698d4 │ │ │ │ + b 0xfe1698c4 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d444 │ │ │ │ - blls 0x202cfc │ │ │ │ + blmi 0x29d47c │ │ │ │ + blls 0x202d34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ - ldc2l 1, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ + ldc2l 1, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @@ -156272,23 +156286,23 @@ │ │ │ │ stc2l 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ - blx 0xfe16bcee │ │ │ │ + blx 0xfe16bd26 │ │ │ │ ldmibeq fp, {r1, r9, ip, sp}^ │ │ │ │ movtvs lr, #10819 @ 0x2a43 │ │ │ │ stmibeq r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibne r2!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0004b2db │ │ │ │ cmncs pc, #164, 12 @ 0xa400000 │ │ │ │ andvc fp, fp, r4, lsl #2 │ │ │ │ - b 0x1275110 │ │ │ │ + b 0x1275148 │ │ │ │ vabdl.u8 q8, d0, d12 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r1, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @@ -156297,22 +156311,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf93c2200 │ │ │ │ @ instruction: 0xf04f7f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - blx 0xfe178972 │ │ │ │ - bleq 0xff776988 │ │ │ │ + blx 0xfe1789aa │ │ │ │ + bleq 0xff7769c0 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ stmdbmi r0, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ stmibcc r7!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf000bf0c │ │ │ │ addslt r0, pc, #65536 @ 0x10000 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @@ -156334,181 +156348,181 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ ldc2 7, cr15, [lr], #996 @ 0x3e4 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a41f33 │ │ │ │ @ instruction: 0xf1040e04 │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ strtmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8532600 │ │ │ │ - blx 0xfe1bca16 │ │ │ │ - b 0x1499e38 │ │ │ │ - b 0x13c817c │ │ │ │ + blx 0xfe1bca4e │ │ │ │ + b 0x1499e70 │ │ │ │ + b 0x13c81b4 │ │ │ │ strbne r0, [r4, r4, asr #24]! │ │ │ │ svclt 0x0008454c │ │ │ │ sbclt r4, r4, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r5, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorsmi pc, r4, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3ba400 │ │ │ │ - b 0xfe1a9e4c │ │ │ │ + b 0x3ba438 │ │ │ │ + b 0xfe1a9e84 │ │ │ │ andvs r0, ip, r6, lsl #8 │ │ │ │ @ instruction: 0xb115d1da │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - bleq 0x4e5288 │ │ │ │ + bleq 0x4e52c0 │ │ │ │ andls r3, r3, r1, lsl #26 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #14 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9152640 │ │ │ │ ldrtmi sl, [r2], -r1, lsl #30 │ │ │ │ svcls 0x0001f91e │ │ │ │ @ instruction: 0xf000463b │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - blx 0xff32be9e │ │ │ │ + blx 0xff32bed6 │ │ │ │ ldrmi r2, [r1], r9, lsl #7 │ │ │ │ stmib sp, {r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldmibeq r2, {r9, fp, ip, pc}^ │ │ │ │ - b 0x114fab0 │ │ │ │ + b 0x114fae8 │ │ │ │ @ instruction: 0xf1a26243 │ │ │ │ - b 0x16eb4b4 │ │ │ │ + b 0x16eb4ec │ │ │ │ sbcslt r1, r2, #3719168 @ 0x38c000 │ │ │ │ strtmi fp, [r4], r4, lsl #30 │ │ │ │ tstlt r4, pc, ror r2 │ │ │ │ tstcc r1, sl │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, sl, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bls 0x19cee4 │ │ │ │ + bls 0x19cf1c │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bbf1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blcc 0xfeee6830 │ │ │ │ - bleq 0xda5a0c │ │ │ │ + blcc 0xff4e6868 │ │ │ │ + bleq 0xda5a44 │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff2f273a │ │ │ │ + blx 0xff2f2772 │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff54b344 │ │ │ │ - b 0x114fb4c │ │ │ │ - blx 0x879858 │ │ │ │ + bleq 0xff54b37c │ │ │ │ + b 0x114fb84 │ │ │ │ + blx 0x879890 │ │ │ │ @ instruction: 0xf5a2f882 │ │ │ │ - b 0x1539754 │ │ │ │ + b 0x153978c │ │ │ │ sbclt r3, r2, #805306382 @ 0x3000000e │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470601 │ │ │ │ teqmi r7, #16711680 @ 0xff0000 │ │ │ │ eorscs pc, r2, fp, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x97a6c4 │ │ │ │ - b 0x2a9b80 │ │ │ │ - b 0x116af84 │ │ │ │ + b 0x97a6fc │ │ │ │ + b 0x2a9bb8 │ │ │ │ + b 0x116afbc │ │ │ │ @ instruction: 0xf8a10808 │ │ │ │ bicsle r8, r1, r0 │ │ │ │ - bls 0x195404 │ │ │ │ + bls 0x19543c │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bb99 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ - bcc 0xfeee68e0 │ │ │ │ - beq 0xda5abc │ │ │ │ + bcc 0xff4e6918 │ │ │ │ + beq 0xda5af4 │ │ │ │ strcs r9, [r0, -r1] │ │ │ │ - blx 0xff366faa │ │ │ │ + blx 0xff366fe2 │ │ │ │ stmibmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x00331f21 │ │ │ │ @ instruction: 0xf1051f2c │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ @ instruction: 0xf8544b00 │ │ │ │ @ instruction: 0xf04f5f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbmi r6, [r6], r4, lsl #30 │ │ │ │ - blx 0xff23ab1a │ │ │ │ + blx 0xff23ab52 │ │ │ │ sbclt ip, r6, #5, 28 @ 0x50 │ │ │ │ ldrbvc lr, [ip, #2639] @ 0xa4f │ │ │ │ eorsgt pc, r6, sl, asr r8 @ │ │ │ │ strbeq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845c6 │ │ │ │ @ instruction: 0xf851455d │ │ │ │ svclt 0x00046f04 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x12791e8 │ │ │ │ - b 0x1eac38 │ │ │ │ + b 0x1279220 │ │ │ │ + b 0x1eac70 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ rsbsmi r1, r5, pc │ │ │ │ mulvs sp, r4, r2 │ │ │ │ @ instruction: 0xb11fd1d7 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x12e7020 │ │ │ │ + bllt 0x12e7058 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0xfe0e703e │ │ │ │ + blx 0xfe0e7076 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ @ instruction: 0xf1043d01 │ │ │ │ @ instruction: 0xf1013eff │ │ │ │ ssatmi r0, #25, r0, lsl #18 │ │ │ │ svccs 0x0001f81e │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svccc 0x0001f815 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x12af2e8 │ │ │ │ + bl 0x12af320 │ │ │ │ @ instruction: 0xf5b30208 │ │ │ │ @ instruction: 0xf1727f80 │ │ │ │ sbcslt r0, fp, #0, 4 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ strdlt r2, [r4, -pc] │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ @@ -156521,36 +156535,36 @@ │ │ │ │ svclt 0x0000bb0d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0x11e70b6 │ │ │ │ + blx 0x11e70ee │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf1a72500 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ stccc 8, cr0, [r2], {51} @ 0x33 │ │ │ │ strtmi r3, [sl], -lr, lsl #14 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f834 │ │ │ │ - beq 0xe5234 │ │ │ │ + beq 0xe526c │ │ │ │ @ instruction: 0xf858185b │ │ │ │ - bl 0x114d1e4 │ │ │ │ + bl 0x114d21c │ │ │ │ @ instruction: 0xf5b30102 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf83c0100 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b29b │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x906118 │ │ │ │ - b 0x169544 │ │ │ │ - b 0x11e9d48 │ │ │ │ + b 0x906150 │ │ │ │ + b 0x16957c │ │ │ │ + b 0x11e9d80 │ │ │ │ movwmi r0, #46346 @ 0xb50a │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4577 │ │ │ │ bicsle r3, r9, r0 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -156558,34 +156572,34 @@ │ │ │ │ svclt 0x0000bac3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ - blx 0xfff67148 │ │ │ │ + blx 0xfff67180 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ @ instruction: 0xf1a41f3b │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ strtmi r0, [lr], ip, lsl #4 │ │ │ │ svchi 0x0004f85c │ │ │ │ - beq 0xe52c0 │ │ │ │ + beq 0xe52f8 │ │ │ │ svcmi 0x0004f853 │ │ │ │ streq lr, [r8], #-2836 @ 0xfffff4ec │ │ │ │ stmdaeq lr, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x187659c │ │ │ │ + blx 0x18765d4 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1210db8 │ │ │ │ + b 0x1210df0 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ - b 0xfe2ed1ec │ │ │ │ + b 0xfe2ed224 │ │ │ │ strbmi r0, [r2, #-1028]! @ 0xfffffbfc │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, fp, ip │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -156595,26 +156609,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfece71dc │ │ │ │ + blx 0xfece7214 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9160401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x72c214 │ │ │ │ - b 0x1469a24 │ │ │ │ - bl 0x11861a8 │ │ │ │ - bcs 0xfe0c61c8 │ │ │ │ - beq 0xe57f0 │ │ │ │ + bl 0x72c24c │ │ │ │ + b 0x1469a5c │ │ │ │ + bl 0x11861e0 │ │ │ │ + bcs 0xfe0c6200 │ │ │ │ + beq 0xe5828 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156631,60 +156645,60 @@ │ │ │ │ svclt 0x0000ba31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x1ae726c │ │ │ │ + blx 0x1ae72a4 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9893b0 │ │ │ │ - b 0x129ef0 │ │ │ │ - b 0x1129af4 │ │ │ │ + b 0x9893e8 │ │ │ │ + b 0x129f28 │ │ │ │ + b 0x1129b2c │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0x710ef0 │ │ │ │ - b 0x1469af8 │ │ │ │ - bl 0x118627c │ │ │ │ + bl 0x710f28 │ │ │ │ + b 0x1469b30 │ │ │ │ + bl 0x11862b4 │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eb6fc │ │ │ │ + blle 0xff4eb734 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x567318 │ │ │ │ + blx 0x567350 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156694,17 +156708,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1250f94 │ │ │ │ + b 0x1250fcc │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad3c8 │ │ │ │ + b 0xfe1ad400 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -156723,15 +156737,15 @@ │ │ │ │ @ instruction: 0xf9bef7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf81e2700 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ @ instruction: 0xf8160c00 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ - bne 0xfe76a3fc │ │ │ │ + bne 0xfe76a434 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ sbcslt r4, fp, #411041792 @ 0x18800000 │ │ │ │ @ instruction: 0x4663bfbc │ │ │ │ smlatblt r4, r4, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -156747,29 +156761,29 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x187906c │ │ │ │ + blx 0x18790a4 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf04f2f02 │ │ │ │ - bne 0xfe76b870 │ │ │ │ + bne 0xfe76b8a8 │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ svclt 0x00a8454a │ │ │ │ @ instruction: 0xf831b29a │ │ │ │ svclt 0x00bc3f02 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0x96b890 │ │ │ │ - b 0x12a0b0 │ │ │ │ + b 0x96b8c8 │ │ │ │ + b 0x12a0e8 │ │ │ │ tstmi r3, #8, 4 @ 0x80000000 │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ @ instruction: 0xb115d1dd │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ @@ -156779,33 +156793,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf944f7f9 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff9cd108 │ │ │ │ + blne 0xff9cd140 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ strcs fp, [r0], #-4028 @ 0xfffff044 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x1baaa4 │ │ │ │ - b 0xfe1aa53c │ │ │ │ + b 0x1baadc │ │ │ │ + b 0xfe1aa574 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1df │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -156818,19 +156832,19 @@ │ │ │ │ @ instruction: 0xf900f7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfed6c574 │ │ │ │ - b 0x1469da0 │ │ │ │ - bl 0x1986508 │ │ │ │ - bcs 0xfe0c6528 │ │ │ │ - beq 0xe5b50 │ │ │ │ + bl 0xfed6c5ac │ │ │ │ + b 0x1469dd8 │ │ │ │ + bl 0x1986540 │ │ │ │ + bcs 0xfe0c6560 │ │ │ │ + beq 0xe5b88 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156851,40 +156865,40 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8b8f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x989710 │ │ │ │ - b 0x12a250 │ │ │ │ - b 0x1129e54 │ │ │ │ + b 0x989748 │ │ │ │ + b 0x12a288 │ │ │ │ + b 0x1129e8c │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0xfed91250 │ │ │ │ - b 0x1469e70 │ │ │ │ - bl 0x19865dc │ │ │ │ + bl 0xfed91288 │ │ │ │ + b 0x1469ea8 │ │ │ │ + bl 0x1986614 │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eba5c │ │ │ │ + blle 0xff4eba94 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -156892,15 +156906,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf862f7f9 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156910,68 +156924,68 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x12512f4 │ │ │ │ + b 0x125132c │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad728 │ │ │ │ + b 0xfe1ad760 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bfdd │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [pc, r0, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec00924 │ │ │ │ + bl 0xfec0095c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf106f811 │ │ │ │ @ instruction: 0xf1053eff │ │ │ │ @ instruction: 0x46393cff │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf91c2500 │ │ │ │ @ instruction: 0xf91e3f01 │ │ │ │ - ldclne 15, cr2, [pc, #4] @ 0xa9754 │ │ │ │ + ldclne 15, cr2, [pc, #4] @ 0xa978c │ │ │ │ bfine sp, r7, (invalid: 20:19) │ │ │ │ streq pc, [r1, -r0] │ │ │ │ sbcslt r2, fp, #0, 4 │ │ │ │ andvc fp, fp, r7, lsl #2 │ │ │ │ tstcc r1, sl, lsr #6 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #5 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ - blcs 0xd9618 │ │ │ │ - blcs 0x2a03d8 │ │ │ │ - blx 0x1607f4 │ │ │ │ + blcs 0xd9650 │ │ │ │ + blcs 0x2a0410 │ │ │ │ + blx 0x16082c │ │ │ │ subslt pc, pc, #201326592 @ 0xc000000 │ │ │ │ svclt 0x000242bb │ │ │ │ andcs fp, r0, #-1342177267 @ 0xb000000d │ │ │ │ streq pc, [r1, -r0] │ │ │ │ bicsmi sp, r3, #222 @ 0xde │ │ │ │ andeq pc, r1, #0 │ │ │ │ svceq 0x00db4617 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ @ instruction: 0xe7d5b2db │ │ │ │ @ instruction: 0xf000425b │ │ │ │ - blx 0x112b3bc │ │ │ │ + blx 0x112b3f4 │ │ │ │ andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xe7cdb2db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ strb r0, [r7, r1, lsl #14] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -156980,35 +156994,35 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04fffb7 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14920 @ 0x3a48 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85745b6 │ │ │ │ - b 0x94d908 │ │ │ │ - b 0xea44c │ │ │ │ - b 0x1169c50 │ │ │ │ + b 0x94d940 │ │ │ │ + b 0xea484 │ │ │ │ + b 0x1169c88 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r4, r0 │ │ │ │ svccs 0x0002f915 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff112 │ │ │ │ - bcs 0xe07c0 │ │ │ │ - bcs 0x4a048c │ │ │ │ - blx 0x1a08a0 │ │ │ │ + bcs 0xe07f8 │ │ │ │ + bcs 0x4a04c4 │ │ │ │ + blx 0x1a08d8 │ │ │ │ andslt pc, r1, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0004428a │ │ │ │ movwcs fp, #657 @ 0x291 │ │ │ │ bicsmi sp, fp, #214 @ 0xd6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -157027,42 +157041,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xff54f7f8 │ │ │ │ @ instruction: 0xf64a1f3b │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ svcne 0x00290e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf9135f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ strcs r1, [r0, #-2028] @ 0xfffff814 │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xbed4e0 │ │ │ │ + blle 0xbed518 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x2209a8 │ │ │ │ - blx 0x11e690c │ │ │ │ + blx 0x2209e0 │ │ │ │ + blx 0x11e6944 │ │ │ │ strbmi pc, [r5, #-2056] @ 0xfffff7f8 @ │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ mvnmi sp, #5 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x186ad08 │ │ │ │ + blx 0x186ad40 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi sp, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorspl pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1baea8 │ │ │ │ - b 0xfe1aa938 │ │ │ │ + b 0x1baee0 │ │ │ │ + b 0xfe1aa970 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ tstlt r7, sp, asr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr8, cr8, {7} @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -157074,23 +157088,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f83d01 │ │ │ │ @ instruction: 0x4639fef5 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa998c │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa99c4 │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svccc 0x0001f915 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0x9b10ec │ │ │ │ + blle 0x9b1124 │ │ │ │ mulcs r0, ip, r8 │ │ │ │ - blle 0xa3458c │ │ │ │ + blle 0xa345c4 │ │ │ │ @ instruction: 0xdc2d2b07 │ │ │ │ - bcs 0x79bfc │ │ │ │ + bcs 0x79c34 │ │ │ │ sbcslt fp, r3, #632 @ 0x278 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xf000d903 │ │ │ │ mvnscs r0, #16777216 @ 0x1000000 │ │ │ │ smlatblt r4, r6, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ @@ -157118,43 +157132,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a1ea9 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ eor r2, r3, r0, lsl #4 │ │ │ │ - blcs 0xcba70 │ │ │ │ - blcs 0x4a06dc │ │ │ │ + blcs 0xcbaa8 │ │ │ │ + blcs 0x4a0714 │ │ │ │ addsmi sp, pc, lr, lsr #24 │ │ │ │ svccc 0x0080f5b7 │ │ │ │ - blx 0x899734 │ │ │ │ + blx 0x89976c │ │ │ │ strcs pc, [r0, -r7, lsl #19] │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0701 │ │ │ │ - blx 0x1888250 │ │ │ │ + blx 0x1888288 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ teqmi sl, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642a9 │ │ │ │ - b 0x985b48 │ │ │ │ - b 0x2ea688 │ │ │ │ - b 0x116b68c │ │ │ │ + b 0x985b80 │ │ │ │ + b 0x2ea6c0 │ │ │ │ + b 0x116b6c4 │ │ │ │ @ instruction: 0xf8ac0307 │ │ │ │ andsle r3, r3, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5ed6c0 │ │ │ │ + ble 0xff5ed6f8 │ │ │ │ ldrtmi r2, [r9], r0, lsl #14 │ │ │ │ subsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ - blx 0x873694 │ │ │ │ + blx 0x8736cc │ │ │ │ ldrb pc, [ip, r3, lsl #19] @ │ │ │ │ svccs 0x000046b9 │ │ │ │ @ instruction: 0xe7d8d1d5 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -157163,39 +157177,39 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mcr2 7, 2, pc, cr4, cr8, {7} @ │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbed770 │ │ │ │ + blle 0xbed7a8 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorle r4, lr, r4, ror #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9b18 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9b50 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1d9c20 │ │ │ │ - b 0x1aab54 │ │ │ │ - b 0xfe1aab68 │ │ │ │ + b 0xfe1d9c58 │ │ │ │ + b 0x1aab8c │ │ │ │ + b 0xfe1aaba0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157211,23 +157225,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa9bb0 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9be8 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svccs 0x0001f91e │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0xb312fc │ │ │ │ + blle 0xb31334 │ │ │ │ mulcc r0, ip, r9 │ │ │ │ - blle 0xb743b8 │ │ │ │ + blle 0xb743f0 │ │ │ │ @ instruction: 0xdc352a07 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ adcsmi fp, sl, #1879048197 @ 0x70000005 │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ @@ -157243,15 +157257,15 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ andcs fp, r0, #6336 @ 0x18c0 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf00043d2 │ │ │ │ - blx 0x116ac1c │ │ │ │ + blx 0x116ac54 │ │ │ │ movwcs pc, #514 @ 0x202 @ │ │ │ │ streq pc, [r1, -r2] │ │ │ │ rsbeq lr, r2, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xe7dbb2d2 │ │ │ │ bicsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ ldrb r0, [r5, r1, lsl #8] │ │ │ │ @@ -157262,44 +157276,44 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04ffd83 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - blcs 0x4a1d04 │ │ │ │ - blx 0x120d60 │ │ │ │ + blcs 0x4a1d3c │ │ │ │ + blx 0x120d98 │ │ │ │ andslt pc, sl, #201326592 @ 0xc000000 │ │ │ │ svclt 0x00044293 │ │ │ │ @ instruction: 0x2100b29b │ │ │ │ bicmi sp, fp, #6 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, fp, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ tsteq r1, r8, asr #20 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdaeq r1, {r0, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x92dd8c │ │ │ │ - b 0x16a4b0 │ │ │ │ - b 0x116a8b4 │ │ │ │ + b 0x92ddc4 │ │ │ │ + b 0x16a4e8 │ │ │ │ + b 0x116a8ec │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, fp, r0 │ │ │ │ svccc 0x0002f915 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ svceq 0x000ff113 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ - blle 0xff87b530 │ │ │ │ + blle 0xff87b568 │ │ │ │ @ instruction: 0x1000f9bc │ │ │ │ - ble 0xff3348d4 │ │ │ │ - blx 0x10fac44 │ │ │ │ + ble 0xff33490c │ │ │ │ + blx 0x10fac7c │ │ │ │ tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ bfi fp, fp, #5, #13 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ strb sp, [sp, r7, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -157312,24 +157326,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10e8f04 │ │ │ │ @ instruction: 0xf1180e04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x67b6e0 │ │ │ │ + blle 0x67b718 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8db2f │ │ │ │ ldcle 15, cr0, [r6], #-124 @ 0xffffff84 │ │ │ │ stc2 10, cr15, [r8], {4} @ │ │ │ │ @ instruction: 0xf808fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ @@ -157338,49 +157352,49 @@ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2ab598 │ │ │ │ + b 0xfe2ab5d0 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, r8, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1c98fe0 │ │ │ │ - blx 0x11abde0 │ │ │ │ + b 0x1c99018 │ │ │ │ + blx 0x11abe18 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xa9e0c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xa9e44 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ ldmdavc r4, {r0, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blle 0x974a14 │ │ │ │ + blle 0x974a4c │ │ │ │ @ instruction: 0xdc2c2b07 │ │ │ │ - ldclcs 0, cr4, [pc], #624 @ 0xaa08c │ │ │ │ + ldclcs 0, cr4, [pc], #624 @ 0xaa0c4 │ │ │ │ rsclt fp, r3, #632 @ 0x278 │ │ │ │ @ instruction: 0xf0002700 │ │ │ │ stmdble r3, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0x462f23ff │ │ │ │ andvc fp, fp, r5, lsl #2 │ │ │ │ teqmi lr, #1073741824 @ 0x40000000 │ │ │ │ @@ -157392,15 +157406,15 @@ │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ smladxcs r0, sp, ip, fp │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e9463b │ │ │ │ @ instruction: 0x270043db │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xf00440dc │ │ │ │ - bl 0x16aa70 │ │ │ │ + bl 0x16aaa8 │ │ │ │ sbcslt r0, fp, #84, 6 @ 0x50000001 │ │ │ │ stccs 7, cr14, [r0], {222} @ 0xde │ │ │ │ @ instruction: 0x4627d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ ldrb r4, [r7, r3, lsr #12] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157408,90 +157422,90 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mrrc2 7, 15, pc, lr, cr8 @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf64a1eb1 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ eor r2, r3, r0, lsl #10 │ │ │ │ - blcs 0xcbee0 │ │ │ │ - blcs 0x4a0b60 │ │ │ │ + blcs 0xcbf18 │ │ │ │ + blcs 0x4a0b98 │ │ │ │ addsmi sp, sl, r1, lsr ip │ │ │ │ svccc 0x0080f5b2 │ │ │ │ - blx 0x899bb8 │ │ │ │ + blx 0x899bf0 │ │ │ │ andcs pc, r0, #2129920 @ 0x208000 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x18886d4 │ │ │ │ + blx 0x188870c │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ tstmi r5, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x971fcc │ │ │ │ - b 0x2eaaf8 │ │ │ │ - b 0x116a6fc │ │ │ │ + b 0x972004 │ │ │ │ + b 0x2eab30 │ │ │ │ + b 0x116a734 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r6, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5edb48 │ │ │ │ + ble 0xff5edb80 │ │ │ │ ldrmi r2, [r1], r0, lsl #4 │ │ │ │ bicsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf00240da │ │ │ │ - bl 0x2ec31c │ │ │ │ + bl 0x2ec354 │ │ │ │ andcs r0, r0, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ @ instruction: 0x4691e7d9 │ │ │ │ bicsle r2, r2, r0, lsl #20 │ │ │ │ @ instruction: 0xb115e7d5 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff2e7f1c │ │ │ │ + bllt 0xff2e7f54 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbedbfc │ │ │ │ + blle 0xbedc34 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r4], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorsle r4, r2, r4, ror #10 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9fa0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9fd8 @ │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1da0a8 │ │ │ │ - b 0x1aafdc │ │ │ │ - b 0xfe1aaff0 │ │ │ │ + b 0xfe1da0e0 │ │ │ │ + b 0x1ab014 │ │ │ │ + b 0xfe1ab028 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f67fb8 │ │ │ │ + bllt 0x1f67ff0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrb r4, [pc, r4, asr #12] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [ip], {36} @ 0x24 @ │ │ │ │ streq pc, [r1], #-12 │ │ │ │ ldrbeq lr, [ip], #-2820 @ 0xfffff4fc │ │ │ │ @@ -157501,48 +157515,48 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [fp], r5, lsl #1 │ │ │ │ - blcc 0xa644c │ │ │ │ + blcc 0xa6484 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7f8461e │ │ │ │ @ instruction: 0xf8cdfb95 │ │ │ │ strbmi r9, [r4], ip │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00c4500 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf997d139 │ │ │ │ @ instruction: 0xf0002001 │ │ │ │ @ instruction: 0xf9960e01 │ │ │ │ @ instruction: 0xf9973001 │ │ │ │ @ instruction: 0xf996b000 │ │ │ │ - blx 0xfe15205e │ │ │ │ + blx 0xfe152096 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff372c6a │ │ │ │ + blx 0xff372ca2 │ │ │ │ ldmne r4, {r1, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf5b4415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ @ instruction: 0xf3c40b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ - ble 0x2eca80 │ │ │ │ + ble 0x2ecab8 │ │ │ │ svcmi 0x0000f514 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r1], -r0, lsl #21 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf809d001 │ │ │ │ - b 0x12d20d4 │ │ │ │ + b 0x12d210c │ │ │ │ vmlal.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf00c004f │ │ │ │ strcc r0, [r1, -r1, lsl #2] │ │ │ │ @ instruction: 0xf10c3601 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ vmla.i , q8, d1[1] │ │ │ │ strcc r0, [r1, -pc, asr #32] │ │ │ │ @@ -157550,62 +157564,62 @@ │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffde80c4 │ │ │ │ + blt 0xffde80fc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ strbmi pc, [r1], -fp, lsr #22 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldmibcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r1, r2, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad924 │ │ │ │ + blcs 0xad95c │ │ │ │ @ instruction: 0xf9b6d13f │ │ │ │ ldrmi sl, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b1 │ │ │ │ - blx 0xfe34c202 │ │ │ │ + blx 0xfe34c23a │ │ │ │ @ instruction: 0xf8b13202 │ │ │ │ stmib sp, {sp, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b2d42 │ │ │ │ - bl 0x532f6c │ │ │ │ + blx 0xff1b2d7a │ │ │ │ + bl 0x532fa4 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x2c6d5c │ │ │ │ + ble 0x2c6d94 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12ba974 │ │ │ │ - blx 0x186c1a8 │ │ │ │ + b 0x12ba9ac │ │ │ │ + blx 0x186c1e0 │ │ │ │ ldmdahi fp!, {r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad9a4 │ │ │ │ + blcs 0xad9dc │ │ │ │ vshr.u64 d29, d31, #64 │ │ │ │ strcc r0, [r2, -pc, lsl #1] │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ svceq 0x0008f1be │ │ │ │ @ instruction: 0xf1b8d1b1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -157615,16 +157629,16 @@ │ │ │ │ svclt 0x0000ba81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blcc 0xfeee7b10 │ │ │ │ - bleq 0xda6cec │ │ │ │ + blcc 0xff4e7b48 │ │ │ │ + bleq 0xda6d24 │ │ │ │ @ instruction: 0xf7f89001 │ │ │ │ @ instruction: 0x4632fab3 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ @@ -157633,46 +157647,46 @@ │ │ │ │ ldmdavs pc, {r0, r2, r4, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0xac07fb85 │ │ │ │ stmdbeq sl, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb58 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bl 0x71e6e0 │ │ │ │ - bl 0x17ac658 │ │ │ │ + bl 0x71e718 │ │ │ │ + bl 0x17ac690 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, lr, fp, asr r8 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ - blgt 0x1e8374 │ │ │ │ + blgt 0x1e83ac │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ andle r2, ip, r4, lsl #24 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ ldr r3, [r9, r4, lsl #6]! │ │ │ │ stmiavc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 1, cr15, [r0], {8} │ │ │ │ @ instruction: 0xb11ee7d6 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x4e828c │ │ │ │ + blt 0x4e82c4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r9, r6 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ @@ -157684,36 +157698,36 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6438 │ │ │ │ + beq 0xe6470 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe156312 │ │ │ │ - blls 0xfb720 │ │ │ │ + blx 0xfe15634a │ │ │ │ + blls 0xfb758 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464319ff │ │ │ │ @ instruction: 0xf5b7415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ vsubl.u8 q8, d7, d0 │ │ │ │ svclt 0x00a42b07 │ │ │ │ @ instruction: 0xf04f468a │ │ │ │ - ble 0x2ed134 │ │ │ │ + ble 0x2ed16c │ │ │ │ svcmi 0x0000f517 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], r0, lsl #23 │ │ │ │ - blls 0x156794 │ │ │ │ + blls 0x1567cc │ │ │ │ andlt pc, ip, r3, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1bc0e01 │ │ │ │ @ instruction: 0xd1b60f10 │ │ │ │ @@ -157731,54 +157745,54 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f84680 │ │ │ │ @ instruction: 0xf1a7f9d9 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64a46bc │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ smladxls r1, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0xe651c │ │ │ │ + bleq 0xe6554 │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa000f8be │ │ │ │ - blx 0xfe14c52a │ │ │ │ + blx 0xfe14c562 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27bca2 │ │ │ │ - bl 0x533220 │ │ │ │ + blx 0xff27bcda │ │ │ │ + bl 0x533258 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ - ble 0x2c7010 │ │ │ │ + ble 0x2c7048 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0b01 │ │ │ │ - blx 0x187ac28 │ │ │ │ - blls 0x128e2c │ │ │ │ + blx 0x187ac60 │ │ │ │ + blls 0x128e64 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x117683c │ │ │ │ + b 0x1176874 │ │ │ │ movwls r0, #4875 @ 0x130b │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e8833 │ │ │ │ - b 0x12dc50 │ │ │ │ + b 0x12dc88 │ │ │ │ @ instruction: 0xf1bc020a │ │ │ │ - b 0x96e070 │ │ │ │ - b 0x116b07c │ │ │ │ + b 0x96e0a8 │ │ │ │ + b 0x116b0b4 │ │ │ │ @ instruction: 0xf8260302 │ │ │ │ @ instruction: 0xd1af3b02 │ │ │ │ tstlt r7, r1, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f84ff0 │ │ │ │ @@ -157787,29 +157801,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [sp], -r3, lsl #13 │ │ │ │ @ instruction: 0xf964f7f8 │ │ │ │ smladxcs r0, sl, pc, r1 @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r1, [lr], r3, lsr #30 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs ip, {r0, r4, r6, fp, sp, lr} │ │ │ │ - blx 0xfe10463a │ │ │ │ + blx 0xfe104672 │ │ │ │ ldmdavs r1, {r2, r8, fp, lr} │ │ │ │ @ instruction: 0xac06fb81 │ │ │ │ - bl 0x5b28cc │ │ │ │ - bl 0x16eb4f8 │ │ │ │ + bl 0x5b2904 │ │ │ │ + bl 0x16eb530 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #2 │ │ │ │ stmdbne r4!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ streq lr, [ip], #-2908 @ 0xfffff4a4 │ │ │ │ tstcs r1, r8, ror #30 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r9, sl, lr} │ │ │ │ sbclt r4, r1, #1006632960 @ 0x3c000000 │ │ │ │ @@ -157847,32 +157861,32 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ mulcs r1, r7, r9 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ mulcc r1, r6, r9 │ │ │ │ mulmi r0, r7, r9 │ │ │ │ @ instruction: 0xf9969403 │ │ │ │ - blx 0xfe15658a │ │ │ │ + blx 0xfe1565c2 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - blls 0x176d90 │ │ │ │ + blls 0x176dc8 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi pc, [fp, #3011] @ 0xbc3 │ │ │ │ - bl 0x11f0a24 │ │ │ │ + bl 0x11f0a5c │ │ │ │ addcc r0, r0, #335544320 @ 0x14000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ - blcs 0x2a74b8 │ │ │ │ + blcs 0x2a74f0 │ │ │ │ strbtmi fp, [r1], -r4, lsr #31 │ │ │ │ - bleq 0x20a66f4 │ │ │ │ + bleq 0x20a672c │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - bleq 0xfe0e6708 │ │ │ │ + bleq 0xfe0e6740 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, lr, sl, lsl #16 │ │ │ │ stmdbeq r1, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ strcc r3, [r1], -r1, lsl #14 │ │ │ │ @@ -157892,34 +157906,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strmi r0, [r8], r0, lsl #18 │ │ │ │ ldrmi r4, [r7], -r3, lsl #13 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - @ instruction: 0xf2c03ab8 │ │ │ │ + @ instruction: 0xf2c03ad0 │ │ │ │ @ instruction: 0xf7f80a33 │ │ │ │ strbmi pc, [r9], -fp, lsl #17 @ │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xb6a54 │ │ │ │ + blcs 0xb6a8c │ │ │ │ @ instruction: 0xf9b7d142 │ │ │ │ ldrmi lr, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ - blx 0xfe44c752 │ │ │ │ + blx 0xfe44c78a │ │ │ │ @ instruction: 0xf8b63202 │ │ │ │ stmib sp, {sp, lr, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b3272 │ │ │ │ + blx 0xff1b32aa │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146b688 │ │ │ │ + b 0x146b6c0 │ │ │ │ svclt 0x00a4421e │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @@ -157951,15 +157965,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf81ef7f8 │ │ │ │ strcs r4, [r0, #-1579] @ 0xfffff9d5 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf00e46ae │ │ │ │ @ instruction: 0xf10e0701 │ │ │ │ svccs 0x00000e01 │ │ │ │ ldmdavs ip, {r1, r6, r8, ip, lr, pc} │ │ │ │ ldmdavs r7, {r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ stmdals r4, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -157986,23 +158000,23 @@ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ - blvc 0x1e88b8 │ │ │ │ + blvc 0x1e88f0 │ │ │ │ streq pc, [r1, -lr] │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ adcsle r2, ip, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ - b 0x14a4688 │ │ │ │ + b 0x14a46c0 │ │ │ │ @ instruction: 0xf00078e8 │ │ │ │ @ instruction: 0xf1080c01 │ │ │ │ ldrb r4, [r5, r0, lsl #14] │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74ff8 │ │ │ │ @@ -158022,40 +158036,40 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6980 │ │ │ │ + beq 0xe69b8 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe15685a │ │ │ │ - blls 0xfbc68 │ │ │ │ + blx 0xfe156892 │ │ │ │ + blls 0xfbca0 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12b1050 │ │ │ │ + bl 0x12b1088 │ │ │ │ addcc r0, r0, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ - blcs 0x2a7784 │ │ │ │ + blcs 0x2a77bc │ │ │ │ strmi fp, [sl], r4, lsr #31 │ │ │ │ - bleq 0x20a69c0 │ │ │ │ + bleq 0x20a69f8 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - bleq 0xfe0e69d4 │ │ │ │ + bleq 0xfe0e6a0c │ │ │ │ tstlt r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8039b02 │ │ │ │ @ instruction: 0xf10cb00c │ │ │ │ - b 0x12ed8ac │ │ │ │ + b 0x12ed8e4 │ │ │ │ @ instruction: 0xf3c0090a │ │ │ │ strcc r0, [r1], -pc, asr #32 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf8ddd1b3 │ │ │ │ @ instruction: 0xf1b9800c │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @@ -158071,59 +158085,59 @@ │ │ │ │ addlt r4, r5, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7ff31 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64a46bc │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ smladxls r3, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - beq 0xe6a6c │ │ │ │ + beq 0xe6aa4 │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xb000f8be │ │ │ │ - blx 0xfe14ca7a │ │ │ │ + blx 0xfe14cab2 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27c1f2 │ │ │ │ + blx 0xff27c22a │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sp}^ │ │ │ │ - blls 0xb354c │ │ │ │ - blls 0xf0cb8 │ │ │ │ + blls 0xb3584 │ │ │ │ + blls 0xf0cf0 │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146c564 │ │ │ │ + b 0x146c59c │ │ │ │ svclt 0x00a4421b │ │ │ │ - beq 0x12696c │ │ │ │ + beq 0x1269a4 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - beq 0x126980 │ │ │ │ + beq 0x1269b8 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10c9b03 │ │ │ │ tstcc r2, r1, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - blx 0xfe0e9314 │ │ │ │ + blx 0xfe0e934c │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ ldmdahi r3!, {r0, r1, r2, r3, r7} │ │ │ │ svceq 0x0008f1bc │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ movweq lr, #43555 @ 0xaa23 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - blcc 0x168a50 │ │ │ │ + blcc 0x168a88 │ │ │ │ svcls 0x0003d1a8 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr7, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -158131,35 +158145,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ mrc2 7, 5, pc, cr6, cr7, {7} │ │ │ │ @ instruction: 0x26001f33 │ │ │ │ @ instruction: 0x46b61f3a │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs sp, {r0, r4, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x9c05fb81 │ │ │ │ ldmdavs sp, {r0, r4, fp, sp, lr}^ │ │ │ │ stmdage r5, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x6f2e28 │ │ │ │ - bl 0x17ace54 │ │ │ │ + bl 0x6f2e60 │ │ │ │ + bl 0x17ace8c │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ @ instruction: 0xf119bb71 │ │ │ │ @ instruction: 0xf15c4980 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - bl 0x71970c │ │ │ │ + bl 0x719744 │ │ │ │ strmi r0, [sl], r9, lsl #18 │ │ │ │ tsteq ip, ip, asr fp │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strmi r0, [r8], r1, lsl #20 │ │ │ │ @ instruction: 0xf1ba46d4 │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ @@ -158190,31 +158204,31 @@ │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ ldrtmi pc, [r2], -r1, asr #28 @ │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xfef6e2e8 │ │ │ │ + bllt 0xfef6e320 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369924 │ │ │ │ + bls 0x36995c │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b0c30 │ │ │ │ + bl 0x13b0c68 │ │ │ │ @ instruction: 0xf5b10c0c │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f4633 │ │ │ │ - ble 0x2ed120 │ │ │ │ + ble 0x2ed158 │ │ │ │ svcmi 0x0000f511 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ ldrtmi r0, [r3], -r0, lsl #19 │ │ │ │ @ instruction: 0xf808b10e │ │ │ │ tstmi pc, #14 │ │ │ │ @@ -158235,51 +158249,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3699e4 │ │ │ │ + bls 0x369a1c │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe71d0 │ │ │ │ + beq 0xe7208 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c93e4 │ │ │ │ + ble 0x2c941c │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187cffc │ │ │ │ + blx 0x187d034 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x168cb8 │ │ │ │ + blcc 0x168cf0 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb742c │ │ │ │ + blcs 0xb7464 │ │ │ │ vshr.u64 d29, d30, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158287,31 +158301,31 @@ │ │ │ │ svclt 0x0000bd41 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blcc 0xfeee8590 │ │ │ │ - bleq 0xda776c │ │ │ │ + blcc 0xff4e85c8 │ │ │ │ + bleq 0xda77a4 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd73 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe204d0e │ │ │ │ + blx 0xfe204d46 │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe204e16 │ │ │ │ - bl 0xfeed14b8 │ │ │ │ - bl 0x1baccc4 │ │ │ │ - bl 0x6adccc │ │ │ │ - bl 0x17accc8 │ │ │ │ + blx 0xfe204e4e │ │ │ │ + bl 0xfeed14f0 │ │ │ │ + bl 0x1baccfc │ │ │ │ + bl 0x6add04 │ │ │ │ + bl 0x17acd00 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158322,15 +158336,15 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e8df8 │ │ │ │ + blhi 0x1e8e30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {199} @ 0xc7 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b8 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ @@ -158357,20 +158371,20 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369ba4 │ │ │ │ + bls 0x369bdc │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - beq 0xe735c │ │ │ │ + beq 0xe7394 │ │ │ │ stmdbcs r7, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi fp, [pc], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ svclt 0x00be32ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @@ -158394,151 +158408,151 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ stc2 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf64a2600 │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369c74 │ │ │ │ + bls 0x369cac │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe742c │ │ │ │ + beq 0xe7464 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9670 │ │ │ │ + ble 0x2c96a8 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96eac4 │ │ │ │ - b 0x2ebab0 │ │ │ │ - b 0x116d2b4 │ │ │ │ + b 0x96eafc │ │ │ │ + b 0x2ebae8 │ │ │ │ + b 0x116d2ec │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1b23b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blcc 0xfeee880c │ │ │ │ - bleq 0xda79e8 │ │ │ │ + blcc 0xff4e8844 │ │ │ │ + bleq 0xda7a20 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ tstpcs r0, r5, lsr ip @ p-variant is OBSOLETE │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2a9d38 │ │ │ │ + bls 0x2a9d70 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149ef54 │ │ │ │ + b 0x149ef8c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187cf4c │ │ │ │ - b 0x112a150 │ │ │ │ + blx 0x187cf84 │ │ │ │ + b 0x112a188 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db054 │ │ │ │ + b 0xfe2db08c │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7bd │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe868f6c │ │ │ │ + bllt 0xfe868fa4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ @ instruction: 0x4632fbd3 │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xff56e7c4 │ │ │ │ + bllt 0xff56e7fc │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369e00 │ │ │ │ + bls 0x369e38 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b110c │ │ │ │ + bl 0x13b1144 │ │ │ │ orrcc r0, r0, ip, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ svcmi 0x0000f5b1 │ │ │ │ - beq 0xe75e8 │ │ │ │ + beq 0xe7620 │ │ │ │ stmdbcs r7, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r3], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf511da09 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00be0c00 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstlt lr, r3, lsr r6 │ │ │ │ andls pc, lr, r8, lsl #16 │ │ │ │ vorr.i32 d20, #36608 @ 0x00008f00 │ │ │ │ @ instruction: 0xf00e004f │ │ │ │ strcc r0, [r1], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf10e3201 │ │ │ │ - blcs 0xae838 │ │ │ │ + blcs 0xae870 │ │ │ │ vmla.i , q8, d0[1] │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1be3201 │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158546,55 +158560,55 @@ │ │ │ │ svclt 0x0000bb3b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x1d69052 │ │ │ │ + blx 0x1d6908a │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369ec8 │ │ │ │ + bls 0x369f00 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe76bc │ │ │ │ + beq 0xe76f4 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c98d0 │ │ │ │ + ble 0x2c9908 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d4e8 │ │ │ │ + blx 0x187d520 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x1691a4 │ │ │ │ + blcc 0x1691dc │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb7918 │ │ │ │ + blcs 0xb7950 │ │ │ │ vshr.u64 d29, d26, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1ae2a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158602,33 +158616,33 @@ │ │ │ │ svclt 0x0000bacb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blcc 0xfeee8a7c │ │ │ │ - bleq 0xda7c58 │ │ │ │ + blcc 0xff4e8ab4 │ │ │ │ + bleq 0xda7c90 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fafd │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe2051fa │ │ │ │ + blx 0xfe205232 │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe205302 │ │ │ │ - bl 0xfeed19a4 │ │ │ │ - bl 0x1bad1b0 │ │ │ │ + blx 0xfe20533a │ │ │ │ + bl 0xfeed19dc │ │ │ │ + bl 0x1bad1e8 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6ae198 │ │ │ │ - bl 0x17ad1bc │ │ │ │ + bl 0x6ae1d0 │ │ │ │ + bl 0x17ad1f4 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158639,26 +158653,26 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e92ec │ │ │ │ + blhi 0x1e9324 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {195} @ 0xc3 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b4 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x17e91f0 │ │ │ │ + blt 0x17e9228 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -158674,33 +158688,33 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a098 │ │ │ │ + bls 0x36a0d0 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ @ instruction: 0xf1423380 │ │ │ │ @ instruction: 0xf5b30200 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ vmlsl.u8 q8, d3, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ble 0x2ed898 │ │ │ │ + ble 0x2ed8d0 │ │ │ │ svcmi 0x0000f513 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [pc], -r0, lsl #19 │ │ │ │ @ instruction: 0xf805b109 │ │ │ │ @ instruction: 0xf10c900c │ │ │ │ - b 0x12ae2c0 │ │ │ │ + b 0x12ae2f8 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf1b8d1b6 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -158709,119 +158723,119 @@ │ │ │ │ ldmiblt r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xbe92dc │ │ │ │ + blx 0xbe9314 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf64a2600 │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a16c │ │ │ │ + bls 0x36a1a4 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ movwmi pc, #1299 @ 0x513 @ │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe792c │ │ │ │ + beq 0xe7964 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9b70 │ │ │ │ + ble 0x2c9ba8 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96efc4 │ │ │ │ - b 0x2ebfb0 │ │ │ │ - b 0x116d7b4 │ │ │ │ + b 0x96effc │ │ │ │ + b 0x2ebfe8 │ │ │ │ + b 0x116d7ec │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1ae3b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blcc 0xfeee8d0c │ │ │ │ - bleq 0xda7ee8 │ │ │ │ + blcc 0xff4e8d44 │ │ │ │ + bleq 0xda7f20 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x2100f9b5 │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2aa238 │ │ │ │ + bls 0x2aa270 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149f45c │ │ │ │ + b 0x149f494 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187d454 │ │ │ │ - b 0x112a658 │ │ │ │ + blx 0x187d48c │ │ │ │ + b 0x112a690 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db55c │ │ │ │ + b 0xfe2db594 │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7b9 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec026a0 │ │ │ │ + bl 0xfec026d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ @ instruction: 0x1e6af953 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @@ -158831,193 +158845,193 @@ │ │ │ │ stmibne r4!, {r2, r4, fp, ip, sp, lr}^ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8f7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec026e8 │ │ │ │ + bl 0xfec02720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f92f │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878d44 │ │ │ │ + blx 0x1878d7c │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strtmi r0, [sl], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b614 │ │ │ │ - b 0x8ebd58 │ │ │ │ - b 0x112b95c │ │ │ │ + b 0x15b64c │ │ │ │ + b 0x8ebd90 │ │ │ │ + b 0x112b994 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02748 │ │ │ │ + bl 0xfec02780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf64af8ff │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bd9c │ │ │ │ + blx 0x186bdd4 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ ldrtmi r1, [r4], #-15 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db674 │ │ │ │ - b 0x1ac5a4 │ │ │ │ - b 0xfe1ac5bc │ │ │ │ + b 0xfe1db6ac │ │ │ │ + b 0x1ac5dc │ │ │ │ + b 0xfe1ac5f4 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027a4 │ │ │ │ + bl 0xfec027dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ mcrne 8, 3, pc, cr10, cr1, {6} @ │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blne 0xff9c9620 │ │ │ │ + blne 0xff9c9658 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b875 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027ec │ │ │ │ + bl 0xfec02824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f8ad │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878e48 │ │ │ │ + blx 0x1878e80 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ - blne 0x152b85c │ │ │ │ + blne 0x152b894 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b718 │ │ │ │ - b 0x8ebe5c │ │ │ │ - b 0x112ba60 │ │ │ │ + b 0x15b750 │ │ │ │ + b 0x8ebe94 │ │ │ │ + b 0x112ba98 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b845 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0284c │ │ │ │ + bl 0xfec02884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf64af87d │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bea0 │ │ │ │ + blx 0x186bed8 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - blne 0xfe9af6bc │ │ │ │ + blne 0xfe9af6f4 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db778 │ │ │ │ - b 0x1ac6a8 │ │ │ │ - b 0xfe1ac6c0 │ │ │ │ + b 0xfe1db7b0 │ │ │ │ + b 0x1ac6e0 │ │ │ │ + b 0xfe1ac6f8 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmdalt r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec028a8 │ │ │ │ + bl 0xfec028e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ cdpne 8, 6, cr15, cr10, cr15, {2} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blx 0x5c9726 │ │ │ │ + blx 0x5c975e │ │ │ │ @ instruction: 0xf801f407 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00f2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec028f0 │ │ │ │ + bl 0xfec02928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f82b │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf833360e │ │ │ │ - blx 0x1877320 │ │ │ │ + blx 0x1877358 │ │ │ │ @ instruction: 0xf83efc80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ vpadd.i8 d15, d5, d2 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02950 │ │ │ │ + bl 0xfec02988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0xf64afffb │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf853020c │ │ │ │ - blx 0x187f388 │ │ │ │ + blx 0x187f3c0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ addsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, lr, asr r8 @ │ │ │ │ @ instruction: 0xf404fb06 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f640f8 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec029b0 │ │ │ │ + bl 0xfec029e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -fp, asr #31 │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159036,63 +159050,63 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6ffa5 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - bl 0x1271d64 │ │ │ │ + bl 0x1271d9c │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, pc}^ │ │ │ │ - b 0x117ce9c │ │ │ │ - b 0xac874c │ │ │ │ - b 0x16bc70 │ │ │ │ - b 0x116c474 │ │ │ │ + b 0x117ced4 │ │ │ │ + b 0xac8784 │ │ │ │ + b 0x16bca8 │ │ │ │ + b 0x116c4ac │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xff6cf7f6 │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ strbtvc lr, [r4], #2887 @ 0xb47 │ │ │ │ - b 0x147ce78 │ │ │ │ - b 0x13aea24 │ │ │ │ - b 0xfe2cabc8 │ │ │ │ + b 0x147ceb0 │ │ │ │ + b 0x13aea5c │ │ │ │ + b 0xfe2cac00 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1db9a4 │ │ │ │ - b 0xfe1ac8f4 │ │ │ │ + b 0x1db9dc │ │ │ │ + b 0xfe1ac92c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr6, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02adc │ │ │ │ + bl 0xfec02b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ qasxmi pc, r1, r5 @ │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159111,73 +159125,73 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b2ad │ │ │ │ strcs pc, [r0, -pc, lsl #30] │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcne 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf147195b │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x117cf38 │ │ │ │ - b 0x908898 │ │ │ │ - b 0x16bd98 │ │ │ │ - b 0x116c59c │ │ │ │ + b 0x117cf70 │ │ │ │ + b 0x9088d0 │ │ │ │ + b 0x16bdd0 │ │ │ │ + b 0x116c5d4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be9f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ mrc2 7, 6, pc, cr6, cr6, {7} │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ smladxcs r0, r3, r3, r0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ streq pc, [r0], #-327 @ 0xfffffeb9 │ │ │ │ eorsls pc, r9, r3, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bcfac │ │ │ │ - b 0xfe2cacf8 │ │ │ │ - b 0x1aca1c │ │ │ │ - b 0xfe1aca14 │ │ │ │ + b 0x13bcfe4 │ │ │ │ + b 0xfe2cad30 │ │ │ │ + b 0x1aca54 │ │ │ │ + b 0xfe1aca4c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 3, pc, cr6, cr6, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02c08 │ │ │ │ + bl 0xfec02c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0x4621fe9f │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d504 │ │ │ │ - blne 0x777a30 │ │ │ │ + blne 0x777a68 │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 2, pc, cr2, cr6, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -159186,65 +159200,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6fe79 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x14727bc │ │ │ │ + b 0x14727f4 │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ - bl 0x190fb7c │ │ │ │ + bl 0x190fbb4 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r8}^ │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ - b 0x117d0fc │ │ │ │ - b 0x1889ac │ │ │ │ - b 0x116c6d0 │ │ │ │ + b 0x117d134 │ │ │ │ + b 0x1889e4 │ │ │ │ + b 0x116c708 │ │ │ │ @ instruction: 0xf8ac0308 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be07 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 1, pc, cr14, cr6, {7} │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f851 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r7], #-2921 @ 0xfffff497 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ - b 0xfe2bd0e0 │ │ │ │ + b 0xfe2bd118 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1dbc04 │ │ │ │ - b 0xfe1acb54 │ │ │ │ + b 0x1dbc3c │ │ │ │ + b 0xfe1acb8c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [ip, #984] @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02d3c │ │ │ │ + bl 0xfec02d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -r5, lsl #28 │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159262,55 +159276,55 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ - blx 0x86d474 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ + blx 0x86d4ac │ │ │ │ strcc pc, [lr, #-3719] @ 0xfffff179 │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ - bl 0xfed6bdf8 │ │ │ │ - bl 0x1aac7f8 │ │ │ │ + bl 0xfed6be30 │ │ │ │ + bl 0x1aac830 │ │ │ │ @ instruction: 0xf8560808 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x117d160 │ │ │ │ - b 0x948af0 │ │ │ │ - b 0x16c3f0 │ │ │ │ - b 0x116c7f4 │ │ │ │ + b 0x117d198 │ │ │ │ + b 0x948b28 │ │ │ │ + b 0x16c428 │ │ │ │ + b 0x116c82c │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00231f39 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcvc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bc6a0 │ │ │ │ - b 0xfe28af60 │ │ │ │ - b 0x1acc70 │ │ │ │ - b 0xfe1acc64 │ │ │ │ + b 0x13bc6d8 │ │ │ │ + b 0xfe28af98 │ │ │ │ + b 0x1acca8 │ │ │ │ + b 0xfe1acc9c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159327,15 +159341,15 @@ │ │ │ │ ldmdbne r2, {r9, sl, fp}^ │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stceq 1, cr15, [r0], {124} @ 0x7c │ │ │ │ svclt 0x00a4b2d2 │ │ │ │ rscscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x12780ac │ │ │ │ + b 0x12780e4 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r5, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ @@ -159345,30 +159359,30 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ ldc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strbmi r3, [r3], -lr, lsl #12 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ - beq 0xe7e40 │ │ │ │ + beq 0xe7e78 │ │ │ │ @ instruction: 0xf1481912 │ │ │ │ @ instruction: 0xf5b20100 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf8570100 │ │ │ │ @ instruction: 0xf83c9039 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b292 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x908924 │ │ │ │ - b 0x12c150 │ │ │ │ + b 0x90895c │ │ │ │ + b 0x12c188 │ │ │ │ movwmi r0, #41481 @ 0xa209 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4576 │ │ │ │ bicsle r2, fp, r0 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -159379,30 +159393,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ smladxcs r0, r9, pc, r1 @ │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c463b │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ stmdbne r4!, {r9, fp}^ │ │ │ │ stmdaeq r0, {r0, r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x18791a0 │ │ │ │ + blx 0x18791d8 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x11939bc │ │ │ │ + b 0x11939f4 │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ - b 0xfe2efdf0 │ │ │ │ + b 0xfe2efe28 │ │ │ │ ldrmi r0, [r4, #1028] @ 0x404 │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -159419,21 +159433,21 @@ │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0x56ee18 │ │ │ │ - bl 0x12ec654 │ │ │ │ - bcs 0xfe0c8dac │ │ │ │ - bleq 0xe83f0 │ │ │ │ - blx 0xfe16a7a4 │ │ │ │ + bl 0x56ee50 │ │ │ │ + bl 0x12ec68c │ │ │ │ + bcs 0xfe0c8de4 │ │ │ │ + bleq 0xe8428 │ │ │ │ + blx 0xfe16a7dc │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a7f6c │ │ │ │ + beq 0x20a7fa4 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159451,167 +159465,167 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f6b224 │ │ │ │ @ instruction: 0xf1a7fc67 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ - b 0x146db68 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ + b 0x146dba0 │ │ │ │ strcc r7, [lr], -r4, ror #17 │ │ │ │ ands r2, sp, r0, lsl #4 │ │ │ │ svcmi 0x0000f511 │ │ │ │ @ instruction: 0xf173b289 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe0ea838 │ │ │ │ + blx 0xfe0ea870 │ │ │ │ svccc 0x0002f83c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x98ffb8 │ │ │ │ - b 0xecaf8 │ │ │ │ - b 0x10ec2fc │ │ │ │ + b 0x98fff0 │ │ │ │ + b 0xecb30 │ │ │ │ + b 0x10ec334 │ │ │ │ @ instruction: 0xf8ac0103 │ │ │ │ andsle r1, r0, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x12b2350 │ │ │ │ + bl 0x12b2388 │ │ │ │ @ instruction: 0xf5b173e3 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff5ee6f8 │ │ │ │ + blle 0xff5ee730 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xb112e7da │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff7e9eec │ │ │ │ + bllt 0xff7e9f24 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c05eb14 │ │ │ │ strbtvc lr, [r4], #2888 @ 0xb48 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe8530 │ │ │ │ + beq 0xe8568 │ │ │ │ @ instruction: 0xf1bcda24 │ │ │ │ @ instruction: 0xf1744f00 │ │ │ │ svclt 0x00bc34ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0xfe0ea8f6 │ │ │ │ + blx 0xfe0ea92e │ │ │ │ svcge 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [sl], #-2700 @ 0xfffff574 │ │ │ │ @ instruction: 0xf8574596 │ │ │ │ - b 0x1dc07c │ │ │ │ - b 0xfe1acfc4 │ │ │ │ + b 0x1dc0b4 │ │ │ │ + b 0xfe1acffc │ │ │ │ andvs r0, ip, sl, lsl #8 │ │ │ │ @ instruction: 0xb113d1d6 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xfe4e9f84 │ │ │ │ + bllt 0xfe4e9fbc │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {111} @ 0x6f │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0e9fb2 │ │ │ │ + blx 0xff0e9fea │ │ │ │ cdpcc 1, 15, cr15, cr15, cr6, {0} │ │ │ │ @ instruction: 0x26004639 │ │ │ │ svccs 0x0001f81e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x1a72c38 │ │ │ │ + bl 0x1a72c70 │ │ │ │ strbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ svclt 0x00bcb2d2 │ │ │ │ ldrmi r4, [ip], r2, ror #12 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1238408 │ │ │ │ + b 0x1238440 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r6, r8, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1669ff8 │ │ │ │ + bllt 0x166a030 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ - blx 0xfe46a016 │ │ │ │ + blx 0xfe46a04e │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ movwcs r3, #1550 @ 0x60e │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x18f2ca8 │ │ │ │ + bl 0x18f2ce0 │ │ │ │ @ instruction: 0xf8570101 │ │ │ │ strbmi r8, [r9, #-56] @ 0xffffffc8 │ │ │ │ addslt fp, r1, #168, 30 @ 0x2a0 │ │ │ │ svccs 0x0002f83c │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ - b 0x117ccac │ │ │ │ + b 0x117cce4 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xb113d1de │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x5ea07c │ │ │ │ + bllt 0x5ea0b4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ - blx 0x13ea09a │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + blx 0x13ea0d2 │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1a72e74 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xab9e1 │ │ │ │ + bl 0x1a72eac │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xaba19 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002400 │ │ │ │ - b 0xfe1ae4f8 │ │ │ │ - b 0x116d118 │ │ │ │ + b 0xfe1ae530 │ │ │ │ + b 0x116d150 │ │ │ │ @ instruction: 0xf85e0309 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -159621,30 +159635,30 @@ │ │ │ │ svclt 0x0000bad5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0x3ea11a │ │ │ │ + blx 0x3ea152 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0xfed6f160 │ │ │ │ - b 0x146c99c │ │ │ │ - bl 0x19890f4 │ │ │ │ - bcs 0xfe0acd90 │ │ │ │ - bleq 0xe873c │ │ │ │ - blx 0xfe16aaf0 │ │ │ │ + bl 0xfed6f198 │ │ │ │ + b 0x146c9d4 │ │ │ │ + bl 0x198912c │ │ │ │ + bcs 0xfe0acdc8 │ │ │ │ + bleq 0xe8774 │ │ │ │ + blx 0xfe16ab28 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a82b8 │ │ │ │ + beq 0x20a82f0 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159658,83 +159672,83 @@ │ │ │ │ svclt 0x0000ba8b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0xff16a1ac │ │ │ │ + blx 0xff16a1e4 │ │ │ │ vmaxnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ - b 0x146deb4 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ + b 0x146deec │ │ │ │ strcc r7, [lr], -lr, ror #17 │ │ │ │ ands r2, sp, r0, lsl #8 │ │ │ │ svcmi 0x0000f519 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187e608 │ │ │ │ + blx 0x187e640 │ │ │ │ @ instruction: 0xf831fa80 │ │ │ │ tstmi r4, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x974304 │ │ │ │ - b 0x2ece28 │ │ │ │ - b 0x116e62c │ │ │ │ + b 0x97433c │ │ │ │ + b 0x2ece60 │ │ │ │ + b 0x116e664 │ │ │ │ @ instruction: 0xf8a10909 │ │ │ │ andsle r9, r2, r0 │ │ │ │ svccc 0x0002f93c │ │ │ │ - bl 0xfed74a34 │ │ │ │ - b 0x146e670 │ │ │ │ - bl 0x19891c8 │ │ │ │ + bl 0xfed74a6c │ │ │ │ + b 0x146e6a8 │ │ │ │ + bl 0x1989200 │ │ │ │ @ instruction: 0xf5b90308 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff56ea48 │ │ │ │ + blle 0xff56ea80 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb114e7d9 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xdea23c │ │ │ │ + blt 0xdea274 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0x1bea258 │ │ │ │ + blx 0x1bea290 │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ @ instruction: 0x17ef0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2300 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ - b 0x146e6a0 │ │ │ │ - blne 0x19ca634 │ │ │ │ + b 0x146e6d8 │ │ │ │ + blne 0x19ca66c │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ - beq 0xe8890 │ │ │ │ + beq 0xe88c8 │ │ │ │ @ instruction: 0xf1b4da24 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe0eac44 │ │ │ │ + blx 0xfe0eac7c │ │ │ │ svchi 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf85e4594 │ │ │ │ - b 0x1d03c8 │ │ │ │ - b 0xfe1ad308 │ │ │ │ + b 0x1d0400 │ │ │ │ + b 0xfe1ad340 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb113d1d5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ @@ -159743,28 +159757,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ subslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x6ea300 │ │ │ │ + blx 0x6ea338 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xfe12fb3e │ │ │ │ + blx 0xfe12fb76 │ │ │ │ ldmibeq r2, {r2, r8, fp, sp}^ │ │ │ │ subvs lr, r9, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], {162} @ 0xa2 │ │ │ │ vstmiane r9!, {s29-s120} │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1278760 │ │ │ │ + b 0x1278798 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r7, r3, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -159773,66 +159787,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605b21c │ │ │ │ @ instruction: 0xf9e2f7f6 │ │ │ │ @ instruction: 0xf1a71eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf1070633 │ │ │ │ movwcs r0, #3598 @ 0xe0e │ │ │ │ svccs 0x0002f93c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdacs r4, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x112f300 │ │ │ │ + b 0x112f338 │ │ │ │ @ instruction: 0xf5a24248 │ │ │ │ - b 0x167dfc0 │ │ │ │ - blx 0x187a364 │ │ │ │ + b 0x167dff8 │ │ │ │ + blx 0x187a39c │ │ │ │ svclt 0x0018f880 │ │ │ │ @ instruction: 0xf831b297 │ │ │ │ svclt 0x00042f02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x93db80 │ │ │ │ - b 0x26cc0c │ │ │ │ - b 0x112e010 │ │ │ │ + b 0x93dbb8 │ │ │ │ + b 0x26cc44 │ │ │ │ + b 0x112e048 │ │ │ │ andhi r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0xb113d1d8 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf99af7f6 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - bmi 0xe8578 │ │ │ │ + bmi 0xe85b0 │ │ │ │ @ instruction: 0xf85e46a9 │ │ │ │ movwcs r4, #3844 @ 0xf04 │ │ │ │ strgt pc, [r4], #-2950 @ 0xfffff47a │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ mcrreq 10, 4, lr, r4, cr12 │ │ │ │ strbmi r1, [ip, #-2020] @ 0xfffff81c │ │ │ │ ldrbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0301 │ │ │ │ tstmi sp, #0, 24 │ │ │ │ - b 0xfe1d8f78 │ │ │ │ + b 0xfe1d8fb0 │ │ │ │ vmull.u8 q8, d0, d12 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ movweq lr, #19075 @ 0x4a83 │ │ │ │ bicsle r6, ip, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ @@ -159843,72 +159857,72 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0xf883fa4f │ │ │ │ - bleq 0x4e88cc │ │ │ │ + bleq 0x4e8904 │ │ │ │ @ instruction: 0xf94ef7f6 │ │ │ │ - beq 0xe85fc │ │ │ │ + beq 0xe8634 │ │ │ │ @ instruction: 0xf1044629 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ ldrtmi r2, [r4], -r1, lsl #30 │ │ │ │ @ instruction: 0xf000463d │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xff12f4de │ │ │ │ + blx 0xff12f516 │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c0109e2 │ │ │ │ subvs lr, r4, #270336 @ 0x42000 │ │ │ │ streq pc, [r0], #418 @ 0x1a2 │ │ │ │ strbtne lr, [r5], #2644 @ 0xa54 │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #156, 12 @ 0x9c00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1338908 │ │ │ │ + b 0x1338940 │ │ │ │ vmlsl.u8 q8, d0, d12 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000b8d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ - blx 0x49874c │ │ │ │ + blx 0x498784 │ │ │ │ strmi pc, [r1], r3, lsl #17 │ │ │ │ - blcc 0xfeee9e70 │ │ │ │ - bleq 0xda904c │ │ │ │ + blcc 0xff4e9ea8 │ │ │ │ + bleq 0xda9084 │ │ │ │ @ instruction: 0xf904f7f6 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stceq 1, cr15, [r2], {170} @ 0xaa │ │ │ │ @ instruction: 0xf10a1ea1 │ │ │ │ movwcs r0, #2574 @ 0xa0e │ │ │ │ @ instruction: 0xf83c2700 │ │ │ │ ldrtmi r2, [r4], -r2, lsl #30 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ - blx 0xff12fd72 │ │ │ │ + blx 0xff12fdaa │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c010be2 │ │ │ │ submi lr, r4, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf5a2b294 │ │ │ │ - b 0x153cd88 │ │ │ │ + b 0x153cdc0 │ │ │ │ sbclt r3, r5, #1342177294 @ 0x5000000e │ │ │ │ svccs 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470e01 │ │ │ │ - b 0x1189998 │ │ │ │ + b 0x11899d0 │ │ │ │ @ instruction: 0xf85b030e │ │ │ │ vmvn.i32 d21, #133 @ 0x00000085 │ │ │ │ ldrbmi r0, [r4, #143] @ 0x8f │ │ │ │ andeq lr, r5, #139264 @ 0x22000 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ bicsle r8, r4, ip │ │ │ │ @@ -159922,31 +159936,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b6f7f6 │ │ │ │ @ instruction: 0xf64a1f29 │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ strcs r0, [r0, #-3635] @ 0xfffff1cd │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0004f85c │ │ │ │ ldrmi r4, [ip], -sl, asr #13 │ │ │ │ - bmi 0x26b540 │ │ │ │ - b 0x11b05a8 │ │ │ │ - b 0x146d744 │ │ │ │ + bmi 0x26b578 │ │ │ │ + b 0x11b05e0 │ │ │ │ + b 0x146d77c │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11fd630 │ │ │ │ - blx 0x186da58 │ │ │ │ + b 0x11fd668 │ │ │ │ + blx 0x186da90 │ │ │ │ strbmi pc, [r2, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ streq lr, [r4], #-2697 @ 0xfffff577 │ │ │ │ streq lr, [sl], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -159957,82 +159971,82 @@ │ │ │ │ @ instruction: 0xf7f64ff8 │ │ │ │ svclt 0x0000b833 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e4693 │ │ │ │ - ldrbtcc pc, [pc], #267 @ 0xac680 @ │ │ │ │ + ldrbtcc pc, [pc], #267 @ 0xac6b8 @ │ │ │ │ @ instruction: 0xf10b3e01 │ │ │ │ @ instruction: 0xf04f0b0f │ │ │ │ strmi r0, [r0], r0, lsl #20 │ │ │ │ @ instruction: 0xf7f6b25f │ │ │ │ @ instruction: 0xf914f863 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9160301 │ │ │ │ @ instruction: 0xf04fef01 │ │ │ │ - blx 0xfe12eaa6 │ │ │ │ - b 0x1474ac4 │ │ │ │ - b 0x148ba64 │ │ │ │ + blx 0xfe12eade │ │ │ │ + b 0x1474afc │ │ │ │ + b 0x148ba9c │ │ │ │ ldmne r2, {r1, r2, r3, r8, sl, sp} │ │ │ │ @ instruction: 0x2c0cea4f │ │ │ │ @ instruction: 0x6c1eea4c │ │ │ │ ldmdbne r2, {r0, r3, r6, r8, lr}^ │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ stceq 1, cr15, [r0], {113} @ 0x71 │ │ │ │ strcs pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ ldrmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2b5cd0 │ │ │ │ + ble 0x2b5d08 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, r1, ror r1 @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, #769] @ 0x301 │ │ │ │ @ instruction: 0xb1034699 │ │ │ │ - b 0x13487c0 │ │ │ │ + b 0x13487f8 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00e0f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - ldmibcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf814f7f6 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b1e01b │ │ │ │ - b 0x1480344 │ │ │ │ + b 0x148037c │ │ │ │ @ instruction: 0xf15c4111 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ - bleq 0x128750 │ │ │ │ + bleq 0x128788 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85945a0 │ │ │ │ - b 0x95c858 │ │ │ │ - b 0xecf9c │ │ │ │ - b 0x112cba0 │ │ │ │ + b 0x95c890 │ │ │ │ + b 0xecfd4 │ │ │ │ + b 0x112cbd8 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ @ instruction: 0xf934d020 │ │ │ │ @ instruction: 0xf04f1f02 │ │ │ │ @ instruction: 0xf9330b00 │ │ │ │ - blx 0xfe0f838e │ │ │ │ - b 0x147379c │ │ │ │ - b 0x148c314 │ │ │ │ + blx 0xfe0f83c6 │ │ │ │ + b 0x14737d4 │ │ │ │ + b 0x148c34c │ │ │ │ stmdane r9, {r1, r9, fp, lr}^ │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0ceb4c │ │ │ │ tsteq sl, r1, lsl fp │ │ │ │ @ instruction: 0x0c0eeb4c │ │ │ │ svcmi 0x0000f1b1 │ │ │ │ @@ -160047,42 +160061,42 @@ │ │ │ │ svclt 0x0000bf81 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb4f7f5 │ │ │ │ @ instruction: 0xf1041f29 │ │ │ │ svcne 0x0025020c │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf8554f04 │ │ │ │ @ instruction: 0xf0049f04 │ │ │ │ - b 0x13bf808 │ │ │ │ - b 0x146f95c │ │ │ │ - blx 0xff30c322 │ │ │ │ + b 0x13bf840 │ │ │ │ + b 0x146f994 │ │ │ │ + blx 0xff30c35a │ │ │ │ @ instruction: 0xf04fec06 │ │ │ │ - bl 0x82ec18 │ │ │ │ - bl 0x17b0054 │ │ │ │ + bl 0x82ec50 │ │ │ │ + bl 0x17b008c │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b946e6 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s9, s28 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842aa │ │ │ │ - b 0x45c940 │ │ │ │ - b 0xfe430084 │ │ │ │ + b 0x45c978 │ │ │ │ + b 0xfe4300bc │ │ │ │ andvs r0, ip, r4, lsl #8 │ │ │ │ tstlt r3, pc, asr #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0030f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160096,22 +160110,22 @@ │ │ │ │ @ instruction: 0xf1090800 │ │ │ │ @ instruction: 0xf1093eff │ │ │ │ @ instruction: 0xf91e090f │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9140301 │ │ │ │ strcs fp, [r0, -r1, lsl #30] │ │ │ │ @ instruction: 0x2c05fb82 │ │ │ │ - bvc 0xffba71e8 │ │ │ │ + bvc 0xffba7220 │ │ │ │ tstcs fp, pc, asr #20 │ │ │ │ - b 0x1472afc │ │ │ │ - bl 0x13b70e0 │ │ │ │ - b 0x132f8ec │ │ │ │ + b 0x1472b34 │ │ │ │ + bl 0x13b7118 │ │ │ │ + b 0x132f924 │ │ │ │ orrcc r6, r0, fp, lsl sl │ │ │ │ - beq 0xe8dec │ │ │ │ - bl 0x13b2a0c │ │ │ │ + beq 0xe8e24 │ │ │ │ + bl 0x13b2a44 │ │ │ │ @ instruction: 0xf5b10c0a │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42207 │ │ │ │ rsbscs r4, pc, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf511da08 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ @@ -160130,43 +160144,43 @@ │ │ │ │ svclt 0x0000bedb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - ldmibcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f5 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2e01a │ │ │ │ - b 0x1480550 │ │ │ │ + b 0x1480588 │ │ │ │ @ instruction: 0xf15e4112 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - bleq 0x12895c │ │ │ │ + bleq 0x128994 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x129946c │ │ │ │ + b 0x12994a4 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r0, #143]! @ 0x8f │ │ │ │ eors pc, r2, r9, asr r8 @ │ │ │ │ andeq lr, lr, #44, 20 @ 0x2c000 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ eorle r8, r3, sl, lsl r0 │ │ │ │ svcne 0x0002f934 │ │ │ │ - bleq 0xe8ac4 │ │ │ │ + bleq 0xe8afc │ │ │ │ svcgt 0x0002f933 │ │ │ │ vmlane.f64 d15, d21, d1 │ │ │ │ - bvc 0xffbe72d0 │ │ │ │ + bvc 0xffbe7308 │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x1472ac0 │ │ │ │ - bl 0x143f1c8 │ │ │ │ - b 0x13301dc │ │ │ │ + b 0x1472af8 │ │ │ │ + bl 0x143f200 │ │ │ │ + b 0x1330214 │ │ │ │ @ instruction: 0xf5124a1c │ │ │ │ @ instruction: 0xf14a4200 │ │ │ │ stmne sl, {r9, fp} │ │ │ │ vmlseq.f64 d14, d10, d14 │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ tstpeq r0, lr, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000dbc5 │ │ │ │ @@ -160182,15 +160196,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ mrc2 7, 5, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f851 │ │ │ │ svcls 0x0004f85e │ │ │ │ stcmi 0, cr15, [r0], {4} │ │ │ │ mrrceq 10, 4, lr, r4, cr12 │ │ │ │ stmiavc r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @@ -160199,20 +160213,20 @@ │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14a0a5c │ │ │ │ + b 0x14a0a94 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x187ea54 │ │ │ │ - b 0xfe2ebc58 │ │ │ │ - b 0x116ea6c │ │ │ │ + blx 0x187ea8c │ │ │ │ + b 0xfe2ebc90 │ │ │ │ + b 0x116eaa4 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ bicle r6, fp, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -160225,35 +160239,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4698 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [r8] │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xacacc │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xacb04 │ │ │ │ stmiane r0, {r3, r6, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eoreq r3, r4, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0101 │ │ │ │ andcs r9, r0, #1, 30 │ │ │ │ stmdbcc r9, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12f2e3c │ │ │ │ + bl 0x12f2e74 │ │ │ │ ldmdbne fp, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - bleq 0xe90c4 │ │ │ │ - bcs 0x2a99f0 │ │ │ │ + bleq 0xe90fc │ │ │ │ + bcs 0x2a9a28 │ │ │ │ strmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0x20a8c28 │ │ │ │ + beq 0x20a8c60 │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1594f00 │ │ │ │ svclt 0x00be0900 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - beq 0xfe0e8c3c │ │ │ │ + beq 0xfe0e8c74 │ │ │ │ tstlt r9, sl, lsl #12 │ │ │ │ andge pc, r0, lr, lsl #17 │ │ │ │ vorr.i32 d20, #34304 @ 0x00008600 │ │ │ │ strbmi r0, [r7, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @@ -160263,82 +160277,82 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461c │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf7f5b224 │ │ │ │ @ instruction: 0xf64afe0b │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ @ instruction: 0xf1a50833 │ │ │ │ - b 0x146fb58 │ │ │ │ + b 0x146fb90 │ │ │ │ @ instruction: 0xf1a74924 │ │ │ │ strteq r0, [r4], #-3586 @ 0xfffff1fe │ │ │ │ strcs r3, [r0, #-1806] @ 0xfffff8f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480764 │ │ │ │ + b 0x148079c │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb4f4 │ │ │ │ + blx 0xfe0eb52c │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r7, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, sl, r8, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12b9b0 │ │ │ │ - bl 0x1332f14 │ │ │ │ + bcc 0x12b9e8 │ │ │ │ + bl 0x1332f4c │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3678d4 │ │ │ │ + beq 0x36790c │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe91a0 │ │ │ │ + bleq 0xe91d8 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bd7b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ - ldmibcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ - beq 0x1a2753c │ │ │ │ + beq 0x1a27574 │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ strcs r0, [r0, -ip, lsl #4] │ │ │ │ svcpl 0x0004f851 │ │ │ │ @ instruction: 0xf856469e │ │ │ │ ldrbmi fp, [r4], r4, lsl #30 │ │ │ │ - blx 0xff1f5c1e │ │ │ │ - bl 0x867c4c │ │ │ │ - bl 0x17b045c │ │ │ │ + blx 0xff1f5c56 │ │ │ │ + bl 0x867c84 │ │ │ │ + bl 0x17b0494 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r6], r1, lsl #8 │ │ │ │ - b 0x14990e0 │ │ │ │ + b 0x1499118 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0401 │ │ │ │ - blx 0x188043c │ │ │ │ + blx 0x1880474 │ │ │ │ msrmi CPSR_sxc, #128, 24 @ 0x8000 │ │ │ │ vmlaeq.f32 s28, s11, s28 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85942b2 │ │ │ │ - b 0x43cd40 │ │ │ │ - b 0xfe1adc64 │ │ │ │ + b 0x43cd78 │ │ │ │ + b 0xfe1adc9c │ │ │ │ andvs r0, ip, r5, lsl #8 │ │ │ │ @ instruction: 0xb117d1d8 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160354,24 +160368,24 @@ │ │ │ │ @ instruction: 0x26003cff │ │ │ │ @ instruction: 0xf1080224 │ │ │ │ strcc r0, [r0], #2063 @ 0x80f │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svcls 0x0001f91e │ │ │ │ - blx 0xfe1754b6 │ │ │ │ + blx 0xfe1754ee │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x127312c │ │ │ │ + bl 0x1273164 │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ @ instruction: 0xf3c30b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ - ble 0x2ef6d4 │ │ │ │ + ble 0x2ef70c │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf88eb109 │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -160390,41 +160404,41 @@ │ │ │ │ @ instruction: 0x46064690 │ │ │ │ ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ vqshl.u8 d16, d28, d7 │ │ │ │ @ instruction: 0xf51437c0 │ │ │ │ @ instruction: 0xf1a84400 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ @ instruction: 0xf1470933 │ │ │ │ @ instruction: 0xf1080700 │ │ │ │ strcs r0, [r0, #-2062] @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480958 │ │ │ │ + b 0x1480990 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb6e8 │ │ │ │ + blx 0xfe0eb720 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r0, #143]! @ 0x8f │ │ │ │ eorscs pc, sl, r9, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12bba4 │ │ │ │ - bl 0x1333108 │ │ │ │ + bcc 0x12bbdc │ │ │ │ + bl 0x1333140 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x367ac0 │ │ │ │ + beq 0x367af8 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe9394 │ │ │ │ + bleq 0xe93cc │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ @@ -160433,172 +160447,172 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stmdbeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strcs r1, [r0], -r5, lsr #30 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf855469c │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bgt 0x3abd24 │ │ │ │ + bgt 0x3abd5c │ │ │ │ stcmi 1, cr15, [r0], {28} │ │ │ │ - beq 0xe9344 │ │ │ │ + beq 0xe937c │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - beq 0x367b8c │ │ │ │ + beq 0x367bc4 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ ldrbmi r0, [r4], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x14a0e48 │ │ │ │ + b 0x14a0e80 │ │ │ │ @ instruction: 0xf0007aea │ │ │ │ @ instruction: 0xf10a0e01 │ │ │ │ - blx 0x187fe40 │ │ │ │ - b 0x126b844 │ │ │ │ - b 0xfe3ae680 │ │ │ │ + blx 0x187fe78 │ │ │ │ + b 0x126b87c │ │ │ │ + b 0xfe3ae6b8 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ adcmi r1, sl, #15 │ │ │ │ eors pc, sl, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r4], #-2700 @ 0xfffff574 │ │ │ │ bicle r6, pc, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bc2d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0407c │ │ │ │ + bl 0xfec040b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f5b2df │ │ │ │ @ instruction: 0xf104fc65 │ │ │ │ mrcne 12, 3, r3, cr1, cr15, {7} │ │ │ │ - streq pc, [pc], #-262 @ 0xace98 │ │ │ │ + streq pc, [pc], #-262 @ 0xaced0 │ │ │ │ @ instruction: 0xf10c3101 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ stmdavc fp, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r0, ip, r8 │ │ │ │ andcs pc, r7, #3072 @ 0xc00 │ │ │ │ andcs pc, r0, ip, lsl #17 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bc05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec040cc │ │ │ │ + bl 0xfec04104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f54604 │ │ │ │ @ instruction: 0xf1a7fc3d │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83e360e │ │ │ │ - blx 0x1874afc │ │ │ │ + blx 0x1874b34 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ addsmi ip, lr, #60 @ 0x3c │ │ │ │ andne pc, r5, #18432 @ 0x4800 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff5eaef8 │ │ │ │ + bllt 0xff5eaf30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0412c │ │ │ │ + bl 0xfec04164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf64afc0d │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884b64 │ │ │ │ + blx 0x1884b9c │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strpl pc, [r7], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bba5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0418c │ │ │ │ + bl 0xfec041c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f54605 │ │ │ │ vmovne.8 d17[6], pc │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf1061e73 │ │ │ │ movwcc r0, #5135 @ 0x140f │ │ │ │ strbeq r3, [r2, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc lr, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x24afe6 │ │ │ │ + blx 0x24b01e │ │ │ │ andvc ip, sl, r2, lsl #4 │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec041d8 │ │ │ │ + bl 0xfec04210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ eorslt r4, r6, #4, 12 @ 0x400000 │ │ │ │ - blx 0xfee6afc2 │ │ │ │ + blx 0xfee6affa │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83c350e │ │ │ │ sbclt r2, r1, #2, 30 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - blx 0x57e5ea │ │ │ │ - b 0x945c20 │ │ │ │ - b 0x16d820 │ │ │ │ - b 0x116dc24 │ │ │ │ + blx 0x57e622 │ │ │ │ + b 0x945c58 │ │ │ │ + b 0x16d858 │ │ │ │ + b 0x116dc5c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb4d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0423c │ │ │ │ + bl 0xfec04274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf64afb85 │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884c74 │ │ │ │ + blx 0x1884cac │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strvc pc, [r5], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ @@ -160612,83 +160626,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ @ instruction: 0xf7f5b21e │ │ │ │ svcne 0x0021fb53 │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ @ instruction: 0x46140933 │ │ │ │ - blmi 0xe9200 │ │ │ │ + blmi 0xe9238 │ │ │ │ ssatmi r4, #23, r2, lsl #13 │ │ │ │ strls r4, [r1, #-1676] @ 0xfffff974 │ │ │ │ eorcc pc, r4, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf859b2c1 │ │ │ │ - blx 0xfe18519e │ │ │ │ + blx 0xfe1851d6 │ │ │ │ @ instruction: 0xf85c370e │ │ │ │ ldmne fp, {r2, r8, r9, sl, fp, ip}^ │ │ │ │ streq lr, [r3, #-2689] @ 0xfffff57f │ │ │ │ eorsmi r4, r5, pc, ror r1 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0xfe1fe65c │ │ │ │ + b 0xfe1fe694 │ │ │ │ tstle r7, r1, lsl #10 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ tstmi sl, #77 @ 0x4d │ │ │ │ submi r4, sp, r5, lsr r0 │ │ │ │ vraddhn.i16 d19, q0, │ │ │ │ stccs 0, cr1, [r4], {15} │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ stcls 1, cr13, [r1, #-880] @ 0xfffffc90 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff56b0fc │ │ │ │ + blt 0xff56b134 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4691 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ movwcs pc, #2821 @ 0xb05 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x469c469a │ │ │ │ strls r4, [r1, #-1726] @ 0xfffff942 │ │ │ │ eorscs pc, ip, r9, asr r8 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ - bl 0x444d88 │ │ │ │ + bl 0x444dc0 │ │ │ │ @ instruction: 0xf85e07c4 │ │ │ │ - blx 0xfe2c5242 │ │ │ │ + blx 0xfe2c527a │ │ │ │ ldmdavs pc!, {r1, sl, sp}^ @ │ │ │ │ ldrdlt pc, [r4], -r1 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ ldrbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ ldmne r2, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ rsbmi r4, sl, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r2, lsr r0 │ │ │ │ - b 0xfe1bd33c │ │ │ │ + b 0xfe1bd374 │ │ │ │ andvs r0, sl, fp, lsl #8 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ subvs r2, ip, r2, lsl #20 │ │ │ │ stcls 1, cr13, [r1, #-864] @ 0xfffffca0 │ │ │ │ @ instruction: 0xf8c5b10b │ │ │ │ strtmi ip, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ @ instruction: 0xf06fba87 │ │ │ │ - b 0xa3e1c4 │ │ │ │ - b 0xfe36e9dc │ │ │ │ - b 0xfe22e1dc │ │ │ │ + b 0xa3e1fc │ │ │ │ + b 0xfe36ea14 │ │ │ │ + b 0xfe22e214 │ │ │ │ eorsmi r0, ip, r5, lsl #4 │ │ │ │ ldreq pc, [r1, #-0] │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ svclt 0x00182d00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160697,25 +160711,25 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf04fb21e │ │ │ │ @ instruction: 0xf7f50800 │ │ │ │ strtmi pc, [r2], -r9, lsr #21 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldmibcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f1f3c │ │ │ │ strbmi r4, [r2], r0, lsl #22 │ │ │ │ pkhbtmi r4, lr, r4, lsl #13 │ │ │ │ @ instruction: 0xf9bc9501 │ │ │ │ sbclt r3, r2, #2 │ │ │ │ eorsne pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [r6, -r3, lsl #23] │ │ │ │ svccs 0x0004f854 │ │ │ │ - b 0xfe1335a4 │ │ │ │ + b 0xfe1335dc │ │ │ │ cmnmi pc, r3, lsl #10 │ │ │ │ ldrbmi r4, [r7, #-13] │ │ │ │ ldrbmi fp, [fp, #-3848] @ 0xfffff0f8 │ │ │ │ streq lr, [r2, #-2693] @ 0xfffff57b │ │ │ │ @ instruction: 0xf06fd108 │ │ │ │ vabal.u8 q10, d0, d0 │ │ │ │ subsmi r0, r5, r0, lsl #7 │ │ │ │ @@ -160726,55 +160740,55 @@ │ │ │ │ eorvs r4, r5, r6, lsr #11 │ │ │ │ stcls 1, cr13, [r1, #-876] @ 0xfffffc94 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x9eb258 │ │ │ │ + blt 0x9eb290 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0xf64a4614 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x46060733 │ │ │ │ @ instruction: 0xf1a94698 │ │ │ │ @ instruction: 0xf7f50508 │ │ │ │ movwcs pc, #2645 @ 0xa55 @ │ │ │ │ ldrtmi r4, [lr], r4, lsr #13 │ │ │ │ sbclt r9, r2, #1048576 @ 0x100000 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ @ instruction: 0xf85546aa │ │ │ │ - bl 0x448ee4 │ │ │ │ + bl 0x448f1c │ │ │ │ @ instruction: 0xf85e04c2 │ │ │ │ stmdavs r7!, {r1, r4, r5, sp}^ │ │ │ │ strne pc, [r1], #-2952 @ 0xfffff478 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ stmdbcs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdane r9, {r2, r3, r4, ip, lr, pc}^ │ │ │ │ rsbsmi r4, r1, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r1, lsl r0 │ │ │ │ - b 0xfe1bd428 │ │ │ │ + b 0xfe1bd460 │ │ │ │ vraddhn.i16 d16, q0, │ │ │ │ @ instruction: 0xf10c200f │ │ │ │ ldrbmi r0, [r1, #3080] @ 0xc08 │ │ │ │ strvs lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ mcrls 1, 0, sp, cr1, cr9, {6} │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt sl, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq lr, r6, #139264 @ 0x22000 │ │ │ │ @ instruction: 0xf06f4056 │ │ │ │ - b 0xfe37db24 │ │ │ │ + b 0xfe37db5c │ │ │ │ eorsmi r0, sl, r2, lsl #4 │ │ │ │ streq lr, [fp], #-2690 @ 0xfffff57e │ │ │ │ andseq pc, r1, #0 │ │ │ │ svclt 0x00182a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7db │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160782,15 +160796,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0x46994692 │ │ │ │ @ instruction: 0xf9fef7f5 │ │ │ │ @ instruction: 0xf64a1f21 │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf06f463b │ │ │ │ ldrtmi r4, [lr], r0, lsl #22 │ │ │ │ strls r4, [r1], -ip, lsl #13 │ │ │ │ eormi pc, r5, r9, lsr r9 @ │ │ │ │ @ instruction: 0xf93ab2c1 │ │ │ │ @@ -160820,22 +160834,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #2899968 @ 0x2c4000 │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x46914615 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ eorsmi pc, r5, r7, asr r8 @ │ │ │ │ - blx 0xfe3ebd94 │ │ │ │ + blx 0xfe3ebdcc │ │ │ │ eorsvs pc, r5, r8, asr r8 @ │ │ │ │ svceq 0x0008f851 │ │ │ │ biceq lr, sl, #14336 @ 0x3800 │ │ │ │ eorsge pc, sl, lr, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdlt pc, [r4], -r3 │ │ │ │ @ instruction: 0xf1b6684b │ │ │ │ @@ -160851,16 +160865,16 @@ │ │ │ │ andvs r2, ip, r2, lsl #16 │ │ │ │ bicsle r6, r7, fp, asr #32 │ │ │ │ ldrdge pc, [r4], -sp │ │ │ │ @ instruction: 0xf8cab10a │ │ │ │ ldrbmi r5, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b924 │ │ │ │ - b 0xfe32fc7c │ │ │ │ + b 0xb5b95c │ │ │ │ + b 0xfe32fcb4 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [fp, r1, lsl #4] │ │ │ │ @@ -160870,17 +160884,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0x1cabf951 │ │ │ │ stcne 15, cr1, [r2], #228 @ 0xe4 │ │ │ │ @ instruction: 0xf64a2700 │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ - bmi 0xe9608 │ │ │ │ + bmi 0xe9640 │ │ │ │ @ instruction: 0xf06f46b9 │ │ │ │ ldrmi r4, [r4], r0, lsl #22 │ │ │ │ @ instruction: 0x9601469e │ │ │ │ eormi pc, r5, lr, lsr r9 @ │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ @@ -160907,47 +160921,47 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #49152 @ 0xc000 │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ ldrmi r2, [r1], r4, lsl #12 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ - blx 0x1883c60 │ │ │ │ + blx 0x1883c98 │ │ │ │ @ instruction: 0xf858fa8c │ │ │ │ @ instruction: 0xf8515006 │ │ │ │ - bl 0x43119c │ │ │ │ + bl 0x4311d4 │ │ │ │ @ instruction: 0xf85e03ca │ │ │ │ - blx 0xfe1d566e │ │ │ │ + blx 0xfe1d56a6 │ │ │ │ @ instruction: 0xf8d34505 │ │ │ │ stmdavs fp, {r2, ip, sp, pc}^ │ │ │ │ svcmi 0x0080f1b5 │ │ │ │ strbmi fp, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ stmdbne r4!, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ submi r4, r4, sp, ror #2 │ │ │ │ - b 0x1bd714 │ │ │ │ - b 0x1ee5cc │ │ │ │ + b 0x1bd74c │ │ │ │ + b 0x1ee604 │ │ │ │ submi r0, r4, fp, lsl #10 │ │ │ │ cdpcs 0, 0, cr4, cr12, cr11, {3} │ │ │ │ stccs 3, cr15, [pc], {204} @ 0xcc │ │ │ │ streq pc, [ip], -pc, asr #32 │ │ │ │ movwmi lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0xf8ddd1d8 │ │ │ │ tstlt r2, r4 │ │ │ │ @ instruction: 0xf8ca2301 │ │ │ │ ldrbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b7c8 │ │ │ │ - b 0xfe32fdd8 │ │ │ │ + b 0xb5b800 │ │ │ │ + b 0xfe32fe10 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [sl, r1, lsl #4] │ │ │ │ @@ -160963,26 +160977,26 @@ │ │ │ │ @ instruction: 0xf10706f8 │ │ │ │ @ instruction: 0xf1c50c10 │ │ │ │ andcc r0, r1, #8, 28 @ 0x80 │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ tsteq pc, r3, lsl r8 @ │ │ │ │ ldrne lr, [r3, -r7, asr #20] │ │ │ │ @ instruction: 0xf887fa4f │ │ │ │ - b 0x149a234 │ │ │ │ - b 0x146e35c │ │ │ │ + b 0x149a26c │ │ │ │ + b 0x146e394 │ │ │ │ @ instruction: 0xf02808c8 │ │ │ │ - b 0x146f820 │ │ │ │ + b 0x146f858 │ │ │ │ @ instruction: 0xf00309e7 │ │ │ │ rsbsne r0, pc, r4, asr #6 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ ldmdaeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ streq pc, [r2, -r7]! │ │ │ │ sbcslt r4, fp, #-335544320 @ 0xec000000 │ │ │ │ - blx 0x99babc │ │ │ │ + blx 0x99baf4 │ │ │ │ sbcslt pc, fp, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0xf10107c7 │ │ │ │ svclt 0x00480101 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r2, ip, lsl #11 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -160991,15 +161005,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64a4680 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ vtst.8 , , │ │ │ │ @ instruction: 0xf6cf0af0 │ │ │ │ @ instruction: 0xf1a57aff │ │ │ │ @ instruction: 0xf1a40e02 │ │ │ │ rscslt r0, r5, #512 @ 0x200 │ │ │ │ stmibeq r8, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -161008,28 +161022,28 @@ │ │ │ │ @ instruction: 0xf1c5340e │ │ │ │ @ instruction: 0xf6400310 │ │ │ │ movwls r7, #2831 @ 0xb0f │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ @ instruction: 0x3000f8bc │ │ │ │ - b 0x35c058 │ │ │ │ - b 0x371efc │ │ │ │ + b 0x35c090 │ │ │ │ + b 0x371f34 │ │ │ │ tstmi sl, #1275068416 @ 0x4c000000 │ │ │ │ tstpne r1, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - b 0x199f40 │ │ │ │ + b 0x199f78 │ │ │ │ vtst.8 q8, q9, q1 │ │ │ │ - b 0x17638c │ │ │ │ + b 0x1763c4 │ │ │ │ vqsub.s8 q8, q2, q1 │ │ │ │ - b 0x17e41c │ │ │ │ - b 0x2ee414 │ │ │ │ + b 0x17e454 │ │ │ │ + b 0x2ee44c │ │ │ │ movwmi r0, #45505 @ 0xb1c1 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ addslt r4, fp, #1275068416 @ 0x4c000000 │ │ │ │ - bls 0xdbb78 │ │ │ │ + bls 0xdbbb0 │ │ │ │ addslt r4, fp, #211 @ 0xd3 │ │ │ │ strbmi fp, [r4, #-706]! @ 0xfffffd3e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r2, r7, asr r8 @ │ │ │ │ svccs 0x0002f83e │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ @@ -161046,45 +161060,45 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xfff2f7f4 │ │ │ │ rscslt r1, lr, #49, 30 @ 0xc4 │ │ │ │ mvneq pc, #7 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stmdaeq r0!, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ tstlt lr, #180, 12 @ 0xb400000 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - b 0x149c030 │ │ │ │ + b 0x149c068 │ │ │ │ @ instruction: 0x01241914 │ │ │ │ stmdbcc pc, {r0, r3, ip, sp, lr, pc} @ │ │ │ │ ldclcc 0, cr15, [r0], #16 │ │ │ │ streq lr, [ip], #-2633 @ 0xfffff5b7 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r2!, {r0, r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ - b 0x13adb60 │ │ │ │ + b 0x13adb98 │ │ │ │ @ instruction: 0xf0040c09 │ │ │ │ - b 0x13ba9f8 │ │ │ │ + b 0x13baa30 │ │ │ │ stmdblt fp, {r2, sl, fp} │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ - blx 0xfe0ec160 │ │ │ │ + blx 0xfe0ec198 │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bedb8 │ │ │ │ + b 0xfe3bedf0 │ │ │ │ @ instruction: 0xf8570409 │ │ │ │ - b 0x1dd8e0 │ │ │ │ - b 0xfe1ae82c │ │ │ │ + b 0x1dd918 │ │ │ │ + b 0xfe1ae864 │ │ │ │ andvs r0, ip, r9, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0060f7f4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -161094,16 +161108,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3991 @ 0xf97 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d566 │ │ │ │ - blcs 0x2bee78 │ │ │ │ + blx 0xff45d59e │ │ │ │ + blcs 0x2beeb0 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ @ instruction: 0xff3ef7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161117,28 +161131,28 @@ │ │ │ │ ldcne 15, cr15, [r1], #428 @ 0x1ac │ │ │ │ andeq pc, r2, #168, 2 @ 0x2a │ │ │ │ ldclne 6, cr2, [r3], #-0 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf932d007 │ │ │ │ @ instruction: 0x07f6c013 │ │ │ │ @ instruction: 0xf831d517 │ │ │ │ - blx 0xff2488b2 │ │ │ │ + blx 0xff2488ea │ │ │ │ vabal.u8 q10, d16, d12 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ec461e │ │ │ │ @ instruction: 0xf7f44638 │ │ │ │ strtmi pc, [r0], -fp, lsl #30 │ │ │ │ andcs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf83181f0 │ │ │ │ @ instruction: 0xf3c06b02 │ │ │ │ - blx 0xff22db12 │ │ │ │ + blx 0xff22db4a │ │ │ │ ldrmi r4, [lr], -ip, lsl #11 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ @@ -161146,16 +161160,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3887 @ 0xf2f @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff15d636 │ │ │ │ - blcs 0x1bed1c │ │ │ │ + blx 0xff15d66e │ │ │ │ + blcs 0x1bed54 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mrc2 7, 6, pc, cr6, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161170,44 +161184,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1985] @ 0xfffff83f │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ smlatbeq r8, r8, r1, pc @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xff0f1a02 │ │ │ │ + blx 0xff0f1a3a │ │ │ │ vabdl.u8 q10, d0, d5 │ │ │ │ - blcs 0x1b19b8 │ │ │ │ + blcs 0x1b19f0 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r0], -sl, ror #15 │ │ │ │ mcr2 7, 5, pc, cr2, cr4, {7} @ │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff0ff41a │ │ │ │ + blx 0xff0ff452 │ │ │ │ ldrb r4, [r5, r5, lsl #14] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ strmi r9, [r8], r7, lsl #26 │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3783 @ 0xec7 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d706 │ │ │ │ - blcs 0x2bee18 │ │ │ │ + blx 0xff45d73e │ │ │ │ + blcs 0x2bee50 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161220,16 +161234,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3739 @ 0xe9b @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff95d75e │ │ │ │ - blcs 0x1bee44 │ │ │ │ + blx 0xff95d796 │ │ │ │ + blcs 0x1bee7c │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161242,29 +161256,29 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf937d50c │ │ │ │ bfieq ip, r3, #0, #26 │ │ │ │ andscs pc, r3, r6, lsr r9 @ │ │ │ │ andgt pc, r2, #140, 22 @ 0x23000 │ │ │ │ - bl 0xfeee2eec │ │ │ │ + bl 0xfeee2f24 │ │ │ │ strbtmi r0, [r0], ip, lsl #24 │ │ │ │ streq lr, [r2, #-2917] @ 0xfffff49b │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x2adce0 │ │ │ │ + blcs 0x2add18 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 0, pc, cr0, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x0c0ceb18 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - bl 0x113f64c │ │ │ │ + bl 0x113f684 │ │ │ │ vabal.u8 q8, d0, d5 │ │ │ │ ldrb r0, [r4, pc, lsl #1] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, r7, lsl #12 │ │ │ │ @@ -161273,50 +161287,50 @@ │ │ │ │ @ instruction: 0xf108fe33 │ │ │ │ @ instruction: 0xf1a70102 │ │ │ │ andcs r0, r0, #2, 28 │ │ │ │ @ instruction: 0x07c71c53 │ │ │ │ @ instruction: 0xf93ed50c │ │ │ │ bfieq ip, r3, #0, #19 │ │ │ │ @ instruction: 0xf931d51c │ │ │ │ - blx 0xfe138b22 │ │ │ │ - bne 0xfe938b44 │ │ │ │ + blx 0xfe138b5a │ │ │ │ + bne 0xfe938b7c │ │ │ │ @ instruction: 0x0c0ceb65 │ │ │ │ @ instruction: 0x46654614 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blcs 0x2b9f2c │ │ │ │ + blcs 0x2b9f64 │ │ │ │ ldrmi sp, [sl], -r1 │ │ │ │ ldrtmi lr, [r0], -r8, ror #15 │ │ │ │ stc2l 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x16bc0c │ │ │ │ + blcs 0x16bc44 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [ip, #3010] @ 0xbc2 │ │ │ │ bfi r4, sl, #12, #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf857d50c │ │ │ │ @ instruction: 0xf8561023 │ │ │ │ - blx 0xfe0f5c12 │ │ │ │ + blx 0xfe0f5c4a │ │ │ │ ldrbeq ip, [r9, r2, lsl #4] │ │ │ │ - bl 0xfeee2fe4 │ │ │ │ - bl 0x19f0bc0 │ │ │ │ + bl 0xfeee301c │ │ │ │ + bl 0x19f0bf8 │ │ │ │ strbtmi r0, [r0], r2, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1b1bd8 │ │ │ │ + blcs 0x1b1c10 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161338,15 +161352,15 @@ │ │ │ │ ldrbeq r0, [r9, r1, lsl #24] │ │ │ │ @ instruction: 0xf852d50f │ │ │ │ @ instruction: 0xf1a8402c │ │ │ │ @ instruction: 0xf01e0108 │ │ │ │ andsle r0, ip, r1, lsl #30 │ │ │ │ eorne pc, ip, r1, asr r8 @ │ │ │ │ smlabbmi r1, r4, fp, pc @ │ │ │ │ - bl 0x1a748c4 │ │ │ │ + bl 0x1a748fc │ │ │ │ strtmi r0, [r5], -r1, lsl #2 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1bc130f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r4, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, asr #26 │ │ │ │ @@ -161356,38 +161370,38 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85881f0 │ │ │ │ vaddl.u8 , d3, d28 │ │ │ │ strbtmi r1, [r6], pc, lsl #6 │ │ │ │ strpl pc, [r4, -r1, asr #23] │ │ │ │ svclt 0x0000e7cf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04e5c │ │ │ │ + bl 0xfec04e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4621fd75 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf42 │ │ │ │ @ instruction: 0xf9125c01 │ │ │ │ - blx 0x600c96 │ │ │ │ + blx 0x600cce │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04eb8 │ │ │ │ + bl 0xfec04ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd47 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161401,15 +161415,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f10 │ │ │ │ + bl 0xfec04f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd1b │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161423,38 +161437,38 @@ │ │ │ │ stc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f68 │ │ │ │ + bl 0xfec04fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ strtmi pc, [r1], -pc, ror #25 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf42 │ │ │ │ @ instruction: 0xf8125c01 │ │ │ │ - blx 0x600da2 │ │ │ │ + blx 0x600dda │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04fc4 │ │ │ │ + bl 0xfec04ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffcc1 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161468,15 +161482,15 @@ │ │ │ │ stc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0501c │ │ │ │ + bl 0xfec05054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc95 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161490,25 +161504,25 @@ │ │ │ │ ldc2 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05074 │ │ │ │ + bl 0xfec050ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc69 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf917d512 │ │ │ │ @ instruction: 0xf01ce00c │ │ │ │ @ instruction: 0xf9160f01 │ │ │ │ - blx 0x839ece │ │ │ │ + blx 0x839f06 │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-79 @ 0xffffffb1 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @@ -161518,53 +161532,53 @@ │ │ │ │ stc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec050e4 │ │ │ │ + bl 0xfec0511c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc31 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf837d512 │ │ │ │ @ instruction: 0xf01ce01c │ │ │ │ @ instruction: 0xf8360f01 │ │ │ │ - blx 0x839f7e │ │ │ │ + blx 0x839fb6 │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-143 @ 0xffffff71 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ strtmi sp, [r8], -r3, ror #3 │ │ │ │ - blx 0xff36bf0a │ │ │ │ + blx 0xff36bf42 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05154 │ │ │ │ + bl 0xfec0518c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffbf9 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf857d511 │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8560f01 │ │ │ │ - blx 0x13602e │ │ │ │ + blx 0x136066 │ │ │ │ svclt 0x0018f303 │ │ │ │ smlattle r6, r4, sl, r1 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c441c │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ed │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @@ -161573,43 +161587,43 @@ │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620fb93 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec051c0 │ │ │ │ + bl 0xfec051f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fbc3 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xadff4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xae02c │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba3fc │ │ │ │ + bcs 0x4ba434 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0x19ebfd6 │ │ │ │ + blx 0x19ec00e │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae15e │ │ │ │ + blx 0x5ae196 │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05230 │ │ │ │ + bl 0xfec05268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ fstmiaxne r1!, {d15-d83} @ Deprecated │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161624,77 +161638,77 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -fp, lsr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c150 │ │ │ │ + blmi 0x16c188 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec052a0 │ │ │ │ + bl 0xfec052d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afb53 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf2186 │ │ │ │ + blx 0xf21be │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffca2 │ │ │ │ + blx 0xffcda │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05314 │ │ │ │ + bl 0xfec0534c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fb19 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae148 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xae180 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ ldrvs pc, [r3], -r4, lsl #22 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba550 │ │ │ │ + bcs 0x4ba588 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0xfef6c128 │ │ │ │ + blx 0xfef6c160 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae2b2 │ │ │ │ + blx 0x5ae2ea │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05384 │ │ │ │ + bl 0xfec053bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ vstmiane r1!, {s30-s254} │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161709,71 +161723,71 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #21 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c2a4 │ │ │ │ + blmi 0x16c2dc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec053f4 │ │ │ │ + bl 0xfec0542c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afaa9 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf22da │ │ │ │ + blx 0xf2312 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffdf6 │ │ │ │ + blx 0xffe2e │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-88] @ 0xffffffa8 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - blx 0x1bec250 │ │ │ │ + blx 0x1bec288 │ │ │ │ strbeq r2, [r3, r0, lsl #4] │ │ │ │ @ instruction: 0xf856d514 │ │ │ │ @ instruction: 0xf8571022 │ │ │ │ - blx 0xfe17a31a │ │ │ │ - beq 0x6fd298 │ │ │ │ + blx 0xfe17a352 │ │ │ │ + beq 0x6fd2d0 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ tstvs ip, r1, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c185b │ │ │ │ - bl 0x5712a8 │ │ │ │ - bl 0x11eeecc │ │ │ │ + bl 0x5712e0 │ │ │ │ + bl 0x11eef04 │ │ │ │ ldrmi r0, [r8], ip, lsl #10 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x1b22f4 │ │ │ │ + bcs 0x1b232c │ │ │ │ strtmi sp, [r0], -r3, ror #3 │ │ │ │ - blx 0x26c290 │ │ │ │ + blx 0x26c2c8 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161786,16 +161800,16 @@ │ │ │ │ strmi r0, [r4], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf852d017 │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #28] │ │ │ │ @ instruction: 0xf85ed524 │ │ │ │ - blx 0xfe16e39a │ │ │ │ - beq 0x6bdb18 │ │ │ │ + blx 0xfe16e3d2 │ │ │ │ + beq 0x6bdb50 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18c0 │ │ │ │ stmdbne r0, {r9, sl, fp}^ │ │ │ │ streq lr, [lr], -r6, asr #22 │ │ │ │ vrsubhn.i16 d20, q6, │ │ │ │ @@ -161810,15 +161824,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eoreq pc, r1, r7, asr r8 @ │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andcc pc, r0, r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s0, s28 │ │ │ │ - bl 0x572b74 │ │ │ │ + bl 0x572bac │ │ │ │ @ instruction: 0xf140030e │ │ │ │ ldmdbne fp, {}^ @ │ │ │ │ streq lr, [r0], -r6, asr #22 │ │ │ │ @ instruction: 0x4608461d │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161859,20 +161873,20 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ @ instruction: 0x2100f99d │ │ │ │ ldrle r0, [sp, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, r1, r8, asr r8 @ │ │ │ │ svceq 0x0001f011 │ │ │ │ eorcs pc, r1, r7, asr r8 @ │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - b 0x14a28d0 │ │ │ │ + b 0x14a2908 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b3340 │ │ │ │ + b 0x13b3378 │ │ │ │ vmull.u8 q11, d0, d2 │ │ │ │ - bl 0x572484 │ │ │ │ - b 0x146f07c │ │ │ │ + bl 0x5724bc │ │ │ │ + b 0x146f0b4 │ │ │ │ @ instruction: 0xf1422222 │ │ │ │ ldmdbne fp, {r9} │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ tstcc r1, ip, lsl r6 │ │ │ │ strbtle r0, [r1], #1987 @ 0x7c3 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ stmdbcs r4, {r0, r1, r2, r3, ip} │ │ │ │ @@ -161881,18 +161895,18 @@ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf101425b │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ - bl 0x19324cc │ │ │ │ - b 0x146ed9c │ │ │ │ + bl 0x1932504 │ │ │ │ + b 0x146edd4 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b339c │ │ │ │ + b 0x13b33d4 │ │ │ │ andsne r6, r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ stmdbcs r4, {r2, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe7d8d1b4 │ │ │ │ @@ -161907,48 +161921,48 @@ │ │ │ │ strmi r0, [r6], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf852d01c │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #24] │ │ │ │ @ instruction: 0xf85cd529 │ │ │ │ - blx 0xfe16e57e │ │ │ │ + blx 0xfe16e5b6 │ │ │ │ @ instruction: 0xf1dcc000 │ │ │ │ - bl 0x18b1500 │ │ │ │ - b 0x146e604 │ │ │ │ + bl 0x18b1538 │ │ │ │ + b 0x146e63c │ │ │ │ vrsra.u8 d18, d12, #4 │ │ │ │ - b 0x117580c │ │ │ │ + b 0x1175844 │ │ │ │ andne r6, r0, #0, 6 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234a88 │ │ │ │ + bl 0x1234ac0 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ cdpne 3, 0, cr15, cr15, cr14, {6} │ │ │ │ andle r2, r1, r4, lsl #18 │ │ │ │ ldrb r4, [r8, r8, lsl #12] │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ strtmi pc, [r8], -sp, asr #17 │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85781f0 │ │ │ │ vaddl.u8 q8, d14, d17 │ │ │ │ - blx 0xfe175d8e │ │ │ │ - b 0x147a554 │ │ │ │ + blx 0xfe175dc6 │ │ │ │ + b 0x147a58c │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b345c │ │ │ │ + b 0x13b3494 │ │ │ │ andne r6, r0, #0, 24 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234ad8 │ │ │ │ + bl 0x1234b10 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ ldr r4, [r4, r8, lsl #12]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0577c │ │ │ │ + bl 0xfec057b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161959,15 +161973,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, lsl #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec057c8 │ │ │ │ + bl 0xfec05800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8c0f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161978,15 +161992,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r9, ror #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05814 │ │ │ │ + bl 0xfec0584c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf89af7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161997,15 +162011,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r3, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05860 │ │ │ │ + bl 0xfec05898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf874f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162016,15 +162030,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4628f81d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec058ac │ │ │ │ + bl 0xfec058e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf84ef7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162035,15 +162049,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r8, r7 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec058f8 │ │ │ │ + bl 0xfec05930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf828f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162054,21 +162068,21 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628ffd1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05944 │ │ │ │ + bl 0xfec0597c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf802f7f4 │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x148002c │ │ │ │ + b 0x1480064 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162078,21 +162092,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r1, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec059a4 │ │ │ │ + bl 0xfec059dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffd2f7f3 │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x148006c │ │ │ │ + b 0x14800a4 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162102,20 +162116,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub16mi pc, r0, r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a04 │ │ │ │ + bl 0xfec05a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffa2f7f3 │ │ │ │ - b 0x148009c │ │ │ │ + b 0x14800d4 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ addsmi r6, ip, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d5[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162125,15 +162139,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a60 │ │ │ │ + bl 0xfec05a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xff74f7f3 │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @@ -162147,15 +162161,15 @@ │ │ │ │ @ instruction: 0xff18f7f3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ab8 │ │ │ │ + bl 0xfec05af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xff48f7f3 │ │ │ │ adclt r4, ip, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162169,15 +162183,15 @@ │ │ │ │ mcr2 7, 7, pc, cr12, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b10 │ │ │ │ + bl 0xfec05b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff1cf7f3 │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strbeq r2, [r2, r0, lsl #10] │ │ │ │ @@ -162191,21 +162205,21 @@ │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b68 │ │ │ │ + bl 0xfec05ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr3, {7} │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x1480250 │ │ │ │ + b 0x1480288 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162215,21 +162229,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05bc8 │ │ │ │ + bl 0xfec05c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x1480290 │ │ │ │ + b 0x14802c8 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162239,20 +162253,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe5f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c28 │ │ │ │ + bl 0xfec05c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr3, {7} │ │ │ │ - b 0x14802c0 │ │ │ │ + b 0x14802f8 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ adcmi r6, r3, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162262,15 +162276,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c84 │ │ │ │ + bl 0xfec05cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, ror #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162282,15 +162296,15 @@ │ │ │ │ mcr2 7, 0, pc, cr10, cr3, {7} @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05cd4 │ │ │ │ + bl 0xfec05d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 1, pc, cr10, cr3, {7} │ │ │ │ strtmi fp, [r1], -sp, lsr #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162302,15 +162316,15 @@ │ │ │ │ stc2l 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d24 │ │ │ │ + bl 0xfec05d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ mrc2 7, 0, pc, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r0, r1, r8, sl, ip, lr, pc} │ │ │ │ @@ -162321,63 +162335,63 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628fdbb │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d70 │ │ │ │ + bl 0xfec05da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xbab94 │ │ │ │ + blcs 0xbabcc │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r1, r0, lsl #12 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -fp, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05dd0 │ │ │ │ + bl 0xfec05e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ adcslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf9b1d50b │ │ │ │ - blcs 0xbabf4 │ │ │ │ + blcs 0xbac2c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177271 @ 0xb0000009 │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r2, r0, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4620fd5b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e30 │ │ │ │ + bl 0xfec05e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162392,15 +162406,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -sp, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e8c │ │ │ │ + bl 0xfec05ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2f6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162414,15 +162428,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #26 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ee4 │ │ │ │ + bl 0xfec05f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2b6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162436,15 +162450,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4630fcd5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05f3c │ │ │ │ + bl 0xfec05f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @@ -162457,27 +162471,27 @@ │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05f90 │ │ │ │ + bl 0xfec05fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4621fcdb │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ @ instruction: 0xf991d50a │ │ │ │ @ instruction: 0xf9925000 │ │ │ │ adcmi r4, r5, #0 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ec60 │ │ │ │ + bl 0xfea1ec98 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ec4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4638fc7b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162491,15 +162505,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ stc2 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r9 @ │ │ │ │ ands pc, ip, r7, lsr r9 @ │ │ │ │ - bl 0xfec403e8 │ │ │ │ + bl 0xfec40420 │ │ │ │ svclt 0x00a80304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162516,40 +162530,40 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ ldc2l 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97f8f0 │ │ │ │ + bl 0xfe97f928 │ │ │ │ svclt 0x00a80205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec060b4 │ │ │ │ + bl 0xfec060ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ strtmi pc, [r1], -r9, asr #24 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ stmdavc sp, {r3, r8, sl, ip, lr, pc} │ │ │ │ adcmi r7, r5, #20, 16 @ 0x140000 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1eb80 │ │ │ │ + bl 0xfea1ebb8 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ee4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ ldrtmi pc, [r8], -fp, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162563,15 +162577,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r8 @ │ │ │ │ ands pc, ip, r7, lsr r8 @ │ │ │ │ - bl 0xfec40508 │ │ │ │ + bl 0xfec40540 │ │ │ │ svclt 0x00280304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162583,188 +162597,188 @@ │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ - blx 0xffaecf56 │ │ │ │ + blx 0xffaecf8e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97fa10 │ │ │ │ + bl 0xfe97fa48 │ │ │ │ svclt 0x00280205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ - blx 0xfe36cf86 │ │ │ │ + blx 0xfe36cfbe │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec061d4 │ │ │ │ + bl 0xfec0620c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ @ instruction: 0xf7f34615 │ │ │ │ @ instruction: 0x46a4fbb9 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x127554c │ │ │ │ + bl 0x1275584 │ │ │ │ @ instruction: 0xf10c77e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0x18ecfda │ │ │ │ + blx 0x18ed012 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06228 │ │ │ │ + bl 0xfec06260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f3461f │ │ │ │ strtmi pc, [r4], pc, lsl #23 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r4, #-1987] @ 0xfffff83d │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ @ instruction: 0xf147195d │ │ │ │ @ instruction: 0xf10c0700 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0xe6d02e │ │ │ │ + blx 0xe6d066 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0627c │ │ │ │ + bl 0xfec062b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ rsbslt pc, sl, #103424 @ 0x19400 │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ stceq 1, cr15, [r0], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf1031dd5 │ │ │ │ svclt 0x00b80301 │ │ │ │ - blle 0x3b84a8 │ │ │ │ - bcs 0xcd11c │ │ │ │ - blx 0x9defa0 │ │ │ │ + blle 0x3b84e0 │ │ │ │ + bcs 0xcd154 │ │ │ │ + blx 0x9defd8 │ │ │ │ rsclt pc, r5, #12, 8 @ 0xc000000 │ │ │ │ addsmi sp, r4, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2a07 │ │ │ │ svclt 0x00d80500 │ │ │ │ strbeq fp, [r4, r5, ror #5] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xffe6d0ac │ │ │ │ + blt 0xffe6d0e4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fb2d │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9731f8 │ │ │ │ - b 0x12fd3c │ │ │ │ - b 0x116f940 │ │ │ │ + b 0x973230 │ │ │ │ + b 0x12fd74 │ │ │ │ + b 0x116f978 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andle r3, lr, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a5cd0 │ │ │ │ + blx 0x9a5d08 │ │ │ │ addslt pc, sl, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0x4620e7df │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeced138 │ │ │ │ + blt 0xfeced170 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0xffaed154 │ │ │ │ + blx 0xffaed18c │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf1c3020c │ │ │ │ @ instruction: 0xf1130800 │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r0, r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ stc2 10, cr15, [r8], {36} @ 0x24 @ │ │ │ │ - blcs 0x8a5dd0 │ │ │ │ + blcs 0x8a5e08 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1df124 │ │ │ │ - blx 0x18ae1d4 │ │ │ │ + blx 0x1df15c │ │ │ │ + blx 0x18ae20c │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ svclt 0x0000ba6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec063fc │ │ │ │ + bl 0xfec06434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - blx 0x14adca4 │ │ │ │ + blx 0x14adcdc │ │ │ │ cdpne 12, 7, cr15, cr2, cr7, {4} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0xf1cc0610 │ │ │ │ @ instruction: 0xf9120e00 │ │ │ │ @ instruction: 0xf11c3f01 │ │ │ │ svclt 0x00bc0f07 │ │ │ │ sbcslt r1, ip, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf1bcdb0e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - blle 0x29bdac │ │ │ │ + blle 0x29bde4 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svceq 0x0007f1bc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ svclt 0x00480101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ @@ -162780,24 +162794,24 @@ │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fa67 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r2, #0, #28 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x97337c │ │ │ │ - b 0x12fec0 │ │ │ │ - b 0x116fac4 │ │ │ │ + b 0x9733b4 │ │ │ │ + b 0x12fef8 │ │ │ │ + b 0x116fafc │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff115 │ │ │ │ vstrcs d13, [r0, #-924] @ 0xfffffc64 │ │ │ │ adcmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ @@ -162810,37 +162824,37 @@ │ │ │ │ svclt 0x0000b9eb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x96d2e0 │ │ │ │ + blx 0x96d318 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf1134f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r4!, {s29-s107} │ │ │ │ @ instruction: 0xf1c3db0c │ │ │ │ - blcs 0xb233c │ │ │ │ - blx 0x11df220 │ │ │ │ - blle 0x22e374 │ │ │ │ + blcs 0xb2374 │ │ │ │ + blx 0x11df258 │ │ │ │ + blle 0x22e3ac │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bfe28 │ │ │ │ + b 0xfe3bfe60 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1df460 │ │ │ │ - b 0xfe1b039c │ │ │ │ + b 0x1df498 │ │ │ │ + b 0xfe1b03d4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -162875,44 +162889,44 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f341f0 │ │ │ │ movwcs fp, #2405 @ 0x965 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e8469e │ │ │ │ vseleq.f32 s30, s16, s7 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - blx 0x1878018 │ │ │ │ + blx 0x1878050 │ │ │ │ strb pc, [r0, lr, lsl #29]! @ │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ bfi r4, lr, #13, #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf98af7f3 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf64a1eb1 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf1be880a │ │ │ │ - blle 0xaf3068 │ │ │ │ + blle 0xaf30a0 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x166520 │ │ │ │ + blx 0x166558 │ │ │ │ @ instruction: 0xf5b2f20e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ movwle r2, #12800 @ 0x3200 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe0ede08 │ │ │ │ + blx 0xfe0ede40 │ │ │ │ svccc 0x0002f83c │ │ │ │ vorr.i32 d20, #33792 @ 0x00008400 │ │ │ │ adcsmi r0, r1, #143 @ 0x8f │ │ │ │ eorscs pc, sl, r7, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdbeq r2, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @@ -162920,49 +162934,49 @@ │ │ │ │ tstcc r2, r0, lsl r0 │ │ │ │ svceq 0x000ff11e │ │ │ │ andcs sp, r0, #212, 20 @ 0xd4000 │ │ │ │ @ instruction: 0xe7e54691 │ │ │ │ vpmax.s8 d15, d8, d18 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ ldrb r2, [pc, r0, lsl #4] │ │ │ │ - bcs 0xc0f10 │ │ │ │ + bcs 0xc0f48 │ │ │ │ @ instruction: 0xe7dbd1d8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f347f0 │ │ │ │ svclt 0x0000b8f5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf92cf7f3 │ │ │ │ svcne 0x0029b27b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1c32500 │ │ │ │ @ instruction: 0xf10e0800 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xcb31a0 │ │ │ │ + blle 0xcb31d8 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svclt 0x00bc2b00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ - blcs 0x8a6164 │ │ │ │ - blx 0x1e65e0 │ │ │ │ - blx 0xbee54c │ │ │ │ + blcs 0x8a619c │ │ │ │ + blx 0x1e6618 │ │ │ │ + blx 0xbee584 │ │ │ │ strbmi pc, [ip, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d027 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x11fc94c │ │ │ │ - blx 0x1870984 │ │ │ │ + b 0x11fc984 │ │ │ │ + blx 0x18709bc │ │ │ │ ldrbmi pc, [r2, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @@ -163001,27 +163015,27 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, sp, lsl #5 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ @ instruction: 0xf1bcb861 │ │ │ │ - blle 0x633210 │ │ │ │ + blle 0x633248 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6680 │ │ │ │ - blx 0x14abe4c │ │ │ │ + blx 0x1a66b8 │ │ │ │ + blx 0x14abe84 │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ sbcslt r0, r2, #128, 4 │ │ │ │ - blx 0x11a9588 │ │ │ │ + blx 0x11a95c0 │ │ │ │ @ instruction: 0xf000f206 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xe7cbb2d2 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ strb r0, [r5, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -163031,46 +163045,46 @@ │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f3b264 │ │ │ │ @ instruction: 0xf04ff871 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ - blx 0xfe0ee018 │ │ │ │ + blx 0xfe0ee050 │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x95779c │ │ │ │ - b 0xf02e0 │ │ │ │ - b 0x116fae4 │ │ │ │ + b 0x9577d4 │ │ │ │ + b 0xf0318 │ │ │ │ + b 0x116fb1c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff114 │ │ │ │ @ instruction: 0x2c00dbe1 │ │ │ │ @ instruction: 0x2c0fdb11 │ │ │ │ - blx 0x1a6728 │ │ │ │ + blx 0x1a6760 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #216 @ 0xd8 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0x11a9638 │ │ │ │ + blx 0x11a9670 │ │ │ │ addslt pc, r9, #8, 6 @ 0x20000000 │ │ │ │ strb r2, [fp, r0, lsl #6] │ │ │ │ - blcs 0xc0f68 │ │ │ │ + blcs 0xc0fa0 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bfd7 │ │ │ │ @@ -163078,88 +163092,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf80ef7f3 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ rsbslt r0, fp, #816 @ 0x330 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fc │ │ │ │ - blcs 0xe63a8 │ │ │ │ - blcs 0x8a6418 │ │ │ │ - blx 0x2a6828 │ │ │ │ - blx 0x11ec77c │ │ │ │ + blcs 0xe63e0 │ │ │ │ + blcs 0x8a6450 │ │ │ │ + blx 0x2a6860 │ │ │ │ + blx 0x11ec7b4 │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x187138c │ │ │ │ + blx 0x18713c4 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi r7, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1], -r7 │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorsvc pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1c0d2c │ │ │ │ - b 0xfe1b07c4 │ │ │ │ + b 0x1c0d64 │ │ │ │ + b 0xfe1b07fc │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d1 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7f2 │ │ │ │ - blx 0x1280134 │ │ │ │ + blx 0x128016c │ │ │ │ strcs pc, [r0, -r4, lsl #8] │ │ │ │ @ instruction: 0x463ce7dd │ │ │ │ bicsle r2, r4, r0, lsl #30 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f2b27f │ │ │ │ @ instruction: 0xf1c7ffb3 │ │ │ │ ldrtmi r0, [r1], -r0, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xaf80c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xaf844 │ │ │ │ strcs r3, [r0], #-1552 @ 0xfffff9f0 │ │ │ │ svccc 0x0001f91c │ │ │ │ - ble 0x5fa408 │ │ │ │ + ble 0x5fa440 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrmi r2, [r6], r0, lsl #6 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x11bbc1c │ │ │ │ + b 0x11bbc54 │ │ │ │ vraddhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt r4, lr, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004cf7f2 │ │ │ │ - blle 0x4f7020 │ │ │ │ - blle 0x5bb43c │ │ │ │ + blle 0x4f7058 │ │ │ │ + blle 0x5bb474 │ │ │ │ ldcle 15, cr2, [sl], {7} │ │ │ │ - blcs 0x7fb30 │ │ │ │ + blcs 0x7fb68 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ sbcslt r4, fp, #157286400 @ 0x9600000 │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrb r0, [r9, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ - blx 0x9a97b8 │ │ │ │ + blx 0x9a97f0 │ │ │ │ @ instruction: 0xf04ff308 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ sbcslt r0, fp, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf000e7cc │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ sbcle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x469623ff │ │ │ │ @@ -163170,101 +163184,101 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xff5af7f2 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r0, r0, lsl #16 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb2b │ │ │ │ ldcle 15, cr0, [r6], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf000d335 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x188c8dc │ │ │ │ + blx 0x188c914 │ │ │ │ tstpmi r4, #128, 18 @ p-variant is OBSOLETE @ 0x200000 │ │ │ │ svccs 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9539d8 │ │ │ │ - b 0x17011c │ │ │ │ - b 0x1170520 │ │ │ │ + b 0x953a10 │ │ │ │ + b 0x170154 │ │ │ │ + b 0x1170558 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf93cd012 │ │ │ │ - blcs 0xbf510 │ │ │ │ + blcs 0xbf548 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ @ instruction: 0xf11edbe5 │ │ │ │ - ble 0xff573554 │ │ │ │ + ble 0xff57358c │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ - blx 0x9a989c │ │ │ │ + blx 0x9a98d4 │ │ │ │ andcs pc, r0, #8, 6 @ 0x20000000 │ │ │ │ bfi fp, fp, #5, #22 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - blcs 0xdf460 │ │ │ │ + blcs 0xdf498 │ │ │ │ ldrmi sp, [sl], -fp, asr #3 │ │ │ │ addslt lr, fp, #53739520 @ 0x3340000 │ │ │ │ strb r2, [sl, r0, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr10, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ stccs 15, cr4, [r0], {4} │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ strcs r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf113db0c │ │ │ │ - blle 0x9f360c │ │ │ │ - blle 0xa3a594 │ │ │ │ + blle 0x9f3644 │ │ │ │ + blle 0xa3a5cc │ │ │ │ fstmdbxle fp!, {d2-d16} @ Deprecated │ │ │ │ tstlt ip, r4, lsr #13 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaf9a4 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaf9dc @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe2dfaac │ │ │ │ - b 0x1b09d0 │ │ │ │ - b 0xfe1b09f4 │ │ │ │ + b 0xfe2dfae4 │ │ │ │ + b 0x1b0a08 │ │ │ │ + b 0xfe1b0a2c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d7 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr8, cr2, {7} │ │ │ │ strtmi r2, [r4], r0, lsl #8 │ │ │ │ @ instruction: 0xf1c3e7e0 │ │ │ │ - blx 0x9b29e8 │ │ │ │ + blx 0x9b2a20 │ │ │ │ @ instruction: 0xf04ff40c │ │ │ │ ldrb r0, [r9, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa2c │ │ │ │ bicle r4, pc, r4, asr #10 │ │ │ │ @ instruction: 0xf04f4664 │ │ │ │ strb r0, [pc, r0, lsl #24] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06c0c │ │ │ │ + bl 0xfec06c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ rsbslt pc, sl, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1064631 │ │ │ │ mcrne 14, 3, r0, cr3, cr0, {0} │ │ │ │ @@ -163278,81 +163292,81 @@ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0008f112 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf893dbee │ │ │ │ - bcs 0xdfa64 │ │ │ │ - blx 0xbe65f0 │ │ │ │ + bcs 0xdfa9c │ │ │ │ + blx 0xbe6628 │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1b0a74 │ │ │ │ + bl 0x1b0aac │ │ │ │ rsclt r0, r4, #92, 8 @ 0x5c000000 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 1, pc, cr6, cr2, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf414 │ │ │ │ + b 0x1caf44c │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973b98 │ │ │ │ - b 0x1306dc │ │ │ │ - b 0x11702e0 │ │ │ │ + b 0x973bd0 │ │ │ │ + b 0x130714 │ │ │ │ + b 0x1170318 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x0010f115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a6670 │ │ │ │ + blx 0x9a66a8 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x130308 │ │ │ │ + bl 0x130340 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 0, pc, cr4, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf11343df │ │ │ │ @ instruction: 0xf10e0f20 │ │ │ │ svclt 0x00b80e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8dedb09 │ │ │ │ - blcs 0xbfb5c │ │ │ │ - blcs 0x8a67cc │ │ │ │ + blcs 0xbfb94 │ │ │ │ + blcs 0x8a6804 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfac8 │ │ │ │ - blx 0x18aeb78 │ │ │ │ + blx 0x1dfb00 │ │ │ │ + blx 0x18aebb0 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, r8, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -163360,23 +163374,23 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ smlalsmi fp, ip, fp, sp │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ mrrceq 11, 0, lr, r4, cr12 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06dac │ │ │ │ + bl 0xfec06de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ - blx 0x14af2f4 │ │ │ │ + blx 0x14af32c │ │ │ │ ldrtmi pc, [r1], -r7, lsl #25 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr6, {0} │ │ │ │ - b 0x1c77558 │ │ │ │ + b 0x1c77590 │ │ │ │ ands r0, r1, ip, lsl #12 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsclt fp, r2, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ @@ -163384,86 +163398,86 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0007f11c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf993dbee │ │ │ │ @ instruction: 0xf1bc4000 │ │ │ │ - ble 0xff8f380c │ │ │ │ + ble 0xff8f3844 │ │ │ │ @ instruction: 0xf0044134 │ │ │ │ - bl 0x130418 │ │ │ │ + bl 0x130450 │ │ │ │ sbcslt r0, r2, #100, 4 @ 0x40000006 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf270 │ │ │ │ + b 0x1caf2a8 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85745b4 │ │ │ │ - b 0x973d3c │ │ │ │ - b 0x130880 │ │ │ │ - b 0x1170484 │ │ │ │ + b 0x973d74 │ │ │ │ + b 0x1308b8 │ │ │ │ + b 0x11704bc │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf9bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x11a6814 │ │ │ │ + blx 0x11a684c │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x1304ac │ │ │ │ + bl 0x1304e4 │ │ │ │ addslt r0, r2, #805306374 @ 0x30000006 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf113020c │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - blle 0x77a900 │ │ │ │ + blle 0x77a938 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3c07e4 │ │ │ │ + b 0xfe3c081c │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1dfe1c │ │ │ │ - b 0xfe1b0d58 │ │ │ │ + b 0x1dfe54 │ │ │ │ + b 0xfe1b0d90 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ vst1.16 {d15-d16}, [ip], r4 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ @ instruction: 0x0c64eb0c │ │ │ │ @@ -163476,21 +163490,21 @@ │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq lr, [ip, -pc, ror #20] │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xa7399c │ │ │ │ + blle 0xa739d4 │ │ │ │ @ instruction: 0xf1bc7813 │ │ │ │ - blle 0xab3984 │ │ │ │ + blle 0xab39bc │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6e50 │ │ │ │ - blcs 0xac9c0 │ │ │ │ - blx 0x189fc0c │ │ │ │ + blx 0x1a6e88 │ │ │ │ + blcs 0xac9f8 │ │ │ │ + blx 0x189fc44 │ │ │ │ @ instruction: 0xf000fe83 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0x46230eff │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc lr, (UNDEF: 1) │ │ │ │ @@ -163499,68 +163513,68 @@ │ │ │ │ @ instruction: 0xb115d1dc │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ - blx 0x9a9d78 │ │ │ │ + blx 0x9a9db0 │ │ │ │ @ instruction: 0xf000f907 │ │ │ │ @ instruction: 0xf0090401 │ │ │ │ movwcs r0, #3585 @ 0xe01 │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ - blcs 0xe9d60 │ │ │ │ + blcs 0xe9d98 │ │ │ │ @ instruction: 0xf000d1d5 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf64a1eb1 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1c78e30 │ │ │ │ + b 0x1c78e68 │ │ │ │ eor r0, r7, lr, lsl #16 │ │ │ │ @ instruction: 0xf1be880b │ │ │ │ - blle 0xb73a3c │ │ │ │ + blle 0xb73a74 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1a6f10 │ │ │ │ + blx 0x1a6f48 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf983fa1f │ │ │ │ - beq 0xebf90 │ │ │ │ + beq 0xebfc8 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svccc 0x0002f83c │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x977f3c │ │ │ │ - b 0x2f0a80 │ │ │ │ - b 0x1170684 │ │ │ │ + b 0x977f74 │ │ │ │ + b 0x2f0ab8 │ │ │ │ + b 0x11706bc │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r7, r0 │ │ │ │ @ instruction: 0xf11e3102 │ │ │ │ - ble 0xff573acc │ │ │ │ - beq 0xebfcc │ │ │ │ + ble 0xff573b04 │ │ │ │ + beq 0xec004 │ │ │ │ ubfx r4, r1, #13, #5 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ - beq 0xebfd8 │ │ │ │ + beq 0xec010 │ │ │ │ andeq pc, r1, #3 │ │ │ │ subseq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ - blcs 0xe9e10 │ │ │ │ + blcs 0xe9e48 │ │ │ │ @ instruction: 0x469ad1d3 │ │ │ │ bfi r4, r9, #13, #8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ @@ -163568,44 +163582,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ svcne 0x0029b27b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - b 0x1c792fc │ │ │ │ + b 0x1c79334 │ │ │ │ @ instruction: 0xf10e0803 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xb73b88 │ │ │ │ + blle 0xb73bc0 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xb7ab10 │ │ │ │ + blle 0xb7ab48 │ │ │ │ @ instruction: 0xdc322b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorsle r4, r0, ip, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaff28 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaff60 @ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8519680 @ 0x00820000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1e3b50 │ │ │ │ - b 0x1b0f74 │ │ │ │ - b 0xfe1b0f6c │ │ │ │ + b 0xfe1e3b88 │ │ │ │ + b 0x1b0fac │ │ │ │ + b 0xfe1b0fa4 │ │ │ │ andvs r0, ip, ip, lsl #8 │ │ │ │ @ instruction: 0xb115d1d7 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfee6df28 │ │ │ │ + bllt 0xfee6df60 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [pc, r4, ror #12] │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrbeq lr, [r4], #-2825 @ 0xfffff4f7 │ │ │ │ ssatmi lr, #5, r6, asr #15 │ │ │ │ @@ -163615,28 +163629,28 @@ │ │ │ │ svclt 0x0000e7ce │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff6edf72 │ │ │ │ + blx 0xff6edfaa │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x27003cff │ │ │ │ ldreq pc, [r0, #-262] @ 0xfffffefa │ │ │ │ streq lr, [lr], -pc, ror #20 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf99cdb2d │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xbf3bd0 │ │ │ │ + blle 0xbf3c08 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1a70ac │ │ │ │ - blx 0x14ac814 │ │ │ │ + blx 0x1a70e4 │ │ │ │ + blx 0x14ac84c │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ @@ -163652,217 +163666,217 @@ │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ andcs fp, r0, #87040 @ 0x15400 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ andeq pc, r1, #8 │ │ │ │ - bl 0x138c3c │ │ │ │ + bl 0x138c74 │ │ │ │ sbcslt r0, r2, #104, 4 @ 0x80000006 │ │ │ │ - blcs 0xe9fb4 │ │ │ │ + blcs 0xe9fec │ │ │ │ @ instruction: 0x461ad1d2 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f2b264 │ │ │ │ @ instruction: 0xf04ffb75 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stccs 0, cr14, [pc], {38} @ 0x26 │ │ │ │ - blx 0x1a7174 │ │ │ │ + blx 0x1a71ac │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0xfe0eea2c │ │ │ │ + blx 0xfe0eea64 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x93c1b0 │ │ │ │ - b 0xf08d8 │ │ │ │ - b 0x11304dc │ │ │ │ + b 0x93c1e8 │ │ │ │ + b 0xf0910 │ │ │ │ + b 0x1130514 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ andsle r2, r8, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ - blle 0xff901914 │ │ │ │ + blle 0xff90194c │ │ │ │ @ instruction: 0x3000f9bc │ │ │ │ - ble 0xff3bb0f0 │ │ │ │ + ble 0xff3bb128 │ │ │ │ vpmax.s8 , q4, │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ - bl 0xf0500 │ │ │ │ + bl 0xf0538 │ │ │ │ addlt r0, r9, #-2147483624 @ 0x80000018 │ │ │ │ @ instruction: 0x4619e7d4 │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ @ instruction: 0xf1b9e7d0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff66e0e8 │ │ │ │ + blt 0xff66e120 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x46e106 │ │ │ │ + blx 0x46e13e │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1132600 │ │ │ │ @ instruction: 0xf10e0f1f │ │ │ │ svclt 0x00bc0e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x601af4 │ │ │ │ + blle 0x601b2c │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xc3ad6c │ │ │ │ + blle 0xc3ada4 │ │ │ │ @ instruction: 0xdc362b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ andle r2, r7, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2b19a8 │ │ │ │ + b 0xfe2b19e0 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, ip, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - b 0x1c9ebd0 │ │ │ │ - blx 0x11b21dc │ │ │ │ + b 0x1c9ec08 │ │ │ │ + blx 0x11b2214 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1a14 │ │ │ │ + blcs 0x2c1a4c │ │ │ │ @ instruction: 0x461cd074 │ │ │ │ ldmdale r6!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0xfea6e1d4 │ │ │ │ + blx 0xfea6e20c │ │ │ │ eorseq pc, r8, #4, 2 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xb0350 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xb0388 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ tstpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x12c35c │ │ │ │ + bcc 0x12c394 │ │ │ │ @ instruction: 0xf101fa0c │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf802fa2c │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ stmdaeq r1, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ - blx 0x340eb2 │ │ │ │ - blx 0x36ca8a │ │ │ │ + blx 0x340eea │ │ │ │ + blx 0x36cac2 │ │ │ │ rscmi r2, r1, ip, lsl #24 │ │ │ │ - blhi 0x36f110 │ │ │ │ + blhi 0x36f148 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ stmiaeq r9, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ - b 0xfe1815f0 │ │ │ │ + b 0xfe181628 │ │ │ │ andsmi r0, r3, r9, lsl #6 │ │ │ │ ldrdhi pc, [r4], -r8 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ stmdavs fp!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - b 0x100400 │ │ │ │ - b 0xf06d0 │ │ │ │ + b 0x100438 │ │ │ │ + b 0xf0708 │ │ │ │ @ instruction: 0xf1a40108 │ │ │ │ subsmi r0, r9, r0, lsr #16 │ │ │ │ ldmib r7, {r0, r3, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf85e3102 │ │ │ │ - blx 0x10c374 │ │ │ │ + blx 0x10c3ac │ │ │ │ rscmi pc, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - bl 0x440648 │ │ │ │ - b 0x11715c8 │ │ │ │ + bl 0x440680 │ │ │ │ + b 0x1171600 │ │ │ │ stmdavs r0!, {r3, r8, r9}^ │ │ │ │ rsbmi r6, r3, ip, lsr #17 │ │ │ │ stmiavs sl!, {r0, r1, r4, lr}^ │ │ │ │ rsbmi r4, r3, fp, lsr r0 │ │ │ │ - b 0xfe108588 │ │ │ │ - b 0x170ee8 │ │ │ │ + b 0xfe1085c0 │ │ │ │ + b 0x170f20 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f24ff8 │ │ │ │ vmla.i8 , , │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ - blmi 0x1303bc │ │ │ │ + vmla.i d22, d0, d0[5] │ │ │ │ + blmi 0x1303f4 │ │ │ │ eorseq pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfffeca14 │ │ │ │ - ldrshteq sl, [r3], -r0 │ │ │ │ + blx 0xeca4e │ │ │ │ + eorseq sl, r3, r8, lsl #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1b3c │ │ │ │ + blcs 0x4c1b74 │ │ │ │ addhi pc, fp, r0 │ │ │ │ - blcs 0x481b9c │ │ │ │ + blcs 0x481bd4 │ │ │ │ addhi pc, ip, r0, lsl #4 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0x4ee300 │ │ │ │ + blx 0x4ee338 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 2, cr15, cr0, cr12, {6} │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10cfa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x940fc8 │ │ │ │ + blx 0x941000 │ │ │ │ ldmdavs fp!, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ vmlsmi.f32 s28, s4, s30 │ │ │ │ @ instruction: 0x4c01ea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ vnmlami.f32 s28, s2, s28 │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ @@ -163872,250 +163886,250 @@ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ smlawteq r0, r4, r1, pc @ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ - blx 0x18a494 │ │ │ │ + blx 0x18a4cc │ │ │ │ rscmi pc, r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0x970838 │ │ │ │ + blx 0x970870 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ - @ instruction: 0x31b8f64a │ │ │ │ + bicscc pc, r0, sl, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bl 0x100754 │ │ │ │ + bl 0x10078c │ │ │ │ @ instruction: 0xf85109c8 │ │ │ │ @ instruction: 0xf8d9a038 │ │ │ │ @ instruction: 0xf8d58004 │ │ │ │ - b 0xfe1543d8 │ │ │ │ - b 0x130c00 │ │ │ │ - b 0x130c10 │ │ │ │ - b 0xfe130c0c │ │ │ │ + b 0xfe154410 │ │ │ │ + b 0x130c38 │ │ │ │ + b 0x130c48 │ │ │ │ + b 0xfe130c44 │ │ │ │ eorvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1c4686a │ │ │ │ subsmi r0, r3, r0, lsr #18 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ strbeq lr, [r0, r1, lsl #22] │ │ │ │ @ instruction: 0xf909fa03 │ │ │ │ - blx 0x980798 │ │ │ │ - b 0x116e434 │ │ │ │ + blx 0x9807d0 │ │ │ │ + b 0x116e46c │ │ │ │ rscmi r0, r3, r9, lsl #4 │ │ │ │ eorsmi pc, r0, r1, asr r8 @ │ │ │ │ - b 0x114a6c0 │ │ │ │ + b 0x114a6f8 │ │ │ │ ldmdavs r9!, {r3, r9}^ │ │ │ │ - b 0x140530 │ │ │ │ + b 0x140568 │ │ │ │ eormi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, asr #32 │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ subsmi r4, r3, fp │ │ │ │ ldrtmi r6, [r0], -fp, ror #1 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r2, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msrvs R8_usr, r5 │ │ │ │ + teqpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvs pc, ip, r5, asr #4 │ │ │ │ + rsbsvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c20237 │ │ │ │ - svclt 0x0000fa51 │ │ │ │ - eorseq sl, r3, r4, lsl #12 │ │ │ │ + svclt 0x0000fa55 │ │ │ │ + eorseq sl, r3, ip, lsl r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c1c94 │ │ │ │ + blcs 0x8c1ccc │ │ │ │ ldrmi sp, [ip], -ip, rrx │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf966f7f2 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stceq 1, cr15, [r0], #-16 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ - beq 0xecbb0 │ │ │ │ + beq 0xecbe8 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vseleq.f32 s30, s24, s17 │ │ │ │ - blx 0x36eccc │ │ │ │ + blx 0x36ed04 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vmlseq.f32 s28, s20, s28 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xf64a4313 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ - blx 0xab0da0 │ │ │ │ - b 0x146e4e8 │ │ │ │ - bl 0x133cfc │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ + blx 0xab0dd8 │ │ │ │ + b 0x146e520 │ │ │ │ + bl 0x133d34 │ │ │ │ rscmi r0, r1, r9, asr #17 │ │ │ │ @ instruction: 0xf85244f4 │ │ │ │ @ instruction: 0xf8d5a039 │ │ │ │ @ instruction: 0xf8d89000 │ │ │ │ - b 0xfe190500 │ │ │ │ - b 0x171118 │ │ │ │ - b 0x171130 │ │ │ │ - b 0xfe171124 │ │ │ │ + b 0xfe190538 │ │ │ │ + b 0x171150 │ │ │ │ + b 0x171168 │ │ │ │ + b 0xfe17115c │ │ │ │ eorvs r0, fp, r9, lsl #6 │ │ │ │ @ instruction: 0xf1c4686b │ │ │ │ subsmi r0, r9, r0, lsr #18 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, r9, r9, asr r0 │ │ │ │ ldrdcc lr, [r2, -r7] │ │ │ │ strbeq lr, [r0, r2, lsl #22] │ │ │ │ @ instruction: 0xf909fa01 │ │ │ │ - blx 0x9008b4 │ │ │ │ - b 0x11ae54c │ │ │ │ + blx 0x9008ec │ │ │ │ + b 0x11ae584 │ │ │ │ rscmi r0, r1, r9, lsl #6 │ │ │ │ eorsmi pc, r0, r2, asr r8 @ │ │ │ │ - b 0x118a7e0 │ │ │ │ + b 0x118a818 │ │ │ │ ldmdavs r8!, {r3, r8, r9}^ │ │ │ │ - b 0x18068c │ │ │ │ + b 0x1806c4 │ │ │ │ eormi r0, r3, lr, lsl #6 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, lr}^ │ │ │ │ - b 0xfe1087f8 │ │ │ │ - b 0x171158 │ │ │ │ + b 0xfe108830 │ │ │ │ + b 0x171190 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ vtst.8 d27, d21, d21 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ - blmi 0x13062c │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ + blmi 0x130664 │ │ │ │ eorseq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9c4f1c2 │ │ │ │ - eorseq sl, r3, r8, lsl r6 │ │ │ │ + @ instruction: 0xf9c8f1c2 │ │ │ │ + eorseq sl, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1db0 │ │ │ │ + blcs 0x2c1de8 │ │ │ │ @ instruction: 0x461cd071 │ │ │ │ ldmdale r3!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf8daf7f2 │ │ │ │ teqpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ @ instruction: 0xf1044313 │ │ │ │ vmov.i32 d16, #34816 @ 0x00008800 │ │ │ │ - blx 0x8f8610 │ │ │ │ + blx 0x8f8648 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ @ instruction: 0xf00340a3 │ │ │ │ ldmib r8, {r0, r1, r2, r3, r4, r5, r6, r7, r9}^ │ │ │ │ - blx 0x2051ec │ │ │ │ + blx 0x205224 │ │ │ │ adcmi pc, r3, ip, lsl #24 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - blx 0x1eee12 │ │ │ │ + blx 0x1eee4a │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ strbeq lr, [r9, #2830] @ 0xb0e │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 11, cr15, [r2], {1} @ │ │ │ │ smlatbcs r1, r2, fp, pc @ │ │ │ │ andeq lr, r9, #569344 @ 0x8b000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ - b 0x14a7d4 │ │ │ │ + b 0x14a80c │ │ │ │ strbtmi r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ ldmdavs r2!, {r1, r4, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ @ instruction: 0xf1c46073 │ │ │ │ ldmib r8, {r5, r9}^ │ │ │ │ - blx 0x20524c │ │ │ │ + blx 0x205284 │ │ │ │ adcmi pc, r3, r9, lsl #18 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blx 0x2012a0 │ │ │ │ - bl 0x46ce68 │ │ │ │ + blx 0x2012d8 │ │ │ │ + bl 0x46cea0 │ │ │ │ @ instruction: 0xf85e04c0 │ │ │ │ stmdavs r0!, {r4, r5, ip, lr}^ │ │ │ │ strhtmi r6, [r2], #-132 @ 0xffffff7c │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ rsbmi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt r4!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - msrvs R8_usr, r5 │ │ │ │ + teqpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subvs pc, ip, r5, asr #4 │ │ │ │ + rsbvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c20239 │ │ │ │ - svclt 0x0000f933 │ │ │ │ - eorseq sl, r3, ip, lsr #12 │ │ │ │ + svclt 0x0000f937 │ │ │ │ + eorseq sl, r3, r4, asr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1ed4 │ │ │ │ + blcs 0x4c1f0c │ │ │ │ addhi pc, sl, r0 │ │ │ │ - blcs 0x481f30 │ │ │ │ + blcs 0x481f68 │ │ │ │ addhi pc, fp, r0, lsl #4 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf846f7f2 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - blx 0x1878adc │ │ │ │ - blx 0x16e8e0 │ │ │ │ + blx 0x1878b14 │ │ │ │ + blx 0x16e918 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ - blx 0x938724 │ │ │ │ - b 0x13ef71c │ │ │ │ + blx 0x93875c │ │ │ │ + b 0x13ef754 │ │ │ │ @ instruction: 0xf1040c03 │ │ │ │ - blx 0x931334 │ │ │ │ - b 0x13ed304 │ │ │ │ + blx 0x93136c │ │ │ │ + b 0x13ed33c │ │ │ │ ldmib r6, {r0, r1, sl, fp}^ │ │ │ │ - blx 0x3b9300 │ │ │ │ - blx 0x8af714 │ │ │ │ - b 0x14b0138 │ │ │ │ - bl 0x7c373c │ │ │ │ - blx 0x173748 │ │ │ │ + blx 0x3b9338 │ │ │ │ + blx 0x8af74c │ │ │ │ + b 0x14b0170 │ │ │ │ + bl 0x7c3774 │ │ │ │ + blx 0x173780 │ │ │ │ @ instruction: 0xf141f304 │ │ │ │ streq r0, [r9], #-256 @ 0xffffff00 │ │ │ │ tstmi ip, r1, asr #20 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10f1750 │ │ │ │ - b 0x1480ba0 │ │ │ │ - bl 0x7c3764 │ │ │ │ + b 0x10f1788 │ │ │ │ + b 0x1480bd8 │ │ │ │ + bl 0x7c379c │ │ │ │ @ instruction: 0xf1a40c0e │ │ │ │ @ instruction: 0xf1410e20 │ │ │ │ - blx 0x130b40 │ │ │ │ - b 0x11aff7c │ │ │ │ + blx 0x130b78 │ │ │ │ + b 0x11affb4 │ │ │ │ @ instruction: 0xf1c4030e │ │ │ │ - blx 0x933fcc │ │ │ │ - b 0x11aff88 │ │ │ │ + blx 0x934004 │ │ │ │ + b 0x11affc0 │ │ │ │ @ instruction: 0xf64a030e │ │ │ │ - @ instruction: 0xf2c03eb8 │ │ │ │ + @ instruction: 0xf2c03ed0 │ │ │ │ adcmi r0, r2, r3, lsr lr │ │ │ │ stmibeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsge pc, r8, lr, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r9 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -164126,111 +164140,111 @@ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ eorsvs pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf909fa02 │ │ │ │ - blx 0x940a30 │ │ │ │ - b 0x11ae7c8 │ │ │ │ + blx 0x940a68 │ │ │ │ + b 0x11ae800 │ │ │ │ adcmi r0, r2, r9, lsl #6 │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stmiavs ip!, {r5, r6, fp, sp, lr} │ │ │ │ - b 0x140944 │ │ │ │ + b 0x14097c │ │ │ │ eorsmi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ andmi r4, r3, fp │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ vrecps.f32 , , │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ - blmi 0x1308a4 │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + blmi 0x1308dc │ │ │ │ eorseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf888f1c2 │ │ │ │ - eorseq sl, r3, r0, asr #12 │ │ │ │ + @ instruction: 0xf88cf1c2 │ │ │ │ + eorseq sl, r3, r8, asr r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c2028 │ │ │ │ + blcs 0x8c2060 │ │ │ │ ldrmi sp, [ip], -r1, rrx │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xff9ef7f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a44262 │ │ │ │ - blx 0x1871cac │ │ │ │ - blx 0x1b0230 │ │ │ │ + blx 0x1871ce4 │ │ │ │ + blx 0x1b0268 │ │ │ │ @ instruction: 0xf64af202 │ │ │ │ - @ instruction: 0xf2c03cb8 │ │ │ │ - blx 0x973908 │ │ │ │ + @ instruction: 0xf2c03cd0 │ │ │ │ + blx 0x973940 │ │ │ │ tstpmi r1, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ tstmi r9, #227 @ 0xe3 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ movwcs lr, #2520 @ 0x9d8 │ │ │ │ vaddl.u8 q10, d16, d17 │ │ │ │ - blx 0x138890 │ │ │ │ + blx 0x1388c8 │ │ │ │ adcmi pc, r3, r5, lsl #10 │ │ │ │ @ instruction: 0xf1c4432b │ │ │ │ - blx 0x931ce0 │ │ │ │ + blx 0x931d18 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ strbeq lr, [lr, #2828] @ 0xb0c │ │ │ │ @ instruction: 0xf85c40a2 │ │ │ │ - b 0xfe1a8968 │ │ │ │ + b 0xfe1a89a0 │ │ │ │ @ instruction: 0xf8d50309 │ │ │ │ andmi sl, fp, r4 │ │ │ │ - b 0x18a950 │ │ │ │ + b 0x18a988 │ │ │ │ rsbmi r0, sl, sl, lsl #6 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ rsbsvs r4, r3, sl │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ eorsvs r4, r2, sl, rrx │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ movwpl lr, #10712 @ 0x29d8 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ - blx 0xa00b30 │ │ │ │ - b 0x11ad0b0 │ │ │ │ + blx 0xa00b68 │ │ │ │ + b 0x11ad0e8 │ │ │ │ tstmi r3, #939524096 @ 0x38000000 │ │ │ │ vpmax.s8 d15, d4, d5 │ │ │ │ eorspl pc, r0, ip, asr r8 @ │ │ │ │ strbeq lr, [r0], #2828 @ 0xb0c │ │ │ │ strhmi r6, [r2], #-128 @ 0xffffff80 │ │ │ │ andmi r6, sl, r4, ror #16 │ │ │ │ submi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3, lsr #32 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr8, cr1, {7} │ │ │ │ - msrvs R8_usr, r5 │ │ │ │ + teqpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, r5, asr #4 │ │ │ │ + addvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c2023b │ │ │ │ - svclt 0x0000f807 │ │ │ │ - eorseq sl, r3, r4, asr r6 │ │ │ │ + svclt 0x0000f80b │ │ │ │ + eorseq sl, r3, ip, ror #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07b04 │ │ │ │ + bl 0xfec07b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ cdpcs 15, 1, cr15, cr0, cr1, {1} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - adcscc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + sbcscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r9 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164239,31 +164253,31 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf245beb5 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ - blmi 0x130a2c │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ + blmi 0x130a64 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffc4f1c1 │ │ │ │ - eorseq sl, r3, r8, ror #12 │ │ │ │ + @ instruction: 0xffc8f1c1 │ │ │ │ + eorseq sl, r3, r0, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07b88 │ │ │ │ + bl 0xfec07bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr15, {6} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - adcscc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + sbcscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r8 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164272,164 +164286,164 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf245be73 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ - blmi 0x130ab0 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ + blmi 0x130ae8 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff82f1c1 │ │ │ │ - eorseq sl, r3, ip, ror r6 │ │ │ │ + @ instruction: 0xff86f1c1 │ │ │ │ + mlaseq r3, r4, r6, sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c0c │ │ │ │ + bl 0xfec07c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr13, {4} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf937d81c │ │ │ │ - blx 0x1880ae8 │ │ │ │ + blx 0x1880b20 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8b48 │ │ │ │ - b 0xfe1eda6c │ │ │ │ - b 0x1b1a60 │ │ │ │ - b 0xfe1b1a94 │ │ │ │ + blx 0x1e8b80 │ │ │ │ + b 0xfe1edaa4 │ │ │ │ + b 0x1b1a98 │ │ │ │ + b 0xfe1b1acc │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr1, {7} │ │ │ │ - msrvs R8_usr, r5 │ │ │ │ + teqpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvs pc, ip, r5, asr #4 │ │ │ │ + addsvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ - svclt 0x0000ff3f │ │ │ │ - mlaseq r3, r0, r6, sl │ │ │ │ + svclt 0x0000ff43 │ │ │ │ + eorseq sl, r3, r8, lsr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c94 │ │ │ │ + bl 0xfec07ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr9, {2} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf837d81c │ │ │ │ - blx 0x1880b70 │ │ │ │ + blx 0x1880ba8 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8bd0 │ │ │ │ - b 0xfe1edaf4 │ │ │ │ - b 0x1b1ae8 │ │ │ │ - b 0xfe1b1b1c │ │ │ │ + blx 0x1e8c08 │ │ │ │ + b 0xfe1edb2c │ │ │ │ + b 0x1b1b20 │ │ │ │ + b 0xfe1b1b54 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - msrvs R8_usr, r5 │ │ │ │ + teqpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvs pc, ip, r5, asr #4 │ │ │ │ + addsvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ - svclt 0x0000fefb │ │ │ │ - eorseq sl, r3, r4, lsr #13 │ │ │ │ + svclt 0x0000feff │ │ │ │ + ldrhteq sl, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr4, cr1, {7} │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #1638400 @ 0x190000 │ │ │ │ mulne r1, r5, r9 │ │ │ │ svc 0x0002f83c │ │ │ │ vabal.u8 , d0, d2 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ adcsmi r2, r1, r2, lsr r0 │ │ │ │ - b 0x1020ec │ │ │ │ - b 0xc30f6c │ │ │ │ - b 0x10f4370 │ │ │ │ + b 0x102124 │ │ │ │ + b 0xc30fa4 │ │ │ │ + b 0x10f43a8 │ │ │ │ @ instruction: 0xf8ac010e │ │ │ │ mvnle r1, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ vadd.f32 d27, d21, d25 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ - blmi 0x130c44 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ + blmi 0x130c7c │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 11, cr15, cr8, cr1, {6} │ │ │ │ - ldrhteq sl, [r3], -r8 │ │ │ │ + cdp2 1, 11, cr15, cr12, cr1, {6} │ │ │ │ + ldrsbteq sl, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #964] @ 0x3c4 │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf83c7869 │ │ │ │ strcc lr, [r2, #-3842] @ 0xfffff0fe │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r7, asr r8 @ │ │ │ │ strbmi r4, [r3, #-177]! @ 0xffffff4f │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ - msrvs R8_usr, r5 │ │ │ │ + teqpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvs pc, ip, r5, asr #4 │ │ │ │ + addsvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ - svclt 0x0000fe77 │ │ │ │ - eorseq sl, r3, ip, asr #13 │ │ │ │ + svclt 0x0000fe7b │ │ │ │ + eorseq sl, r3, r4, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07e24 │ │ │ │ + bl 0xfec07e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 13, 0, APSR_nzcv, cr0, cr1, {4} │ │ │ │ @ instruction: 0xf64ad822 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4002f9b2 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvc 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @@ -164438,56 +164452,56 @@ │ │ │ │ strbmi r4, [r1, #-124]! @ 0xffffff84 │ │ │ │ streq lr, [lr], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ strtmi sp, [r8], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ - msrvs R8_usr, r5 │ │ │ │ + teqpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvs pc, ip, r5, asr #4 │ │ │ │ + addsvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ - svclt 0x0000fe35 │ │ │ │ - eorseq sl, r3, r0, ror #13 │ │ │ │ + svclt 0x0000fe39 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07ea8 │ │ │ │ + bl 0xfec07ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ cdpcs 13, 1, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ad821 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1892e24 │ │ │ │ + blx 0x1892e5c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r7, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r3, asr r8 @ │ │ │ │ ldrhtmi r4, [ip], #-4 │ │ │ │ - b 0x1c2270 │ │ │ │ - b 0xfe1b1d28 │ │ │ │ + b 0x1c22a8 │ │ │ │ + b 0xfe1b1d60 │ │ │ │ @ instruction: 0xf8cc0407 │ │ │ │ mvnle r4, r0 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ sha1c.32 , , │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ - blmi 0x130dcc │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ + blmi 0x130e04 │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r4, #772]! @ 0x304 │ │ │ │ - ldrshteq sl, [r3], -r4 │ │ │ │ + ldc2l 1, cr15, [r8, #772]! @ 0x304 │ │ │ │ + eorseq sl, r3, ip, lsl #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07f28 │ │ │ │ + bl 0xfec07f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ cdpne 13, 10, cr15, cr2, cr15, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbeq r3, [r3, r2, lsl #4] │ │ │ │ @@ -164503,35 +164517,35 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46984614 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ - blx 0x1874594 │ │ │ │ + blx 0x18745cc │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf8374f04 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - blx 0x9b4e98 │ │ │ │ - b 0x3efdcc │ │ │ │ - b 0x9f3db4 │ │ │ │ - b 0x13b1db8 │ │ │ │ + blx 0x9b4ed0 │ │ │ │ + b 0x3efe04 │ │ │ │ + b 0x9f3dec │ │ │ │ + b 0x13b1df0 │ │ │ │ @ instruction: 0xf8270c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07fd8 │ │ │ │ + bl 0xfec08010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f1461f │ │ │ │ @ instruction: 0x4621fcb7 │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @@ -164552,33 +164566,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a008f │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ svcne 0x00230733 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf857429a │ │ │ │ - blx 0x9d0f5c │ │ │ │ - b 0x3efe88 │ │ │ │ - b 0xc33e94 │ │ │ │ - b 0x13b1e98 │ │ │ │ + blx 0x9d0f94 │ │ │ │ + b 0x3efec0 │ │ │ │ + b 0xc33ecc │ │ │ │ + b 0x13b1ed0 │ │ │ │ @ instruction: 0xf8210c04 │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08094 │ │ │ │ + bl 0xfec080cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr11, cr9, {2} │ │ │ │ cdpne 2, 6, cr2, cr9, cr0, {0} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -164587,54 +164601,54 @@ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ vseleq.f32 s30, s10, s29 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ svclt 0x004807c7 │ │ │ │ andsgt pc, r2, r6, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2b1114 │ │ │ │ + bcs 0x2b114c │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffdeeea8 │ │ │ │ + bllt 0xffdeeee0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f3a │ │ │ │ cdpne 14, 6, cr0, cr9, cr0, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r1], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c12e8 │ │ │ │ - blx 0x873f4c │ │ │ │ - blx 0x18b0164 │ │ │ │ + bl 0x7c1320 │ │ │ │ + blx 0x873f84 │ │ │ │ + blx 0x18b019c │ │ │ │ @ instruction: 0xf836f880 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - b 0xa91024 │ │ │ │ - b 0x3b2b68 │ │ │ │ - b 0x1273f6c │ │ │ │ + b 0xa9105c │ │ │ │ + b 0x3b2ba0 │ │ │ │ + b 0x1273fa4 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicsle r0, sp, r4, lsl #30 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbbb3 │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08174 │ │ │ │ + bl 0xfec081ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ @ instruction: 0xf106fbe9 │ │ │ │ vsubl.u8 q8, d0, d14 │ │ │ │ ldrtmi r0, [fp], -pc, asr #2 │ │ │ │ @@ -164648,120 +164662,120 @@ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10307cf │ │ │ │ svclt 0x00480302 │ │ │ │ stcgt 8, cr15, [r1], {3} │ │ │ │ addmi r0, r2, #8978432 @ 0x890000 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfe0eef90 │ │ │ │ + bllt 0xfe0eefc8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfedeefb6 │ │ │ │ + blx 0xfedeefee │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ cdpne 0, 6, cr0, cr14, cr15, {4} │ │ │ │ svcvc 0x0004f85e │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r6], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c13d8 │ │ │ │ - blx 0x87403c │ │ │ │ - blx 0x18b0254 │ │ │ │ + bl 0x7c1410 │ │ │ │ + blx 0x874074 │ │ │ │ + blx 0x18b028c │ │ │ │ stmdahi pc, {r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8534572 │ │ │ │ - b 0xa91114 │ │ │ │ - b 0x3b2c58 │ │ │ │ - b 0x127405c │ │ │ │ + b 0xa9114c │ │ │ │ + b 0x3b2c90 │ │ │ │ + b 0x1274094 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbb3f │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - blx 0x1def036 │ │ │ │ + blx 0x1def06e │ │ │ │ cdpne 3, 10, cr2, cr1, cr0, {0} │ │ │ │ stmdbeq r0!, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b52f02 │ │ │ │ - b 0x1474904 │ │ │ │ - blx 0x950410 │ │ │ │ - blx 0x3ed8a0 │ │ │ │ - b 0x116e0b4 │ │ │ │ - blx 0x13b18a4 │ │ │ │ + b 0x147493c │ │ │ │ + blx 0x950448 │ │ │ │ + blx 0x3ed8d8 │ │ │ │ + b 0x116e0ec │ │ │ │ + blx 0x13b18dc │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r5], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0000400 │ │ │ │ svclt 0x00a40401 │ │ │ │ - beq 0x20ad1ec │ │ │ │ - ble 0x342b4c │ │ │ │ - blx 0xfe16fa34 │ │ │ │ + beq 0x20ad224 │ │ │ │ + ble 0x342b84 │ │ │ │ + blx 0xfe16fa6c │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed204 │ │ │ │ + beq 0xfe0ed23c │ │ │ │ smlatblt ip, r6, r6, r4 │ │ │ │ andsge pc, r3, r6, lsl #16 │ │ │ │ - b 0x12bdcd8 │ │ │ │ + b 0x12bdd10 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b1318 │ │ │ │ + blcs 0x2b1350 │ │ │ │ @ instruction: 0xf1b8d1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xffbef0b8 │ │ │ │ + blt 0xffbef0f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4690 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ - blx 0x96f0da │ │ │ │ + blx 0x96f112 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9352000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x14749ac │ │ │ │ - blx 0x9504b8 │ │ │ │ - blx 0x3ed944 │ │ │ │ - b 0x116d55c │ │ │ │ - blx 0x13b1940 │ │ │ │ + b 0x14749e4 │ │ │ │ + blx 0x9504f0 │ │ │ │ + blx 0x3ed97c │ │ │ │ + b 0x116d594 │ │ │ │ + blx 0x13b1978 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0030100 │ │ │ │ svclt 0x00a40101 │ │ │ │ - beq 0x20ad294 │ │ │ │ - ble 0x342b94 │ │ │ │ - blx 0xfe16fadc │ │ │ │ + beq 0x20ad2cc │ │ │ │ + ble 0x342bcc │ │ │ │ + blx 0xfe16fb14 │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed2ac │ │ │ │ + beq 0xfe0ed2e4 │ │ │ │ smlabblt r9, lr, r6, r4 │ │ │ │ andge pc, r1, r6, lsl #17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ @ instruction: 0x3602089b │ │ │ │ bicle r4, lr, r5, asr #10 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ @@ -164770,45 +164784,45 @@ │ │ │ │ svclt 0x0000ba9b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ - blx 0xff56f178 │ │ │ │ + blx 0xff56f1b0 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x1480ddc │ │ │ │ - blx 0x990d5c │ │ │ │ - blx 0x4701e8 │ │ │ │ - b 0x13ef9fc │ │ │ │ + b 0x1480e14 │ │ │ │ + blx 0x990d94 │ │ │ │ + blx 0x470220 │ │ │ │ + b 0x13efa34 │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ - blx 0x1433a60 │ │ │ │ + blx 0x1433a98 │ │ │ │ svclt 0x005cf305 │ │ │ │ - blx 0x36fb20 │ │ │ │ + blx 0x36fb58 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf51cda29 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1730a00 │ │ │ │ svclt 0x00ae33ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d20c │ │ │ │ + beq 0x12d244 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x11212a8 │ │ │ │ + b 0x11212e0 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd2f0 │ │ │ │ - b 0x434234 │ │ │ │ - b 0x13b4a38 │ │ │ │ + b 0xbbd328 │ │ │ │ + b 0x43426c │ │ │ │ + b 0x13b4a70 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r6, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -164822,34 +164836,34 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4fa73 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf64a1f2e │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1488ea0 │ │ │ │ - blx 0xa10e28 │ │ │ │ - blx 0x4702a8 │ │ │ │ - b 0x13efac0 │ │ │ │ + b 0x1488ed8 │ │ │ │ + blx 0xa10e60 │ │ │ │ + blx 0x4702e0 │ │ │ │ + b 0x13efaf8 │ │ │ │ @ instruction: 0xf1b40c0a │ │ │ │ - blx 0x1433b24 │ │ │ │ + blx 0x1433b5c │ │ │ │ svclt 0x005cf504 │ │ │ │ - blx 0x36fbe4 │ │ │ │ + blx 0x36fc1c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr5, {3} @ │ │ │ │ @ instruction: 0xf51cda28 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1750a00 │ │ │ │ svclt 0x00ae35ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d2dc │ │ │ │ + beq 0x12d314 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -164857,19 +164871,19 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r7, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0x12d31c │ │ │ │ + beq 0x12d354 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08520 │ │ │ │ + bl 0xfec08558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ @ instruction: 0xf7f1461d │ │ │ │ @ instruction: 0xf04ffa13 │ │ │ │ stccc 14, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ @@ -164887,15 +164901,15 @@ │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt r1, r5, ror #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r6!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08588 │ │ │ │ + bl 0xfec085c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ @ instruction: 0x4621f9df │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ @ instruction: 0x20001ebc │ │ │ │ @@ -164920,34 +164934,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf9aaf7f1 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0x31b8f64a │ │ │ │ + bicscc pc, r0, sl, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r1, [r3], -r2, lsr #30 │ │ │ │ svcmi 0x0004f852 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r1, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a1110 │ │ │ │ + blx 0x8a1148 │ │ │ │ @ instruction: 0xf835f48c │ │ │ │ svclt 0x0028c02e │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb143c @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb1474 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ @ instruction: 0xf000bf28 │ │ │ │ - b 0x13b3850 │ │ │ │ + b 0x13b3888 │ │ │ │ @ instruction: 0xf8250c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ - b 0x1174c5c │ │ │ │ + b 0x1174c94 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, r7, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @@ -164957,29 +164971,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf962f7f1 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x00250e8f │ │ │ │ - adcscc pc, r8, sl, asr #12 │ │ │ │ + sbcscc pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf8552300 │ │ │ │ - blx 0x18850c0 │ │ │ │ + blx 0x18850f8 │ │ │ │ smlabbcc r4, lr, r8, pc @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r0, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a11a8 │ │ │ │ + blx 0x8a11e0 │ │ │ │ @ instruction: 0xf831f48c │ │ │ │ svclt 0x0024cc02 │ │ │ │ stmdbeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb14d8 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb1510 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8214295 │ │ │ │ bicsle ip, sl, r2, lsl #24 │ │ │ │ @@ -164995,35 +165009,35 @@ │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf91af7f1 │ │ │ │ cdpne 3, 10, cr2, cr9, cr0, {0} │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474db8 │ │ │ │ - blx 0x9508c4 │ │ │ │ - blx 0x3edd50 │ │ │ │ - b 0x116e968 │ │ │ │ - blx 0x13b1d5c │ │ │ │ + b 0x1474df0 │ │ │ │ + blx 0x9508fc │ │ │ │ + blx 0x3edd88 │ │ │ │ + b 0x116e9a0 │ │ │ │ + blx 0x13b1d94 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ streq pc, [r0, #-380] @ 0xfffffe84 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x243020 │ │ │ │ + ble 0x243058 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ smlatblt sp, lr, r6, r4 │ │ │ │ andscs pc, r3, r6, lsl #16 │ │ │ │ - b 0x12be184 │ │ │ │ + b 0x12be1bc │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b17c4 │ │ │ │ + blcs 0x2b17fc │ │ │ │ @ instruction: 0xf1b8d1d1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r6, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -165035,32 +165049,32 @@ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ccf7f1 │ │ │ │ smlatbeq r2, r8, r1, pc @ │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9312000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474e58 │ │ │ │ - blx 0x950964 │ │ │ │ - blx 0x3eddf0 │ │ │ │ - b 0x116ee08 │ │ │ │ - blx 0x13b1e00 │ │ │ │ + b 0x1474e90 │ │ │ │ + blx 0x95099c │ │ │ │ + blx 0x3ede28 │ │ │ │ + b 0x116ee40 │ │ │ │ + blx 0x13b1e38 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @ instruction: 0x0600f17c │ │ │ │ streq pc, [r1], -r3 │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x2430e0 │ │ │ │ + ble 0x243118 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ @ instruction: 0xb10646b6 │ │ │ │ - b 0x10cd7c4 │ │ │ │ + b 0x10cd7fc │ │ │ │ ldmeq fp, {r1, r2, r3} │ │ │ │ strbmi r3, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xb110d1d3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -165068,42 +165082,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ @ instruction: 0xf882f7f1 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x148127c │ │ │ │ - blx 0x9911fc │ │ │ │ - blx 0x470688 │ │ │ │ - b 0x13ee29c │ │ │ │ + b 0x14812b4 │ │ │ │ + blx 0x991234 │ │ │ │ + blx 0x4706c0 │ │ │ │ + b 0x13ee2d4 │ │ │ │ @ instruction: 0xf1b50c03 │ │ │ │ - blx 0x1432300 │ │ │ │ + blx 0x1432338 │ │ │ │ svclt 0x005cfa05 │ │ │ │ vpmax.u8 , , q7 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf1bada27 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed7dc │ │ │ │ + beq 0xed814 │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d6a8 │ │ │ │ + beq 0x12d6e0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x1121744 │ │ │ │ + b 0x112177c │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd78c │ │ │ │ - b 0x4346d0 │ │ │ │ - b 0x13b4ed4 │ │ │ │ + b 0xbbd7c4 │ │ │ │ + b 0x434708 │ │ │ │ + b 0x13b4f0c │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r8, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -165117,33 +165131,33 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4f825 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf64a1f2e │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x148933c │ │ │ │ - blx 0xa112c4 │ │ │ │ - blx 0x470744 │ │ │ │ - b 0x13eeb5c │ │ │ │ + b 0x1489374 │ │ │ │ + blx 0xa112fc │ │ │ │ + blx 0x47077c │ │ │ │ + b 0x13eeb94 │ │ │ │ @ instruction: 0xf1b40c05 │ │ │ │ - blx 0x1432bc0 │ │ │ │ + blx 0x1432bf8 │ │ │ │ svclt 0x005cfa04 │ │ │ │ @ instruction: 0xf505fa4e │ │ │ │ @ instruction: 0x0c05ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ streq pc, [r0, #-378] @ 0xfffffe86 │ │ │ │ @ instruction: 0xf1bada26 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed89c │ │ │ │ + beq 0xed8d4 │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d774 │ │ │ │ + beq 0x12d7ac │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -165151,56 +165165,56 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r9, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0094f7f0 │ │ │ │ - beq 0x12d7b4 │ │ │ │ + beq 0x12d7ec │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xffc6f7f0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr8, [pc], #-8 @ 0xb17d4 │ │ │ │ + ldccs 15, cr8, [pc], #-8 @ 0xb180c │ │ │ │ vstmiavc r8!, {s29-s107} │ │ │ │ @ instruction: 0xf1ced853 │ │ │ │ - blx 0xab3c68 │ │ │ │ + blx 0xab3ca0 │ │ │ │ @ instruction: 0xf1bef20e │ │ │ │ - blx 0xab4070 │ │ │ │ - blx 0x3ef804 │ │ │ │ - b 0x116fc1c │ │ │ │ + blx 0xab40a8 │ │ │ │ + blx 0x3ef83c │ │ │ │ + b 0x116fc54 │ │ │ │ @ instruction: 0xf1c40209 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x370134 │ │ │ │ + blx 0x37016c │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ - b 0x116156c │ │ │ │ - b 0x12b2038 │ │ │ │ + b 0x11615a4 │ │ │ │ + b 0x12b2070 │ │ │ │ @ instruction: 0xf1b40809 │ │ │ │ @ instruction: 0xf0020920 │ │ │ │ svclt 0x005c0201 │ │ │ │ @ instruction: 0xf909fa4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ andeq lr, r8, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e0227f │ │ │ │ @ instruction: 0xf112da08 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ - ble 0x6b484c │ │ │ │ + ble 0x6b4884 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ strbtmi r2, [r0], r0, lsl #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf805d001 │ │ │ │ movwcc r2, #4115 @ 0x1013 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -165221,48 +165235,48 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xff56f7f0 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svchi 0x0002f931 │ │ │ │ - b 0x147c9bc │ │ │ │ + b 0x147c9f4 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, sl, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 d15, d3, d24 │ │ │ │ - beq 0x8edf9c │ │ │ │ + beq 0x8edfd4 │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13e1644 │ │ │ │ - blx 0x3f0110 │ │ │ │ + blx 0x13e167c │ │ │ │ + blx 0x3f0148 │ │ │ │ svclt 0x0058f909 │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andeq pc, r1, #2 │ │ │ │ - blx 0x13e1670 │ │ │ │ - b 0x12efd28 │ │ │ │ - blx 0x13b392c │ │ │ │ - bl 0x57091c │ │ │ │ + blx 0x13e16a8 │ │ │ │ + b 0x12efd60 │ │ │ │ + blx 0x13b3964 │ │ │ │ + bl 0x570954 │ │ │ │ @ instruction: 0xf14c0208 │ │ │ │ - bcs 0xfe0b4914 │ │ │ │ + bcs 0xfe0b494c │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00ebfa2 │ │ │ │ rsbscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x2c34a4 │ │ │ │ + ble 0x2c34dc │ │ │ │ svceq 0x0080f112 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf00eda17 │ │ │ │ addcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x10cdb08 │ │ │ │ - b 0x1471964 │ │ │ │ + b 0x10cdb40 │ │ │ │ + b 0x147199c │ │ │ │ @ instruction: 0x36020e9e │ │ │ │ @ instruction: 0xd1b542b9 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ sbcslt fp, r2, #2928 @ 0xb70 │ │ │ │ @@ -165274,99 +165288,99 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr6, cr0, {7} @ │ │ │ │ svcne 0x002a2300 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcrne 6, 3, r4, cr5, cr9, {0} │ │ │ │ svcls 0x0004f852 │ │ │ │ - b 0x147caa0 │ │ │ │ + b 0x147cad8 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee0c0 │ │ │ │ + beq 0x8ee0f8 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x3701f0 │ │ │ │ + blx 0x370228 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee094 │ │ │ │ - blx 0x1461734 │ │ │ │ - b 0x13f01f0 │ │ │ │ + beq 0x8ee0cc │ │ │ │ + blx 0x146176c │ │ │ │ + b 0x13f0228 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x4349d8 │ │ │ │ - b 0x1330200 │ │ │ │ + blx 0x434a10 │ │ │ │ + b 0x1330238 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37031c │ │ │ │ + blx 0x370354 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ - b 0x1128294 │ │ │ │ - blx 0x1871e54 │ │ │ │ + b 0x11282cc │ │ │ │ + blx 0x1871e8c │ │ │ │ vmull.p8 , d16, d0 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ @ instruction: 0xf836903e │ │ │ │ - b 0x3e9ab8 │ │ │ │ - b 0xc34a54 │ │ │ │ - b 0x1435258 │ │ │ │ + b 0x3e9af0 │ │ │ │ + b 0xc34a8c │ │ │ │ + b 0x1435290 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ @ instruction: 0xd1ad2b04 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbe3d │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1b80 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1bb8 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr6, cr0, {7} @ │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ svcne 0x002e038f │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ cdpne 0, 6, cr2, cr5, cr0, {0} │ │ │ │ svcls 0x0004f856 │ │ │ │ - b 0x147cba0 │ │ │ │ + b 0x147cbd8 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee1c0 │ │ │ │ + beq 0x8ee1f8 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x3702f0 │ │ │ │ + blx 0x370328 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee194 │ │ │ │ - blx 0x1461834 │ │ │ │ - b 0x13f02f0 │ │ │ │ + beq 0x8ee1cc │ │ │ │ + blx 0x146186c │ │ │ │ + b 0x13f0328 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434ad8 │ │ │ │ - b 0x1330300 │ │ │ │ + blx 0x434b10 │ │ │ │ + b 0x1330338 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37041c │ │ │ │ + blx 0x370454 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @@ -165374,61 +165388,61 @@ │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ - b 0x14825ec │ │ │ │ + b 0x1482624 │ │ │ │ @ instruction: 0xf8581313 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x3ecb38 │ │ │ │ - b 0xc34b58 │ │ │ │ - b 0x143535c │ │ │ │ + b 0x3ecb70 │ │ │ │ + b 0xc34b90 │ │ │ │ + b 0x1435394 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1adcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbdbd │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1c80 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1cb8 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1053c02 │ │ │ │ @ instruction: 0x467338ff │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ - ldccs 15, cr12, [pc, #-8]! @ 0xb1b90 │ │ │ │ - blx 0xbe7c58 │ │ │ │ + ldccs 15, cr12, [pc, #-8]! @ 0xb1bc8 │ │ │ │ + blx 0xbe7c90 │ │ │ │ @ instruction: 0xf002f208 │ │ │ │ - blx 0xbb23a8 │ │ │ │ - bl 0x570bbc │ │ │ │ - bl 0x10f23dc │ │ │ │ + blx 0xbb23e0 │ │ │ │ + bl 0x570bf4 │ │ │ │ + bl 0x10f2414 │ │ │ │ @ instruction: 0xf5b20c01 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00230c00 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e122ff │ │ │ │ andle fp, r3, #536870925 @ 0x2000000d │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf806d001 │ │ │ │ @ instruction: 0xf10e201e │ │ │ │ - b 0x11753e0 │ │ │ │ + b 0x1175418 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be008f │ │ │ │ bicsle r0, r4, r8, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ @@ -165457,16 +165471,16 @@ │ │ │ │ @ instruction: 0xf00ebf23 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ sbcslt r4, r2, #235929600 @ 0xe100000 │ │ │ │ @ instruction: 0xf00ed203 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf1bc0900 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x118ddf8 │ │ │ │ - b 0x1472898 │ │ │ │ + b 0x118de30 │ │ │ │ + b 0x14728d0 │ │ │ │ strcc r0, [r2], #-3742 @ 0xfffff162 │ │ │ │ ldrhle r4, [r7, #41] @ 0x29 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ andcs fp, r0, #1984 @ 0x7c0 │ │ │ │ @@ -165476,39 +165490,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4, #-960] @ 0xfffffc40 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ uhasxmi r1, r3, sl │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1044671 │ │ │ │ @ instruction: 0xf85238ff │ │ │ │ - ldccs 15, cr9, [pc], #-16 @ 0xb1cbc │ │ │ │ - blx 0xb27dac │ │ │ │ + ldccs 15, cr9, [pc], #-16 @ 0xb1cf4 │ │ │ │ + blx 0xb27de4 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4cdc │ │ │ │ - bl 0x7f00ec │ │ │ │ - bl 0x10f4d04 │ │ │ │ + blx 0xaf4d14 │ │ │ │ + bl 0x7f0124 │ │ │ │ + bl 0x10f4d3c │ │ │ │ @ instruction: 0xf5bc0a01 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8744ec │ │ │ │ + blx 0x874524 │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874d00 │ │ │ │ - b 0x11b0704 │ │ │ │ + blx 0x1874d38 │ │ │ │ + b 0x11b073c │ │ │ │ @ instruction: 0xf835030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbd9dfc │ │ │ │ - b 0x2f4d40 │ │ │ │ - b 0x13b4144 │ │ │ │ + b 0xbd9e34 │ │ │ │ + b 0x2f4d78 │ │ │ │ + b 0x13b417c │ │ │ │ @ instruction: 0xf8250c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -165522,40 +165536,40 @@ │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ cdpeq 3, 8, cr15, cr15, cr0, {6} │ │ │ │ streq pc, [r4], #-424 @ 0xfffffe58 │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1054618 │ │ │ │ @ instruction: 0xf85438ff │ │ │ │ - ldccs 15, cr9, [pc, #-16]! @ 0xb1d74 │ │ │ │ - blx 0xb27e5c │ │ │ │ + ldccs 15, cr9, [pc, #-16]! @ 0xb1dac │ │ │ │ + blx 0xb27e94 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4d94 │ │ │ │ - bl 0x7f01a8 │ │ │ │ - bl 0x10b4dbc │ │ │ │ + blx 0xaf4dcc │ │ │ │ + bl 0x7f01e0 │ │ │ │ + bl 0x10b4df4 │ │ │ │ @ instruction: 0xf5bc0a00 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8745a4 │ │ │ │ + blx 0x8745dc │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874db8 │ │ │ │ - b 0x11b07f4 │ │ │ │ + blx 0x1874df0 │ │ │ │ + b 0x11b082c │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf85742a2 │ │ │ │ - b 0xbd9eb8 │ │ │ │ - b 0x2f4dfc │ │ │ │ - b 0x13b4200 │ │ │ │ + b 0xbd9ef0 │ │ │ │ + b 0x2f4e34 │ │ │ │ + b 0x13b4238 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ bicle ip, lr, r2, lsl #24 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbc6d │ │ │ │ @@ -165566,50 +165580,50 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ stc2 7, cr15, [r2], #960 @ 0x3c0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr9, [pc], #-8 @ 0xb1e1c │ │ │ │ + ldccs 15, cr9, [pc], #-8 @ 0xb1e54 │ │ │ │ stmiavc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ @ instruction: 0xf1be0c20 │ │ │ │ - blx 0xaf46b4 │ │ │ │ - blx 0x2ee670 │ │ │ │ + blx 0xaf46ec │ │ │ │ + blx 0x2ee6a8 │ │ │ │ svclt 0x0058fc0c │ │ │ │ - blx 0x370760 │ │ │ │ + blx 0x370798 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x1161ba8 │ │ │ │ + b 0x1161be0 │ │ │ │ @ instruction: 0xf1c4020a │ │ │ │ - blx 0xaf46d0 │ │ │ │ + blx 0xaf4708 │ │ │ │ @ instruction: 0xf1b4fc04 │ │ │ │ - blx 0x2b42d8 │ │ │ │ + blx 0x2b4310 │ │ │ │ @ instruction: 0xf002fa0a │ │ │ │ - b 0x13b2664 │ │ │ │ + b 0x13b269c │ │ │ │ svclt 0x005c0c0a │ │ │ │ @ instruction: 0xf909fa48 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf804fa48 │ │ │ │ andeq lr, ip, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa2 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x243a0c │ │ │ │ + ble 0x243a44 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andscs pc, r3, r5, lsl #16 │ │ │ │ - b 0x127eaac │ │ │ │ + b 0x127eae4 │ │ │ │ vabdl.u8 q8, d0, d8 │ │ │ │ - blcs 0x2b20ec │ │ │ │ + blcs 0x2b2124 │ │ │ │ @ instruction: 0xb117d1b5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ @@ -165622,246 +165636,246 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svcls 0x0002f931 │ │ │ │ - b 0x147d000 │ │ │ │ + b 0x147d038 │ │ │ │ ldmdale r1, {r0, r3, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ - beq 0x8ee5dc │ │ │ │ + beq 0x8ee614 │ │ │ │ vpmax.s8 d15, d3, d25 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ - blx 0x12e1c7c │ │ │ │ - b 0x1170748 │ │ │ │ + blx 0x12e1cb4 │ │ │ │ + b 0x1170780 │ │ │ │ svclt 0x0058020c │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ - beq 0x8ee63c │ │ │ │ + beq 0x8ee674 │ │ │ │ stc2 10, cr15, [r4], {41} @ 0x29 @ │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x370758 │ │ │ │ + blx 0x370790 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - blx 0x12e1cb4 │ │ │ │ - b 0x13f036c │ │ │ │ - blx 0x12b4f70 │ │ │ │ - bl 0x56ff60 │ │ │ │ + blx 0x12e1cec │ │ │ │ + b 0x13f03a4 │ │ │ │ + blx 0x12b4fa8 │ │ │ │ + bl 0x56ff98 │ │ │ │ @ instruction: 0xf148020c │ │ │ │ @ instruction: 0xf5b20c00 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ @ instruction: 0x46e022ff │ │ │ │ @ instruction: 0xf1bcda06 │ │ │ │ - ble 0x675b70 │ │ │ │ + ble 0x675ba8 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ strbtmi r2, [r0], r0, lsl #4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ rsbsvc sp, r2, r0 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vfnmaeq.f32 s28, s28, s30 │ │ │ │ adcsmi r3, r9, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xb110d1b6 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe66ff60 │ │ │ │ + bllt 0xfe66ff98 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf00e0800 │ │ │ │ strb r0, [r5, r1, lsl #24]! │ │ │ │ ldrb r2, [r8, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xff26ff8e │ │ │ │ + blx 0xff26ffc6 │ │ │ │ svcne 0x003a2300 │ │ │ │ @ instruction: 0xf64a4619 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ @ instruction: 0xf8523eff │ │ │ │ - ldccs 15, cr8, [pc], #-16 @ 0xb1fd4 │ │ │ │ + ldccs 15, cr8, [pc], #-16 @ 0xb200c │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ - blx 0xab4870 │ │ │ │ - blx 0xaf102c │ │ │ │ - blx 0x330008 │ │ │ │ - b 0x13f0824 │ │ │ │ + blx 0xab48a8 │ │ │ │ + blx 0xaf1064 │ │ │ │ + blx 0x330040 │ │ │ │ + b 0x13f085c │ │ │ │ @ instruction: 0xf1be0c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37092c │ │ │ │ + blx 0x370964 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee720 │ │ │ │ + beq 0x8ee758 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x37083c │ │ │ │ + blx 0x370874 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x8ee6f0 │ │ │ │ - blx 0x1321d94 │ │ │ │ - b 0x12f0850 │ │ │ │ - blx 0x12f4054 │ │ │ │ - bl 0x7f0440 │ │ │ │ + beq 0x8ee728 │ │ │ │ + blx 0x1321dcc │ │ │ │ + b 0x12f0888 │ │ │ │ + blx 0x12f408c │ │ │ │ + bl 0x7f0478 │ │ │ │ @ instruction: 0xf1490c08 │ │ │ │ @ instruction: 0xf5bc0900 │ │ │ │ @ instruction: 0xf1793f80 │ │ │ │ - ble 0xbb4040 │ │ │ │ + ble 0xbb4078 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000bfba │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x875050 │ │ │ │ - ble 0x8b1284 │ │ │ │ + blx 0x875088 │ │ │ │ + ble 0x8b12bc │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r8, r7, asr r8 @ │ │ │ │ eorhi pc, r3, r5, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea48 │ │ │ │ eorgt pc, r3, r5, lsr #16 │ │ │ │ - blcs 0x1bec80 │ │ │ │ + blcs 0x1becb8 │ │ │ │ tstlt r1, pc, lsr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x870050 │ │ │ │ + bllt 0x870088 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7dc │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d77cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x12f008a │ │ │ │ + blx 0x12f00c2 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1a8038f │ │ │ │ @ instruction: 0xf1080504 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ svchi 0x0004f855 │ │ │ │ - b 0x147d1e0 │ │ │ │ + b 0x147d218 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee824 │ │ │ │ + beq 0x8ee85c │ │ │ │ stc2 10, cr15, [lr], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ - blx 0x37091c │ │ │ │ + blx 0x370954 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee7f8 │ │ │ │ - blx 0x1321e74 │ │ │ │ - b 0x13f0930 │ │ │ │ + beq 0x8ee830 │ │ │ │ + blx 0x1321eac │ │ │ │ + b 0x13f0968 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x2f5118 │ │ │ │ - b 0x12f0940 │ │ │ │ + blx 0x2f5150 │ │ │ │ + b 0x12f0978 │ │ │ │ @ instruction: 0xf1b4080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370a48 │ │ │ │ + blx 0x370a80 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf904fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00ba0f00 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ - b 0x1482c08 │ │ │ │ + b 0x1482c40 │ │ │ │ @ instruction: 0xf8571313 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x3d5174 │ │ │ │ - b 0xab5194 │ │ │ │ - b 0x12b4198 │ │ │ │ + b 0x3d51ac │ │ │ │ + b 0xab51cc │ │ │ │ + b 0x12b41d0 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fba9f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xb22dc │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xb2314 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec093ac │ │ │ │ + bl 0xfec093e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xff47017c │ │ │ │ + blx 0xff4701b4 │ │ │ │ movwcs r1, #3746 @ 0xea2 │ │ │ │ strbeq r3, [r1, r2, lsl #4] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldmdahi r4, {r2, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andsmi pc, r3, r6, lsl #16 │ │ │ │ - blcs 0x2bedd8 │ │ │ │ + blcs 0x2bee10 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1e701a0 │ │ │ │ + blt 0x1e701d8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec093e8 │ │ │ │ + bl 0xfec09420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xfecf01b8 │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + blx 0xfecf01f0 │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ sbclt r0, r4, #0, 24 │ │ │ │ eorcc pc, ip, r6, lsr r8 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsmi pc, r4, lr, asr r8 @ │ │ │ │ movweq lr, #18979 @ 0x4a23 │ │ │ │ @ instruction: 0x4323400c │ │ │ │ eorcc pc, ip, r6, lsr #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x13701f8 │ │ │ │ + blt 0x1370230 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09440 │ │ │ │ + bl 0xfec09478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe1f0210 │ │ │ │ + blx 0xfe1f0248 │ │ │ │ @ instruction: 0x46211eb3 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ andeq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ svceq 0x0001f01c │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r8, {r2, r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stceq 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f14293 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000ba25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0948c │ │ │ │ + bl 0xfec094c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0x187025c │ │ │ │ - cdpcc 6, 11, cr15, cr8, cr10, {2} │ │ │ │ + blx 0x1870294 │ │ │ │ + cdpcc 6, 13, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ cps #15 │ │ │ │ sbclt r0, r4, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf85c884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @@ -165879,21 +165893,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf7f0460d │ │ │ │ @ instruction: 0xf04ffa2f │ │ │ │ stccc 12, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf9344667 │ │ │ │ - blcs 0xfe0c1f10 │ │ │ │ + blcs 0xfe0c1f48 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4611087f │ │ │ │ - blx 0x18a8b48 │ │ │ │ + blx 0x18a8b80 │ │ │ │ orrcc pc, r0, #8585216 @ 0x830000 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], -r0, lsl #17 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c801c │ │ │ │ @@ -165912,20 +165926,20 @@ │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ @ instruction: 0xf1a84607 │ │ │ │ @ instruction: 0xf7f00402 │ │ │ │ @ instruction: 0xf108f9ef │ │ │ │ strtmi r0, [r9], -lr, lsl #16 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf9342600 │ │ │ │ - blcs 0xfe0c1f94 │ │ │ │ + blcs 0xfe0c1fcc │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #12 │ │ │ │ rsbscs fp, pc, r4, lsr #31 │ │ │ │ - ble 0x2c3bf4 │ │ │ │ + ble 0x2c3c2c │ │ │ │ orrcc fp, r0, #216, 4 @ 0x8000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2080bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e7048 │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ @@ -165939,24 +165953,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff9b5 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x1486008 │ │ │ │ + b 0x1486040 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0xb75410 │ │ │ │ + ble 0xb75448 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ - ldrbtcc pc, [pc], #372 @ 0xb241c @ │ │ │ │ + ldrbtcc pc, [pc], #372 @ 0xb2454 @ │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ vst2.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r4, #0, 24 │ │ │ │ eorcc pc, lr, r5, lsr r8 @ │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -165969,58 +165983,58 @@ │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r2!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb258c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb25c4 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf964f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a0e8f │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf513da29 │ │ │ │ - blx 0x8860bc │ │ │ │ + blx 0x8860f4 │ │ │ │ @ instruction: 0xf174fc83 │ │ │ │ svclt 0x00ae34ff │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ tstcc r4, fp, asr #16 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0x9825b8 │ │ │ │ - b 0x3b30fc │ │ │ │ - b 0x1175500 │ │ │ │ + b 0x9825f0 │ │ │ │ + b 0x3b3134 │ │ │ │ + b 0x1175538 │ │ │ │ @ instruction: 0xf821030c │ │ │ │ bicsle r3, r5, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf00eb8e1 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0971c │ │ │ │ + bl 0xfec09754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf916f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0xf83e4664 │ │ │ │ @@ -166036,15 +166050,15 @@ │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000b8ad │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0977c │ │ │ │ + bl 0xfec097b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f0 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ strcc r4, [lr], -r1, lsr #12 │ │ │ │ @@ -166066,30 +166080,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff8b7 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ svcne 0x00220733 │ │ │ │ sbclt r4, r4, #118489088 @ 0x7100000 │ │ │ │ svccc 0x0004f852 │ │ │ │ eorgt pc, lr, r5, lsr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ eorsmi pc, r4, r7, asr r8 @ │ │ │ │ addslt fp, fp, #50, 30 @ 0xc8 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c04ea2c │ │ │ │ - b 0x13c26b0 │ │ │ │ + b 0x13c26e8 │ │ │ │ @ instruction: 0xf8250303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ - b 0x10f5e34 │ │ │ │ + b 0x10f5e6c │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, lr, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @@ -166099,79 +166113,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf876f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a0e8f │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ svccc 0x0004f855 │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ @ instruction: 0xf5b33104 │ │ │ │ @ instruction: 0xf04f3f80 │ │ │ │ @ instruction: 0xf8570800 │ │ │ │ svclt 0x00324034 │ │ │ │ @ instruction: 0xf00eb29b │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0xbcf6a4 │ │ │ │ + b 0xbcf6dc │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf82142aa │ │ │ │ bicsle r3, pc, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000bffd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec098dc │ │ │ │ + bl 0xfec09914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf836f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r3, [r7], -r2, lsl #24 │ │ │ │ svccc 0x0002f934 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x203f54 │ │ │ │ + ble 0x203f8c │ │ │ │ sbcslt r2, fp, #0, 2 │ │ │ │ svclt 0x00bc458e │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c301c │ │ │ │ movwmi r0, #64513 @ 0xfc01 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ tstlt r7, r0, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c4f7ef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0994c │ │ │ │ + bl 0xfec09984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7fffd │ │ │ │ strtmi r0, [r1], -r2, lsl #28 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf93e370e │ │ │ │ @ instruction: 0xf00c3f02 │ │ │ │ @ instruction: 0xf5b30401 │ │ │ │ - b 0x1492578 │ │ │ │ + b 0x14925b0 │ │ │ │ @ instruction: 0xf17272e3 │ │ │ │ svclt 0x00a40000 │ │ │ │ @ instruction: 0x462023ff │ │ │ │ andcs sp, r0, r5, lsl #20 │ │ │ │ addmi fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x4603bfbc │ │ │ │ tstlt r4, r0, lsr #12 │ │ │ │ @@ -166187,30 +166201,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0xf04fffc5 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14825e8 │ │ │ │ + b 0x1482620 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0x9f57f0 │ │ │ │ + ble 0x9f5828 │ │ │ │ svclt 0x00a72c00 │ │ │ │ @ instruction: 0xf04fb29b │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf835b2c4 │ │ │ │ - b 0x11228c0 │ │ │ │ + b 0x11228f8 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbc28e4 │ │ │ │ + b 0xbc291c │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r5, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d9 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -166225,34 +166239,34 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xff7af7ef │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a0e8f │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0x2c00da25 │ │ │ │ addslt fp, fp, #668 @ 0x29c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - blx 0x187b49c │ │ │ │ + blx 0x187b4d4 │ │ │ │ @ instruction: 0xf8b1f48e │ │ │ │ tstcc r4, r2 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0xbc2984 │ │ │ │ - b 0x1758c8 │ │ │ │ - b 0x13b34cc │ │ │ │ + b 0xbc29bc │ │ │ │ + b 0x175900 │ │ │ │ + b 0x13b3504 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, r9, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf00ebefb │ │ │ │ @@ -166263,181 +166277,181 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ @ instruction: 0xff2ef7ef │ │ │ │ @ instruction: 0xf1a8bb66 │ │ │ │ @ instruction: 0xf64a0204 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf1080333 │ │ │ │ - blx 0x1874940 │ │ │ │ + blx 0x1874978 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf0101f04 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - b 0xfe0f695c │ │ │ │ + b 0xfe0f6994 │ │ │ │ svclt 0x00080607 │ │ │ │ @ instruction: 0xf853463d │ │ │ │ svclt 0x0018c03c │ │ │ │ strtmi r4, [pc], -sp, lsl #12 │ │ │ │ - b 0x243e3c │ │ │ │ - b 0xfe234168 │ │ │ │ + b 0x243e74 │ │ │ │ + b 0xfe2341a0 │ │ │ │ andsvs r0, r6, r1, lsl #12 │ │ │ │ strtmi sp, [r0], -r7, ror #3 │ │ │ │ cdp2 7, 12, cr15, cr4, cr15, {7} │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ - blx 0x94425c │ │ │ │ + blx 0x944294 │ │ │ │ @ instruction: 0xf1a8fe0e │ │ │ │ - blx 0x135980 │ │ │ │ + blx 0x1359b8 │ │ │ │ @ instruction: 0xf108f303 │ │ │ │ - b 0x1432da8 │ │ │ │ + b 0x1432de0 │ │ │ │ @ instruction: 0xf1c60e03 │ │ │ │ @ instruction: 0xf1c60320 │ │ │ │ - blx 0x934604 │ │ │ │ - b 0x146f594 │ │ │ │ + blx 0x93463c │ │ │ │ + b 0x146f5cc │ │ │ │ @ instruction: 0xf64a0e03 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf85c0333 │ │ │ │ - blx 0x18965a8 │ │ │ │ - b 0x470f9c │ │ │ │ + blx 0x18965e0 │ │ │ │ + b 0x470fd4 │ │ │ │ @ instruction: 0xf0100205 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - blx 0x2b69e4 │ │ │ │ + blx 0x2b6a1c │ │ │ │ @ instruction: 0xf853fa06 │ │ │ │ - b 0x1156a94 │ │ │ │ + b 0x1156acc │ │ │ │ svclt 0x0018020a │ │ │ │ @ instruction: 0xf507fa28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ - b 0x143ff0 │ │ │ │ - b 0xfe1331e8 │ │ │ │ + b 0x144028 │ │ │ │ + b 0xfe133220 │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ @ instruction: 0x4628fe7d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x644200 │ │ │ │ - blle 0x73ca00 │ │ │ │ + blle 0x644238 │ │ │ │ + blle 0x73ca38 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x175a94 │ │ │ │ - blx 0x16ee18 │ │ │ │ - blx 0x972254 │ │ │ │ - b 0x1131a50 │ │ │ │ - blx 0x132e5c │ │ │ │ - b 0x112ea28 │ │ │ │ + blx 0x175acc │ │ │ │ + blx 0x16ee50 │ │ │ │ + blx 0x97228c │ │ │ │ + b 0x1131a88 │ │ │ │ + blx 0x132e94 │ │ │ │ + b 0x112ea60 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ @ instruction: 0xf1c1fb04 │ │ │ │ - blx 0x935abc │ │ │ │ + blx 0x935af4 │ │ │ │ @ instruction: 0xf1b1f001 │ │ │ │ - blx 0x11732c4 │ │ │ │ - blx 0x1aee4c │ │ │ │ - b 0x10f1a7c │ │ │ │ + blx 0x11732fc │ │ │ │ + blx 0x1aee84 │ │ │ │ + b 0x10f1ab4 │ │ │ │ svclt 0x005c000c │ │ │ │ vpmax.s8 , q1, │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x147676c │ │ │ │ + b 0x14767a4 │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x1f5a78 │ │ │ │ - blle 0x37ce7c │ │ │ │ + blle 0x1f5ab0 │ │ │ │ + blle 0x37ceb4 │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - blle 0x7f2e84 │ │ │ │ + blle 0x7f2ebc │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c0a │ │ │ │ + blx 0x1f0c42 │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ eoreq pc, r0, #172, 2 @ 0x2b │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9836cc │ │ │ │ - blx 0x9af2b8 │ │ │ │ + blx 0x983704 │ │ │ │ + blx 0x9af2f0 │ │ │ │ tstpmi r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c36 │ │ │ │ + blx 0x1f0c6e │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c62 │ │ │ │ + blx 0x1f0c9a │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x14767f4 │ │ │ │ + b 0x147682c │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x5f670c │ │ │ │ + blle 0x5f6744 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa36318 │ │ │ │ + blle 0xa36350 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11a28c4 │ │ │ │ + blx 0x11a28fc │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x172ff0 │ │ │ │ + blx 0x173028 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x133ff8 │ │ │ │ - blx 0x96eb7c │ │ │ │ - b 0x146ef84 │ │ │ │ - b 0x1436384 │ │ │ │ - blx 0x13638c │ │ │ │ - blx 0x46efbc │ │ │ │ - blx 0x92ffa4 │ │ │ │ + blx 0x134030 │ │ │ │ + blx 0x96ebb4 │ │ │ │ + b 0x146efbc │ │ │ │ + b 0x14363bc │ │ │ │ + blx 0x1363c4 │ │ │ │ + blx 0x46eff4 │ │ │ │ + blx 0x92ffdc │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x1462910 │ │ │ │ + blx 0x1462948 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -166450,31 +166464,31 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbf2ff4 │ │ │ │ + blle 0xbf302c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x935ca0 │ │ │ │ + blx 0x935cd8 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x1734a8 │ │ │ │ - b 0x10f1c5c │ │ │ │ - blx 0x972c60 │ │ │ │ - blx 0x9af43c │ │ │ │ + blx 0x1734e0 │ │ │ │ + b 0x10f1c94 │ │ │ │ + blx 0x972c98 │ │ │ │ + blx 0x9af474 │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -166496,15 +166510,15 @@ │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6369a8 │ │ │ │ + blle 0x6369e0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1a │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3456 @ 0xd80 │ │ │ │ strcs sp, [r1, #-13] │ │ │ │ andspl pc, r8, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ @@ -166517,20 +166531,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvnscc pc, ip, lsl #2 │ │ │ │ stceq 1, cr15, [r1], #-816 @ 0xfffffcd0 │ │ │ │ strhteq pc, [r0], -r1 @ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ vpmax.s8 d15, d1, d18 │ │ │ │ - blx 0x11a2a60 │ │ │ │ - b 0x116ed04 │ │ │ │ + blx 0x11a2a98 │ │ │ │ + b 0x116ed3c │ │ │ │ svclt 0x0058020c │ │ │ │ tstmi fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf0020850 │ │ │ │ - b 0x10b3518 │ │ │ │ + b 0x10b3550 │ │ │ │ subsne r7, r9, r3, asr #1 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -166539,15 +166553,15 @@ │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4905 @ 0x1329 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf00efa2c │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf1be4328 │ │ │ │ - blx 0x10f41d8 │ │ │ │ + blx 0x10f4210 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ ldrbmi r4, [r3, #-808]! @ 0xfffffcd8 │ │ │ │ addmi fp, r2, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ andcs sp, r0, #-1073741783 @ 0xc0000029 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -166556,85 +166570,85 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3319c │ │ │ │ + blle 0xe331d4 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca2380 │ │ │ │ + b 0x1ca23b8 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x932e4c │ │ │ │ - blx 0x1af600 │ │ │ │ - blx 0x9af1d8 │ │ │ │ + blx 0x932e84 │ │ │ │ + blx 0x1af638 │ │ │ │ + blx 0x9af210 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x9839e4 │ │ │ │ + blx 0x983a1c │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x172e94 │ │ │ │ + blx 0x172ecc │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13469c │ │ │ │ + blx 0x1346d4 │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x9342a4 │ │ │ │ + blx 0x9342dc │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x143a30 │ │ │ │ - blx 0x12ee60 │ │ │ │ - blx 0x8f064c │ │ │ │ - blx 0x92fe68 │ │ │ │ + blx 0x143a68 │ │ │ │ + blx 0x12ee98 │ │ │ │ + blx 0x8f0684 │ │ │ │ + blx 0x92fea0 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903af0 │ │ │ │ + blx 0x903b28 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf1c11010 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x11b6b20 │ │ │ │ + blle 0x11b6b58 │ │ │ │ @ instruction: 0xf1be4604 │ │ │ │ ldrmi r0, [r8], -r0, lsl #30 │ │ │ │ @ instruction: 0xf1bedb46 │ │ │ │ ldcle 15, cr0, [sl], #-188 @ 0xffffff44 │ │ │ │ strteq pc, [r0], -lr, lsr #3 │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf10efa03 │ │ │ │ @ instruction: 0xf606fa02 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0x43294331 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ - b 0x10f3ebc │ │ │ │ - blx 0x88330c │ │ │ │ - b 0x13f20d0 │ │ │ │ + b 0x10f3ef4 │ │ │ │ + blx 0x883344 │ │ │ │ + b 0x13f2108 │ │ │ │ strne r4, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf50efa2c │ │ │ │ @ instruction: 0xf606fa01 │ │ │ │ @ instruction: 0xf1be4335 │ │ │ │ - blx 0x10f4734 │ │ │ │ + blx 0x10f476c │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf606fa41 │ │ │ │ ldrbmi r4, [r3, #-821]! @ 0xfffffccb │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ bicmi sp, r3, #10 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @@ -166649,18 +166663,18 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c11e48 │ │ │ │ sbcmi r0, r2, r1, lsr #2 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1b0430a │ │ │ │ - blx 0x1173390 │ │ │ │ + blx 0x11733c8 │ │ │ │ svclt 0x005cf000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - b 0x1483b44 │ │ │ │ + b 0x1483b7c │ │ │ │ ldmdaeq r3, {r5, r6, sl, fp}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ bicvc lr, r0, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf14c189a │ │ │ │ addslt r0, r3, #0, 24 │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ @@ -166673,90 +166687,90 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16b3370 │ │ │ │ + ble 0x16b33a8 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x8df9bc │ │ │ │ - blx 0x12ffcc │ │ │ │ - blx 0x9307b8 │ │ │ │ + blx 0x8df9f4 │ │ │ │ + blx 0x130004 │ │ │ │ + blx 0x9307f0 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903c58 │ │ │ │ + blx 0x903c90 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca258c │ │ │ │ + b 0x1ca25c4 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x933454 │ │ │ │ - blx 0x1af808 │ │ │ │ + blx 0x93348c │ │ │ │ + blx 0x1af840 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x1483c14 │ │ │ │ + b 0x1483c4c │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3218 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15625e4 │ │ │ │ + b 0x156261c │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xe9c8c │ │ │ │ - bcs 0x8a9c6c │ │ │ │ + bcs 0xe9cc4 │ │ │ │ + bcs 0x8a9ca4 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104e30 │ │ │ │ - blx 0x8ef07c │ │ │ │ + blx 0x104e68 │ │ │ │ + blx 0x8ef0b4 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1b6d08 │ │ │ │ + ble 0x1b6d40 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xc4e58 │ │ │ │ - bcs 0x8a9cd0 │ │ │ │ + bcs 0xc4e90 │ │ │ │ + bcs 0x8a9d08 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -166769,101 +166783,101 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xe9d4c │ │ │ │ - bcs 0x8a9d20 │ │ │ │ + bcs 0xe9d84 │ │ │ │ + bcs 0x8a9d58 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xb3118 │ │ │ │ + bl 0xb3150 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @ instruction: 0xd1e14291 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0xe9d84 │ │ │ │ - blcs 0x8a9d94 │ │ │ │ + blcs 0xe9dbc │ │ │ │ + blcs 0x8a9dcc │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c00fc8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x1101978 │ │ │ │ + blx 0x11019b0 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x173d80 │ │ │ │ + bl 0x173db8 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104f48 │ │ │ │ - blx 0x116f998 │ │ │ │ + blx 0x104f80 │ │ │ │ + blx 0x116f9d0 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0a3a4 │ │ │ │ + bl 0xfec0a3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0x4621fad1 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x07c2463c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q10, d0, d1 │ │ │ │ strtmi r0, [ip], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xd1f44299 │ │ │ │ - bl 0x284a98 │ │ │ │ + bl 0x284ad0 │ │ │ │ @ instruction: 0xf7ef1705 │ │ │ │ @ instruction: 0x4638fa77 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe9711d0 │ │ │ │ + blx 0xfe971208 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ andeq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ - blx 0x1884b14 │ │ │ │ + blx 0x1884b4c │ │ │ │ @ instruction: 0xf83cfe80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ eorscc pc, lr, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s6 │ │ │ │ tsteq r3, r1, lsr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf8ac4435 │ │ │ │ mvnle r1, r0 │ │ │ │ - bl 0x284ac8 │ │ │ │ + bl 0x284b00 │ │ │ │ @ instruction: 0xf7ef07c6 │ │ │ │ @ instruction: 0x4638fa3f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -166871,43 +166885,43 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4646 │ │ │ │ @ instruction: 0xf64afa6b │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf1a40233 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ - blx 0x18736c4 │ │ │ │ + blx 0x18736fc │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1772dc │ │ │ │ + b 0xfe177314 │ │ │ │ strbmi r0, [r1, #-1030]! @ 0xfffffbfa │ │ │ │ eors pc, lr, r2, asr r8 @ │ │ │ │ - b 0x1c43a4 │ │ │ │ - b 0xfe1b42e8 │ │ │ │ + b 0x1c43dc │ │ │ │ + b 0xfe1b4320 │ │ │ │ @ instruction: 0xf8cc0403 │ │ │ │ mvnle r4, r0 │ │ │ │ - bl 0x2c4b5c │ │ │ │ + bl 0x2c4b94 │ │ │ │ @ instruction: 0xf7ef0887 │ │ │ │ strbmi pc, [r0], -r5, lsl #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8dd460d │ │ │ │ @ instruction: 0x461f8018 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ - blx 0xcf12b4 │ │ │ │ + blx 0xcf12ec │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ strbmi r4, [r4], #-3073 @ 0xfffff3ff │ │ │ │ svclt 0x000842a7 │ │ │ │ vraddhn.i16 d18, q0, q0 │ │ │ │ @@ -166922,15 +166936,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9ff │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -166950,22 +166964,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9c7 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x1873804 │ │ │ │ + blx 0x187383c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b741c │ │ │ │ + b 0xfe1b7454 │ │ │ │ ldrtmi r0, [ip], #-515 @ 0xfffffdfd │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ svclt 0x000842a6 │ │ │ │ strbmi r2, [r1, #-1024]! @ 0xfffffc00 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167003,15 +167017,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f95d │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -167031,22 +167045,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f925 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x1873948 │ │ │ │ + blx 0x1873980 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b7560 │ │ │ │ + b 0xfe1b7598 │ │ │ │ stccs 2, cr0, [r0], {3} │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ strbmi r1, [r1, #-3044]! @ 0xfffff41c │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167062,28 +167076,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4614 │ │ │ │ @ instruction: 0x4607f8f1 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf866f7ef │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3594 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb35cc │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x1103fe4 │ │ │ │ + b 0x110401c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a7d74 │ │ │ │ + b 0x2a7dac │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x984e58 │ │ │ │ + b 0x984e90 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b881 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167104,17 +167118,17 @@ │ │ │ │ svclt 0x0018428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x984ecc │ │ │ │ - blx 0x874250 │ │ │ │ - b 0x11b306c │ │ │ │ + b 0x984f04 │ │ │ │ + blx 0x874288 │ │ │ │ + b 0x11b30a4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167134,43 +167148,43 @@ │ │ │ │ svclt 0x00184286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x984f44 │ │ │ │ - blx 0x8742c8 │ │ │ │ - b 0x11b28dc │ │ │ │ + b 0x984f7c │ │ │ │ + blx 0x874300 │ │ │ │ + b 0x11b2914 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b809 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ef460d │ │ │ │ strmi pc, [r0], r1, asr #16 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr5, {5} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3067 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb309f │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x000c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876700 │ │ │ │ - b 0x113053c │ │ │ │ + blx 0x876738 │ │ │ │ + b 0x1130574 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e7ecc │ │ │ │ + b 0x2e7f04 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1029a4 │ │ │ │ + b 0x1029dc │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00d0f7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167191,17 +167205,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985048 │ │ │ │ - blx 0x8743b0 │ │ │ │ - b 0x11b31c8 │ │ │ │ + b 0x985080 │ │ │ │ + blx 0x8743e8 │ │ │ │ + b 0x11b3200 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bf97 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167217,17 +167231,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x000c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x327fb8 │ │ │ │ + b 0x327ff0 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17aa88 │ │ │ │ + b 0x17aac0 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x005ef7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167235,28 +167249,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607ff97 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xff0cf7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3848 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3880 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x1104298 │ │ │ │ + b 0x11042d0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8028 │ │ │ │ + b 0x2a8060 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x98510c │ │ │ │ + b 0x985144 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bf27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167277,17 +167291,17 @@ │ │ │ │ svclt 0x0008428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985180 │ │ │ │ - blx 0x874504 │ │ │ │ - b 0x11b3320 │ │ │ │ + b 0x9851b8 │ │ │ │ + blx 0x87453c │ │ │ │ + b 0x11b3358 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beeb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167307,43 +167321,43 @@ │ │ │ │ svclt 0x00084286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9851f8 │ │ │ │ - blx 0x87457c │ │ │ │ - b 0x11b2b90 │ │ │ │ + b 0x985230 │ │ │ │ + blx 0x8745b4 │ │ │ │ + b 0x11b2bc8 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beaf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r7, ror #29 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr11, {2} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb331b │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3353 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x001442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8769b4 │ │ │ │ - b 0x11307f0 │ │ │ │ + blx 0x8769ec │ │ │ │ + b 0x1130828 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8180 │ │ │ │ + b 0x2e81b8 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102c58 │ │ │ │ + b 0x102c90 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 7, cr15, cr6, cr14, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167364,17 +167378,17 @@ │ │ │ │ sadd16mi fp, sl, r4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9852fc │ │ │ │ - blx 0x874664 │ │ │ │ - b 0x11b347c │ │ │ │ + b 0x985334 │ │ │ │ + blx 0x87469c │ │ │ │ + b 0x11b34b4 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000be3d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167390,17 +167404,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00144547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x32826c │ │ │ │ + b 0x3282a4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17ad3c │ │ │ │ + b 0x17ad74 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 0, cr15, cr4, cr14, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167408,28 +167422,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fe3d │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3afc │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3b34 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x110454c │ │ │ │ + b 0x1104584 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a82dc │ │ │ │ + b 0x2a8314 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9853c0 │ │ │ │ + b 0x9853f8 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bdcd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167450,17 +167464,17 @@ │ │ │ │ svclt 0x0038428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985434 │ │ │ │ - blx 0x8747b8 │ │ │ │ - b 0x11b35d4 │ │ │ │ + b 0x98546c │ │ │ │ + blx 0x8747f0 │ │ │ │ + b 0x11b360c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167480,43 +167494,43 @@ │ │ │ │ svclt 0x00384286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9854ac │ │ │ │ - blx 0x874830 │ │ │ │ - b 0x11b2e44 │ │ │ │ + b 0x9854e4 │ │ │ │ + blx 0x874868 │ │ │ │ + b 0x11b2e7c │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], sp, lsl #27 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ cdpne 13, 6, cr15, cr10, cr1, {0} │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb35cf │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3607 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x002c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876c68 │ │ │ │ - b 0x1130aa4 │ │ │ │ + blx 0x876ca0 │ │ │ │ + b 0x1130adc │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8434 │ │ │ │ + b 0x2e846c │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102f0c │ │ │ │ + b 0x102f44 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-952] @ 0xfffffc48 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167537,17 +167551,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9855b0 │ │ │ │ - blx 0x874918 │ │ │ │ - b 0x11b3730 │ │ │ │ + b 0x9855e8 │ │ │ │ + blx 0x874950 │ │ │ │ + b 0x11b3768 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bce3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167563,17 +167577,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x002c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328520 │ │ │ │ + b 0x328558 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17aff0 │ │ │ │ + b 0x17b028 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [sl], #952 @ 0x3b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167581,28 +167595,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r3, ror #25 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ mrrc2 7, 14, pc, r8, cr14 @ │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3db0 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3de8 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x1104800 │ │ │ │ + b 0x1104838 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8590 │ │ │ │ + b 0x2a85c8 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985674 │ │ │ │ + b 0x9856ac │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc73 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167623,79 +167637,79 @@ │ │ │ │ svclt 0x0098428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9856e8 │ │ │ │ - blx 0x874a6c │ │ │ │ - b 0x11b3888 │ │ │ │ + b 0x985720 │ │ │ │ + blx 0x874aa4 │ │ │ │ + b 0x11b38c0 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc37 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, ror #24 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff9f1e3e │ │ │ │ + blx 0xff9f1e76 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00984286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985760 │ │ │ │ - blx 0x874ae4 │ │ │ │ - b 0x11b30f8 │ │ │ │ + b 0x985798 │ │ │ │ + blx 0x874b1c │ │ │ │ + b 0x11b3130 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bbfb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vmulne.f64 d31, d26, d23 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3883 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb38bb │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x008c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876f1c │ │ │ │ - b 0x1130d58 │ │ │ │ + blx 0x876f54 │ │ │ │ + b 0x1130d90 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e86e8 │ │ │ │ + b 0x2e8720 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1031c0 │ │ │ │ + b 0x1031f8 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff171f00 │ │ │ │ + bllt 0xff171f38 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fbfb │ │ │ │ @@ -167710,165 +167724,165 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985864 │ │ │ │ - blx 0x874bcc │ │ │ │ - b 0x11b39e4 │ │ │ │ + b 0x98589c │ │ │ │ + blx 0x874c04 │ │ │ │ + b 0x11b3a1c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bb89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee4690 │ │ │ │ strmi pc, [r1], r1, asr #23 │ │ │ │ eoreq pc, r0, #14024704 @ 0xd60000 │ │ │ │ - blx 0xe71f9a │ │ │ │ + blx 0xe71fd2 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ @ instruction: 0xf1044602 │ │ │ │ @ instruction: 0xf04f010c │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x008c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3287d4 │ │ │ │ + b 0x32880c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b2a4 │ │ │ │ + b 0x17b2dc │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x14f1fe4 │ │ │ │ + bllt 0x14f201c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0x72008 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4064 │ │ │ │ + blx 0x72040 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb409c │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x1104ab4 │ │ │ │ + b 0x1104aec │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8844 │ │ │ │ + b 0x2a887c │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985928 │ │ │ │ + b 0x985960 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bb19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb51 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff272078 │ │ │ │ + blx 0xff2720b0 │ │ │ │ strmi r1, [r0], r2, lsr #29 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ andeq pc, lr, r6, lsl #2 │ │ │ │ @ instruction: 0xf04f2303 │ │ │ │ @ instruction: 0xf93c0e00 │ │ │ │ addseq r6, ip, r2, lsl #30 │ │ │ │ svcne 0x0002f932 │ │ │ │ svclt 0x00b8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x98599c │ │ │ │ - blx 0x874d20 │ │ │ │ - b 0x11b3b3c │ │ │ │ + b 0x9859d4 │ │ │ │ + blx 0x874d58 │ │ │ │ + b 0x11b3b74 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000badd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb15 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xfe3720f0 │ │ │ │ + blx 0xfe372128 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00b84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985a14 │ │ │ │ - blx 0x874d98 │ │ │ │ - b 0x11b33ac │ │ │ │ + b 0x985a4c │ │ │ │ + blx 0x874dd0 │ │ │ │ + b 0x11b33e4 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ pkhtbmi pc, r0, r9, asr #21 @ │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vnmulne.f32 s31, s20, s26 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3b37 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3b6f │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00ac42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8771d0 │ │ │ │ - b 0x113100c │ │ │ │ + blx 0x877208 │ │ │ │ + b 0x1131044 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e899c │ │ │ │ + b 0x2e89d4 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103474 │ │ │ │ + b 0x1034ac │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1af21b4 │ │ │ │ + blt 0x1af21ec │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r1, lsr #21 │ │ │ │ @@ -167883,17 +167897,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985b18 │ │ │ │ - blx 0x874e80 │ │ │ │ - b 0x11b3c98 │ │ │ │ + b 0x985b50 │ │ │ │ + blx 0x874eb8 │ │ │ │ + b 0x11b3cd0 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000ba2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167909,17 +167923,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00ac4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328a88 │ │ │ │ + b 0x328ac0 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b558 │ │ │ │ + b 0x17b590 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r6!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167927,28 +167941,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, lsr #20 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf9a4f7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4318 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4350 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1104d68 │ │ │ │ + b 0x1104da0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8af8 │ │ │ │ + b 0x2a8b30 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985bdc │ │ │ │ + b 0x985c14 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167969,17 +167983,17 @@ │ │ │ │ svclt 0x00a8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985c50 │ │ │ │ - blx 0x874fd4 │ │ │ │ - b 0x11b3df0 │ │ │ │ + b 0x985c88 │ │ │ │ + blx 0x87500c │ │ │ │ + b 0x11b3e28 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167999,43 +168013,43 @@ │ │ │ │ svclt 0x00a84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985cc8 │ │ │ │ - blx 0x87504c │ │ │ │ - b 0x11b3660 │ │ │ │ + b 0x985d00 │ │ │ │ + blx 0x875084 │ │ │ │ + b 0x11b3698 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b947 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680f97f │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 8, 3, pc, cr10, cr3, {7} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3deb │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3e23 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00b442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877484 │ │ │ │ - b 0x11312c0 │ │ │ │ + blx 0x8774bc │ │ │ │ + b 0x11312f8 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8c50 │ │ │ │ + b 0x2e8c88 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103728 │ │ │ │ + b 0x103760 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt lr, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168056,17 +168070,17 @@ │ │ │ │ @ instruction: 0x461abfb4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985dcc │ │ │ │ - blx 0x875134 │ │ │ │ - b 0x11b3f4c │ │ │ │ + b 0x985e04 │ │ │ │ + blx 0x87516c │ │ │ │ + b 0x11b3f84 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168082,17 +168096,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00b44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328d3c │ │ │ │ + b 0x328d74 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b80c │ │ │ │ + b 0x17b844 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168100,28 +168114,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607f8d5 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf84af7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb45cc │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4604 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x110501c │ │ │ │ + b 0x1105054 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8dac │ │ │ │ + b 0x2a8de4 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985e90 │ │ │ │ + b 0x985ec8 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b865 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168142,17 +168156,17 @@ │ │ │ │ svclt 0x00d8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985f04 │ │ │ │ - blx 0x875288 │ │ │ │ - b 0x11b40a4 │ │ │ │ + b 0x985f3c │ │ │ │ + blx 0x8752c0 │ │ │ │ + b 0x11b40dc │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b829 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168172,43 +168186,43 @@ │ │ │ │ svclt 0x00d84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985f7c │ │ │ │ - blx 0x875300 │ │ │ │ - b 0x11b3914 │ │ │ │ + b 0x985fb4 │ │ │ │ + blx 0x875338 │ │ │ │ + b 0x11b394c │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r5, lsr #16 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr9, {4} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb409f │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb40d7 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00cc42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877738 │ │ │ │ - b 0x1131574 │ │ │ │ + blx 0x877770 │ │ │ │ + b 0x11315ac │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8f04 │ │ │ │ + b 0x2e8f3c │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1039dc │ │ │ │ + b 0x103a14 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00b4f7ed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168229,17 +168243,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, asr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x986080 │ │ │ │ - blx 0x8753e8 │ │ │ │ - b 0x11b4200 │ │ │ │ + b 0x9860b8 │ │ │ │ + blx 0x875420 │ │ │ │ + b 0x11b4238 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000bf7b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168255,17 +168269,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00cc4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328ff0 │ │ │ │ + b 0x329028 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bac0 │ │ │ │ + b 0x17baf8 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0042f7ed │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168273,28 +168287,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ed4614 │ │ │ │ @ instruction: 0x4607ff7b │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ cdp2 7, 15, cr15, cr0, cr13, {7} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4880 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb48b8 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x11052d0 │ │ │ │ + b 0x1105308 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a9060 │ │ │ │ + b 0x2a9098 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x986144 │ │ │ │ + b 0x98617c │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168315,17 +168329,17 @@ │ │ │ │ svclt 0x00c8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9861b8 │ │ │ │ - blx 0x87553c │ │ │ │ - b 0x11b4358 │ │ │ │ + b 0x9861f0 │ │ │ │ + blx 0x875574 │ │ │ │ + b 0x11b4390 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000becf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168345,43 +168359,43 @@ │ │ │ │ svclt 0x00c84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x986230 │ │ │ │ - blx 0x8755b4 │ │ │ │ - b 0x11b3bc8 │ │ │ │ + b 0x986268 │ │ │ │ + blx 0x8755ec │ │ │ │ + b 0x11b3c00 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ed460d │ │ │ │ strmi pc, [r0], fp, asr #29 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr15, {1} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb4353 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb438b │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00d442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8779ec │ │ │ │ - b 0x1131828 │ │ │ │ + blx 0x877a24 │ │ │ │ + b 0x1131860 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e91b8 │ │ │ │ + b 0x2e91f0 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103c90 │ │ │ │ + b 0x103cc8 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 5, cr15, cr10, cr13, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168402,17 +168416,17 @@ │ │ │ │ @ instruction: 0x461abfd4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x986334 │ │ │ │ - blx 0x87569c │ │ │ │ - b 0x11b44b4 │ │ │ │ + b 0x98636c │ │ │ │ + blx 0x8756d4 │ │ │ │ + b 0x11b44ec │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000be21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168428,17 +168442,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00d44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3292a4 │ │ │ │ + b 0x3292dc │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bd74 │ │ │ │ + b 0x17bdac │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -168449,51 +168463,51 @@ │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf7ed4616 │ │ │ │ @ instruction: 0xf8b5fe1f │ │ │ │ @ instruction: 0xf1a63ca4 │ │ │ │ @ instruction: 0xf1a40208 │ │ │ │ @ instruction: 0xf1a70108 │ │ │ │ @ instruction: 0xf64a0608 │ │ │ │ - @ instruction: 0xf2c034b8 │ │ │ │ + @ instruction: 0xf2c034d0 │ │ │ │ @ instruction: 0x46b90433 │ │ │ │ - blx 0x1899f3c │ │ │ │ + blx 0x1899f74 │ │ │ │ @ instruction: 0xf852fb83 │ │ │ │ ldrtmi r7, [r0], r8, lsl #30 │ │ │ │ svcpl 0x0008f856 │ │ │ │ - beq 0xff3af758 │ │ │ │ + beq 0xff3af790 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ eorslt pc, fp, r4, asr r8 @ │ │ │ │ svcvc 0x0008f851 │ │ │ │ - b 0x3b73c8 │ │ │ │ + b 0x3b7400 │ │ │ │ @ instruction: 0xf8da0c0b │ │ │ │ rsbsmi fp, sp, r4 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ @ instruction: 0x0c05ea8c │ │ │ │ vmov.i16 q11, #133 @ 0x0085 │ │ │ │ strbmi r2, [r1, #15] │ │ │ │ streq lr, [r5, #-2698] @ 0xfffff576 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ - bleq 0xff46f790 │ │ │ │ + bleq 0xff46f7c8 │ │ │ │ eors pc, lr, r4, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r7, -ip, lsl #21] │ │ │ │ stmdavs pc, {r0, r1, r2, r3, sp, lr}^ @ │ │ │ │ ldrdgt pc, [r4], -fp │ │ │ │ - beq 0x2af5c0 │ │ │ │ + beq 0x2af5f8 │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ streq lr, [ip, #-2565] @ 0xfffff5fb │ │ │ │ streq lr, [r7, #-2693] @ 0xfffff57b │ │ │ │ bicle r6, r6, sp, asr #32 │ │ │ │ strtmi r9, [r8], -r1, lsl #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bd8b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0bdc0 │ │ │ │ + bl 0xfec0bdf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2l 7, cr15, [r6, #948] @ 0x3b4 │ │ │ │ @ instruction: 0xf8d54604 │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ andmi r2, r4, r4, lsr #25 │ │ │ │ @@ -168501,60 +168515,60 @@ │ │ │ │ movweq lr, #2594 @ 0xa22 │ │ │ │ adclt r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf8c5431c │ │ │ │ pop {r2, r5, r7, sl, fp, lr} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000bd6b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0be00 │ │ │ │ + bl 0xfec0be38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ed460c │ │ │ │ strmi pc, [r6], -r5, lsr #27 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [sl, #-948] @ 0xfffffc4c │ │ │ │ stmdale r0!, {r4, sl, fp, sp} │ │ │ │ orrslt r4, r4, r2, lsl #12 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movteq pc, #452 @ 0x1c4 @ │ │ │ │ @ instruction: 0xf1a44006 │ │ │ │ @ instruction: 0xf1c40020 │ │ │ │ - blx 0x8f5cb4 │ │ │ │ - blx 0x131844 │ │ │ │ - blx 0x930c3c │ │ │ │ + blx 0x8f5cec │ │ │ │ + blx 0x13187c │ │ │ │ + blx 0x930c74 │ │ │ │ movwmi pc, #13316 @ 0x3404 @ │ │ │ │ eorsmi r4, r3, r3, lsr #6 │ │ │ │ @ instruction: 0xf8d5b29c │ │ │ │ strtmi r3, [r8], -r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c54323 │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4070 │ │ │ │ vmla.f32 d27, d5, d23 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ - blmi 0x134d28 │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + blmi 0x134d60 │ │ │ │ adccs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 2, pc, cr6, cr13, {5} @ │ │ │ │ - eorseq sl, r3, r8, lsl #14 │ │ │ │ + mcr2 1, 2, pc, cr10, cr13, {5} @ │ │ │ │ + eorseq sl, r3, r0, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0be84 │ │ │ │ + bl 0xfec0bebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2l 7, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4cb0 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4ce8 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0xbdcac │ │ │ │ + blcs 0xbdce4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe0e1820 │ │ │ │ + blcs 0xfe0e1858 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ tstlt r2, r4, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vsubw.u8 q10, q0, d22 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ tstlt r6, sl, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ @@ -168566,15 +168580,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fd31 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf93c2500 │ │ │ │ sbclt r3, r7, #2, 30 │ │ │ │ svccs 0x0002f831 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @@ -168598,21 +168612,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fcf1 │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ - blx 0x18849a0 │ │ │ │ + blx 0x18849d8 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf04f7f04 │ │ │ │ - blcs 0xb6d9c │ │ │ │ + blcs 0xb6dd4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0xf06fbf04 │ │ │ │ @ instruction: 0xf0004300 │ │ │ │ rsbsmi r0, fp, r1, lsl #16 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @@ -168622,20 +168636,20 @@ │ │ │ │ mvnle r6, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bfe4 │ │ │ │ + bl 0xfec0c01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ ldc2 7, cr15, [r2], #948 @ 0x3b4 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4e10 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4e48 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1132400 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4614237f │ │ │ │ @@ -168654,20 +168668,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc81 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ addslt r4, fp, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ - b 0x1200a80 │ │ │ │ + b 0x1200ab8 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ strbmi r0, [r6, #143]! @ 0x8f │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -168687,67 +168701,67 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc3f │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf1b30800 │ │ │ │ andsle r4, fp, r0, lsl #30 │ │ │ │ - blx 0x188586c │ │ │ │ + blx 0x18858a4 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ - b 0x1214b18 │ │ │ │ + b 0x1214b50 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0x1a5008 │ │ │ │ - b 0xfe175b4c │ │ │ │ + b 0x1a5040 │ │ │ │ + b 0xfe175b84 │ │ │ │ andvs r0, fp, r7, lsl #6 │ │ │ │ tstlt r5, r5, ror #3 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff3f2ee8 │ │ │ │ + bllt 0xff3f2f20 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7df │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c148 │ │ │ │ + bl 0xfec0c180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd2fa0 │ │ │ │ + bcs 0xd2fd8 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe872f44 │ │ │ │ + bllt 0xfe872f7c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c198 │ │ │ │ + bl 0xfec0c1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff6f2f5e │ │ │ │ + blx 0xff6f2f96 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168758,69 +168772,69 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bb69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c204 │ │ │ │ + bl 0xfec0c23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fba1 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x002c4564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185b18 │ │ │ │ - b 0xfe175c8c │ │ │ │ + b 0x185b50 │ │ │ │ + b 0xfe175cc4 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xdf3018 │ │ │ │ + bllt 0xdf3050 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c26c │ │ │ │ + bl 0xfec0c2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x1c73032 │ │ │ │ + blx 0x1c7306a │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd30c4 │ │ │ │ + bcs 0xd30fc │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x3f3068 │ │ │ │ + bllt 0x3f30a0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c2bc │ │ │ │ + bl 0xfec0c2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1273082 │ │ │ │ + blx 0x12730ba │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - @ instruction: 0xf2c036b8 │ │ │ │ + @ instruction: 0xf2c036d0 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168831,51 +168845,51 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bad7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c328 │ │ │ │ + bl 0xfec0c360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fb0f │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - ldrcc pc, [r8, sl, asr #12]! │ │ │ │ + ldrbcc pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x00944564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185c3c │ │ │ │ - b 0xfe175db0 │ │ │ │ + b 0x185c74 │ │ │ │ + b 0xfe175de8 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfe97313c │ │ │ │ + blt 0xfe973174 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff4f316c │ │ │ │ + blx 0xff4f31a4 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168884,47 +168898,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #246784 @ 0x3c400 │ │ │ │ + rsclt pc, sl, #218112 @ 0x35400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d2cc │ │ │ │ + b 0x97d304 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373b7c │ │ │ │ - blls 0x20f28c │ │ │ │ + blmi 0x373bb4 │ │ │ │ + blls 0x20f2c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fb05 │ │ │ │ + svclt 0x0000fb09 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c73230 │ │ │ │ + blx 0x1c73268 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168933,47 +168947,47 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #154624 @ 0x25c00 │ │ │ │ + rsclt pc, sl, #125952 @ 0x1ec00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb4f13 │ │ │ │ + strne pc, [pc, #-965] @ 0xb4f4b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373ab8 │ │ │ │ - blls 0x20f350 │ │ │ │ + blmi 0x373af0 │ │ │ │ + blls 0x20f388 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000faa3 │ │ │ │ + svclt 0x0000faa7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x3f32f4 │ │ │ │ + blx 0x3f332c │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168982,45 +168996,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #50176 @ 0xc400 │ │ │ │ + rsclt pc, sl, #21504 @ 0x5400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d454 │ │ │ │ + b 0x97d48c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3739f4 │ │ │ │ - blls 0x20f414 │ │ │ │ + blmi 0x373a2c │ │ │ │ + blls 0x20f44c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fa41 │ │ │ │ + svclt 0x0000fa45 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9aaf7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169031,45 +169045,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #87040 @ 0x15400 │ │ │ │ + rsclt pc, sl, #58368 @ 0xe400 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb509b │ │ │ │ + strne pc, [pc, #-965] @ 0xb50d3 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373930 │ │ │ │ - blls 0x20f4d8 │ │ │ │ + blmi 0x373968 │ │ │ │ + blls 0x20f510 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f9df │ │ │ │ + svclt 0x0000f9e3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169080,45 +169094,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #2128 @ 0x850 │ │ │ │ + rsclt pc, sl, #1680 @ 0x690 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d5dc │ │ │ │ + b 0x97d614 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x37386c │ │ │ │ - blls 0x20f59c │ │ │ │ + blmi 0x3738a4 │ │ │ │ + blls 0x20f5d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f97d │ │ │ │ + svclt 0x0000f981 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8e6f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169129,45 +169143,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76f0024 │ │ │ │ - rsclt pc, sl, #53248 @ 0xd000 │ │ │ │ + rsclt pc, sl, #3948544 @ 0x3c4000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5223 │ │ │ │ + strne pc, [pc, #-965] @ 0xb525b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3737a8 │ │ │ │ - blls 0x20f660 │ │ │ │ + blmi 0x3737e0 │ │ │ │ + blls 0x20f698 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f91b │ │ │ │ + svclt 0x0000f91f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf884f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169178,46 +169192,46 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #2768896 @ 0x2a4000 │ │ │ │ + rsclt pc, sl, #2310144 @ 0x234000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ andsmi r2, r0, r2, lsr r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r7, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3736e0 │ │ │ │ - blls 0x20f728 │ │ │ │ + blmi 0x373718 │ │ │ │ + blls 0x20f760 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f8b7 │ │ │ │ + svclt 0x0000f8bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf820f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169228,46 +169242,46 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, r9, #3325952 @ 0x32c000 │ │ │ │ + rsclt pc, r9, #2867200 @ 0x2bc000 │ │ │ │ eorcs pc, r4, r7, asr r8 @ │ │ │ │ movwmi pc, #32 @ │ │ │ │ eorsne pc, r1, r8, asr r8 @ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ @ instruction: 0xf8474053 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb53b3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb53eb │ │ │ │ bicsle r2, r7, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375618 │ │ │ │ - blls 0x20f7f0 │ │ │ │ + blmi 0x375650 │ │ │ │ + blls 0x20f828 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f853 │ │ │ │ + svclt 0x0000f857 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169278,45 +169292,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #152576 @ 0x25400 │ │ │ │ + rsclt pc, sl, #123904 @ 0x1e400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d8f4 │ │ │ │ + b 0x97d92c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375554 │ │ │ │ - blls 0x20f8b4 │ │ │ │ + blmi 0x37558c │ │ │ │ + blls 0x20f8ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fff1 │ │ │ │ + svclt 0x0000fff5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff5af7ec │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169327,45 +169341,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #117760 @ 0x1cc00 │ │ │ │ + rsclt pc, sl, #89088 @ 0x15c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb553b │ │ │ │ + strne pc, [pc, #-965] @ 0xb5573 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375490 │ │ │ │ - blls 0x20f978 │ │ │ │ + blmi 0x3754c8 │ │ │ │ + blls 0x20f9b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ff8f │ │ │ │ + svclt 0x0000ff93 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr8, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169376,45 +169390,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #921600 @ 0xe1000 │ │ │ │ + rsclt pc, sl, #806912 @ 0xc5000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97da7c │ │ │ │ + b 0x97dab4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3753cc │ │ │ │ - blls 0x20fa3c │ │ │ │ + blmi 0x375404 │ │ │ │ + blls 0x20fa74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ff2d │ │ │ │ + svclt 0x0000ff31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169425,45 +169439,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #782336 @ 0xbf000 │ │ │ │ + rsclt pc, sl, #667648 @ 0xa3000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb56c3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb56fb │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375308 │ │ │ │ - blls 0x20fb00 │ │ │ │ + blmi 0x375340 │ │ │ │ + blls 0x20fb38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fecb │ │ │ │ + svclt 0x0000fecf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr4, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169476,45 +169490,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #36864 @ 0x9000 │ │ │ │ + rsclt pc, sl, #3883008 @ 0x3b4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dc0c │ │ │ │ + b 0x97dc44 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x37523c │ │ │ │ - blls 0x20fbcc │ │ │ │ + blmi 0x375274 │ │ │ │ + blls 0x20fc04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fe65 │ │ │ │ + svclt 0x0000fe69 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #944] @ 0x3b0 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169527,45 +169541,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #3719168 @ 0x38c000 │ │ │ │ + rsclt pc, sl, #3260416 @ 0x31c000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb585b │ │ │ │ + strne pc, [pc, #-965] @ 0xb5893 │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375170 │ │ │ │ - blls 0x20fc98 │ │ │ │ + blmi 0x3751a8 │ │ │ │ + blls 0x20fcd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fdff │ │ │ │ + svclt 0x0000fe03 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169578,45 +169592,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #1261568 @ 0x134000 │ │ │ │ + rsclt pc, sl, #802816 @ 0xc4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dda4 │ │ │ │ + b 0x97dddc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3750a4 │ │ │ │ - blls 0x20fd64 │ │ │ │ + blmi 0x3750dc │ │ │ │ + blls 0x20fd9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fd99 │ │ │ │ + svclt 0x0000fd9d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169629,34 +169643,34 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #638976 @ 0x9c000 │ │ │ │ + rsclt pc, sl, #180224 @ 0x2c000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb59f3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb5a2b │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374fd8 │ │ │ │ - blls 0x20fe30 │ │ │ │ + blmi 0x375010 │ │ │ │ + blls 0x20fe68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fd33 │ │ │ │ + svclt 0x0000fd37 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169673,17 +169687,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - stc2l 7, cr15, [sl, #436] @ 0x1b4 │ │ │ │ + stc2 7, cr15, [lr, #436]! @ 0x1b4 │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb5e58 │ │ │ │ + streq pc, [pc], #964 @ 0xb5e90 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169695,41 +169709,41 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - bfi pc, fp, (invalid: 27:19) @ │ │ │ │ + @ instruction: 0xe7d3fd7f │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374eb4 │ │ │ │ - blls 0x40ff54 │ │ │ │ + blmi 0x374eec │ │ │ │ + blls 0x40ff8c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fca1 │ │ │ │ + svclt 0x0000fca5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ @@ -169740,15 +169754,15 @@ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {236} @ 0xec │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f3780 │ │ │ │ + blvc 0xff5f37b8 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169758,59 +169772,59 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f40f8 │ │ │ │ - strne pc, [pc], #-964 @ 0xb5fa8 │ │ │ │ - bleq 0x1f4104 │ │ │ │ - stc2 7, cr15, [r0, #436]! @ 0x1b4 │ │ │ │ + blne 0x1f4130 │ │ │ │ + strne pc, [pc], #-964 @ 0xb5fe0 │ │ │ │ + bleq 0x1f413c │ │ │ │ + stc2 7, cr15, [r4, #436] @ 0x1b4 │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - stc2 7, cr15, [r4, #-436] @ 0xfffffe4c │ │ │ │ + stc2l 7, cr15, [r8], #436 @ 0x1b4 │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - ldrcc pc, [r8, #1610]! @ 0x64a │ │ │ │ + ldrbcc pc, [r0, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883c30 │ │ │ │ + blx 0x1883c68 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374d70 │ │ │ │ - blls 0x390098 │ │ │ │ + blmi 0x374da8 │ │ │ │ + blls 0x3900d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fbff │ │ │ │ + svclt 0x0000fc03 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169827,17 +169841,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - ldc2 7, cr15, [r2], {109} @ 0x6d │ │ │ │ + ldc2l 7, cr15, [r6], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb60c0 │ │ │ │ + streq pc, [pc], #964 @ 0xb60f8 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169849,60 +169863,60 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - ldrb pc, [r3, fp, ror #24] @ │ │ │ │ + ldrb pc, [r3, pc, asr #24] @ │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - ldrtcc pc, [r8], sl, asr #12 @ │ │ │ │ + ldrbcc pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374c4c │ │ │ │ - blls 0x4101bc │ │ │ │ + blmi 0x374c84 │ │ │ │ + blls 0x4101f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fb6d │ │ │ │ + svclt 0x0000fb71 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff5f4160 │ │ │ │ + blx 0xff5f4198 │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f39e8 │ │ │ │ + blvc 0xff5f3a20 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169912,121 +169926,121 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f4360 │ │ │ │ - strne pc, [pc], #-964 @ 0xb6210 │ │ │ │ - bleq 0x1f436c │ │ │ │ - blx 0xffb73fce │ │ │ │ + blne 0x1f4398 │ │ │ │ + strne pc, [pc], #-964 @ 0xb6248 │ │ │ │ + bleq 0x1f43a4 │ │ │ │ + blx 0xff474006 │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - mrrc2 7, 6, pc, r2, cr13 @ │ │ │ │ + ldc2 7, cr15, [r6], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - ldrcc pc, [r8, #1610]! @ 0x64a │ │ │ │ + ldrbcc pc, [r0, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883e98 │ │ │ │ + blx 0x1883ed0 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374b08 │ │ │ │ - blls 0x390300 │ │ │ │ + blmi 0x374b40 │ │ │ │ + blls 0x390338 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000facb │ │ │ │ + svclt 0x0000facf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xdf42a0 │ │ │ │ + blx 0xdf42d8 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x142328 │ │ │ │ + blge 0x142360 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #2244608 @ 0x224000 │ │ │ │ + rsclt pc, sl, #1785856 @ 0x1b4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e40c │ │ │ │ + b 0x97e444 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374a3c │ │ │ │ - blls 0x2903cc │ │ │ │ + blmi 0x374a74 │ │ │ │ + blls 0x290404 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fa65 │ │ │ │ + svclt 0x0000fa69 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9cef7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170034,20 +170048,20 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1423f4 │ │ │ │ + blge 0x14242c │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #348160 @ 0x55000 │ │ │ │ + rscslt pc, r2, #233472 @ 0x39000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d6 │ │ │ │ @@ -170057,26 +170071,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xf2c14 │ │ │ │ + blx 0x1f2c4c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], sp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf96af7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170084,51 +170098,51 @@ │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1424bc │ │ │ │ + blge 0x1424f4 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst4.8 {d9[0],d10[0],d11[0],d12[0]}, [r0], r0 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #12386304 @ 0xbd0000 │ │ │ │ + rsclt pc, sl, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e5a4 │ │ │ │ + b 0x97e5dc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3748a4 │ │ │ │ - blls 0x290564 │ │ │ │ + blmi 0x3748dc │ │ │ │ + blls 0x29059c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f999 │ │ │ │ + svclt 0x0000f99d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170136,21 +170150,21 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x14258c │ │ │ │ + blge 0x1425c4 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0xf1009300 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #2211840 @ 0x21c000 │ │ │ │ + rscslt pc, r2, #1753088 @ 0x1ac000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d4 │ │ │ │ @@ -170160,24 +170174,24 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf932f1f1 │ │ │ │ + @ instruction: 0xf936f1f1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r6, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ @ instruction: 0x4605f899 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170188,34 +170202,34 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76698 │ │ │ │ + bhi 0xd766d0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2aa4 │ │ │ │ + beq 0x4f2adc │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142680 │ │ │ │ + blls 0x1426b8 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ @ instruction: 0xf831b014 │ │ │ │ @ instruction: 0x46583014 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf76d9301 │ │ │ │ - @ instruction: 0x4652fdbd │ │ │ │ + ldrbmi pc, [r2], -r1, lsr #27 @ │ │ │ │ stmdbls r1, {r2, r7, r9, sl, lr} │ │ │ │ usatmi r4, #2, r8, asr #12 │ │ │ │ - ldc2 7, cr15, [r6, #436]! @ 0x1b4 │ │ │ │ + ldc2 7, cr15, [sl, #436] @ 0x1b4 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170227,39 +170241,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a52c08 │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3766a4 │ │ │ │ - blls 0x310764 │ │ │ │ + blmi 0x3766dc │ │ │ │ + blls 0x31079c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f899 │ │ │ │ + svclt 0x0000f89d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ stmib sp, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - beq 0xb2798 │ │ │ │ + beq 0xb27d0 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d057 │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e1 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170283,59 +170297,59 @@ │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ ldrbtmi r0, [r2], -r4, lsl #2 │ │ │ │ eorlt pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ @ instruction: 0xf8584658 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ - @ instruction: 0xf908f76e │ │ │ │ + @ instruction: 0xf8ecf76e │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #18 │ │ │ │ @ instruction: 0xf76e46e1 │ │ │ │ - @ instruction: 0xf3c5f901 │ │ │ │ + vmul.i , , d1[5] │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ ldmdavs r3!, {r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr r8 │ │ │ │ - b 0xfe30e9c8 │ │ │ │ + b 0xfe30ea00 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c5b984 │ │ │ │ cmnlt sp, pc, lsl #10 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10607ea │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ - blx 0x1877830 │ │ │ │ + blx 0x1877868 │ │ │ │ strbtmi pc, [r1], r5, lsl #21 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xe79dd4b0 │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x376560 │ │ │ │ - blls 0x2908a8 │ │ │ │ + blmi 0x376598 │ │ │ │ + blls 0x2908e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fff7 │ │ │ │ + svclt 0x0000fffb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r7, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605ff5d │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170346,74 +170360,74 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76910 │ │ │ │ + bhi 0xd76948 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2d1c │ │ │ │ + beq 0x4f2d54 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x1428f8 │ │ │ │ + blls 0x142930 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #9842 @ 0x2672 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andslt pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ andscc pc, r4, r9, lsr r8 @ │ │ │ │ movwls r4, #5720 @ 0x1658 │ │ │ │ - ldc2l 7, cr15, [lr], #-436 @ 0xfffffe4c │ │ │ │ + stc2l 7, cr15, [r2], #-436 @ 0xfffffe4c │ │ │ │ pkhtbmi r4, r4, r2, asr #12 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #18 │ │ │ │ @ instruction: 0xf76d46e2 │ │ │ │ - rsclt pc, fp, #30464 @ 0x7700 │ │ │ │ + rsclt pc, fp, #23296 @ 0x5b00 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d10, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x990a44 │ │ │ │ + b 0x990a7c │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-59 @ 0xffffffc5 │ │ │ │ - strne pc, [pc, #-965] @ 0xb659f │ │ │ │ + strne pc, [pc, #-965] @ 0xb65d7 │ │ │ │ stccs 7, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd1a2 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ cdp2 7, 10, cr15, cr12, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff5af1f0 │ │ │ │ + @ instruction: 0xff5ef1f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r1], r5, asr #22 │ │ │ │ @ instruction: 0xf64a4688 │ │ │ │ - @ instruction: 0xf2c03ab8 │ │ │ │ + @ instruction: 0xf2c03ad0 │ │ │ │ andls r0, r4, #208896 @ 0x33000 │ │ │ │ @ instruction: 0xf6092704 │ │ │ │ ldmdavs fp, {r2, r4, r6, r7, r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r1, asr #29 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ @@ -170433,36 +170447,36 @@ │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ strbteq r3, [fp], r0 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r8, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76a6c │ │ │ │ + bhi 0xd76aa4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbtmi r9, [r2], -r4, lsl #22 │ │ │ │ andne pc, r7, fp, asr r8 @ │ │ │ │ @ instruction: 0xf10159db │ │ │ │ movwls r4, #12544 @ 0x3100 │ │ │ │ @ instruction: 0xf85b4618 │ │ │ │ movwls r3, #8196 @ 0x2004 │ │ │ │ - @ instruction: 0xffccf76d │ │ │ │ + @ instruction: 0xffb0f76d │ │ │ │ movwne lr, #10717 @ 0x29dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - @ instruction: 0xffc4f76d │ │ │ │ - bl 0x2dd668 │ │ │ │ + @ instruction: 0xffa8f76d │ │ │ │ + bl 0x2dd6a0 │ │ │ │ @ instruction: 0xf85a0204 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf85a1307 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ andne pc, r4, r8, asr r8 @ │ │ │ │ - b 0xfe306be0 │ │ │ │ - b 0x177688 │ │ │ │ + b 0xfe306c18 │ │ │ │ + b 0x1776c0 │ │ │ │ submi r0, fp, ip, lsl #6 │ │ │ │ andcc pc, r4, r8, asr #16 │ │ │ │ vmov.i32 q11, #208 @ 0x000000d0 │ │ │ │ strcc r2, [r8, -pc, lsl #10] │ │ │ │ @ instruction: 0xf8ddb1b4 │ │ │ │ @ instruction: 0x46489014 │ │ │ │ cdp2 7, 1, cr15, cr6, cr11, {7} │ │ │ │ @@ -170472,24 +170486,24 @@ │ │ │ │ andlt sp, sp, ip, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldr r2, [r0, r8, lsl #8] │ │ │ │ - mcr2 1, 6, pc, cr2, cr0, {7} @ │ │ │ │ + mcr2 1, 6, pc, cr6, cr0, {7} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170500,36 +170514,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76b78 │ │ │ │ + bhi 0xd76bb0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f2f84 │ │ │ │ + bleq 0x4f2fbc │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf10a3000 │ │ │ │ stmdals r2, {r1, r8, r9} │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ vst1.8 @ instruction: 0xf4818014 │ │ │ │ vst2.8 {d4[0],d5[0]}, [r8], r0 │ │ │ │ @ instruction: 0xf8304300 │ │ │ │ movwls r8, #4116 @ 0x1014 │ │ │ │ @ instruction: 0xf76d4640 │ │ │ │ - stmdbls r1, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [sl], -r4, lsl #13 │ │ │ │ strbtmi r4, [r0], r0, asr #12 │ │ │ │ - blx 0x1174946 │ │ │ │ + blx 0xa7497e │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170541,39 +170555,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3761bc │ │ │ │ - blls 0x310c4c │ │ │ │ + blmi 0x3761f4 │ │ │ │ + blls 0x310c84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fe25 │ │ │ │ + svclt 0x0000fe29 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2892 @ 0xfffff4b4 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - bleq 0xb2c80 │ │ │ │ + bleq 0xb2cb8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05c │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170585,73 +170599,73 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1771 @ 0xfffff915 │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x2f30c4 │ │ │ │ + beq 0x2f30fc │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf1014672 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf1033024 │ │ │ │ - blls 0x1090bc │ │ │ │ + blls 0x1090f4 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ ldrmi r9, [r8], -r0, lsl #6 │ │ │ │ - cdp2 7, 9, cr15, cr0, cr13, {3} │ │ │ │ + cdp2 7, 7, cr15, cr4, cr13, {3} │ │ │ │ strmi r9, [r4], r0, lsl #22 │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ usatmi r4, #1, r8, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr8, cr13, {3} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr13, {3} │ │ │ │ smlabtne r7, r5, r3, pc @ │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror r8 │ │ │ │ ldmdavs r1!, {r3, lr} │ │ │ │ rsbsvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r4, {r0, r1, r4, r5, sp, lr} │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6943 │ │ │ │ + strcs pc, [pc, #-965] @ 0xb697b │ │ │ │ @ instruction: 0xf607b16d │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ streq pc, [r2], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe23569a │ │ │ │ + blx 0xfe2356d2 │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [fp], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e798 │ │ │ │ ldc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [lr, #-960]! @ 0xfffffc40 │ │ │ │ + stc2 1, cr15, [r2, #960] @ 0x3c0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r5, ror #25 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170662,36 +170676,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76e00 │ │ │ │ + bhi 0xd76e38 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f320c │ │ │ │ + bleq 0x4f3244 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142de8 │ │ │ │ + blls 0x142e20 │ │ │ │ tstpeq r2, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf83a4672 │ │ │ │ movwcc r8, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #6 │ │ │ │ - blx 0x274bbc │ │ │ │ + @ instruction: 0xf9eaf76d │ │ │ │ strmi r9, [r4], r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, asr #12 │ │ │ │ usatmi r4, #0, r8, lsl #12 │ │ │ │ - @ instruction: 0xf9fef76d │ │ │ │ + @ instruction: 0xf9e2f76d │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170703,33 +170717,33 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x375f34 │ │ │ │ - blls 0x310ed4 │ │ │ │ + blmi 0x375f6c │ │ │ │ + blls 0x310f0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fce1 │ │ │ │ + svclt 0x0000fce5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], sp, lsl #1 │ │ │ │ @ instruction: 0xf64a4688 │ │ │ │ - @ instruction: 0xf2c03bb8 │ │ │ │ + @ instruction: 0xf2c03bd0 │ │ │ │ smladxcs r4, r3, fp, r0 │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ ldrbvc pc, [r4], r9, lsl #12 @ │ │ │ │ strcs r4, [r0], #-2879 @ 0xfffff4c1 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrr2 7, 14, pc, r6, cr11 @ │ │ │ │ @@ -170742,70 +170756,70 @@ │ │ │ │ ldrtmi r0, [r1], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76f40 │ │ │ │ + bhi 0xd76f78 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1771 @ 0xfffff915 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ stmdals r4, {ip, sp} │ │ │ │ - blls 0x1888f4 │ │ │ │ + blls 0x18892c │ │ │ │ ldmibpl fp, {r0, r8, fp, ip, lr}^ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmibpl r1, {r0, r8, ip, pc}^ │ │ │ │ movwls r4, #9752 @ 0x2618 │ │ │ │ - ldc2l 7, cr15, [r4, #-436] @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [r8, #-436]! @ 0xfffffe4c │ │ │ │ movwne lr, #6621 @ 0x19dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - stc2l 7, cr15, [ip, #-436] @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [r0, #-436]! @ 0xfffffe4c │ │ │ │ andeq lr, r4, #8, 22 @ 0x2000 │ │ │ │ movwne pc, #29637 @ 0x73c5 @ │ │ │ │ eorsgt pc, sl, fp, asr r8 @ │ │ │ │ eorsne pc, r3, fp, asr r8 @ │ │ │ │ subsmi r6, r8, r3, asr r8 │ │ │ │ @ instruction: 0xf8584008 │ │ │ │ subsmi r1, r8, r4 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ @ instruction: 0xf848404b │ │ │ │ subsvs r3, r0, r4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6bbb │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6bf3 │ │ │ │ @ instruction: 0xb1b43708 │ │ │ │ @ instruction: 0x9014f8dd │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b5e0c │ │ │ │ - blls 0x390ffc │ │ │ │ + blmi 0x3b5e44 │ │ │ │ + blls 0x391034 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strcs r8, [r8], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0xf1f0e793 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ + svclt 0x0000fc4f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], r9, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605fbb1 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170816,37 +170830,37 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77068 │ │ │ │ + bhi 0xf770a0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f3474 │ │ │ │ + beq 0x6f34ac │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - bls 0x1c3050 │ │ │ │ + bls 0x1c3088 │ │ │ │ movweq pc, #8459 @ 0x210b @ │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ andsls pc, r4, r2, lsr r8 @ │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13896 @ 0x3648 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - blx 0xffc74e34 │ │ │ │ + blx 0xff574e6c │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r3, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0x46488872 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0xff9f4e48 │ │ │ │ + blx 0xff2f4e80 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170858,39 +170872,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, pc, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x375cc8 │ │ │ │ - blls 0x391140 │ │ │ │ + blmi 0x375d00 │ │ │ │ + blls 0x391178 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fbab │ │ │ │ + svclt 0x0000fbaf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2893] @ 0xfffff4b3 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3174 │ │ │ │ + bleq 0xb31ac │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05d │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -170902,74 +170916,74 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f35b8 │ │ │ │ + beq 0x4f35f0 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @ instruction: 0xf8521025 │ │ │ │ @ instruction: 0xf8539025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7736822 │ │ │ │ - @ instruction: 0xf8cdfb7b │ │ │ │ + @ instruction: 0xf8cdfb5f │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - vbic.i16 , #57600 @ 0xe100 │ │ │ │ + vorr.i16 , #58624 @ 0xe500 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f370 │ │ │ │ + b 0xfe30f3a8 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878618 │ │ │ │ + blx 0x1878650 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r7, sl, lsr #9] │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x375b78 │ │ │ │ - blls 0x311290 │ │ │ │ + blmi 0x375bb0 │ │ │ │ + blls 0x3112c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ + svclt 0x0000fb07 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, ror #20 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170980,82 +170994,82 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf772f8 │ │ │ │ + bhi 0xf77330 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f3704 │ │ │ │ + beq 0x6f373c │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blls 0x1c32e0 │ │ │ │ + blls 0x1c3318 │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf10b9014 │ │ │ │ strbmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, fp, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - @ instruction: 0xf8cdf9a3 │ │ │ │ + @ instruction: 0xf8cdf987 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ ldmdahi r2!, {r0, r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #2506752 @ 0x264000 │ │ │ │ + rsclt pc, fp, #2048000 @ 0x1f4000 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d9, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x991418 │ │ │ │ + b 0x991450 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb6f93 │ │ │ │ + strne pc, [pc, #-965] @ 0xb6fcb │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf9b2f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x18f3b50 │ │ │ │ + blx 0x19f3b88 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2894] @ 0xfffff4b2 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3408 │ │ │ │ + bleq 0xb3440 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d060 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171067,75 +171081,75 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f384c │ │ │ │ + beq 0x4f3884 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movwcc r9, #19203 @ 0x4b03 │ │ │ │ eorls pc, r5, r3, asr r8 @ │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ @ instruction: 0xf8534648 │ │ │ │ @ instruction: 0xf8581025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ @ instruction: 0xf101e000 │ │ │ │ movwls r4, #8448 @ 0x2100 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - blx 0xc75220 │ │ │ │ + blx 0x575258 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r2, {r0, r1, r9, sl, lr} │ │ │ │ strbmi r6, [r8], -r2, ror #16 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0x9f5234 │ │ │ │ + blx 0x2f526c │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - @ instruction: 0x33b8f64a │ │ │ │ + bicscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror #16 │ │ │ │ stmdavs r1!, {r3, lr} │ │ │ │ rsbvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r5, {r0, r1, r5, sp, lr} │ │ │ │ strcs pc, [pc], -r6, asr #7 │ │ │ │ @ instruction: 0xf607b16e │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfe275e2a │ │ │ │ + blx 0xfe275e62 │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [r7], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e794 │ │ │ │ @ instruction: 0xf908f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9b6f1f0 │ │ │ │ + @ instruction: 0xf9baf1f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605f91d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171146,82 +171160,82 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77590 │ │ │ │ + bhi 0xf775c8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x243574 │ │ │ │ + blge 0x2435ac │ │ │ │ @ instruction: 0xf10b9303 │ │ │ │ @ instruction: 0xf83b0302 │ │ │ │ vst1.8 @ instruction: 0xf4811014 │ │ │ │ @ instruction: 0xf8334100 │ │ │ │ - blls 0x1d75d8 │ │ │ │ + blls 0x1d7610 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldrbmi lr, [r0], -r0 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - bls 0x1b56fc │ │ │ │ + bls 0x1b56c4 │ │ │ │ strmi r9, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x46988872 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #5046272 @ 0x4d0000 │ │ │ │ + rsclt pc, fp, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf8592100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8590387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d8, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9916b0 │ │ │ │ + b 0x9916e8 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb722b │ │ │ │ + strne pc, [pc, #-965] @ 0xb7263 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf866f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf914f1f0 │ │ │ │ + @ instruction: 0xf918f1f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb36a0 │ │ │ │ + bleq 0xb36d8 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d061 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171233,15 +171247,15 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3ae4 │ │ │ │ + beq 0x4f3b1c │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @@ -171249,60 +171263,60 @@ │ │ │ │ @ instruction: 0xf1019025 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs r2!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf8cdf8e1 │ │ │ │ + @ instruction: 0xf8cdf8c5 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf3c6f8d7 │ │ │ │ + @ instruction: 0xf3c6f8bb │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f8a4 │ │ │ │ + b 0xfe30f8dc │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878b4c │ │ │ │ + blx 0x1878b84 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r3, r6, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x377644 │ │ │ │ - blls 0x3117c4 │ │ │ │ + blmi 0x37767c │ │ │ │ + blls 0x3117fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000f869 │ │ │ │ + svclt 0x0000f86d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ strmi pc, [r5], -pc, asr #31 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171313,38 +171327,38 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf7782c │ │ │ │ + bhi 0xf77864 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x243810 │ │ │ │ - blls 0x1dc420 │ │ │ │ + blge 0x243848 │ │ │ │ + blls 0x1dc458 │ │ │ │ andshi pc, r4, fp, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r8], r2 │ │ │ │ @ instruction: 0xf8334800 │ │ │ │ @ instruction: 0xf10ba014 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {sp, lr, pc} │ │ │ │ - @ instruction: 0xff0af770 │ │ │ │ + mcr2 7, 7, pc, cr14, cr0, {3} @ │ │ │ │ andls r9, r0, #12288 @ 0x3000 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldmdahi r2!, {r4, r6, r9, sl, lr}^ │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ - @ instruction: 0xff00f770 │ │ │ │ + mcr2 7, 7, pc, cr4, cr0, {3} @ │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -171356,25 +171370,25 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, sp, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x377500 │ │ │ │ - blls 0x391908 │ │ │ │ + blmi 0x377538 │ │ │ │ + blls 0x391940 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000ffc7 │ │ │ │ + svclt 0x0000ffcb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ @@ -171406,124 +171420,124 @@ │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ @ instruction: 0xf10d0fd4 │ │ │ │ @ instruction: 0xf8dc0b10 │ │ │ │ @ instruction: 0xf8dc1004 │ │ │ │ stmia r9!, {r3, sp} │ │ │ │ @ instruction: 0xf8bc000f │ │ │ │ @ instruction: 0xf8a93010 │ │ │ │ - blls 0x183964 │ │ │ │ + blls 0x18399c │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf108a025 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ eorcc pc, r5, r8, asr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbmi r0, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff94f772 │ │ │ │ + @ instruction: 0xff78f772 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ ldrmi r6, [r9], r2, ror #16 │ │ │ │ movwcs r4, #1616 @ 0x650 │ │ │ │ - @ instruction: 0xff8af772 │ │ │ │ + @ instruction: 0xff6ef772 │ │ │ │ vmlsl.u8 , d6, d2 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r1, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30fb40 │ │ │ │ + b 0xfe30fb78 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0x07f2b2f3 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ svclt 0x004846e3 │ │ │ │ movwls r4, #9958 @ 0x26e6 │ │ │ │ ldr sp, [r4, r7, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x3773a8 │ │ │ │ - blls 0x311a60 │ │ │ │ + blmi 0x3773e0 │ │ │ │ + blls 0x311a98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000ff1b │ │ │ │ + svclt 0x0000ff1f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3c50 │ │ │ │ - blmi 0xb76444 │ │ │ │ + blx 0x8a3c88 │ │ │ │ + blmi 0xb7647c │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fe83 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89430 │ │ │ │ + bhi 0xf89468 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xffa4f76b │ │ │ │ + @ instruction: 0xff88f76b │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7e71 │ │ │ │ + streq pc, [pc, #965] @ 0xb7ea9 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ cdp2 7, 0, cr15, cr10, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 11, cr15, cr8, cr15, {7} │ │ │ │ + cdp2 1, 11, cr15, cr12, cr15, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr10, {7} │ │ │ │ - bleq 0x4f3f28 │ │ │ │ + bleq 0x4f3f60 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171531,96 +171545,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #300 @ 0x12c │ │ │ │ + rsclt pc, sl, #47, 30 @ 0xbc │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb77a7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb77df │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [sl, #936]! @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 5, cr15, cr8, cr15, {7} │ │ │ │ + cdp2 1, 5, cr15, cr12, cr15, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3dd4 │ │ │ │ - blmi 0xb765c8 │ │ │ │ + blx 0x8a3e0c │ │ │ │ + blmi 0xb76600 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fdc1 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf895b4 │ │ │ │ + bhi 0xf895ec │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr11, {3} │ │ │ │ + cdp2 7, 12, cr15, cr10, cr11, {3} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7ff5 │ │ │ │ + streq pc, [pc, #965] @ 0xb802d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2l 7, cr15, [r8, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r6, #956]! @ 0x3bc │ │ │ │ + ldc2l 1, cr15, [sl, #956]! @ 0x3bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #-936]! @ 0xfffffc58 │ │ │ │ - bleq 0x4f40ac │ │ │ │ + bleq 0x4f40e4 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171628,96 +171642,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #11, 30 @ 0x2c │ │ │ │ + rsclt pc, sl, #3824 @ 0xef0 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb792b │ │ │ │ + strne pc, [pc, #-965] @ 0xb7963 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2l 7, cr15, [r8], #936 @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r6, #956] @ 0x3bc │ │ │ │ + ldc2 1, cr15, [sl, #956] @ 0x3bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3f58 │ │ │ │ - blmi 0xb7674c │ │ │ │ + blx 0x8a3f90 │ │ │ │ + blmi 0xb76784 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fcff │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89738 │ │ │ │ + bhi 0xf89770 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0xff5b4c │ │ │ │ + blx 0x8f5b84 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8179 │ │ │ │ + streq pc, [pc, #965] @ 0xb81b1 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2 7, cr15, [r6], {234} @ 0xea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r4, #-956]! @ 0xfffffc44 │ │ │ │ + ldc2 1, cr15, [r8, #-956]! @ 0xfffffc44 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], {234} @ 0xea │ │ │ │ - bleq 0x4f4230 │ │ │ │ + bleq 0x4f4268 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171725,45 +171739,45 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - rsclt pc, sl, #12608 @ 0x3140 │ │ │ │ + rsclt pc, sl, #10816 @ 0x2a40 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7aaf │ │ │ │ + strne pc, [pc, #-965] @ 0xb7ae7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [r6], #-936 @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r4], {239} @ 0xef │ │ │ │ + ldc2l 1, cr15, [r8], {239} @ 0xef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a40e4 │ │ │ │ - blmi 0xbf68d0 │ │ │ │ + blx 0x8a411c │ │ │ │ + blmi 0xbf6908 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fc3d │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -171775,185 +171789,185 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdahi r0!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xfe575cea │ │ │ │ + blx 0x1e75d22 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8305 │ │ │ │ + streq pc, [pc, #965] @ 0xb833d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xff0f5ef6 │ │ │ │ + blx 0xff0f5f2e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [lr], #-956 @ 0xfffffc44 │ │ │ │ + ldc2l 1, cr15, [r2], #-956 @ 0xfffffc44 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6f5f52 │ │ │ │ - bleq 0x4f43bc │ │ │ │ + blx 0xff6f5f8a │ │ │ │ + bleq 0x4f43f4 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa23e8 │ │ │ │ + bhi 0xfa2420 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ strbmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #24320 @ 0x5f00 │ │ │ │ + rsclt pc, sl, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7c43 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7c7b │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0x17f5fbe │ │ │ │ + blx 0x17f5ff6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [sl], {239} @ 0xef │ │ │ │ + stc2 1, cr15, [lr], {239} @ 0xef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a4278 │ │ │ │ - blmi 0xbf6a64 │ │ │ │ + blx 0x8a42b0 │ │ │ │ + blmi 0xbf6a9c │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fb73 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x07aa3018 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x1380e4 │ │ │ │ + bge 0x13811c │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r1!, {ip, sp} │ │ │ │ ldmdahi r0!, {r8, r9, sp} │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0xff2f5e7c │ │ │ │ + blx 0xfebf5eb4 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8499 │ │ │ │ + streq pc, [pc, #965] @ 0xb84d1 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffe76088 │ │ │ │ + blx 0xffe760c0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe9f48c6 │ │ │ │ + blx 0xfeaf48fe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x4760e6 │ │ │ │ - bleq 0x4f4550 │ │ │ │ + blx 0x47611e │ │ │ │ + bleq 0x4f4588 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa297c │ │ │ │ + bhi 0xfa29b4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ stmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #152576 @ 0x25400 │ │ │ │ + rsclt pc, sl, #123904 @ 0x1e400 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7dd7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7e0f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0xfe576150 │ │ │ │ + blx 0xfe576188 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x10f498e │ │ │ │ + blx 0x11f49c6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r2, r6, lsl #12 │ │ │ │ @ instruction: 0xf60a460c │ │ │ │ @@ -171962,38 +171976,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9bef76b │ │ │ │ + @ instruction: 0xf9a2f76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - mrc2 7, 4, pc, cr0, cr15, {3} │ │ │ │ - streq pc, [pc, #965] @ 0xb85f5 │ │ │ │ + mrc2 7, 3, pc, cr4, cr15, {3} │ │ │ │ + streq pc, [pc, #965] @ 0xb862d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ - blx 0x12f61e4 │ │ │ │ + blx 0x12f621c │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - cdp2 7, 2, cr15, cr12, cr2, {4} │ │ │ │ + cdp2 7, 1, cr15, cr0, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - cdp2 7, 2, cr15, cr0, cr2, {4} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172003,40 +172017,40 @@ │ │ │ │ @ instruction: 0xf7ea79d4 │ │ │ │ @ instruction: 0xf104fa5d │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrle r0, [r1], #-2027 @ 0xfffff815 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ ldrbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ @ instruction: 0x4640d1f8 │ │ │ │ - blx 0x376260 │ │ │ │ + blx 0x376298 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9d0f76b │ │ │ │ + @ instruction: 0xf9b4f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - mrc2 7, 3, pc, cr0, cr15, {3} │ │ │ │ + mrc2 7, 2, pc, cr4, cr15, {3} │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - cdp2 7, 0, cr15, cr6, cr2, {4} │ │ │ │ + stc2l 7, cr15, [sl, #520]! @ 0x208 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fdf5 │ │ │ │ + @ instruction: 0xf8b8fdd9 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172048,38 +172062,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf912f76b │ │ │ │ + @ instruction: 0xf8f6f76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2l 7, cr15, [r4, #508]! @ 0x1fc │ │ │ │ - streq pc, [pc, #965] @ 0xb874d │ │ │ │ + ldc2l 7, cr15, [r8, #508] @ 0x1fc │ │ │ │ + streq pc, [pc, #965] @ 0xb8785 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ @ instruction: 0xf99cf7ea │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - stc2 7, cr15, [r0, #520] @ 0x208 │ │ │ │ + stc2l 7, cr15, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - ldc2l 7, cr15, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ + ldc2l 7, cr15, [r8, #-520] @ 0xfffffdf8 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172097,32 +172111,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf924f76b │ │ │ │ + @ instruction: 0xf908f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - ldc2l 7, cr15, [r4, #508] @ 0x1fc │ │ │ │ + ldc2 7, cr15, [r8, #508]! @ 0x1fc │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - ldc2l 7, cr15, [sl, #-520] @ 0xfffffdf8 │ │ │ │ + ldc2 7, cr15, [lr, #-520]! @ 0xfffffdf8 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fd49 │ │ │ │ + @ instruction: 0xf8b8fd2d │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172134,39 +172148,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf866f76b │ │ │ │ + @ instruction: 0xf84af76b │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - stmiblt r0, {r0, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r2, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vmvn.i32 d31, #14155775 @ 0x00d7ffff │ │ │ │ + vmov.i32 d31, #14417919 @ 0x00dbffff │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -pc, ror #17 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafcd3 │ │ │ │ + @ instruction: 0xf8bafcb7 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafcc7 │ │ │ │ + @ instruction: 0xf8bafcab │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172184,32 +172198,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - stmdblt r0!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf876f76b │ │ │ │ + @ instruction: 0xf85af76b │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fd15 │ │ │ │ + @ instruction: 0x4606fcf9 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fcab │ │ │ │ + @ instruction: 0xf8b8fc8f │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xf85ef76b │ │ │ │ + @ instruction: 0xf842f76b │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - ldc2 7, cr15, [sl], {130} @ 0x82 │ │ │ │ + ldc2l 7, cr15, [lr], #-520 @ 0xfffffdf8 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172221,39 +172235,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffb8f76a │ │ │ │ + @ instruction: 0xff9cf76a │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76a4638 │ │ │ │ - stmiblt r0, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - @ instruction: 0xf3c5fc99 │ │ │ │ + vmvn.i32 , #56831 @ 0x0000ddff │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #16 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc25 │ │ │ │ + @ instruction: 0xf8bafc09 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc19 │ │ │ │ + @ instruction: 0xf8bafbfd │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172271,32 +172285,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76a6827 │ │ │ │ - stmdblt r0!, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xffc8f76a │ │ │ │ + @ instruction: 0xffacf76a │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fc77 │ │ │ │ + @ instruction: 0x4606fc5b │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fbfd │ │ │ │ + @ instruction: 0xf8b8fbe1 │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xffb0f76a │ │ │ │ + @ instruction: 0xff94f76a │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - blx 0xffbf6536 │ │ │ │ + blx 0xff4f656e │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172319,25 +172333,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2fb0 │ │ │ │ + bhi 0xfa2fe8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf896f780 │ │ │ │ + @ instruction: 0xf87af780 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12cf38 │ │ │ │ + bls 0x12cf70 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xff70f7e9 │ │ │ │ @@ -172346,15 +172360,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf81ef1ef │ │ │ │ + @ instruction: 0xf822f1ef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172375,42 +172389,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3090 │ │ │ │ + bhi 0xfa30c8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7804649 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsl #30 │ │ │ │ - b 0x12c14a0 │ │ │ │ + b 0x12c14d8 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988910 │ │ │ │ - b 0x2b94c4 │ │ │ │ - b 0x117a8d8 │ │ │ │ + b 0x988948 │ │ │ │ + b 0x2b94fc │ │ │ │ + b 0x117a910 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3784d0 │ │ │ │ - blls 0x292938 │ │ │ │ + blmi 0x378508 │ │ │ │ + blls 0x292970 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000ffaf │ │ │ │ + svclt 0x0000ffb3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172437,20 +172451,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d0ec │ │ │ │ + bls 0x12d124 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ cdp2 7, 9, cr15, cr0, cr9, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172458,15 +172472,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff3ef1ee │ │ │ │ + @ instruction: 0xff42f1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172492,37 +172506,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - @ instruction: 0xff4cf77f │ │ │ │ + @ instruction: 0xff30f77f │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988ad4 │ │ │ │ + b 0x988b0c │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378310 │ │ │ │ - blls 0x292af8 │ │ │ │ + blmi 0x378348 │ │ │ │ + blls 0x292b30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fecf │ │ │ │ + svclt 0x0000fed3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172542,25 +172556,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa332c │ │ │ │ + bhi 0xfa3364 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mrc2 7, 6, pc, cr8, cr15, {3} │ │ │ │ + mrc2 7, 5, pc, cr12, cr15, {3} │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d2b4 │ │ │ │ + bls 0x12d2ec │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ ldc2 7, cr15, [r2, #932]! @ 0x3a4 │ │ │ │ @@ -172569,15 +172583,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 6, cr15, cr0, cr14, {7} │ │ │ │ + cdp2 1, 6, cr15, cr4, cr14, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172598,42 +172612,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa340c │ │ │ │ + bhi 0xfa3444 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, r3, r4 │ │ │ │ - b 0x12c181c │ │ │ │ + b 0x12c1854 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988c8c │ │ │ │ - b 0x2b9840 │ │ │ │ - b 0x117ac54 │ │ │ │ + b 0x988cc4 │ │ │ │ + b 0x2b9878 │ │ │ │ + b 0x117ac8c │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378154 │ │ │ │ - blls 0x292cb4 │ │ │ │ + blmi 0x37818c │ │ │ │ + blls 0x292cec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fdf1 │ │ │ │ + svclt 0x0000fdf5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172660,20 +172674,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d468 │ │ │ │ + bls 0x12d4a0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [r2], {233} @ 0xe9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172681,15 +172695,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r0, #952] @ 0x3b8 │ │ │ │ + stc2 1, cr15, [r4, #952] @ 0x3b8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172715,37 +172729,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - stc2 7, cr15, [lr, #508] @ 0x1fc │ │ │ │ + ldc2l 7, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988e50 │ │ │ │ + b 0x988e88 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377f94 │ │ │ │ - blls 0x292e74 │ │ │ │ + blmi 0x377fcc │ │ │ │ + blls 0x292eac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fd11 │ │ │ │ + svclt 0x0000fd15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172765,42 +172779,42 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa36a8 │ │ │ │ + bhi 0xfa36e0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - ldc2 7, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + ldc2l 7, cr15, [lr], #508 @ 0x1fc │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d630 │ │ │ │ + bls 0x12d668 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xffdf6e8a │ │ │ │ + blx 0xffdf6ec2 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r2], #952 @ 0x3b8 │ │ │ │ + stc2 1, cr15, [r6], #952 @ 0x3b8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172821,42 +172835,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3788 │ │ │ │ + bhi 0xfa37c0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfd4 │ │ │ │ - b 0x12c1b98 │ │ │ │ + b 0x12c1bd0 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989008 │ │ │ │ - b 0x2b9bbc │ │ │ │ - b 0x117afd0 │ │ │ │ + b 0x989040 │ │ │ │ + b 0x2b9bf4 │ │ │ │ + b 0x117b008 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377dd8 │ │ │ │ - blls 0x293030 │ │ │ │ + blmi 0x377e10 │ │ │ │ + blls 0x293068 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fc33 │ │ │ │ + svclt 0x0000fc37 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172883,36 +172897,36 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d7e4 │ │ │ │ + bls 0x12d81c │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ - blx 0x5f704a │ │ │ │ + blx 0x5f7082 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff175886 │ │ │ │ + blx 0xff2758be │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172938,37 +172952,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - blx 0xff4f6f52 │ │ │ │ + blx 0xfedf6f8a │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9891cc │ │ │ │ + b 0x989204 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377c18 │ │ │ │ - blls 0x2931f0 │ │ │ │ + blmi 0x377c50 │ │ │ │ + blls 0x293228 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fb57 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172988,54 +173002,54 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3a24 │ │ │ │ + bhi 0xfa3a5c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - blx 0x17f702a │ │ │ │ + blx 0x10f7062 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d9ac │ │ │ │ + bls 0x12d9e4 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xe77204 │ │ │ │ + blx 0xe7723c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff9f5a40 │ │ │ │ + blx 0xffaf5a78 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ strmi r2, [sl], r0, lsl #10 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ - blx 0x14f725c │ │ │ │ + blx 0x14f7294 │ │ │ │ strmi r2, [r6], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8db46a8 │ │ │ │ @ instruction: 0xf60b0220 │ │ │ │ @ instruction: 0xf7e977e6 │ │ │ │ stmib sp, {r0, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -173044,42 +173058,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3b04 │ │ │ │ + bhi 0xfa3b3c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, asr #31 │ │ │ │ - b 0x12c1f14 │ │ │ │ + b 0x12c1f4c │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989384 │ │ │ │ - b 0x2b9f38 │ │ │ │ - b 0x117b34c │ │ │ │ + b 0x9893bc │ │ │ │ + b 0x2b9f70 │ │ │ │ + b 0x117b384 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377a5c │ │ │ │ - blls 0x2933ac │ │ │ │ + blmi 0x377a94 │ │ │ │ + blls 0x2933e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fa75 │ │ │ │ + svclt 0x0000fa79 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173106,20 +173120,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12db60 │ │ │ │ + bls 0x12db98 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xf956f7e9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173127,15 +173141,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1f5c00 │ │ │ │ + blx 0x2f5c38 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173161,37 +173175,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - blx 0x5772cc │ │ │ │ + @ instruction: 0xf9f6f77f │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989548 │ │ │ │ + b 0x989580 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x37789c │ │ │ │ - blls 0x29356c │ │ │ │ + blmi 0x3778d4 │ │ │ │ + blls 0x2935a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f995 │ │ │ │ + svclt 0x0000f999 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173211,25 +173225,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3da0 │ │ │ │ + bhi 0xfa3dd8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xf99ef77f │ │ │ │ + @ instruction: 0xf982f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dd28 │ │ │ │ + bls 0x12dd60 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xf878f7e9 │ │ │ │ @@ -173238,15 +173252,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf926f1ee │ │ │ │ + @ instruction: 0xf92af1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173267,42 +173281,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3e80 │ │ │ │ + bhi 0xfa3eb8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfb4 │ │ │ │ - b 0x12c2290 │ │ │ │ + b 0x12c22c8 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989700 │ │ │ │ - b 0x2ba2b4 │ │ │ │ - b 0x117b6c8 │ │ │ │ + b 0x989738 │ │ │ │ + b 0x2ba2ec │ │ │ │ + b 0x117b700 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3776e0 │ │ │ │ - blls 0x293728 │ │ │ │ + blmi 0x377718 │ │ │ │ + blls 0x293760 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f8b7 │ │ │ │ + svclt 0x0000f8bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173329,20 +173343,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dedc │ │ │ │ + bls 0x12df14 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xff98f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173350,15 +173364,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf846f1ee │ │ │ │ + @ instruction: 0xf84af1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173384,37 +173398,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xf854f77f │ │ │ │ + @ instruction: 0xf838f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9898c4 │ │ │ │ + b 0x9898fc │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379520 │ │ │ │ - blls 0x2938e8 │ │ │ │ + blmi 0x379558 │ │ │ │ + blls 0x293920 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000ffd7 │ │ │ │ + svclt 0x0000ffdb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173434,25 +173448,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa411c │ │ │ │ + bhi 0xfa4154 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xffe0f77e │ │ │ │ + @ instruction: 0xffc4f77e │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e0a4 │ │ │ │ + bls 0x12e0dc │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ cdp2 7, 11, cr15, cr10, cr8, {7} │ │ │ │ @@ -173461,15 +173475,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff68f1ed │ │ │ │ + @ instruction: 0xff6cf1ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173490,42 +173504,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa41fc │ │ │ │ + bhi 0xfa4234 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77e4648 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsr #31 │ │ │ │ - b 0x12c260c │ │ │ │ + b 0x12c2644 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989a7c │ │ │ │ - b 0x2ba630 │ │ │ │ - b 0x117ba44 │ │ │ │ + b 0x989ab4 │ │ │ │ + b 0x2ba668 │ │ │ │ + b 0x117ba7c │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379364 │ │ │ │ - blls 0x293aa4 │ │ │ │ + blmi 0x37939c │ │ │ │ + blls 0x293adc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fef9 │ │ │ │ + svclt 0x0000fefd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173552,20 +173566,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77e0004 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e258 │ │ │ │ + bls 0x12e290 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [sl, #928] @ 0x3a0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173573,15 +173587,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 8, cr15, cr8, cr13, {7} │ │ │ │ + cdp2 1, 8, cr15, cr12, cr13, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173607,48 +173621,48 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - mrc2 7, 4, pc, cr6, cr14, {3} │ │ │ │ + mrc2 7, 3, pc, cr10, cr14, {3} │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989c40 │ │ │ │ + b 0x989c78 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x3791a4 │ │ │ │ - blls 0x293c64 │ │ │ │ + blmi 0x3791dc │ │ │ │ + blls 0x293c9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fe19 │ │ │ │ + svclt 0x0000fe1d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173665,39 +173679,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2l 0, cr15, [r0, #96]! @ 0x60 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba075 │ │ │ │ + streq pc, [pc, #965] @ 0xba0ad │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ stc2 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r6, #948]! @ 0x3b4 │ │ │ │ + ldc2 1, cr15, [sl, #948]! @ 0x3b4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0, #-928]! @ 0xfffffc60 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173710,43 +173724,43 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #1872 @ 0x750 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981e2c │ │ │ │ + b 0x981e64 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x37901c │ │ │ │ - blls 0x213dec │ │ │ │ + blmi 0x379054 │ │ │ │ + blls 0x213e24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fd55 │ │ │ │ + svclt 0x0000fd59 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #928 @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173763,39 +173777,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2l 0, cr15, [r8, #-96] @ 0xffffffa0 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba1fd │ │ │ │ + streq pc, [pc, #965] @ 0xba235 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ mcrr2 7, 14, pc, r4, cr8 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r2], #948 @ 0x3b4 │ │ │ │ + ldc2l 1, cr15, [r6], #948 @ 0x3b4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, ip, cr8 @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173808,46 +173822,46 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #14144 @ 0x3740 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981fb4 │ │ │ │ + b 0x981fec │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x378e94 │ │ │ │ - blls 0x213f74 │ │ │ │ + blmi 0x378ecc │ │ │ │ + blls 0x213fac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fc91 │ │ │ │ + svclt 0x0000fc95 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfff77f06 │ │ │ │ - bleq 0x4f6378 │ │ │ │ + blx 0xfff77f3e │ │ │ │ + bleq 0x4f63b0 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173860,42 +173874,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #50176 @ 0xc400 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9bf7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9c2f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xfe177f6a │ │ │ │ + blx 0xfe177fa2 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r0], #-948 @ 0xfffffc4c │ │ │ │ + ldc2 1, cr15, [r4], #-948 @ 0xfffffc4c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe777fc6 │ │ │ │ - bleq 0x4f6438 │ │ │ │ + blx 0xfe777ffe │ │ │ │ + bleq 0x4f6470 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173908,42 +173922,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #154624 @ 0x25c00 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9cb7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9cef │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x97802a │ │ │ │ + blx 0x978062 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff4f6866 │ │ │ │ + blx 0xff5f689e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xf78086 │ │ │ │ - bleq 0x4f64f8 │ │ │ │ + blx 0xf780be │ │ │ │ + bleq 0x4f6530 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173956,42 +173970,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #577536 @ 0x8d000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9d77 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9daf │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xff1780e8 │ │ │ │ + blx 0xff178120 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1cf6926 │ │ │ │ + blx 0x1df695e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmcc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff778144 │ │ │ │ - bleq 0x4f65b8 │ │ │ │ + blx 0xff77817c │ │ │ │ + bleq 0x4f65f0 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -174004,146 +174018,146 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #995328 @ 0xf3000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9e37 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9e6f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x19781a8 │ │ │ │ + blx 0x19781e0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x4f69e6 │ │ │ │ + blx 0x5f6a1e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4baa4 │ │ │ │ + bmi 0xc4badc │ │ │ │ @ instruction: 0xf64a460c │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1e7820c │ │ │ │ + blx 0x1e78244 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a2e0 │ │ │ │ + bge 0x13a318 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #37888 @ 0x9400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982384 │ │ │ │ + b 0x9823bc │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378ac0 │ │ │ │ - blls 0x294348 │ │ │ │ + blmi 0x378af8 │ │ │ │ + blls 0x294380 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000faa7 │ │ │ │ + svclt 0x0000faab │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bb78 │ │ │ │ + bmi 0xc4bbb0 │ │ │ │ @ instruction: 0xf64a460c │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x3f82e0 │ │ │ │ + blx 0x3f8318 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a3b4 │ │ │ │ + bge 0x13a3ec │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #181248 @ 0x2c400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982458 │ │ │ │ + b 0x982490 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x3789ec │ │ │ │ - blls 0x29441c │ │ │ │ + blmi 0x378a24 │ │ │ │ + blls 0x294454 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fa3d │ │ │ │ + svclt 0x0000fa41 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bc44 │ │ │ │ + bmi 0xc0bc7c │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6818 │ │ │ │ + beq 0x4f6850 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9a2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174152,50 +174166,50 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a488 │ │ │ │ + bge 0x13a4c0 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #147456 @ 0x24000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba0ab │ │ │ │ + strne pc, [pc, #-965] @ 0xba0e3 │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf926f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9d4f1ed │ │ │ │ + @ instruction: 0xf9d8f1ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bd14 │ │ │ │ + bmi 0xc0bd4c │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f68e8 │ │ │ │ + beq 0x4f6920 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf93af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174204,47 +174218,47 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a558 │ │ │ │ + bge 0x13a590 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #1687552 @ 0x19c000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba17b │ │ │ │ + strne pc, [pc, #-965] @ 0xba1b3 │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf8bef7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf96cf1ed │ │ │ │ + @ instruction: 0xf970f1ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc0bdec │ │ │ │ + bmi 0xc0be24 │ │ │ │ @ instruction: 0xf64a460c │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @@ -174265,41 +174279,41 @@ │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ mrc2 0, 7, pc, cr10, cr8, {0} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba9d5 │ │ │ │ + streq pc, [pc, #965] @ 0xbaa0d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1db │ │ │ │ svclt 0x00e8f88a │ │ │ │ @ instruction: 0xf856f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf904f1ed │ │ │ │ + @ instruction: 0xf908f1ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0beb4 │ │ │ │ + bmi 0xc0beec │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6a88 │ │ │ │ + beq 0x4f6ac0 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf86af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174321,25 +174335,25 @@ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf8884640 │ │ │ │ @ instruction: 0xf7e7bfd6 │ │ │ │ - blmi 0x37a6ac │ │ │ │ - blls 0x29475c │ │ │ │ + blmi 0x37a6e4 │ │ │ │ + blls 0x294794 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000f89d │ │ │ │ + svclt 0x0000f8a1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b8ff │ │ │ │ @ instruction: 0xf7e82301 │ │ │ │ svclt 0x0000b8fb │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b977 │ │ │ │ @@ -174350,100 +174364,100 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c039d0 │ │ │ │ @ instruction: 0xf7e70933 │ │ │ │ @ instruction: 0xf104fff7 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c144 │ │ │ │ + bhi 0xf8c17c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7768830 │ │ │ │ - rsclt pc, sl, #39, 30 @ 0x9c │ │ │ │ + rsclt pc, sl, #11, 30 @ 0x2c │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x98287c │ │ │ │ + b 0x9828b4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, ip, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x37a5cc │ │ │ │ - blls 0x21483c │ │ │ │ + blmi 0x37a604 │ │ │ │ + blls 0x214874 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed87f0 │ │ │ │ - svclt 0x0000f82d │ │ │ │ + svclt 0x0000f831 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - @ instruction: 0xf2c038b8 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ @ instruction: 0xf7e70833 │ │ │ │ @ instruction: 0xf104ff97 │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrbvc pc, [r4, r9, lsl #12] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x072a3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c204 │ │ │ │ + bhi 0xf8c23c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7766820 │ │ │ │ - rsclt pc, sl, #57, 30 @ 0xe4 │ │ │ │ + rsclt pc, sl, #29, 30 @ 0x74 │ │ │ │ @ instruction: 0xf8586831 │ │ │ │ - b 0xfe0c293c │ │ │ │ + b 0xfe0c2974 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ - blmi 0x37a50c │ │ │ │ - blls 0x2148fc │ │ │ │ + blmi 0x37a544 │ │ │ │ + blls 0x214934 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec87f0 │ │ │ │ - svclt 0x0000ffcd │ │ │ │ + svclt 0x0000ffd1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ stccs 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi fp, [r4, #602] @ 0x25a │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ vmin.u8 d17, d3, d10 │ │ │ │ addsmi r4, r3, #469762048 @ 0x1c000000 │ │ │ │ @@ -174567,81 +174581,81 @@ │ │ │ │ @ instruction: 0xf8ad2004 │ │ │ │ stmdals r1, {r1, r2, ip, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1be704 │ │ │ │ - blcs 0xe74d4 │ │ │ │ - blcs 0x4b1738 │ │ │ │ + blle 0x1be73c │ │ │ │ + blcs 0xe750c │ │ │ │ + blcs 0x4b1770 │ │ │ │ movwcs sp, #3357 @ 0xd1d │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be718 │ │ │ │ + blle 0x1be750 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ andcs sp, r0, r7, lsl sp │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #4 │ │ │ │ ldrb fp, [r1, r0, lsl #5]! │ │ │ │ - blx 0x94b474 │ │ │ │ + blx 0x94b4ac │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x174a98 │ │ │ │ + blx 0x174ad0 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ ldrdmi lr, [r8], lr @ │ │ │ │ strb fp, [r5, r0, lsl #5]! │ │ │ │ sublt r1, r9, #184549376 @ 0xb000000 │ │ │ │ addlt r1, r2, r2, lsl #8 │ │ │ │ @ instruction: 0xf111b200 │ │ │ │ - ble 0x4fe768 │ │ │ │ + ble 0x4fe7a0 │ │ │ │ andlt r1, r0, #192, 14 @ 0x3000000 │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0x6fe774 │ │ │ │ + ble 0x6fe7ac │ │ │ │ andslt r1, fp, #55312384 @ 0x34c0000 │ │ │ │ andeq pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x00bc2900 │ │ │ │ tstmi r8, r9, asr #4 │ │ │ │ stmdbcs pc, {r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} @ │ │ │ │ svclt 0x00d6b25b │ │ │ │ andcs r4, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xf113b200 │ │ │ │ - blle 0xff9fe7a8 │ │ │ │ + blle 0xff9fe7e0 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ - blx 0x114b4e0 │ │ │ │ - blle 0xff937784 │ │ │ │ + blx 0x114b518 │ │ │ │ + blle 0xff9377bc │ │ │ │ svclt 0x00d62b0f │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andslt r2, fp, #0, 6 │ │ │ │ svclt 0x0000e7da │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3847] @ 0xfffff0f9 │ │ │ │ - blx 0x14b17b4 │ │ │ │ + blx 0x14b17ec │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r3, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ tstcs r0, r2, asr sp │ │ │ │ svceq 0x0007f112 │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - bcs 0xc63d4 │ │ │ │ - bcs 0x2b1858 │ │ │ │ + bcs 0xc640c │ │ │ │ + bcs 0x2b1890 │ │ │ │ @ instruction: 0xf04fdd4d │ │ │ │ ldclne 14, cr0, [sl] │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - blcs 0xcb3e8 │ │ │ │ - blcs 0x2b18b0 │ │ │ │ + blcs 0xcb420 │ │ │ │ + blcs 0x2b18e8 │ │ │ │ movwcs sp, #3400 @ 0xd48 │ │ │ │ svceq 0x0007f11c │ │ │ │ strne sp, [r0], -r6, lsl #22 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb25 │ │ │ │ stclle 15, cr0, [r0, #-28] @ 0xffffffe4 │ │ │ │ andcs r2, r0, r0, lsl #4 │ │ │ │ @@ -174657,77 +174671,77 @@ │ │ │ │ andeq pc, r1, #14 │ │ │ │ vmuleq.f64 d30, d14, d2 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ bicmi lr, r9, #54788096 @ 0x3440000 │ │ │ │ @ instruction: 0xfe01fa4e │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ cmneq lr, r1, lsl #22 │ │ │ │ - b 0x1cb4b28 │ │ │ │ - blx 0x10bdc64 │ │ │ │ + b 0x1cb4b60 │ │ │ │ + blx 0x10bdc9c │ │ │ │ @ instruction: 0xf000f00c │ │ │ │ - bl 0x13b440 │ │ │ │ + bl 0x13b478 │ │ │ │ ldrb r0, [r4, r0, ror #4] │ │ │ │ @ instruction: 0x411a43db │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7c1b25b │ │ │ │ vseleq.f32 s30, s2, s28 │ │ │ │ @ instruction: 0xf18efa4f │ │ │ │ - blx 0x474afc │ │ │ │ - blx 0x14ba468 │ │ │ │ + blx 0x474b34 │ │ │ │ + blx 0x14ba4a0 │ │ │ │ str pc, [lr, lr, lsl #29]! │ │ │ │ subslt r4, r3, #154 @ 0x9a │ │ │ │ - blx 0xf4b3c │ │ │ │ + blx 0xf4b74 │ │ │ │ sublt pc, r2, #12 │ │ │ │ svclt 0x0000e7bb │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1883c80 │ │ │ │ + blx 0x1883cb8 │ │ │ │ stccs 14, cr15, [r2], {131} @ 0x83 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ mvnscc pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ mcrne 6, 2, r4, cr5, cr4, {3} │ │ │ │ and r1, sl, pc, lsl r9 │ │ │ │ stmdbcs r7, {r1, r2, r3, r7, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14aac0c │ │ │ │ + blx 0x14aac44 │ │ │ │ adcsmi pc, fp, #34304 @ 0x8600 │ │ │ │ svcgt 0x0001f805 │ │ │ │ @ instruction: 0xf912d016 │ │ │ │ movwcc r1, #7937 @ 0x1f01 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0xffdc23fc │ │ │ │ + blle 0xffdc2434 │ │ │ │ mulvs r0, r3, r9 │ │ │ │ @ instruction: 0x0c01ea6f │ │ │ │ - ble 0xffa850d0 │ │ │ │ + ble 0xffa85108 │ │ │ │ @ instruction: 0xf60cfa46 │ │ │ │ @ instruction: 0xf00642bb │ │ │ │ - bl 0x3bdce0 │ │ │ │ + bl 0x3bdd18 │ │ │ │ @ instruction: 0xf8050c66 │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1056]! @ 0xfffffbe0 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c48f0 │ │ │ │ + bne 0x9c4928 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2307] @ 0x903 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1131409 │ │ │ │ - blle 0x1be950 │ │ │ │ - blcs 0xe7520 │ │ │ │ - blcs 0x4b1990 │ │ │ │ + blle 0x1be988 │ │ │ │ + blcs 0xe7558 │ │ │ │ + blcs 0x4b19c8 │ │ │ │ andcs sp, r0, #2240 @ 0x8c0 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be964 │ │ │ │ + blle 0x1be99c │ │ │ │ stmdbcs r0, {sl, ip} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3356 @ 0xd1c │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -174740,15 +174754,15 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ rsbeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0x409ae7dc │ │ │ │ bfi fp, r2, #4, #22 │ │ │ │ andlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884580 │ │ │ │ + blx 0x18845b8 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r2], #-416 @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @@ -174760,15 +174774,15 @@ │ │ │ │ svccs 0x0002f824 │ │ │ │ @ instruction: 0xf91cd015 │ │ │ │ strmi r3, [sp], -r2, lsl #30 │ │ │ │ mrscc r2, R10_usr │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9b5dbf3 │ │ │ │ bicsmi r5, sl, #0 │ │ │ │ - ble 0xffac59cc │ │ │ │ + ble 0xffac5a04 │ │ │ │ adcsmi r4, r9, #1073741829 @ 0x40000005 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ svccs 0x0002f824 │ │ │ │ ldrtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -174776,42 +174790,42 @@ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ mvnsle r4, #482344960 @ 0x1cc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884210 │ │ │ │ + blx 0x1884248 │ │ │ │ stccs 14, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4], #-416 @ 0xfffffe60 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r6, r9, sl, lr}^ @ │ │ │ │ - blcs 0x8b2e54 │ │ │ │ + blcs 0x8b2e8c │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x26ad98 │ │ │ │ + blx 0x26add0 │ │ │ │ adcsmi pc, r9, #805306368 @ 0x30000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ @ instruction: 0xf91cd014 │ │ │ │ strmi r3, [lr], -r4, lsl #30 │ │ │ │ mrscc r2, R12_usr │ │ │ │ svceq 0x001ff113 │ │ │ │ ldmdavs r6!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blcs 0xcbdc0 │ │ │ │ + blcs 0xcbdf8 │ │ │ │ tstmi r6, r9, ror #21 │ │ │ │ @ instruction: 0xf00642b9 │ │ │ │ - bl 0x13b668 │ │ │ │ + bl 0x13b6a0 │ │ │ │ @ instruction: 0xf8440266 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1064]! @ 0xfffffbd8 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0xb44a78 │ │ │ │ + bne 0xb44ab0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -174819,84 +174833,84 @@ │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r8, #-418] @ 0xfffffe5e │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x10c794 │ │ │ │ + bl 0x10c7cc │ │ │ │ ands r0, fp, r7, lsl #20 │ │ │ │ - bleq 0x8f7548 │ │ │ │ - bcs 0x10c3ac4 │ │ │ │ - blx 0x30c738 │ │ │ │ + bleq 0x8f7580 │ │ │ │ + bcs 0x10c3afc │ │ │ │ + blx 0x30c770 │ │ │ │ @ instruction: 0xf17efb0b │ │ │ │ - ble 0x37e6d0 │ │ │ │ + ble 0x37e708 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ vst1.8 {d15-d16}, [r2], r8 │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ vpmax.u8 d15, d2, d9 │ │ │ │ vseleq.f32 s30, s28, s19 │ │ │ │ streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ svccc 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4551 │ │ │ │ eorsle r4, r6, r4 │ │ │ │ svccs 0x0008f915 │ │ │ │ strmi r2, [r8], r0, lsl #6 │ │ │ │ @ instruction: 0xf112461c │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - b 0x147b328 │ │ │ │ + b 0x147b360 │ │ │ │ @ instruction: 0xf15e7ee2 │ │ │ │ - blle 0xffb7d310 │ │ │ │ + blle 0xffb7d348 │ │ │ │ @ instruction: 0xf8d843d3 │ │ │ │ @ instruction: 0xf1c39000 │ │ │ │ @ instruction: 0xf8d80420 │ │ │ │ @ instruction: 0xf1be8004 │ │ │ │ - ble 0xff37eb24 │ │ │ │ + ble 0xff37eb5c │ │ │ │ vpmax.s8 , , q4 │ │ │ │ vseleq.f32 s30, s6, s19 │ │ │ │ - blx 0x2c9bb0 │ │ │ │ - b 0x1477f44 │ │ │ │ + blx 0x2c9be8 │ │ │ │ + b 0x1477f7c │ │ │ │ svclt 0x005c0e04 │ │ │ │ vpmax.u8 , , q4 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ cmpeq lr, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84c191b │ │ │ │ - b 0x148ab74 │ │ │ │ + b 0x148abac │ │ │ │ @ instruction: 0xf1440462 │ │ │ │ ldrbmi r0, [r1, #-1024] @ 0xfffffc00 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], #-456 @ 0xfffffe38 │ │ │ │ andle r4, r7, #1879048203 @ 0x7000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23ec0c │ │ │ │ - blle 0x285394 │ │ │ │ + blle 0x23ec44 │ │ │ │ + blle 0x2853cc │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ smlabtmi r8, r9, r3, r4 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ rsbeq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x003ff112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf1c3c │ │ │ │ - blle 0x9283cc │ │ │ │ + blcs 0xf1c74 │ │ │ │ + blle 0x928404 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da34 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -174908,150 +174922,150 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1c243d2 │ │ │ │ @ instruction: 0xf1b20320 │ │ │ │ - blx 0xbbe89c │ │ │ │ - blx 0x137028 │ │ │ │ - b 0x10f7c30 │ │ │ │ + blx 0xbbe8d4 │ │ │ │ + blx 0x137060 │ │ │ │ + b 0x10f7c68 │ │ │ │ svclt 0x005c0003 │ │ │ │ @ instruction: 0xfe0efa41 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stmdaeq r2, {r0, r4, r8, lr}^ │ │ │ │ andeq pc, r1, r0 │ │ │ │ sbcvc lr, r1, #270336 @ 0x42000 │ │ │ │ ldmdane r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f91c6 │ │ │ │ + blx 0x1f91fe │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ movwvs pc, #29633 @ 0x73c1 @ │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0x18b1c90 │ │ │ │ + blx 0x18b1cc8 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x46afe4 │ │ │ │ - blx 0x18ba87c │ │ │ │ + blx 0x46b01c │ │ │ │ + blx 0x18ba8b4 │ │ │ │ stcle 14, cr15, [r1, #-568] @ 0xfffffdc8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ svceq 0x0008f111 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ stmdbcs r0, {r0, r1, r2, sl, fp, sp} │ │ │ │ stmdbcs r7, {r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x3eb008 │ │ │ │ - blx 0x18ba0a0 │ │ │ │ + blx 0x3eb040 │ │ │ │ + blx 0x18ba0d8 │ │ │ │ stcle 1, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, r2, #0, 2 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ - bcs 0xce0cc │ │ │ │ - bcs 0x2b1db0 │ │ │ │ - blx 0x3eb028 │ │ │ │ - blx 0x18ba0c4 │ │ │ │ + bcs 0xce104 │ │ │ │ + bcs 0x2b1de8 │ │ │ │ + blx 0x3eb060 │ │ │ │ + blx 0x18ba0fc │ │ │ │ stcle 2, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, fp, #0, 4 │ │ │ │ svceq 0x0008f113 │ │ │ │ vmlaeq.f64 d13, d0, d7 │ │ │ │ - blle 0xac5cd0 │ │ │ │ + blle 0xac5d08 │ │ │ │ svclt 0x00dc2b07 │ │ │ │ sbclt r4, r3, #152 @ 0x98 │ │ │ │ movwcs sp, #3328 @ 0xd00 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d1, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f9272 │ │ │ │ - blx 0xbcc024 │ │ │ │ + blx 0x1f92aa │ │ │ │ + blx 0xbcc05c │ │ │ │ @ instruction: 0xf00cfc01 │ │ │ │ - bl 0xfb50c │ │ │ │ + bl 0xfb544 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ bicmi lr, r9, #52690944 @ 0x3240000 │ │ │ │ vseleq.f32 s30, s2, s29 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ vnmlseq.f64 d30, d14, d1 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ bicsmi lr, fp, #45613056 @ 0x2b80000 │ │ │ │ @ instruction: 0xf00040d8 │ │ │ │ - bl 0x17bd30 │ │ │ │ + bl 0x17bd68 │ │ │ │ sbcslt r0, fp, #80, 6 @ 0x40000001 │ │ │ │ bicsmi lr, r2, #212, 14 @ 0x3500000 │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ andeq pc, r1, #12 │ │ │ │ subseq lr, ip, #2048 @ 0x800 │ │ │ │ sbfx fp, r2, #5, #31 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1013501 │ │ │ │ - b 0x1488158 │ │ │ │ + b 0x1488190 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ ldmdbne pc, {r1, r2, r6, r9, sl, fp, ip}^ @ │ │ │ │ - blx 0x3f319c │ │ │ │ - bcs 0x2ba17c │ │ │ │ + blx 0x3f31d4 │ │ │ │ + bcs 0x2ba1b4 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x18ab0dc │ │ │ │ + blx 0x18ab114 │ │ │ │ adcsmi pc, fp, #140, 2 @ 0x23 │ │ │ │ svcne 0x0001f806 │ │ │ │ @ instruction: 0xf91ed017 │ │ │ │ movwcc r2, #7937 @ 0x1f01 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ @ instruction: 0xf893dbf3 │ │ │ │ bicsmi ip, r1, #0 │ │ │ │ - ble 0xffa459a0 │ │ │ │ + ble 0xffa459d8 │ │ │ │ stc2 10, cr15, [r1], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42bb │ │ │ │ - bl 0xfb5b0 │ │ │ │ + bl 0xfb5e8 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ svcne 0x0001f806 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ mvnsle r4, #805306378 @ 0x3000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1bee28 │ │ │ │ - blcs 0xe7bf4 │ │ │ │ - blcs 0x4b1e68 │ │ │ │ + blle 0x1bee60 │ │ │ │ + blcs 0xe7c2c │ │ │ │ + blcs 0x4b1ea0 │ │ │ │ andcs sp, r0, #2368 @ 0x940 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1bee3c │ │ │ │ + blle 0x1bee74 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3358 @ 0xd1e │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cmpeq r0, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7edb29b │ │ │ │ - blx 0x94c19c │ │ │ │ + blx 0x94c1d4 │ │ │ │ @ instruction: 0xf003f303 │ │ │ │ - bl 0x13ba3c │ │ │ │ + bl 0x13ba74 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x409ae7da │ │ │ │ bfi fp, r2, #5, #19 │ │ │ │ addlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @@ -175059,31 +175073,31 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr2, {5} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2], -r0, lsr #3 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r5, r9, sl, lr}^ @ │ │ │ │ - blx 0x3f32a4 │ │ │ │ - blcs 0x4ba288 │ │ │ │ + blx 0x3f32dc │ │ │ │ + blcs 0x4ba2c0 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x8ab1e4 │ │ │ │ + blx 0x8ab21c │ │ │ │ adcsmi pc, r9, #140, 4 @ 0xc0000008 │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi r3, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd43aa0 │ │ │ │ + blle 0xffd43ad8 │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xff9c5eac │ │ │ │ + ble 0xff9c5ee4 │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42b9 │ │ │ │ - bl 0x13babc │ │ │ │ + bl 0x13baf4 │ │ │ │ addslt r0, r2, #92, 4 @ 0xc0000005 │ │ │ │ svccs 0x0002f826 │ │ │ │ strtmi sp, [r8], #-485 @ 0xfffffe1b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ @@ -175094,15 +175108,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23601 │ │ │ │ - b 0x147e314 │ │ │ │ + b 0x147e34c │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140404 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ and r1, r9, pc, lsl #19 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80200 │ │ │ │ vpmax.s8 d15, d3, d5 │ │ │ │ @@ -175110,110 +175124,110 @@ │ │ │ │ andsle r2, r7, r4, lsl #30 │ │ │ │ svccc 0x0004f91c │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x0020f113 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r5, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xffa85f44 │ │ │ │ + ble 0xffa85f7c │ │ │ │ @ instruction: 0xf508fa25 │ │ │ │ @ instruction: 0xf00542b9 │ │ │ │ - bl 0x13bb54 │ │ │ │ + bl 0x13bb8c │ │ │ │ @ instruction: 0xf8440255 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd44764 │ │ │ │ + bne 0xd4479c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14a75a4 │ │ │ │ + b 0x14a75dc │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140408 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf1a04607 │ │ │ │ - bl 0xfe3cc │ │ │ │ + bl 0xfe404 │ │ │ │ strtmi r0, [r6], r6, lsl #22 │ │ │ │ strls r4, [r1], -sl, lsr #13 │ │ │ │ stmdavs ip!, {r0, r2, r5, sp, lr, pc} │ │ │ │ stmdavs sp!, {r0, r1, r4, r6, r7, r8, r9, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r0!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x9c53c8 │ │ │ │ - blle 0x11b8bd8 │ │ │ │ + blx 0x9c5400 │ │ │ │ + blle 0x11b8c10 │ │ │ │ stmdaeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bcs 0x10c4bd4 │ │ │ │ - blx 0x1ccca4 │ │ │ │ + bcs 0x10c4c0c │ │ │ │ + blx 0x1cccdc │ │ │ │ @ instruction: 0xf170f808 │ │ │ │ - ble 0x33b3e0 │ │ │ │ + ble 0x33b418 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ @ instruction: 0xf602fa04 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf84c4313 │ │ │ │ ldrbmi r6, [r9, #-3848] @ 0xfffff0f8 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [sp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x147f110 │ │ │ │ + b 0x147f148 │ │ │ │ @ instruction: 0xf17070e2 │ │ │ │ - ble 0xff448414 │ │ │ │ + ble 0xff44844c │ │ │ │ @ instruction: 0xf84c2600 │ │ │ │ ldrtmi r6, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4559 │ │ │ │ mvnle r3, r4 │ │ │ │ ldrbmi r9, [r5], -r1, lsl #28 │ │ │ │ ldrmi r4, [r2, #1079]! @ 0x437 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe43838 │ │ │ │ + blne 0xffe43870 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, sp, #3063808 @ 0x2ec000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf909fa05 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ andeq pc, r1, #6 │ │ │ │ - b 0x10bd630 │ │ │ │ + b 0x10bd668 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1431886 │ │ │ │ ldr r0, [ip, r0, lsl #6]! │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23f104 │ │ │ │ - blle 0x285888 │ │ │ │ + blle 0x23f13c │ │ │ │ + blle 0x2858c0 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ subseq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x0040f112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf21ac │ │ │ │ - blle 0x7688c0 │ │ │ │ + blcs 0xf21e4 │ │ │ │ + blle 0x7688f8 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da2c │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -175226,134 +175240,134 @@ │ │ │ │ bicsmi pc, r2, #4, 22 @ 0x1000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf002fa2c │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ - blx 0x90c174 │ │ │ │ + blx 0x90c1ac │ │ │ │ @ instruction: 0xf000f202 │ │ │ │ stmdaeq r0, {r0, r8, r9}^ │ │ │ │ - b 0x10bd664 │ │ │ │ + b 0x10bd69c │ │ │ │ stmiane r0, {r1, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f96aa │ │ │ │ + blx 0x1f96e2 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vqrdmulh.s , q9, d1[5] │ │ │ │ vmull.u8 q9, d2, d7 │ │ │ │ svclt 0x00b84307 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andvs pc, r7, #134217731 @ 0x8000003 │ │ │ │ sbclt sp, sp, #11264 @ 0x2c00 │ │ │ │ - blle 0x1606564 │ │ │ │ + blle 0x160659c │ │ │ │ stclle 12, cr2, [r2, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12546ae │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x148f0f8 │ │ │ │ + blx 0x148f130 │ │ │ │ @ instruction: 0xf11cfc8c │ │ │ │ svclt 0x00b80f07 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c1db0e │ │ │ │ @ instruction: 0xf1bc2407 │ │ │ │ - blle 0xebf190 │ │ │ │ + blle 0xebf1c8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ ssatmi sp, #5, r4, asr #26 │ │ │ │ @ instruction: 0xf04fb124 │ │ │ │ strcs r0, [r1], #-3327 @ 0xfffff301 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldclne 2, cr11, [sp, #364] @ 0x16c │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xcc5d0 │ │ │ │ - blcs 0x2b2290 │ │ │ │ + blcs 0xcc608 │ │ │ │ + blcs 0x2b22c8 │ │ │ │ strtmi sp, [r3], -fp, asr #26 │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svclt 0x00b81dd4 │ │ │ │ - blle 0x3039d0 │ │ │ │ - bcs 0xbedf8 │ │ │ │ - bcs 0x2b2260 │ │ │ │ + blle 0x303a08 │ │ │ │ + bcs 0xbee30 │ │ │ │ + bcs 0x2b2298 │ │ │ │ tstlt r9, r2, asr #26 │ │ │ │ andcs r2, r1, #-1073741761 @ 0xc000003f │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - blx 0x9be608 │ │ │ │ - blx 0x18ba63c │ │ │ │ + blx 0x9be640 │ │ │ │ + blx 0x18ba674 │ │ │ │ strb pc, [r9, ip, lsl #25] @ │ │ │ │ - blx 0xa0bfa4 │ │ │ │ - blx 0x18bae28 │ │ │ │ + blx 0xa0bfdc │ │ │ │ + blx 0x18bae60 │ │ │ │ str pc, [ip, lr, lsl #29]! │ │ │ │ sbcsmi r4, r1, r2, asr r2 │ │ │ │ ldrb fp, [pc, r9, asr #5] │ │ │ │ - blx 0x9cbf94 │ │ │ │ + blx 0x9cbfcc │ │ │ │ sbcslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x23555c │ │ │ │ + blx 0x235594 │ │ │ │ @ instruction: 0xf1befe04 │ │ │ │ svclt 0x00980fff │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ @ instruction: 0xe79ad896 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x18ab4ac │ │ │ │ + blx 0x18ab4e4 │ │ │ │ stmiale r4!, {r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f54f4 │ │ │ │ - blcs 0xb8264 │ │ │ │ + blx 0x1f552c │ │ │ │ + blcs 0xb829c │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ ldr sp, [r2, pc, lsr #17]! │ │ │ │ ldmibcs pc!, {r0, r4, r7, lr}^ @ │ │ │ │ sbclt fp, r9, #152, 30 @ 0x260 │ │ │ │ @ instruction: 0xe7bbd8b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488694 │ │ │ │ + b 0x14886cc │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x172774 │ │ │ │ - bcs 0xb7ed8 │ │ │ │ + blx 0x1727ac │ │ │ │ + bcs 0xb7f10 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r4, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xffd83ecc │ │ │ │ + blle 0xffd83f04 │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff97f2d4 │ │ │ │ + ble 0xff97f30c │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c118 │ │ │ │ + blx 0x94c150 │ │ │ │ sbcslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-490 @ 0xfffffe16 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x336d6c │ │ │ │ + blvc 0x336da4 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175363,45 +175377,45 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ @ instruction: 0xf1010e01 │ │ │ │ - b 0x1487f38 │ │ │ │ + b 0x1487f70 │ │ │ │ sha256h.32 q8, , q6 │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {7} │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r1, r0, lsl #8 │ │ │ │ - ble 0x682ed4 │ │ │ │ + ble 0x682f0c │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnsle r4, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #1136]! @ 0x470 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec5a3d8 │ │ │ │ + bl 0xfec5a410 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f780c │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ subsmi r0, pc, #16711680 @ 0xff0000 │ │ │ │ - blcs 0x2b37c8 │ │ │ │ + blcs 0x2b3800 │ │ │ │ addsmi sp, ip, r2, lsl ip │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, sp} │ │ │ │ cdpls 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf805428e │ │ │ │ sbcsle r8, r9, r1, lsl #30 │ │ │ │ svcmi 0x0001f811 │ │ │ │ - ble 0xffcc63b4 │ │ │ │ + ble 0xffcc63ec │ │ │ │ addmi r4, lr, #252 @ 0xfc │ │ │ │ svcmi 0x0001f805 │ │ │ │ @ instruction: 0xe7cfd1f6 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnle r4, r1, lsl #30 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ @@ -175417,33 +175431,33 @@ │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0x343c18 │ │ │ │ - bcs 0xbe840 │ │ │ │ - bcs 0x4b2474 │ │ │ │ + blle 0x343c50 │ │ │ │ + bcs 0xbe878 │ │ │ │ + bcs 0x4b24ac │ │ │ │ @ instruction: 0xb121dd25 │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ addlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7ed │ │ │ │ - blx 0x97e858 │ │ │ │ + blx 0x97e890 │ │ │ │ addslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blx 0x1b57b8 │ │ │ │ + blx 0x1b57f0 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, lr, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ @ instruction: 0xe7d8d2d4 │ │ │ │ @@ -175467,24 +175481,24 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed015 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xffd440e0 │ │ │ │ + blle 0xffd44118 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8bf4e8 │ │ │ │ + ble 0xff8bf520 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c32c │ │ │ │ + blx 0x94c364 │ │ │ │ addslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x376f80 │ │ │ │ + blvc 0x376fb8 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175495,46 +175509,46 @@ │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ svceq 0x0002f1bc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf3430c01 │ │ │ │ - b 0x1484770 │ │ │ │ + b 0x14847a8 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140502 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - bl 0x10d534 │ │ │ │ + bl 0x10d56c │ │ │ │ strcs r0, [r0, -ip, lsl #12] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f0f │ │ │ │ - ble 0x67bd7c │ │ │ │ + ble 0x67bdb4 │ │ │ │ @ instruction: 0xf82542b1 │ │ │ │ mvnsle r7, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebda5f0 │ │ │ │ + bl 0xfebda628 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f8824 │ │ │ │ subsmi r0, pc, #16384 @ 0x4000 │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blcs 0x4b39e8 │ │ │ │ + blcs 0x4b3a20 │ │ │ │ addsmi sp, ip, r3, lsl ip │ │ │ │ svccc 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c2d311 │ │ │ │ addmi r9, lr, #224, 28 @ 0xe00 │ │ │ │ svchi 0x0002f825 │ │ │ │ @ instruction: 0xf831d0d8 │ │ │ │ - blcs 0xce5d8 │ │ │ │ + blcs 0xce610 │ │ │ │ rscsmi sp, ip, pc, ror #21 │ │ │ │ @ instruction: 0xf825428e │ │ │ │ mvnsle r4, r2, lsl #30 │ │ │ │ stccs 7, cr14, [r0], {206} @ 0xce │ │ │ │ addmi sp, lr, #1073741883 @ 0x4000003b │ │ │ │ svcmi 0x0002f825 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ @@ -175543,39 +175557,39 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09d07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rsclt r0, lr, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488e1c │ │ │ │ + b 0x1488e54 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ and r1, sp, pc, asr #18 │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r1, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbba34 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbba6c @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x001ff112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ - bcs 0xf2a1c │ │ │ │ + bcs 0xf2a54 │ │ │ │ svclt 0x00bc6824 │ │ │ │ sbcsmi r4, r4, r2, asr r2 │ │ │ │ - bcs 0x8b2a10 │ │ │ │ + bcs 0x8b2a48 │ │ │ │ stccs 13, cr13, [r0], {224} @ 0xe0 │ │ │ │ addmi sp, pc, #228, 2 @ 0x39 │ │ │ │ svcmi 0x0004f84e │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #1342177291 @ 0x5000000b │ │ │ │ - blvc 0x3370f4 │ │ │ │ + blvc 0x33712c │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175584,47 +175598,47 @@ │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ vmax.u8 d19, d3, d1 │ │ │ │ - b 0x14848dc │ │ │ │ + b 0x1484914 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ strcs r1, [r0, -sp, lsl #19] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f1f │ │ │ │ - ble 0x63beec │ │ │ │ + ble 0x63bf24 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnsle r7, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd5a768 │ │ │ │ - blvc 0x176d74 │ │ │ │ + bne 0xd5a7a0 │ │ │ │ + blvc 0x176dac │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r4!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - beq 0x137c4c │ │ │ │ + beq 0x137c84 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x8b3b58 │ │ │ │ - blx 0x1f2b78 │ │ │ │ - blx 0xab9730 │ │ │ │ + blcs 0x8b3b90 │ │ │ │ + blx 0x1f2bb0 │ │ │ │ + blx 0xab9768 │ │ │ │ strmi pc, [r3, #2819]! @ 0xb03 │ │ │ │ @ instruction: 0xf8c2d017 │ │ │ │ addmi sl, sp, #224, 28 @ 0xe00 │ │ │ │ svcls 0x0004f84c │ │ │ │ @ instruction: 0xf851d0d6 │ │ │ │ - blcs 0xce74c │ │ │ │ - blx 0x9f26f4 │ │ │ │ + blcs 0xce784 │ │ │ │ + blx 0x9f272c │ │ │ │ addmi pc, sp, #8, 8 @ 0x8000000 │ │ │ │ svcmi 0x0004f84c │ │ │ │ @ instruction: 0xe7cbd1f5 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ addmi lr, sp, #196, 14 @ 0x3100000 │ │ │ │ @@ -175635,196 +175649,196 @@ │ │ │ │ @ instruction: 0xf1a24605 │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1489394 │ │ │ │ + b 0x14893cc │ │ │ │ svclt 0x000c04c4 │ │ │ │ rscseq r4, r0, r0, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ ldrmi r0, [ip], -r0, lsl #8 │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ cdpcs 0, 0, cr2, cr0, cr0, {0} │ │ │ │ - blcs 0x10f291c │ │ │ │ + blcs 0x10f2954 │ │ │ │ @ instruction: 0x0600f176 │ │ │ │ @ instruction: 0xf1a3da65 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbdc3c │ │ │ │ + blx 0xbdc74 │ │ │ │ @ instruction: 0xf1c3f603 │ │ │ │ - blx 0x13e444 │ │ │ │ - blx 0x979fec │ │ │ │ - b 0x1279bec │ │ │ │ - b 0x123d3f4 │ │ │ │ - blx 0x13d3f4 │ │ │ │ + blx 0x13e47c │ │ │ │ + blx 0x97a024 │ │ │ │ + b 0x1279c24 │ │ │ │ + b 0x123d42c │ │ │ │ + blx 0x13d42c │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0xb7e05c │ │ │ │ - blx 0x279bec │ │ │ │ - blx 0xa7a40c │ │ │ │ - b 0x12fa00c │ │ │ │ - b 0x12bdc14 │ │ │ │ - blx 0xa3dc14 │ │ │ │ + blx 0xb7e094 │ │ │ │ + blx 0x279c24 │ │ │ │ + blx 0xa7a444 │ │ │ │ + b 0x12fa044 │ │ │ │ + b 0x12bdc4c │ │ │ │ + blx 0xa3dc4c │ │ │ │ addsmi pc, r8, #201326592 @ 0xc000000 │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf04fd045 │ │ │ │ movwcs r3, #4863 @ 0x12ff │ │ │ │ @ instruction: 0xf8c44610 │ │ │ │ @ instruction: 0xf84c3ee0 │ │ │ │ addmi r2, pc, #8, 30 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x147f91c │ │ │ │ + b 0x147f954 │ │ │ │ @ instruction: 0xf17676e3 │ │ │ │ - ble 0xfefc8824 │ │ │ │ + ble 0xfefc885c │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ mvnle r0, r4 │ │ │ │ streq lr, [r0], #-2525 @ 0xfffff623 │ │ │ │ adcmi r4, r0, #83886080 @ 0x5000000 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - blne 0x10c5848 │ │ │ │ + blne 0x10c5880 │ │ │ │ strvs lr, [r2, -r5, ror #17] │ │ │ │ addsmi r1, ip, #2818048 @ 0x2b0000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x3320425e │ │ │ │ - blx 0xcc034 │ │ │ │ + blx 0xcc06c │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ rscsmi r4, r0, sl, lsl r3 │ │ │ │ - b 0x1575b8c │ │ │ │ + b 0x1575bc4 │ │ │ │ @ instruction: 0xd1ba0300 │ │ │ │ @ instruction: 0x465ae7bf │ │ │ │ @ instruction: 0xe7bc4630 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dc │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14a7eb4 │ │ │ │ + b 0x14a7eec │ │ │ │ vshl.u8 q8, q2, │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ strmi r4, [r5], -r6, lsr #13 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r0, #-536870907 @ 0xe0000005 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmib r0, {r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ - blcs 0xc3cd0 │ │ │ │ - blcs 0x10b2a34 │ │ │ │ + blcs 0xc3d08 │ │ │ │ + blcs 0x10b2a6c │ │ │ │ @ instruction: 0xf1a3dc63 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbf560 │ │ │ │ + blx 0xbf598 │ │ │ │ @ instruction: 0xf1c3f703 │ │ │ │ - blx 0x13e568 │ │ │ │ - blx 0x97a110 │ │ │ │ - b 0x12bb528 │ │ │ │ - b 0x127d918 │ │ │ │ - blx 0x13d930 │ │ │ │ + blx 0x13e5a0 │ │ │ │ + blx 0x97a148 │ │ │ │ + b 0x12bb560 │ │ │ │ + b 0x127d950 │ │ │ │ + blx 0x13d968 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0x27e180 │ │ │ │ - blx 0xbba52c │ │ │ │ - blx 0xabb514 │ │ │ │ - b 0x147a130 │ │ │ │ - b 0x143f538 │ │ │ │ - blx 0xa7f538 │ │ │ │ + blx 0x27e1b8 │ │ │ │ + blx 0xbba564 │ │ │ │ + blx 0xabb54c │ │ │ │ + b 0x147a168 │ │ │ │ + b 0x143f570 │ │ │ │ + blx 0xa7f570 │ │ │ │ strbmi pc, [r8, #-2307] @ 0xfffff6fd @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ - bls 0xefe2c │ │ │ │ + bls 0xefe64 │ │ │ │ @ instruction: 0xf8c22001 │ │ │ │ @ instruction: 0xf04f0ee0 │ │ │ │ @ instruction: 0x461032ff │ │ │ │ svccs 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ andle r0, sp, r4 │ │ │ │ @ instruction: 0xf1134608 │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - ble 0xff13c164 │ │ │ │ + ble 0xff13c19c │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnsle r0, r4 │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ ldrbmi r4, [r4, #-1141]! @ 0xfffffb8b │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec44164 │ │ │ │ + bl 0xfec4419c │ │ │ │ stmia r5!, {r0, r2, r9, sl, fp}^ │ │ │ │ - bl 0x1fc174 │ │ │ │ + bl 0x1fc1ac │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ - blx 0xcc154 │ │ │ │ + blx 0xcc18c │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ @ instruction: 0xf707fa20 │ │ │ │ rscsmi r4, r0, sl, lsr r3 │ │ │ │ - b 0x1575cb8 │ │ │ │ + b 0x1575cf0 │ │ │ │ @ instruction: 0xd1bc0700 │ │ │ │ ldrbmi lr, [sl], -r2, asr #15 │ │ │ │ @ instruction: 0xe7bf4638 │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf2a08 │ │ │ │ - bcs 0x8b29e8 │ │ │ │ + bcs 0xf2a40 │ │ │ │ + bcs 0x8b2a20 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x10dbac │ │ │ │ - blx 0x8f7df8 │ │ │ │ + blx 0x10dbe4 │ │ │ │ + blx 0x8f7e30 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbfc224 │ │ │ │ + blle 0xbfc25c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x93eed0 │ │ │ │ + blx 0x93ef08 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x17c6d8 │ │ │ │ - b 0x10fae8c │ │ │ │ - blx 0x97be90 │ │ │ │ - blx 0x9b866c │ │ │ │ + blx 0x17c710 │ │ │ │ + b 0x10faec4 │ │ │ │ + blx 0x97bec8 │ │ │ │ + blx 0x9b86a4 │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -175843,30 +175857,30 @@ │ │ │ │ @ instruction: 0x432c4334 │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ svclt 0x00084563 │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - blx 0x14a9690 │ │ │ │ + blx 0x14a96c8 │ │ │ │ vcge.f32 d31, d17, d2 │ │ │ │ vcgt.u8 d18, d1, d7 │ │ │ │ strne r4, [ip], -r7, lsl #10 │ │ │ │ stccs 3, cr15, [r7], {66} @ 0x42 │ │ │ │ strmi pc, [r7], -r2, asr #6 │ │ │ │ ldrne fp, [r2], -r9, asr #4 │ │ │ │ svceq 0x0007f11e │ │ │ │ bfcne sp, (invalid: 20:9) │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0x17dbda35 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ - ble 0x12436e0 │ │ │ │ + ble 0x1243718 │ │ │ │ subslt r1, fp, #61603840 @ 0x3ac0000 │ │ │ │ - ble 0x15c3650 │ │ │ │ + ble 0x15c3688 │ │ │ │ sublt r1, r9, #58982400 @ 0x3840000 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -175882,15 +175896,15 @@ │ │ │ │ svceq 0x0007f11c │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcdbc9 │ │ │ │ - blle 0xebfb6c │ │ │ │ + blle 0xebfba4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0x469cdd54 │ │ │ │ sbcle r2, r3, r0, lsl #22 │ │ │ │ ldclne 3, cr4, [r7, #876]! @ 0x36c │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ @@ -175898,82 +175912,82 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vmovcs.16 d16[0], sp │ │ │ │ vmlacs.f64 d13, d7, d26 │ │ │ │ @ instruction: 0x462bdd3a │ │ │ │ adcsle r2, r3, r0, lsl #26 │ │ │ │ smlattcs r1, fp, r3, r4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x14836f0 │ │ │ │ + b 0x1483728 │ │ │ │ @ instruction: 0xf1c373d3 │ │ │ │ subslt r0, fp, #128, 6 │ │ │ │ - bcs 0xf2e60 │ │ │ │ + bcs 0xf2e98 │ │ │ │ subsmi fp, r1, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf101fa44 │ │ │ │ - bcs 0x2b2e5c │ │ │ │ + bcs 0x2b2e94 │ │ │ │ @ instruction: 0x4621dd1e │ │ │ │ adcle r2, r1, r0, lsl #24 │ │ │ │ andcs r4, r1, #-2080374781 @ 0x84000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ sublt r0, r9, #128, 2 │ │ │ │ @ instruction: 0xf1cce798 │ │ │ │ - blx 0x117efe4 │ │ │ │ - blx 0x14bb018 │ │ │ │ + blx 0x117f01c │ │ │ │ + blx 0x14bb050 │ │ │ │ str pc, [r9, ip, lsl #25] │ │ │ │ - blx 0x120c9bc │ │ │ │ + blx 0x120c9f4 │ │ │ │ subslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x135e18 │ │ │ │ - blx 0x14b9c34 │ │ │ │ + blx 0x135e50 │ │ │ │ + blx 0x14b9c6c │ │ │ │ ldrbmi pc, [r7, #-3719]! @ 0xfffff179 @ │ │ │ │ ldrb sp, [r7, -r3, lsr #3]! │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ addmi fp, sl, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xe77fd1de │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ addsmi fp, lr, #805306375 @ 0x30000007 │ │ │ │ ldrb sp, [r5, -r2, asr #3]! │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ stc2 10, cr15, [r1], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xd1a74561 │ │ │ │ svclt 0x0000e76a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbc038 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbc070 │ │ │ │ @ instruction: 0xf1029c07 │ │ │ │ mcrne 14, 2, r3, cr5, cr15, {7} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x3cd92c │ │ │ │ + bl 0x3cd964 │ │ │ │ and r0, r5, r4, lsl #14 │ │ │ │ sublt r1, sl, #52690944 @ 0x3240000 │ │ │ │ @ instruction: 0xf8054567 │ │ │ │ eorle r2, r0, r1, lsl #30 │ │ │ │ svccs 0x0001f91e │ │ │ │ svcne 0x0001f91c │ │ │ │ svceq 0x0007f112 │ │ │ │ - bcs 0xf3044 │ │ │ │ + bcs 0xf307c │ │ │ │ subsmi fp, r2, #188, 30 @ 0x2f0 │ │ │ │ vpmax.s8 , q1, │ │ │ │ - bcs 0x2b3040 │ │ │ │ - blx 0x13311c │ │ │ │ - blx 0x14ba498 │ │ │ │ + bcs 0x2b3078 │ │ │ │ + blx 0x133154 │ │ │ │ + blx 0x14ba4d0 │ │ │ │ ldrmi pc, [r1, #649] @ 0x289 │ │ │ │ bicmi sp, r9, #230 @ 0xe6 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ - b 0x148d63c │ │ │ │ + b 0x148d674 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ sublt r0, sl, #128, 2 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-478 @ 0xfffffe22 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x337734 │ │ │ │ + blvc 0x33776c │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175983,50 +175997,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485320 │ │ │ │ + b 0x1485358 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ stmdbcc r1, {r1, r2, r4, r5, r7, r9, sl, lr} │ │ │ │ - bl 0x1038b0 │ │ │ │ + bl 0x1038e8 │ │ │ │ @ instruction: 0xf100050e │ │ │ │ @ instruction: 0xf99c33ff │ │ │ │ svclt 0x00a41000 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0cac4 │ │ │ │ + ble 0xd0cafc │ │ │ │ @ instruction: 0xf91ce001 │ │ │ │ strbne r1, [r9, r1, lsl #30] │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnsle r1, r1, lsl #30 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec45544 │ │ │ │ + bl 0xfec4557c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd554 │ │ │ │ + bl 0xcd58c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [r7], {240} @ 0xf0 │ │ │ │ - blx 0x1331d0 │ │ │ │ - blx 0x14ba57c │ │ │ │ + blx 0x133208 │ │ │ │ + blx 0x14ba5b4 │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d710 │ │ │ │ + b 0x148d748 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8030180 │ │ │ │ sbcsle r1, r7, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ - ble 0xffac7190 │ │ │ │ + ble 0xffac71c8 │ │ │ │ strbmi r4, [r5, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0001f803 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ strbmi lr, [r5, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176035,89 +176049,89 @@ │ │ │ │ ldrne fp, [r3], #-1040 @ 0xfffffbf0 │ │ │ │ strne fp, [ip], #-594 @ 0xfffffdae │ │ │ │ andlt fp, r9, #131 @ 0x83 │ │ │ │ svceq 0x000ff112 │ │ │ │ bfine sp, r6, (invalid: 20:9) │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0xabfe10 │ │ │ │ + ble 0xabfe48 │ │ │ │ andslt r1, fp, #59506688 @ 0x38c0000 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fa35c │ │ │ │ + blmi 0x1fa394 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x110cb44 │ │ │ │ - blle 0xffa3b208 │ │ │ │ + blx 0x110cb7c │ │ │ │ + blle 0xffa3b240 │ │ │ │ vstmdble r4!, {s4-s18} │ │ │ │ stmdbcs r0, {r2, r3, r7, r9, sl, lr} │ │ │ │ bicmi sp, r9, #224 @ 0xe0 │ │ │ │ andcs fp, r1, #-1342177275 @ 0xb0000005 │ │ │ │ svceq 0x000ff113 │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ smlabtmi r0, r1, r5, pc @ │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - blcs 0xf3180 │ │ │ │ + blcs 0xf31b8 │ │ │ │ subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ vpmax.u8 , , q2 │ │ │ │ - blcs 0x4b317c │ │ │ │ + blcs 0x4b31b4 │ │ │ │ @ instruction: 0x4623dd12 │ │ │ │ sbcle r2, sp, r0, lsl #24 │ │ │ │ andcs r4, r1, #-1946157053 @ 0x8c000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ andslt r4, fp, #0, 6 │ │ │ │ - blx 0x136160 │ │ │ │ - blx 0x4b8a5c │ │ │ │ + blx 0x136198 │ │ │ │ + blx 0x4b8a94 │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ sbfx sp, r7, #3, #24 │ │ │ │ vpmax.s8 d15, d3, d4 │ │ │ │ addsmi fp, sl, #805306369 @ 0x30000001 │ │ │ │ ldr sp, [r7, sl, ror #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14abee0 │ │ │ │ + b 0x14abf18 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ strbne lr, [r4, r5]! │ │ │ │ addmi fp, pc, #536870914 @ 0x20000002 │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91cd020 │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf1124b02 │ │ │ │ - blle 0xffd3fef0 │ │ │ │ + blle 0xffd3ff28 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x11ccc04 │ │ │ │ - blle 0xffc78ac8 │ │ │ │ + blx 0x11ccc3c │ │ │ │ + blle 0xffc78b00 │ │ │ │ @ instruction: 0xdc262a0f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ smlalle r4, r6, r1, r5 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ addmi r8, pc, #224, 28 @ 0xe00 │ │ │ │ ldrbvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strmi pc, [r0], #-1476 @ 0xfffffa3c │ │ │ │ @ instruction: 0xf825b222 │ │ │ │ bicsle r2, lr, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec456f4 │ │ │ │ + bl 0xfec4572c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd704 │ │ │ │ + bl 0xcd73c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462283f0 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ @@ -176125,50 +176139,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485558 │ │ │ │ + b 0x1485590 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11446ae │ │ │ │ - bl 0xfff88 │ │ │ │ + bl 0xfffc0 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf93c0302 │ │ │ │ svclt 0x00a41b02 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0ccfc │ │ │ │ + ble 0xd0cd34 │ │ │ │ @ instruction: 0xf93ce001 │ │ │ │ strbne r1, [r9, r2, lsl #22] │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnsle r1, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec45f7c │ │ │ │ + bl 0xfec45fb4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xd5f8c │ │ │ │ + bl 0xd5fc4 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [pc], {240} @ 0xf0 │ │ │ │ - blx 0x133408 │ │ │ │ - blx 0x4ba7b4 │ │ │ │ + blx 0x133440 │ │ │ │ + blx 0x4ba7ec │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d94c │ │ │ │ + b 0x148d984 │ │ │ │ @ instruction: 0xf5c171d1 │ │ │ │ @ instruction: 0xf8234100 │ │ │ │ sbcsle r1, r7, r2, lsl #30 │ │ │ │ - blne 0x17a8b4 │ │ │ │ - ble 0xffac73c8 │ │ │ │ + blne 0x17a8ec │ │ │ │ + ble 0xffac7400 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0002f823 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ strbmi lr, [r6, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176181,38 +176195,38 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r4, r5, r9, sl, lr} @ │ │ │ │ - blx 0x174458 │ │ │ │ - blx 0x133a850 │ │ │ │ + blx 0x174490 │ │ │ │ + blx 0x133a888 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ bicsmi sp, r2, #54 @ 0x36 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ addmi r4, pc, #0, 4 │ │ │ │ svccs 0x0004f845 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ @ instruction: 0xf851cf04 │ │ │ │ @ instruction: 0xf11c2b04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0xffd42394 │ │ │ │ + blle 0xffd423cc │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1ccbfbc │ │ │ │ - blx 0x113f458 │ │ │ │ - blle 0xffb78c8c │ │ │ │ + blx 0x113f490 │ │ │ │ + blle 0xffb78cc4 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - bcs 0xf3bd0 │ │ │ │ + bcs 0xf3c08 │ │ │ │ addmi sp, pc, #-1073741769 @ 0xc0000037 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x337af4 │ │ │ │ + blvc 0x337b2c │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176222,50 +176236,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x14852e0 │ │ │ │ + b 0x1485318 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11346ae │ │ │ │ - bl 0x100150 │ │ │ │ + bl 0x100188 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf85c0404 │ │ │ │ svclt 0x00a41b04 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0x60ce64 │ │ │ │ - blcs 0x8b45b4 │ │ │ │ - blx 0x1335c8 │ │ │ │ - blx 0x133a900 │ │ │ │ + ble 0x60ce9c │ │ │ │ + blcs 0x8b45ec │ │ │ │ + blx 0x133600 │ │ │ │ + blx 0x133a938 │ │ │ │ strmi pc, [sl, #2563] @ 0xa03 │ │ │ │ bicmi sp, r9, #55 @ 0x37 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148da9c │ │ │ │ + b 0x148dad4 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8444100 │ │ │ │ andle r1, r8, r4, lsl #30 │ │ │ │ - blne 0x1fa684 │ │ │ │ - ble 0xffac7118 │ │ │ │ + blne 0x1fa6bc │ │ │ │ + ble 0xffac7150 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blne 0x1fa6c0 │ │ │ │ + blne 0x1fa6f8 │ │ │ │ strbmi r1, [r6, #-1993]! @ 0xfffff837 │ │ │ │ svcne 0x0004f844 │ │ │ │ @ instruction: 0xe7e2d1f8 │ │ │ │ bicle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf8444566 │ │ │ │ bicsle r1, r3, r4, lsl #30 │ │ │ │ strbmi lr, [r6, #-2011]! @ 0xfffff825 │ │ │ │ @@ -176275,36 +176289,36 @@ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr2, {5} │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ rsclt r9, lr, #67108864 @ 0x4000000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148999c │ │ │ │ + b 0x14899d4 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x10f4688 │ │ │ │ + blcs 0x10f46c0 │ │ │ │ smusdxeq r0, r7, r1 │ │ │ │ @ instruction: 0xf1a3da6f │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x1bea38 │ │ │ │ - blx 0x17a1c8 │ │ │ │ - blx 0x97ade8 │ │ │ │ - b 0x12ba9e8 │ │ │ │ - b 0x127e1f0 │ │ │ │ - blx 0x13e1f0 │ │ │ │ + blx 0x1bea70 │ │ │ │ + blx 0x17a200 │ │ │ │ + blx 0x97ae20 │ │ │ │ + b 0x12baa20 │ │ │ │ + b 0x127e228 │ │ │ │ + blx 0x13e228 │ │ │ │ @ instruction: 0xf1c3fb03 │ │ │ │ - blx 0xb7ee54 │ │ │ │ - blx 0x2ba9e4 │ │ │ │ - b 0x133ae04 │ │ │ │ + blx 0xb7ee8c │ │ │ │ + blx 0x2baa1c │ │ │ │ + b 0x133ae3c │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x127ee64 │ │ │ │ + blx 0x127ee9c │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37af08 │ │ │ │ + blx 0x37af40 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429c │ │ │ │ suble r4, lr, sl, asr #10 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17e2 │ │ │ │ bicsmi r4, r2, #0, 6 │ │ │ │ @@ -176315,21 +176329,21 @@ │ │ │ │ svccc 0x0008f91e │ │ │ │ strcs lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ svceq 0x003ff113 │ │ │ │ strbvc lr, [r3, pc, asr #20]! │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x17e2bfbc │ │ │ │ - blle 0xffb0de88 │ │ │ │ - ble 0xfedc823c │ │ │ │ + blle 0xffb0dec0 │ │ │ │ + ble 0xfedc8274 │ │ │ │ @ instruction: 0x3320425f │ │ │ │ - blx 0x1cca2c │ │ │ │ + blx 0x1cca64 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-1073741779 @ 0xc000002d │ │ │ │ - blx 0x11ec3c0 │ │ │ │ + blx 0x11ec3f8 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ svccs 0x0008f84c │ │ │ │ strbmi r4, [r1, #-316] @ 0xfffffec4 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r8], #-474 @ 0xfffffe26 │ │ │ │ andle r4, r9, #1342177291 @ 0x5000000b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -176337,95 +176351,95 @@ │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x1560650 │ │ │ │ + b 0x1560688 │ │ │ │ @ instruction: 0xd1b10304 │ │ │ │ @ instruction: 0x465ae7ba │ │ │ │ @ instruction: 0xe7b7463c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a88c0 │ │ │ │ + b 0x14a88f8 │ │ │ │ vrshl.u8 q8, , │ │ │ │ svclt 0x00142c87 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r0], -ip, asr #3 │ │ │ │ eors r9, r7, r1, lsl #4 │ │ │ │ svceq 0x003ff1bc │ │ │ │ @ instruction: 0xf1acdc68 │ │ │ │ @ instruction: 0xf1cc0a20 │ │ │ │ - blx 0x13eb60 │ │ │ │ - blx 0x1ba314 │ │ │ │ - blx 0x9baf10 │ │ │ │ - b 0x12bab10 │ │ │ │ - b 0x127e318 │ │ │ │ - blx 0x17e318 │ │ │ │ + blx 0x13eb98 │ │ │ │ + blx 0x1ba34c │ │ │ │ + blx 0x9baf48 │ │ │ │ + b 0x12bab48 │ │ │ │ + b 0x127e350 │ │ │ │ + blx 0x17e350 │ │ │ │ @ instruction: 0xf1ccfb0c │ │ │ │ - blx 0xb7ef7c │ │ │ │ - blx 0x2bab30 │ │ │ │ - b 0x133af2c │ │ │ │ + blx 0xb7efb4 │ │ │ │ + blx 0x2bab68 │ │ │ │ + b 0x133af64 │ │ │ │ @ instruction: 0xf1bc090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37b02c │ │ │ │ + blx 0x37b064 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x3fb034 │ │ │ │ + blx 0x3fb06c │ │ │ │ svclt 0x00084552 │ │ │ │ suble r4, r7, fp, asr #10 │ │ │ │ strcs r9, [r1, -r1, lsl #22] │ │ │ │ cdpvc 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17d3 │ │ │ │ bicsmi r4, fp, #0, 14 │ │ │ │ rscvc lr, r2, #552960 @ 0x87000 │ │ │ │ svccc 0x0008f84e │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ andsle r2, pc, r4 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ svceq 0x003ff11c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x17d3bfbc │ │ │ │ - blle 0xffc8dfbc │ │ │ │ + blle 0xffc8dff4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1c6daba │ │ │ │ rscsmi r0, r3, r0, lsr #14 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ @ instruction: 0xf1b6433b │ │ │ │ svclt 0x005c0720 │ │ │ │ @ instruction: 0xf707fa42 │ │ │ │ @ instruction: 0xf84e433b │ │ │ │ teqmi r2, r8, lsl #30 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ bicsle r2, pc, r4 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9c638c │ │ │ │ + bne 0x9c63c4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ @ instruction: 0xe7c1d1b8 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ svclt 0x0000e7be │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1c043c │ │ │ │ + ble 0x1c0474 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xce58c │ │ │ │ - bcs 0x8b3404 │ │ │ │ + bcs 0xce5c4 │ │ │ │ + bcs 0x8b343c │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -176438,57 +176452,57 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x1480520 │ │ │ │ + b 0x1480558 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x600438 │ │ │ │ + blle 0x600470 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa40044 │ │ │ │ + blle 0xa4007c │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ac5f0 │ │ │ │ + blx 0x11ac628 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x17cd1c │ │ │ │ + blx 0x17cd54 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x13dd24 │ │ │ │ - blx 0x9788a8 │ │ │ │ - b 0x1478cb0 │ │ │ │ - b 0x14400b0 │ │ │ │ - blx 0x1400b8 │ │ │ │ - blx 0x478ce8 │ │ │ │ - blx 0x939cd0 │ │ │ │ + blx 0x13dd5c │ │ │ │ + blx 0x9788e0 │ │ │ │ + b 0x1478ce8 │ │ │ │ + b 0x14400e8 │ │ │ │ + blx 0x1400f0 │ │ │ │ + blx 0x478d20 │ │ │ │ + blx 0x939d08 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x146c63c │ │ │ │ + blx 0x146c674 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176496,146 +176510,146 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ sublt fp, ip, #48, 8 @ 0x30000000 │ │ │ │ strcs pc, [r7, #-833] @ 0xfffffcbf │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ - b 0x148790c │ │ │ │ - ble 0xa14d94 │ │ │ │ + b 0x1487944 │ │ │ │ + ble 0xa14dcc │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ strcs r4, [r0], #-3808 @ 0xfffff120 │ │ │ │ - ble 0xf47d1c │ │ │ │ + ble 0xf47d54 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ strcs r5, [r0, #-3808] @ 0xfffff120 │ │ │ │ - ble 0x14c7528 │ │ │ │ + ble 0x14c7560 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ movwcs r3, #3808 @ 0xee0 │ │ │ │ - ble 0x1a46d34 │ │ │ │ + ble 0x1a46d6c │ │ │ │ andcs r2, r1, #0, 2 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d4, d0 │ │ │ │ vhadd.u32 d16, d5, d7 │ │ │ │ ldclt 0, cr2, [r0], #-60 @ 0xffffffc4 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ andsvs pc, pc, r1, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2 10, cr15, [r2], {79} @ 0x4f @ │ │ │ │ svceq 0x0007f11c │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf1bcdbd6 │ │ │ │ - blle 0x1ec0570 │ │ │ │ + blle 0x1ec05a8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ addhi pc, r1, r0, lsl #6 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svclt 0x00982cff │ │ │ │ stmible r9, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ stccs 4, cr2, [r0, #-4] │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbc990 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbc9c8 @ │ │ │ │ vqrdmulh.s , q9, q2 │ │ │ │ @ instruction: 0xf11c2c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xff105da0 │ │ │ │ + blle 0xff105dd8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb48 │ │ │ │ stclle 15, cr0, [r9], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac818 │ │ │ │ + blx 0x14ac850 │ │ │ │ ldmible r3!, {r2, r3, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xc5dc4 │ │ │ │ + blcs 0xc5dfc │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xbca17 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xbca4f @ │ │ │ │ vqrdmulh.s d29, d18, d30 │ │ │ │ @ instruction: 0xf11c4c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xfeb855d8 │ │ │ │ + blle 0xfeb85610 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb33 │ │ │ │ mcrrle 15, 0, r0, r4, cr7 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac850 │ │ │ │ + blx 0x14ac888 │ │ │ │ ldmible sp, {r2, r3, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r8, r9, sp} │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf1b2db98 │ │ │ │ - b 0x14907ec │ │ │ │ + b 0x1490824 │ │ │ │ svclt 0x00b86c22 │ │ │ │ - blle 0xfe604e10 │ │ │ │ + blle 0xfe604e48 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb1e │ │ │ │ stcle 15, cr0, [fp], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {1} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac888 │ │ │ │ + blx 0x14ac8c0 │ │ │ │ stmible r7, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c031ff │ │ │ │ str r2, [r1, r0, ror #29] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ @ instruction: 0xf58cfa4f │ │ │ │ @ instruction: 0xf1cce76e │ │ │ │ - blx 0x97fa4c │ │ │ │ - blx 0x14bba80 │ │ │ │ + blx 0x97fa84 │ │ │ │ + blx 0x14bbab8 │ │ │ │ strb pc, [sp, -ip, lsl #7]! @ │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ @ instruction: 0xf1cce76c │ │ │ │ - blx 0x9bfa68 │ │ │ │ + blx 0x9bfaa0 │ │ │ │ rsblt pc, r4, #12, 8 @ 0xc000000 │ │ │ │ - blcs 0xf67c0 │ │ │ │ + blcs 0xf67f8 │ │ │ │ ldrb sp, [sp, -r0, asr #3] │ │ │ │ bicsle r2, r9, r0, lsl #18 │ │ │ │ stccs 7, cr14, [r0], {96} @ 0x60 │ │ │ │ strb sp, [fp, -r2, lsl #3] │ │ │ │ orrsle r2, fp, r0, lsl #26 │ │ │ │ svclt 0x0000e74e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ orrcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbcaac │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbcae4 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1004625 │ │ │ │ - bl 0x3cc6b0 │ │ │ │ + bl 0x3cc6e8 │ │ │ │ strcs r0, [r1, -r5, lsl #12] │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b4af8 │ │ │ │ + blcs 0x2b4b30 │ │ │ │ addsmi sp, r9, r5, lsr ip │ │ │ │ svclt 0x009829ff │ │ │ │ stmdble r3, {r0, r3, r6, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf80e4566 │ │ │ │ andsle r1, r5, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ svclt 0x00bc2900 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd84eec │ │ │ │ + blle 0xffd84f24 │ │ │ │ svceq 0x0007f113 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - blcs 0xf3ab0 │ │ │ │ - blx 0x933680 │ │ │ │ + blcs 0xf3ae8 │ │ │ │ + blx 0x9336b8 │ │ │ │ strbmi pc, [r6, #-264]! @ 0xfffffef8 @ │ │ │ │ @ instruction: 0xf80eb249 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb5b738 │ │ │ │ - blvc 0x177d98 │ │ │ │ + bne 0xb5b770 │ │ │ │ + blvc 0x177dd0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ strb sp, [pc, ip, asr #3] │ │ │ │ @@ -176651,45 +176665,45 @@ │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x148e93c │ │ │ │ + blx 0x148e974 │ │ │ │ @ instruction: 0xf11cfc82 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9c5788 │ │ │ │ + blle 0xff9c57c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andslt fp, fp, #56, 30 @ 0xe0 │ │ │ │ strcs sp, [r1], #-983 @ 0xfffffc29 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02900 │ │ │ │ - blle 0xff550730 │ │ │ │ + blle 0xff550768 │ │ │ │ andmi pc, r7, #134217729 @ 0x8000001 │ │ │ │ svceq 0x000ff112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - bcs 0xf3afc │ │ │ │ - bcs 0x4b37f8 │ │ │ │ + bcs 0xf3b34 │ │ │ │ + bcs 0x4b3830 │ │ │ │ addsmi sp, r1, r8, lsl ip │ │ │ │ svccc 0x0080f5b1 │ │ │ │ andlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ andcs sp, r1, #335544323 @ 0x14000003 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subsmi lr, r2, #50069504 @ 0x2fc0000 │ │ │ │ andlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7bb │ │ │ │ - blx 0x97fbec │ │ │ │ + blx 0x97fc24 │ │ │ │ andslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blcs 0xf6ab0 │ │ │ │ + blcs 0xf6ae8 │ │ │ │ sbfx sp, r5, #3, #13 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @@ -176698,36 +176712,36 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne lr, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1ce2701 │ │ │ │ ands r0, r1, r0, lsl #16 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1b3d18 │ │ │ │ + blx 0x1b3d50 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x00383f80 │ │ │ │ movwle fp, #12827 @ 0x321b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf82c428e │ │ │ │ andsle r3, r6, r2, lsl #30 │ │ │ │ - blcc 0x17b11c │ │ │ │ + blcc 0x17b154 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd85864 │ │ │ │ + blle 0xffd8589c │ │ │ │ svceq 0x000ff11e │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf1bedbee │ │ │ │ - ble 0xff800874 │ │ │ │ + ble 0xff8008ac │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ andslt r4, fp, #-536870904 @ 0xe0000008 │ │ │ │ svccc 0x0002f82c │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x378308 │ │ │ │ + blvc 0x378340 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -176738,63 +176752,63 @@ │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ andcs sp, r1, #28672 @ 0x7000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subslt r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf3948 │ │ │ │ - bcs 0x8b3920 │ │ │ │ - blx 0x133d38 │ │ │ │ - blx 0x8f8cf0 │ │ │ │ + bcs 0xf3980 │ │ │ │ + bcs 0x8b3958 │ │ │ │ + blx 0x133d70 │ │ │ │ + blx 0x8f8d28 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ andcs sp, r1, #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x90d64c │ │ │ │ + blx 0x90d684 │ │ │ │ tstpcs r0, r2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blcs 0xea2e8 │ │ │ │ + blcs 0xea320 │ │ │ │ strmi r9, [r4], -r4, lsl #18 │ │ │ │ andcs sp, r0, r9, lsl #20 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14ac304 │ │ │ │ + blx 0x14ac33c │ │ │ │ @ instruction: 0xf11cfc81 │ │ │ │ - b 0x1480a48 │ │ │ │ + b 0x1480a80 │ │ │ │ @ instruction: 0xf17171ec │ │ │ │ - blle 0x1309150 │ │ │ │ - blle 0xd07158 │ │ │ │ + blle 0x1309188 │ │ │ │ + blle 0xd07190 │ │ │ │ svceq 0x0040f1bc │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1acda49 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17cdec │ │ │ │ + blx 0x17ce24 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13e5f4 │ │ │ │ - blx 0x97a18c │ │ │ │ + blx 0x13e62c │ │ │ │ + blx 0x97a1c4 │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14d984 │ │ │ │ + blx 0x14d9bc │ │ │ │ @ instruction: 0xf1acf00c │ │ │ │ - blx 0x8be208 │ │ │ │ - blx 0x13c5bc │ │ │ │ - blx 0x93a5a8 │ │ │ │ - b 0x147a1a8 │ │ │ │ - b 0x14405b0 │ │ │ │ - blx 0x9005b0 │ │ │ │ + blx 0x8be240 │ │ │ │ + blx 0x13c5f4 │ │ │ │ + blx 0x93a5e0 │ │ │ │ + b 0x147a1e0 │ │ │ │ + b 0x14405e8 │ │ │ │ + blx 0x9005e8 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ movwcs sp, #4296 @ 0x10c8 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -176809,177 +176823,177 @@ │ │ │ │ @ instruction: 0xf10efa23 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x156c3b8 │ │ │ │ + b 0x156c3f0 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ andcs sp, r0, #1073741876 @ 0x40000034 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcs pc, [r7], #835 @ 0x343 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ - b 0x14aca84 │ │ │ │ + b 0x14acabc │ │ │ │ strtmi r0, [lr], lr, asr #29 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ @ instruction: 0xf1c42701 │ │ │ │ @ instruction: 0xf8510800 │ │ │ │ - blcs 0xcba58 │ │ │ │ + blcs 0xcba90 │ │ │ │ @ instruction: 0xf8c2bfbc │ │ │ │ movwcs r7, #3808 @ 0xee0 │ │ │ │ @ instruction: 0xf114db17 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x545a5c │ │ │ │ + blle 0x545a94 │ │ │ │ svclt 0x00b82c00 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0x2c1fdb0d │ │ │ │ - blx 0x1b3ef8 │ │ │ │ - blx 0xb3b280 │ │ │ │ + blx 0x1b3f30 │ │ │ │ + blx 0xb3b2b8 │ │ │ │ ldrbmi pc, [r3, #-2564] @ 0xfffff5fc @ │ │ │ │ strbmi fp, [fp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ @ instruction: 0xf8c233ff │ │ │ │ adcsmi r7, r1, #224, 28 @ 0xe00 │ │ │ │ svccc 0x0004f84c │ │ │ │ ldrbtmi sp, [r0], #-475 @ 0xfffffe25 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x378510 │ │ │ │ + blvc 0x378548 │ │ │ │ andeq lr, r0, #178176 @ 0x2b800 │ │ │ │ - blvc 0x17811c │ │ │ │ + blvc 0x178154 │ │ │ │ addsmi r1, sp, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xdee74 │ │ │ │ + blcs 0xdeeac │ │ │ │ strb sp, [r4, r1, ror #3]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ svclt 0x0018b085 │ │ │ │ - b 0x1489ee0 │ │ │ │ + b 0x1489f18 │ │ │ │ @ instruction: 0xf1a005c5 │ │ │ │ svclt 0x00140c08 │ │ │ │ stmiaeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vmax.u8 d20, d19, d24 │ │ │ │ - bl 0x10610c │ │ │ │ + bl 0x106144 │ │ │ │ rsbmi r0, r7, #8, 12 @ 0x800000 │ │ │ │ - bleq 0x139034 │ │ │ │ + bleq 0x13906c │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ andls r8, r3, r1, lsl #10 │ │ │ │ movwcs lr, #9 │ │ │ │ cdplt 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib r1, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ - blle 0xffcc7720 │ │ │ │ + blle 0xffcc7758 │ │ │ │ svceq 0x003ff114 │ │ │ │ @ instruction: 0x2c00db50 │ │ │ │ @ instruction: 0x2c3fdb51 │ │ │ │ @ instruction: 0xf1a4dc4a │ │ │ │ @ instruction: 0xf1c40920 │ │ │ │ - blx 0x13efb8 │ │ │ │ + blx 0x13eff0 │ │ │ │ @ instruction: 0xf1c4f504 │ │ │ │ - blx 0x17f7c0 │ │ │ │ - blx 0x9bb368 │ │ │ │ - b 0x123af68 │ │ │ │ - b 0x11fe370 │ │ │ │ - blx 0x17e370 │ │ │ │ + blx 0x17f7f8 │ │ │ │ + blx 0x9bb3a0 │ │ │ │ + b 0x123afa0 │ │ │ │ + b 0x11fe3a8 │ │ │ │ + blx 0x17e3a8 │ │ │ │ @ instruction: 0xf1a4f004 │ │ │ │ - blx 0x1ff3d8 │ │ │ │ - blx 0x8fb784 │ │ │ │ - blx 0xa3af70 │ │ │ │ - b 0x12fb388 │ │ │ │ - b 0x12bef90 │ │ │ │ - blx 0x9fef90 │ │ │ │ + blx 0x1ff410 │ │ │ │ + blx 0x8fb7bc │ │ │ │ + blx 0xa3afa8 │ │ │ │ + b 0x12fb3c0 │ │ │ │ + b 0x12befc8 │ │ │ │ + blx 0x9fefc8 │ │ │ │ strbmi pc, [sl, #-2308] @ 0xfffff6fc @ │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0c7 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r8, sl, pc} │ │ │ │ strbmi r4, [r0], #-1349 @ 0xfffffabb │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfeac6ba4 │ │ │ │ + bl 0xfeac6bdc │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xd6bb4 │ │ │ │ + bl 0xd6bec │ │ │ │ addsmi r0, sp, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bicsle r4, r8, sl, lsl r3 │ │ │ │ ldrmi r2, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1c7e79d │ │ │ │ rscsmi r0, fp, r0, lsr #10 │ │ │ │ @ instruction: 0xf505fa02 │ │ │ │ @ instruction: 0xf1a7432b │ │ │ │ - blx 0x93e460 │ │ │ │ + blx 0x93e498 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf507fa22 │ │ │ │ svclt 0x0000e78f │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ svceq 0x0008f114 │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ movwmi pc, #29634 @ 0x73c2 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ vmull.p8 q8, d2, d0 │ │ │ │ - blle 0x395824 │ │ │ │ + blle 0x39585c │ │ │ │ stccs 2, cr11, [r0], {205} @ 0xcd │ │ │ │ @ instruction: 0x2c07db5b │ │ │ │ @ instruction: 0x46aedd74 │ │ │ │ @ instruction: 0xf04fb125 │ │ │ │ strcs r0, [r1], #-3839 @ 0xfffff101 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0008f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x440030 │ │ │ │ + blle 0x440068 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb3a │ │ │ │ stclle 15, cr0, [r6, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12446a4 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xbd184 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xbd1bc │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ subslt r4, fp, #224, 28 @ 0xe00 │ │ │ │ svceq 0x0008f113 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xce07c │ │ │ │ - blcs 0x2b3d70 │ │ │ │ + blcs 0xce0b4 │ │ │ │ + blcs 0x2b3da8 │ │ │ │ @ instruction: 0x4623dd5c │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ vmlaeq.f64 d13, d9, d9 │ │ │ │ - blle 0xb47884 │ │ │ │ + blle 0xb478bc │ │ │ │ vldrle s5, [r2, #-28] @ 0xffffffe4 │ │ │ │ mvnscs fp, r9, lsl r1 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ andcs r2, r0, r0, ror #29 │ │ │ │ andeq pc, r7, lr, ror #6 │ │ │ │ andcs pc, pc, ip, ror #6 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ @@ -176995,26 +177009,26 @@ │ │ │ │ mvnmi lr, #51118080 @ 0x30c0000 │ │ │ │ vseleq.f32 s30, s8, s11 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ ldrbeq lr, [lr], #-2820 @ 0xfffff4fc │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ bicsmi lr, r2, #42467328 @ 0x2880000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13d8e8 │ │ │ │ + bl 0x13d920 │ │ │ │ sbcslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ bicsmi lr, fp, #55312384 @ 0x34c0000 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ streq pc, [r1], #-3 │ │ │ │ cmpeq r3, #4, 22 @ 0x1000 │ │ │ │ sbfx fp, fp, #5, #27 │ │ │ │ vseleq.f32 s30, s8, s10 │ │ │ │ svceq 0x00fff1be │ │ │ │ - blx 0x18acf68 │ │ │ │ + blx 0x18acfa0 │ │ │ │ stmle r4, {r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f6f30 │ │ │ │ + blx 0x1f6f68 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x00980fff │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xe796d892 │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ svclt 0x00982bff │ │ │ │ ldmle lr, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ @@ -177026,41 +177040,41 @@ │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a164 │ │ │ │ + b 0x148a19c │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x174254 │ │ │ │ - bcs 0xb99a8 │ │ │ │ + blx 0x17428c │ │ │ │ + bcs 0xb99e0 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r8, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f08 │ │ │ │ - blle 0xffd8599c │ │ │ │ + blle 0xffd859d4 │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff980da4 │ │ │ │ + ble 0xff980ddc │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94dbe8 │ │ │ │ + blx 0x94dc20 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c01b8 │ │ │ │ + bl 0x3c01f0 │ │ │ │ sbcslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x338844 │ │ │ │ + blvc 0x33887c │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177077,37 +177091,37 @@ │ │ │ │ @ instruction: 0xf1bcdb2f │ │ │ │ ldcle 15, cr0, [r6, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0x345630 │ │ │ │ - bcs 0xc0258 │ │ │ │ - bcs 0x4b3e8c │ │ │ │ + blle 0x345668 │ │ │ │ + bcs 0xc0290 │ │ │ │ + bcs 0x4b3ec4 │ │ │ │ @ instruction: 0xb121dd2d │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13da70 │ │ │ │ + bl 0x13daa8 │ │ │ │ addslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ - b 0x1cb7218 │ │ │ │ - blx 0x9802a8 │ │ │ │ + b 0x1cb7250 │ │ │ │ + blx 0x9802e0 │ │ │ │ @ instruction: 0xf003f30c │ │ │ │ - bl 0x3c0284 │ │ │ │ + bl 0x3c02bc │ │ │ │ addslt r0, fp, #1275068417 @ 0x4c000001 │ │ │ │ - blx 0x1b71c0 │ │ │ │ + blx 0x1b71f8 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, r6, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ ldrb sp, [r0, ip, asr #5] │ │ │ │ @@ -177131,26 +177145,26 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd45b08 │ │ │ │ + blle 0xffd45b40 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8c0f10 │ │ │ │ + ble 0xff8c0f48 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94dd54 │ │ │ │ + blx 0x94dd8c │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c0324 │ │ │ │ + bl 0x3c035c │ │ │ │ addslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x3789b0 │ │ │ │ + blvc 0x3789e8 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177162,40 +177176,40 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09e07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ab8c │ │ │ │ + b 0x148abc4 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ and r1, pc, pc, lsl #19 │ │ │ │ @ instruction: 0xdc372a1f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r4, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbd3a8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbd3e0 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x0020f112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ stmdavs r4!, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - ble 0xff987bcc │ │ │ │ + ble 0xff987c04 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.8 {d15-d16}, [r2 :128], r4 │ │ │ │ andeq pc, r1, #4 │ │ │ │ ldrbeq lr, [r4], #-2818 @ 0xfffff4fe │ │ │ │ svcmi 0x0004f84e │ │ │ │ ldrtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #-536870902 @ 0xe000000a │ │ │ │ - blvc 0x378a68 │ │ │ │ + blvc 0x378aa0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177210,32 +177224,32 @@ │ │ │ │ movwls r9, #3084 @ 0xc0c │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x10ecfc │ │ │ │ + bl 0x10ed34 │ │ │ │ strls r0, [r1], #-2052 @ 0xfffff7fc │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ - bcs 0x10f41c8 │ │ │ │ + bcs 0x10f4200 │ │ │ │ streq pc, [r0], #-372 @ 0xfffffe8c │ │ │ │ @ instruction: 0xf1a2da6f │ │ │ │ @ instruction: 0xf1c20920 │ │ │ │ - blx 0xbf0ec │ │ │ │ + blx 0xbf124 │ │ │ │ @ instruction: 0xf1c2f402 │ │ │ │ - blx 0x17fcf4 │ │ │ │ - blx 0x9bb89c │ │ │ │ - b 0x11fb098 │ │ │ │ + blx 0x17fd2c │ │ │ │ + blx 0x9bb8d4 │ │ │ │ + b 0x11fb0d0 │ │ │ │ teqmi ip, #150994944 @ 0x9000000 │ │ │ │ - blx 0x17bc92 │ │ │ │ + blx 0x17bcca │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf702fa2b │ │ │ │ - blx 0x37bca0 │ │ │ │ + blx 0x37bcd8 │ │ │ │ @ instruction: 0xf909fa24 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ svclt 0x00084290 │ │ │ │ ldrhle r4, [r0], #-43 @ 0xffffffd5 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ @@ -177243,17 +177257,17 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf84c4618 │ │ │ │ strmi r3, [r8, #3848] @ 0xf08 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x14811d0 │ │ │ │ + b 0x1481208 │ │ │ │ @ instruction: 0xf17474e2 │ │ │ │ - ble 0xfefca4d4 │ │ │ │ + ble 0xfefca50c │ │ │ │ @ instruction: 0xf84c2300 │ │ │ │ ldrmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnle r0, r4 │ │ │ │ strtmi r9, [r6], #-3073 @ 0xfffff3ff │ │ │ │ andle r4, r7, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -177262,40 +177276,40 @@ │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ bicsmi r8, r2, #240, 30 @ 0x3c0 │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ - blx 0xcd868 │ │ │ │ + blx 0xcd8a0 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ ldmdaeq r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ - b 0x117f6a4 │ │ │ │ + b 0x117f6dc │ │ │ │ ldmdbne fp, {r1, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - b 0x15b7428 │ │ │ │ + b 0x15b7460 │ │ │ │ @ instruction: 0xd1af0200 │ │ │ │ @ instruction: 0x465be7b5 │ │ │ │ ldr r4, [r2, r0, lsr #12]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xf41b8 │ │ │ │ - bcs 0x8b418c │ │ │ │ + bcs 0xf41f0 │ │ │ │ + bcs 0x8b41c4 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xbd584 │ │ │ │ + bl 0xbd5bc │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @@ -177306,104 +177320,104 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3d9cc │ │ │ │ + blle 0xe3da04 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cacbb0 │ │ │ │ + b 0x1cacbe8 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x93d67c │ │ │ │ - blx 0x1b9e30 │ │ │ │ - blx 0x9b9a08 │ │ │ │ + blx 0x93d6b4 │ │ │ │ + blx 0x1b9e68 │ │ │ │ + blx 0x9b9a40 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x98e214 │ │ │ │ + blx 0x98e24c │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x17d6c4 │ │ │ │ + blx 0x17d6fc │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13eecc │ │ │ │ + blx 0x13ef04 │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x93ead4 │ │ │ │ + blx 0x93eb0c │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x14e260 │ │ │ │ - blx 0x139690 │ │ │ │ - blx 0x8fae7c │ │ │ │ - blx 0x93a698 │ │ │ │ + blx 0x14e298 │ │ │ │ + blx 0x1396c8 │ │ │ │ + blx 0x8faeb4 │ │ │ │ + blx 0x93a6d0 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x90e320 │ │ │ │ + blx 0x90e358 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x14aab48 │ │ │ │ + blx 0x14aab80 │ │ │ │ @ instruction: 0xf11efe82 │ │ │ │ vpmax.f32 d16, d2, d7 │ │ │ │ @ instruction: 0xf3422c07 │ │ │ │ svclt 0x00b84307 │ │ │ │ - b 0x148669c │ │ │ │ - blle 0x4d5f28 │ │ │ │ + b 0x14866d4 │ │ │ │ + blle 0x4d5f60 │ │ │ │ @ instruction: 0xf1beb24d │ │ │ │ - blle 0x1ac12a8 │ │ │ │ + blle 0x1ac12e0 │ │ │ │ svceq 0x0007f1be │ │ │ │ @ instruction: 0x462cdd7e │ │ │ │ mvnmi fp, #1073741839 @ 0x4000000f │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ rsblt r0, ip, #128, 10 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ @ instruction: 0xf11c5ee0 │ │ │ │ svclt 0x00b80f07 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vqrdmlah.s d29, d1, d2 │ │ │ │ @ instruction: 0xf1bc2507 │ │ │ │ - blle 0x12012d8 │ │ │ │ + blle 0x1201310 │ │ │ │ svceq 0x0007f1bc │ │ │ │ strtmi sp, [lr], lr, ror #26 │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ - blx 0x147ecec │ │ │ │ + blx 0x147ed24 │ │ │ │ strcs pc, [r1, #-3717] @ 0xfffff17b │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x00b81ddd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqrdmlah.s d29, d1, d0 │ │ │ │ - blcs 0xceb20 │ │ │ │ - blcs 0x2b442c │ │ │ │ + blcs 0xceb58 │ │ │ │ + blcs 0x2b4464 │ │ │ │ ssatmi sp, #13, pc, asr #26 @ │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00ed3ee0 │ │ │ │ streq pc, [r0, #453] @ 0x1c5 │ │ │ │ stc2 10, cr15, [r5], {79} @ 0x4f @ │ │ │ │ svclt 0x00b81dd3 │ │ │ │ - blle 0x446328 │ │ │ │ - bcs 0xc2f50 │ │ │ │ - bcs 0x2b43e8 │ │ │ │ + blle 0x446360 │ │ │ │ + bcs 0xc2f88 │ │ │ │ + bcs 0x2b4420 │ │ │ │ @ instruction: 0x460bdd52 │ │ │ │ bicmi fp, r9, #1073741838 @ 0x4000000e │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ svceq 0x00c92ee0 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ andcs fp, r0, fp, asr #4 │ │ │ │ andeq pc, r7, r4, ror #6 │ │ │ │ @@ -177414,70 +177428,70 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ @ instruction: 0xf50cfa45 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ vmuleq.f64 d30, d5, d14 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ - b 0x1cb766c │ │ │ │ - blx 0x1200fb8 │ │ │ │ + b 0x1cb76a4 │ │ │ │ + blx 0x1200ff0 │ │ │ │ @ instruction: 0xf005f50e │ │ │ │ - bl 0x1be78c │ │ │ │ + bl 0x1be7c4 │ │ │ │ ldr r0, [sl, r5, ror #8] │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #55836672 @ 0x3540000 │ │ │ │ @ instruction: 0xf005411d │ │ │ │ - bl 0x3c07a8 │ │ │ │ - blx 0x148093c │ │ │ │ + bl 0x3c07e0 │ │ │ │ + blx 0x1480974 │ │ │ │ ldr pc, [r9, ip, lsl #25]! │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [lr] │ │ │ │ @ instruction: 0xf47f45a6 │ │ │ │ @ instruction: 0xe782af7c │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ strdle r4, [ip, r4] │ │ │ │ - blx 0x23761c │ │ │ │ - blx 0x14ba3dc │ │ │ │ + blx 0x237654 │ │ │ │ + blx 0x14ba414 │ │ │ │ strbmi pc, [r3, #-3203]! @ 0xfffff37d @ │ │ │ │ @ instruction: 0xe7a3d19b │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ addsmi fp, sl, #805306373 @ 0x30000005 │ │ │ │ ldr sp, [r0, r9, lsr #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073901 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xbd7f8 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xbd830 │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a80c │ │ │ │ + b 0x148a844 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x10f2ec │ │ │ │ + bl 0x10f324 │ │ │ │ ands r0, r3, lr, lsl #14 │ │ │ │ @ instruction: 0xdc3d2a07 │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ @ instruction: 0xf982fa4f │ │ │ │ andle r4, r7, sl, asr #10 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ svceq 0x00e48ee0 │ │ │ │ streq pc, [r0], #452 @ 0x1c4 │ │ │ │ @ instruction: 0xf984fa4f │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r9, r6, r1, lsl #30 │ │ │ │ svccs 0x0001f91c │ │ │ │ ldclne 1, cr3, [r4, #4] │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffd7fc50 │ │ │ │ + blle 0xffd7fc88 │ │ │ │ mulmi r0, r1, r9 │ │ │ │ - ble 0xff888058 │ │ │ │ + ble 0xff888090 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.16 {d15-d16}, [r2], r4 │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ stmdbeq r4!, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ svcls 0x0001f805 │ │ │ │ ldrbtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ stmdble r9, {r1, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @@ -177490,97 +177504,97 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 6, cr4, [r0], {161} @ 0xa1 │ │ │ │ strb sp, [fp, r4, asr #3] │ │ │ │ ldrlt fp, [r0], #-595 @ 0xfffffdad │ │ │ │ svceq 0x000ff113 │ │ │ │ - b 0x14a9ab8 │ │ │ │ + b 0x14a9af0 │ │ │ │ svclt 0x00b84222 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andlt sp, ip, #15360 @ 0x3c00 │ │ │ │ - blle 0xe484bc │ │ │ │ + blle 0xe484f4 │ │ │ │ fldmdbxle fp!, {d2-d8} @ Deprecated │ │ │ │ smlaltblt r4, r4, r4, r6 @ │ │ │ │ movwcs r4, #5092 @ 0x13e4 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e8d4 │ │ │ │ + blx 0x48e90c │ │ │ │ subslt pc, r2, #132, 24 @ 0x8400 │ │ │ │ svceq 0x000ff112 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ strne sp, [r9], #-2830 @ 0xfffff4f2 │ │ │ │ - blle 0x7080e8 │ │ │ │ + blle 0x708120 │ │ │ │ vstmdble ip!, {s4-s18} │ │ │ │ teqlt r9, fp, lsl #12 │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c10fc9 │ │ │ │ andlt r4, fp, #0, 2 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fba84 │ │ │ │ + blmi 0x1fbabc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #61341696 @ 0x3a80000 │ │ │ │ @ instruction: 0xf004411c │ │ │ │ - bl 0x3c0938 │ │ │ │ + bl 0x3c0970 │ │ │ │ strb r0, [lr, r4, ror #24] │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ @ instruction: 0xd1bf4563 │ │ │ │ - blx 0x137864 │ │ │ │ + blx 0x13789c │ │ │ │ andslt pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xd1cf429a │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14ad5cc │ │ │ │ + b 0x14ad604 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - bcs 0x4b59d4 │ │ │ │ - blx 0x1f4a88 │ │ │ │ - blx 0x4ba198 │ │ │ │ + bcs 0x4b5a0c │ │ │ │ + blx 0x1f4ac0 │ │ │ │ + blx 0x4ba1d0 │ │ │ │ strbmi pc, [sl, #-2434] @ 0xfffff67e @ │ │ │ │ mvnmi sp, #7 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e9a4 │ │ │ │ + blx 0x48e9dc │ │ │ │ addmi pc, pc, #132, 18 @ 0x210000 │ │ │ │ svcls 0x0002f825 │ │ │ │ @ instruction: 0xf91cd018 │ │ │ │ strmi r2, [ip], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1123102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9b4dbf1 │ │ │ │ - bcs 0xcd9c8 │ │ │ │ + bcs 0xcda00 │ │ │ │ bicsmi sp, r2, #905216 @ 0xdd000 │ │ │ │ - blx 0x11ce40c │ │ │ │ + blx 0x11ce444 │ │ │ │ @ instruction: 0xf004f402 │ │ │ │ - bl 0x2ffddc │ │ │ │ + bl 0x2ffe14 │ │ │ │ @ instruction: 0xf8250964 │ │ │ │ mvnle r9, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec46dec │ │ │ │ + bl 0xfec46e24 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcedfc │ │ │ │ + bl 0xcee34 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46a183f0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ @@ -177608,23 +177622,23 @@ │ │ │ │ andsle r2, r8, r4, lsl #30 │ │ │ │ svcgt 0x0004f91e │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x001ff11c │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r2, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1cb4600 │ │ │ │ + b 0x1cb4638 │ │ │ │ addmi r0, pc, #12, 24 @ 0xc00 │ │ │ │ vpmax.s8 , q6, q1 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ rsbeq lr, r2, #12, 22 @ 0x3000 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x379120 │ │ │ │ + blvc 0x379158 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177640,87 +177654,87 @@ │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r3, r5, r9, sl, lr} @ │ │ │ │ - blcs 0x10f5be4 │ │ │ │ + blcs 0x10f5c1c │ │ │ │ stmdaeq r0, {r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a3da7e │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x23ff98 │ │ │ │ - blx 0x17bb28 │ │ │ │ - blx 0x97c348 │ │ │ │ - b 0x12fbf48 │ │ │ │ - b 0x12bfb50 │ │ │ │ - blx 0x13fb50 │ │ │ │ + blx 0x23ffd0 │ │ │ │ + blx 0x17bb60 │ │ │ │ + blx 0x97c380 │ │ │ │ + b 0x12fbf80 │ │ │ │ + b 0x12bfb88 │ │ │ │ + blx 0x13fb88 │ │ │ │ @ instruction: 0xf1c3f003 │ │ │ │ - blx 0x8c03b4 │ │ │ │ - blx 0x2fbf44 │ │ │ │ - b 0x133c364 │ │ │ │ + blx 0x8c03ec │ │ │ │ + blx 0x2fbf7c │ │ │ │ + b 0x133c39c │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x12c03c4 │ │ │ │ + blx 0x12c03fc │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37c46c │ │ │ │ + blx 0x37c4a4 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429e │ │ │ │ subsle r4, sp, sl, asr #10 │ │ │ │ ldrbne r2, [r2, r1, lsl #6]! │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - b 0xfe18eab0 │ │ │ │ + b 0xfe18eae8 │ │ │ │ @ instruction: 0xf84c76e6 │ │ │ │ adcsmi r2, r9, #8, 30 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed035 │ │ │ │ strmi r3, [lr], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x1481880 │ │ │ │ + b 0x14818b8 │ │ │ │ @ instruction: 0xf17878e3 │ │ │ │ svclt 0x00bc32ff │ │ │ │ ldrmi r2, [r6], -r0, lsl #4 │ │ │ │ ldmib r6, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1b82600 │ │ │ │ - ble 0xfedc179c │ │ │ │ - blx 0x94eb0c │ │ │ │ + ble 0xfedc17d4 │ │ │ │ + blx 0x94eb44 │ │ │ │ @ instruction: 0xf1c3f803 │ │ │ │ - blx 0x23e428 │ │ │ │ - b 0x12fa3b4 │ │ │ │ + blx 0x23e460 │ │ │ │ + b 0x12fa3ec │ │ │ │ @ instruction: 0xf1b30802 │ │ │ │ - blx 0x123e434 │ │ │ │ + blx 0x123e46c │ │ │ │ svclt 0x005cf303 │ │ │ │ vpmax.s8 , q1, q3 │ │ │ │ stmdaeq r2, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subseq lr, r8, #323584 @ 0x4f000 │ │ │ │ stmdaeq r1, {r3, ip, sp, lr, pc} │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ - bl 0x541d3c │ │ │ │ + bl 0x541d74 │ │ │ │ @ instruction: 0xf84c0208 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ adcsmi r0, r9, #0, 12 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ stmdals r1, {r0, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r4, [r0], #-684 @ 0xfffffd54 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c77f0 │ │ │ │ + bne 0x9c7828 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movweq lr, #27218 @ 0x6a52 │ │ │ │ str sp, [sl, r2, lsr #3]! │ │ │ │ strbmi r4, [r6], -r2, lsl #12 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - blle 0x4818a0 │ │ │ │ - blle 0x548428 │ │ │ │ + blle 0x4818d8 │ │ │ │ + blle 0x548460 │ │ │ │ vldrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ bicmi fp, r9, #1073741844 @ 0x40000014 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00c83ee0 │ │ │ │ andmi pc, r0, r0, asr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -177742,56 +177756,56 @@ │ │ │ │ mulgt ip, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb1b │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3e0a0 │ │ │ │ + blle 0xe3e0d8 │ │ │ │ andle r4, sp, sl, lsl r3 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ ldrbne r5, [sl, r0, ror #29] │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - b 0xfe10ebf4 │ │ │ │ + b 0xfe10ec2c │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cad190 │ │ │ │ + b 0x1cad1c8 │ │ │ │ @ instruction: 0xf1c1010c │ │ │ │ @ instruction: 0xf1b10020 │ │ │ │ - blx 0x93ed5c │ │ │ │ - blx 0x1ba4e4 │ │ │ │ + blx 0x93ed94 │ │ │ │ + blx 0x1ba51c │ │ │ │ svclt 0x0058f000 │ │ │ │ vst1.16 {d15-d16}, [r4], r3 │ │ │ │ andeq lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4322bf58 │ │ │ │ ldmdaeq r0, {r0, r1, r3, r8, lr}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r3, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r4, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17dd98 │ │ │ │ - blx 0x17a14c │ │ │ │ - blx 0x97b134 │ │ │ │ + blx 0x17ddd0 │ │ │ │ + blx 0x17a184 │ │ │ │ + blx 0x97b16c │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14e92c │ │ │ │ + blx 0x14e964 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0xc3f1b0 │ │ │ │ - blx 0x139d64 │ │ │ │ + blx 0xc3f1e8 │ │ │ │ + blx 0x139d9c │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ - blx 0x112dab4 │ │ │ │ + blx 0x112daec │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a74670 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -177809,79 +177823,79 @@ │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ cmnpcc pc, r1 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - bne 0x10cabac │ │ │ │ + bne 0x10cabe4 │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bne 0x11a9fc0 │ │ │ │ + bne 0x11a9ff8 │ │ │ │ smlabtmi pc, r1, r3, pc @ │ │ │ │ andsmi lr, r0, r1, asr #23 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strlt r2, [r0, #-519] @ 0xfffffdf9 │ │ │ │ vaddl.u8 q9, d3, d0 │ │ │ │ - blx 0x509602 │ │ │ │ - blx 0x57cdf6 │ │ │ │ + blx 0x50963a │ │ │ │ + blx 0x57ce2e │ │ │ │ vhsub.u32 d31, d12, d14 │ │ │ │ vaddl.u8 q8, d3, d7 │ │ │ │ vmull.u8 q10, d3, d7 │ │ │ │ vcgt.u32 d22, d2, d7 │ │ │ │ vaddl.u8 q9, d1, d15 │ │ │ │ vsubl.u8 q10, d1, d7 │ │ │ │ - blx 0x556222 │ │ │ │ - blx 0x53a63a │ │ │ │ + blx 0x55625a │ │ │ │ + blx 0x53a672 │ │ │ │ vrhadd.u32 d31, d2, d3 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fbf96 │ │ │ │ - blx 0x52a02e │ │ │ │ - blx 0x53aa2a │ │ │ │ + blx 0x1fbfce │ │ │ │ + blx 0x52a066 │ │ │ │ + blx 0x53aa62 │ │ │ │ @ instruction: 0xf8adf130 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ tstcs r0, r2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x0c00ea01 │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf4120c01 │ │ │ │ svclt 0x0018427f │ │ │ │ vhsub.u32 d18, d12, d1 │ │ │ │ vcgt.u32 d16, d2, d7 │ │ │ │ - b 0x106aa0 │ │ │ │ + b 0x106ad8 │ │ │ │ @ instruction: 0xf4120200 │ │ │ │ vmvn.i32 q8, #36608 @ 0x00008f00 │ │ │ │ svclt 0x00186007 │ │ │ │ - b 0xc6678 │ │ │ │ + b 0xc66b0 │ │ │ │ stmdacc r0, {r0, r4, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstpmi r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ tstpvs pc, #96, 6 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0xf00343d8 │ │ │ │ @ instruction: 0xf1c3337f │ │ │ │ @ instruction: 0xf0003380 │ │ │ │ subsmi r3, r8, r0, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movweq lr, #2561 @ 0xa01 │ │ │ │ andmi pc, pc, r0, asr #7 │ │ │ │ - b 0xea0b4 │ │ │ │ + b 0xea0ec │ │ │ │ addslt r4, fp, #17 │ │ │ │ svclt 0x00183b00 │ │ │ │ stmdacc r0, {r0, r8, r9, sp} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ submi r4, r0, #-1342177275 @ 0xb0000005 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ @@ -177892,140 +177906,140 @@ │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ svclt 0x00004770 │ │ │ │ smlabtmi r7, r0, r3, pc @ │ │ │ │ ldrlt r0, [r0], #-3586 @ 0xfffff1fe │ │ │ │ strcs pc, [r7], #-960 @ 0xfffffc40 │ │ │ │ rscseq pc, pc, r0, lsl r0 @ │ │ │ │ - blx 0xfecedb54 │ │ │ │ + blx 0xfecedb8c │ │ │ │ movwcs pc, #32896 @ 0x8080 @ │ │ │ │ tstpeq r8, #160, 2 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ ldrdlt fp, [r4, #43]! @ 0x2b │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ rsclt r3, r4, #24, 24 @ 0x1800 │ │ │ │ - blx 0xfed2a654 │ │ │ │ + blx 0xfed2a68c │ │ │ │ ldmdbcc r8, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ biclt fp, r2, r9, asr #5 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vhadd.u32 d18, d3, d0 │ │ │ │ vhadd.u32 d16, d4, d7 │ │ │ │ @ instruction: 0xf85d200f │ │ │ │ vqrdmulh.s32 d20, d1, d4 │ │ │ │ vqadd.u32 d20, d2, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strcs r4, [r8], #-1904 @ 0xfffff890 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ - bcs 0xc6368 │ │ │ │ + bcs 0xc63a0 │ │ │ │ andcs sp, r8, #-2147483591 @ 0x80000039 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ stceq 0, cr11, [r2], {130} @ 0x82 │ │ │ │ orrlt fp, fp, r3, lsl #5 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ addslt r3, fp, #16, 22 @ 0x4000 │ │ │ │ - blx 0xfed6a54c │ │ │ │ - bcc 0x4fa970 │ │ │ │ + blx 0xfed6a584 │ │ │ │ + bcc 0x4fa9a8 │ │ │ │ @ instruction: 0xf8adb292 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, sp} │ │ │ │ andcs fp, r0, #2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bcs 0xc6bc0 │ │ │ │ + bcs 0xc6bf8 │ │ │ │ andscs sp, r0, #-1073741765 @ 0xc000003b │ │ │ │ svclt 0x0000e7f1 │ │ │ │ stc2 10, cr15, [r0], {79} @ 0x4f @ │ │ │ │ tstpcs r7, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r7, #64, 6 │ │ │ │ - b 0xfe3c37a4 │ │ │ │ - b 0xfe11a34c │ │ │ │ + b 0xfe3c37dc │ │ │ │ + b 0xfe11a384 │ │ │ │ @ instruction: 0xf01011e1 │ │ │ │ - b 0xfe13e3a0 │ │ │ │ + b 0xfe13e3d8 │ │ │ │ svclt 0x001612e2 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ ldceq 1, cr15, [r9], {160} @ 0xa0 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - blx 0x14adc20 │ │ │ │ + blx 0x14adc58 │ │ │ │ @ instruction: 0xf011fc8c │ │ │ │ svclt 0x001601ff │ │ │ │ @ instruction: 0xf181fab1 │ │ │ │ ldmdbcc r9, {r0, r1, r2, r8, sp} │ │ │ │ andeq pc, r7, ip, ror #6 │ │ │ │ sublt fp, r9, #24, 30 @ 0x60 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ - blx 0xfed6dc38 │ │ │ │ + blx 0xfed6dc70 │ │ │ │ andcs pc, r7, #536870920 @ 0x20000008 │ │ │ │ vpmin.u32 d19, d1, d9 │ │ │ │ svclt 0x0018200f │ │ │ │ @ instruction: 0xf013b252 │ │ │ │ svclt 0x001603ff │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - blcc 0x706c18 │ │ │ │ + blcc 0x706c50 │ │ │ │ andsmi pc, r7, r2, ror #6 │ │ │ │ subslt fp, fp, #24, 30 @ 0x60 │ │ │ │ andsvs pc, pc, r3, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt fp, r2, r3, lsl #4 │ │ │ │ - b 0xfe18301c │ │ │ │ + b 0xfe183054 │ │ │ │ addslt r7, fp, #-1946157053 @ 0x8c000003 │ │ │ │ - blx 0xfedaa690 │ │ │ │ - b 0xfe0fae34 │ │ │ │ - blcc 0x51a3ac │ │ │ │ + blx 0xfedaa6c8 │ │ │ │ + b 0xfe0fae6c │ │ │ │ + blcc 0x51a3e4 │ │ │ │ andslt fp, fp, #128, 4 │ │ │ │ - blx 0xfecea654 │ │ │ │ + blx 0xfecea68c │ │ │ │ ldmdacc r1, {r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8adb200 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2} │ │ │ │ movwcs fp, #2 │ │ │ │ - b 0xfe0cfe0c │ │ │ │ + b 0xfe0cfe44 │ │ │ │ movwcs r7, #61664 @ 0xf0e0 │ │ │ │ stmdacs r0, {r7, r9, ip, sp, pc} │ │ │ │ andcs sp, pc, sp, ror #3 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - b 0xfe0c3f68 │ │ │ │ + b 0xfe0c3fa0 │ │ │ │ addsmi r0, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xfedadcd0 │ │ │ │ + blx 0xfedadd08 │ │ │ │ @ instruction: 0xf100f083 │ │ │ │ ldrshcs r3, [pc], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ addlt r1, r2, r2, lsl r4 │ │ │ │ - blx 0x3be1b6 │ │ │ │ - b 0xfe5ba894 │ │ │ │ + blx 0x3be1ee │ │ │ │ + b 0xfe5ba8cc │ │ │ │ svclt 0x00510f01 │ │ │ │ movwcs r1, #5145 @ 0x1419 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xf8ad0053 │ │ │ │ - b 0xfe5820b4 │ │ │ │ + b 0xfe5820ec │ │ │ │ svclt 0x00520f02 │ │ │ │ andcs r1, r1, #452984832 @ 0x1b000000 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0xf8c0bf48 │ │ │ │ stmdals r1, {r5, r6, r7, r9, sl, fp, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ ldrne fp, [r2], #-130 @ 0xffffff7e │ │ │ │ - b 0xfe57e208 │ │ │ │ + b 0xfe57e240 │ │ │ │ strtle r0, [r4], #-3841 @ 0xfffff0ff │ │ │ │ tstpmi r0, r3, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00a84299 │ │ │ │ - blle 0x843110 │ │ │ │ + blle 0x843148 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ mcrreq 10, 4, lr, r2, cr15 │ │ │ │ svceq 0x0002ea9c │ │ │ │ @ instruction: 0xf50cd411 │ │ │ │ strbmi r4, [r3, #-768]! @ 0xfffffd00 │ │ │ │ ldrne fp, [fp], #-4008 @ 0xfffff058 │ │ │ │ @ instruction: 0xf8addb0b │ │ │ │ @@ -178056,41 +178070,41 @@ │ │ │ │ stmdane r8, {r2, r7, r9, sl, lr}^ │ │ │ │ movweq lr, #11074 @ 0x2b42 │ │ │ │ svceq 0x0002ea93 │ │ │ │ strlt sp, [r0, #-1047] @ 0xfffffbe9 │ │ │ │ mcrmi 1, 0, pc, cr0, cr0, {0} @ │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ cmpmi r2, r9, asr #16 │ │ │ │ - bl 0x1d8f7a0 │ │ │ │ + bl 0x1d8f7d8 │ │ │ │ svclt 0x00bb0202 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrmi r3, [r8], -r0, ror #29 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ movwcs pc, #6916 @ 0x1b04 @ │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf000460a │ │ │ │ - beq 0x1815c0 │ │ │ │ + beq 0x1815f8 │ │ │ │ ldreq r2, [r0], #-256 @ 0xffffff00 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ andseq r4, r0, #201326592 @ 0xc000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ rsbsmi pc, pc, r0 │ │ │ │ andcs r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt r4, r0, #11534336 @ 0xb00000 │ │ │ │ - b 0x10c65f0 │ │ │ │ + b 0x10c6628 │ │ │ │ movwcs r4, #3 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0010c03 │ │ │ │ vst1.16 {d4-d7}, [r3 :256] │ │ │ │ vbic.i32 q10, #36608 @ 0x00008f00 │ │ │ │ andeq r2, r9, #7 │ │ │ │ vst2.8 {d4-d7}, [r1 :64], r8 │ │ │ │ @@ -178125,19 +178139,19 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ strble r0, [fp], #-1040 @ 0xfffffbf0 │ │ │ │ ldmcs pc!, {r4, r7, r9, ip, sp, pc}^ @ │ │ │ │ rscscs fp, pc, r9, lsl #31 │ │ │ │ strcs fp, [r1], #-720 @ 0xfffffd30 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - b 0x11412e4 │ │ │ │ + b 0x114131c │ │ │ │ ldreq r4, [r4], #-515 @ 0xfffffdfd │ │ │ │ andcs fp, r1, #68, 30 @ 0x110 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - blx 0x8b32e0 │ │ │ │ + blx 0x8b3318 │ │ │ │ @ instruction: 0xf1bcfc82 │ │ │ │ svclt 0x00910fff │ │ │ │ vst1.64 {d27-d30}, [pc :64], r2 │ │ │ │ strcs r4, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ andseq fp, r2, #152, 30 @ 0x260 │ │ │ │ ldreq r4, [sl], #-784 @ 0xfffffcf0 │ │ │ │ @@ -178145,35 +178159,35 @@ │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ addslt sp, sl, #184549376 @ 0xb000000 │ │ │ │ svclt 0x00912aff │ │ │ │ vst1.64 {d27-d30}, [pc :64], sl │ │ │ │ strcs r0, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ ldreq fp, [r2], #-3992 @ 0xfffff068 │ │ │ │ - blcs 0xcef2c │ │ │ │ + blcs 0xcef64 │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #8124 @ 0x1fbc │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - bcs 0xb4f24 │ │ │ │ + bcs 0xb4f5c │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0x0612427f │ │ │ │ andeq lr, r2, r0, asr #20 │ │ │ │ movwcs fp, #8068 @ 0x1f84 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r2, r0, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ldrlt fp, [r0], #-657 @ 0xfffffd6f │ │ │ │ svclt 0x009829ff │ │ │ │ - b 0x14aae7c │ │ │ │ - b 0x114eb84 │ │ │ │ + b 0x14aaeb4 │ │ │ │ + b 0x114ebbc │ │ │ │ svclt 0x00824203 │ │ │ │ mvnscs r2, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ sbcslt fp, r2, #580 @ 0x244 │ │ │ │ @@ -178183,85 +178197,85 @@ │ │ │ │ movwmi r0, #41490 @ 0xa212 │ │ │ │ ldmibcs pc!, {r0, r5, r6, r9, sl, lr}^ @ │ │ │ │ sbcslt fp, r9, #580 @ 0x244 │ │ │ │ cmnpeq pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ svclt 0x00984ee0 │ │ │ │ @ instruction: 0xf1b30409 │ │ │ │ - b 0x115e184 │ │ │ │ - b 0x147eb8c │ │ │ │ + b 0x115e1bc │ │ │ │ + b 0x147ebc4 │ │ │ │ svclt 0x00254113 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ streq r1, [fp], -r0, ror #29 │ │ │ │ cmnpmi pc, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ andeq lr, r3, r2, asr #20 │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x14aabf4 │ │ │ │ + blx 0x14aac2c │ │ │ │ strmi pc, [ip, #3202] @ 0xc82 │ │ │ │ svclt 0x0008b510 │ │ │ │ - b 0x14aaf00 │ │ │ │ + b 0x14aaf38 │ │ │ │ svclt 0x00184212 │ │ │ │ - b 0x11432e8 │ │ │ │ + b 0x1143320 │ │ │ │ svclt 0x001e4203 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x491f54 │ │ │ │ - blx 0x14bd5e0 │ │ │ │ + blx 0x491f8c │ │ │ │ + blx 0x14bd618 │ │ │ │ svclt 0x0018fe82 │ │ │ │ strbmi fp, [r6, #713]! @ 0x2c9 │ │ │ │ - b 0x14ae044 │ │ │ │ - blx 0x48af98 │ │ │ │ + b 0x14ae07c │ │ │ │ + blx 0x48afd0 │ │ │ │ svclt 0x001efc83 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ sbcslt r4, r2, #224, 28 @ 0xe00 │ │ │ │ andcs lr, r2, #266240 @ 0x41000 │ │ │ │ strbmi fp, [r1, #-601]! @ 0xfffffda7 │ │ │ │ - b 0x14ae060 │ │ │ │ - blx 0x188d7b8 │ │ │ │ + b 0x14ae098 │ │ │ │ + blx 0x188d7f0 │ │ │ │ @ instruction: 0xf08cfc83 │ │ │ │ tstcs r1, pc, ror ip │ │ │ │ @ instruction: 0xf8c0bf18 │ │ │ │ - b 0x1485f98 │ │ │ │ + b 0x1485fd0 │ │ │ │ svclt 0x00184123 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4c13ea4f │ │ │ │ movwmi pc, #29507 @ 0x7343 @ │ │ │ │ svclt 0x001f428b │ │ │ │ movwcs r1, #5065 @ 0x13c9 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - blx 0x18ae070 │ │ │ │ + blx 0x18ae0a8 │ │ │ │ sbclt pc, r8, #140 @ 0x8c │ │ │ │ - b 0x1146848 │ │ │ │ + b 0x1146880 │ │ │ │ andcs r6, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blle 0x848c58 │ │ │ │ + blle 0x848c90 │ │ │ │ svccc 0x0080f5b2 │ │ │ │ tstcs r1, r2, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x74906c │ │ │ │ + blle 0x7490a4 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf082bf29 │ │ │ │ - b 0xfe14f274 │ │ │ │ + b 0xfe14f2ac │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r3], r3 │ │ │ │ tstcs r1, pc, ror r3 │ │ │ │ @ instruction: 0xf8c0bf28 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs r1, r0, ror r7 │ │ │ │ - blcs 0xc6c9c │ │ │ │ + blcs 0xc6cd4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldrmi sp, [r3], -r4, ror #21 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -178272,35 +178286,35 @@ │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ movwcs fp, #3882 @ 0xf2a │ │ │ │ @ instruction: 0xf6cf041b │ │ │ │ addslt r7, r2, #-67108861 @ 0xfc000003 │ │ │ │ tstcs r1, r4, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x11468e8 │ │ │ │ + b 0x1146920 │ │ │ │ andcs r0, r0, #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addsmi fp, r1, #268435457 @ 0x10000001 │ │ │ │ tstcs r1, lr, lsl pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xbe61c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xbe654 │ │ │ │ svclt 0x0018b219 │ │ │ │ rscvc lr, r2, #140, 20 @ 0x8c000 │ │ │ │ svclt 0x001e4299 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ addslt r7, r2, #65280 @ 0xff00 │ │ │ │ - b 0xfe3ee17c │ │ │ │ + b 0xfe3ee1b4 │ │ │ │ smlattcs r0, r3, r3, r7 │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cdpne 6, 1, cr4, cr9, cr4, {4} │ │ │ │ - blle 0x2cfd78 │ │ │ │ + blle 0x2cfdb0 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdblt r1!, {r8, r9, sp}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @@ -178357,23 +178371,23 @@ │ │ │ │ andlt r4, r0, #1048576 @ 0x100000 │ │ │ │ ldrbmi r1, [r0, -r9, lsl #8]! │ │ │ │ rscsne pc, pc, #0 │ │ │ │ @ instruction: 0xf0010a03 │ │ │ │ @ instruction: 0xf0821cff │ │ │ │ @ instruction: 0xf0033080 │ │ │ │ @ instruction: 0xf1b013ff │ │ │ │ - b 0x148283c │ │ │ │ + b 0x1482874 │ │ │ │ @ instruction: 0xf08c2211 │ │ │ │ @ instruction: 0xf0833c80 │ │ │ │ @ instruction: 0xf16c3380 │ │ │ │ @ instruction: 0xf0021c80 │ │ │ │ @ instruction: 0xf1b312ff │ │ │ │ @ instruction: 0xf0201380 │ │ │ │ @ instruction: 0xf0822180 │ │ │ │ - b 0xfe0cb05c │ │ │ │ + b 0xfe0cb094 │ │ │ │ @ instruction: 0xf0230003 │ │ │ │ @ instruction: 0xf1622380 │ │ │ │ @ instruction: 0xf0001280 │ │ │ │ stmiane r9, {r7, sp}^ │ │ │ │ andeq lr, r1, r0, lsl #21 │ │ │ │ orrcs pc, r0, ip, lsr #32 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ @@ -178387,205 +178401,205 @@ │ │ │ │ strne fp, [fp], #-514 @ 0xfffffdfe │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf181fa03 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ pkhbtmi fp, r4, r0, lsl #8 │ │ │ │ strne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ - b 0xfe5447f4 │ │ │ │ + b 0xfe54482c │ │ │ │ strle r0, [r9, #-3840] @ 0xfffff100 │ │ │ │ svceq 0x0001ea92 │ │ │ │ tstcs r1, pc, asr pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr12, {6} │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rscvc lr, r2, r1, lsl #21 │ │ │ │ - b 0xfe584b34 │ │ │ │ + b 0xfe584b6c │ │ │ │ strle r0, [r9, #-3841] @ 0xfffff0ff │ │ │ │ svceq 0x0004ea93 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1fc860 │ │ │ │ + blmi 0x1fc898 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ ldmdane r2, {r0, sl, ip}^ │ │ │ │ tsteq r4, r3, asr #22 │ │ │ │ svceq 0x0001ea93 │ │ │ │ ldrmi sp, [r0], -r5, lsl #8 │ │ │ │ - blmi 0x1fc884 │ │ │ │ + blmi 0x1fc8bc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - b 0xfe5904d8 │ │ │ │ + b 0xfe590510 │ │ │ │ ldrbtle r0, [r6], #3844 @ 0xf04 │ │ │ │ strcs r1, [r1], #-2011 @ 0xfffff825 │ │ │ │ smlabbmi r0, r3, r0, pc @ │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ bicmi r4, r9, #1744830467 @ 0x68000003 │ │ │ │ @ instruction: 0xf85d4610 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi fp, [r3], -r2, asr #5 │ │ │ │ strlt fp, [r0, #-712] @ 0xfffffd38 │ │ │ │ vsubl.u8 q10, d19, d2 │ │ │ │ svclt 0x008c2c07 │ │ │ │ - bne 0xfe0c4f8c │ │ │ │ + bne 0xfe0c4fc4 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ - b 0x1481fd0 │ │ │ │ - b 0x10d1fb0 │ │ │ │ + b 0x1482008 │ │ │ │ + b 0x10d1fe8 │ │ │ │ vaddl.u8 q10, d1, d2 │ │ │ │ cdpeq 2, 0, cr4, cr9, cr7, {0} │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - b 0x114f1ac │ │ │ │ + b 0x114f1e4 │ │ │ │ svclt 0x008c020e │ │ │ │ - bne 0xff3050ec │ │ │ │ + bne 0xff305124 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc90e │ │ │ │ + blx 0x1fc946 │ │ │ │ strmi fp, [r3], -r2, asr #4 │ │ │ │ vhsub.u8 , , q4 │ │ │ │ addmi r2, r2, #1792 @ 0x700 │ │ │ │ svclt 0x00ccb500 │ │ │ │ - bne 0xfe0c4fec │ │ │ │ + bne 0xfe0c5024 │ │ │ │ andcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ svclt 0x00cc4562 │ │ │ │ @ instruction: 0x0c0ceba2 │ │ │ │ @ instruction: 0x0c02ebac │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ andmi lr, ip, r0, asr #20 │ │ │ │ - b 0x113f814 │ │ │ │ + b 0x113f84c │ │ │ │ vqsub.u8 d20, d1, d12 │ │ │ │ - b 0x11517f0 │ │ │ │ + b 0x1151828 │ │ │ │ vhsub.u8 d16, d3, d14 │ │ │ │ strbmi r4, [r6, #3591]! @ 0xe07 │ │ │ │ @ instruction: 0x6323ea4f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ - bl 0xfec6e718 │ │ │ │ - bl 0xfebc181c │ │ │ │ + bl 0xfec6e750 │ │ │ │ + bl 0xfebc1854 │ │ │ │ addmi r0, fp, #3584 @ 0xe00 │ │ │ │ - bne 0x172e724 │ │ │ │ - b 0x13c531c │ │ │ │ - b 0x13c1804 │ │ │ │ + bne 0x172e75c │ │ │ │ + b 0x13c5354 │ │ │ │ + b 0x13c183c │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addlt r4, r2, #3145728 @ 0x300000 │ │ │ │ stceq 2, cr11, [r9], {136} @ 0x88 │ │ │ │ - b 0x148f220 │ │ │ │ + b 0x148f258 │ │ │ │ svclt 0x008c4313 │ │ │ │ - bne 0xfe0c5060 │ │ │ │ + bne 0xfe0c5098 │ │ │ │ svclt 0x008c428b │ │ │ │ - bne 0xff30518c │ │ │ │ + bne 0xff3051c4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ strmi fp, [r3], -r2, lsl #4 │ │ │ │ addmi fp, r2, #8, 4 @ 0x80000000 │ │ │ │ - bne 0x4ee76c │ │ │ │ + bne 0x4ee7a4 │ │ │ │ ldrne r1, [sl], #-2688 @ 0xfffff580 │ │ │ │ addsmi r1, sl, #184549376 @ 0xb000000 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ - bne 0xff5ae77c │ │ │ │ + bne 0xff5ae7b4 │ │ │ │ tstmi r9, #634880 @ 0x9b000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andle r4, r3, #268435464 @ 0x10000008 │ │ │ │ - bl 0x1905160 │ │ │ │ + bl 0x1905198 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ - bl 0x1905088 │ │ │ │ + bl 0x19050c0 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ strbne r1, [fp, r2, asr #15] │ │ │ │ - bl 0x1d8f278 │ │ │ │ - ble 0x281880 │ │ │ │ - bl 0x194517c │ │ │ │ + bl 0x1d8f2b0 │ │ │ │ + ble 0x2818b8 │ │ │ │ + bl 0x19451b4 │ │ │ │ andcs r0, r0, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bl 0x19850ac │ │ │ │ + bl 0x19850e4 │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x6c10ea4f │ │ │ │ sbclt r0, r3, #10, 28 @ 0xa0 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ - blx 0x3ca0c6 │ │ │ │ - blx 0x18bb0b4 │ │ │ │ - blx 0x1bdab6 │ │ │ │ + blx 0x3ca0fe │ │ │ │ + blx 0x18bb0ec │ │ │ │ + blx 0x1bdaee │ │ │ │ vmull.u8 , d0, d12 │ │ │ │ vsubw.u8 q10, , d7 │ │ │ │ vaddl.u8 q9, d1, d7 │ │ │ │ - blx 0x44ecde │ │ │ │ - blx 0x1ba8c6 │ │ │ │ - b 0x13faccc │ │ │ │ - b 0x110e8cc │ │ │ │ + blx 0x44ed16 │ │ │ │ + blx 0x1ba8fe │ │ │ │ + b 0x13fad04 │ │ │ │ + b 0x110e904 │ │ │ │ andcs r4, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ sublt fp, r2, #-1342177276 @ 0xb0000004 │ │ │ │ stcmi 3, cr15, [r7], {64} @ 0x40 │ │ │ │ vrshl.u8 d27, d0, d0 │ │ │ │ - blx 0x54a10a │ │ │ │ + blx 0x54a142 │ │ │ │ strne pc, [r3], -r3, lsl #4 │ │ │ │ andmi pc, r7, r1, asr #6 │ │ │ │ - blx 0x7eb342 │ │ │ │ + blx 0x7eb37a │ │ │ │ @ instruction: 0xf341fc00 │ │ │ │ - blx 0x84691e │ │ │ │ - blx 0x8ba904 │ │ │ │ - b 0x117db38 │ │ │ │ + blx 0x846956 │ │ │ │ + blx 0x8ba93c │ │ │ │ + b 0x117db70 │ │ │ │ strne r4, [sl], -r0 │ │ │ │ vqrdmlah.s d15, d2, d3 │ │ │ │ tstmi r3, ip, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fca96 │ │ │ │ + blx 0x1fcace │ │ │ │ stceq 6, cr4, [r2], {11} │ │ │ │ addlt r0, r0, #2304 @ 0x900 │ │ │ │ - blx 0x16b39a │ │ │ │ - blx 0x1bad36 │ │ │ │ + blx 0x16b3d2 │ │ │ │ + blx 0x1bad6e │ │ │ │ andcs pc, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x4d014a │ │ │ │ - blx 0x5ba946 │ │ │ │ + blx 0x4d0182 │ │ │ │ + blx 0x5ba97e │ │ │ │ movwcs pc, #305 @ 0x131 @ │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, sl, #805306372 @ 0x30000004 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ addslt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x14abd74 │ │ │ │ + blx 0x14abdac │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ @ instruction: 0xf3412c07 │ │ │ │ - b 0x148f1a0 │ │ │ │ + b 0x148f1d8 │ │ │ │ svclt 0x00026321 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ andle r1, r5, r0, ror #29 │ │ │ │ svceq 0x0000f1be │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0080f11c │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xbe870 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xbe8a8 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcd006 │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0080f112 │ │ │ │ andcs fp, r1, #2, 30 │ │ │ │ @@ -178602,19 +178616,19 @@ │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcb86 │ │ │ │ - blx 0x14abe54 │ │ │ │ + blx 0x1fcbbe │ │ │ │ + blx 0x14abe8c │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ - b 0x148f23c │ │ │ │ + b 0x148f274 │ │ │ │ vcgt.u8 d22, d1, d17 │ │ │ │ svclt 0x00132c07 │ │ │ │ tstcs r1, r9, asr #4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x0008b249 │ │ │ │ @ instruction: 0xf11c217f │ │ │ │ svclt 0x00110f80 │ │ │ │ @@ -178644,15 +178658,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ addlt fp, r2, sl, lsl #4 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0x4321ea4f │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - bcs 0xf2ac4 │ │ │ │ + bcs 0xf2afc │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf513b20a │ │ │ │ svclt 0x00024f00 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ strdle r7, [r3], -pc @ │ │ │ │ svclt 0x00bc2b00 │ │ │ │ @@ -178680,15 +178694,15 @@ │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x000b4f00 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ rscvc lr, r1, r1, lsl #21 │ │ │ │ - bl 0xfe8c734c │ │ │ │ + bl 0xfe8c7384 │ │ │ │ svclt 0x000870e1 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x00054f00 │ │ │ │ @ instruction: 0xf06f2201 │ │ │ │ @@ -178712,183 +178726,183 @@ │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1b34684 │ │ │ │ svclt 0x00084f00 │ │ │ │ andle r2, r7, r0, lsl #20 │ │ │ │ - bl 0x198f508 │ │ │ │ + bl 0x198f540 │ │ │ │ andcs r0, r0, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15df4 │ │ │ │ + bl 0xfec15e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7790ff8 │ │ │ │ - blx 0xfecfe694 │ │ │ │ + blx 0xfecfe65c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e20 │ │ │ │ + bl 0xfec15e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - mcr2 7, 3, pc, cr2, cr9, {3} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr9, {3} @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e54 │ │ │ │ + bl 0xfec15e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - mcr2 7, 2, pc, cr8, cr9, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr12, cr9, {3} @ │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e80 │ │ │ │ + bl 0xfec15eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 1, pc, cr0, cr9, {3} │ │ │ │ + mrc2 7, 0, pc, cr4, cr9, {3} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15eb8 │ │ │ │ + bl 0xfec15ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 0, pc, cr4, cr9, {3} │ │ │ │ + ldc2l 7, cr15, [r8, #484]! @ 0x1e4 │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15ee8 │ │ │ │ + bl 0xfec15f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - mcr2 7, 2, pc, cr10, cr9, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr14, cr9, {3} @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15f28 │ │ │ │ + bl 0xfec15f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - mcr2 7, 1, pc, cr10, cr9, {3} @ │ │ │ │ + mcr2 7, 0, pc, cr14, cr9, {3} @ │ │ │ │ strmi r1, [r1], -r0, asr #15 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r6, r5, sp, lsl #16 │ │ │ │ strvc lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ stmiavs sp, {r0, r8, sl, ip, pc}^ │ │ │ │ ldmdami pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ movwgt lr, #10704 @ 0x29d0 │ │ │ │ stmdbcs r7, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strls r0, [r3, #-3117] @ 0xfffff3d3 │ │ │ │ - b 0x1326180 │ │ │ │ - b 0x14811a0 │ │ │ │ + b 0x13261b8 │ │ │ │ + b 0x14811d8 │ │ │ │ @ instruction: 0xf0034817 │ │ │ │ @ instruction: 0xf4084b7f │ │ │ │ - b 0x1490f88 │ │ │ │ - b 0x14895ec │ │ │ │ - b 0x130a5e8 │ │ │ │ + b 0x1490fc0 │ │ │ │ + b 0x1489624 │ │ │ │ + b 0x130a620 │ │ │ │ strls r0, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ stmdbcs r7, {r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x14a61a4 │ │ │ │ - b 0x1390e14 │ │ │ │ + b 0x14a61dc │ │ │ │ + b 0x1390e4c │ │ │ │ vst2.8 {d0,d2}, [r8], r9 │ │ │ │ - b 0x1310fa8 │ │ │ │ + b 0x1310fe0 │ │ │ │ @ instruction: 0xf40a0b08 │ │ │ │ vmvn.i16 q10, #57088 @ 0xdf00 │ │ │ │ stmiavs sp, {r0, r1, r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0x2601e9d1 │ │ │ │ ldrbeq pc, [pc, r7]! @ │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ - bmi 0x20baddc │ │ │ │ + bmi 0x20bae14 │ │ │ │ @ instruction: 0xf0029d01 │ │ │ │ - b 0x1310fcc │ │ │ │ + b 0x1311004 │ │ │ │ vst2.8 {d0,d2}, [lr], r8 │ │ │ │ - b 0x14927d4 │ │ │ │ + b 0x149280c │ │ │ │ @ instruction: 0xf0054815 │ │ │ │ vst3. {d0,d2,d4}, [r8 :256] │ │ │ │ - b 0x1210fe0 │ │ │ │ - b 0x1300220 │ │ │ │ - b 0x1480e0c │ │ │ │ + b 0x1211018 │ │ │ │ + b 0x1300258 │ │ │ │ + b 0x1480e44 │ │ │ │ vmov.i8 d20, #230 @ 0xe6 │ │ │ │ strls r2, [r1, #-2311] @ 0xfffff6f9 │ │ │ │ stmdbeq r9, {r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf40e0c1d │ │ │ │ - b 0x13127fc │ │ │ │ + b 0x1312834 │ │ │ │ @ instruction: 0xf00c0e0e │ │ │ │ - b 0x1481604 │ │ │ │ - b 0x1309e7c │ │ │ │ + b 0x148163c │ │ │ │ + b 0x1309eb4 │ │ │ │ vst2.8 {d6,d8}, [ip], r5 │ │ │ │ stcls 12, cr4, [r3, #-508] @ 0xfffffe04 │ │ │ │ stmdbeq ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4c04ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbedf0 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbee28 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ - ldcleq 0, cr15, [pc], #24 @ 0xbee40 │ │ │ │ - b 0x13c1704 │ │ │ │ + ldcleq 0, cr15, [pc], #24 @ 0xbee78 │ │ │ │ + b 0x13c173c │ │ │ │ @ instruction: 0xf4066c05 │ │ │ │ stcls 6, cr4, [r1, #-508] @ 0xfffffe04 │ │ │ │ streq lr, [r6], -ip, asr #20 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbee10 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbee48 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0x2c04ea4f │ │ │ │ @ instruction: 0xf40c0c24 │ │ │ │ - b 0x128204c │ │ │ │ + b 0x1282084 │ │ │ │ svcls 0x00026404 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ andseq r6, pc, #15 │ │ │ │ vst3.8 {d0-d2}, [r7 :64], fp │ │ │ │ vst1.16 {d0}, [r3 :256] │ │ │ │ - b 0x137fc64 │ │ │ │ + b 0x137fc9c │ │ │ │ subvs r0, pc, r7, lsl #14 │ │ │ │ ldceq 2, cr0, [r2], {23} │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ strvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ rsbseq pc, pc, #117440512 @ 0x7000000 │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ @@ -178906,31 +178920,31 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib r0, {r0, r2, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d08401 │ │ │ │ stmdavs sl, {r2, r3, sp, lr, pc} │ │ │ │ ldrmi lr, [r8, -pc, asr #20] │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - ldrteq r6, [pc], #-2254 @ 0xbeed0 │ │ │ │ - b 0x1299100 │ │ │ │ + ldrteq r6, [pc], #-2254 @ 0xbef08 │ │ │ │ + b 0x1299138 │ │ │ │ andvs r4, pc, r5, lsl r7 @ │ │ │ │ ldrmi lr, [lr, -pc, asr #20] │ │ │ │ - b 0x122b994 │ │ │ │ - ldrteq r4, [pc], #-1288 @ 0xbeee4 │ │ │ │ + b 0x122b9cc │ │ │ │ + ldrteq r4, [pc], #-1288 @ 0xbef1c │ │ │ │ ldrmi lr, [r4, -r7, asr #20] │ │ │ │ - b 0x1497028 │ │ │ │ + b 0x1497060 │ │ │ │ adclt r4, r4, #28, 14 @ 0x700000 │ │ │ │ strmi lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ - b 0x127fff4 │ │ │ │ + b 0x128002c │ │ │ │ addvs r4, pc, r2, lsl r7 @ │ │ │ │ addslt r0, r2, #14080 @ 0x3700 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x1280004 │ │ │ │ + b 0x128003c │ │ │ │ addslt r4, fp, #4980736 @ 0x4c0000 │ │ │ │ - b 0x119724c │ │ │ │ + b 0x1197284 │ │ │ │ andvs r4, r5, r6, lsl #6 │ │ │ │ andmi lr, r1, #192, 18 @ 0x300000 │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -178945,142 +178959,142 @@ │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r8, sl, lr}^ │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ - beq 0xa42368 │ │ │ │ + beq 0xa423a0 │ │ │ │ cdpmi 0, 7, cr15, cr15, cr5, {0} │ │ │ │ ldrbtmi pc, [pc], -r6, lsl #8 @ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ strcs pc, [r7], -r4, asr #7 │ │ │ │ - b 0x1242010 │ │ │ │ + b 0x1242048 │ │ │ │ vst1.8 {d0-d2}, [r4], lr │ │ │ │ vmvn.i32 q10, #11468800 @ 0x00af0000 │ │ │ │ teqmi r4, #7, 28 @ 0x70 │ │ │ │ ldrbtmi pc, [pc], -r3 @ │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vnmlami.f32 s28, s4, s30 │ │ │ │ @ instruction: 0xf40e0c1f │ │ │ │ - b 0x125299c │ │ │ │ + b 0x12529d4 │ │ │ │ @ instruction: 0xf002060e │ │ │ │ - beq 0x542ba4 │ │ │ │ + beq 0x542bdc │ │ │ │ vmlsvs.f32 s28, s14, s28 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ vmlsmi.f32 s28, s10, s30 │ │ │ │ cdpeq 4, 7, cr15, cr15, cr14, {0} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vmlscs.f32 s28, s6, s30 │ │ │ │ vst3.8 {d0-d2}, [lr :64], fp │ │ │ │ @ instruction: 0xf4030e7f │ │ │ │ - b 0x123fdcc │ │ │ │ + b 0x123fe04 │ │ │ │ tstmi sl, #14680064 @ 0xe00000 │ │ │ │ vmlscs.f32 s28, s10, s30 │ │ │ │ @ instruction: 0xf40e0c2b │ │ │ │ @ instruction: 0x432c057f │ │ │ │ - b 0x13d711c │ │ │ │ + b 0x13d7154 │ │ │ │ andvs r6, ip, r3, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stmdavs r6, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ stmdavs r2, {r0, r2, r3, r6, fp, sp, lr} │ │ │ │ stmdavs fp, {r2, r4, r5, sl, fp} │ │ │ │ - b 0x11c009c │ │ │ │ + b 0x11c00d4 │ │ │ │ andvs r4, ip, r2, lsl r4 │ │ │ │ addslt r0, r2, #44, 24 @ 0x2c00 │ │ │ │ andmi lr, r6, #270336 @ 0x42000 │ │ │ │ - b 0x11c00ac │ │ │ │ + b 0x11c00e4 │ │ │ │ addslt r4, fp, #318767104 @ 0x13000000 │ │ │ │ - b 0x1197154 │ │ │ │ + b 0x119718c │ │ │ │ andvs r4, r2, r5, lsl #6 │ │ │ │ subvs fp, r3, r0, ror ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs fp, {r1, fp, sp, lr} │ │ │ │ stmvs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - b 0x1499364 │ │ │ │ + b 0x149939c │ │ │ │ andls r2, r0, #3, 28 @ 0x30 │ │ │ │ andgt lr, r2, #3424256 @ 0x344000 │ │ │ │ vst3.32 @ instruction: 0xf48efa1f │ │ │ │ - b 0x14a4060 │ │ │ │ + b 0x14a4098 │ │ │ │ stmdavs ip, {r0, r1, r4, r8, fp, sp}^ │ │ │ │ - blcs 0x3f999c │ │ │ │ + blcs 0x3f99d4 │ │ │ │ stmdacs r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bcs 0x7f99a4 │ │ │ │ - b 0x1499184 │ │ │ │ - blx 0x88a880 │ │ │ │ + bcs 0x7f99dc │ │ │ │ + b 0x14991bc │ │ │ │ + blx 0x88a8b8 │ │ │ │ @ instruction: 0xf40afb8b │ │ │ │ - blx 0x891a74 │ │ │ │ - blx 0x8bd29c │ │ │ │ + blx 0x891aac │ │ │ │ + blx 0x8bd2d4 │ │ │ │ strls pc, [r4], #-1166 @ 0xfffffb72 │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf084 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf0bc @ │ │ │ │ stmdavs ip, {r0, r1, sl, ip, pc}^ │ │ │ │ vnmlacs.f32 s28, s4, s30 │ │ │ │ cdpmi 4, 7, cr15, cr15, cr14, {0} │ │ │ │ ldmdbcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf098 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf0d0 @ │ │ │ │ ldmibeq pc!, {r0, r2, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blmi 0x20bb0d4 │ │ │ │ + blmi 0x20bb10c │ │ │ │ @ instruction: 0x2c1cea4f │ │ │ │ - b 0x13a40c0 │ │ │ │ + b 0x13a40f8 │ │ │ │ strls r0, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ stmdbvs ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldcleq 0, cr15, [pc], #28 @ 0xbf0d4 │ │ │ │ - b 0x12e60bc │ │ │ │ + ldcleq 0, cr15, [pc], #28 @ 0xbf10c │ │ │ │ + b 0x12e60f4 │ │ │ │ @ instruction: 0xf002080c │ │ │ │ - beq 0x5522c0 │ │ │ │ + beq 0x5522f8 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vnmlavs.f32 s28, s14, s30 │ │ │ │ andvs lr, r2, #72, 20 @ 0x48000 │ │ │ │ ldmeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - b 0x13e60e0 │ │ │ │ + b 0x13e6118 │ │ │ │ @ instruction: 0xf0034c0e │ │ │ │ @ instruction: 0xf0064e7f │ │ │ │ - b 0x11c1ce0 │ │ │ │ + b 0x11c1d18 │ │ │ │ stcls 8, cr0, [r3], {8} │ │ │ │ - b 0x1441958 │ │ │ │ + b 0x1441990 │ │ │ │ stcls 14, cr0, [r4], {4} │ │ │ │ movwvs lr, #14920 @ 0x3a48 │ │ │ │ - beq 0x379a08 │ │ │ │ + beq 0x379a40 │ │ │ │ @ instruction: 0xf004684c │ │ │ │ stcls 8, cr4, [r5], {127} @ 0x7f │ │ │ │ stmdaeq r4, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1499238 │ │ │ │ + b 0x1499270 │ │ │ │ @ instruction: 0x9c012b14 │ │ │ │ - bvs 0x3b9a38 │ │ │ │ - blvs 0x679a50 │ │ │ │ + bvs 0x3b9a70 │ │ │ │ + blvs 0x679a88 │ │ │ │ stmdami fp, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x239a58 │ │ │ │ - bleq 0x20bc14c │ │ │ │ + blcs 0x239a90 │ │ │ │ + bleq 0x20bc184 │ │ │ │ stmdbeq fp, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ andls pc, r0, r1, asr #17 │ │ │ │ stmdbmi r7, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x11c19e4 │ │ │ │ + b 0x11c1a1c │ │ │ │ vst2.8 {d0,d2}, [r5], r9 │ │ │ │ - b 0x1300734 │ │ │ │ + b 0x130076c │ │ │ │ subvs r0, sp, r5, lsl #10 │ │ │ │ vmvn.i32 d16, #64768 @ 0x0000fd00 │ │ │ │ vst1.8 {d4}, [r5], r7 │ │ │ │ - b 0x13c0744 │ │ │ │ + b 0x13c077c │ │ │ │ @ instruction: 0x432a0707 │ │ │ │ addvs r6, sl, pc, asr #1 │ │ │ │ andeq r9, sl, #0, 18 │ │ │ │ vst1.8 {d0-d1}, [r2], ip │ │ │ │ vst1.16 {d0-d3}, [r4 :256] │ │ │ │ tstmi r3, #2130706432 @ 0x7f000000 │ │ │ │ vaddl.u8 q11, d1, d3 │ │ │ │ - b 0x144fd84 │ │ │ │ + b 0x144fdbc │ │ │ │ eorseq r0, r3, #3, 28 @ 0x30 │ │ │ │ cmnpeq pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ strmi pc, [r7], -r6, asr #7 │ │ │ │ streq lr, [r4], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r6], -r8, asr #20 │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ @@ -179092,19 +179106,19 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x8c02e9d0 │ │ │ │ strpl lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x7600e9d0 │ │ │ │ mcr2 10, 4, pc, cr8, cr15, {0} @ │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ vmlsmi.f32 s28, s10, s28 │ │ │ │ - streq pc, [pc, #-879] @ 0xbee49 │ │ │ │ + streq pc, [pc, #-879] @ 0xbee81 │ │ │ │ and pc, r0, r1, asr #17 │ │ │ │ ldrmi lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0x8972f8 │ │ │ │ - b 0x123c7f8 │ │ │ │ + blx 0x897330 │ │ │ │ + b 0x123c830 │ │ │ │ vrshl.u32 d20, d4, d15 │ │ │ │ addvs r0, sp, pc, lsl #8 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ adcslt r6, r9, #204 @ 0xcc │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ adcslt r6, r1, #1 │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ @@ -179130,213 +179144,213 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0x3700e9d0 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ @ instruction: 0x2c15ea4f │ │ │ │ - b 0x147fb08 │ │ │ │ + b 0x147fb40 │ │ │ │ @ instruction: 0xf0052a14 │ │ │ │ - b 0x1492c54 │ │ │ │ + b 0x1492c8c │ │ │ │ strbtmi r2, [r0], r4, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-1034 @ 0xbf260 @ │ │ │ │ - ldclmi 4, cr15, [pc], #-48 @ 0xbf234 │ │ │ │ + ldrbtmi pc, [pc], #-1034 @ 0xbf298 @ │ │ │ │ + ldclmi 4, cr15, [pc], #-48 @ 0xbf26c │ │ │ │ streq lr, [ip, #-2638] @ 0xfffff5b2 │ │ │ │ - b 0x116bd44 │ │ │ │ + b 0x116bd7c │ │ │ │ @ instruction: 0xf0070c04 │ │ │ │ tstmi r6, #-268435441 @ 0xf000000f │ │ │ │ - blx 0x882b60 │ │ │ │ - b 0x14bd8a0 │ │ │ │ - b 0x120aa9c │ │ │ │ + blx 0x882b98 │ │ │ │ + b 0x14bd8d8 │ │ │ │ + b 0x120aad4 │ │ │ │ @ instruction: 0xf0034502 │ │ │ │ - b 0x12ffe84 │ │ │ │ - b 0x1240294 │ │ │ │ + b 0x12ffebc │ │ │ │ + b 0x12402cc │ │ │ │ vrsubhn.i16 d22, , q4 │ │ │ │ vst1.8 {d4-d7}, [lr], r7 │ │ │ │ tstmi r5, #2032 @ 0x7f0 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vmla.i q11, , d1[3] │ │ │ │ andvs r4, lr, r7, lsl #4 │ │ │ │ mrceq 2, 0, r0, cr11, cr9, {0} │ │ │ │ strvs lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ - b 0x114ff3c │ │ │ │ + b 0x114ff74 │ │ │ │ andvs r4, r1, r3, lsl #6 │ │ │ │ andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldmib r0, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r9, sl, lr}^ │ │ │ │ adcslt r5, r2, #0, 6 │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ tstmi r6, #274432 @ 0x43000 │ │ │ │ stceq 0, cr6, [fp], #-300 @ 0xfffffed4 │ │ │ │ adclt r6, r2, #10 │ │ │ │ - b 0x1140360 │ │ │ │ - b 0x118fb0c │ │ │ │ + b 0x1140398 │ │ │ │ + b 0x118fb44 │ │ │ │ stmib r0, {r2, r4, r8, r9, lr}^ │ │ │ │ ldcllt 3, cr2, [r0], #-0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5a04603 │ │ │ │ @ instruction: 0xf1a33080 │ │ │ │ - bcs 0xffb38 │ │ │ │ + bcs 0xffb70 │ │ │ │ stmdacs r3, {r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r1, r4, pc @ │ │ │ │ - blcs 0x4c7324 │ │ │ │ + blcs 0x4c735c │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34df90 │ │ │ │ + blcs 0x34dfc8 │ │ │ │ vtst.8 d29, d10, d5 │ │ │ │ - vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ teqlt r3, r0, asr #24 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ - bl 0x14e4ec │ │ │ │ + bl 0x14e524 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ bicmi r0, r0, #4, 24 @ 0x400 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165a8 │ │ │ │ + bl 0xfec165e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ - blmi 0x17f870 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0x17f8a8 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf17c9000 │ │ │ │ svclt 0x0000f86b │ │ │ │ - eorseq sl, r3, r4, asr #14 │ │ │ │ + eorseq sl, r3, ip, asr r7 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9b0 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34e02c │ │ │ │ + blcs 0x34e064 │ │ │ │ vadd.i8 d29, d10, d11 │ │ │ │ - vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ stmdacs r1, {r0, r1, r5} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ vmla.f q8, q0, d0[2] │ │ │ │ stmdacs r1, {r0, r7} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1662c │ │ │ │ + bl 0xfec16664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r4], -r8, lsl #16 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf1a84617 │ │ │ │ - blcs 0x101484 │ │ │ │ + blcs 0x1014bc │ │ │ │ ldrtmi sp, [r0], -lr │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ @ instruction: 0xf5a4b9a8 │ │ │ │ strbmi r5, [r0], -r8, lsl #6 │ │ │ │ sbcvs pc, r4, #12779520 @ 0xc30000 │ │ │ │ stcvc 8, cr15, [r8], #784 @ 0x310 │ │ │ │ ldcpl 8, cr15, [r8], #784 @ 0x310 │ │ │ │ - ldc2 7, cr15, [r6], #-496 @ 0xfffffe10 │ │ │ │ - blx 0xfef7d298 │ │ │ │ + ldc2 7, cr15, [sl], {124} @ 0x7c │ │ │ │ + blx 0xfe87d2d0 │ │ │ │ strble r0, [ip, #259]! @ 0x103 │ │ │ │ strcs r0, [r2, #-3771] @ 0xfffff145 │ │ │ │ svclt 0x00082b07 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ vabd.s8 q15, , │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ - blmi 0x13f544 │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ + blmi 0x13f57c │ │ │ │ @ instruction: 0xf1b32241 │ │ │ │ - svclt 0x0000fa39 │ │ │ │ - eorseq sl, r3, r0, asr r7 │ │ │ │ + svclt 0x0000fa3d │ │ │ │ + eorseq sl, r3, r8, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec166a0 │ │ │ │ + bl 0xfec166d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, asr r1 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x42e910 │ │ │ │ + bcs 0x42e948 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x1cdcf8 │ │ │ │ - blcs 0x5358a0 │ │ │ │ + bcs 0x1cdd30 │ │ │ │ + blcs 0x5358d8 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff96f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x10dd40 │ │ │ │ - blcc 0x675588 │ │ │ │ + bcs 0x10dd78 │ │ │ │ + blcc 0x6755c0 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x66e95c │ │ │ │ + blcs 0x66e994 │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8ae970 │ │ │ │ + blcs 0x8ae9a8 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - orrvs pc, r8, r5, asr #4 │ │ │ │ + asrvs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xffa0f17b │ │ │ │ - eorseq sl, r3, r0, ror #14 │ │ │ │ + eorseq sl, r3, r8, ror r7 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16768 │ │ │ │ + bl 0xfec167a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf0193810 │ │ │ │ ldrtmi pc, [fp], -r7, ror #17 @ │ │ │ │ @@ -179347,63 +179361,63 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ addlt r4, r5, r0, lsl #13 │ │ │ │ @ instruction: 0x27ff4670 │ │ │ │ @ instruction: 0xf0019200 │ │ │ │ andcc r0, r1, #805306368 @ 0x30000000 │ │ │ │ stcls 8, cr0, [lr], {137} @ 0x89 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bls 0x4a39c0 │ │ │ │ + bls 0x4a39f8 │ │ │ │ strls r4, [r1], #-1649 @ 0xfffff98f │ │ │ │ stcls 2, cr9, [r1], {2} │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ stceq 1, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ vpmax.s8 d15, d14, d7 │ │ │ │ - blx 0xa8f654 │ │ │ │ - blx 0x2bc9e8 │ │ │ │ + blx 0xa8f68c │ │ │ │ + blx 0x2bca20 │ │ │ │ msrmi CPSR_sc, #12, 8 @ 0xc000000 │ │ │ │ - blx 0x1a65e0 │ │ │ │ + blx 0x1a6618 │ │ │ │ eormi pc, r5, r6, lsl #22 │ │ │ │ - blx 0x9a65e0 │ │ │ │ - blx 0x9fde14 │ │ │ │ - b 0x11fc620 │ │ │ │ - b 0x11c0618 │ │ │ │ + blx 0x9a6618 │ │ │ │ + blx 0x9fde4c │ │ │ │ + b 0x11fc658 │ │ │ │ + b 0x11c0650 │ │ │ │ rsclt r0, r4, #167772160 @ 0xa000000 │ │ │ │ stmdble r2!, {r0, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x165e04 │ │ │ │ + bl 0x165e3c │ │ │ │ ldrdeq r0, [r4], #36 @ 0x24 @ │ │ │ │ sbcvc pc, lr, #8388608 @ 0x800000 │ │ │ │ ldrteq pc, [r8], #-4 @ │ │ │ │ - beq 0x8fbd18 │ │ │ │ + beq 0x8fbd50 │ │ │ │ streq pc, [r0, #-420]! @ 0xfffffe5c │ │ │ │ - bleq 0xff17a230 │ │ │ │ + bleq 0xff17a268 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf8db40e2 │ │ │ │ - blx 0x1cf62c │ │ │ │ - blx 0x9fde48 │ │ │ │ - b 0x117ca38 │ │ │ │ + blx 0x1cf664 │ │ │ │ + blx 0x9fde80 │ │ │ │ + b 0x117ca70 │ │ │ │ @ instruction: 0x432a020a │ │ │ │ rscseq pc, pc, #2 │ │ │ │ @ instruction: 0xf50cfa02 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ - blx 0x15030c │ │ │ │ + blx 0x150344 │ │ │ │ @ instruction: 0xf10ef20e │ │ │ │ tstmi r0, #8, 28 @ 0x80 │ │ │ │ @ instruction: 0xf1be4329 │ │ │ │ @ instruction: 0xd1b80f40 │ │ │ │ andcs fp, r0, #5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16860 │ │ │ │ + bl 0xfec16898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #24 │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ - bl 0xedcbc │ │ │ │ + bl 0xedcf4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3188] @ 0xfffff38c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179418,60 +179432,60 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec168d0 │ │ │ │ + bl 0xfec16908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r4, lsr #32 │ │ │ │ ldc2l 1, cr15, [lr, #672] @ 0x2a0 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd87a │ │ │ │ + blx 0x1fd8b2 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc8414 │ │ │ │ + blcs 0xc844c │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce87c │ │ │ │ + bl 0xce8b4 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16944 │ │ │ │ + bl 0xfec1697c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb172 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ stc2l 1, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd8e2 │ │ │ │ + blx 0x1fd91a │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc847c │ │ │ │ + blcs 0xc84b4 │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce8e4 │ │ │ │ + bl 0xce91c │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ stmdbeq r3, {r9, fp, ip, sp, pc} │ │ │ │ @@ -179486,32 +179500,32 @@ │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x0c02eb01 │ │ │ │ svceq 0x000cea91 │ │ │ │ - b 0xfe534bf4 │ │ │ │ + b 0xfe534c2c │ │ │ │ svclt 0x005c0f02 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ @ instruction: 0x46602218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0xfe505a28 │ │ │ │ + b 0xfe505a60 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe506250 │ │ │ │ + b 0xfe506288 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -179520,38 +179534,38 @@ │ │ │ │ stmne r9, {r0, r1, r9, sl, lr} │ │ │ │ svclt 0x00224608 │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - bne 0xfe311074 │ │ │ │ + bne 0xfe3110ac │ │ │ │ svclt 0x003e4608 │ │ │ │ andcs r2, r0, r1, lsl #4 │ │ │ │ andscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrlt r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ - blx 0x1108888 │ │ │ │ + blx 0x11088c0 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ - blx 0x1c348c │ │ │ │ + blx 0x1c34c4 │ │ │ │ svclt 0x00c4f202 │ │ │ │ rscscc pc, pc, r2, lsl #2 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf1bcdc06 │ │ │ │ svclt 0x00ba3fff │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0x46084250 │ │ │ │ - blmi 0x1fda20 │ │ │ │ + blmi 0x1fda58 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ - blx 0x11888c4 │ │ │ │ - blx 0x1ff0cc │ │ │ │ + blx 0x11888fc │ │ │ │ + blx 0x1ff104 │ │ │ │ @ instruction: 0xf1bef502 │ │ │ │ @ instruction: 0xf1050f00 │ │ │ │ svclt 0x00c43cff │ │ │ │ andsmi pc, r8, #192, 16 @ 0xc00000 │ │ │ │ stcle 6, cr4, [r5], {99} @ 0x63 │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf8c0bfbc │ │ │ │ @@ -179567,47 +179581,47 @@ │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ ldrlt sp, [r0], #-2831 @ 0xfffff4f1 │ │ │ │ - blx 0x1c8928 │ │ │ │ + blx 0x1c8960 │ │ │ │ cdpne 2, 5, cr15, cr0, cr2, {0} │ │ │ │ svclt 0x008c4281 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf85d4608 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ andlt r2, fp, #16777216 @ 0x1000000 │ │ │ │ - blx 0x1ca55c │ │ │ │ + blx 0x1ca594 │ │ │ │ @ instruction: 0xf102f202 │ │ │ │ svclt 0x00bc32ff │ │ │ │ @ instruction: 0xf8cc2000 │ │ │ │ - blle 0x2101cc │ │ │ │ + blle 0x210204 │ │ │ │ @ instruction: 0x4618429a │ │ │ │ sasxmi fp, r0, ip │ │ │ │ andsmi pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ strle r1, [lr], #-1035 @ 0xfffffbf5 │ │ │ │ stmdale sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ - blmi 0x1fdafc │ │ │ │ + blmi 0x1fdb34 │ │ │ │ tstcs r0, r8, lsl #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x10d1758 │ │ │ │ + b 0x10d1790 │ │ │ │ movwcs r4, #4098 @ 0x1002 │ │ │ │ andscc pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ - blmi 0x1fdb18 │ │ │ │ + blmi 0x1fdb50 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andvc pc, r0, #-2113929216 @ 0x82000000 │ │ │ │ cmppcs r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {6} │ │ │ │ @@ -179625,86 +179639,86 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdb3 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c0c │ │ │ │ + bl 0xfec16c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbcscs pc, r4, #192, 16 @ 0xc00000 │ │ │ │ - @ instruction: 0xf954f77c │ │ │ │ + @ instruction: 0xf938f77c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c30 │ │ │ │ + bl 0xfec16c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c44 │ │ │ │ + bl 0xfec16c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ strpl pc, [r8, #-1440] @ 0xfffffa60 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ teqplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ @ instruction: 0x46283d10 │ │ │ │ sbcne pc, r4, #12779520 @ 0xc30000 │ │ │ │ - @ instruction: 0xf934f77c │ │ │ │ - orrvs pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0xf918f77c │ │ │ │ + asrvs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcsvs pc, ip, r5, asr #4 │ │ │ │ + sbcsvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1b212f9 │ │ │ │ - svclt 0x0000ff41 │ │ │ │ - eorseq sl, r3, ip, ror r7 │ │ │ │ + svclt 0x0000ff45 │ │ │ │ + mlaseq r3, r4, r7, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c90 │ │ │ │ + bl 0xfec16cc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcc5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16ca4 │ │ │ │ + bl 0xfec16cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16ccc │ │ │ │ + bl 0xfec16d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78e0ff8 │ │ │ │ - strmi pc, [r3], -r5, lsl #31 │ │ │ │ + strmi pc, [r3], -r9, ror #30 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16cf8 │ │ │ │ + bl 0xfec16d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ @ instruction: 0xf78e4604 │ │ │ │ - strtmi pc, [r0], -r9, lsr #31 │ │ │ │ + strtmi pc, [r0], -sp, lsl #31 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r4, #888]! @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - addvs pc, r8, r5, asr #4 │ │ │ │ + adcvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strpl pc, [r8, #-1446] @ 0xfffffa5a │ │ │ │ @ instruction: 0xf872f0a2 │ │ │ │ cmppvs pc, #25165824 @ p-variant is OBSOLETE @ 0x1800000 │ │ │ │ @ instruction: 0xf5a63d10 │ │ │ │ @ instruction: 0xf8d35700 │ │ │ │ @@ -179741,24 +179755,24 @@ │ │ │ │ addeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svcvs 0x0070f011 │ │ │ │ svclt 0x00184641 │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ movwcs r0, #4608 @ 0x1200 │ │ │ │ - @ instruction: 0xff3ef78e │ │ │ │ + @ instruction: 0xff22f78e │ │ │ │ @ instruction: 0x214df896 │ │ │ │ @ instruction: 0x46306bf3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ mvnsvs r4, #19 │ │ │ │ stc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ msrcs (UNDEF: 47), r0 │ │ │ │ - addvs pc, r8, r5, asr #4 │ │ │ │ + adcvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80af0a2 │ │ │ │ teqppl r7, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @ instruction: 0x4740f8d3 │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ @@ -179801,15 +179815,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r0, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16ecc │ │ │ │ + bl 0xfec16f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179828,19 +179842,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xdfdd36 │ │ │ │ + blx 0xdfdd6e │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16f48 │ │ │ │ + bl 0xfec16f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x46043158 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -179870,42 +179884,42 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec16fe0 │ │ │ │ + bl 0xfec17018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ - blx 0x14fddf6 │ │ │ │ + blx 0x14fde2e │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ stmdale sp!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ mcrrvs 9, 0, r1, r9, cr5 @ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {94} @ 0x5e │ │ │ │ - bl 0x26fa28 │ │ │ │ + bl 0x26fa60 │ │ │ │ @ instruction: 0xf8c60685 │ │ │ │ @ instruction: 0xf04071d4 │ │ │ │ andlt r8, r3, r7, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccc 13, cr11, [r0], {240} @ 0xf0 │ │ │ │ stmdale sp, {r0, r1, r2, r3, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ cmnvc r9, r9, asr r7 │ │ │ │ cmnvc pc, #76, 24 @ 0x4c00 │ │ │ │ - blvs 0x1c12f7c │ │ │ │ + blvs 0x1c12fb4 │ │ │ │ stmdbpl ip, {r2, r3, r6, sl, fp, lr}^ │ │ │ │ ldrsbcc pc, [r8, #-134] @ 0xffffff7a @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ cmppvc ip, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @@ -179933,18 +179947,18 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8463570 │ │ │ │ str r7, [r4, r5, lsr #32]! │ │ │ │ - blx 0x197ded8 │ │ │ │ + blx 0x197df10 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ - blmi 0xac03a0 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ + blmi 0xac03d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17b22d3 │ │ │ │ movwcs pc, #2773 @ 0xad5 @ │ │ │ │ @ instruction: 0xf8463368 │ │ │ │ andlt r7, r3, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -179972,32 +179986,32 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ - blmi 0x180434 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ + blmi 0x18046c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17b22cf │ │ │ │ svclt 0x0000fa8b │ │ │ │ - mlaseq r3, r8, r7, sl │ │ │ │ + ldrhteq sl, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17194 │ │ │ │ + bl 0xfec171cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0xf1a5fa79 │ │ │ │ - blcs 0x300bcc │ │ │ │ + blcs 0x300c04 │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5, #-3] │ │ │ │ stmdane r5, {r0, r2, r8, sl} │ │ │ │ - blcc 0xa1a0d4 │ │ │ │ + blcc 0xa1a10c │ │ │ │ subsle r2, sl, r0, lsl ip │ │ │ │ svclt 0x00042c11 │ │ │ │ streq lr, [r5], r6, lsl #22 │ │ │ │ ldrsbeq pc, [r4, #134] @ 0x86 @ │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -180016,15 +180030,15 @@ │ │ │ │ ldrsbeq pc, [ip, #-134] @ 0xffffff7a @ │ │ │ │ ldccc 0, cr13, [r0], {224} @ 0xe0 │ │ │ │ ldmdale r4!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ @ instruction: 0x766e6c5b │ │ │ │ ldmdavc r4!, {r0, r1, r4, r5, r8, r9, ip, sp}^ │ │ │ │ rsbsvc r3, r2, r3, lsr r3 │ │ │ │ - blpl 0xd8ccf4 │ │ │ │ + blpl 0xd8cd2c │ │ │ │ subeq pc, r8, #14024704 @ 0xd60000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {112} @ 0x70 │ │ │ │ ldccc 0, cr13, [r0], {12} │ │ │ │ @@ -180040,19 +180054,19 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbcc fp, [r0, #-3440]! @ 0xfffff290 │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7ffe7a8 │ │ │ │ andcs pc, r0, pc, lsl #19 │ │ │ │ - orrvs pc, r8, r5, asr #4 │ │ │ │ + asrvs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #22 │ │ │ │ rscscs pc, r3, #64, 4 │ │ │ │ - blx 0x17c684 │ │ │ │ + blx 0x17c6bc │ │ │ │ cmncc r8, #0, 6 │ │ │ │ eoreq pc, r3, r6, asr r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #23920 @ 0x5d70 │ │ │ │ @@ -180075,37 +180089,37 @@ │ │ │ │ strb r2, [fp, r4, lsl #6]! │ │ │ │ strb r2, [r9, r3, lsl #6]! │ │ │ │ strb r2, [r7, r6, lsl #6]! │ │ │ │ strb r2, [r5, r7, lsl #6]! │ │ │ │ strb r2, [r3, r1, lsl #6]! │ │ │ │ strb r2, [r1, r2, lsl #6]! │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ - blmi 0x1805d0 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ + blmi 0x180608 │ │ │ │ eorsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17b9000 │ │ │ │ svclt 0x0000f9bd │ │ │ │ - eorseq sl, r3, ip, lsr #15 │ │ │ │ + eorseq sl, r3, r4, asr #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004605 │ │ │ │ addlt r6, r3, pc, asr r0 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - mcrr2 7, 8, pc, r8, cr14 @ │ │ │ │ + stc2 7, cr15, [ip], #-568 @ 0xfffffdc8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf50580e9 │ │ │ │ strmi r5, [r4], -sp, lsl #17 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strle r0, [r2, #-1930] @ 0xfffff876 │ │ │ │ - blcs 0x41e574 │ │ │ │ - blvs 0xffab6684 │ │ │ │ + blcs 0x41e5ac │ │ │ │ + blvs 0xffab66bc │ │ │ │ @ instruction: 0xf1b9b3cf │ │ │ │ strtmi r0, [r1], -r0, lsl #18 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strtmi r0, [r8], -r1, lsl #18 │ │ │ │ ldrmi r4, [r8, sl, asr #12]! │ │ │ │ @ instruction: 0x0787b378 │ │ │ │ @ instruction: 0xf858d46d │ │ │ │ @@ -180115,27 +180129,27 @@ │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ ldrble r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5809f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c0e30 │ │ │ │ + blcc 0x4c0e68 │ │ │ │ stmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - andsvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + eorsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r6, #-4] │ │ │ │ - orrvs pc, r8, r5, asr #4 │ │ │ │ + asrvs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, r5, asr #4 │ │ │ │ + rscsvs pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 q10, q0, │ │ │ │ @ instruction: 0xf1b23283 │ │ │ │ - @ instruction: 0x4620fb91 │ │ │ │ + @ instruction: 0x4620fb95 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbcs pc, [r0, #2261]! @ 0x8d5 @ │ │ │ │ @ instruction: 0x07d340da │ │ │ │ @@ -180150,148 +180164,148 @@ │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ strvc pc, [r0], -pc, asr #32 │ │ │ │ ldrle r0, [r4], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrsbcc pc, [r8, #-133] @ 0xffffff7b @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34ee80 │ │ │ │ + blcs 0x34eeb8 │ │ │ │ vadd.i8 d29, d10, d9 │ │ │ │ - vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x10c2dc │ │ │ │ + blcs 0x10c314 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r7, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf858d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc48e88 │ │ │ │ - orrvs pc, r8, r5, asr #4 │ │ │ │ + blle 0xffc48ec0 │ │ │ │ + asrvs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, r5, asr #4 │ │ │ │ + subvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf1b2328a │ │ │ │ - stmdacs r8, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r8 │ │ │ │ - orrvs pc, r8, r5, asr #4 │ │ │ │ + asrvs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf8f6f17b │ │ │ │ stmibvc r3!, {r1, r5, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x19eb4c │ │ │ │ - blcs 0x12ff24 │ │ │ │ + blcs 0x19eb84 │ │ │ │ + blcs 0x12ff5c │ │ │ │ stmdbvc r2!, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x29e958 │ │ │ │ - bcs 0xf0130 │ │ │ │ + blcs 0x29e990 │ │ │ │ + bcs 0xf0168 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #12]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0x108004 │ │ │ │ + blcs 0x10803c │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ @ instruction: 0xf7ff012e │ │ │ │ stmdacs r3, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d5, d5 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ - blmi 0x4003d4 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ + blmi 0x40040c │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ - blx 0xffcfc9ec │ │ │ │ - orrvs pc, r8, r5, asr #4 │ │ │ │ + blx 0xffdfca24 │ │ │ │ + asrvs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf1b27240 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ - blmi 0x140400 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + blmi 0x140438 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - blx 0xff77ca18 │ │ │ │ - eorseq sl, r3, r0, asr #15 │ │ │ │ - ldrsbteq sl, [r3], -ip │ │ │ │ + blx 0xff87ca50 │ │ │ │ + ldrsbteq sl, [r3], -r8 │ │ │ │ + ldrshteq sl, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec17560 │ │ │ │ + bl 0xfec17598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0605f │ │ │ │ @ instruction: 0xf78e0420 │ │ │ │ - teqplt r8, r5, lsr fp @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - orrvs pc, r8, r5, asr #4 │ │ │ │ + asrvs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1b27266 │ │ │ │ - svclt 0x0000fab3 │ │ │ │ - ldrshteq sl, [r3], -r8 │ │ │ │ + svclt 0x0000fab7 │ │ │ │ + eorseq sl, r3, r0, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec175ac │ │ │ │ + bl 0xfec175e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78b460e │ │ │ │ - sbceq pc, r3, #15360 @ 0x3c00 │ │ │ │ + sbceq pc, r3, #995328 @ 0xf3000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec175ec │ │ │ │ + bl 0xfec17624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ @ instruction: 0x46044676 │ │ │ │ - @ instruction: 0xf934f78f │ │ │ │ + @ instruction: 0xf918f78f │ │ │ │ andsle r2, fp, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x104b010 │ │ │ │ + blle 0x104b048 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd0b02c │ │ │ │ + ble 0xffd0b064 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #6298 @ 0x189a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ and fp, sl, r1, asr #5 │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffa0b044 │ │ │ │ + ble 0xffa0b07c │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #10394 @ 0x289a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0xecf58 │ │ │ │ + bcs 0xecf90 │ │ │ │ stmdacs r0, {r0, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0da │ │ │ │ vst2.32 {d1-d4}, [r1 :256], r8 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r1, lsr #32 │ │ │ │ @@ -180308,55 +180322,55 @@ │ │ │ │ stmdbcs r0, {r6, r7, r8, sp, lr} │ │ │ │ strdlt sp, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf401bd70 │ │ │ │ - b 0x1508ab8 │ │ │ │ + b 0x1508af0 │ │ │ │ adcle r0, r9, ip, lsl #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ movwvc pc, #1043 @ 0x413 @ │ │ │ │ mcrrvs 1, 0, sp, ip, cr4 │ │ │ │ pop {r2, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x476041f0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ biccc pc, lr, r0, asr #4 │ │ │ │ - addvs pc, r8, r5, asr #4 │ │ │ │ + adcvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe57c77e │ │ │ │ + blx 0xfe57c7b6 │ │ │ │ ldrtmi r6, [r2], -r7, ror #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrmi r2, [r8, r0, lsl #6]! │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe37c790 │ │ │ │ + bllt 0xfe37c7c8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17714 │ │ │ │ + bl 0xfec1774c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ vand , , │ │ │ │ - vaddl.s8 q11, d16, d8 │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf0a1002e │ │ │ │ @ instruction: 0x6c23fb69 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ - blx 0x19fc7de │ │ │ │ + blx 0x19fc816 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -180364,51 +180378,51 @@ │ │ │ │ strmi r6, [ip], -sp, lsl #18 │ │ │ │ strle r0, [r4], #-1453 @ 0xfffffa53 │ │ │ │ strtmi r6, [r4], ip, asr #24 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strmi r4, [r7], -r0, ror #14 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - addvs pc, r8, r5, asr #4 │ │ │ │ + adcvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x107c826 │ │ │ │ + blx 0x107c85e │ │ │ │ ldrdhi pc, [r4], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a147f0 │ │ │ │ svclt 0x0000bb35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec177c0 │ │ │ │ + bl 0xfec177f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ pop {r0, r1, sl, ip, lr, pc} │ │ │ │ stcvs 0, cr4, [fp], {112} @ 0x70 │ │ │ │ @ instruction: 0x46054718 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ - addvs pc, r8, r5, asr #4 │ │ │ │ + adcvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x77c86e │ │ │ │ + blx 0x77c8a6 │ │ │ │ strtmi r6, [r1], -r3, lsr #24 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blx 0x5fc87e │ │ │ │ + blx 0x5fc8b6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17810 │ │ │ │ + bl 0xfec17848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0xf5a68 │ │ │ │ + blcs 0xf5aa0 │ │ │ │ @ instruction: 0xf8d0da0a │ │ │ │ ldrbeq r3, [sl, #952] @ 0x3b8 │ │ │ │ andcs sp, r0, sl, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x33a8f8d0 │ │ │ │ @@ -180430,76 +180444,76 @@ │ │ │ │ streq pc, [r0, r2] │ │ │ │ @ instruction: 0xf8554604 │ │ │ │ svceq 0x00da3c08 │ │ │ │ ldrtle r0, [r3], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c131c │ │ │ │ + blcc 0x4c1354 │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, r3, r1, asr r8 @ │ │ │ │ @ instruction: 0xf1b8b1b2 │ │ │ │ eorle r0, r3, r1, lsl #30 │ │ │ │ cmple r3, r0, lsl #30 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ - ble 0x108b2c4 │ │ │ │ + ble 0x108b2fc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ stmeq r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - strbeq pc, [fp, #-2427] @ 0xfffff685 @ │ │ │ │ + strbeq pc, [fp, #-2399] @ 0xfffff6a1 @ │ │ │ │ @ instruction: 0xf504d4e3 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10db54 │ │ │ │ + blcs 0x10db8c │ │ │ │ ldrd sp, [r5], -sp @ │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xb1b2b15b │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - movweq pc, #6507 @ 0x196b @ │ │ │ │ + movweq pc, #6479 @ 0x194f @ │ │ │ │ movwcs sp, #9686 @ 0x25d6 │ │ │ │ tstcs ip, r2, lsr r6 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf8d0fe87 │ │ │ │ - bl 0xcf87c │ │ │ │ + bl 0xcf8b4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ bicslt sp, r2, fp, ror #11 │ │ │ │ sbcle r2, fp, r0, lsl #30 │ │ │ │ strtmi lr, [r0], -sl │ │ │ │ - @ instruction: 0xf954f78b │ │ │ │ + @ instruction: 0xf938f78b │ │ │ │ strbtle r0, [r3], #1354 @ 0x54a │ │ │ │ cmppvs pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ ldrcc pc, [r8, #-2259] @ 0xfffff72d │ │ │ │ sbcsle r2, sp, r1, lsl #22 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf78bfe63 │ │ │ │ - strbeq pc, [r8, #-2365] @ 0xfffff6c3 @ │ │ │ │ + strbeq pc, [r8, #-2337] @ 0xfffff6df @ │ │ │ │ @ instruction: 0xf504d4a8 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10dbd0 │ │ │ │ + blcs 0x10dc08 │ │ │ │ strb sp, [r7, r2, lsr #1]! │ │ │ │ @ instruction: 0xf0124684 │ │ │ │ sbcslt r0, r0, #224, 30 @ 0x380 │ │ │ │ ldmdblt r0!, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c04770 │ │ │ │ - blx 0x101014 │ │ │ │ + blx 0x10104c │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2820 │ │ │ │ @@ -180533,15 +180547,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0124603 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ @ instruction: 0xf102bf1b │ │ │ │ - blx 0x110fc38 │ │ │ │ + blx 0x110fc70 │ │ │ │ strmi pc, [r8], -r2 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ @ instruction: 0xf001bf1c │ │ │ │ @ instruction: 0xf8c30101 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180555,15 +180569,15 @@ │ │ │ │ tstle fp, pc, lsl r3 │ │ │ │ @ instruction: 0xb112b2d2 │ │ │ │ @ instruction: 0xf8c00fcb │ │ │ │ strmi r3, [r8], -r8, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x19081fc │ │ │ │ + blx 0x1908234 │ │ │ │ sbcsmi pc, r1, r3 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -180596,41 +180610,41 @@ │ │ │ │ andlt pc, r2, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17b38 │ │ │ │ + bl 0xfec17b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf84cf78b │ │ │ │ + @ instruction: 0xf830f78b │ │ │ │ andvs pc, r0, #0 │ │ │ │ vst2.8 {d11,d13}, [r0 :128], sl │ │ │ │ @ instruction: 0xf5a37390 │ │ │ │ tstmi sl, #144, 6 @ 0x40000002 │ │ │ │ andcs sp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ eorcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ rscsle r4, r0, sl, lsl r3 │ │ │ │ addpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ ldrdne lr, [r2], -r2 │ │ │ │ - b 0x148ad80 │ │ │ │ - b 0x11594c8 │ │ │ │ - ble 0xe05288 │ │ │ │ + b 0x148adb8 │ │ │ │ + b 0x1159500 │ │ │ │ + ble 0xe052c0 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ movwmi r6, #12416 @ 0x3080 │ │ │ │ @ instruction: 0xf002d12f │ │ │ │ - b 0x15815a4 │ │ │ │ + b 0x15815dc │ │ │ │ suble r0, r4, r0, lsl #10 │ │ │ │ subeq r0, sp, sl, lsl #31 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ movwmi r6, #13152 @ 0x3360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ @@ -180639,78 +180653,78 @@ │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-2002] @ 0xfffff82e │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ orrscs pc, r8, #13762560 @ 0xd20000 │ │ │ │ svcvs 0x0060f412 │ │ │ │ orreq sp, r9, r2, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ - strle r4, [pc, #-518]! @ 0xc07de │ │ │ │ + strle r4, [pc, #-518]! @ 0xc0816 │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ eor r4, r7, sl, lsl r6 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d02a │ │ │ │ @ instruction: 0xf0233b98 │ │ │ │ @ instruction: 0xf043437e │ │ │ │ @ instruction: 0xf8c44300 │ │ │ │ @ instruction: 0xf8d43b90 │ │ │ │ strcs r3, [r0, #-936] @ 0xfffffc58 │ │ │ │ - blpl 0xfe5fed24 │ │ │ │ + blpl 0xfe5fed5c │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ orrvc pc, r0, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0x33a8f8c4 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ pop {r4, fp, ip, sp} │ │ │ │ @ instruction: 0xf7514038 │ │ │ │ - @ instruction: 0xf402bbbd │ │ │ │ + @ instruction: 0xf402bba1 │ │ │ │ tstmi sl, #128, 4 │ │ │ │ orrcs sp, r0, #1073741880 @ 0x40000038 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ smlabble pc, fp, r3, r4 @ │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ - blcc 0xfe6fed98 │ │ │ │ + blcc 0xfe6fedd0 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #19 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf8d44200 │ │ │ │ orrmi r3, sl, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xe7efd1bd │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c70 │ │ │ │ + bl 0xfec17ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ submi pc, sp, #64, 4 │ │ │ │ stc2 1, cr15, [r4, #-488] @ 0xfffffe18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17c9c │ │ │ │ + bl 0xfec17cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r2, sp, lsl #25 │ │ │ │ ldrdmi pc, [r8], -ip │ │ │ │ ldrtle r0, [r3], #-1445 @ 0xfffffa5b │ │ │ │ suble r2, pc, r2, lsl #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xc0ac0 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xc0af8 │ │ │ │ svceq 0x0002f1bc │ │ │ │ orrhi pc, fp, r0, lsl #4 │ │ │ │ strbvs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ rsble r2, r3, r3, lsl #20 │ │ │ │ - ble 0x110bacc │ │ │ │ + ble 0x110bb04 │ │ │ │ @ instruction: 0xf8d0b1e5 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ ldrbeq r6, [r6, #-1408] @ 0xfffffa80 │ │ │ │ @ instruction: 0xf002d43c │ │ │ │ - b 0x17c3ae4 │ │ │ │ + b 0x17c3b1c │ │ │ │ cmnle fp, r5, lsl #12 │ │ │ │ strcs pc, [r0, #1026] @ 0x402 │ │ │ │ streq lr, [ip, #-2645] @ 0xfffff5ab │ │ │ │ @ instruction: 0xf012d132 │ │ │ │ @ instruction: 0xf0000501 │ │ │ │ rsbeq r8, r5, r4, ror #2 │ │ │ │ @ instruction: 0xf500d506 │ │ │ │ @@ -180734,34 +180748,34 @@ │ │ │ │ rscseq r0, r2, ip, ror #1 │ │ │ │ rscseq r0, r5, r2, asr #2 │ │ │ │ strdeq r0, [r9, -r8]! │ │ │ │ tsteq lr, r0, asr #2 │ │ │ │ sbcsle r2, r9, r0, lsl #26 │ │ │ │ ldmdacs r7, {r3, fp, sp, lr} │ │ │ │ ldm pc, {r0, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - bls 0x4bcb60 │ │ │ │ + bls 0x4bcb98 │ │ │ │ adchi r2, lr, r7, asr #9 │ │ │ │ - blcc 0x191313c │ │ │ │ + blcc 0x1913174 │ │ │ │ strbls r5, [r5, #524] @ 0x20c │ │ │ │ cmpgt sp, #588 @ 0x24c │ │ │ │ strtcs r2, [r4], #-1137 @ 0xfffffb8f │ │ │ │ andscs r7, r8, r6, ror #6 │ │ │ │ andvc pc, r0, r0, asr #8 │ │ │ │ eorseq pc, pc, #0 │ │ │ │ andlt r6, r2, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, pc, r0, lsl #26 │ │ │ │ - ble 0xfee8bb98 │ │ │ │ + ble 0xfee8bbd0 │ │ │ │ adcsle r2, r5, r0, lsl #26 │ │ │ │ @ instruction: 0x23b8f8d0 │ │ │ │ ldrble r0, [r7], #1366 @ 0x556 │ │ │ │ andcs lr, r0, r3, lsr #15 │ │ │ │ - tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x90004bb0 │ │ │ │ adccc pc, r3, #64, 4 │ │ │ │ ldc2l 1, cr15, [r0], #-488 @ 0xfffffe18 │ │ │ │ ldrle r0, [r6, #102] @ 0x66 │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ orrsvs pc, r8, #14024704 @ 0xd60000 │ │ │ │ @@ -180769,32 +180783,32 @@ │ │ │ │ @ instruction: 0x0c05ea5c │ │ │ │ str sp, [ip, r0, asr #1] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ svcvc 0x00ca8109 │ │ │ │ svclt 0x00141c44 │ │ │ │ andseq pc, r4, r0, asr #32 │ │ │ │ - b 0x10c8c38 │ │ │ │ + b 0x10c8c70 │ │ │ │ strb r3, [r3, r2] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 1, 2, r8, r6, cr15 │ │ │ │ eorcs fp, r9, r8, lsl #30 │ │ │ │ stmdbvs r8, {r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7d10 │ │ │ │ + bcs 0x1c7d48 │ │ │ │ rscshi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ @ instruction: 0xf04080dc │ │ │ │ @ instruction: 0xe7af001c │ │ │ │ @ instruction: 0xe7ad2031 │ │ │ │ @ instruction: 0xe7ab2030 │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7d38 │ │ │ │ + bcs 0x1c7d70 │ │ │ │ mrshi pc, SP_usr @ │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ @ instruction: 0xf04080cc │ │ │ │ ldr r0, [fp, r4, lsr #32] │ │ │ │ @ instruction: 0xe7992035 │ │ │ │ ldr r2, [r7, r8, lsr #32] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ @@ -180802,52 +180816,52 @@ │ │ │ │ mcrrne 0, 14, r8, r5, cr9 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ stmdbvs r8, {r2, r3, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf64dd986 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ - blmi 0x2080d34 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ + blmi 0x2080d6c │ │ │ │ subsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 1, 2, pc, cr0, cr1, {5} @ │ │ │ │ + mcr2 1, 2, pc, cr4, cr1, {5} @ │ │ │ │ ldrb r2, [r7, -r2, lsr #32]! │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r1, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x006cf67f │ │ │ │ - tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addvc pc, r8, r5, asr #4 │ │ │ │ + adcvc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b71 │ │ │ │ @ instruction: 0xf1b17253 │ │ │ │ - stmdbvs r8, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x1085c8 │ │ │ │ + stmdbvs r8, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x108600 │ │ │ │ @ instruction: 0xf040bf98 │ │ │ │ @ instruction: 0xf67f003c │ │ │ │ @ instruction: 0xf64daf57 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ - blmi 0x1a80d94 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ + blmi 0x1a80dcc │ │ │ │ subscc pc, sl, #64, 4 │ │ │ │ - mrc2 1, 0, pc, cr0, cr1, {5} │ │ │ │ + mrc2 1, 0, pc, cr4, cr1, {5} │ │ │ │ smlaldx r2, r7, r4, r0 │ │ │ │ smlald r2, r5, r9, r0 │ │ │ │ strb r2, [r3, -r1, lsr #32] │ │ │ │ msrcs SPSR_, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf6bf2a00 │ │ │ │ str sl, [fp, -pc, lsl #30]! │ │ │ │ stmibvs r9, {r1, sp} │ │ │ │ - b 0x10c9600 │ │ │ │ + b 0x10c9638 │ │ │ │ ldr r1, [fp, -r1]! │ │ │ │ addvs pc, r0, pc, asr #8 │ │ │ │ vaba.s8 q15, q8, │ │ │ │ ldrb r4, [r4, r4]! │ │ │ │ andmi pc, r5, r0, asr #4 │ │ │ │ stmdbvs sl, {r0, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00142a01 │ │ │ │ @@ -180860,15 +180874,15 @@ │ │ │ │ andcs r2, ip, lr │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmdbvs ip, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andmi pc, lr, r0, asr #4 │ │ │ │ andmi pc, ip, #64, 4 │ │ │ │ svclt 0x00082c01 │ │ │ │ bfi r4, r0, #12, #9 │ │ │ │ - bcs 0x11b280 │ │ │ │ + bcs 0x11b2b8 │ │ │ │ andcs fp, r6, r4, lsl pc │ │ │ │ strb r2, [lr, r3] │ │ │ │ strb r2, [ip, lr] │ │ │ │ addvs pc, r1, pc, asr #8 │ │ │ │ svcvc 0x00cae7c9 │ │ │ │ andmi pc, r6, r0, asr #4 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ @@ -180882,95 +180896,95 @@ │ │ │ │ andcs r2, pc, sp │ │ │ │ eorscs lr, pc, #46923776 @ 0x2cc0000 │ │ │ │ vmin.s8 q15, q8, q9 │ │ │ │ str r4, [lr, r9]! │ │ │ │ str r2, [ip, r1]! │ │ │ │ str r2, [sl, pc]! │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ - blmi 0xd41268 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0xd412a0 │ │ │ │ subvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ @ instruction: 0xf402fb6f │ │ │ │ @ instruction: 0x432a2280 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ andscs lr, fp, r4, asr #13 │ │ │ │ ldrdcs lr, [fp], -r4 @ │ │ │ │ ldrdcs lr, [r3], -r2 @ │ │ │ │ @ instruction: 0xf64de6d0 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0xa40ea0 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ + blmi 0xa40ed8 │ │ │ │ adcne pc, r7, #64, 4 │ │ │ │ - stc2 1, cr15, [sl, #708] @ 0x2c4 │ │ │ │ - tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2 1, cr15, [lr, #708] @ 0x2c4 │ │ │ │ + teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r5, asr #4 │ │ │ │ + rsbsvc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ @ instruction: 0xf1b13269 │ │ │ │ - @ instruction: 0xf64dfd7d │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64dfd81 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ - blmi 0x680ed4 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x680f0c │ │ │ │ rsbscc pc, r5, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r0, #-708]! @ 0xfffffd3c │ │ │ │ - tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 1, cr15, [r4, #-708]! @ 0xfffffd3c │ │ │ │ + teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r5, asr #4 │ │ │ │ + rsbsvc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1b1325e │ │ │ │ - @ instruction: 0xf64dfd63 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64dfd67 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ - blmi 0x340f08 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x340f40 │ │ │ │ addscc pc, r5, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r6, #-708] @ 0xfffffd3c │ │ │ │ - tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 1, cr15, [sl, #-708] @ 0xfffffd3c │ │ │ │ + teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r5, asr #4 │ │ │ │ + rsbsvc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf1b17251 │ │ │ │ - svclt 0x0000fd49 │ │ │ │ - eorseq sl, r3, ip, lsr r8 │ │ │ │ - eorseq sl, r3, ip, lsr #16 │ │ │ │ - eorseq sl, r3, ip, asr #16 │ │ │ │ - eorseq sl, r3, ip, lsl r8 │ │ │ │ + svclt 0x0000fd4d │ │ │ │ + eorseq sl, r3, r4, asr r8 │ │ │ │ + eorseq sl, r3, r4, asr #16 │ │ │ │ + eorseq sl, r3, r4, ror #16 │ │ │ │ + eorseq sl, r3, r4, lsr r8 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ - blpl 0x14be2b0 │ │ │ │ + blpl 0x14be2e8 │ │ │ │ @ instruction: 0x461d3710 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0x46924bbc │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe2feeb4 │ │ │ │ + blx 0xfe2feeec │ │ │ │ stcvs 8, cr15, [r8], {91} @ 0x5b │ │ │ │ vrsubhn.i16 d20, q3, q1 │ │ │ │ - blcs 0xc9bc8 │ │ │ │ + blcs 0xc9c00 │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d88085 │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ - blcc 0x4c1b5c │ │ │ │ + blcc 0x4c1b94 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64a2301 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ - bl 0x1013bc │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ + bl 0x1013f4 │ │ │ │ svclt 0x00980183 │ │ │ │ strcs r6, [r0], -fp, asr #25 │ │ │ │ svceq 0x0002f1ba │ │ │ │ rsbsle r9, r4, r6, lsl #12 │ │ │ │ mrcvs 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ @ instruction: 0x5600f416 │ │ │ │ @ instruction: 0xf8d5d06f │ │ │ │ @@ -180991,92 +181005,92 @@ │ │ │ │ mcrcs 0, 0, sp, cr1, cr3, {3} │ │ │ │ cmpphi ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ cmnle r3, r0, lsl #16 │ │ │ │ @ instruction: 0xdc0d2a01 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrtmi sp, [r8], -sl, lsl #2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - ldc2 7, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2 7, cr15, [r0, #-552]! @ 0xfffffdd8 │ │ │ │ svccc 0x0080f411 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ andcs fp, r2, #24, 30 @ 0x60 │ │ │ │ cmplt r1, r9, lsr #30 │ │ │ │ @ instruction: 0xf50468aa │ │ │ │ andcs r5, r0, r9, lsl r1 │ │ │ │ subvs r0, r8, r2, lsl fp │ │ │ │ andvs r0, sl, r2, lsl r1 │ │ │ │ - bne 0xff649790 │ │ │ │ - blx 0xfee52830 │ │ │ │ - blge 0x27e9a8 │ │ │ │ + bne 0xff6497c8 │ │ │ │ + blx 0xfee52868 │ │ │ │ + blge 0x27e9e0 │ │ │ │ andls r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ff0976 │ │ │ │ - bls 0x200590 │ │ │ │ + bls 0x2005c8 │ │ │ │ @ instruction: 0xf1ba4684 │ │ │ │ @ instruction: 0xf0400f02 │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, pc} │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blls 0x261318 │ │ │ │ - b 0x11893c0 │ │ │ │ + blls 0x261350 │ │ │ │ + b 0x11893f8 │ │ │ │ svcvc 0x00eb6086 │ │ │ │ subcs lr, r3, r0, asr #20 │ │ │ │ - b 0x10e0d6c │ │ │ │ + b 0x10e0da4 │ │ │ │ @ instruction: 0xf04010c3 │ │ │ │ @ instruction: 0xf5044002 │ │ │ │ - blls 0x1960b8 │ │ │ │ + blls 0x1960f0 │ │ │ │ eorvs r2, r3, r0, lsl #10 │ │ │ │ rsbvs r4, r5, r3, lsl r6 │ │ │ │ @ instruction: 0xf8c84602 │ │ │ │ @ instruction: 0x4638cebc │ │ │ │ - blx 0x97efd8 │ │ │ │ + blx 0x97f010 │ │ │ │ cmppvs r8, #216, 16 @ p-variant is OBSOLETE @ 0xd80000 │ │ │ │ orreq pc, r1, #402653187 @ 0x18000003 │ │ │ │ @ instruction: 0xf8d5e785 │ │ │ │ strls r9, [r4], -r4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ @ instruction: 0xf1b9d991 │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf50480c4 │ │ │ │ - blvc 0xfe2d5460 │ │ │ │ + blvc 0xfe2d5498 │ │ │ │ svclt 0x000c2b03 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ str r0, [r8, r1] │ │ │ │ mrcne 8, 2, APSR_nzcv, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf8d8af6e │ │ │ │ - bl 0x2d09c0 │ │ │ │ + bl 0x2d09f8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnsmi r6, #20, 28 @ 0x140 │ │ │ │ movweq pc, #4102 @ 0x1006 @ │ │ │ │ cdpcs 7, 0, cr14, cr0, cr3, {3} │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ addsle r2, fp, r0, lsl #16 │ │ │ │ - blge 0x249848 │ │ │ │ + blge 0x249880 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ strmi r7, [r4], sl, lsr #30 │ │ │ │ - blls 0x22d514 │ │ │ │ - bleq 0x67d6dc │ │ │ │ + blls 0x22d54c │ │ │ │ + bleq 0x67d714 │ │ │ │ andeq pc, r0, #-1073741770 @ 0xc0000036 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - tstpeq r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msreq CPSR_f, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10a444b │ │ │ │ @ instruction: 0xf8933eff │ │ │ │ - blls 0x24530c │ │ │ │ + blls 0x245344 │ │ │ │ @ instruction: 0xf1aa4331 │ │ │ │ - b 0x118287c │ │ │ │ + b 0x11828b4 │ │ │ │ svcvc 0x006b5042 │ │ │ │ subsvs pc, pc, #8, 10 @ 0x2000000 │ │ │ │ sbcne lr, r3, r0, asr #20 │ │ │ │ cmnmi r3, r3, ror r2 │ │ │ │ andpl lr, r3, r0, asr #20 │ │ │ │ movweq pc, #478 @ 0x1de @ │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ - b 0x10e7ca8 │ │ │ │ + b 0x10e7ce0 │ │ │ │ stmiavs r9!, {r0, r7, ip, sp}^ │ │ │ │ stcne 8, cr15, [r8], {66} @ 0x42 │ │ │ │ subcc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf8422300 │ │ │ │ @ instruction: 0xf0403c04 │ │ │ │ stmdbvs fp!, {r2, r4, r5, r6, r7, lr} │ │ │ │ vqdmulh.s d2, d0, d3 │ │ │ │ @@ -181086,25 +181100,25 @@ │ │ │ │ @ instruction: 0xf8c84240 │ │ │ │ @ instruction: 0xf8c81de8 │ │ │ │ tstcs r9, ip, ror #27 │ │ │ │ ldrb r2, [sl, -r3, lsl #4]! │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mrceq 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ movweq pc, #473 @ 0x1d9 @ │ │ │ │ - bl 0x11a74f8 │ │ │ │ + bl 0x11a7530 │ │ │ │ @ instruction: 0xf8950309 │ │ │ │ @ instruction: 0xf410e01c │ │ │ │ @ instruction: 0xd1225f00 │ │ │ │ stmibne r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x00ed7f6b │ │ │ │ cmpcs r5, r1, asr #20 │ │ │ │ strvs pc, [r0, #-960] @ 0xfffffc40 │ │ │ │ streq pc, [r1, #-133] @ 0xffffff7b │ │ │ │ orrvs lr, r6, r1, asr #20 │ │ │ │ - bcs 0x151d7c │ │ │ │ + bcs 0x151db4 │ │ │ │ @ instruction: 0xf045bf18 │ │ │ │ @ instruction: 0xf0850501 │ │ │ │ rsclt r0, sp, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1beb115 │ │ │ │ @ instruction: 0xd12e0f00 │ │ │ │ sbcne lr, r3, r1, asr #20 │ │ │ │ andeq lr, r9, r0, asr #20 │ │ │ │ @@ -181125,80 +181139,80 @@ │ │ │ │ stclcs 8, cr15, [ip, #800]! @ 0x320 │ │ │ │ @ instruction: 0x2103e7b3 │ │ │ │ andmi pc, sl, pc, asr #32 │ │ │ │ @ instruction: 0xf85be72d │ │ │ │ ldreq r3, [fp, -r8, lsl #24] │ │ │ │ vst3. {d29,d31,d33}, [ip :64]! │ │ │ │ tstcs r4, r0, lsl #24 │ │ │ │ - b 0x133ae10 │ │ │ │ + b 0x133ae48 │ │ │ │ @ instruction: 0xf0430301 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ ldrdcs lr, [r0], -r0 │ │ │ │ - bicsvc pc, r0, r5, asr #4 │ │ │ │ + mvnvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addcs r4, lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ svclt 0x0000f981 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r8, lsl #17 │ │ │ │ - bicsvc pc, r0, r5, asr #4 │ │ │ │ + eorseq sl, r3, r0, lsr #17 │ │ │ │ + mvnvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvc pc, ip, r5, asr #4 │ │ │ │ + andeq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r1, #30720 @ 0x7800 │ │ │ │ - blx 0xfe9fd882 │ │ │ │ - bicsvc pc, r0, r5, asr #4 │ │ │ │ + blx 0xfeafd8ba │ │ │ │ + mvnvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, ip, r5, asr #12 │ │ │ │ + eoreq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r2, #24, 22 @ 0x6000 │ │ │ │ - blx 0xfe6fd89a │ │ │ │ - bicsvc pc, r0, r5, asr #4 │ │ │ │ + blx 0xfe7fd8d2 │ │ │ │ + mvnvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subseq pc, r4, r5, asr #12 │ │ │ │ + rsbeq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r5, #18432 @ 0x4800 │ │ │ │ - blx 0xfe3fd8b2 │ │ │ │ - bicsvc pc, r0, r5, asr #4 │ │ │ │ + blx 0xfe4fd8ea │ │ │ │ + mvnvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addeq pc, r8, r5, asr #12 │ │ │ │ + adceq pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ - blx 0xfe0fd8ca │ │ │ │ - bicsvc pc, r0, r5, asr #4 │ │ │ │ + blx 0xfe1fd902 │ │ │ │ + mvnvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbeq pc, r4, r5, asr #12 │ │ │ │ + rsbseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r7, #6144 @ 0x1800 │ │ │ │ - blx 0x1dfd8e2 │ │ │ │ + blx 0x1efd91a │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - blmi 0x1c16e0 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ + blmi 0x1c1718 │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ @ instruction: 0xf936f17a │ │ │ │ - eorseq sl, r3, r0, lsr #17 │ │ │ │ - ldrsbteq sl, [r3], -r4 │ │ │ │ - eorseq sl, r3, r0, asr #17 │ │ │ │ + ldrhteq sl, [r3], -r8 │ │ │ │ + eorseq sl, r3, ip, ror #17 │ │ │ │ + ldrsbteq sl, [r3], -r8 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r1, ip} │ │ │ │ bicsvs lr, r1, #323584 @ 0x4f000 │ │ │ │ movtne lr, #2627 @ 0xa43 │ │ │ │ bfceq sp, #20, #5 │ │ │ │ @ instruction: 0xf8d2d520 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bllt 0xfe4d9460 │ │ │ │ + bllt 0xfe4d9498 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ - b 0x17ee668 │ │ │ │ + b 0x17ee6a0 │ │ │ │ subsle r0, r1, r0, lsl #28 │ │ │ │ ldrtle r0, [sp], #-75 @ 0xffffffb5 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrmi r4, fp, #0, 6 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - bllt 0x12d9380 │ │ │ │ + bllt 0x12d93b8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf013fb04 │ │ │ │ tstle r0, r1 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @@ -181217,56 +181231,56 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq SPSR_xc, #9568256 @ 0x920000 │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff462 │ │ │ │ + blx 0x1ff49a │ │ │ │ orrpl pc, r0, #8388608 @ 0x800000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xd1b94303 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff486 │ │ │ │ + blx 0x1ff4be │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ strb sp, [pc, sl, lsr #1]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18524 │ │ │ │ + bl 0xfec1855c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ @ instruction: 0x46164b14 │ │ │ │ @ instruction: 0x46074a14 │ │ │ │ movwls r4, #1549 @ 0x60d │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf04d022d │ │ │ │ stmdbls lr, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #41736 @ 0xa308 │ │ │ │ @ instruction: 0xf9f0f017 │ │ │ │ - blge 0x192bf4 │ │ │ │ + blge 0x192c2c │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r3], #-1026 @ 0xfffffbfe │ │ │ │ stc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ - eorseq sl, r3, ip, ror #17 │ │ │ │ + eorseq sl, r3, r4, lsl #18 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18590 │ │ │ │ + bl 0xfec185c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0x460f4a12 │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @@ -181275,110 +181289,110 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7fe9301 │ │ │ │ strbtmi pc, [fp], -r7, lsl #16 @ │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ strtmi sl, [r8], -r1, lsl #18 │ │ │ │ ldcvc 8, cr15, [r0], #788 @ 0x314 │ │ │ │ ldcmi 8, cr15, [r4], #788 @ 0x314 │ │ │ │ - blx 0x18ff3d2 │ │ │ │ + blx 0x18ff40a │ │ │ │ @ instruction: 0xf8c54633 │ │ │ │ @ instruction: 0xf04f0cac │ │ │ │ tstcs r3, sl, lsl #4 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ svclt 0x0000f81f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec185f4 │ │ │ │ + bl 0xfec1862c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ - blcs 0xd445c │ │ │ │ - bmi 0x692c5c │ │ │ │ + blcs 0xd4494 │ │ │ │ + bmi 0x692c94 │ │ │ │ tstpeq fp, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ svclt 0x000c9400 │ │ │ │ strcs r2, [r6], #-1029 @ 0xfffffbfb │ │ │ │ strmi r9, [r7], -r3, lsl #8 │ │ │ │ ldmdavs r2, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ strcs r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0x13fd57a │ │ │ │ + blx 0x13fd5b2 │ │ │ │ @ instruction: 0x46049912 │ │ │ │ @ instruction: 0xf0174638 │ │ │ │ - blge 0x1bfa54 │ │ │ │ + blge 0x1bfa8c │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fd15 │ │ │ │ - eorseq sl, r3, ip, ror #17 │ │ │ │ + eorseq sl, r3, r4, lsl #18 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1866c │ │ │ │ + bl 0xfec186a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ svclt 0x0000ff4f │ │ │ │ andeq r0, r0, r0 │ │ │ │ - bcc 0x108db4 │ │ │ │ + bcc 0x108dec │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851efe │ │ │ │ + blx 0x851f36 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108ddc │ │ │ │ + bcc 0x108e14 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x851f26 │ │ │ │ + blx 0x851f5e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108e04 │ │ │ │ + bcc 0x108e3c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851f4e │ │ │ │ + blx 0x851f86 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64fb087 │ │ │ │ @ instruction: 0xf6cf79f8 │ │ │ │ @ instruction: 0x461d79ff │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ - bl 0xfeb28d64 │ │ │ │ + bl 0xfeb28d9c │ │ │ │ @ instruction: 0xf8dd0902 │ │ │ │ andls r8, r5, r4, asr #32 │ │ │ │ mcr2 10, 4, pc, cr6, cr15, {2} @ │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ - b 0x14a5554 │ │ │ │ + b 0x14a558c │ │ │ │ svclt 0x000c0ece │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ - bleq 0xff27be8c │ │ │ │ + bleq 0xff27bec4 │ │ │ │ svclt 0x000c4606 │ │ │ │ @ instruction: 0xf8cd46f3 │ │ │ │ stmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1a7be03 │ │ │ │ @ instruction: 0xf1a40b08 │ │ │ │ ldrbmi r0, [r2], -r8, lsl #20 │ │ │ │ stmdavs r8!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @@ -181388,42 +181402,42 @@ │ │ │ │ strbmi r0, [r0, ip, lsl #24] │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf8554683 │ │ │ │ strbmi r0, [r0, r8, lsl #24] │ │ │ │ strmi r4, [r2], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554639 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x113498 │ │ │ │ + blls 0x1134d0 │ │ │ │ ldrcc r9, [r0, -r2, lsl #20] │ │ │ │ @ instruction: 0xf8c64423 │ │ │ │ @ instruction: 0xf8c69000 │ │ │ │ addsmi fp, sl, #4 │ │ │ │ andge lr, r2, r6, asr #19 │ │ │ │ ldreq pc, [r0], -r6, lsl #2 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8ddbe03 │ │ │ │ ldrbmi sl, [lr, #20] │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8a9c8 │ │ │ │ + bl 0xfeb8aa00 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xd29d8 │ │ │ │ + bl 0xd2a10 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ - b 0x148be70 │ │ │ │ + b 0x148bea8 │ │ │ │ svclt 0x00043cd0 │ │ │ │ @ instruction: 0xf043035b │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - blcs 0xefb8c │ │ │ │ + blcs 0xefbc4 │ │ │ │ @ instruction: 0xf041bf08 │ │ │ │ orrslt r0, r9, r1, lsl #2 │ │ │ │ sbcvc lr, ip, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -181444,88 +181458,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs fp, [r2], #-137 @ 0xffffff77 │ │ │ │ svcls 0x0002f893 │ │ │ │ ldmdals r3, {r0, r2, ip, pc} │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1e8ac2 │ │ │ │ - blx 0x188d67c │ │ │ │ + blx 0x1e8afa │ │ │ │ + blx 0x188d6b4 │ │ │ │ @ instruction: 0xf10efe85 │ │ │ │ stcls 14, cr0, [r5], {1} │ │ │ │ msrvc SPSR_f, #0, 12 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ - b 0x148a294 │ │ │ │ - blcs 0x1451cc │ │ │ │ + b 0x148a2cc │ │ │ │ + blcs 0x145204 │ │ │ │ strbcs pc, [r0, #965] @ 0x3c5 @ │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ svclt 0x001c6014 │ │ │ │ @ instruction: 0x461f00db │ │ │ │ @ instruction: 0xf1a79006 │ │ │ │ strtmi r0, [r7], #-16 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ svclt 0x00089704 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r9, sl, lr}^ │ │ │ │ streq lr, [r0, -r5, lsl #20] │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ - bl 0x101c80 │ │ │ │ + bl 0x101cb8 │ │ │ │ @ instruction: 0xf851000c │ │ │ │ ldrmi r1, [r4], #55 @ 0x37 │ │ │ │ eorsvc pc, r7, r2, asr r8 @ │ │ │ │ - blx 0x91b7dc │ │ │ │ + blx 0x91b814 │ │ │ │ @ instruction: 0xf1c5fa05 │ │ │ │ @ instruction: 0xf8dc0120 │ │ │ │ - blx 0xa896f8 │ │ │ │ - blx 0x100300 │ │ │ │ - b 0x137daf4 │ │ │ │ + blx 0xa89730 │ │ │ │ + blx 0x100338 │ │ │ │ + b 0x137db2c │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x8c1b78 │ │ │ │ - blx 0x8ff710 │ │ │ │ - b 0x137db04 │ │ │ │ + blx 0x8c1bb0 │ │ │ │ + blx 0x8ff748 │ │ │ │ + b 0x137db3c │ │ │ │ stmdbls r6, {r0, r9, fp} │ │ │ │ - beq 0x27c130 │ │ │ │ - b 0xfe2d2fa4 │ │ │ │ + beq 0x27c168 │ │ │ │ + b 0xfe2d2fdc │ │ │ │ @ instruction: 0xf1c50801 │ │ │ │ strcs r0, [r0], #-288 @ 0xfffffee0 │ │ │ │ @ instruction: 0x3e06e9cd │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - bleq 0x13c04c │ │ │ │ + bleq 0x13c084 │ │ │ │ msreq CPSR_, r5, lsr #3 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x13c05c │ │ │ │ + bleq 0x13c094 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa2a │ │ │ │ - blx 0x2d3064 │ │ │ │ - blx 0xafdf4c │ │ │ │ + blx 0x2d309c │ │ │ │ + blx 0xafdf84 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff4d │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r7], -r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb93084 │ │ │ │ + blx 0xb930bc │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff3cf7ff │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ - blls 0x652f7c │ │ │ │ + blls 0x652fb4 │ │ │ │ ldmdavs r2!, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf898f769 │ │ │ │ + @ instruction: 0xf87cf769 │ │ │ │ @ instruction: 0xf8469b04 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x210fa8 │ │ │ │ + bls 0x210fe0 │ │ │ │ ldrmi r4, [sl], #-1438 @ 0xfffffa62 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xfe78ab9c │ │ │ │ + bne 0xfe78abd4 │ │ │ │ strmi lr, [r2, #-2274] @ 0xfffff71e │ │ │ │ strmi r1, [lr, #2257] @ 0x8d1 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -181550,46 +181564,46 @@ │ │ │ │ sbcseq fp, fp, sl, lsl pc │ │ │ │ @ instruction: 0x4692469a │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ andseq pc, r4, r0, lsr r8 @ │ │ │ │ @ instruction: 0xf787fab7 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0x5c12e9dd │ │ │ │ - b 0x243e1c │ │ │ │ - b 0xa42840 │ │ │ │ + b 0x243e54 │ │ │ │ + b 0xa42878 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl}^ │ │ │ │ - bl 0x10e03c │ │ │ │ + bl 0x10e074 │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x1d1c1c │ │ │ │ + blx 0x1d1c54 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ stcls 14, cr15, [r3, #-788] @ 0xfffffcec │ │ │ │ @ instruction: 0x4683463b │ │ │ │ strtmi r4, [sl], #1607 @ 0x647 │ │ │ │ ldrmi r2, [r8], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x2531a0 │ │ │ │ + blx 0x2531d8 │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ - blls 0x5e7490 │ │ │ │ + blls 0x5e74c8 │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf80cf769 │ │ │ │ - bleq 0x1ff9b0 │ │ │ │ + @ instruction: 0xfff0f768 │ │ │ │ + bleq 0x1ff9e8 │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ addsmi r9, sl, #49152 @ 0xc000 │ │ │ │ stmdble r7, {r0, r3, r4, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r1!, {r0, r1, r3, r4, r6, r9, fp, ip}^ │ │ │ │ stmiane r8, {r1, r8, sl, lr}^ │ │ │ │ @@ -181646,15 +181660,15 @@ │ │ │ │ strcc fp, [r1, #-740] @ 0xfffffd1c │ │ │ │ rsceq r3, sp, r1, lsl #8 │ │ │ │ rsceq fp, r5, r8, lsl #30 │ │ │ │ @ instruction: 0xf91c440d │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf91e2f01 │ │ │ │ bicseq r4, fp, r1, lsl #30 │ │ │ │ - blx 0x1ce6a2 │ │ │ │ + blx 0x1ce6da │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r1, fp, r7, asr #5 │ │ │ │ svclt 0x001c429a │ │ │ │ @ instruction: 0xf08317db │ │ │ │ addmi r0, sp, #-268435449 @ 0xf0000007 │ │ │ │ svccs 0x0001f800 │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ @@ -181663,46 +181677,46 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b1644 │ │ │ │ + b 0x14b167c │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ svcgt 0x0001f911 │ │ │ │ svccc 0x0001f912 │ │ │ │ vqrdmlah.s d15, d12, d3 │ │ │ │ stclne 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi r1, [ip, #475] @ 0x1db │ │ │ │ bfine fp, ip, (invalid: 30:27) │ │ │ │ - ldcleq 0, cr15, [pc], #-524 @ 0xc1804 │ │ │ │ + ldcleq 0, cr15, [pc], #-524 @ 0xc183c │ │ │ │ @ instruction: 0xf800458e │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1ffb9e │ │ │ │ + blx 0x1ffbd6 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b16a4 │ │ │ │ + b 0x14b16dc │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ @ instruction: 0xf9112440 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x591666 │ │ │ │ + blx 0x59169e │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r1, fp, r7, asr #25 │ │ │ │ svclt 0x001c459c │ │ │ │ @ instruction: 0xf08317db │ │ │ │ strmi r0, [lr, #3199] @ 0xc7f │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ @@ -181714,16 +181728,16 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ addcc lr, ip, pc, asr #20 │ │ │ │ sbccc lr, r2, r0, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe0ca2b4 │ │ │ │ - blls 0x11de40 │ │ │ │ + b 0xfe0ca2ec │ │ │ │ + blls 0x11de78 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ ldrmi fp, [lr], r0, lsl #10 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ @@ -181731,24 +181745,24 @@ │ │ │ │ vnmulmi.f32 s28, s28, s30 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ @ instruction: 0xcc02fb11 │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ mvncc lr, #323584 @ 0x4f000 │ │ │ │ stclcc 3, cr15, [pc], {76} @ 0x4c │ │ │ │ svclt 0x001f4563 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xc1c10 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xc1c48 │ │ │ │ vstmiavc r3!, {s29-s168} │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ - blx 0x511682 │ │ │ │ + blx 0x5116ba │ │ │ │ bicsne lr, sl, #-939524096 @ 0xc8000000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89eb14 │ │ │ │ + blx 0x89eb4c │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -181761,59 +181775,59 @@ │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r9, sl, lr}^ @ │ │ │ │ svcgt 0x0002f93e │ │ │ │ - blcs 0x180030 │ │ │ │ + blcs 0x180068 │ │ │ │ svcge 0x0002f834 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ andgt pc, sl, #18432 @ 0x4800 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5b8c │ │ │ │ + b 0xfe2e5bc4 │ │ │ │ addmi r7, pc, #57856 @ 0xe200 │ │ │ │ andgt pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r8], #-486 @ 0xfffffe1a │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x52f00a │ │ │ │ - b 0x14c13d4 │ │ │ │ + blx 0x52f042 │ │ │ │ + b 0x14c140c │ │ │ │ ldrne r3, [fp], #-3276 @ 0xfffff334 │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xf132fb11 │ │ │ │ @ instruction: 0x0c0eebac │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - b 0x14929e4 │ │ │ │ + b 0x1492a1c │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ strcs fp, [r1], #-3868 @ 0xfffff0e4 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rsccc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf647bf18 │ │ │ │ vqrdmlsh.s , , │ │ │ │ svclt 0x001833cf │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89ec18 │ │ │ │ + blx 0x89ec50 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -181821,27 +181835,27 @@ │ │ │ │ @ instruction: 0xf1a29c08 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ rsclt r7, r5, #66846720 @ 0x3fc0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ec60 │ │ │ │ + b 0x148ec98 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf93c190e │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf93e9b02 │ │ │ │ bicseq sl, r2, #2, 30 │ │ │ │ addmi pc, r0, #8388608 @ 0x800000 │ │ │ │ andscs pc, r9, #10240 @ 0x2800 │ │ │ │ stmibcc pc, {r1, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r1, [sl, #-978] @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2a1c8c │ │ │ │ + b 0xfe2a1cc4 │ │ │ │ addmi r7, lr, #3702784 @ 0x388000 │ │ │ │ andls pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -181858,22 +181872,22 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc1cf0 │ │ │ │ - blgt 0x1801b8 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc1d28 │ │ │ │ + blgt 0x1801f0 │ │ │ │ svccs 0x0002f83e │ │ │ │ vpadd.i8 d15, d12, d2 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5d0c │ │ │ │ + b 0xfe2e5d44 │ │ │ │ adcsmi r7, r9, #57856 @ 0xe200 │ │ │ │ svcgt 0x0002f825 │ │ │ │ strtmi sp, [r0], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ @@ -181888,34 +181902,34 @@ │ │ │ │ @ instruction: 0xf44f9c08 │ │ │ │ @ instruction: 0xf04f4780 │ │ │ │ @ instruction: 0xf6470901 │ │ │ │ rsclt r7, r5, #16711680 @ 0xff0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ed6c │ │ │ │ + b 0x148eda4 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf9311e84 │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ - blx 0x56d98e │ │ │ │ + blx 0x56d9c6 │ │ │ │ vhsub.u8 d23, d2, d10 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ - bvc 0xff97c7b8 │ │ │ │ + bvc 0xff97c7f0 │ │ │ │ @ instruction: 0xf824428e │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4b9ac │ │ │ │ + bl 0xfec4b9e4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdb9bc │ │ │ │ + bl 0xdb9f4 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181928,44 +181942,44 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x1537d4 │ │ │ │ - b 0x1484b20 │ │ │ │ + bl 0x15380c │ │ │ │ + b 0x1484b58 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9e28 │ │ │ │ + b 0x14a9e60 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ ands pc, r7, fp, lsr r9 @ │ │ │ │ andeq lr, r9, r1, lsr #23 │ │ │ │ @ instruction: 0xf93046c4 │ │ │ │ - blx 0x14ca42 │ │ │ │ + blx 0x14ca7a │ │ │ │ vhsub.u8 d31, d2, d14 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ - b 0xfe219ee0 │ │ │ │ + b 0xfe219f18 │ │ │ │ addmi r7, r8, #925696 @ 0xe2000 │ │ │ │ svcge 0x0002f82c │ │ │ │ - bls 0x136610 │ │ │ │ + bls 0x136648 │ │ │ │ @ instruction: 0xf1003708 │ │ │ │ cps #16 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ stmdals r2, {r1, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ - blls 0x1938e0 │ │ │ │ + blls 0x193918 │ │ │ │ addmi r4, r3, #-2046820352 @ 0x86000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb274 │ │ │ │ + bl 0xfe8cb2ac │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x453284 │ │ │ │ + bl 0x4532bc │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181974,50 +181988,50 @@ │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1, -r0, lsl #16] │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r3, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148dec4 │ │ │ │ - b 0x148b154 │ │ │ │ + b 0x148defc │ │ │ │ + b 0x148b18c │ │ │ │ stmib sp, {r0, r1, r6, r7, r8, r9}^ │ │ │ │ svclt 0x00163e02 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ - bl 0x1538dc │ │ │ │ + bl 0x153914 │ │ │ │ svclt 0x00080244 │ │ │ │ - b 0x149373c │ │ │ │ + b 0x1493774 │ │ │ │ stmib sp, {r1, r3, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r4], -r0 │ │ │ │ svclt 0x00a82c08 │ │ │ │ - b 0x148af0c │ │ │ │ + b 0x148af44 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ ldrbmi r4, [r9], #-1152 @ 0xfffffb80 │ │ │ │ andsge pc, r8, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c0beba1 │ │ │ │ @ instruction: 0xf93c46ce │ │ │ │ - blx 0x190b0e │ │ │ │ + blx 0x190b46 │ │ │ │ vcgt.u8 d20, d3, d10 │ │ │ │ bicsne r3, fp, #207 @ 0xcf │ │ │ │ svclt 0x001c4283 │ │ │ │ - b 0xfe259fd0 │ │ │ │ + b 0xfe25a008 │ │ │ │ strmi r7, [ip, #227] @ 0xe3 │ │ │ │ svceq 0x0002f82e │ │ │ │ - blls 0xf66dc │ │ │ │ + blls 0xf6714 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r1], #268 @ 0x10c │ │ │ │ movweq lr, #6621 @ 0x19dd │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ strmi r4, [r6], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb344 │ │ │ │ + bl 0xfe8cb37c │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x453354 │ │ │ │ + bl 0x45338c │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -182030,34 +182044,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x15396c │ │ │ │ - b 0x14828b8 │ │ │ │ + bl 0x1539a4 │ │ │ │ + b 0x14828f0 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9fc0 │ │ │ │ + b 0x14a9ff8 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andeq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bece0 │ │ │ │ + bcc 0xff4bed18 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fca00 │ │ │ │ + bvc 0xff8fca38 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182083,34 +182097,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153a40 │ │ │ │ - b 0x148298c │ │ │ │ + bl 0x153a78 │ │ │ │ + b 0x14829c4 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14aa094 │ │ │ │ + b 0x14aa0cc │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andseq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bedb4 │ │ │ │ + bcc 0xff4bedec │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fcad4 │ │ │ │ + bvc 0xff8fcb0c │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182133,18 +182147,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccs 0x0002f93c │ │ │ │ - blmi 0x180600 │ │ │ │ + blmi 0x180638 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf50203d2 │ │ │ │ - blx 0x592b4a │ │ │ │ + blx 0x592b82 │ │ │ │ vcgt.u8 d18, d3, d4 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182158,18 +182172,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccc 0x0002f93c │ │ │ │ - blcs 0x180664 │ │ │ │ + blcs 0x18069c │ │ │ │ svcmi 0x0002f93e │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - blx 0x1d2fae │ │ │ │ + blx 0x1d2fe6 │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182178,22 +182192,22 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1e50 │ │ │ │ + b 0x14b1e88 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ - ldrbtvc pc, [pc], #1607 @ 0xc2200 @ │ │ │ │ + ldrbtvc pc, [pc], #1607 @ 0xc2238 @ │ │ │ │ @ instruction: 0xf931448e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591e16 │ │ │ │ + blx 0x591e4e │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s160} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182202,23 +182216,23 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vbic.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1eb0 │ │ │ │ + b 0x14b1ee8 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf647448e │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591e7a │ │ │ │ + blx 0x591eb2 │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182234,15 +182248,15 @@ │ │ │ │ rscseq r1, pc, r6, lsl #29 │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472500 │ │ │ │ ldrshtne r7, [pc], #-79 │ │ │ │ ands pc, r5, r8, lsr r9 @ │ │ │ │ tstpeq r0, ip, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314630 │ │ │ │ - blx 0x591eda │ │ │ │ + blx 0x591f12 │ │ │ │ vcgt.u8 d31, d3, d14 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00184293 │ │ │ │ rscvc lr, r3, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf8204561 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ @ instruction: 0xf1013508 │ │ │ │ @@ -182259,24 +182273,24 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 12, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vst1.8 {d18-d20}, [pc], r0 │ │ │ │ - b 0x1493534 │ │ │ │ + b 0x149356c │ │ │ │ @ instruction: 0xf6470868 │ │ │ │ @ instruction: 0xf93975ff │ │ │ │ @ instruction: 0xf1ace016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ movwmi pc, #60179 @ 0xeb13 @ │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ addsmi r1, r3, #1811939331 @ 0x6c000003 │ │ │ │ - b 0xfe231fb8 │ │ │ │ + b 0xfe231ff0 │ │ │ │ strbmi r7, [r1, #-739]! @ 0xfffffd1d │ │ │ │ svccs 0x0002f820 │ │ │ │ @ instruction: 0x3608d1f0 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ ldrmi r3, [r0, #1808]! @ 0x710 │ │ │ │ andcs sp, r0, r5, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182286,75 +182300,75 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x5442e8 │ │ │ │ - bl 0x1182bd4 │ │ │ │ + bl 0x544320 │ │ │ │ + bl 0x1182c0c │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x10c62b0 │ │ │ │ + b 0x10c62e8 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfed882c4 │ │ │ │ + bl 0xfed882fc │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, r2, lsl #1 │ │ │ │ bicmi r9, r0, #4096 @ 0x1000 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff1053ea │ │ │ │ + blx 0xff105422 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed08358 │ │ │ │ + bl 0xfed08390 │ │ │ │ andsle r7, r0, ip, ror #31 │ │ │ │ strlt r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ - b 0x148b004 │ │ │ │ + b 0x148b03c │ │ │ │ @ instruction: 0xf8c27eec │ │ │ │ @ instruction: 0xf08e3ee0 │ │ │ │ bicmi r4, r0, #0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ ldrmi pc, [r8], -r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r3], ip, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ - beq 0x13e578 │ │ │ │ + beq 0x13e5b0 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, pc, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x148f858 │ │ │ │ + b 0x148f890 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85e9501 │ │ │ │ @ instruction: 0xf85c0f04 │ │ │ │ @ instruction: 0xf0005b04 │ │ │ │ @ instruction: 0xf8564100 │ │ │ │ strbeq r4, [r2, r4, lsl #30] │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlabtcs r4, r5, fp, pc @ │ │ │ │ @ instruction: 0x17c80fd2 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfedc83e0 │ │ │ │ + bl 0xfedc8418 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andge pc, r0, r3, asr #17 │ │ │ │ andeq lr, r9, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf8ce45e0 │ │ │ │ bicsle r2, lr, r0 │ │ │ │ strtmi r9, [fp], #3329 @ 0xd01 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ @@ -182372,15 +182386,15 @@ │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ strlt r4, [r0, #-896] @ 0xfffffc80 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ pkhtbmi r1, r6, fp, asr #20 │ │ │ │ andeq lr, r2, #108, 22 @ 0x1b000 │ │ │ │ - b 0x10c6458 │ │ │ │ + b 0x10c6490 │ │ │ │ strbne r0, [r3, r2, asr #32] │ │ │ │ svcvc 0x00e2ebb3 │ │ │ │ ldrbne sp, [r1, r6] │ │ │ │ @ instruction: 0xf0812301 │ │ │ │ @ instruction: 0xf8ce4000 │ │ │ │ bicmi r3, r0, #224, 28 @ 0xe00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182389,75 +182403,75 @@ │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [ip], -r4, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ @ instruction: 0xf04f1f05 │ │ │ │ @ instruction: 0xf06f0b01 │ │ │ │ ldrmi r4, [lr], r0, lsl #20 │ │ │ │ - blx 0x18aa16c │ │ │ │ + blx 0x18aa1a4 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x113e74 │ │ │ │ + bl 0x113eac │ │ │ │ strls r0, [r1, -r7, lsl #18] │ │ │ │ - blvc 0x2006b0 │ │ │ │ + blvc 0x2006e8 │ │ │ │ svceq 0x0004f856 │ │ │ │ svccc 0x0004f855 │ │ │ │ tstpmi r0, r3 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r0, -r7, lsl #23] │ │ │ │ @ instruction: 0xf11207da │ │ │ │ - b 0x1112f78 │ │ │ │ + b 0x1112fb0 │ │ │ │ @ instruction: 0xf1410153 │ │ │ │ - bne 0x542980 │ │ │ │ + bne 0x5429b8 │ │ │ │ tsteq r7, r1, ror #22 │ │ │ │ - b 0x11464d0 │ │ │ │ + b 0x1146508 │ │ │ │ strbne r0, [r8, r1, asr #4] │ │ │ │ - bl 0xfed884dc │ │ │ │ + bl 0xfed88514 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andlt pc, r0, lr, asr #17 │ │ │ │ andeq lr, sl, #128, 20 @ 0x80000 │ │ │ │ eorvs r4, sl, r1, lsr #11 │ │ │ │ svcls 0x0001d1dc │ │ │ │ ldrmi r4, [r8, #1212]! @ 0x4bc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8a9b0 │ │ │ │ + bl 0xfea8a9e8 │ │ │ │ stmia ip!, {r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3c29c0 │ │ │ │ + bl 0x3c29f8 │ │ │ │ ldrmi r0, [r8, #775] @ 0x307 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf04f9c09 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ rsclt r4, r5, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148f5f8 │ │ │ │ + b 0x148f630 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf8511f04 │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ - blx 0xfe16a222 │ │ │ │ + blx 0xfe16a25a │ │ │ │ svceq 0x00d22909 │ │ │ │ - bvc 0xffb3cf54 │ │ │ │ + bvc 0xffb3cf8c │ │ │ │ subeq lr, r9, #270336 @ 0x42000 │ │ │ │ - blvc 0xff97cf5c │ │ │ │ + blvc 0xff97cf94 │ │ │ │ svcvc 0x00e9ebbb │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe36262c │ │ │ │ + b 0xfe362664 │ │ │ │ adcsmi r0, r1, #1879048192 @ 0x70000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -182477,23 +182491,23 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc269c │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc26d4 │ │ │ │ @ instruction: 0xf8519401 │ │ │ │ ldrbtmi fp, [r2], -r4, lsl #22 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0xff38b6ae │ │ │ │ + blx 0xff38b6e6 │ │ │ │ svceq 0x00d22403 │ │ │ │ - blvc 0xff9fcff0 │ │ │ │ + blvc 0xff9fd028 │ │ │ │ subeq lr, r4, #270336 @ 0x42000 │ │ │ │ - bl 0xfed88608 │ │ │ │ + bl 0xfed88640 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andls pc, r0, sl, asr #17 │ │ │ │ andeq lr, r8, #569344 @ 0x8b000 │ │ │ │ @ instruction: 0xf845428f │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ strtmi r9, [r0], #-3073 @ 0xfffff3ff │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ @@ -182516,98 +182530,98 @@ │ │ │ │ strcs pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ stccs 2, cr11, [r2], {235} @ 0xeb │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - b 0x14b2390 │ │ │ │ + b 0x14b23c8 │ │ │ │ ldrmi r0, [ip], -r4, asr #25 │ │ │ │ - bl 0xd40d0 │ │ │ │ + bl 0xd4108 │ │ │ │ svclt 0x00080b85 │ │ │ │ @ instruction: 0x4615469c │ │ │ │ stmibeq r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x9c02e9cd │ │ │ │ stmdacs r4, {r3, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - beq 0xfe0fd098 │ │ │ │ - bl 0x10a760 │ │ │ │ + beq 0xfe0fd0d0 │ │ │ │ + bl 0x10a798 │ │ │ │ strmi r0, [r2], -sl, lsl #8 │ │ │ │ eoreq pc, r2, fp, asr r8 @ │ │ │ │ smlatbeq sl, r4, fp, lr │ │ │ │ andls r4, r1, #172, 12 @ 0xac00000 │ │ │ │ - blcc 0x2008b8 │ │ │ │ + blcc 0x2008f0 │ │ │ │ andcc pc, r0, #134144 @ 0x20c00 │ │ │ │ - b 0x14866e8 │ │ │ │ - b 0x11a0f08 │ │ │ │ - b 0x148348c │ │ │ │ - bl 0xff062314 │ │ │ │ + b 0x1486720 │ │ │ │ + b 0x11a0f40 │ │ │ │ + b 0x14834c4 │ │ │ │ + bl 0xff06234c │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ movweq lr, #31369 @ 0x7a89 │ │ │ │ @ instruction: 0xf84c428c │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrcc r9, [r0], #-2561 @ 0xfffff5ff │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ addsmi r3, r3, #4, 4 @ 0x40000000 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ - bls 0x2333bc │ │ │ │ + bls 0x2333f4 │ │ │ │ strbtmi r4, [r2], #-1379 @ 0xfffffa9d │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebcbbbc │ │ │ │ + bl 0xfebcbbf4 │ │ │ │ stmia r2!, {r1, sl, fp}^ │ │ │ │ - bl 0x153bcc │ │ │ │ + bl 0x153c04 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ strmi fp, [r1], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4610 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ cdpls 8, 1, cr4, cr0, cr0, {0} │ │ │ │ movwcc fp, #4851 @ 0x12f3 │ │ │ │ vshr.u64 q8, q6, #58 │ │ │ │ - blcs 0x14b404 │ │ │ │ + blcs 0x14b43c │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ movwcc fp, #7954 @ 0x1f12 │ │ │ │ strtmi r4, [r4], r3, lsr #12 │ │ │ │ - bleq 0xfe27d410 │ │ │ │ - b 0x14b2474 │ │ │ │ + bleq 0xfe27d448 │ │ │ │ + b 0x14b24ac │ │ │ │ @ instruction: 0xf04f0cc3 │ │ │ │ svclt 0x00180000 │ │ │ │ strmi r4, [lr], -r3, ror #12 │ │ │ │ smlabtmi r4, sp, r9, lr │ │ │ │ addsne r4, sl, r1, lsl #12 │ │ │ │ @ instruction: 0x2c02e9cd │ │ │ │ ldrmi r2, [r3], -r4, lsl #20 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ - beq 0xfe1bd174 │ │ │ │ + beq 0xfe1bd1ac │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf85b4455 │ │ │ │ ldrtmi r0, [r4], r1, lsr #32 │ │ │ │ strne lr, [r0], -sp, asr #19 │ │ │ │ streq lr, [sl], #-2981 @ 0xfffff45b │ │ │ │ @ instruction: 0xf8544606 │ │ │ │ ldrmi r0, [sl], -r4, lsl #22 │ │ │ │ - blx 0xff0cac5a │ │ │ │ + blx 0xff0cac92 │ │ │ │ svceq 0x00d22106 │ │ │ │ vfmsvc.f32 s29, s2, s30 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfecc87a8 │ │ │ │ + bl 0xfecc87e0 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andls pc, r0, r7, asr #17 │ │ │ │ andeq lr, r8, #581632 @ 0x8e000 │ │ │ │ @ instruction: 0xf84c42a5 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0x1600e9dd │ │ │ │ - bls 0x14fcc4 │ │ │ │ + bls 0x14fcfc │ │ │ │ ldrcc r3, [r0], -r4, lsl #2 │ │ │ │ ldclle 2, cr4, [r8], {138} @ 0x8a │ │ │ │ strgt lr, [r3], #-2525 @ 0xfffff623 │ │ │ │ strbmi r9, [r4, #-2309]! @ 0xfffff6fb │ │ │ │ stmdble r9, {r0, r5, r6, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @ instruction: 0x0c01ebac │ │ │ │ @@ -182624,122 +182638,122 @@ │ │ │ │ ldrbmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdami r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmov.i32 d25, #13697023 @ 0x00d0ffff │ │ │ │ rsclt r2, fp, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148e8ec │ │ │ │ - b 0x148bf80 │ │ │ │ + b 0x148e924 │ │ │ │ + b 0x148bfb8 │ │ │ │ svclt 0x001503c3 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ @ instruction: 0x46704618 │ │ │ │ - bl 0x154374 │ │ │ │ + bl 0x1543ac │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ - b 0x14bb514 │ │ │ │ + b 0x14bb54c │ │ │ │ strcs r0, [r0, #-2720] @ 0xfffff560 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ stmdacs r4, {r3, sp, pc} │ │ │ │ svclt 0x00a8465b │ │ │ │ andls r2, r3, #4 │ │ │ │ stmdane ip, {r7} │ │ │ │ - bls 0x194328 │ │ │ │ + bls 0x194360 │ │ │ │ @ instruction: 0x0c0aeba4 │ │ │ │ strls r4, [r1, #-1585] @ 0xfffff9cf │ │ │ │ eoreq pc, r5, r2, asr r8 @ │ │ │ │ - blcs 0x200a74 │ │ │ │ - blpl 0x200aa4 │ │ │ │ + blcs 0x200aac │ │ │ │ + blpl 0x200adc │ │ │ │ cdpmi 0, 0, cr15, cr0, cr2, {0} │ │ │ │ vnmlaeq.f32 s29, s4, s28 │ │ │ │ - blx 0xff20488a │ │ │ │ + blx 0xff2048c2 │ │ │ │ @ instruction: 0xf1122e00 │ │ │ │ @ instruction: 0xf14e4280 │ │ │ │ svceq 0x00d20500 │ │ │ │ subeq lr, r5, #270336 @ 0x42000 │ │ │ │ - blvc 0xffa3d290 │ │ │ │ + blvc 0xffa3d2c8 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ svcvc 0x00e5ebbe │ │ │ │ @ instruction: 0xf8c7bf1c │ │ │ │ - b 0xfe3a6964 │ │ │ │ + b 0xfe3a699c │ │ │ │ strbmi r0, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ stcls 1, cr13, [r1, #-888] @ 0xfffffc88 │ │ │ │ - bls 0x14f9b4 │ │ │ │ + bls 0x14f9ec │ │ │ │ strcc r3, [r4, #-1552] @ 0xfffff9f0 │ │ │ │ ldclle 2, cr4, [r0], {170} @ 0xaa │ │ │ │ @ instruction: 0xe010f8dd │ │ │ │ - blls 0x2143f0 │ │ │ │ + blls 0x214428 │ │ │ │ ldrbmi r4, [r3, #-1267]! @ 0xfffffb0d │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec4ad90 │ │ │ │ + bl 0xfec4adc8 │ │ │ │ stmia fp!, {r0, r1, r3, r9, sl, fp}^ │ │ │ │ - bl 0x382da0 │ │ │ │ + bl 0x382dd8 │ │ │ │ addsmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r3, lr, lsl #12 │ │ │ │ ldrbmi fp, [sp], -r7, lsl #1 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ vmov.i32 d25, #49407 @ 0x0000c0ff │ │ │ │ - blx 0x188b5d0 │ │ │ │ - blcs 0x1823e0 │ │ │ │ + blx 0x188b608 │ │ │ │ + blcs 0x182418 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14b2638 │ │ │ │ + b 0x14b2670 │ │ │ │ ldrbtmi r0, [r3], -r3, asr #19 │ │ │ │ ldrbtmi r4, [r1], fp, asr #12 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0x9e04e9cd │ │ │ │ andls r1, r3, #152 @ 0x98 │ │ │ │ strmi r2, [r3], -r4, lsl #16 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #8 │ │ │ │ - b 0x14a6a10 │ │ │ │ - bl 0x105418 │ │ │ │ + b 0x14a6a48 │ │ │ │ + bl 0x105450 │ │ │ │ ldrmi r0, [lr], sl, lsl #6 │ │ │ │ - bl 0xfec69620 │ │ │ │ + bl 0xfec69658 │ │ │ │ strtmi r0, [r8], -sl, lsl #24 │ │ │ │ @ instruction: 0xf8539401 │ │ │ │ @ instruction: 0xf85c3024 │ │ │ │ @ instruction: 0xf850bb04 │ │ │ │ @ instruction: 0xf0099b04 │ │ │ │ - b 0x1493a2c │ │ │ │ - b 0x11df154 │ │ │ │ - blx 0xfe383b9a │ │ │ │ + b 0x1493a64 │ │ │ │ + b 0x11df18c │ │ │ │ + blx 0xfe383bd2 │ │ │ │ @ instruction: 0xf111b903 │ │ │ │ @ instruction: 0xf1444180 │ │ │ │ - bl 0xfed03a40 │ │ │ │ - bl 0x19c2e70 │ │ │ │ + bl 0xfed03a78 │ │ │ │ + bl 0x19c2ea8 │ │ │ │ svceq 0x00c90409 │ │ │ │ cmpeq r4, r1, asr #20 │ │ │ │ - blvc 0xff9fd38c │ │ │ │ + blvc 0xff9fd3c4 │ │ │ │ stmibvc r1!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e4ebb9 │ │ │ │ @ instruction: 0xf8c6bf1c │ │ │ │ - b 0xfe3a2a60 │ │ │ │ + b 0xfe3a2a98 │ │ │ │ strbmi r0, [r6, #263]! @ 0x107 │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stcls 1, cr13, [r1], {217} @ 0xd9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ adcmi r3, r3, #4, 8 @ 0x4000000 │ │ │ │ ldmib sp, {r1, r3, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r9, [r3], r4, lsl #28 │ │ │ │ strbmi r4, [lr, #1227] @ 0x4cb │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb0ae8c │ │ │ │ + bl 0xfeb0aec4 │ │ │ │ stmia fp!, {r0, r1, r3, r8, fp}^ │ │ │ │ - bl 0x382e9c │ │ │ │ + bl 0x382ed4 │ │ │ │ ldrmi r0, [lr, #777] @ 0x309 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -182752,24 +182766,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf85c440c │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0086b04 │ │ │ │ @ instruction: 0xf85e4200 │ │ │ │ - b 0x14a26f8 │ │ │ │ - b 0x115fa0c │ │ │ │ + b 0x14a2730 │ │ │ │ + b 0x115fa44 │ │ │ │ @ instruction: 0xf1130258 │ │ │ │ @ instruction: 0xf1424380 │ │ │ │ - blx 0xff2832fa │ │ │ │ + blx 0xff283332 │ │ │ │ svceq 0x00db3206 │ │ │ │ - b 0x1188a5c │ │ │ │ + b 0x1188a94 │ │ │ │ ldrbne r0, [lr, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb6 │ │ │ │ - b 0xfe2b276c │ │ │ │ + b 0xfe2b27a4 │ │ │ │ addmi r0, ip, #335544320 @ 0x14000000 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -182783,24 +182797,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e6b04 │ │ │ │ @ instruction: 0xf85c7f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe253366 │ │ │ │ - b 0x149c784 │ │ │ │ + blx 0xfe25339e │ │ │ │ + b 0x149c7bc │ │ │ │ @ instruction: 0xf11373c8 │ │ │ │ - b 0x1153970 │ │ │ │ + b 0x11539a8 │ │ │ │ @ instruction: 0xf1420258 │ │ │ │ - blne 0xfe783378 │ │ │ │ + blne 0xfe7833b0 │ │ │ │ andeq lr, r7, #100352 @ 0x18800 │ │ │ │ - b 0x1186aec │ │ │ │ + b 0x1186b24 │ │ │ │ ldrbne r0, [r7, r2, asr #6] │ │ │ │ - bl 0xfee48b00 │ │ │ │ + bl 0xfee48b38 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #23175 @ 0x5a87 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ bicsle r3, ip, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182812,19 +182826,19 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blx 0xfe18e7ea │ │ │ │ + blx 0xfe18e822 │ │ │ │ svceq 0x00db3202 │ │ │ │ - b 0x1188b34 │ │ │ │ - b 0x14838ec │ │ │ │ - bl 0xff062774 │ │ │ │ + b 0x1188b6c │ │ │ │ + b 0x1483924 │ │ │ │ + bl 0xff0627ac │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #27269 @ 0x6a85 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182838,20 +182852,20 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, #79] @ 0x4f │ │ │ │ @ instruction: 0xf06f440e │ │ │ │ @ instruction: 0xf8514700 │ │ │ │ strtmi r0, [fp], -r4, lsl #22 │ │ │ │ svcmi 0x0004f85e │ │ │ │ - blx 0xff1cb442 │ │ │ │ + blx 0xff1cb47a │ │ │ │ svceq 0x00db3200 │ │ │ │ - b 0x1188b98 │ │ │ │ + b 0x1188bd0 │ │ │ │ ldrbne r0, [r8, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb0 │ │ │ │ - b 0xfe1f28b4 │ │ │ │ + b 0xfe1f28ec │ │ │ │ addmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ svccc 0x0004f84c │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -182863,23 +182877,23 @@ │ │ │ │ rscseq r4, pc, r5, lsl #12 │ │ │ │ stmeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2400 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf85146ac │ │ │ │ - blx 0xfe0d18b6 │ │ │ │ + blx 0xfe0d18ee │ │ │ │ svceq 0x00db3203 │ │ │ │ - bvc 0xff97d5e8 │ │ │ │ + bvc 0xff97d620 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e2ebb9 │ │ │ │ - b 0xfe37291c │ │ │ │ + b 0xfe372954 │ │ │ │ ldrbmi r0, [r1, #-774]! @ 0xfffffcfa │ │ │ │ - blcc 0x200df4 │ │ │ │ + blcc 0x200e2c │ │ │ │ strcc sp, [r4], #-491 @ 0xfffffe15 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r0, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -182891,42 +182905,42 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ - b 0x1496714 │ │ │ │ + b 0x149674c │ │ │ │ @ instruction: 0xf06f08a8 │ │ │ │ @ instruction: 0xf8594700 │ │ │ │ @ instruction: 0xf1a40025 │ │ │ │ ssatmi r0, #21, r0, lsl #2 │ │ │ │ - blge 0x200e6c │ │ │ │ + blge 0x200ea4 │ │ │ │ andcs r4, r0, #120586240 @ 0x7300000 │ │ │ │ andcc pc, r0, #206848 @ 0x32800 │ │ │ │ - b 0x1486ca0 │ │ │ │ - b 0x11a18c0 │ │ │ │ - b 0x1483a44 │ │ │ │ - bl 0xfefa1ccc │ │ │ │ + b 0x1486cd8 │ │ │ │ + b 0x11a18f8 │ │ │ │ + b 0x1483a7c │ │ │ │ + bl 0xfefa1d04 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #31370 @ 0x7a8a │ │ │ │ @ instruction: 0xf84c42a1 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf1013504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec19f74 │ │ │ │ + bl 0xfec19fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbe3fc │ │ │ │ + blvc 0xfbe434 │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -182944,17 +182958,17 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01b │ │ │ │ - b 0x14865e8 │ │ │ │ - bl 0x8620fc │ │ │ │ - b 0x1482df0 │ │ │ │ + b 0x1486620 │ │ │ │ + bl 0x862134 │ │ │ │ + b 0x1482e28 │ │ │ │ @ instruction: 0x46600454 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ svclt 0x00284150 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf00518e4 │ │ │ │ strmi r4, [r2], -r0, lsl #6 │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ @@ -182963,104 +182977,104 @@ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlalbblt r4, lr, ip, r6 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andcs fp, r1, ip, lsr #30 │ │ │ │ stmiane r0, {sp}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [ip], r3, lsl #12 │ │ │ │ - b 0x14891a0 │ │ │ │ + b 0x14891d8 │ │ │ │ smlalttmi r7, r9, ip, r4 │ │ │ │ sbcsvc lr, r2, r3, asr #20 │ │ │ │ - bl 0xfed88d6c │ │ │ │ - blmi 0x3e2df4 │ │ │ │ + bl 0xfed88da4 │ │ │ │ + blmi 0x3e2e2c │ │ │ │ @ instruction: 0xf084bf1e │ │ │ │ mvnmi r4, #0, 2 │ │ │ │ ldmdavs sl, {r0, r3, r6, r7, r8, r9, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e4bdf0 │ │ │ │ - svclt 0x0000fcf3 │ │ │ │ + svclt 0x0000fcf7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e338 │ │ │ │ + blhi 0x17e370 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r5, #-548] @ 0xfffffddc │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a09c14 │ │ │ │ - ldc 5, cr0, [pc, #32] @ 0xc2ecc │ │ │ │ + ldc 5, cr0, [pc, #32] @ 0xc2f04 │ │ │ │ vbic.i16 d24, #52224 @ 0xcc00 │ │ │ │ @ instruction: 0xf1b82801 │ │ │ │ svclt 0x000b0f02 │ │ │ │ @ instruction: 0xf108b2e4 │ │ │ │ strcc r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b2ae8 │ │ │ │ + b 0x14b2b20 │ │ │ │ strmi r0, [ip], -r4, asr #17 │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcs lr, #10484 @ 0x28f4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf08d8b04 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x177bb00 │ │ │ │ + b 0x177bb38 │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x177d848 │ │ │ │ + beq 0x177d880 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3bd83c │ │ │ │ + bvc 0xff3bd874 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0xfdb88 │ │ │ │ + beq 0xfdbc0 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x10d48b4 │ │ │ │ - bl 0x1143098 │ │ │ │ - bl 0x743730 │ │ │ │ + b 0x10d48ec │ │ │ │ + bl 0x11430d0 │ │ │ │ + bl 0x743768 │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfecc8e78 │ │ │ │ + bl 0xfecc8eb0 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf08cbf1c │ │ │ │ bicmi r4, r9, #0, 2 │ │ │ │ rsbvs r4, r9, r0, lsr #11 │ │ │ │ - blmi 0x3f7628 │ │ │ │ - blls 0x29cfe0 │ │ │ │ + blmi 0x3f7660 │ │ │ │ + blls 0x29d018 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1e48ff0 │ │ │ │ - svclt 0x0000fc5b │ │ │ │ + svclt 0x0000fc5f │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf1a2b085 │ │ │ │ @@ -183068,25 +183082,25 @@ │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ @ instruction: 0xf04f0508 │ │ │ │ stcls 8, cr0, [ip], {1} │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x148ffe4 │ │ │ │ + b 0x149001c │ │ │ │ svclt 0x000809c9 │ │ │ │ stmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r9], #1548 @ 0x60c │ │ │ │ - blvc 0x17e648 │ │ │ │ + blvc 0x17e680 │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ - vqdmulh.s16 d7, d7, d0 │ │ │ │ - strbmi pc, [ip, #-3963] @ 0xfffff085 @ │ │ │ │ + @ instruction: 0xf7ff7b00 │ │ │ │ + strbmi pc, [ip, #-3763] @ 0xfffff14d @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ andlt sp, r5, lr, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -183112,35 +183126,35 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x10c93fc │ │ │ │ - b 0x1483894 │ │ │ │ - b 0x11a2418 │ │ │ │ + bl 0x10c9434 │ │ │ │ + b 0x14838cc │ │ │ │ + b 0x11a2450 │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cb2d04 │ │ │ │ + b 0x1cb2d3c │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcmi r4, r7, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r8, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xfeeff872 │ │ │ │ + blx 0xfefff8aa │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2d │ │ │ │ @@ -183164,319 +183178,319 @@ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x11094cc │ │ │ │ - b 0x1183968 │ │ │ │ - b 0x14a00a8 │ │ │ │ + bl 0x1109504 │ │ │ │ + b 0x11839a0 │ │ │ │ + b 0x14a00e0 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cb2dd4 │ │ │ │ + b 0x1cb2e0c │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcsmi r4, ip, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r0, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0x14ff942 │ │ │ │ + blx 0x15ff97a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e674 │ │ │ │ + blhi 0x17e6ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b37 │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xd3e85c │ │ │ │ - blx 0x18b2e0c │ │ │ │ + blhi 0xd3e894 │ │ │ │ + blx 0x18b2e44 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7208 │ │ │ │ - bl 0x145520 │ │ │ │ - b 0x1485918 │ │ │ │ - blls 0x1855a8 │ │ │ │ + b 0x14a7240 │ │ │ │ + bl 0x145558 │ │ │ │ + b 0x1485950 │ │ │ │ + blls 0x1855e0 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe85c │ │ │ │ - blhi 0x27e860 │ │ │ │ + blhi 0x1fe894 │ │ │ │ + blhi 0x27e898 │ │ │ │ cdp2 0, 5, cr15, cr14, cr13, {4} │ │ │ │ - blls 0x269a48 │ │ │ │ + blls 0x269a80 │ │ │ │ ldmne fp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc9188 │ │ │ │ + bl 0xfecc91c0 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicsle r0, r7, r8, lsl #12 │ │ │ │ - bleq 0x17f694 │ │ │ │ + bleq 0x17f6cc │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff68c │ │ │ │ - blle 0xff2d4980 │ │ │ │ + beq 0x4ff6c4 │ │ │ │ + blle 0xff2d49b8 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e57c │ │ │ │ + blhi 0x17e5b4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff6ffa30 │ │ │ │ + blx 0xff7ffa68 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e770 │ │ │ │ + blhi 0x17e7a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b3a │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xdfe958 │ │ │ │ - blx 0x18b2f08 │ │ │ │ + blhi 0xdfe990 │ │ │ │ + blx 0x18b2f40 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7304 │ │ │ │ - bl 0x14561c │ │ │ │ - b 0x1485a14 │ │ │ │ - blls 0x1856a4 │ │ │ │ + b 0x14a733c │ │ │ │ + bl 0x145654 │ │ │ │ + b 0x1485a4c │ │ │ │ + blls 0x1856dc │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe958 │ │ │ │ - blhi 0x27e95c │ │ │ │ + blhi 0x1fe990 │ │ │ │ + blhi 0x27e994 │ │ │ │ stc2l 0, cr15, [r0, #564]! @ 0x234 │ │ │ │ ldmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1b30106 │ │ │ │ svclt 0x002c4240 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf141181b │ │ │ │ ldmne fp, {r8}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc9294 │ │ │ │ + bl 0xfecc92cc │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicle r0, pc, r8, lsl #12 │ │ │ │ - bleq 0x17f7a0 │ │ │ │ + bleq 0x17f7d8 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff798 │ │ │ │ - blle 0xff0d4a8c │ │ │ │ + beq 0x4ff7d0 │ │ │ │ + blle 0xff0d4ac4 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e688 │ │ │ │ + blhi 0x17e6c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x157fb3c │ │ │ │ + blx 0x167fb74 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4686 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14b302c │ │ │ │ + b 0x14b3064 │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x10aff8 │ │ │ │ + bl 0x10b030 │ │ │ │ stmib sp, {r3, r9, fp}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9920002 │ │ │ │ @ instruction: 0xf991c002 │ │ │ │ @ instruction: 0xf9926003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf9127b04 │ │ │ │ strmi fp, [sl, #2820] @ 0xb04 │ │ │ │ @ instruction: 0xf70bfb17 │ │ │ │ movwvc pc, #39699 @ 0x9b13 @ │ │ │ │ svcvc 0x0004f854 │ │ │ │ - blx 0x65450a │ │ │ │ - blx 0x4d0c42 │ │ │ │ + blx 0x654542 │ │ │ │ + blx 0x4d0c7a │ │ │ │ @ instruction: 0xf845600c │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ strbmi r4, [r7, #-1222] @ 0xfffffb3a │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacb838 │ │ │ │ + bl 0xfeacb870 │ │ │ │ stmia lr!, {r1, r2, r3, fp}^ │ │ │ │ - bl 0x443848 │ │ │ │ + bl 0x443880 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490878 │ │ │ │ + b 0x14908b0 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b0ae │ │ │ │ + blx 0x36b0e6 │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x2ee4aa │ │ │ │ + blx 0x2ee4e2 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x3545e2 │ │ │ │ + blx 0x35461a │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x2e64c6 │ │ │ │ + blx 0x2e64fe │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d0d0 │ │ │ │ + bl 0xfec4d108 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd0e0 │ │ │ │ + bl 0xdd118 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490910 │ │ │ │ + b 0x1490948 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b146 │ │ │ │ + blx 0x36b17e │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x2ee542 │ │ │ │ + blx 0x2ee57a │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x35467a │ │ │ │ + blx 0x3546b2 │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x2e655e │ │ │ │ + blx 0x2e6596 │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d168 │ │ │ │ + bl 0xfec4d1a0 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd178 │ │ │ │ + bl 0xdd1b0 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r7], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - blx 0x18aa5d8 │ │ │ │ + blx 0x18aa610 │ │ │ │ vmull.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - bl 0x114f50 │ │ │ │ + bl 0x114f88 │ │ │ │ strls r0, [r3], -r6, lsl #28 │ │ │ │ @ instruction: 0x5000f9b1 │ │ │ │ @ instruction: 0xf9b23108 │ │ │ │ andcc r4, r8, #0 │ │ │ │ stcgt 8, cr15, [r6], {49} @ 0x31 │ │ │ │ stcvs 8, cr15, [r6], {50} @ 0x32 │ │ │ │ stcvc 8, cr15, [r2], {50} @ 0x32 │ │ │ │ - blge 0x2023ec │ │ │ │ + blge 0x202424 │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ strmi pc, [r6, #3020] @ 0xbcc │ │ │ │ svcvs 0x0008f853 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stcls 12, cr9, [r1, #-0] │ │ │ │ stmdaeq r6, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831685c │ │ │ │ - bl 0x11f6600 │ │ │ │ + bl 0x11f6638 │ │ │ │ strbmi r0, [r4], -r5, lsl #18 │ │ │ │ @ instruction: 0xf831464d │ │ │ │ ldrbmi r6, [r1, #-3076]! @ 0xfffff3fc │ │ │ │ strmi pc, [r7, #3020] @ 0xbcc │ │ │ │ stcgt 8, cr15, [r4], {50} @ 0x32 │ │ │ │ strmi pc, [ip, #3014] @ 0xbc6 │ │ │ │ strmi lr, [r2, #-2528] @ 0xfffff620 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcls 0x00056c03 │ │ │ │ ldrtmi r4, [r7], #-1460 @ 0xfffffa4c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe4ba28 │ │ │ │ + blne 0xffe4ba60 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ ldrmi r1, [ip, #2491] @ 0x9bb │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183484,31 +183498,31 @@ │ │ │ │ @ instruction: 0xf1a34606 │ │ │ │ addlt r0, r3, r8, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ rsclt r9, r5, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149066c │ │ │ │ + b 0x14906a4 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [r8], -r0, ror #1 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xa002f8b2 │ │ │ │ ldmhi r4, {r0, r2, r3, r7, fp, pc} │ │ │ │ @ instruction: 0x8006f8b1 │ │ │ │ @ instruction: 0xf8b188d7 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8310b08 │ │ │ │ - blx 0xfe9922b6 │ │ │ │ - blx 0xffb8429a │ │ │ │ + blx 0xfe9922ee │ │ │ │ + blx 0xffb842d2 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - bl 0x4ef2c0 │ │ │ │ + bl 0x4ef2f8 │ │ │ │ @ instruction: 0xf8dc0a0a │ │ │ │ - bl 0x11836b8 │ │ │ │ + bl 0x11836f0 │ │ │ │ strbmi r0, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwge pc, #31720 @ 0x7be8 @ │ │ │ │ movwge pc, #19429 @ 0x4be5 @ │ │ │ │ svcge 0x0008f84e │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r0, [r6], #-1280 @ 0xfffffb00 │ │ │ │ @@ -183526,22 +183540,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c314 │ │ │ │ + blcs 0x14c34c │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x154f2c │ │ │ │ + bl 0x154f64 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0740 │ │ │ │ + blcs 0x1d0778 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183550,30 +183564,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x201bb8 │ │ │ │ + blne 0x201bf0 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x2018d4 │ │ │ │ - blx 0x7548e6 │ │ │ │ - blx 0x4c9fa2 │ │ │ │ + bllt 0x20190c │ │ │ │ + blx 0x75491e │ │ │ │ + blx 0x4c9fda │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x13df04 │ │ │ │ + blt 0x13df3c │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe94679c │ │ │ │ + bl 0xfe9467d4 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x23fbcc │ │ │ │ - bl 0x1549f8 │ │ │ │ - bls 0x204bd4 │ │ │ │ + beq 0x23fc04 │ │ │ │ + bl 0x154a30 │ │ │ │ + bls 0x204c0c │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrdmi lr, [r6], -sp │ │ │ │ strtmi r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ stmdble r7, {r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r1!, {r2, r5, r6, r9, fp, ip}^ │ │ │ │ stmdbne fp, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -183586,139 +183600,139 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r3, lsl #13 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148fc04 │ │ │ │ - b 0x148ce98 │ │ │ │ + b 0x148fc3c │ │ │ │ + b 0x148ced0 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x155080 │ │ │ │ + bl 0x1550b8 │ │ │ │ smlabbcs r0, r5, r9, r0 │ │ │ │ - beq 0xfe5fe154 │ │ │ │ + beq 0xfe5fe18c │ │ │ │ strge lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ svceq 0x0004f1ba │ │ │ │ svclt 0x002846d6 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ @ instruction: 0xf8190088 │ │ │ │ - bl 0x3338b4 │ │ │ │ + bl 0x3338ec │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ ldmvc lr, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr} │ │ │ │ - blls 0x161bb0 │ │ │ │ - blls 0x1098b0 │ │ │ │ + blls 0x161be8 │ │ │ │ + blls 0x1098e8 │ │ │ │ ldrbmi r1, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ mulge r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf102458e │ │ │ │ - blx 0x3c4066 │ │ │ │ - blx 0x2c2082 │ │ │ │ + blx 0x3c409e │ │ │ │ + blx 0x2c20ba │ │ │ │ @ instruction: 0xf854aa03 │ │ │ │ ldrbmi r3, [r3], #-2820 @ 0xfffff4fc │ │ │ │ stcge 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #43781 @ 0xab05 @ │ │ │ │ stcge 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #43782 @ 0xab06 @ │ │ │ │ - blcc 0x201974 │ │ │ │ + blcc 0x2019ac │ │ │ │ @ instruction: 0xf10edce6 │ │ │ │ @ instruction: 0xf10833ff │ │ │ │ - bl 0xfe983c84 │ │ │ │ + bl 0xfe983cbc │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ strmi r0, [lr, #2053] @ 0x805 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1948f4 │ │ │ │ - blls 0x1870b4 │ │ │ │ + bl 0x19492c │ │ │ │ + blls 0x1870ec │ │ │ │ stclle 2, cr4, [r7], {139} @ 0x8b │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ adcmi r4, r3, #-1560281088 @ 0xa3000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe9cbca8 │ │ │ │ + bl 0xfe9cbce0 │ │ │ │ stmia fp!, {r0, r1, r3, sl}^ │ │ │ │ - bl 0x383cb8 │ │ │ │ + bl 0x383cf0 │ │ │ │ addsmi r0, r3, #4, 4 @ 0x40000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c4ec │ │ │ │ + blcs 0x14c524 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x155104 │ │ │ │ + bl 0x15513c │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0918 │ │ │ │ + blcs 0x1d0950 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x1e1c84 │ │ │ │ - bls 0x189d84 │ │ │ │ + bls 0x1e1cbc │ │ │ │ + bls 0x189dbc │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x50a55a │ │ │ │ - blx 0x6ffd72 │ │ │ │ + blx 0x50a592 │ │ │ │ + blx 0x6ffdaa │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3825b4 │ │ │ │ + bne 0x3825ec │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x201a70 │ │ │ │ + bleq 0x201aa8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd598 │ │ │ │ + bne 0x19cd5d0 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c5d8 │ │ │ │ + blcs 0x14c610 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x1551f0 │ │ │ │ + bl 0x155228 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0a04 │ │ │ │ + blcs 0x1d0a3c │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183727,35 +183741,35 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x50a646 │ │ │ │ - blx 0x7bfe5e │ │ │ │ + blx 0x50a67e │ │ │ │ + blx 0x7bfe96 │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x2c26ac │ │ │ │ + bne 0x2c26e4 │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x201b5c │ │ │ │ + bleq 0x201b94 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd684 │ │ │ │ + bne 0x19cd6bc │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183767,25 +183781,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x155338 │ │ │ │ + bl 0x155370 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x1488714 │ │ │ │ + b 0x148874c │ │ │ │ @ instruction: 0xf8cd09d1 │ │ │ │ @ instruction: 0x464a9030 │ │ │ │ - bcs 0x1555ec │ │ │ │ + bcs 0x155624 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x328708 │ │ │ │ - blls 0x403f0c │ │ │ │ + bl 0x328740 │ │ │ │ + blls 0x403f44 │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -183797,43 +183811,43 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff3e6b5e │ │ │ │ - bl 0x65d954 │ │ │ │ + blx 0xff3e6b96 │ │ │ │ + bl 0x65d98c │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff369f82 │ │ │ │ + blx 0xff369fba │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe984f8c │ │ │ │ + bl 0xfe984fc4 │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x194c0c │ │ │ │ - blls 0x3c73cc │ │ │ │ + bl 0x194c44 │ │ │ │ + blls 0x3c7404 │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ strmi r4, [sl], #651 @ 0x28b │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe90cfb4 │ │ │ │ + bl 0xfe90cfec │ │ │ │ stmia sl!, {r1, r3, r8}^ │ │ │ │ - bl 0x354fc4 │ │ │ │ + bl 0x354ffc │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -183844,58 +183858,58 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x15546c │ │ │ │ + bl 0x1554a4 │ │ │ │ stmib sp, {r2, r6, r7, r8, sl}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1556c4 │ │ │ │ + bcs 0x1556fc │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscseq r9, r8, r7, lsl #4 │ │ │ │ eorsge pc, r7, ip, lsr r8 @ │ │ │ │ movweq lr, #2828 @ 0xb0c │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b3885a │ │ │ │ ldmhi fp, {r2, ip, pc}^ │ │ │ │ - blls 0x328844 │ │ │ │ + blls 0x32887c │ │ │ │ ldmdane ip, {r1, r9, ip, pc} │ │ │ │ ldmdane r9, {r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r8], #-2822 @ 0xfffff4fa │ │ │ │ andcc r8, r8, sp, lsl #17 │ │ │ │ strcc r8, [r1, -lr, asr #17] │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - blcc 0x301d18 │ │ │ │ + blcc 0x301d50 │ │ │ │ stcls 5, cr9, [r2, #-4] │ │ │ │ andgt lr, r0, #212, 18 @ 0x350000 │ │ │ │ - blcc 0x382aec │ │ │ │ - blx 0xffc50c86 │ │ │ │ + blcc 0x382b24 │ │ │ │ + blx 0xffc50cbe │ │ │ │ vstrls d3, [r3, #-20] @ 0xffffffec │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - blx 0xffa55356 │ │ │ │ + blx 0xffa5538e │ │ │ │ stcls 2, cr3, [r1, #-20] @ 0xffffffec │ │ │ │ andcc pc, r9, #234496 @ 0x39400 │ │ │ │ andcc lr, r2, #64, 18 @ 0x100000 │ │ │ │ ldmib sp, {r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf108c604 │ │ │ │ ldclne 3, cr3, [r7], #-1020 @ 0xfffffc04 │ │ │ │ ldrmi r1, [r8, #2971]! @ 0xb9b │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - ldrmi r3, [pc], #-1539 @ 0xc3c98 │ │ │ │ + ldrmi r3, [pc], #-1539 @ 0xc3cd0 │ │ │ │ stmdaeq r6, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ adcsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, lr, pc}^ │ │ │ │ cdpls 3, 0, cr1, cr6, cr10, {0} │ │ │ │ strmi r4, [lr], #-651 @ 0xfffffd75 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xfe30d0b4 │ │ │ │ + blne 0xfe30d0ec │ │ │ │ strmi lr, [r2, #-2278] @ 0xfffff71a │ │ │ │ addsmi r1, r3, #7471104 @ 0x720000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183904,53 +183918,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 12, cr1, [ip], {149} @ 0x95 │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c8fc │ │ │ │ - blcs 0x182f14 │ │ │ │ + blx 0x188c934 │ │ │ │ + blcs 0x182f4c │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100c20 │ │ │ │ + blcs 0xff100c58 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r2], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x1156a4 │ │ │ │ + bl 0x1156dc │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r2, lsl #20 │ │ │ │ andmi pc, r0, #687865856 @ 0x29000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdbmi r0, {r0, r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1594 @ 0xfffff9c6 │ │ │ │ - mcr2 7, 2, pc, cr14, cr15, {2} @ │ │ │ │ + mrc2 7, 1, pc, cr2, cr15, {2} │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8264649 │ │ │ │ strbmi ip, [r0], -r2, lsl #24 │ │ │ │ - mcr2 7, 2, pc, cr6, cr15, {2} @ │ │ │ │ + mcr2 7, 1, pc, cr10, cr15, {2} @ │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x201df0 │ │ │ │ - blls 0xf7dac │ │ │ │ + bleq 0x201e28 │ │ │ │ + blls 0xf7de4 │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ @ instruction: 0xf8349c02 │ │ │ │ @ instruction: 0xf8b40c02 │ │ │ │ - blcs 0xe3d6c │ │ │ │ + blcs 0xe3da4 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], sl │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcdc │ │ │ │ ldrb r4, [r9, r0, lsl #2] │ │ │ │ @ instruction: 0x3c01e9dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x315400 │ │ │ │ + bl 0x315438 │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ smlatteq r2, lr, r8, lr │ │ │ │ andeq lr, r3, #14336 @ 0x3800 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ @@ -183963,56 +183977,56 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 13, cr1, [ip, #-84] @ 0xffffffac │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c9e8 │ │ │ │ - blcs 0x183000 │ │ │ │ + blx 0x188ca20 │ │ │ │ + blcs 0x183038 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100d0c │ │ │ │ + blcs 0xff100d44 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r4], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x115790 │ │ │ │ + bl 0x1157c8 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r4, lsl #20 │ │ │ │ andmi pc, r0, #41 @ 0x29 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdbmi r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ - stc2l 7, cr15, [r0, #380]! @ 0x17c │ │ │ │ + stc2l 7, cr15, [r4, #380] @ 0x17c │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8464649 │ │ │ │ strbmi ip, [r0], -r4, lsl #24 │ │ │ │ - ldc2l 7, cr15, [r8, #380] @ 0x17c │ │ │ │ + ldc2 7, cr15, [ip, #380]! @ 0x17c │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x301f5c │ │ │ │ - blls 0xf7e8c │ │ │ │ + bleq 0x301f94 │ │ │ │ + blls 0xf7ec4 │ │ │ │ tstls r1, r5, asr r9 │ │ │ │ stmdaeq r1, {r2, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd3c01 │ │ │ │ ldrmi r9, [ip, #12] │ │ │ │ vmlaeq.f64 d14, d3, d9 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe98c280 │ │ │ │ + bl 0xfe98c2b8 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9}^ │ │ │ │ - bl 0x444290 │ │ │ │ + bl 0x4442c8 │ │ │ │ ldrmi r0, [r4, #515] @ 0x203 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -184023,133 +184037,133 @@ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf04f3110 │ │ │ │ @ instruction: 0xf6c70e00 │ │ │ │ svcls 0x00167ef0 │ │ │ │ andls r4, fp, r6, lsl #12 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ - blx 0xfe2c2852 │ │ │ │ + blx 0xfe2c288a │ │ │ │ @ instruction: 0xf10b2b02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1490ae4 │ │ │ │ + b 0x1490b1c │ │ │ │ svclt 0x000c0bcb │ │ │ │ sbcseq r4, fp, fp, asr r6 │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ - blcc 0x33e624 │ │ │ │ + blcc 0x33e65c │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, , q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r7, lsl #8 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ teqlt r9, r1, lsr #32 │ │ │ │ @ instruction: 0xf0272100 │ │ │ │ strbmi r4, [r1, #-3072] @ 0xfffff400 │ │ │ │ - bl 0x1d2a334 │ │ │ │ + bl 0x1d2a36c │ │ │ │ movwle r0, #7180 @ 0x1c0c │ │ │ │ strmi pc, [r0, -r7, lsl #2] │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 3, pc, cr6, cr15, {2} @ │ │ │ │ + mcr2 7, 2, pc, cr10, cr15, {2} @ │ │ │ │ stmib r6, {r4, r8, sl, ip, sp}^ │ │ │ │ strbmi r0, [r2], -r0, lsl #2 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ ldrcc sl, [r0], #-0 │ │ │ │ - mrc2 7, 2, pc, cr10, cr15, {2} │ │ │ │ + mrc2 7, 1, pc, cr14, cr15, {2} │ │ │ │ stmdb r6, {r4, r9, sl, ip, sp}^ │ │ │ │ ldrbmi r0, [sp, #-258] @ 0xfffffefe │ │ │ │ ldmib r5, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ ldmib r5, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldmib r4, {r2, r8}^ │ │ │ │ stmdavs r7!, {r1, r8, r9, sp}^ │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1b99907 │ │ │ │ bicle r0, ip, r0, lsl #30 │ │ │ │ stmdbls r8, {r0, r4, r5, r8, ip, sp, pc} │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ - bl 0x1d155bc │ │ │ │ + bl 0x1d155f4 │ │ │ │ bicle r0, pc, #12, 24 @ 0xc00 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ ldmib sp, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdals fp, {r0, r3, r8, r9, fp, ip, sp} │ │ │ │ ldrmi r4, [r8], #-1435 @ 0xfffffa65 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x78d394 │ │ │ │ + bne 0x78d3cc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r3, #2242] @ 0x8c2 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x6959d8 │ │ │ │ + blls 0x695a10 │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ strcc pc, [r0, #-963] @ 0xfffffc3d │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ sbcslt r0, lr, #152, 20 @ 0x98000 │ │ │ │ - bmi 0x20c11f4 │ │ │ │ + bmi 0x20c122c │ │ │ │ svccs 0x00020adb │ │ │ │ streq lr, [r0], #-2691 @ 0xfffff57d │ │ │ │ - beq 0xc0214 │ │ │ │ + beq 0xc024c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0c03ea0a │ │ │ │ streq pc, [r1], #-4 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r1, r0 │ │ │ │ - beq 0x1fe838 │ │ │ │ + beq 0x1fe870 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ subseq r4, fp, r7, lsr r6 │ │ │ │ @ instruction: 0xf0809309 │ │ │ │ - b 0x1484c28 │ │ │ │ + b 0x1484c60 │ │ │ │ rsbeq r3, r4, ip, asr #11 │ │ │ │ strls r0, [r4, #-64] @ 0xffffffc0 │ │ │ │ - b 0x14a903c │ │ │ │ + b 0x14a9074 │ │ │ │ strcs r3, [r2, #-2762] @ 0xfffff536 │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ ldmdane r1, {r3, r8, ip, pc} │ │ │ │ ldmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ @ instruction: 0xf8389b08 │ │ │ │ @ instruction: 0xf8332014 │ │ │ │ - blls 0x2a00a8 │ │ │ │ + blls 0x2a00e0 │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ - blls 0x2480b0 │ │ │ │ + blls 0x2480e8 │ │ │ │ smlabbeq r1, sl, sl, lr │ │ │ │ andsvs pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi r9, lr, r0 │ │ │ │ @ instruction: 0xf7649b03 │ │ │ │ - @ instruction: 0xf82bfaeb │ │ │ │ - blls 0x3040cc │ │ │ │ + @ instruction: 0xf82bfacf │ │ │ │ + blls 0x304104 │ │ │ │ @ instruction: 0xf8384631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7643402 │ │ │ │ - blls 0x242c0c │ │ │ │ + blls 0x242bd4 │ │ │ │ andeq pc, r5, fp, lsr #16 │ │ │ │ addsmi r3, ip, #4, 10 @ 0x1000000 │ │ │ │ ldmib sp, {r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a18c8 │ │ │ │ + bl 0x3a1900 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d4ac │ │ │ │ + bne 0x108d4e4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184162,152 +184176,152 @@ │ │ │ │ andls r9, r8, sp, lsl fp │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, fp} │ │ │ │ vfnmacs.f32 s28, s6, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf105b2dd │ │ │ │ - b 0xfe1c5504 │ │ │ │ + b 0xfe1c553c │ │ │ │ svclt 0x0018070e │ │ │ │ vmla.i q8, , d2[1] │ │ │ │ vaddl.u8 , d19, d0 │ │ │ │ @ instruction: 0xf00e3301 │ │ │ │ - b 0x1487918 │ │ │ │ + b 0x1487950 │ │ │ │ ldrls r0, [r1, #-1477] @ 0xfffffa3b │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ rsbsmi pc, pc, #128, 8 @ 0x80000000 │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ rscseq pc, pc, #130 @ 0x82 │ │ │ │ streq pc, [r1], #-7 │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ - bleq 0x147ed38 │ │ │ │ + bleq 0x147ed70 │ │ │ │ tsteq r0, r7, lsl #20 │ │ │ │ andsmi r4, r3, r8, lsl r0 │ │ │ │ stmib sp, {r1, r5, lr}^ │ │ │ │ bicseq lr, fp, #15728640 @ 0xf00000 │ │ │ │ bicseq r9, r3, #603979776 @ 0x24000000 │ │ │ │ - bcs 0x2c6314 │ │ │ │ + bcs 0x2c634c │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ streq pc, [r2, -pc, asr #32] │ │ │ │ - b 0x14a8568 │ │ │ │ + b 0x14a85a0 │ │ │ │ tstls r5, r0, asr #2 │ │ │ │ svclt 0x00284611 │ │ │ │ stmib sp, {r3, r8, sp}^ │ │ │ │ ldrtmi r2, [r9], sp, lsl #2 │ │ │ │ strcs r9, [r0], #-2575 @ 0xfffff5f1 │ │ │ │ movwls r4, #46663 @ 0xb647 │ │ │ │ movwls r0, #41035 @ 0xa04b │ │ │ │ andshi pc, r4, ip, lsr r8 @ │ │ │ │ andcc pc, r9, ip, lsr r8 @ │ │ │ │ eorsle r2, sl, r0, lsl #20 │ │ │ │ subsmi r9, r3, fp, lsl #20 │ │ │ │ - blls 0x328d94 │ │ │ │ + blls 0x328dcc │ │ │ │ stmdbgt r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdaeq r3, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1aadcc │ │ │ │ - blls 0x3c69a8 │ │ │ │ + bl 0x1aae04 │ │ │ │ + blls 0x3c69e0 │ │ │ │ @ instruction: 0xf888fa1f │ │ │ │ streq lr, [r9], -r3, lsl #22 │ │ │ │ - bl 0x1aadc4 │ │ │ │ + bl 0x1aadfc │ │ │ │ @ instruction: 0xf83b0509 │ │ │ │ strcc r9, [r2], #-20 @ 0xffffffec │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ movwne lr, #14813 @ 0x39dd │ │ │ │ strls r4, [r0, -r8, asr #12] │ │ │ │ - blx 0x1301f4c │ │ │ │ + blx 0xc01f84 │ │ │ │ stceq 8, cr15, [r2], {37} @ 0x25 │ │ │ │ strbmi r9, [r8], -r5, lsl #22 │ │ │ │ - blcs 0x2022a0 │ │ │ │ + blcs 0x2022d8 │ │ │ │ strls r4, [r0, -r1, asr #12] │ │ │ │ - blx 0x1081f60 │ │ │ │ + blx 0x981f98 │ │ │ │ @ instruction: 0xf8254554 │ │ │ │ - blle 0xffa46de8 │ │ │ │ + blle 0xffa46e20 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrmi r9, [r9], #2826 @ 0xb0a │ │ │ │ ldrbmi r9, [r3, #-2829] @ 0xfffff4f3 │ │ │ │ - bls 0x4bb61c │ │ │ │ + bls 0x4bb654 │ │ │ │ @ instruction: 0xf83c4654 │ │ │ │ @ instruction: 0xf83c3009 │ │ │ │ - bcs 0xe4244 │ │ │ │ - bls 0x3b8908 │ │ │ │ + bcs 0xe427c │ │ │ │ + bls 0x3b8940 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ ldmib sp, {r0, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd648 │ │ │ │ + blls 0x2dd680 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c614 │ │ │ │ + bne 0xffe4c64c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695c58 │ │ │ │ + blls 0x695c90 │ │ │ │ ldrsbge pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ ldmibcs r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c30ad8 │ │ │ │ - b 0xfe0cde60 │ │ │ │ + b 0xfe0cde98 │ │ │ │ sbcslt r0, lr, #150994944 @ 0x9000000 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ - b 0x8cfe74 │ │ │ │ - b 0xc567c │ │ │ │ + b 0x8cfeac │ │ │ │ + b 0xc56b4 │ │ │ │ @ instruction: 0xf0040003 │ │ │ │ @ instruction: 0xf1060401 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf0093701 │ │ │ │ - b 0x1486688 │ │ │ │ + b 0x14866c0 │ │ │ │ andls r0, r9, r0, asr #32 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x07c34637 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0899303 │ │ │ │ - b 0x1484eac │ │ │ │ + b 0x1484ee4 │ │ │ │ strbeq r0, [sp, r9, lsl #19]! │ │ │ │ strls r4, [r5, #-1097] @ 0xfffffbb7 │ │ │ │ strcs r4, [r4, #-1169] @ 0xfffffb6f │ │ │ │ - bl 0x14d2b8 │ │ │ │ + bl 0x14d2f0 │ │ │ │ smlabbls r8, r3, r3, r0 │ │ │ │ ldmeq fp!, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ - blls 0x2e8ee0 │ │ │ │ + blls 0x2e8f18 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ eorcs pc, r4, r8, asr r8 @ │ │ │ │ eorvc pc, r4, r3, asr r8 @ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - blls 0x294440 │ │ │ │ + blls 0x294478 │ │ │ │ eorvs pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8cd9b05 │ │ │ │ subsmi sl, lr, r0 │ │ │ │ @ instruction: 0xf7669b03 │ │ │ │ - @ instruction: 0xf84bfae1 │ │ │ │ - blls 0x304384 │ │ │ │ + @ instruction: 0xf84bfac5 │ │ │ │ + blls 0x3043bc │ │ │ │ @ instruction: 0xf8584631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7663402 │ │ │ │ - blls 0x282e5c │ │ │ │ + blls 0x282e24 │ │ │ │ andeq pc, r5, fp, asr #16 │ │ │ │ addsmi r3, ip, #8, 10 @ 0x2000000 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a1b40 │ │ │ │ + bl 0x3a1b78 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d724 │ │ │ │ + bne 0x108d75c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184316,85 +184330,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcls 0x001db093 │ │ │ │ andls r9, r8, ip, lsl #6 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ vldmiacs r7, {s28-s106} │ │ │ │ - b 0x148ef70 │ │ │ │ + b 0x148efa8 │ │ │ │ svclt 0x001824d7 │ │ │ │ - b 0xfe1d0f74 │ │ │ │ + b 0xfe1d0fac │ │ │ │ rscslt r0, sp, #12 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ sbcseq fp, lr, r8, lsl pc │ │ │ │ orrcc pc, r0, #469762051 @ 0x1c000003 │ │ │ │ strcc pc, [r1, -r7, asr #7] │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - bleq 0xfe3fef94 │ │ │ │ + bleq 0xfe3fefcc │ │ │ │ biceq lr, r7, r2, lsl #22 │ │ │ │ streq lr, [r3, -r0, lsr #20] │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbvc lr, [r7, pc, asr #20] │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ stmib sp, {r6}^ │ │ │ │ andls ip, r4, pc, lsl #12 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ strhtmi r0, [r3], -r2 │ │ │ │ andls r0, sl, r0, asr #15 │ │ │ │ - bcs 0x1ea400 │ │ │ │ + bcs 0x1ea438 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9709 │ │ │ │ ldrmi r0, [r6], r4, lsl #14 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ subseq r0, fp, r4, lsl #28 │ │ │ │ @ instruction: 0x2e0de9cd │ │ │ │ - b 0x14a8ff4 │ │ │ │ + b 0x14a902c │ │ │ │ @ instruction: 0xf8dd038e │ │ │ │ movwls r8, #45168 @ 0xb070 │ │ │ │ @ instruction: 0xf85159ca │ │ │ │ ldrls r3, [r1, #-36] @ 0xffffffdc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea41c │ │ │ │ - bls 0x346c04 │ │ │ │ + b 0xfe0ea454 │ │ │ │ + bls 0x346c3c │ │ │ │ strne lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ - bl 0x1ab040 │ │ │ │ - blls 0x3c681c │ │ │ │ - blls 0x2cab88 │ │ │ │ + bl 0x1ab078 │ │ │ │ + blls 0x3c6854 │ │ │ │ + blls 0x2cabc0 │ │ │ │ @ instruction: 0xf85b19dd │ │ │ │ ldrbmi r7, [r1], -r4, lsr #32 │ │ │ │ stccs 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blls 0x1d1428 │ │ │ │ + blls 0x1d1460 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ @ instruction: 0xf7668000 │ │ │ │ - @ instruction: 0xf845fa43 │ │ │ │ - blls 0x207440 │ │ │ │ + @ instruction: 0xf845fa27 │ │ │ │ + blls 0x207478 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ stmdbls r3, {r3, r8, r9, fp, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xf021d8 │ │ │ │ + blx 0x802210 │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xff9c7068 │ │ │ │ + blle 0xff9c70a0 │ │ │ │ @ instruction: 0x1706e9dd │ │ │ │ - ldrmi r9, [pc], #-2827 @ 0xc4450 │ │ │ │ + ldrmi r9, [pc], #-2827 @ 0xc4488 │ │ │ │ strbmi r9, [fp, #-2829] @ 0xfffff4f3 │ │ │ │ stmdals pc, {r0, r1, r3, r8, sl, fp, ip, lr, pc} @ │ │ │ │ stmibpl sl, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea48c │ │ │ │ + b 0xfe0ea4c4 │ │ │ │ ldrmi r0, [r3], -r3, lsl #20 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd8b4 │ │ │ │ + blls 0x2dd8ec │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c880 │ │ │ │ + bne 0xffe4c8b8 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184402,73 +184416,73 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r7], -pc, lsl #1 │ │ │ │ mrcls 6, 0, r4, cr9, cr12, {0} │ │ │ │ vabdl.u8 , d6, d13 │ │ │ │ - beq 0xfed8c4c4 │ │ │ │ + beq 0xfed8c4fc │ │ │ │ @ instruction: 0xf0032802 │ │ │ │ svclt 0x00180a01 │ │ │ │ @ instruction: 0xf08a3001 │ │ │ │ - blx 0x18874d4 │ │ │ │ - b 0x14c26ec │ │ │ │ + blx 0x188750c │ │ │ │ + b 0x14c2724 │ │ │ │ svclt 0x00180aca │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ strcc pc, [r0], -r6, asr #7 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andeq lr, r6, #143360 @ 0x23000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ andeq pc, r1, r0 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ - b 0x8e9124 │ │ │ │ - b 0xc512c │ │ │ │ + b 0x8e915c │ │ │ │ + b 0xc5164 │ │ │ │ svclt 0x00080006 │ │ │ │ ldrbeq r4, [r2, r1, asr #13] │ │ │ │ movwls r0, #38875 @ 0x97db │ │ │ │ movwls r0, #28739 @ 0x7043 │ │ │ │ movweq pc, #33193 @ 0x81a9 @ │ │ │ │ @ instruction: 0xf0239208 │ │ │ │ @ instruction: 0xf104030f │ │ │ │ - bl 0x104d74 │ │ │ │ + bl 0x104dac │ │ │ │ ldrtmi r0, [lr], -sl, lsl #22 │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ movwls r9, #26635 @ 0x680b │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldrcc r9, [r0], #-2826 @ 0xfffff4f6 │ │ │ │ ldrcc r6, [r0], -sl, ror #16 │ │ │ │ - bne 0xffbaa974 │ │ │ │ + bne 0xffbaa9ac │ │ │ │ ldrcc r9, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - bl 0x194680 │ │ │ │ + bl 0x1946b8 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf855404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r4, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r2, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7664649 │ │ │ │ - @ instruction: 0x463afa53 │ │ │ │ + @ instruction: 0x463afa37 │ │ │ │ stmdb r6, {r3, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #14 │ │ │ │ strls r9, [r2, -r7, lsl #30] │ │ │ │ ldmdb r4, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf7668900 │ │ │ │ - blls 0x282eb4 │ │ │ │ + blls 0x282e7c │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ bicle r4, r9, r3, lsr #5 │ │ │ │ stmdals fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3853] @ 0xf0d │ │ │ │ stmdble r9, {r0, r1, r2, r3, r6, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq r7, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -184485,21 +184499,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495e1c │ │ │ │ + b 0x1495e54 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf224 │ │ │ │ - bleq 0x1826f8 │ │ │ │ + beq 0x2bf25c │ │ │ │ + bleq 0x182730 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fbcb │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184514,21 +184528,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495e90 │ │ │ │ + b 0x1495ec8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf298 │ │ │ │ - bleq 0x2027ec │ │ │ │ + beq 0x2bf2d0 │ │ │ │ + bleq 0x202824 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc39 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184543,21 +184557,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f04 │ │ │ │ + b 0x1495f3c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf30c │ │ │ │ - bleq 0x202860 │ │ │ │ + beq 0x2bf344 │ │ │ │ + bleq 0x202898 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc03 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184572,20 +184586,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f78 │ │ │ │ + b 0x1495fb0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf380 │ │ │ │ + beq 0x2bf3b8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184601,21 +184615,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495fec │ │ │ │ + b 0x1496024 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf3f4 │ │ │ │ - bleq 0x1828c8 │ │ │ │ + beq 0x2bf42c │ │ │ │ + bleq 0x182900 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fc5b │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184630,21 +184644,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496060 │ │ │ │ + b 0x1496098 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf468 │ │ │ │ - bleq 0x2029bc │ │ │ │ + beq 0x2bf4a0 │ │ │ │ + bleq 0x2029f4 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc95 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184659,21 +184673,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14960d4 │ │ │ │ + b 0x149610c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf4dc │ │ │ │ - bleq 0x202a30 │ │ │ │ + beq 0x2bf514 │ │ │ │ + bleq 0x202a68 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc5f │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184688,20 +184702,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496148 │ │ │ │ + b 0x1496180 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf550 │ │ │ │ + beq 0x2bf588 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184717,23 +184731,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14961bc │ │ │ │ + b 0x14961f4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf5c4 │ │ │ │ - bleq 0x182a98 │ │ │ │ + beq 0x2bf5fc │ │ │ │ + bleq 0x182ad0 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf828fe17 │ │ │ │ + @ instruction: 0xf828fdfb │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184746,23 +184760,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496230 │ │ │ │ + b 0x1496268 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf638 │ │ │ │ - bleq 0x202b8c │ │ │ │ + beq 0x2bf670 │ │ │ │ + bleq 0x202bc4 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf848fe4f │ │ │ │ + @ instruction: 0xf848fe33 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184775,21 +184789,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14962a4 │ │ │ │ + b 0x14962dc │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf6ac │ │ │ │ - bleq 0x202c00 │ │ │ │ + beq 0x2bf6e4 │ │ │ │ + bleq 0x202c38 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d3 │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184804,21 +184818,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496318 │ │ │ │ + b 0x1496350 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf720 │ │ │ │ - bleq 0x202c74 │ │ │ │ + beq 0x2bf758 │ │ │ │ + bleq 0x202cac │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848fa31 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184833,21 +184847,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149638c │ │ │ │ + b 0x14963c4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf794 │ │ │ │ - bleq 0x202ce8 │ │ │ │ + beq 0x2bf7cc │ │ │ │ + bleq 0x202d20 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f973 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184862,21 +184876,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496400 │ │ │ │ + b 0x1496438 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf808 │ │ │ │ - bleq 0x202d5c │ │ │ │ + beq 0x2bf840 │ │ │ │ + bleq 0x202d94 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d1 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184891,23 +184905,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496474 │ │ │ │ + b 0x14964ac │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf87c │ │ │ │ - bleq 0x183150 │ │ │ │ + beq 0x2bf8b4 │ │ │ │ + bleq 0x183188 │ │ │ │ @ instruction: 0xf7704649 │ │ │ │ - @ instruction: 0xf828ff13 │ │ │ │ + @ instruction: 0xf828fef7 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184920,23 +184934,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14964e8 │ │ │ │ + b 0x1496520 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf8f0 │ │ │ │ - bleq 0x182dc4 │ │ │ │ + beq 0x2bf928 │ │ │ │ + bleq 0x182dfc │ │ │ │ @ instruction: 0xf7724649 │ │ │ │ - @ instruction: 0xf828f961 │ │ │ │ + @ instruction: 0xf828f945 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184949,32 +184963,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x149655c │ │ │ │ + b 0x1496594 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f964 │ │ │ │ + beq 0x27f99c │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d011 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76ddceb │ │ │ │ - strmi pc, [sl, #4089]! @ 0xff9 │ │ │ │ + strmi pc, [sl, #4061]! @ 0xfdd │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ svcgt 0x0002f829 │ │ │ │ stmibne r0!, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andle r4, r7, #-536870901 @ 0xe000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r2, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr} │ │ │ │ @@ -184987,37 +185001,37 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14965f4 │ │ │ │ + b 0x149662c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f9fc │ │ │ │ + beq 0x27fa34 │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76fdceb │ │ │ │ - strmi pc, [sl, #3703]! @ 0xe77 │ │ │ │ + strmi pc, [sl, #3675]! @ 0xe5b │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #160, 18 @ 0x280000 │ │ │ │ strcs sp, [r0], #-519 @ 0xfffffdf9 │ │ │ │ - bne 0xe4e23c │ │ │ │ + bne 0xe4e274 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -185025,29 +185039,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149668c │ │ │ │ + b 0x14966c4 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x18150c │ │ │ │ + beq 0x181544 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x182f68 │ │ │ │ + blne 0x182fa0 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2 7, cr15, [r4, #-460]! @ 0xfffffe34 │ │ │ │ - b 0x1496544 │ │ │ │ + stc2 7, cr15, [r8, #-460] @ 0xfffffe34 │ │ │ │ + b 0x149657c │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e2b4 │ │ │ │ + bne 0x108e2ec │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185056,29 +185070,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496708 │ │ │ │ + b 0x1496740 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201588 │ │ │ │ + beq 0x2015c0 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x203064 │ │ │ │ + blne 0x20309c │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2l 7, cr15, [lr], #460 @ 0x1cc │ │ │ │ - b 0x14965c0 │ │ │ │ + ldc2l 7, cr15, [r2], {115} @ 0x73 │ │ │ │ + b 0x14965f8 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e330 │ │ │ │ + bne 0x108e368 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185088,33 +185102,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1180 │ │ │ │ + b 0x14b11b8 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4bd0 │ │ │ │ + b 0x14b4c08 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffb94 │ │ │ │ + beq 0x2ffbcc │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [lr], #460 @ 0x1cc │ │ │ │ + stc2l 7, cr15, [r2], #460 @ 0x1cc │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd3b8 │ │ │ │ + bl 0xfeacd3f0 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c53c8 │ │ │ │ + bl 0x1c5400 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185122,23 +185136,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496810 │ │ │ │ + b 0x1496848 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181690 │ │ │ │ + beq 0x1816c8 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1830ec │ │ │ │ + blne 0x183124 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2l 7, cr15, [r2], #-460 @ 0xfffffe34 │ │ │ │ + mcrr2 7, 7, pc, r6, cr3 @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185154,23 +185168,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496890 │ │ │ │ + b 0x14968c8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201710 │ │ │ │ + beq 0x201748 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2031ec │ │ │ │ + blne 0x203224 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2 7, cr15, [sl], #-460 @ 0xfffffe34 │ │ │ │ + stc2 7, cr15, [lr], {115} @ 0x73 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185187,35 +185201,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b130c │ │ │ │ + b 0x14b1344 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4d5c │ │ │ │ + b 0x14b4d94 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffd20 │ │ │ │ + beq 0x2ffd58 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r8], #-460 @ 0xfffffe34 │ │ │ │ + ldc2 7, cr15, [ip], {115} @ 0x73 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd54c │ │ │ │ + bl 0xfeacd584 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c555c │ │ │ │ + bl 0x1c5594 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185223,31 +185237,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14969a4 │ │ │ │ + b 0x14969dc │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181824 │ │ │ │ + beq 0x18185c │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183280 │ │ │ │ + bleq 0x1832b8 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfe802f82 │ │ │ │ + blx 0xfe102fba │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496860 │ │ │ │ + b 0x1496898 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d5d4 │ │ │ │ + blne 0x108d60c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185256,31 +185270,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496a28 │ │ │ │ + b 0x1496a60 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x2018a8 │ │ │ │ + beq 0x2018e0 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x203384 │ │ │ │ + bleq 0x2033bc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfe303006 │ │ │ │ + blx 0x1c0303e │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14968e4 │ │ │ │ + b 0x149691c │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d658 │ │ │ │ + blne 0x108d690 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185290,27 +185304,27 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b14a8 │ │ │ │ + b 0x14b14e0 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4ef8 │ │ │ │ + b 0x14b4f30 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffebc │ │ │ │ + beq 0x2ffef4 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfee83096 │ │ │ │ + blx 0xfe7830ce │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496978 │ │ │ │ + b 0x14969b0 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -185327,29 +185341,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496b44 │ │ │ │ + b 0x1496b7c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x1819c4 │ │ │ │ + beq 0x1819fc │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183420 │ │ │ │ + bleq 0x183458 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xff303120 │ │ │ │ - b 0x14969fc │ │ │ │ + blx 0xfec03158 │ │ │ │ + b 0x1496a34 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e76c │ │ │ │ + bne 0x108e7a4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185358,29 +185372,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496bc0 │ │ │ │ + b 0x1496bf8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201a40 │ │ │ │ + beq 0x201a78 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x20351c │ │ │ │ + bleq 0x203554 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfe58319c │ │ │ │ - b 0x1496a78 │ │ │ │ + blx 0x1e831d4 │ │ │ │ + b 0x1496ab0 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e7e8 │ │ │ │ + bne 0x108e820 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185390,33 +185404,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1638 │ │ │ │ + b 0x14b1670 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5088 │ │ │ │ + b 0x14b50c0 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x30004c │ │ │ │ + beq 0x300084 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe983224 │ │ │ │ + blx 0xfe28325c │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd870 │ │ │ │ + bl 0xfeacd8a8 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5880 │ │ │ │ + bl 0x1c58b8 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185424,23 +185438,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496cc8 │ │ │ │ + b 0x1496d00 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181b48 │ │ │ │ + beq 0x181b80 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1835a4 │ │ │ │ + bleq 0x1835dc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x2832a4 │ │ │ │ + @ instruction: 0xf9eaf773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185456,23 +185470,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496d48 │ │ │ │ + b 0x1496d80 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201bc8 │ │ │ │ + beq 0x201c00 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x2036a4 │ │ │ │ + bleq 0x2036dc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9cef773 │ │ │ │ + @ instruction: 0xf9b2f773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185489,66 +185503,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b17c4 │ │ │ │ + b 0x14b17fc │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5214 │ │ │ │ + b 0x14b524c │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x3001d8 │ │ │ │ + beq 0x300210 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9dcf773 │ │ │ │ + @ instruction: 0xf9c0f773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacda04 │ │ │ │ + bl 0xfeacda3c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5a14 │ │ │ │ + bl 0x1c5a4c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887a50 │ │ │ │ + blx 0x1887a88 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x116f80 │ │ │ │ + bl 0x116fb8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf9b4f75e │ │ │ │ + @ instruction: 0xf998f75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ea88 │ │ │ │ + bne 0x108eac0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185556,31 +185570,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887ad8 │ │ │ │ + blx 0x1887b10 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117000 │ │ │ │ + bl 0x117038 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf97cf75e │ │ │ │ + @ instruction: 0xf960f75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eb08 │ │ │ │ + bne 0x108eb40 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185589,27 +185603,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad37c │ │ │ │ + blx 0x18ad3b4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1170a4 │ │ │ │ + bl 0x1170dc │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2621] @ 0xfffff5c3 @ │ │ │ │ + ldrbmi pc, [sp, #-2593] @ 0xfffff5df @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185622,31 +185636,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887bd8 │ │ │ │ + blx 0x1887c10 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117108 │ │ │ │ + bl 0x117140 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf8f4f75e │ │ │ │ + @ instruction: 0xf8d8f75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec10 │ │ │ │ + bne 0x108ec48 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185654,31 +185668,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887c60 │ │ │ │ + blx 0x1887c98 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117188 │ │ │ │ + bl 0x1171c0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf93af75e │ │ │ │ + @ instruction: 0xf91ef75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec90 │ │ │ │ + bne 0x108ecc8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185687,27 +185701,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad504 │ │ │ │ + blx 0x18ad53c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11722c │ │ │ │ + bl 0x117264 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2605] @ 0xfffff5d3 @ │ │ │ │ + ldrbmi pc, [sp, #-2577] @ 0xfffff5ef @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185720,31 +185734,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887d60 │ │ │ │ + blx 0x1887d98 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117290 │ │ │ │ + bl 0x1172c8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mcrr2 7, 5, pc, r8, cr14 @ │ │ │ │ + stc2 7, cr15, [ip], #-376 @ 0xfffffe88 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ed98 │ │ │ │ + bne 0x108edd0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185752,31 +185766,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887de8 │ │ │ │ + blx 0x1887e20 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117310 │ │ │ │ + bl 0x117348 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xfff2f75e │ │ │ │ + @ instruction: 0xffd6f75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ee18 │ │ │ │ + bne 0x108ee50 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185785,27 +185799,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad68c │ │ │ │ + blx 0x18ad6c4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1173b4 │ │ │ │ + bl 0x1173ec │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - ldrbmi pc, [sp, #-2093] @ 0xfffff7d3 @ │ │ │ │ + ldrbmi pc, [sp, #-2065] @ 0xfffff7ef @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185818,38 +185832,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac6e4 │ │ │ │ + blx 0x18ac71c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11743c │ │ │ │ + bl 0x117474 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - @ instruction: 0xf3c0fb81 │ │ │ │ + @ instruction: 0xf3c0fb65 │ │ │ │ vld1.8 {d0-d3}, [r0], lr │ │ │ │ - b 0x1155f1c │ │ │ │ + b 0x1155f54 │ │ │ │ @ instruction: 0xf5b132c4 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ ldrbmi fp, [sp, #-656] @ 0xfffffd70 │ │ │ │ svceq 0x0002f828 │ │ │ │ stcls 1, cr13, [r1], {233} @ 0xe9 │ │ │ │ ldrtmi r4, [ip], #-1465 @ 0xfffffa47 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108df3c │ │ │ │ + blne 0x108df74 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2531] @ 0x9e3 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -185857,28 +185871,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac780 │ │ │ │ + blx 0x18ac7b8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r4], #-419 @ 0xfffffe5d │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1174b8 │ │ │ │ + bl 0x1174f0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r1, [r2], -r4, lsl #22 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - @ instruction: 0xf020ff1d │ │ │ │ + @ instruction: 0xf020ff01 │ │ │ │ @ instruction: 0xf1b24200 │ │ │ │ svclt 0x00984fff │ │ │ │ sbcvc lr, r9, r2, asr #20 │ │ │ │ @ instruction: 0xf844455d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #3073]! @ 0xc01 │ │ │ │ stmdble r7, {r2, r3, r4, r5, sl, lr} │ │ │ │ @@ -185899,73 +185913,73 @@ │ │ │ │ @ instruction: 0xf04fb087 │ │ │ │ @ instruction: 0xf6c70800 │ │ │ │ @ instruction: 0x460c78f0 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf04f9f10 │ │ │ │ andls r0, r5, r0, lsl #18 │ │ │ │ - blx 0xfe2c45a2 │ │ │ │ + blx 0xfe2c45da │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf10b2f02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1493838 │ │ │ │ + b 0x1493870 │ │ │ │ svclt 0x000c0bcb │ │ │ │ rscseq r4, pc, pc, asr r6 @ │ │ │ │ - beq 0x2c0844 │ │ │ │ - blvc 0x1c0378 │ │ │ │ + beq 0x2c087c │ │ │ │ + blvc 0x1c03b0 │ │ │ │ ldm r4!, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - @ instruction: 0xf021ff45 │ │ │ │ + @ instruction: 0xf021ff29 │ │ │ │ strmi r4, [r1, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #120, 22 @ 0x1e000 │ │ │ │ - b 0x11b590c │ │ │ │ + b 0x11b5944 │ │ │ │ ldrbmi r7, [r4, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blvc 0x1c03ec │ │ │ │ + blvc 0x1c0424 │ │ │ │ ldrmi r9, [fp, #2053]! @ 0x805 │ │ │ │ vmlaeq.f64 d14, d7, d0 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8e088 │ │ │ │ + bl 0xfea8e0c0 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x446098 │ │ │ │ + bl 0x4460d0 │ │ │ │ ldrmi r0, [fp, #775] @ 0x307 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18888d0 │ │ │ │ + blx 0x1888908 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117600 │ │ │ │ + bl 0x117638 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mrc2 7, 3, pc, cr8, cr13, {2} │ │ │ │ + mrc2 7, 2, pc, cr12, cr13, {2} │ │ │ │ vorr.i32 q10, #8716288 @ 0x00850000 │ │ │ │ @ instruction: 0xf82b000e │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e10c │ │ │ │ + blne 0x108e144 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185973,32 +185987,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x188895c │ │ │ │ + blx 0x1888994 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117684 │ │ │ │ + bl 0x1176bc │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - mrc2 7, 5, pc, cr12, cr13, {2} │ │ │ │ + mcr2 7, 5, pc, cr0, cr13, {2} @ │ │ │ │ @ instruction: 0xf0204555 │ │ │ │ @ instruction: 0xf84b4000 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e190 │ │ │ │ + blne 0x108e1c8 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186006,28 +186020,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad600 │ │ │ │ + blx 0x18ad638 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5a38 │ │ │ │ + b 0x14b5a70 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x3009f8 │ │ │ │ + bleq 0x300a30 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffacf75d │ │ │ │ + @ instruction: 0xff90f75d │ │ │ │ svceq 0x0008f846 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ rsbsvs r4, r1, sp, asr r5 │ │ │ │ strbmi sp, [r4], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186043,26 +186057,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888a6c │ │ │ │ + blx 0x1888aa4 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11779c │ │ │ │ + bl 0x1177d4 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - stc2 7, cr15, [sl, #372]! @ 0x174 │ │ │ │ + stc2 7, cr15, [lr, #372] @ 0x174 │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf3c0bfd8 │ │ │ │ ldrbmi r0, [r5, #-14] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-493 @ 0xfffffe13 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -186078,113 +186092,113 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888b00 │ │ │ │ + blx 0x1888b38 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117828 │ │ │ │ + bl 0x117860 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - stc2l 7, cr15, [sl, #372]! @ 0x174 │ │ │ │ + stc2l 7, cr15, [lr, #372] @ 0x174 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r2], -r8, lsl #31 │ │ │ │ @ instruction: 0xf84b4555 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e33c │ │ │ │ + blne 0x108e374 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ - beq 0x1020b0 │ │ │ │ - bvc 0xffd03a94 │ │ │ │ + beq 0x1020e8 │ │ │ │ + bvc 0xffd03acc │ │ │ │ @ instruction: 0xf1a2460c │ │ │ │ stcls 6, cr0, [lr, #-32] @ 0xffffffe0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b5bec │ │ │ │ + b 0x14b5c24 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ stmdbeq fp, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ movwlt lr, #10701 @ 0x29cd │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ ldmib r6!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ ldm r4!, {r1, r8, r9, sp}^ │ │ │ │ strls r0, [r0, -r2, lsl #2] │ │ │ │ - mrc2 7, 6, pc, cr0, cr13, {2} │ │ │ │ + mrc2 7, 5, pc, cr4, cr13, {2} │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8454580 │ │ │ │ - bl 0x1f49be8 │ │ │ │ + bl 0x1f49c20 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [ip, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, fp, rrx │ │ │ │ - blls 0x197938 │ │ │ │ + blls 0x197970 │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ ldrbmi r4, [fp, #-1112] @ 0xfffffba8 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8f3e8 │ │ │ │ + bl 0xfeb8f420 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd73f8 │ │ │ │ + bl 0xd7430 │ │ │ │ addsmi r0, r3, #-1342177280 @ 0xb0000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888c34 │ │ │ │ + blx 0x1888c6c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117964 │ │ │ │ + bl 0x11799c │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mcrr2 7, 7, pc, sl, cr2 @ │ │ │ │ + stc2 7, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14975b4 │ │ │ │ + b 0x14975ec │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82b0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e478 │ │ │ │ + blne 0x108e4b0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186192,34 +186206,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888cc8 │ │ │ │ + blx 0x1888d00 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1179f0 │ │ │ │ + bl 0x117a28 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - ldc2 7, cr15, [r2], #-456 @ 0xfffffe38 │ │ │ │ + ldc2 7, cr15, [r6], {114} @ 0x72 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1497640 │ │ │ │ + b 0x1497678 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84b0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e504 │ │ │ │ + blne 0x108e53c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186227,30 +186241,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad974 │ │ │ │ + blx 0x18ad9ac │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5dac │ │ │ │ + b 0x14b5de4 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300d6c │ │ │ │ + bleq 0x300da4 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 7, pc, lr, cr2 @ │ │ │ │ + mcrr2 7, 7, pc, r2, cr2 @ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14976f4 │ │ │ │ + b 0x149772c │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186266,26 +186280,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888de8 │ │ │ │ + blx 0x1888e20 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117b18 │ │ │ │ + bl 0x117b50 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0x1c03fd6 │ │ │ │ + blx 0x150400e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186300,26 +186314,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888e78 │ │ │ │ + blx 0x1888eb0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ba0 │ │ │ │ + bl 0x117bd8 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0xd0405e │ │ │ │ + blx 0x604096 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186334,70 +186348,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adb20 │ │ │ │ + blx 0x18adb58 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5f58 │ │ │ │ + b 0x14b5f90 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300f18 │ │ │ │ + bleq 0x300f50 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x10040ee │ │ │ │ + blx 0x904126 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ ldrbmi r0, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace744 │ │ │ │ + bl 0xfeace77c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c6754 │ │ │ │ + bl 0x1c678c │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888f90 │ │ │ │ + blx 0x1888fc8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117cc0 │ │ │ │ + bl 0x117cf8 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0xfe70417c │ │ │ │ - b 0x149790c │ │ │ │ + blx 0x20041b4 │ │ │ │ + b 0x1497944 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e7cc │ │ │ │ + blne 0x108e804 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186405,32 +186419,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x188901c │ │ │ │ + blx 0x1889054 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117d44 │ │ │ │ + bl 0x117d7c │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0x1884200 │ │ │ │ - b 0x1497990 │ │ │ │ + blx 0x1184238 │ │ │ │ + b 0x14979c8 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e850 │ │ │ │ + blne 0x108e888 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186438,64 +186452,64 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adcc0 │ │ │ │ + blx 0x18adcf8 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b60f8 │ │ │ │ + b 0x14b6130 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x3010b8 │ │ │ │ + bleq 0x3010f0 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c0428c │ │ │ │ + blx 0x15042c4 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ ldrbmi r3, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace8dc │ │ │ │ + bl 0xfeace914 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c68ec │ │ │ │ + bl 0x1c6924 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889128 │ │ │ │ + blx 0x1889160 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117e58 │ │ │ │ + bl 0x117e90 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf9c8f772 │ │ │ │ + @ instruction: 0xf9acf772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186510,28 +186524,28 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18891c0 │ │ │ │ + blx 0x18891f8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ee8 │ │ │ │ + bl 0x117f20 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf988f772 │ │ │ │ + @ instruction: 0xf96cf772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186546,75 +186560,75 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae270 │ │ │ │ + blx 0x18ae2a8 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b62a8 │ │ │ │ + b 0x14b62e0 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x301268 │ │ │ │ + bleq 0x3012a0 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf98ef772 │ │ │ │ + @ instruction: 0xf972f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8472000 │ │ │ │ ldrbmi r0, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r8, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeaceaa0 │ │ │ │ + bl 0xfeacead8 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206ab0 │ │ │ │ + bl 0x206ae8 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18892ec │ │ │ │ + blx 0x1889324 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11801c │ │ │ │ + bl 0x118054 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf8e6f772 │ │ │ │ - b 0x1497c70 │ │ │ │ + @ instruction: 0xf8caf772 │ │ │ │ + b 0x1497ca8 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108eb30 │ │ │ │ + blne 0x108eb68 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186622,34 +186636,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889380 │ │ │ │ + blx 0x18893b8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1180a8 │ │ │ │ + bl 0x1180e0 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf8a8f772 │ │ │ │ - b 0x1497cfc │ │ │ │ + @ instruction: 0xf88cf772 │ │ │ │ + b 0x1497d34 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108ebbc │ │ │ │ + blne 0x108ebf4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186657,70 +186671,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae42c │ │ │ │ + blx 0x18ae464 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b6464 │ │ │ │ + b 0x14b649c │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x301424 │ │ │ │ + bleq 0x30145c │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8b0f772 │ │ │ │ + @ instruction: 0xf894f772 │ │ │ │ @ instruction: 0xf84717c3 │ │ │ │ ldrbmi r3, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, fp, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeacec54 │ │ │ │ + bl 0xfeacec8c │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206c64 │ │ │ │ + bl 0x206c9c │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888ca0 │ │ │ │ + blx 0x1888cd8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1181d0 │ │ │ │ + bl 0x118208 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0x110468a │ │ │ │ + blx 0xa046c2 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fcd8 │ │ │ │ + bne 0x108fd10 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186728,31 +186742,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888d28 │ │ │ │ + blx 0x1888d60 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118250 │ │ │ │ + bl 0x118288 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0x110470a │ │ │ │ + blx 0xa04742 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fd58 │ │ │ │ + bne 0x108fd90 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186761,27 +186775,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae5cc │ │ │ │ + blx 0x18ae604 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1182f4 │ │ │ │ + bl 0x11832c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2845] @ 0xfffff4e3 @ │ │ │ │ + ldrbmi pc, [sp, #-2817] @ 0xfffff4ff @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186794,31 +186808,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888e28 │ │ │ │ + blx 0x1888e60 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118358 │ │ │ │ + bl 0x118390 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xfe404810 │ │ │ │ + blx 0x1d04848 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fe60 │ │ │ │ + bne 0x108fe98 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186826,31 +186840,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888eb0 │ │ │ │ + blx 0x1888ee8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1183d8 │ │ │ │ + bl 0x118410 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xfe404890 │ │ │ │ + blx 0x1d048c8 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fee0 │ │ │ │ + bne 0x108ff18 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186859,27 +186873,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae754 │ │ │ │ + blx 0x18ae78c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11847c │ │ │ │ + bl 0x1184b4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2737] @ 0xfffff54f @ │ │ │ │ + ldrbmi pc, [sp, #-2709] @ 0xfffff56b @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186892,31 +186906,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888fb0 │ │ │ │ + blx 0x1888fe8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1184e0 │ │ │ │ + bl 0x118518 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf9bcf771 │ │ │ │ + @ instruction: 0xf9a0f771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ffe8 │ │ │ │ + bne 0x1090020 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186924,31 +186938,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889038 │ │ │ │ + blx 0x1889070 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118560 │ │ │ │ + bl 0x118598 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf9bcf771 │ │ │ │ + @ instruction: 0xf9a0f771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090068 │ │ │ │ + bne 0x10900a0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186957,27 +186971,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae8dc │ │ │ │ + blx 0x18ae914 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118604 │ │ │ │ + bl 0x11863c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2475] @ 0xfffff655 @ │ │ │ │ + ldrbmi pc, [sp, #-2447] @ 0xfffff671 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186990,31 +187004,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889138 │ │ │ │ + blx 0x1889170 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118668 │ │ │ │ + bl 0x1186a0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf908f771 │ │ │ │ + @ instruction: 0xf8ecf771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090170 │ │ │ │ + bne 0x10901a8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187022,31 +187036,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18891c0 │ │ │ │ + blx 0x18891f8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1186e8 │ │ │ │ + bl 0x118720 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf908f771 │ │ │ │ + @ instruction: 0xf8ecf771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x10901f0 │ │ │ │ + bne 0x1090228 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187055,27 +187069,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18aea64 │ │ │ │ + blx 0x18aea9c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11878c │ │ │ │ + bl 0x1187c4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2367] @ 0xfffff6c1 @ │ │ │ │ + ldrbmi pc, [sp, #-2339] @ 0xfffff6dd @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187088,52 +187102,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adabc │ │ │ │ + blx 0x18adaf4 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1432ec │ │ │ │ + beq 0x143324 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff38180c │ │ │ │ + beq 0xff381844 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118834 │ │ │ │ + bl 0x11886c │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r4], -r8 @ │ │ │ │ - @ instruction: 0xf994f75d │ │ │ │ + @ instruction: 0xf978f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - ldc2l 7, cr15, [r6, #-368]! @ 0xfffffe90 │ │ │ │ + ldc2l 7, cr15, [sl, #-368] @ 0xfffffe90 │ │ │ │ @ instruction: 0xf828455d │ │ │ │ andsle r0, lr, r2, lsl #30 │ │ │ │ svcls 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7740b02 │ │ │ │ - @ instruction: 0x4603f8b7 │ │ │ │ + @ instruction: 0x4603f89b │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - @ instruction: 0x4601f8b1 │ │ │ │ + @ instruction: 0x4601f895 │ │ │ │ vmlsl.u q10, d9, d0[2] │ │ │ │ strtmi r0, [r2], -lr, lsl #18 │ │ │ │ movweq pc, #58305 @ 0xe3c1 @ │ │ │ │ svcmi 0x00f8f5b9 │ │ │ │ - blcs 0xfb688 │ │ │ │ + blcs 0xfb6c0 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :64], sl │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0002f828 │ │ │ │ - blls 0x13b6c0 │ │ │ │ + blls 0x13b6f8 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f34c │ │ │ │ + bne 0x8f384 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187141,52 +187155,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adb90 │ │ │ │ + blx 0x18adbc8 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1433c0 │ │ │ │ + beq 0x1433f8 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3818e0 │ │ │ │ + beq 0xff381918 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118908 │ │ │ │ + bl 0x118940 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r4], -pc @ │ │ │ │ - ldc2 7, cr15, [r4, #-372] @ 0xfffffe8c │ │ │ │ + ldc2l 7, cr15, [r8], #372 @ 0x174 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - ldc2 7, cr15, [r2, #368] @ 0x170 │ │ │ │ + ldc2l 7, cr15, [r6, #-368]! @ 0xfffffe90 │ │ │ │ @ instruction: 0xf848455d │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7740b04 │ │ │ │ - strmi pc, [r3], -r7, ror #16 │ │ │ │ + strmi pc, [r3], -fp, asr #16 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - strmi pc, [r1], -r1, ror #16 │ │ │ │ + strmi pc, [r1], -r5, asr #16 │ │ │ │ @ instruction: 0xf0294648 │ │ │ │ strtmi r4, [r2], -r0, lsl #18 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ - blcs 0xfb75c │ │ │ │ + blcs 0xfb794 │ │ │ │ @ instruction: 0xf04fd1da │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0004f848 │ │ │ │ - blls 0x13b794 │ │ │ │ + blls 0x13b7cc │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f420 │ │ │ │ + bne 0x8f458 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187194,42 +187208,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adc64 │ │ │ │ + blx 0x18adc9c │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x143494 │ │ │ │ + beq 0x1434cc │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3819b4 │ │ │ │ + beq 0xff3819ec │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1189dc │ │ │ │ + bl 0x118a14 │ │ │ │ ands r0, r6, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r9], -r8 @ │ │ │ │ - @ instruction: 0xf8c0f75d │ │ │ │ + @ instruction: 0xf8a4f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - stc2 7, cr15, [r2], #368 @ 0x170 │ │ │ │ + stc2 7, cr15, [r6], {92} @ 0x5c │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7664180 │ │ │ │ - ldrbmi pc, [sp, #-3601] @ 0xfffff1ef @ │ │ │ │ + ldrbmi pc, [sp, #-3573] @ 0xfffff20b @ │ │ │ │ svceq 0x0002f828 │ │ │ │ @ instruction: 0xf836d01e │ │ │ │ strtmi r9, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x185190 │ │ │ │ - @ instruction: 0xffdef773 │ │ │ │ + bleq 0x1851c8 │ │ │ │ + @ instruction: 0xffc2f773 │ │ │ │ strtmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ - @ instruction: 0xffd8f773 │ │ │ │ + @ instruction: 0xffbcf773 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ stmdbeq lr, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, , q9 │ │ │ │ @ instruction: 0xf5b9030e │ │ │ │ ldrshle r4, [r1, #248] @ 0xf8 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ @@ -187248,52 +187262,52 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ - bleq 0x103274 │ │ │ │ - bleq 0x1103c4c │ │ │ │ + bleq 0x1032ac │ │ │ │ + bleq 0x1103c84 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494d5c │ │ │ │ + b 0x1494d94 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ svcne 0x001f9b00 │ │ │ │ - bl 0x12dd70 │ │ │ │ + bl 0x12dda8 │ │ │ │ ands r0, r5, r3, lsl #20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r8], -pc @ │ │ │ │ - ldc2 7, cr15, [r4], #-372 @ 0xfffffe8c │ │ │ │ + ldc2 7, cr15, [r8], {93} @ 0x5d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf75c4658 │ │ │ │ - @ instruction: 0x4622fcb3 │ │ │ │ + @ instruction: 0x4622fc97 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - cdp2 7, 0, cr15, cr2, cr6, {3} │ │ │ │ + stc2l 7, cr15, [r6, #408]! @ 0x198 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svchi 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7730b04 │ │ │ │ - strmi pc, [r3], -r3, lsl #31 │ │ │ │ + strmi pc, [r3], -r7, ror #30 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734698 │ │ │ │ - @ instruction: 0x4601ff7d │ │ │ │ + strmi pc, [r1], -r1, ror #30 │ │ │ │ @ instruction: 0xf0284640 │ │ │ │ strtmi r4, [r2], -r0, lsl #16 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b8 │ │ │ │ - blcs 0xfb914 │ │ │ │ + blcs 0xfb94c │ │ │ │ @ instruction: 0xf04fd1d6 │ │ │ │ ldrbmi r5, [r5, #-127] @ 0xffffff81 │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r3], #-512 @ 0xfffffe00 │ │ │ │ stmdble r7, {r0, r4, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -187309,31 +187323,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ade30 │ │ │ │ + blx 0x18ade68 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498ab0 │ │ │ │ + b 0x1498ae8 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1e58 │ │ │ │ + bleq 0x2c1e90 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - @ instruction: 0x4642ffdb │ │ │ │ + @ instruction: 0x4642ffbf │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfef84fda │ │ │ │ - bleq 0x1852fc │ │ │ │ + blx 0xfe885012 │ │ │ │ + bleq 0x185334 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187346,31 +187360,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adec4 │ │ │ │ + blx 0x18adefc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498b44 │ │ │ │ + b 0x1498b7c │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1eec │ │ │ │ + bleq 0x2c1f24 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - @ instruction: 0x4642fb7b │ │ │ │ + @ instruction: 0x4642fb5f │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1f0506e │ │ │ │ - bleq 0x205410 │ │ │ │ + blx 0x18050a6 │ │ │ │ + bleq 0x205448 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187383,31 +187397,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adf58 │ │ │ │ + blx 0x18adf90 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498bd8 │ │ │ │ + b 0x1498c10 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1f80 │ │ │ │ + bleq 0x2c1fb8 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - strbmi pc, [r2], -r7, asr #30 @ │ │ │ │ + strbmi pc, [r2], -fp, lsr #30 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xb85102 │ │ │ │ - bleq 0x185424 │ │ │ │ + blx 0x48513a │ │ │ │ + bleq 0x18545c │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187420,31 +187434,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adfec │ │ │ │ + blx 0x18ae024 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498c6c │ │ │ │ + b 0x1498ca4 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c2014 │ │ │ │ + bleq 0x2c204c │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - strbmi pc, [r2], -r7, ror #21 @ │ │ │ │ + strbmi pc, [r2], -fp, asr #21 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1a85196 │ │ │ │ - bleq 0x205538 │ │ │ │ + blx 0x13851ce │ │ │ │ + bleq 0x205570 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187461,25 +187475,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494890 │ │ │ │ + b 0x14948c8 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30209c │ │ │ │ + bleq 0x3020d4 │ │ │ │ movwcs r8, #2090 @ 0x82a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cef761 │ │ │ │ - bleq 0x185548 │ │ │ │ + @ instruction: 0xf8b2f761 │ │ │ │ + bleq 0x185580 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187497,25 +187511,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494920 │ │ │ │ + b 0x1494958 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30212c │ │ │ │ + bleq 0x302164 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b8f763 │ │ │ │ - bleq 0x205658 │ │ │ │ + @ instruction: 0xf99cf763 │ │ │ │ + bleq 0x205690 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187530,41 +187544,41 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r0, lsl #18 │ │ │ │ - blx 0x18ae9e0 │ │ │ │ + blx 0x18aea18 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b7208 │ │ │ │ + b 0x14b7240 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c21c0 │ │ │ │ + beq 0x3c21f8 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d9104 │ │ │ │ + bl 0x1d913c │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90a00 │ │ │ │ + bl 0xfeb90a38 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8a10 │ │ │ │ + bl 0xd8a48 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -187575,26 +187589,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494a58 │ │ │ │ + b 0x1494a90 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302264 │ │ │ │ + bleq 0x30229c │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi sl!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe8f760 │ │ │ │ - bleq 0x185714 │ │ │ │ + @ instruction: 0xffccf760 │ │ │ │ + bleq 0x18574c │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187612,26 +187626,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494aec │ │ │ │ + b 0x1494b24 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3022f8 │ │ │ │ + bleq 0x302330 │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8d0f763 │ │ │ │ - bleq 0x205828 │ │ │ │ + @ instruction: 0xf8b4f763 │ │ │ │ + bleq 0x205860 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187652,35 +187666,35 @@ │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9d100900 │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b73d8 │ │ │ │ + b 0x14b7410 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ - beq 0x3c2390 │ │ │ │ + beq 0x3c23c8 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ ldmib r5, {r3, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmdavs r1!, {r1, sl, ip, pc}^ │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf93af763 │ │ │ │ + @ instruction: 0xf91ef763 │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf8dd465c │ │ │ │ @ instruction: 0x4643b014 │ │ │ │ andeq lr, fp, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r4, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x102684 │ │ │ │ + bleq 0x1026bc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ ldmle r9!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -187693,25 +187707,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494c30 │ │ │ │ + b 0x1494c68 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30243c │ │ │ │ + bleq 0x302474 │ │ │ │ movwcs r8, #10282 @ 0x282a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr0, {3} │ │ │ │ - bleq 0x1858e8 │ │ │ │ + cdp2 7, 14, cr15, cr2, cr0, {3} │ │ │ │ + bleq 0x185920 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187729,25 +187743,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494cc0 │ │ │ │ + b 0x1494cf8 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3024cc │ │ │ │ + bleq 0x302504 │ │ │ │ movwcs r6, #10282 @ 0x282a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe8f762 │ │ │ │ - bleq 0x2059f8 │ │ │ │ + @ instruction: 0xffccf762 │ │ │ │ + bleq 0x205a30 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187762,111 +187776,111 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r2, lsl #18 │ │ │ │ - blx 0x18aed80 │ │ │ │ + blx 0x18aedb8 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b75a8 │ │ │ │ + b 0x14b75e0 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c2560 │ │ │ │ + beq 0x3c2598 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d94a4 │ │ │ │ + bl 0x1d94dc │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90da0 │ │ │ │ + bl 0xfeb90dd8 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8db0 │ │ │ │ + bl 0xd8de8 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x14939e4 │ │ │ │ - b 0x1490c74 │ │ │ │ + b 0x1493a1c │ │ │ │ + b 0x1490cac │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmdaeq r4, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ - b 0x1499234 │ │ │ │ + b 0x149926c │ │ │ │ @ instruction: 0x461e0950 │ │ │ │ vnmlaeq.f32 s29, s14, s30 │ │ │ │ andls r2, r1, r0, lsl #8 │ │ │ │ andslt pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0x462846b2 │ │ │ │ @ instruction: 0xf8302100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - blx 0x55905a │ │ │ │ + blx 0x559092 │ │ │ │ @ instruction: 0xf82af20b │ │ │ │ vldmiale r6!, {d18} │ │ │ │ ldrtmi r4, [sp], #-1140 @ 0xfffffb8c │ │ │ │ strbmi r4, [ip, #-1086] @ 0xfffffbc2 │ │ │ │ stmdals r1, {r2, r3, r5, r6, r7, r8, r9, ip, lr, pc} │ │ │ │ strmi r4, [r4, #1027] @ 0x403 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xff0d0e40 │ │ │ │ + bne 0xff0d0e78 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r4, #2074] @ 0x81a │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493a7c │ │ │ │ - b 0x1490d0c │ │ │ │ + b 0x1493ab4 │ │ │ │ + b 0x1490d44 │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ strmi r2, [sp], -r0, lsl #8 │ │ │ │ ldmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vfnmaeq.f32 s28, s14, s30 │ │ │ │ ssatmi r4, #4, lr, lsl #12 │ │ │ │ @ instruction: 0xf8589001 │ │ │ │ ldrtmi r4, [r2], fp, lsr #32 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ - blcs 0x205bf4 │ │ │ │ + blcs 0x205c2c │ │ │ │ strmi r3, [lr, #257] @ 0x101 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ - blcs 0x205be8 │ │ │ │ + blcs 0x205c20 │ │ │ │ ldrbtmi sp, [r3], #3318 @ 0xcf6 │ │ │ │ ldrtmi r4, [lr], #-1085 @ 0xfffffbc3 │ │ │ │ mvnle r4, #851443712 @ 0x32c00000 │ │ │ │ strmi r9, [r3], #-2049 @ 0xfffff7ff │ │ │ │ stmdble r7, {r2, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r6, r7, r9, fp, ip}^ │ │ │ │ @@ -187880,93 +187894,93 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ sbcslt r4, sl, #144, 12 @ 0x9000000 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ svclt 0x0018b087 │ │ │ │ - b 0x1487e18 │ │ │ │ - b 0x14909a8 │ │ │ │ + b 0x1487e50 │ │ │ │ + b 0x14909e0 │ │ │ │ svclt 0x001202c2 │ │ │ │ ldrmi r4, [r6], -r6, lsl #12 │ │ │ │ mrccs 6, 0, r4, cr0, cr0, {0} │ │ │ │ svclt 0x00a8468a │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ andeq lr, r4, #3358720 @ 0x334000 │ │ │ │ ldmeq r5!, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ sbcseq r4, ip, sl, lsl #12 │ │ │ │ stmib sp, {r0, r1, r6, r7, fp}^ │ │ │ │ movwls r4, #5634 @ 0x1602 │ │ │ │ - bl 0x36e750 │ │ │ │ - bl 0x308b54 │ │ │ │ + bl 0x36e788 │ │ │ │ + bl 0x308b8c │ │ │ │ @ instruction: 0xf04f0002 │ │ │ │ ldrmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ - bl 0x2ed758 │ │ │ │ + bl 0x2ed790 │ │ │ │ @ instruction: 0xf8580103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ - blvc 0x1022b4 │ │ │ │ + blvc 0x1022ec │ │ │ │ @ instruction: 0xf10c3008 │ │ │ │ strcc r0, [r8], #-3585 @ 0xfffff1ff │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x29914a │ │ │ │ - blx 0x28477e │ │ │ │ - blx 0xfea947aa │ │ │ │ + blx 0x299182 │ │ │ │ + blx 0x2847b6 │ │ │ │ + blx 0xfea947e2 │ │ │ │ @ instruction: 0xf8407b06 │ │ │ │ ldrbmi r7, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blls 0x1bef34 │ │ │ │ + blls 0x1bef6c │ │ │ │ ldrmi r9, [sl], #-3840 @ 0xfffff100 │ │ │ │ - strtmi r9, [pc], #-2817 @ 0xc7b94 │ │ │ │ + strtmi r9, [pc], #-2817 @ 0xc7bcc │ │ │ │ bicsle r4, r5, #-268435447 @ 0xf0000009 │ │ │ │ andeq lr, r4, #3620864 @ 0x374000 │ │ │ │ addmi r4, r2, #-2130706432 @ 0x81000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d0fa8 │ │ │ │ + bl 0xfe8d0fe0 │ │ │ │ stmia r9!, {r0, r3}^ │ │ │ │ - bl 0x318fb8 │ │ │ │ + bl 0x318ff0 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14947f0 │ │ │ │ - b 0x1490e80 │ │ │ │ + b 0x1494828 │ │ │ │ + b 0x1490eb8 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152040 │ │ │ │ + bl 0x152078 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf83b9201 │ │ │ │ - bl 0x37fc30 │ │ │ │ - bl 0x309034 │ │ │ │ + bl 0x37fc68 │ │ │ │ + bl 0x30906c │ │ │ │ ldmibne r9!, {r1, r2} │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf8358000 │ │ │ │ andcc r8, r1, #2048 @ 0x800 │ │ │ │ - blgt 0x185cf0 │ │ │ │ - blx 0x7d8686 │ │ │ │ + blgt 0x185d28 │ │ │ │ + blx 0x7d86be │ │ │ │ @ instruction: 0xf8218c0e │ │ │ │ vldmiale r4!, {d28} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x118cbc │ │ │ │ + bls 0x118cf4 │ │ │ │ strbmi r4, [r2, #-1184] @ 0xfffffb60 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7c50 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7c88 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -187977,191 +187991,191 @@ │ │ │ │ pkhbtmi r4, r8, r9, lsl #13 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r2, [r6], r0 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14948a0 │ │ │ │ - b 0x1490f30 │ │ │ │ + b 0x14948d8 │ │ │ │ + b 0x1490f68 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462900db │ │ │ │ @ instruction: 0x462b4619 │ │ │ │ - bl 0x1520f0 │ │ │ │ + bl 0x152128 │ │ │ │ svclt 0x00a80a84 │ │ │ │ ldmeq sl, {r4, r8, sp} │ │ │ │ andls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ stmib sp, {r2, r3, r7, fp}^ │ │ │ │ @ instruction: 0xf85a3502 │ │ │ │ - bl 0x323cc8 │ │ │ │ + bl 0x323d00 │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ - bl 0x2ffcd0 │ │ │ │ + bl 0x2ffd08 │ │ │ │ ldmdane r1!, {r8, sl} │ │ │ │ ldrtmi r2, [lr], r0, lsl #4 │ │ │ │ - blcc 0x205e4c │ │ │ │ + blcc 0x205e84 │ │ │ │ @ instruction: 0xf8553201 │ │ │ │ addsmi r7, r4, #4, 22 @ 0x1000 │ │ │ │ movwcc pc, #31502 @ 0x7b0e @ │ │ │ │ - blcc 0x205df0 │ │ │ │ + blcc 0x205e28 │ │ │ │ @ instruction: 0xf8dddcf4 │ │ │ │ ldrbmi lr, [r8], #-0 │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ mvnle r4, #662700032 @ 0x27800000 │ │ │ │ strcc lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ addsmi r4, sp, #503316480 @ 0x1e000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xfe79010c │ │ │ │ + blne 0xfe790144 │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ addsmi r1, r5, #15859712 @ 0xf20000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ strtmi r2, [lr], -r0, lsl #10 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ andcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0x1748d4 │ │ │ │ + bcs 0x17490c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbcseq fp, r0, r5, lsl pc │ │ │ │ @ instruction: 0x4602461a │ │ │ │ - bcs 0x4d95c4 │ │ │ │ + bcs 0x4d95fc │ │ │ │ biceq lr, r4, pc, asr #20 │ │ │ │ andscs fp, r0, #168, 30 @ 0x2a0 │ │ │ │ andls r9, r6, #1073741825 @ 0x40000001 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r7, fp}^ │ │ │ │ ldrtmi r0, [lr], r8, lsl #6 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ - blls 0x22c590 │ │ │ │ + blls 0x22c5c8 │ │ │ │ streq lr, [r7], #-2827 @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28e4f0 │ │ │ │ + blls 0x28e528 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x18e4f4 │ │ │ │ + blls 0x18e52c │ │ │ │ andpl pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x1024e4 │ │ │ │ + bcc 0x10251c │ │ │ │ ldmib r4, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x213dd6 │ │ │ │ + blx 0x213e0e │ │ │ │ strcc r2, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - bcc 0x246c48 │ │ │ │ + bcc 0x246c80 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2822 @ 0xfffff4fa │ │ │ │ - blls 0x1d8e5c │ │ │ │ + blls 0x1d8e94 │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movweq lr, #35293 @ 0x89dd │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ strmi r4, [r2], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d11f8 │ │ │ │ + bl 0xfe8d1230 │ │ │ │ stmia sl!, {r1, r3}^ │ │ │ │ - bl 0x359208 │ │ │ │ + bl 0x359240 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x1494a40 │ │ │ │ - b 0x14910d0 │ │ │ │ + b 0x1494a78 │ │ │ │ + b 0x1491108 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152290 │ │ │ │ + bl 0x1522c8 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ andls r4, r1, #95420416 @ 0x5b00000 │ │ │ │ andlt pc, r6, r3, lsr r8 @ │ │ │ │ vmlaeq.f64 d14, d6, d10 │ │ │ │ streq lr, [r6, #-2825] @ 0xfffff4f7 │ │ │ │ @ instruction: 0x210019b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blhi 0x185f50 │ │ │ │ + blhi 0x185f88 │ │ │ │ @ instruction: 0xf83e3101 │ │ │ │ addmi r2, ip, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf80bfb18 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ - blcs 0x185f10 │ │ │ │ + blcs 0x185f48 │ │ │ │ @ instruction: 0xf8dddcf2 │ │ │ │ strbtmi r8, [r6], #-0 │ │ │ │ strtmi r9, [r0], #2561 @ 0xa01 │ │ │ │ stmiale r1!, {r1, r6, r8, sl, lr}^ │ │ │ │ ldrdcc lr, [r2], -sp │ │ │ │ addsmi r4, r8, #520093696 @ 0x1f000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xff7912b0 │ │ │ │ + blne 0xff7912e8 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ addsmi r1, r0, #16384000 @ 0xfa0000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ stcls 6, cr4, [lr], {182} @ 0xb6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174a68 │ │ │ │ + blcs 0x174aa0 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ ldmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bleq 0xfe202b10 │ │ │ │ + bleq 0xfe202b48 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ stmib sp, {r1, r3, r4, r7, fp}^ │ │ │ │ strmi r3, [fp], -r2 │ │ │ │ andls r0, r1, #140, 16 @ 0x8c0000 │ │ │ │ @ instruction: 0xf85b46a4 │ │ │ │ - bl 0x35ff58 │ │ │ │ + bl 0x35ff90 │ │ │ │ srsia sp, #14 │ │ │ │ - bl 0x327f28 │ │ │ │ - bl 0x287f64 │ │ │ │ + bl 0x327f60 │ │ │ │ + bl 0x287f9c │ │ │ │ andcs r0, r0, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf85546b0 │ │ │ │ andcc r4, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x20607c │ │ │ │ - blx 0x2d9592 │ │ │ │ + blvs 0x2060b4 │ │ │ │ + blx 0x2d95ca │ │ │ │ @ instruction: 0xf8414416 │ │ │ │ vldmiale r4!, {d20-d21} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x1191c8 │ │ │ │ + bls 0x119200 │ │ │ │ ldrmi r4, [r0, #1248] @ 0x4e0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7f5c │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7f94 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -188171,61 +188185,61 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x461a4692 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, , #60 │ │ │ │ - blcs 0x150ba8 │ │ │ │ + blcs 0x150be0 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7955 @ 0x1f13 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ - b 0x1488314 │ │ │ │ + b 0x148834c │ │ │ │ svclt 0x001803c4 │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ @ instruction: 0xf04f2d10 │ │ │ │ svclt 0x00a80300 │ │ │ │ stmib sp, {r4, r8, sl, sp}^ │ │ │ │ ldrmi r0, [r9], r8, lsl #2 │ │ │ │ stmiaeq pc!, {r0, r4, r9, sl, lr}^ @ │ │ │ │ ssatmi r4, #31, sl, lsl #12 │ │ │ │ strls r0, [r6, #-2244] @ 0xfffff73c │ │ │ │ - blls 0x22cfec │ │ │ │ + blls 0x22d024 │ │ │ │ stmib sp, {r1, r2, r3, r7, fp, ip}^ │ │ │ │ ldmne ip, {r0, r9, ip, pc} │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ andvc pc, r4, sl, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r3 │ │ │ │ ldrtmi r9, [ip], r7, lsl #22 │ │ │ │ - blls 0x18e26c │ │ │ │ + blls 0x18e2a4 │ │ │ │ movwcs r1, #2204 @ 0x89c │ │ │ │ stmdbeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r3, sl, ip, sp}^ │ │ │ │ strcc r3, [r8, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x0700e9d6 │ │ │ │ - blx 0x195832 │ │ │ │ - blx 0x404836 │ │ │ │ - blx 0xfe990846 │ │ │ │ - bne 0xff0d6c4c │ │ │ │ - bl 0x1a99188 │ │ │ │ + blx 0x19586a │ │ │ │ + blx 0x40486e │ │ │ │ + blx 0xfe99087e │ │ │ │ + bne 0xff0d6c84 │ │ │ │ + bl 0x1a991c0 │ │ │ │ movwcs r0, #5890 @ 0x1702 │ │ │ │ @ instruction: 0xf84445ce │ │ │ │ @ instruction: 0xf8440c08 │ │ │ │ stclle 12, cr7, [r5], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrbtmi r9, [r1], #2822 @ 0xb06 │ │ │ │ - blls 0x1d90a4 │ │ │ │ + blls 0x1d90dc │ │ │ │ bicle r4, ip, #641728512 @ 0x26400000 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ strmi r4, [r3], #641 @ 0x281 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d1454 │ │ │ │ + bl 0xfe8d148c │ │ │ │ stmia fp!, {r0, r1, r3}^ │ │ │ │ - bl 0x399464 │ │ │ │ + bl 0x39949c │ │ │ │ addsmi r0, r9, #0, 6 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -188235,33 +188249,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494ca8 │ │ │ │ - b 0x1491338 │ │ │ │ + b 0x1494ce0 │ │ │ │ + b 0x1491370 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x1538f8 │ │ │ │ + bl 0x153930 │ │ │ │ svclt 0x00a80344 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmdaeq r6!, {r0, r1, r3, r4, r5, r6, fp}^ │ │ │ │ - blls 0x12ccd4 │ │ │ │ + blls 0x12cd0c │ │ │ │ strbeq lr, [sl, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - blls 0x1a4140 │ │ │ │ - bleq 0x242ce8 │ │ │ │ + blls 0x1a4178 │ │ │ │ + bleq 0x242d20 │ │ │ │ @ instruction: 0xf83b444d │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - @ instruction: 0xf894f75c │ │ │ │ + @ instruction: 0xf878f75c │ │ │ │ @ instruction: 0xf82542a6 │ │ │ │ vldmiale r4!, {d16} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188283,33 +188297,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494d68 │ │ │ │ - b 0x14913f8 │ │ │ │ + b 0x1494da0 │ │ │ │ + b 0x1491430 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x1539b8 │ │ │ │ + bl 0x1539f0 │ │ │ │ svclt 0x00a80384 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmeq r6!, {r0, r1, r3, r4, r5, r7, fp} │ │ │ │ - blls 0x12cd94 │ │ │ │ + blls 0x12cdcc │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ - blls 0x1a4240 │ │ │ │ - bleq 0x242da8 │ │ │ │ + blls 0x1a4278 │ │ │ │ + bleq 0x242de0 │ │ │ │ @ instruction: 0xf85b444d │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2 7, cr15, [lr], {92} @ 0x5c │ │ │ │ + stc2 7, cr15, [r2], {92} @ 0x5c │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ vldmiale r4!, {d16-d17} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188325,154 +188339,154 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x104348 │ │ │ │ + bleq 0x104380 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ andls r1, r3, r6, lsl #4 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174db4 │ │ │ │ + blcs 0x174dec │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x148be7c │ │ │ │ + b 0x148beb4 │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x1ece68 │ │ │ │ + blls 0x1ecea0 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ strcs r9, [r0, #-2567] @ 0xfffff5f9 │ │ │ │ ldrmi r1, [r3], #-2275 @ 0xfffff71d │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ - bl 0x1aee80 │ │ │ │ - blls 0x18a27c │ │ │ │ + bl 0x1aeeb8 │ │ │ │ + blls 0x18a2b4 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf75ca000 │ │ │ │ - stclne 12, cr15, [fp], #-204 @ 0xffffff34 │ │ │ │ + stclne 12, cr15, [fp], #-92 @ 0xffffffa4 │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ adcsmi r9, lr, #196608 @ 0x30000 │ │ │ │ - bleq 0x2c2ea0 │ │ │ │ + bleq 0x2c2ed8 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea906a8 │ │ │ │ + bl 0xfea906e0 │ │ │ │ stmia fp!, {r0, r1, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3886b8 │ │ │ │ + bl 0x3886f0 │ │ │ │ addsmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104420 │ │ │ │ + bleq 0x104458 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494f00 │ │ │ │ - b 0x1491590 │ │ │ │ + b 0x1494f38 │ │ │ │ + b 0x14915c8 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14acf28 │ │ │ │ + b 0x14acf60 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12cf34 │ │ │ │ + bls 0x12cf6c │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac398 │ │ │ │ - bleq 0x1c2f48 │ │ │ │ + bls 0x1ac3d0 │ │ │ │ + bleq 0x1c2f80 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x18642c │ │ │ │ - @ instruction: 0xff60f75b │ │ │ │ + bleq 0x186464 │ │ │ │ + @ instruction: 0xff44f75b │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x10860ce │ │ │ │ + blx 0x986106 │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x16ff6c │ │ │ │ + blls 0x16ffa4 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea10784 │ │ │ │ + bl 0xfea107bc │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c8794 │ │ │ │ + bl 0x3c87cc │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1044fc │ │ │ │ + bleq 0x104534 │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494fdc │ │ │ │ - b 0x149166c │ │ │ │ + b 0x1495014 │ │ │ │ + b 0x14916a4 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad004 │ │ │ │ + b 0x14ad03c │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d010 │ │ │ │ + bls 0x12d048 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16ec24 │ │ │ │ + bl 0x16ec5c │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206590 │ │ │ │ - blx 0xff88619c │ │ │ │ + bleq 0x2065c8 │ │ │ │ + blx 0xff1861d4 │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0xff7861a4 │ │ │ │ + blx 0xff0861dc │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188489,100 +188503,100 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1045d8 │ │ │ │ + bleq 0x104610 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950b8 │ │ │ │ - b 0x1491748 │ │ │ │ + b 0x14950f0 │ │ │ │ + b 0x1491780 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14ad0e0 │ │ │ │ + b 0x14ad118 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12d0ec │ │ │ │ + bls 0x12d124 │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac550 │ │ │ │ - bleq 0x1c3100 │ │ │ │ + bls 0x1ac588 │ │ │ │ + bleq 0x1c3138 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x1865e4 │ │ │ │ - mcr2 7, 4, pc, cr4, cr11, {2} @ │ │ │ │ + bleq 0x18661c │ │ │ │ + mcr2 7, 3, pc, cr8, cr11, {2} @ │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x1a86284 │ │ │ │ + blx 0x13862bc │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x170124 │ │ │ │ + blls 0x17015c │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea1093c │ │ │ │ + bl 0xfea10974 │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c894c │ │ │ │ + bl 0x3c8984 │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1046b4 │ │ │ │ + bleq 0x1046ec │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1495194 │ │ │ │ - b 0x1491824 │ │ │ │ + b 0x14951cc │ │ │ │ + b 0x149185c │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad1bc │ │ │ │ + b 0x14ad1f4 │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d1c8 │ │ │ │ + bls 0x12d200 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16eddc │ │ │ │ + bl 0x16ee14 │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206748 │ │ │ │ - blx 0x186354 │ │ │ │ + bleq 0x206780 │ │ │ │ + @ instruction: 0xf9e6f75c │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0xfe10635c │ │ │ │ + blx 0x1a06394 │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188600,46 +188614,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d270 │ │ │ │ + blls 0x60d2a8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494a74 │ │ │ │ - b 0x1491500 │ │ │ │ + b 0x1494aac │ │ │ │ + b 0x1491538 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148a864 │ │ │ │ + b 0x148a89c │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af2b0 │ │ │ │ + b 0x14af2e8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186794 │ │ │ │ + bleq 0x1867cc │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #4033]! @ 0xfc1 │ │ │ │ - bleq 0x186764 │ │ │ │ - blls 0x23fa94 │ │ │ │ + strmi pc, [r0, #4005]! @ 0xfa5 │ │ │ │ + bleq 0x18679c │ │ │ │ + blls 0x23facc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188654,46 +188668,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d348 │ │ │ │ + blls 0x60d380 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494b4c │ │ │ │ - b 0x14915d8 │ │ │ │ + b 0x1494b84 │ │ │ │ + b 0x1491610 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148aa3c │ │ │ │ + b 0x148aa74 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af388 │ │ │ │ + b 0x14af3c0 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x2068ec │ │ │ │ + bleq 0x206924 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf762a000 │ │ │ │ - strmi pc, [r0, #2183]! @ 0x887 │ │ │ │ - bleq 0x2068bc │ │ │ │ - blls 0x23fb6c │ │ │ │ + strmi pc, [r0, #2155]! @ 0x86b │ │ │ │ + bleq 0x2068f4 │ │ │ │ + blls 0x23fba4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188713,104 +188727,104 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495020 │ │ │ │ - b 0x14916ac │ │ │ │ + b 0x1495058 │ │ │ │ + b 0x14916e4 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b847c │ │ │ │ + b 0x14b84b4 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ - b 0x1491444 │ │ │ │ + b 0x149147c │ │ │ │ @ instruction: 0xf8cd02d9 │ │ │ │ - b 0x14ac90c │ │ │ │ + b 0x14ac944 │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ eorshi pc, r4, sp, asr #17 │ │ │ │ - b 0x14af478 │ │ │ │ + b 0x14af4b0 │ │ │ │ @ instruction: 0xf04f04c9 │ │ │ │ stmiane r2!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne pc, {r0, r3, r8, r9, fp, ip, pc} @ │ │ │ │ ldmdbne sp, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf8ccf762 │ │ │ │ + @ instruction: 0xf8b0f762 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [fp], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ ldmle r5, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ stmdals ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3846] @ 0xf06 │ │ │ │ @ instruction: 0x0c09eb07 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb10cc0 │ │ │ │ + bl 0xfeb10cf8 │ │ │ │ stmia ip!, {r2, r3, r8, fp}^ │ │ │ │ - bl 0x3c8cd0 │ │ │ │ + bl 0x3c8d08 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d518 │ │ │ │ + blls 0x60d550 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494d1c │ │ │ │ - b 0x14917a8 │ │ │ │ + b 0x1494d54 │ │ │ │ + b 0x14917e0 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ab0c │ │ │ │ + b 0x148ab44 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af558 │ │ │ │ + b 0x14af590 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186a3c │ │ │ │ + bleq 0x186a74 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3691]! @ 0xe6b │ │ │ │ - bleq 0x186a10 │ │ │ │ - blls 0x23fd38 │ │ │ │ + strmi pc, [r0, #3663]! @ 0xe4f │ │ │ │ + bleq 0x186a48 │ │ │ │ + blls 0x23fd70 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188825,47 +188839,47 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d5f4 │ │ │ │ + blls 0x60d62c │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494df8 │ │ │ │ - b 0x1491884 │ │ │ │ + b 0x1494e30 │ │ │ │ + b 0x14918bc │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ace8 │ │ │ │ + b 0x148ad20 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af634 │ │ │ │ + b 0x14af66c │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206b98 │ │ │ │ + bleq 0x206bd0 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3887]! @ 0xf2f │ │ │ │ - bleq 0x206b6c │ │ │ │ - blls 0x23fe14 │ │ │ │ + strmi pc, [r0, #3859]! @ 0xf13 │ │ │ │ + bleq 0x206ba4 │ │ │ │ + blls 0x23fe4c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188885,29 +188899,29 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14952d0 │ │ │ │ - b 0x149195c │ │ │ │ + b 0x1495308 │ │ │ │ + b 0x1491994 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ @ instruction: 0xf1ba4644 │ │ │ │ - b 0x148c724 │ │ │ │ + b 0x148c75c │ │ │ │ svclt 0x00a803c3 │ │ │ │ - beq 0x504c28 │ │ │ │ + beq 0x504c60 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - b 0x148ae7c │ │ │ │ + b 0x148aeb4 │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ stmdami ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x14af720 │ │ │ │ + b 0x14af758 │ │ │ │ @ instruction: 0xf04f05c9 │ │ │ │ stmiane sl!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne ip, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdbne pc, {r0, r1, r3, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldrmi r9, [sp], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @@ -188915,23 +188929,23 @@ │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ ldm r7!, {r3, sl, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ stmib sp, {r8, lr}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108ff75 │ │ │ │ + @ instruction: 0xf108ff59 │ │ │ │ stmia r5!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x2ffef4 │ │ │ │ + blls 0x2fff2c │ │ │ │ ldrmi r4, [r9, #1233] @ 0x4d1 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ svcls 0x0006480c │ │ │ │ - bl 0x29a1e4 │ │ │ │ + bl 0x29a21c │ │ │ │ stmdble r9, {r2, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], #-2980 @ 0xfffff45c │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #19212 @ 0x4b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -188942,46 +188956,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d7c8 │ │ │ │ + blls 0x60d800 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494fcc │ │ │ │ - b 0x1491a58 │ │ │ │ + b 0x1495004 │ │ │ │ + b 0x1491a90 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148adbc │ │ │ │ + b 0x148adf4 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af808 │ │ │ │ + b 0x14af840 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186cec │ │ │ │ + bleq 0x186d24 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3349]! @ 0xd15 │ │ │ │ - bleq 0x186cbc │ │ │ │ - blls 0x23ffec │ │ │ │ + strmi pc, [r0, #3321]! @ 0xcf9 │ │ │ │ + bleq 0x186cf4 │ │ │ │ + blls 0x240024 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188996,46 +189010,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d8a0 │ │ │ │ + blls 0x60d8d8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950a4 │ │ │ │ - b 0x1491b30 │ │ │ │ + b 0x14950dc │ │ │ │ + b 0x1491b68 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148af94 │ │ │ │ + b 0x148afcc │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af8e0 │ │ │ │ + b 0x14af918 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206e44 │ │ │ │ + bleq 0x206e7c │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3547]! @ 0xddb │ │ │ │ - bleq 0x206e14 │ │ │ │ - blls 0x2400c4 │ │ │ │ + strmi pc, [r0, #3519]! @ 0xdbf │ │ │ │ + bleq 0x206e4c │ │ │ │ + blls 0x2400fc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -189056,53 +189070,53 @@ │ │ │ │ movwls r0, #47874 @ 0xbb02 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x149557c │ │ │ │ - b 0x1491c08 │ │ │ │ + b 0x14955b4 │ │ │ │ + b 0x1491c40 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b89d8 │ │ │ │ + b 0x14b8a10 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ bicseq lr, r9, #323584 @ 0x4f000 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ - beq 0xff7836e8 │ │ │ │ + beq 0xff783720 │ │ │ │ @ instruction: 0xf8cd4699 │ │ │ │ - blls 0x2a8e84 │ │ │ │ + blls 0x2a8ebc │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x34f148 │ │ │ │ - blls 0x319e2c │ │ │ │ - blls 0x38f244 │ │ │ │ - blls 0x24f240 │ │ │ │ + blls 0x34f180 │ │ │ │ + blls 0x319e64 │ │ │ │ + blls 0x38f27c │ │ │ │ + blls 0x24f278 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108fe1f │ │ │ │ + @ instruction: 0xf108fe03 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x3001ac │ │ │ │ + blls 0x3001e4 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ svcls 0x0006980c │ │ │ │ - bl 0x29a530 │ │ │ │ + bl 0x29a568 │ │ │ │ stmdble r9, {r0, r3, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq ip, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #39692 @ 0x9b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -189116,15 +189130,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b8ab8 │ │ │ │ + b 0x14b8af0 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f812 │ │ │ │ @ instruction: 0xf81324ff │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 @ instruction: 0xf48cfa5f │ │ │ │ @@ -189147,54 +189161,54 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1495ee8 │ │ │ │ + b 0x1495f20 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15a9c8 │ │ │ │ + bl 0x15aa00 │ │ │ │ @ instruction: 0xf832080e │ │ │ │ @ instruction: 0xf64f7b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8b8dd8 │ │ │ │ + blx 0x8b8e10 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec5232c │ │ │ │ + bl 0xfec52364 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xda33c │ │ │ │ + bl 0xda374 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 5, cr2, [r7], {-0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ strtmi r1, [lr], -r7, lsl #30 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495f74 │ │ │ │ + b 0x1495fac │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ stmdbeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x2070c8 │ │ │ │ + blgt 0x207100 │ │ │ │ svccc 0x0004f85e │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0x0c06eb46 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbf1c │ │ │ │ strcs r3, [r1, #-1023] @ 0xfffffc01 │ │ │ │ svccc 0x0004f847 │ │ │ │ @@ -189216,33 +189230,33 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15a8c8 │ │ │ │ + bl 0x15a900 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ ldrtmi r7, [ip], #3841 @ 0xf01 │ │ │ │ - blle 0x25a7dc │ │ │ │ + blle 0x25a814 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x00d845f4 │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ @ instruction: 0xf04fdd01 │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf1b9d1e9 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x9e7c60 │ │ │ │ - blvc 0x1842c0 │ │ │ │ + bne 0x9e7c98 │ │ │ │ + blvc 0x1842f8 │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -189252,19 +189266,19 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496c90 │ │ │ │ + b 0x1496cc8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x187564 │ │ │ │ + blgt 0x18759c │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ strtmi r5, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0xf5bcdb07 │ │ │ │ @ instruction: 0xf6474f00 │ │ │ │ svclt 0x00b87eff │ │ │ │ vmaxnm.f32 s30, s24, s30 │ │ │ │ @@ -189272,15 +189286,15 @@ │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ svc 0x0002f824 │ │ │ │ @ instruction: 0xf1bad1e8 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcsmi r4, lr, #56, 8 @ 0x38000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xf524dc │ │ │ │ + bne 0xf52514 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -189290,28 +189304,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aa18 │ │ │ │ + bl 0x15aa50 │ │ │ │ @ instruction: 0xf85e0805 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524400 │ │ │ │ - bl 0x773d44 │ │ │ │ - b 0x148c144 │ │ │ │ - bl 0x11a60c8 │ │ │ │ + bl 0x773d7c │ │ │ │ + b 0x148c17c │ │ │ │ + bl 0x11a6100 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x105690 │ │ │ │ + beq 0x1056c8 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdaae8 │ │ │ │ + blle 0xdab20 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189329,61 +189343,61 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aa94 │ │ │ │ + bl 0x15aacc │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ strcs ip, [r0], #-3841 @ 0xfffff0ff │ │ │ │ svc 0x0001f813 │ │ │ │ @ instruction: 0x0c0eebbc │ │ │ │ @ instruction: 0xf04fbf4c │ │ │ │ - blx 0x188b5dc │ │ │ │ + blx 0x188b614 │ │ │ │ strbmi pc, [r2, #-1164] @ 0xfffffb74 @ │ │ │ │ svcmi 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1ef │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc27e18 │ │ │ │ - blvc 0x18447c │ │ │ │ + bne 0xc27e50 │ │ │ │ + blvc 0x1844b4 │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls d3, [r7, #-8] │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496640 │ │ │ │ + b 0x1496678 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x187314 │ │ │ │ + blgt 0x18734c │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - bl 0xff004e5c │ │ │ │ + bl 0xff004e94 │ │ │ │ svclt 0x004c0c0e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vst3.32 @ instruction: 0xf48cfa1f │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r4, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3048f8 │ │ │ │ + blvc 0x304930 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189392,21 +189406,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x00069c06 │ │ │ │ rsclt r2, r7, #0, 10 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14962c8 │ │ │ │ + b 0x1496300 │ │ │ │ svclt 0x001407c7 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15adc8 │ │ │ │ + bl 0x15ae00 │ │ │ │ @ instruction: 0xf852080e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blne 0x79ceec │ │ │ │ + blne 0x79cf24 │ │ │ │ streq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ svclt 0x00bc2c00 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ svccc 0x0004f846 │ │ │ │ mvnsle r4, r2, asr #10 │ │ │ │ movwcs fp, #4365 @ 0x110d │ │ │ │ ldrbtmi r6, [r0], #-11 │ │ │ │ @@ -189426,32 +189440,32 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ac1c │ │ │ │ + bl 0x15ac54 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ - bl 0xfebe8f60 │ │ │ │ + bl 0xfebe8f98 │ │ │ │ ldrbmi r0, [r4, #3079]! @ 0xc07 │ │ │ │ @ instruction: 0xf04fdb06 │ │ │ │ ldrbmi r0, [r4, #3711]! @ 0xe7f │ │ │ │ - blx 0x14b92cc │ │ │ │ + blx 0x14b9304 │ │ │ │ stcle 14, cr15, [r1, #-560] @ 0xfffffdd0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8054542 │ │ │ │ mvnle lr, r1, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r0], #-11 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4a0c │ │ │ │ + blvc 0x2c4a44 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189461,28 +189475,28 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496fe0 │ │ │ │ + b 0x1497018 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x1878b4 │ │ │ │ + blgt 0x1878ec │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ - bl 0xfebe0ffc │ │ │ │ + bl 0xfebe1034 │ │ │ │ @ instruction: 0xf51c0c05 │ │ │ │ - blle 0x29cffc │ │ │ │ + blle 0x29d034 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ - blx 0x4b92e8 │ │ │ │ - blle 0x148e3c │ │ │ │ - beq 0x14554c │ │ │ │ + blx 0x4b9320 │ │ │ │ + blle 0x148e74 │ │ │ │ + beq 0x145584 │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ ldrtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -189499,28 +189513,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ad68 │ │ │ │ + bl 0x15ada0 │ │ │ │ @ instruction: 0xf8520805 │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf85e4400 │ │ │ │ - bl 0xfedb5094 │ │ │ │ - b 0x148c4b0 │ │ │ │ - bl 0x19a6418 │ │ │ │ + bl 0xfedb50cc │ │ │ │ + b 0x148c4e8 │ │ │ │ + bl 0x19a6450 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x1059e0 │ │ │ │ + beq 0x105a18 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdae38 │ │ │ │ + blle 0xdae70 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189538,15 +189552,15 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ade4 │ │ │ │ + bl 0x15ae1c │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ movwcs ip, #3841 @ 0xf01 │ │ │ │ svc 0x0001f914 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ mvnscs sp, #83886080 @ 0x5000000 │ │ │ │ svclt 0x00d8459c │ │ │ │ @ instruction: 0xf38cfa5f │ │ │ │ @@ -189554,50 +189568,50 @@ │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svccc 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1eb │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc28170 │ │ │ │ - blvc 0x1847d4 │ │ │ │ + bne 0xc281a8 │ │ │ │ + blvc 0x18480c │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 14, cr1, [r7, #-624] @ 0xfffffd90 │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496998 │ │ │ │ + b 0x14969d0 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x18766c │ │ │ │ + bl 0x1876a4 │ │ │ │ @ instruction: 0xf9342300 │ │ │ │ - bl 0x7fd1b4 │ │ │ │ + bl 0x7fd1ec │ │ │ │ strle r0, [r7], #-3086 @ 0xfffff3f2 │ │ │ │ svccc 0x0080f5bc │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0x8b949c │ │ │ │ - blle 0x1463f0 │ │ │ │ + blx 0x8b94d4 │ │ │ │ + blle 0x146428 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4c5c │ │ │ │ + blvc 0x2c4c94 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189607,37 +189621,37 @@ │ │ │ │ @ instruction: 0xf1a32100 │ │ │ │ svcne 0x00060e04 │ │ │ │ rsclt r4, pc, #144703488 @ 0x8a00000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ @ instruction: 0xf04f3501 │ │ │ │ - b 0x1497e28 │ │ │ │ + b 0x1497e60 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0004f85e │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bl 0x5bc254 │ │ │ │ - b 0x148c678 │ │ │ │ + bl 0x5bc28c │ │ │ │ + b 0x148c6b0 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xc9658 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xc9690 @ │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r4], -r8, lsr #31 │ │ │ │ tstcs r1, r0, lsl #20 │ │ │ │ @ instruction: 0xf8464542 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ adcmi r4, pc, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0ba84 │ │ │ │ + bne 0xc0babc │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -189646,15 +189660,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b9318 │ │ │ │ + b 0x14b9350 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f912 │ │ │ │ @ instruction: 0xf813247f │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [ip] │ │ │ │ @@ -189677,35 +189691,35 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496748 │ │ │ │ + b 0x1496780 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15b228 │ │ │ │ + bl 0x15b260 │ │ │ │ @ instruction: 0xf932080e │ │ │ │ @ instruction: 0xf6477b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ - blx 0x4b9638 │ │ │ │ + blx 0x4b9670 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52b8c │ │ │ │ + bl 0xfec52bc4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdab9c │ │ │ │ + bl 0xdabd4 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -189714,33 +189728,33 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15b0c8 │ │ │ │ + bl 0x15b100 │ │ │ │ @ instruction: 0xf8520804 │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf85e4500 │ │ │ │ - bl 0x7fd3f8 │ │ │ │ - b 0x148c7f8 │ │ │ │ + bl 0x7fd430 │ │ │ │ + b 0x148c830 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ tstcs r1, r5, ror #12 │ │ │ │ svcpl 0x0004f846 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ adcmi r4, r7, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbc20 │ │ │ │ + bne 0x9cbc58 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -189749,15 +189763,15 @@ │ │ │ │ @ instruction: 0xf1a3468a │ │ │ │ @ instruction: 0xf1a00408 │ │ │ │ strcs r0, [r0, -r8, lsl #10] │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1497068 │ │ │ │ + b 0x14970a0 │ │ │ │ svclt 0x001508c8 │ │ │ │ @ instruction: 0x46c100f6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ @ instruction: 0xf8544491 │ │ │ │ @ instruction: 0xf04f3f08 │ │ │ │ ldmib ip, {r9, sl, fp}^ │ │ │ │ @ instruction: 0xf10cb200 │ │ │ │ @@ -189781,15 +189795,15 @@ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blcc 0x2f5af0 │ │ │ │ + blcc 0x2f5b28 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ strtmi r0, [sl], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {187} @ 0xbb │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @@ -189802,15 +189816,15 @@ │ │ │ │ ldmdavs r6, {r8, sp} │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ andcc ip, r8, #4 │ │ │ │ ldmdavs pc, {r1, r2, r5, r7, r9, lr}^ @ │ │ │ │ stmdaeq r7, {r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1bd05fc │ │ │ │ + bl 0x1bd0634 │ │ │ │ @ instruction: 0xf8400507 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ mvnle r6, r5, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1b94655 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -189825,36 +189839,36 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf1a3468c │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x105ad0 │ │ │ │ - blmi 0x105b54 │ │ │ │ + beq 0x105b08 │ │ │ │ + blmi 0x105b8c │ │ │ │ rscslt r9, r7, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1072e02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14971b0 │ │ │ │ + b 0x14971e8 │ │ │ │ svclt 0x001507c7 │ │ │ │ @ instruction: 0x46b900f6 │ │ │ │ @ instruction: 0x463e46b1 │ │ │ │ @ instruction: 0x96014491 │ │ │ │ svcne 0x0008f85e │ │ │ │ movwmi lr, #2514 @ 0x9d2 │ │ │ │ stmdbne r9, {r3, r9, ip, sp} │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r3], -r4, asr #22 │ │ │ │ rsbsmi r4, r3, ip, asr r0 │ │ │ │ svclt 0x004843a3 │ │ │ │ tsteq r8, pc, ror #20 │ │ │ │ svcne 0x0008f845 │ │ │ │ - b 0xfe2f96f8 │ │ │ │ + b 0xfe2f9730 │ │ │ │ @ instruction: 0xf04f060b │ │ │ │ rsbvs r0, lr, r1, lsl #20 │ │ │ │ mvnle r4, sl, asr #10 │ │ │ │ @ instruction: 0xf1ba9e01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrtmi r3, [r0], #-0 │ │ │ │ @@ -189869,46 +189883,46 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ addlt r4, r3, pc, lsl #12 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr3, {5} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bmi 0x105c00 │ │ │ │ + bmi 0x105c38 │ │ │ │ stcls 6, cr4, [ip], {172} @ 0xac │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a046b0 │ │ │ │ ldrmi r4, [r0], #1588 @ 0x634 │ │ │ │ @ instruction: 0xf85e9401 │ │ │ │ ldmib r2, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ andcc r1, r8, #0, 6 │ │ │ │ @ instruction: 0xf8de1b09 │ │ │ │ - b 0x1499a8c │ │ │ │ - bl 0x19a8a0c │ │ │ │ + b 0x1499ac4 │ │ │ │ + bl 0x19a8a44 │ │ │ │ subsmi r0, ip, r4, lsl #10 │ │ │ │ eormi r4, r3, #107 @ 0x6b │ │ │ │ - b 0x1cb97ac │ │ │ │ + b 0x1cb97e4 │ │ │ │ @ instruction: 0xf84c010b │ │ │ │ svclt 0x00441f08 │ │ │ │ streq lr, [sl, #-2699] @ 0xfffff575 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ @ instruction: 0xf1b99c01 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbec0 │ │ │ │ + bne 0x9cbef8 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -189918,15 +189932,15 @@ │ │ │ │ @ instruction: 0xf1a64608 │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ @ instruction: 0x9c0e0a00 │ │ │ │ rsclt r9, r5, #3145728 @ 0x300000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1496b0c │ │ │ │ + b 0x1496b44 │ │ │ │ svclt 0x001505c5 │ │ │ │ strtmi r0, [r9], r4, ror #1 │ │ │ │ strtmi r4, [ip], -r1, lsr #13 │ │ │ │ stmib sp, {r0, r4, r7, sl, lr}^ │ │ │ │ and r4, sp, r1, lsl #10 │ │ │ │ stmdaeq r8, {r0, r1, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @@ -189936,19 +189950,19 @@ │ │ │ │ @ instruction: 0xf8ce454a │ │ │ │ eorle r5, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ andcc r4, r8, #204472320 @ 0xc300000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x1690014 │ │ │ │ + bl 0x169004c │ │ │ │ svclt 0x00280503 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff89475c │ │ │ │ - bl 0x199a4f0 │ │ │ │ + ble 0xff894794 │ │ │ │ + bl 0x199a528 │ │ │ │ adcmi r0, r6, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ smlattcs r0, r0, r2, sp │ │ │ │ svcne 0x0008f84e │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ andpl pc, r4, lr, asr #17 │ │ │ │ @@ -189965,15 +189979,15 @@ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ - blcc 0x2f5dd8 │ │ │ │ + blcc 0x2f5e10 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -189984,21 +189998,21 @@ │ │ │ │ ldrmi r4, [r1], #1548 @ 0x60c │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0x4c00e9d2 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1cc1c20 │ │ │ │ - bl 0xfeb4bc24 │ │ │ │ + b 0x1cc1c58 │ │ │ │ + bl 0xfeb4bc5c │ │ │ │ strmi r0, [r8, #1292] @ 0x50c │ │ │ │ streq lr, [lr, #-2933] @ 0xfffff48b │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x1450064 │ │ │ │ + bl 0x145009c │ │ │ │ @ instruction: 0xf840060c │ │ │ │ strbmi r7, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r6, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0x6702e9dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ @@ -190015,65 +190029,65 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499088 │ │ │ │ - b 0x148afa0 │ │ │ │ + b 0x14990c0 │ │ │ │ + b 0x148afd8 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d80a0 │ │ │ │ + bl 0x3d80d8 │ │ │ │ @ instruction: 0xf9110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305338 │ │ │ │ + blvc 0x305370 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14970fc │ │ │ │ - b 0x1492784 │ │ │ │ + b 0x1497134 │ │ │ │ + b 0x14927bc │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r0, r1, r9, sl, lr}^ │ │ │ │ svc 0x0002f931 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ @ instruction: 0xfe02fa4e │ │ │ │ @ instruction: 0xf82344f4 │ │ │ │ addsmi ip, lr, #2048 @ 0x800 │ │ │ │ strtmi sp, [r8], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3053a8 │ │ │ │ + blvc 0x3053e0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892d60 │ │ │ │ + blx 0x1892d98 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190081,15 +190095,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ tstmi r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305418 │ │ │ │ + blvc 0x305450 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190109,88 +190123,88 @@ │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0008f85e │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ strge lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ - blx 0x308616 │ │ │ │ + blx 0x30864e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0x432bbf58 │ │ │ │ @ instruction: 0xf10cfa41 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r1, r4, asr #22 │ │ │ │ @ instruction: 0xf842454a │ │ │ │ bicsle r1, pc, r4, lsl #24 │ │ │ │ adcsmi r4, r7, #48, 8 @ 0x30000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe53240 │ │ │ │ + bne 0xe53278 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499270 │ │ │ │ - b 0x148b188 │ │ │ │ + b 0x14992a8 │ │ │ │ + b 0x148b1c0 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d8288 │ │ │ │ + bl 0x3d82c0 │ │ │ │ @ instruction: 0xf8110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305520 │ │ │ │ + blvc 0x305558 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14972e4 │ │ │ │ - b 0x149296c │ │ │ │ + b 0x149731c │ │ │ │ + b 0x14929a4 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r2, r7, r9, sl, lr}^ │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x187fb4 │ │ │ │ + blcc 0x187fec │ │ │ │ mvnsle r4, r6, ror #10 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb68b30 │ │ │ │ - blvc 0x185198 │ │ │ │ + bne 0xb68b68 │ │ │ │ + blvc 0x1851d0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892f40 │ │ │ │ + blx 0x1892f78 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190198,15 +190212,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ sbcsmi r6, r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x3055f8 │ │ │ │ + blvc 0x305630 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190218,28 +190232,28 @@ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144683 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stceq 1, cr15, [r8], {161} @ 0xa1 │ │ │ │ - bl 0xdb7d8 │ │ │ │ + bl 0xdb810 │ │ │ │ @ instruction: 0xf1ce0905 │ │ │ │ @ instruction: 0xf1ae0820 │ │ │ │ @ instruction: 0xf85c0720 │ │ │ │ ldmdavs r0, {r3, r8, r9, sl, fp, ip, sp} │ │ │ │ - blx 0x9a4134 │ │ │ │ + blx 0x9a416c │ │ │ │ @ instruction: 0xf8dcf30e │ │ │ │ - blx 0x10dffc │ │ │ │ - b 0x11c8810 │ │ │ │ - blx 0x90ac1c │ │ │ │ - b 0x11c8814 │ │ │ │ - blx 0x90ac24 │ │ │ │ + blx 0x10e034 │ │ │ │ + b 0x11c8848 │ │ │ │ + blx 0x90ac54 │ │ │ │ + b 0x11c884c │ │ │ │ + blx 0x90ac5c │ │ │ │ ldmdane fp, {r1, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blcc 0x30810c │ │ │ │ + blcc 0x308144 │ │ │ │ streq lr, [r1], #-2884 @ 0xfffff4bc │ │ │ │ @ instruction: 0xf842454a │ │ │ │ mvnle r4, r4, lsl #24 │ │ │ │ andeq lr, r5, fp, lsl #22 │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190251,94 +190265,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d058 │ │ │ │ - b 0x1492ae0 │ │ │ │ + b 0x148d090 │ │ │ │ + b 0x1492b18 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr4, cr12, {5} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr0, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ - blx 0x119aab0 │ │ │ │ + blx 0x119aae8 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ - bl 0x14a884 │ │ │ │ + bl 0x14a8bc │ │ │ │ @ instruction: 0xf80e0363 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r5, #-1120]! @ 0xfffffba0 │ │ │ │ @ instruction: 0xed9fd909 │ │ │ │ - bl 0xfebe8cb8 │ │ │ │ + bl 0xfebe8cf0 │ │ │ │ stc 12, cr0, [r0] │ │ │ │ - bl 0xe8ca4 │ │ │ │ + bl 0xe8cdc │ │ │ │ addsmi r0, sp, #12, 6 @ 0x30000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d0d8 │ │ │ │ - b 0x1492b60 │ │ │ │ + b 0x148d110 │ │ │ │ + b 0x1492b98 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d8f4 │ │ │ │ + bl 0x10d92c │ │ │ │ @ instruction: 0xf931060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0002f82e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x34578c │ │ │ │ + blvc 0x3457c4 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185398 │ │ │ │ + blvc 0x1853d0 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d158 │ │ │ │ - b 0x1492be0 │ │ │ │ + b 0x148d190 │ │ │ │ + b 0x1492c18 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d97c │ │ │ │ + bl 0x10d9b4 │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x34580c │ │ │ │ + blvc 0x345844 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185418 │ │ │ │ + blvc 0x185450 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190346,29 +190360,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-962] @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2, #-856] @ 0xfffffca8 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xca1e4 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xca21c │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, r9, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x9068e4 │ │ │ │ + beq 0x90691c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x388b08 │ │ │ │ + blx 0x388b40 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11b9f74 │ │ │ │ + b 0x11b9fac │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84e189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ @@ -190384,94 +190398,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d278 │ │ │ │ - b 0x1492d00 │ │ │ │ + b 0x148d2b0 │ │ │ │ + b 0x1492d38 │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf10246a4 │ │ │ │ - bl 0x119e88 │ │ │ │ + bl 0x119ec0 │ │ │ │ cdpne 6, 4, cr0, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x119acd0 │ │ │ │ + blx 0x119ad08 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x305930 │ │ │ │ + blvc 0x305968 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x18553c │ │ │ │ + blvc 0x185574 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d2f8 │ │ │ │ - b 0x1492d80 │ │ │ │ + b 0x148d330 │ │ │ │ + b 0x1492db8 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1883d4 │ │ │ │ - blx 0x119ad4c │ │ │ │ + blcc 0x18840c │ │ │ │ + blx 0x119ad84 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-846 @ 0xfffffcb2 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x3459ac │ │ │ │ + blvc 0x3459e4 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1855b8 │ │ │ │ + blvc 0x1855f0 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d378 │ │ │ │ - b 0x1492e00 │ │ │ │ + b 0x148d3b0 │ │ │ │ + b 0x1492e38 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10db9c │ │ │ │ + bl 0x10dbd4 │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 d15, d4, d19 │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmpeq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345a2c │ │ │ │ + blvc 0x345a64 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185638 │ │ │ │ + blvc 0x185670 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190479,31 +190493,31 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca4fe @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca536 @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d428 │ │ │ │ + bl 0x10d460 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ @ instruction: 0xf907fa02 │ │ │ │ - b 0x119a7cc │ │ │ │ - blx 0x94b048 │ │ │ │ - b 0x11c8860 │ │ │ │ + b 0x119a804 │ │ │ │ + blx 0x94b080 │ │ │ │ + b 0x11c8898 │ │ │ │ rscmi r0, sl, r9, lsl #6 │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmibvc r2, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c584 │ │ │ │ + bl 0x70c5bc │ │ │ │ @ instruction: 0xf84c0303 │ │ │ │ @ instruction: 0xf1423f08 │ │ │ │ strmi r0, [r8, #512] @ 0x200 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-481 @ 0xfffffe1f │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190516,27 +190530,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dc94 │ │ │ │ - b 0x1492f1c │ │ │ │ + b 0x148dccc │ │ │ │ + b 0x1492f54 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca4a8 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca4e0 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccs 0x0001f911 │ │ │ │ svcvs 0x0001f81c │ │ │ │ - blx 0x115aef4 │ │ │ │ + blx 0x115af2c │ │ │ │ @ instruction: 0xf002f204 │ │ │ │ - bl 0x18b0c4 │ │ │ │ + bl 0x18b0fc │ │ │ │ ldrtmi r0, [r3], #-866 @ 0xfffffc9e │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -190547,60 +190561,60 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dd10 │ │ │ │ - b 0x1492f98 │ │ │ │ + b 0x148dd48 │ │ │ │ + b 0x1492fd0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d52c │ │ │ │ + bl 0x10d564 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.s8 , q2, q1 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8ac4433 │ │ │ │ mvnsle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec54150 │ │ │ │ + bl 0xfec54188 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe4160 │ │ │ │ + bl 0xe4198 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1497584 │ │ │ │ - b 0x149300c │ │ │ │ + b 0x14975bc │ │ │ │ + b 0x1493044 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmneq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d41c0 │ │ │ │ + bne 0x9d41f8 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -190612,23 +190626,23 @@ │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x906d08 │ │ │ │ + beq 0x906d40 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804fa02 │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x388f2c │ │ │ │ - b 0x11ba388 │ │ │ │ + blx 0x388f64 │ │ │ │ + b 0x11ba3c0 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - blx 0x116e250 │ │ │ │ + blx 0x116e288 │ │ │ │ @ instruction: 0xf003f90e │ │ │ │ ldmdaeq fp, {r0, r9, fp}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ rsbeq lr, r9, #323584 @ 0x4f000 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @@ -190636,65 +190650,65 @@ │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ bicsle r2, r3, r4 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0ca70 │ │ │ │ + bne 0xc0caa8 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dea8 │ │ │ │ - b 0x1493130 │ │ │ │ + b 0x148dee0 │ │ │ │ + b 0x1493168 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca6bc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca6f4 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ - blx 0x119b108 │ │ │ │ + blx 0x119b140 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ ldrtmi r0, [r2], #-1537 @ 0xfffff9ff │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec542ec │ │ │ │ + bl 0xfec54324 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe42fc │ │ │ │ + bl 0xe4334 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148df24 │ │ │ │ - b 0x14931ac │ │ │ │ + b 0x148df5c │ │ │ │ + b 0x14931e4 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d740 │ │ │ │ + bl 0x10d778 │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf83c3b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ vmvn.i32 d20, #11665408 @ 0x00b20000 │ │ │ │ ldrmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -190710,278 +190724,278 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149779c │ │ │ │ - b 0x1493224 │ │ │ │ + b 0x14977d4 │ │ │ │ + b 0x149325c │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 d15, d6, d19 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmpeq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d43d8 │ │ │ │ + bne 0x9d4410 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca912 @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca94a @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d83c │ │ │ │ + bl 0x10d874 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r2, (UNDEF: 56) │ │ │ │ @ instruction: 0xf907fa03 │ │ │ │ - b 0x115abdc │ │ │ │ - blx 0x98b05c │ │ │ │ - b 0x1188c74 │ │ │ │ + b 0x115ac14 │ │ │ │ + blx 0x98b094 │ │ │ │ + b 0x1188cac │ │ │ │ rscmi r0, fp, r9, lsl #4 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stmibvc r3, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c9bc │ │ │ │ + bl 0x70c9f4 │ │ │ │ @ instruction: 0xf85c0902 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ - bl 0x54b45c │ │ │ │ + bl 0x54b494 │ │ │ │ @ instruction: 0xf8cc0209 │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x1192878 │ │ │ │ + bl 0x11928b0 │ │ │ │ strmi r0, [r8, #770] @ 0x302 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-473 @ 0xfffffe27 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21aa4 │ │ │ │ + bl 0xfec21adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdavc fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ mulgt r0, r0, r8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r7, #-2147483597 @ 0x80000033 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - blx 0x119c184 │ │ │ │ - bcs 0x10c7510 │ │ │ │ + blx 0x119c1bc │ │ │ │ + bcs 0x10c7548 │ │ │ │ @ instruction: 0xf10ed839 │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c637ff │ │ │ │ - b 0xfe3cb168 │ │ │ │ - blx 0xa8b4f8 │ │ │ │ - blx 0x2c8108 │ │ │ │ + b 0xfe3cb1a0 │ │ │ │ + blx 0xa8b530 │ │ │ │ + blx 0x2c8140 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r8, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r6, #3260416 @ 0x31c000 │ │ │ │ eorsmi r4, r3, r7, lsr #8 │ │ │ │ - b 0xfe19c110 │ │ │ │ + b 0xfe19c148 │ │ │ │ andvc r0, r3, ip, lsl #6 │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - b 0xfe19b378 │ │ │ │ - b 0x18b550 │ │ │ │ - b 0xfe18b53c │ │ │ │ + b 0xfe19b3b0 │ │ │ │ + b 0x18b588 │ │ │ │ + b 0xfe18b574 │ │ │ │ andsvc r0, r3, ip, lsl #6 │ │ │ │ strtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf745bdf8 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fc61 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14ac9a4 │ │ │ │ - b 0x148c090 │ │ │ │ + b 0x14ac9dc │ │ │ │ + b 0x148c0c8 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andeq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ @ instruction: 0x8000f8b0 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - bcs 0x108cb30 │ │ │ │ + bcs 0x108cb68 │ │ │ │ @ instruction: 0xf10ed83b │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - b 0xfe2cb224 │ │ │ │ - blx 0xbcb5b4 │ │ │ │ - bl 0x1081c4 │ │ │ │ - blx 0x3cc6cc │ │ │ │ + b 0xfe2cb25c │ │ │ │ + blx 0xbcb5ec │ │ │ │ + bl 0x1081fc │ │ │ │ + blx 0x3cc704 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ - b 0xfe19aa90 │ │ │ │ + b 0xfe19aac8 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x11ba9d4 │ │ │ │ - b 0xfe1c7610 │ │ │ │ + blx 0x11baa0c │ │ │ │ + b 0xfe1c7648 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188a6c │ │ │ │ + blcc 0x188aa4 │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d45f4 │ │ │ │ + bne 0x9d462c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fc1d │ │ │ │ + svclt 0x0000fc01 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a4a64 │ │ │ │ - b 0x148c150 │ │ │ │ + b 0x14a4a9c │ │ │ │ + b 0x148c188 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andseq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ - blx 0x99c480 │ │ │ │ + blx 0x99c4b8 │ │ │ │ stmiaeq r7!, {r1, r2, r3, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r9, fp, sp} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ movweq lr, #14984 @ 0x3a88 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - blx 0x95b6b0 │ │ │ │ + blx 0x95b6e8 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ eorsmi r4, r3, r2, lsl #12 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x208b90 │ │ │ │ + blcc 0x208bc8 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0x9a4ad4 │ │ │ │ + blx 0x9a4b0c │ │ │ │ submi pc, fp, lr, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208ba4 │ │ │ │ + blcc 0x208bdc │ │ │ │ ldrhle r4, [r3, #42]! @ 0x2a │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d46ac │ │ │ │ + bne 0x9d46e4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ adcmi r1, fp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fbc1 │ │ │ │ + svclt 0x0000fba5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ sbcslt r2, r5, #2048 @ 0x800 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - beq 0x907224 │ │ │ │ + beq 0x90725c │ │ │ │ svclt 0x00184686 │ │ │ │ - b 0x148ae6c │ │ │ │ + b 0x148aea4 │ │ │ │ ldmib r1, {r0, r2, r6, r7, r8, sl}^ │ │ │ │ @ instruction: 0xf1ac3200 │ │ │ │ svclt 0x00080920 │ │ │ │ stmdavs r6, {r2, r3, r5, r9, sl, lr} │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ - blx 0x176d20 │ │ │ │ - b 0x14c6b40 │ │ │ │ - blx 0x98ce6c │ │ │ │ + blx 0x176d58 │ │ │ │ + b 0x14c6b78 │ │ │ │ + blx 0x98cea4 │ │ │ │ @ instruction: 0xf1bcf30c │ │ │ │ - b 0x118e820 │ │ │ │ - blx 0x94b728 │ │ │ │ - b 0x11c6b50 │ │ │ │ - blx 0x94b730 │ │ │ │ + b 0x118e858 │ │ │ │ + blx 0x94b760 │ │ │ │ + b 0x11c6b88 │ │ │ │ + blx 0x94b768 │ │ │ │ ldmdale ip, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsmi r4, r3, r0, lsr r6 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ smlsdxls r0, sl, r0, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - blx 0x389362 │ │ │ │ + blx 0x38939a │ │ │ │ @ instruction: 0xf70cfa26 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ - blx 0x3493ee │ │ │ │ + blx 0x349426 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ @ instruction: 0xf60cfa26 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcc pc, r0, lr, asr #17 │ │ │ │ - b 0xfe171770 │ │ │ │ + b 0xfe1717a8 │ │ │ │ @ instruction: 0xf8ce0203 │ │ │ │ eorle r2, r4, r4 │ │ │ │ stmiaeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r8, lr, lsl #2 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ svccc 0x0008f851 │ │ │ │ stmdavs r4, {r0, r2, fp, sp, lr}^ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ - blx 0x164cbc │ │ │ │ - b 0x11c97c0 │ │ │ │ - blx 0x94b7c8 │ │ │ │ - b 0x11c97c4 │ │ │ │ - blx 0x94b7d0 │ │ │ │ + blx 0x164cf4 │ │ │ │ + b 0x11c97f8 │ │ │ │ + blx 0x94b800 │ │ │ │ + b 0x11c97fc │ │ │ │ + blx 0x94b808 │ │ │ │ rsbmi pc, fp, ip, lsl #4 │ │ │ │ eorsmi r4, fp, r2, rrx │ │ │ │ rsbmi r4, fp, r2, lsr r0 │ │ │ │ - blcc 0x308cb4 │ │ │ │ + blcc 0x308cec │ │ │ │ strmi r4, [r0, #98] @ 0x62 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldmib sp, {r1, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strtmi r4, [r6], #1280 @ 0x500 │ │ │ │ andle r4, r9, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, lr, #164, 22 @ 0x29000 │ │ │ │ @@ -190989,64 +191003,64 @@ │ │ │ │ movweq lr, #11022 @ 0x2b0e │ │ │ │ mvnsle r4, #-1342177270 @ 0xb000000a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7458ff0 │ │ │ │ - svclt 0x0000fb2d │ │ │ │ + svclt 0x0000fb11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21dfc │ │ │ │ + bl 0xfec21e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ - b 0x148c014 │ │ │ │ + b 0x148c04c │ │ │ │ svclt 0x00182ea2 │ │ │ │ - b 0x1497c1c │ │ │ │ + b 0x1497c54 │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140608 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf1be7802 │ │ │ │ svclt 0x00a80f00 │ │ │ │ stmdavc fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1cedd40 │ │ │ │ adcsmi r0, lr, #64, 14 @ 0x1000000 │ │ │ │ @ instruction: 0xf10edc3c │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18c8c8 │ │ │ │ - blx 0xc07884 │ │ │ │ + blx 0x18c900 │ │ │ │ + blx 0xc078bc │ │ │ │ subsmi pc, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf707fa0c │ │ │ │ @ instruction: 0xf10e433e │ │ │ │ - blx 0xbcc8bc │ │ │ │ + blx 0xbcc8f4 │ │ │ │ teqpmi lr, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq lr, [ip, -r0, lsl #22] │ │ │ │ - blx 0x25bd04 │ │ │ │ + blx 0x25bd3c │ │ │ │ eorsmi pc, r3, lr, lsl #12 │ │ │ │ @ instruction: 0x46024053 │ │ │ │ @ instruction: 0xf8117003 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ - blx 0x1be880 │ │ │ │ + blx 0x1be8b8 │ │ │ │ addsmi pc, r7, #939524096 @ 0x38000000 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d489c │ │ │ │ + bne 0x9d48d4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xff3889cc │ │ │ │ + blx 0xfec88a04 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @@ -191061,127 +191075,127 @@ │ │ │ │ stmdahi fp, {r9, fp, sp} │ │ │ │ ldrbeq lr, [r4, -pc, asr #20] │ │ │ │ @ instruction: 0xf1cedd43 │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf10edc3f │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18b594 │ │ │ │ - blx 0xc07950 │ │ │ │ - b 0xfe1c8534 │ │ │ │ - blx 0x3cb940 │ │ │ │ - bl 0x10752c │ │ │ │ + blx 0x18b5cc │ │ │ │ + blx 0xc07988 │ │ │ │ + b 0xfe1c856c │ │ │ │ + blx 0x3cb978 │ │ │ │ + bl 0x107564 │ │ │ │ tstmi r6, #18612224 @ 0x11c0000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe19ae08 │ │ │ │ + b 0xfe19ae40 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x1bad4c │ │ │ │ - b 0xfe1c7988 │ │ │ │ + blx 0x1bad84 │ │ │ │ + b 0xfe1c79c0 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188de4 │ │ │ │ + blcc 0x188e1c │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d496c │ │ │ │ + bne 0x9d49a4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fa61 │ │ │ │ + svclt 0x0000fa45 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x149c7e8 │ │ │ │ - b 0x148c4c8 │ │ │ │ + b 0x149c820 │ │ │ │ + b 0x148c500 │ │ │ │ svclt 0x00142ca2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ eoreq pc, r0, #204, 2 @ 0x33 │ │ │ │ @ instruction: 0xf8de6801 │ │ │ │ stmiaeq r7!, {ip, sp} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - bcs 0xfac70 │ │ │ │ + bcs 0xfaca8 │ │ │ │ @ instruction: 0xf1ccdd3d │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf04fdc39 │ │ │ │ @ instruction: 0xf10c32ff │ │ │ │ @ instruction: 0xf1cc0620 │ │ │ │ - blx 0x18cde8 │ │ │ │ - blx 0x987a1c │ │ │ │ + blx 0x18ce20 │ │ │ │ + blx 0x987a54 │ │ │ │ submi pc, fp, r6, lsl #12 │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60cfa06 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208f18 │ │ │ │ + blcc 0x208f50 │ │ │ │ svccc 0x0004f85e │ │ │ │ - blx 0x1a4e5c │ │ │ │ + blx 0x1a4e94 │ │ │ │ submi pc, fp, ip, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208f2c │ │ │ │ + blcc 0x208f64 │ │ │ │ @ instruction: 0xd1f34297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4a34 │ │ │ │ + bne 0x9d4a6c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000f9fd │ │ │ │ + svclt 0x0000f9e1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ - blcs 0x177078 │ │ │ │ + blcs 0x1770b0 │ │ │ │ svclt 0x0018b2d7 │ │ │ │ @ instruction: 0xf1073301 │ │ │ │ - b 0x148ca7c │ │ │ │ + b 0x148cab4 │ │ │ │ stmdavs r4, {r1, r5, r7, r9, sl, fp, sp} │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ movwls fp, #3864 @ 0xf18 │ │ │ │ strbeq pc, [r0, #-462] @ 0xfffffe32 @ │ │ │ │ strls fp, [r0, -r8, lsl #30] │ │ │ │ ldmib r1, {r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1be2300 │ │ │ │ svclt 0x00a80f00 │ │ │ │ cdpls 13, 0, cr2, cr0, cr0, {0} │ │ │ │ - b 0x14a4fa4 │ │ │ │ + b 0x14a4fdc │ │ │ │ @ instruction: 0xdd7d09d6 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xcaefb @ │ │ │ │ - beq 0x9075e8 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xcaf33 @ │ │ │ │ + beq 0x907620 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x9075f0 │ │ │ │ - blx 0x3896d0 │ │ │ │ + bleq 0x907628 │ │ │ │ + blx 0x389708 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf60efa25 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ - beq 0x90758c │ │ │ │ + beq 0x9075c4 │ │ │ │ @ instruction: 0xf50efa25 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ @ instruction: 0xf50efa05 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf80bfa26 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @@ -191195,80 +191209,80 @@ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ - bl 0x3fefc0 │ │ │ │ + bl 0x3feff8 │ │ │ │ @ instruction: 0xf10c09c9 │ │ │ │ strls r0, [r1, -r8] │ │ │ │ svcmi 0x0008f851 │ │ │ │ stmdavs r7, {r0, r1, fp, sp, lr}^ │ │ │ │ vpmax.s8 d15, d14, d4 │ │ │ │ - blx 0x1db0ac │ │ │ │ + blx 0x1db0e4 │ │ │ │ eorsmi pc, r2, sl, lsl #16 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x309054 │ │ │ │ + blcs 0x30908c │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ - b 0x119c560 │ │ │ │ - b 0x118bb80 │ │ │ │ - b 0xfe18bb74 │ │ │ │ - b 0x18bb84 │ │ │ │ - b 0xfe18bb80 │ │ │ │ + b 0x119c598 │ │ │ │ + b 0x118bbb8 │ │ │ │ + b 0xfe18bbac │ │ │ │ + b 0x18bbbc │ │ │ │ + b 0xfe18bbb8 │ │ │ │ @ instruction: 0xf8400307 │ │ │ │ bicsle r3, pc, r4, lsl #24 │ │ │ │ - blls 0xf2b7c │ │ │ │ + blls 0xf2bb4 │ │ │ │ addsmi r4, pc, #156, 8 @ 0x9c000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe993384 │ │ │ │ + bl 0xfe9933bc │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x3cb394 │ │ │ │ + bl 0x3cb3cc │ │ │ │ adcsmi r0, fp, #134217728 @ 0x8000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf952f745 │ │ │ │ + @ instruction: 0xf936f745 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec221b0 │ │ │ │ + bl 0xfec221e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb020 │ │ │ │ - vldr d7, [pc, #36] @ 0xcaff8 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb058 │ │ │ │ + vldr d7, [pc, #36] @ 0xcb030 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2220c │ │ │ │ + bl 0xfec22244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c669c │ │ │ │ + blvc 0x4c66d4 │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb028 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb060 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb03c │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb074 │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r7, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191287,86 +191301,86 @@ │ │ │ │ @ instruction: 0xf8d72501 │ │ │ │ stccs 15, cr6, [r2, #-0] │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ stcvs 4, cr15, [r0], {20} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ stmiami r0, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14bb0d4 │ │ │ │ + b 0x14bb10c │ │ │ │ @ instruction: 0xf6070bc5 │ │ │ │ strls r7, [r4, #-1402] @ 0xfffffa86 │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf006d00b │ │ │ │ @ instruction: 0xf1b90902 │ │ │ │ svclt 0x000b0f00 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strcs r4, [r2], #-1612 @ 0xfffff9b4 │ │ │ │ @ instruction: 0xf8cd9403 │ │ │ │ svcne 0x001fb014 │ │ │ │ - bl 0x112cf0 │ │ │ │ - bl 0x14d8f0 │ │ │ │ + bl 0x112d28 │ │ │ │ + bl 0x14d928 │ │ │ │ strcs r0, [r0], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf83a46e3 │ │ │ │ strbmi r0, [r1], -r4 │ │ │ │ andpl pc, r4, r9, lsr r8 @ │ │ │ │ - b 0xfe398100 │ │ │ │ + b 0xfe398138 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ @ instruction: 0x4641fa79 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7f6461d │ │ │ │ - bls 0x209ad0 │ │ │ │ + bls 0x209b08 │ │ │ │ andls r4, r0, #1048576 @ 0x100000 │ │ │ │ - blls 0x19c9ac │ │ │ │ + blls 0x19c9e4 │ │ │ │ svccs 0x0004f857 │ │ │ │ - blx 0xff488e92 │ │ │ │ + blx 0xfed88eca │ │ │ │ @ instruction: 0xf8469b05 │ │ │ │ addsmi r0, ip, #4, 30 │ │ │ │ andlt sp, r7, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2233c │ │ │ │ + bl 0xfec22374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb1ac │ │ │ │ - vldr d7, [pc, #40] @ 0xcb188 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb1e4 │ │ │ │ + vldr d7, [pc, #40] @ 0xcb1c0 │ │ │ │ vstr d7, [sp, #44] @ 0x2c │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2239c │ │ │ │ + bl 0xfec223d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c682c │ │ │ │ + blvc 0x4c6864 │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb1b8 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb1f0 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb1cc │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb204 │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ strdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191377,88 +191391,88 @@ │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmib sp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ - blls 0x58be2c │ │ │ │ + blls 0x58be64 │ │ │ │ vmov.i32 d25, #45823 @ 0x0000b2ff │ │ │ │ @ instruction: 0xf6042001 │ │ │ │ stmdacs r2, {r1, r3, r4, r5, r6, sl, ip, sp, lr} │ │ │ │ strbcs pc, [r0, #963] @ 0x3c3 @ │ │ │ │ sbcslt fp, r8, #8, 30 │ │ │ │ mcrvs 4, 4, pc, cr0, cr3, {0} @ │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ ldrbtmi fp, [r3], r8, lsl #30 │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14b7260 │ │ │ │ + b 0x14b7298 │ │ │ │ andls r0, r4, r0, asr #1 │ │ │ │ ldcleq 8, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ vraddhn.i16 d19, q0, q1 │ │ │ │ - b 0x149d954 │ │ │ │ + b 0x149d98c │ │ │ │ andle r0, sl, r4, asr #8 │ │ │ │ andeq pc, r2, r0 │ │ │ │ svclt 0x000b2800 │ │ │ │ - blmi 0x1083a0 │ │ │ │ - bleq 0x1073a4 │ │ │ │ + blmi 0x1083d8 │ │ │ │ + bleq 0x1073dc │ │ │ │ movwcs r4, #9731 @ 0x2603 │ │ │ │ - bl 0x12fe78 │ │ │ │ + bl 0x12feb0 │ │ │ │ @ instruction: 0xf04f0805 │ │ │ │ ldmdbne r3, {r9, fp} │ │ │ │ - blls 0x22fe90 │ │ │ │ + blls 0x22fec8 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, sl, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf9b0f7f6 │ │ │ │ strmi r9, [r7], -r7, lsl #22 │ │ │ │ streq lr, [sl], -r3, lsl #22 │ │ │ │ - bl 0x1b1eac │ │ │ │ + bl 0x1b1ee4 │ │ │ │ @ instruction: 0xf838050a │ │ │ │ strbmi r0, [r9], -r4 │ │ │ │ - b 0xfe3982b0 │ │ │ │ + b 0xfe3982e8 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ - blls 0x1c992c │ │ │ │ - blcs 0x209404 │ │ │ │ + blls 0x1c9964 │ │ │ │ + blcs 0x20943c │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf75f9b02 │ │ │ │ - @ instruction: 0x2c10fafd │ │ │ │ - bleq 0x2093d0 │ │ │ │ - blls 0x1ffa6c │ │ │ │ - beq 0x5076ec │ │ │ │ + @ instruction: 0x2c10fae1 │ │ │ │ + bleq 0x209408 │ │ │ │ + blls 0x1ffaa4 │ │ │ │ + beq 0x507724 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blle 0xff65c934 │ │ │ │ + blle 0xff65c96c │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x1497b00 │ │ │ │ + b 0x1497b38 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ and r1, fp, r6, asr #28 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [lr], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf8064297 │ │ │ │ andsle ip, r2, r1, lsl #30 │ │ │ │ svccc 0x0001f912 │ │ │ │ svc 0x0001f911 │ │ │ │ - ble 0xffc15f38 │ │ │ │ + ble 0xffc15f70 │ │ │ │ svceq 0x0007f113 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ addsmi r0, r7, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0001f806 │ │ │ │ strtmi sp, [r8], #-492 @ 0xfffffe14 │ │ │ │ @@ -191474,28 +191488,28 @@ │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1a10401 │ │ │ │ svclt 0x00180102 │ │ │ │ @ instruction: 0xf1a000ed │ │ │ │ - b 0x148cba0 │ │ │ │ + b 0x148cbd8 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ - blx 0x4833d4 │ │ │ │ - blcs 0x4cabb8 │ │ │ │ + blx 0x48340c │ │ │ │ + blcs 0x4cabf0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x4bb314 │ │ │ │ + blx 0x4bb34c │ │ │ │ adcsmi pc, sl, #36352 @ 0x8e00 │ │ │ │ svcgt 0x0002f826 │ │ │ │ @ instruction: 0xf932d013 │ │ │ │ @ instruction: 0xf9313b02 │ │ │ │ subslt lr, fp, #2, 30 │ │ │ │ - ble 0xffbd5fcc │ │ │ │ + ble 0xffbd6004 │ │ │ │ svceq 0x000ff113 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ adcsmi r0, sl, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0002f826 │ │ │ │ strtmi sp, [r8], #-491 @ 0xfffffe15 │ │ │ │ @@ -191511,70 +191525,70 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ sbcslt r2, ip, #2, 28 │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ mvnscc pc, #-2147483648 @ 0x80000000 │ │ │ │ rscseq fp, r6, r8, lsl pc │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xcb430 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xcb468 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ shadd16mi fp, r7, r2 │ │ │ │ strtmi r4, [r6], -r7, lsr #12 │ │ │ │ mcrne 4, 2, r4, cr5, cr15, {0} │ │ │ │ - bcs 0x2c3470 │ │ │ │ + bcs 0x2c34a8 │ │ │ │ @ instruction: 0xf10efa01 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ stcle 14, cr0, [r1], {-0} │ │ │ │ mcr2 10, 4, pc, cr1, cr15, {2} @ │ │ │ │ @ instruction: 0xf80542bb │ │ │ │ andsle lr, r0, r1, lsl #30 │ │ │ │ svc 0x0001f813 │ │ │ │ svcne 0x0001f81c │ │ │ │ vmull.s , d14, d3[3] │ │ │ │ - ble 0xffb55c68 │ │ │ │ + ble 0xffb55ca0 │ │ │ │ stmdaeq r0, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xffc17c90 │ │ │ │ + blle 0xffc17cc8 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2024 @ 0xfffff818 │ │ │ │ andle r4, r7, #1610612746 @ 0x6000000a │ │ │ │ - blvc 0x306b00 │ │ │ │ + blvc 0x306b38 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ - blx 0x1896cc0 │ │ │ │ + blx 0x1896cf8 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1a10e01 │ │ │ │ svclt 0x00180c02 │ │ │ │ @ instruction: 0xf1a000f6 │ │ │ │ - b 0x148c8d8 │ │ │ │ + b 0x148c910 │ │ │ │ svclt 0x00120ece │ │ │ │ @ instruction: 0x46774637 │ │ │ │ ldrmi r4, [r7], #-1654 @ 0xfffff98a │ │ │ │ - blcs 0x4c3508 │ │ │ │ + blcs 0x4c3540 │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ strcs fp, [r0], #-4040 @ 0xfffff038 │ │ │ │ addlt sp, ip, #0, 24 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andle r4, lr, r2, lsl #30 │ │ │ │ - blcc 0x1895c0 │ │ │ │ + blcc 0x1895f8 │ │ │ │ svcne 0x0002f83c │ │ │ │ - blcs 0xf7e6c │ │ │ │ + blcs 0xf7ea4 │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blle 0xffc98148 │ │ │ │ + blle 0xffc98180 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2027 @ 0xfffff815 │ │ │ │ andle r4, r7, #494927872 @ 0x1d800000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -191587,32 +191601,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x149cd70 │ │ │ │ + b 0x149cda8 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ - b 0x14bb1bc │ │ │ │ + b 0x14bb1f4 │ │ │ │ ldrtmi r0, [sl], r8, asr #17 │ │ │ │ ldrtmi r4, [r8], r2, asr #13 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1a0448a │ │ │ │ ldm r5!, {r3, r8, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf0952302 │ │ │ │ ldrbmi pc, [r5, #-3403] @ 0xfffff2b5 @ │ │ │ │ smlatteq r2, r9, r9, lr │ │ │ │ - bl 0x1ffd64 │ │ │ │ + bl 0x1ffd9c │ │ │ │ strbmi r0, [r7, #-8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead499c │ │ │ │ + bl 0xfead49d4 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdc9ac │ │ │ │ + bl 0xdc9e4 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -191621,64 +191635,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ - b 0x148d5ec │ │ │ │ - b 0x1494478 │ │ │ │ + b 0x148d624 │ │ │ │ + b 0x14944b0 │ │ │ │ @ instruction: 0x4c2a09c9 │ │ │ │ - b 0x14bb24c │ │ │ │ + b 0x14bb284 │ │ │ │ strbmi r0, [sl], r8, asr #17 │ │ │ │ - b 0x149d104 │ │ │ │ + b 0x149d13c │ │ │ │ @ instruction: 0xf1aa03c3 │ │ │ │ addlt r0, r8, r8, lsl #20 │ │ │ │ - beq 0x4c76b0 │ │ │ │ + beq 0x4c76e8 │ │ │ │ streq lr, [r3, -r1, lsl #22] │ │ │ │ streq lr, [r3], -r2, lsl #22 │ │ │ │ tstpeq r0, #0, 2 @ p-variant is OBSOLETE │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ svclt 0x00084605 │ │ │ │ ldrmi r4, [sl], #1736 @ 0x6c8 │ │ │ │ ldrtmi r4, [r1], -r4, lsl #12 │ │ │ │ ldm r7!, {r1, fp, sp, pc}^ │ │ │ │ ldrcc r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ - blvc 0x106c78 │ │ │ │ + blvc 0x106cb0 │ │ │ │ stc 6, cr3, [sp, #64] @ 0x40 │ │ │ │ @ instruction: 0xf0957b00 │ │ │ │ ldmib sp, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdb r4, {r1, r8}^ │ │ │ │ ldmib sp, {r2, r8}^ │ │ │ │ stmdb r4, {r2, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r4, #-770] @ 0xfffffcfe │ │ │ │ - bl 0x23fdf8 │ │ │ │ + bl 0x23fe30 │ │ │ │ strbmi r0, [r1, #8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4a60 │ │ │ │ + bl 0xfead4a98 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdca70 │ │ │ │ + bl 0xdcaa8 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ - blmi 0x381a54 │ │ │ │ - blls 0x2a56dc │ │ │ │ + blmi 0x381a8c │ │ │ │ + blls 0x2a5714 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1dc87f0 │ │ │ │ - svclt 0x0000f8dd │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec228a4 │ │ │ │ + bl 0xfec228dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - b 0x148f64c │ │ │ │ + b 0x148f684 │ │ │ │ ldrmi r2, [ip], -r3, lsr #29 │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ stmiane lr, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8524413 │ │ │ │ strcc r1, [r1], #-62 @ 0xffffffc2 │ │ │ │ eorseq pc, lr, ip, asr r8 @ │ │ │ │ @@ -191686,288 +191700,288 @@ │ │ │ │ ldc2 0, cr15, [lr, #-596]! @ 0xfffffdac │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0x46304639 │ │ │ │ ldc2 0, cr15, [r8, #-596]! @ 0xfffffdac │ │ │ │ stmib r5, {r1, sl, fp, sp}^ │ │ │ │ stmdble ip, {r1, r8} │ │ │ │ @ instruction: 0xf10500e2 │ │ │ │ - bcs 0x6cb72c │ │ │ │ + bcs 0x6cb764 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ andscs fp, r8, #56, 30 @ 0xe0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ vpmin.s8 d3, d15, d0 │ │ │ │ - strdcs fp, [r0], -r7 │ │ │ │ + strdcs fp, [r0], -fp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x18b8b50 │ │ │ │ + blx 0x18b8b88 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153f1c │ │ │ │ + bcs 0x153f54 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb380 │ │ │ │ + b 0x14bb3b8 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c1c8 │ │ │ │ + b 0x149c200 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8020300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea380 │ │ │ │ + bl 0xfebea3b8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8bc8 │ │ │ │ + blx 0x18b8c00 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153f94 │ │ │ │ + bcs 0x153fcc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb7a4 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb7dc │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ ldrmi r4, [r6, #1040] @ 0x410 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x5aa3e8 │ │ │ │ - blvc 0x186a50 │ │ │ │ + bne 0x5aa420 │ │ │ │ + blvc 0x186a88 │ │ │ │ ldrmi r1, [r6, #2242] @ 0x8c2 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8c30 │ │ │ │ + blx 0x18b8c68 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153ffc │ │ │ │ + bcs 0x154034 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb80c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb844 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6eb4 │ │ │ │ + blvc 0x2c6eec │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8ca0 │ │ │ │ + blx 0x18b8cd8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15406c │ │ │ │ + bcs 0x1540a4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb87c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb8b4 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6f24 │ │ │ │ + blvc 0x2c6f5c │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8d10 │ │ │ │ + blx 0x18b8d48 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1540dc │ │ │ │ + bcs 0x154114 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb540 │ │ │ │ + b 0x14bb578 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ bicne pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x306f90 │ │ │ │ + blvc 0x306fc8 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186b9c │ │ │ │ + blvc 0x186bd4 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8d80 │ │ │ │ + blx 0x18b8db8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15414c │ │ │ │ + bcs 0x154184 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb5ac │ │ │ │ + b 0x14bb5e4 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c3f8 │ │ │ │ + b 0x149c430 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8220300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea5b0 │ │ │ │ + bl 0xfebea5e8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8df8 │ │ │ │ + blx 0x18b8e30 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1541c4 │ │ │ │ + bcs 0x1541fc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb624 │ │ │ │ + b 0x14bb65c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf82233c0 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea620 │ │ │ │ + bl 0xfebea658 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8e68 │ │ │ │ + blx 0x18b8ea0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154234 │ │ │ │ + bcs 0x15426c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb694 │ │ │ │ + b 0x14bb6cc │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c70ec │ │ │ │ + blvc 0x2c7124 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186cf8 │ │ │ │ + blvc 0x186d30 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8ed8 │ │ │ │ + blx 0x18b8f10 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1542a4 │ │ │ │ + bcs 0x1542dc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb704 │ │ │ │ + b 0x14bb73c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c715c │ │ │ │ + blvc 0x2c7194 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186d68 │ │ │ │ + blvc 0x186da0 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8f48 │ │ │ │ + blx 0x18b8f80 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154314 │ │ │ │ + bcs 0x15434c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb774 │ │ │ │ + b 0x14bb7ac │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x3071c8 │ │ │ │ + blvc 0x307200 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186dd4 │ │ │ │ + blvc 0x186e0c │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -191983,20 +191997,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f911 │ │ │ │ svcgt 0x0001f912 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x00cc459c │ │ │ │ - blx 0x14b85a4 │ │ │ │ + blx 0x14b85dc │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307248 │ │ │ │ + blvc 0x307280 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192007,49 +192021,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d4b4 │ │ │ │ + bl 0x11d4ec │ │ │ │ @ instruction: 0xf9310806 │ │ │ │ @ instruction: 0xf9323b02 │ │ │ │ - bl 0xfe9bf830 │ │ │ │ - bl 0xfebcf45c │ │ │ │ + bl 0xfe9bf868 │ │ │ │ + bl 0xfebcf494 │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ eorslt fp, fp, #204, 30 @ 0x330 │ │ │ │ vmlsl.u8 , d14, d15 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6a870 │ │ │ │ - blvc 0x186ed0 │ │ │ │ + bne 0xd6a8a8 │ │ │ │ + blvc 0x186f08 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895480 │ │ │ │ + blx 0x18954b8 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209de4 │ │ │ │ + blcc 0x209e1c │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c710 │ │ │ │ + bl 0xfe99c748 │ │ │ │ svclt 0x00c80402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192064,33 +192078,33 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d5bc │ │ │ │ + bl 0x11d5f4 │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9b930 │ │ │ │ + bl 0x1a9b968 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c7b8 │ │ │ │ - blle 0xffb8e14c │ │ │ │ + bl 0x1d5c7f0 │ │ │ │ + blle 0xffb8e184 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195b958 │ │ │ │ + bl 0x195b990 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3073c8 │ │ │ │ + blvc 0x307400 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -192108,20 +192122,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x008c459c │ │ │ │ - blx 0x18b89a4 │ │ │ │ + blx 0x18b89dc │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307448 │ │ │ │ + blvc 0x307480 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192132,49 +192146,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d6b4 │ │ │ │ + bl 0x11d6ec │ │ │ │ @ instruction: 0xf8310806 │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ - bl 0xfe9bfa30 │ │ │ │ - bl 0xfebcf65c │ │ │ │ + bl 0xfe9bfa68 │ │ │ │ + bl 0xfebcf694 │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ adcslt fp, fp, #140, 30 @ 0x230 │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6aa70 │ │ │ │ - blvc 0x1870d0 │ │ │ │ + bne 0xd6aaa8 │ │ │ │ + blvc 0x187108 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895680 │ │ │ │ + blx 0x18956b8 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209fe4 │ │ │ │ + blcc 0x20a01c │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c910 │ │ │ │ + bl 0xfe99c948 │ │ │ │ svclt 0x00880402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192189,52 +192203,52 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d7bc │ │ │ │ + bl 0x11d7f4 │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9bb30 │ │ │ │ + bl 0x1a9bb68 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c9b8 │ │ │ │ + bl 0x1d5c9f0 │ │ │ │ mvnle r0, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195bb58 │ │ │ │ + bl 0x195bb90 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3075c8 │ │ │ │ + blvc 0x307600 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - ldrbtcc pc, [pc], #257 @ 0xcbf8c @ │ │ │ │ + ldrbtcc pc, [pc], #257 @ 0xcbfc4 @ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r0, lsl #2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bcc 0x11d854 │ │ │ │ + bcc 0x11d88c │ │ │ │ stmdbeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0001f914 │ │ │ │ svcgt 0x0001f912 │ │ │ │ svcvc 0x0001f911 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ @@ -192261,26 +192275,26 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r1], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0002f934 │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blvc 0x18a4ec │ │ │ │ + blvc 0x18a524 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ ldrtmi fp, [fp], #-539 @ 0xfffffde5 │ │ │ │ @ instruction: 0xf8214549 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e454 │ │ │ │ + bne 0xe4e48c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192293,57 +192307,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a218 │ │ │ │ - bl 0xfe95cad4 │ │ │ │ + blvc 0x20a250 │ │ │ │ + bl 0xfe95cb0c │ │ │ │ svclt 0x00b80301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6ace8 │ │ │ │ - blvc 0x18734c │ │ │ │ + bne 0xe6ad20 │ │ │ │ + blvc 0x187384 │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f128 │ │ │ │ + b 0x148f160 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c414c │ │ │ │ + bne 0xff9c4184 │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x386f14 │ │ │ │ - blne 0x7c30e0 │ │ │ │ + bleq 0x386f4c │ │ │ │ + blne 0x7c3118 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192371,15 +192385,15 @@ │ │ │ │ stc2 10, cr15, [r8], {95} @ 0x5f @ │ │ │ │ stc2 10, cr15, [r2], {95} @ 0x5f @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ mvnle r7, r9, lsl r0 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e5e4 │ │ │ │ + bne 0xe4e61c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192392,15 +192406,15 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ streq pc, [r2], #-418 @ 0xfffffe5e │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r3], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0002f837 │ │ │ │ svc 0x0002f834 │ │ │ │ - blne 0x18a704 │ │ │ │ + blne 0x18a73c │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ stmdaeq ip, {r1, r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x008c45e6 │ │ │ │ stc2 10, cr15, [r8], {31} @ │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ @@ -192424,57 +192438,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a428 │ │ │ │ - bl 0xfe95cce4 │ │ │ │ + blvc 0x20a460 │ │ │ │ + bl 0xfe95cd1c │ │ │ │ svclt 0x00380301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6aef8 │ │ │ │ - blvc 0x18755c │ │ │ │ + bne 0xe6af30 │ │ │ │ + blvc 0x187594 │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f338 │ │ │ │ + b 0x148f370 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c435c │ │ │ │ + bne 0xff9c4394 │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x387124 │ │ │ │ - blne 0x7c12f0 │ │ │ │ + bleq 0x38715c │ │ │ │ + blne 0x7c1328 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192495,38 +192509,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1498fd8 │ │ │ │ + b 0x1499010 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b2fe8 │ │ │ │ + b 0x14b3020 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100500 │ │ │ │ + blls 0x100538 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188820 │ │ │ │ + bleq 0x188858 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2791]! @ 0xae7 │ │ │ │ + strmi pc, [r1, #2763]! @ 0xacb │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188834 │ │ │ │ - beq 0x1347030 │ │ │ │ + bleq 0x18886c │ │ │ │ + beq 0x1347068 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xff60a190 │ │ │ │ + blx 0xfef0a1c8 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192538,17 +192552,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1db9201 │ │ │ │ - bls 0x14a620 │ │ │ │ + bls 0x14a668 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf9e2f1db │ │ │ │ + @ instruction: 0xf9e6f1db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192559,38 +192573,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14990d8 │ │ │ │ + b 0x1499110 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b30e8 │ │ │ │ + b 0x14b3120 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100600 │ │ │ │ + blls 0x100638 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208920 │ │ │ │ + bleq 0x208958 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2671]! @ 0xa6f │ │ │ │ + strmi pc, [r1, #2643]! @ 0xa53 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208934 │ │ │ │ - beq 0xfe347130 │ │ │ │ + bleq 0x20896c │ │ │ │ + beq 0xfe347168 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0x180a290 │ │ │ │ + blx 0x110a2c8 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192602,17 +192616,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c520 │ │ │ │ + bls 0x14c568 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf962f1db │ │ │ │ + @ instruction: 0xf966f1db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192622,69 +192636,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14991d4 │ │ │ │ + b 0x149920c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a1e4 │ │ │ │ + blls 0x15a21c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x586f24 │ │ │ │ + blne 0x586f5c │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308c88 │ │ │ │ + beq 0x308cc0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7570104 │ │ │ │ - @ instruction: 0x463bfaf5 │ │ │ │ + @ instruction: 0x463bfad9 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7234 │ │ │ │ + bleq 0xff3c726c │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf7579600 │ │ │ │ - adcsmi pc, ip, #913408 @ 0xdf000 │ │ │ │ + adcsmi pc, ip, #798720 @ 0xc3000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c334 │ │ │ │ + blne 0x57c36c │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b328c │ │ │ │ + b 0x14b32c4 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0xff58f1da │ │ │ │ + @ instruction: 0xff5cf1da │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dbe7a1 │ │ │ │ - svclt 0x0000f8d3 │ │ │ │ + svclt 0x0000f8d7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192695,38 +192709,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14992f8 │ │ │ │ + b 0x1499330 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3308 │ │ │ │ + b 0x14b3340 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100820 │ │ │ │ + blls 0x100858 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188b40 │ │ │ │ + bleq 0x188b78 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3083]! @ 0xc0b │ │ │ │ + strmi pc, [r1, #3055]! @ 0xbef │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188b54 │ │ │ │ - beq 0x1347350 │ │ │ │ + bleq 0x188b8c │ │ │ │ + beq 0x1347388 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xfff0a502 │ │ │ │ + blx 0xff80a53a │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192738,17 +192752,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c300 │ │ │ │ + bls 0x14c348 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf852f1db │ │ │ │ + @ instruction: 0xf856f1db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192759,38 +192773,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14993f8 │ │ │ │ + b 0x1499430 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3408 │ │ │ │ + b 0x14b3440 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100920 │ │ │ │ + blls 0x100958 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208c40 │ │ │ │ + bleq 0x208c78 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3019]! @ 0xbcb │ │ │ │ + strmi pc, [r1, #2991]! @ 0xbaf │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208c54 │ │ │ │ - beq 0xfe347450 │ │ │ │ + bleq 0x208c8c │ │ │ │ + beq 0xfe347488 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xfef0a602 │ │ │ │ + blx 0xfe80a63a │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192802,17 +192816,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c200 │ │ │ │ + bls 0x14c248 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xffd2f1da │ │ │ │ + @ instruction: 0xffd6f1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192822,69 +192836,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14994f4 │ │ │ │ + b 0x149952c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a504 │ │ │ │ + blls 0x15a53c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587244 │ │ │ │ + blne 0x58727c │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308fa8 │ │ │ │ + beq 0x308fe0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -sp, ror #22 @ │ │ │ │ + @ instruction: 0x463bfb51 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7554 │ │ │ │ + bleq 0xff3c758c │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #89088 @ 0x15c00 │ │ │ │ + adcsmi pc, ip, #60416 @ 0xec00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c654 │ │ │ │ + blne 0x57c68c │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b35ac │ │ │ │ + b 0x14b35e4 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - stc2l 1, cr15, [r8, #872] @ 0x368 │ │ │ │ + stc2l 1, cr15, [ip, #872] @ 0x368 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000ff43 │ │ │ │ + svclt 0x0000ff47 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192895,38 +192909,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499618 │ │ │ │ + b 0x1499650 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3628 │ │ │ │ + b 0x14b3660 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100b40 │ │ │ │ + blls 0x100b78 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188e60 │ │ │ │ + bleq 0x188e98 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2699]! @ 0xa8b │ │ │ │ + strmi pc, [r1, #2671]! @ 0xa6f │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188e74 │ │ │ │ - beq 0x1347670 │ │ │ │ + bleq 0x188eac │ │ │ │ + beq 0x13476a8 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0x1f0a820 │ │ │ │ + blx 0x180a858 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192938,17 +192952,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bfe0 │ │ │ │ + bls 0x14c028 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - mcr2 1, 6, pc, cr2, cr10, {6} @ │ │ │ │ + mcr2 1, 6, pc, cr6, cr10, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192959,38 +192973,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499718 │ │ │ │ + b 0x1499750 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3728 │ │ │ │ + b 0x14b3760 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100c40 │ │ │ │ + blls 0x100c78 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208f60 │ │ │ │ + bleq 0x208f98 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2635]! @ 0xa4b │ │ │ │ + strmi pc, [r1, #2607]! @ 0xa2f │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208f74 │ │ │ │ - beq 0xfe347770 │ │ │ │ + bleq 0x208fac │ │ │ │ + beq 0xfe3477a8 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xf0a920 │ │ │ │ + blx 0x80a958 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193002,17 +193016,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bee0 │ │ │ │ + bls 0x14bf28 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - mcr2 1, 2, pc, cr2, cr10, {6} @ │ │ │ │ + mcr2 1, 2, pc, cr6, cr10, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193022,69 +193036,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499814 │ │ │ │ + b 0x149984c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a824 │ │ │ │ + blls 0x15a85c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587564 │ │ │ │ + blne 0x58759c │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3092c8 │ │ │ │ + beq 0x309300 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - @ instruction: 0x463bfa35 │ │ │ │ + @ instruction: 0x463bfa19 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7874 │ │ │ │ + bleq 0xff3c78ac │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #126976 @ 0x1f000 │ │ │ │ + adcsmi pc, ip, #12288 @ 0x3000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c974 │ │ │ │ + blne 0x57c9ac │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b38cc │ │ │ │ + b 0x14b3904 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - ldc2 1, cr15, [r8], #-872 @ 0xfffffc98 │ │ │ │ + ldc2 1, cr15, [ip], #-872 @ 0xfffffc98 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fdb3 │ │ │ │ + svclt 0x0000fdb7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193095,38 +193109,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499938 │ │ │ │ + b 0x1499970 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3948 │ │ │ │ + b 0x14b3980 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100e60 │ │ │ │ + blls 0x100e98 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x189180 │ │ │ │ + bleq 0x1891b8 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2287]! @ 0x8ef │ │ │ │ + strmi pc, [r1, #2259]! @ 0x8d3 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x189194 │ │ │ │ - beq 0x1347990 │ │ │ │ + bleq 0x1891cc │ │ │ │ + beq 0x13479c8 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xf8dcf76b │ │ │ │ + @ instruction: 0xf8c0f76b │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193138,17 +193152,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bcc0 │ │ │ │ + bls 0x14bd08 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - ldc2 1, cr15, [r2, #-872]! @ 0xfffffc98 │ │ │ │ + ldc2 1, cr15, [r6, #-872]! @ 0xfffffc98 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193159,38 +193173,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499a38 │ │ │ │ + b 0x1499a70 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3a48 │ │ │ │ + b 0x14b3a80 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100f60 │ │ │ │ + blls 0x100f98 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x209280 │ │ │ │ + bleq 0x2092b8 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2223]! @ 0x8af │ │ │ │ + strmi pc, [r1, #2195]! @ 0x893 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x209294 │ │ │ │ - beq 0xfe347a90 │ │ │ │ + bleq 0x2092cc │ │ │ │ + beq 0xfe347ac8 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf89cf76b │ │ │ │ + @ instruction: 0xf880f76b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193202,17 +193216,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bbc0 │ │ │ │ + bls 0x14bc08 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - ldc2 1, cr15, [r2], #872 @ 0x368 │ │ │ │ + ldc2 1, cr15, [r6], #872 @ 0x368 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193222,69 +193236,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499b34 │ │ │ │ + b 0x1499b6c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ab44 │ │ │ │ + blls 0x15ab7c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587884 │ │ │ │ + blne 0x5878bc │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3095e8 │ │ │ │ + beq 0x309620 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -r3, ror #16 @ │ │ │ │ + ldrtmi pc, [fp], -r7, asr #16 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7b94 │ │ │ │ + bleq 0xff3c7bcc │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #5046272 @ 0x4d0000 │ │ │ │ + adcsmi pc, ip, #3211264 @ 0x310000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cc94 │ │ │ │ + blne 0x57cccc │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3bec │ │ │ │ + b 0x14b3c24 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - blx 0xfeb09768 │ │ │ │ + blx 0xfec097a0 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fc23 │ │ │ │ + svclt 0x0000fc27 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193295,38 +193309,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499c58 │ │ │ │ + b 0x1499c90 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3c68 │ │ │ │ + b 0x14b3ca0 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x101180 │ │ │ │ + blls 0x1011b8 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x1894a0 │ │ │ │ + bleq 0x1894d8 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3951]! @ 0xf6f │ │ │ │ + strmi pc, [r1, #3923]! @ 0xf53 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x1894b4 │ │ │ │ - beq 0x1347cb0 │ │ │ │ + bleq 0x1894ec │ │ │ │ + beq 0x1347ce8 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xff5cf76a │ │ │ │ + @ instruction: 0xff40f76a │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193338,17 +193352,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b9a0 │ │ │ │ + bls 0x14b9e8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xfe989876 │ │ │ │ + blx 0xfea898ae │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193359,38 +193373,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499d58 │ │ │ │ + b 0x1499d90 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3d68 │ │ │ │ + b 0x14b3da0 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x101280 │ │ │ │ + blls 0x1012b8 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x2095a0 │ │ │ │ + bleq 0x2095d8 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3887]! @ 0xf2f │ │ │ │ + strmi pc, [r1, #3859]! @ 0xf13 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x2095b4 │ │ │ │ - beq 0xfe347db0 │ │ │ │ + bleq 0x2095ec │ │ │ │ + beq 0xfe347de8 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xff1cf76a │ │ │ │ + @ instruction: 0xff00f76a │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193402,17 +193416,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b8a0 │ │ │ │ + bls 0x14b8e8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0x989976 │ │ │ │ + blx 0xa899ae │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193422,82 +193436,82 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499e54 │ │ │ │ + b 0x1499e8c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ae64 │ │ │ │ + blls 0x15ae9c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587ba4 │ │ │ │ + blne 0x587bdc │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309908 │ │ │ │ + beq 0x309940 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76a0104 │ │ │ │ - ldrtmi pc, [fp], -fp, lsr #30 @ │ │ │ │ + ldrtmi pc, [fp], -pc, lsl #30 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7eb4 │ │ │ │ + bleq 0xff3c7eec │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76a9600 │ │ │ │ - adcsmi pc, ip, #21, 30 @ 0x54 │ │ │ │ + adcsmi pc, ip, #3984 @ 0xf90 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cfb4 │ │ │ │ + blne 0x57cfec │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3f0c │ │ │ │ + b 0x14b3f44 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0xf918f1da │ │ │ │ + @ instruction: 0xf91cf1da │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fa93 │ │ │ │ + svclt 0x0000fa97 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48, 22 @ 0xc000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149039c │ │ │ │ + b 0x14903d4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193506,54 +193520,54 @@ │ │ │ │ movwcs r1, #3681 @ 0xe61 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8014484 │ │ │ │ ldclle 15, cr12, [r5], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd3c0 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd3f8 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf80c4401 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe557cc │ │ │ │ + bne 0xffe55804 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4437c0 │ │ │ │ - blls 0x2a7444 │ │ │ │ + blmi 0x4437f8 │ │ │ │ + blls 0x2a747c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1da4621 │ │ │ │ - strmi pc, [r2], -r7, lsr #17 │ │ │ │ + strmi pc, [r2], -fp, lsr #17 │ │ │ │ @ instruction: 0xf1dae7be │ │ │ │ - svclt 0x0000fa23 │ │ │ │ + svclt 0x0000fa27 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149047c │ │ │ │ + b 0x14904b4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193568,15 +193582,15 @@ │ │ │ │ ldclle 15, cr12, [r5], #8 │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x18b54c │ │ │ │ + blne 0x18b584 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193585,30 +193599,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf838f1da │ │ │ │ + @ instruction: 0xf83cf1da │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf9b4f1da │ │ │ │ + @ instruction: 0xf9b8f1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490558 │ │ │ │ + b 0x1490590 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193623,15 +193637,15 @@ │ │ │ │ ldclle 15, cr0, [r5], #16 │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x20b6a8 │ │ │ │ + blne 0x20b6e0 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193640,17 +193654,17 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xffcaf1d9 │ │ │ │ + @ instruction: 0xffcef1d9 │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf946f1da │ │ │ │ + @ instruction: 0xf94af1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r8, lsl #1 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ @@ -193662,34 +193676,34 @@ │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ rsceq r4, sp, r1, lsl r6 │ │ │ │ stmib ip, {r1, r9, sl, fp, sp}^ │ │ │ │ stmib ip, {r8, r9, ip, sp}^ │ │ │ │ suble r3, fp, r2, lsl #6 │ │ │ │ addsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ - beq 0xff287f50 │ │ │ │ + beq 0xff287f88 │ │ │ │ ldrne lr, [sl, -pc, asr #20] │ │ │ │ teqlt r7, #78 @ 0x4e │ │ │ │ - b 0x149ef2c │ │ │ │ + b 0x149ef64 │ │ │ │ @ instruction: 0xf1a41e07 │ │ │ │ - bl 0x18f648 │ │ │ │ + bl 0x18f680 │ │ │ │ ldmib r3, {r1, r2, r3, r8, fp}^ │ │ │ │ ldmib r3, {sl, fp, sp}^ │ │ │ │ tstcc r0, #2 │ │ │ │ @ instruction: 0xf8481992 │ │ │ │ - bl 0x13d925c │ │ │ │ + bl 0x13d9294 │ │ │ │ ldrmi r0, [r9, #512] @ 0x200 │ │ │ │ andcs pc, r4, r8, asr #17 │ │ │ │ - bl 0x201e0c │ │ │ │ + bl 0x201e44 │ │ │ │ strmi r0, [lr], #1991 @ 0x7c7 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r3, r8, r9, sl, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf847199b │ │ │ │ - bl 0x115c680 │ │ │ │ + bl 0x115c6b8 │ │ │ │ strmi r0, [lr, #512] @ 0x200 │ │ │ │ stccs 8, cr15, [r4], {71} @ 0x47 │ │ │ │ strmi sp, [sl, #496]! @ 0x1f0 │ │ │ │ svclt 0x003e4454 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [r4], -sl, lsr #23 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ @@ -193699,37 +193713,37 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x149e0e8 │ │ │ │ + b 0x149e120 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b2 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94652 │ │ │ │ - strmi pc, [r1], -r7, asr #30 │ │ │ │ + strmi pc, [r1], -fp, asr #30 │ │ │ │ @ instruction: 0xf1dae7a9 │ │ │ │ - svclt 0x0000f8c3 │ │ │ │ + svclt 0x0000f8c7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149073c │ │ │ │ + b 0x1490774 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193739,55 +193753,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd764 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd79c │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55b74 │ │ │ │ + bne 0xffe55bac │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443b68 │ │ │ │ - blls 0x2a77ec │ │ │ │ + blmi 0x443ba0 │ │ │ │ + blls 0x2a7824 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602fed3 │ │ │ │ + @ instruction: 0x4602fed7 │ │ │ │ @ instruction: 0xf1dae7ba │ │ │ │ - svclt 0x0000f84f │ │ │ │ + svclt 0x0000f853 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490824 │ │ │ │ + b 0x149085c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193804,15 +193818,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18b8fc │ │ │ │ + blne 0x18b934 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193821,30 +193835,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - mcr2 1, 3, pc, cr0, cr9, {6} @ │ │ │ │ + mcr2 1, 3, pc, cr4, cr9, {6} @ │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xffdcf1d9 │ │ │ │ + @ instruction: 0xffe0f1d9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490908 │ │ │ │ + b 0x1490940 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193861,15 +193875,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20ba60 │ │ │ │ + blne 0x20ba98 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193878,30 +193892,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - stc2l 1, cr15, [lr, #868]! @ 0x364 │ │ │ │ + ldc2l 1, cr15, [r2, #868]! @ 0x364 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xff6af1d9 │ │ │ │ + @ instruction: 0xff6ef1d9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14909ec │ │ │ │ + b 0x1490a24 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193911,55 +193925,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcda14 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcda4c │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55e24 │ │ │ │ + bne 0xffe55e5c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443e18 │ │ │ │ - blls 0x2a7a9c │ │ │ │ + blmi 0x443e50 │ │ │ │ + blls 0x2a7ad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602fd7b │ │ │ │ + @ instruction: 0x4602fd7f │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fef7 │ │ │ │ + svclt 0x0000fefb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490ad4 │ │ │ │ + b 0x1490b0c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193976,15 +193990,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bbac │ │ │ │ + blne 0x18bbe4 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193993,30 +194007,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - stc2 1, cr15, [r8, #-868] @ 0xfffffc9c │ │ │ │ + stc2 1, cr15, [ip, #-868] @ 0xfffffc9c │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - mcr2 1, 4, pc, cr4, cr9, {6} @ │ │ │ │ + mcr2 1, 4, pc, cr8, cr9, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490bb8 │ │ │ │ + b 0x1490bf0 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194033,15 +194047,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00384281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bd10 │ │ │ │ + blne 0x20bd48 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194050,30 +194064,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - ldc2 1, cr15, [r6], {217} @ 0xd9 │ │ │ │ + ldc2 1, cr15, [sl], {217} @ 0xd9 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - mrc2 1, 0, pc, cr2, cr9, {6} │ │ │ │ + mrc2 1, 0, pc, cr6, cr9, {6} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490c9c │ │ │ │ + b 0x1490cd4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194083,55 +194097,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdcc4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdcfc │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe560d4 │ │ │ │ + bne 0xffe5610c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4440c8 │ │ │ │ - blls 0x2a7d4c │ │ │ │ + blmi 0x444100 │ │ │ │ + blls 0x2a7d84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -r3, lsr #24 │ │ │ │ + strmi pc, [r2], -r7, lsr #24 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fd9f │ │ │ │ + svclt 0x0000fda3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490d84 │ │ │ │ + b 0x1490dbc │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194148,15 +194162,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18be5c │ │ │ │ + blne 0x18be94 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194165,30 +194179,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xfed0a556 │ │ │ │ + blx 0xfee0a58e │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - stc2 1, cr15, [ip, #-868]! @ 0xfffffc9c │ │ │ │ + ldc2 1, cr15, [r0, #-868]! @ 0xfffffc9c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490e68 │ │ │ │ + b 0x1490ea0 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194205,15 +194219,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bfc0 │ │ │ │ + blne 0x20bff8 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194222,30 +194236,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0x108a63a │ │ │ │ + blx 0x118a672 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - ldc2 1, cr15, [sl], #868 @ 0x364 │ │ │ │ + ldc2 1, cr15, [lr], #868 @ 0x364 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490f4c │ │ │ │ + b 0x1490f84 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194255,55 +194269,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdf74 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdfac │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe56384 │ │ │ │ + bne 0xffe563bc │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x444378 │ │ │ │ - blls 0x2a7ffc │ │ │ │ + blmi 0x4443b0 │ │ │ │ + blls 0x2a8034 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -fp, asr #21 │ │ │ │ + strmi pc, [r2], -pc, asr #21 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fc4b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491034 │ │ │ │ + b 0x149106c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194320,15 +194334,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18c10c │ │ │ │ + blne 0x18c144 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194337,30 +194351,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0x170a804 │ │ │ │ + blx 0x180a83c │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - blx 0xff60a80e │ │ │ │ + blx 0xff70a846 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491118 │ │ │ │ + b 0x1491150 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194377,15 +194391,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00284281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20c270 │ │ │ │ + blne 0x20c2a8 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194394,33 +194408,33 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf9e6f1d9 │ │ │ │ + @ instruction: 0xf9eaf1d9 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - blx 0x198a8f2 │ │ │ │ + blx 0x1a8a92a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149f9f8 │ │ │ │ + b 0x149fa30 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fdec │ │ │ │ + bl 0x10fe24 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2141] @ 0xfffff7a3 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194441,17 +194455,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fa74 │ │ │ │ + b 0x149faac │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fe68 │ │ │ │ + bl 0x10fea0 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2373] @ 0xfffff6bb @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194472,25 +194486,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149faf0 │ │ │ │ + b 0x149fb28 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288ec8 │ │ │ │ - bleq 0x20c41c │ │ │ │ + bleq 0x288f00 │ │ │ │ + bleq 0x20c454 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf99cf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe576e4 │ │ │ │ + bne 0xe5771c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194503,25 +194517,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fb6c │ │ │ │ + b 0x149fba4 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288f44 │ │ │ │ - bleq 0x20c498 │ │ │ │ + bleq 0x288f7c │ │ │ │ + bleq 0x20c4d0 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0xa0a35c │ │ │ │ + blx 0xa0a394 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57760 │ │ │ │ + bne 0xe57798 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194534,25 +194548,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fbe8 │ │ │ │ + b 0x149fc20 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x288fc0 │ │ │ │ - bleq 0x18c494 │ │ │ │ + bleq 0x288ff8 │ │ │ │ + bleq 0x18c4cc │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x130a3d8 │ │ │ │ + blx 0x130a410 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe577dc │ │ │ │ + bne 0xe57814 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194565,25 +194579,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fc64 │ │ │ │ + b 0x149fc9c │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x28903c │ │ │ │ - bleq 0x18c510 │ │ │ │ + bleq 0x289074 │ │ │ │ + bleq 0x18c548 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x10a456 │ │ │ │ + blx 0x10a48e │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57858 │ │ │ │ + bne 0xe57890 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194596,17 +194610,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fce0 │ │ │ │ + b 0x149fd18 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x1100d4 │ │ │ │ + bl 0x11010c │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2999] @ 0xfffff449 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194627,17 +194641,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fd5c │ │ │ │ + b 0x149fd94 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x110150 │ │ │ │ + bl 0x110188 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2981] @ 0xfffff45b @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194658,25 +194672,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fdd8 │ │ │ │ + b 0x149fe10 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x2891b0 │ │ │ │ - bleq 0x20c704 │ │ │ │ + bleq 0x2891e8 │ │ │ │ + bleq 0x20c73c │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf844f004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe579cc │ │ │ │ + bne 0xe57a04 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194689,25 +194703,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fe54 │ │ │ │ + b 0x149fe8c │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x28922c │ │ │ │ - bleq 0x20c780 │ │ │ │ + bleq 0x289264 │ │ │ │ + bleq 0x20c7b8 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf8ccf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57a48 │ │ │ │ + bne 0xe57a80 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194720,25 +194734,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fed0 │ │ │ │ + b 0x149ff08 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x2892a8 │ │ │ │ - bleq 0x18c77c │ │ │ │ + bleq 0x2892e0 │ │ │ │ + bleq 0x18c7b4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf900f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ac4 │ │ │ │ + bne 0xe57afc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194751,25 +194765,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149ff4c │ │ │ │ + b 0x149ff84 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x289324 │ │ │ │ - bleq 0x18c7f8 │ │ │ │ + bleq 0x28935c │ │ │ │ + bleq 0x18c830 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf9b8f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57b40 │ │ │ │ + bne 0xe57b78 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194783,15 +194797,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1103b8 │ │ │ │ + bl 0x1103f0 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3447] @ 0xfffff289 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194816,15 +194830,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x11043c │ │ │ │ + bl 0x110474 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3675] @ 0xfffff1a5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194849,26 +194863,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x2894a4 │ │ │ │ + beq 0x2894dc │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ca00 │ │ │ │ + bleq 0x20ca38 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ cdp2 0, 13, cr15, cr12, cr3, {0} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ccc │ │ │ │ + bne 0xe57d04 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194882,26 +194896,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289528 │ │ │ │ + beq 0x289560 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ca84 │ │ │ │ + bleq 0x20cabc │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xff60f003 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57d50 │ │ │ │ + bne 0xe57d88 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194915,26 +194929,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2895ac │ │ │ │ + beq 0x2895e4 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18ca88 │ │ │ │ + bleq 0x18cac0 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xffa0f003 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57dd4 │ │ │ │ + bne 0xe57e0c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194948,26 +194962,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x289630 │ │ │ │ + beq 0x289668 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb0c │ │ │ │ + bleq 0x18cb44 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xf854f004 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57e58 │ │ │ │ + bne 0xe57e90 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194981,18 +194995,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2896b4 │ │ │ │ + beq 0x2896ec │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb90 │ │ │ │ + bleq 0x18cbc8 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf827fc95 │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195013,18 +195027,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289734 │ │ │ │ + beq 0x28976c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20cc90 │ │ │ │ + bleq 0x20ccc8 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf847fc6f │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195052,15 +195066,15 @@ │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a248 │ │ │ │ + blvc 0x30a280 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195081,15 +195095,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a2c0 │ │ │ │ + blvc 0x30a2f8 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195109,15 +195123,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ adcsmi r2, r1, #4, 30 │ │ │ │ movwcs pc, #15234 @ 0x3b82 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca334 │ │ │ │ + blvc 0x2ca36c │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195128,30 +195142,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14baf20 │ │ │ │ + b 0x14baf58 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a394 │ │ │ │ + blvc 0x18a3cc │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a378 │ │ │ │ + blvc 0x10a3b0 │ │ │ │ @ instruction: 0xf0823708 │ │ │ │ @ instruction: 0x3608f8d1 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195163,15 +195177,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2l 1, cr15, [lr, #-864] @ 0xfffffca0 │ │ │ │ + stc2l 1, cr15, [r2, #-864]! @ 0xfffffca0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vbic.i32 , #11534336 @ 0x00b00000 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @@ -195185,15 +195199,15 @@ │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a468 │ │ │ │ + blvc 0x30a4a0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195214,15 +195228,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a4e0 │ │ │ │ + blvc 0x30a518 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195242,15 +195256,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ adcsmi r3, r1, #4, 30 │ │ │ │ movwcs pc, #15266 @ 0x3ba2 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca554 │ │ │ │ + blvc 0x2ca58c │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195261,30 +195275,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14bb140 │ │ │ │ + b 0x14bb178 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a5b4 │ │ │ │ + blvc 0x18a5ec │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a598 │ │ │ │ + blvc 0x10a5d0 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ @ instruction: 0x3608ff95 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195296,23 +195310,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - mcrr2 1, 13, pc, lr, cr8 @ │ │ │ │ + mrrc2 1, 13, pc, r2, cr8 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ sbcslt r4, pc, #132, 12 @ 0x8400000 │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ svclt 0x0018b085 │ │ │ │ vaddl.u8 , d3, d1 │ │ │ │ - b 0x14985e8 │ │ │ │ + b 0x1498620 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140408 │ │ │ │ ldrtmi r0, [r8], -r0, asr #1 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ eoreq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ streq pc, [r8], -ip, lsr #3 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -195322,30 +195336,30 @@ │ │ │ │ stmib sp, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8547001 │ │ │ │ @ instruction: 0xf1ae0f08 │ │ │ │ ldmib r1, {r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf1ce2300 │ │ │ │ tstcc r8, r0, lsr #20 │ │ │ │ stmdavs r0!, {r1, r6, lr}^ │ │ │ │ - b 0xfe1a0540 │ │ │ │ - blx 0x94fc20 │ │ │ │ - blx 0x18b038 │ │ │ │ - blx 0x1ccc44 │ │ │ │ - b 0x110dc4c │ │ │ │ - blx 0x98f05c │ │ │ │ - blx 0x98dc64 │ │ │ │ - b 0x110d860 │ │ │ │ - blx 0x14f068 │ │ │ │ - b 0x110b878 │ │ │ │ - blx 0x18f04c │ │ │ │ - b 0x118b880 │ │ │ │ + b 0xfe1a0578 │ │ │ │ + blx 0x94fc58 │ │ │ │ + blx 0x18b070 │ │ │ │ + blx 0x1ccc7c │ │ │ │ + b 0x110dc84 │ │ │ │ + blx 0x98f094 │ │ │ │ + blx 0x98dc9c │ │ │ │ + b 0x110d898 │ │ │ │ + blx 0x14f0a0 │ │ │ │ + b 0x110b8b0 │ │ │ │ + blx 0x18f084 │ │ │ │ + b 0x118b8b8 │ │ │ │ @ instruction: 0xf8460207 │ │ │ │ - b 0x1152c70 │ │ │ │ - blx 0x98f87c │ │ │ │ - b 0x11cbc6c │ │ │ │ + b 0x1152ca8 │ │ │ │ + blx 0x98f8b4 │ │ │ │ + b 0x11cbca4 │ │ │ │ rsbsvs r0, r3, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7301 │ │ │ │ addsmi ip, pc, #12 │ │ │ │ stmdble r9, {r2, r3, r4, r7, sl, lr} │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -195354,47 +195368,47 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2629c │ │ │ │ + bl 0xfec262d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strmi pc, [r1], #577 @ 0x241 │ │ │ │ + ldrtmi pc, [r9], #577 @ 0x241 @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec262d4 │ │ │ │ + bl 0xfec2630c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strtmi pc, [r9], #577 @ 0x241 │ │ │ │ + strbtmi pc, [r1], #577 @ 0x241 @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2630c │ │ │ │ + bl 0xfec26344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - ldrbmi pc, [r1], #577 @ 0x241 @ │ │ │ │ + strpl pc, [r9], #-577 @ 0xfffffdbf │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -195449,92 +195463,92 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf755461c │ │ │ │ - strmi pc, [r0], r9, ror #23 │ │ │ │ + strmi pc, [r0], sp, asr #23 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7554028 │ │ │ │ - @ instruction: 0x4622fbdf │ │ │ │ + strtmi pc, [r2], -r3, asr #23 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xff80cf86 │ │ │ │ + blx 0xff10cfbe │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf75441f0 │ │ │ │ - svclt 0x0000bbd5 │ │ │ │ + svclt 0x0000bbb9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, pc, lsl #12 │ │ │ │ - bleq 0x10b398 │ │ │ │ - blvc 0xccd9c │ │ │ │ - b 0x29035c │ │ │ │ + bleq 0x10b3d0 │ │ │ │ + blvc 0xccdd4 │ │ │ │ + b 0x290394 │ │ │ │ ldmdbls r0, {r0, r1, r3, r9, fp} │ │ │ │ stmdbmi r0, {r1, r2, r5, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ - bleq 0x3c9a7c │ │ │ │ + bleq 0x3c9ab4 │ │ │ │ stmdami r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ stmdale r7, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf6c72100 │ │ │ │ - b 0x2aba84 │ │ │ │ + b 0x2ababc │ │ │ │ @ instruction: 0xf1b00001 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9f4f754 │ │ │ │ + @ instruction: 0xf9d8f754 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe90cffc │ │ │ │ + bllt 0xfe20d034 │ │ │ │ andmi pc, r0, r8, lsr #32 │ │ │ │ svcmi 0x00fff1b0 │ │ │ │ andmi sp, sl, ip, ror #17 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ ldrtmi sp, [r0], -r8, ror #17 │ │ │ │ @ instruction: 0xf7614619 │ │ │ │ - @ instruction: 0x4603fa97 │ │ │ │ + @ instruction: 0x4603fa7b │ │ │ │ ldrbmi r4, [r0], -r9, lsl #13 │ │ │ │ ldrmi r4, [sl], r1, lsr #12 │ │ │ │ - blx 0xfe50d058 │ │ │ │ + blx 0x1e0d090 │ │ │ │ strmi r4, [pc], -r3, lsl #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ @ instruction: 0xf7614698 │ │ │ │ - strmi pc, [r3], -r9, lsl #21 │ │ │ │ + strmi pc, [r3], -sp, ror #20 │ │ │ │ ldrbmi r9, [r8], -r5, lsl #2 │ │ │ │ ldrmi r4, [fp], r1, lsr #12 │ │ │ │ - blx 0xfe18d074 │ │ │ │ + blx 0x1a8d0ac │ │ │ │ strmi r9, [r6], r4, lsl #22 │ │ │ │ ldrbmi r4, [sl], -lr, lsl #12 │ │ │ │ movwls r4, #1609 @ 0x649 │ │ │ │ - blls 0x220ec4 │ │ │ │ + blls 0x220efc │ │ │ │ @ instruction: 0xf7554650 │ │ │ │ - ldrtmi pc, [r3], -pc, ror #23 @ │ │ │ │ + @ instruction: 0x4633fbd3 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strcs r4, [r0], -sl, asr #12 │ │ │ │ strls r4, [r2], -r0, asr #12 │ │ │ │ strls r4, [r3], #-1593 @ 0xfffff9c7 │ │ │ │ - stc2 7, cr15, [ip], {91} @ 0x5b │ │ │ │ + ldc2l 7, cr15, [r0], #-364 @ 0xfffffe94 │ │ │ │ @ instruction: 0xf7614622 │ │ │ │ - @ instruction: 0x4606faf5 │ │ │ │ + @ instruction: 0x4606fad9 │ │ │ │ @ instruction: 0x4621e7ba │ │ │ │ @ instruction: 0xf7544650 │ │ │ │ - smlatblt r8, r9, r9, pc @ │ │ │ │ + smlabblt r8, sp, r9, pc @ │ │ │ │ sbfx r4, r6, #12, #20 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9a2f754 │ │ │ │ + @ instruction: 0xf986f754 │ │ │ │ strbmi fp, [r6], -r8, lsl #2 │ │ │ │ strtmi lr, [r1], -ip, lsr #15 │ │ │ │ @ instruction: 0xf7544658 │ │ │ │ - ldmdblt r0!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ movwcs sp, #2212 @ 0x8a4 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3403b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ movwmi pc, #40 @ 0x28 @ │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @@ -195545,46 +195559,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db093 │ │ │ │ @ instruction: 0xf10d4b5d │ │ │ │ @ instruction: 0x26000930 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ - blls 0x80ff98 │ │ │ │ + blls 0x80ffd0 │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip], -sl, lsl #13 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ - blcs 0x157fac │ │ │ │ + blcs 0x157fe4 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - b 0x14b33bc │ │ │ │ + b 0x14b33f4 │ │ │ │ stmib r9, {r0, r1, r2, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x00166601 │ │ │ │ @ instruction: 0x463b00db │ │ │ │ - b 0x14b3fd0 │ │ │ │ + b 0x14b4008 │ │ │ │ @ instruction: 0xf89c0ba3 │ │ │ │ svclt 0x0008314c │ │ │ │ @ instruction: 0xf8c99703 │ │ │ │ @ instruction: 0xf8a9600c │ │ │ │ - blcs 0xe7418 │ │ │ │ + blcs 0xe7450 │ │ │ │ @ instruction: 0xf10dd05f │ │ │ │ @ instruction: 0xf8dc081c │ │ │ │ strbmi r2, [r6], r2, lsl #31 │ │ │ │ svccc 0x0086f8dc │ │ │ │ svceq 0x007af8dc │ │ │ │ svcne 0x007ef8dc │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ svccc 0x0000f8dc │ │ │ │ svccs 0x008af8bc │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ eorcs pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46c6d556 │ │ │ │ strbmi r9, [ip], r2, lsl #22 │ │ │ │ - blcc 0x1f5028 │ │ │ │ + blcc 0x1f5060 │ │ │ │ ldm lr!, {r2, r8, r9, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ svcls 0x0004000f │ │ │ │ @ instruction: 0xf1aa3d04 │ │ │ │ @ instruction: 0x3c040a04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -195593,24 +195607,24 @@ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1], -r3, asr #12 │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85a │ │ │ │ svceq 0x0004f855 │ │ │ │ mrc2 7, 7, pc, cr10, cr15, {7} │ │ │ │ @ instruction: 0xf847455e │ │ │ │ - blle 0xffc93068 │ │ │ │ + blle 0xffc930a0 │ │ │ │ ldmib sp, {r0, r2, r8, r9, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], #-514 @ 0xfffffdfe │ │ │ │ andle r4, r8, #-1610612725 @ 0xa000000b │ │ │ │ strcs r9, [r0], #-2563 @ 0xfffff5fd │ │ │ │ - bne 0xff51886c │ │ │ │ + bne 0xff5188a4 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r7, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0x945860 │ │ │ │ - blls 0x5294e4 │ │ │ │ + blmi 0x945898 │ │ │ │ + blls 0x52951c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r8, r0, lsl #6 │ │ │ │ andcs fp, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195622,27 +195636,27 @@ │ │ │ │ @ instruction: 0xf88dc60f │ │ │ │ @ instruction: 0xf8dce028 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @ instruction: 0xf88d3025 │ │ │ │ movwcs r3, #24615 @ 0x6027 │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ - blls 0x15e8dc │ │ │ │ - beq 0x20bb78 │ │ │ │ + blls 0x15e914 │ │ │ │ + beq 0x20bbb0 │ │ │ │ strcs r3, [r0], -r4, lsl #24 │ │ │ │ stmdbeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf85a4643 │ │ │ │ strcc r1, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0004f855 │ │ │ │ mcr2 7, 4, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0xf849455e │ │ │ │ - blle 0xffd13104 │ │ │ │ + blle 0xffd1313c │ │ │ │ @ instruction: 0xf1d8e7b1 │ │ │ │ - svclt 0x0000f9ab │ │ │ │ + svclt 0x0000f9af │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0xf10d4a6c │ │ │ │ @@ -195651,133 +195665,133 @@ │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ stmib sp, {r9}^ │ │ │ │ stcls 3, cr1, [r2, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0x9612b2fb │ │ │ │ andls r3, r4, r1, lsl #6 │ │ │ │ strvs lr, [r1], -r9, asr #19 │ │ │ │ vshr.u64 q8, q6, #57 │ │ │ │ - blcs 0x158144 │ │ │ │ + blcs 0x15817c │ │ │ │ strls fp, [sl], #-3850 @ 0xfffff0f6 │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ strcs lr, [r7, pc, asr #20]! │ │ │ │ andvs pc, ip, r9, asr #17 │ │ │ │ sbcseq fp, fp, ip, lsl pc │ │ │ │ @ instruction: 0xf8a9930a │ │ │ │ addsne r6, sl, r0, lsl r0 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andls r2, r5, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0xf3d78 │ │ │ │ + blcs 0xf3db0 │ │ │ │ @ instruction: 0xf10dd06b │ │ │ │ @ instruction: 0xf8d50834 │ │ │ │ strbmi r2, [r4], r2, lsl #31 │ │ │ │ svccc 0x0086f8d5 │ │ │ │ svceq 0x007af8d5 │ │ │ │ svcne 0x007ef8d5 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ svccc 0x0000f8d5 │ │ │ │ svccs 0x008af8b5 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ subcs pc, r0, sp, lsl #17 │ │ │ │ ldrtmi sp, [r6], r0, ror #10 │ │ │ │ - bl 0x360ebc │ │ │ │ + bl 0x360ef4 │ │ │ │ movwls r0, #37767 @ 0x9387 │ │ │ │ ldrbtmi r4, [r3], sp, asr #12 │ │ │ │ strcs ip, [r5, -pc, lsl #28] │ │ │ │ strls ip, [fp], #-1295 @ 0xfffffaf1 │ │ │ │ eorhi r6, fp, r3, lsr r8 │ │ │ │ @ instruction: 0xf88d4673 │ │ │ │ - bls 0x32b6e8 │ │ │ │ + bls 0x32b720 │ │ │ │ addseq r4, sp, ip, asr r6 │ │ │ │ @ instruction: 0xf8529308 │ │ │ │ - bls 0x1b7678 │ │ │ │ - bls 0x2a081c │ │ │ │ - bls 0x255b30 │ │ │ │ - bls 0x1d5b30 │ │ │ │ + bls 0x1b76b0 │ │ │ │ + bls 0x2a0854 │ │ │ │ + bls 0x255b68 │ │ │ │ + bls 0x1d5b68 │ │ │ │ @ instruction: 0xf8574415 │ │ │ │ strbmi r0, [r3], -r4, lsl #22 │ │ │ │ - blne 0x20d73c │ │ │ │ + blne 0x20d774 │ │ │ │ strcc r4, [r1], #-1618 @ 0xfffff9ae │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffcd2208 │ │ │ │ - blls 0x2f5e08 │ │ │ │ - bls 0x22064c │ │ │ │ + blle 0xffcd2240 │ │ │ │ + blls 0x2f5e40 │ │ │ │ + bls 0x220684 │ │ │ │ ldclle 5, cr4, [ip], {90} @ 0x5a │ │ │ │ - bls 0x376634 │ │ │ │ + bls 0x37666c │ │ │ │ addsmi r9, r4, #4, 22 @ 0x1000 │ │ │ │ stmdble r8, {r0, r1, r4, sl, lr} │ │ │ │ strcs r9, [r0], -sl, lsl #20 │ │ │ │ - bne 0xff519218 │ │ │ │ + bne 0xff519250 │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0xb45a0c │ │ │ │ - blls 0x6a9690 │ │ │ │ + blmi 0xb45a44 │ │ │ │ + blls 0x6a96c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 120) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6058ff0 │ │ │ │ @ instruction: 0xf10d7568 │ │ │ │ @ instruction: 0x46460834 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - bl 0x357e64 │ │ │ │ + bl 0x357e9c │ │ │ │ ldrmi r0, [r2], r7, lsl #23 │ │ │ │ strlt lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwcs r4, #5779 @ 0x1693 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ eorscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d2306 │ │ │ │ - blls 0x2db758 │ │ │ │ - b 0x14a0ff4 │ │ │ │ + blls 0x2db790 │ │ │ │ + b 0x14a102c │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1b3738 │ │ │ │ - blls 0x2a08fc │ │ │ │ - blls 0x255c10 │ │ │ │ - blls 0x1d5c10 │ │ │ │ + blls 0x1b3770 │ │ │ │ + blls 0x2a0934 │ │ │ │ + blls 0x255c48 │ │ │ │ + blls 0x1d5c48 │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x20d800 │ │ │ │ + bleq 0x20d838 │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ stc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd522c4 │ │ │ │ + blle 0xffd522fc │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xf1d8e7a1 │ │ │ │ - svclt 0x0000f8c5 │ │ │ │ + svclt 0x0000f8c9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ ldrmi r4, [r5], -r2, lsr #23 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ ldmdavs fp, {r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ - blls 0x8902f4 │ │ │ │ + blls 0x89032c │ │ │ │ ldrsbthi pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd460c │ │ │ │ sbcslt fp, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ svclt 0x00180201 │ │ │ │ andls r3, r5, r1, lsl #6 │ │ │ │ vstmiaeq r2, {s29-s107} │ │ │ │ - bllt 0x149e34 │ │ │ │ + bllt 0x149e6c │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #26211 @ 0x6663 │ │ │ │ @ instruction: 0x03a3ea4f │ │ │ │ @ instruction: 0xf8989302 │ │ │ │ svclt 0x0008314c │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt pc, ip, r7, asr #17 │ │ │ │ @@ -195802,15 +195816,15 @@ │ │ │ │ @ instruction: 0x000fe8b9 │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ eorscc pc, sl, sp, lsl #17 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ - bleq 0x20bbc8 │ │ │ │ + bleq 0x20bc00 │ │ │ │ stmdavs sl!, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ ldrcc r1, [r0, #-3088] @ 0xfffff3f0 │ │ │ │ ldceq 8, cr15, [r0], {86} @ 0x56 │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ @@ -195840,47 +195854,47 @@ │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ smuadls r0, r1, sp │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1cec58 │ │ │ │ + blls 0x1cec90 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083901 │ │ │ │ - blls 0x151884 │ │ │ │ + blls 0x1518bc │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9a0eb8 │ │ │ │ + blle 0xfe9a0ef0 │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrmi r4, [r4, #1043] @ 0x413 │ │ │ │ - bls 0x285c7c │ │ │ │ + bls 0x285cb4 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r0, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldmdane sl, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmdavc r8!, {r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0xa0bccc │ │ │ │ + beq 0xa0bd04 │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm r8!, {r0, r9, sl, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eors pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ svcls 0x0005803b │ │ │ │ - bleq 0x10b9f0 │ │ │ │ + bleq 0x10ba28 │ │ │ │ @ instruction: 0xf8cd2301 │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf88d302d │ │ │ │ movwcs r3, #24623 @ 0x602f │ │ │ │ eorcc pc, r6, sp, lsl #17 │ │ │ │ ldrbmi r6, [r3], -sl, lsr #16 │ │ │ │ @ instruction: 0xf10b6821 │ │ │ │ @@ -195911,138 +195925,138 @@ │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1cea9c │ │ │ │ + blls 0x1cead4 │ │ │ │ stmdbcc r0, {r0, r1, r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r8, [r0, -r2] │ │ │ │ - blle 0xfeda0fcc │ │ │ │ + blle 0xfeda1004 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ @ instruction: 0xf1d7e774 │ │ │ │ - svclt 0x0000ff73 │ │ │ │ + svclt 0x0000ff77 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ svcne 0x001e1f2f │ │ │ │ stmdals pc, {sl, sp} @ │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ eorslt pc, r8, sp, asr #17 │ │ │ │ vrsubhn.i16 d20, q8, │ │ │ │ - blx 0x189a9a0 │ │ │ │ + blx 0x189a9d8 │ │ │ │ @ instruction: 0xf1bcfe80 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ svclt 0x00169d0e │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0x46e246f2 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r0, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - beq 0xfeb8a30c │ │ │ │ + beq 0xfeb8a344 │ │ │ │ ldrbtmi fp, [r4], r8, lsl #30 │ │ │ │ @ instruction: 0xce02e9cd │ │ │ │ eorne pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf8392300 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ streq r9, [r9], #-1280 @ 0xfffffb00 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [r4, #-3935] @ 0xfffff0a1 @ │ │ │ │ + ldrbmi pc, [r4, #-3907] @ 0xfffff0bd @ │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bl 0x3c3208 │ │ │ │ + bl 0x3c3240 │ │ │ │ strbmi r0, [r6, #12]! │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebd8e0c │ │ │ │ + bl 0xfebd8e44 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xe0e1c │ │ │ │ + bl 0xe0e54 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ - beq 0x10bb80 │ │ │ │ + beq 0x10bbb8 │ │ │ │ movwls r4, #26323 @ 0x66d3 │ │ │ │ @ instruction: 0xf8dd9b15 │ │ │ │ @ instruction: 0xf8cd9050 │ │ │ │ vmov.i32 d28, #176 @ 0x000000b0 │ │ │ │ sbcslt r2, ip, #1 │ │ │ │ @ instruction: 0xf1042802 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x149ba68 │ │ │ │ + b 0x149baa0 │ │ │ │ strls r0, [r9], #-1220 @ 0xfffffb3c │ │ │ │ sbceq fp, r6, r6, lsl pc │ │ │ │ ldrtmi r4, [r6], r6, lsr #13 │ │ │ │ sbccs pc, r2, r3, asr #7 │ │ │ │ orrcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ strtmi fp, [r6], -r8, lsl #30 │ │ │ │ vfmseq.f32 s28, s28, s30 │ │ │ │ subeq lr, r0, #2048 @ 0x800 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcs r4, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ svclt 0x00a89205 │ │ │ │ ldrbmi r2, [r2], -r4, lsl #2 │ │ │ │ stmib sp, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ - blls 0x2492b8 │ │ │ │ + blls 0x2492f0 │ │ │ │ @ instruction: 0x465c0095 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ eorvc pc, fp, r3, lsr r8 @ │ │ │ │ - blls 0x260df8 │ │ │ │ + blls 0x260e30 │ │ │ │ ldmdbne lr, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ - ldrteq r9, [pc], #-2820 @ 0xcfab4 │ │ │ │ + ldrteq r9, [pc], #-2820 @ 0xcfaec │ │ │ │ @ instruction: 0xf838441d │ │ │ │ movwcs r0, #36 @ 0x24 │ │ │ │ - blcs 0x20dc18 │ │ │ │ + blcs 0x20dc50 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [ip, #-3825] @ 0xfffff10f @ │ │ │ │ - bleq 0x20dbe8 │ │ │ │ + ldrbmi pc, [ip, #-3797] @ 0xfffff12b @ │ │ │ │ + bleq 0x20dc20 │ │ │ │ ldrbmi sp, [r2], -pc, ror #23 │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ ldrbmi sl, [fp, #-12] │ │ │ │ ldclle 4, cr4, [sl], {82} @ 0x52 │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrtmi r4, [r4], #692 @ 0x2b4 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57ef8 │ │ │ │ + bl 0xfea57f30 │ │ │ │ stmia ip!, {r2, r3, r9, sl}^ │ │ │ │ - bl 0x3cff08 │ │ │ │ + bl 0x3cff40 │ │ │ │ addsmi r0, ip, #402653184 @ 0x18000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfb30 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfb68 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cb40 │ │ │ │ + b 0x149cb78 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf91c1e44 │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ @@ -196064,49 +196078,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cbb8 │ │ │ │ + b 0x149cbf0 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x160e2c │ │ │ │ + blcc 0x160e64 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svcvc 0x0002f931 │ │ │ │ svcvs 0x0002f932 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec597f8 │ │ │ │ + bl 0xfec59830 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9808 │ │ │ │ + bl 0xe9840 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d040 │ │ │ │ + b 0x149d078 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196142,21 +196156,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe9207b4 │ │ │ │ + bl 0xfe9207ec │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1da9e80 │ │ │ │ + bl 0x1da9eb8 │ │ │ │ svclt 0x00bc0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce075c │ │ │ │ + bl 0x1ce0794 │ │ │ │ svclt 0x00bc0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196166,21 +196180,21 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfd58 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfd90 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cd68 │ │ │ │ + b 0x149cda0 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf81c1e44 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ @@ -196202,49 +196216,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cde0 │ │ │ │ + b 0x149ce18 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x161054 │ │ │ │ + blcc 0x16108c │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f831 │ │ │ │ svcvs 0x0002f832 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59a20 │ │ │ │ + bl 0xfec59a58 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9a30 │ │ │ │ + bl 0xe9a68 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d268 │ │ │ │ + b 0x149d2a0 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196280,21 +196294,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe9209dc │ │ │ │ + bl 0xfe920a14 │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1daa0a8 │ │ │ │ + bl 0x1daa0e0 │ │ │ │ svclt 0x003c0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce0984 │ │ │ │ + bl 0x1ce09bc │ │ │ │ svclt 0x003c0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196312,15 +196326,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf882fa5f │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ @ instruction: 0xf1013201 │ │ │ │ - b 0x149d790 │ │ │ │ + b 0x149d7c8 │ │ │ │ strmi r0, [r4], -r8, asr #17 │ │ │ │ sbcseq fp, r6, r5, lsl pc │ │ │ │ ldrtmi r4, [r1], r1, asr #13 │ │ │ │ strtmi r4, [r9], #1606 @ 0x646 │ │ │ │ @ instruction: 0xf8151e47 │ │ │ │ @ instruction: 0xf1980f01 │ │ │ │ @ instruction: 0xf807fe17 │ │ │ │ @@ -196334,40 +196348,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vrshr.u64 , q2, #62 │ │ │ │ - bcs 0x1587f0 │ │ │ │ + bcs 0x158828 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14bfc54 │ │ │ │ + b 0x14bfc8c │ │ │ │ strtmi r0, [r5], -r2, asr #29 │ │ │ │ @ instruction: 0x46a64675 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5a0cfc │ │ │ │ + bl 0x5a0d34 │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x129e154 │ │ │ │ - b 0x1491c6c │ │ │ │ - bl 0x1151b94 │ │ │ │ - b 0x1292458 │ │ │ │ + b 0x129e18c │ │ │ │ + b 0x1491ca4 │ │ │ │ + bl 0x1151bcc │ │ │ │ + b 0x1292490 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -196376,17 +196390,17 @@ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8cc428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59c94 │ │ │ │ + bl 0xfec59ccc │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9ca4 │ │ │ │ + bl 0xe9cdc │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -196399,21 +196413,21 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e244 │ │ │ │ + bleq 0x20e27c │ │ │ │ @ instruction: 0xf8e0f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe59508 │ │ │ │ + bne 0xe59540 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -196428,154 +196442,154 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e2b8 │ │ │ │ + bleq 0x20e2f0 │ │ │ │ @ instruction: 0xf8c8f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe5957c │ │ │ │ + bne 0xe595b4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldmdblt sl, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt lr!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec273ac │ │ │ │ + bl 0xfec273e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1434 @ 0xfffffa66 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d0e4c │ │ │ │ + blcc 0x4d0e84 │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - adcscc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb18b │ │ │ │ - @ instruction: 0xf000fbeb │ │ │ │ + @ instruction: 0xf000fbcf │ │ │ │ vst4.8 {d7-d10}, [r1], r0 │ │ │ │ movwmi r0, #33152 @ 0x8180 │ │ │ │ andcs fp, r6, r8, lsl pc │ │ │ │ smlattcs r0, r6, r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf38c │ │ │ │ + bl 0xdf3c4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ ldrb sp, [r5, r5, ror #11] │ │ │ │ - stmialt lr, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r2!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27448 │ │ │ │ + bl 0xfec27480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xff20e042 │ │ │ │ + blx 0xfeb0e07a │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - biceq pc, r8, r5, asr #12 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, r5, asr #12 │ │ │ │ + rscseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - blx 0x108c912 │ │ │ │ - eorseq fp, r3, r4, ror #7 │ │ │ │ + blx 0x118c94a │ │ │ │ + ldrshteq fp, [r3], -ip │ │ │ │ tstpeq r1, #1073741864 @ p-variant is OBSOLETE @ 0x40000028 │ │ │ │ - blcs 0x261abc │ │ │ │ + blcs 0x261af4 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ - bleq 0x20c2a8 │ │ │ │ + bleq 0x20c2e0 │ │ │ │ streq r0, [r4], #-2820 @ 0xfffff4fc │ │ │ │ movwcs r0, #8210 @ 0x2012 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - ldcllt 7, cr15, [r4, #504]! @ 0x1f8 │ │ │ │ - bl 0xd8eb8 │ │ │ │ + ldcllt 7, cr15, [r8, #504] @ 0x1f8 │ │ │ │ + bl 0xd8ef0 │ │ │ │ ldmib r0, {r0, r1, r6, r7}^ │ │ │ │ @ instruction: 0xf77e01d6 │ │ │ │ - movwcs fp, #15853 @ 0x3ded │ │ │ │ + movwcs fp, #15825 @ 0x3dd1 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - stcllt 7, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ + stcllt 7, cr15, [sl, #504] @ 0x1f8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec274d4 │ │ │ │ + bl 0xfec2750c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ - blx 0x200e0d2 │ │ │ │ + blx 0x190e10a │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ tsteq fp, r8, lsl #24 │ │ │ │ @ instruction: 0xf001d50f │ │ │ │ @ instruction: 0xf0000104 │ │ │ │ stmdbcs r0, {sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ svclt 0x00144620 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf645e7bc │ │ │ │ - vmla.f d16, d16, d0[2] │ │ │ │ + vmla.f d16, d16, d0[4] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ - blmi 0x1503dc │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ + blmi 0x150414 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - blx 0xffc0c9b4 │ │ │ │ - ldrshteq fp, [r3], -r4 │ │ │ │ + blx 0xffd0c9ec │ │ │ │ + eorseq fp, r3, ip, lsl #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27538 │ │ │ │ + bl 0xfec27570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ streq r0, [sl, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r5], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561c14 │ │ │ │ - b 0x1154be4 │ │ │ │ + beq 0x561c4c │ │ │ │ + b 0x1154c1c │ │ │ │ pop {r2, r9, sp, lr} │ │ │ │ @ instruction: 0xe7b54070 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27568 │ │ │ │ + bl 0xfec275a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ - blx 0xd8e166 │ │ │ │ + blx 0x68e19e │ │ │ │ ldreq r0, [r4, #-1313]! @ 0xfffffadf │ │ │ │ tstcc r6, r1, asr #20 │ │ │ │ - beq 0x9e1c24 │ │ │ │ - b 0x11d4bc0 │ │ │ │ + beq 0x9e1c5c │ │ │ │ + b 0x11d4bf8 │ │ │ │ @ instruction: 0xf77b6401 │ │ │ │ - strtmi pc, [r2], -r7, lsr #22 │ │ │ │ + strtmi pc, [r2], -fp, lsl #22 │ │ │ │ strtmi r0, [r8], -fp, asr #14 │ │ │ │ svclt 0x00484633 │ │ │ │ pop {r0, r1, r4, r8, sp} │ │ │ │ svclt 0x00584070 │ │ │ │ @ instruction: 0xe7732116 │ │ │ │ svclt 0x0000e7dc │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -196588,31 +196602,31 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ - svclt 0x00faf77a │ │ │ │ - svclt 0x00f8f77a │ │ │ │ + svclt 0x00def77a │ │ │ │ + svclt 0x00dcf77a │ │ │ │ ldrsbeq lr, [ip, #144] @ 0x90 │ │ │ │ @ instruction: 0xf77e2217 │ │ │ │ - svclt 0x0000bd53 │ │ │ │ + svclt 0x0000bd37 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x35f054 │ │ │ │ + blcs 0x35f08c │ │ │ │ vadd.i8 d29, d11, d21 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x11c4b0 │ │ │ │ + blcs 0x11c4e8 │ │ │ │ andcs sp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d0e7f1 │ │ │ │ @@ -196621,346 +196635,346 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strle r0, [r6, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77b4770 │ │ │ │ - svclt 0x0000babb │ │ │ │ + svclt 0x0000ba9f │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27674 │ │ │ │ + bl 0xfec276ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ ldreq r0, [r2, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561d30 │ │ │ │ - b 0x1154d20 │ │ │ │ + beq 0x561d68 │ │ │ │ + b 0x1154d58 │ │ │ │ @ instruction: 0xf7ff6204 │ │ │ │ qadd16mi pc, r8, r9 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec276ac │ │ │ │ + bl 0xfec276e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 7, 6, pc, cr4, cr15, {7} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7994010 │ │ │ │ svclt 0x0000e798 │ │ │ │ svclt 0x0000e796 │ │ │ │ svclt 0x0000e794 │ │ │ │ svclt 0x0000e792 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec276d8 │ │ │ │ + bl 0xfec27710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d1178 │ │ │ │ + blcc 0x4d11b0 │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - adcscc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb16b │ │ │ │ - orreq pc, r3, r5, asr sl @ │ │ │ │ + orreq pc, r3, r9, lsr sl @ │ │ │ │ andcs fp, r6, r8, asr #30 │ │ │ │ smlattcs r0, sl, r5, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf6b0 │ │ │ │ + bl 0xdf6e8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [sl, r4, lsl #24] │ │ │ │ ldrb sp, [r9, r9, ror #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27764 │ │ │ │ + bl 0xfec2779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xe8e35c │ │ │ │ + blx 0x78e394 │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - biceq pc, r8, r5, asr #12 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, r5, asr #12 │ │ │ │ + rscseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf9b0f1a2 │ │ │ │ - eorseq fp, r3, r4, ror #7 │ │ │ │ + @ instruction: 0xf9b4f1a2 │ │ │ │ + ldrshteq fp, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec277b0 │ │ │ │ + bl 0xfec277e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -pc, asr #10 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ subne pc, r0, #134217731 @ 0x8000003 │ │ │ │ stmdbmi r1!, {r1, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf77b2304 │ │ │ │ - @ instruction: 0xf855fcdd │ │ │ │ + @ instruction: 0xf855fcc1 │ │ │ │ ldrbeq r3, [r8], #3080 @ 0xc08 │ │ │ │ vabal.u8 , d3, d2 │ │ │ │ cmnlt r2, #192, 4 │ │ │ │ strtle r0, [r3], #-345 @ 0xfffffea7 │ │ │ │ ldrle r0, [r8], #-90 @ 0xffffffa6 │ │ │ │ - blle 0x45b1e8 │ │ │ │ + blle 0x45b220 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdbmi r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ - stc2l 7, cr15, [r2], {123} @ 0x7b │ │ │ │ + stc2 7, cr15, [r6], #492 @ 0x1ec │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ pop {r1, r4, r8, fp, lr} │ │ │ │ movwcs r4, #24688 @ 0x6070 │ │ │ │ @ instruction: 0xf77b2200 │ │ │ │ - movwcs fp, #52409 @ 0xccb9 │ │ │ │ + movwcs fp, #52381 @ 0xcc9d │ │ │ │ andcs r4, r0, #245760 @ 0x3c000 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xf855fcb3 │ │ │ │ + @ instruction: 0xf855fc97 │ │ │ │ ldrb r3, [sp, r8, lsl #24] │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r8, r9, sp} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2 7, cr15, [sl], #492 @ 0x1ec │ │ │ │ + stc2 7, cr15, [lr], {123} @ 0x7b │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ movwcs lr, #18386 @ 0x47d2 │ │ │ │ strtmi r4, [r0], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], #492 @ 0x1ec │ │ │ │ + stc2 7, cr15, [r6], {123} @ 0x7b │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq fp, r3, r8, lsl #8 │ │ │ │ - eorseq fp, r3, r8, lsl #11 │ │ │ │ - eorseq ip, r3, r8, lsl #21 │ │ │ │ - eorseq ip, r3, r8, lsl #12 │ │ │ │ - eorseq fp, r3, r8, asr #21 │ │ │ │ - eorseq fp, r3, r8, asr #18 │ │ │ │ - blx 0x8bd074 │ │ │ │ - bl 0x1cf870 │ │ │ │ + eorseq fp, r3, r0, lsr #8 │ │ │ │ + eorseq fp, r3, r0, lsr #11 │ │ │ │ + eorseq ip, r3, r0, lsr #21 │ │ │ │ + eorseq ip, r3, r0, lsr #12 │ │ │ │ + eorseq fp, r3, r0, ror #21 │ │ │ │ + eorseq fp, r3, r0, ror #18 │ │ │ │ + blx 0x8bd0ac │ │ │ │ + bl 0x1cf8a8 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd0bc │ │ │ │ + b 0xfe1bd0f4 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3d36c0 │ │ │ │ + bl 0x3d36f8 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4046d0 │ │ │ │ + b 0xfe404708 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d12c │ │ │ │ + b 0x117d164 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e846 │ │ │ │ - blx 0x18bd1dc │ │ │ │ - bl 0x18f8dc │ │ │ │ + blx 0x20e87e │ │ │ │ + blx 0x18bd214 │ │ │ │ + bl 0x18f914 │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d24c │ │ │ │ + b 0xfe17d284 │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185b0c │ │ │ │ + b 0xfe185b44 │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x00020f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0x3dbf20 │ │ │ │ + bl 0x3dbf58 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vpmax.f32 d27, d12, d2 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893920 │ │ │ │ + blx 0x1893958 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a3f48 │ │ │ │ + b 0x11a3f80 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0x461350 │ │ │ │ - blx 0x1893744 │ │ │ │ - b 0xfe48f96c │ │ │ │ + bl 0x461388 │ │ │ │ + blx 0x189377c │ │ │ │ + b 0xfe48f9a4 │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485b68 │ │ │ │ + b 0xfe485ba0 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vmaxnm.f32 , q7, q7 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1894150 │ │ │ │ + blx 0x1894188 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ ldmdane r8, {r0, r3, r9, sl, fp}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd264 │ │ │ │ + b 0xfe1bd29c │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vmaxnm.f32 , , q7 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x8bd19c │ │ │ │ - bl 0xfe9cf998 │ │ │ │ + blx 0x8bd1d4 │ │ │ │ + bl 0xfe9cf9d0 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd1e4 │ │ │ │ + b 0xfe1bd21c │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebd37e8 │ │ │ │ + bl 0xfebd3820 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4047f8 │ │ │ │ + b 0xfe404830 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d254 │ │ │ │ + b 0x117d28c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e96e │ │ │ │ - blx 0x18bd304 │ │ │ │ - bl 0xfe98fa04 │ │ │ │ + blx 0x20e9a6 │ │ │ │ + blx 0x18bd33c │ │ │ │ + bl 0xfe98fa3c │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d374 │ │ │ │ + b 0xfe17d3ac │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185c34 │ │ │ │ + b 0xfe185c6c │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x001e0f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0xfebdc048 │ │ │ │ + bl 0xfebdc080 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vmaxnm.f32 d27, d12, d14 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893a48 │ │ │ │ + blx 0x1893a80 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a4070 │ │ │ │ + b 0x11a40a8 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0xfec61478 │ │ │ │ - blx 0x189386c │ │ │ │ - b 0xfe48fa94 │ │ │ │ + bl 0xfec614b0 │ │ │ │ + blx 0x18938a4 │ │ │ │ + b 0xfe48facc │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485c90 │ │ │ │ + b 0xfe485cc8 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vpmax.f32 , q7, q1 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1894278 │ │ │ │ + blx 0x18942b0 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ - bne 0x16d40a8 │ │ │ │ + bne 0x16d40e0 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd38c │ │ │ │ + b 0xfe1bd3c4 │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vpmax.f32 , , q1 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14bd2c4 │ │ │ │ - bl 0x1a3900 │ │ │ │ + b 0x14bd2fc │ │ │ │ + bl 0x1a3938 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd30c │ │ │ │ + b 0xfe1bd344 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebfd310 │ │ │ │ + bl 0xfebfd348 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404920 │ │ │ │ + b 0xfe404958 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d37c │ │ │ │ + b 0x117d3b4 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20ea96 │ │ │ │ - b 0x14bd330 │ │ │ │ - bl 0xfe9a396c │ │ │ │ + blx 0x20eace │ │ │ │ + b 0x14bd368 │ │ │ │ + bl 0xfe9a39a4 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd378 │ │ │ │ + b 0xfe1bd3b0 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3fd37c │ │ │ │ + bl 0x3fd3b4 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe40498c │ │ │ │ + b 0xfe4049c4 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d3e8 │ │ │ │ + b 0x117d420 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20eb02 │ │ │ │ + blx 0x20eb3a │ │ │ │ stceq 2, cr11, [r0], {130} @ 0x82 │ │ │ │ - bl 0xd6ae0 │ │ │ │ + bl 0xd6b18 │ │ │ │ @ instruction: 0xf64f4111 │ │ │ │ addlt r7, r9, #65280 @ 0xff00 │ │ │ │ addsmi fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ strbtmi fp, [r3], -r8, lsl #31 │ │ │ │ svclt 0x008a4288 │ │ │ │ streq r2, [r8], #-0 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @@ -196973,72 +196987,72 @@ │ │ │ │ addsmi fp, sl, #-1342177267 @ 0xb000000d │ │ │ │ mvnscs fp, #136, 30 @ 0x220 │ │ │ │ andscs lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldrmi fp, [r4, #722] @ 0x2d2 │ │ │ │ stcmi 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ andseq fp, r2, #148, 30 @ 0x250 │ │ │ │ rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - bl 0x3e1634 │ │ │ │ + bl 0x3e166c │ │ │ │ sbcslt r4, r2, #268435457 @ 0x10000001 │ │ │ │ svclt 0x00984594 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ andsvs lr, r0, #323584 @ 0x4f000 │ │ │ │ tstvs r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf44fbf88 │ │ │ │ - b 0x1193c00 │ │ │ │ + b 0x1193c38 │ │ │ │ sbclt r0, r9, #12 │ │ │ │ svclt 0x0094428a │ │ │ │ @ instruction: 0xf04f0609 │ │ │ │ movwmi r4, #33151 @ 0x817f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strmi fp, [r3], -sl, lsl #5 │ │ │ │ stceq 2, cr11, [r9], {128} @ 0x80 │ │ │ │ - b 0x14a146c │ │ │ │ + b 0x14a14a4 │ │ │ │ svclt 0x008a4313 │ │ │ │ andcs r1, r0, r0, lsl #21 │ │ │ │ addmi fp, fp, #128, 4 │ │ │ │ - bne 0x17c084c │ │ │ │ + bne 0x17c0884 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbclt r4, sl, #3145728 @ 0x300000 │ │ │ │ vmlal.u , d17, d0[0] │ │ │ │ addsmi r2, r0, #1792 @ 0x700 │ │ │ │ - bne 0xfe100878 │ │ │ │ + bne 0xfe1008b0 │ │ │ │ andcs pc, r7, #201326595 @ 0xc000003 │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strbmi fp, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xfe980888 │ │ │ │ + bl 0xfe9808c0 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x14a3a8c │ │ │ │ + b 0x14a3ac4 │ │ │ │ svclt 0x00846111 │ │ │ │ - b 0x10fd5c0 │ │ │ │ + b 0x10fd5f8 │ │ │ │ vaddl.u8 q9, d3, d2 │ │ │ │ strbmi r4, [r2, #-519]! @ 0xfffffdf9 │ │ │ │ tstvs r3, #323584 @ 0x4f000 │ │ │ │ - bl 0xfe980890 │ │ │ │ + bl 0xfe9808c8 │ │ │ │ sbcslt r0, r2, #12, 4 @ 0xc0000000 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ svclt 0x0084428b │ │ │ │ - b 0x10d7404 │ │ │ │ + b 0x10d743c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x8bdeac │ │ │ │ - bl 0x4904b0 │ │ │ │ + blx 0x8bdee4 │ │ │ │ + bl 0x4904e8 │ │ │ │ stceq 12, cr4, [r3], {17} │ │ │ │ - blx 0x8bd4dc │ │ │ │ + blx 0x8bd514 │ │ │ │ @ instruction: 0xf64ffc8c │ │ │ │ strbmi r7, [r6, #767]! @ 0x2ff │ │ │ │ uqadd8mi fp, r0, r4 │ │ │ │ addmi r4, fp, #16, 12 @ 0x1000000 │ │ │ │ - bne 0x17c08dc │ │ │ │ + bne 0x17c0914 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stceq 2, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r0, r3, #0, 24 │ │ │ │ @@ -197054,49 +197068,49 @@ │ │ │ │ strne fp, [r9], #-523 @ 0xfffffdf5 │ │ │ │ vmlsl.u8 , d0, d3 │ │ │ │ @ instruction: 0x4120eb01 │ │ │ │ addslt r2, r8, #0, 22 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d175c │ │ │ │ + b 0x10d1794 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ strtmi r2, [r4], #3079 @ 0xc07 │ │ │ │ vmull.u , d0, d3[0] │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ - b 0x14bd6b8 │ │ │ │ - b 0x1c99f8c │ │ │ │ + b 0x14bd6f0 │ │ │ │ + b 0x1c99fc4 │ │ │ │ vcgt.u8 d16, d14, d3 │ │ │ │ - b 0x14a3b80 │ │ │ │ + b 0x14a3bb8 │ │ │ │ strtmi r6, [r4], #289 @ 0x121 │ │ │ │ @ instruction: 0x612eeb01 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ adclt r0, sp, #134217728 @ 0x8000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ vst2.8 {d0-d3}, [r4], r4 │ │ │ │ @ instruction: 0x4328047f │ │ │ │ - b 0x10daf94 │ │ │ │ + b 0x10dafcc │ │ │ │ svclt 0x00a80004 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ tstcs r0, r3, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - bl 0xfe9bd3c0 │ │ │ │ + bl 0xfe9bd3f8 │ │ │ │ strne r0, [r9], #-780 @ 0xfffffcf4 │ │ │ │ smlawtmi r0, r1, fp, lr │ │ │ │ addslt r2, fp, #0, 22 │ │ │ │ andmi lr, r1, r3, asr #20 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ @@ -197107,15 +197121,15 @@ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ sublt r2, r8, #1792 @ 0x700 │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ @ instruction: 0xf1bc1a1b │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ - b 0x14a1c1c │ │ │ │ + b 0x14a1c54 │ │ │ │ sbcslt r2, r8, #12, 10 @ 0x3000000 │ │ │ │ stcmi 3, cr15, [r7], {78} @ 0x4e │ │ │ │ movweq lr, #14959 @ 0x3a6f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ smlawtvs lr, r1, fp, lr │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -197129,37 +197143,37 @@ │ │ │ │ @ instruction: 0x4328047f │ │ │ │ svclt 0x00a82900 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ andsvs r4, r3, r0, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd464 │ │ │ │ + bl 0x1bd49c │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0xff11b860 │ │ │ │ + bl 0xff11b898 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d18a4 │ │ │ │ + b 0x10d18dc │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd490 │ │ │ │ + bl 0xfe9bd4c8 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0x11b88c │ │ │ │ + bl 0x11b8c4 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d18d0 │ │ │ │ + b 0x10d1908 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x5bd6bc │ │ │ │ + blx 0x5bd6f4 │ │ │ │ stceq 3, cr15, [r9], {129} @ 0x81 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16152 @ 0x3f18 │ │ │ │ svclt 0x00082901 │ │ │ │ @@ -197169,93 +197183,93 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ stccs 3, cr15, [r7], {206} @ 0xce │ │ │ │ strmi pc, [r7, #-961] @ 0xfffffc3f │ │ │ │ sbclt r4, r3, #164, 8 @ 0xa4000000 │ │ │ │ vmov.i16 , #37632 @ 0x9300 │ │ │ │ - b 0x149451c │ │ │ │ - b 0x1499d2c │ │ │ │ + b 0x1494554 │ │ │ │ + b 0x1499d64 │ │ │ │ @ instruction: 0xf1bc2c1c │ │ │ │ @ instruction: 0xf3ce0f01 │ │ │ │ strtmi r4, [ip], #3079 @ 0xc07 │ │ │ │ tstvs lr, r1, lsl #22 │ │ │ │ - b 0x14bd870 │ │ │ │ - b 0x1499960 │ │ │ │ - b 0x14a2148 │ │ │ │ + b 0x14bd8a8 │ │ │ │ + b 0x1499998 │ │ │ │ + b 0x14a2180 │ │ │ │ svclt 0x00082c1c │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf1bcb2a4 │ │ │ │ - b 0x10d492c │ │ │ │ - b 0x14a8d30 │ │ │ │ + b 0x10d4964 │ │ │ │ + b 0x14a8d68 │ │ │ │ svclt 0x00082111 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - ldrbeq pc, [pc, #-1029]! @ 0xd0933 @ │ │ │ │ + ldrbeq pc, [pc, #-1029]! @ 0xd096b @ │ │ │ │ stmdbcs r1, {r5, r8, r9, lr} │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - bl 0xfe9bd768 │ │ │ │ + bl 0xfe9bd7a0 │ │ │ │ stceq 3, cr0, [r9], {12} │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ - b 0x10d9970 │ │ │ │ + b 0x10d99a8 │ │ │ │ stceq 0, cr4, [r9], {1} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r8, #805306380 @ 0x3000000c │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ vshll.u8 , d11, #6 │ │ │ │ - bl 0xfebdbdb8 │ │ │ │ + bl 0xfebdbdf0 │ │ │ │ vmull.u8 q8, d1, d4 │ │ │ │ sbcslt r4, r8, #29360128 @ 0x1c00000 │ │ │ │ - b 0x1493614 │ │ │ │ - blx 0xfed99ddc │ │ │ │ - b 0x18cdbbc │ │ │ │ - b 0x149be24 │ │ │ │ + b 0x149364c │ │ │ │ + blx 0xfed99e14 │ │ │ │ + b 0x18cdbf4 │ │ │ │ + b 0x149be5c │ │ │ │ vsra.u8 d22, d1, #2 │ │ │ │ - bl 0xff123dd8 │ │ │ │ - bl 0xfebe9238 │ │ │ │ - b 0x1493dd8 │ │ │ │ + bl 0xff123e10 │ │ │ │ + bl 0xfebe9270 │ │ │ │ + b 0x1493e10 │ │ │ │ svclt 0x00081353 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ strmi lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ - b 0x18bd868 │ │ │ │ + b 0x18bd8a0 │ │ │ │ @ instruction: 0xf4052c1c │ │ │ │ svclt 0x0008057f │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - beq 0x321a68 │ │ │ │ + beq 0x321aa0 │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd810 │ │ │ │ + bl 0x1bd848 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ - b 0x10dba18 │ │ │ │ + b 0x10dba50 │ │ │ │ svclt 0x00084001 │ │ │ │ stceq 3, cr2, [r9], {3} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd83c │ │ │ │ + bl 0xfe9bd874 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ stmdbcs r1, {r8, r9, sp} │ │ │ │ @@ -197263,76 +197277,76 @@ │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andlt r1, r9, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0x4320eb03 │ │ │ │ @ instruction: 0xf080fa01 │ │ │ │ vmov.i32 , #139 @ 0x0000008b │ │ │ │ - b 0x10d0fac │ │ │ │ + b 0x10d0fe4 │ │ │ │ tstcs r0, r3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ - bl 0x3fd7ac │ │ │ │ - blx 0x11abf04 │ │ │ │ + bl 0x3fd7e4 │ │ │ │ + blx 0x11abf3c │ │ │ │ vcgt.u8 d31, d16, d0 │ │ │ │ vhsub.u8 d18, d0, d7 │ │ │ │ - b 0x14a0eac │ │ │ │ + b 0x14a0ee4 │ │ │ │ vqdmulh.s q8, , d0[7] │ │ │ │ - b 0x1191bb4 │ │ │ │ + b 0x1191bec │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ strbtmi r2, [r2], #-3079 @ 0xfffff3f9 │ │ │ │ tstpmi r7, r1, asr #6 @ p-variant is OBSOLETE │ │ │ │ bicseq r4, r2, r8, lsl #8 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r3, #192, 6 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt r1, r3, #167772160 @ 0xa000000 │ │ │ │ - bl 0xff17d6f0 │ │ │ │ - bne 0x17a0f50 │ │ │ │ + bl 0xff17d728 │ │ │ │ + bne 0x17a0f88 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191c14 │ │ │ │ + b 0x1191c4c │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ sublt fp, r3, #-1610612732 @ 0xa0000004 │ │ │ │ @ instruction: 0x6c20ebcc │ │ │ │ vpmin.u8 d17, d16, d11 │ │ │ │ - b 0x1499714 │ │ │ │ + b 0x149974c │ │ │ │ sha256h.32 q8, q0, q14 │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191c20 │ │ │ │ + b 0x1191c58 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ - bl 0xfe95bf28 │ │ │ │ + bl 0xfe95bf60 │ │ │ │ vhsub.u8 d16, d1, d12 │ │ │ │ - bne 0x10e1330 │ │ │ │ + bne 0x10e1368 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, asr #23 │ │ │ │ @ instruction: 0x4321eb03 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191c80 │ │ │ │ + b 0x1191cb8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0x4321eba3 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191ca0 │ │ │ │ + b 0x1191cd8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r0, r2, #2816 @ 0xb00 │ │ │ │ andsmi lr, r0, r3, lsl #22 │ │ │ │ @ instruction: 0xf181fa12 │ │ │ │ stmdaeq r9, {r6, fp}^ │ │ │ │ @@ -197347,40 +197361,40 @@ │ │ │ │ movwmi pc, #29632 @ 0x73c0 @ │ │ │ │ vmov.i16 q8, #144 @ 0x0090 │ │ │ │ strbtmi r2, [r2], #-519 @ 0xfffffdf9 │ │ │ │ smlabtmi r7, r1, r3, pc @ │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ ldmdaeq r2, {r0, r1, r3, sl, lr}^ │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ - b 0x10d312c │ │ │ │ - b 0x10d8fcc │ │ │ │ + b 0x10d3164 │ │ │ │ + b 0x10d9004 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20f14a │ │ │ │ + blx 0x20f182 │ │ │ │ addlt r0, r3, #2560 @ 0xa00 │ │ │ │ - bl 0xff17da00 │ │ │ │ - bne 0x17a1020 │ │ │ │ + bl 0xff17da38 │ │ │ │ + bne 0x17a1058 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191d24 │ │ │ │ + b 0x1191d5c │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ sbclt fp, r3, #-1610612724 @ 0xa000000c │ │ │ │ @ instruction: 0x6c10ebcc │ │ │ │ @ instruction: 0xf3c01a9b │ │ │ │ - b 0x1499824 │ │ │ │ + b 0x149985c │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191d30 │ │ │ │ + b 0x1191d68 │ │ │ │ vsubw.u8 q11, , d12 │ │ │ │ - bl 0xfe95c038 │ │ │ │ + bl 0xfe95c070 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - bne 0x10e1440 │ │ │ │ + bne 0x10e1478 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -197391,41 +197405,41 @@ │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addlt fp, r3, #-1610612728 @ 0xa0000008 │ │ │ │ andsmi lr, r0, r2, lsl #22 │ │ │ │ tstmi r1, #166912 @ 0x28c00 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191dac │ │ │ │ + b 0x1191de4 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ sbclt fp, fp, #536870924 @ 0x2000000c │ │ │ │ vrshr.u64 d20, d10, #64 │ │ │ │ svclt 0x00942c07 │ │ │ │ - bne 0xff557af8 │ │ │ │ + bne 0xff557b30 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ svclt 0x00984e07 │ │ │ │ vrshr.u64 , q5, #63 │ │ │ │ svclt 0x00882307 │ │ │ │ ldrmi fp, [ip, #722] @ 0x2d2 │ │ │ │ - bl 0xfec00ed4 │ │ │ │ - bl 0xfe9940b4 │ │ │ │ + bl 0xfec00f0c │ │ │ │ + bl 0xfe9940ec │ │ │ │ vmull.u8 q8, d1, d12 │ │ │ │ cdpeq 3, 0, cr4, cr9, cr7, {0} │ │ │ │ - blx 0x18a272c │ │ │ │ + blx 0x18a2764 │ │ │ │ svclt 0x0094fc8c │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vmlaeq.f64 d14, d19, d30 │ │ │ │ svclt 0x00984494 │ │ │ │ - b 0x14bdc30 │ │ │ │ + b 0x14bdc68 │ │ │ │ svclt 0x00886310 │ │ │ │ @ instruction: 0xf28efa5f │ │ │ │ svclt 0x0094428b │ │ │ │ - bne 0x1797bfc │ │ │ │ + bne 0x1797c34 │ │ │ │ andeq lr, ip, r2, lsl #22 │ │ │ │ sbcslt fp, r9, #140, 30 @ 0x230 │ │ │ │ strmi fp, [r8], #-713 @ 0xfffffd37 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -197435,90 +197449,90 @@ │ │ │ │ svceq 0x0002f010 │ │ │ │ @ instruction: 0xf443bf18 │ │ │ │ @ instruction: 0xf010437f │ │ │ │ svclt 0x00180f04 │ │ │ │ cmnpeq pc, #1124073472 @ p-variant is OBSOLETE @ 0x43000000 │ │ │ │ svclt 0x00480700 │ │ │ │ cmnpmi pc, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - b 0xfe121184 │ │ │ │ + b 0xfe1211bc │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28334 │ │ │ │ + bl 0xfec2836c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #11534336 @ 0xb00000 │ │ │ │ movwls r4, #1641 @ 0x669 │ │ │ │ ldmdavs fp, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf0ac0300 │ │ │ │ - blmi 0x38ff80 │ │ │ │ - blls 0x12b1c0 │ │ │ │ + blmi 0x38ffb8 │ │ │ │ + blls 0x12b1f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1d6fb04 │ │ │ │ - svclt 0x0000fb6b │ │ │ │ + svclt 0x0000fb6f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28388 │ │ │ │ + bl 0xfec283c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strbtmi r4, [r9], -fp, lsl #12 │ │ │ │ - blmi 0x435d98 │ │ │ │ + blmi 0x435dd0 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 0, cr15, [r8], #-532 @ 0xfffffdec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x20f33e │ │ │ │ - blx 0x118d926 │ │ │ │ + blx 0x20f376 │ │ │ │ + blx 0x128d95e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec283d8 │ │ │ │ + bl 0xfec28410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmcs pc!, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ @ instruction: 0xf040bfce │ │ │ │ andlt r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ svclt 0x00ca7000 │ │ │ │ - bl 0x1bda3c │ │ │ │ + bl 0x1bda74 │ │ │ │ subseq r0, r2, r2, asr #4 │ │ │ │ - blx 0xdd202 │ │ │ │ - blx 0x18de02 │ │ │ │ + blx 0xdd23a │ │ │ │ + blx 0x18de3a │ │ │ │ @ instruction: 0xf1b3f303 │ │ │ │ - blle 0xffea9008 │ │ │ │ + blle 0xffea9040 │ │ │ │ sbcsvc lr, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf5a01040 │ │ │ │ - blcs 0xae014 │ │ │ │ + blcs 0xae04c │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd08 │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1a13252 │ │ │ │ - svclt 0x0000fb61 │ │ │ │ + svclt 0x0000fb65 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2844c │ │ │ │ + bl 0xfec28484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ ldmdblt sp!, {r4, sp, lr} │ │ │ │ strble r0, [r9], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf04f1892 │ │ │ │ ldrshmi r3, [fp, #-95] @ 0xffffffa1 │ │ │ │ @@ -197528,15 +197542,15 @@ │ │ │ │ addvs pc, r0, pc, asr #32 │ │ │ │ vst4.16 {d16-d19}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0415180 │ │ │ │ @ instruction: 0xf1970101 │ │ │ │ mcrrne 8, 1, pc, r3, cr3 @ │ │ │ │ cmnpmi pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - b 0x119294 │ │ │ │ + b 0x1192cc │ │ │ │ stmiblt sp!, {r0, r1, r6, r7, r8, ip}^ │ │ │ │ stmdaeq fp, {r0, r2, r5, sp, lr}^ │ │ │ │ vst4.16 {d0[3],d1[3],d2[3],d3[3]}, [r3], r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -197564,50 +197578,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mlaeq r0, sp, r8, pc @ │ │ │ │ ldmiblt lr!, {r1, r2, r5, fp, sp, lr} │ │ │ │ svclt 0x0058031f │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ - bl 0x5864fc │ │ │ │ + bl 0x586534 │ │ │ │ ldrmi r0, [r4], r2, lsl #28 │ │ │ │ @ instruction: 0x463e415b │ │ │ │ svccc 0x00014672 │ │ │ │ ldrble r0, [r6, #793]! @ 0x319 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - bl 0x7e2ba0 │ │ │ │ + bl 0x7e2bd8 │ │ │ │ eorvs r0, r6, ip, lsl #24 │ │ │ │ tsteq r1, r3, asr #22 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ andeq pc, r1, #6 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ rsble r2, r2, r0, lsl #20 │ │ │ │ orrcs pc, r9, r3, asr #7 │ │ │ │ vst4.16 {d16-d19}, [r1], r9 │ │ │ │ @ instruction: 0xf0416100 │ │ │ │ - b 0x1491768 │ │ │ │ + b 0x14917a0 │ │ │ │ vst2. {d23-d24}, [pc :128], r1 │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf04f37ff │ │ │ │ movwcc r0, #7807 @ 0x1e7f │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbeq r3, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d12, d3 │ │ │ │ stmdbeq r2, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs pc, r9, #1024 @ 0x400 │ │ │ │ stmdbeq r1, {r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addmi r4, r7, #1241513984 @ 0x4a000000 │ │ │ │ andeq lr, r2, #129024 @ 0x1f800 │ │ │ │ - b 0x14c5f4c │ │ │ │ + b 0x14c5f84 │ │ │ │ stmiane r9, {r2, r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x11134d0 │ │ │ │ - b 0x14adae0 │ │ │ │ + b 0x1113508 │ │ │ │ + b 0x14adb18 │ │ │ │ @ instruction: 0xf5b10c6c │ │ │ │ @ instruction: 0xf14c5380 │ │ │ │ @ instruction: 0xf5b33cff │ │ │ │ @ instruction: 0xf17c5f80 │ │ │ │ eorsle r0, r8, #0, 24 │ │ │ │ @ instruction: 0xf3c11bad │ │ │ │ andcs r0, r0, fp, lsl #2 │ │ │ │ @@ -197617,15 +197631,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ tstlt sl, #248, 6 @ 0xe0000003 │ │ │ │ movtcc pc, #25539 @ 0x63c3 @ │ │ │ │ addeq pc, r0, r3, lsl #1 │ │ │ │ @ instruction: 0xf7ff1bad │ │ │ │ sbclt pc, r1, #3824 @ 0xef0 │ │ │ │ - bl 0x2193f8 │ │ │ │ + bl 0x219430 │ │ │ │ movweq r7, #38357 @ 0x95d5 │ │ │ │ eorvs r1, r5, sp, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -197634,90 +197648,90 @@ │ │ │ │ vst2.8 {d2[2],d3[2]}, [r1], sl │ │ │ │ @ instruction: 0xf0216100 │ │ │ │ tstcc r1, r1, lsl #2 │ │ │ │ ldr r0, [sl, r9, asr #32] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ addvc pc, r0, r3, lsl #9 │ │ │ │ @ instruction: 0xf645e7da │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ - blmi 0x151500 │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ + blmi 0x151538 │ │ │ │ rsbcc pc, lr, #64, 4 │ │ │ │ - blx 0x178dad4 │ │ │ │ - eorseq ip, r3, r0, ror #25 │ │ │ │ + blx 0x188db0c │ │ │ │ + ldrshteq ip, [r3], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2865c │ │ │ │ + bl 0xfec28694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x460e4b36 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7690300 │ │ │ │ - vmov.i8 d31, #141 @ 0x8d │ │ │ │ + vmull.p8 , d0, d1 │ │ │ │ movwls r5, #9159 @ 0x23c7 │ │ │ │ movwmi pc, #32 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ stmdale pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} @ │ │ │ │ svceq 0x00c0b32b │ │ │ │ @ instruction: 0xf1b3d139 │ │ │ │ @ instruction: 0xd0104fff │ │ │ │ @ instruction: 0xf3c40762 │ │ │ │ vst2. {d16-d19}, [pc :64], r3 │ │ │ │ stmdage r2, {r1, r2, r3, r4, r5, r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ stmdals r2, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00005c0 │ │ │ │ @ instruction: 0xb32540ff │ │ │ │ - b 0x10d3cd8 │ │ │ │ - blmi 0x9597bc │ │ │ │ - blls 0x1ab524 │ │ │ │ + b 0x10d3d10 │ │ │ │ + blmi 0x9597f4 │ │ │ │ + blls 0x1ab55c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andmi pc, r0, r0 │ │ │ │ rscsmi pc, pc, r0, asr #32 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e68033 │ │ │ │ @ instruction: 0xf7524631 │ │ │ │ - stmiblt r8, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc 0xda2d74 │ │ │ │ + stmiblt r8, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + blvc 0xda2dac │ │ │ │ sbcsle r2, lr, r0, lsl #22 │ │ │ │ - bleq 0x349518 │ │ │ │ + bleq 0x349550 │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ ldmdahi r3!, {r0, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - blmi 0x4315d8 │ │ │ │ - blls 0x1ab578 │ │ │ │ + blmi 0x431610 │ │ │ │ + blls 0x1ab5b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 7, cr15, [sl], {105} @ 0x69 │ │ │ │ + bllt 0xffc8f300 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - bcs 0xf15fc │ │ │ │ + bcs 0xf1634 │ │ │ │ ldrtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7694620 │ │ │ │ - ldrb pc, [sl, r5, ror #25] @ │ │ │ │ - @ instruction: 0xf988f1d6 │ │ │ │ + ldrb pc, [sl, r9, asr #25] @ │ │ │ │ + @ instruction: 0xf98cf1d6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r0, asr fp │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 7, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ + stc2 7, cr15, [r8, #420] @ 0x1a4 │ │ │ │ movwmi pc, #32 @ │ │ │ │ strbpl pc, [r7, #960] @ 0x3c0 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ strls r4, [r2, #-4095] @ 0xfffff001 │ │ │ │ svclt 0x0008d846 │ │ │ │ strmi pc, [r0], #-0 │ │ │ │ tstlt r3, #17 │ │ │ │ @@ -197725,77 +197739,77 @@ │ │ │ │ eormi r7, r3, r0, ror #7 │ │ │ │ subsle r2, fp, r0, lsl #22 │ │ │ │ strmi pc, [r0], -r4 │ │ │ │ stmdble r1!, {r2, r3, r4, r5, r6, r7, r8, sl, fp, sp} │ │ │ │ mvnslt r7, fp, ror sl │ │ │ │ @ instruction: 0x4634883b │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0xff1694 │ │ │ │ - blls 0x1ab614 │ │ │ │ + blmi 0xff16cc │ │ │ │ + blls 0x1ab64c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd15d4 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd160c @ │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e4803b │ │ │ │ bicseq pc, r3, #196, 6 @ 0x10000003 │ │ │ │ mvnscs r0, r2, ror #14 │ │ │ │ @ instruction: 0xf8cda802 │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ - blls 0x190e9c │ │ │ │ - b 0x10d52f4 │ │ │ │ + blls 0x190ed4 │ │ │ │ + b 0x10d532c │ │ │ │ ldrbeq r0, [fp, #193] @ 0xc1 │ │ │ │ mvnsmi pc, #3 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ - b 0xfe0e22d0 │ │ │ │ + b 0xfe0e2308 │ │ │ │ strb r0, [lr, r3, lsl #8] │ │ │ │ @ instruction: 0xf7524639 │ │ │ │ - @ instruction: 0xb1b8f839 │ │ │ │ + @ instruction: 0xb1b8f81d │ │ │ │ ldmdahi fp!, {r1, r3, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, fp, lsr r0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r9, lsr #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76941f0 │ │ │ │ - strtmi fp, [r0], -r1, lsl #23 │ │ │ │ + strtmi fp, [r0], -r5, ror #22 │ │ │ │ @ instruction: 0xf7694639 │ │ │ │ - strmi pc, [r4], -r3, ror #24 │ │ │ │ - blcs 0xf0330 │ │ │ │ + strmi pc, [r4], -r7, asr #24 │ │ │ │ + blcs 0xf0368 │ │ │ │ strb sp, [r9, pc, lsr #1]! │ │ │ │ svceq 0x00e1883b │ │ │ │ @ instruction: 0xf04378ba │ │ │ │ eorshi r0, fp, r4, lsl r3 │ │ │ │ ldmdale r4, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ - beq 0x152674 │ │ │ │ + beq 0x1526ac │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b121 │ │ │ │ @ instruction: 0xf0444400 │ │ │ │ @ instruction: 0xe79a44ff │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmnpvc pc, #208666624 @ p-variant is OBSOLETE @ 0xc700000 │ │ │ │ ldreq pc, [lr], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf1d6e793 │ │ │ │ - andcs pc, r0, r7, ror #17 │ │ │ │ - teqpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, ror #17 │ │ │ │ + cmppmi r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addscs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xff02f169 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq ip, r3, r0, lsl #26 │ │ │ │ + eorseq ip, r3, r8, lsl sp │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -197871,26 +197885,26 @@ │ │ │ │ @ instruction: 0xf8a03f9e │ │ │ │ @ instruction: 0xf8a03fd4 │ │ │ │ @ instruction: 0xf8a03fe6 │ │ │ │ @ instruction: 0xf8a03fb0 │ │ │ │ andcs r3, r0, r2, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec289f0 │ │ │ │ + bl 0xfec28a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [r4], -r0, lsl #30 │ │ │ │ andsmi r4, sl, fp, asr #32 │ │ │ │ svceq 0x0040f412 │ │ │ │ vmov.i32 d29, #150 @ 0x00000096 │ │ │ │ - blcc 0x126610 │ │ │ │ + blcc 0x126648 │ │ │ │ svclt 0x008f2b02 │ │ │ │ @ instruction: 0xf64c2300 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ - bl 0xd18e8 │ │ │ │ + vmla.i d20, d16, d0[4] │ │ │ │ + bl 0xd1920 │ │ │ │ svclt 0x00980083 │ │ │ │ umaalcc pc, r8, r0, r8 @ │ │ │ │ svccc 0x006af884 │ │ │ │ svccc 0x007cf884 │ │ │ │ svccc 0x008ef884 │ │ │ │ svccc 0x00a0f884 │ │ │ │ ldrle r0, [r1, #-789] @ 0xfffffceb │ │ │ │ @@ -197924,15 +197938,15 @@ │ │ │ │ vmla.i , , d3[4] │ │ │ │ @ instruction: 0xf8846040 │ │ │ │ @ instruction: 0xf8840f74 │ │ │ │ @ instruction: 0xf8840f86 │ │ │ │ @ instruction: 0xf8840f98 │ │ │ │ @ instruction: 0xf8840faa │ │ │ │ @ instruction: 0xf8840fbc │ │ │ │ - bcs 0xd57fc │ │ │ │ + bcs 0xd5834 │ │ │ │ @ instruction: 0x078bd05d │ │ │ │ movwcs sp, #1365 @ 0x555 │ │ │ │ sbccs r2, r0, #1073741856 @ 0x40000020 │ │ │ │ andmi pc, r3, r2, asr #4 │ │ │ │ svccc 0x0082f884 │ │ │ │ svccc 0x0084f884 │ │ │ │ svceq 0x007ff8a4 │ │ │ │ @@ -197967,1324 +197981,1324 @@ │ │ │ │ svcne 0x0098f884 │ │ │ │ svcne 0x00aaf884 │ │ │ │ svcne 0x00bcf884 │ │ │ │ svcne 0x00cef884 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x100e50 │ │ │ │ + bcs 0x100e88 │ │ │ │ streq sp, [fp, r4, asr #1] │ │ │ │ movwcs sp, #5289 @ 0x14a9 │ │ │ │ subcs r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ andcs pc, r1, r5, asr #4 │ │ │ │ - blcs 0x10b824 │ │ │ │ + blcs 0x10b85c │ │ │ │ @ instruction: 0x2000d1ba │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28b9c │ │ │ │ + bl 0xfec28bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, r9, lsl r8 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf751b280 │ │ │ │ + strdcs pc, [r0, -sp] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmdalt r6, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmdblt r8, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00faf751 │ │ │ │ + ldmlt ip!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28bcc │ │ │ │ + bl 0xfec28c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, r5, lsl #16 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf751b280 │ │ │ │ + smlattcs r0, r9, pc, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmlt r0, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r4!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r4!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28bfc │ │ │ │ + bl 0xfec28c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, r5, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + smlattcs r0, r9, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x00e4f752 │ │ │ │ - stmdalt r0!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00c8f752 │ │ │ │ + stmdalt r4, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c2c │ │ │ │ + bl 0xfec28c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf75cb280 │ │ │ │ - tstpcs r0, r9, asr #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, lsr #18 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmiblt r4!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x68f7c4 │ │ │ │ + stmiblt r8, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt sl!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c5c │ │ │ │ + bl 0xfec28c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, sp, ror sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, ror #20 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xfed8f818 │ │ │ │ - bllt 0x70f81c │ │ │ │ + blt 0xfe68f850 │ │ │ │ + blt 0xf854 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c8c │ │ │ │ + bl 0xfec28cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r5, asr sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, lsr sl @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xfe38f848 │ │ │ │ - blt 0xfeb0f84c │ │ │ │ + blt 0x1c8f880 │ │ │ │ + blt 0xfe40f884 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cbc │ │ │ │ + bl 0xfec28cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r1, asr sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsr sl @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xfe28f878 │ │ │ │ - blt 0x8f87c │ │ │ │ + blt 0x1b8f8b0 │ │ │ │ + blt 0xff98f8b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cec │ │ │ │ + bl 0xfec28d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r9, lsr #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, lsl #20 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x188f8a8 │ │ │ │ - blt 0xfe48f8ac │ │ │ │ + blt 0x118f8e0 │ │ │ │ + blt 0x1d8f8e4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d1c │ │ │ │ + bl 0xfec28d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - blx 0x80f8c6 │ │ │ │ + blx 0x10f8fe │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - mrrclt 7, 6, pc, r6, cr7 @ │ │ │ │ - ldclt 7, cr15, [r2], {103} @ 0x67 │ │ │ │ + ldclt 7, cr15, [sl], #-412 @ 0xfffffe64 │ │ │ │ + ldcllt 7, cr15, [r6], #-412 @ 0xfffffe64 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d48 │ │ │ │ + bl 0xfec28d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, r7, asr #29 │ │ │ │ + andcc pc, r1, fp, lsr #29 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - bicmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d0e4 │ │ │ │ + b 0xfe16d11c │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ - blmi 0x19205c │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + blmi 0x192094 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fc77 │ │ │ │ - eorseq ip, r3, ip, lsr #26 │ │ │ │ + eorseq ip, r3, r4, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28dbc │ │ │ │ + bl 0xfec28df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, r9, lsl #29 │ │ │ │ + andcc pc, r1, sp, ror #28 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - bicmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d158 │ │ │ │ + b 0xfe16d190 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ - blmi 0x1920d0 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + blmi 0x192108 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fc3d │ │ │ │ - eorseq ip, r3, ip, lsr #26 │ │ │ │ + eorseq ip, r3, r4, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28e30 │ │ │ │ + bl 0xfec28e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, r3, lsl #29 │ │ │ │ + andcc pc, r1, r7, ror #28 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - bicmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d1c8 │ │ │ │ + b 0xfe16d200 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ - blmi 0x192140 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + blmi 0x192178 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fc05 │ │ │ │ - eorseq ip, r3, ip, lsr #26 │ │ │ │ + eorseq ip, r3, r4, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28ea0 │ │ │ │ + bl 0xfec28ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, r1, lsr #28 │ │ │ │ + andcc pc, r1, r5, lsl #28 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - bicmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d238 │ │ │ │ + b 0xfe16d270 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ - blmi 0x1921b0 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + blmi 0x1921e8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fbcd │ │ │ │ - eorseq ip, r3, ip, lsr #26 │ │ │ │ + eorseq ip, r3, r4, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28f10 │ │ │ │ + bl 0xfec28f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - cdp2 7, 8, cr15, cr8, cr6, {3} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64cd819 │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ - bl 0x192a00 │ │ │ │ + vqdmlal.s q10, d16, d0[4] │ │ │ │ + bl 0x192a38 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - teqpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ - blx 0xfe60e31a │ │ │ │ - eorseq ip, r3, ip, lsr #26 │ │ │ │ + blx 0xfe60e352 │ │ │ │ + eorseq ip, r3, r4, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28f80 │ │ │ │ + bl 0xfec28fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr6, {3} │ │ │ │ + stc2l 7, cr15, [r8, #408]! @ 0x198 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64cd819 │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ - bl 0x192a70 │ │ │ │ + vqdmlal.s q10, d16, d0[4] │ │ │ │ + bl 0x192aa8 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - teqpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ - blx 0x180e38a │ │ │ │ - eorseq ip, r3, ip, lsr #26 │ │ │ │ + blx 0x180e3c2 │ │ │ │ + eorseq ip, r3, r4, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28ff0 │ │ │ │ + bl 0xfec29028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7630ff8 │ │ │ │ - smlattcs r0, fp, sp, pc @ │ │ │ │ + smlabtcs r0, pc, sp, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bba1 │ │ │ │ + svclt 0x0000bb85 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bfe3 │ │ │ │ - stmdalt r4, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x0000bfc7 │ │ │ │ + svclt 0x00e8f763 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrrclt 7, 6, pc, r6, cr0 @ │ │ │ │ + ldclt 7, cr15, [sl], #-384 @ 0xfffffe80 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmialt r4!, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xff30fc38 │ │ │ │ + stmlt r8, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xfec0fc70 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7604010 │ │ │ │ - svclt 0x0000bd07 │ │ │ │ + svclt 0x0000bceb │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614010 │ │ │ │ - svclt 0x0000b953 │ │ │ │ + svclt 0x0000b937 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29120 │ │ │ │ + bl 0xfec29158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7640ff8 │ │ │ │ - strdcs pc, [r0, -pc] │ │ │ │ + smlattcs r0, r3, pc, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000baeb │ │ │ │ + svclt 0x0000bacf │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000be0f │ │ │ │ - blt 0x108fd20 │ │ │ │ + svclt 0x0000bdf3 │ │ │ │ + blt 0x98fd58 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bllt 0xfe48fd38 │ │ │ │ + bllt 0x1d8fd70 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdplt 7, 11, cr15, cr12, cr2, {3} │ │ │ │ - stcllt 7, cr15, [r4], #-404 @ 0xfffffe6c │ │ │ │ + cdplt 7, 10, cr15, cr0, cr2, {3} │ │ │ │ + mcrrlt 7, 6, pc, r8, cr5 @ │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bc2d │ │ │ │ + svclt 0x0000bc11 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bf57 │ │ │ │ - bllt 0xff60fdc4 │ │ │ │ - mrrclt 7, 5, pc, lr, cr14 @ │ │ │ │ + svclt 0x0000bf3b │ │ │ │ + bllt 0xfef0fdfc │ │ │ │ + mcrrlt 7, 5, pc, r2, cr14 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29258 │ │ │ │ + bl 0xfec29290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf75e0ff8 │ │ │ │ - tstpcs r0, sp, ror #26 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, asr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29278 │ │ │ │ + bl 0xfec292b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46154611 │ │ │ │ - ldc2l 7, cr15, [sl, #-376] @ 0xfffffe88 │ │ │ │ + ldc2 7, cr15, [lr, #-376]! @ 0xfffffe88 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ adclt r4, r4, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 7, cr15, [r4, #-376] @ 0xfffffe88 │ │ │ │ + ldc2 7, cr15, [r8, #-376]! @ 0xfffffe88 │ │ │ │ andmi lr, r0, r4, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf764461a │ │ │ │ - svclt 0x0000b8c5 │ │ │ │ + svclt 0x0000b8a9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec292bc │ │ │ │ + bl 0xfec292f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76470a3 │ │ │ │ - strhtvc pc, [r5], r3 @ │ │ │ │ + umlalvc pc, r5, r7, r8 @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec292f0 │ │ │ │ + bl 0xfec29328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e2397c │ │ │ │ + bl 0x1e239b4 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - strbne pc, [r1, r1, ror #30] @ │ │ │ │ + strbne pc, [r1, r5, asr #30] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2934c │ │ │ │ + bl 0xfec29384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e239d8 │ │ │ │ + bl 0x1e23a10 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - @ instruction: 0x17c1ff33 │ │ │ │ + bfine pc, r7, (invalid: 30:1) @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bfc3 │ │ │ │ + svclt 0x0000bfa7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec293b4 │ │ │ │ + bl 0xfec293ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xffb2f763 │ │ │ │ + @ instruction: 0xff96f763 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec293e4 │ │ │ │ + bl 0xfec2941c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23a70 │ │ │ │ + bl 0x1e23aa8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - @ instruction: 0x17c1ff37 │ │ │ │ + bfine pc, fp, (invalid: 30:1) @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29440 │ │ │ │ + bl 0xfec29478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23acc │ │ │ │ + bl 0x1e23b04 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - strbne pc, [r1, r9, lsl #30] @ │ │ │ │ + strbne pc, [r1, sp, ror #29] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000bec5 │ │ │ │ + svclt 0x0000bea9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec294a4 │ │ │ │ + bl 0xfec294dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e4c8 │ │ │ │ + bl 0x207e500 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - @ instruction: 0xff24f75f │ │ │ │ + @ instruction: 0xff08f75f │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf765461a │ │ │ │ - svclt 0x0000ba05 │ │ │ │ + svclt 0x0000b9e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29508 │ │ │ │ + bl 0xfec29540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76570a3 │ │ │ │ - strdvc pc, [r5], r3 @ │ │ │ │ + ldrdvc pc, [r5], r7 @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2953c │ │ │ │ + bl 0xfec29574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23bc8 │ │ │ │ + bl 0x1e23c00 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, pc, asr lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r3, asr #28 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29598 │ │ │ │ + bl 0xfec295d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23c24 │ │ │ │ + bl 0x1e23c5c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - tstpcs r0, r1, lsr lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsl lr @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7654249 │ │ │ │ - svclt 0x0000b91f │ │ │ │ + svclt 0x0000b903 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29600 │ │ │ │ + bl 0xfec29638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xf90ef765 │ │ │ │ + @ instruction: 0xf8f2f765 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29630 │ │ │ │ + bl 0xfec29668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23cbc │ │ │ │ + bl 0x1e23cf4 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, sp, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, lsl lr @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2968c │ │ │ │ + bl 0xfec296c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23d18 │ │ │ │ + bl 0x1e23d50 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - strdcs pc, [r0, -pc] │ │ │ │ + smlattcs r0, r3, sp, pc @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7654252 │ │ │ │ - svclt 0x0000b839 │ │ │ │ + svclt 0x0000b81d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec296f0 │ │ │ │ + bl 0xfec29728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e714 │ │ │ │ + bl 0x207e74c │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - cdp2 7, 1, cr15, cr4, cr1, {3} │ │ │ │ + ldc2l 7, cr15, [r8, #388]! @ 0x184 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - ldclt 7, cr15, [r2], {99} @ 0x63 │ │ │ │ + bllt 0xffe9030c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29750 │ │ │ │ + bl 0xfec29788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf763b200 │ │ │ │ - adcvc pc, r5, r3, lsl #24 │ │ │ │ + adcvc pc, r5, r7, ror #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29780 │ │ │ │ + bl 0xfec297b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f2103 │ │ │ │ - tstpcs r0, r9, lsr #24 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, lsl #24 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec297c8 │ │ │ │ + bl 0xfec29800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f7899 │ │ │ │ - tstpcs r0, r5, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + smlattcs r0, r9, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bba9 │ │ │ │ + svclt 0x0000bb8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29818 │ │ │ │ + bl 0xfec29850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - blx 0xfe7903ba │ │ │ │ + blx 0x20903f2 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - stclt 7, cr15, [r0], #-380 @ 0xfffffe84 │ │ │ │ + stclt 7, cr15, [r4], {95} @ 0x5f │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - stclt 7, cr15, [sl], {95} @ 0x5f │ │ │ │ + bllt 0xffc90434 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000badd │ │ │ │ + svclt 0x0000bac1 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - mcrrlt 7, 5, pc, r4, cr15 @ │ │ │ │ + stclt 7, cr15, [r8], #-380 @ 0xfffffe84 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - ldcllt 7, cr15, [r4, #400] @ 0x190 │ │ │ │ + ldclt 7, cr15, [r8, #400]! @ 0x190 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec298dc │ │ │ │ + bl 0xfec29914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - adcvc pc, r5, r5, asr #27 │ │ │ │ + adcvc pc, r5, r9, lsr #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2990c │ │ │ │ + bl 0xfec29944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7612103 │ │ │ │ - @ instruction: 0x2100fb9f │ │ │ │ + smlabbcs r0, r3, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29954 │ │ │ │ + bl 0xfec2998c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7617899 │ │ │ │ - tstpcs r0, fp, ror fp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, pc, asr fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7644249 │ │ │ │ - svclt 0x0000bd0b │ │ │ │ + svclt 0x0000bcef │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec299a4 │ │ │ │ + bl 0xfec299dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - ldc2l 7, cr15, [ip], #400 @ 0x190 │ │ │ │ + stc2l 7, cr15, [r0], #400 @ 0x190 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - bllt 0xfe490564 │ │ │ │ + bllt 0x1d9059c │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0x1f10590 │ │ │ │ + bllt 0x18105c8 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7644252 │ │ │ │ - svclt 0x0000bc57 │ │ │ │ + svclt 0x0000bc3b │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xfeb905c4 │ │ │ │ + bllt 0xfe4905fc │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29a60 │ │ │ │ + bl 0xfec29a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - smlabtcs r0, r5, pc, pc @ │ │ │ │ + smlatbcs r0, r9, pc, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29a88 │ │ │ │ + bl 0xfec29ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - adcvc pc, r5, sp, lsr #31 │ │ │ │ + umlalvc pc, r5, r1, pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ab8 │ │ │ │ + bl 0xfec29af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf994f75f │ │ │ │ + @ instruction: 0xf978f75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b04 │ │ │ │ + bl 0xfec29b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf96ef75f │ │ │ │ + @ instruction: 0xf952f75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b50 │ │ │ │ + bl 0xfec29b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - cdp2 7, 13, cr15, cr0, cr2, {3} │ │ │ │ + cdp2 7, 11, cr15, cr4, cr2, {3} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29b74 │ │ │ │ + bl 0xfec29bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr2, {3} │ │ │ │ + cdp2 7, 9, cr15, cr14, cr2, {3} │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r3, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r3, r4, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29bfc │ │ │ │ + bl 0xfec29c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - ldc2l 7, cr15, [lr, #392]! @ 0x188 │ │ │ │ + stc2l 7, cr15, [r2, #392]! @ 0x188 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r3, r7, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29c4c │ │ │ │ + bl 0xfec29c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - @ instruction: 0x2100f9b5 │ │ │ │ + @ instruction: 0x2100f999 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29c74 │ │ │ │ + bl 0xfec29cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - umlalvc pc, r5, sp, r9 @ │ │ │ │ + adcvc pc, r5, r1, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ca4 │ │ │ │ + bl 0xfec29cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf8f2f761 │ │ │ │ + @ instruction: 0xf8d6f761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29cf0 │ │ │ │ + bl 0xfec29d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf8ccf761 │ │ │ │ + @ instruction: 0xf8b0f761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29d3c │ │ │ │ + bl 0xfec29d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf8e2f764 │ │ │ │ + @ instruction: 0xf8c6f764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29d60 │ │ │ │ + bl 0xfec29d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - @ instruction: 0xf8ccf764 │ │ │ │ + @ instruction: 0xf8b0f764 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r3, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r3, r4, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29de8 │ │ │ │ + bl 0xfec29e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf828f764 │ │ │ │ + @ instruction: 0xf80cf764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r2, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r6, r7, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e38 │ │ │ │ + bl 0xfec29e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0x17909dc │ │ │ │ + blx 0x1090a14 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e90 │ │ │ │ + bl 0xfec29ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0x1210a3c │ │ │ │ + blx 0xb10a74 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addvc r7, r8, fp, lsl #17 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29ef4 │ │ │ │ + bl 0xfec29f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ addlt r0, r0, #1196032 @ 0x124000 │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - mcrr2 7, 5, pc, r0, cr13 @ │ │ │ │ + stc2 7, cr15, [r4], #-372 @ 0xfffffe8c │ │ │ │ smlattcs r0, r5, r2, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f2c │ │ │ │ + bl 0xfec29f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - bvc 0x1a15264 │ │ │ │ + bvc 0x1a1529c │ │ │ │ @ instruction: 0xf75d7263 │ │ │ │ - rsbvc pc, r5, #61184 @ 0xef00 │ │ │ │ + rsbvc pc, r5, #54016 @ 0xd300 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f60 │ │ │ │ + bl 0xfec29f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbeq r9, {r7, r9, ip, sp, pc}^ │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - stc2l 7, cr15, [lr], #-372 @ 0xfffffe8c │ │ │ │ + mrrc2 7, 5, pc, r2, cr13 @ │ │ │ │ andcs r7, r0, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f94 │ │ │ │ + bl 0xfec29fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ rsbvc r7, r3, #413696 @ 0x65000 │ │ │ │ @ instruction: 0xf75d4623 │ │ │ │ - rsbvc pc, r5, #4416 @ 0x1140 │ │ │ │ + rsbvc pc, r5, #2624 @ 0xa40 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29fc8 │ │ │ │ + bl 0xfec2a000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1456d50 │ │ │ │ + blmi 0x1456d88 │ │ │ │ addlt fp, r0, #132 @ 0x84 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - vld2.16 {d15,d17}, [r0]! │ │ │ │ + vld2.8 {d15,d17}, [r0 :256], r1 │ │ │ │ vsubl.u8 q10, d0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #7 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ mcrrle 3, 0, r9, r5, cr2 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ @ instruction: 0xf400bf08 │ │ │ │ @@ -199314,292 +199328,292 @@ │ │ │ │ stmdage r2, {r0, r2, r3, r4, r8, sp} │ │ │ │ andls r0, r0, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf9eef7fe │ │ │ │ mvnseq r9, #2048 @ 0x800 │ │ │ │ strcs pc, [r9], #961 @ 0x3c1 │ │ │ │ orrcs lr, r3, #548864 @ 0x86000 │ │ │ │ mvnsmi pc, #50331648 @ 0x3000000 │ │ │ │ - b 0xfe1e3048 │ │ │ │ + b 0xfe1e3080 │ │ │ │ ldrb r0, [r1, r3] │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - orrlt pc, r0, r5, lsl #23 │ │ │ │ + orrlt pc, r0, r9, ror #22 │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xb12a802b │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - strmi pc, [r4], -r3, lsr #30 │ │ │ │ + strmi pc, [r4], -r7, lsl #30 │ │ │ │ strb r4, [r1, r0, lsr #12] │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf804f768 │ │ │ │ - blvc 0xba46bc │ │ │ │ + @ instruction: 0xffe8f767 │ │ │ │ + blvc 0xba46f4 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldr r4, [r7, r0, lsr #12]! │ │ │ │ @ instruction: 0xf006882b │ │ │ │ stmiavc sl!, {r0, r9, sl} │ │ │ │ tstpeq r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x1b2f70 │ │ │ │ + bcs 0x1b2fa8 │ │ │ │ ldm pc, {r2, r4, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5], #-2 │ │ │ │ @ instruction: 0xf0860a02 │ │ │ │ @ instruction: 0xb1260601 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ vst1.32 {d14}, [r4 :128], r2 │ │ │ │ vst3.8 {d20-d22}, [r4], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe79b007f │ │ │ │ - ldc2 1, cr15, [r0], #848 @ 0x350 │ │ │ │ + ldc2 1, cr15, [r4], #848 @ 0x350 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ - blmi 0x1d33b4 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + blmi 0x1d33ec │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168229a │ │ │ │ svclt 0x0000facb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq ip, r3, r0, lsl #26 │ │ │ │ + eorseq ip, r3, r8, lsl sp │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000bb17 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, asr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - @ instruction: 0xf04ff8d1 │ │ │ │ + @ instruction: 0xf04ff8b5 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ vrshr.u64 , q8, #63 │ │ │ │ strmi r5, [ip], -sl, lsl #14 │ │ │ │ - bl 0x1d64770 │ │ │ │ + bl 0x1d647a8 │ │ │ │ strls r0, [r2, -r3, lsl #28] │ │ │ │ addsmi sp, r3, #1207959553 @ 0x48000001 │ │ │ │ strbmi fp, [r0, #-3848]! @ 0xfffff0f8 │ │ │ │ strbtmi fp, [r5], -r4, lsl #30 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ @ instruction: 0x432bd015 │ │ │ │ movwcs sp, #37 @ 0x25 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ - blcs 0xe300c │ │ │ │ + blcs 0xe3044 │ │ │ │ vhadd.s8 , q0, q10 │ │ │ │ @ instruction: 0xf00473fc │ │ │ │ addsmi r4, pc, #0, 16 │ │ │ │ - bvc 0x1dca424 │ │ │ │ + bvc 0x1dca45c │ │ │ │ ldmdahi r3!, {r0, r1, r3, r4, r8, r9, ip, sp, pc} │ │ │ │ strbmi r4, [r4], -r5, ror #12 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0x117306c │ │ │ │ - blls 0x1ad00c │ │ │ │ + blmi 0x11730a4 │ │ │ │ + blls 0x1ad044 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd2fcc @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd3004 @ │ │ │ │ @ instruction: 0xf0434665 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, r3, r0, ror #9 │ │ │ │ strtmi lr, [sl], -r1, ror #15 │ │ │ │ tstpeq r3, #196, 6 @ p-variant is OBSOLETE @ 0x10000003 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf7fe71fd │ │ │ │ - bls 0x19149c │ │ │ │ + bls 0x1914d4 │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ vrsra.u64 , q8, #63 │ │ │ │ @ instruction: 0x46050413 │ │ │ │ movwpl lr, #10755 @ 0x2a03 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xe7ca405c │ │ │ │ @ instruction: 0xf7504632 │ │ │ │ - @ instruction: 0xb1c8fb9f │ │ │ │ + biclt pc, r8, r3, lsl #23 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, r3, lsr r0 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4630d130 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [r8], -sp, lsr #29 │ │ │ │ + @ instruction: 0x4628be91 │ │ │ │ ldrtmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff8cf767 │ │ │ │ + @ instruction: 0xff70f767 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blcs 0xf1d14 │ │ │ │ + blcs 0xf1d4c │ │ │ │ strb sp, [r7, r9, lsr #1]! │ │ │ │ svceq 0x00e18833 │ │ │ │ @ instruction: 0xf04378b2 │ │ │ │ eorshi r0, r3, r4, lsl r3 │ │ │ │ ldmdale r9, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 4, cr0, [r2, #-20] @ 0xffffffec │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b139 │ │ │ │ strcs r4, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd3074 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd30ac @ │ │ │ │ strbteq pc, [r0], #1092 @ 0x444 @ │ │ │ │ @ instruction: 0xf64fe791 │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ @ instruction: 0xf04f73ef │ │ │ │ vqrshl.u32 , , │ │ │ │ usada8 r8, lr, r4, r0 │ │ │ │ - blx 0xff90f7e2 │ │ │ │ + blx 0xffa0f81a │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ - blmi 0x1d3554 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + blmi 0x1d358c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168229a │ │ │ │ svclt 0x0000f9fb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq ip, r3, r0, lsl #26 │ │ │ │ + eorseq ip, r3, r8, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a2b8 │ │ │ │ + bl 0xfec2a2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xe17040 │ │ │ │ + blmi 0xe17078 │ │ │ │ addlt fp, r0, #133 @ 0x85 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf420ffd5 │ │ │ │ + @ instruction: 0xf420ffb9 │ │ │ │ vsubw.u8 q10, q0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #5 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ ldcle 2, cr9, [r3], #-8 │ │ │ │ movweq pc, #58304 @ 0xe3c0 @ │ │ │ │ vbic.i32 d27, #35584 @ 0x00008b00 │ │ │ │ - bcs 0xdfc2c │ │ │ │ + bcs 0xdfc64 │ │ │ │ @ instruction: 0xf5b3d13c │ │ │ │ svclt 0x00084ff8 │ │ │ │ andle r4, lr, r0, lsl r6 │ │ │ │ movweq pc, #37828 @ 0x93c4 @ │ │ │ │ stmdage r2, {r2, r3, r5, r8, sp} │ │ │ │ addseq r9, fp, #0, 4 │ │ │ │ @ instruction: 0xf8f8f7fe │ │ │ │ - bleq 0x339118 │ │ │ │ + bleq 0x339150 │ │ │ │ vst1.32 {d0-d3}, [r0], r0 │ │ │ │ - b 0x10e34f8 │ │ │ │ - blmi 0x853320 │ │ │ │ - blls 0x1ad188 │ │ │ │ + b 0x10e3530 │ │ │ │ + blmi 0x853358 │ │ │ │ + blls 0x1ad1c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdahi fp!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r0], #-1024 @ 0xfffffc00 │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ strb r8, [r6, fp, lsr #32]! │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - biclt pc, r0, pc, lsl sl @ │ │ │ │ + biclt pc, r0, r3, lsl #20 │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt sl, fp, lsr #32 │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604fdbd │ │ │ │ + strmi pc, [r4], -r1, lsr #27 │ │ │ │ ldrb r4, [r6, r0, lsr #12] │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf767802b │ │ │ │ - @ instruction: 0xe7cefdb3 │ │ │ │ + bfi pc, r7, (invalid: 27:14) @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr7, {3} │ │ │ │ - blvc 0xba4998 │ │ │ │ + cdp2 7, 7, cr15, cr10, cr7, {3} │ │ │ │ + blvc 0xba49d0 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strb r4, [r4, r0, lsr #12] │ │ │ │ - blx 0x188f8e6 │ │ │ │ + blx 0x198f91e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b95b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b957 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, lsr fp │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf04fff8d │ │ │ │ + @ instruction: 0xf04fff71 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r0], r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ @ instruction: 0xf3c178f0 │ │ │ │ strmi r5, [ip], -sl, lsl #10 │ │ │ │ - bl 0x1ee49fc │ │ │ │ + bl 0x1ee4a34 │ │ │ │ strls r0, [r2, #-515] @ 0xfffffdfd │ │ │ │ - b 0x1507ec8 │ │ │ │ + b 0x1507f00 │ │ │ │ eorle r0, r8, r3, lsl #4 │ │ │ │ smlalbtle r0, r7, sp, pc @ │ │ │ │ svclt 0x00084543 │ │ │ │ subsle r4, r4, r8, lsr #5 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ strls r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf640a802 │ │ │ │ @ instruction: 0x462e31fc │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ vqrdmulh.s32 d25, d15, d2 │ │ │ │ - b 0x2d3644 │ │ │ │ - b 0x11a7e28 │ │ │ │ - blmi 0x9d4224 │ │ │ │ - blls 0x1ad28c │ │ │ │ + b 0x2d367c │ │ │ │ + b 0x11a7e60 │ │ │ │ + blmi 0x9d425c │ │ │ │ + blls 0x1ad2c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd324c @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd3284 @ │ │ │ │ @ instruction: 0xf0434666 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, fp, r0, ror #9 │ │ │ │ ldrtmi lr, [sl], -r1, ror #15 │ │ │ │ - blx 0x1e90fa0 │ │ │ │ - blvc 0xf7f7e4 │ │ │ │ + blx 0x1790fd8 │ │ │ │ + blvc 0xf7f81c │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4630b972 │ │ │ │ ldrtmi r4, [sl], -r1, lsr #12 │ │ │ │ - cdp2 7, 7, cr15, cr0, cr7, {3} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr7, {3} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ - blcs 0xf1f6c │ │ │ │ + blcs 0xf1fa4 │ │ │ │ and sp, r3, sp, asr #1 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r8, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - @ instruction: 0x462ebd75 │ │ │ │ + @ instruction: 0x462ebd59 │ │ │ │ ldr r4, [r8, ip, lsr #12]! │ │ │ │ - blx 0xff50fa00 │ │ │ │ + blx 0xff60fa38 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ble 0x6dd2b8 │ │ │ │ + ble 0x6dd2f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a4c0 │ │ │ │ + bl 0xfec2a4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ - bl 0x19b2d0 │ │ │ │ + bl 0x19b308 │ │ │ │ @ instruction: 0xf1940141 │ │ │ │ andcc pc, r1, fp, ror #31 │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ @@ -199616,194 +199630,194 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a534 │ │ │ │ + bl 0xfec2a56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r9, #28, 12 @ 0x1c00000 │ │ │ │ addslt r2, r2, #0, 6 │ │ │ │ strls fp, [r0], #-640 @ 0xfffffd80 │ │ │ │ - @ instruction: 0xf980f755 │ │ │ │ + @ instruction: 0xf964f755 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a568 │ │ │ │ + bl 0xfec2a5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7579400 │ │ │ │ - mullt r2, fp, sl │ │ │ │ + andlt pc, r2, pc, ror sl @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a594 │ │ │ │ + bl 0xfec2a5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ - blvc 0x28ea14 │ │ │ │ + blvc 0x28ea4c │ │ │ │ strls r9, [r3], #-3080 @ 0xfffff3f8 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ strls r7, [r2], #-2816 @ 0xfffff500 │ │ │ │ - blx 0x109110e │ │ │ │ + blx 0x991146 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a5c8 │ │ │ │ + bl 0xfec2a600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf912f75e │ │ │ │ + @ instruction: 0xf8f6f75e │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmdblt sl!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r8!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt lr, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt ip, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a5f4 │ │ │ │ + bl 0xfec2a62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - @ instruction: 0xf8faf75e │ │ │ │ + @ instruction: 0xf8def75e │ │ │ │ svclt 0x005e06eb │ │ │ │ @ instruction: 0xf0238823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a628 │ │ │ │ + bl 0xfec2a660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e460c │ │ │ │ - usateq pc, #11, r3, asr #18 @ │ │ │ │ + @ instruction: 0x06ebf937 │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a658 │ │ │ │ + bl 0xfec2a690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e4614 │ │ │ │ - strbteq pc, [fp], fp, lsr #19 @ │ │ │ │ + strbteq pc, [fp], pc, lsl #19 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ andcs r8, r0, #35 @ 0x23 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a688 │ │ │ │ + bl 0xfec2a6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strtmi r2, [r3], -r0, lsl #4 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ strmi pc, [r0, #-261] @ 0xfffffefb │ │ │ │ eorhi r8, r2, r7, lsr #16 │ │ │ │ @ instruction: 0xf7602203 │ │ │ │ - stmdahi r3!, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x12a4164 │ │ │ │ + stmdahi r3!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + b 0x12a419c │ │ │ │ eorhi r0, r7, r3, lsl #14 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0032100 │ │ │ │ - blcs 0xd4180 │ │ │ │ + blcs 0xd41b8 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ andcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a6d8 │ │ │ │ + bl 0xfec2a710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xffccf7ff │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf8d42200 │ │ │ │ @ instruction: 0xf8c43ef8 │ │ │ │ @ instruction: 0xf0232efc │ │ │ │ - b 0x11a42bc │ │ │ │ + b 0x11a42f4 │ │ │ │ @ instruction: 0xf8c47381 │ │ │ │ strdcs r3, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a71c │ │ │ │ + bl 0xfec2a754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf8d4f75e │ │ │ │ + @ instruction: 0xf8b8f75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r8, r9, fp, sp} │ │ │ │ mulle sl, lr, fp │ │ │ │ submi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd416c │ │ │ │ + blcs 0xd41a4 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr #32 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a780 │ │ │ │ + bl 0xfec2a7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf8a2f75e │ │ │ │ + @ instruction: 0xf886f75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r5, r7, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xd00a2bbe │ │ │ │ subsmi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd41d0 │ │ │ │ + blcs 0xd4208 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr r0 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a7e4 │ │ │ │ + bl 0xfec2a81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - @ instruction: 0xf3c1f8df │ │ │ │ + vmul.i , , d3[0] │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306367 @ 0xd0000001 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870911 @ 0xe0000001 │ │ │ │ tstcs r0, fp │ │ │ │ mvnne pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199814,22 +199828,22 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a84c │ │ │ │ + bl 0xfec2a884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - vmlal.u8 , d17, d27 │ │ │ │ + vmlal.u8 , d17, d15 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306365 @ 0xd0000003 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870909 @ 0xe0000003 │ │ │ │ tstcs r0, fp │ │ │ │ mvncc pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199840,207 +199854,207 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a8b4 │ │ │ │ + bl 0xfec2a8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ orrlt r4, r2, r4, lsl r6 │ │ │ │ - blcs 0x15b414 │ │ │ │ + blcs 0x15b44c │ │ │ │ @ instruction: 0xf778d81e │ │ │ │ - movteq pc, #10631 @ 0x2987 @ │ │ │ │ + movteq pc, #10603 @ 0x296b @ │ │ │ │ andlt sp, r2, sp, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf778bd70 │ │ │ │ - streq pc, [r3], #-2425 @ 0xfffff687 │ │ │ │ + streq pc, [r3], #-2397 @ 0xfffff6a3 │ │ │ │ strdeq sp, [r9, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ ldrtmi r2, [r0], -ip, lsl #2 │ │ │ │ cdp2 7, 8, cr15, cr14, cr11, {7} │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ - blmi 0x193bcc │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + blmi 0x193c04 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1675245 │ │ │ │ svclt 0x0000febf │ │ │ │ - eorseq ip, r3, r8, asr #26 │ │ │ │ - stmiblt r6, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r2!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + eorseq ip, r3, r0, ror #26 │ │ │ │ + stmdblt sl!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r6, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a934 │ │ │ │ + bl 0xfec2a96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {240} @ 0xf0 │ │ │ │ strtmi r6, [r8], -r5, lsl #16 │ │ │ │ - blx 0x90fe52 │ │ │ │ + blx 0xa0fe8a │ │ │ │ stmdaeq r2, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0406ba0 │ │ │ │ - blvs 0xfe9118bc │ │ │ │ + blvs 0xfe9118f4 │ │ │ │ @ instruction: 0xf64d2201 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf146012f │ │ │ │ - blvs 0xfe9d35dc │ │ │ │ + blvs 0xfe9d3614 │ │ │ │ tstcs r0, r8, lsl r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ svclt 0x009d2896 │ │ │ │ - msrpl SPSR_fs, #76, 12 @ 0x4c00000 │ │ │ │ + orrpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf64c4601 │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ andcs r0, r0, r3, lsr r3 │ │ │ │ andcc lr, r1, r2 │ │ │ │ mulle r7, r7, r8 │ │ │ │ - blcs 0x2118f4 │ │ │ │ + blcs 0x21192c │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ smlabbcs r0, pc, r0, r2 @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2a9dc │ │ │ │ + bl 0xfec2aa14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - asrmi pc, r5, #12 @ │ │ │ │ + @ instruction: 0x41b8f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blvs 0x14ed968 │ │ │ │ + blvs 0x14ed9a0 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #51666 @ 0xc9d2 │ │ │ │ @ instruction: 0xf1639300 │ │ │ │ andlt pc, r3, r5, ror #27 │ │ │ │ - bl 0x211988 │ │ │ │ + bl 0x2119c0 │ │ │ │ svclt 0x0062f040 │ │ │ │ - blcs 0x12d928 │ │ │ │ + blcs 0x12d960 │ │ │ │ push {r0, r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec2aa28 │ │ │ │ + bl 0xfec2aa60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vbic.i32 q11, #262144 @ 0x00040000 │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xff69bb68 │ │ │ │ + blvs 0xff69bba0 │ │ │ │ svclt 0x002442be │ │ │ │ - sbcmi pc, r4, r5, asr #12 │ │ │ │ + sbcsmi pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r1, r6, r9, ip, lr, pc} │ │ │ │ stmpl r0, {r0, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r1, ip, #195584 @ 0x2fc00 │ │ │ │ ldrsbtls pc, [r8], -r2 @ │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ ldrsbteq pc, [r4], -r8 @ │ │ │ │ stmdale r9!, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ vmin.s8 d20, d10, d28 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf1620132 │ │ │ │ strtmi pc, [r1], -r1, asr #27 │ │ │ │ ldrsbteq pc, [r8], -r8 @ │ │ │ │ @ instruction: 0xff20f146 │ │ │ │ @ instruction: 0xf8d868a8 │ │ │ │ - bl 0x25f974 │ │ │ │ + bl 0x25f9ac │ │ │ │ ldmdavs sl, {r0, r3, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #805 @ 0x325 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ ldmiblt r0!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ movweq lr, #55768 @ 0xd9d8 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff1cf040 │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r3, r0, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r2, {r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x11a4f24e │ │ │ │ + @ instruction: 0x11bcf24e │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2 1, cr15, [r8, #392] @ 0x188 │ │ │ │ @ instruction: 0xf645e7d5 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmla.i d20, d16, d0[4] │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r8, {r6, ip, sp, lr, pc} │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf91cf008 │ │ │ │ @ instruction: 0xf645e7d9 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ svclt 0x0000b8fd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ab08 │ │ │ │ + bl 0xfec2ab40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r5!, {r8, sp} │ │ │ │ @ instruction: 0xf6454602 │ │ │ │ vmvn.i32 q11, #262144 @ 0x00040000 │ │ │ │ stmdbvs fp!, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0xaf7d30 │ │ │ │ + bvs 0xaf7d68 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0293010 │ │ │ │ - blvs 0x1a1369c │ │ │ │ - blle 0x39b14c │ │ │ │ + blvs 0x1a136d4 │ │ │ │ + blle 0x39b184 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vsra.s64 q10, q2, #64 │ │ │ │ + vmla.f d20, d16, d0[7] │ │ │ │ @ instruction: 0xf163012e │ │ │ │ andlt pc, r3, r3, asr #26 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 12, cr15, cr0, cr0, {2} │ │ │ │ - ldc2 1, cr15, [lr], #-600 @ 0xfffffda8 │ │ │ │ + mcrr2 1, 9, pc, r2, cr6 @ │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ - vmla.f d20, d16, d0[3] │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf163681a │ │ │ │ andlt pc, r3, r3, lsr sp @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 11, cr15, cr0, cr0, {2} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ab84 │ │ │ │ + bl 0xfec2abbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf1cc6818 │ │ │ │ - andcc pc, r1, sp, lsr #26 │ │ │ │ + andcc pc, r1, r1, lsr sp @ │ │ │ │ @ instruction: 0xf645d007 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0404010 │ │ │ │ - blmi 0x301c4c │ │ │ │ + blmi 0x301c84 │ │ │ │ @ instruction: 0xf1966b5c │ │ │ │ - @ instruction: 0x4603fc17 │ │ │ │ - bicmi pc, ip, r5, asr #12 │ │ │ │ + @ instruction: 0x4603fc1b │ │ │ │ + mvnmi pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ stc2 1, cr15, [ip, #-396] @ 0xfffffe74 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 8, cr15, cr10, cr0, {2} │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -200055,364 +200069,364 @@ │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1596708 │ │ │ │ strmi pc, [r4], -r3, asr #22 │ │ │ │ stmib sp, {r4, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r6, [sl], -r0, lsl #14 │ │ │ │ @ instruction: 0x46404e1d │ │ │ │ @ instruction: 0xf1ca4621 │ │ │ │ - mcrne 15, 0, pc, cr5, cr5, {4} @ │ │ │ │ - blle 0x6ee7f0 │ │ │ │ + mcrne 15, 0, pc, cr5, cr9, {4} @ │ │ │ │ + blle 0x6ee828 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - mvnmi pc, r5, asr #12 │ │ │ │ + mvnsmi pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldc2l 1, cr15, [sl], {99} @ 0x63 │ │ │ │ @ instruction: 0x462a6b70 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ - blvs 0x1dd33ac │ │ │ │ + blvs 0x1dd33e4 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf03f0100 │ │ │ │ strtmi pc, [r0], -r9, asr #30 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf15941f0 │ │ │ │ @ instruction: 0xf196bb11 │ │ │ │ - strmi pc, [r3], -r9, asr #23 │ │ │ │ - bicmi pc, ip, r5, asr #12 │ │ │ │ + strmi pc, [r3], -sp, asr #23 │ │ │ │ + mvnmi pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 1, cr15, [lr], #396 @ 0x18c │ │ │ │ cdp2 0, 3, cr15, cr14, cr0, {2} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x8ffd0 │ │ │ │ - sbcsmi pc, ip, r5, asr #12 │ │ │ │ + blt 0x90008 │ │ │ │ + rscsmi pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf840f040 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ac88 │ │ │ │ + bl 0xfec2acc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mcr2 7, 2, pc, cr12, cr15, {7} @ │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf1595000 │ │ │ │ @ instruction: 0x4604faf1 │ │ │ │ mrcmi 3, 0, fp, cr13, cr8, {4} │ │ │ │ vst1.8 {d20-d22}, [pc], r1 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ cdp2 0, 14, cr15, cr10, cr9, {1} │ │ │ │ - blvs 0x1e9b2c8 │ │ │ │ + blvs 0x1e9b300 │ │ │ │ @ instruction: 0x462adb17 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf163012e │ │ │ │ - blvs 0x1d12cec │ │ │ │ + blvs 0x1d12d24 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ cdp2 0, 0, cr15, cr14, cr0, {2} │ │ │ │ andcs r6, r1, #117760 @ 0x1cc00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ mrc2 0, 7, pc, cr8, cr15, {1} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15940f8 │ │ │ │ @ instruction: 0xf196bac1 │ │ │ │ - @ instruction: 0x4603fb79 │ │ │ │ - bicmi pc, ip, r5, asr #12 │ │ │ │ + @ instruction: 0x4603fb7d │ │ │ │ + mvnmi pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 1, cr15, [lr], #-396 @ 0xfffffe74 │ │ │ │ stc2l 0, cr15, [lr, #256]! @ 0x100 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15940f8 │ │ │ │ @ instruction: 0xf645baaf │ │ │ │ - vshr.s64 q10, q6, #64 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ udf #16369 @ 0x3ff1 │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ad24 │ │ │ │ + bl 0xfec2ad5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs ip, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0406a1d │ │ │ │ tstplt r0, #508 @ p-variant is OBSOLETE @ 0x1fc │ │ │ │ @ instruction: 0xffb4f040 │ │ │ │ @ instruction: 0xf8d0b1f8 │ │ │ │ @ instruction: 0xb1e33290 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1cb │ │ │ │ @ instruction: 0xb1b66428 │ │ │ │ @ instruction: 0xf1c34630 │ │ │ │ - addmi pc, r4, #376832 @ 0x5c000 │ │ │ │ + addmi pc, r4, #442368 @ 0x6c000 │ │ │ │ stmdbne r3!, {r0, r4, fp, ip, lr, pc}^ │ │ │ │ - mvnmi pc, r5, asr #12 │ │ │ │ + tstppl r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x00884283 │ │ │ │ stmdami r9, {r0, r2, r8, r9, fp, ip} │ │ │ │ @ instruction: 0x462a1933 │ │ │ │ @ instruction: 0xf1636b40 │ │ │ │ pop {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ @ instruction: 0xf645bdaf │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ svclt 0x0000bfb5 │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ada0 │ │ │ │ + bl 0xfec2add8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf928f03b │ │ │ │ @ instruction: 0xf645b160 │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ ldc2 1, cr15, [sl, #-388]! @ 0xfffffe7c │ │ │ │ @ instruction: 0x4620b950 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8!, {r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c34620 │ │ │ │ - @ instruction: 0xf1a0f8d5 │ │ │ │ + @ instruction: 0xf1a0f8d9 │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r6!, {r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2adf0 │ │ │ │ + bl 0xfec2ae28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64c2342 │ │ │ │ - vmla.f d23, d16, d0[2] │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ vand d16, d11, d19 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vrshr.s64 q8, q4, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf03b4605 │ │ │ │ @ instruction: 0x4604f817 │ │ │ │ @ instruction: 0xf03b4628 │ │ │ │ @ instruction: 0xf7fff8e9 │ │ │ │ @ instruction: 0xf8d4ffb9 │ │ │ │ @ instruction: 0x46043098 │ │ │ │ strtmi fp, [r1], -r3, ror #2 │ │ │ │ - rscsmi pc, ip, r5, asr #12 │ │ │ │ + andspl pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x5101ac │ │ │ │ + blt 0x5101e4 │ │ │ │ @ instruction: 0xf6454621 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ strtmi pc, [r0], -sp, lsr #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1594030 │ │ │ │ svclt 0x0000ba03 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ae6c │ │ │ │ + bl 0xfec2aea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf648b082 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf161012e │ │ │ │ stmdavs r1, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b391 │ │ │ │ - rsceq pc, r8, sp, asr #4 │ │ │ │ + andne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x179198e │ │ │ │ + blx 0x10919c6 │ │ │ │ orrslt r4, r0, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf8acf03b │ │ │ │ strmi r2, [r5], -r2, asr #6 │ │ │ │ - sbcvc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + rscvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbceq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcseq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xffc4f03a │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ mrcvs 2, 0, r2, cr11, cr5, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - blx 0x1c1025c │ │ │ │ + blx 0x1c10294 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - andspl pc, r8, r5, asr #12 │ │ │ │ + eorspl pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff80fef4 │ │ │ │ + blx 0xff80ff2c │ │ │ │ @ instruction: 0xf1a32001 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - eorspl pc, r4, r5, asr #12 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + subpl pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff58ff08 │ │ │ │ + blx 0xff58ff40 │ │ │ │ @ instruction: 0xf1614620 │ │ │ │ andcs pc, r1, pc, asr #20 │ │ │ │ - blx 0x13903a4 │ │ │ │ + blx 0x14903dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2af20 │ │ │ │ + bl 0xfec2af58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r8] │ │ │ │ - rsceq pc, ip, sp, asr #4 │ │ │ │ + andne pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf9d4f03b │ │ │ │ @ instruction: 0xf6454604 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0x4620fcb7 │ │ │ │ @ instruction: 0xf6432200 │ │ │ │ - vmla.f d19, d16, d1[5] │ │ │ │ + vorr.i32 d20, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf15f010d │ │ │ │ strtmi pc, [r0], -r5, ror #29 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 1, cr15, [r6], {95} @ 0x5f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2af64 │ │ │ │ + bl 0xfec2af9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd17cac │ │ │ │ + blmi 0xd17ce4 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf8d00300 │ │ │ │ addmi r3, fp, #140 @ 0x8c │ │ │ │ - blmi 0xc081b8 │ │ │ │ - blls 0x2addec │ │ │ │ + blmi 0xc081f0 │ │ │ │ + blls 0x2ade24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 127) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8c0460c │ │ │ │ ldmdavs fp, {r2, r3, r7, ip} │ │ │ │ rscle r2, r6, r0, lsl #22 │ │ │ │ biccc pc, sl, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf5e28 │ │ │ │ + blcs 0xf5e60 │ │ │ │ vqadd.s8 , q15, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r8, #1051] @ 0x41b │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbcpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - cdp2 1, 12, cr15, cr0, cr5, {6} │ │ │ │ + cdp2 1, 12, cr15, cr4, cr5, {6} │ │ │ │ @ instruction: 0xf938f07a │ │ │ │ strmi r9, [r1], -r4, lsl #22 │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6455400 │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf083002e │ │ │ │ @ instruction: 0xe7bafe15 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi sp, [sl], -sl, lsl #2 │ │ │ │ - adcpl pc, r0, r5, asr #12 │ │ │ │ + adcspl pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andlt r4, r9, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 0, cr15, cr2, cr3, {4} │ │ │ │ - ldc2 1, cr15, [r0, #-844] @ 0xfffffcb4 │ │ │ │ + ldc2 1, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf643b0a6 │ │ │ │ vmls.i d19, d0, d0[1] │ │ │ │ - blge 0xa950a4 │ │ │ │ + blge 0xa950dc │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ @ instruction: 0xf6454605 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf853002e │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blmi 0xae0a68 │ │ │ │ + blmi 0xae0aa0 │ │ │ │ @ instruction: 0x9325681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1b16823 │ │ │ │ - blls 0x113a44 │ │ │ │ + blls 0x113a8c │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d36820 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ - stmdavs r1!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4628 │ │ │ │ - @ instruction: 0xf083f9c1 │ │ │ │ + @ instruction: 0xf083f9a5 │ │ │ │ ldmiblt r0, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff4f08d │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf1c2a802 │ │ │ │ - stmdage r3, {r1, r2, r4, r7, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xfe31053a │ │ │ │ + stmdage r3, {r1, r3, r4, r7, r9, fp, sp, lr, pc} │ │ │ │ + blx 0xfe410572 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1a29223 │ │ │ │ - @ instruction: 0xf73cfa4f │ │ │ │ - @ instruction: 0xf083fdfd │ │ │ │ + @ instruction: 0xf73cfa53 │ │ │ │ + @ instruction: 0xf083fde1 │ │ │ │ @ instruction: 0x4604fd75 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf1b1002e │ │ │ │ - blls 0x1539dc │ │ │ │ + blls 0x153a24 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d34620 │ │ │ │ - @ instruction: 0x4621fcdb │ │ │ │ + @ instruction: 0x4621fcdf │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ - @ instruction: 0x4628fd15 │ │ │ │ + @ instruction: 0x4628fd19 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4621 │ │ │ │ - strtmi pc, [r0], -sp, lsl #19 │ │ │ │ + @ instruction: 0x4620f971 │ │ │ │ ldc2l 0, cr15, [r8, #-524] @ 0xfffffdf4 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ - rsccc pc, r0, sp, asr #4 │ │ │ │ + rscscc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -ip]! │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf73f200c │ │ │ │ - svclt 0x0000bd61 │ │ │ │ + svclt 0x0000bd45 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b138 │ │ │ │ + bl 0xfec2b170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vaddhn.i16 d22, q8, q10 │ │ │ │ andscs r0, r0, #-1795162112 @ 0x95000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf810f145 │ │ │ │ @ instruction: 0xf73d6020 │ │ │ │ - movwcs pc, #19671 @ 0x4cd7 @ │ │ │ │ + movwcs pc, #19643 @ 0x4cbb @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b184 │ │ │ │ + bl 0xfec2b1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ stccs 8, cr6, [r1], {68} @ 0x44 │ │ │ │ stmdavs r5, {r1, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ @@ -200428,56 +200442,56 @@ │ │ │ │ @ instruction: 0x4620faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ tstcs r2, r1, lsl #8 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - blle 0x55dfe4 │ │ │ │ + blle 0x55e01c │ │ │ │ @ instruction: 0x63a4f244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0xea34c │ │ │ │ + blcs 0xea384 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b21c │ │ │ │ + bl 0xfec2b254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d13 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs lr, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldmdbne r7!, {r2, r8} │ │ │ │ @ instruction: 0x460dd011 │ │ │ │ - stc2l 7, cr15, [r0], #-244 @ 0xffffff0c │ │ │ │ + mcrr2 7, 3, pc, r4, cr13 @ │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, sp, r3, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64cbdf8 │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d1, d30 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ addcs r0, r3, #49 @ 0x31 │ │ │ │ - mcrr2 1, 9, pc, r2, cr14 @ │ │ │ │ + mcrr2 1, 9, pc, r6, cr14 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b288 │ │ │ │ + bl 0xfec2b2c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d8 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ ldmdavs ip, {r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -200485,93 +200499,93 @@ │ │ │ │ strcs sp, [r3, #-12] │ │ │ │ andcs r5, r0, r5, lsr #32 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - bicspl pc, r8, r5, asr #12 │ │ │ │ + mvnspl pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, r1, asr #4 │ │ │ │ + sbcscc pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [r4], {158} @ 0x9e │ │ │ │ - eorseq ip, r3, r8, ror #31 │ │ │ │ + ldc2 1, cr15, [r8], {158} @ 0x9e │ │ │ │ + eorseq sp, r3, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2b2e8 │ │ │ │ + bl 0xfec2b320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d4 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bicspl pc, r8, r5, asr #12 │ │ │ │ + mvnspl pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, r1, asr #4 │ │ │ │ + sbcscc pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ - blx 0xffb107ae │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + blx 0xffc107e6 │ │ │ │ + eorseq sp, r3, r4, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b340 │ │ │ │ + bl 0xfec2b378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrls 15, 0, r0, cr4, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vand , q2, q3 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ @ instruction: 0x96040195 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r3, fp, sp, lr} │ │ │ │ smlsdxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ strb r1, [ip, r3, ror #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b37c │ │ │ │ + bl 0xfec2b3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0xe59b8 │ │ │ │ + blcs 0xe59f0 │ │ │ │ stmiavs fp, {r0, r1, r6, r8, ip, lr, pc}^ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ strmi pc, [r3], -r5, lsl #26 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e434 │ │ │ │ + blt 0x56e46c │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e740 │ │ │ │ + blt 0x56e778 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x56e94c │ │ │ │ - bvs 0x96c730 │ │ │ │ + blt 0x56e984 │ │ │ │ + bvs 0x96c768 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5829f8 │ │ │ │ + blt 0x582a30 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582a10 │ │ │ │ + blt 0x582a48 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x56f27c │ │ │ │ + blt 0x56f2b4 │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x56fa88 │ │ │ │ + blt 0x56fac0 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -200579,31 +200593,31 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b440 │ │ │ │ + bl 0xfec2b478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x8c82a4 │ │ │ │ + blle 0x8c82dc │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ mvnslt pc, r5, lsr #25 │ │ │ │ - blcs 0xf226c │ │ │ │ + blcs 0xf22a4 │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 0, cr15, [r6, #-196] @ 0xffffff3c │ │ │ │ - blle 0x41e280 │ │ │ │ + blle 0x41e2b8 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -200617,29 +200631,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8030 │ │ │ │ @ instruction: 0xf73d9034 │ │ │ │ - @ instruction: 0x4629fb17 │ │ │ │ + @ instruction: 0x4629fafb │ │ │ │ strtmi fp, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ - blle 0xd1e2e4 │ │ │ │ + blle 0xd1e31c │ │ │ │ vmax.s8 d20, d4, d18 │ │ │ │ vmls.i d22, d16, d0[2] │ │ │ │ stmib sp, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ movwcs r9, #8 │ │ │ │ - mvnspl pc, r5, asr #12 │ │ │ │ + tstpvs r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d22, d4, d22 │ │ │ │ - vmvn.i32 d17, #5 @ 0x00000005 │ │ │ │ + vmla.i d17, d0, d1[7] │ │ │ │ @ instruction: 0xf73d000d │ │ │ │ - andlt pc, r5, r9, ror #22 │ │ │ │ + andlt pc, r5, sp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ cdpne 15, 0, cr15, cr2, cr7, {4} │ │ │ │ @@ -200663,99 +200677,99 @@ │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @ instruction: 0xf4180140 │ │ │ │ svclt 0x00186f80 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0000f418 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ - cdp2 1, 13, cr15, cr12, cr13, {6} │ │ │ │ - ble 0x59bba4 │ │ │ │ + cdp2 1, 14, cr15, cr0, cr13, {6} │ │ │ │ + ble 0x59bbdc │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf195d416 │ │ │ │ - @ instruction: 0x4601ff1b │ │ │ │ + @ instruction: 0x4601ff1f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf008e7c2 │ │ │ │ ldrb r0, [r6, r2, lsl #2] │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldr r1, [r4, r3, ror #15]! │ │ │ │ vmax.s8 d20, d13, d26 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf6450133 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf083002e │ │ │ │ ldrb pc, [ip, r5, lsr #22] @ │ │ │ │ str r2, [r2, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b5f4 │ │ │ │ + bl 0xfec2b62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x1ca84c │ │ │ │ + blcc 0x1ca884 │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr8, cr15, {7} │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf1cbd9ee │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf195daea │ │ │ │ - strmi pc, [r3], -fp, asr #29 │ │ │ │ + strmi pc, [r3], -pc, asr #29 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpvs r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf73d4628 │ │ │ │ - @ instruction: 0x4620fabb │ │ │ │ + @ instruction: 0x4620fa9f │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, r5, lsr lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - msrvs R12_usr, r5 │ │ │ │ + teqpvs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ @ instruction: 0xfff6f166 │ │ │ │ - eorseq sp, r3, ip, lsl r0 │ │ │ │ + eorseq sp, r3, r4, lsr r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ - blls 0x365cf0 │ │ │ │ + blls 0x365d28 │ │ │ │ strmi r3, [lr], -r1, lsl #20 │ │ │ │ svclt 0x0028429d │ │ │ │ - bcs 0x1a5d54 │ │ │ │ + bcs 0x1a5d8c │ │ │ │ ldm pc, {r0, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbcc r1, {r1, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46610219 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ @ instruction: 0x4601fb57 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ @@ -200767,63 +200781,63 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ andcs r4, r3, r1, ror #12 │ │ │ │ movwcs r1, #2770 @ 0xad2 │ │ │ │ svclt 0x00284295 │ │ │ │ @ instruction: 0x462a4615 │ │ │ │ - blx 0xf905f6 │ │ │ │ + blx 0xf9062e │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ strtmi r6, [sl], -r3, ror #17 │ │ │ │ ldrmi r6, [r9], #-2145 @ 0xfffff79f │ │ │ │ - mrc 7, 0, APSR_nzcv, cr14, cr11, {1} │ │ │ │ + mcr 7, 0, pc, cr2, cr11, {1} @ │ │ │ │ ldrtmi r6, [r8], -r3, ror #17 │ │ │ │ strtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ rscvs r4, r3, r1, lsr r6 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs r6, #2146 @ 0x862 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6459303 │ │ │ │ - vbic.i32 d22, #12 @ 0x0000000c │ │ │ │ + vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73dc300 │ │ │ │ - andlt pc, r4, r7, lsr sl @ │ │ │ │ + andlt pc, r4, fp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #1633 @ 0x661 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ - blx 0x31065a │ │ │ │ + blx 0x310692 │ │ │ │ stmdblt r8!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf195e010 │ │ │ │ - stmdavs r1, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r2, r4, lsl #18 │ │ │ │ strtmi r6, [sl], -r0, ror #16 │ │ │ │ @ instruction: 0xf1cd4641 │ │ │ │ - mcrrne 15, 1, pc, r3, cr1 @ │ │ │ │ + mcrrne 15, 1, pc, r3, cr5 @ │ │ │ │ @ instruction: 0x4602d0f3 │ │ │ │ smlabtcs r0, r3, r7, r1 │ │ │ │ @ instruction: 0xe7a74638 │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ @ instruction: 0xf04fe7a0 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ mulcs r0, sl, r7 │ │ │ │ - msrvs R12_usr, r5 │ │ │ │ + teqpvs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xff58f166 │ │ │ │ - eorseq sp, r3, r0, lsr r0 │ │ │ │ + eorseq sp, r3, r8, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200835,30 +200849,30 @@ │ │ │ │ tstcs r9, r9, asr #30 │ │ │ │ tstls r6, r8, lsr r6 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b840 │ │ │ │ + bl 0xfec2b878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldmdavs r3, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xd4664 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xd469c │ │ │ │ strmi r9, [lr], -sl, lsl #22 │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xf1bc461d │ │ │ │ ldmdale r5, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ andseq r2, r6, #-1879048189 @ 0x90000003 │ │ │ │ ldrbtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0xfe610740 │ │ │ │ + blx 0xfe610778 │ │ │ │ suble r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf0324629 │ │ │ │ tstpcs r0, r7, lsr #18 @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ strdcs r3, [r5, -pc] │ │ │ │ and r4, r4, r3, lsl r6 │ │ │ │ @@ -200867,43 +200881,43 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2130 @ 0x852 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6459303 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73de300 │ │ │ │ - andlt pc, r5, fp, lsl #19 │ │ │ │ + andlt pc, r5, pc, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ @ instruction: 0x462a4671 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ @ instruction: 0x4601fa5d │ │ │ │ stmdavs r0!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1ce462a │ │ │ │ - mcrrne 8, 8, pc, r3, cr13 @ │ │ │ │ - b 0x14a5f0c │ │ │ │ + mcrrne 8, 9, pc, r3, cr1 @ │ │ │ │ + b 0x14a5f44 │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ - stc2l 1, cr15, [sl, #-596]! @ 0xfffffdac │ │ │ │ + stc2l 1, cr15, [lr, #-596]! @ 0xfffffdac │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ - blmi 0x194bd8 │ │ │ │ + vbic.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0x194c10 │ │ │ │ subvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000feb9 │ │ │ │ - eorseq sp, r3, r8, asr #32 │ │ │ │ + eorseq sp, r3, r0, rrx │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200925,15 +200939,15 @@ │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460c4610 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdhi pc, [r8], -sp @ │ │ │ │ stc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ cmplt r8, r9, lsl #2 │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xd47b0 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xd47e8 │ │ │ │ svceq 0x0003f1bc │ │ │ │ ldm pc, {r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {r2, r3, ip, sp, lr, pc} │ │ │ │ tstcs sp, lr, lsl #4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r8], -r8, lsl #2 │ │ │ │ @@ -200942,59 +200956,59 @@ │ │ │ │ @ instruction: 0xf1b84708 │ │ │ │ eorle r0, lr, r1, lsl #30 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ @ instruction: 0xf1b8d03a │ │ │ │ eorle r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xe7e92116 │ │ │ │ @ instruction: 0xf6456842 │ │ │ │ - vmla.f d22, d0, d0[4] │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ eorhi pc, r8, sp, asr #17 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73d41f0 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4633463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe490f46 │ │ │ │ + blx 0xfe590f7e │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ @ instruction: 0x460e3fff │ │ │ │ svclt 0x00184607 │ │ │ │ andle r2, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ @ instruction: 0xf195e7ca │ │ │ │ - stmdavs r1, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461719d2 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - blle 0xff4a0040 │ │ │ │ + blle 0xff4a0078 │ │ │ │ @ instruction: 0x2100689a │ │ │ │ - bl 0x1d25330 │ │ │ │ - blle 0xff315064 │ │ │ │ + bl 0x1d25368 │ │ │ │ + blle 0xff31509c │ │ │ │ ubfx r6, pc, #1, #10 │ │ │ │ ldmibne r2, {r1, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1464617 │ │ │ │ strb r0, [pc, r0, lsl #12]! │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ - blmi 0x194d20 │ │ │ │ + vbic.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0x194d58 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf166323b │ │ │ │ svclt 0x0000fe15 │ │ │ │ - eorseq sp, r3, r0, rrx │ │ │ │ + eorseq sp, r3, r8, ror r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ba80 │ │ │ │ + bl 0xfec2bab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ smlatbcs r9, r7, fp, pc @ │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1a34a0 │ │ │ │ + blcs 0x1a34d8 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201006,85 +201020,85 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - cmnpvs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmdalt r2!, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r6, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1cd6840 │ │ │ │ - @ instruction: 0x2100fabb │ │ │ │ + @ instruction: 0x2100fabf │ │ │ │ strbne r4, [r7, r6, lsl #12] │ │ │ │ @ instruction: 0xf195b910 │ │ │ │ - stmdavs r1, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ - msrvs R12_usr, r5 │ │ │ │ + teqpvs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ stc2 1, cr15, [ip, #408]! @ 0x198 │ │ │ │ - eorseq sp, r3, r4, ror r0 │ │ │ │ + eorseq sp, r3, ip, lsl #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb50 │ │ │ │ + bl 0xfec2bb88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ mcrls 6, 1, r4, cr6, cr4, {0} │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf1296e │ │ │ │ + blx 0xf129a6 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x16e984 │ │ │ │ - blcs 0x1c8a14 │ │ │ │ - blcs 0x1489d0 │ │ │ │ + blcs 0x16e9bc │ │ │ │ + blcs 0x1c8a4c │ │ │ │ + blcs 0x148a08 │ │ │ │ stmdavs r6, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf1c1a802 │ │ │ │ - stmdbge r2, {r2, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r2, {r3, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cc4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ ands r4, sl, r0, lsr #15 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264621 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - cmnpvs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsvs pc, r4, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf73d6300 │ │ │ │ - blmi 0x8929e4 │ │ │ │ - blls 0x8aea4c │ │ │ │ + @ instruction: 0xf73c6300 │ │ │ │ + blmi 0x8949ac │ │ │ │ + blls 0x8aea84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xffc1105a │ │ │ │ + blx 0xffd11092 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x462833ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ strb r4, [r2, r0, lsr #15]! │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201092,50 +201106,50 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - msrvs R12_usr, r5 │ │ │ │ + teqpvs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ stc2 1, cr15, [r4, #-408]! @ 0xfffffe68 │ │ │ │ - mrc2 1, 7, pc, cr12, cr2, {6} │ │ │ │ + @ instruction: 0xff00f1d2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r8, lsl #1 │ │ │ │ + eorseq sp, r3, r0, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc68 │ │ │ │ + bl 0xfec2bca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #30 │ │ │ │ adclt r4, r1, r7, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ eorsle r2, sl, r2, lsl #20 │ │ │ │ andsle r2, r9, r4, lsl #20 │ │ │ │ cmple pc, r1, lsl #20 │ │ │ │ tstcs r0, r7, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ - ldc 1, cr15, [r8], {193} @ 0xc1 │ │ │ │ + ldc 1, cr15, [ip], {193} @ 0xc1 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xff92f1cb │ │ │ │ + @ instruction: 0xff96f1cb │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ - blx 0xfe61110a │ │ │ │ + blx 0xfe711142 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, sp, r8, lsr #15 │ │ │ │ strtmi r4, [r0], -r2, lsr #18 │ │ │ │ - blx 0x1592ace │ │ │ │ + blx 0x1592b06 │ │ │ │ subsmi r4, r1, #2097152 @ 0x200000 │ │ │ │ svclt 0x00183a00 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46134630 │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201143,126 +201157,126 @@ │ │ │ │ eorlt sp, r1, r0, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - cmnpvs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsvs pc, r4, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xff62f73c │ │ │ │ + @ instruction: 0xff46f73c │ │ │ │ stmdbge r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrdcs lr, [r9, -r3] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r7, r8, lsr #15] │ │ │ │ - mcr2 1, 4, pc, cr12, cr2, {6} @ │ │ │ │ + mrc2 1, 4, pc, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ - blmi 0x214ffc │ │ │ │ + vbic.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0x215034 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000fca7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r0, lsr #1 │ │ │ │ - eorseq sp, r3, r0, lsl r1 │ │ │ │ + ldrhteq sp, [r3], -r8 │ │ │ │ + eorseq sp, r3, r8, lsr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ @ instruction: 0x46074b3f │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc2 7, 5, pc, cr14, cr12, {1} │ │ │ │ + mcr2 7, 5, pc, cr2, cr12, {1} @ │ │ │ │ @ instruction: 0x4629b198 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e05fb53 │ │ │ │ movwcs sp, #2867 @ 0xb33 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - orrvs pc, ip, r5, asr #12 │ │ │ │ + @ instruction: 0x61a4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strls r9, [r0, #-771] @ 0xfffffcfd │ │ │ │ - @ instruction: 0xff18f73c │ │ │ │ + mrc2 7, 7, pc, cr12, cr12, {1} │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ - stc 1, cr15, [ip], {193} @ 0xc1 │ │ │ │ + ldc 1, cr15, [r0], {193} @ 0xc1 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xf92bc2 │ │ │ │ + blx 0xf92bfa │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [fp], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xa26a9c │ │ │ │ - blls 0x92ec48 │ │ │ │ + blmi 0xa26ad4 │ │ │ │ + blls 0x92ec80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 113) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x7f53c0 │ │ │ │ - blls 0x92ec6c │ │ │ │ + blmi 0x7f53f8 │ │ │ │ + blls 0x92eca4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ @ instruction: 0xf04f426d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ strls r4, [r8, #-1585]! @ 0xfffff9cf │ │ │ │ pop {r1, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ ldrhlt pc, [r8, #251] @ 0xfb @ │ │ │ │ @ instruction: 0xf1cda904 │ │ │ │ - @ instruction: 0x4604fc33 │ │ │ │ + @ instruction: 0x4604fc37 │ │ │ │ @ instruction: 0xf195b140 │ │ │ │ - stmdavs r1, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xe7c647b0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe512c50 │ │ │ │ + blx 0xfe512c88 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ str r2, [pc, lr, lsl #2]! │ │ │ │ - ldc2l 1, cr15, [r0, #840]! @ 0x348 │ │ │ │ + ldc2l 1, cr15, [r4, #840]! @ 0x348 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2be7c │ │ │ │ + bl 0xfec2beb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ - mrc2 7, 1, pc, cr10, cr12, {1} │ │ │ │ + mrc2 7, 0, pc, cr14, cr12, {1} │ │ │ │ biclt r4, r0, r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s11, s30 │ │ │ │ strtmi sp, [r2], -fp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6459500 │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ + vsra.s64 d22, d16, #64 │ │ │ │ @ instruction: 0xf73c012e │ │ │ │ - mullt r3, r7, lr │ │ │ │ + andlt pc, r3, fp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ - blx 0xfee92cc8 │ │ │ │ + blx 0xfee92d00 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [r2], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201278,18 +201292,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff40f030 │ │ │ │ @ instruction: 0xf1a8b1b8 │ │ │ │ - @ instruction: 0x4601f85d │ │ │ │ + strmi pc, [r1], -r1, ror #16 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf195b110 │ │ │ │ - stmdavs r1, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -201300,35 +201314,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8038 │ │ │ │ @ instruction: 0xf73c903c │ │ │ │ - strtmi pc, [r9], -r1, asr #27 │ │ │ │ + strtmi pc, [r9], -r5, lsr #27 │ │ │ │ @ instruction: 0x4620b318 │ │ │ │ - blx 0x1692d88 │ │ │ │ - blle 0xc9c5a4 │ │ │ │ + blx 0x1692dc0 │ │ │ │ + blle 0xc9c5dc │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1512d94 │ │ │ │ - blle 0x165ed9c │ │ │ │ + blx 0x1512dcc │ │ │ │ + blle 0x165edd4 │ │ │ │ andls r2, r4, r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0x61a4f645 │ │ │ │ + @ instruction: 0x61bcf645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwls r9, #13568 @ 0x3500 │ │ │ │ - mrc2 7, 0, pc, cr4, cr12, {1} │ │ │ │ + ldc2l 7, cr15, [r8, #240]! @ 0xf0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462083f0 │ │ │ │ - blx 0xd92dd0 │ │ │ │ + blx 0xd92e08 │ │ │ │ ldcle 14, cr1, [r7], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @@ -201345,41 +201359,41 @@ │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ vmlane.f32 s30, s4, s26 │ │ │ │ movwcs sp, #7642 @ 0x1dda │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 0, 5, pc, cr12, cr0, {1} │ │ │ │ lsllt r4, r1, #12 │ │ │ │ @ instruction: 0xf1a74620 │ │ │ │ - @ instruction: 0x4601fff1 │ │ │ │ + @ instruction: 0x4601fff5 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf195b110 │ │ │ │ - stmdavs r1, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ submi lr, r1, #53215232 @ 0x32c0000 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ smlabtcs lr, r5, r7, lr │ │ │ │ @ instruction: 0xf06fe7bf │ │ │ │ ldr r0, [fp, sp, lsl #4]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0xf73c461e │ │ │ │ - bicslt pc, r0, r3, asr #26 │ │ │ │ + bicslt pc, r0, r7, lsr #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9d8f7ff │ │ │ │ - blle 0xc9c6a0 │ │ │ │ + blle 0xc9c6d8 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - @ instruction: 0x61b4f645 │ │ │ │ + bicvs pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r0, #240]! @ 0xf0 │ │ │ │ + stc2 7, cr15, [r4, #240] @ 0xf0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -201404,41 +201418,41 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #4592 @ 0x11f0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 0, 2, pc, cr4, cr0, {1} @ │ │ │ │ @ instruction: 0xf1a6b1c8 │ │ │ │ - strmi pc, [r4], -sp, lsr #27 │ │ │ │ + @ instruction: 0x4604fdb1 │ │ │ │ mcrrne 7, 12, r1, r3, cr6 │ │ │ │ strtmi sp, [r2], -pc │ │ │ │ @ instruction: 0x46404633 │ │ │ │ ldrmi r9, [r8, r0, lsl #10]! │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf19581f0 │ │ │ │ - stmdavs r5, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c160 │ │ │ │ + bl 0xfec2c198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - stc2l 7, cr15, [r8], {60} @ 0x3c │ │ │ │ + stc2 7, cr15, [ip], #240 @ 0xf0 │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - bicvs pc, r0, r5, asr #12 │ │ │ │ + bicsvs pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [sl, #-240]! @ 0xffffff10 │ │ │ │ + stc2 7, cr15, [lr, #-240] @ 0xffffff10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -201454,33 +201468,33 @@ │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ strmi pc, [r4], -r9, ror #27 │ │ │ │ @ instruction: 0xf152b1c0 │ │ │ │ movwcs pc, #3089 @ 0xc11 @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ stc2 1, cr15, [r2, #588] @ 0x24c │ │ │ │ - blt 0x5837ec │ │ │ │ + blt 0x583824 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c214 │ │ │ │ + bl 0xfec2c24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ vand d16, d13, d19 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r0, #-228] @ 0xffffff1c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ tstge r1, #-1073741794 @ 0xc000001e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ @@ -201493,32 +201507,32 @@ │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ andlt r3, r3, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2131fe │ │ │ │ + blx 0x213236 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c29c │ │ │ │ + bl 0xfec2c2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e68f8 │ │ │ │ + blls 0x1e6930 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - msrne R12_usr, sp │ │ │ │ + teqpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fd05 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201529,28 +201543,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c318 │ │ │ │ + bl 0xfec2c350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252290 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d17, #3072 @ 0x00000c00 │ │ │ │ vqsub.s8 d16, d13, d19 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stc2l 0, cr15, [r4], {57} @ 0x39 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201561,29 +201575,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c398 │ │ │ │ + bl 0xfec2c3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e69f4 │ │ │ │ + blls 0x1e6a2c │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32290 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xd51b4 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xd51ec @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ vand d16, d13, d19 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r2], {57} @ 0x39 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -201594,28 +201608,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c41c │ │ │ │ + bl 0xfec2c454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x2e6a38 │ │ │ │ + blls 0x2e6a70 │ │ │ │ vcgt.s8 d27, d29, d19 │ │ │ │ - vsubhn.i16 d17, q0, q10 │ │ │ │ + vmvn.i32 d17, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0x46150633 │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mcrr2 0, 3, pc, r2, cr9 @ │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201626,19 +201640,19 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vsubhn.i16 d17, q0, q10 │ │ │ │ + vmvn.i32 d17, #201326592 @ 0x0c000000 │ │ │ │ vmin.s8 d16, d13, d19 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2 0, cr15, [r4], {57} @ 0x39 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @@ -201647,109 +201661,109 @@ │ │ │ │ strtmi r7, [pc], -r5, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrtmi r2, [sp], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c4f0 │ │ │ │ + bl 0xfec2c528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1066b78 │ │ │ │ + blmi 0x1066bb0 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - strtne pc, [r4], -sp, asr #4 │ │ │ │ + ldrtne pc, [ip], -sp, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xff59141e │ │ │ │ + blx 0xff591456 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x8909f0 │ │ │ │ + blvc 0x890a28 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vsubhn.i16 d17, q0, q10 │ │ │ │ + vmvn.i32 d17, #201326592 @ 0x0c000000 │ │ │ │ vmin.s8 d16, d13, d19 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blvc 0x1909c8 │ │ │ │ - blx 0xfe99147e │ │ │ │ + blvc 0x190a00 │ │ │ │ + blx 0xfe9914b6 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x423840 │ │ │ │ + bl 0x423878 │ │ │ │ strtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0xfef113d2 │ │ │ │ - blls 0x1839dc │ │ │ │ - blt 0x7bbbcc │ │ │ │ + blx 0xfef1140a │ │ │ │ + blls 0x183a14 │ │ │ │ + blt 0x7bbc04 │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r5, #8, 30 │ │ │ │ strtmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ @ instruction: 0xe79e463d │ │ │ │ movtne pc, #35024 @ 0x88d0 @ │ │ │ │ @ instruction: 0xf04fe7e3 │ │ │ │ strdcs r3, [lr, -pc] │ │ │ │ @ instruction: 0xe796463d │ │ │ │ - blx 0xd91b34 │ │ │ │ + blx 0xe91b6c │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c600 │ │ │ │ + bl 0xfec2c638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616231b │ │ │ │ - strtne pc, [r4], #-589 @ 0xfffffdb3 │ │ │ │ + ldrtne pc, [ip], #-589 @ 0xfffffdb3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - blx 0x1711512 │ │ │ │ + blx 0x171154a │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfeb91512 │ │ │ │ - blls 0x302174 │ │ │ │ + blx 0xfeb9154a │ │ │ │ + blls 0x3021ac │ │ │ │ @ instruction: 0xb3bb6807 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fb35 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201771,36 +201785,36 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xe7c51bbf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ swpcs fp, r1, [r0] │ │ │ │ - strne pc, [r4, #-589]! @ 0xfffffdb3 │ │ │ │ + ldrne pc, [ip, #-589]! @ 0xfffffdb3 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ tstls r5, sp, lsr #4 │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ stmdavs r9, {r1, r4, r5, r7, r8, fp, lr} │ │ │ │ @ instruction: 0xf04f910f │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fae7 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2288 │ │ │ │ + blcs 0xe22c0 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xff59161c │ │ │ │ + blx 0xff591654 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ ldrbteq r0, [fp], #-1173 @ 0xfffffb6b │ │ │ │ @@ -201830,46 +201844,46 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf643e7c3 │ │ │ │ vmls.f d19, d0, d0[1] │ │ │ │ @ instruction: 0x463b0595 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmov.i32 d23, #3072 @ 0x00000c00 │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xff76f1d1 │ │ │ │ + @ instruction: 0xff7af1d1 │ │ │ │ andcs r6, r0, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf73c4620 │ │ │ │ - @ instruction: 0xf73bfe1b │ │ │ │ - @ instruction: 0xf504fa6b │ │ │ │ + @ instruction: 0xf73bfdff │ │ │ │ + @ instruction: 0xf504fa4f │ │ │ │ svccs 0x00205800 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ strhi pc, [r0], r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5831 @ 0x16c7 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ cmnplt r8, pc, asr #21 @ p-variant is OBSOLETE │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xef62c │ │ │ │ + blcs 0xef664 │ │ │ │ ldrbhi pc, [r2], r0 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r1], r0, asr #32 @ │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ tstcs fp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf8c24620 │ │ │ │ vqadd.s8 d17, d29, d16 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ strls r0, [r0, #-557] @ 0xfffffdd3 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1311730 │ │ │ │ + blx 0x1311768 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f84a9 │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ @@ -201879,22 +201893,22 @@ │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2404 │ │ │ │ + blcs 0xe243c │ │ │ │ tstcs fp, #147 @ 0x93 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x691794 │ │ │ │ + blx 0x6917cc │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ andcs r8, r0, #2030043136 @ 0x79000000 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ bfi r2, r4, #7, #7 │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ @@ -201902,84 +201916,84 @@ │ │ │ │ ldrtmi r3, [r1], -sl, lsl #6 │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ addsls pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5300 @ 0x14b4 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x17917b0 │ │ │ │ + blx 0x17917e8 │ │ │ │ addsle r2, r9, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r9 @ │ │ │ │ cdpcs 8, 0, cr6, cr0, cr7, {0} │ │ │ │ strbthi pc, [sp], -r0 @ │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ strcc lr, [sl], -sp, asr #19 │ │ │ │ - beq 0xf11b40 │ │ │ │ + beq 0xf11b78 │ │ │ │ ldrdcc pc, [r0], #137 @ 0x89 │ │ │ │ ldrtmi sl, [r9], sl, lsl #28 │ │ │ │ - bleq 0x111854 │ │ │ │ + bleq 0x11188c │ │ │ │ @ instruction: 0xf8cd930c │ │ │ │ @ instruction: 0xf898b034 │ │ │ │ - blcs 0xe2494 │ │ │ │ + blcs 0xe24cc │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ - blx 0xf117f4 │ │ │ │ + blx 0xf1182c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0af77 │ │ │ │ ldmdavs r3!, {r2, ip, sp, pc} │ │ │ │ strcc r6, [r4], -r3 │ │ │ │ @ instruction: 0xf1093704 │ │ │ │ ldrbmi r0, [r6, #-2312] @ 0xfffff6f8 │ │ │ │ str sp, [r2, r7, ror #3]! │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f9b9 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe24e4 │ │ │ │ + blcs 0xe251c │ │ │ │ ldrthi pc, [r7], #-0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe76f2394 │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ ldrsbtmi pc, [r0], r1 @ │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f99b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2520 │ │ │ │ + blcs 0xe2558 │ │ │ │ strhi pc, [lr], #-0 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7534394 │ │ │ │ - blcc 0xfe787fc0 │ │ │ │ + blcc 0xfe787ff8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbhi pc, [r0], #-0 @ │ │ │ │ andcs sl, r1, r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1c83308 │ │ │ │ - ldmib sp, {r0, r1, r3, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x0008339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x19bf4a │ │ │ │ - bl 0x1119c04 │ │ │ │ + blx 0x19bf82 │ │ │ │ + bl 0x1119c3c │ │ │ │ @ instruction: 0xf50471e7 │ │ │ │ vadd.i8 d21, d14, d0 │ │ │ │ vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf8982095 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ stmdbeq r2, {r0, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -201987,49 +202001,49 @@ │ │ │ │ movwcs r8, #1054 @ 0x41e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ andvs r2, r7, r0, lsl #6 │ │ │ │ @ instruction: 0xf8986043 │ │ │ │ - blcs 0xe25b4 │ │ │ │ - ldrthi pc, [pc], #0 @ 0xd5848 @ │ │ │ │ + blcs 0xe25ec │ │ │ │ + ldrthi pc, [pc], #0 @ 0xd5880 @ │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ subvs r9, r3, r0 │ │ │ │ @ instruction: 0xf504e717 │ │ │ │ @ instruction: 0xf8d45800 │ │ │ │ @ instruction: 0xf898a290 │ │ │ │ - blcs 0xe25e4 │ │ │ │ + blcs 0xe261c │ │ │ │ bichi pc, sl, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf990f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898aecf │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0x101894 │ │ │ │ + blcs 0x1018cc │ │ │ │ ldrbthi pc, [r5], #0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf980f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8daaebf │ │ │ │ stmdavs r2, {r3, r6, r7, ip, sp} │ │ │ │ @ instruction: 0x3718e9d3 │ │ │ │ svccs 0x00011aff │ │ │ │ svclt 0x003846b9 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c0454a │ │ │ │ @ instruction: 0xf89884f8 │ │ │ │ - blcs 0xe263c │ │ │ │ + blcs 0xe2674 │ │ │ │ ldrhi pc, [fp] │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ ldrbtcc pc, [pc], r9, lsl #2 @ │ │ │ │ @@ -202051,27 +202065,27 @@ │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ ldmle r5!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f8c5 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0xde6cc │ │ │ │ + bcs 0xde704 │ │ │ │ ldrbhi pc, [r8, #-0]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e67c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe26e4 │ │ │ │ + blcs 0xe271c │ │ │ │ @ instruction: 0x83b6f000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf910f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4f │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202079,167 +202093,167 @@ │ │ │ │ movwcs r8, #5216 @ 0x1460 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf900f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + biceq pc, r9, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ @ instruction: 0xe651fa51 │ │ │ │ @ instruction: 0xf1c42000 │ │ │ │ - @ instruction: 0x4606f875 │ │ │ │ + @ instruction: 0x4606f879 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #-2030043136 @ 0x87000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf87af039 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #268435471 @ 0x1000000f │ │ │ │ addsvs lr, r4, #3194880 @ 0x30c000 │ │ │ │ @ instruction: 0xf1c3e632 │ │ │ │ - @ instruction: 0xf648fb41 │ │ │ │ + @ instruction: 0xf648fb45 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x460201db │ │ │ │ tstcs fp, #32, 12 @ 0x2000000 │ │ │ │ strls r1, [r0, #-2004] @ 0xfffff82c │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ strtcc lr, [r2], #-3012 @ 0xfffff43c │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf504e6b9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe27a0 │ │ │ │ + blcs 0xe27d8 │ │ │ │ rscshi pc, r7, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf8b2f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f83d │ │ │ │ svceq 0x00f65000 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #1043 @ 0x413 │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ tstcs fp, #244, 10 @ 0x3d000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf824f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8d0829f │ │ │ │ strcs r3, [r1, #-840] @ 0xfffffcb8 │ │ │ │ strtmi r3, [r0], -r1, lsl #22 │ │ │ │ adcvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - tstpcs r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r9, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ - strb pc, [pc, #3321] @ 0xd67bd @ │ │ │ │ + strb pc, [pc, #3321] @ 0xd67f5 @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4917 @ 0x1335 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefb08 │ │ │ │ + blcs 0xefb40 │ │ │ │ orrshi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf854f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad93 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9b0c │ │ │ │ + blcs 0xf9b44 │ │ │ │ strthi pc, [r4], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r5, lsl #16 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - mvnscc pc, r5, asr #4 │ │ │ │ + msrmi SP_fiq, r5 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ ldr pc, [r3, #3419] @ 0xd5b │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4694 @ 0x1256 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefb80 │ │ │ │ + blcs 0xefbb8 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf818f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad57 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9b84 │ │ │ │ + blcs 0xf9bbc │ │ │ │ bicshi pc, r0, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ stc2 1, cr15, [r4, #468]! @ 0x1d4 │ │ │ │ @ instruction: 0xf1c84606 │ │ │ │ - blx 0x18d5440 │ │ │ │ + blx 0x18d5488 │ │ │ │ andls pc, r0, r9, lsl #5 │ │ │ │ ldrtmi r9, [r3], -r1, lsl #4 │ │ │ │ stmdage r5, {r0, r8, sp} │ │ │ │ - rscsvs pc, r4, #72351744 @ 0x4500000 │ │ │ │ + andvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - stc2 1, cr15, [r4], {209} @ 0xd1 │ │ │ │ - blle 0x25fbc8 │ │ │ │ + stc2 1, cr15, [r8], {209} @ 0xd1 │ │ │ │ + blle 0x25fc00 │ │ │ │ strbmi r1, [r6, #-3142] @ 0xfffff3ba │ │ │ │ ldrthi pc, [r0], #-576 @ 0xfffffdc0 @ │ │ │ │ @ instruction: 0xf1be9805 │ │ │ │ - @ instruction: 0xf24dfc25 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + @ instruction: 0xf24dfc29 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff76f038 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf04f8369 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e52c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2984 │ │ │ │ + blcs 0xe29bc │ │ │ │ andshi pc, r0, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffc0f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acff │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202248,59 +202262,59 @@ │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffb0f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r2, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vaddw.s8 , q0, d13 │ │ │ │ + vmla.f d17, d0, d1[1] │ │ │ │ movwls r0, #8461 @ 0x210d │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stc2 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e4fe │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe29e0 │ │ │ │ + blcs 0xe2a18 │ │ │ │ subhi pc, r3, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff92f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - orrne pc, sp, r5, asr #4 │ │ │ │ + bicne pc, r5, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strbt pc, [r5], #3569 @ 0xdf1 @ │ │ │ │ @ instruction: 0xf0304630 │ │ │ │ cdpne 8, 0, cr15, cr7, cr5, {2} │ │ │ │ addshi pc, sp, #192, 4 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ adcsvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - tstpeq r9, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldrb pc, [r1], #3261 @ 0xcbd @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4674 @ 0x1242 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefd04 │ │ │ │ + blcs 0xefd3c │ │ │ │ subshi pc, pc, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xff56f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac95 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9d08 │ │ │ │ + blcs 0xf9d40 │ │ │ │ tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @@ -202312,20 +202326,20 @@ │ │ │ │ @ instruction: 0xff34f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf8cd3101 │ │ │ │ mrsls sl, (UNDEF: 1) │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + biceq pc, r9, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ @ instruction: 0xf504e480 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2adc │ │ │ │ + blcs 0xe2b14 │ │ │ │ @ instruction: 0x81aff000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff14f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac53 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202342,73 +202356,73 @@ │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 15, cr15, cr4, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vaddw.s8 q10, q0, d29 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf504e444 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2b54 │ │ │ │ + blcs 0xe2b8c │ │ │ │ bichi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 13, cr15, cr8, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fe63 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2b90 │ │ │ │ + blcs 0xe2bc8 │ │ │ │ bichi pc, lr, r0 │ │ │ │ movtpl pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #26 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vrshr.s64 d16, d1, #64 │ │ │ │ + vmlal.s q8, d16, d1[2] │ │ │ │ vhsub.s8 d16, d5, d13 │ │ │ │ - vmla.f d18, d16, d1[5] │ │ │ │ + vorr.i32 d19, #13 @ 0x0000000d │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e40e │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2bc0 │ │ │ │ + blcs 0xe2bf8 │ │ │ │ msrhi SPSR_fc, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 10, cr15, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + biceq pc, r9, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf7fffabb │ │ │ │ @ instruction: 0xf504bbf5 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2bf4 │ │ │ │ + blcs 0xe2c2c │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 8, cr15, cr8, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898abc7 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4546 @ 0x11c2 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfef12fb4 │ │ │ │ + blge 0xfef12fec │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4645 @ 0x1225 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 6, cr15, cr8, cr15, {1} │ │ │ │ @@ -202419,17 +202433,17 @@ │ │ │ │ andls r4, r5, r6, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ab9d │ │ │ │ svclt 0x00840f0b │ │ │ │ @ instruction: 0xf8d42116 │ │ │ │ vqsub.s8 d2, d16, d0 │ │ │ │ @ instruction: 0xf64581df │ │ │ │ - vsra.s64 q11, q4, #64 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf1c0012e │ │ │ │ - @ instruction: 0x4682fb75 │ │ │ │ + @ instruction: 0x4682fb79 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b982a3 │ │ │ │ stmdble r6, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0007f1b9 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ @ instruction: 0xf7fe0a01 │ │ │ │ @@ -202439,72 +202453,72 @@ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4382 @ 0x111e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b93050 │ │ │ │ + blge 0x1b93088 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xeff78 │ │ │ │ + blcs 0xeffb0 │ │ │ │ tstphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1793070 │ │ │ │ + blge 0x17930a8 │ │ │ │ ldrtmi r6, [sl], -r3, lsl #16 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 d16, d1, #64 │ │ │ │ + vmla.f d16, d16, d1[2] │ │ │ │ movwcc r0, #4365 @ 0x110d │ │ │ │ mrc2 7, 3, pc, cr6, cr14, {7} │ │ │ │ - bllt 0x1c13f88 │ │ │ │ + bllt 0x1c13fc0 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #10 │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vrshr.s64 d22, d24, #64 │ │ │ │ vqsub.s8 d16, d21, d5 │ │ │ │ - vaddw.s8 q8, q0, d9 │ │ │ │ + vmla.f d16, d0, d1[0] │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ - blx 0x1313fa2 │ │ │ │ - bllt 0x1813fa8 │ │ │ │ + blx 0x1313fda │ │ │ │ + bllt 0x1813fe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1693fb4 │ │ │ │ + bllt 0x1693fec │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xd130c4 │ │ │ │ + blge 0xd130fc │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - bllt 0xfef53fcc │ │ │ │ + bllt 0xfef54004 │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1293fd4 │ │ │ │ + bllt 0x129400c │ │ │ │ andsvs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - bllt 0x1193fdc │ │ │ │ + bllt 0x1194014 │ │ │ │ subcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vst3.16 {d30,d32,d34}, [pc :64] │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ @ instruction: 0xf8c0339a │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ movwcs fp, #6967 @ 0x1b37 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - bllt 0x494008 │ │ │ │ + bllt 0x494040 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r6, #188] @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac36 │ │ │ │ movwcs fp, #6915 @ 0x1b03 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff14034 │ │ │ │ + blt 0xfff1406c │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [r0, #188]! @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffadf0 │ │ │ │ movwcs fp, #6893 @ 0x1aed │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -202512,118 +202526,118 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab4b │ │ │ │ andcs fp, r4, #929792 @ 0xe3000 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ ldc2 0, cr15, [ip, #188] @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrdvs sl, [r7], -fp │ │ │ │ - bllt 0xff9d4074 │ │ │ │ + bllt 0xff9d40ac │ │ │ │ tstls r6, r6, lsl #16 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ smlabtne r1, r0, r9, lr │ │ │ │ @ instruction: 0xf1c360c1 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmpeq fp, r8, lsl #4 │ │ │ │ - bne 0x17965d8 │ │ │ │ + bne 0x1796610 │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r2, r0, ror #22 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ - bl 0x115c218 │ │ │ │ - bls 0x2590b0 │ │ │ │ - b 0x14bc4d0 │ │ │ │ - b 0x13d93e8 │ │ │ │ + bl 0x115c250 │ │ │ │ + bls 0x2590e8 │ │ │ │ + b 0x14bc508 │ │ │ │ + b 0x13d9420 │ │ │ │ sbcseq r7, fp, r3, asr ip │ │ │ │ andcs pc, r7, r2, lsr #23 │ │ │ │ - blx 0x29c40e │ │ │ │ - bl 0x11164cc │ │ │ │ + blx 0x29c446 │ │ │ │ + bl 0x1116504 │ │ │ │ @ instruction: 0xf7ff010c │ │ │ │ movwcs fp, #7068 @ 0x1b9c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - blt 0xfe9940e0 │ │ │ │ + blt 0xfe994118 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [sl, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac4a │ │ │ │ movwcs fp, #6807 @ 0x1a97 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #508]! @ 0x1fc │ │ │ │ - blt 0xfe41410c │ │ │ │ + blt 0xfe414144 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r4, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebc │ │ │ │ movwcs fp, #6785 @ 0x1a81 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - blt 0x1e94138 │ │ │ │ + blt 0x1e94170 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [lr, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccb │ │ │ │ movwcs fp, #6763 @ 0x1a6b │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - blt 0x1914164 │ │ │ │ + blt 0x191419c │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [r8, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae40 │ │ │ │ movwcs fp, #6741 @ 0x1a55 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0x1394190 │ │ │ │ + blt 0x13941c8 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r2, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaee7 │ │ │ │ movwcs fp, #6719 @ 0x1a3f │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - blt 0xe141bc │ │ │ │ + blt 0xe141f4 │ │ │ │ subpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldcne 6, cr14, [r1, #-192]! @ 0xffffff40 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [sl], #188 @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0aa29 │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ tstcs fp, #92, 20 @ 0x5c000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r2], #-224 @ 0xffffff20 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xa3b2810d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ - blt 0xb14210 │ │ │ │ + blt 0xb14248 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ stc2l 0, cr15, [r2], {47} @ 0x2f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac6e │ │ │ │ movwcs fp, #6655 @ 0x19ff │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @@ -202636,50 +202650,50 @@ │ │ │ │ stc2 0, cr15, [ip], #188 @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffada7 │ │ │ │ movwcs fp, #6633 @ 0x19e9 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe953464 │ │ │ │ + blge 0xfe95349c │ │ │ │ ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ ldc2 0, cr15, [r6], {47} @ 0x2f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac7e │ │ │ │ movwcs fp, #6611 @ 0x19d3 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x3d3490 │ │ │ │ + blge 0x3d34c8 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andsvs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ stmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [ip], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccc │ │ │ │ @ instruction: 0xf8d4b9b9 │ │ │ │ @ instruction: 0x21072290 │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q8, q0, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ strtmi r0, [r0], -sp, lsr #4 │ │ │ │ str r9, [r9], #1280 @ 0x500 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff7ef193 │ │ │ │ - blcs 0xf02f0 │ │ │ │ - blge 0x1dd33e4 │ │ │ │ + @ instruction: 0xff82f193 │ │ │ │ + blcs 0xf0328 │ │ │ │ + blge 0x1dd341c │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0x1c542f0 │ │ │ │ + bllt 0x1c54328 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ movwcs sl, #6528 @ 0x1980 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -202701,37 +202715,37 @@ │ │ │ │ stmdacs r0, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff813568 │ │ │ │ + blge 0xff8135a0 │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #-508] @ 0xd6188 │ │ │ │ + ldcge 4, cr15, [pc, #-508] @ 0xd61c0 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vaddhn.i16 d18, q0, q11 │ │ │ │ - blne 0xdd7398 │ │ │ │ + blne 0xdd73d0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf0404620 │ │ │ │ @ instruction: 0x4620f9f7 │ │ │ │ - @ instruction: 0xff06f1a0 │ │ │ │ + @ instruction: 0xff0af1a0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xffd12482 │ │ │ │ + blx 0xffd124ba │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ vsubw.s8 q9, q0, d22 │ │ │ │ addsmi r0, pc, #134217728 @ 0x8000000 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x4630e7dc │ │ │ │ stc2l 0, cr15, [r2], #152 @ 0x98 │ │ │ │ @@ -202742,76 +202756,76 @@ │ │ │ │ @ instruction: 0xf0264630 │ │ │ │ @ instruction: 0xf8d9fcd7 │ │ │ │ addmi r3, r6, #184 @ 0xb8 │ │ │ │ @ instruction: 0xf8c9d8f5 │ │ │ │ @ instruction: 0xf7ff60bc │ │ │ │ @ instruction: 0x1d31b97f │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xff3924ce │ │ │ │ + blx 0xff392506 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf109a909 │ │ │ │ strdvs r3, [r6], -pc @ │ │ │ │ - blt 0x1ad441c │ │ │ │ + blt 0x1ad4454 │ │ │ │ mvnvs pc, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0x63adf6cd │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ - blx 0xfee124fa │ │ │ │ + blx 0xfee12532 │ │ │ │ orrslt r9, r8, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7394632 │ │ │ │ - stmdals r5, {r2, r3, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffeaf1bd │ │ │ │ - blt 0x1e1444c │ │ │ │ + stmdals r5, {r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xffeef1bd │ │ │ │ + blt 0x1e14484 │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bicsvs pc, ip, r5, asr #12 │ │ │ │ + mvnsvs pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1c04630 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf8d4d921 │ │ │ │ andcs r3, sp, #144, 4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ - blt 0xfead447c │ │ │ │ + blt 0xfead44b4 │ │ │ │ stmibeq r9, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + biceq pc, r9, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4010f8d9 │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff06f7fd │ │ │ │ ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1bd4608 │ │ │ │ - @ instruction: 0xf7ffffb9 │ │ │ │ + @ instruction: 0xf7ffffbd │ │ │ │ @ instruction: 0xf7fdb8bb │ │ │ │ stmdbmi r5, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ stc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ - blt 0xfe2544c0 │ │ │ │ - @ instruction: 0xf9c4f1d1 │ │ │ │ + blt 0xfe2544f8 │ │ │ │ + @ instruction: 0xf9c8f1d1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq sp, r3, ip, lsr #2 │ │ │ │ + eorseq sp, r3, r4, asr #2 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d6e0 │ │ │ │ + bl 0xfec2d718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, , q1 │ │ │ │ - vmls.i d17, d0, d0[5] │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ vqshl.s8 d16, d19, d11 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vrshr.s64 q8, q4, #64 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf8c0fb9f │ │ │ │ @ instruction: 0x4605409c │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ @ instruction: 0xb12b30a8 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -202819,120 +202833,120 @@ │ │ │ │ @ instruction: 0x47184030 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d744 │ │ │ │ + bl 0xfec2d77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmls.i d17, d0, d0[5] │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ @ instruction: 0xf038000c │ │ │ │ @ instruction: 0xf104f8df │ │ │ │ ldmfd sp!, {r6} │ │ │ │ @ instruction: 0xf0384010 │ │ │ │ svclt 0x0000b8d9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d770 │ │ │ │ + bl 0xfec2d7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6454601 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ @ instruction: 0xf15d002e │ │ │ │ @ instruction: 0x4605fdb1 │ │ │ │ ldc2l 0, cr15, [r4], #-224 @ 0xffffff20 │ │ │ │ teqcs r0, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ @ instruction: 0x4604fb51 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ @ instruction: 0x4620fd5d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrsbteq sp, [r3], -r8 │ │ │ │ + ldrshteq sp, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d7d0 │ │ │ │ + bl 0xfec2d808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf80cf76b │ │ │ │ + @ instruction: 0xfff0f76a │ │ │ │ stc2 0, cr15, [r2], {56} @ 0x38 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ @ instruction: 0xf6452338 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ @ instruction: 0xf038012e │ │ │ │ - blvs 0x115298 │ │ │ │ + blvs 0x1152d0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214786 │ │ │ │ - eorseq sp, r3, r4, ror #3 │ │ │ │ + blx 0x2147be │ │ │ │ + ldrshteq sp, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d81c │ │ │ │ + bl 0xfec2d854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blx 0xffa9270a │ │ │ │ + blx 0xffa92742 │ │ │ │ @ instruction: 0x4601b358 │ │ │ │ - rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andne pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - rsbvc pc, r4, r5, asr #12 │ │ │ │ + rsbsvc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 1, cr15, [r4, #-372] @ 0xfffffe8c │ │ │ │ @ instruction: 0xf0384605 │ │ │ │ @ instruction: 0x4604fbdb │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ cmnplt r4, sp, lsl #26 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + tstpne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsmi pc, r5, r6, asr #4 │ │ │ │ + andpl pc, sp, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0384030 │ │ │ │ mullt r3, r5, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bd30 │ │ │ │ - vmov.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.i d23, d0, d0[7] │ │ │ │ @ instruction: 0xf645042e │ │ │ │ - vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ - blmi 0x156b4c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x156b84 │ │ │ │ strls r2, [r0], #-605 @ 0xfffffda3 │ │ │ │ @ instruction: 0xff00f164 │ │ │ │ - ldrshteq sp, [r3], -r8 │ │ │ │ + eorseq sp, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ @ instruction: 0xb113309c │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d8c0 │ │ │ │ + bl 0xfec2d8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xff92f76a │ │ │ │ - blx 0xfe3127b6 │ │ │ │ + @ instruction: 0xff76f76a │ │ │ │ + blx 0xfe3127ee │ │ │ │ cmncs ip, #20, 20 @ 0x14000 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ vmulvs.f32 s30, s7, s27 │ │ │ │ @ instruction: 0xf8d34606 │ │ │ │ @ instruction: 0xb12b309c │ │ │ │ @ instruction: 0xb11b6b9b │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xb1404798 │ │ │ │ @@ -202941,331 +202955,331 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r3, r4, lsl r2 │ │ │ │ + eorseq sp, r3, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d934 │ │ │ │ + bl 0xfec2d96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf76a4604 │ │ │ │ - @ instruction: 0xf038ff59 │ │ │ │ - bmi 0x4d5484 │ │ │ │ + @ instruction: 0xf038ff3d │ │ │ │ + bmi 0x4d54bc │ │ │ │ andls r2, r0, #144, 6 @ 0x40000002 │ │ │ │ - cmppeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 96), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + subsvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x1e12840 │ │ │ │ + blx 0x1e12878 │ │ │ │ smlawtlt r3, r3, fp, r6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r3, r0, lsr r2 │ │ │ │ + eorseq sp, r3, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d990 │ │ │ │ + bl 0xfec2d9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xff2cf76a │ │ │ │ - blx 0x992882 │ │ │ │ + @ instruction: 0xff10f76a │ │ │ │ + blx 0x9928ba │ │ │ │ andls r4, r0, #57344 @ 0xe000 │ │ │ │ @ instruction: 0xf645239b │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ @ instruction: 0xf038012e │ │ │ │ @ instruction: 0x6c00fa47 │ │ │ │ andlt fp, r3, r8, lsl r1 │ │ │ │ - bl 0x214938 │ │ │ │ + bl 0x214970 │ │ │ │ andlt r4, r3, r0, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq sp, r3, ip, asr #4 │ │ │ │ + eorseq sp, r3, r4, ror #4 │ │ │ │ cmnpeq ip, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf0858 │ │ │ │ + blcs 0xf0890 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbscs pc, r0, sp, asr #4 │ │ │ │ + addcs pc, r8, sp, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ svclt 0x008af037 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2da0c │ │ │ │ + bl 0xfec2da44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -r6, asr #20 │ │ │ │ vcgt.s8 q9, q11, q12 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rsbsvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + addsvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldrvc pc, [r8, #1605] @ 0x645 │ │ │ │ + ldrvc pc, [r0, #1605]! @ 0x645 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x312918 │ │ │ │ - @ instruction: 0x01acf24d │ │ │ │ + blx 0x312950 │ │ │ │ + biceq pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ + adcmi pc, r1, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - tstpmi r5, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + movtmi pc, #54855 @ 0xd647 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ andne lr, ip, #192, 18 @ 0x300000 │ │ │ │ - addmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ + sbcmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ bicvs r6, r2, #201326594 @ 0xc000002 │ │ │ │ @ instruction: 0x53bcf244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - sbcsvc pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ strvs r6, [r2], #-1091 @ 0xfffffbbd │ │ │ │ - teqpne r1, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + msrne SPSR_fc, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vmlal.s q10, d16, d1[4] │ │ │ │ + vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf645020d │ │ │ │ - vsra.s64 d23, d0, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf03b012e │ │ │ │ strtmi pc, [r9], -sp, lsl #18 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - mvncc pc, #73400320 @ 0x4600000 │ │ │ │ + tstpmi sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rscsvc pc, r8, #536870916 @ 0x20000004 │ │ │ │ + andseq pc, r0, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ - vqdmlal.s , d0, d1[6] │ │ │ │ + vsubw.s8 , q8, d17 │ │ │ │ @ instruction: 0xf038030d │ │ │ │ strtmi pc, [r9], -r5, ror #31 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vmls.f d23, d16, d0[1] │ │ │ │ + vshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ strtmi pc, [r9], -sp, lsl #25 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vbic.i32 d18, #2304 @ 0x00000900 │ │ │ │ + vbic.i32 q9, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vsubl.s8 q9, d16, d1 │ │ │ │ + vrshr.s64 d18, d25, #64 │ │ │ │ @ instruction: 0xf03b020d │ │ │ │ @ instruction: 0x4629f957 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vabal.s8 q8, d0, d0 │ │ │ │ + vorr.i32 d16, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ @ instruction: 0x4629fc75 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vorr.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vorr.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 q9, d0, d29 │ │ │ │ @ instruction: 0xf03b020d │ │ │ │ @ instruction: 0x4629f93f │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q8, d0, d24 │ │ │ │ andlt r0, r5, lr, lsr #4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrrclt 0, 3, pc, lr, cr11 @ │ │ │ │ - eorseq sp, r3, r4, lsr #5 │ │ │ │ + ldrhteq sp, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2db3c │ │ │ │ + bl 0xfec2db74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -fp, lsr #28 │ │ │ │ @ instruction: 0x4617233a │ │ │ │ - cmppeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459600 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ vtst.8 d31, d22, d29 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmla.f d16, d0, d0[6] │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ - msrlt SPSR_, #1040 @ 0x410 │ │ │ │ - msrvs R12_fiq, r6 │ │ │ │ + msrlt SPSR_, #1104 @ 0x450 │ │ │ │ + cmppvs r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ - ldmdblt r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r7, r3, r8, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf106bdf0 │ │ │ │ adccs r0, r1, #12, 6 @ 0x30000000 │ │ │ │ vmin.s8 d20, d6, d24 │ │ │ │ - vshl.s64 d16, d12, #0 │ │ │ │ + vshl.s64 d16, d20, #0 │ │ │ │ @ instruction: 0xf645052e │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 d23, d4, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf07c5400 │ │ │ │ andlt pc, r3, r3, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q11, q8 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ movwcs pc, #7319 @ 0x1c97 @ │ │ │ │ andlt r7, r3, fp, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dc00 │ │ │ │ + bl 0xfec2dc38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #45056 @ 0xb000 │ │ │ │ - cmppeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ stclvc 8, cr15, [r0, #-372] @ 0xfffffe8c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214bae │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + blx 0x214be6 │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc44 │ │ │ │ + bl 0xfec2dc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d6, d26 │ │ │ │ - vmla.f d16, d0, d0[1] │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rsbsvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + addsvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf83af038 │ │ │ │ andlt r6, r2, r4, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dc8c │ │ │ │ + bl 0xfec2dcc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - cmppeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ stmibvs r0, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dcd8 │ │ │ │ + bl 0xfec2dd10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - cmppeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ movwcs pc, #4081 @ 0xff1 @ │ │ │ │ orrvs r7, r3, r3, lsl #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd24 │ │ │ │ + bl 0xfec2dd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d6, d26 │ │ │ │ - vmla.f d16, d0, d0[1] │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rsbsvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + addsvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xffcaf037 │ │ │ │ bicvs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andsvc r7, ip, r4, asr #10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dd74 │ │ │ │ + bl 0xfec2ddac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c18 │ │ │ │ teqcs sl, #24, 20 @ 0x18000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ - cmppeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - rsbsvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + addsvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf0379e08 │ │ │ │ pkhbtmi pc, r4, fp, lsl #31 @ │ │ │ │ - bge 0x168478 │ │ │ │ + bge 0x1684b0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x401cf8dc │ │ │ │ @ instruction: 0xf06d9402 │ │ │ │ - blmi 0x395d10 │ │ │ │ - blls 0x1b0c28 │ │ │ │ + blmi 0x395d48 │ │ │ │ + blls 0x1b0c60 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 1, 1, pc, cr8, cr0, {6} │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + mrc2 1, 1, pc, cr12, cr0, {6} │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ddf0 │ │ │ │ + bl 0xfec2de28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c1a │ │ │ │ teqcs sl, #106496 @ 0x1a000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ vceq.f32 d25, d6, d8 │ │ │ │ - vmla.f d16, d0, d0[1] │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ ldmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf6450200 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0x4602ff5d │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x46144633 │ │ │ │ strcs sl, [r0, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf06d9502 │ │ │ │ tstplt r8, r7, lsl ip @ p-variant is OBSOLETE │ │ │ │ @@ -203275,71 +203289,71 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1d0bd70 │ │ │ │ - svclt 0x0000fdf7 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + svclt 0x0000fdfb │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2de74 │ │ │ │ + bl 0xfec2deac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf76a2501 │ │ │ │ - bmi 0x6d5f68 │ │ │ │ + bmi 0x6d5f30 │ │ │ │ vcge.s8 d18, d6, d26 │ │ │ │ - vmla.f d16, d0, d0[1] │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rsbsvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + addsvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xff20f037 │ │ │ │ @ instruction: 0x51bcf244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ vmax.s8 d20, d4, d4 │ │ │ │ vqdmlal.s q11, d16, d0[3] │ │ │ │ stcvc 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ subsvc r7, sl, sp │ │ │ │ stc2 0, cr15, [sl, #4]! │ │ │ │ - blx 0x1812cc0 │ │ │ │ + blx 0x1812cf8 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ streq r1, [r0, #-6] │ │ │ │ mrrc2 0, 4, pc, r8, cr11 @ │ │ │ │ - ldc2l 7, cr15, [ip], #-424 @ 0xfffffe58 │ │ │ │ + stc2l 7, cr15, [r0], #-424 @ 0xfffffe58 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2deec │ │ │ │ + bl 0xfec2df24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #61440 @ 0xf000 │ │ │ │ - cmppeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ stcvc 14, cr15, [r1, #-924] @ 0xfffffc64 │ │ │ │ - eorvs pc, ip, #73400320 @ 0x4600000 │ │ │ │ + subvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - cmppeq r0, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + msreq SPSR_f, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf15deb04 │ │ │ │ svclt 0x0000b903 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2df44 │ │ │ │ + bl 0xfec2df7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt r5, r3, ip, lsl #1 │ │ │ │ @ instruction: 0xf8d0bb85 │ │ │ │ @ instruction: 0x4686327c │ │ │ │ @ instruction: 0xf640b363 │ │ │ │ strd r7, [r6], -pc @ │ │ │ │ @@ -203347,17 +203361,17 @@ │ │ │ │ @ instruction: 0xf045bf98 │ │ │ │ ldmvs fp, {r0, r8, sl} │ │ │ │ ldmdavs ip, {r0, r1, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, ip, lsl #5 │ │ │ │ @ instruction: 0xf014685c │ │ │ │ @ instruction: 0xd1230010 │ │ │ │ ldrble r0, [r4, #1700]! @ 0x6a4 │ │ │ │ - bicscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + mvnscs pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01b8f246 │ │ │ │ + bicseq pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf164124f │ │ │ │ cmpplt sp, r1, lsl #23 @ p-variant is OBSOLETE │ │ │ │ vst2.8 {d22-d23}, [pc :64], r0 │ │ │ │ @ instruction: 0xf6cf417c │ │ │ │ vand , q8, │ │ │ │ @@ -203383,15 +203397,15 @@ │ │ │ │ strmi r4, [sp], -ip, asr #22 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf8dd4668 │ │ │ │ ldcls 0, cr9, [r3], {72} @ 0x48 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xff913510 │ │ │ │ + b 0xffa13548 │ │ │ │ andpl pc, r8, r6, lsl #10 │ │ │ │ andcs r3, r0, #16 │ │ │ │ strls r4, [r2, -r9, lsr #12] │ │ │ │ andhi lr, r3, sp, asr #19 │ │ │ │ strls lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0049500 │ │ │ │ mcrrne 12, 8, pc, r2, cr13 @ │ │ │ │ @@ -203403,76 +203417,76 @@ │ │ │ │ vshl.s8 q9, , #0 │ │ │ │ vrshl.s8 , , q10 │ │ │ │ vsubw.s8 q10, q1, d25 │ │ │ │ @ instruction: 0xf6474323 │ │ │ │ @ instruction: 0xf6c912b1 │ │ │ │ @ instruction: 0xf64a6237 │ │ │ │ @ instruction: 0xf2cc6e3d │ │ │ │ - blx 0x22292e │ │ │ │ + blx 0x222966 │ │ │ │ @ instruction: 0xf6473300 │ │ │ │ @ instruction: 0xf6c25cbb │ │ │ │ vfma.f32 d17, d4, d11 │ │ │ │ vshr.s64 q11, q4, #64 │ │ │ │ - blx 0x4570ce │ │ │ │ - b 0x14d4e9c │ │ │ │ - blx 0x467e4e │ │ │ │ - blx 0x4952aa │ │ │ │ + blx 0x457106 │ │ │ │ + b 0x14d4ed4 │ │ │ │ + blx 0x467e86 │ │ │ │ + blx 0x4952e2 │ │ │ │ strbtmi ip, [r9], -r7, lsl #24 │ │ │ │ @ instruction: 0xf404fb0e │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ vldmiavc r3!, {d30-} │ │ │ │ msrcc CPSR_fsxc, #81788928 @ 0x4e00000 │ │ │ │ bicsvc pc, r4, #536870924 @ 0x2000000c │ │ │ │ - b 0x14a8170 │ │ │ │ - blx 0x1a6296 │ │ │ │ - b 0x14b8ed8 │ │ │ │ - blx 0x1a528e │ │ │ │ - b 0x14bd2d0 │ │ │ │ - blx 0x1a569a │ │ │ │ - b 0x14a76dc │ │ │ │ - blx 0x1a3a86 │ │ │ │ + b 0x14a81a8 │ │ │ │ + blx 0x1a62ce │ │ │ │ + b 0x14b8f10 │ │ │ │ + blx 0x1a52c6 │ │ │ │ + b 0x14bd308 │ │ │ │ + blx 0x1a56d2 │ │ │ │ + b 0x14a7714 │ │ │ │ + blx 0x1a3abe │ │ │ │ @ instruction: 0xf646f202 │ │ │ │ - vsubw.s8 , q0, d25 │ │ │ │ - b 0xfe157afc │ │ │ │ - blx 0x223a16 │ │ │ │ - b 0xfe1936d8 │ │ │ │ - blx 0x46381e │ │ │ │ - b 0xfe1936e0 │ │ │ │ + vqdmlal.s , d0, d1[4] │ │ │ │ + b 0xfe157b34 │ │ │ │ + blx 0x223a4e │ │ │ │ + b 0xfe193710 │ │ │ │ + blx 0x463856 │ │ │ │ + b 0xfe193718 │ │ │ │ @ instruction: 0xf0814212 │ │ │ │ - blmi 0x595e1c │ │ │ │ - blls 0x330f4c │ │ │ │ + blmi 0x595e54 │ │ │ │ + blls 0x330f84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle fp, r0, lsl #6 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmnpcs r7, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ mvnpl pc, #200, 4 @ 0x8000000c │ │ │ │ @ instruction: 0xf605fb03 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ - b 0x14a4718 │ │ │ │ - blx 0x1a8af2 │ │ │ │ - b 0x14d4734 │ │ │ │ + b 0x14a4750 │ │ │ │ + blx 0x1a8b2a │ │ │ │ + b 0x14d476c │ │ │ │ @ instruction: 0xe7905636 │ │ │ │ ldrb r2, [ip, r0] │ │ │ │ - ldc2 1, cr15, [r4], {208} @ 0xd0 │ │ │ │ + ldc2 1, cr15, [r8], {208} @ 0xd0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blvs 0xfe171478 │ │ │ │ + blvs 0xfe1714b0 │ │ │ │ @ instruction: 0xd1f44293 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2e158 │ │ │ │ + bl 0xfec2e190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmvs r5, {r1, r3, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, r4, #9306112 @ 0x8e0000 │ │ │ │ adcsmi fp, r5, #8, 30 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -203480,114 +203494,114 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmibvs sl, {r2, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f44294 │ │ │ │ stmibvs ip, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xd1f04294 │ │ │ │ @ instruction: 0xf44f6c04 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ - blvs 0xff176394 │ │ │ │ + blvs 0xff1763cc │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ vhadd.u32 d18, d15, d0 │ │ │ │ addsmi r0, r0, #738197504 @ 0x2c000000 │ │ │ │ addsmi fp, ip, #8, 30 │ │ │ │ andcs fp, r1, r8, lsl #30 │ │ │ │ stmdavs fp, {r5, r6, r7, ip, lr, pc} │ │ │ │ stmdbvs r8, {r9, sp} │ │ │ │ mvnsvc pc, r3, lsl #12 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ - blx 0xff212fd2 │ │ │ │ - blx 0xfecdd844 │ │ │ │ + blx 0xff21300a │ │ │ │ + blx 0xfecdd87c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x192498 │ │ │ │ + blhi 0x1924d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0804615 │ │ │ │ smlalbblt pc, r0, r5, sp @ │ │ │ │ ldrbtvc pc, [r0], #590 @ 0x24e @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldreq r6, [r9], r3, lsr #16 │ │ │ │ ldrbeq sp, [sl, #1062] @ 0x426 │ │ │ │ andlt sp, r7, ip, lsl #8 │ │ │ │ - blhi 0x192308 │ │ │ │ + blhi 0x192340 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2l 0, cr15, [r2], {128} @ 0x80 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ andcc pc, r0, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0048029b │ │ │ │ andcs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ - @ instruction: 0xf8e8f73b │ │ │ │ + @ instruction: 0xf8ccf73b │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ - blhi 0x192344 │ │ │ │ + blhi 0x19237c │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 0, cr15, [lr], #512 @ 0x200 │ │ │ │ - blhi 0x1926b0 │ │ │ │ + blhi 0x1926e8 │ │ │ │ @ instruction: 0xf8d62100 │ │ │ │ ldrtmi r8, [r8], -r4, asr #5 │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ - blge 0x2117c0 │ │ │ │ - blx 0x414d66 │ │ │ │ + blge 0x2117f8 │ │ │ │ + blx 0xffd14d9c │ │ │ │ stmib sp, {r1, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi fp, [r1], -r4 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ vabd.s8 d25, d6, d2 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ stc 0, cr0, [sp, #184] @ 0xb8 │ │ │ │ @ instruction: 0xf0808b00 │ │ │ │ stmdavs r3!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7bb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e29c │ │ │ │ + bl 0xfec2e2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81b064 │ │ │ │ + blmi 0x81b09c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smlawble r0, r3, r2, r4 │ │ │ │ tstcs r0, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf01050d1 │ │ │ │ stmdblt r8!, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 0, cr15, [r8, #552] @ 0x228 │ │ │ │ andlt fp, r3, r0, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x215256 │ │ │ │ - blx 0xfe413124 │ │ │ │ + blx 0x21528e │ │ │ │ + blx 0xfe41315c │ │ │ │ stc2 0, cr15, [r8, #552] @ 0x228 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf08aeb04 │ │ │ │ vmla.f32 d27, d22, d5 │ │ │ │ - vmull.s8 , d0, d24 │ │ │ │ + vqdmulh.s d17, d0, d0[0] │ │ │ │ @ instruction: 0xf2460c2e │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ - blmi 0x2575c0 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ + blmi 0x2575f8 │ │ │ │ andvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf164c000 │ │ │ │ svclt 0x0000f9c3 │ │ │ │ - addeq r8, r3, lr, ror #21 │ │ │ │ - addeq r8, r3, r0, lsl ip │ │ │ │ - eorseq sp, r3, r0, lsl #6 │ │ │ │ + @ instruction: 0x00838ab6 │ │ │ │ + ldrdeq r8, [r3], r8 @ │ │ │ │ + eorseq sp, r3, r8, lsl r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrbvc pc, [r0, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ addlt r4, r8, sp, ror #22 │ │ │ │ @@ -203647,133 +203661,133 @@ │ │ │ │ svcvs 0x00db4628 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ ldc2l 0, cr15, [r0], #-512 @ 0xfffffe00 │ │ │ │ sbcle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0x462069f7 │ │ │ │ @ instruction: 0xf73d2100 │ │ │ │ - strtmi pc, [r2], -fp, lsr #20 │ │ │ │ + strtmi pc, [r2], -pc, lsl #20 │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - addsne pc, r4, r6, asr #4 │ │ │ │ + adcne pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe93446 │ │ │ │ + blx 0xffe9347e │ │ │ │ ldmdbvs r3!, {r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0xf3098 │ │ │ │ + blcs 0xf30d0 │ │ │ │ ldmdavs r1!, {r2, r6, ip, lr, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0xf8d5e7b1 │ │ │ │ movwcc r3, #4820 @ 0x12d4 │ │ │ │ movwcs sp, #8628 @ 0x21b4 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf8c54628 │ │ │ │ @ instruction: 0xf76432d4 │ │ │ │ - vmla.f32 d31, d14, d17 │ │ │ │ + vmla.f32 d31, d14, d5 │ │ │ │ vqdmlal.s q10, d0, d0[1] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, r3, r0, lsl #22 │ │ │ │ ldreq r6, [r9], #-2107 @ 0xfffff7c5 │ │ │ │ vqrshl.s8 d29, d0, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1bb │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1c21104 │ │ │ │ - @ instruction: 0xf076fc67 │ │ │ │ + @ instruction: 0xf076fc6b │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r1], -r0, lsl #8 │ │ │ │ - bls 0x17debc │ │ │ │ - eorsne pc, ip, r6, asr #4 │ │ │ │ + bls 0x17def4 │ │ │ │ + subsne pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff0134ba │ │ │ │ + blx 0xff0134f2 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0x4622e772 │ │ │ │ vmin.s8 d20, d6, d17 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf080002e │ │ │ │ @ instruction: 0xf8d8fbb1 │ │ │ │ strb r4, [r7, -r0]! │ │ │ │ - blx 0xff013a18 │ │ │ │ - @ instruction: 0x01b8f246 │ │ │ │ + blx 0xff113a50 │ │ │ │ + bicseq pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addne pc, r8, r6, asr #4 │ │ │ │ + adcne pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf19b72f0 │ │ │ │ - svclt 0x0000fb09 │ │ │ │ + svclt 0x0000fb0d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, ip, lsl r3 │ │ │ │ + eorseq sp, r3, r4, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1927bc │ │ │ │ + blhi 0x1927f4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r1, r0, asr #23 │ │ │ │ sbcsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ @ instruction: 0xf5b4db2c │ │ │ │ - ble 0x66712c │ │ │ │ + ble 0x667164 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcscc pc, r4, #12910592 @ 0xc50000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, ip, r0, asr #32 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ - blhi 0x192640 │ │ │ │ + blhi 0x192678 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ movwcs r8, #12272 @ 0x2ff0 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xd1e3429c │ │ │ │ addcc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8d26e2a │ │ │ │ - blcs 0xdb600 │ │ │ │ + blcs 0xdb638 │ │ │ │ @ instruction: 0x81b7f000 │ │ │ │ - blcs 0xf19a4 │ │ │ │ + blcs 0xf19dc │ │ │ │ @ instruction: 0x4628d0d8 │ │ │ │ bfi r4, r8, #15, #7 │ │ │ │ - blhi 0xfe992a00 │ │ │ │ - @ instruction: 0x03b8f246 │ │ │ │ + blhi 0xfe992a38 │ │ │ │ + bicseq pc, r0, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ - bpl 0x3147a8 │ │ │ │ + bpl 0x3147e0 │ │ │ │ @ instruction: 0xf10a461f │ │ │ │ movwls r0, #18960 @ 0x4a10 │ │ │ │ ldrdcc pc, [r4], r5 │ │ │ │ andle r1, r1, sl, asr ip │ │ │ │ ldrle r0, [r3], #-990 @ 0xfffffc22 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8a38f5b │ │ │ │ vsubl.u q1, d15, d10 │ │ │ │ @ instruction: 0xf8d58f5b │ │ │ │ - blcs 0xe35e0 │ │ │ │ + blcs 0xe3618 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x103f38 │ │ │ │ + blcs 0x103f70 │ │ │ │ msrhi SPSR_, r0, asr #32 │ │ │ │ - bge 0x301fec │ │ │ │ + bge 0x302024 │ │ │ │ ldrbmi sl, [r0], -r5, lsl #18 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ stmib sp, {r3, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf7784405 │ │ │ │ - @ instruction: 0xf8d5f9e1 │ │ │ │ + @ instruction: 0xf8d5f9c5 │ │ │ │ movwls r3, #28804 @ 0x7084 │ │ │ │ svclt 0x001c3301 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ addcc pc, r4, r5, asr #17 │ │ │ │ rschi pc, pc, r0 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - b 0xfe2f77d8 │ │ │ │ + b 0xfe2f7810 │ │ │ │ @ instruction: 0xf8d53618 │ │ │ │ ldmib sp, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ vsubw.u8 q9, q3, d8 │ │ │ │ strcc r0, [r1], -fp, lsl #12 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ biceq lr, r6, fp, lsl #22 │ │ │ │ eorsmi pc, r6, fp, asr r8 @ │ │ │ │ @@ -203802,49 +203816,49 @@ │ │ │ │ tstcs r0, r6, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2403 @ 0xfffff69d │ │ │ │ @ instruction: 0xf108d469 │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x2bb20c │ │ │ │ + bl 0x2bb244 │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf1b99f00 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ andmi lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf108d155 │ │ │ │ vrhadd.s8 d16, d7, d28 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ ldmibvs sl!, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ - bleq 0xfe3120ec │ │ │ │ + bleq 0xfe312124 │ │ │ │ andsne pc, r1, r7, lsr r8 @ │ │ │ │ strmi r6, [sl], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf8cb69e3 │ │ │ │ @ instruction: 0x4641305c │ │ │ │ ldrtmi r1, [r8], #-2579 @ 0xfffff5ed │ │ │ │ cdp2 0, 14, cr15, cr8, cr7, {2} │ │ │ │ - b 0x12b2e74 │ │ │ │ + b 0x12b2eac │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ strbtvs r2, [r3], -r8, rrx │ │ │ │ svchi 0x005bf3bf │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x0698681b │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bllt 0xfe7b1584 │ │ │ │ + bllt 0xfe7b15bc │ │ │ │ strtmi sl, [r1], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blls 0x216d28 │ │ │ │ - blcs 0x1a8d44 │ │ │ │ + blls 0x216d60 │ │ │ │ + blcs 0x1a8d7c │ │ │ │ svcge 0x0038f47f │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ andcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ vqdmlsl.s q1, d0, d0 │ │ │ │ @ instruction: 0x270080f2 │ │ │ │ ldmdavs r3!, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -203861,39 +203875,39 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64e6033 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ movtmi pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf95f8 │ │ │ │ + blcs 0xf9630 │ │ │ │ vhadd.s8 , q15, q2 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [sp, #1049]! @ 0x419 │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r0, r2, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ swpcs r8, r1, [r0] │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1c2110c │ │ │ │ - @ instruction: 0xf076fad7 │ │ │ │ - blls 0x416b00 │ │ │ │ - bls 0x368dcc │ │ │ │ + @ instruction: 0xf076fadb │ │ │ │ + blls 0x416b38 │ │ │ │ + bls 0x368e04 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - andcs pc, ip, r6, asr #4 │ │ │ │ + eorcs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xc137d8 │ │ │ │ + blx 0xc13810 │ │ │ │ @ instruction: 0x4628e79e │ │ │ │ - blx 0x1615372 │ │ │ │ + blx 0xf153aa │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blcs 0xfb608 │ │ │ │ + blcs 0xfb640 │ │ │ │ svcge 0x000df43f │ │ │ │ strbmi sl, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0005f43f │ │ │ │ sbcsmi pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf6bf2c00 │ │ │ │ @@ -203904,15 +203918,15 @@ │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, r9, sp}^ │ │ │ │ stmdbls r5, {r8, fp, lr} │ │ │ │ @ instruction: 0xf0014628 │ │ │ │ @ instruction: 0x4604f8f1 │ │ │ │ @ instruction: 0xffe4f00f │ │ │ │ @ instruction: 0xf8d59a05 │ │ │ │ - b 0xfe15bfcc │ │ │ │ + b 0xfe15c004 │ │ │ │ vorr.i32 d19, #45568 @ 0x0000b200 │ │ │ │ movwcc r0, #4875 @ 0x130b │ │ │ │ sbceq lr, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf8416042 │ │ │ │ smladx r8, r3, r0, r4 │ │ │ │ msrcc R10_usr, r0 │ │ │ │ @ instruction: 0xf08a9803 │ │ │ │ @@ -203922,107 +203936,107 @@ │ │ │ │ @ instruction: 0xf0235392 │ │ │ │ @ instruction: 0x4613031a │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ ldrbeq sp, [r8, -r2, lsr #2] │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8c50204 │ │ │ │ strmi r2, [pc], -r8, lsl #1 │ │ │ │ - blx 0xff4938ac │ │ │ │ + blx 0xff4938e4 │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x1041f8 │ │ │ │ + blcs 0x104230 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ @ instruction: 0xf8852300 │ │ │ │ @ instruction: 0xf8d5307f │ │ │ │ stclne 2, cr4, [r3], #-848 @ 0xfffffcb0 │ │ │ │ vst4.32 {d29,d31,d33,d35}, [pc :256], r2 │ │ │ │ strb r3, [r3], -r0, lsl #9 │ │ │ │ @ instruction: 0x464269f9 │ │ │ │ vmla.i8 q11, q11, │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ @ instruction: 0xf080002e │ │ │ │ @ instruction: 0xe729f9bd │ │ │ │ addeq pc, r0, #34 @ 0x22 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ @ instruction: 0xf8c50301 │ │ │ │ @ instruction: 0xf8c52088 │ │ │ │ @ instruction: 0xf08a32d4 │ │ │ │ ldr pc, [r7, r9, lsr #21] │ │ │ │ @ instruction: 0x46214632 │ │ │ │ - eorscs pc, r0, r6, asr #4 │ │ │ │ + subcs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f080 │ │ │ │ @ instruction: 0xf8d5e71a │ │ │ │ - blcs 0xe40f8 │ │ │ │ + blcs 0xe4130 │ │ │ │ mcrge 4, 2, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ - blcs 0xf1d64 │ │ │ │ + blcs 0xf1d9c │ │ │ │ @ instruction: 0xe63bd1f8 │ │ │ │ - @ instruction: 0xf8a8f1d0 │ │ │ │ - ldc2 7, cr15, [ip, #224]! @ 0xe0 │ │ │ │ - @ instruction: 0x01b8f246 │ │ │ │ + @ instruction: 0xf8acf1d0 │ │ │ │ + stc2 7, cr15, [r0, #224]! @ 0xe0 │ │ │ │ + bicseq pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcne pc, r8, r6, asr #4 │ │ │ │ + rscne pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ @ instruction: 0xf19b227f │ │ │ │ - vtst.8 , q11, │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vtst.8 , q11, │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ - blmi 0x1977e8 │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ + blmi 0x197820 │ │ │ │ addscc pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf8e6f19b │ │ │ │ - eorseq sp, r3, r8, lsr #6 │ │ │ │ - eorseq sp, r3, r4, lsr r3 │ │ │ │ + @ instruction: 0xf8eaf19b │ │ │ │ + eorseq sp, r3, r0, asr #6 │ │ │ │ + eorseq sp, r3, ip, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e948 │ │ │ │ + bl 0xfec2e980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0xf19e30a8 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ andlt pc, r3, sp, asr #27 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2158ea │ │ │ │ + blx 0x215922 │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strb pc, [pc, sp, lsl #25]! @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04b4b │ │ │ │ addlt r5, sl, r0, lsl #8 │ │ │ │ strvc pc, [r4, #-1444] @ 0xfffffa5c │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ - blvc 0x11d2e24 │ │ │ │ + blvc 0x11d2e5c │ │ │ │ strpl pc, [r8, -r0, lsr #11] │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r3, r1, #16, 30 @ 0x40 │ │ │ │ andcs pc, ip, #8585216 @ 0x830000 │ │ │ │ - bge 0x2823d0 │ │ │ │ - blvc 0x292df8 │ │ │ │ - @ instruction: 0xfff0f777 │ │ │ │ + bge 0x282408 │ │ │ │ + blvc 0x292e30 │ │ │ │ + @ instruction: 0xffd4f777 │ │ │ │ @ instruction: 0xf7644638 │ │ │ │ - @ instruction: 0xf8d5fa5d │ │ │ │ + @ instruction: 0xf8d5fa41 │ │ │ │ mcrls 2, 0, r3, cr3, cr12, {3} │ │ │ │ - blcs 0xfb7ec │ │ │ │ + blcs 0xfb824 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r6], r6, lsl #6 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrcc lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ ldrsbhi pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ - bl 0x2e4bf8 │ │ │ │ + bl 0x2e4c30 │ │ │ │ @ instruction: 0xf85801c5 │ │ │ │ cmnlt r4, #53 @ 0x35 │ │ │ │ addmi r6, lr, #4784128 @ 0x490000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r0, r9, #-2147483648 @ 0x80000000 │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ stmdbvs r1!, {r0, r2, r5, r8, ip, lr, pc} │ │ │ │ @@ -204030,46 +204044,46 @@ │ │ │ │ strmi r6, [lr, #2401] @ 0x961 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ ldrle r0, [r7, #-923] @ 0xfffffc65 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xd1227f90 │ │ │ │ - blmi 0x971fb4 │ │ │ │ - blls 0x3318a0 │ │ │ │ + blmi 0x971fec │ │ │ │ + blls 0x3318d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf738d0e4 │ │ │ │ - @ instruction: 0x4631fd11 │ │ │ │ + @ instruction: 0x4631fcf5 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ @ instruction: 0x4604fabd │ │ │ │ - bl 0x303dcc │ │ │ │ + bl 0x303e04 │ │ │ │ subsvs r0, lr, r5, asr #7 │ │ │ │ eorseq pc, r5, r8, asr #16 │ │ │ │ stmdals r3, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0xfec1587e │ │ │ │ + blx 0xfec158b6 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vrsra.s64 q8, q12, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bge 0x2517d4 │ │ │ │ + bge 0x25180c │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x1595894 │ │ │ │ + blx 0x15958cc │ │ │ │ @ instruction: 0x4638b110 │ │ │ │ - blx 0x715630 │ │ │ │ + @ instruction: 0xf9fcf764 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xce04e9dd │ │ │ │ @ instruction: 0xf1cfe79c │ │ │ │ - svclt 0x0000ffd1 │ │ │ │ + svclt 0x0000ffd5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @@ -204077,34 +204091,34 @@ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ adccc r9, r8, r3 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ smlabtne r5, sp, r9, lr │ │ │ │ smlabbls r7, ip, fp, r4 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2l 1, cr15, [r0], #-632 @ 0xfffffd88 │ │ │ │ + ldc2l 1, cr15, [r4], #-632 @ 0xfffffd88 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strmi r8, [r4], -sl, lsl #1 │ │ │ │ - ldc2l 7, cr15, [sl], {59} @ 0x3b │ │ │ │ + ldc2 7, cr15, [lr], #236 @ 0xec │ │ │ │ vnmls.f64 d4, d29, d6 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #12288 @ 0x3000 │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - blcs 0xe3adc │ │ │ │ + blcs 0xe3b14 │ │ │ │ rschi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0xf5024614 │ │ │ │ - blge 0x26b948 │ │ │ │ + blge 0x26b980 │ │ │ │ tstcs r1, r8, lsl #20 │ │ │ │ @ instruction: 0xf8843010 │ │ │ │ stmdbge r5, {r4, r5, r6, ip} │ │ │ │ - @ instruction: 0xff38f777 │ │ │ │ + @ instruction: 0xff1cf777 │ │ │ │ @ instruction: 0xf7644620 │ │ │ │ - @ instruction: 0x9e05f9a5 │ │ │ │ + @ instruction: 0x9e05f989 │ │ │ │ rsbhi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi pc, [r0, #-1056] @ 0xfffffbe0 │ │ │ │ strbvs pc, [r0, #1093] @ 0x445 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ ldrcc lr, [r6, -r6, lsl #21] │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -204126,56 +204140,56 @@ │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ vnmlsvs.f64 d9, d11, d3 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, lsl r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf1a24 │ │ │ │ + blcs 0xf1a5c │ │ │ │ @ instruction: 0x4621d159 │ │ │ │ - bge 0x2be9cc │ │ │ │ + bge 0x2bea04 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmulvs.f64 d15, d19, d31 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, asr r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ stmdacs r0, {r7} │ │ │ │ - bls 0x1cbbd4 │ │ │ │ + bls 0x1cbc0c │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ @ instruction: 0xf73b3070 │ │ │ │ - blmi 0x13d6e48 │ │ │ │ - blls 0x4b1a58 │ │ │ │ + blmi 0x13d6e10 │ │ │ │ + blls 0x4b1a90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0x1115a12 │ │ │ │ + blx 0x1115a4a │ │ │ │ stmdals r3, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffc500 │ │ │ │ @ instruction: 0x4604f9df │ │ │ │ - bl 0x303ec8 │ │ │ │ + bl 0x303f00 │ │ │ │ rscsvs r0, lr, r7, asr #15 │ │ │ │ eorseq pc, r9, r8, asr #16 │ │ │ │ @ instruction: 0xf00fe7ad │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {ip, pc}^ │ │ │ │ strls r2, [r1, #-776] @ 0xfffffcf8 │ │ │ │ stmdals r3, {r0, r2, r8, fp, ip, pc} │ │ │ │ cdp2 0, 14, cr15, cr4, cr0, {0} │ │ │ │ @ instruction: 0xf00f4604 │ │ │ │ sbfx pc, r7, #27, #6 │ │ │ │ - eorne pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + subne pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x01b8f246 │ │ │ │ + bicseq pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d30 │ │ │ │ @ instruction: 0xf163223d │ │ │ │ vmla.f32 d31, d14, d7 │ │ │ │ vqdmlal.s q10, d0, d0[2] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -204186,63 +204200,63 @@ │ │ │ │ vqrshl.s8 d29, d7, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ stcls 3, cr2, [r5, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - @ instruction: 0xf862f1c2 │ │ │ │ - blx 0xff793c84 │ │ │ │ + @ instruction: 0xf866f1c2 │ │ │ │ + blx 0xff793cbc │ │ │ │ strmi r9, [r1], -ip, lsl #22 │ │ │ │ stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d0, d6 │ │ │ │ - vaddl.s8 q9, d0, d12 │ │ │ │ + vaddl.s8 q9, d0, d20 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0xe77affb7 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - eorscs pc, r0, r6, asr #4 │ │ │ │ + subcs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffaef07f │ │ │ │ @ instruction: 0xf1cfe771 │ │ │ │ - @ instruction: 0xf246febb │ │ │ │ - vmls.i d18, d0, d0[7] │ │ │ │ + @ instruction: 0xf246febf │ │ │ │ + vaddhn.i16 d18, q8, q2 │ │ │ │ vshl.s8 d16, d30, d6 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ - blmi 0x417fa4 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ + blmi 0x417fdc │ │ │ │ andsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1639400 │ │ │ │ vfma.f32 , q11, │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x22938c │ │ │ │ + blmi 0x2293c4 │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ stc2l 1, cr15, [r4], {99} @ 0x63 │ │ │ │ - blx 0xfed957fa │ │ │ │ + blx 0xfe695832 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - umulleq r8, r3, r2, r2 │ │ │ │ - eorseq sp, r3, r8, asr #6 │ │ │ │ + addeq r8, r3, sl, asr r2 │ │ │ │ + eorseq sp, r3, r0, ror #6 │ │ │ │ msreq SPSR_fs, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4684b430 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r8], #-256 @ 0xffffff00 │ │ │ │ eoreq pc, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x501cf8dc │ │ │ │ andscs pc, r2, ip, lsr r8 @ │ │ │ │ vstmiaeq r1, {d14-d19} │ │ │ │ @ instruction: 0xf8cc442a │ │ │ │ - bne 0xff5a7cc0 │ │ │ │ + bne 0xff5a7cf8 │ │ │ │ @ instruction: 0xf047bc30 │ │ │ │ svclt 0x0000bbb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ed60 │ │ │ │ + bl 0xfec2ed98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb5bb28 │ │ │ │ + blmi 0xb5bb60 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf90af07f │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ msrvs CPSR_f, #536870916 @ 0x20000004 │ │ │ │ @@ -204265,30 +204279,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - bcs 0x10472c │ │ │ │ + bcs 0x104764 │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ rsbvc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf9f8f078 │ │ │ │ vabd.s8 q15, q11, │ │ │ │ - vaddw.s8 q9, q8, d12 │ │ │ │ + vaddw.s8 q9, q8, d20 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ - blmi 0x197cc0 │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ + blmi 0x197cf8 │ │ │ │ @ instruction: 0xf19a2265 │ │ │ │ - svclt 0x0000fe7b │ │ │ │ - addeq r8, r3, sl, lsr #32 │ │ │ │ - eorseq sp, r3, r0, ror #6 │ │ │ │ + svclt 0x0000fe7f │ │ │ │ + strdeq r7, [r3], r2 │ │ │ │ + eorseq sp, r3, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ee20 │ │ │ │ + bl 0xfec2ee58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.f d22, d16, d2[3] │ │ │ │ @ instruction: 0x46040595 │ │ │ │ stmdblt r3, {r0, r1, r3, r5, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ ldmdavs sl, {r2, r5, r7, ip, sp}^ │ │ │ │ @@ -204300,28 +204314,28 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf00b3264 │ │ │ │ andcs pc, r1, sp, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x01b8f246 │ │ │ │ + bicseq pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccs pc, r0, r6, asr #4 │ │ │ │ + sbcscs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf19a4234 │ │ │ │ - svclt 0x0000fe3f │ │ │ │ - eorseq sp, r3, r0, ror r3 │ │ │ │ + svclt 0x0000fe43 │ │ │ │ + eorseq sp, r3, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ee94 │ │ │ │ + bl 0xfec2eecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8acf00b │ │ │ │ - msreq (UNDEF: 101), sp │ │ │ │ + orrseq pc, sp, sp, asr #4 │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, ip, sp, lr, pc} │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ @@ -204339,22 +204353,22 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f4429a │ │ │ │ stmdbvs fp, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf4334053 │ │ │ │ mvnle r4, r0, lsl #5 │ │ │ │ strcc lr, [lr], #-2513 @ 0xfffff62f │ │ │ │ - blvs 0xff232b24 │ │ │ │ + blvs 0xff232b5c │ │ │ │ strhle r4, [r8, #35]! @ 0x23 │ │ │ │ @ instruction: 0xf44f6c00 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0xf8d17eff │ │ │ │ vhadd.u32 q14, , q0 │ │ │ │ - b 0xd8950 │ │ │ │ - b 0x3d8160 │ │ │ │ + b 0xd8988 │ │ │ │ + b 0x3d8198 │ │ │ │ adcmi r0, sl, #3584 @ 0xe00 │ │ │ │ addsmi fp, r9, #8, 30 │ │ │ │ addsmi sp, r4, #16 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strmi r2, [ip] │ │ │ │ andcs fp, r0, r4, lsl pc │ │ │ │ @@ -204365,15 +204379,15 @@ │ │ │ │ svclt 0x00084294 │ │ │ │ svclt 0x000c4563 │ │ │ │ andcs r2, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ef74 │ │ │ │ + bl 0xfec2efac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ stc2 0, cr15, [r8], #-60 @ 0xffffffc4 │ │ │ │ bicsvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @@ -204384,42 +204398,42 @@ │ │ │ │ @ instruction: 0x4620b134 │ │ │ │ @ instruction: 0xf914f001 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ sbcsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xffd13fc2 │ │ │ │ + blx 0xffd13ffa │ │ │ │ ldc2 0, cr15, [lr], #-60 @ 0xffffffc4 │ │ │ │ bicsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf0442200 │ │ │ │ - blmi 0x316e1c │ │ │ │ + blmi 0x316e54 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x0000e853 │ │ │ │ stmda r3, {r0, r8, ip, sp}^ │ │ │ │ - bcs 0xdc5e8 │ │ │ │ + bcs 0xdc620 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ pop {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf00f4010 │ │ │ │ svclt 0x0000bc03 │ │ │ │ addseq r4, r5, r0, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f004 │ │ │ │ + bl 0xfec2f03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x4604311c │ │ │ │ - bl 0x10401c │ │ │ │ + bl 0x104054 │ │ │ │ vsubw.u q0, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0422f00 │ │ │ │ stmda r3, {r0, r9}^ │ │ │ │ stmdacs r0, {sp} │ │ │ │ - bcs 0x14c608 │ │ │ │ + bcs 0x14c640 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf022d936 │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ @ instruction: 0xf1060c01 │ │ │ │ vrsra.u32 q0, q0, #1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ @@ -204430,70 +204444,70 @@ │ │ │ │ addsmi r3, sl, #33 @ 0x21 │ │ │ │ adcsmi sp, r4, #44, 2 │ │ │ │ cdpvs 0, 7, cr13, cr2, cr4, {2} │ │ │ │ msreq SPSR_s, r6, lsl #2 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ movweq pc, #4130 @ 0x1022 @ │ │ │ │ stmdale r8, {r0, r9, fp, sp} │ │ │ │ - bl 0x1cff8c │ │ │ │ + bl 0x1cffc4 │ │ │ │ @ instruction: 0xf002018e │ │ │ │ @ instruction: 0xf0220c01 │ │ │ │ - bcs 0x118a88 │ │ │ │ + bcs 0x118ac0 │ │ │ │ @ instruction: 0xf10cd93d │ │ │ │ addsmi r0, ip, #416 @ 0x1a0 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ eorcs pc, lr, r3, asr r8 @ │ │ │ │ andvs sp, sl, pc, ror #3 │ │ │ │ vsubw.u q1, , d0 │ │ │ │ ldrvs r8, [r3, #-3931]! @ 0xfffff0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdacs r0, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xe7c2d1fc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blcs 0x131380 │ │ │ │ + blcs 0x1313b8 │ │ │ │ ldmdbvs r3!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [fp], #1115 @ 0x45b │ │ │ │ - rscscs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + andcc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + orrscc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicscs pc, r8, r6, asr #4 │ │ │ │ + mvnscs pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ subcc pc, r3, #64, 4 │ │ │ │ - blx 0xff714478 │ │ │ │ + blx 0xff7144b0 │ │ │ │ movteq lr, #23300 @ 0x5b04 │ │ │ │ strtmi r6, [r9], -r2, ror #19 │ │ │ │ @ instruction: 0xf8b34620 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ andcs lr, r0, pc, lsr #15 │ │ │ │ - orrcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + orrscc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicscs pc, r8, r6, asr #4 │ │ │ │ + mvnscs pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1639000 │ │ │ │ svclt 0x0000fabf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f128 │ │ │ │ + bl 0xfec2f160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ stmdbvs r7, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - blx 0xfe193f7a │ │ │ │ + blx 0xfe193fb2 │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0xfbcc0 │ │ │ │ + bcs 0xfbcf8 │ │ │ │ rschi pc, r4, r0, asr #32 │ │ │ │ vst2.16 {d22,d24}, [r3 :128], fp │ │ │ │ cmnvs fp, r0, lsl #7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x03bb652a │ │ │ │ svclt 0x00446baa │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ @@ -204514,102 +204528,102 @@ │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ teqpvs sp, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x21b2f2cc │ │ │ │ @ instruction: 0x3c02fb00 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ vqdmulh.s d15, d7, d1 │ │ │ │ - b 0x14b2284 │ │ │ │ - blx 0x1ab3be │ │ │ │ + b 0x14b22bc │ │ │ │ + blx 0x1ab3f6 │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cc46 │ │ │ │ + blx 0x11cc7e │ │ │ │ stmiavs pc!, {r0, r1, r2, r8, r9, ip, sp}^ @ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ - stccc 6, cr15, [pc], #-312 @ 0xd7eac │ │ │ │ + stccc 6, cr15, [pc], #-312 @ 0xd7ee4 │ │ │ │ ldclvc 2, cr15, [r4], {194} @ 0xc2 │ │ │ │ - blx 0x1291ba │ │ │ │ - b 0x14d5c0c │ │ │ │ - blx 0x3e4fc2 │ │ │ │ + blx 0x1291f2 │ │ │ │ + b 0x14d5c44 │ │ │ │ + blx 0x3e4ffa │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrbcc lr, [r7, pc, asr #20]! │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #31500 @ 0x7b0c @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #12, 22 @ 0x3000 │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ sbcsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ - b 0xfe1698d4 │ │ │ │ + b 0xfe16990c │ │ │ │ @ instruction: 0xf0804212 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 0, 0, cr13, cr0, cr9, {3} │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle pc, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d27 │ │ │ │ vaddw.s8 q8, q0, d8 │ │ │ │ - b 0xfe198698 │ │ │ │ + b 0xfe1986d0 │ │ │ │ vorr.i32 d19, #45824 @ 0x0000b300 │ │ │ │ stmdavs fp, {r0, r1, r3, r9} │ │ │ │ andcc fp, r1, #-1073741794 @ 0xc000001e │ │ │ │ ldrd r0, [r2], -r2 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3b14b │ │ │ │ stmpl r8, {r2, r5, r6, r9, ip} │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ @ instruction: 0xf8d3508e │ │ │ │ - blcs 0xe4a4c │ │ │ │ + blcs 0xe4a84 │ │ │ │ strdcs sp, [r0, -r5] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x2101febb │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ andcs pc, r1, #2928 @ 0xb70 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e854 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf0036e6b │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ - blcs 0x1198b8 │ │ │ │ - bl 0x28e540 │ │ │ │ + blcs 0x1198f0 │ │ │ │ + bl 0x28e578 │ │ │ │ ldmibvs r2!, {r2, r6, r8, r9}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7ff441a │ │ │ │ @ instruction: 0xf104fd2d │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x27be40 │ │ │ │ + bl 0x27be78 │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ stmda r3, {r0, r8}^ │ │ │ │ - bcs 0xdc8e4 │ │ │ │ + bcs 0xdc91c │ │ │ │ ldrcc sp, [sl], #-503 @ 0xfffffe09 │ │ │ │ svchi 0x005bf3bf │ │ │ │ eorcc pc, r4, r6, asr r8 @ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ streq pc, [r1], -r3, lsr #32 │ │ │ │ ldmle ip, {r0, r8, r9, fp, sp}^ │ │ │ │ strbtvs r2, [fp], -r0, lsl #6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x7715b4 │ │ │ │ + bmi 0x7715ec │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ andcs r6, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - bcs 0xf21ac │ │ │ │ + bcs 0xf21e4 │ │ │ │ @ instruction: 0xe70ad1fc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrcs 8, 0, r6, cr0, cr14, {0} │ │ │ │ ldrtmi sp, [r0], -r3, lsr #1 │ │ │ │ @ instruction: 0xff4af000 │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ @@ -204622,87 +204636,87 @@ │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ @ instruction: 0xf0830195 │ │ │ │ stmdbvs fp!, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x3600f413 │ │ │ │ svcge 0x006ef43f │ │ │ │ svclt 0x0000e7dc │ │ │ │ addseq r4, r5, r4, lsl #14 │ │ │ │ - @ instruction: 0x41b1f647 │ │ │ │ + mvnmi pc, r7, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ sbcsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf0804200 │ │ │ │ svclt 0x0000b93d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f398 │ │ │ │ + bl 0xfec2f3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strmi r4, [r4], -ip, lsl #22 │ │ │ │ vst2.8 {d22-d23}, [pc :64]! │ │ │ │ @ instruction: 0xf7634100 │ │ │ │ - msrlt SPSR_, sp, asr #26 │ │ │ │ + msrlt SPSR_, r1, lsr sp │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ strtmi fp, [sl], -fp, asr #18 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vmla.f d21, d0, d1[6] │ │ │ │ + vaddw.s8 , q8, d17 │ │ │ │ pop {r0, r2, r3, r8} │ │ │ │ @ instruction: 0xf73b4038 │ │ │ │ - @ instruction: 0x4629b9df │ │ │ │ + strtmi fp, [r9], -r3, asr #19 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - ldr r4, [pc, #56]! @ 0xd8224 │ │ │ │ + ldr r4, [pc, #56]! @ 0xd825c │ │ │ │ addseq r4, r5, r0, lsl #14 │ │ │ │ mcrreq 11, 0, lr, r1, cr0 │ │ │ │ @ instruction: 0xf8bc69c2 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ ldclt 7, cr15, [r2], {255} @ 0xff │ │ │ │ tstcc r1, r3, lsl #12 │ │ │ │ - blvs 0xfe18c610 │ │ │ │ + blvs 0xfe18c648 │ │ │ │ tstle r2, r1, lsl #4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabbcs r1, r6, r6, lr │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f420 │ │ │ │ + bl 0xfec2f458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ - blmi 0x1b3ce30 │ │ │ │ + blmi 0x1b3ce68 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x194278 │ │ │ │ - blx 0x11427c │ │ │ │ + blx 0x1942b0 │ │ │ │ + blx 0x1142b4 │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0022310 │ │ │ │ @ instruction: 0xf010fbf7 │ │ │ │ @ instruction: 0xf0400302 │ │ │ │ ldmib r4, {r0, r2, r3, r5, r7, pc}^ │ │ │ │ stcvs 1, cr2, [r0], #-56 @ 0xffffffc8 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ svclt 0x0008428b │ │ │ │ mulle r4, r0, r2 │ │ │ │ - blx 0xffa94286 │ │ │ │ + blx 0xffa942be │ │ │ │ @ instruction: 0xf1000782 │ │ │ │ @ instruction: 0xf1048091 │ │ │ │ vrshl.s8 d16, d24, d4 │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ @ instruction: 0x46280195 │ │ │ │ stc2l 0, cr15, [r4], {131} @ 0x83 │ │ │ │ - blvs 0xfe932820 │ │ │ │ + blvs 0xfe932858 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ vseleq.f64 d15, d3, d0 │ │ │ │ @@ -204712,46 +204726,46 @@ │ │ │ │ vcvtmi.s16.f32 s29, s29, #-14 │ │ │ │ vseleq.f64 d15, d14, d3 │ │ │ │ vsubpl.f32 s28, s28, s30 │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ msrmi CPSR_fc, #68, 4 @ 0x40000004 │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ - blx 0xf257a │ │ │ │ + blx 0xf25b2 │ │ │ │ @ instruction: 0xf6473c01 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ @ instruction: 0xf64a6337 │ │ │ │ vsra.s8 d22, d29, #4 │ │ │ │ - b 0x14a09bc │ │ │ │ - blx 0x12b6ea │ │ │ │ - blx 0x1d4b06 │ │ │ │ + b 0x14a09f4 │ │ │ │ + blx 0x12b722 │ │ │ │ + blx 0x1d4b3e │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cf76 │ │ │ │ + blx 0x11cfae │ │ │ │ stmiavs r6!, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64e4473 │ │ │ │ vmull.p8 , d2, d31 │ │ │ │ - blx 0x137e6e │ │ │ │ - b 0x14d7338 │ │ │ │ - blx 0x4652f2 │ │ │ │ + blx 0x137ea6 │ │ │ │ + b 0x14d7370 │ │ │ │ + blx 0x46532a │ │ │ │ stmdbvs r3!, {r0, r1, sl, fp, lr, pc} │ │ │ │ vldmiacc ip!, {s29-s107} │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #51982 @ 0xcb0e @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #14336 @ 0x3800 │ │ │ │ - b 0x14a9cec │ │ │ │ - blx 0x464f0e │ │ │ │ - b 0xfe194b50 │ │ │ │ - blx 0xe4e96 │ │ │ │ + b 0x14a9d24 │ │ │ │ + blx 0x464f46 │ │ │ │ + b 0xfe194b88 │ │ │ │ + blx 0xe4ece │ │ │ │ vhsub.s8 d31, d4, d2 │ │ │ │ vshr.s64 q11, q4, #64 │ │ │ │ - b 0xfe1585ac │ │ │ │ - blx 0x124ca6 │ │ │ │ + b 0xfe1585e4 │ │ │ │ + blx 0x124cde │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xf9d8f080 │ │ │ │ ldmdblt r3!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -204761,29 +204775,29 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00fbd70 │ │ │ │ @ instruction: 0x4628f959 │ │ │ │ bicsvs pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #-524] @ 0xfffffdf4 │ │ │ │ strb r9, [r5, r0, lsl #24]! │ │ │ │ - blx 0x1694ae0 │ │ │ │ - bicscs pc, r8, r6, asr #4 │ │ │ │ + blx 0x1794b18 │ │ │ │ + mvnscs pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorcc pc, r0, r6, asr #4 │ │ │ │ + eorscc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, pc, #8, 22 @ 0x2000 │ │ │ │ - blx 0xfea14a24 │ │ │ │ - bicscs pc, r8, r6, asr #4 │ │ │ │ + blx 0xfeb14a5c │ │ │ │ + mvnscs pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorcc pc, r0, r6, asr #4 │ │ │ │ + eorscc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, sl, #2048 @ 0x800 │ │ │ │ - blx 0xfe714a3c │ │ │ │ + blx 0xfe814a74 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, ip, r3, sp │ │ │ │ + ldrhteq sp, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ strmi r2, [lr], -r0, lsl #14 │ │ │ │ @ instruction: 0xf924f00f │ │ │ │ @@ -204814,44 +204828,44 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2f678 │ │ │ │ + bl 0xfec2f6b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46010ff8 │ │ │ │ rsbsvs pc, pc, r0, lsr #8 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f6ac │ │ │ │ + bl 0xfec2f6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ - blmi 0xbbd0d8 │ │ │ │ + blmi 0xbbd110 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - mcr2 1, 4, pc, cr0, cr13, {4} @ │ │ │ │ + mcr2 1, 4, pc, cr4, cr13, {4} @ │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - blmi 0xa8c99c │ │ │ │ + blmi 0xa8c9d4 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04a58e8 │ │ │ │ - blmi 0x9d7558 │ │ │ │ + blmi 0x9d7590 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ mcrls 8, 0, r6, cr5, cr11, {0} │ │ │ │ stmiapl sl!, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwpl pc, #34208 @ 0x85a0 @ │ │ │ │ @ instruction: 0x46393b10 │ │ │ │ @ instruction: 0x66d34618 │ │ │ │ vnmlsvs.f32 s18, s22, s24 │ │ │ │ @@ -204869,27 +204883,27 @@ │ │ │ │ @ instruction: 0xf04d5828 │ │ │ │ @ instruction: 0x4604fad7 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0x33a8f24d │ │ │ │ + biccc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpcc r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r4, r6, asr #4 │ │ │ │ + rsbcc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9caf19a │ │ │ │ - umulleq r7, r3, r4, sl │ │ │ │ - addeq r7, r3, r8, ror sl │ │ │ │ - addeq r7, r3, sl, ror #20 │ │ │ │ - addeq r7, r3, ip, lsr sl │ │ │ │ - addeq r7, r3, r8, lsr #20 │ │ │ │ + @ instruction: 0xf9cef19a │ │ │ │ + addeq r7, r3, ip, asr sl │ │ │ │ + addeq r7, r3, r0, asr #20 │ │ │ │ + addeq r7, r3, r2, lsr sl │ │ │ │ + addeq r7, r3, r4, lsl #20 │ │ │ │ + strdeq r7, [r3], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip}^ │ │ │ │ addlt r1, r3, r7, lsl #6 │ │ │ │ @ instruction: 0x801af8b0 │ │ │ │ vmlaeq.f64 d14, d3, d1 │ │ │ │ ldmdale r8!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @@ -204904,47 +204918,47 @@ │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf04f0510 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0x464236ff │ │ │ │ stmib sp, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ andcs ip, r0, r0, lsl #2 │ │ │ │ strmi r4, [r2], r3, lsl #13 │ │ │ │ - blhi 0x156658 │ │ │ │ + blhi 0x156690 │ │ │ │ msreq CPSR_, r0, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ cmnpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0080f018 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ vpmax.u8 d15, d0, d3 │ │ │ │ - beq 0x392f08 │ │ │ │ - bleq 0x3d2f14 │ │ │ │ + beq 0x392f40 │ │ │ │ + bleq 0x3d2f4c │ │ │ │ andeq pc, r7, r0, lsl #2 │ │ │ │ ldmdacs pc!, {r1, r2, r5, r6, r7, r8, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf018dc15 │ │ │ │ andsle r0, r2, r0, asr #30 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ vpmax.u8 d15, d0, d6 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf101fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x269260 │ │ │ │ - b 0x11d4638 │ │ │ │ - b 0x10dae64 │ │ │ │ + blx 0x269298 │ │ │ │ + b 0x11d4670 │ │ │ │ + b 0x10dae9c │ │ │ │ @ instruction: 0xf8540b0b │ │ │ │ - bl 0x5a8264 │ │ │ │ + bl 0x5a829c │ │ │ │ eorvs r0, r3, fp, lsl #6 │ │ │ │ - bl 0x13727d8 │ │ │ │ + bl 0x1372810 │ │ │ │ adcmi r0, ip, #201326592 @ 0xc000000 │ │ │ │ bicle r6, r0, r3, rrx │ │ │ │ ldmib sp, {sp}^ │ │ │ │ strmi ip, [r0], r0, lsl #2 │ │ │ │ - blmi 0x1566d8 │ │ │ │ + blmi 0x156710 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, r7, r3, lsl #1 │ │ │ │ stmdaeq r8, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbtle r0, [r5], #1571 @ 0x623 │ │ │ │ stcle 8, cr2, [r5], {63} @ 0x3f │ │ │ │ svclt 0x00440663 │ │ │ │ @ instruction: 0xf000fa06 │ │ │ │ @@ -204953,22 +204967,22 @@ │ │ │ │ @ instruction: 0xf10cd30d │ │ │ │ strbmi r0, [r2, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0xf04fd1a0 │ │ │ │ strdlt r3, [r3], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bl 0xfe97c664 │ │ │ │ + bl 0xfe97c69c │ │ │ │ andlt r0, r3, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f8c0 │ │ │ │ + bl 0xfec2f8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ strbtmi r3, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -204988,25 +205002,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cfbd30 │ │ │ │ - vtst.8 d31, d22, d1 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vtst.8 d31, d22, d5 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ - blmi 0x1987f8 │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ + blmi 0x198830 │ │ │ │ @ instruction: 0xf19a22d6 │ │ │ │ - svclt 0x0000f8df │ │ │ │ + svclt 0x0000f8e3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq sp, [r3], -r8 │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f958 │ │ │ │ + bl 0xfec2f990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ @ instruction: 0x46062395 │ │ │ │ ldmdavs r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r8, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -205022,15 +205036,15 @@ │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strtmi pc, [r0], -sp, lsl #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f9b8 │ │ │ │ + bl 0xfec2f9f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ @ instruction: 0x460c2395 │ │ │ │ ldmdavs r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r0, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -205047,40 +205061,40 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x193cd0 │ │ │ │ + blhi 0x193d08 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x460db09b │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ tstls r7, lr, lsl #6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @ instruction: 0xf5000300 │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [ip], -ip, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf00e3312 │ │ │ │ - bge 0x5d8434 │ │ │ │ + bge 0x5d846c │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xff78f002 │ │ │ │ andls r9, fp, r7, lsr #22 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d6, #61 │ │ │ │ - blcs 0xd9488 │ │ │ │ + blcs 0xd94c0 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ tstls r2, #0, 6 │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ - bls 0xac4638 │ │ │ │ + bls 0xac4670 │ │ │ │ ldrbtmi r4, [fp], #-1588 @ 0xfffff9cc │ │ │ │ - ldc 8, cr6, [pc, #108] @ 0xd88ec │ │ │ │ + ldc 8, cr6, [pc, #108] @ 0xd8924 │ │ │ │ ldrbmi r8, [r5], -r9, lsr #23 │ │ │ │ andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf85a920d │ │ │ │ @ instruction: 0xf64e0003 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461e2395 │ │ │ │ @ instruction: 0xf912f04a │ │ │ │ @@ -205089,40 +205103,40 @@ │ │ │ │ ldrbtmi r4, [fp], #-2979 @ 0xfffff45d │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x463b6e1f │ │ │ │ vrhadd.s8 d27, d7, d31 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf8c9443b │ │ │ │ - blls 0x424934 │ │ │ │ - blls 0x2c6d14 │ │ │ │ + blls 0x42496c │ │ │ │ + blls 0x2c6d4c │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b0e │ │ │ │ - blls 0x4a48f4 │ │ │ │ + blls 0x4a492c │ │ │ │ @ instruction: 0xf8c99a0b │ │ │ │ - blls 0xa6490c │ │ │ │ + blls 0xa64944 │ │ │ │ andscc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b27 │ │ │ │ movwcs r3, #20 │ │ │ │ eorscs pc, r8, r9, asr #17 │ │ │ │ eorscc pc, ip, r9, asr #17 │ │ │ │ stc 12, cr1, [r9, #332] @ 0x14c │ │ │ │ andle r8, r2, r0, lsl fp │ │ │ │ @ instruction: 0xf0024610 │ │ │ │ - blmi 0xfe496fdc │ │ │ │ + blmi 0xfe497014 │ │ │ │ stmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ cmpvs sl, #-1610612727 @ 0xa0000009 │ │ │ │ @ instruction: 0xf8c32203 │ │ │ │ @ instruction: 0xf883904c │ │ │ │ ldmdavs r3!, {r1, r4, r5, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5b90e4 │ │ │ │ - bls 0x2aa24c │ │ │ │ + blls 0x5b911c │ │ │ │ + bls 0x2aa284 │ │ │ │ @ instruction: 0xf8cd980c │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ mcrne 13, 0, pc, cr3, cr9, {5} @ │ │ │ │ andshi pc, r8, #192, 4 │ │ │ │ andcs r4, r0, r0, lsl #21 │ │ │ │ ldrbtmi r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stmiapl r9!, {r1, r4, fp, sp, lr} │ │ │ │ @@ -205136,27 +205150,27 @@ │ │ │ │ stcmi 5, cr15, [r5], #4 │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldceq 1, cr15, [r2], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x46354691 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ tstcs r8, #16, 14 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - blx 0x1c4196 │ │ │ │ + blx 0x1c41ce │ │ │ │ stmdacs r0, {r9, sl, sp, lr, pc} │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movwmi lr, #26966 @ 0x6956 │ │ │ │ ldmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blne 0x3e61b4 │ │ │ │ + blne 0x3e61ec │ │ │ │ stcne 8, cr15, [r4], {86} @ 0x56 │ │ │ │ vmlseq.f64 d14, d3, d17 │ │ │ │ - bne 0xff6132dc │ │ │ │ + bne 0xff613314 │ │ │ │ @ instruction: 0xf00446a1 │ │ │ │ - b 0x13597a4 │ │ │ │ - b 0x14b1ae4 │ │ │ │ - b 0x15e0568 │ │ │ │ + b 0x13597dc │ │ │ │ + b 0x14b1b1c │ │ │ │ + b 0x15e05a0 │ │ │ │ tstle r7, lr, lsl #20 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf043d00d │ │ │ │ @ instruction: 0xf8020380 │ │ │ │ strb r3, [fp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf1b4bf08 │ │ │ │ @@ -205166,20 +205180,20 @@ │ │ │ │ @ instruction: 0xf102b2db │ │ │ │ svccs 0x00030901 │ │ │ │ bicle r7, lr, r3, lsl r0 │ │ │ │ @ instruction: 0xae05e9dd │ │ │ │ tstlt r8, r2, lsl #12 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ svccc 0x0002f83c │ │ │ │ - bne 0xfe7aa334 │ │ │ │ + bne 0xfe7aa36c │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ @ instruction: 0x469909de │ │ │ │ - ldrbteq pc, [pc], #-3 @ 0xd8a04 @ │ │ │ │ + ldrbteq pc, [pc], #-3 @ 0xd8a3c @ │ │ │ │ movtvs lr, #10822 @ 0x2a46 │ │ │ │ - b 0x159d154 │ │ │ │ + b 0x159d18c │ │ │ │ tstle r7, r2, lsl #12 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf044d00d │ │ │ │ @ instruction: 0xf8070480 │ │ │ │ strb r4, [sp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ @@ -205190,89 +205204,89 @@ │ │ │ │ ldrsbtvc r4, [ip], -r1 │ │ │ │ addshi pc, r0, r0, lsl #4 │ │ │ │ strmi r3, [r0, #1] │ │ │ │ ldmib sp, {r0, r1, r2, r4, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x465b2710 │ │ │ │ strtmi r4, [lr], -fp, asr #13 │ │ │ │ ldrmi r9, [r9], r9, lsl #24 │ │ │ │ - bl 0xfefbfe80 │ │ │ │ + bl 0xfefbfeb8 │ │ │ │ @ instruction: 0xf1000802 │ │ │ │ strls r8, [r5, -r4, lsl #1] │ │ │ │ - bls 0x22a50c │ │ │ │ + bls 0x22a544 │ │ │ │ @ instruction: 0xf8c99b08 │ │ │ │ - bcs 0xe4aec │ │ │ │ + bcs 0xe4b24 │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ msreq SPSR_fs, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ strbmi r9, [sl], -r7, lsl #16 │ │ │ │ @ instruction: 0xf0622100 │ │ │ │ vceq.f32 , q7, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf10007db │ │ │ │ - blmi 0xb78ca8 │ │ │ │ + blmi 0xb78ce0 │ │ │ │ ldrbtmi r9, [fp], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ - blls 0x220ab0 │ │ │ │ + blls 0x220ae8 │ │ │ │ strmi r3, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0xf0234443 │ │ │ │ ldrvs r0, [r3], -pc, lsl #6 │ │ │ │ @ instruction: 0xf8c92100 │ │ │ │ @ instruction: 0xf8b91050 │ │ │ │ @ instruction: 0xf64f2054 │ │ │ │ stmib r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ addsmi r1, sl, #1073741830 @ 0x40000006 │ │ │ │ tstne fp, r9, asr #19 │ │ │ │ rsbsne pc, r4, r9, asr #17 │ │ │ │ @ instruction: 0xf8b9d155 │ │ │ │ @ instruction: 0xf64f2056 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ strbmi sp, [r8], -sl, asr #2 │ │ │ │ - blx 0xff994bee │ │ │ │ + blx 0xff994c26 │ │ │ │ ldrsbtcc pc, [r8], -r9 @ │ │ │ │ andle r3, r7, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0x4604fb95 │ │ │ │ @ instruction: 0xf0404581 │ │ │ │ strtmi r8, [r1], r2, ror #1 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, asr #12 │ │ │ │ - blhi 0x193e04 │ │ │ │ + blhi 0x193e3c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrdeq r7, [r3], lr │ │ │ │ - @ instruction: 0x008376b2 │ │ │ │ - addeq r7, r3, r2, asr r6 │ │ │ │ + addeq r7, r3, r6, lsr #13 │ │ │ │ + addeq r7, r3, sl, ror r6 │ │ │ │ addeq r7, r3, sl, lsl r6 │ │ │ │ - @ instruction: 0x008374be │ │ │ │ + addeq r7, r3, r2, ror #11 │ │ │ │ + addeq r7, r3, r6, lsl #9 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ movwcc pc, #1027 @ 0x403 @ │ │ │ │ svclt 0x0004433b │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf43f4000 │ │ │ │ @ instruction: 0x4604af19 │ │ │ │ ldr r4, [r5, -r3, lsl #12] │ │ │ │ stcls 6, cr4, [r9], {46} @ 0x2e │ │ │ │ - blmi 0xff43ff90 │ │ │ │ + blmi 0xff43ffc8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldr r5, [r3], r8, ror #17 │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1016b76 │ │ │ │ + blx 0x1016bae │ │ │ │ strbmi lr, [r8], -pc, lsr #15 │ │ │ │ - blx 0xf16b7e │ │ │ │ + blx 0xf16bb6 │ │ │ │ ldrhcs pc, [r6], #-137 @ 0xffffff77 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ umlalle r4, r6, sl, r2 │ │ │ │ vaba.u32 q15, , q8 │ │ │ │ @ instruction: 0xf0430308 │ │ │ │ @ instruction: 0x93270301 │ │ │ │ tstls r2, #67108864 @ 0x4000000 │ │ │ │ @@ -205285,45 +205299,45 @@ │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrbtmi r4, [fp], #-3001 @ 0xfffff447 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ cdpvs 0, 5, cr3, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ vqadd.s8 q12, , q11 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ - bls 0x2e1a28 │ │ │ │ + bls 0x2e1a60 │ │ │ │ ldrmi r6, [sp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x301cf8d9 │ │ │ │ movwls r1, #27371 @ 0x6aeb │ │ │ │ - bleq 0x1d3a6c │ │ │ │ + bleq 0x1d3aa4 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vrshr.s64 d20, d4, #64 │ │ │ │ + vsubl.s8 q10, d16, d28 │ │ │ │ @ instruction: 0xf1ce022e │ │ │ │ - blmi 0xfebd7d94 │ │ │ │ + blmi 0xfebd7ddc │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - adcmi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + adcsmi pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ ssatcc pc, #21, r3, asr #17 @ │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - mrrc2 1, 12, pc, r2, cr14 @ │ │ │ │ + mrrc2 1, 12, pc, r6, cr14 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #23 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ adcsvc pc, r4, #11730944 @ 0xb30000 │ │ │ │ @ instruction: 0xf73b463a │ │ │ │ - @ instruction: 0xf8b9fad1 │ │ │ │ + @ instruction: 0xf8b9fab5 │ │ │ │ stmdacs r0, {r1, r3, r4} │ │ │ │ adcshi pc, sp, r0 │ │ │ │ - sbcsmi pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + rscmi pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x26004b96 │ │ │ │ @ instruction: 0xf8cd9207 │ │ │ │ and fp, r3, r4, lsr #32 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ adchi pc, sp, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @@ -205332,44 +205346,44 @@ │ │ │ │ andscc r5, r8, #1342177282 @ 0x50000002 │ │ │ │ subeq lr, r2, #1024 @ 0x400 │ │ │ │ @ instruction: 0xb004f8b2 │ │ │ │ stmible sp!, {r0, r1, r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ lslmi pc, r1, #10 @ │ │ │ │ @ instruction: 0x46202318 │ │ │ │ ssatcs pc, #21, r1, asr #17 @ │ │ │ │ - blx 0x1a1096 │ │ │ │ - bls 0x2a3cac │ │ │ │ + blx 0x1a10ce │ │ │ │ + bls 0x2a3ce4 │ │ │ │ + blvc 0x114340 │ │ │ │ blvc 0x114308 │ │ │ │ - blvc 0x1142d0 │ │ │ │ - ldc2 1, cr15, [r2], {206} @ 0xce │ │ │ │ + ldc2 1, cr15, [r6], {206} @ 0xce │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ ldrtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf73b465f │ │ │ │ - @ instruction: 0xf8b9fa97 │ │ │ │ - blmi 0x2018d20 │ │ │ │ - bmi 0x2052bfc │ │ │ │ + @ instruction: 0xf8b9fa7b │ │ │ │ + blmi 0x2018d58 │ │ │ │ + bmi 0x2052c34 │ │ │ │ movtvs pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ @ instruction: 0xf1031002 │ │ │ │ subsmi r0, fp, #1879048199 @ 0x70000007 │ │ │ │ - bls 0x228d24 │ │ │ │ + bls 0x228d5c │ │ │ │ @ instruction: 0x660b1ad3 │ │ │ │ strtmi r4, [r1], r8, asr #12 │ │ │ │ - blx 0x794df2 │ │ │ │ - blls 0x252908 │ │ │ │ + blx 0x794e2a │ │ │ │ + blls 0x252940 │ │ │ │ strtmi lr, [r0], -r8, asr #13 │ │ │ │ - blx 0x1516cec │ │ │ │ + blx 0x1516d24 │ │ │ │ stc2 0, cr15, [r4], {14} │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf76232d4 │ │ │ │ - vmax.f32 , q15, │ │ │ │ + vmax.f32 , q15, │ │ │ │ vbic.i32 d20, #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vceq.f32 d26, d14, d8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @@ -205378,61 +205392,61 @@ │ │ │ │ @ instruction: 0xf8d92395 │ │ │ │ ldmdavc fp, {r2, r3, r4, sp, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ smlatbcs r0, r8, r0, r8 │ │ │ │ stmib sp, {r2, r4, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf1c01116 │ │ │ │ - @ instruction: 0xf075ff13 │ │ │ │ - blls 0x2d7378 │ │ │ │ + @ instruction: 0xf075ff17 │ │ │ │ + blls 0x2d73b0 │ │ │ │ stmib sp, {r0, r9, sl, lr}^ │ │ │ │ - bls 0x5fd954 │ │ │ │ - rsbcc pc, r4, r6, asr #4 │ │ │ │ + bls 0x5fd98c │ │ │ │ + rsbscc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd9b16 │ │ │ │ @ instruction: 0xf07ea008 │ │ │ │ ldrb pc, [ip, #3685] @ 0xe65 @ │ │ │ │ umaalle r1, sl, r9, ip │ │ │ │ andsle r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0403303 │ │ │ │ vhadd.s8 d24, d30, d17 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ stclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ - rsbmi pc, r4, r6, asr #4 │ │ │ │ + rsbsmi pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 2, pc, cr14, cr14, {3} @ │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ ldrbtmi r4, [fp], #-2882 @ 0xfffff4be │ │ │ │ stmiapl r8!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strbvs r2, [r3], #768 @ 0x300 │ │ │ │ - blls 0x312378 │ │ │ │ + blls 0x3123b0 │ │ │ │ movwls r4, #26283 @ 0x66ab │ │ │ │ @ instruction: 0xf8dde712 │ │ │ │ - blls 0x284e54 │ │ │ │ + blls 0x284e8c │ │ │ │ movwle r4, #41631 @ 0xa29f │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4621d13d │ │ │ │ @ instruction: 0xf1ad200a │ │ │ │ - strtmi pc, [r0], -r3, lsr #27 │ │ │ │ + strtmi pc, [r0], -r7, lsr #27 │ │ │ │ stc2l 0, cr15, [ip, #504]! @ 0x1f8 │ │ │ │ @ instruction: 0x4623e65b │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - rscmi pc, ip, r6, asr #4 │ │ │ │ + andpl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xff36f1ac │ │ │ │ + @ instruction: 0xff3af1ac │ │ │ │ @ instruction: 0xf8d99b06 │ │ │ │ @ instruction: 0x4620101c │ │ │ │ ldrtmi r1, [r9], #-3034 @ 0xfffff426 │ │ │ │ - @ instruction: 0xf9f0f73b │ │ │ │ + @ instruction: 0xf9d4f73b │ │ │ │ ldmdbls r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xdd722901 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ tstls r2, r9, asr #32 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ cmnle r1, ip, lsl #30 │ │ │ │ @@ -205445,245 +205459,245 @@ │ │ │ │ svclt 0x00082900 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ @ instruction: 0xf04fad6e │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #3293184 @ 0x324000 │ │ │ │ ldrbmi lr, [fp], -r7, ror #10 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andpl pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + eorpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xe15596 │ │ │ │ - bleq 0xfe7d37dc │ │ │ │ + blx 0xf155ce │ │ │ │ + bleq 0xfe7d3814 │ │ │ │ vqadd.s8 d29, d22, d21 │ │ │ │ - vsubhn.i16 d21, q0, q8 │ │ │ │ - bl 0x21a724 │ │ │ │ + vmvn.i32 d21, #134217728 @ 0x08000000 │ │ │ │ + bl 0x21a75c │ │ │ │ stmdavs fp!, {r0, r1, r3, r7, r8, r9, fp} │ │ │ │ movwls r4, #1586 @ 0x632 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x9955ba │ │ │ │ + blx 0xa955f2 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ - bls 0x2d2d14 │ │ │ │ + bls 0x2d2d4c │ │ │ │ @ instruction: 0x46494653 │ │ │ │ - adccc pc, r0, r6, asr #4 │ │ │ │ + adcscc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #504] @ 0x1f8 │ │ │ │ svclt 0x0000e543 │ │ │ │ - strdeq r7, [r3], r0 │ │ │ │ - umulleq r7, r3, lr, r3 │ │ │ │ - addeq r7, r3, ip, asr r3 │ │ │ │ - addeq r7, r3, r0, lsr r3 │ │ │ │ - strdeq r7, [r3], r2 │ │ │ │ - umulleq r7, r3, r4, r2 │ │ │ │ - addeq r7, r3, lr, lsr #3 │ │ │ │ + @ instruction: 0x008373b8 │ │ │ │ + addeq r7, r3, r6, ror #6 │ │ │ │ + addeq r7, r3, r4, lsr #6 │ │ │ │ + strdeq r7, [r3], r8 │ │ │ │ + @ instruction: 0x008372ba │ │ │ │ + addeq r7, r3, ip, asr r2 │ │ │ │ + addeq r7, r3, r6, ror r1 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ - blmi 0x51937c │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x5193b4 │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1629000 │ │ │ │ vpmax.s8 , q11, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf07e002e │ │ │ │ strb pc, [r5, -fp, lsr #27]! @ │ │ │ │ - ldc2 1, cr15, [r8], #824 @ 0x338 │ │ │ │ - andsmi pc, r8, r6, asr #4 │ │ │ │ + ldc2 1, cr15, [ip], #824 @ 0x338 │ │ │ │ + eorsmi pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #504]! @ 0x1f8 │ │ │ │ vaba.s8 d30, d22, d6 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ - blmi 0x198fb8 │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ + blmi 0x198ff0 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - ldc2l 1, cr15, [lr], #612 @ 0x264 │ │ │ │ - eorseq sp, r3, r0, ror #7 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + stc2 1, cr15, [r2, #-612] @ 0xfffffd9c │ │ │ │ + ldrshteq sp, [r3], -r8 │ │ │ │ + eorseq sp, r3, ip, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30118 │ │ │ │ + bl 0xfec30150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb9ce80 │ │ │ │ + blmi 0xb9ceb8 │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf00e0300 │ │ │ │ ldrtmi pc, [r0], -r7, lsl #23 @ │ │ │ │ - blx 0xb15044 │ │ │ │ + blx 0xb1507c │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x957e2c │ │ │ │ - blls 0x232fb4 │ │ │ │ + blmi 0x957e64 │ │ │ │ + blls 0x232fec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x6d45e4 │ │ │ │ + blvc 0x6d461c │ │ │ │ strpl pc, [r8, #-1285] @ 0xfffffafb │ │ │ │ - blge 0x1263b0 │ │ │ │ + blge 0x1263e8 │ │ │ │ strbtmi sl, [r9], -r2, lsl #20 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7767b02 │ │ │ │ - stmdbls r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xff894f96 │ │ │ │ + blx 0xff894fce │ │ │ │ mcrrne 6, 0, r4, r3, cr1 │ │ │ │ - blmi 0x48d3d4 │ │ │ │ - blls 0x233000 │ │ │ │ + blmi 0x48d40c │ │ │ │ + blls 0x233038 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x596fb4 │ │ │ │ + blx 0x596fec │ │ │ │ @ instruction: 0xf1cee7eb │ │ │ │ - svclt 0x0000fc49 │ │ │ │ + svclt 0x0000fc4d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ andcc r3, r8, #8, 6 @ 0x20000000 │ │ │ │ - blne 0x3170f0 │ │ │ │ + blne 0x317128 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec301fc │ │ │ │ + bl 0xfec30234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addmi r4, ip, #140, 12 @ 0x8c00000 │ │ │ │ @ instruction: 0x4611d817 │ │ │ │ - bvs 0xff1aa878 │ │ │ │ + bvs 0xff1aa8b0 │ │ │ │ streq lr, [r4], #-2988 @ 0xfffff454 │ │ │ │ - bvs 0xfe2455e4 │ │ │ │ + bvs 0xfe24561c │ │ │ │ @ instruction: 0x0c05eb03 │ │ │ │ tstle r3, r4, lsr #11 │ │ │ │ stccs 8, cr1, [r0], #-624 @ 0xfffffd90 │ │ │ │ sbcvs sp, r4, #32, 16 @ 0x200000 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stmialt r2!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmlt r6, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi r6, [r4], -r4, lsl #5 │ │ │ │ strdcs lr, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - mvncc pc, #-805306364 @ 0xd0000004 │ │ │ │ + movwmi pc, #16973 @ 0x424d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subspl pc, r0, r6, asr #4 │ │ │ │ + rsbpl pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ - mcrr2 1, 9, pc, lr, cr9 @ │ │ │ │ - mvncc pc, #-805306364 @ 0xd0000004 │ │ │ │ + mrrc2 1, 9, pc, r2, cr9 @ │ │ │ │ + movwmi pc, #16973 @ 0x424d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, ip, r6, asr #4 │ │ │ │ + addspl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 1, cr15, [lr], #-612 @ 0xfffffd9c │ │ │ │ + mcrr2 1, 9, pc, r2, cr9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #16 │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf10a6b9a │ │ │ │ - strtmi r3, [pc], #-2047 @ 0xd90ac │ │ │ │ + strtmi r3, [pc], #-2047 @ 0xd90e4 │ │ │ │ eorle r3, r1, r1, lsl #4 │ │ │ │ strmi r6, [ip], -lr, asr #16 │ │ │ │ - b 0xfe2b38dc │ │ │ │ + b 0xfe2b3914 │ │ │ │ @ instruction: 0xf5b20206 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ ldrbmi r1, [r2], -lr, lsr #23 │ │ │ │ @ instruction: 0x46404431 │ │ │ │ - ldmda r8, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda ip!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ smlabteq lr, r3, r9, lr │ │ │ │ tsteq r0, r3, asr #19 │ │ │ │ cmnvs r3, r3, lsr #18 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0xfe23d0c8 │ │ │ │ + b 0xfe23d100 │ │ │ │ strmi r0, [r1], r6, lsl #4 │ │ │ │ svcpl 0x0080f5b2 │ │ │ │ vst2.8 {d29-d32}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf4b70 │ │ │ │ - b 0x278118 │ │ │ │ + b 0x278150 │ │ │ │ @ instruction: 0xf506060b │ │ │ │ andls r5, r0, #128, 4 │ │ │ │ @ instruction: 0xf5b2406a │ │ │ │ suble r5, r5, #128, 30 @ 0x200 │ │ │ │ subsmi r9, r7, r0, lsl #20 │ │ │ │ svcpl 0x0080f5b7 │ │ │ │ - bvs 0x1acda6c │ │ │ │ - blls 0x105638 │ │ │ │ + bvs 0x1acdaa4 │ │ │ │ + blls 0x105670 │ │ │ │ @ instruction: 0x46404652 │ │ │ │ ldrtmi r1, [r9], #-2793 @ 0xfffff517 │ │ │ │ - ldmda sl, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00fef736 │ │ │ │ stmdbls r0, {r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1044648 │ │ │ │ movwls r0, #4644 @ 0x1224 │ │ │ │ - blx 0xfff15160 │ │ │ │ + blx 0xfff15198 │ │ │ │ @ instruction: 0xf1b09b01 │ │ │ │ strdle r3, [r0], #255 @ 0xff │ │ │ │ @ instruction: 0x6c1a6b99 │ │ │ │ vqrdmlah.s32 q11, , q7 │ │ │ │ - b 0x159598 │ │ │ │ + b 0x1595d0 │ │ │ │ adcsmi r0, lr, #-1342177280 @ 0xb0000000 │ │ │ │ addsmi fp, r1, #8, 30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ addsmi r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ tstlt r9, r1, lsl #2 │ │ │ │ ldreq lr, [r0, -r3, asr #19] │ │ │ │ ldc2l 0, cr15, [r0, #-4]! │ │ │ │ ldrb r6, [r4, r7, ror #20] │ │ │ │ - blpl 0x253b50 │ │ │ │ + blpl 0x253b88 │ │ │ │ ldrmi r1, [r1], #-2986 @ 0xfffff456 │ │ │ │ - b 0x1caaa9c │ │ │ │ + b 0x1caaad4 │ │ │ │ movwls r5, #6939 @ 0x1b1b │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf7369200 │ │ │ │ - bls 0x115154 │ │ │ │ - bl 0xfea3fdb4 │ │ │ │ + bls 0x11511c │ │ │ │ + bl 0xfea3fdec │ │ │ │ ldrmi r0, [r0], #1291 @ 0x50b │ │ │ │ sbfx r4, sl, #9, #13 │ │ │ │ - teqppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcpl pc, r8, r6, asr #4 │ │ │ │ + sbcpl pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf1997292 │ │ │ │ - vpadd.i8 d31, d22, d9 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vpadd.i8 d31, d22, d13 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ - blmi 0x15929c │ │ │ │ + vmla.i d21, d16, d0[6] │ │ │ │ + blmi 0x1592d4 │ │ │ │ eorne pc, r5, #64, 4 │ │ │ │ - blx 0xfe415852 │ │ │ │ - ldrshteq sp, [r3], -r8 │ │ │ │ + blx 0xfe51588a │ │ │ │ + eorseq sp, r3, r0, lsl r4 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ subsmi r6, r9, r3, asr #16 │ │ │ │ svcpl 0x0080f5b1 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ @@ -205717,16 +205731,16 @@ │ │ │ │ @ instruction: 0xf8d862e5 │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ orrscc pc, r0, #117440512 @ 0x7000000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ vmax.f32 d27, d7, d4 │ │ │ │ @ instruction: 0xf2c00bf0 │ │ │ │ mulle ip, r5, fp │ │ │ │ - bleq 0xffd15bb4 │ │ │ │ - blcs 0xfe655d9c │ │ │ │ + bleq 0xffd15bec │ │ │ │ + blcs 0xfe655dd4 │ │ │ │ @ instruction: 0xf80af04a │ │ │ │ andeq pc, r7, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8db4605 │ │ │ │ @ instruction: 0xf0501000 │ │ │ │ pldw [r7], #-2309 @ 0xfffff6fb │ │ │ │ vst1.8 {d5-d8}, [r7], r0 │ │ │ │ andls r3, r1, #128, 20 @ 0x80000 │ │ │ │ @@ -205752,54 +205766,54 @@ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrmi r2, [r8, r0, lsl #10] │ │ │ │ eorge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ strtvc r6, [r5], -r3, lsr #18 │ │ │ │ ldrbtmi lr, [fp], #-10 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5b36a5b │ │ │ │ - ble 0x20b510c │ │ │ │ + ble 0x20b5144 │ │ │ │ andcc lr, r4, #212, 18 @ 0x350000 │ │ │ │ - ble 0x1fa9d78 │ │ │ │ + ble 0x1fa9db0 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ @ instruction: 0x46534798 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ mvnvs r6, fp, lsl r8 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf8d8461d │ │ │ │ ldrmi r3, [r8, ip] │ │ │ │ - blmi 0x1b336f0 │ │ │ │ + blmi 0x1b33728 │ │ │ │ sbcsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blls 0x12b1d8 │ │ │ │ + blls 0x12b210 │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2916 @ 0xfffff49c │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdlt r6, [r8, -r8]! │ │ │ │ @ instruction: 0xf842f04e │ │ │ │ tstcs r3, r0, lsl #16 │ │ │ │ ldc2l 0, cr15, [sl], {83} @ 0x53 │ │ │ │ - blcs 0x133824 │ │ │ │ - blmi 0x188d3e0 │ │ │ │ + blcs 0x13385c │ │ │ │ + blmi 0x188d418 │ │ │ │ ldrbtmi r2, [fp], #-0 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldc2 0, cr15, [ip], #-296 @ 0xfffffed8 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8a2f050 │ │ │ │ - blmi 0x1673b54 │ │ │ │ + blmi 0x1673b8c │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ stc2 0, cr15, [sl], #-296 @ 0xfffffed8 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @@ -205818,81 +205832,81 @@ │ │ │ │ andlt sp, r5, r5, lsr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ - blmi 0x10532ac │ │ │ │ + blmi 0x10532e4 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1ba58fb │ │ │ │ subsle r0, r5, r0, lsl #30 │ │ │ │ movwcs r6, #2010 @ 0x7da │ │ │ │ ldrb r9, [sp, -r2, lsl #6] │ │ │ │ @ instruction: 0xf04a6920 │ │ │ │ - blmi 0xe98408 │ │ │ │ + blmi 0xe98440 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ stmdavs r0!, {r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0x159565a │ │ │ │ + blx 0x1595692 │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ - blx 0xfea15660 │ │ │ │ + blx 0xfea15698 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strmi sp, [r3], -pc, asr #1 │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - rscspl pc, r8, r6, asr #4 │ │ │ │ + andsvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffc95b32 │ │ │ │ + blx 0xffd95b6a │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ - @ instruction: 0xf8f8f73b │ │ │ │ + @ instruction: 0xf8dcf73b │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - andvs pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + eorvs pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1ce4628 │ │ │ │ - strtmi pc, [r2], -sp, lsl #16 │ │ │ │ + @ instruction: 0x4622f811 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xff26f73a │ │ │ │ + @ instruction: 0xff0af73a │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - blx 0xd15b70 │ │ │ │ + blx 0xe15ba8 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1e956c0 │ │ │ │ + blt 0x1e956f8 │ │ │ │ @ instruction: 0xf0459303 │ │ │ │ - blls 0x1d938c │ │ │ │ + blls 0x1d93c4 │ │ │ │ @ instruction: 0x46294652 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ str pc, [r4, -r3, asr #24] │ │ │ │ @ instruction: 0xf0459302 │ │ │ │ - blls 0x19936c │ │ │ │ - bls 0x12ad98 │ │ │ │ + blls 0x1993a4 │ │ │ │ + bls 0x12add0 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ @ instruction: 0xe79afc33 │ │ │ │ - addeq r6, r3, r6, lsl #25 │ │ │ │ - addeq r6, r3, r2, asr #24 │ │ │ │ - ldrdeq r6, [r3], sl │ │ │ │ - @ instruction: 0x00836bba │ │ │ │ - umulleq r6, r3, r6, fp │ │ │ │ - addeq r6, r3, r4, ror fp │ │ │ │ - addeq r6, r3, r8, lsr #22 │ │ │ │ - addeq r6, r3, sl, lsl #22 │ │ │ │ - addeq r6, r3, lr, ror sl │ │ │ │ - addeq r6, r3, lr, asr sl │ │ │ │ - addeq r6, r3, r8, lsl ip │ │ │ │ + addeq r6, r3, lr, asr #24 │ │ │ │ + addeq r6, r3, sl, lsl #24 │ │ │ │ + addeq r6, r3, r2, lsr #23 │ │ │ │ + addeq r6, r3, r2, lsl #23 │ │ │ │ + addeq r6, r3, lr, asr fp │ │ │ │ + addeq r6, r3, ip, lsr fp │ │ │ │ + strdeq r6, [r3], r0 │ │ │ │ + ldrdeq r6, [r3], r2 │ │ │ │ + addeq r6, r3, r6, asr #20 │ │ │ │ + addeq r6, r3, r6, lsr #20 │ │ │ │ + addeq r6, r3, r0, ror #23 │ │ │ │ tstlt r3, r3, asr #28 │ │ │ │ movwcs r6, #2752 @ 0xac0 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movwcs r8, #2840 @ 0xb18 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -205901,56 +205915,56 @@ │ │ │ │ stmdavs r2, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ stmdale r4!, {r1, r5, r6, r8, sl, lr} │ │ │ │ cdpvc 6, 4, cr4, cr1, cr13, {0} │ │ │ │ streq lr, [r2], -ip, lsr #23 │ │ │ │ ldmne r7!, {r2, r9, sl, lr}^ │ │ │ │ stmdavs r1, {r0, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ addmi r8, pc, #9216 @ 0x2400 │ │ │ │ - bvs 0x14f5dc │ │ │ │ + bvs 0x14f614 │ │ │ │ stmdapl r2, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmdapl r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - strbmi fp, [pc, #-913] @ 0xd91f7 │ │ │ │ + strbmi fp, [pc, #-913] @ 0xd922f │ │ │ │ strbmi sp, [lr, #-2365] @ 0xfffff6c3 │ │ │ │ - bvs 0x114e21c │ │ │ │ + bvs 0x114e254 │ │ │ │ ldrtmi fp, [r0], #937 @ 0x3a9 │ │ │ │ strbmi r1, [r1], #-3002 @ 0xfffff446 │ │ │ │ @ instruction: 0xf7364628 │ │ │ │ - strdcs lr, [r1], -r0 │ │ │ │ - bvs 0xff1d15b4 │ │ │ │ + ldrdcs lr, [r1], -r4 │ │ │ │ + bvs 0xff1d15ec │ │ │ │ stmdale r0, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs fp, r0, fp, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bvs 0xfe93b57c │ │ │ │ + bvs 0xfe93b5b4 │ │ │ │ ldmle r4!, {r0, r4, r5, r7, r9, lr}^ │ │ │ │ adcsmi r4, fp, #184549376 @ 0xb000000 │ │ │ │ ldrtcc sp, [r0], #-1009 @ 0xfffffc0f │ │ │ │ - blne 0xfef5ff90 │ │ │ │ + blne 0xfef5ffc8 │ │ │ │ strtmi r4, [r8], -r1, lsr #8 │ │ │ │ - ldcl 7, cr15, [r4, #216] @ 0xd8 │ │ │ │ - bl 0xfe993564 │ │ │ │ + ldc 7, cr15, [r8, #216]! @ 0xd8 │ │ │ │ + bl 0xfe99359c │ │ │ │ ldrtmi r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - beq 0x314468 │ │ │ │ + beq 0x3144a0 │ │ │ │ ldrbmi r4, [r6], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0x46524455 │ │ │ │ - stcl 7, cr15, [r8, #216] @ 0xd8 │ │ │ │ + stc 7, cr15, [ip, #216]! @ 0xd8 │ │ │ │ vmlsne.f32 s12, s22, s3 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x0038454e │ │ │ │ - blcs 0xe21fc │ │ │ │ - bvs 0xff9cdd24 │ │ │ │ + blcs 0xe2234 │ │ │ │ + bvs 0xff9cdd5c │ │ │ │ sbcsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x461ae7d9 │ │ │ │ @ instruction: 0x46284431 │ │ │ │ - ldc 7, cr15, [r6, #216]! @ 0xd8 │ │ │ │ + ldc 7, cr15, [sl, #216] @ 0xd8 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3081c │ │ │ │ + bl 0xfec30854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -205969,22 +205983,22 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strmi pc, [r4], r5, lsr #22 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x18aaf48 │ │ │ │ + blx 0x18aaf80 │ │ │ │ @ instruction: 0xf88df48c │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7ddfcb1 │ │ │ │ - @ instruction: 0xf8dcf1ce │ │ │ │ + @ instruction: 0xf8e0f1ce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec308a4 │ │ │ │ + bl 0xfec308dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r1, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -206003,35 +206017,35 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4684faf7 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, sl, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x8aafd0 │ │ │ │ + blx 0x8ab008 │ │ │ │ @ instruction: 0xf8adf48c │ │ │ │ @ instruction: 0xf7ff400a │ │ │ │ ldrb pc, [sp, sp, ror #24] @ │ │ │ │ - @ instruction: 0xf898f1ce │ │ │ │ + @ instruction: 0xf89cf1ce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x785948 │ │ │ │ + blmi 0x785980 │ │ │ │ strcs r4, [r4, #-1556] @ 0xfffff9ec │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strls r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ strcs sl, [r0], -r2, lsl #20 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7ff9602 │ │ │ │ @ instruction: 0xb190fc99 │ │ │ │ - blmi 0x540764 │ │ │ │ - blls 0x1b37c8 │ │ │ │ + blmi 0x54079c │ │ │ │ + blls 0x1b3800 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206039,26 +206053,26 @@ │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ strtmi pc, [r1], -fp, asr #21 │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #20 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ ldrb pc, [lr, sp, lsr #24] @ │ │ │ │ - @ instruction: 0xf858f1ce │ │ │ │ + @ instruction: 0xf85cf1ce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec309ac │ │ │ │ + bl 0xfec309e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - vldr d4, [pc, #124] @ 0xd9834 │ │ │ │ + vldr d4, [pc, #124] @ 0xd986c │ │ │ │ smladcs r8, sp, fp, r7 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ - bl 0x43f3cc │ │ │ │ + bl 0x43f404 │ │ │ │ strmi r0, [r5], -r7, lsl #4 │ │ │ │ stc 6, cr4, [sp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf7ff7b02 │ │ │ │ orrslt pc, r0, r7, asr ip @ │ │ │ │ strpl lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -206068,135 +206082,135 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4628bdf0 │ │ │ │ @ instruction: 0xf0024621 │ │ │ │ @ instruction: 0x463bfa9f │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ - bge 0x16b098 │ │ │ │ + bge 0x16b0d0 │ │ │ │ @ instruction: 0x46644630 │ │ │ │ @ instruction: 0x5c02e9cd │ │ │ │ - blx 0xffb9781e │ │ │ │ + blx 0xffb97856 │ │ │ │ @ instruction: 0xf1cee7de │ │ │ │ - svclt 0x0000f815 │ │ │ │ + svclt 0x0000f819 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30a40 │ │ │ │ + bl 0xfec30a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ - bvs 0xff1b7158 │ │ │ │ + bvs 0xff1b7190 │ │ │ │ ldrmi fp, [r4], -r3, asr #18 │ │ │ │ sbcvs r6, r4, #805306376 @ 0x30000008 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stclt 7, cr15, [ip], {54} @ 0x36 │ │ │ │ + ldcllt 7, cr15, [r0], #-216 @ 0xffffff28 │ │ │ │ rscmi r6, fp, #544768 @ 0x85000 │ │ │ │ ldmne r4, {r2, r4, r8, ip, lr, pc}^ │ │ │ │ svclt 0x00982c20 │ │ │ │ ldmible r0!, {r0, r1, r3, r5, r6, r9, lr}^ │ │ │ │ - mvncc pc, #-805306364 @ 0xd0000004 │ │ │ │ + movwmi pc, #16973 @ 0x424d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, ip, r6, asr #4 │ │ │ │ + addspl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf83af199 │ │ │ │ - mvncc pc, #-805306364 @ 0xd0000004 │ │ │ │ + @ instruction: 0xf83ef199 │ │ │ │ + movwmi pc, #16973 @ 0x424d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subspl pc, r0, r6, asr #4 │ │ │ │ + rsbpl pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf82af199 │ │ │ │ + @ instruction: 0xf82ef199 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30ab8 │ │ │ │ + bl 0xfec30af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149c8ec │ │ │ │ + b 0x149c924 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ vrhadd.s8 d29, d4, d15 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ stcmi 0, cr0, [r7], {149} @ 0x95 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcpl r6, r3, r0, lsl #16 │ │ │ │ tstcs r0, r8, lsl #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bls 0x188d40 │ │ │ │ + bls 0x188d78 │ │ │ │ ldc2l 0, cr15, [r6, #64]! @ 0x40 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30b10 │ │ │ │ + bl 0xfec30b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf4020fe8 │ │ │ │ addlt r6, r3, r0, ror #7 │ │ │ │ @ instruction: 0xf0124605 │ │ │ │ eorle r0, r3, r7, lsl #4 │ │ │ │ @ instruction: 0xf5b31e50 │ │ │ │ suble r7, r1, r0, asr #30 │ │ │ │ @ instruction: 0xf5b3d856 │ │ │ │ suble r7, sp, r0, lsl #31 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - blcs 0x10db08 │ │ │ │ + blcs 0x10db40 │ │ │ │ movwcs sp, #4436 @ 0x1154 │ │ │ │ - blcc 0x129b90 │ │ │ │ + blcc 0x129bc8 │ │ │ │ mvnlt r4, r9, lsl r0 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf986f762 │ │ │ │ + @ instruction: 0xf96af762 │ │ │ │ strmi fp, [r4], -r8, ror #19 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ stmdale r6, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d003 │ │ │ │ andle r7, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x4614bb93 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7624628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d5d0e1 │ │ │ │ - blcs 0xe5b98 │ │ │ │ + blcs 0xe5bd0 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0012301 │ │ │ │ - blx 0x199df4 │ │ │ │ + blx 0x199e2c │ │ │ │ strmi pc, [ip], #-1026 @ 0xfffffbfe │ │ │ │ stmible r0!, {r4, sl, fp, sp}^ │ │ │ │ strmi r4, [fp], #-131 @ 0xffffff7d │ │ │ │ svclt 0x000c2b10 │ │ │ │ @ instruction: 0xf1c24604 │ │ │ │ ldrb r0, [r9, r1, lsl #8] │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ - blcc 0x129be4 │ │ │ │ + blcc 0x129c1c │ │ │ │ @ instruction: 0xe7b44019 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d016 │ │ │ │ adcle r6, pc, r0, lsr #31 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ vcge.s8 d16, d6, d19 │ │ │ │ - vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ subscs r0, r7, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ @ instruction: 0xf5b3fd4d │ │ │ │ andle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ @ instruction: 0xe7ebd0b9 │ │ │ │ @ instruction: 0xf1a1fa91 │ │ │ │ @@ -206215,75 +206229,75 @@ │ │ │ │ andcc r4, r8, pc, ror r5 │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @ instruction: 0xf0020e20 │ │ │ │ @ instruction: 0xf1a3023f │ │ │ │ @ instruction: 0xf1a20c20 │ │ │ │ @ instruction: 0xf1c20720 │ │ │ │ - blx 0x31b2e4 │ │ │ │ - blx 0x315e70 │ │ │ │ - blx 0x255a74 │ │ │ │ - blx 0xa192a8 │ │ │ │ - blx 0x316280 │ │ │ │ - b 0x1197694 │ │ │ │ - blx 0xada2b4 │ │ │ │ + blx 0x31b31c │ │ │ │ + blx 0x315ea8 │ │ │ │ + blx 0x255aac │ │ │ │ + blx 0xa192e0 │ │ │ │ + blx 0x3162b8 │ │ │ │ + b 0x11976cc │ │ │ │ + blx 0xada2ec │ │ │ │ teqpmi r9, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ - blx 0xa2a74c │ │ │ │ - b 0x1196698 │ │ │ │ + blx 0xa2a784 │ │ │ │ + b 0x11966d0 │ │ │ │ tstmi r9, #12, 4 @ 0xc0000000 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30ca8 │ │ │ │ + bl 0xfec30ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ stceq 0, cr15, [r7], {2} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0x1622cc │ │ │ │ + blx 0x162304 │ │ │ │ @ instruction: 0xf10cfc0c │ │ │ │ - b 0x7e8ecc │ │ │ │ + b 0x7e8f04 │ │ │ │ tstle r3, r1, lsl #30 │ │ │ │ andmi r3, fp, #1024 @ 0x400 │ │ │ │ vand d29, d4, d3 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ stmdami r9, {r0, r2, r4, r7, r9} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, sl, fp, ip, pc} │ │ │ │ stmne r8, {r2, r6, r7, ip, lr} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0109b02 │ │ │ │ stmdbls r2, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf912f762 │ │ │ │ + @ instruction: 0xf8f6f762 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbeq lr, {r3, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -r0, ror #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7ff9b10 │ │ │ │ @ instruction: 0x06f2febb │ │ │ │ - blt 0x1a09860 │ │ │ │ + blt 0x1a09898 │ │ │ │ movweq lr, #2671 @ 0xa6f │ │ │ │ svclt 0x00484605 │ │ │ │ @ instruction: 0xf013b2a4 │ │ │ │ andsle r0, r8, r1, lsl #20 │ │ │ │ - bmi 0x1639b64 │ │ │ │ + bmi 0x1639b9c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, r8 │ │ │ │ @@ -206291,49 +206305,49 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460187f0 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ mrc2 7, 5, pc, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf005b308 │ │ │ │ - blcs 0x11a7a0 │ │ │ │ + blcs 0x11a7d8 │ │ │ │ @ instruction: 0xf005d01f │ │ │ │ - blcs 0x19a7b8 │ │ │ │ + blcs 0x19a7f0 │ │ │ │ @ instruction: 0xf005d02f │ │ │ │ stccs 5, cr0, [r7, #-60] @ 0xffffffc4 │ │ │ │ vhadd.s8 d29, d6, d11 │ │ │ │ - vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ - blmi 0x109a068 │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ + blmi 0x109a0a0 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ vhadd.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf1613286 │ │ │ │ @ instruction: 0xf64efc6f │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624638 │ │ │ │ - eorhi pc, ip, sp, lsr #17 │ │ │ │ + mlahi ip, r1, r8, pc @ │ │ │ │ eoreq lr, r4, #49545216 @ 0x2f40000 │ │ │ │ @ instruction: 0xf8551e68 │ │ │ │ mvnscs r3, r1, lsl #24 │ │ │ │ smlabtvc r0, pc, r6, pc @ │ │ │ │ andeq lr, r1, #12288 @ 0x3000 │ │ │ │ ldmda r0, {r1, r5, r8, r9, lr}^ │ │ │ │ addsmi r5, sp, #0, 30 │ │ │ │ stmda r0, {r1, r8, ip, lr, pc}^ │ │ │ │ cdpcs 6, 0, cr2, cr0, cr0, {0} │ │ │ │ adcle r4, sl, fp, lsr #12 │ │ │ │ - beq 0xa93bc8 │ │ │ │ + beq 0xa93c00 │ │ │ │ strteq r3, [r4], -r3, lsl #26 │ │ │ │ cmncs pc, #13959168 @ 0xd50000 │ │ │ │ cmnpmi pc, r2, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r4, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ mvnseq pc, r3, lsr #32 │ │ │ │ stmdbeq r6, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrsbeq lr, [pc, #-133] @ 0xd9b97 │ │ │ │ + ldrsbeq lr, [pc, #-133] @ 0xd9bcf │ │ │ │ svclt 0x00084299 │ │ │ │ @ instruction: 0xd1024290 │ │ │ │ ldmdbhi r7!, {r0, r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ strmi r2, [r2], -r0, lsl #30 │ │ │ │ addsle r4, r0, fp, lsl #12 │ │ │ │ vabd.s8 q15, q15, q13 │ │ │ │ vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ @@ -206346,71 +206360,71 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdage r2, {r0, r1, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd4651 │ │ │ │ stmib r0, {r3, sp, pc}^ │ │ │ │ @ instruction: 0xf8c0aa01 │ │ │ │ @ instruction: 0xf1bfa00c │ │ │ │ - @ instruction: 0xf074ff7f │ │ │ │ + @ instruction: 0xf074ff83 │ │ │ │ @ instruction: 0x4601f9f7 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ vhadd.s8 d22, d6, d0 │ │ │ │ - vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ - blls 0x1d9d3c │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ + blls 0x1d9d74 │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ @ instruction: 0xe79efed3 │ │ │ │ - stc2l 1, cr15, [r0, #820]! @ 0x334 │ │ │ │ + stc2l 1, cr15, [r4, #820]! @ 0x334 │ │ │ │ @ instruction: 0x46319a10 │ │ │ │ - rsbvs pc, ip, r6, asr #4 │ │ │ │ + addvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 6, pc, cr8, cr13, {3} @ │ │ │ │ svclt 0x0000e793 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, ip, lsl r4 │ │ │ │ + eorseq sp, r3, r4, lsr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ - bl 0xfec2dc7c │ │ │ │ + bl 0xfec2dcb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ ldcls 12, cr10, [ip, #-96] @ 0xffffffa0 │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ - blt 0x794444 │ │ │ │ - blmi 0x193dce0 │ │ │ │ + blt 0x79447c │ │ │ │ + blmi 0x193dd18 │ │ │ │ strtmi r0, [sl], -sp, lsr #18 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ ldrbmi r9, [r7], -r0, lsl #6 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff8918 │ │ │ │ usateq pc, #10, pc, asr #27 @ │ │ │ │ strle r4, [r9, #-1540] @ 0xfffff9fc │ │ │ │ - blx 0xfe31875c │ │ │ │ - blt 0xf885cc │ │ │ │ + blx 0xfe318794 │ │ │ │ + blt 0xf88604 │ │ │ │ @ instruction: 0xf689fa99 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ssatmi r4, #20, r7, asr #12 │ │ │ │ strtmi r9, [sl], -r3, lsl #16 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ stmib sp, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd8904 │ │ │ │ @ instruction: 0xf7ffb018 │ │ │ │ strdcc pc, [r3], -r3 │ │ │ │ ldmdale r6, {r0, r1, r2, fp, sp}^ │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ ldrbmi r5, [r5], #-1355 @ 0xfffffab5 │ │ │ │ - blmi 0x1e3df4 │ │ │ │ + blmi 0x1e3e2c │ │ │ │ cmncs pc, #212, 16 @ 0xd40000 │ │ │ │ ldmdbhi r1!, {r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ ldm r4, {r3, sl, ip, sp}^ │ │ │ │ stmia r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sl, sp, lr} │ │ │ │ - bmi 0x11ce534 │ │ │ │ + bmi 0x11ce56c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r2, asr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @@ -206421,82 +206435,82 @@ │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ andlt pc, r8, r4, asr #17 │ │ │ │ strb r6, [r0, r7, ror #1]! │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14bddac │ │ │ │ + b 0x14bdde4 │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ andlt pc, r8, r4, lsr #17 │ │ │ │ - blmi 0x7d46e4 │ │ │ │ + blmi 0x7d471c │ │ │ │ andlt pc, sl, r4, lsr #17 │ │ │ │ ldceq 1, cr8, [fp], #-668 @ 0xfffffd64 │ │ │ │ strb r8, [ip, r3, ror #3] │ │ │ │ - stcgt 13, cr10, [pc, #-16] @ 0xd9da8 │ │ │ │ + stcgt 13, cr10, [pc, #-16] @ 0xd9de0 │ │ │ │ rsbvs r6, r1, r0, lsr #32 │ │ │ │ rscvs r6, r3, r2, lsr #1 │ │ │ │ @ instruction: 0xf64ee7c5 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls sp, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7619803 │ │ │ │ - andcs pc, r0, fp, lsr #31 │ │ │ │ - tstpvs r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, lsl #31 │ │ │ │ + msrvs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - blx 0x1716372 │ │ │ │ - ldc2 1, cr15, [r0, #-820]! @ 0xfffffccc │ │ │ │ + blx 0x17163aa │ │ │ │ + ldc2 1, cr15, [r4, #-820]! @ 0xfffffccc │ │ │ │ msrmi CPSR_fx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xfbe68 │ │ │ │ + blcs 0xfbea0 │ │ │ │ vhadd.s8 , q15, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - mcr2 1, 5, pc, cr2, cr15, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr6, cr15, {5} @ │ │ │ │ @ instruction: 0xf91af074 │ │ │ │ ldmdals sp, {r0, r9, sl, lr} │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ - addsvs pc, r4, r6, asr #4 │ │ │ │ + adcvs pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bls 0x300a68 │ │ │ │ + bls 0x300aa0 │ │ │ │ ldc2l 0, cr15, [r6, #500]! @ 0x1f4 │ │ │ │ - bls 0x853d54 │ │ │ │ + bls 0x853d8c │ │ │ │ vmax.s8 d20, d6, d25 │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ ldr pc, [sl, sp, ror #27]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, ip, lsr #8 │ │ │ │ + eorseq sp, r3, r4, asr #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - b 0x14c6098 │ │ │ │ - blmi 0x1f5fec8 │ │ │ │ + b 0x14c60d0 │ │ │ │ + blmi 0x1f5ff00 │ │ │ │ @ instruction: 0x46424615 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ - blls 0x4fea90 │ │ │ │ + blls 0x4feac8 │ │ │ │ stc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ svceq 0x0010f018 │ │ │ │ - blt 0xc49afc │ │ │ │ + blt 0xc49b34 │ │ │ │ @ instruction: 0xf0104604 │ │ │ │ tstle r5, r3, lsl #20 │ │ │ │ - bmi 0x1cf1ebc │ │ │ │ + bmi 0x1cf1ef4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r2, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -206508,31 +206522,31 @@ │ │ │ │ andcc pc, r1, r7, lsl sp @ │ │ │ │ vadd.i8 d2, d0, d3 │ │ │ │ ldm pc, {r1, r2, r4, r5, r7, pc}^ @ │ │ │ │ ldccc 0, cr15, [lr], #-0 │ │ │ │ @ instruction: 0x07620238 │ │ │ │ @ instruction: 0xf004d471 │ │ │ │ @ instruction: 0xf04f0207 │ │ │ │ - bne 0xfe9e66f4 │ │ │ │ + bne 0xfe9e672c │ │ │ │ @ instruction: 0xf1a200d2 │ │ │ │ @ instruction: 0xf1c20320 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xa19f88 │ │ │ │ - blx 0x259744 │ │ │ │ - blx 0x958f1c │ │ │ │ - b 0x1415f14 │ │ │ │ - blx 0x11cf50 │ │ │ │ + blx 0xa19fc0 │ │ │ │ + blx 0x25977c │ │ │ │ + blx 0x958f54 │ │ │ │ + b 0x1415f4c │ │ │ │ + blx 0x11cf88 │ │ │ │ addsmi pc, r5, r3, lsl #6 │ │ │ │ - blx 0x12ab2c │ │ │ │ + blx 0x12ab64 │ │ │ │ ldm r4, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ bicsmi r0, r2, #-1073741793 @ 0xc000001f │ │ │ │ - b 0x16ae98 │ │ │ │ - b 0x145d730 │ │ │ │ - b 0x19b748 │ │ │ │ - b 0x145d73c │ │ │ │ + b 0x16aed0 │ │ │ │ + b 0x145d768 │ │ │ │ + b 0x19b780 │ │ │ │ + b 0x145d774 │ │ │ │ ldm r4, {r2, r3, r8, r9, sl}^ │ │ │ │ strmi r8, [r9, #2431] @ 0x97f │ │ │ │ strmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r4, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ strbmi r0, [r0], -r0, lsl #30 │ │ │ │ adcle r4, r8, r9, asr #12 │ │ │ │ @@ -206557,60 +206571,60 @@ │ │ │ │ movwmi fp, #8922 @ 0x22da │ │ │ │ svcvs 0x0000e851 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r1, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr13, cr4, {7} │ │ │ │ ldrb r7, [r6, -r5, ror #1]! │ │ │ │ - mcrr2 1, 12, pc, sl, cr13 @ │ │ │ │ + mcrr2 1, 12, pc, lr, cr13 @ │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ - blmi 0xb1a480 │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ + blmi 0xb1a4b8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16132ba │ │ │ │ @ instruction: 0xf64efa65 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614648 │ │ │ │ - vceq.f32 d31, d30, d19 │ │ │ │ + vceq.f32 d31, d30, d7 │ │ │ │ vsubw.s8 q10, q0, d30 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1bf1104 │ │ │ │ - @ instruction: 0xf074fda7 │ │ │ │ + @ instruction: 0xf074fdab │ │ │ │ @ instruction: 0x4601f81f │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ vhadd.s8 d24, d6, d0 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ - blls 0x1da0ec │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + blls 0x1da124 │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ @ instruction: 0xe7d0fcfb │ │ │ │ @ instruction: 0x46419a10 │ │ │ │ - eorsvc pc, r0, r6, asr #4 │ │ │ │ + subvc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #500 @ 0x1f4 │ │ │ │ andcs lr, r0, r7, asr #15 │ │ │ │ - tstpvs r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - blx 0x8165e8 │ │ │ │ + blx 0x816620 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, ip, lsr r4 │ │ │ │ + eorseq sp, r3, r4, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf0144abd │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ @@ -206638,15 +206652,15 @@ │ │ │ │ ldmdaeq r3, {r3, r4, r8, sp, pc} │ │ │ │ @ instruction: 0xf8c49603 │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ ldrb r9, [r9, r4] │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14be110 │ │ │ │ + b 0x14be148 │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ @ instruction: 0xf8c4e7ce │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ strb r9, [r9, r4] │ │ │ │ andeq pc, r8, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf1000761 │ │ │ │ @ instruction: 0xf1bb808f │ │ │ │ @@ -206656,177 +206670,177 @@ │ │ │ │ strbeq pc, [r0, -r3, asr #3] @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ vmlaeq.f64 d14, d27, d20 │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf607fa21 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ - blx 0x92ae00 │ │ │ │ - b 0x14d7568 │ │ │ │ + blx 0x92ae38 │ │ │ │ + b 0x14d75a0 │ │ │ │ movwmi r0, #26571 @ 0x67cb │ │ │ │ msreq CPSR_, r7, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ - blx 0x26a450 │ │ │ │ + blx 0x26a488 │ │ │ │ @ instruction: 0xf1a7f101 │ │ │ │ - blx 0xa5a1e4 │ │ │ │ + blx 0xa5a21c │ │ │ │ movwmi pc, #56332 @ 0xdc0c @ │ │ │ │ smlawteq r0, r7, r1, pc @ │ │ │ │ @ instruction: 0xf000fa08 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r7], {9} @ │ │ │ │ @ instruction: 0xf101fa28 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - b 0x13ea47c │ │ │ │ - blx 0x2dd18c │ │ │ │ + b 0x13ea4b4 │ │ │ │ + blx 0x2dd1c4 │ │ │ │ ldm lr, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ mvnsmi r8, #24, 18 @ 0x60000 │ │ │ │ ldrbmi r4, [r9], sp, ror #7 │ │ │ │ strls r9, [r7], #-772 @ 0xfffffcfc │ │ │ │ - beq 0x1149b8 │ │ │ │ + beq 0x1149f0 │ │ │ │ movweq lr, #31306 @ 0x7a4a │ │ │ │ - beq 0x1549bc │ │ │ │ - b 0x137edb4 │ │ │ │ + beq 0x1549f4 │ │ │ │ + b 0x137edec │ │ │ │ movwls r0, #13068 @ 0x330c │ │ │ │ strcc lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ - blge 0x20d4530 │ │ │ │ + blge 0x20d4568 │ │ │ │ svclt 0x0008458b │ │ │ │ smlabble r3, r2, r5, r4 │ │ │ │ ldrbtcc lr, [r8], #-2254 @ 0xfffff732 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46594650 │ │ │ │ - blls 0x20e968 │ │ │ │ + blls 0x20e9a0 │ │ │ │ stcls 6, cr4, [r7], {203} @ 0xcb │ │ │ │ ldmdbhi r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c34422 │ │ │ │ @ instruction: 0xf1a30420 │ │ │ │ - blx 0xada264 │ │ │ │ - blx 0x3565f4 │ │ │ │ - blx 0xb571fc │ │ │ │ + blx 0xada29c │ │ │ │ + blx 0x35662c │ │ │ │ + blx 0xb57234 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0xb2adf8 │ │ │ │ + blx 0xb2ae30 │ │ │ │ ldrmi pc, [r0], -r3, lsl #6 │ │ │ │ - blne 0x1581fc │ │ │ │ - b 0x111ca24 │ │ │ │ - beq 0x7b2610 │ │ │ │ + blne 0x158234 │ │ │ │ + b 0x111ca5c │ │ │ │ + beq 0x7b2648 │ │ │ │ ldrbmi r1, [ip, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xe74bdbf6 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf4284 │ │ │ │ + blcs 0xf42bc │ │ │ │ @ instruction: 0x4631d171 │ │ │ │ @ instruction: 0xf7614638 │ │ │ │ - andcs pc, r0, r5, lsl #27 │ │ │ │ - tstpvs r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r9, ror #26 │ │ │ │ + msrvs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr fp │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf932f161 │ │ │ │ movweq pc, #20907 @ 0x51ab @ │ │ │ │ svclt 0x009c2b02 │ │ │ │ ldmdbne r2, {r1, r5, r7, r9, sl, lr} │ │ │ │ addhi pc, r6, r0, lsl #4 │ │ │ │ - blhi 0x158274 │ │ │ │ + blhi 0x1582ac │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ tstcs r9, #323584 @ 0x4f000 │ │ │ │ stmdavs r9, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46994592 │ │ │ │ - b 0x14cea30 │ │ │ │ + b 0x14cea68 │ │ │ │ @ instruction: 0xf04f03cb │ │ │ │ @ instruction: 0xf1c331ff │ │ │ │ @ instruction: 0xf00a0540 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ - blx 0x91aef8 │ │ │ │ - bl 0xfeb96a90 │ │ │ │ - blx 0x11ca80 │ │ │ │ + blx 0x91af30 │ │ │ │ + bl 0xfeb96ac8 │ │ │ │ + blx 0x11cab8 │ │ │ │ sbceq pc, r0, r4, lsl #8 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ rscmi r4, r9, r2, lsr #6 │ │ │ │ @ instruction: 0xf1a0431a │ │ │ │ @ instruction: 0xf1c00420 │ │ │ │ - blx 0x11b718 │ │ │ │ + blx 0x11b750 │ │ │ │ @ instruction: 0xf1a0f300 │ │ │ │ - blx 0x2da720 │ │ │ │ - blx 0x1972b4 │ │ │ │ + blx 0x2da758 │ │ │ │ + blx 0x1972ec │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ @ instruction: 0xf600fa09 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ - blx 0xaeaf50 │ │ │ │ + blx 0xaeaf88 │ │ │ │ msrmi CPSR_fxc, #1073741824 @ 0x40000000 │ │ │ │ movwmi r4, #57474 @ 0xe082 │ │ │ │ @ instruction: 0xf700fa08 │ │ │ │ - ldrsbeq lr, [pc, #-138] @ 0xda23e │ │ │ │ + ldrsbeq lr, [pc, #-138] @ 0xda276 │ │ │ │ bicsmi r4, fp, #1207959555 @ 0x48000003 │ │ │ │ @ instruction: 0x0c00ea02 │ │ │ │ streq lr, [r7], #-2636 @ 0xfffff5b4 │ │ │ │ @ instruction: 0x0c01ea03 │ │ │ │ streq lr, [r6, #-2636] @ 0xfffff5b4 │ │ │ │ ldmdbhi pc!, {r1, r3, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084589 │ │ │ │ smlabble r3, r0, r5, r4 │ │ │ │ ldrbmi lr, [ip, #-2250]! @ 0xfffff736 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1cde7e8 │ │ │ │ - vpmax.s8 d31, d30, d25 │ │ │ │ + vpmax.s8 d31, d30, d29 │ │ │ │ vsubw.s8 q10, q0, d28 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r6, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x007ff57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ movwlt r7, #14363 @ 0x381b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - ldc2 1, cr15, [sl], {191} @ 0xbf │ │ │ │ + ldc2 1, cr15, [lr], {191} @ 0xbf │ │ │ │ mrc2 0, 4, pc, cr2, cr3, {3} │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ stmib sp, {r3, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d21, d6, d0 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ strb pc, [r2, -pc, ror #22]! @ │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ - blmi 0x2da818 │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ + blmi 0x2da850 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1614201 │ │ │ │ @ instruction: 0x4632f899 │ │ │ │ vmax.s8 d20, d6, d25 │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ smlsld pc, lr, fp, fp @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, ip, asr #8 │ │ │ │ + eorseq sp, r3, r4, ror #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ stcls 6, cr4, [r8], {7} │ │ │ │ ldrdhi pc, [r4], -sp @ │ │ │ │ stmdbeq r4!, {r8, r9, ip, pc} │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ - blx 0xfe1183ac │ │ │ │ + blx 0xfe1183e4 │ │ │ │ svclt 0x004806e3 │ │ │ │ @ instruction: 0x4602ba33 │ │ │ │ - blt 0xc8a0dc │ │ │ │ + blt 0xc8a114 │ │ │ │ svclt 0x00484641 │ │ │ │ @ instruction: 0x4638461d │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff9501 │ │ │ │ - bmi 0x319d14 │ │ │ │ + bmi 0x319d4c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206839,46 +206853,46 @@ │ │ │ │ vhadd.s8 d27, d20, d11 │ │ │ │ vmlsl.s8 , d0, d8 │ │ │ │ @ instruction: 0x46910a95 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ vcgt.s8 d25, d13, d5 │ │ │ │ - vqdmlal.s q8, d0, d1[5] │ │ │ │ + vrsra.s64 d16, d13, #64 │ │ │ │ movwls r0, #33570 @ 0x8322 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ movwls r8, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xff04f081 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbls r3, {r1, r7, r9, fp, sp, lr} │ │ │ │ - b 0x974858 │ │ │ │ + b 0x974890 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [fp, #-1872] @ 0xfffff8b0 │ │ │ │ svclt 0x004d0769 │ │ │ │ tsteq r2, r5, lsr #20 │ │ │ │ tstls r4, r1, lsl #2 │ │ │ │ svclt 0x00429804 │ │ │ │ smlalbteq pc, r0, r1, r3 @ │ │ │ │ andls r4, r4, r8, lsl #6 │ │ │ │ svclt 0x0008429e │ │ │ │ svclt 0x000c45b8 │ │ │ │ - bleq 0x1565b8 │ │ │ │ - bleq 0x1165bc │ │ │ │ + bleq 0x1565f0 │ │ │ │ + bleq 0x1165f4 │ │ │ │ adcshi pc, r5, r0 │ │ │ │ andsle r4, r8, r9, lsr #11 │ │ │ │ stmdale r3, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0029a05 │ │ │ │ svclt 0x00280201 │ │ │ │ - bllt 0xd62c98 │ │ │ │ + bllt 0xd62cd0 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ - bllt 0xff03a814 │ │ │ │ + bllt 0xff03a84c │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0813c08 │ │ │ │ stmdbls r8, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf07c4620 │ │ │ │ ldrmi pc, [r8, #3253]! @ 0xcb5 │ │ │ │ @ instruction: 0x1c7ed96b │ │ │ │ strbmi lr, [sl, #-1976] @ 0xfffff848 │ │ │ │ @@ -206887,18 +206901,18 @@ │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #516 @ 0x204 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ cmnvs r3, r6, lsr #2 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xfe8166ea │ │ │ │ + blx 0xfe816722 │ │ │ │ eorscs lr, r8, r5, ror #15 │ │ │ │ @ instruction: 0xf1529306 │ │ │ │ - blls 0x299a44 │ │ │ │ + blls 0x299a7c │ │ │ │ ldrbmi r6, [r1], -r6, lsl #3 │ │ │ │ @ instruction: 0xf8c03b01 │ │ │ │ andvs fp, r3, #36 @ 0x24 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ andcc r9, r8, r0, lsr r0 │ │ │ │ @ instruction: 0xf0816143 │ │ │ │ ldrmi pc, [r8, #2953]! @ 0xb89 │ │ │ │ @@ -206906,32 +206920,32 @@ │ │ │ │ strb r6, [lr, r5, lsr #5] │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf0819206 │ │ │ │ cdpne 12, 7, cr15, cr3, cr3, {4} │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ andslt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf08161a3 │ │ │ │ - bls 0x29930c │ │ │ │ + bls 0x299344 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ stccs 0, cr8, [r0, #-672] @ 0xfffffd60 │ │ │ │ ldrhtcs sp, [r8], -fp │ │ │ │ stc2 1, cr15, [ip, #-328]! @ 0xfffffeb8 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ stmib r0, {r0, r2, r8, r9, sp, lr}^ │ │ │ │ andcc r3, r8, r7, lsl #14 │ │ │ │ - blx 0x1916762 │ │ │ │ + blx 0x191679a │ │ │ │ ldrbmi lr, [r1], -r9, lsr #15 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a43206 │ │ │ │ movwls r0, #37640 @ 0x9308 │ │ │ │ mrrc2 0, 8, pc, sl, cr1 @ │ │ │ │ - bls 0x2c118c │ │ │ │ + bls 0x2c11c4 │ │ │ │ ldmdale r5, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ ldmib sp, {r2, r4, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf07c1008 │ │ │ │ ldrb pc, [r1, -fp, asr #24] @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdals r4, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @@ -206941,40 +206955,40 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x46201e73 │ │ │ │ andslt pc, ip, r4, asr #17 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r6, r6, #-1073741784 @ 0xc0000028 │ │ │ │ - blx 0xd167c2 │ │ │ │ + blx 0xd167fa │ │ │ │ ldrmi r9, [r8, #2566]! @ 0xa06 │ │ │ │ svcge 0x0034f63f │ │ │ │ sbchi pc, r1, r0, asr #1 │ │ │ │ rscle r2, r0, r0, lsl #26 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #3299 @ 0xce3 @ │ │ │ │ vrhadd.s8 d22, d20, d6 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ stmib r0, {r0, r2, r4, r7, r8}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ addvs r3, r5, #8 │ │ │ │ - blx 0x7167f2 │ │ │ │ + blx 0x71682a │ │ │ │ cmplt sp, pc, asr #15 │ │ │ │ adcvs r9, r5, #4, 16 @ 0x40000 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ stccc 1, cr0, [r8], {149} @ 0x95 │ │ │ │ stc2 0, cr15, [r6], {129} @ 0x81 │ │ │ │ vmax.s8 d20, d13, d16 │ │ │ │ - vmla.f d16, d0, d1[5] │ │ │ │ + vsra.s64 d16, d13, #64 │ │ │ │ @ instruction: 0xf07c0122 │ │ │ │ @ instruction: 0xe7b2fbfb │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1b880a8 │ │ │ │ strdle r3, [r1, #-255] @ 0xffffff01 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #3247 @ 0xcaf @ │ │ │ │ @@ -206984,21 +206998,21 @@ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ @ instruction: 0xf0819028 │ │ │ │ ldr pc, [sl, r3, ror #21] │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ andls r0, r3, #1073741861 @ 0x40000025 │ │ │ │ - blx 0xff89686e │ │ │ │ + blx 0xff8968a6 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0x46200195 │ │ │ │ @ instruction: 0x61236162 │ │ │ │ - blx 0xff496884 │ │ │ │ + blx 0xff4968bc │ │ │ │ addle r2, r4, r0, lsl #26 │ │ │ │ stccs 7, cr14, [r0, #-648] @ 0xfffffd78 │ │ │ │ eorscs sp, r8, ip, asr #2 │ │ │ │ @ instruction: 0xf1529203 │ │ │ │ strmi pc, [r3], -r3, lsl #25 │ │ │ │ vpmax.s8 d25, d4, d3 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @@ -207040,15 +207054,15 @@ │ │ │ │ ldc2 1, cr15, [r6], #-328 @ 0xfffffeb8 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0813008 │ │ │ │ - bls 0x1d90f4 │ │ │ │ + bls 0x1d912c │ │ │ │ mlascs r8, pc, r7, lr @ │ │ │ │ @ instruction: 0xf1529203 │ │ │ │ strmi pc, [r3], -r3, lsr #24 │ │ │ │ vpmax.s8 d25, d4, d3 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ movwvs r0, #8597 @ 0x2195 │ │ │ │ @ instruction: 0xf1086207 │ │ │ │ @@ -207061,15 +207075,15 @@ │ │ │ │ cdpne 7, 7, cr14, cr2, cr6, {1} │ │ │ │ andls r4, r1, r3, lsl #12 │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf0819200 │ │ │ │ @ instruction: 0x4605fd59 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bvs 0xfe1c64c4 │ │ │ │ + bvs 0xfe1c64fc │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ vmax.f32 q13, q2, q3 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf0810195 │ │ │ │ @ instruction: 0xf1b8fb3b │ │ │ │ strdle r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf1084623 │ │ │ │ @@ -207079,37 +207093,37 @@ │ │ │ │ @ instruction: 0xf0819200 │ │ │ │ @ instruction: 0x4604fd3d │ │ │ │ movwcs fp, #2520 @ 0x9d8 │ │ │ │ andshi pc, r8, r5, asr #17 │ │ │ │ strtmi r6, [r8], -fp, ror #3 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x8169e8 │ │ │ │ + blx 0x816a20 │ │ │ │ @ instruction: 0xf108e6d3 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0x46200195 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf0816123 │ │ │ │ vstrcs s30, [r0, #-60] @ 0xffffffc4 │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - bvs 0xfe9d4390 │ │ │ │ + bvs 0xfe9d43c8 │ │ │ │ @ instruction: 0xd1e04599 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x296a1e │ │ │ │ + blx 0x296a56 │ │ │ │ streq pc, [r8], -r4, lsr #3 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ stmib r5, {r4, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d18, d13, d6 │ │ │ │ - vmla.f d16, d0, d1[5] │ │ │ │ + vsra.s64 d16, d13, #64 │ │ │ │ @ instruction: 0xf07c0122 │ │ │ │ @ instruction: 0xe7d0faf5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31a3c │ │ │ │ + bl 0xfec31a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9d6f087 │ │ │ │ @ instruction: 0xf8d4b1a0 │ │ │ │ @ instruction: 0xf5043088 │ │ │ │ @ instruction: 0xf64f5200 │ │ │ │ @@ -207117,30 +207131,30 @@ │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ andne pc, sl, #10616832 @ 0xa20000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbcc pc, [ip], #-1613 @ 0xfffff9b3 @ │ │ │ │ + ldrbtcc pc, [r4], #-1613 @ 0xfffff9b3 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f246 │ │ │ │ + bicsvc pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1609400 │ │ │ │ svclt 0x0000fe05 │ │ │ │ - eorseq sp, r3, ip, asr r4 │ │ │ │ + eorseq sp, r3, r4, ror r4 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [sl], {112} @ 0x70 │ │ │ │ stmiapl r3!, {r1, r9, sl, lr}^ │ │ │ │ - blcs 0x146e34 │ │ │ │ + blcs 0x146e6c │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ andle r2, r0, r2 │ │ │ │ andsvs r4, r3, r8, lsl #12 │ │ │ │ - blmi 0x218a2c │ │ │ │ + blmi 0x218a64 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi r6, [r8], -r3, lsl #16 │ │ │ │ ldrb r3, [r4, r2, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -207181,39 +207195,39 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ movwcs fp, #32902 @ 0x8086 │ │ │ │ - rscvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rscsvc pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ andls r3, r5, #1044480 @ 0xff000 │ │ │ │ - subvs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + rsbvs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r9, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vsubl.s8 q8, d0, d12 │ │ │ │ + vsubl.s8 q8, d0, d20 │ │ │ │ andls r0, r0, #-536870910 @ 0xe0000002 │ │ │ │ - sbcsvc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + rscvc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blcc 0xd6af4 │ │ │ │ - stc2 1, cr15, [r4, #816] @ 0x330 │ │ │ │ + blcc 0xd6b2c │ │ │ │ + stc2 1, cr15, [r8, #816] @ 0x330 │ │ │ │ cdp2 0, 0, cr15, cr8, cr12, {0} │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blge 0x115104 │ │ │ │ + blge 0x11513c │ │ │ │ ldc2 0, cr15, [r8], #-516 @ 0xfffffdfc │ │ │ │ - vcge.s8 d27, d22, d0 │ │ │ │ - vmul.i d23, d16, d0[7] │ │ │ │ + @ instruction: 0xf646b390 │ │ │ │ + vmlal.s8 q8, d0, d4 │ │ │ │ strmi r0, [r4], -lr, lsr #16 │ │ │ │ strbmi r6, [r2], -r1, lsr #21 │ │ │ │ @ instruction: 0xf01169a5 │ │ │ │ stmdbvs r3!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e2d │ │ │ │ @ instruction: 0xf0110e72 │ │ │ │ @@ -207224,25 +207238,25 @@ │ │ │ │ streq lr, [r3], -r5, lsr #23 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c2d │ │ │ │ tstcs r1, r8, ror ip │ │ │ │ @ instruction: 0x0c03e9cd │ │ │ │ @ instruction: 0x6e01e9cd │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - stc2l 1, cr15, [lr, #-816] @ 0xfffffcd0 │ │ │ │ + ldc2l 1, cr15, [r2, #-816] @ 0xfffffcd0 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf081ab00 │ │ │ │ strmi pc, [r4], -r7, lsr #24 │ │ │ │ bicsle r2, r1, r0, lsl #16 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00c4df0 │ │ │ │ svclt 0x0000bddb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c50 │ │ │ │ + bl 0xfec31c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf0810095 │ │ │ │ @@ -207259,140 +207273,140 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2 0, cr15, [r8, #48] @ 0x30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ strtmi r4, [fp], -r0, lsl #10 │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xff316cba │ │ │ │ + blx 0xff316cf2 │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ stc2 0, cr15, [r0, #48]! @ 0x30 │ │ │ │ andlt r6, r3, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbd30 │ │ │ │ bfi pc, r5, (invalid: 27:26) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31cdc │ │ │ │ + bl 0xfec31d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r9, #268435464 @ 0x10000008 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stc2 0, cr15, [r8, #48]! @ 0x30 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xfe916d0a │ │ │ │ + blx 0xfe916d42 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andlt r0, r3, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x71b8f246 │ │ │ │ + bicsvc pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r6, asr #12 │ │ │ │ + andseq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1972265 │ │ │ │ - svclt 0x0000fee7 │ │ │ │ - eorseq sp, r3, ip, ror #8 │ │ │ │ + svclt 0x0000feeb │ │ │ │ + eorseq sp, r3, r4, lsl #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed855 │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ ldmdale r1!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ - bcs 0xec3c8 │ │ │ │ + bcs 0xec400 │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r0], lr, asr #2 │ │ │ │ - bcc 0xd6f9c │ │ │ │ + bcc 0xd6fd4 │ │ │ │ @ instruction: 0xf1c64444 │ │ │ │ - b 0x1dcb88 │ │ │ │ + b 0x1dcbc0 │ │ │ │ @ instruction: 0xf00c0408 │ │ │ │ adcmi pc, r5, #5696 @ 0x1640 │ │ │ │ vcgt.s8 d29, d4, d24 │ │ │ │ vabdl.s8 , d0, d8 │ │ │ │ mul sl, r5, r7 │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ andsle r0, sp, #0, 6 │ │ │ │ - b 0x1ebc7c │ │ │ │ + b 0x1ebcb4 │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ - blne 0xbcf814 │ │ │ │ + blne 0xbcf84c │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0811900 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xdabe8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xdac20 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q11, q8 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ - blmi 0x65acc8 │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ + blmi 0x65ad00 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ - mrc2 1, 3, pc, cr6, cr7, {4} │ │ │ │ - @ instruction: 0x71b8f246 │ │ │ │ + mrc2 1, 3, pc, cr10, cr7, {4} │ │ │ │ + bicsvc pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subeq pc, r4, r6, asr #12 │ │ │ │ + subseq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ @ instruction: 0xf1972272 │ │ │ │ - vceq.f32 , q3, │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vceq.f32 , q3, │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ - blmi 0x31acfc │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x31ad34 │ │ │ │ rsbscs pc, r1, #64, 4 │ │ │ │ - mrc2 1, 2, pc, cr12, cr7, {4} │ │ │ │ - @ instruction: 0x71b8f246 │ │ │ │ + mcr2 1, 3, pc, cr0, cr7, {4} @ │ │ │ │ + bicsvc pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eoreq pc, r0, r6, asr #12 │ │ │ │ + eorseq pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf197721c │ │ │ │ - svclt 0x0000fe4f │ │ │ │ - eorseq sp, r3, r4, lsl #9 │ │ │ │ + svclt 0x0000fe53 │ │ │ │ + mlaseq r3, ip, r4, sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - stc2l 1, cr15, [lr, #800]! @ 0x320 │ │ │ │ + ldc2l 1, cr15, [r2, #800]! @ 0x320 │ │ │ │ @ instruction: 0xf00c4680 │ │ │ │ @ instruction: 0xf5b8fcdb │ │ │ │ svclt 0x00c35f80 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0xdada0 @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0xdadd8 @ │ │ │ │ vqadd.u32 d20, d15, d12 │ │ │ │ @ instruction: 0xf04f040b │ │ │ │ svclt 0x00d40700 │ │ │ │ - ldrbvc pc, [pc, #1540]! @ 0xdb2ac @ │ │ │ │ + ldrbvc pc, [pc, #1540]! @ 0xdb2e4 @ │ │ │ │ vmla.i8 d17, d4, d29 │ │ │ │ vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0x46220095 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0815700 │ │ │ │ smlalbtlt pc, r0, r3, sl @ │ │ │ │ movwcs lr, #27088 @ 0x69d0 │ │ │ │ @@ -207403,143 +207417,143 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #9769 @ 0x2629 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfe118cf2 │ │ │ │ + blx 0xfe118d2a │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #6 │ │ │ │ - bcc 0xe1ea8 │ │ │ │ + bcc 0xe1ee0 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdavs r8, {r0, r3, r8, r9, fp, ip} │ │ │ │ andlt r4, r2, r0, lsr #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdblt lr, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdblt r2!, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ and sp, ip, r2, lsl #24 │ │ │ │ tstmi lr, #536576 @ 0x83000 │ │ │ │ strtmi r3, [r2], -r8, lsl #16 │ │ │ │ movwcs r3, #8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - blx 0xfeb16f38 │ │ │ │ + blx 0xfeb16f70 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vabd.s8 q15, q11, │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ - blmi 0x15ae04 │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + blmi 0x15ae3c │ │ │ │ eorvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 1, cr15, [r8, #604] @ 0x25c │ │ │ │ - mlaseq r3, ip, r4, sp │ │ │ │ + ldc2l 1, cr15, [ip, #604] @ 0x25c │ │ │ │ + ldrhteq sp, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ strmi r2, [r9], r0, lsl #10 │ │ │ │ stc2 0, cr15, [lr], #-48 @ 0xffffffd0 │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1896f8c │ │ │ │ + blx 0x1896fc4 │ │ │ │ suble r2, r1, r0, lsl #16 │ │ │ │ ldrbteq r6, [r1], r6, lsl #21 │ │ │ │ @ instruction: 0xf016d53e │ │ │ │ cmnle r8, r2, lsl #14 │ │ │ │ - stc2l 1, cr15, [r2, #-800]! @ 0xfffffce0 │ │ │ │ + stc2l 1, cr15, [r6, #-800]! @ 0xfffffce0 │ │ │ │ @ instruction: 0xf5b04683 │ │ │ │ - stclle 15, cr5, [pc, #-512]! @ 0xdaba4 │ │ │ │ + stclle 15, cr5, [pc, #-512]! @ 0xdabdc │ │ │ │ vhsub.s8 q10, , │ │ │ │ @ instruction: 0xf6cf0a01 │ │ │ │ strdmi r7, [r3], -pc @ │ │ │ │ stmdavc r8, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - beq 0x1d5c64 │ │ │ │ - ldrbvc pc, [pc, #1539]! @ 0xdb3c3 @ │ │ │ │ + beq 0x1d5c9c │ │ │ │ + ldrbvc pc, [pc, #1539]! @ 0xdb3fb @ │ │ │ │ movwls r4, #9788 @ 0x263c │ │ │ │ and r9, fp, r3 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1518dc6 │ │ │ │ + blx 0x1518dfe │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - bl 0x36ba58 │ │ │ │ + bl 0x36ba90 │ │ │ │ ldrmi r0, [fp, #773] @ 0x305 │ │ │ │ stmdble r4!, {r2, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrbtvc pc, [pc], r5, lsr #13 @ │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf0819301 │ │ │ │ stmdacs r0, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - bvs 0xfe1cf198 │ │ │ │ + bvs 0xfe1cf1d0 │ │ │ │ @ instruction: 0x06da431f │ │ │ │ movwcs sp, #1508 @ 0x5e4 │ │ │ │ strtmi r2, [r9], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0474630 │ │ │ │ @ instruction: 0xf7ff0702 │ │ │ │ @ instruction: 0xe7dbfaf3 │ │ │ │ - blx 0xffe16e46 │ │ │ │ + blx 0xffe16e7e │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vaba.s8 q8, q2, │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ svclt 0x00440395 │ │ │ │ streq pc, [r5, -r7, lsr #32] │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ andeq pc, r7, #7 │ │ │ │ - blls 0x174ea8 │ │ │ │ + blls 0x174ee0 │ │ │ │ ldrmi r4, [r8], -r3, lsl #8 │ │ │ │ - @ instruction: 0xf882f1c9 │ │ │ │ - blx 0xff616e86 │ │ │ │ + @ instruction: 0xf886f1c9 │ │ │ │ + blx 0xff616ebe │ │ │ │ andlt r1, r5, r0, ror #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00c8ff0 │ │ │ │ andcs pc, r1, r7, asr #23 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r4, r2, #34603008 @ 0x2100000 │ │ │ │ - b 0x126c738 │ │ │ │ + b 0x126c770 │ │ │ │ vabd.u32 d16, d15, d2 │ │ │ │ tstls r2, fp, lsl #2 │ │ │ │ @ instruction: 0xf601460c │ │ │ │ @ instruction: 0x462071ff │ │ │ │ - blx 0xfeb98e9c │ │ │ │ + blx 0xfeb98ed4 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xffa18e9c │ │ │ │ + blx 0xffa18ed4 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ ldr r4, [sp, r4, lsl #12]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec320b8 │ │ │ │ + bl 0xfec320f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r2, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf19b4629 │ │ │ │ - strtmi pc, [r0], -pc, lsl #22 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr0, {3} │ │ │ │ + @ instruction: 0x4620fb13 │ │ │ │ + cdp2 7, 14, cr15, cr2, cr0, {3} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r5, r5, asr #28 │ │ │ │ adcmi r4, r8, #218103808 @ 0xd000000 │ │ │ │ andcs fp, r0, r8, lsl #31 │ │ │ │ @@ -207557,26 +207571,26 @@ │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xf980f081 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, r4, #402653184 @ 0x18000000 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ @ instruction: 0xf8dcd33a │ │ │ │ - b 0xa6301c │ │ │ │ + b 0xa63054 │ │ │ │ @ instruction: 0xf0330302 │ │ │ │ teqle r3, r2, lsl #2 │ │ │ │ @ instruction: 0x06d3b193 │ │ │ │ @ instruction: 0x4620d530 │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ - blne 0xbc7cf4 │ │ │ │ + blne 0xbc7d2c │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andcs sp, r1, r5, lsr #4 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ andls sp, r3, r7, asr #3 │ │ │ │ - blx 0xf96fba │ │ │ │ + blx 0xf96ff2 │ │ │ │ strb r9, [r2, r3, lsl #16] │ │ │ │ movwmi lr, #35292 @ 0x89dc │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ rscsle r0, r0, #0, 6 │ │ │ │ strb r3, [ip, r1, lsl #8] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf00cd1ec │ │ │ │ @@ -207593,15 +207607,15 @@ │ │ │ │ ldrb r2, [r5, r0] │ │ │ │ ldrb r4, [r6, r0, asr #12] │ │ │ │ str fp, [sp, r1, lsl #2] │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec321ec │ │ │ │ + bl 0xfec32224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, asr #31 │ │ │ │ addlt r4, r9, r5, lsr fp │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf00c0300 │ │ │ │ @@ -207609,62 +207623,62 @@ │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andscs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff1a20 │ │ │ │ ldmiblt r0!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ - blx 0xffb1705c │ │ │ │ + blx 0xffb17094 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbdf0 │ │ │ │ @ instruction: 0xf64efad5 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - @ instruction: 0xf1ccfe63 │ │ │ │ - vpadd.i8 , q15, │ │ │ │ + @ instruction: 0xf1ccfe47 │ │ │ │ + vpadd.i8 , q15, │ │ │ │ vbic.i32 d20, #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1be1104 │ │ │ │ - @ instruction: 0xf072fd65 │ │ │ │ - blls 0x21b01c │ │ │ │ - bls 0x16c8b0 │ │ │ │ + @ instruction: 0xf072fd69 │ │ │ │ + blls 0x21b054 │ │ │ │ + bls 0x16c8e8 │ │ │ │ @ instruction: 0xf6469700 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vshr.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ @ instruction: 0xe7d0fcbb │ │ │ │ @ instruction: 0xf6464639 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ @ instruction: 0xe7c8fcb3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbeq sp, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ - beq 0x117224 │ │ │ │ + beq 0x11725c │ │ │ │ strmi r4, [fp], pc, asr #22 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ ldrmi sl, [r1], -r0 │ │ │ │ @ instruction: 0x462a4658 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7fe9b18 │ │ │ │ @@ -207674,40 +207688,40 @@ │ │ │ │ stmib sp, {r3, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7feaa0a │ │ │ │ strdcc pc, [r3], -r7 │ │ │ │ stmdacs r7, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldm pc, {r0, r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrtvc pc, [r2], #-0 @ │ │ │ │ strbvs r4, [sp, #-628] @ 0xfffffd8c │ │ │ │ - bls 0x6dc2e8 │ │ │ │ + bls 0x6dc320 │ │ │ │ ldrbmi sl, [r9], -r4, lsl #16 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ @ instruction: 0x6704e9dd │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xee1d493a │ │ │ │ @ instruction: 0xf04f3f70 │ │ │ │ @ instruction: 0xf8410c00 │ │ │ │ strbteq ip, [fp], r3 │ │ │ │ - blt 0x550568 │ │ │ │ - blt 0xd89964 │ │ │ │ + blt 0x5505a0 │ │ │ │ + blt 0xd8999c │ │ │ │ @ instruction: 0x460eba38 │ │ │ │ - blmi 0xd6c9dc │ │ │ │ + blmi 0xd6ca14 │ │ │ │ strvs lr, [r0, -r4, asr #19] │ │ │ │ andeq lr, r2, #196, 18 @ 0x310000 │ │ │ │ - blls 0x4351d4 │ │ │ │ + blls 0x43520c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ - blls 0x1da2d8 │ │ │ │ + blls 0x1da310 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andeq pc, r8, r3, lsl #2 │ │ │ │ mcrr2 7, 15, pc, sl, cr14 @ │ │ │ │ strmi r4, [r9], r0, lsl #13 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ cdpge 7, 0, cr14, cr8, cr10, {6} │ │ │ │ ldmdavs r8, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ @@ -207720,36 +207734,36 @@ │ │ │ │ addslt r8, r2, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xc006f8b3 │ │ │ │ strmi lr, [r0], -r1, asr #20 │ │ │ │ strmi lr, [ip, -r2, asr #20] │ │ │ │ addlt r8, r9, #409600 @ 0x64000 │ │ │ │ addlt r8, r0, #88, 18 @ 0x160000 │ │ │ │ addslt r8, r2, #2523136 @ 0x268000 │ │ │ │ - b 0x113d954 │ │ │ │ - b 0x116d1ec │ │ │ │ + b 0x113d98c │ │ │ │ + b 0x116d224 │ │ │ │ ldrb r4, [r9, r3, lsl #18] │ │ │ │ ldmdavs sl, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ ldmvs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ldm r3, {r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwcc r6, #34687 @ 0x877f │ │ │ │ ldmdbhi pc!, {r0, r1, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - tstpvs r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf93cf160 │ │ │ │ - blx 0x61795a │ │ │ │ + blx 0x717992 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, ip, lsr #9 │ │ │ │ + eorseq sp, r3, r4, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3243c │ │ │ │ + bl 0xfec32474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ stmdami r3!, {r0, r9, sl, lr} │ │ │ │ streq pc, [r7], #-3 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andls r6, r5, r0, lsl #16 │ │ │ │ @@ -207757,38 +207771,38 @@ │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ rsceq pc, r4, r1, asr #29 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ ldmib sp, {r2, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1c45302 │ │ │ │ @ instruction: 0xf1c40240 │ │ │ │ rscmi r0, r0, r0, lsr #24 │ │ │ │ - blx 0x22b4c8 │ │ │ │ - b 0x11da2b0 │ │ │ │ + blx 0x22b500 │ │ │ │ + b 0x11da2e8 │ │ │ │ @ instruction: 0xf1c4030c │ │ │ │ - blx 0x21e308 │ │ │ │ - blx 0x157a94 │ │ │ │ - b 0x111a2c0 │ │ │ │ + blx 0x21e340 │ │ │ │ + blx 0x157acc │ │ │ │ + b 0x111a2f8 │ │ │ │ @ instruction: 0xf1a4000c │ │ │ │ - blx 0xa1e318 │ │ │ │ - b 0x11da2cc │ │ │ │ + blx 0xa1e350 │ │ │ │ + b 0x11da304 │ │ │ │ @ instruction: 0xf1a4030c │ │ │ │ - blx 0x91e324 │ │ │ │ - blx 0x9582b8 │ │ │ │ - b 0x11da2dc │ │ │ │ - b 0x10db6c0 │ │ │ │ + blx 0x91e35c │ │ │ │ + blx 0x9582f0 │ │ │ │ + b 0x11da314 │ │ │ │ + b 0x10db6f8 │ │ │ │ tstmi r0, #12 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - svclt 0x0000fabd │ │ │ │ + svclt 0x0000fac1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbeq r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r0], r0, lsl #4 │ │ │ │ @@ -207796,15 +207810,15 @@ │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ @ instruction: 0x4604fad9 │ │ │ │ tstle r7, r2, asr #14 │ │ │ │ @ instruction: 0x677fe8d0 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0xdcb01c │ │ │ │ + blt 0xdcb054 │ │ │ │ @ instruction: 0x4616ba3a │ │ │ │ @ instruction: 0x4630461f │ │ │ │ andlt r4, r3, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -207817,88 +207831,88 @@ │ │ │ │ ldmdaeq r4, {r0, r1, r2, r4, r8, sl, fp, ip} │ │ │ │ stmdavs r2!, {r0, r1} │ │ │ │ ldrmi r6, [r6], -r3, ror #16 │ │ │ │ bfc r4, #12, #10 │ │ │ │ addslt r8, r2, #2228224 @ 0x220000 │ │ │ │ addlt r8, r9, #6356992 @ 0x610000 │ │ │ │ addslt r8, fp, #10682368 @ 0xa30000 │ │ │ │ - b 0x117d6ec │ │ │ │ - b 0x11acb74 │ │ │ │ + b 0x117d724 │ │ │ │ + b 0x11acbac │ │ │ │ strb r4, [r9, r0, lsl #14] │ │ │ │ stmdavs r7!, {r1, r2, r5, fp, sp, lr}^ │ │ │ │ strtmi lr, [r0], -r6, asr #15 │ │ │ │ - blx 0x179937a │ │ │ │ + blx 0x17993b2 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andcs lr, r0, r0, asr #15 │ │ │ │ - tstpvs r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf880f160 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r7, asr #30 │ │ │ │ str r4, [sp, pc, lsl #12]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strmi pc, [r4], -sp, ror #20 │ │ │ │ stmdaeq r3, {r4, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r1, r4, r8, ip, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s19 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x10b110 │ │ │ │ + blt 0x10b148 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcc sp, r1, r0, lsl ip │ │ │ │ - b 0x14d20c8 │ │ │ │ + b 0x14d2100 │ │ │ │ @ instruction: 0xf02408c8 │ │ │ │ stmdavs r3!, {r0, r1, sl} │ │ │ │ @ instruction: 0xf1c86860 │ │ │ │ - blx 0x99bc28 │ │ │ │ + blx 0x99bc60 │ │ │ │ @ instruction: 0xf002f308 │ │ │ │ addsmi r0, r0, pc, lsl r2 │ │ │ │ bfi r4, r8, #6, #16 │ │ │ │ tstle fp, r2, lsl #16 │ │ │ │ strle r0, [r5, #-1890] @ 0xfffff89e │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xe7cbfef7 │ │ │ │ movweq pc, #28708 @ 0x7024 @ │ │ │ │ @ instruction: 0x677fe8d3 │ │ │ │ andeq pc, r7, r4 │ │ │ │ @ instruction: 0xf1c000c0 │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ - blx 0xa5c0e0 │ │ │ │ - blx 0x2d7464 │ │ │ │ - blx 0xad7c70 │ │ │ │ + blx 0xa5c118 │ │ │ │ + blx 0x2d749c │ │ │ │ + blx 0xad7ca8 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b74318 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ - blmi 0x1db934 │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ + blmi 0x1db96c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16012db │ │ │ │ svclt 0x0000f80b │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, r8, asr #9 │ │ │ │ + eorseq sp, r3, r0, ror #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #152, 12 @ 0x9800000 │ │ │ │ @@ -207906,181 +207920,181 @@ │ │ │ │ bicmi pc, r2, #4177920 @ 0x3fc000 │ │ │ │ @ instruction: 0xf0124604 │ │ │ │ andsle r0, r4, r1, lsl #12 │ │ │ │ addlt r8, r0, #0, 16 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x110b1e0 │ │ │ │ + blt 0x110b218 │ │ │ │ andlt fp, r2, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460181f0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0x4194e8 │ │ │ │ + blx 0x419520 │ │ │ │ stmdacs r1, {r3, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf004d11c │ │ │ │ - blcs 0x11c108 │ │ │ │ + blcs 0x11c140 │ │ │ │ @ instruction: 0xf004d02c │ │ │ │ - blcs 0x29c140 │ │ │ │ + blcs 0x29c178 │ │ │ │ @ instruction: 0xf024d021 │ │ │ │ ldm r3, {r0, r1, r2, r8, r9}^ │ │ │ │ @ instruction: 0xf004677f │ │ │ │ sbceq r0, r0, r7 │ │ │ │ eoreq pc, r0, #192, 2 @ 0x30 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf000fa26 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ strb fp, [r7, r0, lsl #5] │ │ │ │ - tstpvs r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ @ instruction: 0x463072d7 │ │ │ │ @ instruction: 0xf15f9600 │ │ │ │ stmdahi r0!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4622e7ba │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ ldr fp, [r3, r0, lsl #5]! │ │ │ │ stceq 8, cr15, [r1], {84} @ 0x54 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7ae │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, ip, ror #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cacdb0 │ │ │ │ + b 0x1cacde8 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ @ instruction: 0xf89d4249 │ │ │ │ addsmi r7, r1, #36 @ 0x24 │ │ │ │ ldrmi sp, [lr], -lr, asr #6 │ │ │ │ stmdale r0, {r1, r8, r9, fp, sp}^ │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r2, {r0, r8, sp} │ │ │ │ - movwmi pc, #33357 @ 0x824d @ │ │ │ │ + msrmi CPSR_, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d34620 │ │ │ │ @ instruction: 0xf7ff8104 │ │ │ │ - b 0x719ecc │ │ │ │ + b 0x719f04 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ biceq pc, r0, r0, asr #7 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ svccs 0x0000b2c9 │ │ │ │ - blls 0x38f6c0 │ │ │ │ + blls 0x38f6f8 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ andsvs r6, ip, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {sp} │ │ │ │ - blls 0x36c674 │ │ │ │ + blls 0x36c6ac │ │ │ │ andlt r6, r2, ip, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ - @ instruction: 0x71b8f246 │ │ │ │ + bicsvc pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ @ instruction: 0xff36f15f │ │ │ │ - ldrbeq pc, [ip], #1606 @ 0x646 @ │ │ │ │ + ldrbteq pc, [r4], #1606 @ 0x646 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f246 │ │ │ │ + bicsvc pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ andcs r7, r0, r0, asr r2 │ │ │ │ @ instruction: 0xf15f9400 │ │ │ │ @ instruction: 0xf5a5ff27 │ │ │ │ strmi r5, [fp], -r8 │ │ │ │ stcls 6, cr4, [fp], {33} @ 0x21 │ │ │ │ ldmdacc r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00e9400 │ │ │ │ svclt 0x0000ff1d │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ - eorseq sp, r3, r0, ror #9 │ │ │ │ + eorseq sp, r3, ip, lsl #10 │ │ │ │ + ldrshteq sp, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1caceb0 │ │ │ │ + b 0x1cacee8 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ addsmi r4, r1, #-1879048188 @ 0x90000004 │ │ │ │ @ instruction: 0x461dd33e │ │ │ │ stmdale sl, {r1, r8, r9, fp, sp}^ │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r4, {r0, r8, r9, sp} │ │ │ │ - movwmi pc, #33357 @ 0x824d @ │ │ │ │ + msrmi CPSR_, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrmi r4, [r6], -r0, lsr #12 │ │ │ │ ldrdhi pc, [r4, -r3] │ │ │ │ @ instruction: 0xf9c2f7ff │ │ │ │ svceq 0x0000ea18 │ │ │ │ vaddw.u8 , q0, d14 │ │ │ │ @ instruction: 0xf08c0cc0 │ │ │ │ - blx 0x189e6d8 │ │ │ │ + blx 0x189e710 │ │ │ │ @ instruction: 0xf5a7f38c │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ strtmi r9, [sl], -r9, lsl #24 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ cdp2 0, 13, cr15, cr10, cr14, {0} │ │ │ │ @ instruction: 0xb12e4630 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - sbcseq pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rscseq pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x71b8f246 │ │ │ │ + bicsvc pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d7 │ │ │ │ @ instruction: 0xf15f324b │ │ │ │ @ instruction: 0x2000feb9 │ │ │ │ - @ instruction: 0x71b8f246 │ │ │ │ + bicsvc pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ mcr2 1, 5, pc, cr14, cr15, {2} @ │ │ │ │ - eorseq sp, r3, r8, lsl r5 │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r0, lsr r5 │ │ │ │ + eorseq sp, r3, ip, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32950 │ │ │ │ + bl 0xfec32988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blcs 0xf57d4 │ │ │ │ + blcs 0xf580c │ │ │ │ addsmi fp, r9, #24, 30 @ 0x60 │ │ │ │ strmi sp, [r8], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7ff4616 │ │ │ │ strbeq pc, [r3, -r9, ror #18] @ │ │ │ │ vraddhn.i16 d29, q0, │ │ │ │ @ instruction: 0xf08303c0 │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ @@ -208101,62 +208115,62 @@ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, lr, lsl #12 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - b 0x1c9d7dc │ │ │ │ + b 0x1c9d814 │ │ │ │ @ instruction: 0xf00b3616 │ │ │ │ vpmin.f32 d31, d15, d31 │ │ │ │ stmdami pc!, {r0, r1, r3, r8, sl} @ │ │ │ │ strcc lr, [r6], -pc, ror #20 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc2 0, cr15, [r6, #-512]! @ 0xfffffe00 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vmul.f d16, d0, d1[5] │ │ │ │ + @ instruction: 0xf2c0099d │ │ │ │ @ instruction: 0xf0800922 │ │ │ │ @ instruction: 0x4607fd39 │ │ │ │ andcs r6, r0, r3, lsr #18 │ │ │ │ @ instruction: 0x1e05e9d4 │ │ │ │ stmibvs r2!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf171469c │ │ │ │ tstle pc, #0, 20 │ │ │ │ - bl 0x1eece04 │ │ │ │ + bl 0x1eece3c │ │ │ │ eorle r0, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x463345b6 │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uhasxmi fp, r3, r8 │ │ │ │ mrrcne 1, 0, r2, sl, cr0 │ │ │ │ - bl 0xfe96c8c8 │ │ │ │ - bleq 0x55c07c │ │ │ │ + bl 0xfe96c900 │ │ │ │ + bleq 0x55c0b4 │ │ │ │ @ instruction: 0xf1ba01d2 │ │ │ │ - strtmi lr, [sl], -r2, asr #27 │ │ │ │ + strtmi lr, [sl], -r6, asr #27 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #16 │ │ │ │ ldc2 0, cr15, [r0, #-512] @ 0xfffffe00 │ │ │ │ ldrb r4, [r5, r7, lsl #12] │ │ │ │ strtmi r1, [ip], fp, ror #21 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ - b 0x119e4e0 │ │ │ │ + b 0x119e518 │ │ │ │ bicseq r5, r8, r1, lsl #6 │ │ │ │ ldrdlt lr, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdbmi r4, {r5, r9, sl, lr} │ │ │ │ - blx 0xff297a98 │ │ │ │ + blx 0xff297ad0 │ │ │ │ @ instruction: 0xf1a44649 │ │ │ │ @ instruction: 0xf07b0008 │ │ │ │ @ instruction: 0xe7d6fabd │ │ │ │ addseq r4, r5, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -208172,15 +208186,15 @@ │ │ │ │ vcgt.s8 d9, d0, d5 │ │ │ │ @ instruction: 0xf00280c8 │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460580b5 │ │ │ │ ldrcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ cdp2 0, 10, cr15, cr6, cr11, {0} │ │ │ │ - bleq 0x317954 │ │ │ │ + bleq 0x31798c │ │ │ │ streq pc, [fp, #-879] @ 0xfffffc91 │ │ │ │ strcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ @ instruction: 0xf027d01e │ │ │ │ ldreq r0, [fp, r0, asr #22]! │ │ │ │ strbeq pc, [r0], -r7 @ │ │ │ │ @ instruction: 0xf04bbf48 │ │ │ │ @ instruction: 0xf46f0b10 │ │ │ │ @@ -208198,54 +208212,54 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ strvc pc, [r8, -r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ vrecps.f32 d31, d13, d19 │ │ │ │ - vqdmlal.s q8, d0, d1[5] │ │ │ │ + vrsra.s64 d16, d13, #64 │ │ │ │ movwls r0, #13090 @ 0x3322 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0804900 │ │ │ │ strmi pc, [r2], r9, ror #24 │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ @ instruction: 0xf1a04639 │ │ │ │ vmlal.u8 q8, d2, d8 │ │ │ │ tstmi r6, #128, 4 │ │ │ │ - blx 0x1417b8c │ │ │ │ + blx 0x1417bc4 │ │ │ │ ldrdeq lr, [r4, -sl] │ │ │ │ @ instruction: 0x2018f8da │ │ │ │ @ instruction: 0xf17142a8 │ │ │ │ movwle r0, #24832 @ 0x6100 │ │ │ │ teqle sl, #148, 4 @ 0x40000009 │ │ │ │ strbmi r9, [r0], -r3, lsl #18 │ │ │ │ - blx 0xf97b94 │ │ │ │ + blx 0xf97bcc │ │ │ │ mcrne 7, 3, lr, cr9, cr12, {6} │ │ │ │ @ instruction: 0xf8ca4650 │ │ │ │ @ instruction: 0x46391018 │ │ │ │ andsls pc, ip, sl, asr #17 │ │ │ │ @ instruction: 0xf0809204 │ │ │ │ - bls 0x219e7c │ │ │ │ + bls 0x219eb4 │ │ │ │ sbcle r4, pc, #148, 4 @ 0x40000009 │ │ │ │ @ instruction: 0xf8da2038 │ │ │ │ andls r7, r3, #40 @ 0x28 │ │ │ │ - blx 0xffa17f14 │ │ │ │ - bls 0x1ad1e0 │ │ │ │ + blx 0xffa17f4c │ │ │ │ + bls 0x1ad218 │ │ │ │ vhsub.s8 d22, d4, d2 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ movwvs r0, #29077 @ 0x7195 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf8c01c62 │ │ │ │ andcc r9, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf080619a │ │ │ │ @ instruction: 0xf1bbf915 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - blcs 0x102610 │ │ │ │ + blcs 0x102648 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6348 │ │ │ │ @ instruction: 0xe78733ff │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4ff0 │ │ │ │ stclne 12, cr11, [r2], #-908 @ 0xfffffc74 │ │ │ │ @@ -208254,48 +208268,48 @@ │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ @ instruction: 0xf8f6f080 │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0077f43f │ │ │ │ vaba.s8 q15, q11, q7 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ - blmi 0x49bb04 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + blmi 0x49bb3c │ │ │ │ rscsne pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff58f196 │ │ │ │ - @ instruction: 0x71b8f246 │ │ │ │ + @ instruction: 0xff5cf196 │ │ │ │ + bicsvc pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorne pc, r8, r6, asr #12 │ │ │ │ + subne pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf19672fc │ │ │ │ - vmax.f32 , q3, │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmax.f32 , q3, │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x15bb38 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ + blmi 0x15bb70 │ │ │ │ rscsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff3ef196 │ │ │ │ - eorseq sp, r3, r8, lsr #10 │ │ │ │ + @ instruction: 0xff42f196 │ │ │ │ + eorseq sp, r3, r0, asr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r0, lsl #13 │ │ │ │ - ldrbvs pc, [pc, #-1064]! @ 0xdb67c @ │ │ │ │ + ldrbvs pc, [pc, #-1064]! @ 0xdb6b4 @ │ │ │ │ @ instruction: 0xf0252600 │ │ │ │ - b 0x149cee8 │ │ │ │ + b 0x149cf20 │ │ │ │ ldmdami sp, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ - blx 0xff217cbe │ │ │ │ + blx 0xff217cf6 │ │ │ │ @ instruction: 0x460404bf │ │ │ │ - blne 0xffc48084 │ │ │ │ + blne 0xffc480bc │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ subsne lr, r5, r0, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -208303,18 +208317,18 @@ │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ strtmi r5, [sl], -r0, lsl #8 │ │ │ │ @ instruction: 0xf080480d │ │ │ │ strmi pc, [r4], -r9, lsr #23 │ │ │ │ @ instruction: 0xf00bb110 │ │ │ │ strb pc, [r2, r1, lsl #27]! @ │ │ │ │ eorseq pc, r0, r2, asr #4 │ │ │ │ - blx 0x1b98048 │ │ │ │ - b 0x1cad318 │ │ │ │ + blx 0x1b98080 │ │ │ │ + b 0x1cad350 │ │ │ │ stmdbmi r6, {r3, r4, r7, lr} │ │ │ │ - b 0x1cb44a8 │ │ │ │ + b 0x1cb44e0 │ │ │ │ stmib r4, {r7, lr}^ │ │ │ │ strcc r7, [r8], #-1542 @ 0xfffff9fa │ │ │ │ strtmi r6, [r0], -r0, lsr #3 │ │ │ │ @ instruction: 0xf87ef080 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ addseq r4, r5, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -208341,41 +208355,41 @@ │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7fc4421 │ │ │ │ @ instruction: 0xf8dbfc2b │ │ │ │ mrscs r3, (UNDEF: 0) │ │ │ │ strtmi r4, [fp], #-1570 @ 0xfffff9de │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ strbmi r3, [r1], -r0, lsl #2 │ │ │ │ - cdp2 1, 13, cr15, cr12, cr2, {6} │ │ │ │ + cdp2 1, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xd12c42a0 │ │ │ │ strtmi r4, [r5], #-1184 @ 0xfffffb60 │ │ │ │ subsle r1, r2, r6, lsr fp │ │ │ │ ldrbmi r9, [r0], -r4, lsl #22 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ - blne 0x1fe47b4 │ │ │ │ + blne 0x1fe47ec │ │ │ │ @ instruction: 0xf504463a │ │ │ │ stmib sp, {r7, sl, ip, lr}^ │ │ │ │ adcsmi r7, r4, #0, 6 │ │ │ │ ldrtmi fp, [r4], -r8, lsr #30 │ │ │ │ - blx 0x1097dca │ │ │ │ - bvs 0xfe1c88ec │ │ │ │ + blx 0x1097e02 │ │ │ │ + bvs 0xfe1c8924 │ │ │ │ ldrle r0, [ip, #-1817]! @ 0xfffff8e7 │ │ │ │ - bcs 0x1023e0 │ │ │ │ + bcs 0x102418 │ │ │ │ ldrbeq sp, [fp, ip, asr #3] │ │ │ │ @ instruction: 0xf1b9d451 │ │ │ │ strdle r3, [r5], #-255 @ 0xffffff01 @ │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ strtmi r9, [fp], #-257 @ 0xfffffeff │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf1c29300 │ │ │ │ - adcmi pc, r0, #2576 @ 0xa10 │ │ │ │ + adcmi pc, r0, #2640 @ 0xa50 │ │ │ │ @ instruction: 0xf04fd0d2 │ │ │ │ @ instruction: 0x464836ff │ │ │ │ - blx 0xffe18316 │ │ │ │ + blx 0xfff1834e │ │ │ │ ldc2l 0, cr15, [sl], #44 @ 0x2c │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ @@ -208397,88 +208411,88 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8db8ff0 │ │ │ │ strtmi r0, [r2], -r0 │ │ │ │ strtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ - b 0xfe11994c │ │ │ │ + b 0x1a19984 │ │ │ │ @ instruction: 0xf8dbe790 │ │ │ │ strtmi r1, [r2], -r0 │ │ │ │ strtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ - b 0x1f1995c │ │ │ │ + b 0x1819994 │ │ │ │ smlabbcs r1, r8, r7, lr │ │ │ │ - subsne pc, r8, r6, asr #12 │ │ │ │ + rsbsne pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x16983b4 │ │ │ │ + blx 0x17983ec │ │ │ │ @ instruction: 0xf1b04681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf04faf6b │ │ │ │ @ instruction: 0xe7ab36ff │ │ │ │ @ instruction: 0xf6469903 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1c6002e │ │ │ │ - strmi pc, [r1], r7, asr #20 │ │ │ │ + strmi pc, [r1], fp, asr #20 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ ldrb sp, [r0, lr, lsl #3]! │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ mrrcpl 8, 1, r6, r0, cr2 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219e58 │ │ │ │ + blmi 0x219e90 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bpl 0x14f5d50 │ │ │ │ + bpl 0x14f5d88 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219e84 │ │ │ │ + blmi 0x219ebc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdapl r0, {r1, r4, fp, sp, lr}^ │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219eb0 │ │ │ │ + blmi 0x219ee8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [fp], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bl 0x175da8 │ │ │ │ + bl 0x175de0 │ │ │ │ ldmdapl r0, {r0, sl, fp}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219ee4 │ │ │ │ + blmi 0x219f1c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec32f88 │ │ │ │ + bl 0xfec32fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149edbc │ │ │ │ + b 0x149edf4 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ stcmi 1, cr13, [ip], {17} │ │ │ │ svccs 0x0070ee1d │ │ │ │ subsvc pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @@ -208489,71 +208503,71 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ andcs r5, r2, #8 │ │ │ │ @ instruction: 0xf00e3810 │ │ │ │ svclt 0x0000fb89 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32fec │ │ │ │ + bl 0xfec33024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2l 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ - bmi 0x33de08 │ │ │ │ + bmi 0x33de40 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004405e3 │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33038 │ │ │ │ + bl 0xfec33070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - bmi 0x2f5e54 │ │ │ │ + bmi 0x2f5e8c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004805e3 │ │ │ │ andlt fp, r3, r0, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33080 │ │ │ │ + bl 0xfec330b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ stc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ stmdavs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bmi 0x2f6004 │ │ │ │ + bmi 0x2f603c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strbeq r5, [r3, #213]! @ 0xd5 │ │ │ │ - blt 0x1cbbb4 │ │ │ │ + blt 0x1cbbec │ │ │ │ ldrmi fp, [r9], -r8, lsl #20 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec330cc │ │ │ │ + bl 0xfec33104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208563,35 +208577,35 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33114 │ │ │ │ + bl 0xfec3314c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ @ instruction: 0x2100fab3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - blt 0xe19f48 │ │ │ │ + blt 0xe19f80 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33164 │ │ │ │ + bl 0xfec3319c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208601,15 +208615,15 @@ │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec331ac │ │ │ │ + bl 0xfec331e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ andlt pc, r0, #421888 @ 0x67000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -208617,82 +208631,82 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec331ec │ │ │ │ + bl 0xfec33224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ movwls r9, #2823 @ 0xb07 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a18c │ │ │ │ - blls 0x1b6084 │ │ │ │ + blmi 0x35a1c4 │ │ │ │ + blls 0x1b60bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 1, cr15, [sl], {203} @ 0xcb │ │ │ │ + stc2 1, cr15, [lr], {203} @ 0xcb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33248 │ │ │ │ + bl 0xfec33280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a130 │ │ │ │ - blls 0x1b60e0 │ │ │ │ + blmi 0x35a168 │ │ │ │ + blls 0x1b6118 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff8187c6 │ │ │ │ + blx 0xff9187fe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec332a4 │ │ │ │ + bl 0xfec332dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r1], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ - blls 0x21b0a0 │ │ │ │ - bmi 0x2b80d4 │ │ │ │ + blls 0x21b0d8 │ │ │ │ + bmi 0x2b810c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ @ instruction: 0xc004f8bd │ │ │ │ - blls 0x16d93c │ │ │ │ + blls 0x16d974 │ │ │ │ strls r3, [r1], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ @ instruction: 0xf7fd4b04 │ │ │ │ svclt 0x0000bd03 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ @@ -208705,55 +208719,55 @@ │ │ │ │ @ instruction: 0xf5a04502 │ │ │ │ movwls r5, #8200 @ 0x2008 │ │ │ │ @ instruction: 0x46223810 │ │ │ │ strtmi r9, [fp], -r5, lsl #24 │ │ │ │ ldclt 4, cr9, [r0], #-12 │ │ │ │ stmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3334c │ │ │ │ + bl 0xfec33384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ - blge 0x2edba8 │ │ │ │ + blge 0x2edbe0 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ tstls r2, sl, lsl #4 │ │ │ │ muleq r3, r3, r8 │ │ │ │ stm sp, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf5ae0003 │ │ │ │ andls r5, r3, #8 │ │ │ │ ldmdacc r0, {r0, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fdcb0c │ │ │ │ mullt r5, fp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a302 │ │ │ │ + blx 0x21a33a │ │ │ │ @ instruction: 0x4605b530 │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ - blgt 0x4c6db8 │ │ │ │ + blgt 0x4c6df0 │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ movwls r9, #43788 @ 0xab0c │ │ │ │ @ instruction: 0xf8cdab04 │ │ │ │ ldmdb r3, {r2, r3, r5, sp, lr, pc} │ │ │ │ - blge 0x2dc1b8 │ │ │ │ + blge 0x2dc1f0 │ │ │ │ andeq lr, r3, r3, lsl #17 │ │ │ │ andpl pc, r8, r5, lsr #11 │ │ │ │ ldmdacc r0, {r0, r5, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bd75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec333d0 │ │ │ │ + bl 0xfec33408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0x1a1a1de │ │ │ │ - bmi 0x27a1ec │ │ │ │ + blx 0x1a1a216 │ │ │ │ + bmi 0x27a224 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @@ -208763,15 +208777,15 @@ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b8cb │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b859 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33434 │ │ │ │ + bl 0xfec3346c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @@ -208783,26 +208797,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r9, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cbbd30 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ + svclt 0x0000faeb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33490 │ │ │ │ + bl 0xfec334c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ - blx 0x19a2a2 │ │ │ │ - bmi 0x2b82c0 │ │ │ │ + blx 0x19a2da │ │ │ │ + bmi 0x2b82f8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -208835,59 +208849,59 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33554 │ │ │ │ + bl 0xfec3358c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe99a360 │ │ │ │ - bmi 0x27a370 │ │ │ │ + blx 0xfe99a398 │ │ │ │ + bmi 0x27a3a8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33594 │ │ │ │ + bl 0xfec335cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe19a3a0 │ │ │ │ - bmi 0x2ba3b0 │ │ │ │ + blx 0xfe19a3d8 │ │ │ │ + bmi 0x2ba3e8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl fp, r4, r0, asr #4 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec335d8 │ │ │ │ + bl 0xfec33610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33604 │ │ │ │ + bl 0xfec3363c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf83cf7ff │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208899,26 +208913,26 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bfbd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addsvc pc, r8, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33654 │ │ │ │ + bl 0xfec3368c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33680 │ │ │ │ + bl 0xfec336b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208930,58 +208944,58 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf7f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ eorseq pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf0b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec336d0 │ │ │ │ + bl 0xfec33708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ @ instruction: 0xf9e2f7fd │ │ │ │ - bmi 0x2b8500 │ │ │ │ + bmi 0x2b8538 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrvc pc, r8, #1124073472 @ 0x43000000 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xffe9a514 │ │ │ │ + blt 0xffe9a54c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrsvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc9b │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ vst2.8 {d19-d20}, [r4 :64], r0 │ │ │ │ strls r7, [r1], #-1176 @ 0xfffffb68 │ │ │ │ - blmi 0x21a6b8 │ │ │ │ + blmi 0x21a6f0 │ │ │ │ svclt 0x001ef7fd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xff79a54c │ │ │ │ + blt 0xff79a584 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc7f │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ @ instruction: 0xf0443810 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - blmi 0x21a6f0 │ │ │ │ + blmi 0x21a728 │ │ │ │ svclt 0x0002f7fd │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ subsvc pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ @@ -208993,32 +209007,32 @@ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ subsvc pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ sublt r5, r0, #226 @ 0xe2 │ │ │ │ - blmi 0x21a740 │ │ │ │ + blmi 0x21a778 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec337e0 │ │ │ │ + bl 0xfec33818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ tstpcs r0, sp, asr #30 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33810 │ │ │ │ + bl 0xfec33848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ andlt pc, r0, #53, 30 @ 0xd4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209030,26 +209044,26 @@ │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r4, r9, sl, lr} │ │ │ │ addsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ mcrlt 7, 2, pc, cr2, cr14, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33860 │ │ │ │ + bl 0xfec33898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xff0ef7fe │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3388c │ │ │ │ + bl 0xfec338c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ mrc2 7, 7, pc, cr8, cr14, {7} │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209071,46 +209085,46 @@ │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ movwcs r5, #1226 @ 0x4ca │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a87a │ │ │ │ + blx 0x21a8b2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33910 │ │ │ │ + bl 0xfec33948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ orrvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf9f0f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33948 │ │ │ │ + bl 0xfec33980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ orrsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33980 │ │ │ │ + bl 0xfec339b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r0, ror #31 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [pc], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209125,42 +209139,42 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec339dc │ │ │ │ + bl 0xfec33a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ ldmdacc r0, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, fp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a14 │ │ │ │ + bl 0xfec33a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ strls r2, [r0], #-800 @ 0xfffffce0 │ │ │ │ - blx 0x81a822 │ │ │ │ + blx 0x81a85a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33a48 │ │ │ │ + bl 0xfec33a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [lr], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209195,27 +209209,27 @@ │ │ │ │ stcpl 0, cr5, [r8], {229} @ 0xe5 │ │ │ │ sublt r5, r0, #229 @ 0xe5 │ │ │ │ tstcs r0, r0, lsr ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33af4 │ │ │ │ + bl 0xfec33b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ smlabtcs r0, r3, sp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33b24 │ │ │ │ + bl 0xfec33b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ andlt pc, r0, #10944 @ 0x2ac0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209227,26 +209241,26 @@ │ │ │ │ ldmdacc r0, {r4, r7, r9, ip, sp, lr} │ │ │ │ stclt 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldmdacc r0, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ ldclt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33b74 │ │ │ │ + bl 0xfec33bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33ba0 │ │ │ │ + bl 0xfec33bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209270,93 +209284,93 @@ │ │ │ │ sbcpl r5, r4, sl, asr #10 │ │ │ │ andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33c20 │ │ │ │ + bl 0xfec33c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ addslt r7, r2, #136, 6 @ 0x20000002 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf868f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33c58 │ │ │ │ + bl 0xfec33c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ ldmdacc r0, {r4, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33c90 │ │ │ │ + bl 0xfec33cc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46940495 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strcs fp, [r0, -r3, lsl #1] │ │ │ │ stmdbne sl, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x51a74c0c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf58cfa9c │ │ │ │ ldmdacc r0, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r9, [r9], -r0, lsl #6 │ │ │ │ strls r2, [r1, #-787] @ 0xfffffced │ │ │ │ - blx 0xff61aabc │ │ │ │ + blx 0xff61aaf4 │ │ │ │ andlt r5, r3, r7, lsr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33cec │ │ │ │ + bl 0xfec33d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstcs r0, #0, 8 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33d24 │ │ │ │ + bl 0xfec33d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopcs {0} @ │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf994f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33d58 │ │ │ │ + bl 0xfec33d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ mcrmi 4, 0, r0, cr14, cr5, {4} │ │ │ │ addlt r4, r3, r7, lsl r6 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xee1d190a │ │ │ │ @@ -209369,26 +209383,26 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33dac │ │ │ │ + bl 0xfec33de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blls 0x1e0b94 │ │ │ │ - b 0x14ae3fc │ │ │ │ + blls 0x1e0bcc │ │ │ │ + b 0x14ae434 │ │ │ │ @ instruction: 0x46731c13 │ │ │ │ rsceq pc, r0, #28 │ │ │ │ - bcs 0xff910bf8 │ │ │ │ - b 0x14cc818 │ │ │ │ + bcs 0xff910c30 │ │ │ │ + b 0x14cc850 │ │ │ │ @ instruction: 0xf00c1c52 │ │ │ │ andcs r0, r1, #1792 @ 0x700 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xdcc08 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xdcc40 │ │ │ │ svceq 0x0001ea1c │ │ │ │ vrhadd.s8 d29, d4, d19 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ ldcmi 2, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf8446812 │ │ │ │ strmi r3, [sl], #-12 │ │ │ │ @@ -209405,90 +209419,90 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ stc2l 0, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33e3c │ │ │ │ + bl 0xfec33e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x26ac90 │ │ │ │ + bls 0x26acc8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff24f7fc │ │ │ │ - bls 0x24386c │ │ │ │ + bls 0x2438a4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x154b5d0 │ │ │ │ + blt 0x154b608 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, sl, #380 @ 0x17c │ │ │ │ stmia r0, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc1f5c │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14eca44 │ │ │ │ + blt 0x14eca7c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33eac │ │ │ │ + bl 0xfec33ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910cf4 │ │ │ │ + bcs 0xff910d2c │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1654d8 │ │ │ │ + blx 0x165510 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd123 │ │ │ │ @ instruction: 0xd1230501 │ │ │ │ mrc 12, 0, r4, cr13, cr3, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ mlspl r3, r5, r2, r0 │ │ │ │ ldrmi r6, [ip], #2067 @ 0x813 │ │ │ │ - bls 0x24390c │ │ │ │ + bls 0x243944 │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldm ip, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r0, r8, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ tstcs r0, r5, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4661bd38 │ │ │ │ - blx 0xff998d62 │ │ │ │ + blx 0xff998d9a │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - svclt 0x0000fffd │ │ │ │ + svclt 0x0000ffe1 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33f40 │ │ │ │ + bl 0xfec33f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x26ad94 │ │ │ │ + bls 0x26adcc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr2, cr12, {7} @ │ │ │ │ - bls 0x243970 │ │ │ │ + bls 0x2439a8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x58b5d4 │ │ │ │ + blt 0x58b60c │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0xd103459c │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209497,25 +209511,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33fac │ │ │ │ + bl 0xfec33fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910df4 │ │ │ │ + bcs 0xff910e2c │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1655d8 │ │ │ │ + blx 0x165610 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd122 │ │ │ │ @ instruction: 0xd1220503 │ │ │ │ mrc 12, 0, r4, cr13, cr2, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @@ -209530,41 +209544,41 @@ │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -r3, ror #22 │ │ │ │ - @ instruction: 0xff7ef75e │ │ │ │ + @ instruction: 0xff62f75e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc9a0e │ │ │ │ - blx 0xfe75c6e0 │ │ │ │ - blx 0xfe71a08c │ │ │ │ - blt 0xf9a48c │ │ │ │ + blx 0xfe75c718 │ │ │ │ + blx 0xfe71a0c4 │ │ │ │ + blt 0xf9a4c4 │ │ │ │ vshll.u32 , d19, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x300bf8 │ │ │ │ + bmi 0x300c30 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xee5294 │ │ │ │ - blt 0xd311dc │ │ │ │ + blt 0xee52cc │ │ │ │ + blt 0xd31214 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -209576,15 +209590,15 @@ │ │ │ │ ldmdacc r0, {r0, r1, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0140924 │ │ │ │ andle r0, fp, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0040954 │ │ │ │ andcs r0, r1, #117440512 @ 0x7000000 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ - b 0x5ebeec │ │ │ │ + b 0x5ebf24 │ │ │ │ @ instruction: 0xd1270f0c │ │ │ │ streq pc, [r7, #-28] @ 0xffffffe4 │ │ │ │ ldcmi 1, cr13, [r5], {39} @ 0x27 │ │ │ │ svcne 0x0070ee1d │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r3, {r0, r1, r5, r6, ip, lr} │ │ │ │ @@ -209600,136 +209614,136 @@ │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ @ instruction: 0x46194610 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ @ instruction: 0x4619fad7 │ │ │ │ - mrc2 7, 7, pc, cr2, cr14, {2} │ │ │ │ + mrc2 7, 6, pc, cr6, cr14, {2} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - blmi 0xd09194 │ │ │ │ + blmi 0xd091cc │ │ │ │ strpl pc, [r8, -r1, lsr #11] │ │ │ │ svccc 0x0010460e │ │ │ │ andls r4, r5, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8cd4639 │ │ │ │ stmdage r6, {sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ - blls 0x85db80 │ │ │ │ + blls 0x85dbb8 │ │ │ │ @ instruction: 0xf8a6f7fe │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blt 0x297704 │ │ │ │ + blt 0x29773c │ │ │ │ svclt 0x00084543 │ │ │ │ ldmib sp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ svclt 0x000c1216 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00084552 │ │ │ │ @ instruction: 0xf0034559 │ │ │ │ svclt 0x00180301 │ │ │ │ - bllt 0x1a5bb0 │ │ │ │ + bllt 0x1a5be8 │ │ │ │ @ instruction: 0x46309b1e │ │ │ │ andscs r9, r0, #81920 @ 0x14000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r9, #1281 @ 0x501 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - blmi 0x69bd14 │ │ │ │ - blt 0x1176dc │ │ │ │ + blmi 0x69bd4c │ │ │ │ + blt 0x117714 │ │ │ │ stmdals r2, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x3b703c │ │ │ │ + blls 0x3b7074 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x880fb4 │ │ │ │ + blls 0x880fec │ │ │ │ movwls sl, #11782 @ 0x2e06 │ │ │ │ strls sl, [r3, #-2842] @ 0xfffff4e6 │ │ │ │ - blgt 0x4c8420 │ │ │ │ + blgt 0x4c8458 │ │ │ │ andeq lr, pc, r6, lsl #17 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #18 │ │ │ │ movwcs lr, #2518 @ 0x9d6 │ │ │ │ mcr2 7, 2, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1cae7d5 │ │ │ │ - svclt 0x0000fc19 │ │ │ │ + svclt 0x0000fc1d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3422c │ │ │ │ + bl 0xfec34264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b080 │ │ │ │ + bls 0x22b0b8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0dd4 │ │ │ │ + bmi 0x2c0e0c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b1fa │ │ │ │ + blx 0x21b232 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34290 │ │ │ │ + bl 0xfec342c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b0e4 │ │ │ │ + bls 0x22b11c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c0e38 │ │ │ │ + bmi 0x2c0e70 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b25e │ │ │ │ + blx 0x21b296 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec342f4 │ │ │ │ + bl 0xfec3432c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b148 │ │ │ │ + bls 0x22b180 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8], {252} @ 0xfc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r1, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c0e98 │ │ │ │ + bmi 0x2c0ed0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -209742,115 +209756,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fc97 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd0fd │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd135 │ │ │ │ streq lr, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ streq lr, [ip, #-2881] @ 0xfffff4bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec343bc │ │ │ │ + bl 0xfec343f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b210 │ │ │ │ + bls 0x22b248 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0f64 │ │ │ │ + bmi 0x2c0f9c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b38a │ │ │ │ + blx 0x21b3c2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34420 │ │ │ │ + bl 0xfec34458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b274 │ │ │ │ + bls 0x22b2ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c0fb0 │ │ │ │ + blt 0x17c0fe8 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, lsl #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b3f2 │ │ │ │ + blx 0x21b42a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34488 │ │ │ │ + bl 0xfec344c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b2dc │ │ │ │ + bls 0x22b314 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b296 │ │ │ │ + blx 0x9b2ce │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1030 │ │ │ │ + bmi 0x2c1068 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b456 │ │ │ │ + blx 0x21b48e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec344ec │ │ │ │ + bl 0xfec34524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b340 │ │ │ │ + bls 0x22b378 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b2fa │ │ │ │ + blx 0xff41b332 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c107c │ │ │ │ + blt 0x7c10b4 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #12, 20 @ 0xc000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209859,22 +209873,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34554 │ │ │ │ + bl 0xfec3458c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b3a8 │ │ │ │ + bls 0x22b3e0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b362 │ │ │ │ + blx 0xfe71b39a │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #0, 20 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -209883,26 +209897,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec345b4 │ │ │ │ + bl 0xfec345ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x3953d0 │ │ │ │ - blx 0x1a9b3c6 │ │ │ │ - blt 0x9cbc80 │ │ │ │ + bls 0x395408 │ │ │ │ + blx 0x1a9b3fe │ │ │ │ + blt 0x9cbcb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcb10 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcb48 │ │ │ │ streq lr, [r2], -r4, lsl #20 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209921,115 +209935,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fb31 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd3c9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd401 │ │ │ │ streq lr, [fp], #-2560 @ 0xfffff600 │ │ │ │ streq lr, [ip, #-2561] @ 0xfffff5ff │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34688 │ │ │ │ + bl 0xfec346c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b4dc │ │ │ │ + bls 0x22b514 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b494 │ │ │ │ + blx 0x9b4cc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c1230 │ │ │ │ + bmi 0x2c1268 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b656 │ │ │ │ + blx 0x21b68e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec346ec │ │ │ │ + bl 0xfec34724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b540 │ │ │ │ + bls 0x22b578 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b4f8 │ │ │ │ + blx 0xff41b530 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c127c │ │ │ │ + blt 0x17c12b4 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, asr #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b6be │ │ │ │ + blx 0x21b6f6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34754 │ │ │ │ + bl 0xfec3478c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b5a8 │ │ │ │ + bls 0x22b5e0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b560 │ │ │ │ + blx 0xfe71b598 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c12fc │ │ │ │ + bmi 0x2c1334 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b722 │ │ │ │ + blx 0x21b75a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec347b8 │ │ │ │ + bl 0xfec347f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b60c │ │ │ │ + bls 0x22b644 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a9b5c4 │ │ │ │ + blx 0x1a9b5fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1348 │ │ │ │ + blt 0x7c1380 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #76, 20 @ 0x4c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210038,22 +210052,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34820 │ │ │ │ + bl 0xfec34858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b674 │ │ │ │ + bls 0x22b6ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9b62c │ │ │ │ + blx 0xd9b664 │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -210062,26 +210076,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34880 │ │ │ │ + bl 0xfec348b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x39569c │ │ │ │ - blx 0x11b690 │ │ │ │ - blt 0x9cbf4c │ │ │ │ + bls 0x3956d4 │ │ │ │ + blx 0x11b6c8 │ │ │ │ + blt 0x9cbf84 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcddc │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdce14 │ │ │ │ streq lr, [r2], -r4, asr #20 │ │ │ │ streq lr, [r3, -r5, asr #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210100,115 +210114,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -fp, asr #19 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd695 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd6cd │ │ │ │ streq lr, [fp], #-2624 @ 0xfffff5c0 │ │ │ │ streq lr, [ip, #-2625] @ 0xfffff5bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34954 │ │ │ │ + bl 0xfec3498c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b7a8 │ │ │ │ + bls 0x22b7e0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf998f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c14fc │ │ │ │ + bmi 0x2c1534 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b922 │ │ │ │ + blx 0x21b95a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec349b8 │ │ │ │ + bl 0xfec349f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b80c │ │ │ │ + bls 0x22b844 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf966f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1548 │ │ │ │ + blt 0x17c1580 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ smlabbeq r3, r2, sl, lr │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b98a │ │ │ │ + blx 0x21b9c2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a20 │ │ │ │ + bl 0xfec34a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b874 │ │ │ │ + bls 0x22b8ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf932f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c15c8 │ │ │ │ + bmi 0x2c1600 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b9ee │ │ │ │ + blx 0x21ba26 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a84 │ │ │ │ + bl 0xfec34abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b8d8 │ │ │ │ + bls 0x22b910 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf900f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1614 │ │ │ │ + blt 0x7c164c │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #140, 20 @ 0x8c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210217,20 +210231,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34aec │ │ │ │ + bl 0xfec34b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b940 │ │ │ │ + bls 0x22b978 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8ccf7fc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #128, 20 @ 0x80000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ @@ -210241,26 +210255,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34b4c │ │ │ │ + bl 0xfec34b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x395968 │ │ │ │ + bls 0x3959a0 │ │ │ │ @ instruction: 0xf89af7fc │ │ │ │ - blt 0x9cc218 │ │ │ │ + blt 0x9cc250 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdd0a8 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdd0e0 │ │ │ │ streq lr, [r2], -r4, lsl #21 │ │ │ │ streq lr, [r3, -r5, lsl #21] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210279,97 +210293,97 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -r5, ror #16 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd961 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd999 │ │ │ │ streq lr, [fp], #-2688 @ 0xfffff580 │ │ │ │ streq lr, [ip, #-2689] @ 0xfffff57f │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34c20 │ │ │ │ + bl 0xfec34c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22ba74 │ │ │ │ + bls 0x22baac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fc │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a3a8 │ │ │ │ + blls 0x20a3e0 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292220 │ │ │ │ + bmi 0x292258 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34c9c │ │ │ │ + bl 0xfec34cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22baf0 │ │ │ │ + bls 0x22bb28 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xfff4f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a324 │ │ │ │ + blls 0x20a35c │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x29229c │ │ │ │ + bmi 0x2922d4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34d18 │ │ │ │ + bl 0xfec34d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bb6c │ │ │ │ + bls 0x22bba4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ @ instruction: 0x4603ffb5 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -210398,15 +210412,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ vcvt.u32.f32 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [ip, #1561] @ 0x619 │ │ │ │ - bl 0x1d2f4f0 │ │ │ │ + bl 0x1d2f528 │ │ │ │ strbmi r0, [r5], -r8, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210423,20 +210437,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34e24 │ │ │ │ + bl 0xfec34e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bc78 │ │ │ │ + bls 0x22bcb0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00284622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210489,82 +210503,82 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34f2c │ │ │ │ + bl 0xfec34f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22bd80 │ │ │ │ + bls 0x22bdb8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a6b4 │ │ │ │ + blls 0x20a6ec │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x29252c │ │ │ │ + bmi 0x292564 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34fa8 │ │ │ │ + bl 0xfec34fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bdfc │ │ │ │ + bls 0x22be34 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 3, pc, cr14, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a630 │ │ │ │ + blls 0x20a668 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2925a8 │ │ │ │ + bmi 0x2925e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35024 │ │ │ │ + bl 0xfec3505c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22be78 │ │ │ │ + bls 0x22beb0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @@ -210593,15 +210607,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ @ instruction: 0xf3bffdf3 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [r1, #1561]! @ 0x619 │ │ │ │ - bl 0x1eef7fc │ │ │ │ + bl 0x1eef834 │ │ │ │ strbmi r0, [r5], -r1, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210618,20 +210632,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35130 │ │ │ │ + bl 0xfec35168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bf84 │ │ │ │ + bls 0x22bfbc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -r9, lsr #27 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00384622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210684,198 +210698,198 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35238 │ │ │ │ + bl 0xfec35270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c08c │ │ │ │ + bls 0x22c0c4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xedd70 │ │ │ │ + bcs 0xedda8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3529c │ │ │ │ + bl 0xfec352d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c0f0 │ │ │ │ + bls 0x22c128 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xede14 │ │ │ │ + bcs 0xede4c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35300 │ │ │ │ + bl 0xfec35338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c154 │ │ │ │ + bls 0x22c18c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, sl, lr}^ │ │ │ │ - bcs 0xde930 │ │ │ │ + bcs 0xde968 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c1ea4 │ │ │ │ + bmi 0x2c1edc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c2ca │ │ │ │ + blx 0x21c302 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35360 │ │ │ │ + bl 0xfec35398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec1b4 │ │ │ │ + bls 0x2ec1ec │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r0, {r0, r1, r2, r3, r4, r5, r6, r8} │ │ │ │ stmia r3, {r0, r3, r5, r6, r8, lr}^ │ │ │ │ - bcs 0xde75c │ │ │ │ + bcs 0xde794 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x281f08 │ │ │ │ + bmi 0x281f40 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec353c0 │ │ │ │ + bl 0xfec353f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c214 │ │ │ │ + bls 0x22c24c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xedef8 │ │ │ │ + bcs 0xedf30 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35424 │ │ │ │ + bl 0xfec3545c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c278 │ │ │ │ + bls 0x22c2b0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1fb4 │ │ │ │ + blt 0x17c1fec │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ andsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee024 │ │ │ │ + blt 0x14ee05c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3548c │ │ │ │ + bl 0xfec354c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c2e0 │ │ │ │ + bls 0x22c318 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c296 │ │ │ │ + blx 0x1c2ce │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xee004 │ │ │ │ + bcs 0xee03c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec354f0 │ │ │ │ + bl 0xfec35528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c344 │ │ │ │ + bls 0x22c37c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff39c2fa │ │ │ │ + blx 0xff39c332 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2080 │ │ │ │ + blt 0x7c20b8 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea0c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210884,174 +210898,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35558 │ │ │ │ + bl 0xfec35590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c3ac │ │ │ │ + bls 0x22c3e4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe69c362 │ │ │ │ + blx 0xfe69c39a │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, lr}^ │ │ │ │ - bcs 0xdeb88 │ │ │ │ + bcs 0xdebc0 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c20fc │ │ │ │ + bmi 0x2c2134 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c522 │ │ │ │ + blx 0x21c55a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec355b8 │ │ │ │ + bl 0xfec355f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3163d4 │ │ │ │ - blx 0x1a1c3c6 │ │ │ │ - blt 0x9ccc84 │ │ │ │ + bls 0x31640c │ │ │ │ + blx 0x1a1c3fe │ │ │ │ + blt 0x9cccbc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xddb14 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddb4c │ │ │ │ andsmi r4, sp, r4, lsl r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35620 │ │ │ │ + bl 0xfec35658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec474 │ │ │ │ + bls 0x2ec4ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9c42a │ │ │ │ + blx 0xd9c462 │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, lr}^ │ │ │ │ - bcs 0xdea1c │ │ │ │ + bcs 0xdea54 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2821c8 │ │ │ │ + bmi 0x282200 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35680 │ │ │ │ + bl 0xfec356b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c4d4 │ │ │ │ + bls 0x22c50c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x19c48a │ │ │ │ + blx 0x19c4c2 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee1b8 │ │ │ │ + bcs 0xee1f0 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec356e4 │ │ │ │ + bl 0xfec3571c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c538 │ │ │ │ + bls 0x22c570 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff51c4ec │ │ │ │ + blx 0xff51c524 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2274 │ │ │ │ + blt 0x17c22ac │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ tstmi sl, #380 @ 0x17c │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee2e4 │ │ │ │ + blt 0x14ee31c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3574c │ │ │ │ + bl 0xfec35784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c5a0 │ │ │ │ + bls 0x22c5d8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe81c554 │ │ │ │ + blx 0xfe81c58c │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee2c4 │ │ │ │ + bcs 0xee2fc │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec357b0 │ │ │ │ + bl 0xfec357e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c604 │ │ │ │ + bls 0x22c63c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b9c5b8 │ │ │ │ + blx 0x1b9c5f0 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2340 │ │ │ │ + blt 0x7c2378 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211060,174 +211074,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35818 │ │ │ │ + bl 0xfec35850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c66c │ │ │ │ + bls 0x22c6a4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xe9c620 │ │ │ │ + blx 0xe9c658 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r8, r9, lr}^ │ │ │ │ - bcs 0xdee48 │ │ │ │ + bcs 0xdee80 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c23bc │ │ │ │ + bmi 0x2c23f4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c7e2 │ │ │ │ + blx 0x21c81a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35878 │ │ │ │ + bl 0xfec358b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316694 │ │ │ │ - blx 0x21c684 │ │ │ │ - blt 0x9ccf44 │ │ │ │ + bls 0x3166cc │ │ │ │ + blx 0x21c6bc │ │ │ │ + blt 0x9ccf7c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdddd4 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdde0c │ │ │ │ tstmi sp, #20, 6 @ 0x50000000 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec358e0 │ │ │ │ + bl 0xfec35918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec734 │ │ │ │ + bls 0x2ec76c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4320017f │ │ │ │ stmia r3, {r0, r3, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xdecdc │ │ │ │ + bcs 0xded14 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282488 │ │ │ │ + bmi 0x2824c0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35940 │ │ │ │ + bl 0xfec35978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c794 │ │ │ │ + bls 0x22c7cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9a2f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee478 │ │ │ │ + bcs 0xee4b0 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec359a4 │ │ │ │ + bl 0xfec359dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c7f8 │ │ │ │ + bls 0x22c830 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf970f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2534 │ │ │ │ + blt 0x17c256c │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ subsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee5a4 │ │ │ │ + blt 0x14ee5dc │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35a0c │ │ │ │ + bl 0xfec35a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c860 │ │ │ │ + bls 0x22c898 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf93cf7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee584 │ │ │ │ + bcs 0xee5bc │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35a70 │ │ │ │ + bl 0xfec35aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c8c4 │ │ │ │ + bls 0x22c8fc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf90af7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2600 │ │ │ │ + blt 0x7c2638 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211236,94 +211250,94 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35ad8 │ │ │ │ + bl 0xfec35b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c92c │ │ │ │ + bls 0x22c964 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8d6f7fb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r6, lr}^ │ │ │ │ - bcs 0xdf108 │ │ │ │ + bcs 0xdf140 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c267c │ │ │ │ + bmi 0x2c26b4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21caa2 │ │ │ │ + blx 0x21cada │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35b38 │ │ │ │ + bl 0xfec35b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316954 │ │ │ │ + bls 0x31698c │ │ │ │ @ instruction: 0xf8a4f7fb │ │ │ │ - blt 0x9cd204 │ │ │ │ + blt 0x9cd23c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde094 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde0cc │ │ │ │ subsmi r4, sp, r4, asr r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35ba0 │ │ │ │ + bl 0xfec35bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec9f4 │ │ │ │ + bls 0x2eca2c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf872f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, r6, lr}^ │ │ │ │ - bcs 0xdef9c │ │ │ │ + bcs 0xdefd4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282748 │ │ │ │ + bmi 0x282780 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35c00 │ │ │ │ + bl 0xfec35c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22ca54 │ │ │ │ + bls 0x22ca8c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf842f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211341,20 +211355,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35c7c │ │ │ │ + bl 0xfec35cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cad0 │ │ │ │ + bls 0x22cb08 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf804f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211372,35 +211386,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35cf8 │ │ │ │ + bl 0xfec35d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cb4c │ │ │ │ + bls 0x22cb84 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ strmi pc, [r2], -r5, asr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00a84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d32f4 │ │ │ │ + bmi 0x2d332c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211414,60 +211428,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff87 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db0490 │ │ │ │ + bl 0x1db04c8 │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x31335c │ │ │ │ + bmi 0x313394 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35e04 │ │ │ │ + bl 0xfec35e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cc58 │ │ │ │ + bls 0x22cc90 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00284620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3400 │ │ │ │ + bmi 0x2d3438 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211481,45 +211495,45 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff01 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db059c │ │ │ │ + bl 0x1db05d4 │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313468 │ │ │ │ + bmi 0x3134a0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35f10 │ │ │ │ + bl 0xfec35f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22cd64 │ │ │ │ + bls 0x22cd9c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211537,20 +211551,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35f8c │ │ │ │ + bl 0xfec35fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cde0 │ │ │ │ + bls 0x22ce18 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211568,35 +211582,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36008 │ │ │ │ + bl 0xfec36040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ce5c │ │ │ │ + bls 0x22ce94 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fe3d │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00b84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3604 │ │ │ │ + bmi 0x2d363c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211610,60 +211624,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bffdff │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e707a0 │ │ │ │ + bl 0x1e707d8 │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x31366c │ │ │ │ + bmi 0x3136a4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36114 │ │ │ │ + bl 0xfec3614c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cf68 │ │ │ │ + bls 0x22cfa0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fdb7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00384620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3710 │ │ │ │ + bmi 0x2d3748 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211677,122 +211691,122 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ vcvt.u16.f16 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e708ac │ │ │ │ + bl 0x1e708e4 │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313778 │ │ │ │ + bmi 0x3137b0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36220 │ │ │ │ + bl 0xfec36258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22d074 │ │ │ │ + bls 0x22d0ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcne 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c2dc4 │ │ │ │ + bmi 0x2c2dfc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d1ea │ │ │ │ + blx 0x21d222 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36280 │ │ │ │ + bl 0xfec362b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d0d4 │ │ │ │ + bls 0x22d10c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2e10 │ │ │ │ + blt 0x17c2e48 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ svccc 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14eee7c │ │ │ │ + blt 0x14eeeb4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec362e4 │ │ │ │ + bl 0xfec3631c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d138 │ │ │ │ + bls 0x22d170 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcne 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c2e88 │ │ │ │ + bmi 0x2c2ec0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d2ae │ │ │ │ + blx 0x21d2e6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36344 │ │ │ │ + bl 0xfec3637c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d198 │ │ │ │ + bls 0x22d1d0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2ed4 │ │ │ │ + blt 0x7c2f0c │ │ │ │ svcgt 0x0000e850 │ │ │ │ andcc lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf08cfa9c │ │ │ │ @@ -211800,20 +211814,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec363a8 │ │ │ │ + bl 0xfec363e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d1fc │ │ │ │ + bls 0x22d234 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -211824,63 +211838,63 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36408 │ │ │ │ + bl 0xfec36440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x317224 │ │ │ │ + bls 0x31725c │ │ │ │ ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - blt 0x9cdad4 │ │ │ │ + blt 0x9cdb0c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde964 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde99c │ │ │ │ cmncs r1, #192, 16 @ 0xc00000 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3646c │ │ │ │ + bl 0xfec364a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ed2c0 │ │ │ │ + bls 0x2ed2f8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r3, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ - bcs 0xf0864 │ │ │ │ + bcs 0xf089c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x283010 │ │ │ │ + bmi 0x283048 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec364c8 │ │ │ │ + bl 0xfec36500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0x1c14ea4f │ │ │ │ mcreq 0, 7, pc, cr0, cr12, {0} @ │ │ │ │ @ instruction: 0xf1bed00f │ │ │ │ @ instruction: 0xf04f0fe0 │ │ │ │ svclt 0x000c0401 │ │ │ │ @@ -211903,50 +211917,50 @@ │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd38 │ │ │ │ - blls 0x233364 │ │ │ │ + blls 0x23339c │ │ │ │ ldmdacc r0, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d2f00b │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36558 │ │ │ │ + bl 0xfec36590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed3ac │ │ │ │ + blls 0x1ed3e4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfe69d35e │ │ │ │ + blx 0xfe69d396 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcmi 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c30f8 │ │ │ │ + bmi 0x2c3130 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec365b4 │ │ │ │ + bl 0xfec365ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed408 │ │ │ │ + blls 0x1ed440 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x1b1d3ba │ │ │ │ + blx 0x1b1d3f2 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r6, r8, r9, sl, fp, sp} │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ @@ -211954,184 +211968,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36610 │ │ │ │ + bl 0xfec36648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed464 │ │ │ │ + blls 0x1ed49c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xf9d416 │ │ │ │ + blx 0xf9d44e │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c31b4 │ │ │ │ + bmi 0x2c31ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36670 │ │ │ │ + bl 0xfec366a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed4c4 │ │ │ │ + blls 0x1ed4fc │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x39d476 │ │ │ │ + blx 0x39d4ae │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3214 │ │ │ │ + bmi 0x2c324c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec366d0 │ │ │ │ + bl 0xfec36708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed524 │ │ │ │ + blls 0x1ed55c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xff79d4d4 │ │ │ │ + blx 0xff79d50c │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3274 │ │ │ │ + bmi 0x2c32ac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36730 │ │ │ │ + bl 0xfec36768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed584 │ │ │ │ + blls 0x1ed5bc │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfeb9d534 │ │ │ │ + blx 0xfeb9d56c │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xef264 │ │ │ │ + bcs 0xef29c │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3678c │ │ │ │ + bl 0xfec367c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed5e0 │ │ │ │ + blls 0x1ed618 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x201d590 │ │ │ │ + blx 0x201d5c8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xef2c0 │ │ │ │ + bcs 0xef2f8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec367e8 │ │ │ │ + bl 0xfec36820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed63c │ │ │ │ + blls 0x1ed674 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x149d5ec │ │ │ │ + blx 0x149d624 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xef31c │ │ │ │ + bcs 0xef354 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36844 │ │ │ │ + bl 0xfec3687c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed698 │ │ │ │ + blls 0x1ed6d0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x91d648 │ │ │ │ + blx 0x91d680 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xef378 │ │ │ │ + bcs 0xef3b0 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec368a0 │ │ │ │ + bl 0xfec368d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed6f4 │ │ │ │ + blls 0x1ed72c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9f2f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ @@ -212148,20 +212162,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36918 │ │ │ │ + bl 0xfec36950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed76c │ │ │ │ + blls 0x1ed7a4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9b6f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212180,23 +212194,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21d90c │ │ │ │ + bl 0x21d944 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec369a4 │ │ │ │ + bl 0xfec369dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed7f8 │ │ │ │ + blls 0x1ed830 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf970f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ @@ -212213,20 +212227,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36a1c │ │ │ │ + bl 0xfec36a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed870 │ │ │ │ + blls 0x1ed8a8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf934f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212245,54 +212259,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21da10 │ │ │ │ + bl 0x21da48 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36aa8 │ │ │ │ + bl 0xfec36ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed8fc │ │ │ │ + blls 0x1ed934 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8eef7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1364 │ │ │ │ + blx 0x14b139c │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2940a0 │ │ │ │ + bmi 0x2940d8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36b24 │ │ │ │ + bl 0xfec36b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed978 │ │ │ │ + blls 0x1ed9b0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8b0f7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212310,54 +212324,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21db14 │ │ │ │ + bl 0x21db4c │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36bac │ │ │ │ + bl 0xfec36be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eda00 │ │ │ │ + blls 0x1eda38 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf86cf7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1468 │ │ │ │ + blx 0x14b14a0 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2941a4 │ │ │ │ + bmi 0x2941dc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36c28 │ │ │ │ + bl 0xfec36c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eda7c │ │ │ │ + blls 0x1edab4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212375,31 +212389,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dc18 │ │ │ │ + bl 0x21dc50 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec36cb0 │ │ │ │ + bl 0xfec36ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14adb00 │ │ │ │ + b 0x14adb38 │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a32f4 │ │ │ │ - blx 0x1e7454 │ │ │ │ + b 0x14a332c │ │ │ │ + blx 0x1e748c │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x86f6e0 │ │ │ │ + b 0x86f718 │ │ │ │ @ instruction: 0xd1240f01 │ │ │ │ streq pc, [r1, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d21 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -212411,49 +212425,49 @@ │ │ │ │ svccc 0x005ee8c1 │ │ │ │ svceq 0x0000f1be │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ @ instruction: 0xf8448f5b │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blls 0x24f014 │ │ │ │ + blls 0x24f04c │ │ │ │ @ instruction: 0xf00a4622 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8f6f75c │ │ │ │ + @ instruction: 0xf8daf75c │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36d4c │ │ │ │ + bl 0xfec36d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edba0 │ │ │ │ + blls 0x1edbd8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff9cf7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcmi 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c38ec │ │ │ │ + bmi 0x2c3924 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36da8 │ │ │ │ + bl 0xfec36de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edbfc │ │ │ │ + blls 0x1edc34 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ @@ -212463,184 +212477,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e04 │ │ │ │ + bl 0xfec36e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edc58 │ │ │ │ + blls 0x1edc90 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff40f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c39a8 │ │ │ │ + bmi 0x2c39e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e64 │ │ │ │ + bl 0xfec36e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edcb8 │ │ │ │ + blls 0x1edcf0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff10f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3a08 │ │ │ │ + bmi 0x2c3a40 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36ec4 │ │ │ │ + bl 0xfec36efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd18 │ │ │ │ + blls 0x1edd50 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 7, pc, cr0, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3a68 │ │ │ │ + bmi 0x2c3aa0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f24 │ │ │ │ + bl 0xfec36f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd78 │ │ │ │ + blls 0x1eddb0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xefa98 │ │ │ │ + bcs 0xefad0 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f80 │ │ │ │ + bl 0xfec36fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eddd4 │ │ │ │ + blls 0x1ede0c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xefaf4 │ │ │ │ + bcs 0xefb2c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36fdc │ │ │ │ + bl 0xfec37014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede30 │ │ │ │ + blls 0x1ede68 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xefb50 │ │ │ │ + bcs 0xefb88 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37038 │ │ │ │ + bl 0xfec37070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede8c │ │ │ │ + blls 0x1edec4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xefbac │ │ │ │ + bcs 0xefbe4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37094 │ │ │ │ + bl 0xfec370cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edee8 │ │ │ │ + blls 0x1edf20 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b283 │ │ │ │ @@ -212657,20 +212671,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3710c │ │ │ │ + bl 0xfec37144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edf60 │ │ │ │ + blls 0x1edf98 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212689,23 +212703,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e100 │ │ │ │ + bl 0x21e138 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37198 │ │ │ │ + bl 0xfec371d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edfec │ │ │ │ + blls 0x1ee024 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b283 │ │ │ │ @@ -212722,20 +212736,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37210 │ │ │ │ + bl 0xfec37248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee064 │ │ │ │ + blls 0x1ee09c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [sl, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212754,54 +212768,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e204 │ │ │ │ + bl 0x21e23c │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3729c │ │ │ │ + bl 0xfec372d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee0f0 │ │ │ │ + blls 0x1ee128 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1b58 │ │ │ │ + blx 0x4b1b90 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294894 │ │ │ │ + bmi 0x2948cc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37318 │ │ │ │ + bl 0xfec37350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee16c │ │ │ │ + blls 0x1ee1a4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212819,54 +212833,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e308 │ │ │ │ + bl 0x21e340 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec373a0 │ │ │ │ + bl 0xfec373d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee1f4 │ │ │ │ + blls 0x1ee22c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1c5c │ │ │ │ + blx 0x4b1c94 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294998 │ │ │ │ + bmi 0x2949d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3741c │ │ │ │ + bl 0xfec37454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee270 │ │ │ │ + blls 0x1ee2a8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212884,225 +212898,225 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e40c │ │ │ │ + bl 0x21e444 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec374a4 │ │ │ │ + bl 0xfec374dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0x1c31b24 │ │ │ │ + blt 0x1c31b5c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #10256 @ 0x2810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x19f1b10 │ │ │ │ + blt 0x19f1b48 │ │ │ │ @ instruction: 0xf7f99a06 │ │ │ │ vtbx.8 d15, {d31- instruction: 0xee1d4907 │ │ │ │ - blt 0x14f00a8 │ │ │ │ + blt 0x14f00e0 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3750c │ │ │ │ + bl 0xfec37544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1b68 │ │ │ │ + blt 0x19f1ba0 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4340 │ │ │ │ + blls 0x1f4378 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffbbb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp}^ │ │ │ │ - blcs 0xf4084 │ │ │ │ + blcs 0xf40bc │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3756c │ │ │ │ + bl 0xfec375a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1bc8 │ │ │ │ + blt 0x19f1c00 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f43a0 │ │ │ │ + blls 0x1f43d8 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec375d0 │ │ │ │ + bl 0xfec37608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1c2c │ │ │ │ + blt 0x19f1c64 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4404 │ │ │ │ + blls 0x1f443c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffb59 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x116c174 │ │ │ │ + b 0x116c1ac │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37634 │ │ │ │ + bl 0xfec3766c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1c90 │ │ │ │ + blt 0x19f1cc8 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4468 │ │ │ │ + blls 0x1f44a0 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d15-d18}, d23 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe16c1d8 │ │ │ │ + b 0xfe16c210 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37698 │ │ │ │ + bl 0xfec376d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee4ec │ │ │ │ + blls 0x1ee524 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xffe9e498 │ │ │ │ + blx 0xffe9e4d0 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, lr}^ │ │ │ │ - blcs 0xe8214 │ │ │ │ + blcs 0xe824c │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x30423c │ │ │ │ + bmi 0x304274 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec376fc │ │ │ │ + bl 0xfec37734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee550 │ │ │ │ + blls 0x1ee588 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xff21e4fc │ │ │ │ + blx 0xff21e534 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - blcs 0xe8278 │ │ │ │ + blcs 0xe82b0 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x3042a0 │ │ │ │ + bmi 0x3042d8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37760 │ │ │ │ + bl 0xfec37798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee5b4 │ │ │ │ + blls 0x1ee5ec │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xfe59e560 │ │ │ │ + blx 0xfe59e598 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r6, lr}^ │ │ │ │ - blcs 0xe82dc │ │ │ │ + blcs 0xe8314 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x304304 │ │ │ │ + bmi 0x30433c │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec377c4 │ │ │ │ + bl 0xfec377fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e618 │ │ │ │ + blls 0x26e650 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x191e5c4 │ │ │ │ + blx 0x191e5fc │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213120,25 +213134,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e7bc │ │ │ │ + bl 0x21e7f4 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37854 │ │ │ │ + bl 0xfec3788c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee6a8 │ │ │ │ + blls 0x1ee6e0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x71e654 │ │ │ │ + blx 0x71e68c │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @ instruction: 0x46014290 │ │ │ │ ldrmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -213156,23 +213170,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e84c │ │ │ │ + bl 0x21e884 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec378e4 │ │ │ │ + bl 0xfec3791c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e738 │ │ │ │ + blls 0x26e770 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf9d0f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @@ -213192,23 +213206,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e8dc │ │ │ │ + bl 0x21e914 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37974 │ │ │ │ + bl 0xfec379ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee7c8 │ │ │ │ + blls 0x1ee800 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @@ -213228,29 +213242,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e96c │ │ │ │ + bl 0x21e9a4 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37a04 │ │ │ │ + bl 0xfec37a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e858 │ │ │ │ + blls 0x26e890 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf940f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf390 │ │ │ │ + blx 0x8cf3c8 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213264,65 +213278,65 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e9fc │ │ │ │ + bl 0x21ea34 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37a94 │ │ │ │ + bl 0xfec37acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee8e8 │ │ │ │ + blls 0x1ee920 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8f8f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00a84290 │ │ │ │ - blx 0xfe4f210c │ │ │ │ + blx 0xfe4f2144 │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x29508c │ │ │ │ + bmi 0x2950c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ea8c │ │ │ │ + bl 0x21eac4 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37b24 │ │ │ │ + bl 0xfec37b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e978 │ │ │ │ + blls 0x26e9b0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8b0f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf4b0 │ │ │ │ + blx 0x8cf4e8 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213336,67 +213350,67 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eb1c │ │ │ │ + bl 0x21eb54 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37bb4 │ │ │ │ + bl 0xfec37bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eea08 │ │ │ │ + blls 0x1eea40 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf868f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00b84290 │ │ │ │ - blx 0xfe4f222c │ │ │ │ + blx 0xfe4f2264 │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x2951ac │ │ │ │ + bmi 0x2951e4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ebac │ │ │ │ + bl 0x21ebe4 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37c44 │ │ │ │ + bl 0xfec37c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0x4602f81f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addslt r8, fp, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ - blt 0x1326afc │ │ │ │ + blt 0x1326b34 │ │ │ │ svcgt 0x005fe8d2 │ │ │ │ @ instruction: 0xd104459c │ │ │ │ svcne 0x005ee8c2 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vshll.u8 , d15, #4 │ │ │ │ @@ -213407,31 +213421,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ec38 │ │ │ │ + bl 0x21ec70 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37cd0 │ │ │ │ + bl 0xfec37d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f82302 │ │ │ │ pkhtbmi pc, r4, r9, asr #31 @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ addlt r8, r9, #65536 @ 0x10000 │ │ │ │ vtbx.8 d11, {d15-d17}, d11 │ │ │ │ - blx 0x60486c │ │ │ │ - blt 0x179d910 │ │ │ │ + blx 0x6048a4 │ │ │ │ + blt 0x179d948 │ │ │ │ ldm ip, {r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addmi r3, fp, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ vrsubhn.i d4, , q5 │ │ │ │ addslt r8, r9, #364 @ 0x16c │ │ │ │ @@ -213442,31 +213456,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ecc4 │ │ │ │ + bl 0x21ecfc │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec37d5c │ │ │ │ + bl 0xfec37d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14aebac │ │ │ │ + b 0x14aebe4 │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a43a0 │ │ │ │ - blx 0x1e8500 │ │ │ │ + b 0x14a43d8 │ │ │ │ + blx 0x1e8538 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x87078c │ │ │ │ + b 0x8707c4 │ │ │ │ @ instruction: 0xd1230f01 │ │ │ │ streq pc, [r3, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d20 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -213481,46 +213495,46 @@ │ │ │ │ andpl pc, ip, r4, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r9, [r2], -r5, lsl #22 │ │ │ │ stc2 0, cr15, [r6], {9} │ │ │ │ @ instruction: 0xf75b9905 │ │ │ │ - svclt 0x0000f8a1 │ │ │ │ + svclt 0x0000f885 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37df8 │ │ │ │ + bl 0xfec37e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eec4c │ │ │ │ + blls 0x1eec84 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff46f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ - bcs 0xf1424 │ │ │ │ + bcs 0xf145c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4998 │ │ │ │ + bmi 0x2c49d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37e54 │ │ │ │ + bl 0xfec37e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeca8 │ │ │ │ + blls 0x1eece0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff18f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r2, {r8, r9, sl, fp} │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ @@ -213530,92 +213544,92 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37eb0 │ │ │ │ + bl 0xfec37ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed04 │ │ │ │ + blls 0x1eed3c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 7, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xe48d8 │ │ │ │ + b 0xe4910 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4a54 │ │ │ │ + bmi 0x2c4a8c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f10 │ │ │ │ + bl 0xfec37f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed64 │ │ │ │ + blls 0x1eed9c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 5, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x10e4938 │ │ │ │ + b 0x10e4970 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4ab4 │ │ │ │ + bmi 0x2c4aec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f70 │ │ │ │ + bl 0xfec37fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eedc4 │ │ │ │ + blls 0x1eedfc │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe0e4998 │ │ │ │ + b 0xfe0e49d0 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4b14 │ │ │ │ + bmi 0x2c4b4c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37fd0 │ │ │ │ + bl 0xfec38008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee24 │ │ │ │ + blls 0x1eee5c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 2, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r0, [r0], #-3840 @ 0xfffff100 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213625,20 +213639,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3802c │ │ │ │ + bl 0xfec38064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee80 │ │ │ │ + blls 0x1eeeb8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 1, pc, cr12, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213648,20 +213662,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38088 │ │ │ │ + bl 0xfec380c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeedc │ │ │ │ + blls 0x1eef14 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ nopmi {0} @ │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213671,20 +213685,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec380e4 │ │ │ │ + bl 0xfec3811c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef38 │ │ │ │ + blls 0x1eef70 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213694,49 +213708,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38140 │ │ │ │ + bl 0xfec38178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eef94 │ │ │ │ + blls 0x1eefcc │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00a84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295738 │ │ │ │ + bmi 0x295770 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec381b4 │ │ │ │ + bl 0xfec381ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef008 │ │ │ │ + blls 0x1ef040 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213752,49 +213766,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38228 │ │ │ │ + bl 0xfec38260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef07c │ │ │ │ + blls 0x1ef0b4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00b84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295820 │ │ │ │ + bmi 0x295858 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3829c │ │ │ │ + bl 0xfec382d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef0f0 │ │ │ │ + blls 0x1ef128 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ qasxmi fp, r1, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213810,20 +213824,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38310 │ │ │ │ + bl 0xfec38348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef164 │ │ │ │ + blls 0x1ef19c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213838,20 +213852,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38380 │ │ │ │ + bl 0xfec383b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef1d4 │ │ │ │ + blls 0x1ef20c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213866,20 +213880,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec383f0 │ │ │ │ + bl 0xfec38428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef244 │ │ │ │ + blls 0x1ef27c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcrr2 7, 15, pc, sl, cr8 @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213894,20 +213908,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38460 │ │ │ │ + bl 0xfec38498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef2b4 │ │ │ │ + blls 0x1ef2ec │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213922,147 +213936,147 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec384d0 │ │ │ │ + bl 0xfec38508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0xc32b50 │ │ │ │ + blt 0xc32b88 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #18448 @ 0x4810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x9f2b3c │ │ │ │ + blt 0x9f2b74 │ │ │ │ @ instruction: 0xf7f89a06 │ │ │ │ @ instruction: 0xf3bffbd7 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi ip, [r4, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - blcs 0xf5f04 │ │ │ │ + blcs 0xf5f3c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305078 │ │ │ │ + bmi 0x3050b0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9714 │ │ │ │ + blx 0xfe7e974c │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38538 │ │ │ │ + bl 0xfec38570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2b94 │ │ │ │ + blt 0x9f2bcc │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f536c │ │ │ │ + blls 0x1f53a4 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x3050d8 │ │ │ │ + bmi 0x305110 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9774 │ │ │ │ + blx 0xfe7e97ac │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38598 │ │ │ │ + bl 0xfec385d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2bf4 │ │ │ │ + blt 0x9f2c2c │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f53cc │ │ │ │ + blls 0x1f5404 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb75 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x414fc0 │ │ │ │ + b 0x414ff8 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedbc8 │ │ │ │ + bcs 0xedc00 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x30513c │ │ │ │ + bmi 0x305174 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e97d8 │ │ │ │ + blx 0xfe7e9810 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec385fc │ │ │ │ + bl 0xfec38634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2c58 │ │ │ │ + blt 0x9f2c90 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5430 │ │ │ │ + blls 0x1f5468 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbx.8 d15, {d15-d18}, d3 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x1415024 │ │ │ │ + b 0x141505c │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedc2c │ │ │ │ + bcs 0xedc64 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3051a0 │ │ │ │ + bmi 0x3051d8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e983c │ │ │ │ + blx 0xfe7e9874 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38660 │ │ │ │ + bl 0xfec38698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2cbc │ │ │ │ + blt 0x9f2cf4 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5494 │ │ │ │ + blls 0x1f54cc │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb11 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe415088 │ │ │ │ + b 0xfe4150c0 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedc90 │ │ │ │ + bcs 0xedcc8 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305204 │ │ │ │ + bmi 0x30523c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e98a0 │ │ │ │ + blx 0xfe7e98d8 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec386c4 │ │ │ │ + bl 0xfec386fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef518 │ │ │ │ + blls 0x1ef550 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xff91f4c0 │ │ │ │ + blx 0xff91f4f8 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ andsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214071,22 +214085,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38724 │ │ │ │ + bl 0xfec3875c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef578 │ │ │ │ + blls 0x1ef5b0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfed1f520 │ │ │ │ + blx 0xfed1f558 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstmi r4, #0, 30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214095,22 +214109,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38784 │ │ │ │ + bl 0xfec387bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef5d8 │ │ │ │ + blls 0x1ef610 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfe11f580 │ │ │ │ + blx 0xfe11f5b8 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ subsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214119,28 +214133,28 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec387e4 │ │ │ │ + bl 0xfec3881c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f638 │ │ │ │ + blls 0x26f670 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x151f5e0 │ │ │ │ + blx 0x151f618 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ - blt 0x332e80 │ │ │ │ + blt 0x332eb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214150,66 +214164,66 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f7d4 │ │ │ │ + bl 0x21f80c │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3886c │ │ │ │ + bl 0xfec388a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef6c0 │ │ │ │ + blls 0x1ef6f8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x41f668 │ │ │ │ + blx 0x41f6a0 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00288f5b │ │ │ │ - blt 0x332ea4 │ │ │ │ + blt 0x332edc │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295e60 │ │ │ │ + bmi 0x295e98 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f860 │ │ │ │ + bl 0x21f898 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec388f8 │ │ │ │ + bl 0xfec38930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f74c │ │ │ │ + blls 0x26f784 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf9c6f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @ instruction: 0x4621bfb8 │ │ │ │ - blt 0x332f94 │ │ │ │ + blt 0x332fcc │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214219,58 +214233,58 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f8e8 │ │ │ │ + bl 0x21f920 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38980 │ │ │ │ + bl 0xfec389b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef7d4 │ │ │ │ + blls 0x1ef80c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf982f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00388f5b │ │ │ │ - blt 0x332fb8 │ │ │ │ + blt 0x332ff0 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295f74 │ │ │ │ + bmi 0x295fac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f974 │ │ │ │ + bl 0x21f9ac │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38a0c │ │ │ │ + bl 0xfec38a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f860 │ │ │ │ + blls 0x26f898 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf93cf7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -214288,23 +214302,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f9fc │ │ │ │ + bl 0x21fa34 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38a94 │ │ │ │ + bl 0xfec38acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef8e8 │ │ │ │ + blls 0x1ef920 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8f8f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ @@ -214322,23 +214336,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fa84 │ │ │ │ + bl 0x21fabc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38b1c │ │ │ │ + bl 0xfec38b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f970 │ │ │ │ + blls 0x26f9a8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8b4f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ @@ -214356,23 +214370,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb0c │ │ │ │ + bl 0x21fb44 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38ba4 │ │ │ │ + bl 0xfec38bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef9f8 │ │ │ │ + blls 0x1efa30 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ @@ -214390,23 +214404,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb94 │ │ │ │ + bl 0x21fbcc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38c2c │ │ │ │ + bl 0xfec38c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efa80 │ │ │ │ + blls 0x1efab8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf82cf7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ stmdane r1!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldmda ip, {r0, r3, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214423,23 +214437,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc18 │ │ │ │ + bl 0x21fc50 │ │ │ │ svclt 0x00bef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38cb0 │ │ │ │ + bl 0xfec38ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efb04 │ │ │ │ + blls 0x1efb3c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xffeaf7f7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ strtmi r8, [r0], #-3931 @ 0xfffff0a5 │ │ │ │ ldmda r1, {r1, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214456,21 +214470,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc9c │ │ │ │ + bl 0x21fcd4 │ │ │ │ svclt 0x00bef7ff │ │ │ │ - blmi 0x1f1bfe4 │ │ │ │ + blmi 0x1f1c01c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blls 0x3733b4 │ │ │ │ + blls 0x3733ec │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf013091b │ │ │ │ andle r0, sl, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ @@ -214491,225 +214505,225 @@ │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vsra.u64 , , #1 │ │ │ │ sbcspl r8, r6, fp, asr pc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1f1bea8 │ │ │ │ + blhi 0x1f1bee0 │ │ │ │ @ instruction: 0xf0089b0b │ │ │ │ stmdbls fp, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8b6f75a │ │ │ │ + @ instruction: 0xf89af75a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38dcc │ │ │ │ + bl 0xfec38e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afc20 │ │ │ │ + blls 0x2afc58 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603ff5b │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1b71 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1ba9 │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38e28 │ │ │ │ + bl 0xfec38e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fc7c │ │ │ │ + blls 0x32fcb4 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -sp, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1bcd │ │ │ │ - bl 0x112806c │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1c05 │ │ │ │ + bl 0x11280a4 │ │ │ │ stmia r3, {r0, r2, r8, r9, sl}^ │ │ │ │ - bcs 0xfba24 │ │ │ │ + bcs 0xfba5c │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ - bmi 0x2859d0 │ │ │ │ + bmi 0x285a08 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38e88 │ │ │ │ + bl 0xfec38ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fcdc │ │ │ │ + blls 0x32fd14 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fefd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1c2d │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1c65 │ │ │ │ streq lr, [r4], -r0, lsl #20 │ │ │ │ streq lr, [r5, -r1, lsl #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38eec │ │ │ │ + bl 0xfec38f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fd40 │ │ │ │ + blls 0x32fd78 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -fp, asr #29 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1c91 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1cc9 │ │ │ │ streq lr, [r4], -r0, asr #20 │ │ │ │ streq lr, [r5, -r1, asr #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38f50 │ │ │ │ + bl 0xfec38f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fda4 │ │ │ │ + blls 0x32fddc │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fe99 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1cf5 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d2d │ │ │ │ streq lr, [r4], -r0, lsl #21 │ │ │ │ streq lr, [r5, -r1, lsl #21] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38fb4 │ │ │ │ + bl 0xfec38fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afe08 │ │ │ │ + blls 0x2afe40 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, ror #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d59 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d91 │ │ │ │ cmnmi r9, r0, lsl #18 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39014 │ │ │ │ + bl 0xfec3904c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afe68 │ │ │ │ + blls 0x2afea0 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fe37 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1db9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1df1 │ │ │ │ eormi r4, r9, r0, lsr #32 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39074 │ │ │ │ + bl 0xfec390ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afec8 │ │ │ │ + blls 0x2aff00 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1e19 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1e51 │ │ │ │ @ instruction: 0x43294320 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec390d4 │ │ │ │ + bl 0xfec3910c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2aff28 │ │ │ │ + blls 0x2aff60 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fdd7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1e79 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1eb1 │ │ │ │ rsbmi r4, r9, r0, rrx │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ @@ -214722,15 +214736,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ab70 │ │ │ │ + bls 0x36aba8 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -r1, ror #11 │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214743,15 +214757,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d671c │ │ │ │ + bmi 0x2d6754 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214765,29 +214779,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ ldc2l 7, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r3, #1407]! @ 0x57f │ │ │ │ - bl 0x1f73894 │ │ │ │ + bl 0x1f738cc │ │ │ │ strtmi r0, [pc], -r5, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbde4 │ │ │ │ + bcs 0xfbe1c │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d67b8 │ │ │ │ + bmi 0x2d67f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214796,15 +214810,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ac98 │ │ │ │ + bls 0x36acd0 │ │ │ │ ldc2 7, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -ip, asr #11 │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214817,15 +214831,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6844 │ │ │ │ + bmi 0x2d687c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214839,29 +214853,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ stc2l 7, cr15, [r6], {247} @ 0xf7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e339bc │ │ │ │ + bl 0x1e339f4 │ │ │ │ strtmi r0, [pc], -sl, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbf0c │ │ │ │ + bcs 0xfbf44 │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d68e0 │ │ │ │ + bmi 0x2d6918 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214870,20 +214884,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f39f4 │ │ │ │ + bls 0x2f3a2c │ │ │ │ ldc2l 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r5, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1df39f4 │ │ │ │ + bl 0x1df3a2c │ │ │ │ ldrmi r0, [r9], -r3, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214910,29 +214924,29 @@ │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ ldc2 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r1, #1407]! @ 0x57f │ │ │ │ - bl 0x1ef3ac0 │ │ │ │ + bl 0x1ef3af8 │ │ │ │ strtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2828 │ │ │ │ + bcs 0xe2860 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d69fc │ │ │ │ + bmi 0x2d6a34 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -214941,20 +214955,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3b10 │ │ │ │ - blx 0xffd2029e │ │ │ │ + bls 0x2f3b48 │ │ │ │ + blx 0xffd202d6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db3b10 │ │ │ │ + bl 0x1db3b48 │ │ │ │ ldrmi r0, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214977,246 +214991,246 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ - blx 0xfeba032a │ │ │ │ + blx 0xfeba0362 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e33bdc │ │ │ │ + bl 0x1e33c14 │ │ │ │ strtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2944 │ │ │ │ + bcs 0xe297c │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6b18 │ │ │ │ + bmi 0x2d6b50 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ - blx 0xfe6f3e30 │ │ │ │ - blx 0xfe75f9f0 │ │ │ │ + blx 0xfe6f3e68 │ │ │ │ + blx 0xfe75fa28 │ │ │ │ @ instruction: 0xf5a0f489 │ │ │ │ @ instruction: 0xf8dd5008 │ │ │ │ ldmdacc r0, {r4, r5, sp, pc} │ │ │ │ ldrsbtlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf78afa9a │ │ │ │ - blx 0xfe7c9024 │ │ │ │ + blx 0xfe7c905c │ │ │ │ movwls pc, #1675 @ 0x68b @ │ │ │ │ movwcs r9, #35342 @ 0x8a0e │ │ │ │ - blx 0x16a03d2 │ │ │ │ + blx 0x16a040a │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x000845a9 │ │ │ │ smlatble r3, r0, r5, r4 │ │ │ │ ldrbvs lr, [r3, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf089fa99 │ │ │ │ - blx 0xfe6f6764 │ │ │ │ + blx 0xfe6f679c │ │ │ │ andlt pc, r3, r8, lsl #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39640 │ │ │ │ + bl 0xfec39678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100745c │ │ │ │ + blt 0x1007494 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffb1f │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr}^ │ │ │ │ - blcs 0xf3a3c │ │ │ │ + blcs 0xf3a74 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c61e4 │ │ │ │ + bmi 0x2c621c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea880 │ │ │ │ - blt 0xd367c8 │ │ │ │ + blt 0xeea8b8 │ │ │ │ + blt 0xd36800 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec396a0 │ │ │ │ + bl 0xfec396d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10074bc │ │ │ │ + blt 0x10074f4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c624c │ │ │ │ + bmi 0x2c6284 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea8e8 │ │ │ │ - blt 0xd36830 │ │ │ │ + blt 0xeea920 │ │ │ │ + blt 0xd36868 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39708 │ │ │ │ + bl 0xfec39740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007524 │ │ │ │ + blt 0x100755c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffabb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x127c330 │ │ │ │ - b 0x12a2d48 │ │ │ │ + b 0x127c368 │ │ │ │ + b 0x12a2d80 │ │ │ │ stmia r0, {r0, r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c62b4 │ │ │ │ + bmi 0x2c62ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea950 │ │ │ │ - blt 0xd36898 │ │ │ │ + blt 0xeea988 │ │ │ │ + blt 0xd368d0 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39770 │ │ │ │ + bl 0xfec397a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100758c │ │ │ │ + blt 0x10075c4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c631c │ │ │ │ + bmi 0x2c6354 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea9b8 │ │ │ │ - blt 0xd36900 │ │ │ │ + blt 0xeea9f0 │ │ │ │ + blt 0xd36938 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec397d8 │ │ │ │ + bl 0xfec39810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10075f4 │ │ │ │ + blt 0x100762c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffa53 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r6, r6, pc, ror r7 │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, lr}^ │ │ │ │ - blcs 0xfc3d8 │ │ │ │ + blcs 0xfc410 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6380 │ │ │ │ + bmi 0x2c63b8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaa1c │ │ │ │ - blt 0xd36964 │ │ │ │ + blt 0xeeaa54 │ │ │ │ + blt 0xd3699c │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3983c │ │ │ │ + bl 0xfec39874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007658 │ │ │ │ + blt 0x1007690 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d15-d17}, d17 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4326677f │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, r8, r9, lr}^ │ │ │ │ - blcs 0xfc43c │ │ │ │ + blcs 0xfc474 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c63e4 │ │ │ │ + bmi 0x2c641c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaa80 │ │ │ │ - blt 0xd369c8 │ │ │ │ + blt 0xeeaab8 │ │ │ │ + blt 0xd36a00 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec398a0 │ │ │ │ + bl 0xfec398d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10076bc │ │ │ │ + blt 0x10076f4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c6448 │ │ │ │ + bmi 0x2c6480 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaae4 │ │ │ │ - blt 0xd36a2c │ │ │ │ + blt 0xeeab1c │ │ │ │ + blt 0xd36a64 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -215228,20 +215242,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf9bef7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4108 │ │ │ │ + blt 0xaf4140 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef3f4c │ │ │ │ + bl 0x1ef3f84 │ │ │ │ strmi r0, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x674054 │ │ │ │ + blt 0x67408c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215272,20 +215286,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf962f7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3de4 │ │ │ │ + blt 0xaf3e1c │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d3411c │ │ │ │ + bl 0x1d34154 │ │ │ │ strbmi r0, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x674024 │ │ │ │ + blt 0x67405c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215318,20 +215332,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf90af7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4270 │ │ │ │ + blt 0xaf42a8 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d340b4 │ │ │ │ + bl 0x1d340ec │ │ │ │ strmi r0, [sl], -r8, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x6741bc │ │ │ │ + blt 0x6741f4 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215362,20 +215376,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf8aef7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3f4c │ │ │ │ + blt 0xaf3f84 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef4284 │ │ │ │ + bl 0x1ef42bc │ │ │ │ strbmi r0, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x67418c │ │ │ │ + blt 0x6741c4 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215408,20 +215422,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf856f7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf43d8 │ │ │ │ + blt 0xaf4410 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474320 │ │ │ │ + blt 0x474358 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215451,20 +215465,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xfffcf7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb740b0 │ │ │ │ + blt 0xb740e8 │ │ │ │ strbmi fp, [sl, #-2595] @ 0xfffff5dd │ │ │ │ - bl 0x1db43dc │ │ │ │ + bl 0x1db4414 │ │ │ │ strbmi r0, [r1], -r8, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x47432c │ │ │ │ + blt 0x474364 │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215497,20 +215511,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xffa4f7f6 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf453c │ │ │ │ + blt 0xaf4574 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474484 │ │ │ │ + blt 0x4744bc │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215540,20 +215554,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xff4af7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb74214 │ │ │ │ + blt 0xb7424c │ │ │ │ ldrmi fp, [r1, #2595] @ 0xa23 │ │ │ │ - bl 0x1ef4540 │ │ │ │ + bl 0x1ef4578 │ │ │ │ strbmi r0, [r1], -r3, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x474490 │ │ │ │ + blt 0x4744c8 │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215584,19 +215598,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf42c4 │ │ │ │ - bl 0x711550 │ │ │ │ + blt 0xaf42fc │ │ │ │ + bl 0x711588 │ │ │ │ vsubw.u q0, , d0 │ │ │ │ - bl 0x1146a40 │ │ │ │ - blt 0x8a34fc │ │ │ │ + bl 0x1146a78 │ │ │ │ + blt 0x8a3534 │ │ │ │ ldm ip, {r1, r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215626,19 +215640,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 4, pc, cr14, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xbb436c │ │ │ │ - bl 0x7115f8 │ │ │ │ + blt 0xbb43a4 │ │ │ │ + bl 0x711630 │ │ │ │ vaddl.u q0, d15, d3 │ │ │ │ - bl 0x1146ae8 │ │ │ │ - blt 0x2a31a4 │ │ │ │ + bl 0x1146b20 │ │ │ │ + blt 0x2a31dc │ │ │ │ ldm ip, {r1, r2, r3, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215683,30 +215697,30 @@ │ │ │ │ stmiavs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ tstcs r0, r8, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4673bd30 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - rsbne pc, ip, sp, asr #12 │ │ │ │ + addne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a090 │ │ │ │ + bl 0xfec3a0c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ suble r2, sp, r0, lsl #22 │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ cmnpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ @@ -215720,15 +215734,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r6, ip, lr, pc} │ │ │ │ strcs r6, [r1], -r3, lsr #32 │ │ │ │ rsbvs r6, r3, r3, lsl #16 │ │ │ │ svcmi 0x0071f513 │ │ │ │ shasxmi fp, r5, ip │ │ │ │ andle r3, sp, #1048576 @ 0x100000 │ │ │ │ - ldc2 1, cr15, [ip], #768 @ 0x300 │ │ │ │ + stc2l 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ biceq lr, r5, #4, 22 @ 0x1000 │ │ │ │ vld1.16 {d20-d23}, [pc], r0 │ │ │ │ vld1.16 {d4-d7}, [r0 :128], r1 │ │ │ │ @ instruction: 0xf0204070 │ │ │ │ @ instruction: 0xf84400ff │ │ │ │ subsvs r0, sl, r5, lsr r0 │ │ │ │ @ instruction: 0x61a62001 │ │ │ │ @@ -215759,107 +215773,107 @@ │ │ │ │ biceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ stmdavs r3, {r1, r3, r4, r6, sp, lr} │ │ │ │ @ instruction: 0x462be7b4 │ │ │ │ ldrb r2, [r5, r1, lsl #12]! │ │ │ │ ldr r2, [r5, r1, lsl #10]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x19e438 │ │ │ │ + blhi 0x19e470 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [ip], #-3695 @ 0xfffff191 │ │ │ │ - ldclne 1, cr15, [pc], #8 @ 0xe2fa0 │ │ │ │ + ldclne 1, cr15, [pc], #8 @ 0xe2fd8 │ │ │ │ cdpvc 2, 6, cr15, cr0, cr4, {2} │ │ │ │ cdpeq 2, 9, cr15, cr5, cr0, {6} │ │ │ │ - ldclmi 5, cr15, [pc], #-48 @ 0xe2f74 │ │ │ │ + ldclmi 5, cr15, [pc], #-48 @ 0xe2fac │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xbde634 │ │ │ │ + blhi 0xbde66c │ │ │ │ ldrbtmi r4, [r1], r0, ror #13 │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - @ instruction: 0xff8cf1c0 │ │ │ │ + @ instruction: 0xff90f1c0 │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x15e3fe8 │ │ │ │ + bllt 0x15e4020 │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x12bff4 │ │ │ │ - bl 0x1a4820 │ │ │ │ + bl 0x12c02c │ │ │ │ + bl 0x1a4858 │ │ │ │ stmdblt r7!, {r1, r3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ svclt 0x00183c00 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x19e320 │ │ │ │ + blhi 0x19e358 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - @ instruction: 0xffc2f1c0 │ │ │ │ + @ instruction: 0xffc6f1c0 │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x10f28c │ │ │ │ + blcs 0x10f2c4 │ │ │ │ mrcne 0, 2, sp, cr13, cr7, {2} │ │ │ │ mcrne 6, 2, r4, cr3, cr8, {4} │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @ instruction: 0xf105050b │ │ │ │ ldrble r0, [r8], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0x46474691 │ │ │ │ orreq lr, r0, #1024 @ 0x400 │ │ │ │ - blls 0x107ca0 │ │ │ │ + blls 0x107cd8 │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - mcr2 1, 3, pc, cr10, cr3, {5} @ │ │ │ │ + mcr2 1, 3, pc, cr14, cr3, {5} @ │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ - bl 0x1e9ca0 │ │ │ │ + bl 0x1e9cd8 │ │ │ │ addsmi r0, r6, #6144 @ 0x1800 │ │ │ │ adcsmi sp, r5, #3735552 @ 0x390000 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfeba9d80 │ │ │ │ + bl 0xfeba9db8 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x334a38 │ │ │ │ - blne 0x10a30ec │ │ │ │ + bl 0x334a70 │ │ │ │ + blne 0x10a3124 │ │ │ │ @ instruction: 0xf72d1b36 │ │ │ │ - bicslt lr, sp, r0, asr r8 │ │ │ │ + bicslt lr, sp, r4, lsr r8 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x149cec │ │ │ │ + blcc 0x149d24 │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea17174 │ │ │ │ - bl 0x323920 │ │ │ │ + bl 0xfea171ac │ │ │ │ + bl 0x323958 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f879 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -215876,19 +215890,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf643e7f4 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - ldc2l 1, cr15, [ip, #-648]! @ 0xfffffd78 │ │ │ │ + stc2 1, cr15, [r0, #648] @ 0x288 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf820f194 │ │ │ │ + @ instruction: 0xf824f194 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strhtcc pc, [ip], #-128 @ 0xffffff80 @ │ │ │ │ svcvs 0x00064680 │ │ │ │ biclt r4, fp, #145752064 @ 0x8b00000 │ │ │ │ @@ -215916,15 +215930,15 @@ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ stc2l 0, cr15, [r0], #136 @ 0x88 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a46003 │ │ │ │ adcsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ bicsle r4, r3, ip, lsl r6 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x35e098 │ │ │ │ + bleq 0x35e0d0 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ stc2l 0, cr15, [ip], {34} @ 0x22 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r8, #3 │ │ │ │ @ instruction: 0xf1ab2202 │ │ │ │ @@ -215938,15 +215952,15 @@ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x4684b570 │ │ │ │ stmdavs r4, {r8, sl, sp} │ │ │ │ - bne 0x156b258 │ │ │ │ + bne 0x156b290 │ │ │ │ andsmi r6, r8, r0, lsr #32 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ rscvs r6, r5, r1, lsr #1 │ │ │ │ @ instruction: 0xf003d005 │ │ │ │ stmdacs r4, {r2, r4} │ │ │ │ ldrmi sp, [r6], fp, lsr #32 │ │ │ │ @ instruction: 0x61204610 │ │ │ │ @@ -215989,20 +216003,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe91fa20 │ │ │ │ + blx 0xfea1fa58 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ - blne 0x19f752c │ │ │ │ + blne 0x19f7564 │ │ │ │ and r4, r1, r6, lsl #12 │ │ │ │ - blne 0xfe9f4408 │ │ │ │ + blne 0xfe9f4440 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ ldmle r7!, {r2, r4, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -216023,19 +216037,19 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ vqdmulh.s d31, d4, d4 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ stclpl 8, cr1, [fp], {200} @ 0xc8 │ │ │ │ mvnle r2, pc, ror fp │ │ │ │ @ instruction: 0xf1007843 │ │ │ │ - blcs 0x1226bac │ │ │ │ + blcs 0x1226be4 │ │ │ │ @ instruction: 0xf81ed1e2 │ │ │ │ - blcs 0x13f2fb4 │ │ │ │ + blcs 0x13f2fec │ │ │ │ @ instruction: 0xf89ed1de │ │ │ │ - blcs 0x126f3bc │ │ │ │ + blcs 0x126f3f4 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ bicsle r0, r7, r0, lsl #28 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -216048,93 +216062,93 @@ │ │ │ │ ldmdavs sp, {r1, r2, fp, sp, lr} │ │ │ │ and r4, r5, sp, lsl #8 │ │ │ │ streq lr, [r0], #-2980 @ 0xfffff45c │ │ │ │ andle r4, sp, r5, lsl #8 │ │ │ │ stcle 12, cr2, [r9, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1bf4630 │ │ │ │ - stmdacs r0, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf2 │ │ │ │ - stmdavs r3, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ba768 │ │ │ │ + blcs 0x20ba7a0 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x122a5d8 │ │ │ │ + blcs 0x122a610 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x13f3050 │ │ │ │ + blcs 0x13f3088 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0b9 │ │ │ │ - bmi 0x6380a8 │ │ │ │ + bmi 0x6380e0 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ andcs r9, r3, r1 │ │ │ │ addvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1c29307 │ │ │ │ - stmiblt r8!, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x32c4b8 │ │ │ │ - blls 0xebd524 │ │ │ │ + stmiblt r8!, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x32c4f0 │ │ │ │ + blls 0xebd55c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r0, asr #4 │ │ │ │ tstcs r0, r9, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andcs sl, r4, sl, lsl #18 │ │ │ │ - stc2 1, cr15, [r0, #764] @ 0x2fc │ │ │ │ - blle 0xff9ad4ec │ │ │ │ + stc2 1, cr15, [r4, #764] @ 0x2fc │ │ │ │ + blle 0xff9ad524 │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - stc2l 7, cr15, [ip, #-188]! @ 0xffffff44 │ │ │ │ + ldc2l 7, cr15, [r0, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf86af004 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vsra.s64 q9, , #64 │ │ │ │ + vaddw.s8 , q0, d25 │ │ │ │ @ instruction: 0xf7f7010e │ │ │ │ stmdage r8, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - cmppcc r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, r9, r3, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf9d8f7f7 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ strcc fp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x22c3da │ │ │ │ + blx 0x22c412 │ │ │ │ @ instruction: 0xf8d7f303 │ │ │ │ cdpls 0, 0, cr2, cr8, cr8, {6} │ │ │ │ - blvs 0xff64996c │ │ │ │ + blvs 0xff6499a4 │ │ │ │ andcs r3, r0, #1048576 @ 0x100000 │ │ │ │ cmneq r6, r3, lsl #10 │ │ │ │ streq pc, [r3, #-37] @ 0xffffffdb │ │ │ │ sbceq pc, r4, r6, lsl r1 @ │ │ │ │ ldreq pc, [r4, #-261] @ 0xfffffefb │ │ │ │ stmdaeq r0, {r1, r6, r8, ip, sp, lr, pc} │ │ │ │ stmdals fp, {r0, r2, r3, r5, fp, ip} │ │ │ │ @@ -216146,58 +216160,58 @@ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf1b1bf08 │ │ │ │ vminnm.f32 , , │ │ │ │ movwls r0, #8971 @ 0x230b │ │ │ │ andle r4, r8, sl, lsl r6 │ │ │ │ ldmne fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ - bl 0x1cf3ff8 │ │ │ │ + bl 0x1cf4030 │ │ │ │ @ instruction: 0xf0c00c0c │ │ │ │ @ instruction: 0xf13881d3 │ │ │ │ @ instruction: 0xf646f901 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d17, d12, #64 │ │ │ │ strmi r0, [r3], lr, lsr #2 │ │ │ │ - blx 0xffc1fa9a │ │ │ │ + blx 0xffc1fad2 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf13d0428 │ │ │ │ pkhbtmi pc, r1, r9, lsl #25 @ │ │ │ │ - @ instruction: 0xf91af1bb │ │ │ │ + @ instruction: 0xf91ef1bb │ │ │ │ strmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf6464652 │ │ │ │ - vshr.s64 d17, d4, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf150002e │ │ │ │ strmi pc, [r3], -fp, lsl #27 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ stc2l 1, cr15, [r6, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf1494650 │ │ │ │ @ instruction: 0xf1bbfd43 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1374658 │ │ │ │ @ instruction: 0xf44fff59 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ strbmi r2, [r8], -r1, asr #2 │ │ │ │ - stc2 1, cr15, [r6, #760]! @ 0x2f8 │ │ │ │ + stc2 1, cr15, [sl, #760]! @ 0x2f8 │ │ │ │ strbmi r9, [r8], -r7 │ │ │ │ ldc2 1, cr15, [r2, #-292]! @ 0xfffffedc │ │ │ │ - blcs 0x10a224 │ │ │ │ + blcs 0x10a25c │ │ │ │ cmnphi r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r8], -sp │ │ │ │ - blne 0xfec30ee4 │ │ │ │ - beq 0x11f754 │ │ │ │ + blne 0xfec30f1c │ │ │ │ + beq 0x11f78c │ │ │ │ @ instruction: 0xf1494648 │ │ │ │ @ instruction: 0xf646fcdd │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 d17, d4, #64 │ │ │ │ strmi r0, [r3], lr, lsr #6 │ │ │ │ vcgt.s8 d22, d19, d6 │ │ │ │ - vmla.f d18, d0, d1[1] │ │ │ │ + vbic.i32 q9, #13 @ 0x0000000d │ │ │ │ strbvs r0, [r5], #-270 @ 0xfffffef2 │ │ │ │ vtst.8 d22, d4, d8 │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ - blls 0x2e4c94 │ │ │ │ + blls 0x2e4ccc │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ movwcc sl, #6158 @ 0x180e │ │ │ │ eorge pc, r4, fp, asr #17 │ │ │ │ eorcc pc, ip, fp, lsr #17 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ teqcs r4, #20 │ │ │ │ andscc pc, ip, fp, asr #17 │ │ │ │ @@ -216209,93 +216223,93 @@ │ │ │ │ teqcs r4, #16 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ eorcc pc, r8, fp, asr #17 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ andcc pc, r4, fp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - stmiane r8!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiane r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ subls pc, r0, sp, asr #17 │ │ │ │ eorsge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf916f7f7 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8989b0e │ │ │ │ - blvs 0xff5876bc │ │ │ │ + blvs 0xff5876f4 │ │ │ │ streq pc, [ip], -r3, lsl #2 │ │ │ │ andcc r6, r3, #90 @ 0x5a │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @ instruction: 0xf88360d8 │ │ │ │ @ instruction: 0xf1029010 │ │ │ │ andcs r0, r5, #8, 2 │ │ │ │ andcs r6, r6, #26 │ │ │ │ @ instruction: 0xf8d7609a │ │ │ │ @ instruction: 0xf10320c8 │ │ │ │ tstls r4, r4, lsl r0 │ │ │ │ movwls r1, #22643 @ 0x5873 │ │ │ │ stmdavs fp!, {r0, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r6, [r9], #-3026 @ 0xfffff42e │ │ │ │ - stcl 7, cr15, [sl, #-176] @ 0xffffff50 │ │ │ │ + stc 7, cr15, [lr, #-176]! @ 0xffffff50 │ │ │ │ stmdbls r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d82205 │ │ │ │ rsbspl r0, r2, r0 │ │ │ │ @ instruction: 0xf883227c │ │ │ │ @ instruction: 0xf10d9010 │ │ │ │ sbcsvs r0, r8, r8, asr #18 │ │ │ │ subsvs r2, sl, r3, lsl #2 │ │ │ │ addsvs r4, r9, r8, asr #12 │ │ │ │ @ instruction: 0xf1034651 │ │ │ │ @ instruction: 0x96040614 │ │ │ │ - mcr 1, 3, pc, cr0, cr2, {5} @ │ │ │ │ - @ instruction: 0xf8aef1bb │ │ │ │ + mcr 1, 3, pc, cr4, cr2, {5} @ │ │ │ │ + @ instruction: 0xf8b2f1bb │ │ │ │ subseq pc, r0, sp, lsr #17 │ │ │ │ - @ instruction: 0xf83af1bb │ │ │ │ + @ instruction: 0xf83ef1bb │ │ │ │ subseq pc, r2, sp, lsr #17 │ │ │ │ - @ instruction: 0xf866f1bb │ │ │ │ + @ instruction: 0xf86af1bb │ │ │ │ @ instruction: 0xf1bb9015 │ │ │ │ - andsls pc, r6, fp, ror #16 │ │ │ │ - @ instruction: 0xf858f1bb │ │ │ │ + andsls pc, r6, pc, ror #16 │ │ │ │ + @ instruction: 0xf85cf1bb │ │ │ │ @ instruction: 0x46509017 │ │ │ │ - @ instruction: 0xf88cf1bb │ │ │ │ + @ instruction: 0xf890f1bb │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ andsls r6, r8, r9, lsr #16 │ │ │ │ ldmib r2, {r0, r2, r3, r4, fp, sp, pc}^ │ │ │ │ - bl 0xfea78fac │ │ │ │ + bl 0xfea78fe4 │ │ │ │ strtmi r0, [r9], #-2565 @ 0xfffff5fb │ │ │ │ svceq 0x0050f1ba │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @ instruction: 0x46520a50 │ │ │ │ - stc 7, cr15, [lr, #-176] @ 0xffffff50 │ │ │ │ - blls 0x23421c │ │ │ │ + ldcl 7, cr15, [r2], #176 @ 0xb0 │ │ │ │ + blls 0x234254 │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, r3, ror r1 │ │ │ │ strmi sp, [sl], -r9 │ │ │ │ svcpl 0x0001f811 │ │ │ │ andvc fp, r8, r5, lsl #18 │ │ │ │ - bl 0xfe972024 │ │ │ │ + bl 0xfe97205c │ │ │ │ ldrmi r0, [r2, #521] @ 0x209 │ │ │ │ @ instruction: 0xf8d7d8f5 │ │ │ │ movwls r2, #20684 @ 0x50cc │ │ │ │ strteq pc, [r8], #-2258 @ 0xfffff72e │ │ │ │ - blx 0xfec9fc86 │ │ │ │ + blx 0xfec9fcbe │ │ │ │ @ instruction: 0x46012210 │ │ │ │ ldmdage r9, {r0, r2, r9, sl, lr} │ │ │ │ - ldc2l 1, cr15, [r8], #-716 @ 0xfffffd34 │ │ │ │ + ldc2l 1, cr15, [ip], #-716 @ 0xfffffd34 │ │ │ │ @ instruction: 0xf1494628 │ │ │ │ stmdals r4, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4649227c │ │ │ │ - stcl 7, cr15, [r8], #176 @ 0xb0 │ │ │ │ + stcl 7, cr15, [ip], {44} @ 0x2c │ │ │ │ ldmdavs lr, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmlacs.f64 d9, d0, d5 │ │ │ │ addhi pc, r7, r0 │ │ │ │ - bpl 0x320e4c │ │ │ │ + bpl 0x320e84 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [ip, #259] @ 0x103 │ │ │ │ - beq 0x51fe70 │ │ │ │ + beq 0x51fea8 │ │ │ │ ldrmi r4, [r2, #1731]! @ 0x6c3 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ mulcs r4, fp, r8 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ orrseq pc, r4, #79 @ 0x4f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8ddbf0c │ │ │ │ @@ -216306,25 +216320,25 @@ │ │ │ │ @ instruction: 0xf04f712a │ │ │ │ @ instruction: 0xf8450205 │ │ │ │ @ instruction: 0xf04f2c0c │ │ │ │ @ instruction: 0xf8450201 │ │ │ │ @ instruction: 0xf04f2c04 │ │ │ │ svclt 0x00080290 │ │ │ │ vst3.32 {d15[0],d16[0],d17[0]}, [r8] │ │ │ │ - stcl 1, cr15, [r0, #712]! @ 0x2c8 │ │ │ │ + stcl 1, cr15, [r4, #712]! @ 0x2c8 │ │ │ │ addscs pc, r0, #14024704 @ 0xd60000 │ │ │ │ subsmi pc, r4, sp, lsr #17 │ │ │ │ strpl pc, [r0], #-1286 @ 0xfffffafa │ │ │ │ subhi pc, r8, sp, asr #17 │ │ │ │ andsls r6, r8, #1179648 @ 0x120000 │ │ │ │ - @ instruction: 0xffecf1ba │ │ │ │ + @ instruction: 0xfff0f1ba │ │ │ │ @ instruction: 0xf1ba9019 │ │ │ │ - @ instruction: 0x901affd9 │ │ │ │ + @ instruction: 0x901affdd │ │ │ │ @ instruction: 0xf1bb2000 │ │ │ │ - @ instruction: 0xf8d4f80d │ │ │ │ + @ instruction: 0xf8d4f811 │ │ │ │ eorls r2, r5, #20, 4 @ 0x40000001 │ │ │ │ andscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49226 │ │ │ │ eorls r2, r7, #28, 4 @ 0xc0000001 │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49228 │ │ │ │ eorls r2, r9, #36, 4 @ 0x40000002 │ │ │ │ @@ -216343,74 +216357,74 @@ │ │ │ │ subcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf506901b │ │ │ │ eorsls r5, r2, #8 │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ eorls r2, r4, #16, 4 │ │ │ │ subcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf76b9233 │ │ │ │ - @ instruction: 0xf8d4f89d │ │ │ │ + @ instruction: 0xf8d4f881 │ │ │ │ @ instruction: 0x46492210 │ │ │ │ @ instruction: 0x46389034 │ │ │ │ addscs r9, r4, #1342177283 @ 0x50000003 │ │ │ │ - stcl 7, cr15, [r2], #-176 @ 0xffffff50 │ │ │ │ + mcrr 7, 2, pc, r6, cr12 @ │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ cdpcs 5, 0, cr3, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf8ddd183 │ │ │ │ cdpls 0, 0, cr11, cr7, cr12, {0} │ │ │ │ stcls 6, cr4, [r2], {93} @ 0x5d │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0x9f48e8 │ │ │ │ + bne 0x9f4920 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1be4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf3 │ │ │ │ - stmdavs r3, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ @ instruction: 0xf186fbb9 │ │ │ │ - stmdavs r4, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf72ffe7d │ │ │ │ - stmdals r7, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r7, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf1bcadd4 │ │ │ │ - ldrb pc, [r0, #3437] @ 0xd6d @ │ │ │ │ + ldrb pc, [r0, #3441] @ 0xd71 @ │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ stmdage r7, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - biccc pc, r1, r3, asr #4 │ │ │ │ + mvnscc pc, r3, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffd2f7f6 │ │ │ │ @ instruction: 0xf1864604 │ │ │ │ - stccs 12, cr15, [r0], {87} @ 0x57 │ │ │ │ + stccs 12, cr15, [r0], {91} @ 0x5b │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ - mcrr2 1, 8, pc, ip, cr6 @ │ │ │ │ + mrrc2 1, 8, pc, r0, cr6 @ │ │ │ │ @ instruction: 0xf1c3e7f5 │ │ │ │ - svclt 0x0000ff83 │ │ │ │ + svclt 0x0000ff87 │ │ │ │ @ instruction: 0xf5a06d80 │ │ │ │ - blx 0xfeceb954 │ │ │ │ + blx 0xfeceb98c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ab64 │ │ │ │ + bl 0xfec3ab9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - teqppl r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf02b012d │ │ │ │ @ instruction: 0xf500f8a1 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf8535140 │ │ │ │ @ instruction: 0xf4022c08 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -216470,29 +216484,29 @@ │ │ │ │ strb r4, [r0, r0, asr #7] │ │ │ │ andvs pc, r3, r2, asr #7 │ │ │ │ svclt 0x00942802 │ │ │ │ andcs r2, r1, r0 │ │ │ │ @ instruction: 0xf412e7c9 │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - strdeq ip, [r2], r8 │ │ │ │ + addeq ip, r2, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3acac │ │ │ │ + bl 0xfec3ace4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - teqppl r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500fffd │ │ │ │ @ instruction: 0xf8d25240 │ │ │ │ @ instruction: 0xf0133544 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -216513,42 +216527,42 @@ │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - @ instruction: 0x0082c3b0 │ │ │ │ + addeq ip, r2, r8, ror r3 │ │ │ │ svclt 0x009f281b │ │ │ │ - teqppl r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + cmpppl r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - teqppl r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + cmpppl r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ vqadd.s8 d27, d20, d5 │ │ │ │ vmul.f d23, d0, d0[4] │ │ │ │ - blmi 0xff4661f8 │ │ │ │ + blmi 0xff466230 │ │ │ │ pkhbtmi r4, sl, r4, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ @ instruction: 0xf1bf0300 │ │ │ │ - @ instruction: 0xf8d9fe55 │ │ │ │ - b 0x14bbbbc │ │ │ │ + @ instruction: 0xf8d9fe59 │ │ │ │ + b 0x14bbbf4 │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00182e00 │ │ │ │ svclt 0x003442a6 │ │ │ │ andcs r2, r0, r1 │ │ │ │ bicshi pc, r8, r0, asr #1 │ │ │ │ @@ -216557,106 +216571,106 @@ │ │ │ │ svccs 0x0000781f │ │ │ │ vqadd.s8 , q2, q12 │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, sl}^ │ │ │ │ stmib sp, {r2, r3}^ │ │ │ │ stmib sp, {r1, r2, r3}^ │ │ │ │ andsls r0, r2, r0, lsl r0 │ │ │ │ - @ instruction: 0xf9fef1c0 │ │ │ │ + blx 0x1a0338 │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x11a021e │ │ │ │ + blx 0x11a0256 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee8433c │ │ │ │ + blx 0xfee84374 │ │ │ │ strtmi pc, [r2], -r6, lsl #7 │ │ │ │ stmdage ip, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ vnmls.f64 d4, d29, d25 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ - vbic.i32 d21, #134217728 @ 0x08000000 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-1843 @ 0xfffff8cd │ │ │ │ vtst.8 d22, d13, d11 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ ldmpl r0, {r0, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - sbcseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xff3cf02a │ │ │ │ subpl pc, pc, r0, lsl #10 │ │ │ │ stcvs 8, cr15, [r8], {80} @ 0x50 │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1bf80d6 │ │ │ │ - submi pc, r4, #15552 @ 0x3cc0 │ │ │ │ + submi pc, r4, #15808 @ 0x3dc0 │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0xe3e44 │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0xe3e7c │ │ │ │ @ instruction: 0xf0247b94 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x1ebc90 │ │ │ │ + bl 0x1ebcc8 │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x19f2e4 │ │ │ │ - @ instruction: 0xf91cf1c0 │ │ │ │ + blvc 0x19f31c │ │ │ │ + @ instruction: 0xf920f1c0 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strmi r8, [r1, #401] @ 0x191 │ │ │ │ addshi pc, sp, r0 │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + cmppcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ rsccc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff9a0236 │ │ │ │ + blx 0xff9a026e │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x97127710 │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ ldrtmi fp, [r8], -r0, ror #2 │ │ │ │ - @ instruction: 0xf980f1c0 │ │ │ │ + @ instruction: 0xf984f1c0 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdvs pc, [r0], -r9 │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf51680e1 │ │ │ │ @ instruction: 0x960d4f71 │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c0930a │ │ │ │ - blls 0x3840fc │ │ │ │ - beq 0x120458 │ │ │ │ + blls 0x384134 │ │ │ │ + beq 0x120490 │ │ │ │ @ instruction: 0xf0799312 │ │ │ │ strmi pc, [r6], -r5, lsr #16 │ │ │ │ @ instruction: 0xf1c02000 │ │ │ │ - @ instruction: 0xf108f95b │ │ │ │ + @ instruction: 0xf108f95f │ │ │ │ strdls r3, [r6], -pc @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, ip, ror #1 │ │ │ │ @ instruction: 0xf1492700 │ │ │ │ stmdbls r6, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbsmi pc, pc, #111 @ 0x6f │ │ │ │ stmne sl, {r0, r8, sp, lr} │ │ │ │ ldrtmi r6, [r1], -r7, asr #2 │ │ │ │ - bl 0x12bc374 │ │ │ │ + bl 0x12bc3ac │ │ │ │ bicvs r0, r2, r7, lsl #4 │ │ │ │ @ instruction: 0xff54f077 │ │ │ │ @ instruction: 0xf44f9b0a │ │ │ │ ldrbmi r1, [ip], -r0, lsl #3 │ │ │ │ rsbsvc pc, ip, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @@ -216670,41 +216684,41 @@ │ │ │ │ stccc 8, cr15, [r8], {90} @ 0x5a │ │ │ │ stmdaeq r3, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], {90} @ 0x5a │ │ │ │ ldrmi r4, [r8, #1099] @ 0x44b │ │ │ │ stmib sp, {r0, r3, r4, r6, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0x111ffa4 │ │ │ │ + blx 0x111ffdc │ │ │ │ cmnle pc, r0, lsl #16 │ │ │ │ - beq 0x320474 │ │ │ │ + beq 0x3204ac │ │ │ │ mvnle r4, sl, lsr #11 │ │ │ │ - bls 0x275704 │ │ │ │ + bls 0x27573c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf0794630 │ │ │ │ vtst.8 , q10, │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ mlavs ip, r5, r5, r0 │ │ │ │ stmdavs fp!, {r1, r2, r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r5, lsl #4 │ │ │ │ cmnpmi r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ stccs 8, cr15, [r4], {67} @ 0x43 │ │ │ │ @ instruction: 0xf1c02201 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, fp, r0, asr #32 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ @ instruction: 0x4321220d │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ stmdavs ip!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xda043c │ │ │ │ + blx 0xda0474 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ vqadd.s8 q12, q15, q6 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svcmi 0x0080f413 │ │ │ │ @ instruction: 0xf0404b26 │ │ │ │ ldmdavs sl, {r1, r2, r7, pc} │ │ │ │ @@ -216712,51 +216726,51 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x347e2c │ │ │ │ - bl 0xfe9bdedc │ │ │ │ - bcs 0xe4694 │ │ │ │ - bl 0x758128 │ │ │ │ + blls 0x347e64 │ │ │ │ + bl 0xfe9bdf14 │ │ │ │ + bcs 0xe46cc │ │ │ │ + bl 0x758160 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0794630 │ │ │ │ strcs pc, [r0], #-2223 @ 0xfffff751 │ │ │ │ - ldrbtcs pc, [r8], r6, asr #12 @ │ │ │ │ + ldrcc pc, [r0], -r6, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strcs r4, [r8, -r0, lsr #13] │ │ │ │ @ instruction: 0xf646990b │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ @ instruction: 0xf8cdfa09 │ │ │ │ tstcs r8, ip │ │ │ │ ldrtmi r9, [r0], -r0, lsl #14 │ │ │ │ strcc r3, [r8, #-1025] @ 0xfffffbff │ │ │ │ stccc 8, cr15, [r4], {85} @ 0x55 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf81ef06f │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, sp, ror #3 │ │ │ │ - @ instruction: 0xf972f193 │ │ │ │ + @ instruction: 0xf976f193 │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7cf │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq ip, r2, r6, lsr #4 │ │ │ │ + addeq ip, r2, lr, ror #3 │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1ba930d │ │ │ │ andsle r0, r2, r0, lsl #30 │ │ │ │ strge lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ @ instruction: 0xf1bf930a │ │ │ │ - bl 0x4631c4 │ │ │ │ + bl 0x46320c │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #9997 @ 0x270d │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -216774,55 +216788,55 @@ │ │ │ │ @ instruction: 0xf816f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r1, lsr #2 │ │ │ │ @ instruction: 0xf646460b │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ andslt r0, r5, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf646990b │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ mulcs r1, r7, r9 │ │ │ │ - @ instruction: 0xf912f193 │ │ │ │ + @ instruction: 0xf916f193 │ │ │ │ strtmi r9, [r2], -fp, lsl #18 │ │ │ │ strls r2, [r0], -r0, lsl #6 │ │ │ │ - adcsne pc, r0, r6, asr #12 │ │ │ │ + sbcne pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98af06f │ │ │ │ @ instruction: 0xf1932001 │ │ │ │ - @ instruction: 0xf1c3f905 │ │ │ │ - @ instruction: 0xf643fc55 │ │ │ │ + @ instruction: 0xf1c3f909 │ │ │ │ + @ instruction: 0xf643fc59 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf8cd0095 │ │ │ │ ldrtmi r8, [r3], -r0 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0xfe1206d0 │ │ │ │ + blx 0xfe220708 │ │ │ │ @ instruction: 0xf1932001 │ │ │ │ - @ instruction: 0xf646f8f1 │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + @ instruction: 0xf646f8f5 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf72c002e │ │ │ │ - andcs pc, r1, pc, ror #27 │ │ │ │ - @ instruction: 0xf8e8f193 │ │ │ │ - andcc pc, ip, r6, asr #12 │ │ │ │ + ldrdcs pc, [r1], -r3 │ │ │ │ + @ instruction: 0xf8ecf193 │ │ │ │ + eorcc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 7, cr15, [r6, #176]! @ 0xb0 │ │ │ │ + stc2l 7, cr15, [sl, #176] @ 0xb0 │ │ │ │ @ instruction: 0xf646e76b │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x1640b4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x1640ec │ │ │ │ rsccc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [r0], {142} @ 0x8e │ │ │ │ - eorseq sp, r3, r0, ror #11 │ │ │ │ + stc2 1, cr15, [r4], {142} @ 0x8e │ │ │ │ + ldrshteq sp, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461cb091 │ │ │ │ strmi r4, [r5], -r6, lsr #23 │ │ │ │ mcrge 6, 0, r4, cr14, cr2, {4} │ │ │ │ @@ -216836,51 +216850,51 @@ │ │ │ │ @ instruction: 0xf8cd9f1a │ │ │ │ @ instruction: 0xf0028038 │ │ │ │ @ instruction: 0xb1a8fa5b │ │ │ │ vadd.i8 d22, d4, d18 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf646d01a │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe5b5930 │ │ │ │ + blmi 0xfe5b5968 │ │ │ │ addsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ stc2l 0, cr15, [r4, #-440]! @ 0xfffffe48 │ │ │ │ strtmi r9, [sl], -lr, lsl #16 │ │ │ │ - bicsvs pc, ip, r9, asr #4 │ │ │ │ + mvnsvs pc, r9, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 1, cr15, cr12, cr14, {3} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf88ef193 │ │ │ │ + @ instruction: 0xf892f193 │ │ │ │ vadd.i8 d24, d16, d18 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf894d1df │ │ │ │ @ instruction: 0xf1b99006 │ │ │ │ bicsle r0, sl, r1, lsl #30 │ │ │ │ - blcs 0xb06a34 │ │ │ │ - blmi 0xfe2180e8 │ │ │ │ + blcs 0xb06a6c │ │ │ │ + blmi 0xfe218120 │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ ldc2 0, cr15, [ip, #-440]! @ 0xfffffe48 │ │ │ │ - bvs 0xfe99e024 │ │ │ │ + bvs 0xfe99e05c │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - bhi 0x9d887c │ │ │ │ + bhi 0x9d88b4 │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r4!, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrbmi r9, [fp], -r0, lsl #12 │ │ │ │ stchi 6, cr4, [r2, #260]! @ 0x104 │ │ │ │ cmpeq r2, r0, ror #19 │ │ │ │ - blx 0x20a00f8 │ │ │ │ + blx 0x20a0130 │ │ │ │ stmdacs r0, {r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf8aad0c0 │ │ │ │ @ instruction: 0xf8ca806c │ │ │ │ @ instruction: 0xf0038074 │ │ │ │ @ instruction: 0xf88afa67 │ │ │ │ stchi 0, cr9, [r2, #368]! @ 0x170 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @@ -216909,146 +216923,146 @@ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ mvnle r2, r1, lsl #22 │ │ │ │ strhtne pc, [ip], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ @ instruction: 0xf8aa3101 │ │ │ │ stmdbls r7, {r2, r3, r5, r6, ip} │ │ │ │ - blcc 0x1351d0 │ │ │ │ + blcc 0x135208 │ │ │ │ addsmi r4, r5, #10 │ │ │ │ ldrmi fp, [r5], -r8, lsr #30 │ │ │ │ svclt 0x0038429f │ │ │ │ @ instruction: 0xf8d8461f │ │ │ │ stchi 0, cr3, [r2, #112]! @ 0x70 │ │ │ │ - bleq 0x1deac8 │ │ │ │ - blls 0x29e110 │ │ │ │ + bleq 0x1deb00 │ │ │ │ + blls 0x29e148 │ │ │ │ sbcsle r2, r9, r0, lsl #22 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ movthi pc, #41024 @ 0xa040 @ │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ ldrdeq pc, [r4], -r8 │ │ │ │ strls r9, [r0], -r8, lsl #22 │ │ │ │ - blx 0x7201c4 │ │ │ │ + blx 0x7201fc │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ teqphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf8124402 │ │ │ │ stmdacs r0, {r0, sl, fp} │ │ │ │ tstphi sp, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ andsvs r9, r3, r6, lsl #20 │ │ │ │ @ instruction: 0xff46f148 │ │ │ │ ldr r8, [fp, r2, lsr #27]! │ │ │ │ strls r4, [r5, #-1752] @ 0xfffff928 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ - bl 0x1989e08 │ │ │ │ + bl 0x1989e40 │ │ │ │ svcls 0x00060202 │ │ │ │ strlt lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ tstlt sl, r0, lsr #6 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f828b │ │ │ │ @ instruction: 0xf1c34200 │ │ │ │ - blcc 0x92629c │ │ │ │ + blcc 0x9262d4 │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subsle r2, r0, r0, lsl #30 │ │ │ │ - blcs 0x186ab8 │ │ │ │ + blcs 0x186af0 │ │ │ │ stmdbls r7, {r3, r6, ip, lr, pc} │ │ │ │ - blls 0x235ad4 │ │ │ │ + blls 0x235b0c │ │ │ │ smlabtcs r0, pc, sl, r1 @ │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf245fca5 │ │ │ │ vsubw.s8 , q8, d24 │ │ │ │ - bls 0x22509c │ │ │ │ - bl 0x17e2b8 │ │ │ │ + bls 0x2250d4 │ │ │ │ + bl 0x17e2f0 │ │ │ │ @ instruction: 0xf1b80903 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - bhi 0x944c08 │ │ │ │ + bhi 0x944c40 │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ @ instruction: 0xf04f9200 │ │ │ │ andcs r0, r0, #0, 16 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc2 0, cr15, [r2], {3} │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf185d163 │ │ │ │ - @ instruction: 0xf646ffa5 │ │ │ │ - vqdmlal.s q10, d0, d0[5] │ │ │ │ + @ instruction: 0xf646ffa9 │ │ │ │ + vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + cmppcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x1b8e04 │ │ │ │ + blmi 0x1b8e3c │ │ │ │ ldc2l 0, cr15, [r4], #-440 @ 0xfffffe48 │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, ip, lsl #12 │ │ │ │ strtmi r9, [r8], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff9905 │ │ │ │ @ instruction: 0xf8ddfc5f │ │ │ │ - bls 0x2c8320 │ │ │ │ + bls 0x2c8358 │ │ │ │ stmdbls r5, {r0, r1, r5, r9, fp, pc} │ │ │ │ - blcs 0x170adc │ │ │ │ + blcs 0x170b14 │ │ │ │ streq lr, [r1, -r2, lsr #23] │ │ │ │ andshi pc, r8, #0 │ │ │ │ - blx 0xff0a09e0 │ │ │ │ + blx 0xff1a0a18 │ │ │ │ vrshl.s8 d20, d0, d16 │ │ │ │ - ldc 2, cr8, [pc, #400] @ 0xe447c │ │ │ │ + ldc 2, cr8, [pc, #400] @ 0xe44b4 │ │ │ │ strbmi r7, [r8], -r0, asr #23 │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andeq lr, r7, #9216 @ 0x2400 │ │ │ │ ldrmi r9, [r1], -r0, lsl #6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 2, cr2, [sp] │ │ │ │ tstls r6, r2, lsl #22 │ │ │ │ ldc2 0, cr15, [lr], #-12 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ - bls 0x298604 │ │ │ │ + bls 0x29863c │ │ │ │ mulsle ip, r7, r2 │ │ │ │ @ instruction: 0xf1c84481 │ │ │ │ - b 0x326324 │ │ │ │ + b 0x32635c │ │ │ │ @ instruction: 0xf6070808 │ │ │ │ @ instruction: 0xf60279ff │ │ │ │ strbmi r7, [r1], #2047 @ 0x7ff │ │ │ │ vst3.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf6cf4370 │ │ │ │ strbmi r7, [r0, #-1023] @ 0xfffffc01 │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, -r7, lsl #20] │ │ │ │ - bl 0xfeb18354 │ │ │ │ + bl 0xfeb1838c │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ ldrmi pc, [r9, #2263]! @ 0x8d7 │ │ │ │ cmpphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bls 0x235c64 │ │ │ │ + bls 0x235c9c │ │ │ │ andls r1, r6, #630784 @ 0x9a000 │ │ │ │ - bcs 0x1142ae8 │ │ │ │ + bcs 0x1142b20 │ │ │ │ mvnhi pc, r0 │ │ │ │ vst2.8 {d25-d26}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ @ instruction: 0xf8ca7cff │ │ │ │ @ instruction: 0xf8ca3004 │ │ │ │ strcs r0, [r0, -r0] │ │ │ │ andeq lr, ip, sl, asr #19 │ │ │ │ stmibvs r1!, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ rscsvc pc, pc, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf8ca4401 │ │ │ │ strmi r1, [r2], #-44 @ 0xffffffd4 │ │ │ │ - b 0x17eb14 │ │ │ │ + b 0x17eb4c │ │ │ │ @ instruction: 0xf8ca020c │ │ │ │ strmi r7, [fp], #-16 │ │ │ │ andscs pc, ip, sl, asr #17 │ │ │ │ andcc pc, r8, sl, asr #17 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andsvc pc, r8, sl, asr #17 │ │ │ │ andcc pc, ip, sl, asr #17 │ │ │ │ @@ -217068,27 +217082,27 @@ │ │ │ │ mvnsle r2, r1, lsl #22 │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ ldrdmi pc, [r8], -r9 │ │ │ │ vqshl.u64 d16, d9, #3 │ │ │ │ @ instruction: 0xf0030580 │ │ │ │ svclt 0x00480301 │ │ │ │ streq pc, [r2, #-69] @ 0xffffffbb │ │ │ │ - b 0x124a814 │ │ │ │ - blls 0x265a10 │ │ │ │ + b 0x124a84c │ │ │ │ + blls 0x265a48 │ │ │ │ stmibvs r9, {r2, r3, r4, sl, lr}^ │ │ │ │ andcc lr, r4, #3555328 @ 0x364000 │ │ │ │ stmdaeq r2, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ - bleq 0x21f024 │ │ │ │ + bleq 0x21f05c │ │ │ │ stmdale r8, {r1, r3, r7, r9, lr} │ │ │ │ addmi r1, r1, #152, 16 @ 0x980000 │ │ │ │ - bne 0xfe9d4120 │ │ │ │ + bne 0xfe9d4158 │ │ │ │ @ instruction: 0xf8ca185b │ │ │ │ @ instruction: 0xf8d93008 │ │ │ │ - blcs 0xf0470 │ │ │ │ + blcs 0xf04a8 │ │ │ │ strbmi sp, [r3, #340] @ 0x154 │ │ │ │ @ instruction: 0x0768d31e │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #12 │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-12] │ │ │ │ @@ -217096,117 +217110,117 @@ │ │ │ │ @ instruction: 0x07a9b010 │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #20 │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-20] @ 0xffffffec │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ - blls 0x2504d0 │ │ │ │ + blls 0x250508 │ │ │ │ @ instruction: 0xe7ad8d9a │ │ │ │ @ instruction: 0xf6089a07 │ │ │ │ - b 0x302878 │ │ │ │ + b 0x3028b0 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ mvnsvc pc, #11534336 @ 0xb00000 │ │ │ │ stmdaeq r2, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ teqle sl, #817889280 @ 0x30c00000 │ │ │ │ strbmi r9, [r3, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xed9fd9d1 │ │ │ │ - bl 0xfe9c31f0 │ │ │ │ + bl 0xfe9c3228 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blvc 0x19fadc │ │ │ │ + blvc 0x19fb14 │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, pc, ror #22 │ │ │ │ @ instruction: 0xf185d1c1 │ │ │ │ - @ instruction: 0xf646fe93 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf646fe97 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + cmppcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ vst1.8 {d25-d28}, [pc], r0 │ │ │ │ - blmi 0x12fcd34 │ │ │ │ + blmi 0x12fcd6c │ │ │ │ @ instruction: 0xf06e9d0b │ │ │ │ strb pc, [sp, #2913] @ 0xb61 @ │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ stmdals r7, {r0, r3, r8, fp, ip, pc} │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - bne 0x1564918 │ │ │ │ + bne 0x1564950 │ │ │ │ ldrmi r4, [r9], #-32 @ 0xffffffe0 │ │ │ │ tstcs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf002462a │ │ │ │ andcc pc, r1, fp, lsr #17 │ │ │ │ stcls 1, cr13, [fp, #-612] @ 0xfffffd9c │ │ │ │ ldrbmi lr, [r8], -r5, asr #13 │ │ │ │ - blx 0xfe9224e0 │ │ │ │ + blx 0xfe922518 │ │ │ │ svclt 0x00080742 │ │ │ │ stmpl r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf010d0bc │ │ │ │ movwls r0, #54018 @ 0xd302 │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0459b07 │ │ │ │ vst1.8 {d16-d19}, [pc], r2 │ │ │ │ - b 0x3b8b28 │ │ │ │ + b 0x3b8b60 │ │ │ │ movwls r0, #49923 @ 0xc303 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ @ instruction: 0x3001f8b7 │ │ │ │ mrshi pc, (UNDEF: 75) @ │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ andeq lr, fp, #168, 22 @ 0x2a000 │ │ │ │ @ instruction: 0xf1b14458 │ │ │ │ - stmdals ip, {r2, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdals ip, {r3, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ andcc pc, r1, r3, lsr #17 │ │ │ │ @ instruction: 0xf185d196 │ │ │ │ - @ instruction: 0xf646fe3d │ │ │ │ - vsubw.s8 q10, q0, d24 │ │ │ │ + @ instruction: 0xf646fe41 │ │ │ │ + vqdmlal.s q10, d0, d0[0] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + cmppcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x828f54 │ │ │ │ + blmi 0x828f8c │ │ │ │ @ instruction: 0xf06e9d0b │ │ │ │ ldrb pc, [r7, #-2827]! @ 0xfffff4f5 @ │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ ldrdlt pc, [r4], -sp @ │ │ │ │ ldmdblt fp, {r0, r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ movwcc lr, #22986 @ 0x59ca │ │ │ │ @ instruction: 0xf9e2f073 │ │ │ │ @ instruction: 0xf003bb60 │ │ │ │ @ instruction: 0xf8dbf82b │ │ │ │ @ instruction: 0xf1bb0008 │ │ │ │ - stmdals sl, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals sl, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 1, cr15, [sl, #-288] @ 0xfffffee0 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrhi CPSR_xc, r0, asr #32 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0xfeac859c │ │ │ │ + bl 0xfeac85d4 │ │ │ │ strbmi r0, [r8], -r9, lsl #2 │ │ │ │ @ instruction: 0xff8cf003 │ │ │ │ ldrt r4, [r6], r3, asr #12 │ │ │ │ ldr r2, [r0], -r0, asr #6 │ │ │ │ ... │ │ │ │ - eorseq sp, r3, r4, lsl #12 │ │ │ │ + eorseq sp, r3, ip, lsl r6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ eorcs r8, r8, #592 @ 0x250 │ │ │ │ strcs r6, [r0], #-2592 @ 0xfffff5e0 │ │ │ │ @ instruction: 0x4621465b │ │ │ │ - blx 0x24960e │ │ │ │ + blx 0x249646 │ │ │ │ @ instruction: 0xf001f202 │ │ │ │ strmi pc, [r6], -sp, ror #31 │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ rsble r2, pc, r0, lsl #26 │ │ │ │ strmi r4, [r4], -r3, lsr #12 │ │ │ │ movwcc lr, #4099 @ 0x1003 │ │ │ │ addsmi r3, sp, #40, 8 @ 0x28000000 │ │ │ │ @@ -217216,50 +217230,50 @@ │ │ │ │ strvs pc, [r5, #-2819] @ 0xfffff4fd │ │ │ │ ldrtmi r6, [r8], -pc, ror #18 │ │ │ │ stc2 1, cr15, [r0, #-288]! @ 0xfffffee0 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ adcshi pc, r8, r0 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r6, [fp], -sl, lsr #18 │ │ │ │ - blvc 0x11ed88 │ │ │ │ + blvc 0x11edc0 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xff52f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r1, r3, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1484628 │ │ │ │ strmi pc, [r7], -fp, lsl #26 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, pc} │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ strls fp, [r0, #-2305] @ 0xfffff6ff │ │ │ │ @ instruction: 0xff40f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ pusheq {r1, r3, r4, r7, pc} │ │ │ │ ldclvs 6, cr15, [lr], #316 @ 0x13c │ │ │ │ - ble 0x4b5d34 │ │ │ │ + ble 0x4b5d6c │ │ │ │ strne lr, [r9], #-2823 @ 0xfffff4f9 │ │ │ │ - blcc 0x146e24 │ │ │ │ + blcc 0x146e5c │ │ │ │ strbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0x9da6b4 │ │ │ │ + blvc 0x9da6ec │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ stccc 0, cr8, [r1, #-668] @ 0xfffffd64 │ │ │ │ - blle 0xb35d54 │ │ │ │ + blle 0xb35d8c │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ andscs r8, r0, #130 @ 0x82 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 1, cr15, [r2, #288] @ 0x120 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ andscs sp, r0, #121 @ 0x79 │ │ │ │ @ instruction: 0xf6424629 │ │ │ │ - vqdmlal.s q11, d0, d1[4] │ │ │ │ + vrsra.s64 d22, d9, #64 │ │ │ │ @ instruction: 0xf193030e │ │ │ │ - andscs pc, r4, fp, lsr r9 @ │ │ │ │ + andscs pc, r4, pc, lsr r9 @ │ │ │ │ mrrc2 1, 4, pc, lr, cr8 @ │ │ │ │ - andvs pc, r9, #69206016 @ 0x4200000 │ │ │ │ + subvs pc, r1, #69206016 @ 0x4200000 │ │ │ │ andeq pc, lr, #192, 4 │ │ │ │ vhadd.s8 d22, d4, d2 │ │ │ │ vrshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf8c00295 │ │ │ │ stmib r0, {r2, r3, pc}^ │ │ │ │ ldmdavs r1, {r0, sl, ip, lr} │ │ │ │ andsvs r6, r0, r1, lsl #2 │ │ │ │ @@ -217272,23 +217286,23 @@ │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi lr, [r0], r8, lsr #11 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r9, #20999 @ 0x5207 │ │ │ │ @ instruction: 0xf888fab8 │ │ │ │ ldmdane r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1c8e57a │ │ │ │ - b 0x325334 │ │ │ │ + b 0x32536c │ │ │ │ strb r0, [sl, #2307] @ 0x903 │ │ │ │ strhtcs pc, [ip], #-138 @ 0xffffff76 @ │ │ │ │ movwls r2, #20492 @ 0x500c │ │ │ │ @ instruction: 0xf000fb02 │ │ │ │ stc2 1, cr15, [r8], #-288 @ 0xfffffee0 │ │ │ │ rsbseq pc, r0, sl, asr #17 │ │ │ │ strmi r9, [r4], r5, lsl #22 │ │ │ │ - bcs 0x107ddc │ │ │ │ + bcs 0x107e14 │ │ │ │ mcrge 4, 0, pc, cr6, cr15, {1} @ │ │ │ │ strcs r9, [r0, -sl, lsl #18] │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ stmdacs r2, {r0, r1, r3, sp, lr, pc} │ │ │ │ stmvs sl, {r2, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8ca4472 │ │ │ │ stchi 0, cr2, [r2, #464]! @ 0x1d0 │ │ │ │ @@ -217301,243 +217315,243 @@ │ │ │ │ stceq 8, cr15, [ip], {76} @ 0x4c │ │ │ │ @ instruction: 0xf84c6888 │ │ │ │ stmdbvs r8, {r3, sl, fp}^ │ │ │ │ stceq 8, cr15, [r4], {76} @ 0x4c │ │ │ │ vabd.s8 q15, q10, q13 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x21000295 │ │ │ │ - bl 0xfeafe7e8 │ │ │ │ + bl 0xfeafe820 │ │ │ │ ldrbmi r0, [r8], #-523 @ 0xfffffdf5 │ │ │ │ - mrc 1, 0, APSR_nzcv, cr2, cr1, {5} │ │ │ │ + mrc 1, 0, APSR_nzcv, cr6, cr1, {5} │ │ │ │ vmax.s8 q15, q2, q14 │ │ │ │ ldrb r0, [r9, #-802] @ 0xfffffcde │ │ │ │ strbmi r2, [r0], -r0, lsl #14 │ │ │ │ mrrc2 1, 4, pc, r4, cr8 @ │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ @ instruction: 0x4630fc51 │ │ │ │ mcrr2 1, 4, pc, lr, cr8 @ │ │ │ │ @ instruction: 0xf185e6e9 │ │ │ │ - @ instruction: 0xf646fd05 │ │ │ │ - vsubw.s8 q10, q0, d4 │ │ │ │ + @ instruction: 0xf646fd09 │ │ │ │ + vorr.i32 d20, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + cmppcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x829194 │ │ │ │ + blmi 0x8291cc │ │ │ │ @ instruction: 0xf06e9d0b │ │ │ │ - ldrt pc, [pc], #-2515 @ 0xe47f8 @ │ │ │ │ + ldrt pc, [pc], #-2515 @ 0xe4830 @ │ │ │ │ @ instruction: 0xf1096863 │ │ │ │ - bls 0x266c04 │ │ │ │ + bls 0x266c3c │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ @ instruction: 0xf1c3e740 │ │ │ │ - ldrmi pc, [ip], -r1, lsr #16 │ │ │ │ - rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ + ldrmi pc, [ip], -r5, lsr #16 │ │ │ │ + andmi pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + cmppcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x549024 │ │ │ │ + blmi 0x54905c │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ stcls 2, cr6, [r9, #-308] @ 0xfffffecc │ │ │ │ @ instruction: 0xf988f06e │ │ │ │ @ instruction: 0xf1484620 │ │ │ │ - ldr pc, [pc], #-3097 @ 0xe4838 │ │ │ │ + ldr pc, [pc], #-3097 @ 0xe4870 │ │ │ │ movwcs r9, #3337 @ 0xd09 │ │ │ │ @ instruction: 0xe7f7461c │ │ │ │ ldrtmi r4, [r0], -r9, lsl #22 │ │ │ │ - sbcscc pc, r0, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + cmppcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr4, [r9, #-792] @ 0xfffffce8 │ │ │ │ @ instruction: 0xf970f06e │ │ │ │ svclt 0x0000e7eb │ │ │ │ - eorseq sp, r3, r4, lsl #12 │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, ip, lsl r6 │ │ │ │ + eorseq sp, r3, ip, lsl #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ba74 │ │ │ │ + bl 0xfec3baac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b31 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ strcs r0, [r0, -r0, lsl #6] │ │ │ │ - stc 1, cr15, [r0, #708]! @ 0x2c4 │ │ │ │ + stc 1, cr15, [r4, #708]! @ 0x2c4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - blx 0x12a0f96 │ │ │ │ + blx 0x13a0fce │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ stmdbge r2, {r2, r4, r5, r9, sp} │ │ │ │ @ instruction: 0xf1bd4620 │ │ │ │ - ldmdacs r3!, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r1, r7, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - blx 0x920fe2 │ │ │ │ + blx 0xa2101a │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d2 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf8bdd1db │ │ │ │ vhadd.s8 d18, d0, d12 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf89dd1d5 │ │ │ │ - blcs 0x130950 │ │ │ │ + blcs 0x130988 │ │ │ │ @ instruction: 0xf8bdd1d1 │ │ │ │ - blcs 0xaf0988 │ │ │ │ - bls 0x419058 │ │ │ │ + blcs 0xaf09c0 │ │ │ │ + bls 0x419090 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8bdd1c7 │ │ │ │ - blcc 0x170994 │ │ │ │ - blcs 0x1513a4 │ │ │ │ + blcc 0x1709cc │ │ │ │ + blcs 0x1513dc │ │ │ │ stmdals fp, {r0, r6, r7, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1c2e7c0 │ │ │ │ - svclt 0x0000ff87 │ │ │ │ + svclt 0x0000ff8b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ ldrhtlt r4, [r3], #186 @ 0xba │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb20d9c │ │ │ │ + beq 0xb20dd4 │ │ │ │ @ instruction: 0xf10da853 │ │ │ │ ldmdavs fp, {r2, r6, r7, r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf1b10800 │ │ │ │ - addcs lr, r8, #44, 26 @ 0xb00 │ │ │ │ + addcs lr, r8, #48, 26 @ 0xc00 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc 1, cr15, [r6, #-708]! @ 0xfffffd3c │ │ │ │ + stc 1, cr15, [sl, #-708]! @ 0xfffffd3c │ │ │ │ strbmi r2, [r1], -r8, lsl #5 │ │ │ │ @ instruction: 0xf8caa80f │ │ │ │ @ instruction: 0xf1b18000 │ │ │ │ - @ instruction: 0xf8cded20 │ │ │ │ + @ instruction: 0xf8cded24 │ │ │ │ strtmi sl, [sl], -r0 │ │ │ │ orrvs pc, r0, r6, lsl #10 │ │ │ │ @ instruction: 0xf8d6ab53 │ │ │ │ @ instruction: 0xf7ff0428 │ │ │ │ @ instruction: 0xf64cfb2f │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf1be3400 │ │ │ │ - @ instruction: 0xf895ff4f │ │ │ │ + @ instruction: 0xf895ff53 │ │ │ │ @ instruction: 0xf5b0305c │ │ │ │ - ldc 15, cr5, [pc, #512] @ 0xe4bcc │ │ │ │ + ldc 15, cr5, [pc, #512] @ 0xe4c04 │ │ │ │ svclt 0x00387b9c │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - bl 0x1f5ee4 │ │ │ │ + bl 0x1f5f1c │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ svclt 0x001433ff │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ strmi r9, [r7], -r0, lsl #6 │ │ │ │ strbmi r2, [r0], -r2, lsr #6 │ │ │ │ - blvc 0x1a0024 │ │ │ │ + blvc 0x1a005c │ │ │ │ @ instruction: 0xf8ccf003 │ │ │ │ mcrrne 6, 8, r4, r3, cr1 │ │ │ │ strthi pc, [r8], #-0 │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {79} @ 0x4f │ │ │ │ cdp2 0, 4, cr15, cr12, cr2, {0} │ │ │ │ rsbvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ - blx 0xff920f38 │ │ │ │ + blx 0xff920f70 │ │ │ │ movwls r6, #2667 @ 0xa6b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fb1f │ │ │ │ strvs r0, [r8, #-1036]! @ 0xfffffbf4 │ │ │ │ - bvs 0x1b76244 │ │ │ │ + bvs 0x1b7627c │ │ │ │ strtmi r9, [r2], -r0, lsl #4 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ - blx 0x5a2a42 │ │ │ │ + blx 0x5a2a7a │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, ror #12 │ │ │ │ andls r6, r0, #434176 @ 0x6a000 │ │ │ │ @ instruction: 0xf8d64622 │ │ │ │ @ instruction: 0xf8d61420 │ │ │ │ @ instruction: 0xf7fe0418 │ │ │ │ strmi pc, [r3], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8c64620 │ │ │ │ strtvs r3, [fp], -ip, lsl #8 │ │ │ │ - blx 0x20f90 │ │ │ │ + blx 0x20fc8 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8da83b1 │ │ │ │ svcge 0x0060a000 │ │ │ │ @ instruction: 0xf1baac0c │ │ │ │ suble r0, r6, r0, lsl #30 │ │ │ │ eorscs sl, r4, #12, 24 @ 0xc00 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - stc 1, cr15, [r0], #708 @ 0x2c4 │ │ │ │ + stc 1, cr15, [r4], #708 @ 0x2c4 │ │ │ │ stmib r4, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c48800 │ │ │ │ @ instruction: 0xf8cd8008 │ │ │ │ @ instruction: 0xf06b802c │ │ │ │ strbmi pc, [r1], -r1, lsl #29 @ │ │ │ │ - blx 0x14a11a2 │ │ │ │ + blx 0x15a11da │ │ │ │ vmull.p8 , d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ ldrtmi r6, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf1bd9305 │ │ │ │ - blls 0x263ce4 │ │ │ │ + blls 0x263d2c │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8cd83a4 │ │ │ │ - bge 0x4c4acc │ │ │ │ + bge 0x4c4b04 │ │ │ │ movweq lr, #6596 @ 0x19c4 │ │ │ │ ldrtmi r4, [fp], -r1, lsr #12 │ │ │ │ eorvs r4, r6, r0, asr r6 │ │ │ │ - blx 0xfe6a2ad8 │ │ │ │ + blx 0xfe6a2b10 │ │ │ │ stmibvs fp!, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ stmdble r5, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0xff34af24 │ │ │ │ + bne 0xff34af5c │ │ │ │ svcvc 0x0080f1b1 │ │ │ │ mvnvs fp, r8, lsr pc │ │ │ │ - @ instruction: 0x41bcf646 │ │ │ │ + bicsmi pc, r4, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r3, r0 │ │ │ │ - bicsmi pc, r0, r6, asr #12 │ │ │ │ + mvnmi pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorscs sp, r4, #121 @ 0x79 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - mrrc 1, 11, pc, sl, cr1 @ │ │ │ │ + mrrc 1, 11, pc, lr, cr1 @ │ │ │ │ svcmi 0x0049463b │ │ │ │ eorvs r4, r7, r1, lsr #12 │ │ │ │ mrrccs 6, 4, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ andls r3, r0, #4080 @ 0xff0 │ │ │ │ - rscmi pc, r4, r6, asr #12 │ │ │ │ + rscsmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xce01e9c4 │ │ │ │ @ instruction: 0xf7ff465a │ │ │ │ @ instruction: 0xf607fa61 │ │ │ │ ldmib fp, {r2, r4, r6, r8, sp}^ │ │ │ │ vmla.i8 d20, d4, d0 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ @@ -217559,15 +217573,15 @@ │ │ │ │ @ instruction: 0xf8d6040c │ │ │ │ @ instruction: 0xf8d67418 │ │ │ │ @ instruction: 0xf1ba841c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [sp], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x1020fe4 │ │ │ │ + bleq 0x102101c │ │ │ │ stmib r4, {r0, r2, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r3, #0 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtpl pc, #62723 @ 0xf503 @ │ │ │ │ @@ -217575,19 +217589,19 @@ │ │ │ │ ldrtle r0, [sp], #-345 @ 0xfffffea7 │ │ │ │ strle r0, [lr], #-1690 @ 0xfffff966 │ │ │ │ @ instruction: 0xf100071a │ │ │ │ @ instruction: 0xf41382cb │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf0000304 │ │ │ │ @ instruction: 0xf64682bf │ │ │ │ - vaddw.s8 q10, q8, d12 │ │ │ │ + vaddw.s8 q10, q8, d20 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ ldreq lr, [r9, #50] @ 0x32 │ │ │ │ adchi pc, pc, #64, 2 │ │ │ │ - cmnpmi ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r4, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r5, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fe028 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ movwcs r0, #6400 @ 0x1900 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strvs r2, [fp, #517]! @ 0x205 │ │ │ │ @@ -217597,39 +217611,39 @@ │ │ │ │ movwls r2, #0 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ strb pc, [lr, -fp, lsr #31]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r0, lsr #12 │ │ │ │ - addeq fp, r2, sl, lsr #5 │ │ │ │ + eorseq sp, r3, r8, lsr r6 │ │ │ │ + addeq fp, r2, r2, ror r2 │ │ │ │ @ instruction: 0xf6462304 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d0, #64 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x2e3784 │ │ │ │ + blls 0x2e37bc │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0769305 │ │ │ │ - blls 0x26350c │ │ │ │ + blls 0x263544 │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0xfeea0c8c │ │ │ │ + blx 0xfeea0cc4 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ - bl 0xfe9fdd50 │ │ │ │ + bl 0xfe9fdd88 │ │ │ │ @ instruction: 0xf1080383 │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ movwls r0, #33551 @ 0x830f │ │ │ │ ldclne 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xf8c53204 │ │ │ │ - bl 0x184dcc │ │ │ │ + bl 0x184e04 │ │ │ │ andls r0, r6, #201326594 @ 0xc000002 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ movwls r6, #21610 @ 0x546a │ │ │ │ strbtvs r2, [fp], #516 @ 0x204 │ │ │ │ movcs r4, #34603008 @ 0x2100000 │ │ │ │ mvnvs r6, #172, 6 @ 0xb0000002 │ │ │ │ @ instruction: 0xf0202300 │ │ │ │ @@ -217709,49 +217723,49 @@ │ │ │ │ ldrdlt pc, [r8, -fp] │ │ │ │ andvs r2, r3, fp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ teqpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ pkhtbmi pc, r3, r1, asr #29 @ │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbfd35 │ │ │ │ + @ instruction: 0xf8cbfd39 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ cdp2 0, 12, cr15, cr4, cr0, {1} │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr #2 │ │ │ │ cdp2 0, 11, cr15, cr10, cr0, {1} │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - stc2 1, cr15, [r6], #740 @ 0x2e4 │ │ │ │ + stc2 1, cr15, [sl], #740 @ 0x2e4 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlatblt r8, sp, lr, pc @ │ │ │ │ andvs r2, r3, sp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r3, lsr #29 │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbfc97 │ │ │ │ + @ instruction: 0xf8cbfc9b │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ cdp2 0, 9, cr15, cr6, cr0, {1} │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr r1 │ │ │ │ cdp2 0, 8, cr15, cr12, cr0, {1} │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - ldc2l 1, cr15, [r0], #-740 @ 0xfffffd1c │ │ │ │ + ldc2l 1, cr15, [r4], #-740 @ 0xfffffd1c │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, ror lr @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -217767,25 +217781,25 @@ │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ cdp2 0, 5, cr15, cr14, cr0, {1} │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf1ba2002 │ │ │ │ - @ instruction: 0xf8cbfded │ │ │ │ + @ instruction: 0xf8cbfdf1 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ cdp2 0, 5, cr15, cr0, cr0, {1} │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror #2 │ │ │ │ cdp2 0, 4, cr15, cr6, cr0, {1} │ │ │ │ - blls 0x35133c │ │ │ │ + blls 0x351374 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror r1 │ │ │ │ cdp2 0, 3, cr15, cr12, cr0, {1} │ │ │ │ tstcs r7, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ @@ -217813,36 +217827,36 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ cdp2 0, 0, cr15, cr6, cr0, {1} │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ stc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf1049b07 │ │ │ │ - blcs 0xe7dcc │ │ │ │ + blcs 0xe7e04 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ ldc2l 0, cr15, [r4, #128]! @ 0x80 │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3adbc8 │ │ │ │ + bl 0x3adc00 │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ stc2l 0, cr15, [sl, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ stc2l 0, cr15, [r0, #128]! @ 0x80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ ldc2l 0, cr15, [r6, #128] @ 0x80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0xfebbd00c │ │ │ │ + blvs 0xfebbd044 │ │ │ │ @ instruction: 0xf1c36bea │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r3, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r0, r5, sp, pc @ │ │ │ │ @@ -217855,15 +217869,15 @@ │ │ │ │ ldc2 0, cr15, [r6, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ ldrbmi fp, [r8], -r0 │ │ │ │ @ instruction: 0xf0203401 │ │ │ │ andcc pc, r1, r1, ror lr @ │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r4, r7, #-2097152000 @ 0x83000000 │ │ │ │ - blls 0x299804 │ │ │ │ + blls 0x29983c │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fd9f │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdls pc, [r4], #-133 @ 0xffffff7b @ │ │ │ │ @@ -217874,29 +217888,29 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabblt r8, pc, sp, pc @ │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ cdp2 0, 4, cr15, cr10, cr0, {1} │ │ │ │ strcc r3, [r4, -r1] │ │ │ │ strmi r4, [r0, #1153]! @ 0x481 │ │ │ │ - blls 0x259854 │ │ │ │ + blls 0x25988c │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r9, ror sp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c69b08 │ │ │ │ eorvs r3, fp, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x4d90e0 │ │ │ │ - blls 0x776a0c │ │ │ │ + bls 0x4d9118 │ │ │ │ + blls 0x776a44 │ │ │ │ rscvs r6, fp, #42 @ 0x2a │ │ │ │ @ instruction: 0xffcaf147 │ │ │ │ - msrmi SPSR_fsc, #805306372 @ 0x30000004 │ │ │ │ + @ instruction: 0x43a5f243 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r0, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, ror fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, sp, asr r1 │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ @@ -217908,109 +217922,109 @@ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [sl, #-128] @ 0xffffff80 │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ stc2l 0, cr15, [r0, #-128] @ 0xffffff80 │ │ │ │ - blls 0x2d1548 │ │ │ │ + blls 0x2d1580 │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe73f0b90 │ │ │ │ @ instruction: 0xac6d2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1c5f870 │ │ │ │ - bge 0x1cdf874 │ │ │ │ + bge 0x1c5f8a8 │ │ │ │ + bge 0x1cdf8ac │ │ │ │ ldcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldrbmi pc, [r3], pc, lsl #16 @ │ │ │ │ addge pc, r0, r5, asr #17 │ │ │ │ - bge 0x89f86c │ │ │ │ + bge 0x89f8a4 │ │ │ │ movwcs lr, #17712 @ 0x4530 │ │ │ │ - orrmi pc, r4, r6, asr #12 │ │ │ │ + orrsmi pc, ip, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r9, #-1562]! @ 0xfffff9e6 │ │ │ │ - orrsmi pc, r0, r6, asr #12 │ │ │ │ + @ instruction: 0x41a8f646 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r3, #-1562]! @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf6462304 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d16 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ @ instruction: 0xf020e56c │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xfff0f7fd │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ addcc pc, r0, r5, asr #17 │ │ │ │ - strls r4, [pc, #-1560]! @ 0xe4b80 │ │ │ │ + strls r4, [pc, #-1560]! @ 0xe4bb8 │ │ │ │ @ instruction: 0xffe8f7fd │ │ │ │ strvs r9, [fp, r9, lsr #22]! │ │ │ │ - bleq 0x10215d8 │ │ │ │ + bleq 0x1021610 │ │ │ │ strbvs r9, [fp, ip, lsr #22]! │ │ │ │ @ instruction: 0xf1c2e508 │ │ │ │ - @ instruction: 0xf185fb51 │ │ │ │ - @ instruction: 0xf8cdf815 │ │ │ │ - blmi 0xd4d1c8 │ │ │ │ + @ instruction: 0xf185fb55 │ │ │ │ + @ instruction: 0xf8cdf819 │ │ │ │ + blmi 0xd4d200 │ │ │ │ rscpl pc, r6, #64, 12 @ 0x4000000 │ │ │ │ stmdage fp, {r0, fp, sp, lr} │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf06d012e │ │ │ │ stmdals fp, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe42138a │ │ │ │ + blx 0xfe4213c2 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xffe8f191 │ │ │ │ + @ instruction: 0xffecf191 │ │ │ │ subcc pc, r4, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ strtpl pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ ldmdavs r4, {r0, r1, r2, sp} │ │ │ │ - stc2 1, cr15, [r8, #-708] @ 0xfffffd3c │ │ │ │ + stc2 1, cr15, [ip, #-708] @ 0xfffffd3c │ │ │ │ strmi r4, [r2], -fp, lsr #12 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vmov.i32 q8, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1c2022e │ │ │ │ - @ instruction: 0xf04ff95f │ │ │ │ + @ instruction: 0xf04ff963 │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ - @ instruction: 0xf184ffcf │ │ │ │ - @ instruction: 0xf646ffe5 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + @ instruction: 0xf184ffd3 │ │ │ │ + @ instruction: 0xf646ffe9 │ │ │ │ + vrsra.s64 d20, d24, #64 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + cmppcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #20, 22 @ 0x5000 │ │ │ │ rscpl pc, sp, #64, 12 @ 0x4000000 │ │ │ │ ldc2 0, cr15, [r4], #436 @ 0x1b4 │ │ │ │ ldrbmi r9, [r2], -fp, lsl #16 │ │ │ │ - bicsvs pc, ip, r9, asr #4 │ │ │ │ + mvnsvs pc, r9, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldc2 0, cr15, [lr, #-436]! @ 0xfffffe4c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xffb0f191 │ │ │ │ - addsmi pc, r4, r6, asr #12 │ │ │ │ + @ instruction: 0xffb4f191 │ │ │ │ + adcmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2 7, cr15, [lr], #172 @ 0xac │ │ │ │ + ldc2 7, cr15, [r2], {43} @ 0x2b │ │ │ │ @ instruction: 0xf1914648 │ │ │ │ - @ instruction: 0xf646ffa7 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + @ instruction: 0xf646ffab │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ - blmi 0x1e5328 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ + blmi 0x1e5360 │ │ │ │ rsbcs pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x12a18ae │ │ │ │ + blx 0x13a18e6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r0, lsl r6 │ │ │ │ - eorseq lr, r3, r4, lsl r1 │ │ │ │ + eorseq sp, r3, r8, lsr #12 │ │ │ │ + eorseq lr, r3, ip, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c48c │ │ │ │ + bl 0xfec3c4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ - bvs 0xcad69c │ │ │ │ - ldm sl, {r0, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + bvs 0xcad6d4 │ │ │ │ + ldm lr, {r0, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0116ae9 │ │ │ │ @ instruction: 0xf1070f01 │ │ │ │ svclt 0x000c0108 │ │ │ │ eorscs r2, r0, r0, lsl r0 │ │ │ │ ldrmi r6, [r8], -r0, lsr #8 │ │ │ │ @@ -218043,30 +218057,30 @@ │ │ │ │ svcvs 0x006bbdf8 │ │ │ │ andcs r6, r0, r3, ror #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c544 │ │ │ │ + bl 0xfec3c57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ - blx 0x821414 │ │ │ │ + blx 0x82144c │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ stcllt 0, cr15, [r4], #-344 @ 0xfffffea8 │ │ │ │ stmdble r6!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c564 │ │ │ │ + bl 0xfec3c59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ adcmi lr, r3, #16 │ │ │ │ @ instruction: 0x47b0d812 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x46f380 │ │ │ │ + blle 0x46f3b8 │ │ │ │ tstcc r3, r9, lsr #16 │ │ │ │ adcmi r4, r3, #11 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-518 @ 0xfffffdfa │ │ │ │ stmdble r3, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ stmiale sl!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @@ -218091,23 +218105,23 @@ │ │ │ │ ldmvs r2, {r4, r8, r9, ip, sp}^ │ │ │ │ addmi r4, r3, #318767104 @ 0x13000000 │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c604 │ │ │ │ + bl 0xfec3c63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0204616 │ │ │ │ orrlt pc, r0, r7, asr #23 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - cdp 7, 10, cr15, cr12, cr10, {1} │ │ │ │ + cdp 7, 9, cr15, cr0, cr10, {1} │ │ │ │ stmdahi r3!, {sp} │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd70 │ │ │ │ tstcs r0, sp │ │ │ │ @@ -218126,32 +218140,32 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6464770 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d0, d24 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ strb pc, [ip, sp, asr #21]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c6a0 │ │ │ │ + bl 0xfec3c6d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xffb6f003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdble ip, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c6d4 │ │ │ │ + bl 0xfec3c70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff0 │ │ │ │ ldmdavs r5, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf1052d0f │ │ │ │ svclt 0x008c0303 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @@ -218166,15 +218180,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b4bd38 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ submi pc, fp, r0, asr #4 │ │ │ │ stmdale r3, {r2, r7, r9, lr} │ │ │ │ rsccc pc, sp, r0, asr #4 │ │ │ │ smlabble sp, r4, r2, r4 │ │ │ │ - bl 0xfebf6abc │ │ │ │ + bl 0xfebf6af4 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4608d8d1 │ │ │ │ @ instruction: 0xf6a4e7e5 │ │ │ │ @ instruction: 0xf5b00034 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ @@ -218185,28 +218199,28 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4608bd38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf072002e │ │ │ │ ubfx pc, r7, #20, #9 │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c790 │ │ │ │ + bl 0xfec3c7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4adda8 │ │ │ │ + blcs 0x4adde0 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x1477b8 │ │ │ │ + bcs 0x1477f0 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d14, d8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ @@ -218219,17 +218233,17 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - subsvs pc, ip, r6, asr #12 │ │ │ │ + rsbsvs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x5a17d4 │ │ │ │ + blx 0x5a180c │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -218246,15 +218260,15 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x473eb0 │ │ │ │ + bcs 0x473ee8 │ │ │ │ msrhi R8_fiq, r0 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r4, r4, lsl #1 │ │ │ │ smlawbeq r6, r4, r0, r0 │ │ │ │ ldrhteq r0, [r6], r6 │ │ │ │ @@ -218270,59 +218284,59 @@ │ │ │ │ @ instruction: 0xf1b9448a │ │ │ │ ldmdale ip, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x8df5e4 │ │ │ │ + blcs 0x8df61c │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1040920 │ │ │ │ @ instruction: 0xf1b90a20 │ │ │ │ stmible ip!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - blvc 0xffd2201c │ │ │ │ - blcs 0xfe6621e8 │ │ │ │ - movtmi pc, #53829 @ 0xd245 @ │ │ │ │ + blvc 0xffd22054 │ │ │ │ + blcs 0xfe662220 │ │ │ │ + orrmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ @ instruction: 0xf8ba9301 │ │ │ │ - bcs 0x1ad6f8 │ │ │ │ + bcs 0x1ad730 │ │ │ │ @ instruction: 0x4617d9de │ │ │ │ ldmle fp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ submi pc, r0, r1, lsr #8 │ │ │ │ ldmdacs r9, {r2, fp, ip, sp} │ │ │ │ vadd.i8 , , │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f020 │ │ │ │ - muleq lr, sp, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, sp, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - andeq r5, lr, r7, asr #17 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, r3, r6 │ │ │ │ - muleq lr, sp, r6 │ │ │ │ + ldrdeq r5, [lr], -r5 @ │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + ldrdeq r5, [lr], -r5 @ │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + strdeq r5, [lr], -pc @ │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + andeq r5, lr, fp, asr #13 │ │ │ │ + ldrdeq r5, [lr], -r5 @ │ │ │ │ ldmible sl, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmible r4, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmibvc r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12298 @ 0x300a │ │ │ │ @@ -218332,31 +218346,31 @@ │ │ │ │ ldrmi sp, [r0], #646 @ 0x286 │ │ │ │ stmible r3, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ adcsmi sl, fp, #508 @ 0x1fc │ │ │ │ svcge 0x007cf63f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x12d0f0 │ │ │ │ + bcs 0x12d128 │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ @ instruction: 0xf646d5e3 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf072002e │ │ │ │ @ instruction: 0xf8b8f929 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af68 │ │ │ │ @ instruction: 0xf104071c │ │ │ │ svccs 0x0003081c │ │ │ │ svcge 0x0061f67f │ │ │ │ - bvc 0xffd22134 │ │ │ │ - bcs 0xfe662300 │ │ │ │ + bvc 0xffd2216c │ │ │ │ + bcs 0xfe662338 │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb5d848 │ │ │ │ + blx 0xb5d880 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13592 @ 0x3518 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x004cf67f │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -218365,75 +218379,75 @@ │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ addsmi sl, pc, #268 @ 0x10c │ │ │ │ svcge 0x0040f4ff │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ stmible r2!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ strble r0, [r2, #1362]! @ 0x552 │ │ │ │ - andvc pc, r8, r6, asr #12 │ │ │ │ + eorvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eef072 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x7df7c0 │ │ │ │ + blcs 0x7df7f8 │ │ │ │ svcge 0x002df67f │ │ │ │ ldreq pc, [ip, -r3, lsr #3] │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ vmax.f32 d26, d14, d22 │ │ │ │ @ instruction: 0xf2c079f0 │ │ │ │ mul ip, r5, r9 │ │ │ │ @ instruction: 0xf64f3303 │ │ │ │ @ instruction: 0x401a72fc │ │ │ │ - bl 0xfeab636c │ │ │ │ + bl 0xfeab63a4 │ │ │ │ @ instruction: 0xf4bf0702 │ │ │ │ ldrmi sl, [r0], #3863 @ 0xf17 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af13 │ │ │ │ - blcs 0x1b1898 │ │ │ │ + blcs 0x1b18d0 │ │ │ │ svcge 0x000ef67f │ │ │ │ @ instruction: 0xf63f42bb │ │ │ │ @ instruction: 0xf8b8af0b │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e6 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ @ instruction: 0xf646d5e2 │ │ │ │ - vmla.i d22, d16, d0[6] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ @ instruction: 0xf8b8f8b9 │ │ │ │ ldrb r3, [r9, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ @ instruction: 0xf10ae6c8 │ │ │ │ - bcs 0x1e78e0 │ │ │ │ + bcs 0x1e7918 │ │ │ │ strbt sp, [r5], pc, lsl #2 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ strtle r0, [r4], #-1347 @ 0xfffffabd │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfeab63d0 │ │ │ │ + bl 0xfeab6408 │ │ │ │ andsle r0, r9, #524288 @ 0x80000 │ │ │ │ svccs 0x00044490 │ │ │ │ @ instruction: 0xf8b8d916 │ │ │ │ stmdbcs r3, {ip} │ │ │ │ adcsmi sp, r9, #294912 @ 0x48000 │ │ │ │ @ instruction: 0xf8b8d810 │ │ │ │ vld4.8 {d2-d5}, [r2], r2 │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ - bls 0x15a09c │ │ │ │ + bls 0x15a0d4 │ │ │ │ andeq pc, r4, r8, lsl #2 │ │ │ │ stc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8b8aecf │ │ │ │ ldrb r1, [sp, r0] │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ @ instruction: 0x4611e6bc │ │ │ │ - addvs pc, r0, r6, asr #12 │ │ │ │ + addsvs pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf87ef072 │ │ │ │ @ instruction: 0xf646e7f1 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ @ instruction: 0xf8baf877 │ │ │ │ strt r2, [fp], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @@ -218445,115 +218459,115 @@ │ │ │ │ ldmdble r1, {r0, r3, r7, r9, sl, lr} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ svclt 0x0094454c │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982c0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8b8b933 │ │ │ │ - blcs 0x13199c │ │ │ │ + blcs 0x1319d4 │ │ │ │ cdpne 0, 9, cr13, cr10, cr12, {1} │ │ │ │ ldmdale r0, {r0, r9, fp, sp} │ │ │ │ - blmi 0xfe8b7238 │ │ │ │ - blls 0x63fa04 │ │ │ │ + blmi 0xfe8b7270 │ │ │ │ + blls 0x63fa3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r7, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x509978 │ │ │ │ + blcc 0x5099b0 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r2, r4, r6, r8, pc}^ @ │ │ │ │ subeq pc, fp, r3, lsl r0 @ │ │ │ │ subeq r0, fp, fp, asr #32 │ │ │ │ sbcseq r0, r3, r3, asr r1 │ │ │ │ ldrsbeq r0, [r3], #3 │ │ │ │ tsteq r2, r3, asr r1 │ │ │ │ tsteq r2, r2, lsl r1 │ │ │ │ andseq r0, pc, r3, asr r1 @ │ │ │ │ andseq r0, pc, pc, lsl r0 @ │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strhi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xf0243403 │ │ │ │ strbmi r0, [ip, #-1027] @ 0xfffffbfd │ │ │ │ - bl 0xfeb5a534 │ │ │ │ + bl 0xfeb5a56c │ │ │ │ strtmi r0, [r0], #2308 @ 0x904 │ │ │ │ svceq 0x0010f1b9 │ │ │ │ @ instruction: 0xe7c9d8b8 │ │ │ │ ldmible r1!, {r0, r1, r3, r4, sl, fp, sp}^ │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x821e2c │ │ │ │ + beq 0x821e64 │ │ │ │ stmible fp!, {r0, r1, r8, r9, sl, fp, sp}^ │ │ │ │ - blvc 0xffd2234c │ │ │ │ - blcs 0xfe662518 │ │ │ │ + blvc 0xffd22384 │ │ │ │ + blcs 0xfe662550 │ │ │ │ strcc lr, [r3], -r9 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, pc, #51 @ 0x33 │ │ │ │ - bne 0xdc1a8 │ │ │ │ + bne 0xdc1e0 │ │ │ │ svccs 0x0003449a │ │ │ │ @ instruction: 0xf8bad9dc │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ adcsmi sp, r7, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf8bad3d6 │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9eb │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vrshl.s8 , , │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [r0, sp, ror #31]! @ │ │ │ │ stmible r5, {r0, r1, r2, r3, r4, sl, fp, sp}^ │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ eoreq pc, r0, #8, 2 │ │ │ │ ldmible pc!, {r0, r1, r9, sl, fp, sp} @ │ │ │ │ ldrbvc pc, [r0, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ tstpmi sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ mvnspl pc, #192, 12 @ 0xc000000 │ │ │ │ - bleq 0xfeb22398 │ │ │ │ - bleq 0xca2580 │ │ │ │ + bleq 0xff1223d0 │ │ │ │ + bleq 0xca25b8 │ │ │ │ vcgt.s8 d25, d7, d3 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf8cd032e │ │ │ │ movwls fp, #36896 @ 0x9020 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r8, fp, lr}^ │ │ │ │ eor r8, r0, ip, lsl #10 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380e6 │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x699ed8 │ │ │ │ + blcs 0x699f10 │ │ │ │ andshi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ ldmdavs fp!, {r0, r2, r7, r8, pc} │ │ │ │ @ instruction: 0xf100055a │ │ │ │ @ instruction: 0xf1098370 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342ac0 │ │ │ │ + b 0x342af8 │ │ │ │ adcsmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffe9a4e8 │ │ │ │ + bne 0xffe9a520 │ │ │ │ mcrcs 4, 0, r4, cr3, cr11, {4} │ │ │ │ @ instruction: 0xf8bbd980 │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ @ instruction: 0xf67f0f03 │ │ │ │ @ instruction: 0x464caf7b │ │ │ │ @ instruction: 0xf63f45b1 │ │ │ │ @ instruction: 0xf8bbaf77 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9b67fc │ │ │ │ - blcc 0xa5d238 │ │ │ │ + blcs 0x9b6834 │ │ │ │ + blcc 0xa5d270 │ │ │ │ ldmle ip, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x4da27c │ │ │ │ + blcs 0x4da2b4 │ │ │ │ subshi pc, pc, #0 │ │ │ │ bicsle r2, r2, r6, lsl #22 │ │ │ │ - beq 0x221f48 │ │ │ │ + beq 0x221f80 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrb sp, [r0, sl, lsl #2] │ │ │ │ @ instruction: 0xf64f3503 │ │ │ │ strdmi r7, [fp], -ip @ │ │ │ │ sbcle r4, sl, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ stmible r6, {r2, sl, fp, sp}^ │ │ │ │ @@ -218562,15 +218576,15 @@ │ │ │ │ stmiale r0, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r7, r0, lsl #22 │ │ │ │ ldrbeq r6, [r8, #-2107] @ 0xfffff7c5 │ │ │ │ vrshl.s8 , q10, │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + vaddl.s8 q8, d16, d0 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldrb pc, [sp, r5, ror #30] @ │ │ │ │ @ instruction: 0xf67f2c17 │ │ │ │ @ instruction: 0xf1a4af3d │ │ │ │ @ instruction: 0xf1080718 │ │ │ │ svccs 0x00030a18 │ │ │ │ svcge 0x0036f67f │ │ │ │ @@ -218587,92 +218601,92 @@ │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8ba8243 │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ eorshi pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf0c042b7 │ │ │ │ @ instruction: 0xf8ba823b │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x392630 │ │ │ │ - blx 0xbdbbd4 │ │ │ │ + blcs 0x392668 │ │ │ │ + blx 0xbdbc0c │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r0, r5, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [lr, #1368] @ 0x558 │ │ │ │ - eorne pc, r8, r7, asr #4 │ │ │ │ + subne pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0719200 │ │ │ │ - bls 0x125880 │ │ │ │ + bls 0x1258b8 │ │ │ │ ldccs 7, cr14, [fp], {213} @ 0xd5 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x822014 │ │ │ │ + beq 0x82204c │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf24eaef7 │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0x462b2295 │ │ │ │ - bleq 0xffda252c │ │ │ │ - bleq 0x52270c │ │ │ │ + bleq 0xffda2564 │ │ │ │ + bleq 0x522744 │ │ │ │ ldrmi r4, [r4], -r5, lsr #12 │ │ │ │ svclt 0x0000e012 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r7, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ vqsub.s8 d20, d16, d7 │ │ │ │ - bne 0xff0c6428 │ │ │ │ + bne 0xff0c6460 │ │ │ │ svccs 0x00034492 │ │ │ │ mvnshi pc, r0, asr #4 │ │ │ │ @ instruction: 0x6000f8ba │ │ │ │ vceq.f32 d18, d0, d3 │ │ │ │ adcsmi r8, r7, #244, 2 @ 0x3d │ │ │ │ mvnshi pc, r0, asr #1 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ stmible r3!, {r2, r4, r8, fp, sp}^ │ │ │ │ ldrbeq r6, [r2, #-2082] @ 0xfffff7de │ │ │ │ vrshl.s8 , q10, │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ mcr2 0, 7, pc, cr6, cr1, {3} @ │ │ │ │ ldrb r9, [fp, r0, lsl #22] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ - blcc 0x15f6bc │ │ │ │ + blcc 0x15f6f4 │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ - blcs 0x551908 │ │ │ │ + blcs 0x551940 │ │ │ │ svcge 0x0021f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - @ instruction: 0x000e5abb │ │ │ │ - @ instruction: 0x000e5abb │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - @ instruction: 0x000e5abb │ │ │ │ - @ instruction: 0x000e5abb │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r3, asr #21 │ │ │ │ - andeq r5, lr, r9, asr #25 │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -r3 │ │ │ │ + strdeq r5, [lr], -r3 │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -r3 │ │ │ │ + strdeq r5, [lr], -r3 │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + strdeq r5, [lr], -fp │ │ │ │ + andeq r5, lr, r1, lsl #26 │ │ │ │ @ instruction: 0xf10b2300 │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ stmib sp, {r2, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r0, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf43f3313 │ │ │ │ @ instruction: 0x469caef2 │ │ │ │ strls lr, [r5], -sp, asr #19 │ │ │ │ strbtmi r4, [r1], r5, ror #12 │ │ │ │ - cdpvc 6, 2, cr15, cr8, cr6, {2} │ │ │ │ + cdpvc 6, 4, cr15, cr0, cr6, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ - cmppvc r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + msrvc SPSR_f, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9304 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf8cdb01c │ │ │ │ @ instruction: 0xf8bae008 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ @@ -218684,74 +218698,74 @@ │ │ │ │ ldm pc, {r1, r2, r4, r6, r9, pc}^ @ │ │ │ │ stmdbne r3, {r0, r1, ip, sp, lr, pc} │ │ │ │ eorseq r4, r4, r8, lsl #14 │ │ │ │ streq pc, [r4, #-266] @ 0xfffffef6 │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ @ instruction: 0xf1089300 │ │ │ │ @ instruction: 0xf64f0803 │ │ │ │ - b 0x303938 │ │ │ │ + b 0x303970 │ │ │ │ adcmi r0, r6, #6291456 @ 0x600000 │ │ │ │ - blne 0xfea1a55c │ │ │ │ + blne 0xfea1a594 │ │ │ │ stccs 4, cr4, [r4], {178} @ 0xb2 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9605 │ │ │ │ ssat fp, #19, ip │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b19902 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, sl, r0 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b19904 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ bichi pc, r8, r0 │ │ │ │ ldrbeq r6, [lr, #-2107] @ 0xfffff7c5 │ │ │ │ @ instruction: 0x4629d5db │ │ │ │ - rsbsvc pc, r4, r6, asr #12 │ │ │ │ + addvc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 2, pc, cr14, cr1, {3} @ │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf8a0f1b1 │ │ │ │ + @ instruction: 0xf8a4f1b1 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdavs fp!, {r3, r6, r8, pc} │ │ │ │ strble r0, [r8, #1371] @ 0x55b │ │ │ │ @ instruction: 0xf6464649 │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7c0fe3b │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r1, lsl #6]! │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - movweq pc, #33351 @ 0x8247 @ │ │ │ │ + msreq CPSR_, #1879048196 @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf8cd463e │ │ │ │ strtmi fp, [pc], -r8 │ │ │ │ ands r4, r4, sp, lsl r6 │ │ │ │ suble r2, r5, sl, lsl #18 │ │ │ │ ldrbeq r6, [r3, #-2098] @ 0xfffff7ce │ │ │ │ orrhi pc, r5, r0, lsl #2 │ │ │ │ - beq 0x1e2224 │ │ │ │ + beq 0x1e225c │ │ │ │ ldmibvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r9, {r1, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf08045a1 │ │ │ │ - bl 0xfea06230 │ │ │ │ - strbmi r0, [pc], #-1033 @ 0xe5e10 │ │ │ │ + bl 0xfea06268 │ │ │ │ + strbmi r0, [pc], #-1033 @ 0xe5e48 │ │ │ │ @ instruction: 0xf2402c04 │ │ │ │ @ instruction: 0xf8b78103 │ │ │ │ @ instruction: 0xf1baa000 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0x46d180fd │ │ │ │ vrshl.s8 d4, d18, d16 │ │ │ │ ldmdahi r9!, {r0, r3, r4, r5, r6, r7, pc}^ │ │ │ │ bicsle r2, sp, r2, lsl #18 │ │ │ │ - bleq 0x222250 │ │ │ │ + bleq 0x222288 │ │ │ │ svceq 0x0004f1ba │ │ │ │ strb sp, [r6, lr, lsl #2]! │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ sbcsle r4, r5, #314572800 @ 0x12c00000 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -218762,15 +218776,15 @@ │ │ │ │ strbmi sp, [r8, #2506] @ 0x9ca │ │ │ │ @ instruction: 0xf8bbd8c8 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs r3!, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r3, #1368]! @ 0x558 │ │ │ │ @ instruction: 0xf0714628 │ │ │ │ @ instruction: 0xe7dffddb │ │ │ │ - bleq 0x22229c │ │ │ │ + bleq 0x2222d4 │ │ │ │ svceq 0x0004f1ba │ │ │ │ bfi sp, r2, (invalid: 2:0) │ │ │ │ ldmdavs r3!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [lr], #-1370 @ 0xfffffaa6 │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ @@ -218783,31 +218797,31 @@ │ │ │ │ strbmi sp, [r8, #2464] @ 0x9a0 │ │ │ │ @ instruction: 0xf8bbd89e │ │ │ │ stmdbcs r3, {r1, ip} │ │ │ │ svcne 0x004bd9e2 │ │ │ │ stmible r3!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ ldrbeq r6, [sl, #-2099] @ 0xfffff7cd │ │ │ │ vrshl.s8 , q8, │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldrb pc, [r9, fp, lsr #27] @ │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ - stclge 4, cr15, [pc, #252]! @ 0xe5fe4 │ │ │ │ + stclge 4, cr15, [pc, #252]! @ 0xe601c │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ strbmi r4, [lr], -sl, lsr #13 │ │ │ │ @ instruction: 0x5000f8ba │ │ │ │ stmdble r0!, {r0, r1, r8, sl, fp, sp} │ │ │ │ adcsmi r4, r5, #168, 12 @ 0xa800000 │ │ │ │ @ instruction: 0xf8bad81d │ │ │ │ cdpne 0, 4, cr1, cr10, cr2, {0} │ │ │ │ vpmax.s8 d2, d0, d12 │ │ │ │ ldm pc, {r0, r1, r2, r4, r6, r8, pc}^ @ │ │ │ │ - beq 0x3a1f18 │ │ │ │ - beq 0x36873c │ │ │ │ + beq 0x3a1f50 │ │ │ │ + beq 0x368774 │ │ │ │ streq r1, [sl, -sl, lsl #18] │ │ │ │ andeq r3, sl, r7, lsl #26 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ strcc r2, [r3, #-16] │ │ │ │ ldmvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ andle r4, r4, #176, 10 @ 0x2c000000 │ │ │ │ @@ -218815,17 +218829,17 @@ │ │ │ │ cdpcs 4, 0, cr4, cr4, cr2, {6} │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strb r9, [r2, #1536] @ 0x600 │ │ │ │ streq pc, [r4], #-266 @ 0xfffffef6 │ │ │ │ tstle lr, r4, lsl #26 │ │ │ │ @ instruction: 0xf109e7f2 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342f44 │ │ │ │ + b 0x342f7c │ │ │ │ ldrmi r0, [r8, #771] @ 0x303 │ │ │ │ - bl 0xfeb1c6e8 │ │ │ │ + bl 0xfeb1c720 │ │ │ │ ldrmi r0, [ip], #-2051 @ 0xfffff7fd │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b4d9dd │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ ldmible r8, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ bicsle r4, r6, #200, 10 @ 0x32000000 │ │ │ │ stmdbcs r8, {r0, r5, r6, fp, pc} │ │ │ │ @@ -218834,25 +218848,25 @@ │ │ │ │ @ instruction: 0xf0719808 │ │ │ │ ubfx pc, r5, #26, #1 │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ tstle ip, r4, lsl #26 │ │ │ │ strcc lr, [r3], #-1998 @ 0xfffff832 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ ldrmi r4, [r8, #35] @ 0x23 │ │ │ │ - bl 0xfeb1c6a4 │ │ │ │ + bl 0xfeb1c6dc │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9bb │ │ │ │ stccs 0, cr4, [r3], {-0} │ │ │ │ strmi sp, [r0, #2487]! @ 0x9b7 │ │ │ │ @ instruction: 0xf8b9d3b5 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs fp!, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r6, #1370]! @ 0x55a │ │ │ │ - addeq pc, r4, r7, asr #4 │ │ │ │ + addseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0xf10be7df │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ tstle ip, r4, lsl #30 │ │ │ │ strcc lr, [r3, #-1395] @ 0xfffffa8d │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @@ -218876,27 +218890,27 @@ │ │ │ │ strtmi lr, [ip], -sp, asr #10 │ │ │ │ ldrb r4, [fp], #1565 @ 0x61d │ │ │ │ ldrmi r4, [r5], -ip, lsr #12 │ │ │ │ @ instruction: 0xf10ae4d8 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ ldrtmi sl, [r9], -r6, lsl #29 │ │ │ │ - blvc 0xffd22980 │ │ │ │ - blcs 0xfe662b4c │ │ │ │ + blvc 0xffd229b8 │ │ │ │ + blcs 0xfe662b84 │ │ │ │ strtmi r4, [r7], -fp, lsr #12 │ │ │ │ @ instruction: 0x4614465d │ │ │ │ strmi r4, [sl], -r3, asr #13 │ │ │ │ mcrne 0, 2, lr, cr8, cr2, {0} │ │ │ │ stmdble r3, {r1, r2, r4, fp, sp} │ │ │ │ strbeq r6, [r0, #-2088] @ 0xfffff7d8 │ │ │ │ addhi pc, r9, r0, lsl #2 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ andsle r4, r3, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x160f24 │ │ │ │ + bleq 0x160f5c │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmdble sp, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2314] @ 0xfffff6f6 │ │ │ │ stmdahi r1!, {r3, fp, ip, lr, pc}^ │ │ │ │ rscle r2, fp, r9, lsl r9 │ │ │ │ @ instruction: 0xf1a1d9e3 │ │ │ │ @@ -218910,98 +218924,98 @@ │ │ │ │ vmin.s8 d20, d14, d25 │ │ │ │ @ instruction: 0xf2c07bf0 │ │ │ │ @ instruction: 0x462b2b95 │ │ │ │ ldrbmi r4, [sp], -r7, lsr #12 │ │ │ │ @ instruction: 0x46c34614 │ │ │ │ and r4, pc, sl, lsl #12 │ │ │ │ stmdavs r8!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrble r0, [pc], #-1344 @ 0xe60d0 │ │ │ │ + ldrble r0, [pc], #-1344 @ 0xe6108 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ sbcsle r4, pc, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x160f8c │ │ │ │ + bleq 0x160fc4 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ ldmible r9, {r2, r8, r9, sl, fp}^ │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2518] @ 0xfffff62a │ │ │ │ stmdahi r1!, {r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ stmible r7!, {r0, r1, r2, r5, r8, fp, sp}^ │ │ │ │ eoreq pc, r9, r1, lsr #3 │ │ │ │ stmible r7!, {r0, r2, fp, sp}^ │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.i d16, d0, d0[2] │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe673fc91 │ │ │ │ andeq pc, r4, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr9, cr15, {1} │ │ │ │ vmin.s8 d20, d14, d25 │ │ │ │ @ instruction: 0xf2c07bf0 │ │ │ │ @ instruction: 0x462b2b95 │ │ │ │ ldrbmi r4, [sp], -r7, lsr #12 │ │ │ │ @ instruction: 0x46c34614 │ │ │ │ and r4, fp, sl, lsl #12 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ adcle r4, sp, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x160ff0 │ │ │ │ + bleq 0x161028 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmible r7!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2468] @ 0xfffff65c │ │ │ │ stmdahi r1!, {r1, r5, r7, fp, ip, lr, pc}^ │ │ │ │ stmdacs r8, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r3, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r7, #1344]! @ 0x540 │ │ │ │ - subsvc pc, r4, r6, asr #12 │ │ │ │ + rsbvc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ mrrc2 0, 7, pc, lr, cr1 @ │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf646e7dc │ │ │ │ - vshr.s64 d23, d4, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf071320e │ │ │ │ ldmib sp, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r3, [fp, -lr, lsl #4]! │ │ │ │ - eorsvc pc, r0, r6, asr #12 │ │ │ │ + subvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ mcrr2 0, 7, pc, r8, cr1 @ │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vaba.s8 d30, d23, d4 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf071002e │ │ │ │ str pc, [r8], #3135 @ 0xc3f │ │ │ │ - blx 0x14228be │ │ │ │ + blx 0x15228f6 │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r4, #-2066] @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr13, cr15, {3} @ │ │ │ │ - sbceq pc, r8, r7, asr #4 │ │ │ │ + rsceq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], #-452 @ 0xfffffe3c │ │ │ │ vmax.s8 d30, d30, d21 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f055e │ │ │ │ @ instruction: 0xf646adac │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ str pc, [r4, #3103]! @ 0xc1f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3d3fc │ │ │ │ + bl 0xfec3d434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ ldrmi r2, [r5], -r3 │ │ │ │ stc2l 0, cr15, [sl], {31} │ │ │ │ strtmi fp, [sl], -r0, ror #2 │ │ │ │ @ instruction: 0xf7294621 │ │ │ │ - @ instruction: 0x2000efb2 │ │ │ │ + mulcs r0, r6, pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -219014,28 +219028,28 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [r8], ip, asr #22 │ │ │ │ svcne 0x0070ee1d │ │ │ │ andls r4, r1, #135266304 @ 0x8100000 │ │ │ │ streq pc, [r1, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf1084610 │ │ │ │ ldrbtmi r0, [fp], #-1537 @ 0xfffff9ff │ │ │ │ - bl 0xfe9002dc │ │ │ │ - bl 0xfea27888 │ │ │ │ - bls 0x3e7c90 │ │ │ │ + bl 0xfe900314 │ │ │ │ + bl 0xfea278c0 │ │ │ │ + bls 0x3e7cc8 │ │ │ │ stmiapl fp, {r0, r1, r4, r5, r7, r9, sl, lr}^ │ │ │ │ addsge pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ @ instruction: 0xf8da64dd │ │ │ │ @ instruction: 0xf8c330c8 │ │ │ │ @ instruction: 0xf8da9048 │ │ │ │ ldrbvs r3, [lr], #-200 @ 0xffffff38 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ subhi pc, r0, r3, asr #17 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ - bleq 0x222950 │ │ │ │ + bleq 0x222988 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ ldc2l 0, cr15, [sl], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @ instruction: 0xf8da8000 │ │ │ │ @ instruction: 0xf10830c8 │ │ │ │ @ instruction: 0xf1b837ff │ │ │ │ @@ -219063,15 +219077,15 @@ │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ strcc pc, [r4, #-3141] @ 0xfffff3bb │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ stc2 0, cr15, [r0, #-124] @ 0xffffff84 │ │ │ │ andcc r3, r1, r1, lsl #28 │ │ │ │ strmi r1, [r4], #-3187 @ 0xfffff38d │ │ │ │ - blls 0x15aae8 │ │ │ │ + blls 0x15ab20 │ │ │ │ movwcs r1, #3869 @ 0xf1d │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, r1, lsr ip @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -219085,175 +219099,175 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ andvs sp, r6, lr, lsl #1 │ │ │ │ svclt 0x0000e78c │ │ │ │ - addeq r9, r2, r2, lsl #24 │ │ │ │ + addeq r9, r2, sl, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d594 │ │ │ │ + bl 0xfec3d5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x16b7e10 │ │ │ │ + blmi 0x16b7e48 │ │ │ │ svcls 0x00264604 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcls 14, cr9, [r5, #-144]! @ 0xffffff70 │ │ │ │ strtne pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ streq pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0xf27cc │ │ │ │ + blcs 0xf2804 │ │ │ │ @ instruction: 0xf8c7d1fa │ │ │ │ @ instruction: 0xf8c71418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strtgt pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0x46682270 │ │ │ │ - svc 0x00eef1af │ │ │ │ + svc 0x00f2f1af │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ - blx 0xffb22ae8 │ │ │ │ - blle 0x1a30404 │ │ │ │ + blx 0xffc22b20 │ │ │ │ + blle 0x1a3043c │ │ │ │ @ instruction: 0xf4049c04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ svceq 0x0049f014 │ │ │ │ @ instruction: 0xf1b8d059 │ │ │ │ - @ instruction: 0xf8c7f9b5 │ │ │ │ + @ instruction: 0xf8c7f9b9 │ │ │ │ @ instruction: 0xf1b80410 │ │ │ │ - streq pc, [r3, #-2473]! @ 0xfffff657 │ │ │ │ + streq pc, [r3, #-2477]! @ 0xfffff653 │ │ │ │ strvs pc, [r1], #1028 @ 0x404 │ │ │ │ ldreq pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - blls 0x296150 │ │ │ │ + blls 0x296188 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c7bf48 │ │ │ │ @ instruction: 0xf5b43410 │ │ │ │ @ instruction: 0xf8d76f81 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #8 │ │ │ │ - blls 0x2d6058 │ │ │ │ + blls 0x2d6090 │ │ │ │ ldrcc pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - @ instruction: 0xffc0f1bb │ │ │ │ - blle 0x132dc64 │ │ │ │ + @ instruction: 0xffc4f1bb │ │ │ │ + blle 0x132dc9c │ │ │ │ svcvs 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c7db2b │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ ldmdavs sl!, {r2, sl, lr} │ │ │ │ cmnppl pc, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movtvs pc, #49860 @ 0xc2c4 @ │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ msrvs SPSR_x, #68, 4 @ 0x40000004 │ │ │ │ movtmi pc, #49861 @ 0xc2c5 @ │ │ │ │ @ instruction: 0xd126429a │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 0, 6, pc, cr6, cr15, {0} │ │ │ │ - blle 0x1f0488 │ │ │ │ + blle 0x1f04c0 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ mrc2 7, 7, pc, cr10, cr14, {7} │ │ │ │ - blmi 0x76e494 │ │ │ │ - blls 0x840500 │ │ │ │ + blmi 0x76e4cc │ │ │ │ + blls 0x840538 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1210300 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf5c4bdf0 │ │ │ │ smlabbcs r0, r0, r2, r6 │ │ │ │ @ instruction: 0xf1af1938 │ │ │ │ - @ instruction: 0xf8c7ef8c │ │ │ │ + @ instruction: 0xf8c7ef90 │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ stccs 4, cr4, [r3], {4} │ │ │ │ @ instruction: 0xf06fdccb │ │ │ │ strb r0, [r0, r7]! │ │ │ │ - cdp2 1, 8, cr15, cr4, cr3, {4} │ │ │ │ + cdp2 1, 8, cr15, cr8, cr3, {4} │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0x4629e7f5 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0xe7cffa33 │ │ │ │ - @ instruction: 0xf9b4f1c1 │ │ │ │ - addne pc, r8, r7, asr #4 │ │ │ │ + @ instruction: 0xf9b8f1c1 │ │ │ │ + adcne pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x192419e │ │ │ │ + blx 0x12241d6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - mrc2 1, 2, pc, cr8, cr0, {4} │ │ │ │ + mrc2 1, 2, pc, cr12, cr0, {4} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d708 │ │ │ │ + bl 0xfec3d740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ - bl 0x63bd38 │ │ │ │ + bl 0x63bd70 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldmdavs r7!, {r9}^ │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ - bl 0x1d77b04 │ │ │ │ - ble 0x1026d5c │ │ │ │ + bl 0x1d77b3c │ │ │ │ + ble 0x1026d94 │ │ │ │ ldmvs r0!, {r0, r9, sl, lr} │ │ │ │ - blle 0x12f0534 │ │ │ │ + blle 0x12f056c │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf1b89301 │ │ │ │ - adcmi pc, r8, #4145152 @ 0x3f4000 │ │ │ │ + adcmi pc, r8, #4096 @ 0x1000 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d7, d10 │ │ │ │ - vmls.i d17, d16, d0[2] │ │ │ │ + vmls.i d17, d16, d0[4] │ │ │ │ vshl.s8 d16, d30, d14 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vsra.s64 d17, d16, #64 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ - blx 0xffc22718 │ │ │ │ + blx 0xffc22750 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - cdp2 1, 2, cr15, cr14, cr3, {4} │ │ │ │ - movmi pc, #73400320 @ 0x4600000 │ │ │ │ + cdp2 1, 3, cr15, cr2, cr3, {4} │ │ │ │ + @ instruction: 0x43b8f646 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - msrne CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ + movtne pc, #590 @ 0x24e @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d7, d4 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vsra.s64 d17, d16, #64 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf06c9400 │ │ │ │ @ instruction: 0xe7dffafb │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf7294421 │ │ │ │ - andcs lr, r1, r6, ror #27 │ │ │ │ + andcs lr, r1, sl, asr #27 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vhsub.s8 q9, , q1 │ │ │ │ - @ instruction: 0xf2c014b0 │ │ │ │ + vmls.i d17, d16, d0[2] │ │ │ │ vshl.s8 d16, d30, d14 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vsra.s64 d17, d16, #64 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0xfec22798 │ │ │ │ + blx 0xfec227d0 │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d7f4 │ │ │ │ + bl 0xfec3d82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @ instruction: 0xf146460d │ │ │ │ - blls 0x3a5928 │ │ │ │ + blls 0x3a5960 │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ strmi r4, [r4], -fp, lsr #12 │ │ │ │ @ instruction: 0xff72f7ff │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -219267,82 +219281,82 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x592878 │ │ │ │ + blcs 0x5928b0 │ │ │ │ strvc lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ ldmvs lr!, {r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - ble 0x12b1e70 │ │ │ │ + ble 0x12b1ea8 │ │ │ │ adcmi r6, fp, #8060928 @ 0x7b0000 │ │ │ │ @ instruction: 0xf04fd96e │ │ │ │ @ instruction: 0x469133ff │ │ │ │ andcs r9, r3, #0, 6 │ │ │ │ @ instruction: 0xf04f2332 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ strmi sl, [r0], r2, lsl #22 │ │ │ │ @ instruction: 0xf001460c │ │ │ │ @ instruction: 0x4606fa7b │ │ │ │ eorle r1, r2, r3, asr #24 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ - blx 0x20a2724 │ │ │ │ + blx 0x20a275c │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r7, {r1, r2, r6, ip, lr, pc}^ │ │ │ │ - bl 0x22c2b4 │ │ │ │ + bl 0x22c2ec │ │ │ │ strtmi r0, [r9], #-2820 @ 0xfffff4fc │ │ │ │ ldmdble sp, {r0, r1, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x462a1b7d │ │ │ │ - ldcl 7, cr15, [ip, #-164] @ 0xffffff5c │ │ │ │ + stcl 7, cr15, [r0, #-164] @ 0xffffff5c │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ andeq lr, r5, sl, lsl #22 │ │ │ │ @ instruction: 0xf1af2100 │ │ │ │ - @ instruction: 0xf1b9ee82 │ │ │ │ + @ instruction: 0xf1b9ee86 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4630ffdf │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7294622 │ │ │ │ - strb lr, [r8, r0, asr #26]! │ │ │ │ + strb lr, [r8, r4, lsr #26]! │ │ │ │ strcs r9, [r0], #-1536 @ 0xfffffa00 │ │ │ │ strls r9, [r3], #-1282 @ 0xfffffafe │ │ │ │ - blx 0x1122710 │ │ │ │ + blx 0x1122748 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - orrsne pc, r8, r7, asr #4 │ │ │ │ + asrsne pc, r7, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r7, asr #4 │ │ │ │ + andcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r6, #13312 @ 0x3400 │ │ │ │ - @ instruction: 0xf8e4f18c │ │ │ │ - orrsne pc, r8, r7, asr #4 │ │ │ │ + @ instruction: 0xf8e8f18c │ │ │ │ + asrsne pc, r7, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorcs pc, r8, r7, asr #4 │ │ │ │ + subcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r9, #7168 @ 0x1c00 │ │ │ │ - @ instruction: 0xf8d8f18c │ │ │ │ - orrsne pc, r8, r7, asr #4 │ │ │ │ + @ instruction: 0xf8dcf18c │ │ │ │ + asrsne pc, r7, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, ip, r7, asr #4 │ │ │ │ + eorcs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r1, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8ccf18c │ │ │ │ - eorseq lr, r3, r4, lsr r1 │ │ │ │ + @ instruction: 0xf8d0f18c │ │ │ │ + eorseq lr, r3, ip, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ teqpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -219359,413 +219373,413 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ teqpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d9d4 │ │ │ │ + bl 0xfec3da0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ - vmul.i8 , q10, │ │ │ │ + vpmax.s8 d31, d4, d3 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61180395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da00 │ │ │ │ + bl 0xfec3da38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ - @ instruction: 0xf64cf9e9 │ │ │ │ + @ instruction: 0xf64cf9ed │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da2c │ │ │ │ + bl 0xfec3da64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ - vmul.i8 , q10, │ │ │ │ + vmul.i8 , q10, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61580395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ mcrlt 0, 1, pc, cr10, cr4, {2} @ │ │ │ │ ldcllt 0, cr15, [sl, #336] @ 0x150 │ │ │ │ ldmlt r6, {r0, r1, r3, r4, r5, r6, ip, sp, lr, pc}^ │ │ │ │ cmppvs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ stmiblt r0, {r0, r4, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da70 │ │ │ │ + bl 0xfec3daa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1934611 │ │ │ │ - vadd.f32 , q2, │ │ │ │ + vadd.f32 , q2, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ andcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3daa8 │ │ │ │ + bl 0xfec3dae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf14d0ff8 │ │ │ │ vqdmulh.s , q2, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ andsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3dad4 │ │ │ │ + bl 0xfec3db0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x26004b17 │ │ │ │ strls r4, [r0], -r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xffb8f1bc │ │ │ │ + @ instruction: 0xffbcf1bc │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ ldrtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf0664628 │ │ │ │ ldmdblt r0, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ vhadd.s8 d29, d7, d6 │ │ │ │ - vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ ldc2l 0, cr15, [sl], #432 @ 0x1b0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1c0bd70 │ │ │ │ - svclt 0x0000ff8b │ │ │ │ + svclt 0x0000ff8f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3db48 │ │ │ │ + bl 0xfec3db80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d18, d0, #64 │ │ │ │ @ instruction: 0xf19f002e │ │ │ │ - andcs pc, r0, r3, lsl #24 │ │ │ │ - stc2 1, cr15, [r6], #-576 @ 0xfffffdc0 │ │ │ │ + andcs pc, r0, r7, lsl #24 │ │ │ │ + stc2 1, cr15, [sl], #-576 @ 0xfffffdc0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - rscscs pc, ip, r7, asr #4 │ │ │ │ + andscc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbne pc, [r8], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf19f2608 │ │ │ │ - and pc, r8, r7, ror #23 │ │ │ │ + and pc, r8, fp, ror #23 │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - @ instruction: 0xf9f4f1b0 │ │ │ │ + @ instruction: 0xf9f8f1b0 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf9f0f1b0 │ │ │ │ - bvc 0x9b83a8 │ │ │ │ + @ instruction: 0xf9f4f1b0 │ │ │ │ + bvc 0x9b83e0 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1b03701 │ │ │ │ - strmi pc, [r7], #-2537 @ 0xfffff617 │ │ │ │ + strmi pc, [r7], #-2541 @ 0xfffff613 │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0xf82bc │ │ │ │ + blcs 0xf82f4 │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ vhadd.s8 d18, d7, d1 │ │ │ │ - vrsra.s64 d19, d20, #64 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ vcgt.s8 d16, d7, d30 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d21, d7, d0 │ │ │ │ - vrsra.s64 d19, d0, #64 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ vcgt.s8 d16, d7, d30 │ │ │ │ - @ instruction: 0xf2c038d8 │ │ │ │ + @ instruction: 0xf2c038f0 │ │ │ │ vadd.i8 d16, d7, d30 │ │ │ │ - vqdmull.s , d16, d0[1] │ │ │ │ + @ instruction: 0xf2c03bdc │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ - stc2l 1, cr15, [ip, #768] @ 0x300 │ │ │ │ + ldc2l 1, cr15, [r0, #768] @ 0x300 │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf1b04650 │ │ │ │ - mrcne 9, 3, APSR_nzcv, cr3, cr13, {5} @ │ │ │ │ + @ instruction: 0x1e73f9c1 │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - ldc2 1, cr15, [r4, #768]! @ 0x300 │ │ │ │ + ldc2 1, cr15, [r8, #768]! @ 0x300 │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0xf5a78 │ │ │ │ + blcs 0xf5ab0 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - ldc2 1, cr15, [lr, #768] @ 0x300 │ │ │ │ + stc2 1, cr15, [r2, #768]! @ 0x300 │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ vhadd.s8 d18, d7, d1 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ + vaddw.s8 q10, q0, d0 │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1c02300 │ │ │ │ - vadd.f32 d31, d23, d13 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmla.f32 d31, d23, d1 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf19f002e │ │ │ │ - strbmi pc, [r8], -sp, ror #22 @ │ │ │ │ - blx 0xfe5230ce │ │ │ │ - eorseq lr, r3, r8, asr r1 │ │ │ │ + @ instruction: 0x4648fb71 │ │ │ │ + blx 0xfe623106 │ │ │ │ + eorseq lr, r3, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dc98 │ │ │ │ + bl 0xfec3dcd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3dcac │ │ │ │ + bl 0xfec3dce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andcs r4, r0, #48, 22 @ 0xc000 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf95cf194 │ │ │ │ + @ instruction: 0xf960f194 │ │ │ │ ldmdavc sl, {r8, r9, fp, ip, pc} │ │ │ │ eorle r2, sp, sp, asr #20 │ │ │ │ - bcs 0x12dcb50 │ │ │ │ - bcs 0x13dab88 │ │ │ │ + bcs 0x12dcb88 │ │ │ │ + bcs 0x13dabc0 │ │ │ │ sadd16mi fp, ip, ip │ │ │ │ andsle r4, sl, r1, lsl #12 │ │ │ │ tstlt r1, r2, asr #22 │ │ │ │ vmla.i8 d19, d4, d1 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ subsvs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, sl, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x1bd5f54 │ │ │ │ + bcs 0x1bd5f8c │ │ │ │ andcs sp, sl, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf102fa00 │ │ │ │ strls r1, [r0], #-3164 @ 0xfffff3a4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ tstle r7, r2, lsl #5 │ │ │ │ @ instruction: 0xe7d9785a │ │ │ │ @ instruction: 0xe7f32214 │ │ │ │ @ instruction: 0xe7f1221e │ │ │ │ @ instruction: 0xf6434623 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - subsvc pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + rsbvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1c06800 │ │ │ │ - @ instruction: 0x2001fcbb │ │ │ │ - blx 0xc23196 │ │ │ │ - cdp2 1, 7, cr15, cr12, cr0, {6} │ │ │ │ + @ instruction: 0x2001fcbf │ │ │ │ + blx 0xd231ce │ │ │ │ + cdp2 1, 8, cr15, cr0, cr0, {6} │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - eorvc pc, ip, r7, asr #4 │ │ │ │ + subvc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19f681b │ │ │ │ - andcs pc, r1, r5, ror r8 @ │ │ │ │ - blx 0x7a31ba │ │ │ │ + andcs pc, r1, r9, ror r8 @ │ │ │ │ + blx 0x8a31f2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dd84 │ │ │ │ + bl 0xfec3ddbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0710ff8 │ │ │ │ vtst.8 , q10, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ addsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ movtcc pc, #34371 @ 0x8643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0716818 │ │ │ │ andcs pc, r1, pc, asr #18 │ │ │ │ - blx 0xfff231fc │ │ │ │ + blx 0x23234 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3ddc4 │ │ │ │ + bl 0xfec3ddfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ - vadd.i8 d31, d4, d7 │ │ │ │ + vadd.i8 d31, d4, d11 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ sbcsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - cmnpvc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, ip, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [r4, #-700] @ 0xfffffd44 │ │ │ │ + stc2 1, cr15, [r8, #-700] @ 0xfffffd44 │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf888f7ed │ │ │ │ @ instruction: 0xf1902001 │ │ │ │ - svclt 0x0000facf │ │ │ │ + svclt 0x0000fad3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3de18 │ │ │ │ + bl 0xfec3de50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf8a6f194 │ │ │ │ + @ instruction: 0xf8aaf194 │ │ │ │ bicsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnslt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13a77d0 │ │ │ │ + bcs 0x13a7808 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3bedbc │ │ │ │ - blls 0x140cc8 │ │ │ │ + blmi 0x3bedf4 │ │ │ │ + blls 0x140d00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ andcs pc, r1, r4, lsl #22 │ │ │ │ mcr2 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ - stc2l 1, cr15, [r4, #768]! @ 0x300 │ │ │ │ + stc2l 1, cr15, [r8, #768]! @ 0x300 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3de94 │ │ │ │ + bl 0xfec3decc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6484b17 │ │ │ │ - vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d17, q0, q14 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ - @ instruction: 0x4606ff91 │ │ │ │ + @ instruction: 0x4606ff95 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1a23390 │ │ │ │ + blx 0x1b233c8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b4a8 │ │ │ │ - blls 0x140d44 │ │ │ │ + blmi 0x35b4e0 │ │ │ │ + blls 0x140d7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe7233a4 │ │ │ │ + bllt 0xfe8233dc │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fe35 │ │ │ │ - svclt 0x0000fdab │ │ │ │ + svclt 0x0000fdaf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3df08 │ │ │ │ + bl 0xfec3df40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6484b17 │ │ │ │ - vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d17, q0, q14 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ - @ instruction: 0x4606ff57 │ │ │ │ + @ instruction: 0x4606ff5b │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xba3404 │ │ │ │ + blx 0xca343c │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b51c │ │ │ │ - blls 0x140db8 │ │ │ │ + blmi 0x35b554 │ │ │ │ + blls 0x140df0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x18a3418 │ │ │ │ + bllt 0x19a3450 │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fdfb │ │ │ │ - svclt 0x0000fd71 │ │ │ │ + svclt 0x0000fd75 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3df7c │ │ │ │ + bl 0xfec3dfb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ @ instruction: 0xff5cf065 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fddd │ │ │ │ addseq r4, r5, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3dfb4 │ │ │ │ + bl 0xfec3dfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72c0ff8 │ │ │ │ - @ instruction: 0xf016fa7b │ │ │ │ + @ instruction: 0xf016fa5f │ │ │ │ @ instruction: 0xf000f839 │ │ │ │ @ instruction: 0xf72cfc4b │ │ │ │ - @ instruction: 0xf030f903 │ │ │ │ + @ instruction: 0xf030f8e7 │ │ │ │ vadd.i8 , q9, │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ - cmnpvc ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r4, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf680fab0 │ │ │ │ eorcs r4, lr, #5242880 @ 0x500000 │ │ │ │ - cmnpvc ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r4, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmul.i8 q8, q2, q11 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0680095 │ │ │ │ @ instruction: 0x4630fc3d │ │ │ │ ldc2 0, cr15, [r4], #-0 │ │ │ │ vqdmulh.s , q8, │ │ │ │ @@ -219783,126 +219797,126 @@ │ │ │ │ mulle r9, r9, r2 │ │ │ │ @ instruction: 0x109de9d3 │ │ │ │ @ instruction: 0xf8c1b321 │ │ │ │ @ instruction: 0xf8d30278 │ │ │ │ andvs r1, r1, r4, ror r2 │ │ │ │ rsbspl pc, r8, #12779520 @ 0xc30000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ - @ instruction: 0xf88ef72c │ │ │ │ + @ instruction: 0xf872f72c │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8f0f067 │ │ │ │ @ instruction: 0xf8586020 │ │ │ │ strtmi r0, [r9], -r7 │ │ │ │ @ instruction: 0xf8c6f030 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ pop {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72c41f0 │ │ │ │ - @ instruction: 0xf8dfbabf │ │ │ │ + @ instruction: 0xf8dfbaa3 │ │ │ │ mrc 0, 0, r8, cr13, cr4, {0} │ │ │ │ @ instruction: 0xf72c7f70 │ │ │ │ - strb pc, [ip, r3, lsr #17]! @ │ │ │ │ + strb pc, [ip, r7, lsl #17]! @ │ │ │ │ andeq pc, r4, lr, asr #17 │ │ │ │ svclt 0x0000e7db │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfeced720 │ │ │ │ + blx 0xfeced758 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - ldmiblt r4, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r8!, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ rsccs r4, r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xf91ef1bd │ │ │ │ + @ instruction: 0xf922f1bd │ │ │ │ andcs r6, r0, r0, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldmiblt r4, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3e114 │ │ │ │ + bl 0xfec3e14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ @ instruction: 0xf504b086 │ │ │ │ stmdbmi sl!, {r9, ip, lr} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1b83302 │ │ │ │ - cdpne 13, 0, cr15, cr5, cr1, {6} │ │ │ │ - blmi 0x8ddf90 │ │ │ │ - blls 0x240fbc │ │ │ │ + cdpne 13, 0, cr15, cr5, cr5, {6} │ │ │ │ + blmi 0x8ddfc8 │ │ │ │ + blls 0x240ff4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r4, r7, r9, ror #12 │ │ │ │ - stc2l 1, cr15, [r4], #-728 @ 0xfffffd28 │ │ │ │ + stc2l 1, cr15, [r8], #-728 @ 0xfffffd28 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ movwvs lr, #2525 @ 0x9dd │ │ │ │ stmdals r2, {r0, r3, r5, r6, r7, r8, r9, sl, ip} │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - blx 0x12ce9a │ │ │ │ - blx 0xf3bae │ │ │ │ - blx 0x26339e │ │ │ │ - blx 0xfe8eb3a6 │ │ │ │ - blx 0xfea677b6 │ │ │ │ + blx 0x12ced2 │ │ │ │ + blx 0xf3be6 │ │ │ │ + blx 0x2633d6 │ │ │ │ + blx 0xfe8eb3de │ │ │ │ + blx 0xfea677ee │ │ │ │ ldrmi r6, [r1], #-1285 @ 0xfffffafb │ │ │ │ movwge r4, #29725 @ 0x741d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ stc2l 1, cr15, [lr, #516]! @ 0x204 │ │ │ │ - bl 0x122d08c │ │ │ │ + bl 0x122d0c4 │ │ │ │ stmib r4, {r0, r8, sl}^ │ │ │ │ strb r6, [r8, sl, lsl #10] │ │ │ │ - mcrr2 1, 12, pc, r8, cr0 @ │ │ │ │ + mcrr2 1, 12, pc, ip, cr0 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe7997c8 │ │ │ │ + blcc 0xfe799800 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3e1d8 │ │ │ │ + bl 0xfec3e210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46070395 │ │ │ │ strpl pc, [r8], #-1447 @ 0xfffffa59 │ │ │ │ @ instruction: 0xf72b6b98 │ │ │ │ - @ instruction: 0x4605f897 │ │ │ │ + @ instruction: 0x4605f87b │ │ │ │ strpl pc, [r8], -r0, lsl #10 │ │ │ │ - @ instruction: 0xf92cf72b │ │ │ │ + @ instruction: 0xf910f72b │ │ │ │ @ instruction: 0xf8d43610 │ │ │ │ @ instruction: 0xf8c532bc │ │ │ │ vhsub.s8 , , q6 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - andcs lr, r0, #11927552 @ 0xb60000 │ │ │ │ + andcs lr, r0, #10092544 @ 0x9a0000 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ rsbmi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf72c4628 │ │ │ │ - stmiavs r4!, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -219929,15 +219943,15 @@ │ │ │ │ stmdavc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8f0f075 │ │ │ │ ldmib r4, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xf17342b2 │ │ │ │ movwle r0, #21248 @ 0x5300 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ - bl 0x1ef7b18 │ │ │ │ + bl 0x1ef7b50 │ │ │ │ andle r0, ip, #201326592 @ 0xc000000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -219960,15 +219974,15 @@ │ │ │ │ svclt 0x00480699 │ │ │ │ stmeq r0, {r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdale r0, {r1, r3, r5, r7, r9, lr}^ │ │ │ │ ldmdale r1!, {r1, r7, r9, lr} │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfef2510a │ │ │ │ + blx 0xfef25142 │ │ │ │ @ instruction: 0xd32342bd │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [r0, #590]! @ 0x24e @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @@ -219984,274 +219998,274 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f41c68 │ │ │ │ ldrb pc, [r5, sp, lsl #23] @ │ │ │ │ cdpne 6, 7, cr4, cr1, cr10, {2} │ │ │ │ - blx 0xfe32516a │ │ │ │ + blx 0xfe3251a2 │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfe1a5176 │ │ │ │ + blx 0xfe1a51ae │ │ │ │ sbcle r4, r9, #-805306357 @ 0xd000000b │ │ │ │ strbmi lr, [sl], -ip, ror #15 │ │ │ │ @ instruction: 0xf7f44639 │ │ │ │ @ instruction: 0xe7c3fb7b │ │ │ │ - blx 0x2337a │ │ │ │ + blx 0x233b2 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d0 │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - rsbseq pc, r8, r8, asr #4 │ │ │ │ + addseq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 1, cr15, [r6, #-632] @ 0xfffffd88 │ │ │ │ + stc2l 1, cr15, [sl, #-632] @ 0xfffffd88 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r8], -r7, asr #23 │ │ │ │ - blx 0xffc2339e │ │ │ │ + blx 0xffc233d6 │ │ │ │ vabd.s8 q15, q15, q0 │ │ │ │ vsubl.s8 q10, d0, d12 │ │ │ │ ldmdahi r2, {r0, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, r7, r0, lsl #20 │ │ │ │ ldrle r0, [r5, #1050]! @ 0x41a │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf1b26604 │ │ │ │ - @ instruction: 0xf066fcaf │ │ │ │ - blls 0x226eb0 │ │ │ │ - bls 0x178a1c │ │ │ │ + @ instruction: 0xf066fcb3 │ │ │ │ + blls 0x226ee8 │ │ │ │ + bls 0x178a54 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - andseq pc, ip, r8, asr #4 │ │ │ │ + eorseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {112} @ 0x70 │ │ │ │ ldr r6, [r7, fp, lsr #16] │ │ │ │ vmax.s8 d20, d8, d18 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf070002e │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c0e78e │ │ │ │ - svclt 0x0000fb07 │ │ │ │ + svclt 0x0000fb0b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ stmdavc sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1b77800 │ │ │ │ - adcmi pc, r0, #99328 @ 0x18400 │ │ │ │ + adcmi pc, r0, #103424 @ 0x19400 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r7, {r1, r2, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe9f82b0 │ │ │ │ - bl 0x12e82a0 │ │ │ │ + bl 0xfe9f82e8 │ │ │ │ + bl 0x12e82d8 │ │ │ │ strb r7, [r1, r0, ror #17]! │ │ │ │ - @ instruction: 0xff9af182 │ │ │ │ - blcs 0x2012b8 │ │ │ │ + @ instruction: 0xff9ef182 │ │ │ │ + blcs 0x2012f0 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf1af4628 │ │ │ │ - ldrb lr, [sl, sl, lsl #17] │ │ │ │ + ldrb lr, [sl, lr, lsl #17] │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - mrclt 1, 3, APSR_nzcv, cr8, cr12, {5} │ │ │ │ + mrclt 1, 3, APSR_nzcv, cr12, cr12, {5} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e4dc │ │ │ │ + bl 0xfec3e514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - ldc2l 1, cr15, [r8, #752]! @ 0x2f0 │ │ │ │ + ldc2l 1, cr15, [ip, #752]! @ 0x2f0 │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf1bc4615 │ │ │ │ - blls 0x525d8c │ │ │ │ + blls 0x525dd4 │ │ │ │ @ instruction: 0xf0034680 │ │ │ │ - blcs 0x127ffc │ │ │ │ + blcs 0x128034 │ │ │ │ vhadd.s8 , q2, q10 │ │ │ │ vorr.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0x1e620995 │ │ │ │ - bl 0x177e20 │ │ │ │ + bl 0x177e58 │ │ │ │ @ instruction: 0xf8d90a08 │ │ │ │ strtmi r3, [r3], #-0 │ │ │ │ rsble r9, r8, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x12349c │ │ │ │ + bleq 0x1234d4 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7f35480 │ │ │ │ adcmi pc, r6, #113664 @ 0x1bc00 │ │ │ │ - bleq 0x121c9c │ │ │ │ + bleq 0x121cd4 │ │ │ │ strmi sp, [sl, #2294]! @ 0x8f6 │ │ │ │ ldrbmi sp, [r0], -r8, lsl #18 │ │ │ │ - bpl 0xfe124a24 │ │ │ │ - blx 0x1a2534e │ │ │ │ - b 0x13b88d8 │ │ │ │ + bpl 0xfe124a5c │ │ │ │ + blx 0x1a25386 │ │ │ │ + b 0x13b8910 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x12db4e0 │ │ │ │ + b 0x12db518 │ │ │ │ vsubl.u8 q8, d11, d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ vsubw.u8 q8, q1, d3 │ │ │ │ @ instruction: 0xf0020780 │ │ │ │ tstmi ip, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x07a24317 │ │ │ │ - blls 0x51c84c │ │ │ │ + blls 0x51c884 │ │ │ │ @ instruction: 0xf8d91c6a │ │ │ │ - blne 0xfe56b3b4 │ │ │ │ + blne 0xfe56b3ec │ │ │ │ @ instruction: 0x069b4431 │ │ │ │ ldmib sp, {r0, r1, r3, r4, sl, ip, lr, pc}^ │ │ │ │ movwcs r5, #5650 @ 0x1612 │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff3ef7ff │ │ │ │ adcsmi fp, ip, #32, 6 @ 0x80000000 │ │ │ │ stmdals r5, {r2, ip, lr, pc} │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - ldc2 1, cr15, [ip, #752]! @ 0x2f0 │ │ │ │ + stc2l 1, cr15, [r0, #752] @ 0x2f0 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x46088ff0 │ │ │ │ @ instruction: 0xf1ae2100 │ │ │ │ - strb lr, [r8, lr, ror #31]! │ │ │ │ + @ instruction: 0xe7e8eff2 │ │ │ │ streq pc, [r2], #-68 @ 0xffffffbc │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf1bc4622 │ │ │ │ - strb pc, [lr, r5, lsr #27] @ │ │ │ │ + strb pc, [lr, r9, lsr #27] @ │ │ │ │ ldrle r0, [r8, #1977] @ 0x7b9 │ │ │ │ - cdp2 1, 14, cr15, cr4, cr2, {4} │ │ │ │ + cdp2 1, 14, cr15, cr8, cr2, {4} │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strmi r8, [sl, #4080]! @ 0xff0 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle lr, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x562abc │ │ │ │ + blvc 0x562af4 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46419b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf1bc0320 │ │ │ │ - addmi pc, r7, #4416 @ 0x1140 │ │ │ │ + addmi pc, r7, #4672 @ 0x1240 │ │ │ │ svclt 0x00084603 │ │ │ │ addsle r4, ip, r7, lsr #12 │ │ │ │ sbcsle r3, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ @ instruction: 0xf182ff27 │ │ │ │ - tstpcs r1, #2832 @ p-variant is OBSOLETE @ 0xb10 │ │ │ │ + tstpcs r1, #2896 @ p-variant is OBSOLETE @ 0xb50 │ │ │ │ strb r6, [fp, r3] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe74a4 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe74dc @ │ │ │ │ ldrtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xf9daf1bc │ │ │ │ + @ instruction: 0xf9def1bc │ │ │ │ vhsub.u32 q10, , │ │ │ │ - b 0x1a84e0 │ │ │ │ + b 0x1a8518 │ │ │ │ stccc 8, cr0, [r1], {7} │ │ │ │ - beq 0x2220bc │ │ │ │ - beq 0x1e1ce8 │ │ │ │ + beq 0x2220f4 │ │ │ │ + beq 0x1e1d20 │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ movweq lr, #35753 @ 0x8ba9 │ │ │ │ stmdale r7!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r6], -r7, asr #10 │ │ │ │ strbmi fp, [r5], -r4, lsl #31 │ │ │ │ - beq 0x123614 │ │ │ │ + beq 0x12364c │ │ │ │ strtmi sp, [r8], -ip, lsl #18 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xfeda54b0 │ │ │ │ - b 0x1377fa4 │ │ │ │ + blx 0xfeda54e8 │ │ │ │ + b 0x1377fdc │ │ │ │ ldmle r6!, {r9, fp}^ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrtmi sp, [r0], #0 │ │ │ │ andle r4, ip, #76, 10 @ 0x13000000 │ │ │ │ stclne 5, cr2, [r0], #-0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfe9a54d0 │ │ │ │ - b 0x1238b8c │ │ │ │ + blx 0xfe9a5508 │ │ │ │ + b 0x1238bc4 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ - bl 0xfeb53944 │ │ │ │ + bl 0xfeb5397c │ │ │ │ strbmi r0, [r8, #2310] @ 0x906 │ │ │ │ @ instruction: 0xf109d82f │ │ │ │ ands r0, r8, r1, lsl #20 │ │ │ │ ldmdble r1, {r0, r1, r2, r6, r8, sl, lr}^ │ │ │ │ strcs r4, [r0, #-1606] @ 0xfffff9ba │ │ │ │ @ instruction: 0xf5064630 │ │ │ │ @ instruction: 0xf7f35680 │ │ │ │ adcsmi pc, r7, #577536 @ 0x8d000 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strbmi sp, [ip, #-2294] @ 0xfffff70a │ │ │ │ stclne 2, cr13, [r0], #-32 @ 0xffffffe0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfe1a5510 │ │ │ │ - b 0x1238bcc │ │ │ │ + blx 0xfe1a5548 │ │ │ │ + b 0x1238c04 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ vmul.i8 d27, d20, d13 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ vqsub.s8 d16, d20, d5 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0xfeb683b4 │ │ │ │ + bl 0xfeb683ec │ │ │ │ ldmdavs r2, {r3, r8} │ │ │ │ ldrmi r6, [r8], #2075 @ 0x81b │ │ │ │ strbmi fp, [r0], -r2, lsl #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1bc47f0 │ │ │ │ - andcs fp, r0, r7, lsr #26 │ │ │ │ + andcs fp, r0, fp, lsr #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d2, d4 │ │ │ │ @ instruction: 0xf1bc0332 │ │ │ │ - bl 0xfef26834 │ │ │ │ + bl 0xfef2687c │ │ │ │ svclt 0x00180000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -220262,57 +220276,57 @@ │ │ │ │ stmpl fp, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ addpl r1, r8, r8, asr ip │ │ │ │ andcs fp, r0, r3, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1a64802 │ │ │ │ - svclt 0x0000be73 │ │ │ │ + svclt 0x0000be77 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e804 │ │ │ │ + bl 0xfec3e83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0xfd840 │ │ │ │ - blcc 0x15ea50 │ │ │ │ + blcs 0xfd878 │ │ │ │ + blcc 0x15ea88 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ - ldclt 1, cr15, [ip], {167} @ 0xa7 │ │ │ │ - cdp2 7, 3, cr15, cr8, cr8, {1} │ │ │ │ + stclt 1, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + cdp2 7, 1, cr15, cr12, cr8, {1} │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e864 │ │ │ │ + bl 0xfec3e89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x26b64c │ │ │ │ + bmi 0x26b684 │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1a64803 │ │ │ │ - @ instruction: 0xf729be2d │ │ │ │ - svclt 0x0000fa1d │ │ │ │ + @ instruction: 0xf729be31 │ │ │ │ + svclt 0x0000fa01 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ - stmdami r1, {r0, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - bllt 0xffb23d38 │ │ │ │ + stmdami r1, {r0, r2, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + bllt 0xffc23d70 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strcs fp, [r0], #-153 @ 0xffffff67 │ │ │ │ ldmdaeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -220328,16 +220342,16 @@ │ │ │ │ stmib sp, {r1, r4, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r2, r4, sl, lr} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vorr.i32 d24, #222 @ 0x000000de │ │ │ │ ldmdblt r3, {r0, r1, r3, r8, r9} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf06fd912 │ │ │ │ - blmi 0xfeb27b50 │ │ │ │ - blls 0x6c1768 │ │ │ │ + blmi 0xfeb27b88 │ │ │ │ + blls 0x6c17a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x4608815c │ │ │ │ tstcs r0, r9, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220351,71 +220365,71 @@ │ │ │ │ @ instruction: 0xf1c633ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ tstpeq fp, pc, rrx @ p-variant is OBSOLETE │ │ │ │ mrcne 7, 3, lr, cr2, cr7, {6} │ │ │ │ ldmle r9!, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1bce7f3 │ │ │ │ - svcmi 0x0093f885 │ │ │ │ + svcmi 0x0093f889 │ │ │ │ cdp 14, 1, cr1, cr13, cr11, {3} │ │ │ │ ldrtmi r1, [r3], #-3952 @ 0xfffff090 │ │ │ │ movwls r4, #30338 @ 0x7682 │ │ │ │ @ instruction: 0xf1ca3b01 │ │ │ │ ldrbmi r0, [r3], #-1536 @ 0xfffffa00 │ │ │ │ andeq lr, r6, #12288 @ 0x3000 │ │ │ │ @ instruction: 0x4608587b │ │ │ │ eormi r9, lr, r6, lsl #2 │ │ │ │ mrcne 12, 2, r1, cr4, cr9, {2} │ │ │ │ - blcs 0xfb864 │ │ │ │ + blcs 0xfb89c │ │ │ │ sbchi pc, fp, r0 │ │ │ │ ldrmi r1, [sl, #2979] @ 0xba3 │ │ │ │ adcsmi sp, r5, #100, 18 @ 0x190000 │ │ │ │ tstphi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x464f46b3 │ │ │ │ @ instruction: 0xf50b4658 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [sp, #-2389] @ 0xfffff6ab @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ - blls 0x2ddb80 │ │ │ │ + blls 0x2ddbb8 │ │ │ │ andle r4, sl, #805306378 @ 0x3000000a │ │ │ │ @ instruction: 0xf10b469b │ │ │ │ @ instruction: 0xf50b0001 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [ip, #-2375] @ 0xfffff6b9 @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ @ instruction: 0x960ed8f5 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9714 │ │ │ │ vpmax.s8 d16, d4, d1 │ │ │ │ vorr.i16 , #1024 @ 0x0400 │ │ │ │ vmovge.32 r0, d17[0] │ │ │ │ strcs sl, [r0], #-3860 @ 0xfffff0ec │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ - ble 0xbb8d34 │ │ │ │ - blcc 0x225944 │ │ │ │ + ble 0xbb8d6c │ │ │ │ + blcc 0x22597c │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ - blne 0x22594c │ │ │ │ + blne 0x225984 │ │ │ │ vmov.i32 d20, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - blx 0xfeb23ef6 │ │ │ │ + blx 0xfec23f2e │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x1a79010 │ │ │ │ + blmi 0x1a79048 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19c7b78 │ │ │ │ + bmi 0x19c7bb0 │ │ │ │ stmdals r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfb86c │ │ │ │ + blcs 0xfb8a4 │ │ │ │ svcge 0x006bf47f │ │ │ │ tstls r6, r0, ror #16 │ │ │ │ - blx 0x923eca │ │ │ │ + blx 0xa23f02 │ │ │ │ strb r9, [r4, -r6, lsl #18]! │ │ │ │ svclt 0x003c42a6 │ │ │ │ - beq 0x163974 │ │ │ │ + beq 0x1639ac │ │ │ │ teqle r2, #0, 2 │ │ │ │ andeq pc, r7, #9 │ │ │ │ @ instruction: 0xf0429907 │ │ │ │ strtmi r0, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf82ef7f4 │ │ │ │ ldrb r2, [ip, r0, lsl #2] │ │ │ │ smmlar r2, r1, r6, r4 │ │ │ │ @@ -220424,26 +220438,26 @@ │ │ │ │ @ instruction: 0x462646b1 │ │ │ │ andls r4, r8, #92, 12 @ 0x5c00000 │ │ │ │ @ instruction: 0xf5074638 │ │ │ │ @ instruction: 0xf7f35780 │ │ │ │ adcsmi pc, sp, #15532032 @ 0xed0000 │ │ │ │ streq lr, [r0], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x465bd8f6 │ │ │ │ - bls 0x2f9308 │ │ │ │ + bls 0x2f9340 │ │ │ │ ldrbmi r4, [fp, #-1588] @ 0xfffff9cc │ │ │ │ ldrmi r4, [r9], lr, asr #12 │ │ │ │ - blls 0x2db8e8 │ │ │ │ + blls 0x2db920 │ │ │ │ ldrbmi r9, [r6], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0xf8cd42a3 │ │ │ │ @ instruction: 0xf8cdb050 │ │ │ │ cmnle r6, #68 @ 0x44 │ │ │ │ ldmible r6, {r2, r4, r5, r7, r9, lr} │ │ │ │ - beq 0x1a39dc │ │ │ │ - blge 0x6efca8 │ │ │ │ - bl 0x1ae6f0 │ │ │ │ + beq 0x1a3a14 │ │ │ │ + blge 0x6efce0 │ │ │ │ + bl 0x1ae728 │ │ │ │ @ instruction: 0xf8410181 │ │ │ │ @ instruction: 0xf8416c28 │ │ │ │ @ instruction: 0xf8412c1c │ │ │ │ usada8 sl, r0, ip, r9 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0x2100d2b8 │ │ │ │ strbmi r9, [fp], r7, lsl #30 │ │ │ │ @@ -220459,22 +220473,22 @@ │ │ │ │ strbmi r6, [sp], -r8, lsl #2 │ │ │ │ @ instruction: 0x4699463a │ │ │ │ suble r4, sl, fp, asr r5 │ │ │ │ addeq lr, r1, sp, lsl #22 │ │ │ │ streq lr, [sl], #-2980 @ 0xfffff45c │ │ │ │ adcsmi r1, r4, #25088 @ 0x6200 │ │ │ │ subge pc, r4, r0, asr #17 │ │ │ │ - beq 0x163d0c │ │ │ │ + beq 0x163d44 │ │ │ │ subslt pc, r0, r0, asr #17 │ │ │ │ @ instruction: 0xf67f6382 │ │ │ │ stcne 15, cr10, [fp], {94} @ 0x5e │ │ │ │ @ instruction: 0x469a4651 │ │ │ │ stmdami r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a69208 │ │ │ │ - bls 0x326c90 │ │ │ │ + bls 0x326cd8 │ │ │ │ vabd.s8 d30, d14, d30 │ │ │ │ vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf24eaeda │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -220482,19 +220496,19 @@ │ │ │ │ @ instruction: 0xf24eaed2 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi fp, [r1], -r3, ror #6 │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf1b2440c │ │ │ │ - @ instruction: 0xf066f905 │ │ │ │ - blls 0x42675c │ │ │ │ - bls 0x379170 │ │ │ │ + @ instruction: 0xf066f909 │ │ │ │ + blls 0x426794 │ │ │ │ + bls 0x3791a8 │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - sbceq pc, r4, r8, asr #4 │ │ │ │ + sbcseq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strvs lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf856f070 │ │ │ │ @ instruction: 0x2101e6b1 │ │ │ │ adcsmi lr, r4, #40370176 @ 0x2680000 │ │ │ │ @ instruction: 0xf101bf88 │ │ │ │ @@ -220502,180 +220516,180 @@ │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ smlald sl, pc, r8, pc @ │ │ │ │ str r4, [r2, -pc, asr #12] │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ vhsub.s8 d25, d8, d2 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [sl], -lr, lsr #32 │ │ │ │ movwne lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf838f070 │ │ │ │ @ instruction: 0xf1bfe693 │ │ │ │ - @ instruction: 0xf728ff45 │ │ │ │ - svclt 0x0000fc6f │ │ │ │ + @ instruction: 0xf728ff49 │ │ │ │ + svclt 0x0000fc53 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1a2e8c │ │ │ │ + blhi 0x1a2ec4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - @ instruction: 0xff3af1bb │ │ │ │ + @ instruction: 0xff3ef1bb │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ orrvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bvs 0x7f8320 │ │ │ │ + bvs 0x7f8358 │ │ │ │ @ instruction: 0xf2441e71 │ │ │ │ vmlsl.s , d0, d0[4] │ │ │ │ strmi r0, [r1], #-1685 @ 0xfffff96b │ │ │ │ @ instruction: 0xf105400f │ │ │ │ - bl 0x1f6214 │ │ │ │ + bl 0x1f624c │ │ │ │ @ instruction: 0xf1c50309 │ │ │ │ ldmdavs r1!, {r9, sl, fp} │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ stcls 1, cr13, [r4], {123} @ 0x7b │ │ │ │ ldrbvc pc, [r4], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ strmi r4, [r8], fp, lsl #13 │ │ │ │ - blhi 0x15a30b8 │ │ │ │ + blhi 0x15a30f0 │ │ │ │ vst1.8 {d20-d22}, [pc]! │ │ │ │ @ instruction: 0xf6cf4270 │ │ │ │ vqsub.s8 , q10, │ │ │ │ vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8cd0395 │ │ │ │ stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ stc 2, cr3, [sp, #24] │ │ │ │ @ instruction: 0xf04f8b02 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ strtmi r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - blx 0x10a4160 │ │ │ │ + blx 0x11a4198 │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ @ instruction: 0xd01d3fff │ │ │ │ strmi r6, [r0, #2099] @ 0x833 │ │ │ │ movweq lr, #15264 @ 0x3ba0 │ │ │ │ tsteq r3, r9, lsl #20 │ │ │ │ stmdbcs r0, {r0, r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fd064 │ │ │ │ - bls 0x22a690 │ │ │ │ + bls 0x22a6c8 │ │ │ │ ldrtmi r4, [r9], -fp, asr #8 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - blx 0xfe62418c │ │ │ │ - blls 0x214730 │ │ │ │ + blx 0xfe7241c4 │ │ │ │ + blls 0x214768 │ │ │ │ svclt 0x008c42a3 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ ldmdblt r9, {r0, r8} │ │ │ │ @ instruction: 0xe7d246d0 │ │ │ │ - blx 0xfe3241a4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7ab8 @ │ │ │ │ + blx 0xfe4241dc │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7af0 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1a2db4 │ │ │ │ + blhi 0x1a2dec │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf10b8ff0 │ │ │ │ stmdbcs r0, {r0, r8, r9, fp} │ │ │ │ @ instruction: 0xf1bbd03e │ │ │ │ andsle r0, r8, r1, lsl #30 │ │ │ │ @ instruction: 0xf1bb4639 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ - blx 0x1ca41d8 │ │ │ │ + blx 0x1da4210 │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ ldmdavs fp, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1, #-3996] @ 0xfffff064 │ │ │ │ strpl pc, [r0], #1103 @ 0x44f │ │ │ │ - bls 0x2de258 │ │ │ │ + bls 0x2de290 │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ ldrbmi r2, [r0], r1, lsl #10 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - bls 0x26199c │ │ │ │ - b 0x1793f8 │ │ │ │ + bls 0x2619d4 │ │ │ │ + b 0x179430 │ │ │ │ @ instruction: 0xf1bc0403 │ │ │ │ - sbfx pc, r5, #20, #32 │ │ │ │ + sbfx pc, r9, #20, #32 │ │ │ │ eorsmi r4, ip, r7, asr #4 │ │ │ │ addsmi lr, r9, #112, 14 @ 0x1c00000 │ │ │ │ vhsub.s8 d29, d4, d21 │ │ │ │ vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r9, r3, #4, 22 @ 0x1000 │ │ │ │ - blls 0x21e230 │ │ │ │ + blls 0x21e268 │ │ │ │ ldmdavs r4!, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x462b1e59 │ │ │ │ svclt 0x002842a1 │ │ │ │ andlt r4, r9, r1, lsr #12 │ │ │ │ - blhi 0x1a2e40 │ │ │ │ + blhi 0x1a2e78 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00f4f7f2 │ │ │ │ vmin.s8 d20, d5, d12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmdbls r4, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, sl, #106496 @ 0x1a000 │ │ │ │ - bvs 0x179c208 │ │ │ │ + bvs 0x179c240 │ │ │ │ svclt 0x009c42a2 │ │ │ │ andsvs r1, pc, #1032192 @ 0xfc000 │ │ │ │ strtmi lr, [fp], -r2, lsr #15 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #16 │ │ │ │ @ instruction: 0xffe0f7f2 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ bfi sp, sl, #3, #14 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ - blmi 0xfecb9418 │ │ │ │ + blmi 0xfecb9450 │ │ │ │ @ instruction: 0x4617b0b3 │ │ │ │ teqls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bls 0x10b93cc │ │ │ │ + bls 0x10b9404 │ │ │ │ @ instruction: 0xf8dd460c │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, r7, pc} │ │ │ │ - blcs 0x10c3ec │ │ │ │ + blcs 0x10c424 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ stmdale r9!, {r0, r1, r2, r3, r8, r9, sl, fp, sp}^ │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe7bd4 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe7c0c @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 q12, q6, #56 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andsls r9, r0, #939524096 @ 0x38000000 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ tstpne r0, #22 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0004930f │ │ │ │ - blvc 0x1924508 │ │ │ │ - bleq 0xfe6646fc │ │ │ │ + blvc 0x1924540 │ │ │ │ + bleq 0xfe664734 │ │ │ │ vmov.i32 d29, #212 @ 0x000000d4 │ │ │ │ - blcs 0xe8830 │ │ │ │ + blcs 0xe8868 │ │ │ │ vrhadd.s8 , q2, q7 │ │ │ │ vqdmull.s , d0, d0[4] │ │ │ │ @ instruction: 0xf8db0b95 │ │ │ │ - bcs 0xefc14 │ │ │ │ + bcs 0xefc4c │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r5, #167772160 @ 0xa000000 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ eorsge pc, r8, #14614528 @ 0xdf0000 │ │ │ │ svcls 0x0070ee1d │ │ │ │ andcs pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf84a1c51 │ │ │ │ - bcs 0xebc60 │ │ │ │ + bcs 0xebc98 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ - mcr2 1, 0, pc, cr14, cr11, {5} @ │ │ │ │ + mrc2 1, 0, pc, cr2, cr11, {5} │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ - blcs 0x10bc78 │ │ │ │ + blcs 0x10bcb0 │ │ │ │ rscseq sp, r0, #67 @ 0x43 │ │ │ │ rschi pc, r0, r0, lsl #2 │ │ │ │ svclt 0x004806f1 │ │ │ │ @ instruction: 0xf14046b3 │ │ │ │ @ instruction: 0xf007822e │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @@ -220686,21 +220700,21 @@ │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vrshr.s64 d8, d30, #64 │ │ │ │ @ instruction: 0xf00b80f3 │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x101cf4 │ │ │ │ + blcs 0x101d2c │ │ │ │ adchi pc, r8, #0 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ cmp r6, ip, lsr r0 │ │ │ │ - blx 0xfe7a42b0 │ │ │ │ + blx 0xfe8a42e8 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7cb0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7ce8 @ │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -220714,278 +220728,278 @@ │ │ │ │ movwls r4, #49939 @ 0xc313 │ │ │ │ @ instruction: 0xf5b39b0b │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vsubl.s8 q4, d0, d10 │ │ │ │ @ instruction: 0xf006814b │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x10e544 │ │ │ │ + bcs 0x10e57c │ │ │ │ orrshi pc, pc, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04681a8 │ │ │ │ svcls 0x000f0320 │ │ │ │ @ instruction: 0x960f9611 │ │ │ │ @ instruction: 0xf504990b │ │ │ │ - ldc 2, cr5, [pc, #512] @ 0xe7f24 │ │ │ │ + ldc 2, cr5, [pc, #512] @ 0xe7f5c │ │ │ │ ldrtmi r7, [r8], -ip, asr #22 │ │ │ │ @ instruction: 0xf04f1a57 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ stc 2, cr9, [sp] │ │ │ │ - bls 0x406940 │ │ │ │ - @ instruction: 0xf8d8f1bc │ │ │ │ + bls 0x406978 │ │ │ │ + @ instruction: 0xf8dcf1bc │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ rschi pc, r6, #0 │ │ │ │ - bleq 0x3e4c48 │ │ │ │ + bleq 0x3e4c80 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adchi pc, r3, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0c042bc │ │ │ │ - blls 0x5487c4 │ │ │ │ + blls 0x5487fc │ │ │ │ @ instruction: 0xf140069a │ │ │ │ vqsub.s8 q12, q2, q11 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - bls 0x468bbc │ │ │ │ + bls 0x468bf4 │ │ │ │ ldmdavs fp, {r0, r5, r6, r9, sl, fp, ip} │ │ │ │ - blls 0x4ee924 │ │ │ │ + blls 0x4ee95c │ │ │ │ tstmi r3, #687865856 @ 0x29000000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ stmdals lr, {r0, r1, r3, r9, fp, ip, pc} │ │ │ │ subsmi r1, r2, #1328 @ 0x530 │ │ │ │ - bne 0x7b8db4 │ │ │ │ - blcc 0x137dd8 │ │ │ │ + bne 0x7b8dec │ │ │ │ + blcc 0x137e10 │ │ │ │ mcrne 0, 3, lr, cr1, cr6, {7} │ │ │ │ @ instruction: 0xf67f4291 │ │ │ │ @ instruction: 0xf182af43 │ │ │ │ - movwcs pc, #51745 @ 0xca21 @ │ │ │ │ + movwcs pc, #51749 @ 0xca25 @ │ │ │ │ str r6, [r5, r3] │ │ │ │ movwmi pc, #57934 @ 0xe24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x109e18 │ │ │ │ + blcs 0x109e50 │ │ │ │ svcge 0x000cf43f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0004f57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blcs 0x105e3c │ │ │ │ + blcs 0x105e74 │ │ │ │ nophi {0} │ │ │ │ ldmdage r4, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mcr2 1, 6, pc, cr4, cr1, {5} @ │ │ │ │ + mcr2 1, 6, pc, cr8, cr1, {5} @ │ │ │ │ @ instruction: 0xf93cf066 │ │ │ │ movwls r9, #39690 @ 0x9b0a │ │ │ │ - blls 0xff95f4 │ │ │ │ - eorsne pc, r8, r8, asr #4 │ │ │ │ + blls 0xff962c │ │ │ │ + subsne pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwvs lr, #22989 @ 0x59cd │ │ │ │ - blls 0x68e650 │ │ │ │ + blls 0x68e688 │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, lr}^ │ │ │ │ @ instruction: 0xf06f5900 │ │ │ │ ldrb pc, [r9], pc, lsl #28 @ │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7f24421 │ │ │ │ @ instruction: 0xf026fe5b │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r8, r9, fp} │ │ │ │ svcge 0x0019f47f │ │ │ │ - @ instruction: 0xf9d6f182 │ │ │ │ + @ instruction: 0xf9daf182 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x1483d0 │ │ │ │ + blcc 0x148408 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ tst r6, r1, lsr pc │ │ │ │ @ instruction: 0xf1a64804 │ │ │ │ - ldrbt pc, [r5], r3, asr #20 @ │ │ │ │ + ldrbt pc, [r5], r7, asr #20 @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ subsmi r9, fp, #11264 @ 0x2c00 │ │ │ │ stccs 3, cr9, [r0, #-56] @ 0xffffffc8 │ │ │ │ addshi pc, sl, r0 │ │ │ │ vqsub.s8 d18, d4, d0 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ movwls r1, #63723 @ 0xf8eb │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - bls 0x4885e8 │ │ │ │ + bls 0x488620 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - b 0x18eabc │ │ │ │ + b 0x18eaf4 │ │ │ │ stmdals pc, {r3, r8, sl} @ │ │ │ │ strls r1, [r2, #-2889] @ 0xfffff4b7 │ │ │ │ mvnvc lr, #12288 @ 0x3000 │ │ │ │ - blls 0x100cab0 │ │ │ │ + blls 0x100cae8 │ │ │ │ ldrbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1bc9a0c │ │ │ │ - mcrrne 8, 1, pc, r3, cr15 @ │ │ │ │ + mcrrne 8, 2, pc, r3, cr3 @ │ │ │ │ eorhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d4, d13 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r0, #4757 @ 0x1295 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ cdpne 4, 6, cr4, cr3, cr8, {1} │ │ │ │ - bne 0xfe181f18 │ │ │ │ + bne 0xfe181f50 │ │ │ │ @ instruction: 0x46104413 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ strmi pc, [r4], -fp, lsl #18 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148328 │ │ │ │ + blcc 0x148360 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ stclne 1, cr11, [r2], #-940 @ 0xfffffc54 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0xff013a64 │ │ │ │ + blmi 0xff013a9c │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andpl pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr12, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7534100 │ │ │ │ - strtmi pc, [r8], -r9, lsr #29 │ │ │ │ + strtmi pc, [r8], -sp, lsl #29 │ │ │ │ @ instruction: 0xf934f7f0 │ │ │ │ ldmmi r2!, {r1, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xff9ef1a6 │ │ │ │ + @ instruction: 0xffa2f1a6 │ │ │ │ ssatmi lr, #20, sp, asr #15 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - strtmi r6, [pc], #-2071 @ 0xe7f40 │ │ │ │ + strtmi r6, [pc], #-2071 @ 0xe7f78 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf01b8090 │ │ │ │ @ instruction: 0xf0001f10 │ │ │ │ @ instruction: 0xf8cd80af │ │ │ │ - blls 0x394044 │ │ │ │ + blls 0x39407c │ │ │ │ ldmdbls ip!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r9, [fp], -r3, lsl #6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ - adcsmi pc, r8, #772 @ 0x304 │ │ │ │ + adcsmi pc, r8, #788 @ 0x314 │ │ │ │ svclt 0x00024603 │ │ │ │ mvnscc pc, #4, 2 │ │ │ │ @ instruction: 0x4619195b │ │ │ │ rsbhi pc, lr, #64 @ 0x40 │ │ │ │ strtmi r9, [r8], -sp, lsl #20 │ │ │ │ - bls 0x4cc788 │ │ │ │ + bls 0x4cc7c0 │ │ │ │ strtmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8b2f7ff │ │ │ │ str r4, [r5, r4, lsl #12]! │ │ │ │ ldrtmi r9, [r3], fp, lsl #22 │ │ │ │ movwls r4, #57947 @ 0xe25b │ │ │ │ ldrmi r9, [sl], -pc, lsl #22 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - blcs 0x113d4c │ │ │ │ + blcs 0x113d84 │ │ │ │ svcge 0x0071f43f │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ streq pc, [r0, #-27]! @ 0xffffffe5 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ sbcshi pc, r7, r0 │ │ │ │ vmulne.f64 d25, d2, d11 │ │ │ │ - blcc 0x14e3fc │ │ │ │ + blcc 0x14e434 │ │ │ │ ldrmi r9, [r3], #-528 @ 0xfffffdf0 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf04f461d │ │ │ │ tstls r1, #32, 4 │ │ │ │ tstls r2, #805306369 @ 0x30000001 │ │ │ │ orrhi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf1c29a11 │ │ │ │ strtmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ - blls 0x4ccc18 │ │ │ │ + blls 0x4ccc50 │ │ │ │ strtmi r1, [r3], #-2900 @ 0xfffff4ac │ │ │ │ - blls 0x5b9864 │ │ │ │ + blls 0x5b989c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5887d4 │ │ │ │ + blls 0x58880c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x388700 │ │ │ │ + blls 0x388738 │ │ │ │ stmdaeq r5, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ tstpeq r0, r3, ror #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x70ec58 │ │ │ │ + bl 0x70ec90 │ │ │ │ movwls r0, #8963 @ 0x2303 │ │ │ │ @ instruction: 0xf1419b3c │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ tstls r3, fp, asr r6 │ │ │ │ @ instruction: 0xf1bb990b │ │ │ │ - strmi pc, [r7], -r1, ror #30 │ │ │ │ + strmi pc, [r7], -r5, ror #30 │ │ │ │ @ instruction: 0xf0004284 │ │ │ │ @ instruction: 0xf85a80d1 │ │ │ │ ldclne 0, cr4, [r8], #-36 @ 0xffffffdc │ │ │ │ stmdbls fp, {r0, r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xf182f941 │ │ │ │ - tstpcs r1, #13303808 @ p-variant is OBSOLETE @ 0xcb0000 │ │ │ │ + tstpcs r1, #13565952 @ p-variant is OBSOLETE @ 0xcf0000 │ │ │ │ stccs 0, cr6, [r0], {3} │ │ │ │ stccc 13, cr13, [r1], {91} @ 0x5b │ │ │ │ andmi pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ stmdami r6!, {r0, r3, r5, r9, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xff06f1a6 │ │ │ │ + @ instruction: 0xff0af1a6 │ │ │ │ ldrtmi lr, [r3], r4, lsr #12 │ │ │ │ rsbscs r4, r0, #49283072 @ 0x2f00000 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ - ldmib r2!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r6!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, fp, ip, pc} │ │ │ │ - stc2 1, cr15, [ip], #736 @ 0x2e0 │ │ │ │ + ldc2 1, cr15, [r0], #736 @ 0x2e0 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ ldmib sp, {r0, r3, r6, r8, pc}^ │ │ │ │ @ instruction: 0xf00b321e │ │ │ │ stmdals sl, {r4, r8, ip} │ │ │ │ @ instruction: 0x41904598 │ │ │ │ - bl 0x61e9fc │ │ │ │ + bl 0x61ea34 │ │ │ │ andls r0, pc, r8 │ │ │ │ @ instruction: 0xf140980a │ │ │ │ stmdals pc, {sl, fp} @ │ │ │ │ - bl 0x1d78aac │ │ │ │ + bl 0x1d78ae4 │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ svcge 0x0051f47f │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ sublt pc, r4, sp, asr #17 │ │ │ │ - blls 0x3e197c │ │ │ │ + blls 0x3e19b4 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - bleq 0x1247d0 │ │ │ │ + bleq 0x124808 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andeq lr, r5, fp, lsl #20 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ - b 0x3bced4 │ │ │ │ + b 0x3bcf0c │ │ │ │ ldrmi r0, [sl], -r8, lsl #22 │ │ │ │ smlatbeq fp, r1, fp, lr │ │ │ │ ldc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ svclt 0x001e1c42 │ │ │ │ - bleq 0x3e2f88 │ │ │ │ + bleq 0x3e2fc0 │ │ │ │ streq lr, [r0, #-2827] @ 0xfffff4f5 │ │ │ │ - bleq 0x524208 │ │ │ │ + bleq 0x524240 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - @ instruction: 0xf872f182 │ │ │ │ + @ instruction: 0xf876f182 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, ip, lsl #4 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xf728ae9c │ │ │ │ - stmdals pc, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdals pc, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} @ │ │ │ │ cmnle r3, r8, lsr #6 │ │ │ │ strtmi r9, [r1], -sl, lsl #22 │ │ │ │ - blls 0x100cd24 │ │ │ │ + blls 0x100cd5c │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ - strmi pc, [r2], -r3, ror #29 │ │ │ │ + strmi pc, [r2], -r7, ror #29 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqadd.s8 q12, q10, │ │ │ │ vorr.i32 , #67108864 @ 0x04000000 │ │ │ │ ssatmi r0, #20, r5, lsl #15 │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs fp!, {r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x1e631ad2 │ │ │ │ @@ -220994,81 +221008,81 @@ │ │ │ │ tstls r1, #60 @ 0x3c │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf04f8172 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ movwls fp, #41028 @ 0xa044 │ │ │ │ - blls 0x3e1d38 │ │ │ │ + blls 0x3e1d70 │ │ │ │ andeq lr, r8, #544768 @ 0x85000 │ │ │ │ - blcc 0x14e59c │ │ │ │ - b 0x1381e0 │ │ │ │ + blcc 0x14e5d4 │ │ │ │ + b 0x138218 │ │ │ │ tstmi sl, #-1946157053 @ 0x8c000003 │ │ │ │ addshi pc, r7, r0 │ │ │ │ movweq pc, #61451 @ 0xf00b @ │ │ │ │ svclt 0x00022b02 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf0403c12 │ │ │ │ - bls 0x488774 │ │ │ │ + bls 0x4887ac │ │ │ │ stmdbne r3!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x18cde0 │ │ │ │ + b 0x18ce18 │ │ │ │ ldrmi r0, [r9], -r5 │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - bls 0x3c8678 │ │ │ │ + bls 0x3c86b0 │ │ │ │ stmne r2, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bcc 0x14c9f8 │ │ │ │ + bcc 0x14ca30 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ movwls r4, #12945 @ 0x3291 │ │ │ │ - bls 0x101e3ac │ │ │ │ + bls 0x101e3e4 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi fp, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, lr, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwlt lr, #2509 @ 0x9cd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xff84f7fe │ │ │ │ ldrbt r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xe73a461d │ │ │ │ - addeq r7, r2, r8, ror #30 │ │ │ │ + addeq r7, r2, r0, lsr pc │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ - blls 0x379cc8 │ │ │ │ + blls 0x379d00 │ │ │ │ ldrbvc pc, [r4, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ - blls 0x100ce14 │ │ │ │ + blls 0x100ce4c │ │ │ │ movwls r4, #1569 @ 0x621 │ │ │ │ @ instruction: 0xf8cd465b │ │ │ │ ldmdavs r8!, {r3, pc} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1bb4628 │ │ │ │ - strmi pc, [r2], -r7, ror #28 │ │ │ │ + strmi pc, [r2], -fp, ror #28 │ │ │ │ rsbsle r1, r5, r3, asr #24 │ │ │ │ svclt 0x00181a2d │ │ │ │ - b 0x631630 │ │ │ │ + b 0x631668 │ │ │ │ addle r5, r3, fp, lsl r5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ ldrb pc, [r9, #2119]! @ 0x847 @ │ │ │ │ svceq 0x0020f01b │ │ │ │ movwcs sp, #149 @ 0x95 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x3e12e9cd │ │ │ │ - blls 0x3a20e0 │ │ │ │ + blls 0x3a2118 │ │ │ │ ldmdbls ip!, {r3, r5, r9, sl, lr} │ │ │ │ tstls r0, r3, lsl #6 │ │ │ │ stmdbls lr, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0439a0c │ │ │ │ - bne 0x1928ea0 │ │ │ │ + bne 0x1928ed8 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - mcr2 1, 2, pc, cr2, cr11, {5} @ │ │ │ │ + mcr2 1, 2, pc, cr6, cr11, {5} @ │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf181ad78 │ │ │ │ - @ instruction: 0x4606ffb5 │ │ │ │ + @ instruction: 0x4606ffb9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ @ instruction: 0xf85af823 │ │ │ │ eorsvs r3, r4, r9 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe73cadda │ │ │ │ stmdbne r8!, {r0, r3, r4, r5, r8, r9, fp, ip} │ │ │ │ @@ -221077,183 +221091,183 @@ │ │ │ │ tstls r2, r0, lsl #3 │ │ │ │ @ instruction: 0xf812f7ff │ │ │ │ @ instruction: 0xf5a79912 │ │ │ │ strmi r5, [sp], #-896 @ 0xfffffc80 │ │ │ │ streq lr, [fp, -r3, lsl #22] │ │ │ │ movwcs lr, #1360 @ 0x550 │ │ │ │ tstcc r2, #3358720 @ 0x334000 │ │ │ │ - blls 0x1022074 │ │ │ │ + blls 0x10220ac │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi fp, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf82af7ff │ │ │ │ - blls 0x3d4f48 │ │ │ │ + blls 0x3d4f80 │ │ │ │ stmdbls lr, {r4, r9, fp, ip, pc} │ │ │ │ ldrmi r3, [r3], #-2817 @ 0xfffff4ff │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #17408 @ 0x4400 │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {5} @ │ │ │ │ - blls 0x3e20c4 │ │ │ │ - bne 0xffa0ebd8 │ │ │ │ + blls 0x3e20fc │ │ │ │ + bne 0xffa0ec10 │ │ │ │ stclne 8, cr9, [r1], #-40 @ 0xffffffd8 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ andeq lr, r5, #184, 22 @ 0x2e000 │ │ │ │ @ instruction: 0xf160463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4f9b28 │ │ │ │ + bls 0x4f9b60 │ │ │ │ @ instruction: 0xf806f7ff │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ usat sl, #20, r2, lsl #27 │ │ │ │ - bne 0xff1ce35c │ │ │ │ - bl 0x1c0cf5c │ │ │ │ + bne 0xff1ce394 │ │ │ │ + bl 0x1c0cf94 │ │ │ │ tstls r0, #134217728 @ 0x8000000 │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - ldc 0, cr8, [pc, #568] @ 0xe856c │ │ │ │ + ldc 0, cr8, [pc, #568] @ 0xe85a4 │ │ │ │ @ instruction: 0xf04f7b70 │ │ │ │ @ instruction: 0x462132ff │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vstr s18, [sp, #48] @ 0x30 │ │ │ │ @ instruction: 0xf1bb7b02 │ │ │ │ - @ instruction: 0x4603fdd1 │ │ │ │ + @ instruction: 0x4603fdd5 │ │ │ │ @ instruction: 0xf04042b8 │ │ │ │ - blls 0x388560 │ │ │ │ + blls 0x388598 │ │ │ │ movwls r9, #14606 @ 0x390e │ │ │ │ - bne 0x194f04c │ │ │ │ + bne 0x194f084 │ │ │ │ @ instruction: 0xf02b9300 │ │ │ │ - bls 0x3ecfa4 │ │ │ │ + bls 0x3ecfdc │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - ldc2 1, cr15, [lr, #748]! @ 0x2ec │ │ │ │ + stc2l 1, cr15, [r2, #748] @ 0x2ec │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ mcrne 0, 3, r8, cr1, cr3, {4} │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ ldrbt r4, [sp], #1065 @ 0x429 │ │ │ │ - blvc 0x1823a00 │ │ │ │ + blvc 0x1823a38 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf04b9300 │ │ │ │ stmdbls fp, {r5, r8, r9} │ │ │ │ andeq pc, r2, #66 @ 0x42 │ │ │ │ - blvc 0x1a39d0 │ │ │ │ - stc2 1, cr15, [r6, #748]! @ 0x2ec │ │ │ │ + blvc 0x1a3a08 │ │ │ │ + stc2 1, cr15, [sl, #748]! @ 0x2ec │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - bl 0xfef0efd4 │ │ │ │ + bl 0xfef0f00c │ │ │ │ ldmdals ip!, {r0, r2, fp} │ │ │ │ @ instruction: 0xf1634639 │ │ │ │ - blls 0x528bb8 │ │ │ │ + blls 0x528bf0 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @ instruction: 0xf1429300 │ │ │ │ movwcs r0, #512 @ 0x200 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7fe9a0b │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x41c5b4 │ │ │ │ + blls 0x41c5ec │ │ │ │ @ instruction: 0xf53f0799 │ │ │ │ stmdbls fp, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - ldc2 1, cr15, [r8, #748]! @ 0x2ec │ │ │ │ - ldc 6, cr14, [pc, #984] @ 0xe87c0 │ │ │ │ + ldc2 1, cr15, [ip, #748]! @ 0x2ec │ │ │ │ + ldc 6, cr14, [pc, #984] @ 0xe87f8 │ │ │ │ @ instruction: 0xf04f7b43 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ movwls r1, #523 @ 0x20b │ │ │ │ ldrbmi r4, [fp], -r0, lsr #12 │ │ │ │ - blvc 0x1a3a30 │ │ │ │ - ldc2l 1, cr15, [r6, #-748]! @ 0xfffffd14 │ │ │ │ + blvc 0x1a3a68 │ │ │ │ + ldc2l 1, cr15, [sl, #-748]! @ 0xfffffd14 │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blcs 0x10f054 │ │ │ │ + blcs 0x10f08c │ │ │ │ strbt sp, [r1], ip, asr #3 │ │ │ │ smmla r8, r1, r0, r9 │ │ │ │ vpmax.s8 d25, d8, d10 │ │ │ │ - vshr.s64 d17, d4, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ andls r0, r7, #46 @ 0x2e │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, fp, ip, pc}^ │ │ │ │ strtmi r6, [sl], -r3, lsl #4 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf06f1300 │ │ │ │ @ instruction: 0xf7fffafd │ │ │ │ @ instruction: 0xf04fbbc7 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ - blls 0x54c870 │ │ │ │ + blls 0x54c8a8 │ │ │ │ ldrtmi lr, [r3], r8, ror #8 │ │ │ │ @ instruction: 0xf8cde41e │ │ │ │ @ instruction: 0xf8cdb03c │ │ │ │ strbt fp, [r1], #-68 @ 0xffffffbc │ │ │ │ andpl pc, r9, sl, asr r8 @ │ │ │ │ andle r1, r7, r8, asr ip │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xff2ef7fe │ │ │ │ - cdp2 1, 11, cr15, cr8, cr1, {4} │ │ │ │ + cdp2 1, 11, cr15, cr12, cr1, {4} │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-288] @ 0xfffffee0 │ │ │ │ andpl pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [sl, #3093]! @ 0xc15 │ │ │ │ - cdp2 1, 10, cr15, cr10, cr1, {4} │ │ │ │ + cdp2 1, 10, cr15, cr14, cr1, {4} │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r6, lsl r2 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe636acd4 │ │ │ │ - @ instruction: 0xf9daf1bf │ │ │ │ - cdp2 1, 9, cr15, cr14, cr1, {4} │ │ │ │ + @ instruction: 0xf9def1bf │ │ │ │ + cdp2 1, 10, cr15, cr2, cr1, {4} │ │ │ │ svcne 0x0080f41b │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ andsle r4, r0, r6, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff08f7fe │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe620acbe │ │ │ │ ldrtmi r9, [r8], -fp, lsl #18 │ │ │ │ mrc2 7, 7, pc, cr12, cr14, {7} │ │ │ │ cdpne 7, 6, cr14, cr1, cr0, {1} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0xa64a0 │ │ │ │ + blx 0xa64d8 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ae4640 │ │ │ │ - strmi pc, [r1], -pc, lsl #23 │ │ │ │ - rscne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x4601fb93 │ │ │ │ + rscsne pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe9246ac │ │ │ │ + blx 0xfe9246e4 │ │ │ │ svclt 0x0000e7dc │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addlt r4, sl, r0, asr sl │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ - blcs 0xe8d28 │ │ │ │ + blcs 0xe8d60 │ │ │ │ vorr.i32 , #219 @ 0x000000db │ │ │ │ stmiblt fp, {r0, r1, r3, r8, r9} │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe8534 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe856c @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ vrhadd.s8 , q2, q10 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf04fb9f3 │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ ldmdble pc, {r0, r2, r3, r4, r7, r9, lr} @ │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - cdp2 1, 4, cr15, cr0, cr1, {4} │ │ │ │ + cdp2 1, 4, cr15, cr4, cr1, {4} │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d170 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -221272,79 +221286,79 @@ │ │ │ │ @ instruction: 0x4680ff71 │ │ │ │ @ instruction: 0x1e69b950 │ │ │ │ strmi r4, [ip], #-1538 @ 0xfffff9fe │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf976f7f3 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - blcs 0xfecb4 │ │ │ │ - blcc 0x15fadc │ │ │ │ - blcs 0xfccbc │ │ │ │ + blcs 0xfecec │ │ │ │ + blcc 0x15fb14 │ │ │ │ + blcs 0xfccf4 │ │ │ │ stmdami r3!, {r1, r2, r6, r7, r8, ip, lr, pc} │ │ │ │ - mcrr2 1, 10, pc, sl, cr6 @ │ │ │ │ + mcrr2 1, 10, pc, lr, cr6 @ │ │ │ │ stmdami r1!, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - cdp2 1, 7, cr15, cr12, cr5, {5} │ │ │ │ + cdp2 1, 8, cr15, cr0, cr5, {5} │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vsubw.s8 q10, q0, d10 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d5, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - blx 0xfeb24ce0 │ │ │ │ + blx 0xfec24d18 │ │ │ │ stc2 0, cr15, [r0, #-404]! @ 0xfffffe6c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d8, d2 │ │ │ │ - vaddl.s8 q9, d0, d8 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06f5600 │ │ │ │ @ instruction: 0xe776f9fb │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d17, d8, d0 │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ @ instruction: 0xe76cf9f1 │ │ │ │ - @ instruction: 0xf8fef1bf │ │ │ │ - cdp2 7, 2, cr15, cr8, cr7, {1} │ │ │ │ + @ instruction: 0xf902f1bf │ │ │ │ + cdp2 7, 0, cr15, cr12, cr7, {1} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0134614 │ │ │ │ andle r0, lr, r2, lsl #20 │ │ │ │ rsbvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bcs 0x1026d8 │ │ │ │ + bcs 0x102710 │ │ │ │ @ instruction: 0xf04fd142 │ │ │ │ - blls 0x4f5294 │ │ │ │ + blls 0x4f52cc │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r3, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0xf01bd835 │ │ │ │ andsle r0, sp, r1, lsl #2 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ vqadd.s8 d24, d20, d0 │ │ │ │ vmul.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf8d90995 │ │ │ │ cdpne 0, 7, cr2, cr3, cr0, {0} │ │ │ │ cmnlt sl, #201326592 @ 0xc000000 │ │ │ │ stmdble pc!, {r0, r1, r4, r7, r9, lr} @ │ │ │ │ - stc2 1, cr15, [sl, #516] @ 0x204 │ │ │ │ + stc2 1, cr15, [lr, #516] @ 0x204 │ │ │ │ andvs r2, r3, lr, lsl #6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -221355,15 +221369,15 @@ │ │ │ │ mcrne 0, 3, r8, cr0, cr10, {5} │ │ │ │ svclt 0x00984290 │ │ │ │ stmdale r6, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ andeq pc, r1, r4, asr #3 │ │ │ │ addmi r4, r5, #56, 8 @ 0x38000000 │ │ │ │ cdpcs 8, 0, cr13, cr0, cr1, {0} │ │ │ │ @ instruction: 0xf181d1d5 │ │ │ │ - tstpcs r6, #6464 @ p-variant is OBSOLETE @ 0x1940 │ │ │ │ + tstpcs r6, #6720 @ p-variant is OBSOLETE @ 0x1a40 │ │ │ │ ldrb r6, [r9, r3] │ │ │ │ addsmi r1, r1, #1552 @ 0x610 │ │ │ │ @ instruction: 0xe7bad8f7 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andeq pc, r1, r6, asr #3 │ │ │ │ addsmi r4, r5, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8dfd8ca │ │ │ │ @@ -221381,26 +221395,26 @@ │ │ │ │ vqsub.s8 d4, d16, d20 │ │ │ │ vhadd.s8 q12, q10, q12 │ │ │ │ vmov.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0x465b0a95 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ @ instruction: 0xf1bd4428 │ │ │ │ - strmi pc, [r2], -r9, ror #20 │ │ │ │ + strmi pc, [r2], -sp, ror #20 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ @ instruction: 0xf8d980f5 │ │ │ │ cdpne 0, 6, cr1, cr3, cr0, {0} │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ - bl 0xfe98d3a0 │ │ │ │ + bl 0xfe98d3d8 │ │ │ │ stmdbcs r0, {r8, fp} │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [sl, #-610] @ 0xfffffd9e │ │ │ │ tstphi r5, r0, asr #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - blls 0x1e6cec │ │ │ │ + blls 0x1e6d24 │ │ │ │ strmi r2, [r6], -r0, lsl #4 │ │ │ │ strtmi r4, [r8], -fp, lsr #8 │ │ │ │ @ instruction: 0x4619469b │ │ │ │ @ instruction: 0xf878f7f3 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ mcrr2 7, 15, pc, lr, cr14 @ │ │ │ │ @ instruction: 0xf0469c04 │ │ │ │ @@ -221414,41 +221428,41 @@ │ │ │ │ rsbsle r2, r6, r0, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vhadd.s8 , q2, q4 │ │ │ │ vorr.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0x9e100995 │ │ │ │ tstcs r0, fp, asr r6 │ │ │ │ @ instruction: 0xf8d94622 │ │ │ │ - bl 0x268800 │ │ │ │ + bl 0x268838 │ │ │ │ strtmi r0, [r8], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x924f00 │ │ │ │ + blx 0xa24f38 │ │ │ │ svclt 0x001c1c41 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ stmdbeq r3, {r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stccc 0, cr13, [r1], {76} @ 0x4c │ │ │ │ strbmi r4, [ip], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf912f7f2 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ strbmi r0, [r8], -r8, asr #4 │ │ │ │ @ instruction: 0xf83cf7f3 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148bf0 │ │ │ │ + blcc 0x148c28 │ │ │ │ andcc pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0x4648b153 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1a6486e │ │ │ │ - strbmi pc, [r8], -r3, lsl #22 @ │ │ │ │ + strbmi pc, [r8], -r7, lsl #22 @ │ │ │ │ @ instruction: 0xf04fe7f0 │ │ │ │ @ instruction: 0xf1c437ff │ │ │ │ ldrtmi r0, [r8], #-1 │ │ │ │ @ instruction: 0xf63f4285 │ │ │ │ strb sl, [r6, -sl, asr #30] │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @@ -221458,106 +221472,106 @@ │ │ │ │ vqadd.s8 d24, d20, d26 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf04b0295 │ │ │ │ ldrbmi r0, [r1], -r2, lsl #6 │ │ │ │ @ instruction: 0x46226810 │ │ │ │ streq lr, [r0], -r9, lsl #22 │ │ │ │ strls r4, [r0], -r8, lsr #8 │ │ │ │ - @ instruction: 0xf9cef1bd │ │ │ │ + @ instruction: 0xf9d2f1bd │ │ │ │ @ instruction: 0xd1b23001 │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148b74 │ │ │ │ + blcc 0x148bac │ │ │ │ andcc pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ ldmdami r4, {r0, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - blx 0xff4a4f68 │ │ │ │ + blx 0xff5a4fa0 │ │ │ │ ldmdami r2, {r2, r3, r4, r5, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - stc2 1, cr15, [r0, #-660] @ 0xfffffd6c │ │ │ │ + stc2 1, cr15, [r4, #-660] @ 0xfffffd6c │ │ │ │ ldmdami r0, {r2, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a59104 │ │ │ │ - stmdbls r4, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0031f43f │ │ │ │ - bvc 0x1625200 │ │ │ │ - beq 0xfe6653f4 │ │ │ │ + bvc 0x1625238 │ │ │ │ + beq 0xfe66542c │ │ │ │ @ instruction: 0x465b9810 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrdgt pc, [r0], -sl │ │ │ │ andls r4, r0, r0, ror #8 │ │ │ │ andeq lr, ip, r5, lsl #22 │ │ │ │ - @ instruction: 0xf9a0f1bd │ │ │ │ + @ instruction: 0xf9a4f1bd │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ - blcs 0xfa318 │ │ │ │ + blcs 0xfa350 │ │ │ │ @ instruction: 0xf1b0d049 │ │ │ │ strdle r3, [r7], -pc @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ movwls r1, #20067 @ 0x4e63 │ │ │ │ - bl 0x26260c │ │ │ │ + bl 0x262644 │ │ │ │ stmdbne r2!, {r1, r2, r9, fp}^ │ │ │ │ @ instruction: 0xf4bf4592 │ │ │ │ strls sl, [r4, #-3858] @ 0xfffff0ee │ │ │ │ strls r4, [r5], #-1621 @ 0xfffff9ab │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ strcc r4, [r1, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf87cf7f2 │ │ │ │ - b 0x11f9ea8 │ │ │ │ + b 0x11f9ee0 │ │ │ │ mvnsle r0, r0, lsl #8 │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r2, sl, ip, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ - ldc2 1, cr15, [sl], #-516 @ 0xfffffdfc │ │ │ │ + ldc2 1, cr15, [lr], #-516 @ 0xfffffdfc │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ vst1.16 {d30}, [pc :128], r2 │ │ │ │ ldrbmi r5, [r0], -r0, lsl #5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ mcrrne 8, 2, pc, r2, cr7 @ │ │ │ │ vqadd.s8 , q10, q8 │ │ │ │ vmov.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0xf04b0a95 │ │ │ │ strtmi r0, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf8da4631 │ │ │ │ strbtmi ip, [r0], #-0 │ │ │ │ - bl 0x24c99c │ │ │ │ + bl 0x24c9d4 │ │ │ │ @ instruction: 0xf1bd000c │ │ │ │ - @ instruction: 0xf8d9f955 │ │ │ │ + @ instruction: 0xf8d9f959 │ │ │ │ strmi r3, [r1], r0 │ │ │ │ @ instruction: 0xf1b9b9d3 │ │ │ │ ldrshle r3, [sp], #255 @ 0xff │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ movwls r1, #20067 @ 0x4e63 │ │ │ │ addmi lr, fp, #240, 12 @ 0xf000000 │ │ │ │ tstcc r1, r3, lsl #16 │ │ │ │ strbmi r1, [r9, #-2825] @ 0xfffff4f7 │ │ │ │ ldrbmi sp, [fp], -pc, lsl #4 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf1bd4428 │ │ │ │ - @ instruction: 0xf181f93b │ │ │ │ - movwcs pc, #52225 @ 0xcc01 @ │ │ │ │ + @ instruction: 0xf181f93f │ │ │ │ + movwcs pc, #52229 @ 0xcc05 @ │ │ │ │ strb r6, [r5, r3] │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2l 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ adcsmi lr, r4, #58458112 @ 0x37c0000 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {5} │ │ │ │ stmdbne r0!, {r0, r4, r5, r8, r9, fp, ip}^ │ │ │ │ @ instruction: 0xf7fe9205 │ │ │ │ @ instruction: 0xf8dafd49 │ │ │ │ - bls 0x234a00 │ │ │ │ + bls 0x234a38 │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf181e6cc │ │ │ │ - @ instruction: 0xf858fbe9 │ │ │ │ + @ instruction: 0xf858fbed │ │ │ │ andcs r3, ip, #7 │ │ │ │ - blcs 0x100a1c │ │ │ │ + blcs 0x100a54 │ │ │ │ svcge 0x0053f73f │ │ │ │ - mcrr2 7, 2, pc, r6, cr7 @ │ │ │ │ + stc2 7, cr15, [sl], #-156 @ 0xffffff64 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @@ -221596,31 +221610,31 @@ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ strmi pc, [r5], -fp, lsl #21 │ │ │ │ vrhadd.s8 , q10, q12 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r0, r4, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bb4430 │ │ │ │ - @ instruction: 0xf014f99f │ │ │ │ + @ instruction: 0xf014f9a3 │ │ │ │ @ instruction: 0x4605f813 │ │ │ │ @ instruction: 0x1e71b978 │ │ │ │ strtmi r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ mcr2 7, 3, pc, cr12, cr2, {7} @ │ │ │ │ bicslt lr, sp, #9 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ - blx 0x1c26ac4 │ │ │ │ + blx 0x1c26afc │ │ │ │ @ instruction: 0xf857bb20 │ │ │ │ - blcs 0xf4b24 │ │ │ │ - blcc 0x15fff8 │ │ │ │ + blcs 0xf4b5c │ │ │ │ + blcc 0x160030 │ │ │ │ andcc pc, r8, r7, asr #16 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ @ instruction: 0xf1a6481d │ │ │ │ - strtmi pc, [r8], -fp, lsr #19 │ │ │ │ + strtmi pc, [r8], -pc, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ tstlt sp, #248, 6 @ 0xe0000003 │ │ │ │ svclt 0x00c82b00 │ │ │ │ andpl pc, r8, r7, asr #16 │ │ │ │ @@ -221629,65 +221643,65 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xf95cf1bb │ │ │ │ + @ instruction: 0xf960f1bb │ │ │ │ @ instruction: 0xffd0f013 │ │ │ │ strb r4, [ip, r5, lsl #12] │ │ │ │ @ instruction: 0xf1a54808 │ │ │ │ - @ instruction: 0xe7bffbb7 │ │ │ │ + @ instruction: 0xe7bffbbb │ │ │ │ @ instruction: 0xf1a54806 │ │ │ │ - @ instruction: 0xe79efbb3 │ │ │ │ + @ instruction: 0xe79efbb7 │ │ │ │ @ instruction: 0xf1a54804 │ │ │ │ - @ instruction: 0xf857fbaf │ │ │ │ + @ instruction: 0xf857fbb3 │ │ │ │ strb r3, [r0, r8] │ │ │ │ - blx 0xfe5a6822 │ │ │ │ + blx 0x1ea685a │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsr #1 │ │ │ │ strmi r4, [pc], -r2, asr #23 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ subscs r9, r8, #5 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf1ad0300 │ │ │ │ - @ instruction: 0xf1baec0e │ │ │ │ - b 0x14e8504 │ │ │ │ + @ instruction: 0xf1baec12 │ │ │ │ + b 0x14e854c │ │ │ │ @ instruction: 0xf5bb0b80 │ │ │ │ svclt 0x00b84f80 │ │ │ │ - blmi 0xfe125d08 │ │ │ │ + blmi 0xfe125d40 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf10b80d7 │ │ │ │ eormi r3, r3, #-67108861 @ 0xfc000003 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ tstcs r2, sl, lsl #20 │ │ │ │ @ instruction: 0xf1be4638 │ │ │ │ - @ instruction: 0xf013fa69 │ │ │ │ + @ instruction: 0xf013fa6d │ │ │ │ strmi pc, [r6], -fp, lsl #31 │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, ip, r0, lsl #1 │ │ │ │ - mrc2 1, 1, pc, cr4, cr10, {5} │ │ │ │ + mrc2 1, 1, pc, cr8, cr10, {5} │ │ │ │ @ instruction: 0xf2449e13 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf6060395 │ │ │ │ mcrcc 8, 0, r7, cr1, cr15, {7} │ │ │ │ submi r4, r0, #100663296 @ 0x6000000 │ │ │ │ vceq.i32 d22, d15, d10 │ │ │ │ andmi r0, r6, fp, lsl #16 │ │ │ │ ldrmi r4, [r0, #1730]! @ 0x6c2 │ │ │ │ @ instruction: 0x46b2bf38 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ - bcs 0x10d03c │ │ │ │ + bcs 0x10d074 │ │ │ │ adcshi pc, r3, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, sl, r1, pc @ │ │ │ │ addsmi r4, r4, #167772160 @ 0xa000000 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xee1d4a9d │ │ │ │ andls r0, r7, r0, ror pc │ │ │ │ @@ -221700,36 +221714,36 @@ │ │ │ │ addshi pc, pc, r0 │ │ │ │ addmi pc, r0, #352321536 @ 0x15000000 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ @ instruction: 0xf0c045b0 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9} │ │ │ │ - bleq 0x1a3888 │ │ │ │ + bleq 0x1a38c0 │ │ │ │ cmpphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r3, #12, 30 @ 0x30 │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - ldc 3, cr2, [pc, #200] @ 0xe8d54 │ │ │ │ + ldc 3, cr2, [pc, #200] @ 0xe8d8c │ │ │ │ @ instruction: 0xf04f7b86 │ │ │ │ @ instruction: 0x465831ff │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - blvc 0x1a42d0 │ │ │ │ - @ instruction: 0xf926f1bb │ │ │ │ + blvc 0x1a4308 │ │ │ │ + @ instruction: 0xf92af1bb │ │ │ │ ldrbmi r4, [r8, #-1542] @ 0xfffff9fa │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ @ instruction: 0xf1be4659 │ │ │ │ - @ instruction: 0x4602f9b9 │ │ │ │ + @ instruction: 0x4602f9bd │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ ldrbmi r8, [sl, #-324] @ 0xfffffebc │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4199d06 │ │ │ │ - b 0x14c0acc │ │ │ │ + b 0x14c0b04 │ │ │ │ svclt 0x000c3969 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ @ instruction: 0xf0094425 │ │ │ │ strtmi r0, [r9], -r4, lsl #18 │ │ │ │ andeq lr, r2, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf7f24620 │ │ │ │ strtmi pc, [r9], -r1, ror #27 │ │ │ │ @@ -221737,26 +221751,26 @@ │ │ │ │ strhtcs pc, [r8], -r7 @ │ │ │ │ @ instruction: 0xf972f144 │ │ │ │ orrvs r2, r5, r0, lsl #4 │ │ │ │ orrvc pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r2, r2, asr #2 │ │ │ │ @ instruction: 0xf0726104 │ │ │ │ - blmi 0x1b68b30 │ │ │ │ + blmi 0x1b68b68 │ │ │ │ ldmpl fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x1a891c0 │ │ │ │ + bmi 0x1a891f8 │ │ │ │ stmdbls r7, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfce6c │ │ │ │ + blcs 0xfcea4 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf44f9b05 │ │ │ │ @ instruction: 0xf5a34100 │ │ │ │ ldccc 5, cr5, [r0, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf7524628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4626d475 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ @@ -221780,98 +221794,98 @@ │ │ │ │ @ instruction: 0x4620e7d8 │ │ │ │ @ instruction: 0x4651465a │ │ │ │ @ instruction: 0xf7fe9308 │ │ │ │ @ instruction: 0x4604fe13 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vhadd.s8 q12, q10, q1 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ - blls 0x2e980c │ │ │ │ + blls 0x2e9844 │ │ │ │ ldmdavs r2, {r4, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x102e2c │ │ │ │ + bl 0x102e64 │ │ │ │ @ instruction: 0xf0000b02 │ │ │ │ @ instruction: 0xf4158099 │ │ │ │ - blx 0xfedc0bcc │ │ │ │ + blx 0xfedc0c04 │ │ │ │ svclt 0x000cf583 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r8, lsl #6 │ │ │ │ stmiane r1!, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ mrc2 7, 3, pc, cr6, cr1, {7} │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ ldrmi r9, [r0, #2825]! @ 0xb09 │ │ │ │ ldmdavs r9, {r3, r9, fp, ip, pc} │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bl 0x202e6c │ │ │ │ + bl 0x202ea4 │ │ │ │ rsble r0, r9, r3, lsl #22 │ │ │ │ svcpl 0x0080f415 │ │ │ │ svclt 0x00144615 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ svclt 0x00180310 │ │ │ │ @ instruction: 0xe7342332 │ │ │ │ vld2.8 {d4-d5}, [r5 :128], r4 │ │ │ │ movwls r5, #35072 @ 0x8900 │ │ │ │ - blx 0x16a54c0 │ │ │ │ + blx 0x17a54f8 │ │ │ │ @ instruction: 0x2c009b08 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf06ee7b1 │ │ │ │ @ instruction: 0x4605fdbb │ │ │ │ addle r2, r4, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d8, d1 │ │ │ │ - vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ strtmi r0, [r6], -lr, lsr #32 │ │ │ │ - @ instruction: 0xff04f19c │ │ │ │ + @ instruction: 0xff08f19c │ │ │ │ @ instruction: 0xf7f14628 │ │ │ │ strtmi pc, [r8], -r5, lsl #27 │ │ │ │ stc2 0, cr15, [sl, #440]! @ 0x1b8 │ │ │ │ @ instruction: 0x4628e774 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff04f752 │ │ │ │ + mcr2 7, 7, pc, cr8, cr2, {2} @ │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ strb pc, [r3, -pc, lsl #19]! @ │ │ │ │ @ instruction: 0xf1a5480f │ │ │ │ - smmlsr r3, r9, pc, pc @ │ │ │ │ - bl 0x1f0804 │ │ │ │ + smmlsr r3, sp, pc, pc @ │ │ │ │ + bl 0x1f083c │ │ │ │ ldrtmi r0, [r1], #-8 │ │ │ │ mcr2 7, 1, pc, cr6, cr1, {7} @ │ │ │ │ vand d27, d20, d16 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf4150395 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ - bl 0x202f0c │ │ │ │ + bl 0x202f44 │ │ │ │ ldrbt r0, [r0], r3, lsl #22 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ stmdbls r7, {r1, r4, r5, r9, fp, lr} │ │ │ │ - blcs 0xff010 │ │ │ │ - blcc 0x16040c │ │ │ │ - blcs 0xfd018 │ │ │ │ + blcs 0xff048 │ │ │ │ + blcc 0x160444 │ │ │ │ + blcs 0xfd050 │ │ │ │ svcge 0x003ef47f │ │ │ │ @ instruction: 0xf1a5482e │ │ │ │ - ldr pc, [r9, -fp, asr #31]! │ │ │ │ + ldr pc, [r9, -pc, asr #31]! │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r9], r9 │ │ │ │ strbmi r4, [sl], -r0, lsl #19 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ - @ instruction: 0xf8a0f1be │ │ │ │ + @ instruction: 0xf8a4f1be │ │ │ │ mcrrne 6, 0, r4, r1, cr2 │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {3} @ │ │ │ │ mcr2 0, 0, pc, cr6, cr3, {0} @ │ │ │ │ strb r4, [r1, r6, lsl #12]! │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ movwls r4, #34393 @ 0x8659 │ │ │ │ - @ instruction: 0xf890f1be │ │ │ │ + @ instruction: 0xf894f1be │ │ │ │ strmi r9, [r2], -r8, lsl #22 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ movwls sl, #24278 @ 0x5ed6 │ │ │ │ ldc2l 0, cr15, [r4, #76]! @ 0x4c │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ @@ -221882,31 +221896,31 @@ │ │ │ │ strb r0, [r1, fp, lsl #12] │ │ │ │ andle r1, r8, r7, asr #24 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf013e7ec │ │ │ │ @ instruction: 0x4606fddb │ │ │ │ @ instruction: 0xf181e7e8 │ │ │ │ - stmdavs r3, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r1, lsl fp │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ @ instruction: 0x4606fdd1 │ │ │ │ adcle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1bee7dc │ │ │ │ - @ instruction: 0xf727fc73 │ │ │ │ - vmul.i8 d31, d24, d13 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + @ instruction: 0xf727fc77 │ │ │ │ + vmla.i8 d31, d24, d1 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ - blmi 0x1e9038 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ + blmi 0x1e9070 │ │ │ │ sbcspl pc, r3, #64, 4 │ │ │ │ - ldc2 1, cr15, [lr], #548 @ 0x224 │ │ │ │ + stc2l 1, cr15, [r2], {137} @ 0x89 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ - eorseq lr, r3, ip, asr #7 │ │ │ │ + eorseq lr, r3, r4, ror #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r3, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -221927,274 +221941,274 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ eorsle r0, pc, r0, lsl #30 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xf828f1be │ │ │ │ + @ instruction: 0xf82cf1be │ │ │ │ ldc2l 0, cr15, [sl, #-76]! @ 0xffffffb4 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0xff700 │ │ │ │ - blcc 0x16050c │ │ │ │ + blcs 0xff738 │ │ │ │ + blcc 0x160544 │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - @ instruction: 0xf950f1a5 │ │ │ │ + @ instruction: 0xf954f1a5 │ │ │ │ ldmdami r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xff16f1a5 │ │ │ │ + @ instruction: 0xff1af1a5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460283f0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ strbmi r4, [r1], -r1, asr #9 │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ @ instruction: 0x4649fff7 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strb pc, [fp, fp, lsl #20] @ │ │ │ │ - blcs 0xff768 │ │ │ │ - blcc 0x1604a4 │ │ │ │ + blcs 0xff7a0 │ │ │ │ + blcc 0x1604dc │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - cdp2 1, 14, cr15, cr14, cr5, {5} │ │ │ │ + cdp2 1, 15, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf727e7f8 │ │ │ │ - svclt 0x0000f909 │ │ │ │ + svclt 0x0000f8ed │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec402ac │ │ │ │ + bl 0xfec402e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x52ce54 │ │ │ │ + blmi 0x52ce8c │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf1ad0300 │ │ │ │ - stmdage r1, {r1, r2, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1f25704 │ │ │ │ + stmdage r1, {r1, r3, r7, r8, fp, sp, lr, pc} │ │ │ │ + blx 0x202573c │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18d4620 │ │ │ │ - @ instruction: 0xf1b5f941 │ │ │ │ - strtmi pc, [r1], -fp, lsl #23 │ │ │ │ - blx 0xb25718 │ │ │ │ + @ instruction: 0xf1b5f945 │ │ │ │ + strtmi pc, [r1], -pc, lsl #23 │ │ │ │ + blx 0xc25750 │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfeaa5720 │ │ │ │ + blx 0xfeba5758 │ │ │ │ @ instruction: 0xf18da801 │ │ │ │ - andcs pc, r1, r5, asr #20 │ │ │ │ - @ instruction: 0xf886f1b5 │ │ │ │ + andcs pc, r1, r9, asr #20 │ │ │ │ + @ instruction: 0xf88af1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40304 │ │ │ │ + bl 0xfec4033c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x166d06c │ │ │ │ + bmi 0x166d0a4 │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwls r9, #25349 @ 0x6305 │ │ │ │ - blcs 0x2b0d74 │ │ │ │ + blcs 0x2b0dac │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - ldrpl pc, [r4], -r8, asr #12 │ │ │ │ + strtpl pc, [ip], -r8, asr #12 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf1be9600 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf1be9600 │ │ │ │ - bge 0x227d98 │ │ │ │ + bge 0x227de0 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - andscc pc, r4, r8, asr #4 │ │ │ │ + eorcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef06a │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrbcs pc, [r0, #-1611]! @ 0xfffff9b5 @ │ │ │ │ + strcs pc, [r8, #1611] @ 0x64b │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x270af0 │ │ │ │ + bcs 0x270b28 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x18f7328 │ │ │ │ + blpl 0x18f7360 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - strcs pc, [r8, #584]! @ 0x248 │ │ │ │ + strbcs pc, [r0, #584] @ 0x248 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - rscscs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andcc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrcs pc, [ip, #584] @ 0x248 │ │ │ │ + ldrcs pc, [r4, #584]! @ 0x248 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcscs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strcs pc, [ip, #584]! @ 0x248 │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - rscscs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + andscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d24, d28 │ │ │ │ - vabal.s8 q9, d16, d16 │ │ │ │ + vshl.s64 d18, d24, #0 │ │ │ │ @ instruction: 0xf648052e │ │ │ │ - vmov.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d21, q0, q14 │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ @ instruction: 0xf648e7a9 │ │ │ │ - vmov.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d21, q0, q14 │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - adcscs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbcscs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d24, d24 │ │ │ │ - vrshr.s64 d18, d20, #64 │ │ │ │ + vmlal.s q9, d16, d0[3] │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - andcc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d24, d14 │ │ │ │ - vmlal.s q9, d16, d0[3] │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - andcc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + eorcc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d24, d4 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - rsccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + rscscs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d24, d10 │ │ │ │ - vrshr.s64 q9, q6, #64 │ │ │ │ + vrshr.s64 q9, q10, #64 │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - sbcscs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + rsccs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40470 │ │ │ │ + bl 0xfec404a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd0 │ │ │ │ - bmi 0x1afde9c │ │ │ │ + bmi 0x1afded4 │ │ │ │ strmi fp, [ip], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64e7280 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ stmdbcs r6, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd572900 │ │ │ │ mrrcle 9, 4, r2, lr, cr0 @ │ │ │ │ adcvc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x100408 │ │ │ │ + blcs 0x100440 │ │ │ │ @ instruction: 0x4621d15d │ │ │ │ @ instruction: 0xf02d4628 │ │ │ │ stccs 12, cr15, [r8], {25} │ │ │ │ stccs 13, cr13, [fp], {78} @ 0x4e │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf838f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x128e78 │ │ │ │ + blcs 0x128eb0 │ │ │ │ @ instruction: 0x2606d177 │ │ │ │ stc2 0, cr15, [r8], {45} @ 0x2d │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mcr2 7, 0, pc, cr14, cr13, {7} @ │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svcge 0x0004d1e1 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ andcs r0, r4, r6 │ │ │ │ - mcr2 1, 3, pc, cr12, cr9, {5} @ │ │ │ │ + mrc2 1, 3, pc, cr0, cr9, {5} │ │ │ │ andcs r4, r4, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - mcr2 1, 4, pc, cr0, cr9, {5} @ │ │ │ │ + mcr2 1, 4, pc, cr4, cr9, {5} @ │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs pc, {r4, r5, r9, sl, lr} @ │ │ │ │ - @ instruction: 0xff48f1ad │ │ │ │ + @ instruction: 0xff4cf1ad │ │ │ │ andls r4, r0, r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vhsub.s8 d25, d8, d1 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf1be022e │ │ │ │ - @ instruction: 0xe7b8f8bb │ │ │ │ + @ instruction: 0xe7b8f8bf │ │ │ │ cmple r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf02d4626 │ │ │ │ ldr pc, [r2, r9, asr #23]! │ │ │ │ ldcle 12, cr2, [r0, #8]! │ │ │ │ - blcs 0x123254 │ │ │ │ + blcs 0x12328c │ │ │ │ @ instruction: 0x2641d157 │ │ │ │ - blx 0xff125422 │ │ │ │ + blx 0xff12545a │ │ │ │ vabd.s8 d30, d30, d25 │ │ │ │ vorr.i32 d20, #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, sl, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d3, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r2, r4, r0, lsl #22 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - blx 0xff9a5a6a │ │ │ │ + blx 0xffaa5aa2 │ │ │ │ cdp2 0, 5, cr15, cr10, cr4, {3} │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ strls r0, [r0, #-46] @ 0xffffffd2 │ │ │ │ - blx 0xea557e │ │ │ │ + blx 0xea55b6 │ │ │ │ vaba.s8 q15, q7, │ │ │ │ vorr.i32 d20, #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r0, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0079f57f │ │ │ │ ldrb r4, [r0, r6, lsr #12] │ │ │ │ vmax.s8 d20, d14, d14 │ │ │ │ vorr.i32 d20, #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1ea54b6 │ │ │ │ + blx 0x1ea54ee │ │ │ │ @ instruction: 0x4633e75f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - addcc pc, r0, r8, asr #4 │ │ │ │ + addscc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4a55ce │ │ │ │ + blx 0x4a5606 │ │ │ │ strbcs lr, [r1], -sp, asr #14 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ @@ -222220,97 +222234,97 @@ │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ subvs r6, r3, r3 │ │ │ │ @ instruction: 0xf8154629 │ │ │ │ ldrbmi r4, [r1], #-3841 @ 0xfffff0ff │ │ │ │ stccc 6, cr4, [r1], {48} @ 0x30 │ │ │ │ stmdale ip, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - @ instruction: 0xf8f4f18d │ │ │ │ + @ instruction: 0xf8f8f18d │ │ │ │ @ instruction: 0xf0041162 │ │ │ │ teqlt r0, pc, lsl r4 │ │ │ │ eorcc pc, r2, r7, asr r8 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r8 │ │ │ │ @ instruction: 0xf8474323 │ │ │ │ strbmi r3, [sp, #-34] @ 0xffffffde │ │ │ │ andcs sp, r0, r8, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec406d0 │ │ │ │ + bl 0xfec40708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x4b60e8 │ │ │ │ + blmi 0x4b6120 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb4f7ff │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ rsbvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ - svclt 0x0000f999 │ │ │ │ + svclt 0x0000f99d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [ip, #581]! @ 0x245 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - @ instruction: 0xf826f18d │ │ │ │ + @ instruction: 0xf82af18d │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ @ instruction: 0x4623d014 │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0031b5b │ │ │ │ mcrne 2, 2, r0, cr8, cr15, {0} │ │ │ │ ldmdacs pc!, {r0, r1, r3, r4, r6, r8, ip} @ │ │ │ │ vpmax.s8 d15, d2, d6 │ │ │ │ @ instruction: 0xf859d8f1 │ │ │ │ andsmi r3, sl, #35 @ 0x23 │ │ │ │ ldrtmi sp, [r8], -sp, ror #1 │ │ │ │ - @ instruction: 0xf83af18d │ │ │ │ + @ instruction: 0xf83ef18d │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr0, cr12, {6} │ │ │ │ smulllt r4, pc, r9, fp @ │ │ │ │ - bpl 0x326c28 │ │ │ │ + bpl 0x326c60 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage sp, {r7, r9, sp} │ │ │ │ movtls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x000af1ac │ │ │ │ + svc 0x000ef1ac │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1aca82d │ │ │ │ - @ instruction: 0xf64eef06 │ │ │ │ + @ instruction: 0xf64eef0a │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1aa2395 │ │ │ │ tstcs r0, r0, lsl sl │ │ │ │ addshi pc, r0, #14286848 @ 0xda0000 │ │ │ │ smlabtne r9, sp, r9, lr │ │ │ │ - bcs 0x10364c │ │ │ │ + bcs 0x103684 │ │ │ │ vrhadd.s8 , q7, q15 │ │ │ │ @ instruction: 0xf2c076f0 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ @ instruction: 0xf1046023 │ │ │ │ ldmdavs r3!, {r2, r8, fp} │ │ │ │ ldrble r0, [sp], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ @@ -222322,180 +222336,180 @@ │ │ │ │ @ instruction: 0x61236923 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #7 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #6 │ │ │ │ andcs r4, r0, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0xf940f02d │ │ │ │ @ instruction: 0x46046833 │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ - bllt 0xfebd7c94 │ │ │ │ + bllt 0xfebd7ccc │ │ │ │ ldmdavs sl, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ andcs fp, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mcrne 15, 2, r8, cr7, cr0, {7} │ │ │ │ vqsub.s8 d18, d5, d4 │ │ │ │ vsubhn.i16 d23, q8, q14 │ │ │ │ - blx 0x16b0be │ │ │ │ + blx 0x16b0f6 │ │ │ │ mrrcvs 2, 0, r6, r2, cr7 │ │ │ │ - bcs 0x117dfc │ │ │ │ + bcs 0x117e34 │ │ │ │ @ instruction: 0xf1a4d154 │ │ │ │ - blcs 0x16a2c8 │ │ │ │ + blcs 0x16a300 │ │ │ │ @ instruction: 0x2c1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ @ instruction: 0x41237379 │ │ │ │ ldrble r0, [r3, #2009] @ 0x7d9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ - @ instruction: 0xf8aef1b5 │ │ │ │ + @ instruction: 0xf8b2f1b5 │ │ │ │ @ instruction: 0xf18c2113 │ │ │ │ - strb pc, [r9, fp, asr #30] @ │ │ │ │ + strb pc, [r9, pc, asr #30] @ │ │ │ │ @ instruction: 0xf00aa92d │ │ │ │ @ instruction: 0xe7c5fc5b │ │ │ │ andls sl, r3, #737280 @ 0xb4000 │ │ │ │ mrrc2 0, 0, pc, r6, cr10 @ │ │ │ │ - bcs 0x10fec0 │ │ │ │ + bcs 0x10fef8 │ │ │ │ ldrsbt sp, [r1], -sp │ │ │ │ strbmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf726a82d │ │ │ │ - @ instruction: 0xe79bed5e │ │ │ │ + ldr lr, [fp, r2, asr #26] │ │ │ │ tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbtvc pc, [r0], lr, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x10b744 │ │ │ │ + blcs 0x10b77c │ │ │ │ ldmdavs r3!, {r0, r3, r7, ip, lr, pc} │ │ │ │ strle r0, [r6, #1051] @ 0x41b │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x107758 │ │ │ │ + blcs 0x107790 │ │ │ │ @ instruction: 0xf10dd072 │ │ │ │ stmib sp, {r4, r8, fp}^ │ │ │ │ strbmi r1, [r8], -r4, lsl #2 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - blx 0xea5dc0 │ │ │ │ + blx 0xfa5df8 │ │ │ │ stc2 0, cr15, [lr], #400 @ 0x190 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vabd.s8 d21, d8, d0 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vaddl.s8 q10, d0, d8 │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ strb pc, [r8, -fp, lsl #19]! @ │ │ │ │ addle r2, r9, r1, lsl #20 │ │ │ │ adcsle r3, r3, r1, lsl #4 │ │ │ │ - bleq 0x625864 │ │ │ │ + bleq 0x62589c │ │ │ │ stmdbge fp, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - blx 0x3d3766 │ │ │ │ - bl 0x1e8350 │ │ │ │ + blx 0x3d379e │ │ │ │ + bl 0x1e8388 │ │ │ │ ldrtmi r0, [r3], #2571 @ 0xa0b │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da930c │ │ │ │ movwls r3, #45068 @ 0xb00c │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ ldrdcc pc, [r8], #-139 @ 0xffffff75 │ │ │ │ strle r0, [sl], #-90 @ 0xffffffa6 │ │ │ │ svclt 0x00d82c00 │ │ │ │ stcle 6, cr4, [r3, #-132] @ 0xffffff7c │ │ │ │ svclt 0x00cc2c40 │ │ │ │ ldcpl 1, cr2, [r1, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf18ca80d │ │ │ │ - @ instruction: 0xf508ff43 │ │ │ │ + @ instruction: 0xf508ff47 │ │ │ │ stmdage r9, {r0, r3, r8, r9, fp, ip, lr} │ │ │ │ - bleq 0x625b9c │ │ │ │ + bleq 0x625bd4 │ │ │ │ @ instruction: 0xf7ff4659 │ │ │ │ @ instruction: 0xf508fe71 │ │ │ │ @ instruction: 0xf5085300 │ │ │ │ tstcc r4, fp, lsl #2 │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldrbmi fp, [r9], -r2, lsl #18 │ │ │ │ ldrbmi sl, [r8], -sp, lsl #20 │ │ │ │ @ instruction: 0xf18c9303 │ │ │ │ - andscs pc, r4, #620 @ 0x26c │ │ │ │ + andscs pc, r4, #636 @ 0x27c │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ andvs pc, r7, #2048 @ 0x800 │ │ │ │ cmppne r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ @ instruction: 0x07536c92 │ │ │ │ - blge 0x35ebe4 │ │ │ │ + blge 0x35ec1c │ │ │ │ ldrbmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mrc2 7, 2, pc, cr12, cr8, {2} │ │ │ │ - blx 0x1b240a │ │ │ │ + mcr2 7, 2, pc, cr0, cr8, {2} @ │ │ │ │ + blx 0x1b2442 │ │ │ │ ldcvs 6, cr6, [r3], #28 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ ldrbtvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0x462be736 │ │ │ │ ldrbmi sl, [r1], -r9, lsl #20 │ │ │ │ @ instruction: 0xf7584620 │ │ │ │ - strb pc, [pc, r1, asr #27]! @ │ │ │ │ + strb pc, [pc, r5, lsr #27]! @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - eormi pc, r4, r8, asr #4 │ │ │ │ + eorsmi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf926f06e │ │ │ │ @ instruction: 0xf1bee703 │ │ │ │ - andcs pc, r0, r3, lsr r8 @ │ │ │ │ - bicscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + andcs pc, r0, r7, lsr r8 @ │ │ │ │ + mvnscc pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppmi ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1519000 │ │ │ │ svclt 0x0000fe4b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0x009557f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40a18 │ │ │ │ + bl 0xfec40a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x515a38 │ │ │ │ + bmi 0x515a70 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x3a9210 │ │ │ │ - blls 0x1c38a8 │ │ │ │ + blmi 0x3a9248 │ │ │ │ + blls 0x1c38e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1bdfb04 │ │ │ │ - svclt 0x0000fff7 │ │ │ │ + svclt 0x0000fffb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40a70 │ │ │ │ + bl 0xfec40aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x476488 │ │ │ │ + blmi 0x4764c0 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bdbd10 │ │ │ │ - svclt 0x0000ffcb │ │ │ │ + svclt 0x0000ffcf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40ac8 │ │ │ │ + bl 0xfec40b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -222506,34 +222520,34 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x227a8a │ │ │ │ - @ instruction: 0xff9cf1bd │ │ │ │ + blx 0x227ac2 │ │ │ │ + @ instruction: 0xffa0f1bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40b24 │ │ │ │ + bl 0xfec40b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x82d6ec │ │ │ │ - blmi 0x855bb8 │ │ │ │ + bmi 0x82d724 │ │ │ │ + blmi 0x855bf0 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - stcl 1, cr15, [r2, #-688] @ 0xfffffd50 │ │ │ │ + stcl 1, cr15, [r6, #-688] @ 0xfffffd50 │ │ │ │ @ instruction: 0xf18ca801 │ │ │ │ - andcs pc, r0, #848 @ 0x350 │ │ │ │ + andcs pc, r0, #912 @ 0x390 │ │ │ │ andcs sl, r2, r1, lsl #18 │ │ │ │ - ldc2l 1, cr15, [r6, #560] @ 0x230 │ │ │ │ + ldc2l 1, cr15, [sl, #560] @ 0x230 │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -222541,41 +222555,41 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff58f1bd │ │ │ │ + @ instruction: 0xff5cf1bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, r2, lr, lsr #10 │ │ │ │ + strdeq r6, [r2], r6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40bb0 │ │ │ │ + bl 0xfec40be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r5, cr8 │ │ │ │ - blmi 0x1255c50 │ │ │ │ + blmi 0x1255c88 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d758f7 │ │ │ │ teqlt r2, r0 @ │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ @ instruction: 0xf7262280 │ │ │ │ - vstrcs d14, [r0, #-816] @ 0xfffffcd0 │ │ │ │ + vstrcs d14, [r0, #-704] @ 0xfffffd40 │ │ │ │ addcs sp, r0, #56 @ 0x38 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ addsvc pc, r0, #14090240 @ 0xd70000 │ │ │ │ - stcl 1, cr15, [lr], #688 @ 0x2b0 │ │ │ │ + ldcl 1, cr15, [r2], #688 @ 0x2b0 │ │ │ │ @ instruction: 0xf18ca803 │ │ │ │ - andcs pc, r0, #14400 @ 0x3840 │ │ │ │ + andcs pc, r0, #14656 @ 0x3940 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - stc2 1, cr15, [r2, #560] @ 0x230 │ │ │ │ + stc2 1, cr15, [r6, #560] @ 0x230 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -222584,142 +222598,142 @@ │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ eorle r3, r9, r4, lsl r6 │ │ │ │ eorle r2, lr, r2, lsl #24 │ │ │ │ teqle ip, r0, lsl #24 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 1, 3, cr15, cr14, cr12, {4} │ │ │ │ + cdp2 1, 4, cr15, cr2, cr12, {4} │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ - ldc2l 1, cr15, [r2, #560]! @ 0x230 │ │ │ │ + ldc2l 1, cr15, [r6, #560]! @ 0x230 │ │ │ │ @ instruction: 0x46302113 │ │ │ │ - stc2l 1, cr15, [lr, #560]! @ 0x230 │ │ │ │ - blmi 0x7b1a60 │ │ │ │ - blls 0x9c3acc │ │ │ │ + ldc2l 1, cr15, [r2, #560]! @ 0x230 │ │ │ │ + blmi 0x7b1a98 │ │ │ │ + blls 0x9c3b04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf18c4630 │ │ │ │ - strcc pc, [r1], #-3547 @ 0xfffff225 │ │ │ │ + strcc pc, [r1], #-3551 @ 0xfffff221 │ │ │ │ rscle r2, r1, r2, asr #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 1, cr15, [sl, #560]! @ 0x230 │ │ │ │ + ldc2l 1, cr15, [lr, #560]! @ 0x230 │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - bl 0x1ba7740 │ │ │ │ + bl 0x14a7778 │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ vaba.s8 q15, q12, │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ - blmi 0x229f78 │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ + blmi 0x229fb0 │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ stc2l 1, cr15, [sl], #324 @ 0x144 │ │ │ │ - mcr2 1, 6, pc, cr2, cr13, {5} @ │ │ │ │ + mcr2 1, 6, pc, cr6, cr13, {5} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, r2, r2, lsr #9 │ │ │ │ - eorseq lr, r3, ip, ror #7 │ │ │ │ + addeq r6, r2, sl, ror #8 │ │ │ │ + eorseq lr, r3, r4, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec40ce0 │ │ │ │ + bl 0xfec40d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x3edac8 │ │ │ │ + blmi 0x3edb00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf7263014 │ │ │ │ - andcs lr, r0, ip, lsr fp │ │ │ │ + andcs lr, r0, r0, lsr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - addeq r6, r2, ip, ror r3 │ │ │ │ + addeq r6, r2, r4, asr #6 │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, sl, asr #6 │ │ │ │ + addeq r6, r2, r2, lsl r3 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe0f28dc │ │ │ │ + bne 0xfe0f2914 │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r6, r2, sl, lsl r3 │ │ │ │ + addeq r6, r2, r2, ror #5 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x3defd8 │ │ │ │ + blmi 0x3df010 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrdeq r6, [r2], r8 │ │ │ │ + addeq r6, r2, r0, lsr #5 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x7f5988 │ │ │ │ + blmi 0x7f59c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ ldrbtmi r4, [ip], #-3095 @ 0xfffff3e9 │ │ │ │ ldmdbpl r2, {r2, r5, fp, sp, lr} │ │ │ │ addscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ stcpl 5, cr15, [r0], {2} │ │ │ │ msrcs SPSR_s, #220, 16 @ 0xdc0000 │ │ │ │ @ instruction: 0xf8dcb1a2 │ │ │ │ - blvs 0x133a968 │ │ │ │ + blvs 0x133a9a0 │ │ │ │ @ instruction: 0xf85d1b09 │ │ │ │ addmi r4, sl, #4, 22 @ 0x1000 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ subvs r2, r2, r1, lsl #4 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ subvs r2, r2, r2, lsl #4 │ │ │ │ - blmi 0x227d98 │ │ │ │ + blmi 0x227dd0 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r6, r2, r4, lsr #5 │ │ │ │ - addeq r6, r2, lr, lsl #5 │ │ │ │ + addeq r6, r2, ip, ror #4 │ │ │ │ + addeq r6, r2, r6, asr r2 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x79da08 │ │ │ │ + blmi 0x79da40 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppmi ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ @ instruction: 0xf8d31b12 │ │ │ │ @@ -222738,15 +222752,15 @@ │ │ │ │ stmvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ stmdavs r1, {r2, r8, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ andeq pc, fp, pc, rrx │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r6, r2, r2, lsr #4 │ │ │ │ + addeq r6, r2, sl, ror #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r5, r9, asr #22 │ │ │ │ strmi r6, [pc], -sp, lsl #16 │ │ │ │ @ instruction: 0x9323681b │ │ │ │ @@ -222757,28 +222771,28 @@ │ │ │ │ vqdmlal.s q10, d16, d0[5] │ │ │ │ ldclpl 3, cr0, [sp, #-592] @ 0xfffffdb0 │ │ │ │ ldmvs ip!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46412274 │ │ │ │ strls sl, [r3, #-2054] @ 0xfffff7fa │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x1ba63b0 │ │ │ │ + bl 0x1ca63e8 │ │ │ │ ldrdcs lr, [r3, -r7] │ │ │ │ orreq pc, r0, #52 @ 0x34 │ │ │ │ stcne 0, cr13, [r3, #104]! @ 0x68 │ │ │ │ ldccs 0, cr13, [r1, #-96] @ 0xffffffa0 │ │ │ │ ldccs 0, cr13, [sp, #-212] @ 0xffffff2c │ │ │ │ vst4.8 {d29,d31,d33,d35}, [pc :128], lr │ │ │ │ strbmi r3, [r5], -r0, lsl #6 │ │ │ │ adclt r4, r4, #64, 12 @ 0x4000000 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ movwcs r4, #796 @ 0x31c │ │ │ │ stceq 0, cr6, [r3], #-460 @ 0xfffffe34 │ │ │ │ eorlt r9, r4, #83886080 @ 0x5000000 │ │ │ │ - blcs 0x242004 │ │ │ │ + blcs 0x24203c │ │ │ │ ldm pc, {r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, ip, sp, lr, pc} │ │ │ │ ldmdacc ip!, {r0, r3, r8, r9, lr} │ │ │ │ movwcs fp, #548 @ 0x224 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ ldrhtvs r6, [r3], #-4 │ │ │ │ ldrshvs r6, [r1, -r2]! │ │ │ │ @@ -222792,15 +222806,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst2.16 {d22,d24}, [pc :256], r8 │ │ │ │ strbmi r2, [r5], -r0, lsr #7 │ │ │ │ ldmdbvs r8!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #24 │ │ │ │ cmnpeq pc, #16 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x111dda8 │ │ │ │ + blcs 0x111dde0 │ │ │ │ movtcs fp, #8143 @ 0x1fcf │ │ │ │ strbmi pc, [r4, #1612]! @ 0x64c @ │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0205ceb │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ stmdapl r6, {r0, r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ orrcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -222809,22 +222823,22 @@ │ │ │ │ rscsvs lr, r2, lr, asr #15 │ │ │ │ cmnvs r0, r1, lsr r1 │ │ │ │ @ instruction: 0xf8c661b5 │ │ │ │ bfi r8, ip, #0, #8 │ │ │ │ @ instruction: 0xe7c560f2 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ str r4, [lr, sp, asr #12] │ │ │ │ - stc2l 1, cr15, [r0, #-756] @ 0xfffffd0c │ │ │ │ + stc2l 1, cr15, [r4, #-756] @ 0xfffffd0c │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ vcge.s8 d16, d8, d19 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ andls r7, r0, sp, ror #5 │ │ │ │ - blx 0x1726332 │ │ │ │ + blx 0x172636a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ sbcvs r6, r3, fp, asr #17 │ │ │ │ tstvs r3, fp, lsl #18 │ │ │ │ cmpvs r3, fp, asr #18 │ │ │ │ @@ -222843,17 +222857,17 @@ │ │ │ │ stcge 8, cr6, [r5, #-108] @ 0xffffff94 │ │ │ │ @ instruction: 0xf10dae06 │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1ac9303 │ │ │ │ - addcs lr, ip, #192, 20 @ 0xc0000 │ │ │ │ + addcs lr, ip, #196, 20 @ 0xc4000 │ │ │ │ ldmdage r0!, {r8, sp} │ │ │ │ - b 0xfefa6510 │ │ │ │ + b 0xff0a6548 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ strbmi pc, [r4, ip, asr #12]! @ │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -222861,15 +222875,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ ldc2l 0, cr15, [r8, #-392]! @ 0xfffffe78 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d98201 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x907f0c │ │ │ │ + blcs 0x907f44 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0624649 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -222877,76 +222891,76 @@ │ │ │ │ @ instruction: 0xf0402b20 │ │ │ │ @ instruction: 0x464381d7 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ ldc2l 0, cr15, [r6, #-392] @ 0xfffffe78 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81bef040 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blcs 0x107f2c │ │ │ │ - blcs 0xc19b44 │ │ │ │ + blcs 0x107f64 │ │ │ │ + blcs 0xc19b7c │ │ │ │ @ instruction: 0x81b6f040 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c82900 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ - stc2 1, cr15, [r8], {140} @ 0x8c │ │ │ │ + stc2 1, cr15, [ip], {140} @ 0x8c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf18cdc17 │ │ │ │ - stmdavs fp!, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x57a970 │ │ │ │ - bllt 0x1f812fc │ │ │ │ + stmdavs fp!, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + blle 0x57a9a8 │ │ │ │ + bllt 0x1f81334 │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf643e7a2 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - andpl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andspl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - @ instruction: 0x2001fabb │ │ │ │ - @ instruction: 0xf92cf18d │ │ │ │ + @ instruction: 0x2001fabf │ │ │ │ + @ instruction: 0xf930f18d │ │ │ │ subcc pc, r4, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - rscmi pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + rscsmi pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - andcs pc, r1, fp, lsr #21 │ │ │ │ - @ instruction: 0xf91cf18d │ │ │ │ + andcs pc, r1, pc, lsr #21 │ │ │ │ + @ instruction: 0xf920f18d │ │ │ │ subcc pc, r4, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - eorpl pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + eorspl pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - mulcs r1, fp, sl │ │ │ │ - @ instruction: 0xf90cf18d │ │ │ │ + mulcs r1, pc, sl @ │ │ │ │ + @ instruction: 0xf910f18d │ │ │ │ strbtmi pc, [r4], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ vabdl.s8 , d16, d28 │ │ │ │ @ instruction: 0x71a30795 │ │ │ │ - blx 0xfeda65de │ │ │ │ + blx 0xfeea6616 │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ec │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf18c602b │ │ │ │ - stmdavs fp!, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0xea1dc │ │ │ │ - blx 0xfea26606 │ │ │ │ + stmdavs fp!, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0xea214 │ │ │ │ + blx 0xfeb2663e │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlawthi r4, r0, r2, pc @ │ │ │ │ stclmi 6, cr15, [r4], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d5, d1 │ │ │ │ vabdl.s8 , d16, d28 │ │ │ │ @ instruction: 0x46640795 │ │ │ │ @@ -222954,15 +222968,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #247 @ 0xf7 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x112d818 │ │ │ │ + bcs 0x112d850 │ │ │ │ stmdbmi r4, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ strtvc pc, [ip], #581 @ 0x245 │ │ │ │ @@ -222979,33 +222993,33 @@ │ │ │ │ addmi ip, r3, #0 │ │ │ │ movtcs sp, #4597 @ 0x11f5 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, sp, lr} │ │ │ │ addshi pc, r5, r0 │ │ │ │ andls pc, r0, r8, asr #17 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x1040e4 │ │ │ │ + blcs 0x10411c │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ stcmi 6, cr4, [sl, #-32]! @ 0xffffffe0 │ │ │ │ andpl pc, r9, #12582912 @ 0xc00000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x26013214 │ │ │ │ - blx 0x10266c4 │ │ │ │ + blx 0x11266fc │ │ │ │ @ instruction: 0xf18ca80e │ │ │ │ - movwcs pc, #19091 @ 0x4a93 @ │ │ │ │ + movwcs pc, #19095 @ 0x4a97 @ │ │ │ │ addcc pc, r4, sl, asr #17 │ │ │ │ - msrpl CPSR_fc, #-1610612732 @ 0xa0000004 │ │ │ │ + msrpl SPSR_c, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ mcrcs 0, 0, lr, cr3, cr4, {0} │ │ │ │ ldrbmi fp, [r1], -ip, lsr #31 │ │ │ │ - bge 0xcf24b8 │ │ │ │ + bge 0xcf24f0 │ │ │ │ @ instruction: 0xf18c4640 │ │ │ │ - blls 0xd285fc │ │ │ │ + blls 0xd28644 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ strcc r3, [r1], -r9, lsr #32 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ eorle r2, fp, r1, asr #28 │ │ │ │ svchi 0x0001f814 │ │ │ │ @@ -223013,150 +223027,150 @@ │ │ │ │ mcrcs 12, 0, sp, cr6, cr5, {7} │ │ │ │ cdpcs 0, 0, cr13, cr8, cr6, {0} │ │ │ │ cdpcs 13, 0, cr13, cr11, cr1, {7} │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r0, r0, lsl #2]! │ │ │ │ @ instruction: 0x4630aa30 │ │ │ │ strcs r2, [r7], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf92ef18c │ │ │ │ + @ instruction: 0xf932f18c │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18c4640 │ │ │ │ - blls 0xd285b0 │ │ │ │ + blls 0xd285f8 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1093029 │ │ │ │ ldrb r0, [fp, r5, lsl #18] │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, r2, r6, lsr r0 │ │ │ │ + strdeq r5, [r2], lr │ │ │ │ addseq ip, r4, r4, lsr #26 │ │ │ │ @ instruction: 0x009557f0 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - @ instruction: 0xf910f18c │ │ │ │ + @ instruction: 0xf914f18c │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r5, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf18c8ff0 │ │ │ │ - @ instruction: 0xf64cfad5 │ │ │ │ + @ instruction: 0xf64cfad9 │ │ │ │ vmls.i d20, d16, d0[5] │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x1104240 │ │ │ │ + bcs 0x1104278 │ │ │ │ svcge 0x0010f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf18c6032 │ │ │ │ - stmdavs fp!, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r9], r4, lsl #14 │ │ │ │ andcs lr, r6, #27787264 @ 0x1a80000 │ │ │ │ ldr r5, [r9, -r2, ror #9] │ │ │ │ msrmi CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10c214 │ │ │ │ + blcs 0x10c24c │ │ │ │ svcge 0x0068f43f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108234 │ │ │ │ + blcs 0x10826c │ │ │ │ stcge 0, cr13, [r8, #-240] @ 0xffffff10 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - stc2l 1, cr15, [r8], {175} @ 0xaf │ │ │ │ + stc2l 1, cr15, [ip], {175} @ 0xaf │ │ │ │ @ instruction: 0xff40f063 │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ vhadd.s8 d25, d8, d0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ smlald pc, r1, sp, ip @ │ │ │ │ @ instruction: 0xf1be6033 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, r0, r5, asr #17 │ │ │ │ strbcc pc, [r4], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ - rsbpl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + addpl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6820 │ │ │ │ - andcs pc, r1, r3, asr r9 @ │ │ │ │ - @ instruction: 0xffc4f18c │ │ │ │ + andcs pc, r1, r7, asr r9 @ │ │ │ │ + @ instruction: 0xffc8f18c │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r5, lsr r2 │ │ │ │ - eorspl pc, r4, r8, asr #4 │ │ │ │ + subpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - andcs pc, r1, pc, lsl #26 │ │ │ │ - @ instruction: 0xffb4f18c │ │ │ │ + andcs pc, r1, r3, lsl sp @ │ │ │ │ + @ instruction: 0xffb8f18c │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ ldr pc, [r3, -pc, ror #23] │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r9, lsr #4 │ │ │ │ - adcsmi pc, r8, r8, asr #4 │ │ │ │ + sbcsmi pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - strdcs pc, [r1], -r7 │ │ │ │ - @ instruction: 0xff9cf18c │ │ │ │ + strdcs pc, [r1], -fp │ │ │ │ + @ instruction: 0xffa0f18c │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r8, lsr #4 │ │ │ │ - addmi pc, ip, r8, asr #4 │ │ │ │ + adcmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - andcs pc, r1, r7, ror #25 │ │ │ │ - @ instruction: 0xff8cf18c │ │ │ │ + andcs pc, r1, fp, ror #25 │ │ │ │ + @ instruction: 0xff90f18c │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - rsbmi pc, r0, r8, asr #4 │ │ │ │ + rsbsmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - ldrdcs pc, [r1], -r7 │ │ │ │ - @ instruction: 0xff7cf18c │ │ │ │ - blx 0xff4269ac │ │ │ │ + ldrdcs pc, [r1], -fp │ │ │ │ + @ instruction: 0xff80f18c │ │ │ │ + blx 0xff5269e4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xe3bb40 │ │ │ │ + blmi 0xe3bb78 │ │ │ │ strmi fp, [r6], -r8, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf8d0681b │ │ │ │ - bllt 0x5c6cf4 │ │ │ │ + bllt 0x5c6d2c │ │ │ │ addcs r8, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf1074621 │ │ │ │ - b 0x11aa650 │ │ │ │ + b 0x11aa688 │ │ │ │ adcvs r4, r3, r8, lsl #6 │ │ │ │ - svc 0x003af725 │ │ │ │ + svc 0x001ef725 │ │ │ │ @ instruction: 0xf5072201 │ │ │ │ @ instruction: 0xf8c75300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x9b3078 │ │ │ │ - blls 0x2c4384 │ │ │ │ + blmi 0x9b30b0 │ │ │ │ + blls 0x2c43bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -223170,91 +223184,91 @@ │ │ │ │ vrshl.s8 , q7, q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, fp, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1af1104 │ │ │ │ - @ instruction: 0xf063fbfd │ │ │ │ - blls 0x229d4c │ │ │ │ - bls 0x17bb80 │ │ │ │ + @ instruction: 0xf063fc01 │ │ │ │ + blls 0x229d84 │ │ │ │ + bls 0x17bbb8 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - andvs pc, r4, r8, asr #4 │ │ │ │ + andsvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15a6542 │ │ │ │ + blx 0x15a657a │ │ │ │ @ instruction: 0x4631e7b2 │ │ │ │ vmax.s8 d20, d8, d26 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ str pc, [r9, r9, asr #22]! │ │ │ │ - blx 0x16a6a98 │ │ │ │ + blx 0x17a6ad0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec415b0 │ │ │ │ + bl 0xfec415e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x6ee158 │ │ │ │ - blmi 0x716648 │ │ │ │ + bmi 0x6ee190 │ │ │ │ + blmi 0x716680 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ andpl pc, r3, ip, asr r8 @ │ │ │ │ - svc 0x00fcf1ab │ │ │ │ + stmda r0, {r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs sl, r0, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ strls r2, [r1], #-1408 @ 0xfffffa80 │ │ │ │ @ instruction: 0xf7ff9503 │ │ │ │ - blmi 0x36a188 │ │ │ │ - blls 0x944460 │ │ │ │ + blmi 0x36a1c0 │ │ │ │ + blls 0x944498 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x826b0c │ │ │ │ + blx 0x926b44 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, r2, lsr #21 │ │ │ │ + addeq r5, r2, sl, ror #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41628 │ │ │ │ + bl 0xfec41660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9], {96} @ 0x60 │ │ │ │ - blmi 0x7566c0 │ │ │ │ + blmi 0x7566f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strtls r6, [r1], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ stmdage r2, {r2, r3, r4, r5, r6, r9, sp} │ │ │ │ andvc pc, r3, ip, asr r8 @ │ │ │ │ - svc 0x00bef1ab │ │ │ │ + svc 0x00c2f1ab │ │ │ │ andcs sl, r3, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r7, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ stmib sp, {r0, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff6503 │ │ │ │ - blmi 0x36a10c │ │ │ │ - blls 0x9444dc │ │ │ │ + blmi 0x36a144 │ │ │ │ + blls 0x944514 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9def1bd │ │ │ │ + @ instruction: 0xf9e2f1bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, sl, lsr #20 │ │ │ │ + strdeq r5, [r2], r2 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec416a4 │ │ │ │ + bl 0xfec416dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ ldrdgt pc, [r4], r7 @ │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ ldrdhi pc, [r0], -ip @ │ │ │ │ @@ -223265,30 +223279,30 @@ │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r1, r2, lsl #2 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0xf44fffa1 │ │ │ │ strbmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fc0f │ │ │ │ + svclt 0x0000fbf3 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec416f8 │ │ │ │ + bl 0xfec41730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr8, {7} │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d7461d │ │ │ │ - bvs 0x20c679c │ │ │ │ + bvs 0x20c67d4 │ │ │ │ ldrmi fp, [r8, r7, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ @ instruction: 0xf44fff83 │ │ │ │ strtmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fbf1 │ │ │ │ + svclt 0x0000fbd5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ umlalslt r4, r1, pc, ip @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -223296,47 +223310,47 @@ │ │ │ │ strmi r0, [sp], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf858a80e │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0xf1ab9290 │ │ │ │ - vrecps.f32 d30, d5, d22 │ │ │ │ + vrecps.f32 d30, d5, d26 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ adcmi r3, r3, #68, 10 @ 0x11000000 │ │ │ │ mrshi pc, (UNDEF: 3) @ │ │ │ │ - blcs 0x10482c │ │ │ │ + blcs 0x104864 │ │ │ │ svcne 0x0022dd08 │ │ │ │ stmdale r5, {r0, r1, r2, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ strls r9, [r4, #-658] @ 0xfffffd6e │ │ │ │ strgt r0, [r4], #-1170 @ 0xfffffb6e │ │ │ │ - bcs 0x10b1f20 │ │ │ │ + bcs 0x10b1f58 │ │ │ │ andcs sp, r0, #7798784 @ 0x770000 │ │ │ │ andls r9, r4, #1610612736 @ 0x60000000 │ │ │ │ - bmi 0xffa27ed4 │ │ │ │ - beq 0xfe6270a8 │ │ │ │ + bmi 0xffa27f0c │ │ │ │ + beq 0xfe6270e0 │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ @ instruction: 0xf1029205 │ │ │ │ @ instruction: 0xf1bb3bff │ │ │ │ stmdale r8!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp}^ │ │ │ │ rsbseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x10460c │ │ │ │ + bcs 0x104644 │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr4 │ │ │ │ msrhi SP_hyp, r0 │ │ │ │ andmi pc, r4, sl, lsl r8 @ │ │ │ │ rsbscs r2, r4, #0, 2 │ │ │ │ tstls r0, #1114112 @ 0x110000 │ │ │ │ strls r9, [lr], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf1ab910f │ │ │ │ - blls 0x2e61c4 │ │ │ │ + blls 0x2e620c │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ @ instruction: 0xf0001d99 │ │ │ │ ldmib r5, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldccs 2, cr1, [r1], {3} │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00042c1d │ │ │ │ @@ -223345,39 +223359,39 @@ │ │ │ │ msrhi CPSR_c, r0, asr #32 │ │ │ │ addslt r2, fp, #132, 8 @ 0x84000000 │ │ │ │ stmdbge lr, {r0, r1, r4, r8, r9, lr} │ │ │ │ tstls r0, #128, 4 │ │ │ │ strls pc, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ adcvc pc, ip, r4, lsl #10 │ │ │ │ - stc 7, cr15, [r6, #148]! @ 0x94 │ │ │ │ + stc 7, cr15, [sl, #148] @ 0x94 │ │ │ │ @ instruction: 0xf8c49b05 │ │ │ │ movwcs r3, #4436 @ 0x1154 │ │ │ │ cmppcc r8, #13172736 @ p-variant is OBSOLETE @ 0xc90000 │ │ │ │ - blcs 0x111250 │ │ │ │ + blcs 0x111288 │ │ │ │ cmpphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vmla.f32 q11, , q9 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ addsmi r0, sl, #4, 6 @ 0x10000000 │ │ │ │ vmla.i8 d29, d1, d6 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ addmi r0, sl, #4, 2 │ │ │ │ ldrbvs fp, [r3, #3896]! @ 0xf38 │ │ │ │ strbteq pc, [r8], #-262 @ 0xfffffefa @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtvs r2, [r3], fp, lsl #2 │ │ │ │ @ instruction: 0x462066f3 │ │ │ │ - @ instruction: 0xffe2f18b │ │ │ │ + @ instruction: 0xffe6f18b │ │ │ │ strtmi r2, [r0], -r7, lsl #2 │ │ │ │ - @ instruction: 0xffdef18b │ │ │ │ + @ instruction: 0xffe2f18b │ │ │ │ ldrbtmi r4, [fp], #-2897 @ 0xfffff4af │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf7270003 │ │ │ │ - blmi 0x1429d70 │ │ │ │ - blls 0xcc46f8 │ │ │ │ + blmi 0x1429d38 │ │ │ │ + blls 0xcc4730 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r1, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -223390,104 +223404,104 @@ │ │ │ │ vadd.i8 , , │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ pkhbtmi r2, r2, r5, lsl #7 │ │ │ │ ldmdavs fp, {r1, r3, fp, ip, pc} │ │ │ │ @ instruction: 0xf0311ac0 │ │ │ │ ldrdls pc, [r4], -r7 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x144990 │ │ │ │ - bls 0x39a358 │ │ │ │ + blcs 0x1449c8 │ │ │ │ + bls 0x39a390 │ │ │ │ @ instruction: 0xf47f9206 │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ stmiavs ip!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa04770 │ │ │ │ - @ instruction: 0xff02f18b │ │ │ │ + bne 0xffa047a8 │ │ │ │ + @ instruction: 0xff06f18b │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdage r9, {r2, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ ldmdavs fp, {r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ strbcs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldclvs 6, cr4, [r3, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ @ instruction: 0x4680f8b1 │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - blcs 0x1849ec │ │ │ │ + blcs 0x184a24 │ │ │ │ stmdacs r2, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ vhadd.s8 d29, d7, d14 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ stmdals r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff1047c0 │ │ │ │ + bne 0xff1047f8 │ │ │ │ ldc2 0, cr15, [r8, #196] @ 0xc4 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ - blcs 0x184a0c │ │ │ │ + blcs 0x184a44 │ │ │ │ addshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1062501 │ │ │ │ andcs r0, r0, #104, 2 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - stcls 14, cr15, [r9], {205} @ 0xcd │ │ │ │ + stcls 14, cr15, [r9], {209} @ 0xd1 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0xf509fe8d │ │ │ │ movwcs r5, #6400 @ 0x1900 │ │ │ │ @ instruction: 0xf8c94638 │ │ │ │ @ instruction: 0xf7273358 │ │ │ │ - @ instruction: 0xe77afd35 │ │ │ │ + @ instruction: 0xe77afd19 │ │ │ │ andsls r6, r1, #15335424 @ 0xea0000 │ │ │ │ andsls r6, r2, #688128 @ 0xa8000 │ │ │ │ ldr r2, [r9, -r0, lsl #4]! │ │ │ │ strbmi r9, [fp], -r9, lsl #20 │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ @ instruction: 0xf7f04638 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ strb sp, [pc, r5, asr #3] │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, ip, lsl r9 │ │ │ │ - addeq r5, r2, lr, ror #15 │ │ │ │ + addeq r5, r2, r4, ror #17 │ │ │ │ + @ instruction: 0x008257b6 │ │ │ │ andsmi pc, r6, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x10c81c │ │ │ │ + bcs 0x10c854 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf507781a │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ subsle r2, r6, r0, lsl #20 │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1af110c │ │ │ │ - @ instruction: 0xf063f9af │ │ │ │ - blls 0x2e98b0 │ │ │ │ + @ instruction: 0xf063f9b3 │ │ │ │ + blls 0x2e98e8 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ vqdmulh.s d25, d8, d5 │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ movwls r0, #8238 @ 0x202e │ │ │ │ - blls 0x411050 │ │ │ │ + blls 0x411088 │ │ │ │ @ instruction: 0xf06d9401 │ │ │ │ stmiavs fp!, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr14, [pc, #808] @ 0xeab5c │ │ │ │ + ldc 6, cr14, [pc, #808] @ 0xeab94 │ │ │ │ rsbscs r7, r4, #40, 22 @ 0xa000 │ │ │ │ ldmdage r1, {r8, sp} │ │ │ │ stc 3, cr9, [sp, #28] │ │ │ │ @ instruction: 0xf1ab7b0e │ │ │ │ - blls 0x2e5f68 │ │ │ │ + blls 0x2e5fb0 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [sl, #648] @ 0x288 │ │ │ │ ldmib r5, {r5, r7, ip, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, ip}^ │ │ │ │ stmdbvs sl!, {r0, r4, r9, ip}^ │ │ │ │ vst1.8 {d25-d28}, [pc :64], r3 │ │ │ │ ldrb r2, [r7], r0, lsr #5 │ │ │ │ @@ -223505,74 +223519,74 @@ │ │ │ │ ldrt r2, [pc], r0, lsl #5 │ │ │ │ @ instruction: 0xf7f04648 │ │ │ │ @ instruction: 0x0704f8d7 │ │ │ │ strcs fp, [r0, #-3912] @ 0xfffff0b8 │ │ │ │ svcge 0x0061f53f │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4619e75c │ │ │ │ - blls 0x23c138 │ │ │ │ - addsvs pc, r8, r8, asr #4 │ │ │ │ + blls 0x23c170 │ │ │ │ + adcsvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8baf06d │ │ │ │ str r6, [r3], fp, lsr #17 │ │ │ │ - @ instruction: 0xffc6f1bc │ │ │ │ + @ instruction: 0xffcaf1bc │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #18 │ │ │ │ sbcscc pc, r4, #13041664 @ 0xc70000 │ │ │ │ - blx 0x828618 │ │ │ │ + blx 0x128650 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec41ae4 │ │ │ │ + bl 0xfec41b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x82e6ac │ │ │ │ + blmi 0x82e6e4 │ │ │ │ stmdacs fp, {r1, r5, r7, ip, sp, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r0, #2, 30 │ │ │ │ @ instruction: 0x73acf245 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0008a802 │ │ │ │ smlabtcs ip, r3, r8, pc @ │ │ │ │ - blmi 0x5b3308 │ │ │ │ + blmi 0x5b3340 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, ip, asr r8 @ │ │ │ │ - ldcl 1, cr15, [r8, #-684] @ 0xfffffd54 │ │ │ │ - blge 0x132d54 │ │ │ │ + ldcl 1, cr15, [ip, #-684] @ 0xfffffd54 │ │ │ │ + blge 0x132d8c │ │ │ │ andpl pc, r8, r4, lsl #10 │ │ │ │ andscc r2, r0, r0, lsl #4 │ │ │ │ smlabbls r1, r0, r4, r2 │ │ │ │ @ instruction: 0xf7ff9403 │ │ │ │ - blmi 0x369c40 │ │ │ │ - blls 0x9449a8 │ │ │ │ + blmi 0x369c78 │ │ │ │ + blls 0x9449e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff78f1bc │ │ │ │ + @ instruction: 0xff7cf1bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, r4, asr r5 │ │ │ │ + addeq r5, r2, ip, lsl r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41b70 │ │ │ │ + bl 0xfec41ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [ip], -pc, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xaf2998 │ │ │ │ - blls 0x1c4a04 │ │ │ │ + blmi 0xaf29d0 │ │ │ │ + blls 0x1c4a3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -223584,73 +223598,73 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01b2003 │ │ │ │ @ instruction: 0x4607f8df │ │ │ │ - blmi 0x6175ec │ │ │ │ + blmi 0x617624 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17c57dc │ │ │ │ + bne 0x17c5814 │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2bc3d0 │ │ │ │ + blgt 0x2bc408 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1bce7b1 │ │ │ │ - svclt 0x0000ff0d │ │ │ │ + svclt 0x0000ff11 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, ip, ror r4 │ │ │ │ + addeq r5, r2, r4, asr #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldmdaeq r0!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xfe8fc2b4 │ │ │ │ + bmi 0xfe8fc2ec │ │ │ │ strmi fp, [r7], -fp, lsr #1 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9229 │ │ │ │ - blcs 0xeb270 │ │ │ │ + blcs 0xeb2a8 │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ svceq 0x003ff1b9 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0013b124 │ │ │ │ svccs 0x0009bf18 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrbtmi sl, [fp], #-2054 @ 0xfffff7fa │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32280 │ │ │ │ @ instruction: 0xf1ab5290 │ │ │ │ - stmdage r6, {r3, r4, r7, sl, fp, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [sl, #556] @ 0x22c │ │ │ │ + stmdage r6, {r2, r3, r4, r7, sl, fp, sp, lr, pc} │ │ │ │ + stc2 1, cr15, [lr, #556] @ 0x22c │ │ │ │ andcs sl, r0, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - @ instruction: 0xf505fd2b │ │ │ │ + @ instruction: 0xf505fd2f │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ vaddw.u q1, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdacs r0, {ip} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0x10e840 │ │ │ │ + bcs 0x10e878 │ │ │ │ rscshi pc, r2, r0, asr #32 │ │ │ │ andscs fp, r4, #-2147483609 @ 0x80000027 │ │ │ │ @ instruction: 0x73acf245 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ movwcc pc, #39682 @ 0x9b02 @ │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ cmppeq r0, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -223668,121 +223682,121 @@ │ │ │ │ ldrbvs r5, [sl], #-3566 @ 0xfffff212 │ │ │ │ subseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ ldrvs r6, [r8], #2144 @ 0x860 │ │ │ │ ldrbvs r6, [r8], #2208 @ 0x8a0 │ │ │ │ stm r2, {r0, r1, r8, fp, lr, pc} │ │ │ │ @ instruction: 0xf1bc0003 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - ldc2l 1, cr15, [r0, #556]! @ 0x22c │ │ │ │ - blle 0x5fb600 │ │ │ │ + ldc2l 1, cr15, [r4, #556]! @ 0x22c │ │ │ │ + blle 0x5fb638 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ strdle r0, [ip, #-251] @ 0xffffff05 │ │ │ │ - blmi 0x19f2b4c │ │ │ │ - blls 0xb44bb8 │ │ │ │ + blmi 0x19f2b84 │ │ │ │ + blls 0xb44bf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhtlt r8, [fp], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7dfff55 │ │ │ │ msrmi CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cc00 │ │ │ │ + blcs 0x10cc38 │ │ │ │ vqadd.s8 , q15, q0 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108c1c │ │ │ │ + blcs 0x108c54 │ │ │ │ addhi pc, r9, r0 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffd4f1ae │ │ │ │ - blx 0x1426d54 │ │ │ │ + @ instruction: 0xffd8f1ae │ │ │ │ + blx 0x1426d8c │ │ │ │ strmi r2, [r1], -r0, asr #6 │ │ │ │ - bls 0x18f7d4 │ │ │ │ - subvc pc, r4, r8, asr #4 │ │ │ │ + bls 0x18f80c │ │ │ │ + subsvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xff28f06c │ │ │ │ addcs lr, ip, #44564480 @ 0x2a80000 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ - bl 0xffe27298 │ │ │ │ + bl 0xfff272d0 │ │ │ │ @ instruction: 0xf18ba807 │ │ │ │ - tstpcs r4, #59136 @ p-variant is OBSOLETE @ 0xe700 │ │ │ │ + tstpcs r4, #60160 @ p-variant is OBSOLETE @ 0xeb00 │ │ │ │ eorls r2, r7, #4, 4 @ 0x40000000 │ │ │ │ strpl pc, [r9, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x145dac │ │ │ │ - blcs 0x11ecf4 │ │ │ │ + blcs 0x145de4 │ │ │ │ + blcs 0x11ed2c │ │ │ │ svccs 0x0008d141 │ │ │ │ svccs 0x0002dc32 │ │ │ │ movwcs sp, #3122 @ 0xc32 │ │ │ │ eors r9, r4, r6, lsl #6 │ │ │ │ msrmi CPSR_sx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cc8c │ │ │ │ + blcs 0x10ccc4 │ │ │ │ svcge 0x0028f43f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0020f57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108cac │ │ │ │ + blcs 0x108ce4 │ │ │ │ tstcs r0, r3, lsr r0 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae1104 │ │ │ │ - @ instruction: 0xf063ff8d │ │ │ │ + @ instruction: 0xf063ff91 │ │ │ │ movtcs pc, #2565 @ 0xa05 @ │ │ │ │ movwls r4, #5633 @ 0x1601 │ │ │ │ vpmax.s8 d25, d8, d2 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ - blls 0x1ead20 │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ + blls 0x1ead58 │ │ │ │ @ instruction: 0xf06c9700 │ │ │ │ str pc, [r1, -r1, ror #29] │ │ │ │ bicle r2, ip, fp, lsl #30 │ │ │ │ - msrpl CPSR_fc, #-1610612732 @ 0xa0000004 │ │ │ │ + msrpl SPSR_c, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcs r9, r0, #402653184 @ 0x18000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x1ba72b6 │ │ │ │ + blx 0x1ca72ee │ │ │ │ stcvs 7, cr14, [sl], #380 @ 0x17c │ │ │ │ - msrpl CPSR_fc, #-1610612732 @ 0xa0000004 │ │ │ │ + msrpl SPSR_c, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ sbcseq r9, r3, r6, lsl #6 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ strb r9, [ip, r7, lsr #6]! │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ subcs lr, r0, #20709376 @ 0x13c0000 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe6dbfebb │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subcs lr, r0, #17039360 @ 0x1040000 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ str pc, [pc, -sp, lsr #29]! │ │ │ │ - ldc2 1, cr15, [sl, #752]! @ 0x2f0 │ │ │ │ + ldc2 1, cr15, [lr, #752]! @ 0x2f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrdeq r5, [r2], r6 │ │ │ │ + umulleq r5, r2, lr, r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ vrhadd.s8 d18, d5, d0 │ │ │ │ @@ -223791,160 +223805,160 @@ │ │ │ │ andls r6, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf506484d │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf10a5b00 │ │ │ │ stmdavs r0, {r3, r4, r9, fp} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - bl 0x16a73d4 │ │ │ │ + bl 0x17a740c │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ vadd.i8 d26, d2, d3 │ │ │ │ @ instruction: 0xf18b2954 │ │ │ │ - andcs pc, r0, #17152 @ 0x4300 │ │ │ │ + andcs pc, r0, #18176 @ 0x4700 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - blx 0xffa27372 │ │ │ │ + blx 0xffb273aa │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0x4635bb3c │ │ │ │ - bl 0x273d54 │ │ │ │ + bl 0x273d8c │ │ │ │ and r0, r3, r9, lsl #14 │ │ │ │ strcc r3, [r4, #1025] @ 0x401 │ │ │ │ eorsle r2, r8, r1, asr #24 │ │ │ │ cmppcs r4, #14352384 @ p-variant is OBSOLETE @ 0xdb0000 │ │ │ │ andpl pc, fp, r6, lsl #10 │ │ │ │ stmdblt r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf8d54638 │ │ │ │ - bcs 0xf32c0 │ │ │ │ + bcs 0xf32f8 │ │ │ │ @ instruction: 0xf818d0f0 │ │ │ │ @ instruction: 0xf18b1004 │ │ │ │ - stmdacs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpne 1, 6, cr13, cr2, cr10, {7} │ │ │ │ strtmi r2, [r1], -r4, lsl #11 │ │ │ │ - blx 0x250d8a │ │ │ │ + blx 0x250dc2 │ │ │ │ @ instruction: 0xf5026202 │ │ │ │ @ instruction: 0xf7fe72aa │ │ │ │ @ instruction: 0xf8d6fbff │ │ │ │ stccs 0, cr4, [r0], {208} @ 0xd0 │ │ │ │ @ instruction: 0xf506d0d7 │ │ │ │ @ instruction: 0xf8185509 │ │ │ │ ldrcc r1, [r4, #-4] │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xf18b1e67 │ │ │ │ - stmdbls r1, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ teqle ip, r0, lsl #16 │ │ │ │ - blx 0x17360a │ │ │ │ + blx 0x173642 │ │ │ │ mrrcvs 2, 0, r8, r2, cr7 │ │ │ │ eorsle r2, r6, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0xff9a8dc6 │ │ │ │ + blx 0xff9a8dfe │ │ │ │ strcs lr, [r0], #-1978 @ 0xfffff846 │ │ │ │ andmi pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf50b2280 │ │ │ │ stmdage r3, {r0, r2, r4, r8, ip, sp, lr} │ │ │ │ cmppmi r4, #13303808 @ p-variant is OBSOLETE @ 0xcb0000 │ │ │ │ - stmib ip, {r0, r2, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib r0!, {r0, r2, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r3, {r0, r1, r3, r8, sp} │ │ │ │ - stc2 1, cr15, [r6], #-556 @ 0xfffffdd4 │ │ │ │ + stc2 1, cr15, [sl], #-556 @ 0xfffffdd4 │ │ │ │ stmdage r3, {r0, r1, r2, r8, sp} │ │ │ │ - stc2 1, cr15, [r2], #-556 @ 0xfffffdd4 │ │ │ │ + stc2 1, cr15, [r6], #-556 @ 0xfffffdd4 │ │ │ │ stmdbge r3, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - @ instruction: 0xf8dafb87 │ │ │ │ - bcs 0xf2e04 │ │ │ │ - blmi 0x4df458 │ │ │ │ + @ instruction: 0xf8dafb8b │ │ │ │ + bcs 0xf2e3c │ │ │ │ + blmi 0x4df490 │ │ │ │ cmppcs r4, #13303808 @ p-variant is OBSOLETE @ 0xcb0000 │ │ │ │ - blls 0x9c4e78 │ │ │ │ + blls 0x9c4eb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r5, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ - stc2 1, cr15, [r2], {139} @ 0x8b │ │ │ │ - blx 0x17368a │ │ │ │ + stc2 1, cr15, [r6], {139} @ 0x8b │ │ │ │ + blx 0x1736c2 │ │ │ │ andcs r8, r0, #1835008 @ 0x1c0000 │ │ │ │ @ instruction: 0xe7bf647a │ │ │ │ - stc2 1, cr15, [r6, #-752] @ 0xfffffd10 │ │ │ │ + stc2 1, cr15, [sl, #-752] @ 0xfffffd10 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42050 │ │ │ │ + bl 0xfec42088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], {224} @ 0xe0 │ │ │ │ - blmi 0x817070 │ │ │ │ + blmi 0x8170a8 │ │ │ │ stmdavs r4!, {r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9403 │ │ │ │ cdp 4, 1, cr0, cr13, cr0, {0} │ │ │ │ ldrbtmi r4, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwcs sp, #4384 @ 0x1120 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ mrc2 0, 4, pc, cr2, cr10, {0} │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdbge r1, {r0, r1, r3, sl, ip, lr} │ │ │ │ ldmib r0, {r2, r4, sl, ip, sp}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x12a8e92 │ │ │ │ + blx 0x12a8eca │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - stc2l 1, cr15, [r4], {188} @ 0xbc │ │ │ │ + stc2l 1, cr15, [r8], {188} @ 0xbc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, r2 │ │ │ │ + addeq r4, r2, sl, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec420d8 │ │ │ │ + bl 0xfec42110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrmi r6, [r6], -r1, asr #16 │ │ │ │ ldmdblt r9, {r2, r9, sl, lr} │ │ │ │ stmiavs r1!, {r5, sp, lr, pc}^ │ │ │ │ mvnlt r3, r8, lsl #8 │ │ │ │ adcmi r6, fp, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf640d1f9 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf06c0032 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648b193 │ │ │ │ - vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [r2, #432] @ 0x1b0 │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7e4fd7b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0xfc788 │ │ │ │ + bcs 0xfc7c0 │ │ │ │ @ instruction: 0xf64dd050 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmul.f d20, d0, d0[6] │ │ │ │ + vqdmlal.s q10, d16, d0 │ │ │ │ @ instruction: 0xf6480932 │ │ │ │ - vmlal.s8 q11, d16, d0 │ │ │ │ + @ instruction: 0xf2c06898 │ │ │ │ @ instruction: 0xf100082e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ orrslt r3, sl, ip, lsl #8 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ @@ -223953,233 +223967,233 @@ │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strcc r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ streq lr, [r3, #-2597] @ 0xfffff5db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ stcle 14, cr2, [r7, #-0] │ │ │ │ @ instruction: 0xf648b19d │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf64d022e │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ svccs 0x0000032f │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - rscvc pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf06c47f0 │ │ │ │ @ instruction: 0xf648bd2f │ │ │ │ - vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ svccs 0x0000012f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 0, cr15, [ip, #-432] @ 0xfffffe50 │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - rscvc pc, ip, r8, asr #4 │ │ │ │ + andeq pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 0, cr15, [r8, #-432] @ 0xfffffe50 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42228 │ │ │ │ + bl 0xfec42260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ @ instruction: 0x4621fcf9 │ │ │ │ vhsub.s8 d18, d14, d1 │ │ │ │ - vaddl.s8 q10, d0, d0 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4010 │ │ │ │ svclt 0x0000bce9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42268 │ │ │ │ + bl 0xfec422a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ stmdami r6, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff5af7ff │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [ip], {108} @ 0x6c │ │ │ │ - eorseq lr, r3, r8, lsr r5 │ │ │ │ + eorseq lr, r3, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec422a4 │ │ │ │ + bl 0xfec422dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x339cb8 │ │ │ │ + blcs 0x339cf0 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x23b1a4 │ │ │ │ + bleq 0x23b1dc │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - eoreq pc, r8, r8, asr #12 │ │ │ │ + subeq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #432 @ 0x1b0 │ │ │ │ - strle r0, [pc], #-802 @ 0xeb0d4 │ │ │ │ + strle r0, [pc], #-802 @ 0xeb10c │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - subseq pc, r4, r8, asr #12 │ │ │ │ + rsbeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [lr], {108} @ 0x6c │ │ │ │ - subeq pc, r4, r8, asr #12 │ │ │ │ + subseq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {108} @ 0x6c │ │ │ │ @ instruction: 0xf648e7e8 │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ bfi pc, r1, #25, #7 @ │ │ │ │ - andeq pc, r4, r8, asr #12 │ │ │ │ + andseq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {108} @ 0x6c │ │ │ │ - vaba.s8 q15, q12, q4 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf648e7d8 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldrb pc, [r1, r3, lsl #25] @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + eoreq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], #-432 @ 0xfffffe50 │ │ │ │ @ instruction: 0xf648e7ca │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7c3fc75 │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3739c8 │ │ │ │ - beq 0x36d984 │ │ │ │ + beq 0x373a00 │ │ │ │ + beq 0x36d9bc │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ @ instruction: 0xf6485852 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ @ instruction: 0xf648bc5f │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc59 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc53 │ │ │ │ - vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc4d │ │ │ │ - vaddl.s8 q8, d16, d4 │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc47 │ │ │ │ - vshr.s64 d16, d0, #64 │ │ │ │ + vaddl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc41 │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc3b │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc35 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc2f │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vshr.s64 q8, q4, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc29 │ │ │ │ - vmla.i d16, d16, d0[2] │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc23 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc1d │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vshr.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc17 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000bc11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42418 │ │ │ │ + bl 0xfec42450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf6485404 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ stc2 0, cr15, [r0], {108} @ 0x6c │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strtmi pc, [r1], -r9, lsl #31 │ │ │ │ - rscseq pc, ip, r8, asr #12 │ │ │ │ + andsne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffe273f8 │ │ │ │ + bllt 0xffe27430 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf64e4604 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ - blx 0xffa2741a │ │ │ │ + blx 0xffa27452 │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrmi r1, [sl], #-338 @ 0xfffffeae │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r5], -pc, lsl #25 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ @ instruction: 0xf648db22 │ │ │ │ - vorr.i32 d17, #67108864 @ 0x04000000 │ │ │ │ + vabdl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf64d072e │ │ │ │ - vmlsl.s , d0, d0[7] │ │ │ │ + vsubhn.i16 d17, q8, q2 │ │ │ │ @ instruction: 0xf648062f │ │ │ │ - vmlal.s8 , d0, d8 │ │ │ │ + vmlal.s8 , d0, d16 │ │ │ │ @ instruction: 0xf04f082e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ - blx 0xfeda747e │ │ │ │ + blx 0xfeda74b6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - sbcmi pc, r8, r7, asr #12 │ │ │ │ + rscmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfeaa7494 │ │ │ │ + bllt 0xfeaa74cc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42500 │ │ │ │ + bl 0xfec42538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - adcvc pc, r4, sp, asr #4 │ │ │ │ + adcsvc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf648460e │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vabal.s8 , d0, d24 │ │ │ │ @ instruction: 0xf06c052e │ │ │ │ and pc, r9, r9, lsl #23 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ stc2l 0, cr15, [r4, #-104] @ 0xffffff98 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf06cb109 │ │ │ │ strcc pc, [r4], #-2943 @ 0xfffff481 │ │ │ │ @@ -224188,32 +224202,32 @@ │ │ │ │ ldc2 0, cr15, [r2], #-104 @ 0xffffff98 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf648bd70 │ │ │ │ - vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - andsne pc, r8, r8, asr #12 │ │ │ │ + eorsne pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x17a752c │ │ │ │ + bllt 0x17a7564 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42584 │ │ │ │ + bl 0xfec425bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ stmdavs lr!, {r0, r1, r2, r3, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r7, r6, lsr #32 │ │ │ │ - ldmda sl, {r0, r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmda lr, {r0, r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf03768eb │ │ │ │ andsle r0, r9, r0, lsl #5 │ │ │ │ @ instruction: 0xd0171dba │ │ │ │ eorsle r2, r8, r1, lsl lr │ │ │ │ eorle r2, r4, sp, lsl lr │ │ │ │ vst1.8 {d6[7]}, [r7], r3 │ │ │ │ stmdbvs sl!, {r5, r7, r8, r9, sp} │ │ │ │ @@ -224259,295 +224273,295 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf648000f │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ @ instruction: 0xf648bad9 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bad3 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bacd │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d17, d0, d0[0] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bac7 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000bac1 │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - sbcscs pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfeda767c │ │ │ │ + blt 0xfeda76b4 │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - rscscs pc, r4, r8, asr #12 │ │ │ │ + andcc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfeba768c │ │ │ │ + blt 0xfeba76c4 │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blt 0xfe6276b8 │ │ │ │ - sbcscs pc, r0, r8, asr #12 │ │ │ │ - eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfe4a76c4 │ │ │ │ + blt 0xfe6276f0 │ │ │ │ rsccs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfe3276d0 │ │ │ │ - sbccs pc, r4, r8, asr #12 │ │ │ │ + blt 0xfe4a76fc │ │ │ │ + andcc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfe1a76dc │ │ │ │ - subne pc, r8, r8, asr #12 │ │ │ │ + blt 0xfe327708 │ │ │ │ + sbcscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x20276e8 │ │ │ │ - subsne pc, r8, r8, asr #12 │ │ │ │ + blt 0xfe1a7714 │ │ │ │ + rsbne pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1ea76f4 │ │ │ │ - rsbne pc, r8, r8, asr #12 │ │ │ │ + blt 0x2027720 │ │ │ │ + rsbsne pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1d27700 │ │ │ │ - rsbsne pc, ip, r8, asr #12 │ │ │ │ + blt 0x1ea772c │ │ │ │ + addne pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1ba770c │ │ │ │ - addsne pc, r0, r8, asr #12 │ │ │ │ + blt 0x1d27738 │ │ │ │ + addsne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1a27718 │ │ │ │ - adcne pc, r4, r8, asr #12 │ │ │ │ + blt 0x1ba7744 │ │ │ │ + adcne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x18a7724 │ │ │ │ - adcsne pc, r4, r8, asr #12 │ │ │ │ + blt 0x1a27750 │ │ │ │ + adcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1727730 │ │ │ │ - sbcne pc, r4, r8, asr #12 │ │ │ │ + blt 0x18a775c │ │ │ │ + sbcne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x15a773c │ │ │ │ - sbcsne pc, r4, r8, asr #12 │ │ │ │ + blt 0x1727768 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1427748 │ │ │ │ - rscne pc, r4, r8, asr #12 │ │ │ │ + blt 0x15a7774 │ │ │ │ + rscne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x12a7754 │ │ │ │ - rscsne pc, r4, r8, asr #12 │ │ │ │ + blt 0x1427780 │ │ │ │ + rscsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1127760 │ │ │ │ - andcs pc, r8, r8, asr #12 │ │ │ │ + blt 0x12a778c │ │ │ │ + andcs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfa776c │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + blt 0x1127798 │ │ │ │ + eorcs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xe27778 │ │ │ │ - eorscs pc, r0, r8, asr #12 │ │ │ │ + blt 0xfa77a4 │ │ │ │ + eorscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xca7784 │ │ │ │ - subcs pc, r0, r8, asr #12 │ │ │ │ + blt 0xe277b0 │ │ │ │ + subcs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xb27790 │ │ │ │ - subscs pc, r0, r8, asr #12 │ │ │ │ + blt 0xca77bc │ │ │ │ + subscs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x9a779c │ │ │ │ + blt 0xb277c8 │ │ │ │ rsbcs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x8277a8 │ │ │ │ - rsbscs pc, r8, r8, asr #12 │ │ │ │ + blt 0x9a77d4 │ │ │ │ + addcs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x6a77b4 │ │ │ │ + blt 0x8277e0 │ │ │ │ addscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x5277c0 │ │ │ │ - adccs pc, r4, r8, asr #12 │ │ │ │ + blt 0x6a77ec │ │ │ │ + adccs pc, r8, r8, asr #12 │ │ │ │ + eoreq pc, lr, r0, asr #5 │ │ │ │ + blt 0x5277f8 │ │ │ │ + adcscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x3a77cc │ │ │ │ - adcscs pc, r4, r8, asr #12 │ │ │ │ + blt 0x3a7804 │ │ │ │ + sbccs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x2277d8 │ │ │ │ + blt 0x227810 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42830 │ │ │ │ + bl 0xfec42868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc7b │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf6404619 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06c4038 │ │ │ │ @ instruction: 0xf648b9df │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0x462af9d9 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e458 │ │ │ │ - eorseq lr, r3, r8, ror #10 │ │ │ │ - mlaseq r3, r8, r5, lr │ │ │ │ + eorseq lr, r3, r0, lsl #11 │ │ │ │ + ldrhteq lr, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4289c │ │ │ │ + bl 0xfec428d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmov.i32 d19, #2048 @ 0x00000800 │ │ │ │ stcmi 2, cr0, [r0], #-184 @ 0xffffff48 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdbvs r2!, {r1, sp, lr, pc}^ │ │ │ │ cmplt r2, #12, 8 @ 0xc000000 │ │ │ │ @ instruction: 0x43ab6823 │ │ │ │ @ instruction: 0x4611d1f9 │ │ │ │ - rsbmi pc, r8, ip, asr #12 │ │ │ │ + addmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf9aef06c │ │ │ │ @ instruction: 0xf6486823 │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ - b 0xa2bb98 │ │ │ │ + vsra.s64 d22, d8, #64 │ │ │ │ + b 0xa2bbd0 │ │ │ │ @ instruction: 0xf4350503 │ │ │ │ tstle r9, r0, ror r2 │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082e00 │ │ │ │ @ instruction: 0xf6404619 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ @ instruction: 0xf64db991 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf435012f │ │ │ │ rscle r4, r5, r0, ror r2 │ │ │ │ - andcc pc, ip, r8, asr #12 │ │ │ │ + eorcc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f06c │ │ │ │ svclt 0x0000e7de │ │ │ │ - eorseq lr, r3, r0, ror r6 │ │ │ │ + eorseq lr, r3, r8, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42938 │ │ │ │ + bl 0xfec42970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ - blmi 0x16bc04 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ + blmi 0x16bc3c │ │ │ │ mulls r0, r1, r2 │ │ │ │ cdp2 1, 10, cr15, cr4, cr15, {2} │ │ │ │ - ldrsbteq lr, [r3], -r0 │ │ │ │ + eorseq lr, r3, r8, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ - beq 0x1678ac │ │ │ │ - sbcscs pc, r4, lr, asr #12 │ │ │ │ + beq 0x1678e4 │ │ │ │ + rsccs pc, ip, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - ldrne pc, [ip, r2, asr #4]! │ │ │ │ + ldrbne pc, [r4, r2, asr #4] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf954f06c │ │ │ │ - ldrmi pc, [r8, #1600]! @ 0x640 │ │ │ │ + ldrbmi pc, [r0, #1600] @ 0x640 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - ldmdane ip!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdane r4, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a94650 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ ldrbmi r9, [r1], r0, lsl #22 │ │ │ │ - bleq 0x1278e4 │ │ │ │ + bleq 0x12791c │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ strbmi r4, [r9], -r8, lsr #12 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ @ instruction: 0xf936f06c │ │ │ │ @ instruction: 0xf10b2000 │ │ │ │ @ instruction: 0xf1090b01 │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x133bdc │ │ │ │ + blx 0x133c14 │ │ │ │ eormi pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ @ instruction: 0xf924f06c │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1ba │ │ │ │ - bls 0x15f844 │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + bls 0x15f87c │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorcc pc, ip, r8, asr #12 │ │ │ │ + subcc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt sl, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x96795c │ │ │ │ + beq 0x967994 │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq lr, r3, r4, ror #13 │ │ │ │ + ldrshteq lr, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42a30 │ │ │ │ + bl 0xfec42a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf06c9e04 │ │ │ │ @ instruction: 0x4628f8f3 │ │ │ │ mcr2 7, 0, pc, cr2, cr15, {7} @ │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eaf06c │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf648fc1d │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldccs 8, cr15, [r1, #-900] @ 0xfffffc7c │ │ │ │ @ instruction: 0xf1a4d017 │ │ │ │ - blx 0xfedec8a0 │ │ │ │ + blx 0xfedec8d8 │ │ │ │ stmdbeq r4!, {r2, r7, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142d02 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ stmdblt r3!, {r0, r8, r9}^ │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ vceq.f32 d31, d9, d15 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ adcslt fp, r6, #13041664 @ 0xc70000 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ vtst.8 d31, d25, d29 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ @ instruction: 0xf648b8b5 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[2] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vadd.i8 d31, d25, d31 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ svclt 0x0000b8a7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -224564,1371 +224578,1371 @@ │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ movwcs r4, #5709 @ 0x164d │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf93af01a │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r6, lsl #16 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf876f06c │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf648fd85 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ strtmi pc, [r8], -sp, ror #16 │ │ │ │ - blx 0xfe92995a │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + blx 0xfe929992 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf864f06c │ │ │ │ svceq 0x0011f1b8 │ │ │ │ @ instruction: 0xf1b8d015 │ │ │ │ svclt 0x00080f02 │ │ │ │ svceq 0x000af1b9 │ │ │ │ ldrtmi sp, [r1], -pc │ │ │ │ svclt 0x00082c02 │ │ │ │ andle r2, fp, sl, lsl #26 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmla.f32 d31, d25, d3 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c43f8 │ │ │ │ adcslt fp, r1, #4915200 @ 0x4b0000 │ │ │ │ andsle r2, r3, r3, lsl #18 │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf842f06c │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt sl!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ strmi r4, [r1], r5, lsl #12 │ │ │ │ strmi lr, [r4], -pc, lsr #15 │ │ │ │ str r4, [r1, r0, lsl #13]! │ │ │ │ - eorscc pc, r0, r8, asr #12 │ │ │ │ + subcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82ef06c │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r6!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42bec │ │ │ │ + bl 0xfec42c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf818f06c │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -lr, lsl #4 │ │ │ │ - addsmi pc, ip, r8, asr #12 │ │ │ │ + adcsmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80ef06c │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdalt r6, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ @ instruction: 0xf886f011 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r9], -r9, ror #1 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff8f06b │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00f0f06b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42c58 │ │ │ │ + bl 0xfec42c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06b4614 │ │ │ │ stmiblt ip, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f06b │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00cef06b │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmax.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4010 │ │ │ │ svclt 0x0000bfbb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42cc4 │ │ │ │ + bl 0xfec42cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xffaaf06b │ │ │ │ eorpl pc, r8, ip, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9f2f7ff │ │ │ │ @ instruction: 0xf64db98c │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vrecps.f32 d31, d25, d7 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ strtmi fp, [r1], -pc, lsl #31 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff84f06b │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x007cf06b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42d40 │ │ │ │ + bl 0xfec42d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xff6cf06b │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5cf06b │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0054f06b │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmax.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bf41 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42dbc │ │ │ │ + bl 0xfec42df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xff2ef06b │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef06b │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0016f06b │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmax.f32 d31, d9, d11 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bf03 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42e38 │ │ │ │ + bl 0xfec42e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 15, cr15, cr0, cr11, {3} │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr0, cr11, {3} │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 13, cr15, cr8, cr11, {3} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vceq.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bec5 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42eb4 │ │ │ │ + bl 0xfec42eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06b9d04 │ │ │ │ pldw [r4, #-3763] @ 0xfffff14d │ │ │ │ andle r5, r8, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64cb9ed │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ rsbmi fp, r6, #2672 @ 0xa70 │ │ │ │ @ instruction: 0xf0104630 │ │ │ │ strmi pc, [r2], -r7, lsr #30 │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf64cfe99 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ movwcs fp, #7825 @ 0x1e91 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r5], -r5, asr #30 │ │ │ │ bicsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strtmi pc, [r9], -r1, lsl #29 │ │ │ │ - rsbscc pc, r4, r8, asr #12 │ │ │ │ + addcc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr10, cr11, {3} │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr4, cr11, {3} │ │ │ │ svclt 0x0000e7c3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42f54 │ │ │ │ + bl 0xfec42f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ cdp2 0, 6, cr15, cr2, cr11, {3} │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldmiblt r4!, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr12, cr11, {3} │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 4, cr15, cr4, cr11, {3} │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ stccs 14, cr15, [r0], {57} @ 0x39 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr12, cr11, {3} │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 2, cr15, cr4, cr11, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42ff0 │ │ │ │ + bl 0xfec43028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdp2 0, 1, cr15, cr6, cr11, {3} │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21c │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr12, cr11, {3} │ │ │ │ stmdale fp, {r0, r2, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ svccs 0x00363d44 │ │ │ │ @ instruction: 0xf6482128 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldc2l 0, cr15, [lr, #428]! @ 0x1ac │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r6, #428]! @ 0x1ac │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ mrc2 0, 3, pc, cr6, cr0, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r1], -r9, ror #3 │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #428]! @ 0x1ac │ │ │ │ @ instruction: 0xf648e7e8 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r1, r1, ror #27]! @ │ │ │ │ - eorsmi pc, r0, r8, asr #12 │ │ │ │ + submi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #428] @ 0x1ac │ │ │ │ @ instruction: 0xf648e7da │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vaddl.s8 q10, d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7d3fdd3 │ │ │ │ - rsccc pc, ip, r8, asr #12 │ │ │ │ + andmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #428] @ 0x1ac │ │ │ │ @ instruction: 0xf648e7cc │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r5, r5, asr #27] @ │ │ │ │ - addscc pc, ip, r8, asr #12 │ │ │ │ + adcscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #428]! @ 0x1ac │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec430c0 │ │ │ │ + bl 0xfec430f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2 0, cr15, [r6, #428]! @ 0x1ac │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #428] @ 0x1ac │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0xf1aa042f │ │ │ │ - movtcs lr, #2660 @ 0xa64 │ │ │ │ + movtcs lr, #2664 @ 0xa68 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2 1, cr15, [r6], #-748 @ 0xfffffd14 │ │ │ │ + stc2 1, cr15, [sl], #-748 @ 0xfffffd14 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [ip, #-428]! @ 0xfffffe54 │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d4 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 0, cr15, [ip, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r5, r1, ror #26] @ │ │ │ │ - stc2l 1, cr15, [lr], #-748 @ 0xfffffd14 │ │ │ │ + ldc2l 1, cr15, [r2], #-748 @ 0xfffffd14 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43180 │ │ │ │ + bl 0xfec431b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, sl, lsr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 0, cr15, [r6, #-428] @ 0xfffffe54 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ - movtcs lr, #2580 @ 0xa14 │ │ │ │ + movtcs lr, #2584 @ 0xa18 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrpl pc, [r4], -r8, asr #12 │ │ │ │ + strtpl pc, [ip], -r8, asr #12 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64c9601 │ │ │ │ - vmlsl.s q10, d0, d0[6] │ │ │ │ + vsubhn.i16 d20, q8, q0 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - blx 0xff5a86c6 │ │ │ │ + blx 0xff6a86fe │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r8, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf64db9cc │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - blmi 0x4eb46c │ │ │ │ - blls 0x646064 │ │ │ │ + blmi 0x4eb4a4 │ │ │ │ + blls 0x64609c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ strtmi fp, [r1], -sp, lsl #26 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-428] @ 0xfffffe54 │ │ │ │ @ instruction: 0xf1bbe7e3 │ │ │ │ - svclt 0x0000fc0f │ │ │ │ + svclt 0x0000fc13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ - vqdmulh.s d20, d8, d26 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b2a │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #58112 @ 0xe300 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4], #-1608 @ 0xfffff9b8 │ │ │ │ + strtne pc, [ip], #-1608 @ 0xfffff9b8 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - stmib ip!, {r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r0!, {r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vorr.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vabdl.s8 , d0, d28 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - strbmi pc, [r8, -ip, asr #12]! @ │ │ │ │ + strmi pc, [r0, ip, asr #12] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1bb9700 │ │ │ │ - ldrtmi pc, [r1], -pc, ror #22 @ │ │ │ │ + @ instruction: 0x4631fb73 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ ldmiblt sp, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ andcs pc, r1, #48384 @ 0xbd00 │ │ │ │ @ instruction: 0x46414810 │ │ │ │ @ instruction: 0xff3ef7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d1 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r8], #428 @ 0x1ac │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], #428 @ 0x1ac │ │ │ │ @ instruction: 0xf1bbe7e1 │ │ │ │ - svclt 0x0000fbad │ │ │ │ + svclt 0x0000fbb1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r0, ror #14 │ │ │ │ + eorseq lr, r3, r8, ror r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43308 │ │ │ │ + bl 0xfec43340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3d988 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + blmi 0xc3d9c0 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ stccs 12, cr15, [r0], {129} @ 0x81 │ │ │ │ @ instruction: 0xf648d13c │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #29952 @ 0x7500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrpl pc, [r4], #-1608 @ 0xfffff9b8 │ │ │ │ - strteq pc, [pc], #-704 @ 0xec154 │ │ │ │ - ldmdb lr!, {r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + strtpl pc, [ip], #-1608 @ 0xfffff9b8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xec18c │ │ │ │ + stmdb r2, {r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - strtmi pc, [r9], -r1, lsl #22 │ │ │ │ + strtmi pc, [r9], -r5, lsl #22 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #22272 @ 0x5700 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 6, pc, cr8, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d4 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrrlt 0, 6, pc, r2, cr11 @ │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c0fc37 │ │ │ │ - blx 0x12288b6 │ │ │ │ + blx 0x13288ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, ip, r7, lr │ │ │ │ + ldrhteq lr, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec433d8 │ │ │ │ + bl 0xfec43410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3da58 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + blmi 0xc3da90 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ stccs 12, cr15, [r0], {25} │ │ │ │ @ instruction: 0xf648d13c │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #3328 @ 0xd00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrpl pc, [r4], #-1608 @ 0xfffff9b8 │ │ │ │ - strteq pc, [pc], #-704 @ 0xec224 │ │ │ │ - ldm r6, {r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + strtpl pc, [ip], #-1608 @ 0xfffff9b8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xec25c │ │ │ │ + ldm sl, {r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - @ instruction: 0x4629fa99 │ │ │ │ + @ instruction: 0x4629fa9d │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #244736 @ 0x3bc00 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d4 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff7a8428 │ │ │ │ + bllt 0xff7a8460 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r0, pc, asr #23] @ │ │ │ │ - blx 0xff828984 │ │ │ │ + blx 0xff9289bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0x0094cdb0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec434a8 │ │ │ │ + bl 0xfec434e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfeda847a │ │ │ │ + blx 0xfeda84b2 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ - movtcs lr, #2176 @ 0x880 │ │ │ │ + movtcs lr, #2180 @ 0x884 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrpl pc, [r4], -r8, asr #12 │ │ │ │ + strtpl pc, [ip], -r8, asr #12 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64c9601 │ │ │ │ - vmlsl.s q10, d0, d0[6] │ │ │ │ + vsubhn.i16 d20, q8, q0 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - blx 0x10a89ec │ │ │ │ + blx 0x11a8a24 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe6284b6 │ │ │ │ + blx 0xfe6284ee │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movwmi pc, #590 @ 0x24e @ │ │ │ │ + tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfe2284d6 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + blx 0xfe22850e │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0x1fa84ea │ │ │ │ + blx 0x1fa8522 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d0 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x1ba8508 │ │ │ │ + bllt 0x1ba8540 │ │ │ │ vmax.s8 d20, d2, d17 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ ldrb pc, [sp, r3, ror #22] @ │ │ │ │ - blx 0x1d28a5c │ │ │ │ + blx 0x1e28a94 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4357c │ │ │ │ + bl 0xfec435b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x132854e │ │ │ │ + blx 0x1328586 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ - movtcs lr, #2070 @ 0x816 │ │ │ │ + movtcs lr, #2074 @ 0x81a │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrpl pc, [r4], -r8, asr #12 │ │ │ │ + strtpl pc, [ip], -r8, asr #12 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64c9601 │ │ │ │ - vmlsl.s q10, d0, d0[6] │ │ │ │ + vsubhn.i16 d20, q8, q0 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - @ instruction: 0xf9d4f1bb │ │ │ │ + @ instruction: 0xf9d8f1bb │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xba858a │ │ │ │ + blx 0xba85c2 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movwmi pc, #590 @ 0x24e @ │ │ │ │ + tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x7a85aa │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + blx 0x7a85e2 │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0x5285be │ │ │ │ + blx 0x5285f6 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d0 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x1285dc │ │ │ │ + bllt 0x128614 │ │ │ │ vmax.s8 d20, d2, d17 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ @ instruction: 0xe7ddfaf9 │ │ │ │ - blx 0x2a8b30 │ │ │ │ + blx 0x3a8b68 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ strmi r4, [r4], -pc, lsr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r0], lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf06b9e1c │ │ │ │ subcs pc, r0, #897024 @ 0xdb000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00a8f1a9 │ │ │ │ + svc 0x00acf1a9 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldrne pc, [r4, #-1608] @ 0xfffff9b8 │ │ │ │ + strne pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vorr.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strbmi pc, [r8, #-1612]! @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0, #1612] @ 0x64c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1bb9500 │ │ │ │ - strbmi pc, [r1], -r5, ror #18 @ │ │ │ │ + strbmi pc, [r1], -r9, ror #18 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ @ instruction: 0xf894fabb │ │ │ │ subcs r3, r0, #0, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1a9463e │ │ │ │ - movtcs lr, #3972 @ 0xf84 │ │ │ │ + movtcs lr, #3976 @ 0xf88 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #10 │ │ │ │ - orrmi pc, r0, r8, asr #12 │ │ │ │ + orrsmi pc, r8, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf946f1bb │ │ │ │ + @ instruction: 0xf94af1bb │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe8286a4 │ │ │ │ + blx 0xfe8286dc │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe4286c4 │ │ │ │ - @ instruction: 0xf99af1bb │ │ │ │ + blt 0xfe4286fc │ │ │ │ + @ instruction: 0xf99ef1bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43728 │ │ │ │ + bl 0xfec43760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf06b461d │ │ │ │ @ instruction: 0x2c1ffa77 │ │ │ │ vtst.8 , q7, │ │ │ │ - vsubw.s8 q10, q0, d0 │ │ │ │ - bl 0x1ad21c │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ + bl 0x1ad254 │ │ │ │ @ instruction: 0xf6400384 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06b12e0 │ │ │ │ @ instruction: 0xf648fa67 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ stmiblt r5!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15a8738 │ │ │ │ + blx 0x15a8770 │ │ │ │ @ instruction: 0xf64db9f6 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmax.s8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0xf648ba3f │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ - blx 0xe28774 │ │ │ │ + blx 0xe287ac │ │ │ │ rscle r2, r0, r0, lsl #28 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmax.s8 d31, d9, d23 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0x4621ba1f │ │ │ │ - adcsne pc, ip, r2, asr #4 │ │ │ │ + sbcsne pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0x7287ac │ │ │ │ + blx 0x7287e4 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ - vpadd.i8 d20, d8, d20 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b34 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #4145152 @ 0x3f4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4, #-1608] @ 0xfffff9b8 │ │ │ │ + strne pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - cdp 1, 12, cr15, cr6, cr9, {5} │ │ │ │ + cdp 1, 12, cr15, cr10, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d21, q0, q14 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - ldrtmi pc, [r9], -r9, lsl #17 @ │ │ │ │ + ldrtmi pc, [r9], -sp, lsl #17 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - bllt 0xfe2aadf0 │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + bllt 0xfe2aae28 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ subcs pc, r0, #3522560 @ 0x35c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 10, cr15, cr4, cr9, {5} │ │ │ │ + cdp 1, 10, cr15, cr8, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d2, d2 │ │ │ │ - vsra.s64 d17, d28, #64 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1bb4619 │ │ │ │ - strbmi pc, [r1], -r7, ror #16 @ │ │ │ │ + strbmi pc, [r1], -fp, ror #16 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - blmi 0x46adac │ │ │ │ - blls 0x646724 │ │ │ │ + blmi 0x46ade4 │ │ │ │ + blls 0x64675c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b41f0 │ │ │ │ strtmi fp, [sl], -sp, lsr #19 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [ip, r5, lsr #19] @ │ │ │ │ - @ instruction: 0xf8b2f1bb │ │ │ │ + @ instruction: 0xf8b6f1bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ - vpadd.i8 d20, d8, d25 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b39 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b9078 │ │ │ │ subcs pc, r0, #2211840 @ 0x21c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4], -r8, asr #12 │ │ │ │ + strtne pc, [ip], -r8, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdp 1, 5, cr15, cr0, cr9, {5} │ │ │ │ + cdp 1, 5, cr15, cr4, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489602 │ │ │ │ - vorr.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - @ instruction: 0x4641f813 │ │ │ │ + @ instruction: 0x4641f817 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ subcs pc, r0, #1720320 @ 0x1a4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 3, cr15, cr6, cr9, {5} │ │ │ │ + cdp 1, 3, cr15, cr10, cr9, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #16 @ │ │ │ │ + ldrtmi pc, [r9], -r5, lsl #16 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ @ instruction: 0xf1b9f957 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - movwmi pc, #590 @ 0x24e @ │ │ │ │ + tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf946f06b │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf93cf06b │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d0 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt ip!, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 q10, q1, │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ ldrb pc, [sp, r5, lsr #18] @ │ │ │ │ - @ instruction: 0xf832f1bb │ │ │ │ + @ instruction: 0xf836f1bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ - vpadd.i8 d20, d8, d25 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b39 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #114688 @ 0x1c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4], #-1608 @ 0xfffff9b8 │ │ │ │ + strtne pc, [ip], #-1608 @ 0xfffff9b8 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - ldcl 1, cr15, [r0, #676] @ 0x2a4 │ │ │ │ + ldcl 1, cr15, [r4, #676] @ 0x2a4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vorr.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vabdl.s8 , d0, d28 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - strbmi pc, [r8, -ip, asr #12]! @ │ │ │ │ + strmi pc, [r0, ip, asr #12] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1ba9700 │ │ │ │ - shadd8mi pc, r1, r3 @ │ │ │ │ + shadd8mi pc, r1, r7 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - bllt 0x86ac04 │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + bllt 0x86ac3c │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ @ instruction: 0xf1b8f8e1 │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f06b │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d23 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt r4, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8bcf06b │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4314 @ 0x10da │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r1], -sp, ror #18 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addmi pc, r8, r8, asr #12 │ │ │ │ + adcmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a6f06b │ │ │ │ @ instruction: 0xf1bae7d0 │ │ │ │ - svclt 0x0000ffb3 │ │ │ │ + svclt 0x0000ffb7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43af8 │ │ │ │ + bl 0xfec43b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050f90 │ │ │ │ addslt r4, r7, r2, lsr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @ instruction: 0xf946f019 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4604f93d │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d8, d25 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484629 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vmov.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0xf06b062f │ │ │ │ subcs pc, r0, #7667712 @ 0x750000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbmi pc, [r8, #-1612]! @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0, #1612] @ 0x64c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - ldc 1, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + stcl 1, cr15, [r2, #-676] @ 0xfffffd5c │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwvs lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrtmi pc, [r9], -r5, lsl #30 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #30 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ subcs pc, r0, #5963776 @ 0x5b0000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [r8, #-676]! @ 0xfffffd5c │ │ │ │ + stc 1, cr15, [ip, #-676]! @ 0xfffffd5c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ strls r0, [r1], -pc, lsr #4 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - strtmi pc, [r1], -pc, ror #29 │ │ │ │ + @ instruction: 0x4621fef3 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - blmi 0x36aabc │ │ │ │ - blls 0x646a14 │ │ │ │ + blmi 0x36aaf4 │ │ │ │ + blls 0x646a4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b40f0 │ │ │ │ @ instruction: 0xf1bab835 │ │ │ │ - svclt 0x0000ff43 │ │ │ │ + svclt 0x0000ff47 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ - vpadd.i8 d20, d8, d24 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b38 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf6488078 │ │ │ │ - vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ svcls 0x0020052e │ │ │ │ @ instruction: 0xf812f06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3296 @ 0xce0 │ │ │ │ + movtcs lr, #3300 @ 0xce4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - ldrpl pc, [r4], #-1608 @ 0xfffff9b8 │ │ │ │ - strteq pc, [pc], #-704 @ 0xeca28 │ │ │ │ + strtpl pc, [ip], #-1608 @ 0xfffff9b8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xeca60 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - mcr2 1, 5, pc, cr2, cr10, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr6, cr10, {5} @ │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xfff8f06a │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ subcs pc, r0, #495616 @ 0x79000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [r0], {169} @ 0xa9 │ │ │ │ + stcl 1, cr15, [r4], {169} @ 0xa9 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vabal.s8 q10, d16, d0 │ │ │ │ + vshl.s64 d20, d8, #0 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf1ba4500 │ │ │ │ - strbmi pc, [r1], -r7, lsl #29 @ │ │ │ │ + strbmi pc, [r1], -fp, lsl #29 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #884 @ 0x374 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [sl], #676 @ 0x2a4 │ │ │ │ + stc 1, cr15, [lr], #676 @ 0x2a4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4639fe71 │ │ │ │ + @ instruction: 0x4639fe75 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36c9c0 │ │ │ │ - blls 0x646b10 │ │ │ │ + blmi 0x36c9f8 │ │ │ │ + blls 0x646b48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a43f0 │ │ │ │ @ instruction: 0xf1babfb7 │ │ │ │ - svclt 0x0000fec5 │ │ │ │ + svclt 0x0000fec9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r3], -ip │ │ │ │ + eorseq lr, r3, r4, lsl r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ ldrmi r5, [pc], -r0, lsl #1 │ │ │ │ ldrmi r4, [r1], r1, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ - vtst.8 d19, d8, d15 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf648381f │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x114cec │ │ │ │ + bcs 0x114d24 │ │ │ │ ldrmi fp, [r8], r8, lsl #30 │ │ │ │ @ instruction: 0xff8ef06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ @ instruction: 0xf1a9052e │ │ │ │ - movtcs lr, #3160 @ 0xc58 │ │ │ │ + movtcs lr, #3164 @ 0xc5c │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldrpl pc, [r4], -r8, asr #12 │ │ │ │ + strtpl pc, [ip], -r8, asr #12 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrc2 1, 0, pc, cr10, cr10, {5} │ │ │ │ + mrc2 1, 0, pc, cr14, cr10, {5} │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff70f06a │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #412 @ 0x19c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ + ldc 1, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4651fdff │ │ │ │ + ldrbmi pc, [r1], -r3, lsl #28 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #340 @ 0x154 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [r2], #-676 @ 0xfffffd5c │ │ │ │ + stc 1, cr15, [r6], #-676 @ 0xfffffd5c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vsra.s64 d20, d8, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - strbmi pc, [r1], -r5, ror #27 @ │ │ │ │ + strbmi pc, [r1], -r9, ror #27 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46c8a8 │ │ │ │ - blls 0x646c28 │ │ │ │ + blmi 0x46c8e0 │ │ │ │ + blls 0x646c60 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ ldrtmi fp, [r9], -fp, lsr #30 │ │ │ │ @ instruction: 0xf648462a │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldr pc, [sl, r3, lsr #30]! │ │ │ │ - mrc2 1, 1, pc, cr0, cr10, {5} │ │ │ │ + mrc2 1, 1, pc, cr4, cr10, {5} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ ldrmi r4, [r4], -r6, asr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf648981e │ │ │ │ - vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ svcls 0x0020052e │ │ │ │ @ instruction: 0xff00f06a │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ - andmi pc, r0, lr, asr #4 │ │ │ │ + andsmi pc, r8, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - ldrmi pc, [r0], #1608 @ 0x648 │ │ │ │ + strtmi pc, [r8], #1608 @ 0x648 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3010 @ 0xbc2 │ │ │ │ + movtcs lr, #3014 @ 0xbc6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf64c9502 │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - stc2 1, cr15, [r8, #744] @ 0x2e8 │ │ │ │ + stc2 1, cr15, [ip, #744] @ 0x2e8 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - strtmi pc, [r4], r8, asr #12 │ │ │ │ + ldrtmi pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr10, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2984 @ 0xba8 │ │ │ │ + movtcs lr, #2988 @ 0xbac │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ strls r9, [r1], -r0, lsl #8 │ │ │ │ - ldc2l 1, cr15, [r2, #-744]! @ 0xfffffd18 │ │ │ │ + ldc2l 1, cr15, [r6, #-744]! @ 0xfffffd18 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 12, cr15, cr8, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - @ instruction: 0xf648eb96 │ │ │ │ - vrsra.s64 d20, d28, #64 │ │ │ │ + @ instruction: 0xf648eb9a │ │ │ │ + vrsra.s64 q10, q2, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldc2l 1, cr15, [ip, #-744] @ 0xfffffd18 │ │ │ │ + stc2l 1, cr15, [r0, #-744]! @ 0xfffffd18 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 11, cr15, cr2, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2944 @ 0xb80 │ │ │ │ + movtcs lr, #2948 @ 0xb84 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - bicmi pc, r8, r8, asr #12 │ │ │ │ + mvnmi pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - stc2l 1, cr15, [r2, #-744] @ 0xfffffd18 │ │ │ │ + stc2l 1, cr15, [r6, #-744] @ 0xfffffd18 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 9, cr15, cr8, cr10, {3} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 8, cr15, cr8, cr10, {3} │ │ │ │ - ldc2 1, cr15, [r6, #744] @ 0x2e8 │ │ │ │ + ldc2 1, cr15, [sl, #744] @ 0x2e8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ - vqdmulh.s q10, q4, q4 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b48 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf648a91e │ │ │ │ - vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d17, q0, q14 │ │ │ │ @ instruction: 0xf8dd042e │ │ │ │ @ instruction: 0xf06a8080 │ │ │ │ subcs pc, r0, #1616 @ 0x650 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xda9414 │ │ │ │ + bl 0xea944c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vorr.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strbmi pc, [r8, #-1612]! @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0, #1612] @ 0x64c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - @ instruction: 0x4631fcf5 │ │ │ │ + @ instruction: 0x4631fcf9 │ │ │ │ vadd.i8 d26, d6, d5 │ │ │ │ - @ instruction: 0xf2c0369c │ │ │ │ + @ instruction: 0xf2c036b4 │ │ │ │ @ instruction: 0xf06a0632 │ │ │ │ subcs pc, r0, #1136 @ 0x470 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x629450 │ │ │ │ + bl 0x729488 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strls r9, [r0, #-1026] @ 0xfffffbfe │ │ │ │ @ instruction: 0xf1ba9601 │ │ │ │ - @ instruction: 0x4639fcdf │ │ │ │ + ldrtmi pc, [r9], -r3, ror #25 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #848 @ 0x350 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x1a9474 │ │ │ │ + bl 0x2a94ac │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf1ba9402 │ │ │ │ - ldrbmi pc, [r1], -sp, asr #25 @ │ │ │ │ + @ instruction: 0x4651fcd1 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9fe23 │ │ │ │ @ instruction: 0xd12c0f00 │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8fe19 │ │ │ │ @ instruction: 0xf6400f02 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ svclt 0x009d0032 │ │ │ │ - movwmi pc, #590 @ 0x24e @ │ │ │ │ + tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + mvnsmi pc, r8, asr #12 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf06a1450 │ │ │ │ - blmi 0x46c638 │ │ │ │ - blls 0x646e98 │ │ │ │ + blmi 0x46c670 │ │ │ │ + blls 0x646ed0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ @ instruction: 0x4622bdf3 │ │ │ │ @ instruction: 0xf6484649 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [r0, fp, ror #27] @ │ │ │ │ - ldc2l 1, cr15, [r8], #744 @ 0x2e8 │ │ │ │ + ldc2l 1, cr15, [ip], #744 @ 0x2e8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4406c │ │ │ │ + bl 0xfec440a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, r0, asr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -225941,166 +225955,166 @@ │ │ │ │ movwcs r0, #4360 @ 0x1108 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stmdavs r4, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mrc2 0, 3, pc, cr8, cr8, {0} │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ ldrtmi r6, [r9], -sp, lsr #16 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrne pc, [r4, -r8, asr #12] │ │ │ │ + strne pc, [ip, -r8, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ldc2 0, cr15, [r0, #424]! @ 0x1a8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2686 @ 0xa7e │ │ │ │ + movtcs lr, #2690 @ 0xa82 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, -r5, lsl #16] │ │ │ │ - ldcpl 6, cr15, [r4], {72} @ 0x48 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0xecbec │ │ │ │ + stcpl 6, cr15, [ip], #-288 @ 0xfffffee0 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0xecc24 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclmi 6, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ + stcmi 6, cr15, [r0], {76} @ 0x4c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 1, cr15, [lr], #-744 @ 0xfffffd18 │ │ │ │ + mcrr2 1, 11, pc, r2, cr10 @ │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r4, #424] @ 0x1a8 │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stc2 0, cr15, [sl, #424] @ 0x1a8 │ │ │ │ stmdami r7!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4629 │ │ │ │ - blmi 0xa2af54 │ │ │ │ - blls 0x646f94 │ │ │ │ + blmi 0xa2af8c │ │ │ │ + blls 0x646fcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ andcs fp, r4, #7488 @ 0x1d40 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r5], -fp, lsr #28 │ │ │ │ @ instruction: 0xd1b12800 │ │ │ │ - vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484639 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0xf06a042f │ │ │ │ subcs pc, r0, #6336 @ 0x18c0 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - b 0xd29618 │ │ │ │ + b 0xe29650 │ │ │ │ strls r2, [r1], #-832 @ 0xfffffcc0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - @ instruction: 0x4631fbf3 │ │ │ │ + @ instruction: 0x4631fbf7 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf648fd49 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7b3fd3f │ │ │ │ - mcrr2 1, 11, pc, ip, cr10 @ │ │ │ │ + mrrc2 1, 11, pc, r0, cr10 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, ip, asr r8 │ │ │ │ + eorseq lr, r3, r4, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ ldrmi r4, [r0], pc, asr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d17, q0, q14 │ │ │ │ @ instruction: 0xf648042e │ │ │ │ - vmov.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0xf64c062f │ │ │ │ - vmls.f d20, d0, d0[6] │ │ │ │ + vabal.s8 q10, d16, d0 │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbge r4!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc2 0, cr15, [r0, #-424] @ 0xfffffe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a807 │ │ │ │ - movtcs lr, #2526 @ 0x9de │ │ │ │ + movtcs lr, #2530 @ 0x9e2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - blx 0xfeb29716 │ │ │ │ + blx 0xfec2974e │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [lr], #424 @ 0x1a8 │ │ │ │ cmnle r1, r0, lsl #30 │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ subcs pc, r0, #62720 @ 0xf500 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - stmib r2, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib r6, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrbmi pc, [r9], -sp, lsl #23 @ │ │ │ │ + @ instruction: 0x4659fb91 │ │ │ │ @ instruction: 0xf06aa807 │ │ │ │ stmdami fp!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xff64f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf648d126 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xf1b9fcd1 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4], {106} @ 0x6a │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d27 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 0, cr15, [r4], #424 @ 0x1a8 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4651 │ │ │ │ @ instruction: 0xf1b9fca9 │ │ │ │ sbcsle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ bfi pc, fp, (invalid: 25:21) @ │ │ │ │ @ instruction: 0x46224639 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], {106} @ 0x6a │ │ │ │ @ instruction: 0xf1bae79b │ │ │ │ - svclt 0x0000fb9f │ │ │ │ + svclt 0x0000fba3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, ip, asr r8 │ │ │ │ + eorseq lr, r3, r4, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5a │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ @@ -226113,110 +226127,110 @@ │ │ │ │ stc2 0, cr15, [r8, #-96]! @ 0xffffffa0 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r0, r2, r3, r7, pc}^ │ │ │ │ ldmib r0, {r8, r9, sl, lr}^ │ │ │ │ ldmib r0, {r1, r9, fp, sp, lr}^ │ │ │ │ and r9, r1, r4, lsl #16 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a6869 │ │ │ │ stccs 12, cr15, [r0], {91} @ 0x5b │ │ │ │ @ instruction: 0xf648d06f │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ mcrr2 0, 6, pc, lr, cr10 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vorr.i16 d17, #1024 @ 0x0400 │ │ │ │ + vqdmlsl.s , d0, d28 │ │ │ │ @ instruction: 0xf1a90b2e │ │ │ │ - movtcs lr, #2328 @ 0x918 │ │ │ │ + movtcs lr, #2332 @ 0x91c │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf648b008 │ │ │ │ - vorr.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4639fad9 │ │ │ │ + @ instruction: 0x4639fadd │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ ldmdami r3!, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0x46514831 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ subcs pc, r0, #2736 @ 0xab0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldm r2!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r6!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blpl 0x167930 │ │ │ │ + blpl 0x167968 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4649fabd │ │ │ │ + strbmi pc, [r9], -r1, asr #21 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #4864 @ 0x1300 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmia r0!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia r4!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - strbmi pc, [r1], -r3, lsr #21 @ │ │ │ │ + strbmi pc, [r1], -r7, lsr #21 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x6ec224 │ │ │ │ - blls 0x6472ac │ │ │ │ + blmi 0x6ec25c │ │ │ │ + blls 0x6472e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a4ff0 │ │ │ │ @ instruction: 0xf648bbe9 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe78ffbdf │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff7a9984 │ │ │ │ + blx 0xff8a99bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, ip, r7, lr │ │ │ │ - eorseq lr, r3, r4, lsl #18 │ │ │ │ + ldrhteq lr, [r3], -r4 │ │ │ │ + eorseq lr, r3, ip, lsl r9 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1025 @ 0xfffffbff │ │ │ │ - blmi 0x22b43c │ │ │ │ + blmi 0x22b474 │ │ │ │ svclt 0x0000e728 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1024 @ 0xfffffc00 │ │ │ │ - blmi 0x22b460 │ │ │ │ + blmi 0x22b498 │ │ │ │ svclt 0x0000e716 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmdami fp, {r7, r9, sl, lr}^ │ │ │ │ movwcs fp, #4246 @ 0x1096 │ │ │ │ @@ -226237,546 +226251,546 @@ │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r8], #-96 @ 0xffffffa0 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1a29512 │ │ │ │ + blx 0x1a2954a │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf648f873 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0x4628fb5b │ │ │ │ mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15a9536 │ │ │ │ + blx 0x15a956e │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf888f7fe │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x11a9556 │ │ │ │ + blx 0x11a958e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2064 @ 0x810 │ │ │ │ + movtcs lr, #2068 @ 0x814 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rsbne pc, ip, sp, asr #12 │ │ │ │ + addne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrtmi pc, [r8], #1605 @ 0x645 @ │ │ │ │ + ldrbmi pc, [r0], #1605 @ 0x645 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - @ instruction: 0xf9cef1ba │ │ │ │ + @ instruction: 0xf9d2f1ba │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xa29592 │ │ │ │ + blx 0xa295ca │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d9 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x6295b0 │ │ │ │ + bllt 0x6295e8 │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf06a002f │ │ │ │ strb pc, [r1, fp, lsl #22] @ │ │ │ │ - eorscc pc, r0, r8, asr #12 │ │ │ │ + subcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2295d2 │ │ │ │ + blx 0x22960a │ │ │ │ @ instruction: 0xf1bae7ba │ │ │ │ - svclt 0x0000fa11 │ │ │ │ + svclt 0x0000fa15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4617b099 │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls fp, #23074 @ 0x5a22 │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ - vsubw.s8 q10, q0, d0 │ │ │ │ - bl 0x1ae138 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ + bl 0x1ae170 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrne pc, [r4], -r8, asr #12 │ │ │ │ + strtne pc, [ip], -r8, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - blx 0xff229650 │ │ │ │ + blx 0xff229688 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a807 │ │ │ │ - vorr.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ @ instruction: 0xf1a8052f │ │ │ │ - movtcs lr, #3982 @ 0xf8e │ │ │ │ + movtcs lr, #3986 @ 0xf92 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf954f1ba │ │ │ │ + @ instruction: 0xf958f1ba │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfeba9684 │ │ │ │ + blx 0xfeba96bc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3960 @ 0xf78 │ │ │ │ + movtcs lr, #3964 @ 0xf7c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf942f1ba │ │ │ │ + @ instruction: 0xf946f1ba │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xfe7296a8 │ │ │ │ + blx 0xfe7296e0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3942 @ 0xf66 │ │ │ │ + movtcs lr, #3946 @ 0xf6a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf930f1ba │ │ │ │ + @ instruction: 0xf934f1ba │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xfe2a96cc │ │ │ │ + blx 0xfe2a9704 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3924 @ 0xf54 │ │ │ │ + movtcs lr, #3928 @ 0xf58 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf91ef1ba │ │ │ │ + @ instruction: 0xf922f1ba │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x1e296f0 │ │ │ │ + blx 0x1e29728 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3906 @ 0xf42 │ │ │ │ + movtcs lr, #3910 @ 0xf46 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf90cf1ba │ │ │ │ + @ instruction: 0xf910f1ba │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x19a9714 │ │ │ │ + blx 0x19a974c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3888 @ 0xf30 │ │ │ │ + movtcs lr, #3892 @ 0xf34 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8faf1ba │ │ │ │ + @ instruction: 0xf8fef1ba │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0x1529738 │ │ │ │ + blx 0x1529770 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1129758 │ │ │ │ - @ instruction: 0xf94ef1ba │ │ │ │ + blt 0x1129790 │ │ │ │ + @ instruction: 0xf952f1ba │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec447c0 │ │ │ │ + bl 0xfec447f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ strtmi pc, [r0], -sp, lsr #20 │ │ │ │ - blx 0xffba963e │ │ │ │ + blx 0xffba9676 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x8a979c │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + blx 0x8a97d4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x6a97ac │ │ │ │ + blt 0x6a97e4 │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, fp, lsl #20]! @ │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7dff9ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4483c │ │ │ │ + bl 0xfec44874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ strtmi pc, [r0], -pc, ror #19 │ │ │ │ - blx 0xfec296ba │ │ │ │ + blx 0xfec296f2 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f06a │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, sp, asr #19]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r1, asr #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec448b8 │ │ │ │ + bl 0xfec448f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f9b1 │ │ │ │ - blx 0x1ca9736 │ │ │ │ + blx 0x1ca976e │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a2f06a │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt sl, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, pc, lsl #19]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r3, lsl #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44934 │ │ │ │ + bl 0xfec4496c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f973 │ │ │ │ - blx 0xd297b2 │ │ │ │ + blx 0xd297ea │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf964f06a │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt ip, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ubfx pc, r1, #18, #12 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r5, asr #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec449b0 │ │ │ │ + bl 0xfec449e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f935 │ │ │ │ - blx 0xffda982c │ │ │ │ + blx 0xffda9864 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf926f06a │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt lr, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7ebf913 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r7, lsl #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44a2c │ │ │ │ + bl 0xfec44a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f8f7 │ │ │ │ - blx 0xfee298a8 │ │ │ │ + blx 0xfee298e0 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e8f06a │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r0!, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ubfx pc, r5, #17, #12 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r9, asr #17] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44aa8 │ │ │ │ + bl 0xfec44ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f8b9 │ │ │ │ - blx 0x1ea9924 │ │ │ │ + blx 0x1ea995c │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf06a │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r2!, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7ebf897 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, fp, lsl #17] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ ldrmi r4, [r4], -r5, asr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06a0300 │ │ │ │ stccs 8, cr15, [sl], {113} @ 0x71 │ │ │ │ vtst.8 , q7, │ │ │ │ - vsubw.s8 q10, q0, d0 │ │ │ │ - bl 0x1ae628 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ + bl 0x1ae660 │ │ │ │ @ instruction: 0xf64c0384 │ │ │ │ - vqdmlsl.s q10, d0, d0[6] │ │ │ │ + vabdl.s8 q10, d16, d0 │ │ │ │ stcge 7, cr0, [r5, #-200] @ 0xffffff38 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - rsbmi pc, r8, ip, asr #12 │ │ │ │ + addmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf858f06a │ │ │ │ @ instruction: 0xf648bb9e │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ subcs pc, r0, #5046272 @ 0x4d0000 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 1, cr15, [sl, #-672] @ 0xfffffd60 │ │ │ │ + ldc 1, cr15, [lr, #-672] @ 0xfffffd60 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ strls r0, [r0, -pc, lsr #2] │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ - @ instruction: 0x4641fedd │ │ │ │ + strbmi pc, [r1], -r1, ror #29 @ │ │ │ │ @ instruction: 0xf06a4628 │ │ │ │ - blmi 0x8eba98 │ │ │ │ - blls 0x647a38 │ │ │ │ + blmi 0x8ebad0 │ │ │ │ + blls 0x647a70 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a41f0 │ │ │ │ ldrtmi fp, [r1], -r3, lsr #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf818f06a │ │ │ │ stcge 7, cr14, [r5, #-804] @ 0xfffffcdc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a84628 │ │ │ │ - @ instruction: 0xf648ece4 │ │ │ │ - vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf648ece8 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - orrscc pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + @ instruction: 0x33b4f246 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vqdmlsl.s q10, d0, d0[6] │ │ │ │ + vabdl.s8 q10, d16, d0 │ │ │ │ smladxls r0, r2, r7, r0 │ │ │ │ - mcr2 1, 5, pc, cr2, cr9, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr6, cr9, {5} @ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xfff8f069 │ │ │ │ @ instruction: 0xf1b9e79e │ │ │ │ - svclt 0x0000ff05 │ │ │ │ + svclt 0x0000ff09 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44c54 │ │ │ │ + bl 0xfec44c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xffe2f069 │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ lslslt pc, pc @ @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x4628ffd3 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vfma.f32 d31, d9, d19 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r4, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbcf069 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb0f069 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf858f018 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf64b4605 │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ + vshr.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ mcrcs 15, 0, pc, cr0, cr5, {4} @ │ │ │ │ @ instruction: 0xf648dd55 │ │ │ │ - vmul.i d20, d16, d0[7] │ │ │ │ + vmlal.s8 , d0, d4 │ │ │ │ vadd.i8 d16, d6, d30 │ │ │ │ - vabdl.s8 , d0, d0 │ │ │ │ + vorr.i32 d17, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf1840731 │ │ │ │ - stccc 15, cr15, [r1, #-44] @ 0xffffffd4 │ │ │ │ + stccc 15, cr15, [r1, #-60] @ 0xffffffc4 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0694640 │ │ │ │ stccs 15, cr15, [r8], #-484 @ 0xfffffe1c │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf64bdcee │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ + vshr.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ adcmi pc, r6, #444 @ 0x1bc │ │ │ │ @ instruction: 0xf648d107 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ @ instruction: 0xf648bf65 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf648ff5f │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ ldmdblt ip, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x004af069 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ strcs fp, [r0], #-3901 @ 0xfffff0c3 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -226800,3032 +226814,3032 @@ │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffc2f017 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r1], -r5, lsl #16 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bne 0x62b554 │ │ │ │ - beq 0xcaa738 │ │ │ │ + bne 0xc2b58c │ │ │ │ + beq 0xcaa770 │ │ │ │ cdp2 0, 15, cr15, cr10, cr9, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vorr.i16 d21, #4 @ 0x0004 │ │ │ │ + vqdmlal.s , d0, d28 │ │ │ │ @ instruction: 0xf1a8092f │ │ │ │ - movtcs lr, #3012 @ 0xbc4 │ │ │ │ + movtcs lr, #3016 @ 0xbc8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf64ca008 │ │ │ │ - vmul.i d20, d0, d0[6] │ │ │ │ + vmlal.s8 q10, d16, d0 │ │ │ │ @ instruction: 0xf8cd0832 │ │ │ │ @ instruction: 0xf8cd9004 │ │ │ │ @ instruction: 0xf1b98000 │ │ │ │ - ldrtmi pc, [r9], -r7, lsl #27 @ │ │ │ │ + ldrtmi pc, [r9], -fp, lsl #27 @ │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ @ instruction: 0x4621fedd │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfeaaa328 │ │ │ │ + bl 0xfebaa360 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bls 0x1683c8 │ │ │ │ + bls 0x168400 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldc2l 1, cr15, [r0, #-740]! @ 0xfffffd1c │ │ │ │ + ldc2l 1, cr15, [r4, #-740]! @ 0xfffffd1c │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ cdp2 0, 12, cr15, cr6, cr9, {3} │ │ │ │ stmdami ip, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - blmi 0x36c1cc │ │ │ │ - blls 0x647d1c │ │ │ │ + blmi 0x36c204 │ │ │ │ + blls 0x647d54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06947f0 │ │ │ │ @ instruction: 0xf1b9beb1 │ │ │ │ - svclt 0x0000fdbf │ │ │ │ + svclt 0x0000fdc3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, ip, asr r8 │ │ │ │ + eorseq lr, r3, r4, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44ee4 │ │ │ │ + bl 0xfec44f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ cdp2 0, 9, cr15, cr10, cr9, {3} │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ @ instruction: 0xb1b8f857 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf90cf7fd │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 7, cr15, cr14, cr9, {3} │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7e6fe73 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sl, r7, ror #28] @ │ │ │ │ - ldrhteq lr, [r3], -r0 │ │ │ │ + eorseq lr, r3, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44f70 │ │ │ │ + bl 0xfec44fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ cdp2 0, 5, cr15, cr4, cr9, {3} │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ @ instruction: 0xb1b8f811 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c6f7fd │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 3, cr15, cr8, cr9, {3} │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r6, sp, lsr #28]! @ │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sl, r1, lsr #28] @ │ │ │ │ - eorseq lr, r3, r0, ror #21 │ │ │ │ + ldrshteq lr, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44ffc │ │ │ │ + bl 0xfec45034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 0, cr15, cr14, cr9, {3} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36811 @ 0x8fcb @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrshlt pc, [ip, #-223] @ 0xffffff21 @ │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r4, r8, asr #12 │ │ │ │ + andpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #420]! @ 0x1a4 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r0, #420]! @ 0x1a4 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d4fdd5 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, r9, asr #27] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec450a8 │ │ │ │ + bl 0xfec450e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [r8, #420]! @ 0x1a4 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36725 @ 0x8f75 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r9, lsr #27 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xff6abede │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + blx 0xff6abf16 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [ip, #420] @ 0x1a4 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r4, r8, asr #12 │ │ │ │ + andpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #420] @ 0x1a4 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [sl, #420] @ 0x1a4 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d4fd7f │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7c8fd73 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45154 │ │ │ │ + bl 0xfec4518c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r2, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36639 @ 0x8f1f @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r3, asr sp @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfe12bf8a │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + blx 0xfe12bfc2 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r6, #-420] @ 0xfffffe5c │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r4, r8, asr #12 │ │ │ │ + andpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r4, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, r9, lsr #26] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ bfi pc, sp, (invalid: 26:8) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45200 │ │ │ │ + bl 0xfec45238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [ip, #-420] @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #3216 @ 0xc90 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #420 @ 0x1a4 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [sl], #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vfma.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], {105} @ 0x69 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], {105} @ 0x69 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec452bc │ │ │ │ + bl 0xfec452f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [lr], #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #1712 @ 0x6b0 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], {105} @ 0x69 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [ip], {105} @ 0x69 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf249fc81 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], #-420 @ 0xfffffe5c │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], #-420 @ 0xfffffe5c │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45378 │ │ │ │ + bl 0xfec453b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ mrrc2 0, 6, pc, r0, cr9 @ │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #13, 28 @ 0xd0 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], #-420 @ 0xfffffe5c │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [lr], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf249fc23 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {105} @ 0x69 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {105} @ 0x69 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45434 │ │ │ │ + bl 0xfec4546c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xffdaa3f2 │ │ │ │ + blx 0xffdaa42a │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #11200 @ 0x2bc0 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff72a426 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + blx 0xff72a45e │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff52a434 │ │ │ │ + bllt 0xff52a46c │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vqdmulh.s , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfedaa472 │ │ │ │ + blx 0xfedaa4aa │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeaaa48a │ │ │ │ + blx 0xfeaaa4c2 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec454f0 │ │ │ │ + bl 0xfec45528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfe62a4ae │ │ │ │ + blx 0xfe62a4e6 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #5184 @ 0x1440 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1faa4e2 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + blx 0x1faa51a │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1daa4f0 │ │ │ │ + bllt 0x1daa528 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vqdmulh.s , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x162a52e │ │ │ │ + blx 0x162a566 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x132a546 │ │ │ │ + blx 0x132a57e │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - andsvc pc, r8, r9, asr #4 │ │ │ │ + eorsvc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ - blx 0xeaa56a │ │ │ │ + blx 0xeaa5a2 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xc2a57e │ │ │ │ - rscsmi pc, ip, r8, asr #12 │ │ │ │ + blx 0xc2a5b6 │ │ │ │ + andspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xaaa58a │ │ │ │ + blx 0xaaa5c2 │ │ │ │ subsle r2, r0, r0, lsl #28 │ │ │ │ subsle r2, r4, r0, lsl #26 │ │ │ │ - stmdbne ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibne r4, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - stmiami r4!, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmmi ip!, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldrne pc, [r4, -r8, asr #12] │ │ │ │ + strne pc, [ip, -r8, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601fcd1 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ - blx 0x3aa5c2 │ │ │ │ + blx 0x3aa5fa │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xbed630 │ │ │ │ + bne 0xbed668 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-3197 @ 0xfffff383 │ │ │ │ ldrtmi fp, [r8], -sp, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ - blx 0xfffaa5e0 │ │ │ │ + blx 0xfffaa618 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0x4601fcb7 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf648bb7c │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sp, r9, ror #21] @ │ │ │ │ strtmi r4, [r0], -ip, ror #4 │ │ │ │ - blx 0x1b2a4a2 │ │ │ │ - bllt 0x1cffc74 │ │ │ │ + blx 0x1b2a4da │ │ │ │ + bllt 0x1cffcac │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf069002f │ │ │ │ @ instruction: 0xf648fadb │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x2e00fad5 │ │ │ │ @ instruction: 0xf64fd1b0 │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ vpmax.s8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf64cfac7 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ @ instruction: 0x4621babf │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfee2a66c │ │ │ │ + blx 0xfee2a6a4 │ │ │ │ strtmi lr, [r1], -r8, lsr #15 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2a67c │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + blx 0xfec2a6b4 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfea2a68c │ │ │ │ + blt 0xfea2a6c4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec456f0 │ │ │ │ + bl 0xfec45728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r2, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe4aa6b8 │ │ │ │ + blx 0xfe4aa6f0 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x20aa6d8 │ │ │ │ + blx 0x20aa710 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0xf1a7042f │ │ │ │ - movtcs lr, #3912 @ 0xf48 │ │ │ │ + movtcs lr, #3916 @ 0xf4c │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf90af1b9 │ │ │ │ + @ instruction: 0xf90ef1b9 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x192a714 │ │ │ │ + blx 0x192a74c │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d16 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x152a734 │ │ │ │ + blt 0x152a76c │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r5, r5, asr #20] @ │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7b9fa39 │ │ │ │ - @ instruction: 0xf946f1b9 │ │ │ │ + @ instruction: 0xf94af1b9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec457d0 │ │ │ │ + bl 0xfec45808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, r2, lsr fp │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8aa798 │ │ │ │ + blx 0x8aa7d0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #3820 @ 0xeec │ │ │ │ + movtcs lr, #3824 @ 0xef0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrpl pc, [r4, #-1608] @ 0xfffff9b8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xee354 │ │ │ │ + strpl pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xee38c │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64c9501 │ │ │ │ - vmls.f d20, d0, d0[6] │ │ │ │ + vabal.s8 q10, d16, d0 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - @ instruction: 0xf8aaf1b9 │ │ │ │ + @ instruction: 0xf8aef1b9 │ │ │ │ ldrtmi sl, [r1], -r5, lsl #16 │ │ │ │ - blx 0x12a7d4 │ │ │ │ + blx 0x12a80c │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ ldrhlt pc, [r0, #189] @ 0xbd @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ - blmi 0x66ce14 │ │ │ │ - blls 0x6486bc │ │ │ │ + blmi 0x66ce4c │ │ │ │ + blls 0x6486f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0694070 │ │ │ │ ldmdblt r4, {r0, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d6f069 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9caf069 │ │ │ │ @ instruction: 0xf1b9e7d7 │ │ │ │ - svclt 0x0000f8d7 │ │ │ │ + svclt 0x0000f8db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec458b0 │ │ │ │ + bl 0xfec458e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - bcs 0x1c17dc │ │ │ │ + bcs 0x1c1814 │ │ │ │ ldrls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ ldcls 7, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x66283c │ │ │ │ + bcs 0x662874 │ │ │ │ stmdami r2, {r4, ip, lr, pc}^ │ │ │ │ ldmdals r5, {r2, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4044 │ │ │ │ cmnle sl, r0 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt lr, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - tstppl r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl R8_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf994f069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #3682 @ 0xe62 │ │ │ │ + movtcs lr, #3686 @ 0xe66 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vorr.i32 d17, #67108864 @ 0x04000000 │ │ │ │ + vabdl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648072e │ │ │ │ - vmov.i32 d21, #1279 @ 0x000004ff │ │ │ │ + vmull.s8 , d0, d28 │ │ │ │ strls r0, [r2, -pc, lsr #24] │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclmi 6, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ + stcmi 6, cr15, [r0], {76} @ 0x4c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf81ef1b9 │ │ │ │ + @ instruction: 0xf822f1b9 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf974f069 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf96af069 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x86d714 │ │ │ │ - blls 0x6487d4 │ │ │ │ + blmi 0x86d74c │ │ │ │ + blls 0x64880c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06940f0 │ │ │ │ @ instruction: 0x4633b955 │ │ │ │ @ instruction: 0xf6484622 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrtmi pc, [r8], -r9, asr #18 @ │ │ │ │ ldc2l 7, cr15, [r2], {252} @ 0xfc │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - rscseq pc, ip, r8, asr #12 │ │ │ │ + andsne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06940f0 │ │ │ │ @ instruction: 0x4639b935 │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef069 │ │ │ │ @ instruction: 0xf1b9e7c2 │ │ │ │ - svclt 0x0000f83b │ │ │ │ + svclt 0x0000f83f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r0, ror #14 │ │ │ │ + eorseq lr, r3, r8, ror r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec459ec │ │ │ │ + bl 0xfec45a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf069461d │ │ │ │ @ instruction: 0xf114f915 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strtmi pc, [r8], -r7, lsl #18 │ │ │ │ - blx 0xff22a884 │ │ │ │ + blx 0xff22a8bc │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f8f069 │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vpadd.i8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694070 │ │ │ │ @ instruction: 0xf648b8eb │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strtmi pc, [r8], -r1, ror #17 │ │ │ │ - blx 0xfe8aa8d0 │ │ │ │ + blx 0xfe8aa908 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f069 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c4f069 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq lr, r3, ip, lsl fp │ │ │ │ + eorseq lr, r3, r4, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45ab8 │ │ │ │ + bl 0xfec45af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480fe8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0690640 │ │ │ │ strtmi pc, [r8], -sp, lsr #17 │ │ │ │ - blx 0x1baa938 │ │ │ │ + blx 0x1baa970 │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef069 │ │ │ │ @ instruction: 0xf186fab6 │ │ │ │ stmdbeq r9, {r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 4, pc, cr4, cr12, {7} │ │ │ │ vmul.i8 d27, d9, d30 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06940f8 │ │ │ │ @ instruction: 0xb1bfb88f │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmlt r2, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d7f877 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r4, r8, asr #12 │ │ │ │ + andpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf86cf069 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdalt r4!, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ sbfx pc, r9, #16, #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45b88 │ │ │ │ + bl 0xfec45bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xec0210 │ │ │ │ + blmi 0xec0248 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - vmax.s8 d20, d8, d4 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484604 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ cdpls 0, 1, cr0, cr12, cr14, {1} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf840f069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03f │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf830f069 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ andne pc, r0, #148, 16 @ 0x940000 │ │ │ │ - strmi pc, [r0], #1608 @ 0x648 │ │ │ │ + ldrmi pc, [r8], #1608 @ 0x648 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00082900 │ │ │ │ tstcs r0, lr, lsr r6 │ │ │ │ - ldcl 1, cr15, [r2], #668 @ 0x29c │ │ │ │ + ldcl 1, cr15, [r6], #668 @ 0x29c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - rsbne pc, ip, sp, asr #12 │ │ │ │ + addne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-2 │ │ │ │ @ instruction: 0xf1b8a805 │ │ │ │ - @ instruction: 0x4631feb5 │ │ │ │ + @ instruction: 0x4631feb9 │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ - blmi 0x66ca48 │ │ │ │ - blls 0x648a88 │ │ │ │ + blmi 0x66ca80 │ │ │ │ + blls 0x648ac0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff0f068 │ │ │ │ @ instruction: 0x4629e7be │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe4f068 │ │ │ │ @ instruction: 0xf1b8e7b2 │ │ │ │ - svclt 0x0000fef1 │ │ │ │ + svclt 0x0000fef5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45c7c │ │ │ │ + bl 0xfec45cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480fe8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ @ instruction: 0xffccf068 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbef068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f97b │ │ │ │ @ instruction: 0xf648b350 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r8], -pc, lsr #31 @ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #51380224 @ 0x3100000 │ │ │ │ - blx 0xc2cad4 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + blx 0xc2cb0c │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x009ef068 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff94f068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f951 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [r2, r3, lsl #31] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c6ff77 │ │ │ │ - eorseq lr, r3, r4, lsr fp │ │ │ │ + eorseq lr, r3, ip, asr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d50 │ │ │ │ + bl 0xfec45d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114ff63 │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ qsaxmi pc, r8, r5 @ │ │ │ │ @ instruction: 0xf912f017 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff46f068 │ │ │ │ @ instruction: 0x4630b15e │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ vmla.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf64dbf39 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vmax.f32 d31, d9, d31 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf648bf27 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ qadd16mi pc, r8, sp @ │ │ │ │ @ instruction: 0xf8daf017 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0cf068 │ │ │ │ strtmi lr, [r9], -r4, asr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff00f068 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45e3c │ │ │ │ + bl 0xfec45e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480fe8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ cdp2 0, 14, cr15, cr12, cr8, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr14, cr8, {3} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f89b │ │ │ │ @ instruction: 0xf648b358 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r9], -pc, asr #29 @ │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf950f7fc │ │ │ │ @ instruction: 0x4631481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vmla.i8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xf648bebd │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628feb3 │ │ │ │ @ instruction: 0xf870f017 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr2, cr8, {3} │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr6, cr8, {3} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq lr, r3, r0, ror #21 │ │ │ │ - eorseq lr, r3, r8, asr fp │ │ │ │ + ldrshteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45f18 │ │ │ │ + bl 0xfec45f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 8, cr15, cr0, cr8, {3} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movwlt pc, #34877 @ 0x883d @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fe71 │ │ │ │ @ instruction: 0xf82ef017 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr2, cr8, {3} │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 5, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, pc, asr #28] @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, r3, asr #28] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c4fe37 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, fp, lsr #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45fe4 │ │ │ │ + bl 0xfec4601c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 1, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36823 @ 0x8fd7 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -fp, lsl #28 │ │ │ │ @ instruction: 0xffc8f016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #416]! @ 0x1a0 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r4, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r9, ror #27] @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dffddd │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c4fdd1 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r5, asr #27] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec460b0 │ │ │ │ + bl 0xfec460e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [r4, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36721 @ 0x8f71 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -r5, lsr #27 │ │ │ │ @ instruction: 0xff62f016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #416] @ 0x1a0 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [lr, #416] @ 0x1a0 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r3, lsl #27] @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dffd77 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, fp, ror #26] @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7fd5f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4617c │ │ │ │ + bl 0xfec461b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [lr, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36619 @ 0x8f0b @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fd3f │ │ │ │ mrc2 0, 7, pc, cr12, cr6, {0} │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-416]! @ 0xfffffe60 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r8, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, sp, #26, #3 @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r1, #26, #6 @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, r5, lsl #26] @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7fcf9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46248 │ │ │ │ + bl 0xfec46280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c08c4 │ │ │ │ + blmi 0x10c08fc │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ strtmi pc, [r8], -r1, ror #25 │ │ │ │ mrc2 0, 4, pc, cr14, cr6, {0} │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stccs 12, cr15, [r0], {209} @ 0xd1 │ │ │ │ @ instruction: 0xf648d137 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #50432 @ 0xc500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtne pc, [ip], #578 @ 0x242 @ │ │ │ │ + ldrbne pc, [r4], #578 @ 0x242 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - stmib lr, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r2, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rsbne pc, ip, sp, asr #12 │ │ │ │ + addne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - @ instruction: 0x4631fb51 │ │ │ │ + @ instruction: 0x4631fb55 │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ee380 │ │ │ │ - blls 0x649150 │ │ │ │ + blmi 0x7ee3b8 │ │ │ │ + blls 0x649188 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0x4621bc97 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {104} @ 0x68 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {104} @ 0x68 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0xf1b8e7a1 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ + svclt 0x0000fb85 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4635c │ │ │ │ + bl 0xfec46394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c09d8 │ │ │ │ + blmi 0x10c0a10 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ @ instruction: 0x4628fc57 │ │ │ │ mrc2 0, 0, pc, cr4, cr6, {0} │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stccs 12, cr15, [r0], {71} @ 0x47 │ │ │ │ @ instruction: 0xf648d137 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #15104 @ 0x3b00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtne pc, [ip], #578 @ 0x242 @ │ │ │ │ + ldrbne pc, [r4], #578 @ 0x242 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - stmdb r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rsbne pc, ip, sp, asr #12 │ │ │ │ + addne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #21 @ │ │ │ │ + ldrtmi pc, [r1], -fp, asr #21 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ee26c │ │ │ │ - blls 0x649264 │ │ │ │ + blmi 0x7ee2a4 │ │ │ │ + blls 0x64929c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ strtmi fp, [r1], -sp, lsl #24 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {104} @ 0x68 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffeab3e6 │ │ │ │ + blx 0xffeab41e │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffbab3fe │ │ │ │ + blx 0xffbab436 │ │ │ │ @ instruction: 0xf1b8e7a1 │ │ │ │ - svclt 0x0000faf7 │ │ │ │ + svclt 0x0000fafb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46470 │ │ │ │ + bl 0xfec464a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stclmi 15, cr0, [pc, #-576] @ 0xef038 │ │ │ │ + stclmi 15, cr0, [pc, #-576] @ 0xef070 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf016460c │ │ │ │ strmi pc, [r5], -fp, lsl #25 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ stc2 0, cr15, [r2], {22} │ │ │ │ @ instruction: 0xf6484604 │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ stmdavs r7!, {r1, r6, ip, lr, pc} │ │ │ │ - blx 0xff0ab456 │ │ │ │ + blx 0xff0ab48e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmov.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0xf1a7062f │ │ │ │ - @ instruction: 0xf648e888 │ │ │ │ - vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf648e88c │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r6, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0x13ab9c8 │ │ │ │ + blx 0x14aba00 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe92b492 │ │ │ │ + blx 0xfe92b4ca │ │ │ │ andsle r2, r8, r2, lsl #30 │ │ │ │ svccs 0x0000d845 │ │ │ │ @ instruction: 0xf648d03c │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blmi 0xbee15c │ │ │ │ - blls 0x649374 │ │ │ │ + blmi 0xbee194 │ │ │ │ + blls 0x6493ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ @ instruction: 0xf648bb85 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7e8fb7f │ │ │ │ - blx 0x202b4da │ │ │ │ + blx 0x202b512 │ │ │ │ subcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #2122 @ 0x84a │ │ │ │ + movtcs lr, #2126 @ 0x84e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrpl pc, [r4], #-1608 @ 0xfffff9b8 │ │ │ │ - strteq pc, [pc], #-704 @ 0xef358 │ │ │ │ + strtpl pc, [ip], #-1608 @ 0xfffff9b8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xef390 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0x32ba4c │ │ │ │ + blx 0x42ba84 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x18ab516 │ │ │ │ - subpl pc, r8, r8, asr #12 │ │ │ │ + blx 0x18ab54e │ │ │ │ + rsbpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x172b522 │ │ │ │ + blx 0x172b55a │ │ │ │ subcs lr, r0, #50593792 @ 0x3040000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmda r4!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmda r8!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r1], -r5, lsl #16 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #0, 8 │ │ │ │ @ instruction: 0xf1b82201 │ │ │ │ - ldrtmi pc, [r9], -fp, ror #19 @ │ │ │ │ + ldrtmi pc, [r9], -pc, ror #19 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ str pc, [sl, r1, asr #22]! │ │ │ │ - blx 0x14aba94 │ │ │ │ + blx 0x15abacc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec465c0 │ │ │ │ + bl 0xfec465f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xffb2b42e │ │ │ │ + blx 0xffb2b466 │ │ │ │ @ instruction: 0x4684b170 │ │ │ │ - msrne SPSR_fs, #80740352 @ 0x4d00000 │ │ │ │ + orrne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rsbpl pc, r4, r8, asr #12 │ │ │ │ + rsbspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ - bllt 0x8ab594 │ │ │ │ + bllt 0x8ab5cc │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684010 │ │ │ │ svclt 0x0000bb11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46618 │ │ │ │ + bl 0xfec46650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480fe8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ - blx 0xab5d4 │ │ │ │ + blx 0xab60c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffd2b5f0 │ │ │ │ + blx 0xffd2b628 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, lsr #25 │ │ │ │ @ instruction: 0xf648b3b0 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ orrlt pc, r6, r1, ror #21 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf90ef7fc │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fb2201 │ │ │ │ vmla.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xf648bacf │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r5, asr #21]! @ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfefab65c │ │ │ │ + blx 0xfefab694 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fc77 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r6, r9, lsr #21] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7bafa9d │ │ │ │ - eorseq lr, r3, r8, asr fp │ │ │ │ + eorseq lr, r3, r0, ror fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46704 │ │ │ │ + bl 0xfec4673c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480fe8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ - blx 0xfe32b6c0 │ │ │ │ + blx 0xfe32b6f8 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1fab6dc │ │ │ │ + blx 0x1fab714 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fc37 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1bab6fc │ │ │ │ + blx 0x1bab734 │ │ │ │ @ instruction: 0xf648b9b6 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmdami r0!, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x15ab72c │ │ │ │ + blt 0x15ab764 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r6, r7, asr #20]! @ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x102b758 │ │ │ │ + blx 0x102b790 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fbf9 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldr pc, [pc, fp, lsr #20]! │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b3fa1f │ │ │ │ - eorseq lr, r3, r8, asr fp │ │ │ │ + eorseq lr, r3, r0, ror fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46800 │ │ │ │ + bl 0xfec46838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1080e88 │ │ │ │ + blmi 0x1080ec0 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ strtmi pc, [r0], -r5, lsl #20 │ │ │ │ - blx 0xff1ab686 │ │ │ │ + blx 0xff1ab6be │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #4014080 @ 0x3d4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrpl pc, [r4, #-1608] @ 0xfffff9b8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xef394 │ │ │ │ - cdp 1, 11, cr15, cr14, cr6, {5} │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + strpl pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xef3cc │ │ │ │ + cdp 1, 12, cr15, cr2, cr6, {5} │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #17 @ │ │ │ │ + ldrtmi pc, [r9], -r5, lsl #17 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ subcs pc, r0, #3522560 @ 0x35c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 10, cr15, cr4, cr6, {5} │ │ │ │ + cdp 1, 10, cr15, cr8, cr6, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #16 @ │ │ │ │ + ldrtmi pc, [r1], -pc, ror #16 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x66ddb4 │ │ │ │ - blls 0x64971c │ │ │ │ + blmi 0x66ddec │ │ │ │ + blls 0x649754 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r4, {r0, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a6f068 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99af068 │ │ │ │ @ instruction: 0xf1b8e7a3 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ + svclt 0x0000f8ab │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46910 │ │ │ │ + bl 0xfec46948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480fe8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xf982f068 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf974f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fb31 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf964f068 │ │ │ │ @ instruction: 0xf648b9b6 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmdami r0!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff7ad776 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + blx 0xff7ad7ae │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdblt ip, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r6, r1, asr #18]! @ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf936f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601faf3 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldr pc, [pc, r5, lsr #18]! │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b3f919 │ │ │ │ - eorseq lr, r3, r8, asr fp │ │ │ │ + eorseq lr, r3, r0, ror fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0680640 │ │ │ │ strtmi pc, [r8], -r1, lsl #18 │ │ │ │ - blx 0xff0ab88c │ │ │ │ + blx 0xff0ab8c4 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blx 0xfeeadc14 │ │ │ │ + blx 0xfeeadc4c │ │ │ │ strtmi pc, [r0], -r6, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt r2!, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8ff0f │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f068 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt r8, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vtst.8 d31, d25, d29 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06841f0 │ │ │ │ stmiblt r5, {r0, r2, r4, r5, r7, fp, ip, sp, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf068 │ │ │ │ @ instruction: 0xf648e7b7 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xf1b8f89f │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ strtmi lr, [r9], -r0, asr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf890f068 │ │ │ │ svclt 0x0000e79d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x6706e9dd │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf006461d │ │ │ │ @ instruction: 0xf0680840 │ │ │ │ @ instruction: 0xf114f879 │ │ │ │ eorsle r0, r7, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -fp, ror #16 │ │ │ │ - blx 0xb2b9b8 │ │ │ │ + blx 0xb2b9f0 │ │ │ │ @ instruction: 0xb3b84601 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf85cf068 │ │ │ │ @ instruction: 0xf188fab8 │ │ │ │ stmdbeq r9, {r4, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d9, d7 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06841f0 │ │ │ │ teqlt pc, #4915200 @ 0x4b0000 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 3, pc, cr8, cr11, {7} │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt lr!, {r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf834f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601f9f1 │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r5, r3, lsr #16] @ │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r4, r8, asr #12 │ │ │ │ + andpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf818f068 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r0, {r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ str pc, [r7, r5, lsl #16]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x7606e9dd │ │ │ │ @ instruction: 0xf8dd461d │ │ │ │ @ instruction: 0xf0678020 │ │ │ │ @ instruction: 0xf114ffef │ │ │ │ suble r0, ip, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -r1, ror #31 │ │ │ │ @ instruction: 0xf99ef016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf648d04b │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami sp!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ - blx 0x15ada84 │ │ │ │ + blx 0x15adabc │ │ │ │ andcs r4, r0, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf1b8fa4d │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbaf067 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00b2f067 │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ vmax.f32 d31, d25, d23 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf648bf9f │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ qadd8mi pc, r8, r5 @ │ │ │ │ @ instruction: 0xf952f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff84f067 │ │ │ │ @ instruction: 0x4629e7b1 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff78f067 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - eorseq lr, r3, ip, ror fp │ │ │ │ - ldrsbteq lr, [r3], -r0 │ │ │ │ + mlaseq r3, r4, fp, lr │ │ │ │ + eorseq lr, r3, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46d54 │ │ │ │ + bl 0xfec46d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf067461c │ │ │ │ strtmi pc, [r8], -r1, ror #30 │ │ │ │ @ instruction: 0xf91ef016 │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf114ff51 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrtmi pc, [r0], -r3, asr #30 @ │ │ │ │ @ instruction: 0xf900f016 │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff34f067 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x002cf067 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff22f067 │ │ │ │ @ instruction: 0xf0164630 │ │ │ │ @ instruction: 0x4601f8df │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64dbb16 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ bfi pc, r1, (invalid: 30:27) @ │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r2, r5, lsl #30]! │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7a6fef9 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r7, sp, ror #29]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46e60 │ │ │ │ + bl 0xfec46e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14814e0 │ │ │ │ + blmi 0x1481518 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ cdp2 0, 13, cr15, cr4, cr7, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr6, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r3, lsl #17 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr6, cr7, {3} │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr10, cr7, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d2, d5 │ │ │ │ - @ instruction: 0xf2c014bc │ │ │ │ + @ instruction: 0xf2c014d4 │ │ │ │ @ instruction: 0xf1a60432 │ │ │ │ - movtcs lr, #2932 @ 0xb74 │ │ │ │ + movtcs lr, #2936 @ 0xb78 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - ldc2 1, cr15, [r6, #-732]! @ 0xfffffd24 │ │ │ │ + ldc2 1, cr15, [sl, #-732]! @ 0xfffffd24 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr12, cr7, {3} │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d28 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 7, cr15, cr12, cr7, {3} │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5fe71 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr6, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r3, lsr #16 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe79dfe55 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r1, r9, asr #28] │ │ │ │ - ldc2l 1, cr15, [r6, #-732] @ 0xfffffd24 │ │ │ │ + ldc2l 1, cr15, [sl, #-732] @ 0xfffffd24 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ - vqdmulh.s q10, q4, q4 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b48 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf067971e │ │ │ │ subcs pc, r0, #688 @ 0x2b0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4, #-1608] @ 0xfffff9b8 │ │ │ │ + strne pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - b 0xffe2c484 │ │ │ │ + b 0xfff2c4bc │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d21, q0, q14 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - stmdage r5, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0674641 │ │ │ │ ldrtmi pc, [r0], -sp, lsl #28 @ │ │ │ │ @ instruction: 0xffcaf015 │ │ │ │ suble r2, sl, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr0, cr7, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf648d133 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #15552 @ 0x3cc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xff12c4ec │ │ │ │ + b 0xff22c524 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d2, d2 │ │ │ │ - vsra.s64 d17, d28, #64 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - ldrtmi pc, [r9], -r3, lsl #25 @ │ │ │ │ + ldrtmi pc, [r9], -r7, lsl #25 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x72f5e4 │ │ │ │ - blls 0x649eec │ │ │ │ + blmi 0x72f61c │ │ │ │ + blls 0x649f24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ strbmi fp, [r9], -r9, asr #27 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #412]! @ 0x19c │ │ │ │ ldmdblt lr!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3fdb5 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf1b7e7aa │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ + svclt 0x0000fcbd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ svcls 0x0020002e │ │ │ │ ldmdals lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2 0, cr15, [ip, #412] @ 0x19c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d05f │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601ff3b │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-412]! @ 0xfffffe64 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d17, q0, q14 │ │ │ │ @ instruction: 0xf1a6062e │ │ │ │ - movtcs lr, #2616 @ 0xa38 │ │ │ │ + movtcs lr, #2620 @ 0xa3c │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrpl pc, [r4, #-1608] @ 0xfffff9b8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xefcb8 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strpl pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xefcf0 │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xfffac666 │ │ │ │ + blx 0xac69e │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r0, #-412] @ 0xfffffe64 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a6a805 │ │ │ │ - movtcs lr, #2590 @ 0xa1e │ │ │ │ + movtcs lr, #2594 @ 0xa22 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xffb2c68a │ │ │ │ + blx 0xffc2c6c2 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [lr, #-412]! @ 0xfffffe64 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ - blmi 0x86febc │ │ │ │ - blls 0x64a02c │ │ │ │ + blmi 0x86fef4 │ │ │ │ + blls 0x64a064 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ @ instruction: 0xf648bd29 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fd1f │ │ │ │ mrc2 0, 6, pc, cr12, cr5, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0x4629e79e │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0xf1b7e792 │ │ │ │ - svclt 0x0000fc0f │ │ │ │ + svclt 0x0000fc13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r8, asr fp │ │ │ │ + eorseq lr, r3, r0, ror fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47244 │ │ │ │ + bl 0xfec4727c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480fe8 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ stc2l 0, cr15, [r8], #412 @ 0x19c │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, asr #32 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fe97 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], {103} @ 0x67 │ │ │ │ svceq 0x0064f117 │ │ │ │ @ instruction: 0x4639d03e │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #412 @ 0x19c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fe79 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #412 @ 0x19c │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [r4], #412 @ 0x19c │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fe57 │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ @ instruction: 0xf648bb95 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, r9, lsl #25]! │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fe3b │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [pc, sp, ror #24]! │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r3, r1, ror #24]! │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe789fc55 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47390 │ │ │ │ + bl 0xfec473c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15c1a0c │ │ │ │ + blmi 0x15c1a44 │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldc2 0, cr15, [ip], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154620 │ │ │ │ strmi pc, [r1], -r9, ror #27 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], {103} @ 0x67 │ │ │ │ teqle r7, r0, lsl #28 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {103} @ 0x67 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d2, d5 │ │ │ │ - @ instruction: 0xf2c014bc │ │ │ │ + @ instruction: 0xf2c014d4 │ │ │ │ @ instruction: 0xf1a60432 │ │ │ │ - movtcs lr, #2266 @ 0x8da │ │ │ │ + movtcs lr, #2270 @ 0x8de │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0xfe82c920 │ │ │ │ + blx 0xfe92c958 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xffdac3ea │ │ │ │ + blx 0xffdac422 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , q2 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xff9ac408 │ │ │ │ + bllt 0xff9ac440 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5fbd7 │ │ │ │ @ instruction: 0xf648b9b7 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, fp, asr #23] │ │ │ │ @ instruction: 0xf648b9b4 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7a1fbbf │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe785fbb3 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r9, r7, lsr #23] │ │ │ │ - blx 0xfee2c9c4 │ │ │ │ + blx 0xfef2c9fc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ svcls 0x0008461d │ │ │ │ - blx 0xfe4ac4b2 │ │ │ │ + blx 0xfe4ac4ea │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r5, asr #32 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe12c4ce │ │ │ │ + blx 0xfe12c506 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fd3d │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1d2c4ee │ │ │ │ + blx 0x1d2c526 │ │ │ │ svceq 0x0064f118 │ │ │ │ strbmi sp, [r1], -r3, asr #32 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x19ac50a │ │ │ │ + blx 0x19ac542 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fd1f │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15ac52a │ │ │ │ + blx 0x15ac562 │ │ │ │ ldrtmi r4, [r9], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ vmla.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf648bb45 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fb3b │ │ │ │ ldc2l 0, cr15, [r8], #84 @ 0x54 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe664ab0 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xfe664ae8 │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xbac57a │ │ │ │ + blx 0xbac5b2 │ │ │ │ @ instruction: 0xf648e7b8 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4630fb1f │ │ │ │ ldc2l 0, cr15, [ip], {21} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r2, r3, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4ac5b2 │ │ │ │ + blx 0x4ac5ea │ │ │ │ @ instruction: 0x4631e7ba │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1ac5ca │ │ │ │ + blx 0x1ac602 │ │ │ │ strtmi lr, [r9], -lr, lsr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffeac5e0 │ │ │ │ + blx 0xffeac618 │ │ │ │ svclt 0x0000e784 │ │ │ │ - eorseq lr, r3, r8, asr fp │ │ │ │ + eorseq lr, r3, r0, ror fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47654 │ │ │ │ + bl 0xfec4768c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1581cd0 │ │ │ │ + blmi 0x1581d08 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ @ instruction: 0x4628fadb │ │ │ │ ldc2 0, cr15, [r8], {21} │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x2c00facb │ │ │ │ vst4.16 {d13-d16}, [r4 :64], lr │ │ │ │ strtmi r4, [r0], -r0, asr #11 │ │ │ │ @ instruction: 0xf185fab5 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt sp!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xfed2c66c │ │ │ │ + blt 0xfed2c6a4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ - svc 0x007cf1a5 │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + svc 0x0080f1a5 │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbmi pc, [r8, #-1612]! @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0, #1612] @ 0x64c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b79500 │ │ │ │ - vld2.8 {d15,d17}, [r4 :256], fp │ │ │ │ + vld2.8 {d15,d17}, [r4 :256] │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - bleq 0xd6ef48 │ │ │ │ + bleq 0xd6ef80 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - svc 0x0052f1a5 │ │ │ │ + svc 0x0056f1a5 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409102 │ │ │ │ - vsra.s64 d19, d24, #64 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - @ instruction: 0x4621f915 │ │ │ │ + @ instruction: 0x4621f919 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ str pc, [r9, fp, ror #20]! │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r4, r8, asr #12 │ │ │ │ + andpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x192c70c │ │ │ │ + blx 0x192c744 │ │ │ │ ldmdblt r5, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x162c724 │ │ │ │ + blx 0x162c75c │ │ │ │ strtmi lr, [r9], -r7, lsl #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x132c73c │ │ │ │ + blx 0x132c774 │ │ │ │ @ instruction: 0xf1b7e77b │ │ │ │ - svclt 0x0000f955 │ │ │ │ + svclt 0x0000f959 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ - vqdmulh.s q10, q4, q5 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b4a │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0679078 │ │ │ │ subcs pc, r0, #167936 @ 0x29000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4], -r8, asr #12 │ │ │ │ + strtne pc, [ip], -r8, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdp 1, 15, cr15, cr2, cr5, {5} │ │ │ │ + cdp 1, 15, cr15, cr6, cr5, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489602 │ │ │ │ - vorr.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - @ instruction: 0x4641f8b5 │ │ │ │ + @ instruction: 0x4641f8b9 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ subcs pc, r0, #45056 @ 0xb000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 13, cr15, cr8, cr5, {5} │ │ │ │ + cdp 1, 13, cr15, cr12, cr5, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - ldrtmi pc, [r9], -r3, lsr #17 @ │ │ │ │ + ldrtmi pc, [r9], -r7, lsr #17 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ @ instruction: 0xf1b9f9f9 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf009e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ @ instruction: 0xf6480003 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - blmi 0xa2ee08 │ │ │ │ - blls 0x64a6c8 │ │ │ │ + blmi 0xa2ee40 │ │ │ │ + blls 0x64a700 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ @ instruction: 0xf648b9db │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ubfx pc, r5, #19, #9 │ │ │ │ - addpl pc, r8, r8, asr #12 │ │ │ │ + adcpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9cef067 │ │ │ │ @ instruction: 0xf648e7e1 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrb pc, [sl, r7, asr #19] @ │ │ │ │ - adcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c0f067 │ │ │ │ @ instruction: 0xf1b7e7d3 │ │ │ │ - subcs pc, r0, #13434880 @ 0xcd0000 │ │ │ │ + subcs pc, r0, #13697024 @ 0xd10000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 8, cr15, cr10, cr5, {5} │ │ │ │ + cdp 1, 8, cr15, cr14, cr5, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - strbmi pc, [r9], -sp, asr #16 @ │ │ │ │ + @ instruction: 0x4649f851 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ ldr pc, [r6, r3, lsr #19]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ @ instruction: 0xf98cf067 │ │ │ │ @ instruction: 0xf0154640 │ │ │ │ stmdacs r0, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97cf067 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ @ instruction: 0x4601fb39 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf96cf067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r9, lsr #22 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95cf067 │ │ │ │ andcs r4, r0, #3801088 @ 0x3a0000 │ │ │ │ @ instruction: 0xf7fa4631 │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94cf067 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r4, {r0, r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ vmul.i8 d31, d9, d25 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf1b8b931 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf924f067 │ │ │ │ - bllt 0x6ea684 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x6ea6bc │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf918f067 │ │ │ │ - bllt 0x66a6ac │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x66a6e4 │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf067 │ │ │ │ strbmi lr, [r1], -lr, lsr #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf900f067 │ │ │ │ ldrtmi lr, [r9], -r2, lsl #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f4f067 │ │ │ │ strtmi lr, [r9], -r6, lsl #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e8f067 │ │ │ │ svclt 0x0000e78a │ │ │ │ - eorseq lr, r3, r4, lsl #25 │ │ │ │ + mlaseq r3, ip, ip, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47a70 │ │ │ │ + bl 0xfec47aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19c20f0 │ │ │ │ + blmi 0x19c2128 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x671ce9dd │ │ │ │ @ instruction: 0xf8ccf067 │ │ │ │ svceq 0x0064f114 │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628f8bd │ │ │ │ - blx 0x1fac910 │ │ │ │ + blx 0x1fac948 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8acf067 │ │ │ │ subsle r2, pc, r0, lsl #28 │ │ │ │ strbmi pc, [r0], #1030 @ 0x406 @ │ │ │ │ - blx 0xfee021a4 │ │ │ │ + blx 0xfee021dc │ │ │ │ stmdbeq r9, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr4, cr10, {7} │ │ │ │ - blmi 0x129ef00 │ │ │ │ - blls 0x64a95c │ │ │ │ + blmi 0x129ef38 │ │ │ │ + blls 0x64a994 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d25, d3 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r0, {r0, r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [ip, r5, lsl #16]! │ │ │ │ - ldcl 1, cr15, [ip, #-660] @ 0xfffffd6c │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + stcl 1, cr15, [r0, #-660]! @ 0xfffffd6c │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbmi pc, [r8, #-1612]! @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0, #1612] @ 0x64c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0xf424ff1b │ │ │ │ + @ instruction: 0xf424ff1f │ │ │ │ vbic.i32 q11, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf021260b │ │ │ │ teqmi r1, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - bleq 0xf6eb08 │ │ │ │ + bleq 0xf6eb40 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - ldc 1, cr15, [r2, #-660]! @ 0xfffffd6c │ │ │ │ + ldc 1, cr15, [r6, #-660]! @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409102 │ │ │ │ - vsra.s64 d19, d24, #64 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ - @ instruction: 0x4621fef5 │ │ │ │ + @ instruction: 0x4621fef9 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ str pc, [r8, fp, asr #16]! │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r4, r8, asr #12 │ │ │ │ + andpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf840f067 │ │ │ │ @ instruction: 0xf648e79d │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628f835 │ │ │ │ @ instruction: 0xf9f2f015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrb pc, [r5, -r3, lsr #16]! @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe769f817 │ │ │ │ - @ instruction: 0xff24f1b6 │ │ │ │ + @ instruction: 0xff28f1b6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47c14 │ │ │ │ + bl 0xfec47c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1402290 │ │ │ │ + blmi 0x14022c8 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ @ instruction: 0xfffaf066 │ │ │ │ @ instruction: 0xf6482d02 │ │ │ │ - vshr.s64 d21, d24, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ svclt 0x009d002e │ │ │ │ - movwmi pc, #590 @ 0x24e @ │ │ │ │ + tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + mvnsmi pc, r8, asr #12 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf066192c │ │ │ │ cdpne 15, 2, cr15, cr3, cr5, {7} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182e08 │ │ │ │ - blcs 0xf9674 │ │ │ │ + blcs 0xf96ac │ │ │ │ movwcs sp, #4164 @ 0x1044 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ stmdacs r0, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ qaddcs sp, r5, r0 │ │ │ │ mcr2 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc6f066 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d2, d5 │ │ │ │ - @ instruction: 0xf2c014bc │ │ │ │ + @ instruction: 0xf2c014d4 │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ - movtcs lr, #3216 @ 0xc90 │ │ │ │ + movtcs lr, #3220 @ 0xc94 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - mrc2 1, 2, pc, cr2, cr6, {5} │ │ │ │ + mrc2 1, 2, pc, cr6, cr6, {5} │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffa8f066 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d29 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0098f066 │ │ │ │ @ instruction: 0xf648b9bc │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ svccs 0x0000ff8d │ │ │ │ @ instruction: 0x4639d0ba │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff80f066 │ │ │ │ @ instruction: 0x4621e7b8 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff74f066 │ │ │ │ @ instruction: 0xf1b6e7a0 │ │ │ │ - svclt 0x0000fe81 │ │ │ │ + svclt 0x0000fe85 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdami r0, {r0, r9, sl, lr}^ │ │ │ │ @@ -229834,1442 +229848,1442 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf812f015 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdbhi r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ subcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4, -r8, asr #12] │ │ │ │ + strne pc, [ip, -r8, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldc 1, cr15, [ip], {165} @ 0xa5 │ │ │ │ + stc 1, cr15, [r0], #-660 @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - vshl.s64 d21, d28, #0 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ @ instruction: 0xf64c052e │ │ │ │ - vmull.s q10, d0, d0[6] │ │ │ │ + vmlsl.s8 q10, d16, d0 │ │ │ │ strls r0, [r1, #-2610] @ 0xfffff5ce │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldc2l 1, cr15, [lr, #728] @ 0x2d8 │ │ │ │ + stc2l 1, cr15, [r2, #728]! @ 0x2d8 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #51, 30 @ 0xcc │ │ │ │ strmi lr, [r2, #-2516] @ 0xfffff62c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xad26c │ │ │ │ + stc 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf64d2340 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ cdpcs 2, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ andls r4, r2, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf648a000 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b62201 │ │ │ │ - @ instruction: 0x4622fdbd │ │ │ │ + strtmi pc, [r2], -r1, asr #27 │ │ │ │ stmdage r5, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff12f066 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r6, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrne SPSR_fs, #80740352 @ 0x4d00000 │ │ │ │ + orrne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00182e00 │ │ │ │ - blmi 0x3424b0 │ │ │ │ - blls 0x64acb0 │ │ │ │ + blmi 0x3424e8 │ │ │ │ + blls 0x64ace8 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 14, cr15, cr4, cr6, {3} │ │ │ │ - ldc2l 1, cr15, [r2, #728]! @ 0x2d8 │ │ │ │ + ldc2l 1, cr15, [r6, #728]! @ 0x2d8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47e78 │ │ │ │ + bl 0xfec47eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d06 │ │ │ │ pldw [r4, #-3793] @ 0xfffff12f │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0664621 │ │ │ │ stmiblt sp!, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 11, cr15, cr14, cr6, {3} │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xff3ef00b │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -r8, ror #1 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr0, cr6, {3} │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 10, cr15, cr8, cr6, {3} │ │ │ │ - sbcspl pc, ip, r8, asr #12 │ │ │ │ + rscspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr2, cr6, {3} │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff30f7ff │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr8, cr6, {3} │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 9, cr15, cr0, cr6, {3} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ - vqdmulh.s q10, q4, q4 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b48 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf066981e │ │ │ │ subcs pc, r0, #1904 @ 0x770 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4, -r8, asr #12] │ │ │ │ + strne pc, [ip, -r8, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - bl 0x112d3e8 │ │ │ │ + bl 0x122d420 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - vmov.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0xf64c062f │ │ │ │ - vmls.f d20, d0, d0[6] │ │ │ │ + vabal.s8 q10, d16, d0 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - ldrbmi pc, [r1], -r3, lsl #26 @ │ │ │ │ + ldrbmi pc, [r1], -r7, lsl #26 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ stccs 14, cr15, [lr], {89} @ 0x59 │ │ │ │ vtst.8 d29, d14, d24 │ │ │ │ - vsubw.s8 q10, q0, d0 │ │ │ │ - bl 0x1b1a58 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ + bl 0x1b1a90 │ │ │ │ @ instruction: 0xf8d30384 │ │ │ │ cmnlt r9, #56, 18 @ 0xe0000 │ │ │ │ - adcspl pc, r8, r8, asr #12 │ │ │ │ + sbcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr8, cr6, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf648d13b │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b8fe3b │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr14, cr6, {3} │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d16 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 1, cr15, cr14, cr6, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a5a805 │ │ │ │ - movtcs lr, #2796 @ 0xaec │ │ │ │ + movtcs lr, #2800 @ 0xaf0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - ldc2 1, cr15, [r6], #728 @ 0x2d8 │ │ │ │ + ldc2 1, cr15, [sl], #728 @ 0x2d8 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr12, cr6, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0xf1b8fe97 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7c7fdf7 │ │ │ │ - stc2 1, cr15, [r4, #-728] @ 0xfffffd28 │ │ │ │ + stc2 1, cr15, [r8, #-728] @ 0xfffffd28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461eb09c │ │ │ │ @ instruction: 0x46154b7f │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ strcs r0, [r0], #-768 @ 0xfffffd00 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x8722e9dd │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ ldc2l 0, cr15, [r2, #408] @ 0x198 │ │ │ │ svceq 0x0064f115 │ │ │ │ @ instruction: 0x4629d075 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #408] @ 0x198 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r1, lsl #31 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscmi pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #408]! @ 0x198 │ │ │ │ stmdble r8, {r0, r1, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ tstcs r8, r4, lsl #16 │ │ │ │ cdp2 0, 5, cr15, cr6, cr11, {0} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1b8d06b │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0664641 │ │ │ │ subcs pc, r0, #9920 @ 0x26c0 │ │ │ │ stmdage fp, {r8, sp} │ │ │ │ - ldrtne pc, [ip], #578 @ 0x242 @ │ │ │ │ + ldrbne pc, [r4], #578 @ 0x242 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0x1a2d5a0 │ │ │ │ + b 0x1b2d5d8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rsbne pc, ip, sp, asr #12 │ │ │ │ + addne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage fp, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ - ldrtmi pc, [r9], -r7, lsr #24 @ │ │ │ │ + ldrtmi pc, [r9], -fp, lsr #24 @ │ │ │ │ @ instruction: 0xf066a80b │ │ │ │ vmla.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0x12f0520 │ │ │ │ - blls 0x7cafb0 │ │ │ │ + blmi 0x12f0558 │ │ │ │ + blls 0x7cafe8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, ip, r4, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #-408] @ 0xfffffe68 │ │ │ │ @ instruction: 0xf648e7bd │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -pc, asr #26 @ │ │ │ │ @ instruction: 0xff0cf014 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe8a55c8 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xfe8a5600 │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-408]! @ 0xfffffe68 │ │ │ │ vabd.s8 d30, d29, d8 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ stcls 13, cr15, [r4, #-220] @ 0xffffff24 │ │ │ │ andcs r4, r1, #2555904 @ 0x270000 │ │ │ │ tstpeq r3, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb6f7f9 │ │ │ │ streq pc, [r3, #-53] @ 0xffffffcb │ │ │ │ @ instruction: 0xf648d124 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf0660032 │ │ │ │ - blls 0x230478 │ │ │ │ + blls 0x2304b0 │ │ │ │ strtle r0, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #8, 18 @ 0x20000 │ │ │ │ @ instruction: 0xf7f9481c │ │ │ │ vmax.f32 d31, d25, d17 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe778fd15 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r3, -r9, lsl #26] @ │ │ │ │ - addvs pc, r0, r8, asr #12 │ │ │ │ + addsvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-408] @ 0xfffffe68 │ │ │ │ strtmi r4, [r2], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ ldrb pc, [r8, r3, lsl #31] @ │ │ │ │ tstlt r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa2100 │ │ │ │ ldrb pc, [r5, r9, lsr #22] @ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsmi pc, r4, r8, asr #12 │ │ │ │ + andpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], #408 @ 0x198 │ │ │ │ @ instruction: 0xf1b6e7ca │ │ │ │ - svclt 0x0000fbf9 │ │ │ │ + svclt 0x0000fbfd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r8, ror #10 │ │ │ │ - eorseq lr, r3, r4, ror sp │ │ │ │ - mlaseq r3, r8, r5, lr │ │ │ │ + eorseq lr, r3, r0, lsl #11 │ │ │ │ + eorseq lr, r3, ip, lsl #27 │ │ │ │ + ldrhteq lr, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48278 │ │ │ │ + bl 0xfec482b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8fd8b │ │ │ │ @ instruction: 0xf6484684 │ │ │ │ - vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d17, q0, q14 │ │ │ │ @ instruction: 0xf64d042e │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648032f │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [sl], #408 @ 0x198 │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [r6], #408 @ 0x198 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec482ec │ │ │ │ + bl 0xfec48324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ ldc2 0, cr15, [r6], {102} @ 0x66 │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldmiblt ip!, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {102} @ 0x66 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r8], #-408 @ 0xfffffe68 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ rscle r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ vmul.i8 d31, d9, d19 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ svclt 0x0000bc67 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ @ instruction: 0x8706e9dd │ │ │ │ cdpls 8, 0, cr6, cr8, cr9, {2} │ │ │ │ mrrc2 0, 6, pc, r2, cr6 @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf85af7fa │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r8, cr6 @ │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf850f7fa │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], #-408 @ 0xfffffe68 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf846f7fa │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf64db98e │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf249fc29 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ ldrtmi fp, [r0], -r1, lsr #24 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vrecps.f32 d31, d9, d29 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ svclt 0x0000bc15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48410 │ │ │ │ + bl 0xfec48448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf066461e │ │ │ │ @ instruction: 0xf114fc03 │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4630fbf5 │ │ │ │ ldc2 0, cr15, [r2, #80]! @ 0x50 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf648d049 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ stmiblt sp!, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff7ad416 │ │ │ │ + blx 0xff7ad44e │ │ │ │ tstcs r1, r8 │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff4ad42c │ │ │ │ + bllt 0xff4ad464 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr10, cr15, {7} @ │ │ │ │ andeq pc, r8, r5, lsl r1 @ │ │ │ │ @ instruction: 0xf64dd1ed │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vpadd.i8 d31, d25, d29 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ @ instruction: 0xf648bbb5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -fp, lsr #23 @ │ │ │ │ stc2l 0, cr15, [r8, #-80]! @ 0xffffffb0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe7ad496 │ │ │ │ + blx 0xfe7ad4ce │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe4ad4ae │ │ │ │ + blx 0xfe4ad4e6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48520 │ │ │ │ + bl 0xfec48558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r9, [sp], -r6, lsl #28 │ │ │ │ - blx 0x202d4d2 │ │ │ │ + blx 0x202d50a │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d230 │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1dad4e6 │ │ │ │ - sbcspl pc, ip, r8, asr #12 │ │ │ │ + blx 0x1dad51e │ │ │ │ + rscspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1c2d4f2 │ │ │ │ + blx 0x1c2d52a │ │ │ │ @ instruction: 0xf648bbe5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - bllt 0x1cb00f4 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + bllt 0x1cb012c │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x16ad51e │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + blx 0x16ad556 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x152d52a │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + blx 0x152d562 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x132d538 │ │ │ │ + bllt 0x132d570 │ │ │ │ ldrtmi r4, [r8], -r7, ror #4 │ │ │ │ - blx 0xff32d3d6 │ │ │ │ + blx 0xff32d40e │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r9], -r7, asr #1 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfad556 │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + blx 0xfad58e │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xdad564 │ │ │ │ + bllt 0xdad59c │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xe7d7fff3 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 2, pc, cr10, cr15, {7} @ │ │ │ │ svclt 0x0000e7c7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec485e8 │ │ │ │ + bl 0xfec48620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf648b990 │ │ │ │ - vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x42d5b0 │ │ │ │ + bllt 0x42d5e8 │ │ │ │ @ instruction: 0xf6484604 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ tstpcs r0, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf648fe21 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d0, d24 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf114fafb │ │ │ │ tstle ip, r8 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffcad5ec │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + blx 0xffcad624 │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf6484619 │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ ldrdcs fp, [r0, -fp] │ │ │ │ ldc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4868c │ │ │ │ + bl 0xfec486c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d05 │ │ │ │ pldw [r4, #-2759] @ 0xfffff539 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ @ instruction: 0xf648fabd │ │ │ │ - vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628fab7 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 d31, d25, d11 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cfaad │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ rsbmi fp, r6, #675840 @ 0xa5000 │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ strmi pc, [r2], -r5, lsr #22 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cfa97 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ svclt 0x0000ba8f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4871c │ │ │ │ + bl 0xfec48754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d04 │ │ │ │ pldw [r4, #-2687] @ 0xfffff581 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ @ instruction: 0xf648fa75 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -pc, ror #20 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cfa65 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ rsbmi fp, r6, #380928 @ 0x5d000 │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ @ instruction: 0x4602fadd │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cfa4f │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ svclt 0x0000ba47 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - andsvc pc, r8, r9, asr #4 │ │ │ │ + eorsvc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svcls 0x000a4615 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ - blx 0xdad764 │ │ │ │ + blx 0xdad79c │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23d │ │ │ │ - eorvs pc, ip, r8, asr #12 │ │ │ │ + subvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xb2d778 │ │ │ │ + blx 0xb2d7b0 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mrc2 7, 1, pc, cr0, cr9, {7} │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x8ad78c │ │ │ │ + blx 0x8ad7c4 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x62d7a0 │ │ │ │ + blx 0x62d7d8 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mrc2 7, 0, pc, cr12, cr9, {7} │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x3ad7b4 │ │ │ │ + blx 0x3ad7ec │ │ │ │ @ instruction: 0xf64dbb76 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vmul.i8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cf9f9 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06647f0 │ │ │ │ @ instruction: 0xf1c5b9f1 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #20 │ │ │ │ - blx 0x1d2d684 │ │ │ │ + blx 0x1d2d6bc │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4651d0b9 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f066 │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmiblt sl, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48890 │ │ │ │ + bl 0xfec488c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0669e04 │ │ │ │ @ instruction: 0xf64cf9c3 │ │ │ │ vaddl.s8 , d0, d24 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ - bllt 0x20306e8 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x2030720 │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b0f066 │ │ │ │ @ instruction: 0xf64db98e │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vmla.i8 d31, d25, d21 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ @ instruction: 0x4631b99d │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf992f066 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt sl, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - andvs pc, r0, r8, asr #12 │ │ │ │ + andsvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f066 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ - andsvs pc, r0, r8, asr #12 │ │ │ │ + eorvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97af066 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf648d114 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf648f96d │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldr pc, [r1, r3, ror #18]! │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe7f0fc7f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4897c │ │ │ │ + bl 0xfec489b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8fa09 │ │ │ │ @ instruction: 0xf6484684 │ │ │ │ - vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d17, q0, q14 │ │ │ │ @ instruction: 0xf64d042e │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648032f │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r8!, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r4!, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ - vqdmulh.s d20, d24, d5 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b85 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ mcrls 6, 1, r4, cr0, cr5, {0} │ │ │ │ @ instruction: 0x871ee9dd │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmibvc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf908f066 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf64880e3 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b9f8fb │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ vqadd.s8 d24, d30, d0 │ │ │ │ - vsubw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64dbf5b │ │ │ │ - vmull.s , d0, d0[7] │ │ │ │ + vmlsl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf6480a2f │ │ │ │ - @ instruction: 0x46516158 │ │ │ │ + @ instruction: 0x46516170 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ @ instruction: 0xf64d012e │ │ │ │ - @ instruction: 0xf64d1a6c │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + @ instruction: 0xf64d1a84 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ svclt 0x0048002f │ │ │ │ - beq 0xcee378 │ │ │ │ + beq 0xcee3b0 │ │ │ │ svcvc 0x0080f414 │ │ │ │ stmibcc r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648ac05 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ svclt 0x0008022e │ │ │ │ vmax.s8 d20, d6, d2 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf6480032 │ │ │ │ - vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ @ instruction: 0xf066052e │ │ │ │ subcs pc, r0, #13041664 @ 0xc70000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc 1, cr15, [r4, #656] @ 0x290 │ │ │ │ + ldc 1, cr15, [r8, #656] @ 0x290 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vabal.s8 q11, d16, d4 │ │ │ │ + vshl.s64 d22, d12, #0 │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - strbmi pc, [r8, #-1612]! @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0, #1612] @ 0x64c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - @ instruction: 0x4641ff57 │ │ │ │ + @ instruction: 0x4641ff5b │ │ │ │ @ instruction: 0xf0664620 │ │ │ │ @ instruction: 0xf642f8ad │ │ │ │ - blx 0x9ba5e0 │ │ │ │ + blx 0x9ba618 │ │ │ │ ldrbeq pc, [fp, r9, lsl #6] @ │ │ │ │ svccs 0x0000d569 │ │ │ │ addhi pc, lr, r0, asr #32 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89af066 │ │ │ │ cmnle r9, r0, lsl #28 │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf88ef066 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a44620 │ │ │ │ - movtcs lr, #3420 @ 0xd5c │ │ │ │ + movtcs lr, #3424 @ 0xd60 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ - tstppl r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl R12_fiq, r8 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1b54619 │ │ │ │ - ldrtmi pc, [r1], -r1, lsr #30 @ │ │ │ │ + ldrtmi pc, [r1], -r5, lsr #30 @ │ │ │ │ @ instruction: 0xf0664620 │ │ │ │ - blmi 0xe2fb20 │ │ │ │ - blls 0x64b9b0 │ │ │ │ + blmi 0xe2fb58 │ │ │ │ + blls 0x64b9e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06647f0 │ │ │ │ strtmi fp, [r1], -r7, ror #16 │ │ │ │ - eorvs pc, ip, sp, asr #4 │ │ │ │ + subvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf066ac05 │ │ │ │ subcs pc, r0, #6225920 @ 0x5f0000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc 1, cr15, [ip, #-656]! @ 0xfffffd70 │ │ │ │ - bne 0x1c2f2b4 │ │ │ │ - beq 0xcee484 │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + ldc 1, cr15, [r0, #-656]! @ 0xfffffd70 │ │ │ │ + bne 0xfe22f2ec │ │ │ │ + beq 0xcee4bc │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vsubw.s8 q11, q8, d4 │ │ │ │ + vrsra.s64 d22, d12, #64 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strbmi pc, [r8, #-1612]! @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0, #1612] @ 0x64c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - strbmi pc, [r1], -r7, ror #29 @ │ │ │ │ + strbmi pc, [r1], -fp, ror #29 @ │ │ │ │ @ instruction: 0xf0664620 │ │ │ │ svccs 0x0000f83d │ │ │ │ @ instruction: 0xf648d096 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xf830f066 │ │ │ │ addsle r2, r5, r0, lsl #28 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldr pc, [r3, r3, lsr #16] │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ sdiv sl, r7, r8 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf1b5e776 │ │ │ │ - svclt 0x0000ff1f │ │ │ │ + svclt 0x0000ff23 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48c20 │ │ │ │ + bl 0xfec48c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6480ff0 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xfffcf065 │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ stmiblt ip, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffecf065 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00e4f065 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00d8f065 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0x46144b31 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6486849 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf065871c │ │ │ │ @ instruction: 0x4621ffbd │ │ │ │ andcs r4, r0, #2752512 @ 0x2a0000 │ │ │ │ - ldrne pc, [r4], #-1608 @ 0xfffff9b8 │ │ │ │ + strtne pc, [ip], #-1608 @ 0xfffff9b8 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - blx 0x22faac │ │ │ │ + blx 0x22fae4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmov.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0xf1a4062f │ │ │ │ - movtcs lr, #3198 @ 0xc7e │ │ │ │ + movtcs lr, #3202 @ 0xc82 │ │ │ │ ldrmi r9, [r9], -r1, lsl #12 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64c9402 │ │ │ │ - vmlsl.s q10, d0, d0[6] │ │ │ │ + vsubhn.i16 d20, q8, q0 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - mcr2 1, 2, pc, cr4, cr5, {5} @ │ │ │ │ + mcr2 1, 2, pc, cr8, cr5, {5} @ │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff9af065 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf648d121 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ @ instruction: 0xff90f065 │ │ │ │ @ instruction: 0xf64db9ff │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - blmi 0x4b193c │ │ │ │ - blls 0x64bb94 │ │ │ │ + blmi 0x4b1974 │ │ │ │ + blls 0x64bbcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ tstcs r0, r5, ror pc │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ svccs 0x0000fe13 │ │ │ │ ldrdcs sp, [r1, -pc] │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strb pc, [r4, sp, lsl #28]! @ │ │ │ │ - mrc2 1, 3, pc, cr8, cr5, {5} │ │ │ │ + mrc2 1, 3, pc, cr12, cr5, {5} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d70 │ │ │ │ + bl 0xfec48da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d04 │ │ │ │ pldw [r4, #-3925] @ 0xfffff0ab │ │ │ │ eorle r5, r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ @ instruction: 0xf648ff4b │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1c718bc │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + bllt 0x1c718f4 │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff3af065 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff34f065 │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x002cf065 │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xffacf00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d0d2 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef065 │ │ │ │ - addpl pc, r4, ip, asr #12 │ │ │ │ + addspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0016f065 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48e18 │ │ │ │ + bl 0xfec48e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf648b082 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xff00f065 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - movwmi pc, #590 @ 0x24e @ │ │ │ │ + tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ vmax.f32 d27, d18, d11 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ vmvn.i32 d16, #2 @ 0x00000002 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf64dfee7 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xf648fedd │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ stccs 14, cr15, [r0], {215} @ 0xd7 │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - orrsvs pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0x61b4f648 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr14, cr5, {3} │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + adcsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf06568e9 │ │ │ │ @ instruction: 0xf642fead │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 10, cr15, cr4, cr5, {3} │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf6480400 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7e8fe97 │ │ │ │ - subvc pc, ip, r8, asr #12 │ │ │ │ + rsbvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr0, cr5, {3} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf64dd14d │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r4, r3, lsl #29] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - eorsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr10, cr5, {3} │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6481203 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7c2fe71 │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - rscsvs pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr8, cr5, {3} │ │ │ │ @ instruction: 0xf648e7b9 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - bicvs pc, ip, r8, asr #12 │ │ │ │ + mvnvs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf648e798 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - @ instruction: 0x61b4f648 │ │ │ │ + bicvs pc, ip, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf648e78e │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - orrsvs pc, r0, r8, asr #12 │ │ │ │ + @ instruction: 0x61a8f648 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr0, cr5, {3} │ │ │ │ @ instruction: 0xf64de780 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe786fe35 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - blmi 0x23228c │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ + blmi 0x2322c4 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ @ instruction: 0xf648fb5f │ │ │ │ - vsra.s64 q11, q4, #64 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - eorseq lr, r3, r0, lsl #28 │ │ │ │ + eorseq lr, r3, r8, lsl lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1603678 │ │ │ │ + blmi 0x16036b0 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x873ce9dd │ │ │ │ - b 0xff82e4ac │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + b 0xff92e4e4 │ │ │ │ + @ instruction: 0xf6486861 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d17, q0, q14 │ │ │ │ @ instruction: 0xf065042e │ │ │ │ subcs pc, r0, #16320 @ 0x3fc0 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - b 0xff42e4cc │ │ │ │ + b 0xff52e504 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf648a825 │ │ │ │ - vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d21, q0, q14 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbtmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0], #1612 @ 0x64c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #25 @ │ │ │ │ + @ instruction: 0x4631fc93 │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ - ldccs 13, cr15, [pc, #-916] @ 0xf1ad4 │ │ │ │ + ldccs 13, cr15, [pc, #-916] @ 0xf1b0c │ │ │ │ vtst.8 , q7, q0 │ │ │ │ - vsubw.s8 q10, q0, d0 │ │ │ │ - bl 0x1b2b40 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ + bl 0x1b2b78 │ │ │ │ @ instruction: 0xf6400385 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf648fdd5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #7627 @ 0x1dcb @ │ │ │ │ addcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fe7f │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a4a825 │ │ │ │ - movtcs lr, #2698 @ 0xa8a │ │ │ │ + movtcs lr, #2702 @ 0xa8e │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - @ instruction: 0x11bcf242 │ │ │ │ + bicsne pc, r4, r2, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - mcrr2 1, 11, pc, ip, cr5 @ │ │ │ │ + mrrc2 1, 11, pc, r0, cr5 @ │ │ │ │ stmdage r5!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r2, #404]! @ 0x194 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d26 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 0, cr15, [r2, #404] @ 0x194 │ │ │ │ vmax.s8 d20, d2, d25 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ ldr pc, [r4, fp, lsl #27]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf648d10a │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7bffd7d │ │ │ │ @ instruction: 0xf6484641 │ │ │ │ - vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7b3fd71 │ │ │ │ - ldc2l 1, cr15, [lr], #-724 @ 0xfffffd2c │ │ │ │ + stc2 1, cr15, [r2], {181} @ 0xb5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15037ec │ │ │ │ + blmi 0x1503824 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrne pc, [r4], -r8, asr #12 │ │ │ │ + strtne pc, [ip], -r8, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - ldrpl pc, [r4, #-1608] @ 0xfffff9b8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xf1cd0 │ │ │ │ + strpl pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xf1d08 │ │ │ │ ldmdbge lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x8ae628 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + b 0x9ae660 │ │ │ │ + @ instruction: 0xf6486861 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf64c002e │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ @ instruction: 0xf0650432 │ │ │ │ subcs pc, r0, #4160 @ 0x1040 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - b 0x4ae648 │ │ │ │ + b 0x5ae680 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - @ instruction: 0x4641fbd9 │ │ │ │ + @ instruction: 0x4641fbdd │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ subcs pc, r0, #3008 @ 0xbc0 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - ldmib ip!, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + b 0x12e6a4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - ldrtmi pc, [r9], -r7, asr #23 @ │ │ │ │ + ldrtmi pc, [r9], -fp, asr #23 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0xf1bafd1d │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - movwmi pc, #590 @ 0x24e @ │ │ │ │ + tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, sl, #3072 @ 0xc00 │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [ip, #-404] @ 0xfffffe6c │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-404] @ 0xfffffe6c │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ ldc2 0, cr15, [r6, #76]! @ 0x4c │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d26 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 0, cr15, [r4], #404 @ 0x194 │ │ │ │ vmin.s8 q10, q1, │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xe7cffcdd │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64dd10a │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r9, pc, asr #25] @ │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strb pc, [sp, r3, asr #25] @ │ │ │ │ - blx 0xff52e786 │ │ │ │ + blx 0xff62e7be │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec492bc │ │ │ │ + bl 0xfec492f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -sp, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ cdpls 3, 3, cr0, cr12, cr0, {0} │ │ │ │ - ldmdb sl!, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + ldmdb lr!, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf6486869 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ subcs pc, r0, #41216 @ 0xa100 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - stmdb lr!, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r2!, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - ldrne pc, [r4, #-1608] @ 0xfffff9b8 │ │ │ │ + strne pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vorr.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strbmi pc, [r8, #-1612]! @ 0xfffff9b4 @ │ │ │ │ + strmi pc, [r0, #1612] @ 0x64c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - ldrtmi pc, [r9], -sp, lsr #22 @ │ │ │ │ + @ instruction: 0x4639fb31 │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ ldccs 12, cr15, [pc], {131} @ 0x83 │ │ │ │ vtst.8 d29, d14, d21 │ │ │ │ - vsubw.s8 q10, q0, d0 │ │ │ │ - bl 0x1b2e04 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ + bl 0x1b2e3c │ │ │ │ @ instruction: 0xf6400384 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf648fc73 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #7273 @ 0x1c69 @ │ │ │ │ addcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fd1d │ │ │ │ stmdage r5, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf904f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7716a8 │ │ │ │ - blls 0xe4c1e8 │ │ │ │ + blmi 0x7716e0 │ │ │ │ + blls 0xe4c220 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf06540f0 │ │ │ │ strtmi fp, [r1], -fp, asr #24 │ │ │ │ - adcsne pc, ip, r2, asr #4 │ │ │ │ + sbcsne pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r4, cr5 @ │ │ │ │ ldmdblt r6, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0x4631e7db │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf1b5e7cf │ │ │ │ - svclt 0x0000fb39 │ │ │ │ + svclt 0x0000fb3d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @@ -231280,129 +231294,129 @@ │ │ │ │ stmdahi r1, {r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr4, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - bvc 0x334650 │ │ │ │ + bvc 0x334688 │ │ │ │ vhadd.s8 d16, d25, d3 │ │ │ │ - vmov.i16 , #12 @ 0x000c │ │ │ │ + vmvn.i16 , #4 @ 0x0004 │ │ │ │ stclne 8, cr0, [r5], #-184 @ 0xffffff48 │ │ │ │ stmdbeq lr, {r2, r8, ip, sp, lr, pc} │ │ │ │ - subne pc, r0, r9, asr #4 │ │ │ │ + subsne pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe2e3de │ │ │ │ + blx 0xffe2e416 │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf0654640 │ │ │ │ strmi pc, [r9, #3055]! @ 0xbef │ │ │ │ - blvc 0xff966a38 │ │ │ │ - rsbne pc, r4, r9, asr #4 │ │ │ │ + blvc 0xff966a70 │ │ │ │ + rsbsne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffaae3fa │ │ │ │ - eorsne pc, ip, r9, asr #4 │ │ │ │ + blx 0xffaae432 │ │ │ │ + subsne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff92e406 │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + blx 0xff92e43e │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf06543f0 │ │ │ │ @ instruction: 0xf648bbcb │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmlscs.f64 d15, d18, d5 │ │ │ │ mrcne 0, 3, sp, cr3, cr0, {0} │ │ │ │ sha1c.32 , q3, │ │ │ │ - vmlal.s8 , d0, d0 │ │ │ │ + vmov.i16 d17, #8 @ 0x0008 │ │ │ │ ldrmi r0, [ip], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf065e003 │ │ │ │ adcmi pc, ip, #189440 @ 0x2e400 │ │ │ │ @ instruction: 0xf815d004 │ │ │ │ strbmi r1, [r0], -r1, lsl #30 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ - rscsvc pc, r4, r8, asr #12 │ │ │ │ + andeq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2e46e │ │ │ │ + blx 0xfec2e4a6 │ │ │ │ stmdahi r1, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - rscsvc pc, r8, r8, asr #12 │ │ │ │ + andseq pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ - blx 0xfe9ae482 │ │ │ │ + blx 0xfe9ae4ba │ │ │ │ stmibvc r3!, {r5, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ stmdbvc r1!, {r1, r5, r6, r8, fp, ip, sp, lr} │ │ │ │ vhadd.s8 d25, d9, d0 │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vpadd.i8 d31, d25, d7 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7affb91 │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ - andsne pc, r0, r9, asr #4 │ │ │ │ + eorne pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe32e4b6 │ │ │ │ + blx 0xfe32e4ee │ │ │ │ stmdahi r1, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vadd.i8 q11, , q1 │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ - blt 0x13323e8 │ │ │ │ + vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + blt 0x1332420 │ │ │ │ @ instruction: 0xf065b289 │ │ │ │ - bvc 0xfe97112c │ │ │ │ + bvc 0xfe971164 │ │ │ │ ldmdale r8, {r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcc 0x1184884 │ │ │ │ + blcc 0x11848bc │ │ │ │ ldmdblt r5, {r0, r1, r3, r4}^ │ │ │ │ - tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1bae4f2 │ │ │ │ + blx 0x1bae52a │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18ae50a │ │ │ │ + blx 0x18ae542 │ │ │ │ vaba.s8 q15, , q14 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ fstmiaxvc r0!, {d31-d73} @ Deprecated │ │ │ │ - blvc 0x1991214 │ │ │ │ + blvc 0x199124c │ │ │ │ andls r7, r4, r1, lsr #22 │ │ │ │ - sbcseq pc, ip, r9, asr #4 │ │ │ │ + rscseq pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r7, [r3, #-3237] @ 0xfffff35b │ │ │ │ strls r7, [r2, #-3173] @ 0xfffff39b │ │ │ │ strls r7, [r1, #-3109] @ 0xfffff3db │ │ │ │ strls r7, [r0], #-3044 @ 0xfffff41c │ │ │ │ - blx 0x122e53e │ │ │ │ - eorsne pc, ip, r9, asr #4 │ │ │ │ + blx 0x122e576 │ │ │ │ + subsne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x10ae54a │ │ │ │ + blx 0x10ae582 │ │ │ │ vaba.s8 q15, , q6 │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7defb37 │ │ │ │ - adceq pc, r4, r9, asr #4 │ │ │ │ + adcseq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xd2e566 │ │ │ │ + blx 0xd2e59e │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 d16, d0, #64 │ │ │ │ + vaddl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r0, r9, lsr #22] @ │ │ │ │ - addeq pc, r4, r9, asr #4 │ │ │ │ + addseq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x9ae582 │ │ │ │ + blx 0x9ae5ba │ │ │ │ @ instruction: 0xf648e7c9 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ bfi pc, fp, (invalid: 22:2) @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmdami pc, {r0, r7, r9, sl, lr}^ @ │ │ │ │ @@ -231432,406 +231446,406 @@ │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r5, r6, ip, lr, pc} │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ tstpeq r4, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfe42e4da │ │ │ │ + blx 0xfe42e512 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r9], -r5, lsl #16 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blne 0x62fdc0 │ │ │ │ - bleq 0xcaefa4 │ │ │ │ - blx 0xff22e63c │ │ │ │ + blne 0xc2fdf8 │ │ │ │ + bleq 0xcaefdc │ │ │ │ + blx 0xff22e674 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a807 │ │ │ │ - vmov.i16 d21, #1024 @ 0x0400 │ │ │ │ + vmlsl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf1a30a2f │ │ │ │ - movtcs lr, #3982 @ 0xf8e │ │ │ │ + movtcs lr, #3986 @ 0xf92 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda807 │ │ │ │ @ instruction: 0xf64cb008 │ │ │ │ - vmul.f d20, d0, d0[6] │ │ │ │ + vqdmlal.s q10, d16, d0 │ │ │ │ @ instruction: 0xf8cd0932 │ │ │ │ @ instruction: 0xf8cda004 │ │ │ │ @ instruction: 0xf1b59000 │ │ │ │ - @ instruction: 0x4641f951 │ │ │ │ + @ instruction: 0x4641f955 │ │ │ │ @ instruction: 0xf065a807 │ │ │ │ strtmi pc, [r1], -r7, lsr #21 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ subcs pc, r0, #1003520 @ 0xf5000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - svc 0x0070f1a3 │ │ │ │ + svc 0x0074f1a3 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - blge 0x16cc34 │ │ │ │ + blge 0x16cc6c │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf93af1b5 │ │ │ │ + @ instruction: 0xf93ef1b5 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe52e6a4 │ │ │ │ + blx 0xfe52e6dc │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84631 │ │ │ │ andcs pc, r0, #1088 @ 0x440 │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d10 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1eae6d8 │ │ │ │ + blt 0x1eae710 │ │ │ │ ldr r9, [sl, r5] │ │ │ │ - @ instruction: 0xf982f1b5 │ │ │ │ + @ instruction: 0xf986f1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, ip, asr r8 │ │ │ │ + eorseq lr, r3, r4, ror r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4975c │ │ │ │ + bl 0xfec49794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, lr, lsr #16 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ - blx 0x62e5ca │ │ │ │ + blx 0x62e602 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r5], -fp, lsl #22 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1042301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r4], -r1, lsl #22 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484639 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ subcs pc, r0, #249856 @ 0x3d000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x000af1a3 │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + svc 0x000ef1a3 │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vorr.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - msrmi SPSR_f, #76, 12 @ 0x4c00000 │ │ │ │ + orrmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b5a805 │ │ │ │ - ldrtmi pc, [r1], -r9, asr #17 @ │ │ │ │ + ldrtmi pc, [r1], -sp, asr #17 @ │ │ │ │ @ instruction: 0xf065a805 │ │ │ │ andcs pc, r0, #126976 @ 0x1f000 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x3ae7b0 │ │ │ │ - @ instruction: 0xf918f1b5 │ │ │ │ + blt 0x3ae7e8 │ │ │ │ + @ instruction: 0xf91cf1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ - vpadd.i8 d20, d8, d18 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b32 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r0], r2, lsr #22 │ │ │ │ @ instruction: 0xf6489305 │ │ │ │ - vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d17, q0, q14 │ │ │ │ @ instruction: 0xf8dd062e │ │ │ │ @ instruction: 0xf065a094 │ │ │ │ subcs pc, r0, #3751936 @ 0x394000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - cdp 1, 11, cr15, cr2, cr3, {5} │ │ │ │ + cdp 1, 11, cr15, cr6, cr3, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6489602 │ │ │ │ - vorr.i32 d21, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d28 │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - bge 0x2f0868 │ │ │ │ + bge 0x2f08b0 │ │ │ │ @ instruction: 0x46414610 │ │ │ │ @ instruction: 0xf9caf065 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x730690 │ │ │ │ + blx 0x7306c8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a807 │ │ │ │ - movtcs lr, #3732 @ 0xe94 │ │ │ │ + movtcs lr, #3736 @ 0xe98 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf85ef1b5 │ │ │ │ + @ instruction: 0xf862f1b5 │ │ │ │ ldrmi sl, [r0], -r7, lsl #20 │ │ │ │ @ instruction: 0xf0654649 │ │ │ │ stmdami pc, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbmi r2, [r9], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ stmdals r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ff4651 │ │ │ │ - blmi 0x371cec │ │ │ │ - blls 0x6cc74c │ │ │ │ + blmi 0x371d24 │ │ │ │ + blls 0x6cc784 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0654ff0 │ │ │ │ @ instruction: 0xf1b5b999 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ + svclt 0x0000f8ab │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, ip, asr r8 │ │ │ │ + eorseq lr, r3, r4, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49914 │ │ │ │ + bl 0xfec4994c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x943f90 │ │ │ │ - rscsvc pc, r4, r8, asr #4 │ │ │ │ + blmi 0x943fc8 │ │ │ │ + andeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r5], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0659e1a │ │ │ │ subcs pc, r0, #2015232 @ 0x1ec000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 4, cr15, cr8, cr3, {5} │ │ │ │ - tstpne r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + cdp 1, 4, cr15, cr12, cr3, {5} │ │ │ │ + msrne CPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vorr.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - msrmi SPSR_f, #76, 12 @ 0x4c00000 │ │ │ │ + orrmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b5a805 │ │ │ │ - strtmi pc, [r9], -r7, lsl #16 │ │ │ │ + strtmi pc, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf065a805 │ │ │ │ andcs pc, r1, #1523712 @ 0x174000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r8, {r0, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf856f1b5 │ │ │ │ + @ instruction: 0xf85af1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec499b0 │ │ │ │ + bl 0xfec499e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - andsvc pc, r8, r9, asr #4 │ │ │ │ + eorsvc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0659d1c │ │ │ │ pldw [r4, #-2351] @ 0xfffff6d1 │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ @ instruction: 0xf648f925 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1e70c70 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + bllt 0x1e70ca8 │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf914f065 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90ef065 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd16b │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ andslt r0, r7, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt lr!, {r0, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xf97ef00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -sl, asr #1 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f0f065 │ │ │ │ movwcs lr, #6112 @ 0x17e0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r4], -r3, lsr #19 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0x6700e9d4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - @ instruction: 0xf648edb2 │ │ │ │ - vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf648edb6 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - msrne SPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vmls.f d20, d0, d0[6] │ │ │ │ + vabal.s8 q10, d16, d0 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - @ instruction: 0xff70f1b4 │ │ │ │ + @ instruction: 0xff74f1b4 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ @ instruction: 0xf065a805 │ │ │ │ subcs pc, r0, #12910592 @ 0xc50000 │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [r0, #652] @ 0x28c │ │ │ │ + ldc 1, cr15, [r4, #652] @ 0x28c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vhsub.s8 d25, d9, d2 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d17, d4, #64 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b42201 │ │ │ │ - shsaxmi pc, r2, r3 @ │ │ │ │ + shsaxmi pc, r2, r7 @ │ │ │ │ stmdage r5, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a8f065 │ │ │ │ @ instruction: 0x4629e792 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89cf065 │ │ │ │ @ instruction: 0xf1b4e786 │ │ │ │ - svclt 0x0000ffa9 │ │ │ │ + svclt 0x0000ffad │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49b0c │ │ │ │ + bl 0xfec49b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5607e9dd │ │ │ │ @ instruction: 0xf886f065 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d20f │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ @ instruction: 0xf87cf065 │ │ │ │ @ instruction: 0xf64cb9ed │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06540f8 │ │ │ │ rsbmi fp, r7, #7536640 @ 0x730000 │ │ │ │ @ instruction: 0xf00a4638 │ │ │ │ @ instruction: 0x4602f8f3 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf64cf865 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06540f8 │ │ │ │ vtst.8 , , │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ mcrcs 8, 0, pc, cr8, cr7, {2} @ │ │ │ │ movwcs sp, #4362 @ 0x110a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ tstplt r8, r9, lsl #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -pc @ │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0654629 │ │ │ │ vtst.8 d31, d9, d31 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf64cf839 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06540f8 │ │ │ │ svclt 0x0000b831 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49bd8 │ │ │ │ + bl 0xfec49c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ @ instruction: 0xf820f065 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r9, lsr #4 │ │ │ │ strbtvc pc, [r8], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf812f065 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e031 │ │ │ │ cmnlt r3, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ @ instruction: 0xf02568e5 │ │ │ │ stccs 5, cr0, [r1, #-8] │ │ │ │ @ instruction: 0xf648d129 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x3c163c │ │ │ │ + blcs 0x3c1674 │ │ │ │ ldm pc, {r1, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r7!, {r0, r1, ip, sp, lr, pc} │ │ │ │ strtcs r2, [r6], -r6, lsr #12 │ │ │ │ fstmdbxcc r6!, {d3-d31} @ Deprecated │ │ │ │ rsbmi r3, r7, #1146880 @ 0x118000 │ │ │ │ @ instruction: 0xf00a4638 │ │ │ │ @ instruction: 0x4602f873 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf64cffe5 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ stccs 15, cr11, [r0, #-884] @ 0xfffffc8c │ │ │ │ @ instruction: 0xf64cd0d0 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ strcs fp, [r4, #-4051] @ 0xfffff02d │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf886f013 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vceq.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r4, r1, asr #31]! @ │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xffc2f012 │ │ │ │ @@ -231839,52 +231853,52 @@ │ │ │ │ @ instruction: 0xf645e7e0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmibvs r2!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ bfi pc, sp, (invalid: 31:20) @ │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ bfi pc, r1, (invalid: 31:8) @ │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ - vpadd.i8 d20, d24, d27 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484bbb │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #468 @ 0x1d4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4, -r8, asr #12] │ │ │ │ + strne pc, [ip, -r8, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldc 1, cr15, [lr], #-652 @ 0xfffffd74 │ │ │ │ + mcrr 1, 10, pc, r2, cr3 @ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - vmov.i32 d21, #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0xf64c062f │ │ │ │ - vmls.f d20, d0, d0[6] │ │ │ │ + vabal.s8 q10, d16, d0 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b49500 │ │ │ │ - strbmi pc, [r1], -r1, lsl #28 @ │ │ │ │ + strbmi pc, [r1], -r5, lsl #28 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ stccs 15, cr15, [r6], #-348 @ 0xfffffea4 │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, lr, r4, lsl r0 @ │ │ │ │ orrseq r0, r3, r7, lsl #3 │ │ │ │ @@ -231907,365 +231921,365 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3b4410 │ │ │ │ + bpl 0xfe3b4448 │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - movtcs lr, #3048 @ 0xbe8 │ │ │ │ + movtcs lr, #3052 @ 0xbec │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - ldc2 1, cr15, [r2, #720]! @ 0x2d0 │ │ │ │ + ldc2 1, cr15, [r6, #720]! @ 0x2d0 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff08f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64dd17d │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - blmi 0x1ef2828 │ │ │ │ - blls 0x64cca8 │ │ │ │ + blmi 0x1ef2860 │ │ │ │ + blls 0x64cce0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, , q4 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 14, cr15, cr10, cr4, {3} │ │ │ │ - rsbscs pc, r4, r9, asr #4 │ │ │ │ + addcs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr4, cr4, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - movtcs lr, #2994 @ 0xbb2 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + movtcs lr, #2998 @ 0xbb6 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 1, cr15, [r8, #-720]! @ 0xfffffd30 │ │ │ │ + ldc2l 1, cr15, [ip, #-720]! @ 0xfffffd30 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 12, cr15, cr14, cr4, {3} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [sl, r7, asr #29] @ │ │ │ │ - sbccs pc, ip, r9, asr #4 │ │ │ │ + rsccs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7befebb │ │ │ │ - rsccs pc, ip, r9, asr #4 │ │ │ │ + andcc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr4, cr4, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - @ instruction: 0xf64deb82 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + @ instruction: 0xf64deb86 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - orrsmi pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0x41b4f648 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ vabd.s8 q15, , q5 │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe79efe9b │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + adcscs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vabd.s8 d30, d25, d30 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - rsbcs pc, r4, r9, asr #4 │ │ │ │ + rsbscs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr10, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr12, cr4, {3} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fe75 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - adccs pc, ip, r9, asr #4 │ │ │ │ + sbccs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr10, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d0, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fe5f │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - adcscs pc, ip, r9, asr #4 │ │ │ │ + sbcscs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fe49 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - eorcs pc, ip, r9, asr #4 │ │ │ │ + subcs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr14, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ vaba.s8 d30, d25, d17 │ │ │ │ - vaddl.s8 q9, d0, d16 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fe33 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - andcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr8, cr4, {3} │ │ │ │ vabd.s8 d30, d9, d27 │ │ │ │ - vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #528 @ 0x210 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xffcaf484 │ │ │ │ + b 0xffdaf4bc │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - rscsne pc, r0, r9, asr #4 │ │ │ │ + andcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr2, cr4, {3} │ │ │ │ vaba.s8 d30, d9, d5 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ strb r0, [r8, lr, lsr #32]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - rscne pc, r4, r9, asr #4 │ │ │ │ + rscsne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr4, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fdf9 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - sbcne pc, ip, r9, asr #4 │ │ │ │ + rscne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #400]! @ 0x190 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ vmax.s8 q15, , │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf009fde3 │ │ │ │ ldmdami ip, {r0, r1, r8} │ │ │ │ @ instruction: 0xf7f82201 │ │ │ │ @ instruction: 0xf039f863 │ │ │ │ @ instruction: 0xd1220903 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #400] @ 0x190 │ │ │ │ vmin.s8 q15, , │ │ │ │ - vshr.s64 d17, d24, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [ip], r9, asr #27 @ │ │ │ │ - adcne pc, r4, r9, asr #4 │ │ │ │ + adcsne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #400] @ 0x190 │ │ │ │ vmax.s8 q15, , │ │ │ │ - vshr.s64 d17, d8, #64 │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ ldrb r0, [r5], lr, lsr #32 │ │ │ │ - adcne pc, ip, r9, asr #4 │ │ │ │ + sbcne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf648e6d0 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmdami r5, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf832f7f8 │ │ │ │ @ instruction: 0xf1b4e6af │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ - eorseq lr, r3, r8, ror #10 │ │ │ │ - mlaseq r3, r8, r5, lr │ │ │ │ + svclt 0x0000fcbd │ │ │ │ + eorseq lr, r3, r0, lsl #11 │ │ │ │ + ldrhteq lr, [r3], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ - vqdmulh.s d20, d24, d12 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484b8c │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #8896 @ 0x22c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r4, -r8, asr #12] │ │ │ │ + strne pc, [ip, -r8, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - b 0x162f5b8 │ │ │ │ + b 0x172f5f0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - vmov.i16 d21, #4 @ 0x0004 │ │ │ │ + vmlal.s8 , d0, d28 │ │ │ │ @ instruction: 0xf64c082f │ │ │ │ - vmlsl.s q10, d0, d0[6] │ │ │ │ + vsubhn.i16 d20, q8, q0 │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - ldc2 1, cr15, [r6], {180} @ 0xb4 │ │ │ │ + ldc2 1, cr15, [sl], {180} @ 0xb4 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ vmls.i d23, d16, d0[6] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ stc2l 0, cr15, [r8, #-400]! @ 0xfffffe70 │ │ │ │ ldmdblt sl, {r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r2, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa4295 │ │ │ │ @ instruction: 0xf64068a1 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf0640032 │ │ │ │ stmdbvs r3!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06443f0 │ │ │ │ subcs fp, r0, #4416 @ 0x1140 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtvc pc, [r0], #584 @ 0x248 @ │ │ │ │ + ldrbtvc pc, [r8], #584 @ 0x248 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - b 0x4af644 │ │ │ │ + b 0x5af67c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1b46400 │ │ │ │ - @ instruction: 0x4629fbd9 │ │ │ │ + @ instruction: 0x4629fbdd │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #3008 @ 0xbc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmib ip!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + b 0x12f6a0 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ - strbmi pc, [r9], -r3, asr #23 @ │ │ │ │ + strbmi pc, [r9], -r7, asr #23 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ bfi pc, r9, (invalid: 26:1) @ │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #-400] @ 0xfffffe70 │ │ │ │ - blcc 0x14d59c │ │ │ │ + blcc 0x14d5d4 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmib r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + ldmib r8, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r8, asr #12 │ │ │ │ + rsbcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #400 @ 0x190 │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmib r6!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + ldmib sl!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ vhsub.s8 d18, d2, d1 │ │ │ │ - vsra.s64 d17, d28, #64 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0x96000132 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x14d414 │ │ │ │ - blcc 0x1a73f8 │ │ │ │ + blcs 0x14d44c │ │ │ │ + blcc 0x1a7430 │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3c1c9c │ │ │ │ + blcs 0x3c1cd4 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - bicvc pc, r0, r8, asr #12 │ │ │ │ + bicsvc pc, r8, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ addne pc, r5, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf9eef148 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2l 0, cr15, [ip, #-72]! @ 0xffffffb8 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xb2f122 │ │ │ │ + blx 0xb2f15a │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x1323a2 │ │ │ │ + blx 0x1323da │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ msrvs CPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x14d176 │ │ │ │ + blx 0x14d1ae │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], {100} @ 0x64 │ │ │ │ @ instruction: 0xf1b4e72e │ │ │ │ - @ instruction: 0xf7f8fb93 │ │ │ │ + @ instruction: 0xf7f8fb97 │ │ │ │ svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r0, lsl lr │ │ │ │ + eorseq lr, r3, r8, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmiami lr!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0124688 │ │ │ │ strmi pc, [r2], r1, lsr #26 │ │ │ │ @ instruction: 0xf8d0b108 │ │ │ │ movwcs sl, #4096 @ 0x1000 │ │ │ │ - bl 0x2fb980 │ │ │ │ + bl 0x2fb9b8 │ │ │ │ ldrmi r0, [r8], -r2, lsl #2 │ │ │ │ ldc2 0, cr15, [r6, #-72] @ 0xffffffb8 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf1082204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ stc2 0, cr15, [ip, #-72] @ 0xffffffb8 │ │ │ │ @@ -232277,598 +232291,598 @@ │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ tstpeq r0, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r8], #72 @ 0x48 │ │ │ │ smlabblt r8, r1, r6, r4 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ - vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6484639 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vorr.i16 d17, #1024 @ 0x0400 │ │ │ │ + vqdmlsl.s , d0, d28 │ │ │ │ @ instruction: 0xf0640b2e │ │ │ │ subcs pc, r0, #12032 @ 0x2f00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdapl r4, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdapl ip!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - ldm r8!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm ip!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ - strbmi pc, [r8, -ip, asr #12]! @ │ │ │ │ + strmi pc, [r0, ip, asr #12] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4651fabd │ │ │ │ + ldrbmi pc, [r1], -r1, asr #21 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ ldccs 12, cr15, [r1], {19} │ │ │ │ ldccs 8, cr13, [r1], {12} │ │ │ │ ldm pc, {r0, r1, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orrls pc, ip, #4 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #-1879048179 @ 0x9000000d │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ mrcle 2, 1, r3, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf0002c29 │ │ │ │ - ldclcs 0, cr8, [pc], #948 @ 0xf35e4 │ │ │ │ + ldclcs 0, cr8, [pc], #948 @ 0xf361c │ │ │ │ vrhadd.s8 d29, d9, d19 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d19, d0, d0[0] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #254976 @ 0x3e400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmia r6, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia sl, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d988 │ │ │ │ + blhi 0x16d9c0 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4631fa91 │ │ │ │ + @ instruction: 0x4631fa95 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ vstrcs d15, [r0, #-924] @ 0xfffffc64 │ │ │ │ sbchi pc, r3, r0 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff82f40a │ │ │ │ + blx 0xff82f442 │ │ │ │ subcs lr, r0, #49 @ 0x31 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmia r8!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmia ip!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d9c4 │ │ │ │ + blhi 0x16d9fc │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4621fa73 │ │ │ │ + @ instruction: 0x4621fa77 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #205824 @ 0x32400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldm r6, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldm sl, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d9e8 │ │ │ │ + blhi 0x16da20 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #20 @ │ │ │ │ + ldrtmi pc, [r1], -r5, ror #20 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ vstrcs d15, [r0, #-732] @ 0xfffffd24 │ │ │ │ addshi pc, r3, r0 │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ subcs pc, r0, #173056 @ 0x2a400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmda r6!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmda sl!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf8cd022f │ │ │ │ andls r8, r2, #4 │ │ │ │ strls r2, [r0, -r1, lsl #4] │ │ │ │ - blx 0x102f9d4 │ │ │ │ + blx 0x112fa0c │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xfe5af49e │ │ │ │ + blx 0xfe5af4d6 │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ - subeq pc, r0, r9, asr #4 │ │ │ │ + subseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0644ff0 │ │ │ │ vqdmulh.s d27, d25, d1 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7b0fb7b │ │ │ │ - eorscc pc, r4, r9, asr #4 │ │ │ │ + subcc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e2f4da │ │ │ │ - blcs 0x7fad18 │ │ │ │ + blx 0x1e2f512 │ │ │ │ + blcs 0x7fad50 │ │ │ │ andge sp, r1, #10944512 @ 0xa70000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, r3, lsr r7 @ │ │ │ │ - andeq r3, pc, r5, lsr #14 │ │ │ │ + andeq r3, pc, fp, ror #14 │ │ │ │ + andeq r3, pc, sp, asr r7 @ │ │ │ │ + andeq r3, pc, r7, lsl r7 @ │ │ │ │ + andeq r3, pc, r9, lsl #14 │ │ │ │ + strdeq r3, [pc], -fp │ │ │ │ + andeq r3, pc, sp, ror #13 │ │ │ │ ldrdeq r3, [pc], -pc @ │ │ │ │ ldrdeq r3, [pc], -r1 │ │ │ │ andeq r3, pc, r3, asr #13 │ │ │ │ @ instruction: 0x000f36b5 │ │ │ │ + andeq r3, pc, pc, asr #14 │ │ │ │ + andeq r3, pc, r1, asr #14 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + andeq r3, pc, r3, lsr r7 @ │ │ │ │ + andeq r3, pc, r5, lsr #14 │ │ │ │ andeq r3, pc, r7, lsr #13 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ muleq pc, r9, r6 @ │ │ │ │ - andeq r3, pc, fp, lsl #13 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + andeq r3, pc, r1, lsl r4 @ │ │ │ │ andeq r3, pc, sp, ror r6 @ │ │ │ │ - andeq r3, pc, r7, lsl r7 @ │ │ │ │ - andeq r3, pc, r9, lsl #14 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - strdeq r3, [pc], -fp │ │ │ │ - andeq r3, pc, sp, ror #13 │ │ │ │ - andeq r3, pc, pc, ror #12 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - andeq r3, pc, r1, ror #12 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - ldrdeq r3, [pc], -r9 │ │ │ │ - andeq r3, pc, r5, asr #12 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, r3, r5 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - andeq r3, pc, r9, asr r5 @ │ │ │ │ - andcc pc, r8, r9, asr #4 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + andeq r3, pc, fp, asr #11 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + muleq pc, r1, r5 @ │ │ │ │ + eorcc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vaba.s8 d30, d25, d17 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ str r0, [ip, lr, lsr #32]! │ │ │ │ - eorsmi pc, ip, r9, asr #4 │ │ │ │ + subsmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa2f57a │ │ │ │ + blx 0xa2f5b2 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf6488136 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe76cfb17 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - adcmi pc, r8, r9, asr #4 │ │ │ │ + sbcmi pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4af5a6 │ │ │ │ - blcs 0x143ade4 │ │ │ │ + blx 0x4af5de │ │ │ │ + blcs 0x143ae1c │ │ │ │ svcge 0x0041f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ + andeq r3, pc, r3, lsl r9 @ │ │ │ │ + andeq r3, pc, r5, lsl #18 │ │ │ │ + strdeq r3, [pc], -r7 │ │ │ │ + andeq r3, pc, r9, ror #17 │ │ │ │ ldrdeq r3, [pc], -fp │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ andeq r3, pc, sp, asr #17 │ │ │ │ @ instruction: 0x000f38bf │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ @ instruction: 0x000f38b1 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ andeq r3, pc, r3, lsr #17 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ muleq pc, r5, r8 @ │ │ │ │ - andeq r3, pc, r7, lsl #17 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - andeq r3, pc, r9, ror r8 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - andeq r3, pc, fp, ror #16 │ │ │ │ - andeq r3, pc, sp, asr r8 @ │ │ │ │ - andeq r3, pc, r9, asr #16 │ │ │ │ + andeq r3, pc, r1, lsl #17 │ │ │ │ + andeq r3, pc, sp, ror #16 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + andeq r3, pc, pc, asr r8 @ │ │ │ │ + andeq r3, pc, r1, asr r8 @ │ │ │ │ + andeq r3, pc, r3, asr #16 │ │ │ │ andeq r3, pc, r5, lsr r8 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ andeq r3, pc, r7, lsr #16 │ │ │ │ - andeq r3, pc, r9, lsl r8 @ │ │ │ │ - andeq r3, pc, fp, lsl #16 │ │ │ │ - strdeq r3, [pc], -sp │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - andeq r3, pc, pc, ror #15 │ │ │ │ + andeq r3, pc, r3, lsl r8 @ │ │ │ │ + andeq r3, pc, r5, lsl #16 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + strdeq r3, [pc], -r7 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + andeq r3, pc, r9, ror #15 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ ldrdeq r3, [pc], -fp │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ andeq r3, pc, sp, asr #15 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ @ instruction: 0x000f37bf │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ @ instruction: 0x000f37b1 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ andeq r3, pc, r3, lsr #15 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ muleq pc, r5, r7 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ andeq r3, pc, r7, lsl #15 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ andeq r3, pc, r9, ror r7 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - andeq r3, pc, fp, ror #14 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - andeq r3, pc, sp, asr r7 @ │ │ │ │ - andeq r3, pc, pc, asr #14 │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - muleq pc, fp, r2 @ │ │ │ │ - andeq r3, pc, r1, asr #14 │ │ │ │ - andsmi pc, ip, r9, asr #4 │ │ │ │ + eorsmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1a2f6f8 │ │ │ │ + blx 0x1a2f730 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4601fb15 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - andsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addmi pc, r8, r8, asr #12 │ │ │ │ + adcmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x14af724 │ │ │ │ + blx 0x14af75c │ │ │ │ vmax.s8 d30, d25, d19 │ │ │ │ - vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ movwcs pc, #2631 @ 0xa47 @ │ │ │ │ strtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ @ instruction: 0x4606fafb │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d29, d6 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ @ instruction: 0xf064002f │ │ │ │ ldmdavs r1!, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r3], fp, ror #21 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r7, r8, pc} │ │ │ │ - blcs 0x1021e0 │ │ │ │ + blcs 0x102218 │ │ │ │ orrshi pc, r0, r0, asr #6 │ │ │ │ - bmi 0x1d2ff08 │ │ │ │ - beq 0xcb00e8 │ │ │ │ + bmi 0xfe32ff40 │ │ │ │ + beq 0xcb0120 │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ strtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143501 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0644650 │ │ │ │ ldmdahi r3!, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ - bl 0x3ea9c4 │ │ │ │ + bl 0x3ea9fc │ │ │ │ @ instruction: 0xf83b0cc5 │ │ │ │ vqadd.s8 d18, d9, d21 │ │ │ │ - vaddl.s8 q10, d16, d8 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ mulcc r2, ip, r8 │ │ │ │ @ instruction: 0xf89c9401 │ │ │ │ strls r4, [r0], #-3 │ │ │ │ @ instruction: 0xf9fcf064 │ │ │ │ vtst.8 d24, d9, d17 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe64af9f5 │ │ │ │ - submi pc, ip, r9, asr #4 │ │ │ │ + rsbmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9eef064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ strtmi sl, [r8], -sl, asr #29 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ ldrt pc, [ip], -r7, lsl #26 @ │ │ │ │ - eormi pc, ip, r9, asr #4 │ │ │ │ + submi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f064 │ │ │ │ vaba.s8 q15, , q13 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vaddl.s8 q10, d0, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe773f9d9 │ │ │ │ - sbccc pc, ip, r9, asr #4 │ │ │ │ + rsccc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d2f064 │ │ │ │ vabd.s8 q15, , q14 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r5, -fp, asr #19]! @ │ │ │ │ - adcscc pc, r0, r9, asr #4 │ │ │ │ + sbccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c4f064 │ │ │ │ vaba.s8 q15, , q7 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe757f9bd │ │ │ │ - addscc pc, r4, r9, asr #4 │ │ │ │ + adccc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b6f064 │ │ │ │ vaba.s8 q15, , q0 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r9, -pc, lsr #19] @ │ │ │ │ - rsbscc pc, r8, r9, asr #4 │ │ │ │ + addscc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f064 │ │ │ │ vabd.s8 q15, , q1 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [fp, -r1, lsr #19]! │ │ │ │ - subscc pc, ip, r9, asr #4 │ │ │ │ + rsbscc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99af064 │ │ │ │ vaba.s8 d30, d9, d20 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe72df993 │ │ │ │ - rsccc pc, ip, r9, asr #4 │ │ │ │ + andmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98cf064 │ │ │ │ vabd.s8 d30, d9, d22 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [pc, -r5, lsl #19] │ │ │ │ - subcc pc, ip, r9, asr #4 │ │ │ │ + rsbcc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97ef064 │ │ │ │ vaba.s8 d30, d9, d8 │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe711f977 │ │ │ │ - rsbsvs pc, ip, r9, asr #4 │ │ │ │ + addsvs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf970f064 │ │ │ │ vabd.s8 d30, d9, d10 │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vaddl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ str pc, [r3, -r9, ror #18] │ │ │ │ - addvs pc, ip, r9, asr #4 │ │ │ │ + adcvs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf962f064 │ │ │ │ vmin.s8 q15, , q14 │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ usat pc, #21, fp, asr #18 @ │ │ │ │ - eorvs pc, ip, r9, asr #4 │ │ │ │ + subvs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf954f064 │ │ │ │ vmax.s8 q15, , q15 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strbt pc, [r7], sp, asr #18 @ │ │ │ │ - subsvs pc, r4, r9, asr #4 │ │ │ │ + rsbvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf946f064 │ │ │ │ vmax.s8 q15, , q8 │ │ │ │ - vaddl.s8 q11, d0, d4 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe6d9f93f │ │ │ │ - adcspl pc, ip, r9, asr #4 │ │ │ │ + sbcspl pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf938f064 │ │ │ │ vmin.s8 q15, , q1 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe6cbf931 │ │ │ │ - subpl pc, ip, r9, asr #4 │ │ │ │ + rsbpl pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92af064 │ │ │ │ vmax.s8 q15, , q2 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0x2d00f923 │ │ │ │ - ldclge 4, cr15, [pc, #252]! @ 0xf38ec │ │ │ │ + ldclge 4, cr15, [pc, #252]! @ 0xf3924 │ │ │ │ vrshl.s8 q15, q13, │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ssat pc, #20, r9, lsl #18 @ │ │ │ │ - sbcsmi pc, r4, r9, asr #4 │ │ │ │ + rscmi pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf912f064 │ │ │ │ vmax.s8 d30, d25, d28 │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strt pc, [r5], fp, lsl #18 │ │ │ │ - sbcmi pc, r8, r9, asr #4 │ │ │ │ + rscmi pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf904f064 │ │ │ │ vmin.s8 d30, d25, d14 │ │ │ │ - vshr.s64 d20, d20, #64 │ │ │ │ + vmla.i d20, d16, d0[3] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe697f8fd │ │ │ │ - sbcvs pc, ip, r9, asr #4 │ │ │ │ + rscvs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f6f064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [sp, #-3538]! @ 0xfffff22e │ │ │ │ - adcsvs pc, r4, r9, asr #4 │ │ │ │ + sbcvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [r3, #-3528]! @ 0xfffff238 │ │ │ │ - eorpl pc, r4, r9, asr #4 │ │ │ │ + eorspl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e2f064 │ │ │ │ vmin.s8 q15, , q14 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe675f8db │ │ │ │ - rscsmi pc, r8, r9, asr #4 │ │ │ │ + andspl pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f064 │ │ │ │ vmax.s8 q15, , q15 │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strbt pc, [r7], -sp, asr #17 @ │ │ │ │ - rsbspl pc, r4, r9, asr #4 │ │ │ │ + addpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c6f064 │ │ │ │ vmax.s8 q15, , q8 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe659f8bf │ │ │ │ - andsvs pc, r8, r9, asr #4 │ │ │ │ + eorsvs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b8f064 │ │ │ │ vmin.s8 q15, , q1 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe64bf8b1 │ │ │ │ - addspl pc, r4, r9, asr #4 │ │ │ │ + adcpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf064 │ │ │ │ vmax.s8 q15, , q2 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrt pc, [sp], -r3, lsr #17 @ │ │ │ │ @ instruction: 0xf6456871 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe69df89b │ │ │ │ - @ instruction: 0xffa8f1b3 │ │ │ │ + @ instruction: 0xffacf1b3 │ │ │ │ str r2, [r6], r0, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, ip, ror #22 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ ldmib r0, {r0, r2, r9, sl, lr}^ │ │ │ │ vadd.i8 d23, d13, d2 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0640300 │ │ │ │ vtst.8 , , │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0x4631f877 │ │ │ │ stmdami r1!, {r9, sp}^ │ │ │ │ - blx 0xfff31928 │ │ │ │ - rscsvs pc, r0, r9, asr #4 │ │ │ │ + blx 0xfff31960 │ │ │ │ + andvc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf86cf064 │ │ │ │ andcs r4, r0, #6094848 @ 0x5d0000 │ │ │ │ cmnpmi pc, r4, lsr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffc31940 │ │ │ │ + blx 0xffc31978 │ │ │ │ ldrbtle r0, [r3], #-1504 @ 0xfffffa20 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ @ instruction: 0xf414d179 │ │ │ │ cmnle sp, r0, asr #3 │ │ │ │ @ instruction: 0xf10004a1 │ │ │ │ strbteq r8, [r2], #-130 @ 0xffffff7e │ │ │ │ addhi pc, r8, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000423 │ │ │ │ vhadd.s8 d24, d25, d14 │ │ │ │ - vshr.s64 q11, q14, #64 │ │ │ │ + vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vadd.i8 , , │ │ │ │ eorsmi r0, r9, pc, lsl #2 │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ teqpeq r0, r7, lsl r0 @ p-variant is OBSOLETE │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ orrpl pc, r1, r7, lsr #8 │ │ │ │ @ instruction: 0xf0212200 │ │ │ │ stmdami r9, {r0, r1, r2, r3, r4, r8}^ │ │ │ │ - blx 0xff231990 │ │ │ │ - andvc pc, r8, r9, asr #4 │ │ │ │ + blx 0xff2319c8 │ │ │ │ + eorvc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strtvc pc, [r8], #-585 @ 0xfffffdb7 │ │ │ │ + strbvc pc, [r0], #-585 @ 0xfffffdb7 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf834f064 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f74842 │ │ │ │ vpmin.s8 d31, d25, d21 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf105f829 │ │ │ │ @ instruction: 0xf6480111 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vadd.i8 d31, d9, d17 │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1a27c2d │ │ │ │ - movtcs lr, #3304 @ 0xce8 │ │ │ │ + movtcs lr, #3308 @ 0xcec │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vmls.i d20, d0, d0[6] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - mcr2 1, 5, pc, cr10, cr3, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr14, cr3, {5} @ │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf800f064 │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf642d142 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ andslt r0, r6, r2, lsr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00f0f063 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ andcs r4, r0, #2162688 @ 0x210000 │ │ │ │ - blx 0xfb1a38 │ │ │ │ + blx 0xfb1a70 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami pc, {r0, r2, r7, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2611 @ 0xfffff5cd │ │ │ │ addle r5, r1, r0, asr #3 │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ - blx 0xc31a54 │ │ │ │ + blx 0xc31a8c │ │ │ │ @ instruction: 0xf57f04a1 │ │ │ │ andcs sl, r0, #504 @ 0x1f8 │ │ │ │ vst2.8 {d20-d21}, [pc :64], r9 │ │ │ │ @ instruction: 0xf7f75100 │ │ │ │ strbteq pc, [r2], #-2595 @ 0xfffff5dd @ │ │ │ │ svcge 0x0078f57f │ │ │ │ andcs r4, r0, #1441792 @ 0x160000 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ - blx 0x7b1a78 │ │ │ │ + blx 0x7b1ab0 │ │ │ │ @ instruction: 0xf57f0423 │ │ │ │ ldmdami r3, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74100 │ │ │ │ @ instruction: 0xe76afa11 │ │ │ │ andcs r4, r0, #16, 16 @ 0x100000 │ │ │ │ - blx 0x431a94 │ │ │ │ + blx 0x431acc │ │ │ │ stmdami pc, {r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strb pc, [fp, -r7, lsl #20]! @ │ │ │ │ - mcr2 1, 6, pc, cr4, cr3, {5} @ │ │ │ │ + mcr2 1, 6, pc, cr8, cr3, {5} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, ip, lsl lr │ │ │ │ - ldrsbteq lr, [r3], -ip │ │ │ │ - eorseq lr, r3, r8, asr #30 │ │ │ │ - eorseq lr, r3, r8, lsr #31 │ │ │ │ + eorseq lr, r3, r4, lsr lr │ │ │ │ + ldrshteq lr, [r3], -r4 │ │ │ │ + eorseq lr, r3, r0, ror #30 │ │ │ │ + eorseq lr, r3, r0, asr #31 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -232877,25 +232891,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, sp, lsl #23 │ │ │ │ strhi lr, [r0, #-2512] @ 0xfffff630 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ vabd.s8 d22, d13, d2 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0630300 │ │ │ │ vmax.f32 d31, d25, d1 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0x4641ff7b │ │ │ │ stmmi r2, {r9, sp} │ │ │ │ @ instruction: 0xf9fcf7f7 │ │ │ │ - rscsvs pc, r0, r9, asr #4 │ │ │ │ + andvc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff70f063 │ │ │ │ andcs r4, r0, #8257536 @ 0x7e0000 │ │ │ │ cmnpmi pc, r5, lsr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf9f0f7f7 │ │ │ │ @ instruction: 0xf10005e8 │ │ │ │ @ instruction: 0xf41580b2 │ │ │ │ @@ -232903,91 +232917,91 @@ │ │ │ │ @ instruction: 0xf41580b8 │ │ │ │ @ instruction: 0xf04051c0 │ │ │ │ strteq r8, [r9], #188 @ 0xbc │ │ │ │ sbchi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf100046a │ │ │ │ strteq r8, [fp], #-198 @ 0xffffff3a │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ - rscsvs pc, ip, r9, asr #4 │ │ │ │ + andsvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff50f063 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf01680cd │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4. {d8-d11}, [r6], r4 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74868 │ │ │ │ vmla.i8 , , │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ vhadd.s8 d16, d2, d30 │ │ │ │ - @ instruction: 0xf2c016bc │ │ │ │ + @ instruction: 0xf2c016d4 │ │ │ │ @ instruction: 0xf0630632 │ │ │ │ shasxmi pc, r9, r5 @ │ │ │ │ stmdami r2!, {r9, sp}^ │ │ │ │ - ldrne pc, [r4, -r8, asr #12] │ │ │ │ + strne pc, [ip, -r8, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0xf9b2f7f7 │ │ │ │ - eorsvc pc, r0, r9, asr #4 │ │ │ │ + subvc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff26f063 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28024 │ │ │ │ - movtcs lr, #3058 @ 0xbf2 │ │ │ │ + movtcs lr, #3062 @ 0xbf6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf64c6701 │ │ │ │ - vmls.f d20, d0, d0[6] │ │ │ │ + vabal.s8 q10, d16, d0 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - ldc2 1, cr15, [r8, #716]! @ 0x2cc │ │ │ │ + ldc2 1, cr15, [ip, #716]! @ 0x2cc │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff0ef063 │ │ │ │ - eorsvc pc, ip, r9, asr #4 │ │ │ │ + subsvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff08f063 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28028 │ │ │ │ - movtcs lr, #3028 @ 0xbd4 │ │ │ │ + movtcs lr, #3032 @ 0xbd8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - ldc2 1, cr15, [lr, #716] @ 0x2cc │ │ │ │ + stc2 1, cr15, [r2, #716]! @ 0x2cc │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr4, cr3, {3} │ │ │ │ - andsvc pc, r4, r9, asr #4 │ │ │ │ + eorvc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr14, cr3, {3} │ │ │ │ tstpeq r1, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - andsne pc, r0, r8, asr #12 │ │ │ │ + eorne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr6, cr3, {3} │ │ │ │ - andsvc pc, ip, r9, asr #4 │ │ │ │ + eorsvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr0, cr3, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [r4], #-20 @ 0xffffffec │ │ │ │ - bl 0xfec30304 │ │ │ │ + bl 0xfed3033c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ strls r0, [r0, #-303] @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d9, d2 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b34619 │ │ │ │ - strtmi pc, [r1], -pc, ror #26 │ │ │ │ + @ instruction: 0x4621fd73 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ - blmi 0xaf37bc │ │ │ │ - blls 0x64dd14 │ │ │ │ + blmi 0xaf37f4 │ │ │ │ + blls 0x64dd4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ - sbcscc pc, r8, r2, asr #12 │ │ │ │ + rscscc pc, r0, r2, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06341f0 │ │ │ │ @ instruction: 0xf44fbeb5 │ │ │ │ stmdami r3!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r5], #-2303 @ 0xfffff701 │ │ │ │ @@ -233014,20 +233028,20 @@ │ │ │ │ @ instruction: 0xf8d4f7f7 │ │ │ │ ldmdami r1, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ ldr pc, [r6, -pc, asr #17]! │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf8caf7f7 │ │ │ │ @ instruction: 0xf1b3e72d │ │ │ │ - svclt 0x0000fd87 │ │ │ │ + svclt 0x0000fd8b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, ip, lsl lr │ │ │ │ - ldrsbteq lr, [r3], -ip │ │ │ │ - eorseq lr, r3, r8, asr #30 │ │ │ │ - eorseq lr, r3, r8, lsr #31 │ │ │ │ + eorseq lr, r3, r4, lsr lr │ │ │ │ + ldrshteq lr, [r3], -r4 │ │ │ │ + eorseq lr, r3, r0, ror #30 │ │ │ │ + eorseq lr, r3, r0, asr #31 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -233040,39 +233054,39 @@ │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ andls r9, r7, #77824 @ 0x13000 │ │ │ │ ldrsblt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ cdp2 0, 0, cr15, cr8, cr3, {3} │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x4fc1b0 │ │ │ │ - rsbvc pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + blcc 0x4fc1e8 │ │ │ │ + rsbsvc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - blx 0xfe1b048e │ │ │ │ + blx 0xfe2b04c6 │ │ │ │ vhsub.s8 d18, d15, d0 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ @ instruction: 0x46100133 │ │ │ │ ldclne 2, cr15, [r7], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf1b3022e │ │ │ │ - strtmi pc, [r8], -r9, ror #22 │ │ │ │ + strtmi pc, [r8], -sp, ror #22 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #14016 @ 0x36c0 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - bls 0x2c56cc │ │ │ │ + bls 0x2c5704 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #18]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [r8, #396] @ 0x18c │ │ │ │ andcs fp, r0, r9 │ │ │ │ @@ -233080,130 +233094,130 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0x2c00ab04 │ │ │ │ qadd16mi fp, r2, r8 │ │ │ │ stmdbvc r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0xd30532 │ │ │ │ + blx 0xe3056a │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 0, cr15, [r2, #396]! @ 0x18c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ ldrmi r4, [r5], -fp, lsl #13 │ │ │ │ tstvc r3, #3620864 @ 0x374000 │ │ │ │ cdpls 0, 1, cr9, cr2, cr6, {0} │ │ │ │ - bls 0x66e608 │ │ │ │ + bls 0x66e640 │ │ │ │ @ instruction: 0xf0639307 │ │ │ │ cmnplt r0, #8896 @ p-variant is OBSOLETE @ 0x22c0 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - cmnpeq r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, pc, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf8511c77 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, asr r5 │ │ │ │ strbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #7488 @ 0x1d40 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xb010f8d1 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2e7f44 │ │ │ │ + blls 0x2e7f7c │ │ │ │ stmdals r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ strls r9, [r0], -r3, lsl #20 │ │ │ │ @ instruction: 0x462047d8 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ andlt fp, r9, sp, asr sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - andsvc pc, r8, r9, asr #4 │ │ │ │ + eorsvc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #396] @ 0x18c │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0xf648d20d │ │ │ │ - vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ strtmi r0, [fp], -pc, lsr #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx 0xff330600 │ │ │ │ + blx 0xff430638 │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ - ldc2l 1, cr15, [r0], #584 @ 0x248 │ │ │ │ + ldc2l 1, cr15, [r4], #584 @ 0x248 │ │ │ │ rsbmi lr, lr, #50069504 @ 0x2fc0000 │ │ │ │ @ instruction: 0xf0084630 │ │ │ │ @ instruction: 0x4602fdf9 │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp, fp, ror #26]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b164 │ │ │ │ + bl 0xfec4b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf063460e │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ vrhadd.s8 d18, d9, d1 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf191002e │ │ │ │ - ldccs 14, cr15, [pc, #-420] @ 0xf3de8 │ │ │ │ + ldccs 14, cr15, [pc, #-436] @ 0xf3e10 │ │ │ │ vmla.i8 d29, d2, d21 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0x46290032 │ │ │ │ stc2l 0, cr15, [sl, #-396] @ 0xfffffe74 │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsmi pc, r8, r0, asr #12 │ │ │ │ + sbcsmi pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #-396] @ 0xfffffe74 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ - ldc2 1, cr15, [r2], #584 @ 0x248 │ │ │ │ + ldc2 1, cr15, [r6], #584 @ 0x248 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -r9, lsr #28 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - addvc pc, r0, r9, asr #4 │ │ │ │ + addsvc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mcr2 1, 2, pc, cr6, cr1, {4} @ │ │ │ │ + mcr2 1, 2, pc, cr10, cr1, {4} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0634070 │ │ │ │ sha1c.32 , q15, │ │ │ │ - vsubw.s8 q10, q0, d0 │ │ │ │ - bl 0x1b4cb0 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ + bl 0x1b4ce8 │ │ │ │ @ instruction: 0xf6400385 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06312e0 │ │ │ │ bfi pc, sp, (invalid: 26:17) @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6be018 │ │ │ │ + blle 0x6be050 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -233211,38 +233225,38 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x38ce58 │ │ │ │ - blcs 0x3aa434 │ │ │ │ + blcs 0x38ce90 │ │ │ │ + blcs 0x3aa46c │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r4, pc, r9, asr #32 │ │ │ │ - andeq r4, pc, r9, asr #32 │ │ │ │ - andeq r4, pc, r9, asr #32 │ │ │ │ - andeq r4, pc, r5, asr #32 │ │ │ │ - andeq r4, pc, r5, asr #32 │ │ │ │ - andeq r4, pc, r5, asr #32 │ │ │ │ - andeq r4, pc, r9, asr #32 │ │ │ │ - andeq r4, pc, r9, asr #32 │ │ │ │ - andeq r4, pc, r9, asr #32 │ │ │ │ - andeq r4, pc, r9, asr #32 │ │ │ │ - andeq r4, pc, r9, asr #32 │ │ │ │ + andeq r4, pc, r1, lsl #1 │ │ │ │ + andeq r4, pc, r1, lsl #1 │ │ │ │ + andeq r4, pc, r1, lsl #1 │ │ │ │ + andeq r4, pc, sp, ror r0 @ │ │ │ │ + andeq r4, pc, sp, ror r0 @ │ │ │ │ + andeq r4, pc, sp, ror r0 @ │ │ │ │ + andeq r4, pc, r1, lsl #1 │ │ │ │ + andeq r4, pc, r1, lsl #1 │ │ │ │ + andeq r4, pc, r1, lsl #1 │ │ │ │ + andeq r4, pc, r1, lsl #1 │ │ │ │ + andeq r4, pc, r1, lsl #1 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b2b4 │ │ │ │ + bl 0xfec4b2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ @@ -233264,15 +233278,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b32c │ │ │ │ + bl 0xfec4b364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [r2, #-68]! @ 0xffffffbc │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -233284,15 +233298,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b37c │ │ │ │ + bl 0xfec4b3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2 0, cr15, [sl, #-68] @ 0xffffffbc │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ @@ -233306,15 +233320,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b3d4 │ │ │ │ + bl 0xfec4b40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2l 0, cr15, [lr], {17} │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -233326,15 +233340,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b424 │ │ │ │ + bl 0xfec4b45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [r6], #68 @ 0x44 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -233351,22 +233365,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b488 │ │ │ │ + bl 0xfec4b4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #34048 @ 0x8500 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185ab0 │ │ │ │ + bcs 0x185ae8 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -233382,15 +233396,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b504 │ │ │ │ + bl 0xfec4b53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ mcrr2 0, 1, pc, r6, cr1 @ │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -233407,22 +233421,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b568 │ │ │ │ + bl 0xfec4b5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #5376 @ 0x1500 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185b90 │ │ │ │ + bcs 0x185bc8 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -233438,15 +233452,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b5e4 │ │ │ │ + bl 0xfec4b61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldrdlt pc, [r8, r7] │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233459,20 +233473,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b638 │ │ │ │ + bl 0xfec4b670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfec30492 │ │ │ │ + blx 0xfec304ca │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -233495,15 +233509,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b6c8 │ │ │ │ + bl 0xfec4b700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r5, ror #22 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233515,15 +233529,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b718 │ │ │ │ + bl 0xfec4b750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, sp, lsr fp @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -233535,73 +233549,73 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b768 │ │ │ │ + bl 0xfec4b7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2104 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ strls r0, [r0, #-656] @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - andlt lr, r3, r8, ror r8 │ │ │ │ + andlt lr, r3, ip, asr r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r1], r4 │ │ │ │ + @ instruction: 0x0081b8bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b7b4 │ │ │ │ + bl 0xfec4b7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024614 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r9, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r9, lsl #24 │ │ │ │ smlabtpl r1, sp, r9, lr │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ @ instruction: 0xf74d9403 │ │ │ │ - andlt lr, r5, ip, asr #16 │ │ │ │ + andlt lr, r5, r0, lsr r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r1, r4, lsr #17 │ │ │ │ + addeq fp, r1, ip, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5b2b1ba │ │ │ │ ldmdale r6, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ tstcs r8, r0, lsl r6 │ │ │ │ @ instruction: 0xf138461f │ │ │ │ strmi pc, [r6], -r1, asr #27 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r0, [r8], -r2, ror #1 │ │ │ │ - blx 0xfedb0684 │ │ │ │ + blx 0xfedb06bc │ │ │ │ strcs fp, [lr], #-2448 @ 0xfffff670 │ │ │ │ @ instruction: 0xf1384630 │ │ │ │ @ instruction: 0xf175fd0f │ │ │ │ - andvs pc, r4, r7, asr #27 │ │ │ │ + andvs pc, r4, fp, asr #27 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcne 2, cr2, [r5, #-0] │ │ │ │ @@ -233609,48 +233623,48 @@ │ │ │ │ stmdbeq r4, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46934690 │ │ │ │ strcs lr, [r0], -sp, asr #19 │ │ │ │ ldrtmi lr, [r0], -r9 │ │ │ │ stcvs 8, cr15, [r4], {73} @ 0x49 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strmi r3, [r0, #1288]! @ 0x508 │ │ │ │ - bleq 0x3327b4 │ │ │ │ + bleq 0x3327ec │ │ │ │ stmdavs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ - blle 0xa7fe98 │ │ │ │ + blle 0xa7fed0 │ │ │ │ @ instruction: 0xf855d0f1 │ │ │ │ ldrtmi r1, [fp], -r4, lsl #24 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ - blx 0x20b06ec │ │ │ │ + blx 0x20b0724 │ │ │ │ stceq 8, cr15, [r4], {73} @ 0x49 │ │ │ │ - blls 0x120d30 │ │ │ │ - blcs 0xfc6b4 │ │ │ │ + blls 0x120d68 │ │ │ │ + blcs 0xfc6ec │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :128], r6 │ │ │ │ @ instruction: 0xf6c74170 │ │ │ │ - bl 0xfe950ebc │ │ │ │ + bl 0xfe950ef4 │ │ │ │ adcsmi r0, r0, #11 │ │ │ │ ldrtmi fp, [r3], #3878 @ 0xf26 │ │ │ │ @ instruction: 0x468b4630 │ │ │ │ @ instruction: 0xf175e7da │ │ │ │ - tstpcs r6, #8512 @ p-variant is OBSOLETE @ 0x2140 │ │ │ │ + tstpcs r6, #8768 @ p-variant is OBSOLETE @ 0x2240 │ │ │ │ ldr r6, [fp, r3]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cdpls 1, 0, cr13, cr1, cr11, {0} │ │ │ │ cdpls 7, 0, cr14, cr1, cr15, {5} │ │ │ │ mcrls 7, 0, lr, cr1, cr5, {5} │ │ │ │ @ instruction: 0xe7ab2416 │ │ │ │ - ldc2l 1, cr15, [r6, #-468]! @ 0xfffffe2c │ │ │ │ + ldc2l 1, cr15, [sl, #-468]! @ 0xfffffe2c │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ movwcs lr, #6060 @ 0x17ac │ │ │ │ strb r9, [r3, r0, lsl #6] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b904 │ │ │ │ + bl 0xfec4b93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf950f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r9, asr #18 │ │ │ │ @@ -233658,16 +233672,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf942f011 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01168e8 │ │ │ │ rscvs pc, r0, fp, lsr r9 @ │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b917dc │ │ │ │ - bvs 0xfeb8d0e0 │ │ │ │ + bvs 0x1b91814 │ │ │ │ + bvs 0xfeb8d118 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233690,19 +233704,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b9d4 │ │ │ │ + bl 0xfec4ba0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8e8f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r1, ror #17 │ │ │ │ @@ -233740,19 +233754,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ba9c │ │ │ │ + bl 0xfec4bad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a6f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ mlsvs r0, pc, r8, pc @ │ │ │ │ @@ -233760,16 +233774,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf898f011 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01168e8 │ │ │ │ smlalvs pc, r0, r1, r8 @ │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b91974 │ │ │ │ - bvs 0xfeb8d278 │ │ │ │ + bvs 0x1b919ac │ │ │ │ + bvs 0xfeb8d2b0 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233792,19 +233806,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bb6c │ │ │ │ + bl 0xfec4bba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf83ef011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r7, lsr r8 @ │ │ │ │ @@ -233850,37 +233864,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ strmi r3, [ip], -r8, asr #1 │ │ │ │ - bvs 0x179beb4 │ │ │ │ + bvs 0x179beec │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r1, r2, r3, r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0xfe7d4cd4 │ │ │ │ + bvs 0xfe7d4d0c │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813a │ │ │ │ ldmib r4, {r3, r6, ip, pc}^ │ │ │ │ ldmib r4, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x1577ab8 │ │ │ │ + b 0x1577af0 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ cmppvc r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r0!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r1!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ - bleq 0x170af0 │ │ │ │ + bleq 0x170b28 │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ - b 0x10fd074 │ │ │ │ + b 0x10fd0ac │ │ │ │ tstls r1, r3 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf0159700 │ │ │ │ vbit d16, d2, d0 │ │ │ │ tstls ip, r7 │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ mlane fp, r4, r8, pc @ │ │ │ │ @@ -233890,287 +233904,287 @@ │ │ │ │ @ instruction: 0xf0159302 │ │ │ │ svclt 0x000c0304 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r0, #805306375 @ 0x30000007 │ │ │ │ movwls r9, #53764 @ 0xd204 │ │ │ │ - rsbcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addcc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4b014c │ │ │ │ + blvc 0x4b0184 │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ stc 6, cr4, [sp, #320] @ 0x140 │ │ │ │ @ instruction: 0xf1b27b0a │ │ │ │ - @ instruction: 0xf1b9fc99 │ │ │ │ + @ instruction: 0xf1b9fc9d │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1c08087 │ │ │ │ @ instruction: 0xf64d0349 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ tstcs r1, pc, lsr #4 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #4 │ │ │ │ - addscc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + adccc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - stc2 1, cr15, [r4], {178} @ 0xb2 │ │ │ │ + stc2 1, cr15, [r8], {178} @ 0xb2 │ │ │ │ mulcc ip, r8, r8 │ │ │ │ rsble r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf0151bbf │ │ │ │ @ instruction: 0xf8940580 │ │ │ │ - b 0x14bcbf4 │ │ │ │ + b 0x14bcc2c │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sadd16mi fp, sp, r8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64d8178 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #12 │ │ │ │ @ instruction: 0x46964694 │ │ │ │ @ instruction: 0xf64be01e │ │ │ │ - vbic.i16 d19, #8 @ 0x0008 │ │ │ │ + vorr.i16 , #0 @ 0x0000 │ │ │ │ strb r0, [r4, -lr, lsr #18]! │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf64d80e1 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vmls.i d19, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf64b062e │ │ │ │ - vqrdmlah.s d19, d0, d0[5] │ │ │ │ + vmov.i64 , #0x00000000ffff0000 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ tstcs r1, r9, lsl #28 │ │ │ │ strgt lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - addscc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + adcscc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strls r2, [r4, -r4, lsl #8] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 1, cr15, [lr], {178} @ 0xb2 │ │ │ │ + stc2 1, cr15, [r2], #-712 @ 0xfffffd38 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64b8ff0 │ │ │ │ - vbic.i16 d19, #0 @ 0x0000 │ │ │ │ + vmul.f d19, d0, d0[2] │ │ │ │ str r0, [r6, -lr, lsr #18]! │ │ │ │ ldrbmi r2, [r0], -r1, lsl #2 │ │ │ │ - addpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + addspl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - stc2 1, cr15, [r6], {178} @ 0xb2 │ │ │ │ + stc2 1, cr15, [sl], {178} @ 0xb2 │ │ │ │ mvnslt lr, r0, lsl #15 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ addhi pc, r5, r0 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64d812a │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmov.i32 , #1279 @ 0x000004ff │ │ │ │ + vqdmulh.s d19, d0, d0[7] │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ strmi r0, [r4], -lr, lsr #14 │ │ │ │ strmi r4, [r6], r6, lsl #12 │ │ │ │ stmdbls sp, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db3c1 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ - bcs 0xf513c │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ + bcs 0xf5174 │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rsbcc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mrrccc 6, 4, pc, r4, cr11 @ │ │ │ │ + stclcc 6, cr15, [ip], #-300 @ 0xfffffed4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ ldr r4, [fp, lr, lsl #13] │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ - msrne (UNDEF: 108), sp │ │ │ │ + orrne pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64b80b8 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vmov.i32 , #1279 @ 0x000004ff │ │ │ │ + vqdmulh.s d19, d0, d0[7] │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ strmi r0, [ip], -lr, lsr #12 │ │ │ │ strmi r4, [lr], pc, lsl #12 │ │ │ │ @ instruction: 0xf64be77c │ │ │ │ - vmul.f d19, d0, d0[0] │ │ │ │ + vorr.i16 , #8 @ 0x0008 │ │ │ │ strb r0, [r2], lr, lsr #18 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64d808a │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ ldrmi r0, [r1], -pc, lsr #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ - bcs 0x12eaa8 │ │ │ │ + bcs 0x12eae0 │ │ │ │ @ instruction: 0xf64dd05a │ │ │ │ - vmls.i d17, d0, d0[7] │ │ │ │ + vaddhn.i16 d17, q8, q2 │ │ │ │ @ instruction: 0xf64b042f │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vmov.i32 , #1279 @ 0x000004ff │ │ │ │ + vqdmulh.s d19, d0, d0[7] │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ strtmi r0, [r6], lr, lsr #12 │ │ │ │ tstlt sl, #72, 14 @ 0x1200000 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppcc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 100), fp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbcc pc, [r8, -fp, asr #12] @ │ │ │ │ + ldrbcc pc, [r0, -fp, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xe7354696 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, r0, fp, asr #12 │ │ │ │ + rsbcc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbcc pc, [ip], -fp, asr #12 @ │ │ │ │ + ldrbtcc pc, [r4], -fp, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46144611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe7234696 │ │ │ │ - rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppcc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 100), fp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbtcc pc, [r0], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldrbtcc pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - ldrbcc pc, [r8, -fp, asr #12] @ │ │ │ │ + ldrbcc pc, [r0, -fp, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdpcc 6, 6, cr15, cr4, cr11, {2} │ │ │ │ + cdpcc 6, 7, cr15, cr12, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944610 │ │ │ │ smlad fp, r6, r6, r4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rsbcc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppcc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 100), fp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, fp, asr #12 │ │ │ │ + rsbcc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbtcc pc, [r0], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldrbtcc pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - mrrccc 6, 4, pc, r4, cr11 @ │ │ │ │ + stclcc 6, cr15, [ip], #-300 @ 0xfffffed4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrbcc pc, [r8, -fp, asr #12] @ │ │ │ │ + ldrbcc pc, [r0, -fp, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldrbcc pc, [ip], -fp, asr #12 @ │ │ │ │ + ldrbtcc pc, [r4], -fp, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpcc 6, 6, cr15, cr4, cr11, {2} │ │ │ │ + cdpcc 6, 7, cr15, cr12, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0xf64de6ea │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vmls.i d19, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vqrdmlah.s d19, d0, d0[5] │ │ │ │ + vmov.i64 , #0x00000000ffff0000 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46944610 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xf64be6d8 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vmls.i d19, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vmov.i32 , #1279 @ 0x000004ff │ │ │ │ + vqdmulh.s d19, d0, d0[7] │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf64b062e │ │ │ │ - vqrdmlah.s d19, d0, d0[5] │ │ │ │ + vmov.i64 , #0x00000000ffff0000 │ │ │ │ strmi r0, [pc], -lr, lsr #28 │ │ │ │ @ instruction: 0xf64de6be │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vmls.i d19, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf64b062e │ │ │ │ - vqrdmlah.s d19, d0, d0[5] │ │ │ │ + vmov.i64 , #0x00000000ffff0000 │ │ │ │ ldrmi r0, [r4], lr, lsr #28 │ │ │ │ @ instruction: 0xf64de6a0 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmls.i d19, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vmov.i32 , #1279 @ 0x000004ff │ │ │ │ + vqdmulh.s d19, d0, d0[7] │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - vqrdmlah.s d19, d0, d0[5] │ │ │ │ + vmov.i64 , #0x00000000ffff0000 │ │ │ │ strmi r0, [r6], -lr, lsr #28 │ │ │ │ @ instruction: 0xf64be682 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmls.i d19, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vmov.i32 , #1279 @ 0x000004ff │ │ │ │ + vqdmulh.s d19, d0, d0[7] │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vqrdmlah.s d19, d0, d0[5] │ │ │ │ + vmov.i64 , #0x00000000ffff0000 │ │ │ │ strmi r0, [r8], -lr, lsr #28 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ svclt 0x0000e66e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c104 │ │ │ │ + bl 0xfec4c13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r3], -r7, lsl #18 │ │ │ │ strls r4, [r0], #-1634 @ 0xfffff99e │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r1, r4, r8, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbvc pc, [r4], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @@ -234181,87 +234195,87 @@ │ │ │ │ ldmdavs r4!, {r0, sp, lr, pc} │ │ │ │ ldmdavs r8!, {r2, r4, r8, r9, fp, ip}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0672800 │ │ │ │ strmi pc, [r1], -r9, ror #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ movwmi lr, #27089 @ 0x69d1 │ │ │ │ - bl 0x1f05a14 │ │ │ │ + bl 0x1f05a4c │ │ │ │ ldmdavs r3!, {r0, r1, r8, r9} │ │ │ │ qasxmi fp, ip, r8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf7ff4423 │ │ │ │ stclne 13, cr15, [r2], #-300 @ 0xfffffed4 │ │ │ │ mvnle r4, r5, lsr #5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c1bc │ │ │ │ + bl 0xfec4c1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1a10ff8 │ │ │ │ - blx 0xfed33c24 │ │ │ │ + blx 0xfed33c6c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c1e4 │ │ │ │ + bl 0xfec4c21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc38e0c │ │ │ │ + blmi 0xc38e44 │ │ │ │ @ instruction: 0x460eb099 │ │ │ │ @ instruction: 0xf64b2206 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff6cf1a1 │ │ │ │ + @ instruction: 0xff70f1a1 │ │ │ │ @ instruction: 0x1da7b9b8 │ │ │ │ @ instruction: 0xf64b4605 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ andcs r0, r5, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1a14638 │ │ │ │ - stmdblt r0, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a14631 │ │ │ │ - blx 0xfed33bc0 │ │ │ │ + blx 0xfed33c08 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r3!, {r2, sp, lr, pc} │ │ │ │ - blcs 0x303cfc │ │ │ │ + blcs 0x303d34 │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r9, r8, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46292250 │ │ │ │ @ instruction: 0xf1a1a803 │ │ │ │ - @ instruction: 0xf1a9e9b8 │ │ │ │ - cmppcs r0, #201728 @ p-variant is OBSOLETE @ 0x31400 │ │ │ │ + @ instruction: 0xf1a9e9bc │ │ │ │ + cmppcs r0, #205824 @ p-variant is OBSOLETE @ 0x32400 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - eorvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + subvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf1b22201 │ │ │ │ - stmdage r3, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 7, cr15, cr14, cr1, {5} │ │ │ │ + stmdage r3, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + cdp2 1, 8, cr15, cr2, cr1, {5} │ │ │ │ strmi sl, [r4], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff26f1a1 │ │ │ │ + @ instruction: 0xff2af1a1 │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xe7c31938 │ │ │ │ - blx 0xff73176a │ │ │ │ + blx 0xff8317a2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @@ -234278,148 +234292,148 @@ │ │ │ │ cdpeq 1, 1, cr9, cr9, cr5, {0} │ │ │ │ streq pc, [fp], -r2, asr #7 │ │ │ │ strls r9, [fp], -r6, lsl #2 │ │ │ │ orrvs pc, r0, r0, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - stmdbls r7, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ addhi pc, pc, r0, asr #6 │ │ │ │ - ldclmi 6, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], {70} @ 0x46 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - strbtpl pc, [r4], ip, asr #12 @ │ │ │ │ + ldrbtpl pc, [ip], ip, asr #12 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf64b2700 │ │ │ │ - vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q11, d0, d0[7] │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ andls r1, r9, #1792 @ 0x700 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwlt lr, #6605 @ 0x19cd │ │ │ │ - bls 0x3469e0 │ │ │ │ + bls 0x346a18 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf1b28000 │ │ │ │ - @ instruction: 0xf1b9f979 │ │ │ │ + @ instruction: 0xf1b9f97d │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe606a84 │ │ │ │ - blx 0xfed313e8 │ │ │ │ + blx 0xfe606abc │ │ │ │ + blx 0xfed31420 │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ @ instruction: 0x4632fcf9 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf1b24628 │ │ │ │ - @ instruction: 0x1e63f969 │ │ │ │ + @ instruction: 0x1e63f96d │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r4], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldc2l 7, cr15, [r4], #952 @ 0x3b8 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf956f1b2 │ │ │ │ + @ instruction: 0xf95af1b2 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x269958 │ │ │ │ + blls 0x269990 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2c6a40 │ │ │ │ - adcvs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + blls 0x2c6a78 │ │ │ │ + sbcvs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf1b29b06 │ │ │ │ - @ instruction: 0xf1b8f945 │ │ │ │ + @ instruction: 0xf1b8f949 │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr r6 │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ - @ instruction: 0xf938f1b2 │ │ │ │ + @ instruction: 0xf93cf1b2 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ @ instruction: 0xf1b8d1b0 │ │ │ │ eorle r0, r8, r8, lsl #30 │ │ │ │ @ instruction: 0xf64d9b0d │ │ │ │ - vmls.i d17, d0, d0[7] │ │ │ │ + vaddhn.i16 d17, q8, q2 │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ ldrtpl pc, [r7], -r3, lsl #10 @ │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vorr.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d23, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0xfe688 │ │ │ │ + bcs 0xfe6c0 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ - tstpcs r1, r9, lsl r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, sp, lsl r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ - @ instruction: 0xf64bf911 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bf915 │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1b24628 │ │ │ │ - andcs pc, r0, r9, lsl #18 │ │ │ │ + andcs pc, r0, sp, lsl #18 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64b9b0c │ │ │ │ - vrshr.s64 q11, q10, #64 │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ - @ instruction: 0xe7aff8f3 │ │ │ │ + @ instruction: 0xe7aff8f7 │ │ │ │ ldrle r0, [r6, #-1665] @ 0xfffff97f │ │ │ │ movwmi pc, #25539 @ 0x63c3 @ │ │ │ │ svcvc 0x0000f410 │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ eorsle r0, r8, r4, asr r0 │ │ │ │ - stc2 1, cr15, [lr], #-680 @ 0xfffffd58 │ │ │ │ + ldc2 1, cr15, [r2], #-680 @ 0xfffffd58 │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15792 @ 0x3db0 │ │ │ │ - ldcvs 6, cr15, [r4], #-300 @ 0xfffffed4 │ │ │ │ + mcrrvs 6, 4, pc, ip, cr11 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x11aefac │ │ │ │ + b 0x11aefe4 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c0b991 │ │ │ │ - bllt 0xfe14199c │ │ │ │ + bllt 0xfe1419d4 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - mcrne 12, 0, pc, cr3, cr5, {0} @ │ │ │ │ + mcrne 12, 0, pc, cr3, cr9, {0} @ │ │ │ │ ldcle 3, cr9, [r7, #40] @ 0x28 │ │ │ │ @ instruction: 0xf64b2307 │ │ │ │ - vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ + vmov.i32 q11, #1279 @ 0x000004ff │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [pc, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r7 │ │ │ │ - stc2 1, cr15, [r4], {170} @ 0xaa │ │ │ │ + stc2 1, cr15, [r8], {170} @ 0xaa │ │ │ │ @ instruction: 0x1e039907 │ │ │ │ stcle 3, cr9, [r5, #40] @ 0x28 │ │ │ │ @ instruction: 0xf64b2307 │ │ │ │ - vqdmulh.s d22, d0, d0[3] │ │ │ │ + vqdmulh.s d22, d0, d0[5] │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf1aae71e │ │ │ │ vmovne.16 d19[1], pc │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16247 @ 0x3f77 │ │ │ │ - stcvs 6, cr15, [ip], #-300 @ 0xfffffed4 │ │ │ │ + mcrrvs 6, 4, pc, r4, cr11 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, lr, lsl #14 │ │ │ │ @ instruction: 0xf1aa9107 │ │ │ │ - stmdbls r7, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0064f77f │ │ │ │ @ instruction: 0xf64b2307 │ │ │ │ - vqdmulh.s d22, d0, d0[1] │ │ │ │ + vmov.i32 q11, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6fc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -234431,59 +234445,59 @@ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xf1a14630 │ │ │ │ - mcrrne 13, 0, pc, r4, cr15 @ │ │ │ │ + mcrrne 13, 1, pc, r4, cr3 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf1ad4640 │ │ │ │ - adcmi pc, r0, #323584 @ 0x4f000 │ │ │ │ + adcmi pc, r0, #339968 @ 0x53000 │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c5a4 │ │ │ │ + bl 0xfec4c5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -lr, lsl #8 │ │ │ │ - blx 0xffcb140a │ │ │ │ + blx 0xffcb1442 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa063e8 │ │ │ │ + bne 0xa06420 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x731a94 │ │ │ │ + blx 0x831acc │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1ac9100 │ │ │ │ - mulcs r0, sp, sp │ │ │ │ + andcs pc, r0, r1, lsr #27 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d11, d11 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ mvnsmi pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -234501,324 +234515,324 @@ │ │ │ │ ldrmi r5, [r9], r0, lsl #3 │ │ │ │ tstcc ip, sp, ror #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ andscc r2, r8, #0, 2 │ │ │ │ @ instruction: 0xf1817814 │ │ │ │ - strmi pc, [r6], -r3, asr #19 │ │ │ │ + strmi pc, [r6], -r7, asr #19 │ │ │ │ andcs fp, r6, #72, 2 │ │ │ │ - tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [r8, #-644]! @ 0xfffffd7c │ │ │ │ + stc2 1, cr15, [ip, #-644]! @ 0xfffffd7c │ │ │ │ svclt 0x00082800 │ │ │ │ @ instruction: 0xf64b4635 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 d23, d4, #64 │ │ │ │ strtmi r0, [r8], -lr, lsr #2 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf50db390 │ │ │ │ tstcc r4, #67108866 @ 0x4000002 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf0400f06 │ │ │ │ stccs 0, cr8, [r0], {170} @ 0xaa │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ tstcc r0, #77594624 @ 0x4a00000 │ │ │ │ vmax.s8 q10, q2, q0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8} │ │ │ │ - cdp2 1, 7, cr15, cr8, cr12, {5} │ │ │ │ + cdp2 1, 7, cr15, cr12, cr12, {5} │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ stc2l 1, cr15, [r6, #220] @ 0xdc │ │ │ │ orrpl pc, r0, sp, lsl #10 │ │ │ │ tstcc ip, lr, asr #22 │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - msrvc (UNDEF: 108), fp │ │ │ │ + orrvc pc, r4, fp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ movwlt r6, #14371 @ 0x3823 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ - svc 0x004ef1a0 │ │ │ │ + svc 0x0052f1a0 │ │ │ │ @ instruction: 0xf64b2100 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf1b0002e │ │ │ │ - mcrne 14, 0, pc, cr5, cr7, {7} @ │ │ │ │ + mcrne 14, 0, pc, cr5, cr11, {7} @ │ │ │ │ stmdavs r3!, {r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ @ instruction: 0xf174b3b0 │ │ │ │ - strmi pc, [r7], -r1, asr #28 │ │ │ │ + strmi pc, [r7], -r5, asr #28 │ │ │ │ strtmi r4, [r5], -r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - @ instruction: 0xff42f1aa │ │ │ │ + @ instruction: 0xff46f1aa │ │ │ │ andhi pc, r0, r7, asr #17 │ │ │ │ @ instruction: 0xf06fe7b3 │ │ │ │ ldr r0, [r0, r1, lsl #10]! │ │ │ │ - mrc2 1, 1, pc, cr2, cr4, {3} │ │ │ │ - blcs 0xa8f588 │ │ │ │ + mrc2 1, 1, pc, cr6, cr4, {3} │ │ │ │ + blcs 0xa8f5c0 │ │ │ │ @ instruction: 0xf64bd1ab │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf181002e │ │ │ │ - @ instruction: 0xf44ffe1b │ │ │ │ + @ instruction: 0xf44ffe1f │ │ │ │ @ instruction: 0xf64b5380 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ stmdacs r0, {r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0x4602bf18 │ │ │ │ andls r4, r1, #26214400 @ 0x1900000 │ │ │ │ andcs sl, r1, #196608 @ 0x30000 │ │ │ │ - ldrvc pc, [r4, #1611] @ 0x64b │ │ │ │ + strvc pc, [ip, #1611]! @ 0x64b │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b29500 │ │ │ │ - stmdage r3, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - mrrc2 1, 10, pc, r0, cr14 @ │ │ │ │ - blle 0xfe3fcdd0 │ │ │ │ + stmdage r3, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + mrrc2 1, 10, pc, r4, cr14 @ │ │ │ │ + blle 0xfe3fce08 │ │ │ │ @ instruction: 0xf1aca803 │ │ │ │ - strb pc, [r2, pc, ror #31] @ │ │ │ │ + @ instruction: 0xe7c2fff3 │ │ │ │ andcs r9, r0, #0 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - stc2 1, cr15, [lr], #688 @ 0x2b0 │ │ │ │ - blmi 0x62f3d8 │ │ │ │ + ldc2 1, cr15, [r2], #688 @ 0x2b0 │ │ │ │ + blmi 0x62f410 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strpl pc, [r1], #1293 @ 0x50d │ │ │ │ ldrbtmi r4, [fp], #-1602 @ 0xfffff9be │ │ │ │ ldrcc r6, [r0], #-2075 @ 0xfffff7e5 │ │ │ │ vst2. {d21-d22}, [pc], r8 │ │ │ │ stmdavs r4!, {r0, r5, r7, r8, ip, sp, lr} │ │ │ │ orrvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strls lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74c3018 │ │ │ │ - strmi lr, [r5], -r0, asr #16 │ │ │ │ + strmi lr, [r5], -r4, lsr #16 │ │ │ │ @ instruction: 0xf174e765 │ │ │ │ - @ instruction: 0xf04ffde7 │ │ │ │ + @ instruction: 0xf04ffdeb │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ - @ instruction: 0xf91af1b2 │ │ │ │ + @ instruction: 0xf91ef1b2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r1, r4, r8, lsr r6 │ │ │ │ - addeq sl, r1, lr, lsl #17 │ │ │ │ - msrvs (UNDEF: 108), fp │ │ │ │ + eorseq r1, r4, r0, asr r6 │ │ │ │ + addeq sl, r1, r6, asr r8 │ │ │ │ + orrvs pc, r4, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf05a2238 │ │ │ │ svclt 0x0000b831 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c840 │ │ │ │ + bl 0xfec4c878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldc2l 0, cr15, [r2], {97} @ 0x61 │ │ │ │ cdp2 0, 9, cr15, cr12, cr9, {1} │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf1ae7080 │ │ │ │ - strmi pc, [r3], -r1, ror #26 │ │ │ │ + strmi pc, [r3], -r5, ror #26 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ stc2 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ ldmiblt r9!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xf50e08 │ │ │ │ + bllt 0xf50e40 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ stc2 0, cr15, [r2, #404] @ 0x194 │ │ │ │ andcs r1, r0, #2432 @ 0x980 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1802002 │ │ │ │ - shasxmi pc, r0, r9 @ │ │ │ │ - mrc2 1, 0, pc, cr12, cr8, {4} │ │ │ │ + shasxmi pc, r0, sp @ │ │ │ │ + mcr2 1, 1, pc, cr0, cr8, {4} @ │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ - ldc2 1, cr15, [r2], {149} @ 0x95 │ │ │ │ + ldc2 1, cr15, [r6], {149} @ 0x95 │ │ │ │ @ instruction: 0xf1994630 │ │ │ │ - stmdami pc, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ - mrc2 1, 0, pc, cr2, cr8, {4} │ │ │ │ + stmdami pc, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + mrc2 1, 0, pc, cr6, cr8, {4} │ │ │ │ @ instruction: 0xf199480d │ │ │ │ - @ instruction: 0x4628fbd9 │ │ │ │ - @ instruction: 0xf906f74d │ │ │ │ + @ instruction: 0x4628fbdd │ │ │ │ + @ instruction: 0xf8eaf74d │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrb r6, [r5, r3] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-832]! @ 0xfffffcc0 │ │ │ │ strb r6, [sp, r3] │ │ │ │ - addeq sl, r1, r2, lsl r8 │ │ │ │ + ldrdeq sl, [r1], sl @ │ │ │ │ addseq r5, r5, ip, ror sp │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq sl, r1, r4, ror r7 │ │ │ │ + addeq sl, r1, ip, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c920 │ │ │ │ + bl 0xfec4c958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ - blmi 0x175bec │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ + blmi 0x175c24 │ │ │ │ mulls r0, r1, r2 │ │ │ │ cdp2 1, 11, cr15, cr0, cr5, {2} │ │ │ │ - eorseq r1, r4, ip, lsl #13 │ │ │ │ + eorseq r1, r4, r4, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c948 │ │ │ │ + bl 0xfec4c980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1740ff8 │ │ │ │ - stmdavs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 15, pc, sl, cr14 @ │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c970 │ │ │ │ + bl 0xfec4c9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2108 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0, #-13] │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - andlt lr, r3, r2, ror pc │ │ │ │ + andlt lr, r3, r6, asr pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r1, ip, ror #13 │ │ │ │ + @ instruction: 0x0081a6b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c9c0 │ │ │ │ + bl 0xfec4c9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5 TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes